CN116544258A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN116544258A
CN116544258A CN202310008781.8A CN202310008781A CN116544258A CN 116544258 A CN116544258 A CN 116544258A CN 202310008781 A CN202310008781 A CN 202310008781A CN 116544258 A CN116544258 A CN 116544258A
Authority
CN
China
Prior art keywords
bank
layer
disposed
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310008781.8A
Other languages
English (en)
Inventor
李尚训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116544258A publication Critical patent/CN116544258A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示设备。显示设备包括：多个子像素，包括发射区域和辅助区域；通孔层，设置在衬底上；堤层，设置在通孔层上，并且将多个子像素的发射区域彼此分离；坝部分，设置在堤层与相邻堤层之间，并且将堤存储部分与辅助区域分离；第一电极和第二电极，在发射区域中的至少一个发射区域中设置在通孔层上，并且彼此间隔开；以及发光元件，设置在第一电极和第二电极上。堤层包括设置在发射区域中的至少一个发射区域与堤存储部分之间的堤引导部分，并且在剖视图中，堤引导部分的形状与堤层的其余部分的形状不同。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着多媒体技术的发展，显示设备变得越来越重要。因此，目前使用各种类型的显示设备，诸如有机发光显示(OLED)设备和液晶显示(LCD)设备。
显示设备包括用于显示图像的显示面板，诸如有机发光显示面板和液晶显示面板。其中，发光显示面板可以包括发光元件。例如，发光二极管(LED)可以包括使用有机材料作为发光材料的有机发光二极管以及使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的方面提供了一种可以防止包含发光元件的墨水溢出的显示设备。
应当注意，本公开的目的不限于上述目的；并且通过以下描述，本公开的其它目的对于本领域技术人员而言将是显而易见的。
根据本公开的实施方式，显示设备可以包括：多个子像素，包括发射区域和辅助区域；通孔层，设置在衬底上；堤层，设置在通孔层上，并且将多个子像素的发射区域彼此分离；坝部分，设置在堤层和相邻堤层之间，并且将堤存储部分与辅助区域分离；第一电极和第二电极，在发射区域中的至少一个发射区域中设置在通孔层上，并且彼此间隔开；以及发光元件，设置在第一电极和第二电极上。堤层可以包括设置在发射区域中的至少一个发射区域与堤存储部分之间的堤引导部分，以及在剖视图中，堤引导部分的形状可以与堤层的其余部分的形状不同。
在实施方式中，发射区域可以在第一方向上彼此间隔开，堤存储部分可以在与第一方向相交的第二方向上与发射区域间隔开，辅助区域可以在第二方向上与堤存储部分间隔开，以及堤存储部分可以设置在发射区域与辅助区域之间。
在实施方式中，堤引导部分在剖视图中的形状可以是通过在第二方向上切割堤引导部分而限定的，并且堤层的其余部分在剖视图中的形状可以是通过在第二方向上切割堤层而限定的。
在实施方式中，在第二方向上，堤引导部分的宽度可以小于堤层的其余部分的宽度。
在实施方式中，在堤层的厚度方向上，堤引导部分的高度可以等于堤层的其余部分的高度。
在实施方式中，在堤层的厚度方向上，堤引导部分的高度可以小于堤层的其余部分的高度。
在实施方式中，在第二方向上，堤引导部分的宽度可以等于堤层的其余部分的宽度。
在实施方式中，坝部分可以在第一方向上延伸，并且在堤层的厚度方向上，坝部分的高度可以等于堤层的高度。
在实施方式中，在第二方向上，坝部分的宽度可以小于堤层的宽度。
在实施方式中，坝部分可以包括多个坝延伸部，多个坝延伸部在第二方向上延伸并且设置成与堤引导部分相邻，以及多个坝延伸部和堤层可以彼此成一体。
在实施方式中，堤存储部分可以由包括多个坝延伸部的坝部分和包括堤引导部分的堤层限定。
在实施方式中，堤存储部分可以在第二方向上与多个子像素的发射区域中的每一个一一对应。
在实施方式中，堤引导部分可以设置在发射区域中的至少一个发射区域与堤存储部分之间，并且可以与发射区域中的至少一个发射区域和堤存储部分接触。
在实施方式中，坝部分和堤层可以设置在相同的层上，并且可以包括相同的材料。
根据本公开的实施方式，显示设备可以包括：多个子像素，包括发射区域和辅助区域；通孔层，设置在衬底上；堤层，设置在通孔层上，并且将多个子像素的发射区域彼此分离；坝部分，在通孔层上由堤层围绕，并且将堤存储部分与辅助区域分离；第一电极和第二电极，在发射区域中的至少一个发射区域中设置在通孔层上，并且彼此间隔开；以及发光元件，设置在第一电极和第二电极上。堤存储部分和辅助区域可以被堤层围绕，并且可以通过坝部分分离并划分开，堤层可以包括设置在发射区域中的至少一个发射区域与堤存储部分之间的堤引导部分，以及在剖视图中，堤引导部分的形状可以与堤层的其余部分的形状不同。
在实施方式中，发射区域可以在第一方向上彼此间隔开，堤存储部分可以在与第一方向相交的第二方向上与发射区域间隔开，辅助区域可以在第二方向上与堤存储部分间隔开，并且堤存储部分可以设置在发射区域和辅助区域之间。
在实施方式中，第一电极可以延伸到辅助区域，并且辅助区域可以包括断开第一电极的分离区域。
在实施方式中，坝部分可以设置在堤引导部分与分离区域之间，并且在平面图中可以不与分离区域重叠。
在实施方式中，堤层和坝部分可以彼此成一体，可以设置在相同的层上，并且可以包括相同的材料。
在实施方式中，显示设备还可以包括与发光元件的第一端电接触的第一连接电极以及与发光元件的第二端电接触的第二连接电极。第一连接电极和第二连接电极在平面图中可以与发射区域中的至少一个发射区域重叠，并且在平面图中可以不与堤存储部分重叠。
根据本公开的实施方式，可以在显示设备中形成堤引导部分和坝部分，使得流过发射区域的墨水可以被引导以流入堤存储部分中。因此，可以防止在墨水溢出到辅助区域的分离区域中的情况下而可能发生的亮点、暗点、膜分层等。
应当注意，本公开的效果不限于上述那些，并且通过以下描述，本公开的其它效果对于本领域技术人员而言将是显而易见的。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见。
图1是根据本公开的实施方式的显示设备的平面图。
图2是根据本公开的实施方式的显示设备的子像素的等效电路的示意图。
图3是示出根据本公开的实施方式的显示设备的像素的平面图。
图4是示出图3的第二子像素的平面图。
图5是沿着图4的线Q1-Q1’截取的示意性剖视图。
图6是沿着图4的线Q2-Q2’截取的示意性剖视图。
图7是沿着图4的线Q3-Q3’截取的示出堤引导部分的实施方式的示意性剖视图。
图8至图10是示出堤引导部分的另一实施方式的示意性剖视图。
图11是沿着图4的线Q4-Q4’截取的示意性剖视图。
图12是示出根据本公开的实施方式的发光元件的立体图。
图13是示出根据本公开的另一实施方式的显示设备的像素的平面图。
图14是示出图13的第一子像素的平面图。
图15是沿着图14的线Q5-Q5’截取的示意性剖视图。
图16是示出根据本公开的又一实施方式的显示设备的像素的平面图。
图17是沿着图16的线Q6-Q6’截取的示意性剖视图。
具体实施方式
现在将在下文中参考附图更充分地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式实施，并且不应被解释为限于在本文中阐述的实施方式。更确切地，提供这些实施方式使得本公开将是全面且完整的，并且将向本领域技术人员充分地传达本公开的范围。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可存在居间元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，当元件被称为与另一元件“接触”或“相接触”等时，该元件可以与另一元件“电接触”或“物理接触”，或者与另一元件“间接接触”或“直接接触”。
此外，DR1轴、DR2轴和DR3轴不限于直角坐标系的三个轴，诸如x轴、y轴和z轴，且可以以更宽泛的含义来解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组群中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任意组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。在整个说明书中，相同的附图标记表示相同的组件。
将理解，虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各个实施方式的特征中的每一个可以组合或者部分地或整体地彼此组合，并且技术上各种互锁和驱动是可行的。每个实施方式可以彼此独立地实施，或者可以在关联中一起实施。
除非在本文中另有定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还应当理解的是，术语，诸如在常用词典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在说明书中明确地定义，否则不应当以理想化或过于形式化的含义进行解释。
在下文中，将参考附图描述本公开的实施方式。
图1是根据本公开的实施方式的显示设备的平面图。
参考图1，显示设备10可以显示运动图像或静止图像。显示设备10可以指提供显示屏的任何电子设备。例如，显示设备10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示设备、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、摄像机等。
显示设备10可以包括用于提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在以下的描述中，采用无机发光二极管显示面板作为显示面板的示例，但是本公开不限于此。只要可以同等应用本公开的技术构思，则可以采用任何其它显示面板。
在附图中限定了第一方向DR1、第二方向DR2和第三方向DR3。将参考附图描述根据本公开的实施方式的显示设备10。第一方向DR1在平面中可以垂直于第二方向DR2。第三方向DR3可以垂直于第一方向DR1和第二方向DR2所处的平面。第三方向DR3可以垂直于第一方向DR1和第二方向DR2中的每一个。在根据本公开的实施方式的显示设备10的以下描述中，第三方向DR3可以指显示设备10的厚度方向。
显示设备10的形状可以以多种方式修改。例如，显示设备10可以在平面图中具有包括在第一方向DR1上的较长边和在第二方向DR2上的较短边的矩形形状。在另一示例中，显示设备10可以在平面图中具有包括在第二方向DR2上的较长边和在第一方向DR1上的较短边的矩形形状。应当理解，本公开不限于此。显示设备10可以具有各种形状，诸如正方形、具有圆润拐角(顶点)的四边形、其它多边形和圆形。显示设备10的显示区域DPA的形状可以类似于显示设备10的整体形状。图1以矩形的形状示出了显示设备10和显示区域DPA，该矩形具有在第一方向DR1上的较长边和在第二方向DR2上的较短边。
显示设备10可以包括显示区域DPA和非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，可以不显示图像。显示区域DPA可以被称为有效区域，而非显示区域NDA可以被称为非有效区域。显示区域DPA通常可以占据显示设备10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是但不限于矩形或正方形。每个像素PX可以具有菱形形状，该菱形形状具有相对于一个方向倾斜的边。像素PX可以交替地布置成条纹或像素PX中的每一个可以包括发射特定波长带的光的至少一个发光元件以呈现颜色。
非显示区域NDA可以设置成与显示区域DPA相邻。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的线或电路驱动器可以设置在非显示区域NDA中的每一个中，或者外部设备可以安装在非显示区域NDA上。
图2是根据本公开的实施方式的显示设备的子像素的等效电路的示意图。
参考图2，除了发光元件ED之外，根据实施方式的显示设备10的子像素SPXn中的每一个可以包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光元件ED可以与通过第一晶体管T1提供的电流成比例地发光。发光元件ED可以通过从分别电连接到两端的第一电极和第二电极传输的电信号来发射特定波长范围内的光。
发光元件ED的第一端可以电连接到第一晶体管T1的源电极，并且发光元件ED的第二端可以电连接到第二电压线VL2以接收比来自第一电压线VL1的高电平电压(下文中称为第一电源电压)低的低电平电压(下文中称为第二电源电压)。
第一晶体管T1可以基于栅电极与源电极之间的电压差来调整从第一电压线VL1流向发光元件ED的电流，其中，第一电源电压提供至第一电压线VL1。例如，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以电连接到第二晶体管T2的源电极，并且第一晶体管T1的源电极可以电连接到发光元件ED的第一端。第一晶体管T1的漏电极可以电连接到第一电压线VL1以接收第一电源电压。
第二晶体管T2可以由第一扫描线SL1的扫描信号导通，以将数据线DTL与第一晶体管T1的栅电极电连接。第二晶体管T2的栅电极可以电连接到第一扫描线SL1，第二晶体管T2的源电极可以电连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以电连接到数据线DTL。
第三晶体管T3可以由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL与发光元件ED的第一端电连接。第三晶体管T3的栅电极可以电连接到第二扫描线SL2，第三晶体管T3的漏电极可以电连接到初始化电压线VIL，并且第三晶体管T3的源电极可以电连接到发光元件ED的一端或第一晶体管T1的源电极。尽管在附图中分别描绘了第一扫描线SL1和第二扫描线SL2，但是本公开不限于此。在一些实施方式中，第一扫描线SL1和第二扫描线SL2可以由单条线构成，并且第二晶体管T2和第三晶体管T3可以由相同的扫描信号同时导通。
晶体管T1、T2和T3中的每一个的源电极和漏电极不限于上述那些。它们可以以相反的方式电连接。晶体管T1、T2和T3中的每一个可以形成为薄膜晶体管。尽管在图2中所示的实施方式中晶体管T1、T2和T3中的每一个实施为n型MOSFET(金属氧化物半导体场效应晶体管)，但是本公开不限于此。例如，晶体管T1、T2和T3中的每一个可以实施为p型MOSFET，或者晶体管T1、T2和T3中的一些可以实施为n型MOSFET，而其它晶体管可以实施为p型MOSFET。
存储电容器Cst可以形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst可以存储第一晶体管T1的栅极电压与源极电压之间的电压差。
在下文中，将参考其它附图详细描述根据实施方式的显示设备10的像素PX的结构。
图3是示出根据本公开的实施方式的显示设备的像素的平面图。
参考图3，显示设备10的像素PX中的每一个可以包括多个子像素SPXn，其中n是从一到三的整数。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，应当理解，本公开不限于此。所有子像素SPXn可以发射相同颜色的光。根据本公开的另一实施方式，子像素SPXn中的每一个可以发射蓝光。尽管在图3中像素PX包括三个子像素SPXn，但是本公开不限于此。像素PX可以包括多于三个子像素SPXn。
显示设备10的子像素SPXn中的每一个可以包括发射区域EMA和非发射区域。在发射区域EMA中，可以设置发光元件ED以发射特定波长的光。在非发射区域中，没有设置发光元件ED，并且从发光元件ED发射的光不会到达，并且因此没有光从非发射区域射出。发射区域EMA可以包括其中设置有发光元件ED的区域，并且可以包括与发光元件ED相邻的、从发光元件ED发射的光从其射出的区域。
然而，应当理解，本公开不限于此。发射区域EMA还可以包括其中从发光元件ED发射的光被其它元件反射或折射以射出的区域。多个发光元件ED可以设置在子像素SPXn中的每一个中，并且发射区域EMA可以包括设置发光元件ED的区域和相邻区域。
尽管在附图中子像素SPXn的发射区域EMA具有基本上均匀的面积，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以具有不同的面积，这取决于从设置在相应子像素SPXn中的发光元件ED发射的光的颜色或波长带。
子像素SPXn中的每一个还可以包括设置在非发射区域中的辅助区域SA。辅助区域SA可以设置成在第二方向DR2上与发射区域EMA相邻，并且可以设置在沿第二方向DR2相邻的子像素SPXn的发射区域EMA之间。例如，多个发射区域EMA可以在第一方向DR1上彼此间隔开，并且发射区域EMA和辅助区域SA可以在第二方向DR2上重复地且交替地布置。然而，应当理解，本公开不限于此。像素PX的发射区域EMA和辅助区域SA可以具有与图3的布置不同的布置。在图3中所示的像素PX中，发射区域EMA和在发射区域EMA的第二方向DR2上的上侧上的辅助区域SA可以包括在子像素SPXn中，并且在发射区域EMA的第二方向DR2上的相对侧上的辅助区域SA可以是另一子像素SPXn的辅助区域SA。根据该实施方式，辅助区域SA可以跨过子像素SPXn连续地延伸，并且可以跨过像素PX连续地延伸。
堤层BNL可以设置在辅助区域SA与发射区域EMA之间，并且辅助区域SA与发射区域EMA之间的距离可以取决于堤层BNL的宽度而变化。发光元件ED可以不设置在辅助区域SA中，并且因此光可以不从辅助区域SA射出。设置在子像素SPXn中的电极RME1、RME2和RME3可以部分地设置在辅助区域SA中。设置在不同子像素SPXn中的电极RME中的一些可以在辅助区域SA的分离区域ROP处断开。
堤层BNL可以在显示区域DPA的前表面上布置成梯状图案，堤层BNL包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分。堤层BNL可以沿着子像素SPXn中的每一个的边界设置，以将相邻的子像素SPXn区分开。堤层BNL可以设置成围绕设置在子像素SPXn中的每一个中的发射区域EMA，以将它们区分开。堤层BNL可以将发射区域EMA与辅助区域SA分离。
显示设备10可以包括多个电极RME(RME1、RME2和RME3)、多个堤图案BP1和BP2、多个发光元件ED(图4中的ED1和ED2)以及多个连接电极CNE(CNE1、CNE2和CNE3)。这些元件将在后面描述。
显示设备10的每个像素PX或子像素SPXn可以包括像素驱动器电路。上述线可以穿过像素PX中的每一个或其外围，以从像素驱动器电路接收驱动信号。像素驱动器电路可以包括晶体管和电容器。每个像素驱动器电路的晶体管和电容器的数量可以以多种方式改变。根据本公开的实施方式，显示设备10的子像素SPXn中的每一个的像素驱动器电路可以具有3T1C结构，即，它可以如图2中所示那样包括三个晶体管和一个电容器。应当理解，本公开不限于此。像素驱动器电路可采用多种其它经修改的像素结构，诸如2T1C结构、7T1C结构或6T1C结构。
图4是示出图3的第二子像素的平面图。图5是沿着图4的线Q1-Q1’截取的示意性剖视图。图6是沿着图4的线Q2-Q2’截取的示意性剖视图。图7是沿着图4的线Q3-Q3’截取的示出堤引导部分的实施方式的示意性剖视图。图8至图10是示出堤引导部分的另一实施方式的示意性剖视图。图11是沿着图4的线Q4-Q4’截取的示意性剖视图。
结合图3参考图4至图11，显示设备10可以包括衬底SUB、设置在衬底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以形成显示设备10的电路层和显示元件层。
例如，衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英和聚合物树脂的绝缘材料制成。衬底SUB可以是刚性衬底或者是可以弯曲、折叠或卷曲的柔性衬底。
第一导电层可以设置在衬底SUB上。第一导电层可以包括底部金属层CAS。底部金属层CAS可以设置成与第一晶体管T1的有源层ACT重叠。底部金属层CAS可以包括阻挡光的材料，并因此可以防止光进入第一晶体管T1的有源层ACT。然而，应注意，可以省略底部金属层CAS。
缓冲层BL可以设置在底部金属层CAS和衬底SUB上。缓冲层BL可以形成在衬底SUB上，以保护晶体管免受渗透通过衬底SUB(其易于被湿气渗透)的湿气的影响，并且还可以提供平坦的表面。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以设置成与将在后面描述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)等中的至少一种。
尽管在附图中，仅一个第一晶体管T1设置在显示设备10的子像素SPXn中，但是本公开不限于此。多个晶体管可以包括在显示设备10中。
栅极绝缘体GI可以设置在有源层ACT上。栅极绝缘体GI可以用作第一晶体管T1的栅极绝缘膜。
第二导电层可以设置在栅极绝缘体GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成在厚度方向(即，第三方向DR3)上与有源层ACT的沟道区域重叠。
层间电介质层IL可以设置在第二导电层上。层间电介质层IL可以用作第二导电层与设置在第二导电层上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在层间电介质层IL上。第三导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP1。
高电平电压(或第一电源电压)可以施加到第一电压线VL1以传输到第一电极RME1，并且低电平电压(或第二电源电压)可以施加到第二电压线VL2以传输到第二电极RME2。第一电压线VL1的一部分可以通过穿过层间电介质层IL和栅极绝缘体GI的接触孔与第一晶体管T1的有源层ACT接触。第一电压线VL1可以用作第一晶体管T1的漏电极D1。第二电压线VL2可以直接连接到稍后描述的第二电极RME2。第一电压线VL1可以电连接到稍后描述的第一连接电极CNE1，并且第二电压线VL2可以电连接到稍后描述的第二连接电极CNE2。
第一导电图案CDP1可以通过穿过层间电介质层IL和栅极绝缘体GI的接触孔与第一晶体管T1的有源层ACT接触。第一导电图案CDP1可以通过另一接触孔与底部金属层CAS接触。第一导电图案CDP1可以用作第一晶体管T1的源电极S1。
钝化层PV可以设置在第三导电层和层间电介质层IL上。钝化层PV可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘膜，并且可以保护第三导电层。
缓冲层BL、栅极绝缘体GI、层间电介质层IL和钝化层PV可以由彼此交替堆叠的多个无机层构成。例如，缓冲层BL、栅极绝缘体GI、层间电介质层IL和钝化层PV可以由无机层彼此堆叠的双层或者无机层彼此交替堆叠的多层(至少三层)构成，无机层包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。然而，应当理解，本公开不限于此。缓冲层BL、栅极绝缘体GI、层间电介质层IL和钝化层PV可以由包括上述绝缘材料的单个无机层构成。在一些实施方式中，层间电介质层IL可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
第二导电层和第三导电层可以由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或其合金的单层或多层构成。然而，应当理解，本公开不限于此。
通孔层VIA可以设置在钝化层PV上。通孔层VIA可以包括有机绝缘材料，例如诸如聚酰亚胺(PI)的有机绝缘层材料，以提供平坦表面。
电极RME(RME1、RME2和RME3)、堤图案BP1和BP2、发光元件ED(ED1和ED2)以及连接电极CNE(CNE1、CNE2和CNE3)可以设置在通孔层VIA上作为显示元件层。多个绝缘层PAS1、PAS2和PAS3也可以设置在通孔层VIA上。
堤图案BP1和BP2可以直接设置在通孔层VIA上。堤图案BP1和BP2可以包括第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以设置成跨过子像素SPXn的发射区域EMA和非发射区域。第一堤图案BP1可以设置成跨过在第一方向DR1上相邻的子像素SPXn。第一堤图案BP1可以具有在第二方向DR2上延伸的形状，并且可以在第一方向DR1上彼此间隔开。第一堤图案BP1可具有相同的宽度，但本公开不限于此。它们可以具有不同的宽度。第一堤图案BP1在第二方向DR2上延伸的长度可以小于由堤层BNL围绕的发射区域EMA的第二方向DR2上的长度。
第二堤图案BP2可以设置在子像素SPXn的发射区域EMA中，并且可以具有在第二方向DR2上延伸的形状。第二堤图案BP2可以设置在第一堤图案BP1之间，使得第二堤图案BP2与第一堤图案BP1间隔开。在显示区域DPA的前表面上，第二堤图案BP2可以形成为在第二方向DR2上延伸的岛状图案，岛状图案在每个子像素SPXn的发射区域EMA中具有较小宽度。
第二堤图案BP2可以设置在发射区域EMA的中央处，并且第一堤图案BP1可以设置成彼此间隔开，且第二堤图案BP2位于第一堤图案BP1之间。第一堤图案BP1和第二堤图案BP2可以在第一方向DR1上交替布置。发光元件ED可以设置在彼此间隔开的第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有相同的长度，但是可以具有在第一方向DR1上测量的不同宽度。堤层BNL的在第二方向DR2上延伸的部分可以在厚度方向上(例如，在第三方向DR3上)与第一堤图案BP1重叠。堤图案BP1和BP2可以在显示区域DPA的前表面上布置成岛状图案。发光元件ED可以设置在彼此间隔开的堤图案BP1和BP2之间。
堤图案BP1和BP2可以具有从通孔层VIA的上表面至少部分地突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜的或曲化的侧表面。与附图中所示的不同，堤图案BP1和BP2在剖视图中可以具有半圆形外表面或半椭圆形外表面的形状。堤图案BP1和BP2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME可以具有在一个方向上延伸的形状，并且可以设置在子像素SPXn中的每一个中。电极RME可以在第二方向DR2上延伸，以设置成跨过子像素SPXn的发射区域EMA和辅助区域SA，并且电极RME可以在第一方向DR1上彼此间隔开。电极RME还可以设置在将稍后描述的堤存储部分IRP中。
显示设备10可以包括设置在子像素SPXn中的每一个中的第一电极RME1、第二电极RME2和第三电极RME3。例如，第一电极RME1可以设置在发射区域EMA的中央处，第二电极RME2可以在第一方向DR1上与第一电极RME1间隔开并且可以设置在发射区域EMA的中央的左侧上，并且第三电极RME3可以在第一方向DR1上与第一电极RME1间隔开并且可以设置在发射区域EMA的中央的右侧上。
第一电极RME1可以设置在设置于发射区域EMA的中央处的第二堤图案BP2上，第二电极RME2可以部分地设置在设置于发射区域EMA的左侧上的第一堤图案BP1上，并且第三电极RME3可以部分地设置在设置于发射区域EMA的右侧上的第一堤图案BP1上。电极RME可以至少设置在堤图案BP1和BP2的倾斜的侧表面上。根据本公开的实施方式，第一电极RME1在第一方向DR1上的宽度可以大于第二堤图案BP2在第一方向DR1上的宽度。第二电极RME2和第三电极RME3在第一方向DR1上的宽度可以小于第一堤图案BP1在第一方向DR1上的宽度。电极RME中的每一个的至少一部分可以直接设置在通孔层VIA上，使得它们可以设置在相同的平面上。
根据本公开的实施方式，第一电极RME1可以设置在子像素SPXn中的每一个中，而第二电极RME2和第三电极RME3中的每一个可以设置成跨过在第一方向DR1上相邻的其它子像素SPXn。第二电极RME2可以包括第一主干部分RM_S11以及以两种方式从第一主干部分RM_S11分支的(1-1)分支部分RM_E11和(1-2)分支部分RM_E12。从第一主干部分RM_S11分支的(1-1)分支部分RM_E11可以与第一电极RME1相邻并面对第一电极RME1，而(1-2)分支部分RM_E12可以设置在沿第一方向DR1与其间隔开的另一子像素SPXn中。第二电极RME2的(1-1)分支部分RM_E11和(1-2)分支部分RM_E12可以在发射区域EMA中分支，并且可以在辅助区域SA中再次合并到第一主干部分RM_S11中。
第三电极RME3可以包括第二主干部分RM_S21以及以两种方式从第二主干部分RM_S21分支的(2-1)分支部分RM_E21和(2-2)分支部分RM_E22。从第二主干部分RM_S21分支的(2-1)分支部分RM_E21可以设置在沿第一方向DR1与其间隔开的另一子像素SPXn中，而(2-2)分支部分RM_E22可以与第一电极RME1相邻并面对第一电极RME1。第三电极RME3的(2-1)分支部分RM_E21和(2-2)分支部分RM_E22可以在发射区域EMA中分支，并且可以在辅助区域SA中再次合并到第二主干部分RM_S21中。
在第二子像素SPX2的发射区域EMA中，可以设置第一电极RME1、第二电极RME2的(1-1)分支部分RM_E11和第三电极RME3的(2-2)分支部分RM_E22。尽管为了便于说明，将分别命名和描述第二电极RME2和第三电极RME3，但是实际上第二电极RME2和第三电极RME3可以是一个电极。例如，从在第一方向DR1上与其间隔开的另一子像素SPXn的观点来看，第三电极RME3可以是第二电极RME2。
第一电极RME1、第二电极RME2和第三电极RME3可以通过第一通孔CTD1、第二通孔CTD2和第三通孔CTS电连接到第三导电层。第一电极RME1可以通过穿过通孔层VIA和其下方的钝化层PV的第一通孔CTD1和第二通孔CTD2与第一导电图案CDP1和第一电压线VL1电接触。第一通孔CTD1可以将第一电极RME1与第一导电图案CDP1电连接，使得第一晶体管T1的第一电源电压可以通过第一导电图案CDP1施加到第一电极RME1。第二通孔CTD2可以将第一电极RME1与第一电压线VL1电连接，使得用于对准发光元件ED的信号可以通过第一电压线VL1施加到第一电极RME1。如稍后将描述的，在发光元件ED已经对准之后，第一电极RME1可以在分离区域ROP处分离，并且因此它可以不从第一电压线VL1接收信号并且可以通过第一通孔CTD1接收从第一晶体管T1施加的信号。
第二电极RME2和第三电极RME3可以通过穿过通孔层VIA和其下方的钝化层PV的第三通孔CTS与第二电压线VL2电接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以接收第一电源电压。第二电极RME2和第三电极RME3可以电连接到第二电压线VL2以接收第二电源电压。
设置在沿第二方向DR2或相反方向彼此相邻的不同子像素SPXn中的第一电极RME1可以在辅助区域SA中的分离区域ROP处彼此间隔开。第一电极RME1的这种布置可以通过形成在第二方向DR2上延伸的单条电极线并在其上设置发光元件ED并且然后在后续工艺中将电极线分成多个部分来制造。电极线可以用于在制造显示设备10的工艺期间在子像素SPXn中产生电场以对准发光元件ED。
在对准发光元件ED之后，电极线可以在分离区域ROP处分离，使得可以形成在第二方向DR2上彼此间隔开的第一电极RME1。可以在形成第二绝缘层PAS2的工艺之后执行分离电极线的工艺，并且第二绝缘层PAS2可以不设置在分离区域ROP处。第二绝缘层PAS2可以在分离电极线的工艺中用作掩模图案。
电极RME可以电连接到发光元件ED。电极RME可以通过下面将要描述的连接电极CNE(CNE1、CNE2和CNE3)电连接到发光元件ED，并且可以将从其下方的导电层施加的电信号传输到发光元件ED。
电极RME中的每一个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属作为具有高反射率的材料，并且可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以将从发光元件ED发射并且朝向堤图案BP1和BP2的侧表面行进的光朝向子像素SPXn中的每一个的上侧反射。
然而，应当理解，本公开不限于此。电极RME可以包括透明导电材料。例如，电极RME中的每一个可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每一个可以具有这样的结构，其中，透明导电材料的一个或多个层和具有高反射率的一个或多个金属层彼此堆叠，或者可以由包括它们的单个层构成。例如，电极RME中的每一个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO和ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1可以设置在通孔层VIA、堤图案BP1和BP2以及电极RME上。第一绝缘层PAS1可以设置在通孔层VIA上以覆盖电极RME以及堤图案BP1和BP2。第一绝缘层PAS1可以不设置在辅助区域SA的分离区域ROP处。第一绝缘层PAS1可以保护电极RME并且可以使不同的电极RME彼此绝缘。第一绝缘层PAS1还可以防止设置在其上的发光元件ED与其它元件接触并损坏。在实施方式中，第一绝缘层PAS1可以具有台阶，使得上表面的一部分在沿第一方向DR1彼此间隔开的电极RME之间凹入。发光元件ED可以设置在第一绝缘层PAS1的上表面的台阶处，并且可以在发光元件ED与第一绝缘层PAS1之间形成空间。该空间可以填充有将稍后描述的第二绝缘层PAS2。
第一绝缘层PAS1可以包括暴露电极RME中的每一个的上表面的一部分的多个触点CT1和CT2。触点CT1和CT2可以穿过第一绝缘层PAS1。稍后描述的第一连接电极CNE1和第二连接电极CNE2可以与通过触点CT1和CT2暴露的电极RME接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以设置成包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分的梯状图案，并且堤层BNL可以设置在子像素SPXn的边界处，以将相邻的子像素SPXn彼此区分开。堤层BNL可以设置成围绕发射区域EMA和辅助区域SA。由堤层BNL限定并开口的区域可以是发射区域EMA和辅助区域SA。
堤层BNL可以具有预定的(或可选择的)高度，并且在一些实施方式中，堤层BNL的上表面的高度可以高于堤图案BP1和BP2的高度，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。应当理解，本公开不限于此。堤层BNL的上表面的高度可以等于或小于堤图案BP1和BP2的上表面的高度，并且堤层BNL的厚度可以小于堤图案BP1和BP2的厚度。在制造显示设备10的工艺的喷墨印刷工艺期间，堤层BNL可以防止墨水溢出到在第二方向DR2上相邻的子像素SPXn中。堤层BNL可以将不同的子像素SPXn彼此分离，使得其中分散有不同发光元件ED的墨水不混合。类似于堤图案BP1和BP2，堤层BNL可以包括但不限于聚酰亚胺。
根据本公开的实施方式，堤层BNL的在第一方向DR1上延伸的部分可以高于堤层BNL的在第二方向DR2上延伸的部分。堤层BNL的在第一方向DR1上延伸的部分可以防止墨水在第二方向DR2上溢出。堤层BNL的在第二方向DR2上延伸的部分可以分离发射区域EMA，并且可以允许墨水扩散到在第一方向DR1上相邻的子像素SPXn。换言之，墨水可以扩散到在第一方向DR1上相邻的子像素SPXn，以具有均匀的厚度。
如果施加到子像素SPXn的墨水的量过多，则墨水可以越过堤层BNL溢出到位于第一方向DR1上的辅助区域SA中。在这种情况发生的情况下，墨水可能残留在辅助区域SA的分离区域ROP处，并且因此设置在分离区域ROP处的第一电极RME1可能在后续工艺中不分离，导致亮点缺陷。由于发光元件ED与电极RME之间的不良接触，还可能发生暗点缺陷，或者由于形成在墨水上的层的不良粘附，可能使膜分层。
根据本公开的实施方式，堤层BNL可以包括堤引导部分BNP，以防止墨水溢出到辅助区域SA的分离区域ROP中。堤引导部分BNP可以设置在堤层BNL的在第一方向DR1上延伸的部分中。堤引导部分BNP可以设置在每个像素PX的至少一个子像素SPXn中。例如，堤引导部分BNP可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的第二子像素SPX2中。在另一实施方式中，堤引导部分BNP可以设置在第一子像素SPX1或第三子像素SPX3中。堤引导部分BNP可以设置在像素PX之一的至少一个子像素SPXn中。例如，堤引导部分BNP可以设置在每两个像素PX的一个子像素SPXn中，或者设置在每三个或更多个像素PX的子像素SPXn中。
堤引导部分BNP可以设置在发射区域EMA与堤存储部分IRP之间，并且可以与相应的子像素SPXn的发射区域EMA以及堤存储部分IRP接触。堤引导部分BNP可以设置在堤层BNL的对应于发射区域EMA的边缘或中央部分的部分上。然而，应当理解，本公开不限于此。堤引导部分BNP可以引导施加在发射区域EMA中的墨水从发射区域EMA流到外部。
堤引导部分BNP可以具有与堤层BNL的截面形状不同的截面形状，从而可以引导墨水。堤引导部分BNP和堤层BNL的截面形状可以是沿着第二方向DR2截取的截面形状。
如图6和图7中所示，堤引导部分BNP可以具有比堤层BNL的高度小的高度。例如，堤引导部分BNP的高度H1可以小于堤层BNL的高度H2。堤引导部分BNP和堤层BNL的高度可以自第一绝缘层PAS1的上表面测量。堤引导部分BNP的厚度可以小于堤层BNL的厚度。限制在堤层BNL中的墨水可以通过较低的堤引导部分BNP流出发射区域EMA。
堤引导部分BNP的形状可以具有其它形状，使得墨水可以溢出。
如图8中所示，堤引导部分BNP可以具有这样的形状，其中，堤引导部分BNP的一部分在第三方向DR3上被切割。在该实施方式中，堤引导部分BNP的宽度可以小于堤层BNL的宽度，并且堤引导部分BNP的高度可以等于堤层BNL的高度。在墨水到达特定点的情况下，墨水可以在堤层BNL的表面上由于表面张力而不溢出堤层BNL。然而，墨水可以在其越过特定点的情况下溢出堤层BNL。这样的点可以限定为钉扎点(pinning point)。根据该实施方式，堤层BNL可以包括堤引导部分BNP，该堤引导部分BNP具有这样的截面形状，其中，堤层BNL在距堤引导部分BNP的中心L更靠近发射区域EMA的外侧的点(例如，在钉扎点之前的点)处在第三方向DR3上被切割。在该实施方式中，墨水可无法通过表面张力保持在堤引导部分BNP的表面上，而是可以沿着切割表面流动。因此，堤引导部分BNP的形状可以引导墨水从发射区域EMA流出。
如图9中所示，堤引导部分BNP可以形成为具有比堤层BNL的宽度小的宽度。在该实施方式中，堤引导部分BNP的高度可以等于堤层BNL的高度。在堤引导部分BNP的宽度小于堤层BNL的宽度的情况下，堤引导部分BNP的表面倾斜度可以增加，使得钉扎点变得更接近堤引导部分BNP的峰部。因此，墨水可以被引导，使得它可以流过堤引导部分BNP。
如图10中所示，堤引导部分BNP可以形成为在其表面的一部分上具有台阶的形状。例如，堤引导部分BNP可以在与面对发射区域EMA的表面相对的表面上具有台阶。堤引导部分BNP可以在其更靠近发射区域EMA处具有较大的高度，并且可以在其远离发射区域EMA处具有较小的高度。在该实施方式中，堤引导部分BNP可以以与图9中的实施方式相同的方式引导墨水。
根据本公开的实施方式，可以包括坝部分DAM，在墨水被引导流过堤引导部分BNP的情况下，坝部分DAM阻止墨水流到辅助区域SA的分离区域ROP。坝部分DAM可以设置在沿第二方向DR2相邻的子像素SPXn的发射区域EMA之间。坝部分DAM可以设置成平行于堤层BNL的在第一方向DR1上延伸的部分。坝部分DAM和堤层BNL可以设置在相同的层上，并且可以包括相同的材料。
坝部分DAM可以将辅助区域SA与堤存储部分IRP分离。堤存储部分IRP可以设置在坝部分DAM的第二方向DR2上的一侧上，并且辅助区域SA可以设置在第二方向DR2上的相对侧上。例如，堤存储部分IRP可以设置在坝部分DAM与在第二方向DR2上与它们相邻的发射区域EMA之间，并且辅助区域SA可以设置在坝部分DAM与在第二方向DR2上的相对侧上与它们相邻的其它发射区域EMA之间。坝部分DAM可以设置在第二方向DR2上的相对侧上的另一子像素SPXn的辅助区域SA与其中设置有堤引导部分BNP的子像素SPXn的发射区域EMA之间。堤存储部分IRP可以设置在发射区域EMA与辅助区域SA之间。在辅助区域SA中，可以存在第一电极RME1延伸并断开的分离区域ROP。坝部分DAM可以设置在堤引导部分BNP与分离区域ROP之间，并且可以不与分离区域ROP重叠。
坝部分DAM可以将通过堤引导部分BNP流出的墨水限制在堤存储部分IRP中。为此，如图11中所示，坝部分DAM的高度H3可以等于堤层BNL的高度H2。然而，应当理解，本公开不限于此。坝部分DAM的高度H3可以小于堤层BNL的高度H2。坝部分DAM可以在与堤层BNL相同的工艺中形成，并且可以由相同的材料制成。
如上所述，根据该实施方式，通过形成堤引导部分BNP和坝部分DAM，从发射区域EMA溢出的墨水可以被引导以流入堤存储部分IRP中。因此，可以防止在墨水溢出到辅助区域SA的分离区域ROP中的情况下可能发生的亮点、暗点、膜分层等。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以包括在与衬底SUB的上表面平行的方向上设置在衬底SUB的上表面上的多个层。显示设备10的发光元件ED可以布置成使得它们平行于衬底SUB延伸。包括在发光元件ED中的多个半导体层可以在平行于衬底SUB的上表面的方向上顺序地设置。然而，应当理解，本公开不限于此。在一些实施方式中，在发光元件ED具有不同结构的情况下，多个层可以设置在垂直于衬底SUB的方向上。
发光元件ED可以设置在第一堤图案BP1与第二堤图案BP2之间或者设置在不同的电极RME上。发光元件ED中的一些可以设置在第一堤图案BP1与第二堤图案BP2之间，并且一些其它发光元件ED可以设置在另一第一堤图案BP1与另一第二堤图案BP2之间。根据本公开的实施方式，发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，第一发光元件ED1设置在第二堤图案BP2与设置在发射区域EMA中的右侧上的第一堤图案BP1之间，第二发光元件ED2设置在第二堤图案BP2与设置在发射区域EMA中的左侧上的第一堤图案BP1之间。第一发光元件ED1可以设置在第一电极RME1和第三电极RME3上，并且第二发光元件ED2可以设置在第一电极RME1和第二电极RME2上。第一发光元件ED1可以设置在相应子像素SPXn的发射区域EMA的右部分上，并且第二发光元件ED2可以设置在相应子像素SPXn的发射区域EMA的左部分上。应当注意，发光元件ED可以不通过它们在发射区域EMA中的位置来分类，而是可以通过与连接电极CNE的连接关系来分类，这将稍后描述。取决于连接电极CNE的布置结构，发光元件ED的两端可以与不同的连接电极CNE电接触，并且取决于发光元件ED所接触的连接电极CNE的类型，发光元件ED可以分类为不同的发光元件ED。
发光元件ED可以与连接电极CNE1、CNE2和CNE3电接触，使得发光元件ED可以电连接到连接电极CNE1、CNE2和CNE3。当发光元件ED中的每一个的半导体层的一部分在其延伸的方向的端表面处暴露时，半导体层的暴露部分可以与连接电极CNE电接触。第一发光元件ED1的第一端可以与第一连接电极CNE1电接触，而其第二端可以与第三连接电极CNE3的一部分((3-1)延伸部分CN_E1)电接触。第二发光元件ED2的第一端可以与第二连接电极CNE2电接触，而其第二端可以与第三连接电极CNE3的另一部分((3-2)延伸部分CN_E2)电接触。发光元件ED中的每一个可以通过连接电极CNE电连接到电极RME和通孔层VIA下方的导电层，并且电信号可以施加到发光元件ED，使得可以发射特定波长范围的光。
第二绝缘层PAS2可以设置在发光元件ED和第一绝缘层PAS1上。第二绝缘层PAS2可以在堤图案BP1和BP2之间在第二方向DR2上延伸，并且可以包括设置在发光元件ED上的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。在平面图中，图案部分可以在每个子像素SPXn中形成线性图案或岛图案。在制造显示设备10的工艺期间，第二绝缘层PAS2的图案部分可以保护发光元件ED并固定发光元件ED。
第二绝缘层PAS2可以设置成填充发光元件ED与其下方的第一绝缘层PAS1之间的空间。例如，可以首先形成第二绝缘层PAS2以完全覆盖发光元件ED，并且随后被图案化以暴露发光元件ED的两端。第二绝缘层PAS2的一部分可以用于填充发光元件ED与其下方的第一绝缘层PAS1之间的空间。
第二绝缘层PAS2的一部分可以设置在堤层BNL、坝部分DAM和堤存储部分IRP上以及辅助区域SA中。第二绝缘层PAS2可以包括设置在辅助区域SA中的触点CT1和CT2。第二绝缘层PAS2可以包括与第一电极RME1重叠的第一触点CT1和与第二电极RME2重叠的第二触点CT2。除了第一绝缘层PAS1之外，触点CT1和CT2可以穿过第二绝缘层PAS2。第一触点CT1和第二触点CT2中的每一个可以暴露其下方的第一电极RME1或第二电极RME2的上表面的一部分。
连接电极CNE1、CNE2和CNE3可以包括作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2以及作为第二类型连接电极的第三连接电极CNE3。
第一连接电极CNE1可以具有在第二方向DR2上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第二堤图案BP2上的一部分可以与第一电极RME1重叠，并且可以在第二方向DR2上从发射区域EMA延伸，以越过堤层BNL设置在位于发射区域EMA的上侧上的辅助区域SA中。第一连接电极CNE1可以通过辅助区域SA中的第一触点CT1电连接到第一电极RME1和第一导电图案CDP1中的至少一个。
第二连接电极CNE2可以具有在第二方向DR2上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第一堤图案BP1上的一部分可以与第二电极RME2重叠，并且可以在第二方向DR2上从发射区域EMA延伸，以越过堤层BNL设置在位于发射区域EMA的上侧上的辅助区域SA中。第二连接电极CNE2可以通过辅助区域SA中的第二触点CT2与第二电压线VL2电接触。第一连接电极CNE1和第二连接电极CNE2可以与发射区域EMA重叠，但不与堤存储部分IRP重叠。
第一连接电极CNE1可以设置成与第二连接电极CNE2相邻，且第三连接电极CNE3位于第一连接电极CNE1与第二连接电极CNE2之间。第一连接电极CNE1和第二连接电极CNE2可以彼此平行地设置，并且可以延伸跨越发射区域EMA和辅助区域SA。
第三连接电极CNE3可以与第一电极RME1和第三电极RME3重叠。例如，第三连接电极CNE3可以包括在第二方向DR2上延伸的第三延伸部分CN_E1和CN_E2以及连接第三延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第三延伸部分CN_E1和CN_E2可以包括(3-1)延伸部分CN_E1和(3-2)延伸部分CN_E2。(3-1)延伸部分CN_E1可以在发射区域EMA中设置在第三电极RME3上，并且(3-2)延伸部分CN_E2可以在发射区域EMA中设置在第一电极RME1上。第一连接部分CN_B1可以在设置在发射区域EMA的下侧上的堤层BNL上在第一方向DR1上延伸，并且可以将(3-1)延伸部分CN_E1与(3-2)延伸部分CN_E2电连接。第三连接电极CNE3可以设置在发射区域EMA和堤层BNL上，并且可以不连接到第三电极RME3。第三连接电极CNE3的第一连接部分CN_B1可以设置成与堤层BNL的堤引导部分BNP重叠。第三连接电极CNE3可以处于不连接到其它线或电极的浮置状态。第三连接电极CNE3可以传输通过发光元件ED施加的信号。第一发光元件ED1和第二发光元件ED2可以通过第三连接电极CNE3仅彼此串联电连接。
第三绝缘层PAS3可以设置在第三连接电极CNE3、第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3可以覆盖第三连接电极CNE3以将其与相邻的第一连接电极CNE1和第二连接电极CNE2绝缘。第一连接电极CNE1和第二连接电极CNE2可以设置在第三绝缘层PAS3上。
尽管在附图中未示出，但是还可以在第三绝缘层PAS3、第一连接电极CNE1和第二连接电极CNE2上设置附加绝缘层。附加绝缘层可以保护设置在衬底SUB上的元件免受外部环境的影响。上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个可以包括无机绝缘材料或有机绝缘材料。
图12是示出根据本公开的实施方式的发光元件的立体图。
参考图12，发光元件ED可以是发光二极管。例如，发光元件ED可以具有在从纳米到微米的范围内的尺寸，并且可以是由无机材料制成的无机发光二极管。当通过在特定方向上在彼此面对的两个电极之间形成电场来产生极性时，发光元件ED可以在两个电极之间对准。
根据实施方式的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。应当理解，发光元件ED的形状不限于此。发光元件ED可以具有各种形状，包括诸如立方体、长方体和六边形柱的多边形柱形状或者在一方向上延伸且具有部分倾斜的外表面的形状。
发光元件ED可以包括掺杂有导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Se、Sn等。
第二半导体层32可以设置在第一半导体层31上方，且发射层36位于第一半导体层31与第二半导体层32之间。第二半导体层32可以是p型半导体，并且可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中第一半导体层31和第二半导体层32中的每一个被实施为单层，但是本公开不限于此。取决于发射层36的材料，第一半导体层31和第二半导体层32还可以包括更多的层，例如包覆层或拉伸应变势垒减小(TSBR)层。
发射层36可以设置在第一半导体层31与第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。在发射层36包括具有多量子阱结构的材料的情况下，该结构可以包括彼此交替堆叠的量子层和阱层。响应于通过第一半导体层31和第二半导体层32施加的电信号，发射层36可以在电子-空穴对在其中复合时发光。发射层36可以包括诸如AlGaN和AlGaInN的材料。具体地，在发射层36具有其中量子层和阱层彼此交替堆叠的多量子阱结构的情况下，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN和AlGaN的材料。
发射层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且取决于发射光的波长范围，发射层36可以包括III族至V族半导体材料。发射层36可以发射蓝色波长带的光。然而，从发射层36发射的光不限于蓝色波长带的光。在一些实施方式中，发射层36可以发射红色波长带的光或绿色波长带的光。
电极层37可以是欧姆接触电极。然而，应当理解，本公开不限于此。电极层37可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37。然而，应当理解，本公开不限于此。可以省略电极层37。
在发光元件ED电连接到显示设备10中的电极或连接电极的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置成围绕上述半导体层和电极层的外表面。例如，绝缘膜38可以设置成至少围绕发射层36的外表面，并且发光元件ED的纵向方向上的两端暴露。绝缘膜38的上表面的一部分在剖视图中可以是圆形的，其与发光元件ED的端部中的至少一个相邻。
绝缘膜38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。尽管在附图中绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以由多层彼此堆叠的多层结构构成。
绝缘膜38可以保护上述元件。绝缘膜38可以防止在发射层36与电极(电信号通过其传输到发光元件ED)直接接触的情况下可能在发射层36中发生的电短路。绝缘膜38可以防止发光效率的降低。
可以对绝缘膜38的外表面进行表面处理。发光元件ED可以分散在墨水中，并且墨水可以喷射到电极上。可以对绝缘膜38施加表面处理，使得它变得疏水或亲水，从而保持发光元件ED分散在墨水中而不会彼此聚集。
在下文中，将参考其它附图来描述根据本公开的其它实施方式的显示设备。
图13是示出根据本公开的另一实施方式的显示设备的像素的平面图。图14是示出图13的第一子像素的平面图。图15是沿着图14的线Q5-Q5’截取的示意性剖视图。
图13至图15的实施方式与上述实施方式的不同之处在于，坝部分DAM还包括连接到堤层BNL的坝延伸部DAE，并且堤引导部分BNP设置在每个子像素SPXn中。在以下描述中，描述将集中于不同之处，并且将省略冗余描述。
根据该实施方式，设置在子像素SPXn中的每一个中的发光元件ED可以发射不同的光。例如，发射第一颜色的光的发光元件ED可以设置在第一子像素SPX1中，发射第二颜色的光的发光元件ED可以设置在第二子像素SPX2中，并且发射第三颜色的光的发光元件ED可以设置在第三子像素SPX3中。堤层BNL可以防止施加到各个子像素SPXn的不同墨水溢出到相邻的子像素SPXn中。为此，堤层BNL的在第一方向DR1上延伸的部分可以类似于堤层BNL的在第二方向DR2上延伸的部分。堤层BNL可以防止墨水溢出到第一方向DR1和第二方向DR2上相邻的子像素SPXn中。
堤层BNL可以包括堤引导部分BNP，以防止墨水溢出到辅助区域SA的分离区域ROP中。堤引导部分BNP可以设置在每个子像素SPXn的堤层BNL的在第一方向DR1上延伸的部分中。例如，堤引导部分BNP可以设置在第一子像素SPX1中的堤层BNL的与坝部分DAM相邻并在第一方向DR1上延伸的部分中。类似地，堤引导部分BNP可以设置在第二子像素SPX2和第三子像素SPX3中的每一个中的堤层BNL的与坝部分DAM相邻并且在第一方向DR1上延伸的部分中。
坝部分DAM可以包括坝延伸部DAE，其防止通过每个子像素SPXn的堤引导部分BNP流动的不同墨水混合。坝延伸部DAE可以在第二方向DR2上从坝部分DAM延伸，并且可以朝向每个子像素SPXn的堤引导部分BNP延伸。坝延伸部DAE可以在与坝部分DAM交叉的方向上延伸，并且可以设置成与堤层BNL的在第二方向DR2上的部分平行。坝延伸部DAE可以设置在坝部分DAM与堤层BNL之间。
坝部分DAM和坝延伸部DAE与堤层BNL一起可以将堤存储部分IRP与辅助区域SA分离。堤存储部分IRP可以设置在由坝部分DAM和坝延伸部DAE围绕的区域中，并且辅助区域SA可以设置在由坝部分DAM和堤层BNL围绕的区域中。子像素SPXn中的每一个可以包括堤存储部分IRP，并且子像素SPXn可以共享辅助区域SA。堤存储部分IRP可以设置成在第二方向DR2上与各个子像素SPXn的发射区域EMA平行。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以包括与发射区域EMA相邻的堤存储部分IRP，并且可以共享与堤存储部分IRP相邻的一个辅助区域SA，并且坝部分DAM位于堤存储部分IRP与辅助区域SA之间。坝延伸部DAE可以延伸到堤引导部分BNP设置为单件的堤层BNL。与坝部分DAM一样，坝延伸部DAE可以通过与堤层BNL相同的工艺形成。堤层BNL、堤引导部分BNP、坝延伸部DAE和坝部分DAM可以连续地延伸和布置。坝延伸部DAE的高度H4可以等于坝部分DAM的高度H3和堤层BNL的高度H2。然而，应当理解，本公开不限于此。坝延伸部DAE的高度H4和坝部分DAM的高度H3可以小于堤层BNL的高度H2，或者坝延伸部DAE的高度H4可以小于坝部分DAM的高度H3和堤层BNL的高度H2。
如上所述，在根据实施方式的显示设备10中，在将不同的墨水施加到子像素SPXn的情况下，坝部分DAM和坝延伸部DAE可以设置成使得子像素SPXn中的每一个具有堤引导部分BNP和堤存储部分IRP。因此，可以防止不同的墨水从不同的子像素SPXn引入到堤存储部分IRP中并混合。
图16是示出根据本公开的又一实施方式的显示设备的像素的平面图。图17是沿着图16的线Q6-Q6’截取的示意性剖视图。
图16和图17的实施方式与图13的实施方式的不同之处在于，堤层BNL形成为栅格图案。在以下描述中，描述将集中于不同之处，并且将省略冗余描述。
堤层BNL在平面图中可以设置成包括在第一方向DR1和第二方向DR2上延伸的部分的栅格图案，并且可以设置在子像素SPXn的边界处，以将相邻的子像素SPXn彼此区分开。堤层BNL可以设置成围绕发射区域EMA和辅助区域SA。由堤层BNL限定并开口的区域可以是发射区域EMA和辅助区域SA。
根据本公开的实施方式，可以包括阻挡墨水流到辅助区域SA的分离区域ROP的坝部分DAM。坝部分DAM可以设置在沿第二方向DR2相邻的子像素SPXn的发射区域EMA之间。坝部分DAM可以设置成与堤层BNL的在第一方向DR1上延伸的部分平行。不同于图13至图15的实施方式，坝部分DAM可以设置成在沿第二方向DR2延伸的堤层BNL之间横跨在第一方向DR1上。
坝部分DAM可以将辅助区域SA与堤存储部分IRP分离。坝部分DAM可以被堤层BNL围绕，并且可以将堤存储部分IRP与辅助区域SA分离。堤存储部分IRP可以设置在坝部分DAM的第二方向DR2上的一侧上，并且辅助区域SA可以设置在第二方向DR2上的相对侧上。例如，堤存储部分IRP可以设置在坝部分DAM和在第二方向DR2上与它们相邻的发射区域EMA之间，并且辅助区域SA可以设置在坝部分DAM和在第二方向DR2上的相对侧上与它们相邻的其它发射区域EMA之间。坝部分DAM可以设置在第二方向DR2上的相对侧上的另一子像素SPXn的辅助区域SA与其中设置有堤引导部分BNP的子像素SPXn的发射区域EMA之间。
坝部分DAM可以从堤层BNL延伸并且可以与堤层BNL成一体。坝部分DAM可以通过相同的工艺与堤层BNL一起形成。堤层BNL、堤引导部分BNP和坝部分DAM可以连续地连接，设置在相同的层上，并且可以包括相同的材料。坝部分DAM的高度H3可以等于堤层BNL的高度H2。然而，应当理解，本公开不限于此。坝部分DAM的高度H3可以小于或大于堤层BNL的高度H2。
如上所述，在根据实施方式的显示设备10中，在将不同的墨水施加到子像素SPXn的情况下，坝部分DAM可以设置成使得子像素SPXn中的每一个具有堤引导部分BNP和堤存储部分IRP。因此，可以防止不同的墨水从不同的子像素SPXn引入到堤存储部分IRP中并混合。
在结束详细描述时，本领域技术人员将理解，在没有实质上背离本公开的原理的情况下，可以对实施方式进行许多变型和修改。因此，本公开的所公开的实施方式仅用于一般性和描述性意义，而不是出于限制的目的。

Claims (20)

1.显示设备，包括：
多个子像素，包括发射区域和辅助区域；
通孔层，设置在衬底上；
堤层，设置在所述通孔层上，并且将所述多个子像素的所述发射区域彼此分离；
坝部分，设置在所述堤层与相邻堤层之间，并且将堤存储部分与所述辅助区域分离；
第一电极和第二电极，在所述发射区域中的至少一个发射区域中设置在所述通孔层上，并且彼此间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上，其中，
所述堤层包括设置在所述发射区域中的所述至少一个发射区域与所述堤存储部分之间的堤引导部分，以及
在剖视图中，所述堤引导部分的形状与所述堤层的其余部分的形状不同。
2.根据权利要求1所述的显示设备，其中，
所述发射区域在第一方向上彼此间隔开，
所述堤存储部分在与所述第一方向相交的第二方向上与所述发射区域间隔开，
所述辅助区域在所述第二方向上与所述堤存储部分间隔开，以及
所述堤存储部分设置在所述发射区域与所述辅助区域之间。
3.根据权利要求2所述的显示设备，其中，
所述堤引导部分在所述剖视图中的所述形状是通过在所述第二方向上切割所述堤引导部分而限定的，以及
所述堤层的所述其余部分在所述剖视图中的所述形状是通过在所述第二方向上切割所述堤层而限定的。
4.根据权利要求2所述的显示设备，其中，在所述第二方向上，所述堤引导部分的宽度小于所述堤层的所述其余部分的宽度。
5.根据权利要求4所述的显示设备，其中，在所述堤层的厚度方向上，所述堤引导部分的高度等于所述堤层的所述其余部分的高度。
6.根据权利要求2所述的显示设备，其中，在所述堤层的厚度方向上，所述堤引导部分的高度小于所述堤层的所述其余部分的高度。
7.根据权利要求6所述的显示设备，其中，在所述第二方向上，所述堤引导部分的宽度等于所述堤层的所述其余部分的宽度。
8.根据权利要求2所述的显示设备，其中，
所述坝部分在所述第一方向上延伸，以及
在所述堤层的厚度方向上，所述坝部分的高度等于所述堤层的高度。
9.根据权利要求8所述的显示设备，其中，在所述第二方向上，所述坝部分的宽度小于所述堤层的宽度。
10.根据权利要求2所述的显示设备，其中，
所述坝部分包括多个坝延伸部，所述多个坝延伸部在所述第二方向上延伸并且设置成与所述堤引导部分相邻，以及
所述多个坝延伸部和所述堤层彼此成一体。
11.根据权利要求10所述的显示设备，其中，所述堤存储部分由包括所述多个坝延伸部的所述坝部分和包括所述堤引导部分的所述堤层限定。
12.根据权利要求11所述的显示设备，其中，所述堤存储部分在所述第二方向上与所述多个子像素的所述发射区域中的每一个一一对应。
13.根据权利要求11所述的显示设备，其中，所述堤引导部分设置在所述发射区域中的所述至少一个发射区域与所述堤存储部分之间，并且与所述发射区域中的所述至少一个发射区域和所述堤存储部分接触。
14.根据权利要求1所述的显示设备，其中，所述坝部分和所述堤层设置在相同的层上并且包括相同的材料。
15.显示设备，包括：
多个子像素，包括发射区域和辅助区域；
通孔层，设置在衬底上；
堤层，设置在所述通孔层上，并且将所述多个子像素的所述发射区域彼此分离；
坝部分，在所述通孔层上由所述堤层围绕，并且将堤存储部分与所述辅助区域分离；
第一电极和第二电极，在所述发射区域中的至少一个发射区域中设置在所述通孔层上，并且彼此间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上，其中，
所述堤存储部分和所述辅助区域被所述堤层围绕，并且通过所述坝部分分离并划分开；
所述堤层包括设置在所述发射区域中的所述至少一个发射区域与所述堤存储部分之间的堤引导部分，以及
在剖视图中，所述堤引导部分的形状与所述堤层的其余部分的形状不同。
16.根据权利要求15所述的显示设备，其中，
所述发射区域在第一方向上彼此间隔开，
所述堤存储部分在与所述第一方向相交的第二方向上与所述发射区域间隔开，
所述辅助区域在所述第二方向上与所述堤存储部分间隔开，以及
所述堤存储部分设置在所述发射区域与所述辅助区域之间。
17.根据权利要求16所述的显示设备，其中，
所述第一电极延伸到所述辅助区域，以及
所述辅助区域包括断开所述第一电极的分离区域。
18.根据权利要求17所述的显示设备，其中，所述坝部分设置在所述堤引导部分与所述分离区域之间，并且在平面图中不与所述分离区域重叠。
19.根据权利要求15所述的显示设备，其中，所述堤层和所述坝部分彼此成一体，设置在相同的层上，并且包括相同的材料。
20.根据权利要求15所述的显示设备，还包括：
第一连接电极，与所述发光元件的第一端电接触；以及
第二连接电极，与所述发光元件的第二端电接触，
其中，所述第一连接电极和所述第二连接电极在平面图中与所述发射区域中的所述至少一个发射区域重叠，并且在所述平面图中不与所述堤存储部分重叠。
CN202310008781.8A 2022-01-26 2023-01-04 显示设备 Pending CN116544258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0011235 2022-01-26
KR1020220011235A KR20230115364A (ko) 2022-01-26 2022-01-26 표시 장치

Publications (1)

Publication Number Publication Date
CN116544258A true CN116544258A (zh) 2023-08-04

Family

ID=87314526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310008781.8A Pending CN116544258A (zh) 2022-01-26 2023-01-04 显示设备

Country Status (3)

Country Link
US (1) US20230238371A1 (zh)
KR (1) KR20230115364A (zh)
CN (1) CN116544258A (zh)

Also Published As

Publication number Publication date
US20230238371A1 (en) 2023-07-27
KR20230115364A (ko) 2023-08-03

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
KR20210148539A (ko) 표시 장치
CN116057614A (zh) 显示装置
KR20210143350A (ko) 표시 장치
US20220140194A1 (en) Display device
US20220102585A1 (en) Display device
US20220102423A1 (en) Display device
US20230187584A1 (en) Display device
KR20220115674A (ko) 표시 장치 및 이의 제조 방법
KR20220003685A (ko) 표시 장치
US20230238371A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US11908849B2 (en) Display device
US20220199598A1 (en) Display device
US20230230967A1 (en) Display device and method of manufacturing the same
US20220131047A1 (en) Light emitting element and display device including the same
US20230282795A1 (en) Display device and method of fabricating the same
US20230163247A1 (en) Light emitting element and display device including the same
KR20230120152A (ko) 표시 장치
KR20220127396A (ko) 표시 장치
KR20220113566A (ko) 표시 장치
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
KR20230139843A (ko) 표시 장치
KR20230092055A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication