CN116344704A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116344704A
CN116344704A CN202211412114.8A CN202211412114A CN116344704A CN 116344704 A CN116344704 A CN 116344704A CN 202211412114 A CN202211412114 A CN 202211412114A CN 116344704 A CN116344704 A CN 116344704A
Authority
CN
China
Prior art keywords
light emitting
electrode
disposed
bank
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211412114.8A
Other languages
English (en)
Inventor
金载勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116344704A publication Critical patent/CN116344704A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示装置，该显示装置包括：多个堤部图案，设置在衬底上并且彼此间隔开；多个电极，设置在衬底上并且彼此平行地延伸且彼此间隔开；绝缘层，设置在多个电极和多个堤部图案上；以及多个发光元件，设置在绝缘层上，具有设置在多个电极上的两端，其中，多个堤部图案包括彼此面对的侧部，并且多个发光元件中的一些设置在多个堤部图案的侧部上。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体的进步，显示装置的重要性已经增强。因此，已经使用了诸如有机发光显示(OLED)装置和液晶显示(LCD)装置的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。显示装置可以包括发光元件作为发光显示面板，并且例如，发光二极管(LED)包括使用有机材料作为发光材料的有机发光二极管、以及使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的目的是提供一种可以通过防止发光元件在发光元件的对准期间聚集来解决照明缺陷并提高亮度的显示装置。
本公开的目的不限于上面提及的目的，并且本领域中技术人员通过本公开的以下描述将清楚地理解在本文中未提及的本公开的另外的目的。
根据本公开的实施方式，显示装置可以包括：多个堤部图案，设置在衬底上并且彼此间隔开；多个电极，设置在衬底上并且彼此平行地延伸且彼此间隔开；绝缘层，设置在多个电极和多个堤部图案上；以及多个发光元件，设置在绝缘层上，具有设置在多个电极上的两端，其中，多个堤部图案可以包括彼此面对的侧部，并且多个发光元件中的一些可以设置在多个堤部图案的侧部上。
在实施方式中，多个堤部图案可以包括：第一堤部图案，在一方向上延伸；以及第二堤部图案，平行于第一堤部图案设置，并且多个发光元件设置在第一堤部图案的侧部和第二堤部图案的侧部上以及第一堤部图案和第二堤部图案之间。
在实施方式中，多个电极可以包括：第一电极，在平面图中与第一堤部图案重叠；第二电极，在平面图中与第二堤部图案重叠；第三电极，在平面图中与第一堤部图案重叠并且设置在第一电极和第二电极之间；以及第四电极，在平面图中与第二堤部图案重叠并且设置在第三电极和第二电极之间。
在实施方式中，多个发光元件可以包括：第一发光元件，设置在第一电极和第三电极上；第二发光元件，设置在第三电极和第四电极上；以及第三发光元件，设置在第四电极和第二电极上。
在实施方式中，第一发光元件可以在平面图中与第一堤部图案重叠，第三发光元件在平面图中与第二堤部图案重叠，并且第二发光元件在平面图中不与第一堤部图案和第二堤部图案重叠。
在实施方式中，第一发光元件的长度方向平行于第一堤部图案的侧部，第二发光元件的长度方向平行于衬底的上表面，并且第三发光元件的长度方向平行于第二堤部图案的侧部。
在实施方式中，显示装置还可以包括设置在多个电极上的多个连接电极，其中，多个连接电极可以包括：第一连接电极，电接触第一发光元件的第一端；第二连接电极，电接触第三发光元件的第一端；第三连接电极，电接触第一发光元件的第二端和第二发光元件的第一端；以及第四连接电极，电接触第二发光元件的第二端和第三发光元件的第二端。
在实施方式中，第一连接电极和第二连接电极可以平行于多个电极延伸。
在实施方式中，第三连接电极包括：第一延伸部分，与第一连接电极相邻并且平行于第一连接电极；第二延伸部分，与第二连接电极相邻并且平行于第二连接电极；以及第一连接部分，将第一延伸部分与第二延伸部分电连接，并且第一延伸部分可以电接触第一发光元件的第二端，并且第二延伸部分可以电接触第二发光元件的第一端。
在实施方式中，第四连接电极可以包括：第三延伸部分，与第一连接电极相邻并且平行于第一连接电极；第四延伸部分，与第二连接电极相邻并且平行于第二连接电极；以及第二连接部分，将第三延伸部分与第四延伸部分电连接，第三延伸部分可以电接触第二发光元件的第二端，并且第四延伸部分可以电接触第三发光元件的第二端。
在实施方式中，多个堤部图案分别可以包括：堤部孔，穿过多个堤部图案；以及反射层，设置在堤部孔内。
在实施方式中，多个堤部图案可以包括：堤部凹槽，在厚度方向上从多个堤部图案的上表面凹入；以及反射层，设置在堤部凹槽内。
根据本公开的实施方式，显示装置包括：过孔层，设置在衬底上；第一电极和第二电极，设置在过孔层上并且在第一方向上平行延伸；绝缘层，设置在第一电极和第二电极上；多个发光元件，设置在绝缘层上并且设置在第一电极和第二电极上；第一连接电极，设置在绝缘层上并且电接触多个发光元件的第一端；以及第二连接电极，电接触多个发光元件的第二端，其中，过孔层可以包括在厚度方向上从过孔层的上表面凹入的过孔凹槽，并且第一电极和第二电极的至少部分以及多个发光元件可以设置在过孔凹槽中。
在实施方式中，多个发光元件的一部分可以在厚度方向上堆叠。
在实施方式中，第一连接电极可以连续地设置于在厚度方向上堆叠的多个发光元件的第一端上，并且第二连接电极可以连续地设置于在厚度方向上堆叠的多个发光元件的第二端上。
在实施方式中，过孔凹槽的深度可以小于过孔层的厚度，并且多个发光元件的部分可以在平面图中与过孔凹槽重叠，并且可以突出到过孔层的上表面上方。
在实施方式中，显示装置还可以包括设置在过孔层上的堤部层，堤部层将其中设置有多个发光元件的发光区域和与发光区域间隔开的子区域分隔开。
在实施方式中，过孔凹槽可以设置在发光区域中，并且平行于第一电极延伸。
在实施方式中，过孔凹槽可以具有在与第一方向相交的第二方向上测量的宽度，多个发光元件可以具有在第二方向上延伸的长度，并且过孔凹槽的宽度可以大于多个发光元件的长度。
在实施方式中，第一电极和第二电极可以在第二方向上彼此间隔开，并且在平面图中，第一电极和第二电极之间的间隔可以与过孔凹槽重叠。
在根据实施方式的显示装置中，由于发光元件还在堤部图案的侧部上对准，所以可以增大子像素的发光区域，并且可以防止发光元件聚集。因此，可以解决由发光元件和连接电极的接触失效引起的发光缺陷，从而可以提高显示质量。
此外，反射层可以形成在堤部图案中，以进一步提高发光元件的发光效率。
另外，发光元件在过孔层的过孔凹槽中对准，并且连接电极的部分在过孔凹槽中分别与发光元件接触(或接触发光元件)，由此可以防止发光元件聚集并且可以提高亮度。
根据本公开的实施方式的效果不限于上面提及的效果，并且更多的各种效果包括在本公开的以下描述中。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据一个实施方式的显示装置的示意性平面图；
图2是示出根据一个实施方式的显示装置的一个像素的示意性平面图；
图3是示出根据一个实施方式的显示装置的一个子像素的示意性平面图；
图4是沿着图3的线E1-E1'截取的示意性剖视图；
图5是沿着图3的线E2-E2'截取的示意性剖视图；
图6是示出图4的区域A的示意性放大剖视图；
图7是示出根据一个实施方式的发光元件的示意图；
图8是示出根据另一实施方式的显示装置的一个子像素的示意性平面图；
图9是沿着图8的线E3-E3'截取的示意性剖视图；
图10是示出图9的区域B的示意性放大图；
图11是示出沿着图8的线E3-E3'截取的另一示例的示意性剖视图；
图12是示出根据又一实施方式的显示装置的一个像素的示意性平面图；
图13是沿着图12的线E4-E4'截取的示意性剖视图；
图14是沿着图12的线E5-E5'截取的示意性剖视图；以及
图15是示出根据又一实施方式的显示装置的一个子像素的过孔凹槽的示意性平面图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将是彻底的和完整的，并且将本公开的范围传达给本领域中技术人员。
还将理解的是，当层被称为在另一层或衬底“上”时，它可以直接在所述另一层或衬底“上”，或者也可以存在居间层。在整个说明书中，相同的参考标记表示相同的组件。将理解的是，术语“接触”、“连接到”和“联接到”可以包括物理和/或电接触、连接或联接。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
如本文中所用，术语“重叠”或“至少部分重叠”可以意指第一物体的至少一部分在给定方向上或给定视图中面对第二物体的至少一部分。
为了描述性目的，可以在本文中使用诸如“下面”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而描述如附图中所示的一个元件与另一(多个)元件的关系。除了附图中描绘的定向之外，空间相对术语还旨在包括设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向为在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方的定向两者。此外，设备可以在其它方向上定向(例如，旋转90度或处于其它定向)，并且因此，应当相应地解释在本文中使用的空间相对描述语。
术语“和/或”包括关联的配置可以限定的配置中的一个或多个的所有组合。例如，“A和/或B”可以理解为意指“A、B、或A和B”。
出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。
除非本文中另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且除非在本文中清楚地如此限定，否则不应当被解释为理想化或过于形式化的含义。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且能够在技术上各种联锁和驱动。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
在下文中，将参考附图描述本公开的详细实施方式。
图1是示出根据实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示移动图像或静止图像。显示装置10可以是指提供显示屏的所有电子装置。例如，提供显示屏的电视、膝上型计算机、监视器、广告板、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书阅读器、便携式多媒体播放器(PMP)、导航器、游戏机、数码相机、便携式摄像机等可以包括在显示装置10中。
显示装置10包括用于提供显示屏的显示面板。显示面板的示例包括无机发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，无机发光二极管显示面板被用作显示面板的示例，但是显示面板的示例不限于此。当相同的技术精神适用于其时，可以使用另一显示面板。
显示装置10的形状可以进行各种修改。例如，显示装置10可以具有在水平方向上为长的矩形形状、在竖直方向上为长的矩形形状、正方形形状、具有圆角(顶点)的正方形形状、其它多边形形状、圆形形状等。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了在第二方向DR2上较长的矩形的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，并且非显示区域NDA是其中不显示图像的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以设置成矩阵形式。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此。每个像素PX的形状可以是其中每一边相对于一方向倾斜的菱形形状。相应像素PX可以设置成条纹型或岛型。此外，像素PX中的每个可以包括用于发射特定波长带的光以显示特定颜色的一个或多个发光元件。
非显示区域NDA可以设置在显示区域DPA附近。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以封装在非显示区域NDA中。
图2是示出根据实施方式的显示装置的像素的示意性平面图。图3是示出根据实施方式的显示装置的子像素的示意性平面图。
图2示出了设置在显示装置10的像素PX中的电极RME(RME1、RME2、RME3、RME4)、堤部图案BP1和BP2、堤部层BNL、发光元件ED(ED1、ED2、ED3)和连接电极CNE(CNE1、CNE2、CNE3、CNE4)的平面布置。
参考图2和图3，显示装置10的像素PX中的每个可以包括子像素SPXn(其中n是大于0的自然数)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色，但是本公开不限于此。相应子像素SPXn可以发射相同颜色的光。在实施方式中，每个子像素SPXn可以发射蓝光。尽管像素PX包括三个子像素SPXn，但不限于此，并且像素PX可以包括数量更多的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发光区域EMA和非发光区域。发光区域EMA可以是其中设置有发光元件ED以发射特定波长带的光的区域。非发光区域可以是不设置发光元件ED并且从发光元件ED发射的光不到达这里从而不发射光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域、以及其中从发光元件ED发射的光被发射到与发光元件ED相邻的区域的区域。例如，发光区域EMA也可以包括从发光元件ED发射的光被另一构件反射或折射并发射的区域。发光元件ED可以设置在相应子像素SPXn中。
图2示出了相应子像素SPXn的发光区域EMA具有均匀的尺寸，但是本公开不限于此。在一些实施方式中，根据从设置在相应子像素SPXn中的发光元件ED发射的光的颜色或波长带，每个子像素SPXn的每个发光区域EMA可以具有与另一发光区域EMA的尺寸不同的尺寸。
每个子像素SPXn还可以包括设置在非发光区域中的子区域SA。相应子像素SPXn的子区域SA可以设置在作为发光区域EMA的在第一方向DR1上的另一侧的下侧处。发光区域EMA和子区域SA可以在第一方向DR1上交替地设置，并且子区域SA可以设置于在第一方向DR1上彼此间隔开的不同子像素SPXn的发光区域EMA之间。例如，发光区域EMA和子区域SA可以在第一方向DR1上交替地设置，并且可以在第二方向DR2上重复地设置，但是本公开不限于此。像素PX中的发光区域EMA和子区域SA可以具有与图2的布置不同的布置。
由于发光元件ED不设置在子区域SA中，所以不从子区域SA发射光，但是设置在相应子像素SPXn中的电极RME的一部分可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以通过子区域SA的分隔部分ROP彼此间隔开。
显示装置10可以包括电极RME(RME1、RME2、RME3、RME4)、堤部图案BP1和BP2、堤部层BNL、发光元件ED(ED1、ED2、ED3)和连接电极CNE(CNE1、CNE2、CNE3、CNE4)。
堤部图案BP1和BP2可以设置在每个子像素SPXn的发光区域EMA中。堤部图案BP1和BP2可以在第二方向DR2上具有宽度并且具有在第一方向DR1上延伸的形状。
例如，堤部图案BP1和BP2可以包括第一堤部图案BP1和第二堤部图案BP2，它们在每个子像素SPXn的发光区域EMA中在第二方向DR2上彼此间隔开。第一堤部图案BP1可以设置在作为在发光区域EMA的中心处在第二方向DR2上的一侧的左侧上，并且第二堤部图案BP2可以通过与第一堤部图案BP1间隔开而设置在作为在发光区域EMA的中心处在第二方向DR2上的另一侧的右侧上。第一堤部图案BP1和第二堤部图案BP2可以在第二方向DR2上交替地设置，并且可以以岛状图案设置在显示区域DPA中。发光元件ED可以设置在第一堤部图案BP1和第二堤部图案BP2之间。
第一堤部图案BP1和第二堤部图案BP2在第一方向DR1上的长度可以彼此相同，并且可以在第一方向DR1上比被堤部层BNL围绕的发光区域EMA短。第一堤部图案BP1和第二堤部图案BP2可以与堤部层BNL的在第二方向DR2上延伸的部分间隔开，但是本公开不限于此。堤部图案BP1和BP2可以与堤部层BNL集成在一起，或者可以部分地与堤部层BNL的在第二方向DR2上延伸的部分重叠。堤部图案BP1和BP2在第一方向DR1上的长度可以等于或大于被堤部层BNL围绕的发光区域EMA在第一方向DR1上的长度。
第一堤部图案BP1和第二堤部图案BP2在第二方向DR2上的宽度可以彼此相同，但是本公开不限于此。第一堤部图案BP1和第二堤部图案BP2可以具有彼此不同的其相应宽度。例如，堤部图案中的任何一个可以具有比另一堤部图案的宽度大的宽度，并且具有更大宽度的堤部图案可以遍及在第二方向DR2上彼此相邻的其它子像素SPXn的发光区域EMA设置。遍及发光区域EMA设置的堤部图案可以在厚度方向上与堤部层BNL的在第一方向DR1上延伸的部分重叠。图2示出了对于每个子像素SPXn，两个堤部图案BP1和BP2设置成具有相同的宽度，但是本公开不限于此。堤部图案BP1和BP2的数量和形状可以根据电极RME的数量和布置结构而变化。
电极RME(RME1、RME2、RME3、RME4)针对每个子像素SPXn设置成在一方向上延伸的形状。电极RME1、RME2、RME3和RME4可以在第一方向DR1上延伸，并且设置在子像素SPXn的发光区域EMA和子区域SA中，并且可以在第二方向DR2上彼此间隔开。电极RME可以电连接到下面将描述的发光元件ED，但是本公开不限于此。电极RME可以不电连接到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。第一电极RME1设置在发光区域EMA的中心处的左侧上，并且第二电极RME2在第二方向DR2上与第一电极RME1间隔开，并且设置在发光区域EMA的中心处的右侧上。第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以设置在第二电极RME2和第三电极RME3之间。电极RME可以设置成使得第一电极RME1、第三电极RME3、第四电极RME4和第二电极RME2从子像素SPXn的左侧到右侧顺序地设置。
第一电极RME1和第三电极RME3的部分可以设置在第一堤部图案BP1上，并且第二电极RME2和第四电极RME4的部分可以设置在第二堤部图案BP2上。第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以经由堤部层BNL部分地设置在相应的子像素SPXn的子区域SA中。基于位于任何一个子像素SPXn的子区域SA中的分隔部分ROP，它们相应子像素SPXn的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以彼此间隔开。
在电极RME中，第一电极RME1和第二电极RME2可以通过电极接触孔CTD和CTS连接到其下方的第三导电层。然而，第三电极RME3和第四电极RME4不直接连接到其下方的第三导电层，并且可以通过发光元件ED和连接电极CNE电连接到第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2是通过电极接触孔CTD和CTS直接连接到第三导电层的第一类型电极，并且第三电极RME3和第四电极RME4可以是不直接连接到第三导电层的第二类型电极。第二类型电极可以与连接电极CNE一起提供发光元件ED的电连接路径。
图2示出了对于每个子像素SPXn，四个电极RME具有在第一方向DR1上延伸的形状，但是本公开不限于此。例如，显示装置10可以包括设置在子像素SPXn中的数量更少的电极RME，或者设置在子像素SPXn中的数量更多的电极RME。电极RME可以是部分弯曲的，并且可以具有宽度根据位置而变化的形状。
堤部层BNL可以设置成围绕子像素SPXn、发光区域EMA和子区域SA。堤部层BNL可以设置于在第一方向DR1和第二方向DR2上相邻的子像素SPXn之间的边界处，并且也可以设置在发光区域EMA和子区域SA之间的边界处。显示装置10的子像素SPXn、发光区域EMA和子区域SA可以是通过布置堤部层BNL而被分隔开的区域。子像素SPXn、发光区域EMA和子区域SA之间的间隔可以根据堤部层BNL的宽度而变化。
堤部层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，并且因此可以以网格图案设置在显示区域DPA的整个表面上。堤部层BNL可以遍及子像素SPXn中的每个的边界设置，以将彼此相邻的子像素SPXn分隔开。堤部层BNL可以设置成围绕针对每个子像素SPXn设置的发光区域EMA和子区域SA，从而将它们分隔开。
发光元件ED可以设置在堤部图案BP1和BP2之间或不同的电极RME上。发光元件ED中的一些可以设置在第一堤部图案BP1和第二堤部图案BP2之间，另一些可以设置在第一堤部图案BP1的一侧上，并且另一些可以设置在第二堤部图案BP2的一侧上。根据实施方式，发光元件ED可以包括设置在第一堤部图案BP1的一侧上的第一发光元件ED1、设置在第一堤部图案BP1和第二堤部图案BP2之间的第二发光元件ED2、以及设置在第二堤部图案BP2的一侧上的第三发光元件ED3。第一发光元件ED1可以设置在第一电极RME1和第三电极RME3上，第二发光元件ED2可以设置在第三电极RME3和第四电极RME4上，并且第三发光元件ED3可以设置在第四电极RME4和第二电极RME2上。在实施方式中，第一发光元件ED1可以设置在相应的子像素SPXn的发光区域EMA的左侧上，第二发光元件ED2可以设置在相应的子像素SPXn的发光区域EMA的中心处，并且第三发光元件ED3可以设置在相应的子像素SPXn的发光区域EMA的右侧上。然而，相应发光元件ED可以不根据它们在发光区域EMA中的位置来区分，而是可以根据与下面将描述的连接电极CNE的连接关系来区分。根据连接电极CNE的布置结构，相应发光元件ED可以具有它们相应的连接电极CNE，发光元件ED的端部(或两端)与连接电极CNE接触，并且可以根据与其接触的连接电极CNE的类型来互相区分。
连接电极CNE(CNE1、CNE2、CNE3、CNE4)可以设置在电极RME和堤部图案BP1和BP2上。连接电极CNE中的每个可以具有在一方向上延伸的形状，并且可以设置成与另一连接电极CNE间隔开。相应连接电极CNE可以接触发光元件ED，并且可以电连接到电极RME或其下方的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤部图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以经由堤部层BNL设置成从发光区域EMA到子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤部图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以经由堤部层BNL设置成从发光区域EMA到子区域SA。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第四电极RME4上的第二延伸部分CN_E2、以及将第一延伸部分CN_E1与第二延伸部分CN_E2连接的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开，以面对第一连接电极CNE1，并且第二延伸部分CN_E2可以在第二方向DR2上与第四连接电极CNE4的第三延伸部分CN_E3间隔开。第一连接部分CN_B1可以遍及第三电极RME3和第四电极RME4设置。
第四连接电极CNE4可以包括设置在第三电极RME3上的第三延伸部分CN_E3、设置在第四电极RME4上的第四延伸部分CN_E4、以及将第三延伸部分CN_E3与第四延伸部分CN_E4连接的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2间隔开，以面对第二延伸部分CN_E2，并且第四延伸部分CN_E4可以在第二方向DR2上与第二连接电极CNE2间隔开，以面对第二连接电极CNE2。第二连接部分CN_B2可以遍及第三电极RME3和第四电极RME4设置。
第一连接电极CNE1和第二连接电极CNE2可以是接触直接连接到第三导电层的第一电极RME1和第二电极RME2的第一类型连接电极，并且第三连接电极CNE3和第四连接电极CNE4可以是接触不直接连接到第三导电层的第三电极RME3和第四电极RME4的第二类型连接电极。
如上所述，响应于连接电极CNE的布置结构，发光元件ED可以根据发光元件ED的端部接触的连接电极CNE而划分成不同的发光元件。
第一发光元件ED1和第三发光元件ED3的第一端可以接触第一类型连接电极，并且其第二端可以接触第二类型连接电极。第一发光元件ED1可以接触第一连接电极CNE1和第三连接电极CNE3，并且第三发光元件ED3可以接触第二连接电极CNE2和第四连接电极CNE4。第二发光元件ED2的第一端和第二端可以接触第二类型连接电极。第二发光元件ED2可以接触第三连接电极CNE3和第四连接电极CNE4。
发光元件ED可以通过连接电极CNE彼此串联连接。根据实施方式的显示装置10包括用于每个子像素SPXn的数量更多的发光元件ED，并且可以构成发光元件ED的串联连接，并且因此可以更多地增加每单位面积的发光量。
图4是沿着图3的线E1-E1'截取的示意性剖视图。图5是沿着图3的线E2-E2'截取的示意性剖视图。图6是示出图4的区域A的示意性放大剖视图。
图4示出了横跨设置在子像素SPXn中的发光元件ED的端部(或两端)和电极接触孔CTD和CTS的剖面，并且图5示出了横跨设置在子像素SPXn中的接触部分CT1和CT2的剖面。
将参考图3至图6描述显示装置10的剖面结构。显示装置10可以包括衬底SUB、以及设置在衬底SUB上的半导体层、导电层和绝缘层。显示装置10可以包括电极RME(RME1、RME2、RME3、RME4)、发光元件ED(ED1、ED2、ED3)和连接电极CNE(CNE1、CNE2、CNE3、CNE4)。
衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成(或包括诸如玻璃、石英或聚合物树脂的绝缘材料)。衬底SUB可以是刚性衬底，但也可以是能够经受弯曲、折叠、卷曲等的柔性衬底。衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发光区域EMA和作为非发光区域的一部分的子区域SA。
第一导电层可以设置在衬底SUB上。第一导电层包括下部金属层BML，下部金属层BML设置成与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，可以省略下部金属层BML。
缓冲层BL可以设置在下部金属层BML和衬底SUB上。缓冲层BL可以形成在衬底SUB上，以保护像素PX的晶体管免受渗透通过衬底SUB(易受湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2中的每个可以设置成部分地与下面将描述的第二导电层的第一栅电极G1和第二栅电极G2重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
尽管图4示出了第一晶体管T1和第二晶体管T2设置在显示装置10的子像素SPXn中，但是本公开不限于此。显示装置10可以包括数量更多的晶体管。
第一栅极绝缘层GI在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。图4示出了第一栅极绝缘层GI与下面将描述的第二导电层的栅电极G1和G2一起被图案化，使得第一栅极绝缘层GI部分地设置在第二导电层和半导体层的有源层ACT1和ACT2之间，但是本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以完全设置在缓冲层BL上。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、以及相应晶体管T1和T2的源电极S1和S2以及漏电极D1和D2。
传递到第一电极RME1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，并且传递到第二电极RME2的低电位电压(或第二电源电压)可以施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿过第一层间绝缘层IL1的接触孔来接触第一晶体管T1的第一有源层ACT1。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到下面将描述的第二电极RME2。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1的接触孔来接触第一晶体管T1的第一有源层ACT1。第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和缓冲层BL的另一接触孔来接触下部金属层BML。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以连接到第一电极RME1或第一连接电极CNE1，这将在下面描述。第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传递到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2中的每个可以通过穿过第一层间绝缘层IL1的接触孔来接触第二晶体管T2的第二有源层ACT2。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为彼此交替堆叠的无机层(或由彼此交替堆叠的无机层形成)。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为其中包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层彼此堆叠的双层，或者可以形成为其中无机层彼此交替堆叠的多层，但是本公开不限于此。缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包括上述绝缘材料的无机层。在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，并且通过补偿由下部导电层引起的阶梯差来形成平坦的上表面。然而，在一些实施方式中，可以省略过孔层VIA。
显示装置10可以包括堤部图案BP1和BP2、电极RME(RME1、RME2、RME3、RME4)、堤部层BNL、发光元件ED(ED1、ED2、ED3)和连接电极CNE(CNE1、CNE2、CNE3、CNE4)作为设置在过孔层VIA上的显示元件层。显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2和PAS3。
堤部图案BP1和BP2可以设置在过孔层VIA上。例如，堤部图案BP1和BP2可以直接设置在过孔层VIA上，并且可以具有其中其至少一部分基于过孔层VIA的上表面突出的结构。堤部图案BP1和BP2的突出部分可以具有以曲率倾斜或曲化的侧部，并且从发光元件ED发射的光可以被设置在堤部图案BP1和BP2上的电极RME反射且然后在过孔层VIA的向上方向上发射。与所示的示例不同，剖视图中的堤部图案BP1和BP2的外表面可以具有以曲率曲化的形状，例如半圆形或半椭圆形形状。堤部图案BP1和BP2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME(RME1、RME2、RME3、RME4)可以设置在堤部图案BP1和BP2以及过孔层VIA上以与它们重叠。第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以设置在堤部图案BP1和BP2的倾斜侧部上。例如，第一电极RME1和第三电极RME3可以与第一堤部图案BP1重叠。第一电极RME1和第三电极RME3的至少部分可以设置在第一堤部图案BP1的倾斜侧部上，并且第一电极RME1和第三电极RME3的其它部分可以设置在过孔层VIA的上表面上。第二电极RME2和第四电极RME4可以与第二堤部图案BP2重叠。第二电极RME2和第四电极RME4的至少部分可以设置在第二堤部图案BP2的倾斜侧部上，并且第二电极RME2和第四电极RME4的其它部分可以设置在过孔层VIA的上表面上。
电极RME的在第二方向DR2上测量的宽度可以小于堤部图案BP1和BP2的在第二方向DR2上测量的宽度。在第二方向DR2上彼此间隔开的第三电极RME3和第四电极RME4之间的间隔可以小于堤部图案BP1和BP2之间的间隔。当第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4的至少部分可以直接设置在过孔层VIA上时，第一电极RME1至第四电极RME4可以设置在相同平面上。
设置在堤部图案BP1和BP2上方或之间的发光元件ED可以在端部方向上发射光，并且所发射的光可以朝向设置在堤部图案BP1和BP2上的电极RME定向。每个电极RME可以具有其中其设置在堤部图案BP1和BP2上的一部分可以反射从发光元件ED发射的光的结构。第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以设置成覆盖堤部图案BP1和BP2的侧部，以反射从发光元件ED发射的光。
电极RME的第一电极RME1和第二电极RME2可以通过电极接触孔CTD和CTS直接接触第三导电层，电极接触孔CTD和CTS在第一电极RME1和第二电极RME2的与在发光区域EMA和子区域SA之间的堤部层BNL重叠(或重合)的部分中。第一电极接触孔CTD可以形成在堤部层BNL和第一电极RME1彼此重叠的区域中，并且第二电极接触孔CTS可以形成在堤部层BNL和第二电极RME2彼此重叠的区域中。第一电极RME1可以通过穿过过孔层VIA和第一钝化层PV1的第一电极接触孔CTD来接触第一导电图案CDP1。第二电极RME2可以通过穿过过孔层VIA和第一钝化层PV1的第二电极接触孔CTS来接触第二电压线VL2。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以允许第一电源电压施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2以第二电源电压施加到第二电极RME2。第三电极RME3和第四电极RME4可以不电连接到第三导电层的第一电压线VL1和第二电压线VL2。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属或包含铝(Al)、镍(Ni)、镧(La)的合金，或者可以具有其中诸如钛(Ti)、钼(Mo)或铌(Nb)的金属层和合金彼此堆叠的结构。在一些实施方式中，电极RME可以是其中包含铝(Al)的合金和钛(Ti)、钼(Mo)或铌(Nb)的至少一个金属层彼此堆叠的双层或多层。
不限于上述示例，电极RME中的每个还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在一些实施方式中，电极RME中的每个可以具有其中透明导电材料的一个或多个层和具有高反射率的至少一个金属层彼此堆叠的结构，或者可以形成为包括透明导电材料和金属层的单层。例如，每个电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在衬底SUB的向上方向上反射从发光元件ED发射的光的一部分。
第一绝缘层PAS1设置在显示区域DPA的整个表面上，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料以保护电极RME并使不同的电极RME彼此绝缘。第一绝缘层PAS1设置成在形成堤部层BNL之前覆盖电极RME，从而防止电极RME在形成堤部层BNL的工艺中被损坏。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件的直接接触而被损坏。
在实施方式中，第一绝缘层PAS1可以是阶梯状的，使得其上表面的一部分在于第二方向DR2上彼此间隔开的电极RME之间凹入。发光元件ED可以设置在第一绝缘层PAS1的阶梯状的上表面上，并且在发光元件ED和第一绝缘层PAS1之间可以形成空间。该空间可以填充有下面将描述的第二绝缘层PAS2。
第一绝缘层PAS1可以包括设置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2可以设置成与它们相应的彼此不同的电极重叠。例如，接触部分CT1和CT2可以包括设置成与第一电极RME1重叠的第一接触部分CT1、以及设置成与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以通过穿过第一绝缘层PAS1而暴露在其下方的第一电极RME1或第二电极RME2的上表面的一部分。第一接触部分CT1和第二接触部分CT2中的每个还可以穿过设置在第一绝缘层PAS1上的其它绝缘层的一部分。由相应的接触部分CT1和CT2暴露的第一电极RME1和第二电极RME2可以接触连接电极CNE。
堤部层BNL可以设置在第一绝缘层PAS1上。堤部层BNL包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn中的每个。堤部层BNL可以在围绕每个子像素SPXn的发光区域EMA和子区域SA的同时将发光区域EMA与子区域SA区分开，并且可以在围绕显示区域DPA的最外围的同时将显示区域DPA与非显示区域NDA区分开。
堤部层BNL可以具有与堤部图案BP1和BP2类似的高度。在一些实施方式中，堤部层BNL的上表面可以高于堤部图案BP1和BP2，并且其厚度可以等于或大于堤部图案BP1和BP2的厚度。堤部层BNL可以防止油墨在制造显示装置10的喷墨打印工艺中溢出到与其相邻的子像素SPXn中。堤部层BNL可以以与堤部图案BP1和BP2相同的方式包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以包括设置在第一电极RME1和第三电极RME3上的第一发光元件ED1、设置在第三电极RME3和第四电极RME4上的第二发光元件ED2、以及设置在第四电极RME4和第二电极RME2上的第三发光元件ED3。
发光元件ED可以在堤部图案BP1和BP2上方或之间设置在第一绝缘层PAS1上。例如，第一发光元件ED1可以设置在第一堤部图案BP1上以与第一堤部图案BP1重叠，并且可以设置成与第一堤部图案BP1的倾斜侧部平行(或平行于第一堤部图案BP1的倾斜侧部)。第二发光元件ED2可以设置在第一堤部图案BP1和第二堤部图案BP2之间，并且可以不与第一堤部图案BP1和第二堤部图案BP2重叠。第二发光元件ED2可以设置成与衬底SUB或过孔层VIA的上表面平行。第三发光元件ED3可以设置在第二堤部图案BP2上以与第二堤部图案BP2重叠，并且可以设置成与第二堤部图案BP2的倾斜侧部平行。第一堤部图案BP1的其上设置有第一发光元件ED1的侧部和第二堤部图案BP2的其上设置有第三发光元件ED3的侧部可以彼此面对。
发光元件ED可以设置成使得其中发光元件ED延伸的长度方向设置成与过孔层VIA的表面或堤部图案BP1和BP2的表面平行。例如，发光元件ED可以设置成使得第一发光元件ED1的长度方向设置成与第一堤部图案BP1的侧部平行，第二发光元件ED2的长度方向设置成与过孔层VIA的上表面平行，并且第三发光元件ED3的长度方向设置成与第二堤部图案BP2的侧部平行。
如上所述，发光元件ED可以设置在过孔层VIA的上表面上，并且可以设置在堤部图案BP1和BP2的侧部上。可以从与过孔层VIA的上表面重叠的第二发光元件ED2发射光，并且可以从与第一堤部图案BP1的侧部重叠的第一发光元件ED1和与第二堤部图案BP2的侧部重叠的第三发光元件ED3中的每个发射光。因此，可以增大其中从子像素SPXn发射光的发光区域EMA。发光元件ED甚至在堤部图案BP1和BP2的侧部以及过孔层VIA的上部上对准，并且因此可以防止发光元件ED在发光元件ED的对准期间聚集。因此，可以减少由连接电极CNE与发光元件ED的接触失效引起的发光缺陷，从而可以提高显示质量。
如下所述，发光元件ED可以包括在延伸方向上设置的半导体层。第二发光元件ED2的半导体层可以在与过孔层VIA的上表面平行的方向上顺序地设置。第一发光元件ED1的半导体层可以在与第一堤部图案BP1的侧部平行的方向上顺序地设置，并且第三发光元件ED3的半导体层可以在与第二堤部图案BP2的侧部平行的方向上顺序地设置。然而，半导体层不限于上述示例。在发光元件ED中的每个具有另一结构的情况下，半导体层可以在垂直于过孔层VIA的上表面或堤部图案BP1和BP2的侧部的方向上设置。
设置在相应子像素SPXn中的发光元件ED可以根据半导体层的材料发射具有不同波长带的光，但是本公开不限于此。设置在相应子像素SPXn中的发光元件ED可以包括相同材料的半导体层，以发射相同颜色的光。发光元件ED可以接触连接电极CNE(CNE1、CNE2、CNE3、CNE4)，并且因此电连接到电极RME和过孔层VIA下方的导电层，并且可以在电信号施加到其时发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤部层BNL上。第二绝缘层PAS2包括在堤部图案BP1和BP2之间在第一方向DR1上延伸并设置在发光元件ED上的图案部分。图案部分设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的侧部(或两侧)或端部(或两端)。在平面图中，图案部分可以在每个子像素SPXn内形成线性或岛状图案。第二绝缘层PAS2的图案部分可以在显示装置10的制造工艺中保护发光元件ED并且固定发光元件ED。第二绝缘层PAS2可以设置成填充发光元件ED和在发光元件ED下方的第二绝缘层PAS2之间的空间。例如，第二绝缘层PAS2可以形成为完全覆盖发光元件ED，并且可以图案化以暴露发光元件ED的端部。第二绝缘层PAS2的一部分可以填充发光元件ED和在发光元件ED下方的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤部层BNL上和子区域SA中。
第二绝缘层PAS2可以包括设置在子区域SA中的接触部分CT1和CT2。第二绝缘层PAS2可以包括设置成与第一电极RME1重叠的第一接触部分CT1、以及设置成与第二电极RME2重叠的第二接触部分CT2。接触部分CT1和CT2也可以穿过第一绝缘层PAS1和第二绝缘层PAS2。第一接触部分CT1和第二接触部分CT2中的每个可以暴露在其下方的第一电极RME1或第二电极RME2的上表面的一部分。
连接电极CNE(CNE1、CNE2、CNE3、CNE4)可以设置在电极RME和堤部图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤部图案BP1上。第一连接电极CNE1可以经由堤部层BNL设置成从发光区域EMA到子区域SA，同时部分地与第一电极RME1重叠。第二连接电极CNE2可以设置在第二电极RME2和第二堤部图案BP2上。第二连接电极CNE2可以经由堤部层BNL设置成从发光区域EMA到子区域SA，同时部分地与第二电极RME2重叠。
第三连接电极CNE3可以设置在第三电极RME3、第四电极RME4、过孔层VIA和第一堤部图案BP1上。第三连接电极CNE3可以包括第一延伸部分CN_E1、第二延伸部分CN_E2和第一连接部分CN_B1。第三连接电极CNE3的第一延伸部分CN_E1可以与第一连接电极CNE1相邻，并且可以与第一连接电极CNE1平行设置。第一延伸部分CN_E1可以设置在第三电极RME3和第一堤部图案BP1上，以与它们重叠。第三连接电极CNE3的第二延伸部分CN_E2可以与第二连接电极CNE2相邻，并且可以与第二连接电极CNE2平行设置。第三连接电极CNE3的第二延伸部分CN_E2可以设置在第四电极RME4和过孔层VIA上，以与它们重叠。第三连接电极CNE3的第一连接部分CN_B1可以将第一延伸部分CN_E1与第二延伸部分CN_E2连接，并且可以在第二方向DR2上延伸。第三连接电极CNE3可以部分地与第三电极RME3和第四电极RME4重叠，并且可以设置在发光区域EMA中。
第四连接电极CNE4可以设置在第三电极RME3、第四电极RME4、过孔层VIA和第二堤部图案BP2上。第四连接电极CNE4可以包括第三延伸部分CN_E3、第四延伸部分CN_E4和第二连接部分CN_B2。第四连接电极CNE4的第三延伸部分CN_E3可以与第一连接电极CNE1相邻，并且可以与第一连接电极CNE1平行设置。第四连接电极CNE4的第三延伸部分CN_E3可以设置在第三电极RME3和过孔层VIA上，以与它们重叠。第四连接电极CNE4的第四延伸部分CN_E4可以与第二连接电极CNE2相邻，并且可以与第二连接电极CNE2平行设置。第四连接电极CNE4的第四延伸部分CN_E4可以设置在第四电极RME4和第二堤部图案BP2上，以与它们重叠。第四连接电极CNE4的第二连接部分CN_B2可以将第三延伸部分CN_E3与第四延伸部分CN_E4连接，并且可以在第二方向DR2上延伸。第四连接电极CNE4可以部分地与第三电极RME3和第四电极RME4重叠，并且可以设置在发光区域EMA中。第三连接电极CNE3和第四连接电极CNE4不与堤部层BNL重叠，并且不设置在子区域SA中。
第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4可以设置在第二绝缘层PAS2上，并且可以接触发光元件ED。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以接触第一发光元件ED1的第一端。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以接触第三发光元件ED3的第一端。第三连接电极CNE3的第一延伸部分CN_E1可以接触第一发光元件ED1的第二端，并且其第二延伸部分CN_E2可以接触第二发光元件ED2的第一端。第四连接电极CNE4的第三延伸部分CN_E3可以接触第二发光元件ED2的第二端，并且其第四延伸部分CN_E4可以接触第三发光元件ED3的第二端。
第一连接电极CNE1和第二连接电极CNE2遍及发光区域EMA和子区域SA设置。第一连接电极CNE1和第二连接电极CNE2在其设置在发光区域EMA中的部分中接触发光元件ED1和ED3，并且可以在其设置在子区域SA中的部分中电连接到第三导电层。第三连接电极CNE3和第四连接电极CNE4仅设置在发光区域EMA中，并且可以接触发光元件ED1、ED2和ED3。
根据实施方式，在显示装置10中，第一连接电极CNE1和第二连接电极CNE2可以通过设置在子区域SA中的接触部分CT1和CT2来接触第一电极RME1和第二电极RME2。第一连接电极CNE1可以通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1而在子区域SA中接触第一电极RME1。第二连接电极CNE2可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2而在子区域SA中接触第二电极RME2。
第一连接电极CNE1和第二连接电极CNE2可以通过第一电极RME1和第二电极RME2电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以允许第一电源电压施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2以允许第二电源电压施加到第二连接电极CNE2。第一连接电极CNE1和第二连接电极CNE2可以在发光区域EMA中接触发光元件ED，以将电源电压传递到发光元件ED。第三连接电极CNE3和第四连接电极CNE4不连接到电极RME，并且可以通过第一连接电极CNE1和第二连接电极CNE2以及发光元件ED与电源电连接。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、Al等。例如，连接电极CNE包括透明导电材料，并且从发光元件ED发射的光可以通过透过连接电极CNE来发射。
第三绝缘层PAS3设置在第二连接电极CNE2、第三连接电极CNE3和第二绝缘层PAS2上。第三绝缘层PAS3可以完全设置在第二绝缘层PAS2上以覆盖第二连接电极CNE2和第三连接电极CNE3，并且第一连接电极CNE1和第四连接电极CNE4可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1至第四连接电极CNE4彼此绝缘，使得第一连接电极CNE1和第四连接电极CNE4不直接接触第二连接电极CNE2和第三连接电极CNE3。
第三绝缘层PAS3可以包括设置在子区域SA中的第一接触部分CT1。第一接触部分CT1也可以穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3。第一接触部分CT1可以暴露在其下方的第一电极RME1的上表面的一部分。
尽管在图中未示出，但是另一绝缘层还可以设置在第三绝缘层PAS3、第一连接电极CNE1和第四连接电极CNE4上。该绝缘层可以用于保护设置在衬底SUB上的构件免受外部环境的影响。
第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，但是第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以形成为其中绝缘层彼此交替或重复堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的任何一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成，或者第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的部分可以由相同的材料制成，并且它们的其余部分可以由不同的材料制成，或者第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的全部可以由它们相应的彼此不同的材料制成。
图7是示出根据实施方式的发光元件的示意图。
参考图7，发光元件ED可以是发光二极管，并且具体地，发光元件ED可以是由无机材料制成的具有纳米到微米的尺寸的无机发光二极管。在电场在彼此面对的两个电极之间以特定方向形成的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据实施方式的发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以具有圆柱形形状、棒形状、线形状或管形状，但是发光元件ED的形状不限于此。发光元件ED可以具有诸如立方体、长方体和六边形柱的多边形柱形状，或者可以具有诸如在一方向上延伸并且具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。当从外部电源施加的电信号被传递到半导体层时，半导体层可以发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂在第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32设置在第一半导体层31上，且发光层36插置在它们之间。第二半导体层32可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
图7示出了第一半导体层31和第二半导体层32形成为单层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括诸如包覆层或拉伸应变势垒减小(TSBR)层的数量更多的层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和SLs中的任何一种或多种。设置在第二半导体层32和发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的材料。在发光层36包括多量子阱结构的材料的情况下，量子层和阱层可以彼此交替地堆叠。由于通过第一半导体层31和第二半导体层32施加的电信号，发光层36可以通过电子-空穴对的结合而发射光。发光层36可以包括诸如AlGaN、AlGaInN和InGaN的材料。特别地，在发光层36具有其中量子层和阱层彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且可以根据发射的光的波长带而包括III族至V族半导体材料。根据具体情况，发光层36可以发射红色或绿色波长带的光，而不限于蓝色波长带的光。
电极层37可以是欧姆连接电极，但不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED包括一个或多个电极层37，但是本公开不限于此。可以省略电极层37。
在发光元件ED与显示装置10中的电极或连接电极电连接的情况下，电极层37可以减小发光元件ED与该电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属或透明导电材料。例如，电极层37可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO中的至少一种。
绝缘层38设置成围绕半导体层和电极层的外表面。例如，绝缘层38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED在长度方向上的端部。在剖面图中，绝缘层38在邻近发光元件ED的至少一端的区域中可以具有圆化的上表面。
绝缘层38可以包括具有绝缘特性的材料，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。图7示出了绝缘层38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘层38可以具有其中多个层彼此堆叠的多层结构。
绝缘层38可以用于保护发光元件ED的半导体层和电极层。绝缘层38可以防止在发光元件ED直接接触电信号传递到其的电极的情况下在发光层36中可能发生的电短路。绝缘层38可以防止发光元件ED的发光效率劣化。
可以对绝缘层38的外表面进行表面处理。发光元件ED可以通过以分散在油墨中的状态喷射到电极上来对准。可以对绝缘层38的表面进行疏水或亲水处理，使得发光元件ED可以保持分散在油墨中，而不会和与其相邻的另一发光元件ED发生团聚(或聚集)。
图8是示出根据另一实施方式的显示装置的子像素的示意性平面图。图9是沿着图8的线E3-E3'截取的示意性剖视图。图10是示出图9的区域B的示意性放大图。图11是示出沿着图8的线E3-E3'截取的另一示例的示意性剖视图。
参考图8至图11，该实施方式与图2至图6的实施方式的不同之处至少在于，在堤部图案BP1和BP2中还设置有反射层RFL。在下文中，将省略对上述实施方式的重复描述，并且将描述与上述实施方式的不同之处。
参考图8至图10，堤部图案BP1和BP2可以包括穿过堤部图案BP1和BP2的堤部孔BNH。堤部孔BNH可以通过穿过堤部图案BP1和BP2来暴露设置在堤部图案BP1和BP2下方的过孔层VIA的上表面。堤部孔BNH可以设置在第一堤部图案BP1和第二堤部图案BP2中。堤部孔BNH可以包括设置在第一堤部图案BP1中的第一堤部孔BNH1和设置在第二堤部图案BP2中的第二堤部孔BNH2。堤部孔BNH可以在第一方向DR1上延伸，并且可以与电极RME平行设置。堤部孔BNH可以在第二方向DR2上与电极RME间隔开。
例如，第一堤部孔BNH1可以在第二方向DR2上与第一电极RME1和第三电极RME3间隔开，并且可以不与第一电极RME1和第三电极RME3重叠。在实施方式中，第一堤部孔BNH1可以设置在第一堤部图案BP1的左边缘处。第二堤部孔BNH2可以在第二方向DR2上与第二电极RME2和第四电极RME4间隔开，并且可以不与第二电极RME2和第四电极RME4重叠。在实施方式中，第二堤部孔BNH2可以设置在第二堤部图案BP2的右边缘处。
反射层RFL可以设置在过孔层VIA上，并且可以设置在堤部图案BP1和BP2的堤部孔BNH内。例如，反射层RFL可以填充堤部孔BNH的内部，并且可以直接接触过孔层VIA的上表面。反射层RFL可以包括设置在第一堤部图案BP1的第一堤部孔BNH1中的第一反射层RFL1和设置在第二堤部图案BP2的第二堤部孔BNH2中的第二反射层RFL2。
反射层RFL可以在第一方向DR1上延伸，并且可以与电极RME平行设置。反射层RFL可以在第二方向DR2上与电极RME间隔开。例如，第一反射层RFL1可以在第二方向DR2上与第一电极RME1和第三电极RME3间隔开，并且可以不与第一电极RME1和第三电极RME3重叠。在实施方式中，第一反射层RFL1可以设置在第一堤部图案BP1的左边缘处。第二反射层RFL2可以在第二方向DR2上与第二电极RME2和第四电极RME4间隔开，并且可以不与第二电极RME2和第四电极RME4重叠。在实施方式中，第二反射层RFL2可以设置在第二堤部图案BP2的右边缘处。
反射层RFL可以包括具有高反射率的导电材料。例如，反射层RFL可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属或包含铝(Al)、镍(Ni)、镧(La)等的合金，或者可以具有其中诸如钛(Ti)、钼(Mo)或铌(Nb)的金属层和合金彼此堆叠的堆叠结构。在一些实施方式中，反射层RFL可以形成为其中包含铝(Al)的合金和钛(Ti)、钼(Mo)或铌(Nb)的至少一个金属层彼此堆叠的双层或多层。上述反射层RFL和电极RME可以包括相同的材料，并且反射层RFL和电极RME可以同时形成。
上述反射层RFL可以反射从分别设置在堤部图案BP1和BP2的侧部上的发光元件ED发射的光。例如，从第一发光元件ED1发射的光可以入射到第一堤部图案BP1上。入射的光可以被第一反射层RFL1反射并发射到第一堤部图案BP1的上部。除了从发光元件ED直接发射到上部的光之外，发射到第一堤部图案BP1的上部的光可以增加子像素SPXn的亮度。
参考图11，根据另一实施方式，堤部图案BP1和BP2可以包括在厚度方向上部分地凹入的堤部凹槽BNG。
堤部图案BP1和BP2可以包括堤部凹槽BNG，该堤部凹槽BNG在作为厚度方向的第三方向DR3上从堤部图案BP1和BP2的上表面凹入。堤部凹槽BNG可以设置在第一堤部图案BP1和第二堤部图案BP2中。堤部凹槽BNG可以包括设置在第一堤部图案BP1中的第一堤部凹槽BNG1和设置在第二堤部图案BP2中的第二堤部凹槽BNG2。堤部凹槽BNG可以在第一方向DR1上延伸，并且可以与电极RME平行设置。堤部凹槽BNG可以在第二方向DR2上与电极RME间隔开。
例如，第一堤部凹槽BNG1可以在第二方向DR2上与第一电极RME1和第三电极RME3间隔开，并且可以不与第一电极RME1和第三电极RME3重叠。在实施方式中，第一堤部凹槽BNG1可以设置在第一堤部图案BP1的左边缘处。第二堤部凹槽BNG2可以在第二方向DR2上与第二电极RME2和第四电极RME4间隔开，并且可以不与第二电极RME2和第四电极RME4重叠。在实施方式中，第二堤部凹槽BNG2可以设置在第二堤部图案BP2的右边缘处。上述的堤部凹槽BNG和堤部孔BNH可以具有相同的平面布置。
堤部凹槽BNG可以设置在距堤部图案BP1和BP2的上表面一定深度处。堤部凹槽BNG的深度可以小于堤部图案BP1和BP2的厚度。例如，第一堤部凹槽BNG1的深度可以小于第一堤部图案BP1的厚度，并且第二堤部凹槽BNG2的深度可以小于第二堤部图案BP2的厚度。堤部凹槽BNG的深度可以足够深，使得设置在堤部图案BP1和BP2下方的过孔层VIA的上表面可以不暴露。
反射层RFL可以设置在过孔层VIA上，并且可以设置在堤部图案BP1和BP2的堤部凹槽BNG内。例如，反射层RFL可以填充堤部凹槽BNG的内部，并且可以直接接触过孔层VIA的上表面。反射层RFL可以包括设置在第一堤部图案BP1的第一堤部凹槽BNG1中的第一反射层RFL1和设置在第二堤部图案BP2的第二堤部凹槽BNG2中的第二反射层RFL2。反射层RFL的平面布置可以与图8中所示的平面布置相同。
设置在堤部凹槽BNG中的反射层RFL可以分别反射从设置在堤部图案BP1和BP2的侧部上的发光元件ED发射的光。例如，从第一发光元件ED1发射的光可以入射到第一堤部图案BP1上。入射的光可以被第一反射层RFL1反射并且发射到第一堤部图案BP1的上部。除了从发光元件ED直接发射到上部的光之外，发射到第一堤部图案BP1的上部的光可以增加子像素SPXn的亮度。
图12是示出根据又一实施方式的显示装置的像素的示意性平面图。图13是沿着图12的线E4-E4'截取的示意性剖视图。图14是沿着图12的线E5-E5'截取的示意性剖视图。图15是示出根据又一实施方式的显示装置的子像素的过孔凹槽的示意性平面图。
参考图12至图15，该实施方式与图11的实施方式的不同之处至少在于，过孔凹槽GRO设置在过孔层VIA中并且发光元件ED设置在过孔凹槽GRO中。在下文中，将省略对上述实施方式的重复描述，并且将描述与上述实施方式的不同之处。
参考图12，显示装置10可以包括电极RME(RME1、RME2)、堤部层BNL、发光元件ED和连接电极CNE(CNE1、CNE2)。
电极RME(RME1、RME2)在每个子像素SPXn中设置成在一方向上延伸的形状。电极RME1和RME2可以在第一方向DR1上延伸，并且设置在子像素SPXn的发光区域EMA和子区域SA中，并且可以在第二方向DR2上彼此间隔开。电极RME可以电连接到发光元件ED，但是本公开不限于此。电极RME可以不电连接到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1设置在发光区域EMA的中心处的左侧上，并且第二电极RME2通过在第二方向DR2上与第一电极RME1间隔开而设置在发光区域EMA的中心处的右侧上。基于位于子像素SPXn中的任何一个的子区域SA中的分隔部分ROP，不同子像素SPXn的第一电极RME1和第二电极RME2可以彼此间隔开。
堤部层BNL可以遍及显示区域DPA的整个表面设置，并且可以暴露或围绕子像素SPXn的一部分。例如，堤部层BNL可以将子像素SPXn的发光区域EMA和子区域SA彼此区分开。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以设置成在第一方向DR1上彼此间隔开。在实施方式中，发光元件ED可以具有在一方向上延伸的形状，并且它们的端部可以设置在它们相应的彼此不同的电极上。例如，发光元件ED的第一端可以设置在第一电极RME1上，并且其第二端可以设置在第二电极RME2上。
连接电极CNE可以设置在发光元件ED和堤部层BNL上。连接电极CNE可以具有在一方向上延伸的形状，并且可以设置成彼此间隔开。每个连接电极CNE可以接触发光元件ED，并且可以电连接到电极RME。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以设置成从发光区域EMA到子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以设置成从发光区域EMA到子区域SA。第一连接电极CNE1可以接触发光元件ED的第一端，并且第二连接电极CNE2可以接触发光元件ED的第二端。
每个连接电极CNE可以通过设置在子区域SA中的接触部分CT1和CT2接触电极RME。第一连接电极CNE1可以通过子区域SA中的第一接触部分CT1接触第一电极RME1。第二连接电极CNE2可以通过子区域SA中的第二接触部分CT2接触第二电极RME2。电源电压可以通过电极RME施加到连接电极CNE中的每个。第一电源电压可以通过第一电极RME1施加到第一连接电极CNE1，并且第二电源电压可以通过第二电极RME2施加到第二连接电极CNE2。每个连接电极CNE可以在发光区域EMA中接触发光元件ED，以将电源电压传递到发光元件ED。
参考图12和图13至图15，过孔层VIA可以在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由下部导电层引起的阶梯差并且形成平坦的上表面。
过孔层VIA可以包括在厚度方向上部分地凹入的过孔凹槽GRO。过孔凹槽GRO可以在厚度方向上从过孔层VIA的上表面凹入。过孔凹槽GRO可以设置在发光区域EMA的中心处，并且可以在第一方向DR1上延伸。过孔凹槽GRO可以以岛状图案设置在子像素SPXn中的每个中。
过孔凹槽GRO可以与电极RME平行地延伸，并且也可以与连接电极CNE平行地设置。过孔凹槽GRO可以设置成与电极RME、连接电极CNE和发光元件ED重叠。例如，第一电极RME1和第二电极RME2可以彼此相邻，并且第一电极RME1和第二电极RME2彼此面对的部分可以与过孔凹槽GRO重叠。发光元件ED可以完全与过孔凹槽GRO重叠。
过孔凹槽GRO可以设置在距过孔层VIA的上表面一定深度处。过孔凹槽GRO的深度可以小于过孔层VIA的厚度。过孔凹槽GRO的深度可以形成为使得设置在过孔层VIA下方的第一钝化层PV1的上表面可以不暴露。在实施方式中，过孔凹槽GRO的深度可以大于发光元件ED的直径，但是本公开不限于此。过孔凹槽GRO的深度可以小于发光元件ED的直径。过孔凹槽GRO可以具有宽度，使得发光元件ED可以设置在其中。过孔凹槽GRO在第二方向DR2上的宽度大于发光元件ED在第二方向DR2上延伸的长度，使得发光元件ED可以设置在过孔凹槽GRO中。
显示装置10可以包括电极RME(RME1、RME2)、堤部层BNL、发光元件ED和连接电极CNE(CNE1、CNE2)作为设置在过孔层VIA上的显示元件层。显示装置10可以包括设置在过孔层VIA上的第一绝缘层PAS1和第二绝缘层PAS2。
电极RME可以设置在过孔层VIA上。例如，电极RME可以直接设置在过孔层VIA上，并且可以彼此间隔开以彼此面对。第一电极RME1和第二电极RME2可以分别与堤部层BNL重叠。第一电极RME1和第二电极RME2可以彼此间隔开，并且它们之间的间隔可以与过孔凹槽GRO重叠。在实施方式中，第一电极RME1和第二电极RME2之间的间隔可以小于过孔层VIA的过孔凹槽GRO的宽度。过孔凹槽GRO具有宽度使得可以设置发光元件ED，并且第一电极RME1和第二电极RME2可以以发光元件ED的端部可以放置的间隔彼此间隔开。
第一电极RME1和第二电极RME2的至少部分可以设置在过孔凹槽GRO中。彼此相邻并且彼此面对的第一电极RME1和第二电极RME2的边缘可以延伸到过孔凹槽GRO中。第一电极RME1和第二电极RME2可以在过孔凹槽GRO的底表面上彼此间隔开。
电极RME中的每个可以通过电极接触孔CTD和CTS直接接触第三导电层，电极接触孔CTD和CTS在每个电极RME的与发光区域EMA和子区域SA之间的堤部层BNL重叠的部分中。第一电极接触孔CTD可以形成在堤部层BNL和第一电极RME1彼此重叠的区域中，并且第二电极接触孔CTS可以形成在堤部层BNL和第二电极RME2彼此重叠的区域中。第一电极RME1可以通过穿过过孔层VIA和第一钝化层PV1的第一电极接触孔CTD来接触第一导电图案CDP1。第二电极RME2可以通过穿过过孔层VIA和第一钝化层PV1的第二电极接触孔CTS来接触第二电压线VL2。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以允许第一电源电压施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2以允许第二电源电压施加到第二电极RME2。
第一绝缘层PAS1可以完全设置在显示区域DPA中，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以设置在发光元件ED下方以覆盖电极RME。在实施方式中，第一绝缘层PAS1可以是阶梯状的，使得其上表面的一部分在于第二方向DR2上彼此间隔开的电极RME之间凹入。第一绝缘层PAS1的阶梯状部分可以设置在过孔凹槽GRO中。发光元件ED可以设置在第一绝缘层PAS1的阶梯状的上表面上，并且在发光元件ED和第一绝缘层PAS1之间可以形成空间。该空间可以填充有下面将描述的第二绝缘层PAS2。
堤部层BNL可以设置在第一绝缘层PAS1上。堤部层BNL可以设置在子像素SPXn的发光区域EMA的边界或子像素SPXn的边界处。由于该堤部层BNL与上述堤部层BNL相同，因此将省略其描述。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以设置在过孔凹槽GRO中。如上所述，由于过孔凹槽GRO的宽度大于发光元件ED的长度，所以发光元件ED可以设置在过孔凹槽GRO中。在包含发光元件ED的油墨被喷射到电极RME上的情况下，发光元件ED可以通过在电极RME中形成的电场而在电极RME之间对准。例如，由于在电极RME之间强有力地形成电场的部分对应于过孔凹槽GRO，所以过孔凹槽GRO可以感应(或引导)发光元件ED使得它们可以集聚到过孔凹槽GRO中。特别地，过孔凹槽GRO提供了允许发光元件ED对准的空间，并且因此发光元件ED可以在过孔凹槽GRO的空间内对准，以防止发光元件ED彼此聚集。
发光元件ED的端部可以设置在它们相应的彼此不同的电极RME上。例如，发光元件ED的第一端可以设置在第一电极RME1上，并且其第二端可以设置在第二电极RME2上。发光元件ED的长度大于在第二方向DR2上彼此间隔开的电极RME之间的间隔，并且可以小于过孔凹槽GRO的宽度。过孔凹槽GRO的深度大于发光元件ED的直径，使得在喷射包含大量发光元件ED的油墨的情况下，设置在过孔凹槽GRO中的发光元件ED可以在厚度方向上彼此堆叠。在实施方式中，在厚度方向上彼此堆叠的一些发光元件ED可以突出到过孔层VIA的上表面上方，但本公开不限于此。设置在过孔凹槽GRO中的发光元件ED可以设置成单层。
第二绝缘层PAS2可以部分地设置在发光元件ED上。第二绝缘层PAS2的一部分可以与发光元件ED和过孔凹槽GRO重叠。在制造显示装置10的工艺期间，可以在将第二绝缘层PAS2设置成覆盖发光元件ED、电极RME和第一绝缘层PAS1之后将其部分地除去，以暴露发光元件ED的端部。第二绝缘层PAS2的一部分可以设置成填充发光元件ED和在发光元件ED下方的第一绝缘层PAS1之间的空间。在平面图中，第二绝缘层PAS2可以在第一绝缘层PAS1上在第一方向DR1上延伸，以在每个子像素SPXn内形成线性或岛状图案。
连接电极CNE可以设置在发光元件ED、第一绝缘层PAS1、第二绝缘层PAS2和堤部层BNL上。连接电极CNE可以直接设置在发光元件ED上并且电连接到发光元件ED，并且可以固定发光元件ED。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以在发光区域EMA中直接设置在第一绝缘层PAS1、发光元件ED和第二绝缘层PAS2上，并且因此可以接触发光元件ED的第一端。第一连接电极CNE1可以经由堤部层BNL设置成从发光区域EMA到子区域SA。第一连接电极CNE1可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1而在子区域SA中接触第一电极RME1。
第二连接电极CNE2可以在发光区域EMA中直接设置在第一绝缘层PAS1、发光元件ED和第二绝缘层PAS2上，并且因此可以接触发光元件ED的第二端。第二连接电极CNE2可以经由堤部层BNL设置成从发光区域EMA到子区域SA。第二连接电极CNE2可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2而在子区域SA中接触第二电极RME2。
第一连接电极CNE1和第二连接电极CNE2可以以其可以接触发光元件ED的端部的间隔彼此间隔开。例如，第一连接电极CNE1和第二连接电极CNE2之间的间隔可以小于发光元件ED的长度。第一连接电极CNE1和第二连接电极CNE2之间的间隔可以小于过孔凹槽GRO的宽度。
在实施方式中，连接电极CNE中的每个可以部分地设置在过孔凹槽GRO中。第一连接电极CNE1可以沿着发光元件ED的第一端延伸，并且因此可以直接接触设置在过孔凹槽GRO内的第一绝缘层PAS1。第一连接电极CNE1的一部分可以在过孔凹槽GRO中设置在第一绝缘层PAS1和发光元件ED的第一端之间。第二连接电极CNE2可以沿着发光元件ED的第二端延伸，并且因此可以直接接触设置在过孔凹槽GRO内的第一绝缘层PAS1。第二连接电极CNE2的一部分可以在过孔凹槽GRO中设置在第一绝缘层PAS1和发光元件ED的第二端之间。
相应连接电极CNE可以接触在厚度方向上彼此堆叠的发光元件ED的第一端和第二端。例如，第一连接电极CNE1可以连续地设置于在厚度方向上彼此堆叠的发光元件ED的第一端上并与其接触，并且第二连接电极CNE2可以连续地设置于在厚度方向上彼此堆叠的发光元件ED的第二端上并与其接触。因此，可以增加可以电连接的发光元件ED的数量。如上所述，当发光元件ED在过孔凹槽GRO内在厚度方向上彼此堆叠时，连接电极CNE中的每个可以直接接触在厚度方向上彼此堆叠的发光元件ED。例如，增加在相同的区域中连接到每个连接电极CNE的发光元件ED的数量，并且因此可以显著提高亮度。
第一连接电极CNE1可以电连接到第一晶体管T1以允许第一电源电压施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2以允许第二电源电压施加到第二连接电极CNE2。每个连接电极CNE可以在发光区域EMA中接触发光元件ED，以将电源电压传递到发光元件ED。发光元件ED中的每个可以通过由连接电极CNE中的每个传递的电压来发射光。
如上所述，在根据实施方式的显示装置10中，发光元件ED甚至可以在堤部图案BP1和BP2的侧部上对准，并且因此可以增大子像素SPXn的发光区域EMA，并且可以防止发光元件ED彼此聚集。因此，可以减少由发光元件ED和连接电极CNE的接触失效引起的发光缺陷，并且因此可以提高显示质量。由于反射层RFL形成在堤部图案BP1和BP2中，所以可以进一步提高发光元件ED的发光效率。
发光元件ED设置成在过孔层VIA的过孔凹槽GRO中对准，并且连接电极CNE的一部分在过孔凹槽GRO中接触发光元件ED，并且因此可以防止发光元件ED彼此聚集，并且可以提高亮度。
在结束详细描述时，本领域中的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式进行多种变化和修改。因此，所公开的本公开的实施方式仅用于一般和描述性意义，而且不用于限制性的目的。

Claims (20)

1.一种显示装置，包括：
多个堤部图案，设置在衬底上并且彼此间隔开；
多个电极，设置在所述衬底上并且彼此平行地延伸且彼此间隔开；
绝缘层，设置在所述多个电极和所述多个堤部图案上；以及
多个发光元件，设置在所述绝缘层上，具有设置在所述多个电极上的两端，其中，
所述多个堤部图案包括彼此面对的侧部；以及
所述多个发光元件中的一些设置在所述多个堤部图案的所述侧部上。
2.根据权利要求1所述的显示装置，其中，
所述多个堤部图案包括：
第一堤部图案，在一方向上延伸；以及
第二堤部图案，平行于所述第一堤部图案设置，以及
所述多个发光元件设置在所述第一堤部图案的侧部和所述第二堤部图案的侧部上以及所述第一堤部图案和所述第二堤部图案之间。
3.根据权利要求2所述的显示装置，其中，所述多个电极包括：
第一电极，在平面图中与所述第一堤部图案重叠；
第二电极，在平面图中与所述第二堤部图案重叠；
第三电极，在平面图中与所述第一堤部图案重叠并且设置在所述第一电极和所述第二电极之间；以及
第四电极，在平面图中与所述第二堤部图案重叠并且设置在所述第三电极和所述第二电极之间。
4.根据权利要求3所述的显示装置，其中，所述多个发光元件包括：
第一发光元件，设置在所述第一电极和所述第三电极上；
第二发光元件，设置在所述第三电极和所述第四电极上；以及
第三发光元件，设置在所述第四电极和所述第二电极上。
5.根据权利要求4所述的显示装置，其中，
所述第一发光元件在平面图中与所述第一堤部图案重叠，
所述第三发光元件在平面图中与所述第二堤部图案重叠，以及
所述第二发光元件在平面图中不与所述第一堤部图案和所述第二堤部图案重叠。
6.根据权利要求4所述的显示装置，其中，
所述第一发光元件的长度方向平行于所述第一堤部图案的所述侧部，
所述第二发光元件的长度方向平行于所述衬底的上表面，以及
所述第三发光元件的长度方向平行于所述第二堤部图案的所述侧部。
7.根据权利要求4所述的显示装置，还包括：
多个连接电极，设置在所述多个电极上，
其中，所述多个连接电极包括：
第一连接电极，电接触所述第一发光元件的第一端，
第二连接电极，电接触所述第三发光元件的第一端，
第三连接电极，电接触所述第一发光元件的第二端和所述第二发光元件的第一端，以及
第四连接电极，电接触所述第二发光元件的第二端和所述第三发光元件的第二端。
8.根据权利要求7所述的显示装置，其中，所述第一连接电极和所述第二连接电极平行于所述多个电极延伸。
9.根据权利要求7所述的显示装置，其中，
所述第三连接电极包括：
第一延伸部分，与所述第一连接电极相邻并且平行于所述第一连接电极；
第二延伸部分，与所述第二连接电极相邻并且平行于所述第二连接电极；以及
第一连接部分，将所述第一延伸部分与所述第二延伸部分电连接，以及
所述第一延伸部分电接触所述第一发光元件的所述第二端，以及
所述第二延伸部分电接触所述第二发光元件的所述第一端。
10.根据权利要求7所述的显示装置，其中，
所述第四连接电极包括：
第三延伸部分，与所述第一连接电极相邻并且平行于所述第一连接电极；
第四延伸部分，与所述第二连接电极相邻并且平行于所述第二连接电极；以及
第二连接部分，将所述第三延伸部分与所述第四延伸部分电连接，
所述第三延伸部分电接触所述第二发光元件的所述第二端，以及
所述第四延伸部分电接触所述第三发光元件的所述第二端。
11.根据权利要求1所述的显示装置，其中，所述多个堤部图案包括：
堤部孔，穿过所述多个堤部图案；以及
反射层，设置在所述堤部孔内。
12.根据权利要求1所述的显示装置，其中，所述多个堤部图案包括：
堤部凹槽，在厚度方向上从所述多个堤部图案的上表面凹入；以及
反射层，设置在所述堤部凹槽内。
13.一种显示装置，包括：
过孔层，设置在衬底上；
第一电极和第二电极，设置在所述过孔层上并在第一方向上平行延伸；
绝缘层，设置在所述第一电极和所述第二电极上；
多个发光元件，设置在所述绝缘层上并且设置在所述第一电极和所述第二电极上；
第一连接电极，设置在所述绝缘层上并且电接触所述多个发光元件的第一端；以及
第二连接电极，电接触所述多个发光元件的第二端，其中，
所述过孔层包括在厚度方向上从所述过孔层的上表面凹入的过孔凹槽，以及
所述第一电极和所述第二电极的至少部分以及所述多个发光元件设置在所述过孔凹槽中。
14.根据权利要求13所述的显示装置，其中，所述多个发光元件的一部分在所述厚度方向上堆叠。
15.根据权利要求14所述的显示装置，其中，
所述第一连接电极连续地设置于在所述厚度方向上堆叠的所述多个发光元件的所述第一端上，以及
所述第二连接电极连续地设置于在所述厚度方向上堆叠的所述多个发光元件的所述第二端上。
16.根据权利要求13所述的显示装置，其中，
所述过孔凹槽的深度小于所述过孔层的厚度，以及
所述多个发光元件的部分在平面图中与所述过孔凹槽重叠并且突出到所述过孔层的所述上表面上方。
17.根据权利要求13所述的显示装置，还包括：
堤部层，设置在所述过孔层上，将其中设置有所述多个发光元件的发光区域和与所述发光区域间隔开的子区域分隔开。
18.根据权利要求17所述的显示装置，其中，所述过孔凹槽设置在所述发光区域中，并且平行于所述第一电极延伸。
19.根据权利要求13所述的显示装置，其中，
所述过孔凹槽具有在与所述第一方向相交的第二方向上测量的宽度，
所述多个发光元件具有在所述第二方向上延伸的长度，以及
所述过孔凹槽的所述宽度大于所述多个发光元件的所述长度。
20.根据权利要求19所述的显示装置，其中，
所述第一电极和所述第二电极在所述第二方向上彼此间隔开，以及
在平面图中，所述第一电极和所述第二电极之间的间隔与所述过孔凹槽重叠。
CN202211412114.8A 2021-12-23 2022-11-11 显示装置 Pending CN116344704A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210186434A KR20230097282A (ko) 2021-12-23 2021-12-23 표시 장치
KR10-2021-0186434 2021-12-23

Publications (1)

Publication Number Publication Date
CN116344704A true CN116344704A (zh) 2023-06-27

Family

ID=86875298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211412114.8A Pending CN116344704A (zh) 2021-12-23 2022-11-11 显示装置

Country Status (3)

Country Link
US (1) US20230207543A1 (zh)
KR (1) KR20230097282A (zh)
CN (1) CN116344704A (zh)

Also Published As

Publication number Publication date
US20230207543A1 (en) 2023-06-29
KR20230097282A (ko) 2023-07-03

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
EP3902001B1 (en) Display device
CN116057614A (zh) 显示装置
CN115668504A (zh) 显示装置
CN115917751A (zh) 显示装置
CN116368617A (zh) 显示装置
CN114447016A (zh) 显示设备
KR20210132271A (ko) 표시 장치
CN219513108U (zh) 显示装置
CN116344704A (zh) 显示装置
US20230124028A1 (en) Display device
CN220210915U (zh) 显示装置
US20230207738A1 (en) Display device
US20220359790A1 (en) Display device
US20230261142A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
US20230142777A1 (en) Display device
US20230016834A1 (en) Display device
US20220293672A1 (en) Display device
US20230231081A1 (en) Display device
US20230260980A1 (en) Display device
CN117637797A (zh) 显示装置
CN117637970A (zh) 显示装置
CN116325161A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication