CN116195060A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116195060A
CN116195060A CN202180063585.XA CN202180063585A CN116195060A CN 116195060 A CN116195060 A CN 116195060A CN 202180063585 A CN202180063585 A CN 202180063585A CN 116195060 A CN116195060 A CN 116195060A
Authority
CN
China
Prior art keywords
electrode
disposed
voltage line
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180063585.XA
Other languages
English (en)
Inventor
车锺焕
秋昇辰
李帝珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116195060A publication Critical patent/CN116195060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：第一基底；第一导电层，包括设置在第一基底上的第一电压线和第二电压线；第一晶体管，设置在第一导电层上并且电连接到第一电压线；多个第一堤，设置在第一晶体管上并且彼此间隔开；第一电极和第二电极，第一电极设置在多个第一堤上并且电连接到第一晶体管，第二电极设置在多个第一堤上并且电连接到第二电压线；多个发光二极管，设置在第一电极和第二电极上；以及第一接触电极和第二接触电极，第一接触电极与多个发光二极管中的每个的一端接触并且设置在第一电极上，第二接触电极与多个发光二极管中的每个的另一端接触并且设置在第二电极上。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性已经稳步地增加。响应于此，已经使用了各种类型的显示装置(诸如有机发光显示器(OLED)、液晶显示器(LCD)等)。
显示装置是用于显示图像的装置，并且包括显示面板(诸如有机发光显示面板或液晶显示面板)。发光显示面板可以包括发光元件(例如，发光二极管(LED))，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
发明内容
技术问题
本公开的方面提供了一种显示装置，在显示装置中，通过形成电压施加到其的线作为下导电层来减少工艺的数量。
应该注意的是，公开的方面不限于此，并且根据以下描述，在此未提及的其它方面对于本领域普通技术人员而言将是明显的。
技术方案
根据公开的实施例，一种显示装置包括：第一基底；第一导电层，包括设置在第一基底上的第一电压线和第二电压线；第一晶体管，设置在第一导电层上并且电连接到第一电压线；多个第一堤，设置在第一晶体管上并且彼此间隔开；第一电极和第二电极，第一电极设置在第一堤上并且电连接到第一晶体管，第二电极设置在第一堤上并且电连接到第二电压线；多个发光元件，设置在第一电极和第二电极上；以及第一接触电极和第二接触电极，第一接触电极与多个发光元件的一端接触并且设置在第一电极上，第二接触电极与多个发光元件的另一端接触并且设置在第二电极上。
第一电极和第二电极可以分别设置在彼此不同的多个第一堤上，并且设置为彼此间隔开，并且多个发光元件可以设置在彼此间隔开的多个第一堤之间。
多个发光元件可以直接设置在第一电极和第二电极上。
显示装置还可以包括设置在第一电极和第二电极上的第一绝缘层，其中，多个发光元件可以直接设置在第一绝缘层上。
第一接触电极可以通过穿透第一绝缘层并且使第一电极的上表面的一部分暴露的开口与第一电极接触，并且第二接触电极可以通过穿透第一绝缘层并且使第二电极的上表面的一部分暴露的另一开口与第二电极接触。
显示装置还可以包括暴露多个发光元件的一端和另一端并且设置在多个发光元件上的绝缘层，并且其中，第一接触电极和第二接触电极中的每个的一侧可以设置在绝缘层上。
显示装置还可以包括：缓冲层，设置在第一导电层上；半导体层，设置在缓冲层上并且包括第一晶体管的第一有源层；第一栅极绝缘层，设置在半导体层上；第二导电层，设置在第一栅极绝缘层上并且包括第一晶体管的第一栅电极；第一层间绝缘层，设置在第二导电层上；以及第三导电层，设置在第一层间绝缘层上并且包括第一晶体管的源电极和漏电极。
显示装置还可以包括：第三电压线，包括与第一导电层设置在同一层处的第一线图案和与第三导电层设置在同一层处并且与第一线图案接触的第二线图案；以及第四电压线，与第三导电层设置在同一层处。
第二线图案可以通过穿透缓冲层、第一栅极绝缘层和第一层间绝缘层的接触孔与第一线图案接触，并且第四电压线可以通过穿透缓冲层、第一栅极绝缘层和第一层间绝缘层的接触孔与第二电压线直接接触。
第二电极可以与第四电压线接触。
显示装置还可以包括与第三导电层设置在同一层处的第一导电图案，其中，第一导电图案可以通过穿透缓冲层、第一栅极绝缘层和第一层间绝缘层的接触孔与第一线图案和第一电压线中的每者接触。
第一线图案可以设置为在厚度方向上与多个发光元件叠置。
多个第一堤可以直接设置在第一层间绝缘层上。
第一电极和第二电极的至少部分可以直接设置在第一层间绝缘层上。
显示装置还可以包括设置在第三导电层与多个第一堤之间的第二层间绝缘层，其中，第二层间绝缘层可以包括氮化硅(SiNx)。
根据公开的实施例，一种显示装置包括：第一电压线和第二电压线，在第一方向上延伸并且在第二方向上彼此间隔开；第三电压线和第四电压线，在第二方向上延伸，在第一方向上彼此间隔开，并且分别与第一电压线和第二电压线交叉；第一电极和第二电极，第一电极在第二方向上延伸并且与第三电压线部分地叠置，第二电极在第二方向上延伸，与第四电压线部分地叠置，并且在第一方向上与第一电极间隔开；多个发光元件，设置在第一电极和第二电极上并且在第二方向上彼此间隔开；以及第一接触电极和第二接触电极，第一接触电极在第二方向上延伸，设置在第一电极上并且与多个发光元件的一端接触，第二接触电极在第二方向上延伸，设置在第二电极上并且与多个发光元件的另一端接触，其中，第一接触电极电连接到第一电压线，并且第二接触电极电连接到第二电压线。
第一电压线和第二电压线可以形成为设置在与第四电压线不同的层处的导电层。
第三电压线可以包括在第一电压线与第二电压线之间在第二方向上延伸的第一线图案以及在第二方向上延伸，与第一线图案部分地叠置并且横跨第一电压线和第二电压线的第二线图案，并且第一线图案和第二线图案可以彼此直接连接。
第四电压线可以在与第二电压线交叉的部分处与第二电压线直接接触。
显示装置还可以包括：第一扫描线和第二扫描线，分别设置在第一电压线与第二电压线之间并且在第一方向上延伸；以及数据线和第五电压线，设置为在第一方向上与第三电压线间隔开并且在第二方向上延伸。
第一电极可以包括延伸部分和扩展部分，延伸部分在第二方向上延伸，扩展部分连接到延伸部分并且具有比延伸部分的宽度大的宽度，并且多个发光元件设置在扩展部分上。
第一电极可以包括在第二方向上延伸并交错的第一延伸部分和第二延伸部分以及将第一延伸部分和第二延伸部分彼此连接并且在第一方向上延伸的连接部分，并且多个发光元件可以设置在第二延伸部分和第二电极上。
其它实施例的细节包括在详细描述和附图中。
有益效果
在根据实施例的显示装置中，将电源电压施加到发光元件的电压线分别设置在布置在不同的层处的导电层处。在显示装置中，电压线与其它线设置在同一导电层处，使得可以省略用于电压线的单独的导电层，并且可以减少显示装置的制造工艺的数量。
根据实施例的效果不受上面例示的内容的限制，并且更多不同的效果包括在本公开中。
附图说明
图1是根据实施例的显示装置的示意性平面图。
图2是示出根据实施例的包括在显示装置中的线的示意性布局图。
图3是根据实施例的一个子像素的等效电路图。
图4是示出根据实施例的设置在显示装置的一个像素中的线的示意性平面图。
图5是示出根据实施例的包括在显示装置的一个像素中的多个导电层的布局图。
图6是示出根据实施例的包括在显示装置的一个子像素中的多个导电层的布局图。
图7是示出根据实施例的包括在显示装置的一个像素中的多个电极和堤的示意性平面图。
图8是沿着图6和图7的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的剖视图。
图9是沿着图6和图7的线Q4-Q4'和线Q5-Q5'截取的剖视图。
图10是沿着图6和图7的线Q6-Q6'和线Q7-Q7'截取的剖视图。
图11是沿着图6和图7的线Q8-Q8'截取的剖视图。
图12是示出根据另一实施例的显示装置的一部分的剖视图。
图13是根据实施例的发光元件的示意图。
图14至图19是顺序地示出根据实施例的显示装置的制造工艺的剖视图。
图20是示出根据另一实施例的显示装置的部分剖面的剖视图。
图21是示出根据又一实施例的显示装置的部分剖面的剖视图。
图22是示出根据又一实施例的显示装置的部分剖面的剖视图。
图23是示出根据又一实施例的显示装置的一个子像素的平面图。
图24是沿着图23的线Q9-Q9'截取的剖视图。
图25是示出根据又一实施例的显示装置的一个子像素的平面图。
具体实施方式
现在将在下文中参照附图更充分地描述发明，在附图中示出了发明的优选实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达发明的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置的示意性平面图。
如在此所使用的术语“在……上方”、“顶(顶部)”和“上表面”指相对于显示装置10的向上方向(即，第三方向DR3的一个方向)。如在此所使用的术语“在……下面”、“底(底部)”和“下表面”指第三方向DR3的另一方向。此外，“左”、“右”、“上”和“下”指从上面观看显示装置10时的方向。例如，“左”指第一方向DR1的一个方向，“右”指第一方向DR1的另一方向，“上”指第二方向DR2的一个方向，并且“下”指第二方向DR2的另一方向。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏的所有电子装置。例如，提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等可以包括在显示装置10中。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将通过示例的方式描述其中无机发光二极管显示面板应用为显示面板的示例的情况，但是本公开不限于此，并且如果适用，则相同的技术精神可以应用于其它显示面板。
显示装置10的形状可以进行各种修改。例如，显示装置10可以具有诸如宽度大于长度的矩形形状、长度大于宽度的矩形形状、正方形形状、具有圆角(顶点)的矩形形状、其它多边形形状或圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了具有宽度大于长度的矩形形状的显示装置10和显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示画面的区域，并且非显示区域NDA是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为无效区域。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以在矩阵方向上布置。每个像素PX的形状可以在平面图中为矩形形状或正方形形状，但不限于此，并且也可以是其每条边相对于一个方向倾斜的菱形形状。各个像素PX可以以条纹型或PenTile型交替地布置。此外，像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件ED。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以构成显示装置10的边框。在非显示区域NDA中的每个中，可以设置包括在显示装置10中的线或电路驱动器，或者可以安装外部装置。
图2是示出根据实施例的包括在显示装置中的线的示意性布局图。
参照图2，显示装置10可以包括多条线。多条线可以包括第一扫描线SCL、第二扫描线SSL、数据线DTL、第五电压线VIL、第一电压线VDL、第二电压线VSL等。此外，尽管未在图2中示出，但是其它线可以进一步设置在显示装置10中。
第一扫描线SCL和第二扫描线SSL可以在第一方向DR1上延伸。第一扫描线SCL和第二扫描线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以设置在显示区域DPA的在第一方向DR1上的一侧上，但不限于此。扫描驱动器SDR可以连接到信号线图案CWL，并且信号线图案CWL的至少一端可以通过在非显示区域NDA上形成垫(“pad”，又被称为“焊盘”或“焊垫”)WPD_CW而连接到外部装置。
同时，如在此所使用的术语“连接”不仅可以意味着任何一个构件通过与另一构件的物理接触而连接到另一构件，而且还可以意味着任何一个构件通过其它构件连接到另一构件。此外，可以理解的是，作为一个一体的构件的任何一个部分和另一部分由于一体的构件而相互连接。此外，任何一个构件与另一构件之间的连接可以被解释为除了通过任何一个构件与另一构件之间的直接接触的连接之外还包括通过其它构件的电连接的含义。
数据线DTL和第五电压线VIL可以在与第一方向DR1交叉的第二方向DR2上延伸。第五电压线VIL不仅可以包括在第二方向DR2上延伸的部分，而且还可以包括在第一方向DR1上从这些部分分支的部分。
第一电压线VDL和第二电压线VSL设置为在第一方向DR1和第二方向DR2上延伸。如稍后所描述的，第一电压线VDL和第二电压线VSL的在第一方向DR1上延伸的部分以及第一电压线VDL和第二电压线VSL的在第二方向DR2上延伸的部分可以形成为设置在不同的层处的导电层，并且第一电压线VDL和第二电压线VSL可以在整个显示区域DPA中具有网格结构。然而，本公开不限于此。显示装置10的像素PX中的每个可以连接到至少一条数据线DTL、第五电压线VIL、第一电压线VDL和第二电压线VSL。
数据线DTL、第五电压线VIL、第一电压线VDL和第二电压线VSL可以电连接到至少一个布线垫WPD。每个布线垫WPD可以设置在非显示区域NDA中。在实施例中，数据线DTL的布线垫WPD_DT(在下文中，被称为“数据垫”)可以设置在位于显示区域DPA的在第二方向DR2上的一侧上的垫区域PDA中，并且第五电压线VIL的布线垫WPD_Vint(在下文中，被称为“初始化电压垫”)、第一电压线VDL的布线垫WPD_VDD(在下文中，被称为“第一电力垫”)和第二电压线VSL的布线垫WPD_VSS(在下文中，被称为“第二电力垫”)可以设置在位于显示区域DPA的在第二方向DR2上的另一侧上的垫区域PDA中。作为另一示例，数据垫WPD_DT、初始化电压垫WPD_Vint、第一电力垫WPD_VDD和第二电力垫WPD_VSS中的全部可以设置在同一区域(例如，位于显示区域DPA的上侧上的非显示区域NDA)中。外部装置可以安装在布线垫WPD上。外部装置可以通过各向异性导电膜、超声波结合等安装在布线垫WPD上。
显示装置10的每个像素PX或子像素PXn(n是1至3的整数)包括像素驱动电路。上述线可以在穿过各个像素PX或围绕各个像素PX的同时将驱动信号施加到各个像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以进行各种修改。根据实施例，显示装置10的每个子像素PXn可以具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。在下文中，将描述使用3T1C结构的像素驱动电路作为示例，但是本公开不限于此，并且还可以应用各种其它修改的像素PX结构(诸如2T1C结构、7T1C结构和6T1C结构)。
图3是根据实施例的一个子像素的等效电路图。
参照图3，除了发光元件ED之外，根据实施例的显示装置10的每个子像素PXn还包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光元件ED根据通过第一晶体管T1供应的电流而发射光。发光元件ED可以通过稍后将描述的第一电极、第二电极和多个接触电极连接到第一晶体管T1和第二电压线VSL。发光元件ED可以通过传输的电信号发射特定波段的光。
发光元件ED的一个电极可以连接到第一晶体管T1的源电极，并且发光元件ED的另一电极可以连接到第二电压线VSL，低于第一电压线VDL的高电位电压(在下文中，被称为第一电源电压)的低电位电压(在下文中，被称为第二电源电压)供应到第二电压线VSL。此外，发光元件ED的所述一个电极可以连接到第二晶体管T2的源电极。
第一晶体管T1根据其栅电极和源电极之间的电压差调节从第一电源电压供应到其的第一电压线VDL流到发光元件ED的电流。作为示例，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光元件ED的第一电极，并且第一晶体管T1的漏电极可以连接到第一电源电压施加到其的第一电压线VDL。
第二晶体管T2通过第一扫描线SCL的第一扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SCL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3通过第二扫描线SSL的第二扫描信号导通，以将第五电压线VIL连接到发光元件ED的一个电极。第三晶体管T3的栅电极可以连接到第二扫描线SSL，第三晶体管T3的漏电极可以连接到第五电压线VIL，并且第三晶体管T3的源电极可以连接到发光元件ED的一个电极或第一晶体管T1的源电极。
在实施例中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上面描述的源电极和漏电极，反之亦然。此外，晶体管T1、T2和T3中的每个可以形成为薄膜晶体管。此外，在图3中已经主要描述了晶体管T1、T2和T3中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。也就是说，各个晶体管T1、T2和T3可以形成为P型MOSFET，或者晶体管T1、T2和T3中的一些可以形成为N型MOSFET，并且晶体管T1、T2和T3中的其它晶体管可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差电压。
在下文中，将参照其它附图详细描述根据实施例的显示装置10的一个像素PX的结构。
图4是示出根据实施例的设置在显示装置的一个像素中的线的示意性平面图。在图4中，示出了设置在显示装置10的每个像素PX中的多条线和第二堤BNL2的示意性形状，并且省略了设置在每个子像素PXn的发射区域EMA中的构件和设置在这些构件下面的一些导电层。在以下附图中，在第一方向DR1上的两侧可以分别被称为左侧和右侧，并且在第二方向DR2上的两侧可以分别被称为上侧和下侧。
参照图4，显示装置10的多个像素PX中的每个可以包括多个子像素PXn(在此，n是1至3的整数)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，并且第三子像素PX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且各个子像素PXn也可以发射同一颜色的光。
显示装置10的子像素PXn中的每个可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中设置有发光元件ED(见图13)以发射特定波段的光的区域，并且非发射区域可以是其中未设置发光元件ED且从发光元件ED发射的光未到达而因此不发射光的区域。发射区域可以包括其中设置有发光元件ED的区域，并且包括与发光元件ED相邻并且其中发射从发光元件ED发射的光的区域。
本公开不限于此，并且发射区域EMA也可以包括其中从发光元件ED发射的光被其它构件反射或折射然后发射的区域。多个发光元件ED可以设置在每个子像素PXn中，并且可以形成包括其中设置有多个发光元件ED的区域和与多个发光元件ED相邻的区域的发射区域。
此外，每个子像素PXn可以包括设置在非发射区域中的子区域CBA。子区域CBA可以设置在发射区域EMA的在第二方向DR2上的一侧上，并且可以设置在沿第二方向DR2彼此邻近的子像素PXn的发射区域EMA之间。多个发射区域EMA和子区域CBA可以布置在显示装置10的显示区域DPA中。例如，多个发射区域EMA和子区域CBA可以分别在第一方向DR1上重复地布置，并且发射区域EMA和子区域CBA可以在第二方向DR2上交替地布置。此外，在第一方向DR1上彼此间隔开的子区域CBA之间的间隔可以小于在第一方向DR1上彼此间隔开的发射区域EMA之间的间隔。第二堤BNL2可以设置在子区域CBA与发射区域EMA之间，并且子区域CBA与发射区域EMA之间的间隔可以根据第二堤BNL2的宽度而改变。因为发光元件ED未设置在子区域CBA中，所以光不从子区域CBA发射，但是设置在每个子像素PXn中的电极RME1和RME2(见图7)的部分可以设置在子区域CBA中。设置在每个子像素PXn中的电极RME1和RME2可以在子区域CBA中设置为彼此分离。
在平面图中，第二堤BNL2可以通过包括在第一方向DR1和第二方向DR2上延伸的部分而以格子状图案设置在整个显示区域DPA中。第二堤BNL2可以跨越各个子像素PXn之间的边界设置，以划分邻近的子像素PXn。此外，第二堤BNL2可以设置为围绕设置在每个子像素PXn中的发射区域EMA和子区域CBA，以划分发射区域EMA和子区域CBA。在第二堤BNL2的在第二方向DR2上延伸的部分中设置在发射区域EMA之间的部分可以具有比设置在子区域CBA之间的部分的宽度大的宽度。因此，子区域CBA之间的间隔可以小于发射区域EMA之间的间隔。稍后将提供第二堤BNL2的更详细描述。
多条线设置在显示装置10的每个像素PX和子像素PXn中。例如，除了设置为在第一方向DR1上延伸的第一扫描线SCL和第二扫描线SSL之外，显示装置10还包括跨越数个子像素PXn设置的电压分布线IDL、第一电压线VDL和第二电压线VSL。此外，显示装置10包括设置为在第二方向DR2上延伸的数据线DTL、第五电压线VIL、第三电压线VL1和第四电压线VL2。
第一电压线VDL和第二电压线VSL在第一方向DR1上延伸，并且跨越在第一方向DR1上彼此邻近的多个子像素PXn设置。多条第一电压线VDL和第二电压线VSL可以在显示区域DPA中设置为在第二方向DR2上彼此间隔开，并且相应的第一电压线VDL和第二电压线VSL可以跨越布置在同一行的多个子像素PXn设置。基于每个像素PX或子像素PXn，在平面图中，第一电压线VDL设置在发射区域EMA的下侧上，并且在平面图中，第二电压线VSL设置在发射区域EMA的上侧上。连接到不同的子像素PXn的第一电压线VDL和第二电压线VSL可以在与在第二方向DR2上邻近的另一像素PX或子像素PXn的边界处彼此相邻地设置。
第一电压线VDL可以电连接到第一晶体管T1的漏电极，并且可以将第一电源电压施加到第一晶体管T1。第二电压线VSL可以电连接到稍后将描述的第二电极RME2，以将第二电源电压施加到发光元件ED。
电压分布线IDL可以针对每个像素PX设置，并且可以跨越三个子像素PXn设置。在平面图中，电压分布线IDL可以设置在第一电压线VDL的上侧上，并且具有其中其在第一方向DR1上延伸的形状。电压分布线IDL可以电连接到第五电压线VIL，以将施加到每个像素PX的初始化电压Vint传输到各个子像素PXn。作为示例，电压分布线IDL可以通过接触孔CT10(见图6)与第五电压线VIL直接接触，并且可以电连接到各个子像素PXn的第三晶体管T3的漏电极。电压分布线IDL在一个像素PX中跨越多个子像素PXn设置，并且因此，可以将从第五电压线VIL施加的初始化电压同时施加到各个子像素PXn的第三晶体管T3。
第一电压线VDL、第二电压线VSL和电压分布线IDL可以形成为第一导电层。除了这些线之外，第一导电层还可以包括另一导电层。
第一扫描线SCL在第一方向DR1上延伸，并且跨越在第一方向DR1上布置的多个子像素PXn设置。多条第一扫描线SCL可以在显示区域DPA中设置为在第二方向DR2上彼此间隔开，并且相应的第一扫描线SCL可以跨越布置在同一行的多个子像素PXn设置。在平面图中，第一扫描线SCL可以设置在每个像素PX或子像素PXn的中心的上侧或第二电压线VSL的下侧上。此外，第一扫描线SCL可以包括朝向每个子像素PXn的发射区域EMA向下突出的部分。第一扫描线SCL的突出部分可以用作第二晶体管T2的栅电极，并且可以将第一扫描信号施加到第二晶体管T2。可选择地，在一些实施例中，第一扫描线SCL可以通过设置在另一导电层处的电极连接到第二晶体管T2的栅电极。
类似地，第二扫描线SSL在第一方向DR1上延伸，并且跨越在第一方向DR1上布置的多个子像素PXn设置。多条第二扫描线SSL可以在显示区域DPA中设置为在第二方向DR2上彼此间隔开，并且相应的第二扫描线SSL可以跨越布置在同一行的多个子像素PXn设置。在平面图中，第二扫描线SSL可以设置在每个像素PX或子像素PXn的中心的下侧或第一电压线VDL的上侧上。此外，第二扫描线SSL可以包括朝向每个子像素PXn的发射区域EMA向上突出的部分。第二扫描线SSL的突出部分可以用作第三晶体管T3的栅电极，并且可以将第二扫描信号施加到第三晶体管T3。可选择地，在一些实施例中，第二扫描线SSL可以通过设置在另一导电层处的电极连接到第三晶体管T3的栅电极。
第一扫描线SCL和第二扫描线SSL可以形成为设置在第一导电层上的第二导电层。除了这些线之外，第二导电层还可以包括其它线或图案。
数据线DTL在第二方向DR2上延伸，并且跨越在第二方向DR2上布置的多个子像素PXn设置。多条数据线DTL可以在显示区域DPA中设置为在第一方向DR1上彼此间隔开，并且相应的数据线DTL可以跨越布置在同一列的多个子像素PXn设置。在平面图中，数据线DTL可以与每个子像素PXn的中心部分相邻地设置。然而，数据线DTL可以基于被第二堤BNL2围绕的发射区域EMA而位于每个子像素PXn的中心部分处，但是连接到对应的子像素PXn的数据线DTL可以设置在沿第一方向DR1与对应的子像素PXn邻近的另一子像素PXn的发射区域EMA中。也就是说，在图4中，在第二方向DR2上横跨任何一个子像素PXn的发射区域EMA的数据线DTL可以是不连接到对应的子像素PXn而是连接到在第一方向DR1上与对应的子像素PXn邻近的另一子像素PXn的数据线DTL。然而，本公开不限于此。数据线DTL可以电连接到第二晶体管T2的漏电极，并且可以将数据信号施加到第二晶体管T2。
第五电压线VIL在第二方向DR2上延伸，并且跨越在第二方向DR2上布置的多个像素PX设置。多条第五电压线VIL可以在显示区域DPA中设置为在第一方向DR1上彼此间隔开，并且相应的第五电压线VIL可以跨越布置在同一列的多个子像素PXn设置。在平面图中，第五电压线VIL可以设置在数据线DTL的左侧上。然而，可以每一个像素PX或在第一方向DR1上布置的每三个子像素PXn设置一条第五电压线VIL，并且第五电压线VIL可以连接到电压分布线IDL，以将初始化电压传输到各个子像素PXn。第五电压线VIL可以电连接到第三晶体管T3的漏电极，并且可以将初始化电压施加到第三晶体管T3。每个子像素PXn的第三晶体管T3可以将从电压线VIL施加的初始化电压传输到第一晶体管T1的源电极，以使第一晶体管T1的源电极初始化。
此外，在一些实施例中，用于对第一晶体管T1和发光元件ED进行外部补偿的感测信号可以施加到第五电压线VIL。第五电压线VIL可以感测第一晶体管T1的源电极的电压，以计算第一晶体管T1的阈值电压和电子迁移率，并且将感测到的电压传输到外部补偿电路。此外，第五电压线VIL可以感测第一晶体管T1的源电极的施加到发光元件ED的第一电极的电压，以计算发光元件ED的劣化的程度，并且将感测到的电压传输到外部补偿电路。
第三电压线VL1和第四电压线VL2在第二方向DR2上延伸，并且跨越在第二方向DR2上彼此邻近的多个子像素PXn设置。多条第三电压线VL1和第四电压线VL2可以在显示区域DPA中设置为在第一方向DR1上彼此间隔开，并且相应的第三电压线VL1和第四电压线VL2可以跨越布置在同一列的多个子像素PXn设置。
第三电压线VL1可以包括形成为设置在不同的层处的导电层的第一线图案VL_B和第二线图案VL_D。第一线图案VL_B可以与第一电压线VDL形成为相同的第一导电层，并且第二线图案VL_D可以与数据线DTL形成为相同的导电层。第一线图案VL_B和第二线图案VL_D分别设置为在第二方向DR2上延伸，并且设置为在发射区域EMA中彼此叠置。第一线图案VL_B可以跨越子像素PXn的发射区域EMA和非发射区域设置，并且除了发射区域EMA和非发射区域之外，第二线图案VL_D可以跨越在第二方向DR2上彼此相邻的子像素PXn之间的边界设置。第二线图案VL_D可以设置为横跨第一电压线VDL和第二电压线VSL。在图4中，示出了第二线图案VL_D的部分，并且图4中设置在上侧上的一部分和设置在下侧上的一部分可以分别是跨越不同的子像素PXn设置的第二线图案VL_D。
第四电压线VL2可以与数据线DTL形成为相同的导电层，并且可以设置为在第二方向DR2上延伸。第三电压线VL1可以设置在数据线DTL的左侧上，并且第四电压线VL2可以设置在第三电压线VL1与数据线DTL或第五电压线VIL之间。第三电压线VL1和第四电压线VL2可以分别在第二方向DR2上延伸，并且可以跨越在第二方向DR2上布置的多个子像素PXn设置。此外，第三电压线VL1和第四电压线VL2可以设置为与第一电压线VDL和第二电压线VSL交叉。多条第三电压线VL1和第四电压线VL2可以遍及整个显示区域DPA设置，并且可以设置为在第一方向DR1上彼此间隔开。
第三电压线VL1连接到第一电压线VDL，并且第四电压线VL2连接到第二电压线VSL。第三电压线VL1可以将通过第一电压线VDL施加的信号传输到发光元件ED的一个电极，并且第四电压线VL2可以将通过第二电压线VSL施加的信号传输到发光元件ED的另一电极。稍后将提供第三电压线VL1和第四电压线VL2的详细描述。
基于每个像素PX或子像素PXn，在平面图中，第一电压线VDL设置在发射区域EMA的下侧上，并且在平面图中，第二电压线VSL设置在发射区域EMA的上侧上。连接到不同的子像素PXn的第一电压线VDL和第二电压线VSL可以在与在第二方向DR2上邻近的另一像素PX或子像素PXn的边界处彼此相邻地设置。
数据线DTL、第五电压线VIL、第三电压线VL1的第二线图案VL_D和第四电压线VL2可以形成为设置在第二导电层上的第三导电层。除了这些线之外，第三导电层还可以包括其它导电层。
在根据实施例的显示装置10中，传输用于驱动发光元件ED的信号的电路层可以包括第一导电层至第三导电层。具体地，将电源电压施加到发光元件ED的第一电压线VDL和第二电压线VSL可以分别设置在第一导电层处，并且可以连接到设置在第三导电层处的第三电压线VL1和第四电压线VL2。因为可以减少构成电路层的导电层的数量，所以显示装置10在制造工艺方面可以具有优点。在下文中，将进一步参照其它附图更详细地描述每个子像素PXn的结构。
图5是示出根据实施例的包括在显示装置的一个像素中的多个导电层的布局图。图6是示出根据实施例的包括在显示装置的一个子像素中的多个导电层的布局图。图7是示出根据实施例的包括在显示装置的一个像素中的多个电极和堤的示意性平面图。图8是沿着图6和图7的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的剖视图。图9是沿着图6和图7的线Q4-Q4'和线Q5-Q5'截取的剖视图。图10是沿着图6和图7的线Q6-Q6'和线Q7-Q7'截取的剖视图。图11是沿着图6和图7的线Q8-Q8'截取的剖视图。
图5示出了设置为与基于图4的第二堤BNL2划分的区域对应的电路层，并且图6仅示出了图5的电路层中的连接到一个子像素PXn的电路层，而与由第二堤BNL2划分的区域无关。
此外，图7示出了基于由第二堤BNL2划分的每个子像素PXn设置在每个像素PX中的显示元件层。在图7中示出了除了相应的电极RME1和RME2以及发光元件ED之外的多个堤BNL1和BNL2以及接触电极CNE1和CNE2的布置。在图8和图9中示出了第一晶体管T1、第二晶体管T2和第三晶体管T3的剖面，在图10中示出了其中多条电压线彼此连接的一部分的剖面，并且在图11中示出了跨越发光元件ED的两端的剖面。
结合图4参照图5至图11，显示装置10可以包括电路层和显示元件层。显示元件层可以是其处设置有第一电极RME1和第二电极RME2以及发光元件ED的层，并且电路层可以是其中设置有用于驱动发光元件ED的多条线以及像素电路元件的层。例如，除了第一扫描线SCL、第二扫描线SSL、数据线DTL、第五电压线VIL、第一电压线VDL、第二电压线VSL、第三电压线VL1和第四电压线VL2之外，电路层还可以包括各个晶体管T1、T2和T3。
具体地，显示装置10包括第一基底SUB，电路层和显示层设置在第一基底SUB上。第一基底SUB可以是绝缘基底，并且可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一基底SUB可以是刚性基底，但也可以是可以弯曲、折叠或卷曲的柔性基底。
第一导电层设置在第一基底SUB上。第一导电层包括第一电压线VDL、第二电压线VSL、下部金属层BML、电压分布线IDL和第三电压线VL1的第一线图案VL_B。
第一电压线VDL和第二电压线VSL设置为在第一方向DR1上延伸。第一电压线VDL和第二电压线VSL在非发射区域中设置在沿作为厚度方向的第三方向DR3与第二堤BNL2叠置的位置处，以不与发射区域EMA叠置。第一电压线VDL和第二电压线VSL可以分别连接到垫区域PDA的垫WPD_VDD和WPD_VSS，并且第一电源电压和第二电源电压可以分别施加到第一电压线VDL和第二电压线VSL。第一电压线VDL可以通过稍后将描述的第三导电层的第一导电图案DP1连接到第一晶体管T1的漏电极和第三电压线VL1。第二电压线VSL可以通过稍后将描述的第三导电层的第四电压线VL2连接到第二电极RME2。
第三电压线VL1的第一线图案VL_B可以具有其中其在第二方向DR2上延伸的形状，并且可以跨越发射区域EMA设置。根据实施例，第三电压线VL1的第一线图案VL_B可以设置为在厚度方向上与发光元件ED叠置。如稍后所描述的，在一些实施例中，可以省略第三导电层与电极RME1和RME2之间的绝缘层，并且电极RME1和RME2的部分可以与第三导电层设置在同一层处。第三导电层的结构可以被设计为确保其中可以设置有电极RME1和RME2的区域，并且第三电压线VL1可以包括将第二线图案VL_D连接到另一导电层的第一线图案VL_B，以反映这样的结构。第一线图案VL_B可以是在其中设置有发光元件ED的区域中连接第三导电层的第二线图案VL_D的旁路线。
电压分布线IDL可以具有其中其在第一方向DR1上延伸的形状，并且可以跨越第一子像素PX1、第二子像素PX2和第三子像素PX3设置。电压分布线IDL连接到稍后将描述的第三导电层的第五电压线VIL和第三晶体管T3的漏电极，并且可以将初始化电压传输到每个子像素PXn的第三晶体管T3。
下部金属层BML可以设置在第一基底SUB上。下部金属层BML设置为与半导体层的第一有源层ACT1和稍后将描述的第二导电层的第一电容电极CSE1叠置。下部金属层BML1可以包括阻挡光的材料，以防止光入射在第一晶体管的有源层ACT1上。作为示例，下部金属层BML可以由阻挡光的透射的不透明金属材料制成。然而，本公开不限于此，并且在一些情况下，下部金属层BML也可以被省略或者设置为与其它晶体管T1、T2和T3的有源层叠置。
缓冲层BL可以整个地设置在第一基底SUB上，同时覆盖第一导电层。缓冲层BL可以形成在第一基底SUB上，以保护各个晶体管T1、T2和T3免受通过易受湿气渗透的第一基底SUB渗透的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括晶体管T1、T2和T3中的每个的有源层ACT1、ACT2和ACT3。第一晶体管T1的第一有源层ACT1可以与每个子像素PXn的中心相邻地设置，并且可以设置在每个子像素PXn的中心的下侧上。第二晶体管T2的第二有源层ACT2可以设置在每个子像素PXn的中心的上侧上，并且第三晶体管的第三有源层ACT3可以设置在第一有源层ACT1的下侧上。在实施例中，第一有源层ACT1的一部分可以设置为与下部金属层BML叠置。然而，本公开不限于此。
同时，在示例性实施例中，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。当半导体层包括氧化物半导体时，有源层ACT1、ACT2和ACT3中的每个可以包括多个导电区和设置在多个导电区之间的沟道区。氧化物半导体可以为包含铟(In)的氧化物半导体。在一些实施例中，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
在另一示例性实施例中，半导体层可以包括多晶硅。多晶硅可以通过使非晶硅结晶而形成。在这种情况下，有源层ACT1、ACT2和ACT3的导电区中的每个可以是掺杂有杂质的掺杂区。然而，本公开不限于此。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。例如，第一栅极绝缘层GI可以设置为覆盖半导体层和缓冲层BL的上表面。第一栅极绝缘层GI可以用作晶体管中的每个的栅极绝缘膜。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括各个晶体管T1、T2和T3的栅电极G1、G2和G3、第一扫描线SCL、第二扫描线SSL以及存储电容器的第一电容电极CSE1。第一扫描线SCL和第二扫描线SSL的描述与上面所描述的相同，并且因此，下面将描述多个栅电极和第一电容电极CSE1。
第二导电层的栅电极G1、G2和G3可以设置为分别与晶体管T1、T2和T3的有源层部分地叠置。例如，第一晶体管T1的第一栅电极G1可以设置为与第一有源层ACT1部分地叠置。第一栅电极G1可以连接到稍后将描述的存储电容器的第一电容电极CSE1，并且与稍后将描述的存储电容器的第一电容电极CSE1成一体。
第二晶体管T2的第二栅电极G2设置为与第二有源层ACT2部分地叠置，并且第三晶体管T3的第三栅电极G3设置为与第三有源层ACT3部分地叠置。第二栅电极G2可以电连接到第一扫描线SCL，并且第一扫描信号可以施加到第二晶体管T2。第三栅电极G3可以电连接到第二扫描线SSL，并且第二扫描信号可以施加到第三晶体管T3。在示例性实施例中，第二栅电极G2和第三栅电极G3可以分别与第一扫描线SCL和第二扫描线SSL一体地形成。如上面所描述的，第一扫描线SCL和第二扫描线SSL包括在第二方向DR2上朝向发射区域EMA突出的部分，并且突出部分的部分可以分别是第二栅电极G2和第三栅电极G3。
存储电容器Cst的第一电容电极CSE1设置在第一扫描线SCL与第二扫描线SSL之间。第一电容电极CSE1可以电连接到第一晶体管T1的第一栅电极G1和第二晶体管T2的源电极。作为示例，第一电容电极CSE1可以与第一栅电极G1一体地形成，并且可以通过接触孔连接到第二晶体管T2的源电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以设置为覆盖第二导电层以用于保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。除了各个晶体管T1、T2和T3的源电极S1、S2和S3以及漏电极D1、D2和D3、数据线DTL、第三电压线VL1的第二线图案VL_D、第四电压线VL2以及存储电容器的第二电容电极CSE2之外，第三导电层还可以包括第一导电图案DP1。数据线DTL和第五电压线VIL的描述与上面参照图4描述的相同，并且因此下面将省略数据线DTL和第五电压线VIL的详细描述。
第一晶体管T1的第一源电极S1和第一漏电极D1设置为与第一有源层ACT1部分地叠置。第一源电极S1和第一漏电极D1可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的第一接触孔CT1分别与第一有源层ACT1接触。此外，第一源电极S1可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的第四接触孔CT4与下部金属层BML接触。第一漏电极D1可以电连接到第一电压线VDL，并且第一源电极S1可以连接到存储电容器的与第一电极RME1连接的第二电容电极CSE2。作为示例，第一漏电极D1可以通过第一导电图案DP1连接到第一电压线VDL，并且第一源电极S1可以与第二电容电极CSE2成一体并连接到第二电容电极CSE2。第一晶体管T1可以通过从第二晶体管T2传输的数据信号导通，以将第一电源电压传输到第一电极RME1。
第二晶体管T2的第二源电极S2和第二漏电极D2设置为与第二有源层ACT2部分地叠置。第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的第二接触孔CT2分别与第二有源层ACT2接触。第二漏电极D2可以与数据线DTL成一体并连接到数据线DTL，并且第二源电极S2可以通过穿透第一层间绝缘层IL1的第六接触孔CT6与第一电容电极CSE1接触。第二晶体管T2可以通过第一扫描信号导通，以将从数据线DTL施加的数据信号传输到第一晶体管T1的第一栅电极G1。
第三晶体管T3的第三源电极S3和第三漏电极D3设置为与第三有源层ACT3部分地叠置。第三源电极S3和第三漏电极D3可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的第三接触孔CT3分别与第三有源层ACT3接触。此外，第三漏电极D3可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的第七接触孔CT7与电压分布线IDL接触，并且第三源电极S3可以与存储电容器的第二电容电极CSE2成一体并连接到存储电容器的第二电容电极CSE2。电压分布线IDL可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第十接触孔CT10连接到第五电压线VIL，以接收施加到其的初始化电压，并且初始化电压可以传输到第三漏电极D3。第三晶体管T3可以通过第二扫描信号导通，以通过第二电容电极CSE2将初始化电压传输到第一电极RME1。
存储电容器Cst的第二电容电极CSE2设置为与第一电容电极CSE1叠置。第二电容电极CSE2可以与第一晶体管T1的第一源电极S1和第三晶体管T3的第三源电极S3成一体并连接到第一晶体管T1的第一源电极S1和第三晶体管T3的第三源电极S3。此外，如稍后所描述的，第二电容电极CSE2可以通过穿透设置在第二电容电极CSE2上的绝缘层的第一电极接触孔CTD电连接到第一电极RME1。在附图中已经示出了第二电容电极CSE2与第一电极RME1直接接触，但是本公开不限于此。在一些实施例中，第二电容电极CSE2可以通过形成为设置在第二电容电极CSE2上的导电层的电极电连接到第一电极RME1。
第一导电图案DP1设置为与第一有源层ACT1、第一电压线VDL和第一线图案VL_B叠置。第一导电图案DP1可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的第一接触孔CT1与第一有源层ACT1接触，以形成第一晶体管T1的第一漏电极D1。此外，第一导电图案DP1可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的第五接触孔CT5与第一线图案VL_B接触，并且可以通过第八接触孔CT8与第一电压线VDL接触。
此外，第三电压线VL1的第二线图案VL_D可以具有其中其在第二方向DR2上延伸的形状，并且可以跨越在第二方向DR2上彼此邻近的子像素PXn之间的边界设置。在平面图中，第二线图案VL_D可以与第一线图案VL_B平行地设置，并且可以在发射区域EMA中与第一线图案VL_B部分地叠置。第二线图案VL_D可以通过第九接触孔CT9与第一线图案VL_B接触，该第九接触孔CT9在其中第二线图案VL_D与第一线图案VL_B叠置的部分处穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL。第一线图案VL_B和第二线图案VL_D可以彼此连接以形成一条第三电压线VL1，并且可以通过第一导电图案DP1电连接到第一电压线VDL。
第四电压线VL2设置为在第二方向DR2上延伸。第四电压线VL2可以通过第十一接触孔CT11与第二电压线VSL接触，该第十一接触孔CT11在其中第四电压线VL2与第二电压线VSL叠置的部分处穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL。第四电压线VL2可以与第二电压线VSL直接接触并电连接到第二电压线VSL。此外，如稍后所描述的，第四电压线VL2可以通过穿透设置在第四电压线VL2上的绝缘层的第二电极接触孔CTS电连接到第二电极RME2。
第二层间绝缘层IL2设置在第三导电层上。第二层间绝缘层IL2可以用作第三导电层与设置在第三导电层上面的其它层之间的绝缘膜。此外，第二层间绝缘层IL2可以用于在覆盖第三导电层的同时保护第三导电层。此外，第二层间绝缘层IL2可以执行表面平坦化功能。然而，第二层间绝缘层IL2可以被省略或与稍后描述的第一堤BNL1成一体。
上面所描述的第一导电层至第三导电层中的每个可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或它们的合金制成的单个层或多层。然而，本公开不限于此。
此外，上面所描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以形成为单个层或其中堆叠有多个层或交替地堆叠有多个层的多个无机层。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以形成为其中交替地堆叠有包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层的多层或者其中顺序地堆叠有氧化硅(SiOx)和氮化硅(SiNx)的双层。
多个第一堤BNL1、多个电极RME1和RME2、发光元件ED、第二堤BNL2以及多个接触电极CNE1和CNE2设置在第二层间绝缘层IL2上。此外，多个绝缘层PAS1和PAS2可以进一步设置在第二层间绝缘层IL2上。
多个第一堤BNL1可以直接设置在第二层间绝缘层IL2上。一个第一堤BNL1可以具有其中其在第一方向DR1上延伸的形状，并且可以跨越彼此邻近的其它子像素PXn设置。此外，第一堤BNL1可以具有其中其在第二方向DR2上延伸的形状，并且可以设置在每个子像素PXn的发射区域EMA中，而不设置于在第二方向DR2上与每个子像素PXn邻近的子像素PXn中。也就是说，第一堤BNL1中的每个可以形成为在第一方向DR1上具有预定的宽度，使得第一堤BNL1中的每个的一部分可以设置在发射区域EMA中，并且其另一部分可以设置于在第一方向DR1上彼此邻近的子像素PXn之间的边界处。此外，第一堤BNL1中的每个的在第二方向DR2上测量的长度可以大于发射区域EMA的在第二方向DR2上测量的长度，使得第一堤BNL1中的每个的一部分可以设置为在非发射区域中与第二堤BNL2叠置。
多个第一堤BNL1可以设置在一个子像素PXn中。例如，在一个子像素PXn中，两个第一堤BNL1可以部分地设置在发射区域EMA中。两个第一堤BNL1可以在第一方向DR1上彼此间隔开。发光元件ED可以设置于在第一方向DR1上彼此间隔开的第一堤BNL1之间。在附图中已经示出了两个第一堤BNL1设置在每个子像素PXn的发射区域EMA中以形成岛状图案，但是本公开不限于此。设置在每个子像素PXn的发射区域EMA中的第一堤BNL1的数量可以根据电极RME1和RME2的数量或发光元件ED的布置而改变。
第一堤BNL1可以具有其中其至少一部分从第二层间绝缘层IL2的上表面突出的结构。第一堤BNL1的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以从设置在第一堤BNL1上的电极RME1和RME2反射，然后在第二层间绝缘层IL2的向上方向上发射。第一堤BNL1可以在提供其中设置有发光元件ED的区域的同时用作将从发光元件ED发射的光朝向向上方向反射的反射壁。第一堤BNL1的侧表面可以以线型形状倾斜，但不限于此，并且第一堤BNL1也可以具有具备弯曲外表面的半圆形形状或半椭圆形形状。第一堤BNL1可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
多个电极RME1和RME2具有其中它们在一个方向上延伸的形状，并且针对每个子像素PXn设置。多个电极RME1和RME2可以具有其中它们在第二方向DR2上延伸的形状，并且可以在第一方向DR1上彼此间隔开并且可以针对每个子像素PXn设置。第一电极RME1和在第一方向DR1上与第一电极RME1间隔开的第二电极RME2可以设置在每个子像素PXn中。多个发光元件ED可以设置在第一电极RME1和第二电极RME2上。然而，本公开不限于此，并且设置在每个子像素PXn中的电极RME1和RME2的位置可以根据设置在每个子像素PXn中的电极RME1和RME2的数量或发光元件ED的数量而改变。
第一电极RME1和第二电极RME2可以设置在每个子像素PXn的发射区域EMA中，并且第一电极RME1和第二电极RME2的部分可以设置为超过发射区域EMA在厚度方向上与第二堤BNL2叠置。多个电极RME1和RME2可以在子像素PXn内在第二方向DR2上延伸，并且可以在子区域CBA中在第二方向DR2上与另一子像素PXn的电极RME1和RME2间隔开。
电极RME1和RME2的这样的布置可以通过形成在第二方向DR2上延伸的电极线、设置发光元件ED、然后在后续工艺中将电极线彼此分离来实现。在显示装置10的制造工艺中，电极线可以用于在子像素PXn中产生电场，以对准发光元件ED。发光元件ED可以通过喷墨印刷工艺喷射到电极线上，并且当包括发光元件ED的墨喷射到电极线上时，对准信号可以施加到电极线以产生电场。发光元件ED可以通过在电极线之间形成的电场设置在电极上。分散在墨中的发光元件ED可以经由所产生的电场通过接收介电泳力而在电极RME上对准。多个电极RME1和RME2可以通过对准发光元件ED然后断开电极线的部分来形成。
在实施例中，第一电极RME1和第二电极RME2可以设置为在厚度方向上分别与第三电压线VL1和第四电压线VL2部分地叠置。各个电极RME1和RME2以及第三电压线VL1和第四电压线VL2可以在平面图中在其中它们彼此部分地叠置的位置处设置为分别在第一方向DR1上延伸。然而，其中第一电极RME1在厚度方向上与第三电压线VL1叠置的部分可以是设置在第一导电层处的第一线图案VL_B，并且第二电极RME2的设置在第一堤BNL1上的部分可以在厚度方向上与第四电压线VL2叠置。在另一实施例中，即使省略了第二层间绝缘层IL2，使得第一电极RME1和第二电极RME2的部分直接设置在第一层间绝缘层IL1上，第一电极RME1和第二电极RME2也可以在其中它们不与第三导电层的其它线叠置的部分处直接设置在第一层间绝缘层IL1上。
设置在每个子像素PXn中的电极RME1和RME2可以设置在彼此间隔开的多个第一堤BNL1上。各个电极RME1和RME2可以设置在第一堤BNL1的在第一方向DR1上的一侧上，并且设置在第一堤BNL1的倾斜侧表面上。在实施例中，多个电极RME1和RME2中的每个的在第一方向DR1上测量的宽度可以小于第一堤BNL1中的每个的在第一方向DR1上测量的宽度。电极RME1和RME2中的每个可以设置为覆盖第一堤BNL1的至少一个侧表面，以反射从发光元件ED发射的光。
此外，在第一方向DR1上彼此间隔开的多个电极RME1和RME2之间的间隔可以小于第一堤BNL1之间的间隔。各个电极RME1和RME2的至少部分区域可以直接设置在第二层间绝缘层IL2上，使得各个电极RME1和RME2可以设置在同一平面上。
多个电极RME1和RME2可以电连接到发光元件ED。此外，多个电极RME1和RME2可以连接到第三导电层，使得用于从发光元件ED发射光的信号可以施加到多个电极RME1和RME2。第一电极RME1可以通过第一电极接触孔CTD电连接到第三导电层，并且第二电极RME2可以通过第二电极接触孔CTS电连接到第三导电层。例如，第一电极RME1可以通过形成在其中第一电极RME1与第二堤BNL2叠置的区域中的第一电极接触孔CTD与第二电容电极CSE2接触。第二电极RME2可以通过形成在其中第二电极RME2与第二堤BNL2叠置的区域中的第二电极接触孔CTS与第四电压线VL2接触。第一电极RME1可以通过第二电容电极CSE2电连接到第一晶体管T1以接收施加到其的第一电源电压，并且第二电极RME2可以通过第四电压线VL2电连接到第二电压线VSL以接收施加到其的第二电源电压。由于各个电极RME1和RME2针对每个子像素PXn分离，因此不同的子像素PXn的发光元件ED可以单独地发射光。
在附图中已经示出了第一电极接触孔CTD和第二电极接触孔CTS形成在与第二堤BNL2叠置的位置处，但是本公开不限于此，第一电极接触孔CTD和第二电极接触孔CTS的位置可以进行各种修改。例如，第一电极接触孔CTD和第二电极接触孔CTS可以位于被第二堤BNL2围绕的发射区域EMA中，并且在一些实施例中，可以形成更多数量的接触孔。
电极RME1和RME2中的每个可以包括具有高反射率的导电材料。例如，电极RME1和RME2中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者包括包含铝(Al)、镍(Ni)、镧(La)等的合金作为具有高反射率的材料。电极RME1和RME2中的每个可以在每个子像素PXn的向上方向上反射从发光元件ED发射并朝向第一堤BNL1的侧表面行进的光。
然而，本公开不限于此，并且电极RME1和RME2中的每个还可以包括透明导电材料。例如，电极RME1和RME2中的每个可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，电极RME中的每个可以具有其中堆叠有由透明导电材料制成的一个或更多个层和由具有高反射率的金属制成的一个或更多个层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的一个层。例如，电极RME1和RME2中的每个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
同时，如上面所描述的，第一电极RME1和第二电极RME2在子区域CBA中与另一子像素PXn的电极RME1和RME2分离。第二电极RME2可以在与其它邻近的子像素PXn分离之前通过形成在子区域CBA中的接触孔与第四电压线VL2接触。根据实施例，还可以包括形成在被第二堤BNL2围绕的子区域CBA中的第三电极接触孔CTV，并且可以包括设置在第三电极接触孔CTV内部的图案部分RP。在第二方向DR2上彼此邻近的其它子像素PXn的电极RME1和RME2可以通过在显示装置10的制造工艺之中形成彼此连接的单条电极线然后切割单条电极线的工艺而彼此分离。
电极线可以通过第三电极接触孔CTV以及第二电极接触孔CTS与第四电压线VL2接触。用于对准发光元件ED的信号可以施加到电极线和第四电压线VL2，并且施加到第四电压线VL2的信号可以通过第二电极接触孔CTS和第三电极接触孔CTV施加到电极线。在发光元件ED对准之后，可以执行将电极线彼此分离以使多个电极RME1和RME2彼此分离的工艺。在这样的工艺中，可以去除设置在第二层间绝缘层IL2上的一部分，并且由与构成第二电极RME2的材料相同的材料制成的图案部分RP可以保留在第三电极接触孔CTV内部。第三电极接触孔CTV是其中第二电压线VSL和第四电压线VL2彼此交叉的区域，并且可以设置在其中形成有第十一接触孔CT11的区域上。也就是说，第三电极接触孔CTV可以在厚度方向上与第十一接触孔CT11叠置。然而，本公开不限于此，并且可以省略第三电极接触孔CTV和图案部分RP，并且仅电极RME1和RME2可以以其中它们在子区域CBA中彼此分离的状态设置。
第一绝缘层PAS1设置在多个电极RME1和RME2以及第一堤BNL1上。第一绝缘层PAS1可以设置为覆盖第一堤BNL1、第一电极RME1和第二电极RME2，但是可以设置为使得第一电极RME1和第二电极RME2的上表面的部分被暴露。暴露各个电极RME1和RME2的上表面的设置在第一堤BNL1上的部分的开口可以形成在第一绝缘层PAS1中，并且接触电极CNE1和CNE2可以分别通过开口与电极RME1和RME2接触。
在示例性实施例中，第一绝缘层PAS1可以具有形成为使得其上表面的一部分在第一电极RME1与第二电极RME2之间凹陷的台阶。第一绝缘层PAS1设置为覆盖第一电极RME1和第二电极RME2，并且因此，可以在第一电极RME1与第二电极RME2之间形成为台阶状。然而，本公开不限于此。第一绝缘层PAS1可以使第一电极RME1和第二电极RME2彼此绝缘，同时保护第一电极RME1和第二电极RME2。此外，第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED与其它构件直接接触并被其它构件损坏。
第二堤BNL2可以设置在第一绝缘层PAS1上。第二堤BNL2可以在平面图中通过包括在第一方向DR1和第二方向DR2上延伸的部分而以格子图案设置。第二堤BNL2可以跨越各个子像素PXn之间的边界设置，以划分邻近的子像素PXn。此外，第二堤BNL2可以设置为围绕设置在每个子像素PXn中的发射区域EMA和子区域CBA，以划分发射区域EMA和子区域CBA。在第二堤BNL2的在第二方向DR2上延伸的部分中设置在发射区域EMA之间的部分可以具有比设置在子区域CBA之间的部分的宽度大的宽度。因此，子区域CBA之间的间隔可以小于发射区域EMA之间的间隔。
第二堤BNL2可以形成为具有比第一堤BNL1的高度大的高度。第二堤BNL2可以防止墨在显示装置10的制造工艺的喷墨印刷工艺中溢出到相邻的子像素PXn中，以使其中针对不同的子像素PXn中的每个分散有不同的发光元件ED的墨彼此分离，使得这些墨不彼此混合。一个第一堤BNL1跨越在第一方向DR1上彼此邻近的子像素PXn设置，并且因此，第二堤BNL2的在第二方向DR2上延伸的一部分可以设置在一个第一堤BNL1上。第二堤BNL2可以像第一堤BNL1一样包括聚酰亚胺(PI)，但不限于此。
发光元件ED可以设置在第一绝缘层PAS1上。多个发光元件ED可以设置为沿着各个电极RME1和RME2沿其延伸的第二方向DR2彼此间隔开，并且可以对准为彼此基本上平行。发光元件ED可以具有其中它们在一个方向上延伸的形状，并且各个电极RME1和RME2沿其延伸的方向和发光元件ED沿其延伸的方向可以彼此基本上垂直。然而，本公开不限于此，并且发光元件ED也可以设置为相对于各个电极RME1和RME2沿其延伸的方向倾斜。
发光元件ED可以包括掺杂为不同的导电类型的半导体层。发光元件ED可以包括多个半导体层，并且可以定向为使得其一端根据在电极RME1和RME2上产生的电场的方向面对特定方向。此外，发光元件ED可以包括发光层36(见图13)以发射特定波段的光。根据构成发光层36的材料，设置在每个子像素PXn中的发光元件ED可以发射不同的波段的光。然而，本公开不限于此，并且设置在每个子像素PXn中的发光元件ED可以发射同一颜色的光。
发光元件ED可以在第一堤BNL1之间设置在各个电极RME1和RME2上。例如，发光元件ED可以设置为使得其一端放置在第一电极RME1上，而其另一端放置在第二电极RME2上。发光元件ED的延伸长度可以大于第一电极RME1与第二电极RME2之间的间隔，并且发光元件ED的两端可以分别设置在第一电极RME1和第二电极RME2上。
同时，根据实施例，设置在电极RME1和RME2上的发光元件ED可以在厚度方向上与第一导电层的第一线图案VL_B叠置。第三导电层可以设置在第二层间绝缘层IL2下面，并且第三电压线VL1可以设置于在厚度方向上与发光元件ED叠置的区域中。然而，如稍后所描述的，在一些实施例中，可以省略第二层间绝缘层IL2，并且其上设置有发光元件ED的电极RME1和RME2可以与第三导电层设置在同一层处。第三电压线VL1可以包括设置在第一导电层处的第一线图案VL_B，使得可以确保其中电极RME1和RME2可以与第三导电层设置在同一层处的空间，并且第一线图案VL_B可以设置为与其中设置有发光元件ED的区域叠置。第一线图案VL_B设置在发光元件ED下面，使得第三电压线VL1被旁路并连接。因此，即使省略了第二层间绝缘层IL2，也可以在避开第三导电层的其它线的同时设置电极RME1和RME2。
发光元件ED可以包括在平行于第一基底SUB的上表面的方向上设置的多个层。显示装置10的发光元件ED可以设置为使得发光元件ED沿其延伸的一个方向平行于第一基底SUB，并且包括在发光元件ED中的多个半导体层可以沿着平行于第一基底SUB的上表面的方向顺序地设置。然而，本公开不限于此。在一些情况下，当发光元件ED具有另一结构时，多个层也可以在垂直于第一基底SUB的方向上设置。
发光元件ED的两端可以分别与接触电极CNE1和CNE2接触。绝缘膜38(见图13)未形成在发光元件ED的在发光元件ED沿其延伸的一个方向上的端表面上，并且半导体层中的一些被暴露，因此，暴露的半导体层可以分别与接触电极CNE1和CNE2接触。然而，本公开不限于此。在一些情况下，发光元件ED的绝缘膜38的至少部分区域被去除，并且绝缘膜38被去除，使得半导体层的两端的侧表面可以被部分地暴露。半导体层的暴露的侧表面也可以与接触电极CNE1和CNE2直接接触。
第二绝缘层PAS2可以部分地设置在发光元件ED上。作为示例，第二绝缘层PAS2设置为部分地围绕发光元件ED的外表面，并且设置为不覆盖发光元件ED的一端和另一端。稍后将描述的接触电极CNE1和CNE2可以分别与发光元件ED的未被第二绝缘层PAS2覆盖的两端接触。第二绝缘层PAS2的设置在发光元件ED上的部分可以设置为在平面图中在第一绝缘层PAS1上在第二方向DR2上延伸，以在每个子像素PXn内形成线型图案或岛状图案。第二绝缘层PAS2可以在显示装置10的制造工艺中固定发光元件ED，同时保护发光元件ED。
同时，可以在形成第二绝缘层PAS2之后执行切割工艺，该切割工艺用于在显示装置10的制造工艺之中通过形成电极线然后使电极线彼此分离来形成各个电极RME1和RME2。第二绝缘层PAS2不设置在子区域CBA中，并且可以仅设置在发射区域EMA中，并且仅电极RME1和RME2以及第一绝缘层PAS1可以设置在子区域CBA中。在子区域CBA中，电极RME1和RME2彼此间隔开，使得第二层间绝缘层IL2可以被暴露，并且第一绝缘层PAS1可以被分离并设置在分离的电极RME1和RME2上。如上面所描述的，第三电极接触孔CTV和图案部分RP可以设置在子区域CBA中，并且设置在第三电极接触孔CTV内部的图案部分RP的上表面可以被暴露。
多个接触电极CNE1和CNE2可以设置在第二绝缘层PAS2上。接触电极CNE1和CNE2中的第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极RME1和第二电极RME2的部分上。第一接触电极CNE1可以设置在第一电极RME1上，第二接触电极CNE2可以设置在第二电极RME2上，并且第一接触电极CNE1和第二接触电极CNE2中的每个可以具有其中第一接触电极CNE1和第二接触电极CNE2中的每个在第二方向DR2上延伸的形状。第一接触电极CNE1和第二接触电极CNE2可以在第一方向DR1上彼此间隔开并彼此面对，并且可以在每个子像素PXn的发射区域EMA中形成线型图案。
在一些实施例中，第一接触电极CNE1和第二接触电极CNE2的在一个方向上测量的宽度可以分别小于第一电极RME1和第二电极RME2的在所述一个方向上测量的宽度。第一接触电极CNE1和第二接触电极CNE2可以设置为覆盖第一电极RME1和第二电极RME2的上表面的部分，同时分别与发光元件ED的一端和另一端接触。
多个接触电极CNE1和CNE2可以分别与发光元件ED以及电极RME1和RME2接触。发光元件ED可以具有在发光元件ED的在它们沿其延伸的方向上的两个端表面上暴露的半导体层，并且第一接触电极CNE1和第二接触电极CNE2可以在半导体层在其上暴露的端表面上与发光元件ED接触。发光元件ED的一端可以通过第一接触电极CNE1电连接到第一电极RME1，并且发光元件ED的另一端可以通过第二接触电极CNE2电连接到第二电极RME2。
在附图中已经示出了一个第一接触电极CNE1和一个第二接触电极CNE2设置在一个子像素PXn中，但是本公开不限于此。第一接触电极CNE1和第二接触电极CNE2的数量可以根据设置在每个子像素PXn中的第一电极RME1和第二电极RME2的数量而改变。
接触电极CNE1和CNE2可以包括导电材料。例如，接触电极CNE1和CNE2可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，接触电极CNE1和CNE2可以包括透明导电材料，并且从发光元件ED发射的光可以透射通过接触电极CNE1和CNE2，然后朝向电极RME1和RME2行进。然而，本公开不限于此。
尽管未在附图中示出，但是覆盖接触电极CNE1和CNE2以及第二堤BNL2的绝缘层可以进一步设置在接触电极CNE1和CNE2以及第二堤BNL2上。绝缘层可以整个地设置在第一基底SUB上，以保护其它构件免受外部环境的影响。
上面所描述的第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。在示例性实施例中，第一绝缘层PAS1和第二绝缘层PAS2可以包括至少一种无机绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)或氮化铝(AlxNy))。可选择地，第一绝缘层PAS1和第二绝缘层PAS2可以包括至少一种有机绝缘材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯撑硫醚树脂、苯并环丁烯、卡多树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂)。然而，本公开不限于此。
根据实施例的显示装置10不仅包括连接到垫区域PDA的垫WPD的第一电压线VDL和第二电压线VSL，而且还包括电连接到第一电压线VDL和第二电压线VSL的第三电压线VL1和第四电压线VL2。在显示装置10中，用于驱动发光元件ED的电源电压施加到其的线可以在整个显示区域DPA中以网格结构设置。电源电压施加到其的线可以设置在电路层的最上层处，以连接到稍后描述的第一电极RME1和第二电极RME2。由于电路层包括晶体管T1、T2和T3的源/漏电极、数据线DTL和第五电压线VIL，因此可能难以确保足够的空间以使电源电压施加到其的线设置在包括晶体管T1、T2和T3的源/漏电极、数据线DTL和第五电压线VIL的第三导电层中。
然而，在根据实施例的显示装置10中，电源电压施加到其的线被分开地构造在第一导电层和第三导电层处，使得可以仅将最小空间分配给第三导电层并且可以设置电源电压线。由于连接到垫WPD的第一电压线VDL和第二电压线VSL形成为第一导电层，因此可以最小化形成图案时的空间限制，并且由于连接到各个电极RME1和RME2的第三电压线VL1或第四电压线VL2形成为第三导电层，因此电源电压可以传输到发光元件ED而没有短路问题。具体地，第一电压线VDL和第二电压线VSL形成为第一导电层，因此，第一电压线VDL和第二电压线VSL的厚度可以大于第三导电层的厚度，并且可以减小电源电压施加到其的线的电阻。在根据实施例的显示装置10中，通过将施加电源电压的线分开地设置在不同的导电层处，减少了电路层所需的导电层的数量，使得可以简化显示装置10的制造工艺。
图12是示出根据另一实施例的显示装置的一部分的剖视图。
参照图12，根据实施例的显示装置10还可以包括使第一接触电极CNE1和第二接触电极CNE2彼此绝缘的第三绝缘层PAS3。第三绝缘层PAS3可以设置在第二绝缘层PAS2上，并且第一接触电极CNE1可以设置在第三绝缘层PAS3上。与图11的实施例不同，在本实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层处，并且可以通过第三绝缘层PAS3彼此绝缘。此外，显示装置10还包括第三绝缘层PAS3，因此，第二绝缘层PAS2的布置可以部分地改变。
第二绝缘层PAS2可以部分地设置在第一堤BNL1和第二堤BNL2上，同时围绕发光元件ED。第二绝缘层PAS2的一部分可以在第一堤BNL1上直接设置在第一绝缘层PAS1上，并且第二绝缘层PAS2的另一部分可以直接设置在第二堤BNL2上。这样的第二绝缘层PAS2可以通过将第二绝缘层PAS2整个地设置在第一绝缘层PAS1和第二堤BNL2上，然后去除第二绝缘层PAS2以暴露发光元件ED的两端的工艺来形成。
第三绝缘层PAS3可以设置在第二接触电极CNE2上。此外，第三绝缘层PAS3也可以设置在除了其中设置有第二接触电极CNE2的区域之外的第二绝缘层PAS2上。第三绝缘层PAS3可以通过将第三绝缘层PAS3设置在第一绝缘层PAS1、第二绝缘层PAS2和第二堤BNL2上，同时覆盖第二接触电极CNE2，然后去除第三绝缘层PAS3以暴露发光元件ED的一端的工艺来形成。
图13是根据实施例的发光元件的示意图。
发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有微米单位或纳米单位的尺寸并且由无机材料或无机半导体制成的无机发光二极管。无机发光二极管可以在其中当在彼此面对的两个电极之间沿特定方向形成电场时形成极性的两个电极之间对准。发光元件ED可以通过形成在两个电极上的电场在两个电极之间对准。
根据实施例的发光元件ED可以具有其中其在一个方向上延伸的形状。发光元件ED可以具有诸如杆形状、线形状或管形状的形状。在示例性实施例中，发光元件ED可以具有圆柱形形状或杆形状。然而，发光元件ED不限于具有上面所描述的形状，并且可以具有各种形状。例如，发光元件ED可以具有诸如立方体形状、长方体形状或六棱柱形状的多边形棱柱形状，或者具有其中其在一个方向上延伸并且具有部分倾斜的外表面的形状。包括在稍后将描述的发光元件ED中的多个半导体层可以具有其中它们沿着一个方向顺序地设置或堆叠的结构。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部电源施加的电信号以发射特定波段的光。
参照图13，发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。作为示例，当发光元件ED发射蓝色波段的光时，第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。作为示例，第一半导体层31可以掺杂有可以是Si、Ge、Sn等的n型掺杂剂。在示例性实施例中，第一半导体层31可以由掺杂有n型Si的n-GaN制成。第一半导体层31的长度可以在1.5μm至5μm的范围内，但不限于此。
第二半导体层32设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体，并且作为示例，当发光元件ED发射蓝色波段或绿色波段的光时，第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。作为示例，第二半导体层32可以掺杂有可以是Mg、Zn、Ca、Ba等的p型掺杂剂。在示例性实施例中，第二半导体层32可以由掺杂有p型Mg的p-GaN制成。第二半导体层32的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，已经在图13中示出了第一半导体层31和第二半导体层32中的每个被构造为一层，但是本公开不限于此。根据一些实施例，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个还可以包括更多数量的层(例如，覆层或拉伸应变势垒减小(TSBR)层)。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，发光层36可以具有其中多个量子层和阱层交替地堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合来发射光。作为示例，当发光层36发射蓝色波段的光时，发光层36可以包括诸如AlGaN或AlGaInN的材料。具体地，当发光层36具有多量子阱结构(即，其中量子层和阱层交替地堆叠的结构)时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。在示例性实施例中，发光层36可以包括AlGaInN作为量子层的材料和AlInN作为阱层的材料，以发射具有在450nm至495nm的范围内的中心波段的蓝光。
然而，本公开不限于此，并且发光层36可以具有其中具有大的带隙能量的半导体材料和具有小的带隙能量的半导体材料交替地堆叠的结构，并且可以根据发射光的波段包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波段的光，并且在一些情况下，发光层36也可以发射红色波段或绿色波段的光。发光层36的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，从发光层36发射的光不仅可以在长度方向上发射到发光元件ED的外表面，而且还可以发射到发光元件ED的两个侧表面。从发光层36发射的光的方向不限于一个方向。
电极层37可以是欧姆接触电极。然而，本公开不限于此，并且电极层37也可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。在图11中已经示出了发光元件ED包括一个电极层37，但是本公开不限于此。在一些情况下，发光元件ED可以包括更多数量的电极层37，或者可以省略电极层37。即使电极层37的数量改变或发光元件ED还包括另一结构，稍后将提供的发光元件ED的描述也可以同样适用。
根据实施例，当发光元件ED电连接到显示装置10中的电极或接触电极时，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括具有导电性的金属。电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。电极层37可以包括掺杂有n型或p型掺杂剂的半导体材料。然而，本公开不限于此。
绝缘膜38设置为围绕多个半导体层和电极层的外表面。在示例性实施例中，绝缘膜38可以设置为至少围绕发光层36的外表面，并且可以在发光元件ED沿其延伸的一个方向上延伸。绝缘膜38可以用于保护这些构件。作为示例，绝缘膜38可以形成为围绕这些构件的侧表面部分，但是可以形成为暴露发光元件ED的在长度方向上的两端。
在图13中已经示出了绝缘膜38形成为在发光元件ED的长度方向上延伸以覆盖第一半导体层31至电极层37的侧表面，但是本公开不限于此。绝缘膜38可以仅覆盖发光层36和半导体层中的一些的外表面，或者仅覆盖电极层37的外表面的一部分，使得电极层37的外表面可以部分地暴露。此外，绝缘膜38也可以形成为使得其上表面在与发光元件ED的至少一端相邻的区域中的剖面是圆形的。
绝缘膜38的厚度可以在10nm至1.0μm的范围内，但不限于此。绝缘膜38的厚度可以优选为约40nm。
绝缘膜38可以包括具有绝缘性质的材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlxOy))。因此，可以防止当发光层36与电信号通过其传输到发光元件ED的电极直接接触时可能发生的电短路。此外，绝缘膜38保护包括发光层36的发光元件ED的外表面，并且因此可以防止发光效率的降低。
此外，在一些实施例中，可以对绝缘膜38的外表面进行表面处理。发光元件ED可以以其中它们分散在预定的墨中的状态喷射到电极上并在电极上对准。在此，为了将发光元件ED保持在其中发光元件ED被分散而不与墨中的其它相邻的发光元件ED聚集的状态，可以对绝缘膜38的表面执行疏水处理或亲水处理。
发光元件ED的长度h可以在1μm至10μm或2μm至6μm的范围内，并且优选地为3μm至5μm。此外，发光元件ED的直径可以在30nm至700nm的范围内，并且发光元件ED的长宽比可以为1.2至100。然而，本公开不限于此，并且包括在显示装置10中的多个发光元件ED也可以根据发光层36之间的组成的差异而具有不同的直径。优选地，发光元件ED的直径可以是约500nm。
在下文中，将进一步参照其它附图描述根据实施例的显示装置10的制造工艺。
图14至图19是顺序地示出根据实施例的显示装置的制造工艺的剖视图。设置在各个层处的构件的结构或构件之间的布置关系与上面描述的设置在各个层处的构件的结构或构件之间的布置关系相同，因此，将基于图11的剖面参照以下附图详细描述各个层的堆叠顺序。
首先，参照图14，准备第一基底SUB，并且在第一基底SUB上形成第一导电层。第一导电层可以包括第一电压线VDL、第二电压线VSL、下部金属层BML和电压分布线IDL以及第一线图案VL_B。可以通过形成包括构成第一导电层的材料的层，然后通过对该层进行显影和曝光的工艺对该层进行图案化来形成第一导电层。在图14中已经示出了其中仅设置有第一线图案VL_B的一部分，但是第一线图案VL_B可以与第一电压线VDL、第二电压线VSL、电压分布线IDL和下部金属层BML同时形成。
接下来，参照图15和图16，在第一导电层上堆叠缓冲层BL、半导体层、第一栅极绝缘层GI、第二导电层、第一层间绝缘层IL1、第三导电层和第二层间绝缘层IL2以形成电路层。可以分别在单独的工艺中顺序地形成这些层。可以通过形成包括构成半导体层、第二导电层和第三导电层的材料的层，然后通过对该层进行显影和曝光的工艺对该层进行图案化来形成这些层之中的半导体层、第二导电层和第三导电层。可以在形成第三导电层之前执行形成穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的部分的多个接触孔CT1至CT11的工艺。
第二层间绝缘层IL2可以设置为覆盖第三导电层，并且可以形成穿透第二层间绝缘层IL2以暴露第三导电层的部分的电极接触孔CTD、CTS和CTV。形成电极接触孔CTD、CTS和CTV的工艺可以作为形成第二层间绝缘层IL2以覆盖第三导电层和第一层间绝缘层IL1两者，然后穿透第二层间绝缘层IL2的部分的单独的工艺来执行。由于显示装置10的电路层除了第一导电层至第三导电层之外还包括半导体层，因此用于形成电路层的图案化工艺可以执行四次，并且形成穿透多个绝缘层的接触孔的工艺可以执行两次。
然而，本公开不限于此，并且在一些实施例中，也可以通过半色调掩模或狭缝掩模在一个图案化工艺中同时形成第二层间绝缘层IL2和电极接触孔CTD、CTS和CTV。在这种情况下，同时执行形成电极接触孔CTD、CTS和CTV的工艺和形成第二层间绝缘层IL2的工艺，因此，显示装置10的制造工艺之中的形成接触孔的工艺的数量可以减少一次。
接下来，参照图17，在第二层间绝缘层IL2上形成多个第一堤BNL1。第一堤BNL1可以通过以下工艺形成：堆叠包括有机绝缘材料的有机绝缘材料层，在有机绝缘材料层上形成光致抗蚀剂，然后对有机绝缘材料层进行曝光和显影。第一堤BNL1可以形成为暴露第二层间绝缘层IL2的上表面的一部分。在其中第二层间绝缘层IL2被暴露的区域中，可以设置电极RME1和RME2，或者可以设置第二堤BNL2。
接下来，参照图18，在第一堤BNL1上形成多个电极RME1和RME2、第一绝缘层PAS1和第二堤BNL2。可以以与上面所描述的形成第一导电层至第三导电层的工艺基本上相同的方式来形成电极RME1和RME2。可以通过在第一堤BNL1上形成包括构成电极RME1和RME2的材料的层然后对该层进行图案化的工艺来形成电极RME1和RME2。
在第一绝缘层PAS1形成为覆盖多个电极RME1和RME2以及第一堤BNL1之后，可以执行在第一绝缘层PAS1中形成暴露电极RME1和RME2的上表面的部分的开口的工艺。可以以与形成电路层的多个接触孔CT1至CT11的工艺相同的方式执行该工艺。可以以与形成第一堤BNL1的工艺基本上相同的方式来形成第二堤BNL2。
接下来，参照图19，在第一绝缘层PAS1上设置发光元件ED，然后形成第二绝缘层PAS2。在实施例中，发光元件ED可以以其中它们分散在墨中的状态准备，并且可以通过喷墨印刷工艺喷射到发射区域EMA上。第二堤BNL2可以防止墨溢出到其它邻近的子像素PXn的发射区域EMA中。当墨喷射到发射区域EMA上时，对准信号施加到各个电极RME1和RME2，以在电极RME1和RME2上产生电场。分散在墨中的发光元件ED通过电场接收介电泳力，使得发光元件ED的两端可以设置在不同的电极RME1和RME2上，同时发光元件ED的位置和对准方向改变。
当设置发光元件ED时，形成固定发光元件ED的第二绝缘层PAS2。第二绝缘层PAS2可以通过以下工艺形成：形成包括绝缘材料的层以覆盖发射区域EMA中的第一绝缘层PAS1和发光元件ED，然后去除层使得发光元件ED的两端被暴露。同样在形成第二绝缘层PAS2的工艺中，图案化工艺可以执行一次。
最后，尽管未在附图中示出，但是可以在第二绝缘层PAS2和发光元件ED上形成接触电极CNE1和CNE2，以制造显示装置10。类似于电极RME1和RME2，也可以通过形成包括构成接触电极的材料的层，然后执行对该层进行曝光和显影的图案化工艺来形成接触电极CNE1和CNE2。通过上面的工艺，可以制造包括电路层和显示元件层的显示装置10。
可以通过执行六次用于形成第一堤BNL1、第一绝缘层PAS1、电极RME1和RME2、第二堤BNL2、第二绝缘层PAS2以及接触电极CNE1和CNE2的图案化工艺作为形成设置在电路层上的显示元件层的工艺来制造显示装置10。由于可以通过执行四次图案化工艺并执行两次形成接触孔的工艺来形成显示装置10的电路层，因此可以通过执行总共十二次图案化工艺来制造根据实施例的显示装置10。
然而，本公开不限于此，并且一些层可以被省略或可以与其它层在同一工艺中形成，使得显示装置10的制造工艺的数量可以进一步减少。在下文中，将参照其它附图描述显示装置10的其它实施例。
图20是示出根据另一实施例的显示装置的部分剖面的剖视图。
参照图20，在根据实施例的显示装置10_1中，第二层间绝缘层IL2和第一堤BNL1_1可以形成为彼此成一体。在显示装置10_1中，形成第二层间绝缘层IL2的工艺可以用形成第一堤BNL1_1的工艺代替。第一堤BNL1_1可以直接设置在第三导电层和第一层间绝缘层IL1上。本实施例与图11的实施例的不同之处在于：第二层间绝缘层IL2与第一堤BNL1_1成一体。
作为形成第一堤BNL1_1的工艺，可以执行在第三导电层和第一层间绝缘层IL1上形成包括有机绝缘材料的层，然后对该层进行部分地图案化的工艺。第一堤BNL1_1可以被图案化，使得其在发射区域EMA中的一部分具有小的高度，并且对应的区域的第一堤BNL1_1可以形成为使得其侧表面倾斜。第一堤BNL1_1的一部分可以凹陷以具有小的高度，并且发光元件ED可以设置在第一堤BNL1_1的凹陷部分中。此外，在形成第一堤BNL1_1的工艺中，电极接触孔CTD、CTS和CTV可以与形成其中设置有发光元件ED的一部分同时形成。第一堤BNL1_1可以通过形成包括有机绝缘材料的层然后对该层进行图案化来形成，或者可以通过半色调掩模或狭缝掩模在一个工艺中形成。
在本实施例中，第二层间绝缘层IL2和第一堤BNL1_1形成为彼此成一体，因此，显示装置10_1的制造工艺的数量可以减少一次，使得可以通过执行总共十一次图案化工艺来制造显示装置10_1。
图21是示出根据又一实施例的显示装置的部分剖面的剖视图。
参照图21，在根据实施例的显示装置10_2中，省略了第二层间绝缘层IL2，使得第一堤BNL1_2可以直接设置在第三导电层和第一层间绝缘层IL1上，但是可以设置为暴露第一层间绝缘层IL1的上表面的一部分。多个电极RME1_2和RME2_2以及第一绝缘层PAS1可以直接设置在暴露的第一层间绝缘层IL1上，并且发光元件ED可以设置在多个电极RME1_2和RME2_2以及第一绝缘层PAS1上。本实施例与上述实施例的不同之处在于：省略了第二层间绝缘层IL2，使得第一堤BNL1_2直接设置在第一层间绝缘层IL1上。
与图20的实施例不同，与第一堤BNL1_2成一体的层不设置在其中设置有发光元件ED的区域中，并且第一电极RME1_2和第二电极RME2_2以及第一绝缘层PAS1可以直接设置在第一层间绝缘层IL1上。此外，第三导电层的线不设置在其中设置有发光元件ED的区域中，并且第三电压线VL1的第一线图案VL_B可以在厚度方向上与发光元件ED叠置。即使省略了第二层间绝缘层IL2，电极RME1_2和RME2_2以及第一绝缘层PAS1也可以直接设置在第一层间绝缘层IL1上，同时避开第三导电层的线。第一堤BNL1_2的高度减小，因此，显示装置10_2的厚度可以进一步减小。
图22是示出根据又一实施例的显示装置的部分剖面的剖视图。
参照图22，在根据实施例的显示装置10_3中，省略了第一绝缘层PAS1，并且发光元件ED可以直接设置在第一电极RME1_3和第二电极RME2_3上。因为设置了第一绝缘层PAS1，所以第一接触电极CNE1_3和第二接触电极CNE2_3也可以在第一堤BNL1_3的倾斜的侧表面上与相应的电极RME1_3和RME2_3接触。本实施例与图21的实施例的不同之处在于：省略了第一绝缘层PAS1。由于除了第二层间绝缘层IL2之外还省略了第一绝缘层PAS1，因此显示装置10_3的制造工艺的数量减少了一次，使得可以通过执行总共十次图案化工艺来制造显示装置10_3。在下文中，将省略重复的描述。
图23是示出根据又一实施例的显示装置的一个子像素的平面图。图24是沿着图23的线Q9-Q9'截取的剖视图。
参照图23和图24，根据实施例的显示装置10_4可以包括更多数量的电极RME1_4和RME2_4以及接触电极CNE1_4、CNE2_4和CNE3_4。每个子像素PXn包括两个第一电极RME1_4和两个第二电极RME2_4，因此，可以包括布置在不同的位置处的多个发光元件ED1和ED2。本实施例与图11的实施例的不同之处在于：设置在每个子像素PXn中的电极RME1_4和RME2_4的数量和结构以及接触电极CNE1_4、CNE2_4和CNE3_4的布置。在下文中，将省略重复的描述，并且将主要描述与上面所描述的内容不同的内容。
第一堤BNL1可以包括具有不同的宽度的第一子堤BNL_A和第二子堤BNL_B。第一子堤BNL_A可以具有与根据其它实施例的显示装置10的第一堤BNL1的形状基本上相同的形状，并且第二子堤BNL_B可以设置在第一子堤BNL_A之间。第二子堤BNL_B可以在子像素PXn的发射区域EMA的中心部分处在第二方向DR2上延伸。第二子堤BNL_B可以具有比第一子堤BNL_A的宽度小的宽度，并且可以在第一子堤BNL_A之间设置为与第一子堤BNL_A间隔开。
第一电极RME1_4设置在第一子堤BNL_A上，并且设置为在第二方向DR2上延伸。第一电极RME1_4可以包括在第二方向DR2上延伸并且具有比其它部分的宽度大的宽度的扩展部分RM_S、在从第一方向DR1和第二方向DR2倾斜的方向上延伸的弯曲部分RM_D以及将弯曲部分RM_D和扩展部分RM_S彼此连接的延伸部分RM_E。第一电极RME1_4大体上可以具有其中其在第二方向DR2上延伸的形状，但是可以部分地具有其中其具有较大的宽度或在从第二方向DR2倾斜的方向上弯曲的形状。设置在每个子像素PXn中的第一电极RME1_4可以相对于发射区域EMA的中心部分具有对称结构，并且多个第二电极RME2_4可以在第一电极RME1_4之间设置为与第一电极RME1_4间隔开。
第一电极RME1_4的扩展部分RM_S可以具有比其它部分的宽度大的宽度。扩展部分RM_S可以在子像素PXn的发射区域EMA内设置在第一子堤BNL_A上，可以在第二方向DR2上延伸，并且可以与第二电极RME2_4间隔开。第一电极RME1_4可以包括扩展部分RM_S，并且与其它部分相比，可以在扩展部分RM_S中与第二电极RME2_4更相邻地设置，并且发光元件ED可以设置在第一电极RME1_4的扩展部分RM_S和第二电极RME2_4上。
延伸部分RM_E可以分别连接到扩展部分RM_S的在第二方向DR2上的两侧。延伸部分RM_E可以连接到扩展部分RM_S，并且可以跨越每个子像素PXn的发射区域EMA和第二堤BNL2设置。延伸部分RM_E可以具有比扩展部分RM_S的宽度小的宽度。各个延伸部分RM_E的在第二方向DR2上延伸的一侧可以在同一线上连接到扩展部分RM_S的在第二方向DR2上延伸的一侧。例如，扩展部分RM_S和延伸部分RM_E的两侧中的相对于发射区域EMA的中心在外侧处的扩展部分RM_S和延伸部分RM_E的一侧可以延伸并彼此连接。
具有相对大的宽度的接触部分RM_C可以形成于在发射区域EMA的上侧上设置的延伸部分RM_E中。接触部分RM_C与第二堤BNL2叠置，使得可以形成第一电极接触孔CTD。然而，接触部分RM_C可以仅形成于在每个子像素PXn中设置的第一电极RME1_4中的任何一个中，并且可以不形成在第一电极RME1_4中的另一个中。
弯曲部分RM_D连接到延伸部分RM_E。弯曲部分RM_D可以在发射区域EMA的上侧上连接到延伸部分RM_E，并且跨越第二堤BNL2和子区域CBA设置，或者可以设置在发射区域EMA的下侧上，并且跨越与在第二方向DR2上邻近的子像素PXn的边界设置。弯曲部分RM_D可以朝向从第二方向DR2倾斜的方向(例如，子像素PXn的中心)弯曲。
第二电极RME2_4可以具有与图7的实施例的第二电极RME2的形状类似的形状，并且多个第二电极RME2_4(例如，两个第二电极RME2_4)可以设置在第一电极RME1_4之间。多个第二电极RME2_4可以设置在第二子堤BNL_B的在第一方向DR1上的两侧上并且彼此间隔开。作为第二电极RME2_4中的任何一个的设置在右侧上的第二电极RME2_4可以具有形成在与第二堤BNL2叠置的部分处的接触部分RM_C，并且接触部分RM_C可以通过第二电极接触孔CTS连接到第四电压线VL2。
第一电极RME1_4与第二电极RME2_4之间的间隔可以根据第一电极RME1_4的部分而改变。例如，扩展部分RM_S与第二电极RME2_4之间的间隔可以小于延伸部分RM_E与弯曲部分RM_D之间的间隔。然而，本公开不限于此。
发光元件ED的两端设置在第一电极RME1_4的扩展部分RM_S和第二电极RME2_4上。发光元件ED的两端中的其处设置有第二半导体层32的发光元件ED的一端可以分别设置在第一电极RME1_4上。因此，发光元件ED可以包括于设置在子像素PXn的中心的左侧上的电极RME1_4和RME2_4之间的第一发光元件ED1以及于设置在子像素PXn的中心的右侧上的电极RME1_4和RME2_4之间的第二发光元件ED2。在每个子像素PXn中，第一发光元件ED1和第二发光元件ED2的一端所指向的方向可以彼此相反。
显示装置10包括更大数量的电极RME1_4和RME2_4，因此，可以包括更大数量的接触电极CNE1_4、CNE2_4和CNE3_4。
在示例性实施例中，接触电极CNE1_4、CNE2_4和CNE3_4可以包括设置在第一电极RME1_4中的任何一个上的第一接触电极CNE1_4、设置在第二电极RME2_4中的任何一个上的第二接触电极CNE2_4以及设置在第一电极RME1_4中的另一个和第二电极RME2_4中的另一个上并围绕第二接触电极CNE2_4的第三接触电极CNE3_4。
第一接触电极CNE1_4设置在第一电极RME1_4中的任何一个上。例如，第一接触电极CNE1_4设置在第一电极RME1_4的其上设置有第一发光元件ED1的一端的扩展部分RM_S上。第一接触电极CNE1_4可以与第一电极RME1_4的扩展部分RM_S和第一发光元件ED1的一端中的每个接触。第二接触电极CNE2_4设置在第二电极RME2_4中的任何一个上。例如，第二接触电极CNE2_4设置在其上设置有第二发光元件ED2的另一端的第二电极RME2_4上。第二接触电极CNE2_4可以与第二电极RME2_4和第二发光元件ED2的另一端中的每个接触。第一接触电极CNE1_4和第二接触电极CNE2_4可以分别与其中形成有第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4接触。第一接触电极CNE1_4可以与通过第一电极接触孔CTD电连接到第一晶体管T1的第一电极RME1_4接触，并且第二接触电极CNE2_4可以与通过第二电极接触孔CTS电连接到第二电压线VSL的第二电极RME2_4接触。第一接触电极CNE1_4和第二接触电极CNE2_4可以将从第一晶体管T1或第二电压线VSL施加的电信号传输到发光元件ED1和ED2。如上面所描述的，第一接触电极CNE1_4和第二接触电极CNE2_4彼此基本上相同。
其中未形成第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4进一步设置在每个子像素PXn中。这些电极RME1_4和RME2_4可以是电信号从第一晶体管T1或第二电压线VSL不直接施加到其的电极。然而，第三接触电极CNE3_4可以设置在其中未形成第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4上，并且传输到发光元件ED1和ED2的电信号可以流过第三接触电极CNE3_4。
第三接触电极CNE3_4可以设置在其中未形成第一电极接触孔CTD和第二电极接触孔CTS的第一电极RME1_4和第二电极RME2_4上，并且可以设置为围绕第二接触电极CNE2_4。第三接触电极CNE3_4可以通过包括在第二方向DR2上延伸的部分和将这些部分彼此连接并在第一方向DR1上延伸的部分来围绕第二接触电极CNE2_4。第三接触电极CNE3_4的在第二方向DR2上延伸的部分可以分别设置在其中未形成第一电极接触孔CTD和第二电极接触孔CTS的第一电极RME1_4和第二电极RME2_4上，以与发光元件ED1和ED2接触。例如，第三接触电极CNE3_4的设置在第二电极RME2_4上的部分可以与第一发光元件ED1的另一端接触，并且第三接触电极CNE3_4的设置在第一电极RME1_4上的部分可以与第二发光元件ED2的一端接触。此外，第三接触电极CNE3_4的设置在其中未形成第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4上的部分可以通过穿透第一绝缘层PAS1的开口分别与其中未形成第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4接触。即使其中未形成第一电极接触孔CTD和第二电极接触孔CTS的电极RME1_4和RME2_4未连接到第三导电层，也可以防止它们以浮置状态设置。第三接触电极CNE3_4的在第一方向DR1上延伸的部分可以与其中形成有第二电极接触孔CTS的第二电极RME2_4叠置，但是第一绝缘层PAS1设置在第三接触电极CNE3_4的在第一方向DR1上延伸的部分与第二电极RME2_4之间，使得第三接触电极CNE3_4的在第一方向DR1上延伸的部分和第二电极RME2_4可以彼此不直接连接。
从第一接触电极CNE1_4传输到第一发光元件ED1的一端的电信号传输到与第一发光元件ED1的另一端接触的第三接触电极CNE3_4。第三接触电极CNE3_4可以将电信号传输到第二发光元件ED2的一端，并且电信号可以通过第二接触电极CNE2_4传输到第二电极RME2_4。因此，用于发光元件ED的发光的电信号仅传输到一个第一电极RME1_4和一个第二电极RME2_4，并且第一发光元件ED1和第二发光元件ED2可以通过第三接触电极CNE3_4彼此串联连接。
图25是示出根据又一实施例的显示装置的一个子像素的平面图。
参照图25，在根据实施例的显示装置10_5中，第一电极RME1_5可以进一步包括具有与其它部分的宽度相同的宽度的延伸部分RM_E1和RM_E2而没有扩展部分RM_S。第一电极RME1_5与图23的实施例的第一电极RME1_4的不同之处在于：其包括第一延伸部分RM_E1、面对第二电极RME2_5并设置在第一子堤BNL_A上的第二延伸部分RM_E2以及将第一延伸部分RM_E1和第二延伸部分RM_E2彼此连接的连接部分RM_B。根据本实施例的显示装置10_5与根据图23的实施例的显示装置10_4的不同之处在于：第一电极RME1_5形成为具有均匀的宽度而没有扩展部分RM_S，并且具有其中其包括多个延伸部分RM_E1和RM_E2以及连接部分RM_B的形状。第一延伸部分RM_E1和第二延伸部分RM_E2可以设置为在第二方向DR2上延伸，但是彼此不平行并且可以交错，并且连接部分RM_B可以在第一方向DR1上延伸并且将第一延伸部分RM_E1和第二延伸部分RM_E2彼此连接。第二电极RME2_5与第一电极RME1_5的第二延伸部分RM_E2之间的间隔可以小于第一电极RME1_5的其它部分与第二电极RME2_5之间的间隔，并且发光元件ED可以设置在第一电极RME1_5的第二延伸部分RM_E2和第二电极RME2_5上。其它结构与图23的实施例的结构相同，并且因此将省略其详细描述。
在结束详细描述中，本领域技术人员将理解的是，在基本上不脱离发明的原理的情况下，可以对优选的实施例进行许多变化和修改。因此，发明的所公开的优选的实施例仅在一般性和描述性含义上使用，而不是为了限制的目的。

Claims (22)

1.一种显示装置，所述显示装置包括：
第一基底；
第一导电层，包括设置在所述第一基底上的第一电压线和第二电压线；
第一晶体管，设置在所述第一导电层上并且电连接到所述第一电压线；
多个第一堤，设置在所述第一晶体管上并且彼此间隔开；
第一电极和第二电极，所述第一电极设置在所述第一堤上并且电连接到所述第一晶体管，所述第二电极设置在所述第一堤上并且电连接到所述第二电压线；
多个发光元件，设置在所述第一电极和所述第二电极上；以及
第一接触电极和第二接触电极，所述第一接触电极与所述多个发光元件的一端接触并且设置在所述第一电极上，所述第二接触电极与所述多个发光元件的另一端接触并且设置在所述第二电极上。
2.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极分别设置在彼此不同的所述多个第一堤上，并且设置为彼此间隔开，并且
所述多个发光元件设置在彼此间隔开的所述多个第一堤之间。
3.根据权利要求2所述的显示装置，其中，所述多个发光元件直接设置在所述第一电极和所述第二电极上。
4.根据权利要求2所述的显示装置，所述显示装置还包括设置在所述第一电极和所述第二电极上的第一绝缘层，
其中，所述多个发光元件直接设置在所述第一绝缘层上。
5.根据权利要求4所述的显示装置，其中，所述第一接触电极通过穿透所述第一绝缘层并且使所述第一电极的上表面的一部分暴露的开口与所述第一电极接触，并且
所述第二接触电极通过穿透所述第一绝缘层并且使所述第二电极的上表面的一部分暴露的另一开口与所述第二电极接触。
6.根据权利要求2所述的显示装置，所述显示装置还包括暴露所述多个发光元件的一端和另一端并且设置在所述多个发光元件上的绝缘层，并且
其中，所述第一接触电极和所述第二接触电极中的每个的一侧设置在所述绝缘层上。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
缓冲层，设置在所述第一导电层上；
半导体层，设置在所述缓冲层上并且包括所述第一晶体管的第一有源层；
第一栅极绝缘层，设置在所述半导体层上；
第二导电层，设置在所述第一栅极绝缘层上并且包括所述第一晶体管的第一栅电极；
第一层间绝缘层，设置在所述第二导电层上；以及
第三导电层，设置在所述第一层间绝缘层上并且包括所述第一晶体管的源电极和漏电极。
8.根据权利要求7所述的显示装置，所述显示装置还包括：
第三电压线，包括与所述第一导电层设置在同一层处的第一线图案和与所述第三导电层设置在同一层处并且与所述第一线图案接触的第二线图案；以及
第四电压线，与所述第三导电层设置在同一层处。
9.根据权利要求8所述的显示装置，其中，所述第二线图案通过穿透所述缓冲层、所述第一栅极绝缘层和所述第一层间绝缘层的接触孔与所述第一线图案接触，并且
所述第四电压线通过穿透所述缓冲层、所述第一栅极绝缘层和所述第一层间绝缘层的接触孔与所述第二电压线直接接触。
10.根据权利要求9所述的显示装置，其中，所述第二电极与所述第四电压线接触。
11.根据权利要求8所述的显示装置，所述显示装置还包括与所述第三导电层设置在同一层处的第一导电图案，
其中，所述第一导电图案通过穿透所述缓冲层、所述第一栅极绝缘层和所述第一层间绝缘层的接触孔与所述第一线图案和所述第一电压线中的每者接触。
12.根据权利要求8所述的显示装置，其中，所述第一线图案设置为在厚度方向上与所述多个发光元件叠置。
13.根据权利要求7所述的显示装置，其中，所述多个第一堤直接设置在所述第一层间绝缘层上。
14.根据权利要求13所述的显示装置，其中，所述第一电极和所述第二电极的至少部分直接设置在所述第一层间绝缘层上。
15.根据权利要求7所述的显示装置，所述显示装置还包括设置在所述第三导电层与所述多个第一堤之间的第二层间绝缘层，
其中，所述第二层间绝缘层包括氮化硅(SiNx)。
16.一种显示装置，所述显示装置包括：
第一电压线和第二电压线，在第一方向上延伸并且在第二方向上彼此间隔开；
第三电压线和第四电压线，在所述第二方向上延伸，在所述第一方向上彼此间隔开，并且分别与所述第一电压线和所述第二电压线交叉；
第一电极和第二电极，所述第一电极在所述第二方向上延伸并且与所述第三电压线部分地叠置，所述第二电极在所述第二方向上延伸，与所述第四电压线部分地叠置，并且在所述第一方向上与所述第一电极间隔开；
多个发光元件，设置在所述第一电极和所述第二电极上并且在所述第二方向上彼此间隔开；以及
第一接触电极和第二接触电极，所述第一接触电极在所述第二方向上延伸，设置在所述第一电极上并且与所述多个发光元件的一端接触，所述第二接触电极在所述第二方向上延伸，设置在所述第二电极上并且与所述多个发光元件的另一端接触，
其中，所述第一接触电极电连接到所述第一电压线，并且所述第二接触电极电连接到所述第二电压线。
17.根据权利要求16所述的显示装置，其中，所述第一电压线和所述第二电压线形成为设置在与所述第四电压线不同的层处的导电层。
18.根据权利要求17所述的显示装置，其中，所述第三电压线包括在所述第一电压线与所述第二电压线之间在所述第二方向上延伸的第一线图案以及在所述第二方向上延伸，与所述第一线图案部分地叠置并且横跨所述第一电压线和所述第二电压线的第二线图案，并且
所述第一线图案和所述第二线图案彼此直接连接。
19.根据权利要求17所述的显示装置，其中，所述第四电压线在与所述第二电压线交叉的部分处与所述第二电压线直接接触。
20.根据权利要求16所述的显示装置，所述显示装置还包括：
第一扫描线和第二扫描线，分别设置在所述第一电压线与所述第二电压线之间并且在所述第一方向上延伸；以及
数据线和第五电压线，设置为在所述第一方向上与所述第三电压线间隔开并且在所述第二方向上延伸。
21.根据权利要求16所述的显示装置，其中，所述第一电极包括延伸部分和扩展部分，所述延伸部分在所述第二方向上延伸，所述扩展部分连接到所述延伸部分并且具有比所述延伸部分的宽度大的宽度，并且所述多个发光元件设置在所述扩展部分上。
22.根据权利要求16所述的显示装置，其中，所述第一电极包括在所述第二方向上延伸并交错的第一延伸部分和第二延伸部分以及将所述第一延伸部分和所述第二延伸部分彼此连接并且在所述第一方向上延伸的连接部分，并且
所述多个发光元件设置在所述第二延伸部分和所述第二电极上。
CN202180063585.XA 2020-09-16 2021-09-07 显示装置 Pending CN116195060A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200118871A KR20220037015A (ko) 2020-09-16 2020-09-16 표시 장치
KR10-2020-0118871 2020-09-16
PCT/KR2021/012088 WO2022059986A1 (ko) 2020-09-16 2021-09-07 표시 장치

Publications (1)

Publication Number Publication Date
CN116195060A true CN116195060A (zh) 2023-05-30

Family

ID=80776313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180063585.XA Pending CN116195060A (zh) 2020-09-16 2021-09-07 显示装置

Country Status (4)

Country Link
US (1) US20230261143A1 (zh)
KR (1) KR20220037015A (zh)
CN (1) CN116195060A (zh)
WO (1) WO2022059986A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230142053A (ko) * 2022-03-31 2023-10-11 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319307B1 (ko) * 2006-12-22 2013-10-16 엘지디스플레이 주식회사 발광 표시장치 및 이의 제조방법
KR102136584B1 (ko) * 2013-12-27 2020-08-14 삼성디스플레이 주식회사 표시장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102591768B1 (ko) * 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2022059986A1 (ko) 2022-03-24
KR20220037015A (ko) 2022-03-24
US20230261143A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
US11908848B2 (en) Display device including electrode patterns and method of fabricating the same
US20230275197A1 (en) Display device
US20210257349A1 (en) Display device
CN113707686A (zh) 显示装置
KR20220026626A (ko) 표시 장치 및 그 제조 방법
CN115917751A (zh) 显示装置
CN116134622A (zh) 显示装置
US20230155059A1 (en) Display device
CN116057614A (zh) 显示装置
CN113555386A (zh) 显示装置
US20230261143A1 (en) Display device
US20230187584A1 (en) Display device
CN116368621A (zh) 显示装置
CN114335052A (zh) 显示设备
KR20210157928A (ko) 표시 장치
US20230361261A1 (en) Display device and method of fabricating the same
US20230261142A1 (en) Display device
US20230275189A1 (en) Display device
CN115440758A (zh) 显示装置
KR20230017384A (ko) 표시 장치
CN114068643A (zh) 显示设备
CN114695418A (zh) 显示设备
CN115996597A (zh) 显示装置
KR20230167186A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination