CN116134622A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116134622A
CN116134622A CN202180059975.XA CN202180059975A CN116134622A CN 116134622 A CN116134622 A CN 116134622A CN 202180059975 A CN202180059975 A CN 202180059975A CN 116134622 A CN116134622 A CN 116134622A
Authority
CN
China
Prior art keywords
electrode
sub
disposed
region
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180059975.XA
Other languages
English (en)
Inventor
朴鲁卿
金璟陪
朴度昤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116134622A publication Critical patent/CN116134622A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置包括：多个像素，包括多个子像素；多个电极，分别布置在多个子像素中；多个发光元件，布置在多个电极上；以及多个接触电极，电连接到多个发光元件和多个电极，其中，多个子像素中的每个包括发光区域和子区域，多个像素中的每个包括：第一子像素，包括第一发光区域和布置在第一发光区域的在第二方向上的一侧处的子区域；以及第二子像素，包括第二发光区域和布置在第二发光区域的在第二方向上的另一侧处的子区域，并且第二子像素的子区域在第一方向上布置在第一发光区域旁边。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，已经使用了各种显示装置(诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等)。
典型的显示装置可以包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)可以包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开提供了一种具有新颖的像素布置和电极结构的显示装置。
公开还提供了一种显示装置，该显示装置根据一个像素布置或多个像素布置通过确保相邻的子像素之间的自由空间而具有足够的开口率。
应该注意的是，本公开的目的不限于上述目的；并且通过以下描述，本发明的其它目的对于本领域技术人员将是明显的。
技术方案
根据本公开的实施例，显示装置包括：多个像素，包括多个子像素并且在第一方向和与第一方向相交的第二方向上设置；多个电极，在第一方向上彼此间隔开，在第二方向上延伸，并且设置在多个子像素中的每个中；多个发光元件，设置在多个子像素中的每个中并且设置在多个电极上；以及多个接触电极，电接触多个发光元件和多个电极，其中多个子像素中的每个包括：发射区域，包括多个发光元件；以及子区域，在第二方向上与发射区域间隔开，多个像素中的每个包括：第一子像素，包括第一发射区域和设置在第一发射区域的在第二方向上的第一侧的子区域；以及第二子像素，设置在第一子像素的在第一方向上的第一侧，并且包括第二发射区域和设置在第二发射区域的在第二方向上的第二侧的子区域，并且第二子像素的子区域在第一方向上与第一发射区域并排地设置。
多个电极可以包括：第一电极，跨越多个像素中的每个子像素的发射区域和子区域设置；第二电极，在第一方向上与第一电极间隔开并且跨越多个子像素设置；第三电极，设置在第一电极与第二电极之间并且跨越多个子像素的发射区域和子区域设置；以及第四电极，在第一方向上与第三电极间隔开且第一电极置于第四电极与第三电极之间，其中，第一电极可以包括设置在多个子像素的子区域中的第一电极接触部分，并且第二电极可以包括设置于在第二方向上相邻的多个像素的边界处的多个第二电极接触部分。
多个电极中的每个可以包括设置在多个子像素的发射区域中的电极延伸部分，并且多个发光元件可以包括：第一发光元件，具有设置在第一电极的第一电极延伸部分上的第一端和设置在第四电极的第四电极延伸部分上的第二端；以及第二发光元件，具有设置在第三电极的第三电极延伸部分上的第一端和设置在第二电极的第二电极延伸部分上的第二端。
显示装置还可以包括：第一布线水平部分和第二布线水平部分，设置在多个子像素中的每个的在第二方向上的第一侧和第二侧，其中，第二电极的第二电极接触部分可以与第二布线水平部分叠置以电接触第二布线水平部分。
第一布线水平部分可以与第一子像素的第一发射区域相交，并且可以朝向第二方向的第二侧与设置在第一子像素中的多个发光元件间隔开，并且第二布线水平部分可以与第二子像素的第二发射区域相交，并且可以朝向第二方向的第一侧与设置在第二子像素中的多个发光元件间隔开。
在设置在第一子像素中的第二电极中，电接触第二布线水平部分的第二电极接触部分可以设置在子区域的在第二方向上的第一侧，并且在设置在第二子像素中的第二电极中，第二电极接触部分的接触第二布线水平部分的一部分可以设置在第二发射区域中。
多个接触电极可以包括：第一接触电极，电接触第一电极和第一发光元件的第一端；第二接触电极，电接触第二电极和第二发光元件的第二端；以及第三接触电极，电接触第三电极、第四电极、第一发光元件的第二端和第二发光元件的第一端。
第一接触电极可以设置在第一电极延伸部分上以在第二方向上延伸，第二接触电极可以设置在第二电极延伸部分上以在第二方向上延伸，并且第三接触电极可以围绕第一接触电极并且包括：第一延伸部分，设置在第三电极延伸部分上；第二延伸部分，设置在第四电极延伸部分上；以及多个连接部分，电连接第一延伸部分和第二延伸部分。
显示装置还可以包括：多个第一堤，与第二电极和第四电极叠置并且设置在多个子像素中的每个的发射区域中；第二堤，围绕多个子像素中的每个的发射区域和子区域，并且设置在相邻的子像素之间的边界处；以及第三堤，在第二方向上延伸以与多个子像素中的每个的发射区域和子区域相交，并且包括设置在多个第一堤之间的部分，其中，多个发光元件可以设置在多个第一堤与第三堤之间。
显示装置还可以包括：多个颜色控制结构，多个颜色控制结构中的每个的至少一部分与多个子像素中的每个的发射区域叠置，其中，多个颜色控制结构可以包括：第一波长转换层，设置在第一子像素的第一发射区域中并且与第一发射区域的多个发光元件叠置；以及透光层，设置在第二子像素的第二发射区域中并且与第二发射区域的多个发光元件叠置。
第一波长转换层的至少一部分可以与设置在第一发射区域的在第一方向上的第一侧的第二子像素的子区域叠置，并且透光层可以不设置在第一子像素的子区域中。
第一波长转换层和透光层中的每个的至少一部分可以在厚度方向上与第二堤叠置。
显示装置还可以包括：第三子像素，设置在第二子像素的在第一方向上的第一侧，并且包括第三发射区域和设置在第三发射区域的在第二方向上的第一侧的子区域，其中，在第二子像素中，第二发射区域可以设置在第一子像素的子区域与第三子像素的子区域之间，并且子区域可以设置在第一子像素的第一发射区域与第三子像素的第三发射区域之间。
多个颜色控制结构还可以包括：第二波长转换层，设置在第三子像素的第三发射区域中并且与第三发射区域的多个发光元件叠置，并且第二波长转换层的至少一部分可以与设置在第三子像素的第三发射区域的在第一方向上的第二侧的第二子像素的子区域叠置。
显示装置还可以包括：第一电容器电极，与第二发射区域叠置，第一电容器电极和第二布线水平部分设置在同一层；第二电容器电极，与第二子像素的子区域叠置；以及第一延伸电极部分，与第一子像素的子区域叠置并电连接到第一电容器电极，其中，第一子像素的第一电极的第一电极接触部分可以在第一子像素的子区域中电接触第一延伸电极部分，并且第二子像素的第一电极的第一电极接触部分可以在第二子像素的子区域中直接接触第二电容器电极。
根据本公开的实施例，显示装置包括：多个像素，包括多个发射区域和多个子区域，其中，多个像素中的每个可以包括：多个电极，在第一方向上彼此间隔开，多个电极中的每个的至少一部分在每个发射区域中在第二方向上延伸；多个发光元件，设置在多个发射区域中的每个中，多个发光元件中的每个的两端设置在多个电极上；以及多个接触电极，电接触多个发光元件和多个电极，多个像素中的每个的多个发射区域可以包括：第一发射区域；第二发射区域，在第一方向与第二方向之间的斜线方向上与第一发射区域间隔开；以及第三发射区域，在第一方向上与第一发射区域间隔开，并且在第一发射区域与第三发射区域之间，可以包括在第二方向上与第二发射区域间隔开的多个子区域中的至少一个。
显示装置还可以包括：多个颜色控制结构，与设置在多个像素中的每个的多个发射区域中的每个中的多个发光元件叠置，其中，多个颜色控制结构可以包括：第一波长转换层，与第一发射区域叠置；透光层，与第二发射区域叠置；以及第二波长转换层，与第三发射区域叠置，并且第一波长转换层和第二波长转换层中的每个的至少一部分可以设置为与同第二发射区域在第二方向上间隔开的子区域叠置。
显示装置还可以包括：堤，围绕多个像素的多个发射区域和多个子区域，其中，第一波长转换层和第二波长转换层中的每个的至少一部分可以与堤叠置。
第一波长转换层可以具有在第一方向上比第一发射区域的在第一方向上的最大宽度大的最大宽度，并且第二波长转换层可以具有在第一方向上比第三发射区域的在第一方向上的最大宽度大的最大宽度。
多个电极可以包括：第一电极，跨越多个像素的每个发射区域和每个子区域设置；第二电极在第一方向上与第一电极间隔开并且与在第二方向上的多个相邻的像素叠置；第三电极，设置在第一电极与第二电极之间并且与多个像素的每个发射区域和每个子区域叠置；以及第四电极，在第一方向上与第三电极间隔开，第一电极置于第四电极与第三电极之间，其中，第一电极可以包括设置在多个像素的每个子区域中的第一电极接触部分，并且第二电极包括设置于在第二方向上的多个相邻的像素的边界处的多个第二电极接触部分。
在具体实施方式和附图中包括其它实施例的细节。
有益效果
根据实施例的显示装置可以包括在一个像素中具有不同布置的发射区域和子区域的不同类型的子像素。因此，邻近的子像素可以均确保具有足够的面积的发射区域。显示装置还可以包括设置为分别对应于每个像素中的子像素的颜色控制结构。即使颜色控制结构可能因劣化而变形，与子区域叠置的每个颜色控制结构也可以至少覆盖发射区域的发光元件。因此，可以最小化由于变形引起的光损失。
根据实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
图1是根据实施例的显示装置的示意性平面图。
图2是根据实施例的包括在显示装置中的布线的示意性布局图。
图3是根据实施例的一个子像素的等效电路图。
图4是根据实施例的设置在显示装置的一个像素中的布线的示意性平面图。
图5至图7是示出根据实施例的包括在显示装置的一个像素中的多个导电层的布置的布局图。
图8是根据实施例的包括在显示装置的一个像素中的多个电极和多个堤的示意性平面图。
图9是包括在图8的第一子像素中的多个电极和多个堤的平面图。
图10是沿着图8的线Q1-Q1'和线Q2-Q2'截取的示意性剖视图。
图11是沿着图8的线Q3-Q3'截取的示意性剖视图。
图12是沿着图8的线Q4-Q4'和线Q5-Q5'截取的示意性剖视图。
图13是沿着图8的线Q6-Q6'和线Q7-Q7'截取的示意性剖视图。
图14是根据实施例的发光元件的示意图。
图15是示出根据实施例的包括在显示装置的一个像素中的多个电极和第三导电层的示意性布置的平面图。
图16是沿着图15的线C1-C1'、线C2-C2'和线C3-C3'截取的示意性剖视图。
图17是示出根据实施例的设置在显示装置的一个像素中的颜色控制结构的示意性布置的平面图。
图18是沿着图17的线X1-X1'截取的示意性剖视图。
图19是沿着图17的线X2-X2'截取的示意性剖视图。
图20是示出根据实施例的包括在显示装置的一个像素中的多个电极的布置的平面图。
图21是示出根据实施例的显示装置的电路层、发光单元和颜色控制结构的示意性布置的示意性剖视图。
图22是示出根据实施例的显示装置的电路层、发光单元和颜色控制结构的示意性布置的示意性剖视图。
图23是示出根据实施例的显示装置的电路层、发光单元和颜色控制结构的示意性布置的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述本发明，在附图中示出了发明的优选实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域技术人员充分地传达发明的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述本发明的实施例。
图1是根据实施例的显示装置10的示意性平面图。
在公开中，在平面图中，第一方向DR1和第二方向DR2可以彼此垂直，并且在剖面中，第三方向DR3垂直于第一方向DR1和第二方向DR2。此外，在公开中，“在……上方”、“顶部”和“上表面”指示从显示装置10向上方向(即，第三方向DR3的一个方向)，并且“在……下面”、“底部”和“下表面”指示从显示装置10向下方向(即，第三方向DR3的另一方向)。此外，“左”、“右”、“上”和“下”指示在平面图中观看显示装置10时的方向。例如，“左”指示第一方向DR1的一个方向，“右”指示第一方向DR1的另一方向，“上”指示第二方向DR2的一个方向，并且“下”指示第二方向DR2的另一方向。
参照图1，显示装置10显示运动图像和/或静止图像。显示装置10可以指提供显示屏的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，所有这些可以提供显示屏。
显示装置10可以包括提供显示屏的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述无机发光二极管显示面板作为显示面板的示例，但是公开不限于这种情况，并且在公开的精神和范围内也可以应用其它显示面板。
显示装置10的形状可以进行各种修改。例如，显示装置10可以具有各种形状(诸如水平长矩形、竖直长矩形、正方形、具有圆角(圆的顶点)的四边形、其它多边形和圆形)。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，显示装置10和显示区域DPA中的每个可以成形为水平长矩形。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，并且非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为无效区域。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。像素PX可以在矩阵方向上布置。像素PX中的每个可以在平面图中为矩形或正方形。然而，公开不限于此，并且像素PX中的每个也可以具有菱形平面形状，该菱形平面形状具有相对于一个方向倾斜的每个边。像素PX可以以条纹(stripe)类型或pentile类型交替地布置。例如，像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件ED。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA或者可以与显示区域DPA相邻。显示区域DPA可以是矩形的，并且非显示区域NDA可以与显示区域DPA的四个边相邻地设置。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以设置显示装置10中包括的布线或电路驱动器，或者可以安装外部装置。
图2是根据实施例的包括在显示装置10中的布线的示意性布局图。
参照图2，显示装置10可以包括多条布线。布线可以包括第一扫描线SCL、第二扫描线SSL、数据线DTL、初始化电压布线VIL、第一电压布线VDL和第二电压布线VSL。例如，尽管未在附图中示出，但是还可以在显示装置10中设置其它布线。
第一扫描线SCL和第二扫描线SSL可以在第一方向DR1上延伸。第一扫描线SCL和第二扫描线SSL可以电连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以设置在显示区域DPA的在第一方向DR1上的一侧，但是公开不限于此。扫描驱动器SDR可以电连接到信号布线图案CWL，并且信号布线图案CWL的至少一端可以在非显示区域NDA中形成垫(“pad”，又被称为“焊盘”或“焊垫”)WPD_CW，并且因此可以电连接到外部装置。
在公开中，术语“连接”可以意味着任何一个构件和另一构件不仅可以通过物理接触而且可以通过另一构件彼此连接。例如，可以理解的是，任何一个部件和另一部件可以作为一个一体构件彼此连接。此外，任何一个构件与另一构件之间的连接可以被解释为除了通过直接接触的连接之外还包括通过另一构件的电连接。
数据线DTL和初始化电压布线VIL可以在与第一方向DR1相交的第二方向DR2上延伸。第一电压布线VDL和第二电压布线VSL在第一方向DR1和第二方向DR2上延伸。如稍后将描述的，第一电压布线VDL和第二电压布线VSL中的每者可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，其可以由设置在不同的层上的导电层制成，并且可以在整个显示区域DPA中具有网格结构。然而，公开不限于此。显示装置10的每个像素PX可以电连接到至少一条数据线DTL、初始化电压布线VIL、第一电压布线VDL和第二电压布线VSL。
数据线DTL、初始化电压布线VIL、第一电压布线VDL和第二电压布线VSL可以电连接到至少一个布线垫WPD。每个布线垫WPD可以设置在非显示区域NDA中。在实施例中，数据线DTL的布线垫WPD_DT(在下文中，被称为‘数据垫’)可以设置于在显示区域DPA的在第二方向DR2上的一侧的垫区域PDA中，并且初始化电压布线VIL的布线垫WPD_Vint(在下文中，被称为‘初始化电压垫’)、第一电压布线VDL的布线垫WPD_VDD(在下文中，被称为‘第一电力垫’)和第二电压布线VSL的布线垫WPD_VSS(在下文中，被称为‘第二电力垫’)可以设置在位于显示区域DPA的在第二方向DR2上的另一侧的垫区域PDA中。再如，数据垫WPD_DT、初始化电压垫WPD_Vint、第一电力垫WPD_VDD和第二电力垫WPD_VSS可以全部设置在同一区域中(例如，在位于显示区域DPA的上侧的非显示区域NDA中)。外部装置可以安装在布线垫WPD上。在公开的精神和范围内，外部装置可以通过各向异性导电膜、超声波结合等安装在布线垫WPD上。
显示装置10的每个像素PX或子像素PXn(其中，n可以是1至3的整数)可以包括像素驱动电路。上述布线可以在穿过每个像素PX或在每个像素PX周围的同时将驱动信号传输到每个像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以进行各种改变。根据实施例，显示装置10的每个子像素PXn可以具有其中像素驱动电路可以包括三个晶体管和一个电容器的3T1C结构。尽管下面使用3T1C结构作为示例来描述像素驱动电路，但是公开不限于此，并且诸如2T1C结构、7T1C结构和6T1C结构的其它各种修改的像素结构也是适用的。
图3是根据实施例的一个子像素PXn的等效电路图。
参照图3，根据实施例的显示装置10的每个子像素PXn除了发光二极管EL之外还可以包括三个晶体管T1至T3和一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流而发射光。发光二极管EL可以包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以响应于从第一电极和第二电极接收的电信号而发射特定波段的光。
发光二极管EL的第一端可以电连接到第一晶体管T1的源电极，并且发光二极管EL的第二端可以电连接到比高电位电压(在下文中，被称为第一电源电压)低的低电位电压(在下文中，被称为第二电源电压)供应到其的第二电压布线VSL。例如，发光二极管EL的第二端可以电连接到第二晶体管T2的源电极。
第一晶体管T1根据栅电极与源电极之间的电压差来调节从第一电源电压供应到其的第一电压布线VDL流到发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1可以具有电连接到第二晶体管T2的源电极的栅电极、电连接到发光二极管EL的第一电极的源电极以及电连接到第一电源电压可以施加到其的第一电压布线VDL的漏电极。
第二晶体管T2可以通过第一扫描线SCL的第一扫描信号而导通，以将数据线DTL电连接到第一晶体管T1的栅电极。第二晶体管T2可以具有电连接到第一扫描线SCL的栅电极、电连接到第一晶体管T1的栅电极的源电极以及电连接到数据线DTL的漏电极。
第三晶体管T3可以通过第二扫描线SSL的感测信号而导通，以将初始化电压布线VIL电连接到发光二极管EL的第一端。第三晶体管T3可以具有电连接到第二扫描线SSL的栅电极、电连接到初始化电压布线VIL的漏电极以及电连接到发光二极管EL的第一端或第一晶体管T1的源电极的源电极。
在实施例中，晶体管T1至T3中的每个的源电极和漏电极不限于上面的描述，并且它们可以被相反地命名。例如，晶体管T1至T3中的每个可以形成为薄膜晶体管。尽管在图3中主要描述了晶体管T1至T3中的每个为N型金属氧化物半导体场效应晶体管(MOSFET)，但是公开不限于此。例如，晶体管T1至T3中的每个也可以为P型MOSFET，或晶体管T1至T3中的一些或预定的数量可以为N型MOSFET，并且其它晶体管可以为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压之间的差。
现在将通过进一步参照另一附图来详细描述根据实施例的显示装置10的一个像素PX的结构。
图4是根据实施例的设置在显示装置10的一个像素PX中的布线的示意性平面图。在图4中，尽管示出了设置在显示装置10的每个像素PX中的多条布线和第三堤BNL3的示意性形状，但是未示出设置在每个子像素PXn的发射区域EMA中的构件和设置在构件下面的一些导电层。在以下附图中的每个中，第一方向DR1的两侧可以分别被称为左侧和右侧，并且第二方向DR2的两侧可以分别被称为上侧和下侧。
参照图4，显示装置10的像素PX中的每个可以包括多个子像素PXn(其中，n可以是1至3的整数)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。
显示装置10的一个像素PX可以包括多个发射区域EMA，并且每个子像素PXn可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中可以设置有发光元件ED(见图14)以发射特定波段的光的区域，并且非发射区域可以是其中可以不设置发光元件ED并且从发光元件ED发射的光不到达使得没有光可以从该区域输出的区域。除了其中可以设置有发光元件ED的区域之外，发射区域EMA还可以包括其中从发光元件ED发射的光可以输出到与发光元件ED相邻的区域的区域。
然而，发射区域EMA还可以包括从发光元件ED发射的光在被其它构件反射或折射之后从其输出的区域。多个发光元件ED可以设置在每个子像素PXn中，并且其中可以设置有发光元件ED的区域和与其相邻的区域可以形成发射区域EMA。
像素PX的第一发射区域EMA1设置在第一子像素PX1中，第二发射区域EMA2设置在第二子像素PX2中，并且第三发射区域EMA3设置在第三子像素PX3中。子像素PXn包括不同类型的发光元件ED，使得可以从第一发射区域EMA1至第三发射区域EMA3发射不同的颜色的光。例如，第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，并且第三子像素PX3可以发射第三颜色的光。第一颜色可以是绿色，第二颜色可以是蓝色，并且第三颜色可以是红色。然而，公开不限于此，并且子像素PXn也可以包括相同类型的发光元件ED，使得从发射区域EMA或一个像素PX发射相同的颜色的光。
像素PX的每个子像素PXn可以包括子区域SA，子区域SA可以是非发射区域的一部分并且与发射区域EMA间隔开。子区域SA可以设置在每个子像素PXn的发射区域EMA的在第二方向DR2上的一侧，并且可以设置于在第二方向DR2上彼此邻近的子像素PXn的发射区域EMA之间。因为发光元件ED可以不设置在子区域SA中，所以光可以不从子区域SA出射，但是设置在每个子像素PXn中的电极RME(见图8)的部分可以设置在子区域SA中。设置在每个子像素PXn中的电极RME中的一些或预定的数量可以在子区域SA中被分割或分离。将理解的是，在公开中，邻近也可以意味着相邻。
根据实施例，显示装置10的每个像素PX可以包括具有不同布置的发射区域EMA和子区域SA的子像素PXn。在包括在一个像素PX中的每个子像素PXn中，发射区域EMA和子区域SA在第二方向DR2上彼此邻近。在一些子像素PXn中，其中子区域SA相对于发射区域EMA设置的方向可以不同。例如，每个子像素PXn的发射区域EMA和子区域SA可以沿着第二方向DR2交替地布置，并且类似地，不同的子像素PXn的发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置或设置。
例如，在第一子像素PX1和第三子像素PX3中，子区域SA可以设置在发射区域EMA的可以是第二方向DR2的第一侧的上侧。在第二子像素PX2中，子区域SA可以设置在发射区域EMA的可以是第二方向DR2的第二侧的下侧。第一子像素PX1至第三子像素PX3的发射区域EMA可以不在第一方向DR1上彼此并排地设置。第一发射区域EMA1和第三发射区域EMA3可以在第一方向DR1上彼此并排，但是第二子像素PX2的子区域SA可以设置在第一发射区域EMA1与第三发射区域EMA3之间。类似地，子像素PXn的子区域SA可以不在第一方向DR1或第二方向DR2上彼此邻近，并且可以在一个方向或斜线方向上彼此间隔开。例如，第一子像素PX1的子区域SA和第三子像素PX3的子区域SA可以在第一方向DR1上彼此并排，但是可以间隔开以便不彼此邻近，并且第二发射区域EMA2可以设置在第一子像素PX1的子区域SA与第三子像素PX3的子区域SA之间。第二子像素PX2的子区域SA可以在斜线方向上与第一子像素PX1的子区域SA和第三子像素PX3的子区域SA间隔开。因此，多个发射区域EMA(例如，第一发射区域EMA1和第三发射区域EMA3)可以相对于任何一个发射区域EMA(例如，第二发射区域EMA2)分别在第一方向DR1与第二方向DR2之间的斜线方向上以岛状结构设置。
如稍后将描述的，多个子像素PXn可以设置在一个像素PX中，并且子像素PXn中的每个可以包括多个电极RME(见图8)和多个发光元件ED(见图8)。发光元件ED可以设置在每个子像素PXn的发射区域EMA中，并且电极RME可以跨越每个子像素PXn的发射区域EMA和子区域SA设置。由于第一子像素PX1和第三子像素PX3具有与第二子像素PX2的布置不同的发射区域EMA和子区域SA的布置，因此发光元件ED和电极RME的布置也可以根据子像素PXn的类型而不同。
根据实施例的显示装置10可以包括根据发射区域EMA和子区域SA的布置而具有不同的布置的发光元件ED和电极RME的不同类型的子像素PXn。因此，可以确保每单位面积具有足够的面积的发射区域EMA，并且通过形成具有较大宽度的颜色控制结构，可以防止由于劣化而导致的输出光的量的减少。
发射区域EMA需要用于容纳电极RME和发光元件ED的最小区域。当多个子像素PXn的发射区域EMA可以在一个方向上布置时，每个子像素PXn所占据的区域增大以确保用于容纳电极RME和发光元件ED的空间，因此每单位面积的子像素PXn的数量会减少。然而，增加每单位面积的子像素PXn的数量并减小每个子像素PXn的面积会减少设置在发射区域EMA中的发光元件ED的数量，从而降低亮度。
例如，当显示装置10可以包括设置为对应于发射区域EMA并且具有有机材料的颜色控制结构时，由于有机材料的劣化，颜色控制结构会具有比设计的宽度小的宽度，并且会绝对减少通过具有小的面积的子像素PXn的发光元件ED和颜色控制结构输出的光的量。
另一方面，当设置在显示装置10中的子像素PXn的电极RME和发光元件ED可以如上面所描述地布置时，每个子像素PXn可以确保具有足够的面积的发射区域EMA。因此，考虑到劣化，颜色控制结构也可以设计为具有足够的面积，并且即使颜色控制结构的宽度可能由于劣化而减小，输出的光的量的减少也可以被最小化。因此，由于根据实施例的显示装置10可以由于子像素PXn的电极RME和发光元件ED的上述布置而确保每单位面积的具有足够的面积的发射区域EMA，因此有利于实现高分辨率的显示装置。这将在稍后更详细地描述。
第三堤BNL3可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以跨越整个显示区域DPA形成格状图案。第三堤BNL3可以设置在每个子像素PXn的边界处，以使邻近的子像素PXn分离。例如，第三堤BNL3可以围绕设置在每个子像素PXn中的发射区域EMA和子区域SA，以使它们彼此分离。稍后将更详细地描述第三堤BNL3。
上述布线可以设置在显示装置10的每个像素PX中。例如，除了在第一方向DR1上延伸的第一扫描线SCL和第二扫描线SSL之外，显示装置10还可以包括在第一方向DR1上延伸的第一电压布线VDL的布线水平部分VDL_H和第二电压布线VSL的布线水平部分VSL_H。例如，显示装置10可以包括在第二方向DR2上延伸的多条数据线DTL、初始化电压布线VIL以及电压布线VDL和VSL的布线竖直部分VDL_V和VSL_V。
设置在每个像素PX中并电连接到发光二极管EL的电路层的布线和电路元件可以电连接到第一子像素PX1至第三子像素PX3中的每个。布线和电路元件可以不与由每个子像素PXn或每个发射区域EMA所占据的区域对应地设置，而是可以与发射区域EMA的位置无关地设置在一个像素PX中。例如，在根据实施例的显示装置10中，可以设置用于驱动每个子像素PXn的发光二极管EL的电路层，而不管每个像素PX中的子像素PXn或发射区域EMA的位置如何。
一个像素PX可以包括第一子像素PX1至第三子像素PX3，并且电连接到第一子像素PX1至第三子像素PX3的电路层可以以特定的图案设置。可以不在逐个子像素的基础上而是在逐个像素的基础上重复图案。设置在一个像素PX中的子像素PXn可以是基于发射区域EMA和子区域SA分离的区域，并且电连接到子像素PXn的电路层可以与子像素PXn的区域无关地被设置。在显示装置10中，由于电路层的布线和电路元件可以在逐个像素的基础上而不是在逐个子像素的基础上重复设置，因此可以使电连接到每个子像素PXn的布线和电路元件所占据的区域最小化，并且可以更有利地实现高分辨率的显示装置。
现在将详细描述设置在每个像素PX中的布线的布置。多条数据线DTL1至DTL3在第二方向DR2上延伸。在显示区域DPA中，数据线DTL1至DTL3可以设置在沿第二方向DR2布置的多个像素PX中，并且可以在第一方向DR1上彼此间隔开。第一数据线DTL1至第三数据线DTL3可以设置在一个像素PX中，并且可以电连接到子像素PXn(例如，第一子像素PX1至第三子像素PX3)。第一数据线DTL1、第三数据线DTL3和第二数据线DTL2可以沿着第一方向DR1顺序地布置。例如，尽管第一子像素PX1、第二子像素PX2和第三子像素PX3可以朝向第一方向DR1的第一侧顺序地布置，但是第一数据线DTL1、第三数据线DTL3和第二数据线DTL2可以朝向第一方向DR1的第一侧以该顺序顺序地布置。数据线DTL1至DTL3中的每条可以通过设置在不同的导电层中的导电图案电连接到第二晶体管T2(见图5)，并且可以将数据信号传输到第二晶体管T2(见图5)。然而，如上面所描述的，第一数据线DTL1至第三数据线DTL3可以不设置为分别对应于由第一子像素PX1至第三子像素PX3所占据的区域，而是可以设置在一个像素PX中的特定的位置处。尽管在附图中，第一数据线DTL1至第三数据线DTL3可以跨越由第二子像素PX2和第三子像素PX3所占据的区域布置或设置，但是公开不限于此。
初始化电压布线VIL跨越在第二方向DR2上布置的多个像素PX而在第二方向DR2上延伸。在显示区域DPA中，多条初始化电压布线VIL可以在第一方向DR1上彼此间隔开，并且初始化电压布线VIL中的每条可以设置为跨越布置在同一列中的多个像素PX。在平面图中，初始化电压布线VIL可以设置在第一数据线DTL1的左侧和每个像素PX的中心的左侧，但是公开不限于此。可以针对在第一方向DR1上布置的像素PX中的每个设置一条初始化电压布线VIL，并且所述一条初始化电压布线VIL可以通过电连接到设置在不同的导电层中的导电图案而电连接到每个子像素PXn。初始化电压布线VIL可以电连接到第三晶体管T3(见图5)的漏电极，并且可以将初始化电压供应到第三晶体管T3(见图5)。
第一电压布线VDL和第二电压布线VSL可以在第一方向DR1和第二方向DR2上延伸。在实施例中，第一电压布线VDL和第二电压布线VSL可以分别包括在第二方向DR2上延伸的布线竖直部分VDL_V和VSL_V。布线竖直部分VDL_V和VSL_V跨越在第二方向DR2上彼此邻近的多个像素PX而在第二方向DR2上延伸。第一电压布线VDL的第一布线竖直部分VDL_V可以设置在初始化电压布线VIL的右侧(其为第一方向DR1的第一侧)。第二电压布线VSL的第二布线竖直部分VSL_V可以设置在初始化电压布线VIL的左侧(其为第一方向DR1的第二侧)。第二布线竖直部分VSL_V可以设置于在第一方向DR1上彼此邻近的像素PX之间的边界处。在附图中，第二布线竖直部分VSL_V可以设置在像素PX的左侧和右侧两者(例如，在邻近的像素PX之间的每个边界处)。布线竖直部分VDL_V和VSL_V中的每者可以与稍后将描述的布线水平部分VDL_H或VSL_H相交，并且可以通过在与布线水平部分VDL_H或VSL_H相交处的接触孔电连接到布线水平部分VDL_H或VSL_H，以形成一条电压布线VDL或VSL。然而，电压布线VDL和VSL的布置和构造不限于图4中所示的布置和构造，并且电压布线VDL和VSL的布置可以进行各种改变。
数据线DTL1至DTL3、初始化电压布线VIL以及电压布线VDL和VSL的布线竖直部分VDL_V和VSL_V可以均由第一导电层制成。第一导电层除了上面的布线和线路之外还可以包括其它导电层。
第一扫描线SCL和第二扫描线SSL可以跨越在第一方向DR1上布置的多个像素PX而在第一方向DR1上延伸。例如，多条第一扫描线SCL和多条第二扫描线SSL可以在第二方向DR2上彼此间隔开，并且第一扫描线SCL中的每条和第二扫描线SSL中的每条可以跨越在同一行中布置的多个像素PX设置。在平面图中，第一扫描线SCL可以设置在每个像素PX的中心的下侧，并且在平面图中，第二扫描线SSL可以设置在每个像素PX的中心的上侧。第一扫描线SCL和第二扫描线SSL可以设置在一些子像素PXn的发射区域EMA和非发射区域中。如上面所描述的，由于显示装置10中的一个像素PX可以包括具有不同的布置的发射区域EMA和子区域SA的不同类型的子像素，因此在一个方向上延伸的第一扫描线SCL和第二扫描线SSL可以设置在一些子像素PXn的发射区域EMA或子区域SA中。然而，第一扫描线SCL和第二扫描线SSL的位置不限于上面的位置，并且可以根据像素PX的结构进行各种改变。第一扫描线SCL和第二扫描线SSL可以电连接到由第一导电层上的第二导电层制成并在第二方向DR2上延伸的栅极图案。栅极图案的一部分可以用作第二晶体管T2(见图5)或第三晶体管T3(见图5)的栅电极。
第一电压布线VDL和第二电压布线VSL的布线水平部分VDL_H和VSL_H可以跨越在第一方向DR1上彼此邻近的多个像素PX而在第一方向DR1上延伸。布线水平部分VDL_H和VSL_H可以在第二方向DR2上彼此间隔开，并且布线水平部分VDL_H和VSL_H中的每者可以跨越在同一行中布置的多个像素PX设置。第一电压布线VDL的第一布线水平部分VDL_H可以设置在每个像素PX的中心的下侧(其为第二方向DR2的第二侧)，并且第二电压布线VSL的第二布线水平部分VSL_H可以设置在每个像素PX的中心的上侧(其为第二方向DR2的第一侧)。布线竖直部分VDL_V和VSL_V以及布线水平部分VDL_H和VSL_H可以由设置在不同的层上的导电层制成，并且可以通过接触孔而彼此电连接。例如，第一布线水平部分VDL_H可以设置在每个像素PX的下侧，并且可以通过在与第一布线竖直部分VDL_V相交处的接触孔电连接到第一布线竖直部分VDL_V，但是可以不在与第二布线竖直部分VSL_V相交处电连接到第二布线竖直部分VSL_V。类似地，第二布线水平部分VSL_H可以设置在每个像素PX的上侧，并且可以通过在与第二布线竖直部分VSL_V相交处的接触孔电连接到第二布线竖直部分VSL_V，但是可以不在与第一布线竖直部分VDL_V相交处电连接到第一布线竖直部分VDL_V。
第一电压布线VDL和第二电压布线VSL可以在整个显示区域DPA中在第一方向DR1和第二方向DR2上延伸以便具有网格结构。例如，一个像素PX的第一子像素PX1至第三子像素PX3可以共享同一第一电压布线VDL和同一第二电压布线VSL。如上面所描述的，由于每个像素PX中的多个子像素PXn共享同一信号施加到其的第一电压布线VDL和第二电压布线VSL，因此可以减少每单位面积设置的布线的数量。
在实施例中，第一电压布线VDL和第二电压布线VSL的布线水平部分VDL_H和VSL_H可以设置为对应于一个像素PX，并且像素PX可以与在第二方向DR2上同所述像素PX相邻的其它像素PX共享布线水平部分VDL_H和VSL_H。在后面的示例中，布线水平部分VDL_H和VSL_H可以不沿着第二方向DR2每个像素行重复地布置，而是可以彼此交替地布置。由于第一电压布线VDL和第二电压布线VSL可以以除了布线水平部分VDL_H和VSL_H之外还包括布线竖直部分VDL_V和VSL_V的网格结构设置，因此即使布线水平部分VDL_H和VSL_H可以交替地布置而不是设置在每个像素PX中，它们也可以电连接到所有像素PX。因此，可以能够进一步减少设置在显示区域DPA中的布线的数量，并防止在大面积的显示装置中通过电压布线VDL和VSL施加的电压的下降(IR降)。
第一电压布线VDL可以电连接到每个子像素PXn的第一晶体管T1的漏电极，并且可以将第一电源电压施加到第一晶体管T1。第二电压布线VSL可以电连接到发光二极管EL的第二电极，并且可以将第二电源电压施加到发光元件。
第一扫描线SCL、第二扫描线SSL以及布线水平部分VDL_H和VSL_H可以由第二导电层上的第三导电层制成。例如，第三导电层除了上面的布线和线路之外还可以包括其它导电图案。
在根据实施例的显示装置10中，传输用于驱动发光二极管EL的信号的电路层可以包括第一导电层至第三导电层。例如，将电源电压施加到发光二极管EL的第一电压布线VDL和第二电压布线VSL中的每者可以由设置在第一导电层和第三导电层中的布线组成，并且可以与数据线DTL、初始化电压布线VIL或其它导电图案设置在同一层。现在将通过进一步参照其它附图更详细地描述每个子像素PXn的结构。
图5至图7是示出根据实施例的显示装置10的一个像素PX中的多个导电层的布置的布局图。图8是根据实施例的包括在显示装置10的一个像素PX中的多个电极和多个堤的示意性平面图。图9是图8的第一子像素PX1中的多个电极和多个堤的平面图。图10是沿着图8的线Q1-Q1'和线Q2-Q2'截取的示意性剖视图。图11是沿着图8的线Q3-Q3'截取的示意性剖视图。图12是沿着图8的线Q4-Q4'和线Q5-Q5'截取的示意性剖视图。图13是沿着图8的线Q6-Q6'和线Q7-Q7'截取的示意性剖视图。
图5至图7示出了电连接到一个像素PX的电路层CCL的布线和元件的平面布置。图5示出了第一导电层、有源层、第二导电层和第三导电层的平面布置，并且图6和图7分别示出了设置在一个像素PX中的导电层的不同部分。
图8和图9示出了基于由第三堤BNL3限定的每个子像素PXn设置在每个像素PX中的显示元件层。图8和图9示出了除了构成每个发光二极管EL的电极RME和发光元件ED之外多个堤BNL1至BNL3和多个接触电极CNE1至CNE3的布置。
图10示出了跨越第一子像素PX1中的发光元件ED(ED1和ED2)的两端的剖面，图11示出了电连接到第一子像素PX1的发光元件ED的第一晶体管T1的剖面，并且图12示出了第二晶体管T2和第一子像素PX1的第三晶体管T3的剖面。图13示出了第一子像素PX1中在接触电极CNE1至CNE3与电极RME之间的接触部分的剖面。
结合图4参照图5至图13，显示装置10可以包括电路层CCL和显示元件层。显示元件层可以是其中可以设置有每个发光二极管EL的电极RME和接触电极CNE1至CNE3以及发光元件ED的层。电路层CCL可以是其中可以设置有多条布线以及用于驱动每个发光二极管EL的像素电路元件的层。例如，电路层CCL除了第一扫描线SCL、第二扫描线SSL、数据线DTL、初始化电压布线VIL、第一电压布线VDL和第二电压布线VSL之外还可以包括晶体管T1至T3。
例如，显示装置10可以包括其上可以设置有电路层CCL和显示元件层的第一基底SUB1。第一基底SUB1可以是绝缘基底，并且可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。例如，在公开的精神和范围内，第一基底SUB1可以是刚性基底，但也可以是可以弯曲、折叠、卷曲等的柔性基底。
第一导电层设置在第一基底SUB1上。第一导电层可以包括电压布线VDL和VSL的布线竖直部分VDL_V和VSL_V、初始化电压布线VIL、数据线DTL1至DTL3以及多个底部金属层BML1至BML3。
电压布线VDL和VSL的布线竖直部分VDL_V和VSL_V在第二方向DR2上延伸。它们可以电连接到垫区域PDA的布线垫WPD_VDD和WPD_VSS，并且可以接收第一电源电压和第二电源电压。
第一电压布线VDL的第一布线竖直部分VDL_V可以通过第三导电层的第一导电图案DP1电连接到第一晶体管T1的漏电极。例如，第一布线竖直部分VDL_V可以通过在与第一布线水平部分VDL_H相交处的第十四接触孔CT14电连接到第一布线水平部分VDL_H。第二电压布线VSL的第二布线竖直部分VSL_V可以电连接到第三导电层的第五导电图案DP5。例如，第二布线竖直部分VSL_V可以通过在与第二布线水平部分VSL_H相交处的第十三接触孔CT13电连接到第二布线水平部分VSL_H。
初始化电压布线VIL可以在第二方向DR2上延伸，并且可以设置在布线竖直部分VDL_V与VSL_V之间。初始化电压布线VIL可以通过第三导电层的第四导电图案DP4电连接到第三晶体管T3的漏电极，并且可以将初始化电压递送到每个子像素PXn的第三晶体管T3。
底部金属层BML1至BML3可以设置在第一基底SUB1上。底部金属层BML1至BML3与稍后将描述的半导体层的第一有源层ACT1和第二导电层的第一电容器电极CSE1叠置。第一底部金属层BML1与电连接到第一子像素PX1的第一晶体管T1_1的第一有源层ACT1叠置。第二底部金属层BML2与电连接到第二子像素PX2的第一晶体管T1_2的第一有源层ACT1叠置，并且第三底部金属层BML3与电连接到第三子像素PX3的第一晶体管T1_3的第一有源层ACT1叠置。在平面图中，第一底部金属层BML1至第三底部金属层BML3可以在第二方向DR2上彼此间隔开，并且与每个像素PX的中心相邻地设置。底部金属层BML1至BML3可以包括光阻挡材料以防止光进入第一晶体管T1的第一有源层ACT1。例如，底部金属层BML1至BML3可以由阻挡光的透射的不透明金属材料制成。然而，公开不限于此。在一些情况下，底部金属层BML1至BML3可以被省略或者可以与其它晶体管T1至T3的有源层叠置。
数据线DTL1至DTL3在设置在像素PX之间的边界处的第二电压布线VSL的第二布线竖直部分VSL_V与底部金属层BML1至BML3之间在第二方向DR2上延伸。数据线DTL1至DTL3可以电连接到第三导电层的第三导电图案DP3，并且通过第三导电图案DP3电连接到第二晶体管T2的漏电极。第一数据线DTL1可以电连接到第一子像素PX1的第二晶体管T2_1，第二数据线DTL2可以电连接到第二子像素PX2的第二晶体管T2_2，并且第三数据线DTL3可以电连接到第三子像素PX3的第二晶体管T2_3。
在一个像素PX中的第一子像素PX1、第二子像素PX2和第三子像素PX3可以沿着第一方向DR1顺序地布置，但是电连接到它们中的每个的电路元件或布线可以以与子像素PXn的布置顺序不同的顺序布置。例如，数据线DTL1至DTL3可以在第一方向DR1上以第一数据线DTL1、第三数据线DTL3和第二数据线DTL2的顺序布置，并且底部金属层BML1至BML3可以在第二方向DR2上以第一底部金属层BML1、第三底部金属层BML3和第二底部金属层BML2的顺序布置。类似地，稍后将描述的半导体层的有源层ACT的布置顺序也可以与子像素PXn的布置顺序不同。这可以根据一个像素PX中的不同类型的子像素的布置与每个子像素PXn的第一电极RME1与第三导电层之间的连接位置有关。这将在稍后详细描述。
缓冲层BL可以完全设置在第一导电层和第一基底SUB1上。缓冲层BL可以形成在第一基底SUB1上以保护晶体管T1至T3免受通过易受湿气渗透的第一基底SUB1引入的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括晶体管T1至T3的相应的有源层ACT1至ACT3。
一个像素PX可以包括分别电连接到子像素PX1至PX3的第一晶体管T1_1至T1_3的第一有源层ACT1。每个第一晶体管T1的第一有源层ACT1可以与每个像素PX的中心相邻地设置并且设置在每个像素PX的中心的左侧。第一有源层ACT1可以在第二方向DR2上彼此间隔开，并且第一有源层ACT1的部分可以与第一导电图案DP1、底部金属层BML1至BML3和第三导电层的第二电容器电极CSE2叠置。例如，第一有源层ACT1可以包括与第一导电图案DP1叠置的第一区域和与底部金属层BML1至BML3和第二电容器电极CSE2叠置的第二区域。第一有源层ACT1的第一区域可以接触第一导电图案DP1并因此可以电连接到第一电压布线VDL，并且第二区域可以接触第二电容器电极CSE2。第一导电图案DP1的一部分可以形成每个第一晶体管T1的第一漏电极D1，并且第二电容器电极CSE2的一部分可以形成每个第一晶体管T1的第一源电极S1。
一个像素PX可以包括分别电连接到子像素PX1至PX3的第二晶体管T2_1至T2_3的多个第二有源层ACT2。每个第二晶体管T2的第二有源层ACT2可以与每个像素PX的中心相邻地设置并且设置在每个像素PX的中心的右侧。第二有源层ACT2可以在第二方向DR2上彼此间隔开。第二有源层ACT2的一部分可以分别与第三导电层的第二导电图案DP2和第三导电图案DP3叠置。例如，第二有源层ACT2可以包括与第三导电图案DP3叠置的第三区域和与第二导电图案DP2叠置的第四区域。第二有源层ACT2的第三区域可以接触第三导电图案DP3并因此可以电连接到数据线DTL1至DTL3中的一条，并且第四区域可以接触第二导电图案DP2并因此电连接到第一电容器电极CSE1。第三导电图案DP3的一部分可以形成每个第二晶体管T2的第二漏电极D2，并且第二导电图案DP2的一部分可以形成每个第二晶体管T2的第二源电极S2。
第一数据线DTL1可以设置为最靠近第二晶体管T2的第四区域，并且第二数据线DTL2可以设置为最远离第二晶体管T2的第四区域。因此，电连接到第一子像素PX1的第二晶体管T2_1的第二有源层ACT2可以比电连接到第二子像素PX2的第二晶体管T2_2的第二有源层ACT2和电连接到第三子像素PX3的第二晶体管T2_3的第二有源层ACT2短。例如，电连接到第二子像素PX2的第二晶体管T2_2的第二有源层ACT2可以比电连接到第三子像素PX3的第二晶体管T2_3的第二有源层ACT2长。然而，公开不限于此。
一个像素PX可以包括第三晶体管T3_1至T3_3的多个第三有源层ACT3，第三有源层ACT3中的每个分别电连接到子像素PX1至PX3。每个第三晶体管T3的第三有源层ACT3可以设置在每个像素PX的左侧。第三有源层ACT3可以在第二方向DR2上彼此间隔开。第三有源层ACT3的一部分可以与第三导电层的第四导电图案DP4和第二电容器电极CSE2叠置。例如，第三有源层ACT3可以包括与第四导电图案DP4叠置的第五区域和与第二电容器电极CSE2叠置的第六区域。第三有源层ACT3的第五区域可以接触第四导电图案DP4并因此可以电连接到初始化电压布线VIL，并且第六区域可以接触第二电容器电极CSE2并因此可以电连接到第二电容器电极CSE2。第四导电图案DP4的一部分可以形成第三晶体管T3的第三漏电极D3，并且第二电容器电极CSE2的一部分可以形成第三晶体管T3的第三源电极S3。
在实施例中，在公开的精神和范围内，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。多晶硅可以通过使非晶硅结晶而形成。当半导体层可以包括氧化物半导体时，有源层ACT1至ACT3中的每个可以包括多个导电区和设置在多个导电区之间的沟道区。氧化物半导体可以为含有铟(In)的氧化物半导体。在实施例中，在公开的精神和范围内，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
在实施例中，半导体层可以包括多晶硅。多晶硅可以通过使非晶硅结晶而形成。在这种情况下，有源层ACT1至ACT3的导电区中的每个可以是但不限于掺杂有杂质的掺杂区。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以设置为完全覆盖半导体层和缓冲层BL或与半导体层和缓冲层BL叠置。第一栅极绝缘层GI可以用作针对每个晶体管的栅极绝缘膜。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括存储电容器的第一电容器电极CSE1、第一栅极图案DP_C、第二栅极图案DP_S和第三栅极图案DP_R，并且它们中的一些构成晶体管T1至T3的栅电极G1至G3。
多个第一电容器电极CSE1可以设置在一个像素PX中。第一电容器电极CSE1中的每个可以与第一晶体管T1的第一有源层ACT1叠置，并且与第一有源层ACT1叠置的一部分可以用作第一晶体管T1的第一栅电极G1。例如，第一电容器电极CSE1可以与底部金属层BML1至BML3和第三导电层的第二电容器电极CSE2叠置。第一电容器电极CSE1可以电连接到第二晶体管T2的第二源电极S2。例如，第一电容器电极CSE1可以与第一栅电极G1成一体，并且可以通过第五接触孔CT5接触第二导电图案DP2，以便电连接到第二晶体管T2的第二源电极S2。
第一栅极图案DP_C可以包括在第一方向DR1上延伸的第一部分和连接到第一部分并在第二方向DR2上延伸的第二部分。第一栅极图案DP_C的第一部分可以设置在每个像素PX的下侧以与第一扫描线SCL叠置。第一栅极图案DP_C可以设置在底部金属层BML1至BML3与第一数据线DTL1之间，以与第二有源层ACT2叠置。第一栅极图案DP_C的与第二有源层ACT2叠置的部分可以用作第二晶体管T2的第二栅电极G2。第一栅极图案DP_C可以电连接到第一扫描线SCL，并且第一扫描信号可以施加到第二晶体管T2。
第二栅极图案DP_S可以在一个像素PX内沿第二方向DR2延伸。例如，第二栅极图案DP_S可以不延伸超过与在第二方向DR2上的邻近的像素PX的边界。第二栅极图案DP_S可以设置在每个像素PX的左侧以与第二扫描线SSL叠置。第二栅极图案DP_S设置在初始化电压布线VIL与第一布线竖直部分VDL_V之间以与第三有源层ACT3叠置。第二栅极图案DP_S的与第三有源层ACT3叠置的部分可以用作第三晶体管T3的第三栅电极G3。第二栅极图案DP_S可以电连接到第二扫描线SSL，并且第二扫描信号可以施加到第三晶体管T3。
第三栅极图案DP_R可以设置在第一电容器电极CSE1上面以与第二扫描线SSL叠置。第三栅极图案DP_R可以电连接到第二扫描线SSL，以降低在第一方向DR1上延伸的第二扫描线SSL的布线电阻。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以覆盖第二导电层或与第二导电层叠置以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括第一扫描线SCL、第二扫描线SSL、布线水平部分VDL_H和VSL_H以及第二电容器电极CSE2。例如，第三导电层可以包括多个导电图案DP1至DP5，所述多个导电图案DP1至DP5形成晶体管T1至T3的源电极S1至S3或漏电极D1至D3，或者电连接到布线竖直部分VDL_V和VSL_V或初始化电压布线VIL。
第一扫描线SCL和第二扫描线SSL在第一方向DR1上延伸，并且可以分别设置在每个像素PX的下侧和上侧。第一扫描线SCL可以设置在每个像素PX的下侧以与第一栅极图案DP_C叠置，并且可以通过穿透第一层间绝缘层IL1的第十接触孔CT10电连接到第一栅极图案DP_C。第二扫描线SSL可以设置在每个像素PX的上侧以与第二栅极图案DP_S和第三栅极图案DP_R叠置，并且可以分别通过穿透第一层间绝缘层IL1的第十一接触孔CT11和第十二接触孔CT12电连接到第二栅极图案DP_S和第三栅极图案DP_R。
多个第二电容器电极CSE2可以设置在一个像素PX中。第二电容器电极CSE2中的每个可以与第一电容器电极CSE1中的一个叠置。第二电容器电极CSE2可以在厚度方向上与第一电容器电极CSE1叠置且第一层间绝缘层IL1置于第二电容器电极CSE2与第一电容器电极CSE1之间，并且存储电容器Cst可以形成在第二电容器电极CSE2与第一电容器电极CSE1之间。
例如，每个第二电容器电极CSE2的一部分可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第一接触孔CT1电连接到第一晶体管T1的第一有源层ACT1，并且可以用作第一晶体管T1的第一源电极S1。例如，第二电容器电极CSE2可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第四接触孔CT4电连接到底部金属层BML1至BML3，并且第一晶体管T1的第一源电极S1也可以电连接到底部金属层BML1至BML3。每个第二电容器电极CSE2的另一部分可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第三接触孔CT3电连接到第三晶体管T3的第三有源层ACT3，并且可以用作第三晶体管T3的第三源电极S3。
第二电容器电极CSE2可以电连接到稍后将描述的显示元件层的第一电极RME1，并且可以将通过第一晶体管T1接收的电信号传输到第一电极RME1。在第二电容器电极CSE2中，电连接到第一子像素PX1的第二电容器电极CSE2可以电连接到在第一方向DR1上延伸的第一延伸电极部分CP1，并且第一延伸电极部分CP1可以直接接触第一子像素PX1的第一电极RME1。类似地，电连接到第三子像素PX3的第二电容器电极CSE2可以电连接到在第一方向DR1上延伸的第二延伸电极部分CP2，并且第二延伸电极部分CP2可以直接接触第三子像素PX3的第一电极RME1。另一方面，即使没有延伸电极部分CP1和CP2，电连接到第二子像素PX2的第二电容器电极CSE2也可以在与第一电容器电极CSE1叠置的部分中电连接到第二子像素PX2的第一电极RME1。
第一导电图案DP1可以设置在每个像素PX的中心的左侧以在第二方向DR2上延伸。第一导电图案DP1可以在厚度方向上与第一布线竖直部分VDL_V叠置，并且可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第六接触孔CT6电连接到第一布线竖直部分VDL_V。例如，第一导电图案DP1可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第一接触孔CT1电连接到每个第一晶体管T1的第一有源层ACT1，并且可以用作第一漏电极D1。第一晶体管T1可以通过第一导电图案DP1电连接到第一电压布线VDL，并且可以接收第一电源电压。
第二导电图案DP2可以设置在每个像素PX的中心周围以在厚度方向上与第一电容器电极CSE1和第二晶体管T2的第二有源层ACT2叠置。第二导电图案DP2中的每个可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第二接触孔CT2接触第二有源层ACT2，并且可以用作第二源电极S2。例如，第二导电图案DP2可以通过穿透第一层间绝缘层IL1的第五接触孔CT5电连接到第一电容器电极CSE1，并且第二晶体管T2的第二源电极S2可以电连接到第一晶体管T1的第一栅电极G1。
第三导电图案DP3可以设置在每个像素PX的中心的右侧以在厚度方向上与数据线DTL1至DTL3和第二晶体管T2的第二有源层ACT2叠置。例如，第三导电图案DP3可以与第二有源层ACT2并且分别与数据线DTL1至DTL3叠置。第三导电图案DP3可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第二接触孔CT2电连接到第二有源层ACT2，并且可以用作第二漏电极D2。例如，第三导电图案DP3可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第七接触孔CT7分别电连接到数据线DTL1至DTL3。第二晶体管T2可以通过第三导电图案DP3电连接到数据线DTL1至DTL3。
第四导电图案DP4可以设置在每个像素PX的左侧以在第二方向DR2上延伸。第四导电图案DP4可以在厚度方向上与初始化电压布线VIL叠置，并且可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第八接触孔CT8电连接到初始化电压布线VIL。例如，第四导电图案DP4可以通过穿透第一栅极绝缘层GI和第一层间绝缘层IL1的第三接触孔CT3电连接到每个第三晶体管T3的第三有源层ACT3，并且可以用作第三漏电极D3。第三晶体管T3可以通过第四导电图案DP4电连接到初始化电压布线VIL，并且可以接收初始化电压。
第五导电图案DP5可以设置于在第一方向DR1上邻近的像素PX之间的边界处，并且可以在第二方向DR2上延伸。第五导电图案DP5可以在厚度方向上与第二布线竖直部分VSL_V叠置，并且可以通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第九接触孔CT9电连接到第二布线竖直部分VSL_V。
电压布线VDL和VSL的布线水平部分VDL_H和VSL_H可以分别设置在每个像素PX的下侧和上侧。第一布线水平部分VDL_H可以在与第一布线竖直部分VDL_V的相交处通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第十四接触孔CT14电连接到第一布线竖直部分VDL_V。类似地，第二布线水平部分VSL_H可以在与第二布线竖直部分VSL_V相交处通过穿透缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的第十三接触孔CT13电连接到第二布线竖直部分VSL_V。例如，第二布线竖直部分VSL_V可以电连接到稍后将描述的第二电极RME2，以便向第二电极RME2供应第二电源电压。
第二层间绝缘层IL2设置在第三导电层上。第二层间绝缘层IL2可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘膜。例如，第二层间绝缘层IL2可以覆盖并保护第三导电层。另外，第二层间绝缘层IL2可以执行表面平坦化功能。
上面描述的第一导电层至第三导电层中的每个可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的任何一种或更多种制成的单个层或多层。
上面描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以由交替堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以是其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少任何一种的无机层可以交替堆叠的双层或多层。可选择地，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以是包括上面的材料的单个无机层。
多个第一堤BNL1、电极RME、发光元件ED(ED1和ED2)、第二堤BNL2、第三堤BNL3以及接触电极CNE1和CNE2可以设置在第二层间绝缘层IL2上。此外，多个绝缘层PAS1至PAS3可以进一步设置在第二层间绝缘层IL2上。
第一堤BNL1和第二堤BNL2可以直接设置在第二层间绝缘层IL2上。第一堤BNL1的部分可以设置在每个子像素PXn的发射区域EMA中并且彼此间隔开。例如，第一堤BNL1可以包括在每个发射区域EMA中在第一方向DR1上彼此间隔开的多个子堤BNL_A和BNL_B。第一子堤BNL_A可以设置在每个发射区域EMA的中心的左侧，并且第二子堤BNL_B可以设置在每个发射区域EMA的中心的右侧。第一子堤BNL_A和第二子堤BNL_B的部分可以与第三堤BNL3的在第二方向DR2上延伸的部分叠置。第一堤BNL1可以在第二方向DR2上延伸，并且每个第一堤BNL1的长度可以小于被第三堤BNL3围绕的开口区域的在第二方向DR2上的长度。第一堤BNL1可以在整个显示区域DPA中形成沿一个方向延伸的岛状图案。
第二堤BNL2可以设置在第一堤BNL1之间，并且可以在第二方向DR2上延伸。与第一堤BNL1不同，第二堤BNL2可以在第二方向DR2上延伸超过发射区域EMA和子区域SA，以设置为跨越在第二方向DR2上的多个邻近的像素PX。在实施例中，第二堤BNL2的设置在第一堤BNL1之间的一部分可以比第二堤BNL2的其它部分宽，并且电极RME可以设置于在第一堤BNL1之间设置的所述一部分上。例如，第二堤BNL2可以包括在子区域中具有较大宽度的堤延伸部分BNL_E。稍后将描述的第三电极RME3的第三电极接触部分CE3可以设置在第二堤BNL2的堤延伸部分BNL_E上。第二堤BNL2通常可以在第二方向DR2上延伸，并且可以在显示区域DPA中形成具有较大宽度的部分的线型图案或条纹图案。
第一堤BNL1和第二堤BNL2中的每个的至少一部分可以从第二层间绝缘层IL2的上表面突出。设置在第二层间绝缘层IL2上的第一堤BNL1和第二堤BNL2可以将它们之间的区域与它们外部的区域分离。发光元件ED可以设置在第一子堤BNL_A与第二堤BNL2之间以及第二堤BNL2与第二子堤BNL_B之间。第一堤BNL1和第二堤BNL2中的每个的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在第一堤BNL1和第二堤BNL2上的电极RME反射，以在第一基底SUB1的向上方向上行进。第一堤BNL1可以提供其中可以设置有发光元件ED的区域同时用作沿向上方向反射从发光元件ED发射的光的反射阻挡件。第一堤BNL1的侧表面可以是倾斜的，并且以线型形状延伸。然而，公开不限于此。例如，第一堤BNL1的外表面的剖面也可以具有半圆形或半椭圆形的弯曲形状。第一堤BNL1可以包括但不限于有机绝缘材料(诸如聚酰亚胺(PI))。
电极RME在一个方向上延伸，并且可以在每个子像素PXn中彼此间隔开。例如，第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以设置在一个子像素PXn中，可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。第一电极RME1和第三电极RME3可以部分地设置在第二堤BNL2上，第二电极RME2可以部分地设置在第一子堤BNL_A上，并且第四电极RME4可以部分地设置在第二子堤BNL_B上。在实施例中，电极RME可以分别包括电极延伸部分ET1至ET4，电极延伸部分ET1至ET4可以设置在第一堤BNL1或第二堤BNL2上并且可以比其它部分相对宽。每个电极RME可以设置为使得电极延伸部分ET1、ET2、ET3或ET4位于第一堤BNL1或第二堤BNL2的侧表面上，并且可以在第二方向DR2上延伸。
例如，第一电极RME1可以设置为使得第一电极延伸部分ET1位于第二堤BNL2的两个侧表面之中的面对第二子堤BNL_B的侧表面上。第一电极RME1的第一电极延伸部分ET1可以设置在第二堤BNL2的具有较大宽度并且设置在发射区域EMA中的一部分上，并且第一电极RME1的除了第一电极延伸部分ET1之外的其它部分可以不设置为与第二堤BNL2叠置。例如，第一电极RME1的第一电极延伸部分ET1的一部分可以设置在第二堤BNL2上，并且第一电极RME1的其它部分可以直接设置在第二层间绝缘层IL2上。第一电极RME1可以在第二方向DR2上延伸超过发射区域EMA，但是在子区域SA中可以与在第二方向DR2上邻近的另一像素PX的第一电极RME1分离。第一电极RME1可以最初形成为在第二方向DR2上延伸跨越多个像素PX，然后可以稍后通过在子区域SA中被部分去除而形成为设置在每个子像素PXn中的单独的电极。例如，第一电极RME1也可以部分地设置于在第二方向DR2上邻近的像素PX之间的边界处。根据实施例，第一电极RME1可以包括设置在子区域SA中的第一电极接触部分CE1，并且第一电极接触部分CE1可以通过穿透第二层间绝缘层IL2的第一电极接触孔CTD电连接到第三导电层的第二电容器电极CSE2。第一电极RME1可以通过第二电容器电极CSE2电连接到第一晶体管T1，以接收第一电源电压。由于第一电极RME1在每个像素PX中和每个子像素PXn中设置为单独的电极，因此不同的子像素PXn的发光元件ED可以单独地发射光。
第三电极RME3可以设置为使得第三电极延伸部分ET3位于第二堤BNL2的两个侧表面之中的面对第一子堤BNL_A的侧表面上。第三电极RME3的第三电极延伸部分ET3可以设置在第二堤BNL2的具有较大宽度并且设置在发射区域EMA中的一部分上，并且第三电极RME3的除了第三电极延伸部分ET3之外的其它部分也可以设置在第二堤BNL2上并且可以在第二方向DR2上延伸。第三电极RME3可以在第一方向DR1上与第二堤BNL2上的第一电极RME1间隔开。第三电极RME3的在第二方向DR2上的一侧可以设置在发射区域EMA中，并且另一侧可以设置在子区域SA中。与第一电极RME1不同，第三电极RME3可以跨越每个子像素PXn的发射区域EMA和子区域SA设置，但是可以不设置在与在第二方向DR2上邻近的像素PX的边界处。例如，根据实施例，第三电极RME3可以包括设置在子区域SA中的第三电极接触部分CE3，并且第三电极接触部分CE3可以设置在第二堤BNL2的延伸部分上。尽管未在附图中示出，但是由导电层制成的电极图案可以设置在第三电极RME3的第三电极接触部分CE3上。
第二电极RME2可以设置为使得第二电极延伸部分ET2位于第一子堤BNL_A的两个侧表面之中的面对第二堤BNL2的侧表面上。第二电极RME2的除了第二电极延伸部分ET2之外的其它部分可以不设置为与第一子堤BNL_A叠置，并且因此可以直接设置在第二层间绝缘层IL2上。第二电极RME2的第二电极延伸部分ET2的一部分可以设置在发射区域EMA中，但是第二电极RME2的其它部分可以设置为与第三堤BNL3叠置。第二电极RME2可以在第三堤BNL3下面基本上在第二方向DR2上延伸。在实施例中，第二电极RME2可以在第二方向DR2上延伸超过发射区域EMA和子区域SA。一个第二电极RME2可以跨越在第二方向DR2上邻近的多个像素PX设置。与第一电极RME1不同，第二电极RME2可以不在子区域SA中分割。例如，根据实施例，第二电极RME2可以包括第二电极接触部分CE2，所述第二电极接触部分CE2设置于在第二方向DR2上邻近的像素PX之间的边界处并且在厚度方向上与第二布线水平部分VSL_H叠置。第二电极接触部分CE2可以通过穿透第二层间绝缘层IL2的第二电极接触孔CTS电连接到第三导电层的第二布线水平部分VSL_H。由于第二电极RME2设置在跨越多个像素PX在第二方向DR2上邻近的多个子像素PXn中，因此子像素PXn可以通过同一第二电极RME2接收第二电源电压。由于通过第一电极RME1施加的第一电源电压可以单独地施加到每个子像素PXn，因此即使第二电极RME2设置在多个子像素PXn中，每个子像素PXn也可以被单独地驱动。
第二电极RME2可以包括多个第二电极接触部分CE2。第二电极接触部分CE2中的一个可以通过第二电极接触孔CTS电连接到第三导电层，但是第二电极接触部分CE2中的其它第二电极接触部分可以不电连接到第三导电层。如上面所描述的，第一布线水平部分VDL_H和第二布线水平部分VSL_H可以在每个像素PX的下侧和上侧在第一方向DR1上延伸，并且可以沿着第二方向DR2交替地布置。例如，如图5中所示，当在第一像素PX中第一布线水平部分VDL_H设置在下侧并且第二布线水平部分VSL_H设置在上侧时，在第二方向DR2上邻近第一像素PX的像素PX中，第一布线水平部分VDL_H可以位于其上侧，并且第二布线水平部分VSL_H可以设置在其下侧。第二电极RME2可以包括与第一布线水平部分VDL_H和第二布线水平部分VSL_H叠置的多个第二电极接触部分CE2。在第二电极接触部分CE2之中，仅与第二布线水平部分VSL_H叠置的第二电极接触部分CE2可以电连接到第三导电层。
第四电极RME4可以设置为使得第四电极延伸部分ET4位于第二子堤BNL_B的两个侧表面之中的面对第二堤BNL2的侧表面上。第四电极RME4的除了第四电极延伸部分ET4之外的其它部分可以不设置为与第二子堤BNL_B叠置，并且因此可以直接设置在第二层间绝缘层IL2上。与第二电极RME2类似，第四电极RME4可以在第二方向DR2上延伸超过发射区域EMA和子区域SA。然而，与第二电极RME2不同，第四电极RME4可以在子区域SA中与另一邻近的像素PX的其它第四电极RME4分离。第四电极RME4可以不包括电极接触部分。除了第四电极RME4可以在子区域SA中分割之外，第四电极RME4可以与第二电极RME2基本上对称地设置。
在实施例中，在制造显示装置10的工艺期间，多条电极线(图15的RM1至RM3)可以形成为在第二方向DR2上延伸，并且发光元件ED可以被放置。然后，电极线可以在子区域SA中分割成多个电极RME。第二电极RME2可以保留为可以不在子区域SA中分割的电极线，但是第一电极RME1、第三电极RME3和第四电极RME4可以通过部分地去除电极线来形成。电极线可以在显示装置10的制造工艺期间用于产生用于放置发光元件ED的电场。在发光元件ED可以被放置之后，当可以通过使子区域SA中的电极线分割来形成电极RME时，用于驱动发光元件ED的驱动信号可以传输到电极RME。
电极RME的电极延伸部分ET1至ET4之间的间隙可以小于除了电极延伸部分ET1至ET4之外的部分之间的间隙。多个发光元件ED可以设置在电极延伸部分ET1至ET4上。电极延伸部分ET1至ET4中的每个可以设置在第一堤BNL1或第二堤BNL2的倾斜的侧表面上，并且电极延伸部分ET1至ET4中的每个的在第一方向DR1上测量的宽度可以小于第一堤BNL1和第二堤BNL2中的每个的在第一方向DR1上测量的宽度。每个电极RME可以设置为使得电极延伸部分ET1、ET2、ET3或ET4覆盖第一堤BNL1或第二堤BNL2的至少一个侧表面，以反射从发光元件ED发射的光。
尽管在附图中，第一电极RME1至第四电极RME4可以设置在每个子像素PXn中，但是公开不限于此。每个子像素PXn中的电极RME的布置可以根据电极RME的数量或设置在每个子像素PXn中的发光元件ED的数量而变化。
每个电极RME可以包括具有高反射率的导电材料。例如，每个电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)或镧(La)的合金。每个电极RME可以在每个子像素PXn的向上方向上反射在从发光元件ED发射之后朝向第一堤BNL1和第二堤BNL2的倾斜的侧表面行进的光。
然而，公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在实施例中，每个电极RME可以具有其中透明导电材料中的至少一种和高反射金属层中的至少一个可以堆叠或者可以形成为包括透明导电材料和高反射金属层的单个层的结构。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1完全设置在第二层间绝缘层IL2上。例如，第一绝缘层PAS1可以覆盖电极RME以及第一堤BNL1和第二堤BNL2或与电极RME以及第一堤BNL1和第二堤BNL2叠置。然而，第一绝缘层PAS1可以包括部分地暴露电极RME的上表面的开口，并且稍后将描述的接触电极CNE1至CNE3可以通过开口接触电极RME。
在实施例中，第一绝缘层PAS1可以呈阶梯状，使得第一绝缘层PAS1的上表面的一部分在在第一方向DR1上彼此间隔开的电极RME之间降低。由于第一绝缘层PAS1覆盖电极RME，因此第一绝缘层PAS1可以在电极RME之间呈阶梯状。第一绝缘层PAS1可以保护电极RME，同时使它们彼此绝缘。第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED直接接触其它构件并因此被损坏。
第三堤BNL3可以设置在第一绝缘层PAS1上。第三堤BNL3可以包括在第一方向DR1和第二方向DR2上延伸的部分以在平面图中形成格状图案。第三堤BNL3可以设置在每个子像素PXn的边界处，以使邻近的子像素PXn分离。第三堤BNL3可以围绕发射区域EMA和子区域SA，以在每个子像素PXn中使它们彼此分离。在第三堤BNL3的在第二方向DR2上延伸的部分中，设置在发射区域EMA之间的一部分和设置在子区域SA之间的一部分可以具有相同的宽度。因此，子区域SA之间的间隙可以但不限于等于发射区域EMA之间的间隙。
第三堤BNL3的部分可以在厚度方向上与其下面的电极RME叠置。例如，第三堤BNL3可以在每个子像素PXn的边界处与第二电极RME2和第四电极RME4叠置。例如，第三堤BNL3可以在围绕子区域SA的部分中与电极RME叠置，并且可以在沿第二方向DR2邻近的像素PX之间的边界处在第一方向DR1上延伸的部分中与第一电极RME1、第二电极RME2和第四电极RME4叠置。例如，第二电极RME2的第二电极接触部分CE2可以设置在第三堤BNL3的在第一方向DR1上延伸的一部分下面。
第三堤BNL3可以形成为具有比第一堤BNL1和第二堤BNL2大的高度。第三堤BNL3可以在显示装置10的制造工艺期间防止在喷墨印刷工艺中墨溢出到相邻的子像素PXn。因此，第三堤BNL3可以使其中可以针对不同的子像素PXn分散有不同的发光元件ED的墨分离，使得墨可以不彼此混合。第三堤BNL3的在第二方向DR2上延伸的部分中的一些可以设置在第一堤BNL1上。与第一堤BNL1类似，第三堤BNL3可以包括但不限于聚酰亚胺(PI)。尽管在附图中第三堤BNL3与第一堤BNL1设置在不同的层，但是公开不限于此。在实施例中，第三堤BNL3可以与第一堤BNL1在同一工艺中形成并且与第一堤BNL1形成在同一层。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以沿着每个电极RME沿其延伸的第二方向DR2彼此间隔开，并且可以基本上彼此平行地对准。发光元件ED可以具有在基本上垂直于每个电极RME沿其延伸的方向的方向上延伸的形状。然而，公开不限于此，并且发光元件ED也可以倾斜于每个电极RME沿其延伸的方向延伸。
每个发光元件ED可以包括掺杂有不同的导电类型的半导体层。包括半导体层的每个发光元件ED可以被定向为使得一端根据在电极RME上产生的电场的方向而面对特定的方向。每个发光元件ED可以包括发光层36(见图14)以发射特定波段的光。设置在每个子像素PXn中的发光元件ED可以根据形成发光层36的材料而发射不同的波段的光。然而，公开不限于此，并且设置在每个子像素PXn中的发光元件ED也可以发射同一颜色的光。
在每个发光元件ED中，多个层可以在平行于第一基底SUB1的上表面的方向上设置。显示装置10的发光元件ED沿其延伸的方向可以平行于第一基底SUB1，并且每个发光元件ED的多个半导体层可以沿着平行于第一基底SUB1的上表面的方向顺序地布置。然而，公开不限于此。在一些情况下，当每个发光元件ED具有不同的结构时，半导体层可以在垂直于第一基底SUB1的方向上布置。
发光元件ED可以在第一堤BNL1与第二堤BNL2之间设置在每个电极RME上。每个发光元件ED的长度可以大于在第一方向DR1上彼此间隔开的电极RME之间的间隙，并且每个发光元件ED的两端可以分别设置在不同的电极RME上。如稍后将描述的，每个发光元件ED可以包括多个半导体层，并且第一端和与第一端相对的第二端可以基于半导体层中的任何一个来限定。发光元件ED可以基于其上可以设置有第一端的电极而被划分成不同的发光元件ED。
例如，发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，所述第一发光元件ED1具有设置在第一电极RME1上的第一端和设置在第四电极RME4上的第二端，所述第二发光元件ED2具有设置在第三电极RME3上的第一端和设置在第二电极RME2上的第二端。第一发光元件ED1可以设置在第二堤BNL2与第二子堤BNL_B之间，使得第一端位于第一电极延伸部分ET1上，并且第二端位于第四电极延伸部分ET4上。第二发光元件ED2可以设置在第二堤BNL2与第一子堤BNL_A之间，使得第一端位于第三电极延伸部分ET3上，并且第二端位于第二电极延伸部分ET2上。设置在一个子像素PXn中的发光元件ED可以包括其第一端在相反方向上面对的第一发光元件ED1和第二发光元件ED2。
每个发光元件ED的两端可以分别接触接触电极CNE1至CNE3。绝缘膜38(见图14)可以不形成在每个发光元件ED的每个发光元件ED沿其延伸的方向上的端表面上，从而部分地暴露半导体层。暴露的半导体层可以接触接触电极CNE1至CNE3。然而，公开不限于此。在一些情况下，可以去除每个发光元件ED的绝缘膜38的至少一部分以部分地暴露半导体层的两端的侧表面。半导体层的暴露的侧表面可以直接接触接触电极CNE1至CNE3。每个发光元件ED可以通过接触电极CNE1至CNE3电连接到每个电极RME。第一发光元件ED1的第二端和第二发光元件ED2的第一端可以通过相同的接触电极彼此电连接。因此，第一发光元件ED1和第二发光元件ED2可以彼此串联连接。
第二绝缘层PAS2可以部分地设置在第一绝缘层PAS1和发光元件ED上。第二绝缘层PAS2可以设置在第三堤BNL3上和子区域SA中。例如，第二绝缘层PAS2可以部分地围绕每个发光元件ED的外表面，而不覆盖发光元件ED的第一端和第二端。例如，第二绝缘层PAS2的一部分可以与第二堤BNL2叠置，并且可以设置在第一绝缘层PAS1上。第二绝缘层PAS2可以在发射区域EMA中设置在发光元件ED、第一绝缘层PAS1和第三堤BNL3上，但是可以除了暴露每个发光元件ED的两侧之外部分地暴露其中可以设置有电极RME的部分。在显示装置10的制造工艺期间可以通过将第二绝缘层PAS2完全放置在第一绝缘层PAS1和第三堤BNL3上，然后去除第二绝缘层PAS2以暴露每个发光元件ED的两端来获得第二绝缘层PAS2的这种形状。
第二绝缘层PAS2的设置在发光元件ED上的部分可以在平面图中在第一绝缘层PAS1上沿第二方向DR2延伸，以在每个子像素PXn中形成线型图案或岛状图案。第二绝缘层PAS2可以在显示装置10的制造工艺期间在固定发光元件ED的同时保护发光元件ED。第二绝缘层PAS2也可以填充每个发光元件ED与设置在发光元件ED下面的第一绝缘层PAS1之间的空间。
在显示装置10的制造工艺期间，在可以形成第二绝缘层PAS2之后，可以执行使子区域SA中的电极线分割以形成电极RME的工艺。第二绝缘层PAS2可以完全设置在子区域SA和发射区域EMA中，然后可以通过暴露每个发光元件ED的两端的工艺和使电极分离的分割工艺来部分地去除第二绝缘层PAS2。在子区域SA中，可以在其中可以分割电极线的区域中去除第一绝缘层PAS1和第二绝缘层PAS2，并且稍后将描述的第三绝缘层PAS3可以直接设置在第二层间绝缘层IL2上。
多个接触电极CNE1至CNE3和第三绝缘层PAS3可以设置在第二绝缘层PAS2上。接触电极CNE1至CNE3可以包括设置在同一层的第一接触电极CNE1和第二接触电极CNE2以及与第一接触电极CNE1和第二接触电极CNE2设置在不同的层的第三接触电极CNE3。第三绝缘层PAS3可以设置在第一接触电极CNE1和第二接触电极CNE2与第三接触电极CNE3之间。
接触电极CNE1至CNE3可以接触发光元件ED和电极RME。接触电极CNE1至CNE3可以直接接触在每个发光元件ED的两个端表面上暴露的半导体层，并且可以接触电极RME的上表面的其中未设置有第一绝缘层PAS1的暴露的部分。每个发光元件ED的两端可以通过接触电极CNE1至CNE3电连接到电极RME。
第一接触电极CNE1可以设置在第一电极RME1上，并且第二接触电极CNE2可以设置在第二电极RME2上。第一接触电极CNE1可以设置在第一电极延伸部分ET1上，可以具有比第一电极延伸部分ET1的宽度小的宽度，并且可以在第二方向DR2上延伸。此外，第一接触电极CNE1可以包括设置在第一电极RME1上并具有增加的宽度的多个第一接触部分CNT1，并且第一接触部分CNT1可以接触被第一绝缘层PAS1暴露的第一电极RME1。第一接触部分CNT1可以设置为在第一方向DR1上不与发光元件ED叠置。例如，第一接触部分CNT1可以设置为与其上可以设置有发光元件ED的第一电极延伸部分ET1的在第二方向DR2上的一侧相邻。尽管在附图中第一接触电极CNE1可以包括两个第一接触部分CNT1，但是公开不限于此。第一接触电极CNE1可以接触第一发光元件ED1的第一端和第一电极RME1，并且第一发光元件ED1可以通过第一接触电极CNE1电连接到第一电极RME1。
第二接触电极CNE2可以设置在第二电极延伸部分ET2上，可以具有比第二电极延伸部分ET2的宽度小的宽度，并且可以在第二方向DR2上延伸。此外，第二接触电极CNE2可以包括设置在第二电极RME2上并具有增加的宽度的多个第二接触部分CNT2，并且第二接触部分CNT2可以接触被第一绝缘层PAS1暴露的第二电极RME2。例如，在实施例中，第二接触部分CNT2中的任何一个可以设置在第二电极RME2的第二电极接触部分CE2上。第二接触部分CNT2可以设置为在第一方向DR1上不与发光元件ED叠置。例如，第二接触部分CNT2可以设置为与其上可以设置有发光元件ED的第二电极延伸部分ET2的在第二方向DR2上的一侧相邻。尽管在附图中第二接触电极CNE2可以包括两个第二接触部分CNT2，但是公开不限于此。第二接触电极CNE2可以接触第二发光元件ED2的第二端和第二电极RME2，并且第二发光元件ED2可以通过第二接触电极CNE2电连接到第二电极RME2。
第一接触电极CNE1和第二接触电极CNE2中的每个可以直接设置在第二绝缘层PAS2上。第一接触电极CNE1和第二接触电极CNE2可以具有比电极RME的宽度小的宽度，并且可以在发射区域EMA内形成在第二方向DR2上延伸的线型图案。第一接触电极CNE1的第一接触部分CNT1可以设置在第一电极延伸部分ET1的在第二方向DR2上的一侧，并且第二接触电极CNE2的第二接触部分CNT2可以设置在第二电极延伸部分ET2的在第二方向DR2上的另一侧。然而，公开不限于此。
第三绝缘层PAS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层PAS3可以覆盖第一接触电极CNE1和第二接触电极CNE2，并且第三绝缘层PAS3的一部分也可以设置在第二绝缘层PAS2上。在实施例中，除了其中第三接触电极CNE3设置在电极RME上的部分之外，第三绝缘层PAS3可以完全设置在第一绝缘层PAS1上。第三绝缘层PAS3可以使第一接触电极CNE1和第二接触电极CNE2与第三接触电极CNE3绝缘，以防止它们彼此直接接触。第三绝缘层PAS3可以设置在第一接触电极CNE1和第二接触电极CNE2与第三接触电极CNE3之间，以使它们彼此绝缘。然而，在实施例中，可以省略第三绝缘层PAS3。在这种情况下，第一接触电极CNE1和第二接触电极CNE2以及第三接触电极CNE3可以设置在同一层。
第三接触电极CNE3可以包括设置在第三电极延伸部分ET3上的第一延伸部分CN_E1、设置在第四电极延伸部分ET4上的第二延伸部分CN_E2以及将第一延伸部分CN_E1和第二延伸部分CN_E2彼此连接的多个连接部分CN_B。第一延伸部分CN_E1和第二延伸部分CN_E2可以具有与第一接触电极CNE1的形状基本上类似的形状。第一延伸部分CN_E1和第二延伸部分CN_E2可以具有比第三电极延伸部分ET3和第四电极延伸部分ET4的宽度小的宽度，并且可以在第二方向DR2上延伸。然而，第一延伸部分CN_E1和第二延伸部分CN_E2的在第二方向DR2上测量的长度可以大于第一接触电极CNE1的长度。第一延伸部分CN_E1和第二延伸部分CN_E2可以通过在第一方向DR1上延伸的连接部分CN_B而彼此连接。在平面图中，第三接触电极CNE3可以围绕第一接触电极CNE1。
例如，第一延伸部分CN_E1和第二延伸部分CN_E2可以分别包括第三接触部分CNT3和第四接触部分CNT4。第三接触部分CNT3可以设置在第三电极RME3上并且可以具有增大的宽度。第四接触部分CNT4可以设置在第四电极RME4上，并且可以具有增大的宽度。第三接触部分CNT3和第四接触部分CNT4可以分别接触被第一绝缘层PAS1暴露的第三电极RME3和第四电极RME4。第三接触部分CNT3和第四接触部分CNT4可以设置为在第一方向DR1上不与发光元件ED叠置。例如，第三接触部分CNT3和第四接触部分CNT4可以在第一方向DR1上与第一接触部分CNT1或第二接触部分CNT2并排设置。
尽管在附图中第三接触电极CNE3可以包括分别接触第三电极RME3和第四电极RME4的两个接触部分CNT3和CNT4，但是公开不限于此。第三接触电极CNE3的第一延伸部分CN_E1可以接触第二发光元件ED2的第一端，并且第二延伸部分CN_E2可以接触第一发光元件ED1的第二端。第一发光元件ED1和第二发光元件ED2可以通过第三接触电极CNE3彼此串联连接。
接触电极CNE1至CNE3可以包括导电材料(诸如ITO、IZO、ITZO或铝(Al))。例如，接触电极CNE1至CNE3可以包括透明导电材料，并且从发光元件ED发射的光可以穿过接触电极CNE1至CNE3并朝向电极RME行进，但是公开不限于此。
尽管未在附图中示出，但是可以在接触电极CNE1至CNE3和第三绝缘层PAS3上进一步设置另一绝缘层以覆盖接触电极CNE1至CNE3和第三绝缘层PAS3。绝缘层可以完全设置在第一基底SUB1上，以保护设置在第一基底SUB1上的构件免受外部环境的影响。
上面描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。在实施例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlNx))。可选择地，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括有机绝缘材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂、苯并环丁烯、卡哆树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂)。然而，公开不限于此。
如上面所描述的，显示装置10的每个像素PX可以包括具有不同布置的发射区域EMA和子区域SA的不同类型的子像素PXn。因此，每个子像素PXn中的电极RME的布置可以根据子像素PXn中的发射区域EMA和子区域SA的布置而变化。
例如，在第一子像素PX1和第三子像素PX3中，子区域SA可以设置在第一发射区域EMA1和第三发射区域EMA3中的每个的作为第二方向DR2的第一侧的上侧。第一子像素PX1和第三子像素PX3中的每个的第一电极RME1和第三电极RME3可以从设置在子区域SA中的第一电极接触部分CE1和第三电极接触部分CE3向下延伸，并且可以设置在发射区域EMA中。另一方面，在第二子像素PX2中，子区域SA可以设置在第二发射区域EMA2的作为第二方向DR2的第二侧的下侧。第二子像素PX2的第一电极RME1和第三电极RME3可以从设置在子区域SA中的第一电极接触部分CE1和第三电极接触部分CE3向上延伸，并且可以设置在发射区域EMA中。第一子像素PX1和第三子像素PX3可以是其中第一电极RME1和第三电极RME3从电极接触部分CE1和CE3向下延伸的第一类型子像素，并且第二子像素PX2可以是其中第一电极RME1和第三电极RME3从电极接触部分CE1和CE3向上延伸的第二类型子像素。
第二电极RME2延伸跨越在第二方向DR2上邻近的多个像素PX或子像素PXn并且延伸超过子区域SA。第二电极RME2可以包括多个第二电极接触部分CE2。第二电极接触部分CE2可以与第一布线水平部分VDL_H或第二布线水平部分VSL_H叠置，但是仅与第二布线水平部分VSL_H叠置的第二电极接触部分CE2可以通过第二电极接触孔CTS接触第二布线水平部分VSL_H。第二布线水平部分VSL_H可以在第一方向DR1上延伸并且接触在第一方向DR1上布置的多个子像素PXn的第二电极RME2。接触第二布线水平部分VSL_H的第二电极接触部分CE2的位置在不同类型的子像素PXn中可以不同。
例如，在可以是第一类型子像素的第一子像素PX1和第三子像素PX3中，第二布线水平部分VSL_H设置在子区域SA的上侧。设置在第一类型子像素中的第二电极RME2的第二电极接触部分CE2可以设置在子区域SA的上侧，以接触在第二方向DR2上邻近的另一子像素PXn的发射区域EMA中的第二布线水平部分VSL_H。
另一方面，在可以是第二类型子像素的第二子像素PX2中，第二布线水平部分VSL_H可以与第二发射区域EMA2交叉。设置在第二类型子像素中的第二电极RME2的第二电极接触部分CE2可以部分地设置在发射区域EMA中，并且可以在子像素PXn的发射区域EMA附近接触第二布线水平部分VSL_H。
类似地，在第一子像素PX1和第二子像素PX2中，接触电极CNE1至CNE3的布置和结构也可以不同。例如，第一子像素PX1的第二接触电极CNE2的第二接触部分CNT2接触设置在第一布线水平部分VDL_H上的第二电极接触部分CE2。另一方面，第二子像素PX2的第二接触电极CNE2的第二接触部分CNT2可以接触设置在第二布线水平部分VSL_H上的第二电极接触部分CE2。
在根据实施例的显示装置10中，第一子像素PX1和第三子像素PX3以及第二子像素PX2可以被限定为不同类型的子像素。因此，发射区域EMA和子区域SA的布置或电极RME的结构可以不同。在附图中，第一电极RME1和第三电极RME3从设置在子区域SA中的第一电极接触部分CE1和第三电极接触部分CE3沿其延伸的方向在第一子像素PX1和第二子像素PX2中是相反的。例如，第二子像素PX2中的电极RME、接触电极CNE1至CNE3、发射区域EMA和子区域SA的布置可以与第一子像素PX1中的电极RME、接触电极CNE1至CNE3、发射区域EMA和子区域SA的布置对称。由于显示装置10可以包括不同类型的子像素，因此一个像素PX中的邻近的子像素PXn的发射区域EMA可以不彼此并排布置，并且子区域SA可以设置于在第一方向DR1上彼此间隔开的发射区域EMA之间。
由于一个像素PX可以包括多个子像素PXn，并且每个子像素PXn可以包括发射区域EMA和子区域SA，因此像素PX可以被划分成其中可以设置有发光元件ED的区域和其中可以不设置发光元件ED的区域。为了使发光元件ED发射光，每个子像素PXn可以包括可以设置在发射区域EMA中的多个电极RME和多个接触电极CNE1至CNE3。为了具有一定水平的亮度，每个发射区域EMA需要足以容纳多个发光元件ED以及用于驱动发光元件ED的电极RME和接触电极CNE1至CNE3的区域。如在根据实施例的显示装置10中那样，当发射区域EMA可以不并排地设置并且子区域SA设置在发射区域EMA之间时，与当发射区域EMA可以在一个方向上布置时相比，更有利于确保发射区域EMA相对于单个像素PX的面积的面积。
当显示装置10还可以包括设置在显示元件层上并且从发光元件ED发射的光入射到其的颜色控制结构(图16的TPL、WCL1和WCL2)时，发射区域EMA可以确保足够的面积。即使颜色控制结构可以设置在邻近发射区域EMA的子区域SA中，也不存在颜色混合的担忧。在实施例中，颜色控制结构可以包括有机材料。颜色控制结构可能因有机材料的劣化而变形，因此宽度减小。然而，如果颜色控制结构可以设置在子区域SA中，同时覆盖发射区域EMA的发光元件ED，则它们可以至少覆盖发光元件ED并且即使它们的宽度可能减小也保持输出光效率。这将在稍后参照其它附图进行详细描述。
图14是根据实施例的发光元件ED的示意图。
发光元件ED可以是发光二极管。例如，发光元件ED可以是具有微米或纳米的尺寸并由无机材料制成的发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，无机发光二极管可以在其中可以形成有极性的两个电极之间对准。发光元件ED可以通过在两个电极上形成的电场而在电极之间对准。
根据实施例的发光元件ED可以在一个方向上延伸。在公开的精神和范围内，发光元件ED可以具有像棒、线、管等一样的形状。在实施例中，发光元件ED可以成形为圆柱状或棒状。然而，发光元件ED的形状不限于此，并且发光元件ED还可以具有各种形状(包括多边形棱柱(诸如立方体、长方体和六角棱柱)以及在一方向上延伸并具有部分倾斜的外表面的形状)。稍后将描述的包括在发光元件ED中的多个半导体可以沿着一个方向顺序地设置或堆叠。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号以发射特定波段的光。
参照图14，发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。例如，当发光元件ED发射蓝色波段内的光时，第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。半导体材料可以是例如n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一半导体层31可以掺杂有n型掺杂剂，并且n型掺杂剂可以是例如Si、Ge或Sn。在实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以在但不限于1.5μm至5μm的范围内。
第二半导体层32设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体。例如，当发光元件ED发射蓝色或绿色波段内的光时，第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。半导体材料可以是例如p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二半导体层32可以掺杂有p型掺杂剂，并且p型掺杂剂可以是例如Mg、Zn、Ca或Ba。在实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以在但不限于0.05μm至0.10μm的范围内。
尽管在附图中第一半导体层31和第二半导体层32中的每个由一个层组成，但是公开不限于此。根据实施例，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括更多数量的层，例如，可以进一步包括包覆层或拉伸应变势垒减小(TSBR)层。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36可以包括具有多量子阱结构的材料时，它可以具有其中多个量子层和多个阱层可以交替地堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的复合而发射光。例如，当发光层36发射蓝色波段内的光时，它可以包括诸如AlGaN或AlGaInN的材料。例如，当发光层36具有其中量子层和阱层可以交替地堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。在实施例中，发光层36可以包括作为量子层的AlGaInN和作为阱层的AlInN以发射其中心波段在450nm至495nm的范围内的蓝光。
然而，公开不限于此，并且发光层36也可以根据发射光的波段而具有其中具有大的能带隙的半导体材料和具有小的能带隙的半导体材料可以交替地堆叠或者可以包括不同的3族至5族的半导体材料的结构。从发光层36发射的光不限于蓝色波段内的光。在一些情况下，发光层36可以发射红色波段或绿色波段内的光。发光层36的长度可以在但不限于0.05μm至0.10μm的范围内。
从发光层36发射的光不仅可以辐射到发光元件ED的在纵向方向上的外表面，而且可以辐射到两个侧表面。例如，从发光层36发射的光的方向不限于一个方向。
电极层37可以是欧姆接触电极。然而，公开不限于此，并且电极层37也可以是肖特基(Schottky)接触电极。发光元件ED可以包括至少一个电极层37。尽管在图14中发光元件ED可以包括一个电极层37，但是公开不限于此。在一些情况下，发光元件ED可以包括更多的电极层37，或者可以省略电极层37。即使当发光元件ED可以包括不同数量的电极层37或者还可以包括其它结构时，发光元件ED的以下描述也可以同样地适用。
根据实施例，当发光元件ED电连接到显示装置10中的电极或接触电极时，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。例如，电极层37可以包括但不限于n型或p型掺杂的半导体材料。
绝缘膜38围绕多个半导体层和多个电极层的外表面。在实施例中，绝缘膜38可以围绕至少发光层36的外表面，并且在发光元件ED沿其延伸的方向上延伸。绝缘膜38可以保护上面的构件。例如，绝缘膜38可以围绕上面的构件的侧表面，但是可以暴露发光元件ED的在纵向方向上两端。
在附图中，绝缘膜38在发光元件ED的纵向方向上延伸，以从第一半导体层31的侧表面覆盖到电极层37的侧表面。然而，公开不限于此。除了发光层36之外，绝缘膜38也可以覆盖仅一些半导体层的外表面，或者可以仅覆盖电极层37的外表面的一部分以部分地暴露每个电极层37的外表面。例如，绝缘膜38的上表面在与发光元件ED的至少一端相邻的区域中的剖面可以是圆形的。
绝缘膜38的厚度可以在但不限于10nm至1.0μm的范围内。绝缘膜38的厚度可以为约40nm。
绝缘膜38可以包括具有绝缘性质的材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或氧化铝(AlOx))。因此，绝缘膜38可以防止当发光层36直接接触将电信号传输到发光元件ED的电极时可能发生的电短路。由于绝缘膜38保护包括发光层36的发光元件ED的外表面，因此可以防止发光效率的降低。尽管在附图中绝缘膜38被示出为单个层，但是公开不限于此，并且绝缘膜38也可以形成为双层或其中可以堆叠有多个层的多层。
例如，在实施例中，可以处理绝缘膜38的外表面。发光元件ED可以分散在预定的墨中，以喷射到电极上从而对准。在此，可以对绝缘膜38的表面进行疏水处理或亲水处理，使得发光元件ED在墨中保持分离而不与其它相邻的发光元件ED聚集。
发光元件ED的长度h可以在1μm至10μm或2μm至6μm的范围内，并且可以在3μm至5μm的范围内。例如，发光元件ED的直径可以在30nm至700nm的范围内，并且发光元件ED的纵横比可以是1.2至100。然而，公开不限于此，并且包括在显示装置10中的多个发光元件ED也可以根据发光层36的组成的差异而具有不同的直径。发光元件ED的直径可以为约500nm。
在根据实施例的显示装置10中，电连接到多个子像素PXn的电路层CCL的布线可以基于单个像素PX而不是基于子像素PXn设置。因此，设置在由一个子像素PXn占据的区域下面的电路层CCL的布线可以在每个子像素PXn中不同。例如，显示装置10的一个像素PX可以包括具有不同布置的发射区域EMA和子区域SA的不同类型的子像素PXn。因此，在包括在一个像素PX中的每个子像素PXn中，电极接触部分CE1和CE2的位置可以不同，设置在每个子像素PXn中的电极RME(例如，第一电极RME1和第二电极RME2)可以通过电极接触部分CE1和CE2电连接到其下面的第三导电层。
图15是示出根据实施例的包括在显示装置10的一个像素PX中的多个电极和第三导电层的示意性布置的平面图。图16是沿着图15的线C1-C1'、线C2-C2'和线C3-C3'截取的示意性剖视图。
图15仅示出了电路层CCL的第三导电层和设置在第三导电层上的第三堤BNL3、电极RME、发光元件ED和接触电极CNE1至CNE3的相对位置。图16示出了第一子像素PX1、第二子像素PX2和第三子像素PX3的第一电极接触部分CE1的剖面。
参照图15和图16，对于每个子像素PXn的第一电极RME1，设置在子区域SA中的第一电极接触部分CE1可以接触其下面的第三导电层，并且因此可以电连接到电路层CCL的第一晶体管T1。第一电极RME1可以电连接到第一晶体管T1的第一源电极S1。在平面图中，形成第一源电极S1的第二电容器电极CSE2和设置在电路层CCL中的第一晶体管T1的第一有源层ACT1可以设置在第二子像素PX2中或第一子像素PX1与第二子像素PX2之间的边界处。第一子像素PX1和第三子像素PX3的第一电极RME1可以设置为不与第三导电层的第二电容器电极CSE2叠置。第二子像素PX2的第一电极RME1可以设置为与第三导电层的第二电容器电极CSE2叠置。根据实施例，每个子像素PXn的第一电极接触部分CE1可以直接接触第三导电层的第二电容器电极CSE2，或者可以通过延伸电极部分CP1和CP2电连接到第二电容器电极CSE2。
例如，第一子像素PX1的第一有源层ACT1和形成第一晶体管T1的电连接到第一电极RME1的第一源电极S1的第二电容器电极CSE2可以设置在像素PX的中心的上侧，该上侧是第二方向DR2的第一侧。然而，由于第一子像素PX1的第二电容器电极CSE2设置为不与第一子像素PX1的第一电极RME1和子区域SA叠置，因此第一电极接触部分CE1可以不直接接触第一子像素PX1的第二电容器电极CSE2。第三导电层可以包括第一延伸电极部分CP1，该第一延伸电极部分CP1可以直接电连接到第一子像素PX1的第二电容器电极CSE2并且与第一子像素PX1的子区域SA叠置。包括在第一方向DR1上延伸的部分的第一延伸电极部分CP1可以与第二电容器电极CSE2成一体，并且可以在第一子像素PX1的子区域SA中直接接触第一电极接触部分CE1。第一子像素PX1的第一电极RME1可以通过第一延伸电极部分CP1电连接到第一晶体管T1的第一源电极S1。
类似地，第三子像素PX3的第一有源层ACT1和形成第一晶体管T1的电连接到第一电极RME1的第一源电极S1的第二电容器电极CSE2可以与像素PX的中心相邻地设置。然而，由于第三子像素PX3的第二电容器电极CSE2设置为不与第三子像素PX3的第一电极RME1和子区域SA叠置，因此第一电极接触部分CE1可以不直接接触第三子像素PX3的第二电容器电极CSE2。第三导电层可以包括第二延伸电极部分CP2，该第二延伸电极部分CP2可以直接电连接到第三子像素PX3的第二电容器电极CSE2并且与第三子像素PX3的子区域SA叠置。包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分的第二延伸电极部分CP2可以与第二电容器电极CSE2成一体，并且可以在第三子像素PX3的子区域SA中直接接触第一电极接触部分CE1。第三子像素PX3的第一电极RME1可以通过第二延伸电极部分CP2电连接到第一晶体管T1的第一源电极S1。
另一方面，第二子像素PX2的第一有源层ACT1和形成第一晶体管T1的电连接到第一电极RME1的第一源电极S1的第二电容器电极CSE2可以设置在像素PX的下侧，该下侧可以是第二方向DR2的第二侧。由于第二子像素PX2的第二电容器电极CSE2可以设置为与第二子像素PX2的第一电极RME1和子区域SA叠置，因此第一电极接触部分CE1可以直接接触第二子像素PX2的第二电容器电极CSE2。第二子像素PX2的第一电极RME1可以直接电连接到第一晶体管T1的第一源电极S1。
如上面所描述的，针对第二电极RME2，与第二布线水平部分VSL_H叠置的第二电极接触部分CE2的位置可以基于每个子像素PXn的发射区域EMA和子区域SA而不同。例如，在第一子像素PX1和第三子像素PX3中的每个中，接触第二布线水平部分VSL_H的第二电极接触部分CE2可以设置在子区域SA的上侧和在第二方向DR2上邻近的另一像素PX的发射区域EMA中。在第二子像素PX2中，第二电极接触部分CE2可以部分地设置在第二发射区域EMA2中，并且可以接触第二布线水平部分VSL_H。例如，第二电极接触孔CTS的位置可以根据一个像素PX中的子像素PXn的类型而不同。第一子像素PX1和第三子像素PX3中的每个的第二电极RME2可以通过形成在另一像素PX的发射区域EMA中的第二电极接触孔CTS接触第二布线水平部分VSL_H，并且第二子像素PX2的第二电极RME2可以通过形成为与第二子像素PX2的第二发射区域EMA2相邻的第二电极接触孔CTS接触第二布线水平部分VSL_H。
在根据实施例的显示装置10中，图15中所示的像素PX中的电极RME和布线的布置可以被重复，或者可以在第一方向DR1和第二方向DR2上与另一布置交替。
在布置在第二方向DR2上的像素PX中，可以重复图15中的电极RME和布线的布置。由于如上面所描述的，第一布线水平部分VDL_H和第二布线水平部分VSL_H可以沿着第二方向DR2交替地布置，因此第二电极接触部分CE2和第二布线水平部分VSL_H可以通过其彼此电连接的第二电极接触孔CTS的位置可以在像素PX中的每个中不同。
例如，在沿第二方向DR2布置的像素PX之中，其中在第一子像素PX1和第三子像素PX3中的每个的第二电极接触部分CE2中形成有第二电极接触孔CTS的像素PX和其中没有形成第二电极接触孔CTS的像素PX可以交替地布置。在图15中所示的像素PX中，在第一子像素PX1和第三子像素PX3中的每个的第二电极接触部分CE2中没有形成第二电极接触孔CTS。在位于像素PX上面的像素PX中，第二电极接触孔CTS可以形成在第一子像素PX1和第三子像素PX3中的每个的第二电极接触部分CE2中。
类似地，在沿第二方向DR2布置的像素PX之中，其中在第二子像素PX2的第二电极接触部分CE2中形成有第二电极接触孔CTS的像素PX和其中没有形成第二电极接触孔CTS的像素PX可以交替地布置。在图15中所示的像素PX中，第二电极接触孔CTS形成在第二子像素PX2的第二电极接触部分CE2中。在位于像素PX下面的像素PX中，第二电极接触孔CTS可以不形成在第二子像素PX2的第二电极接触部分CE2中。
在沿第一方向DR1布置的像素PX中，图15中的电极RME、发射区域EMA和子区域SA的布置可以被重复或者可以交替地翻转。例如，在图15的像素PX中，第一子像素PX1和第三子像素PX3可以是其中第一电极RME1从第一电极接触部分CE1向下延伸的第一类型子像素，并且第二子像素PX2可以是第二类型子像素。当具有相同布置的电极RME、发射区域EMA和子区域SA的像素PX可以重复布置时，在第一方向DR1上在邻近图15的像素PX的像素PX中，第一子像素PX1和第三子像素PX3可以是第一类型子像素，并且第二子像素PX2可以是第二类型子像素。另一方面，当电极RME、发射区域EMA和子区域SA的布置可以交替地翻转时，第一子像素PX1和第三子像素PX3可以是第二类型子像素，并且第二子像素PX2可以是在第一方向DR1上邻近图15的像素PX的像素中的第一类型子像素。由于根据实施例的显示装置10可以包括在一个像素PX中具有不同布置的发射区域EMA和子区域SA的不同类型的子像素，因此在第一方向DR1上邻近的子像素PXn可以均确保具有足够的面积的发射区域EMA。这在实现超高分辨率的显示装置方面是有利的。
此外，在其中显示装置10可以包括设置在显示元件层上的颜色控制结构的实施例中，与子像素PXn的发射区域EMA叠置的每个颜色控制结构可以形成为具有足够的宽度。由于另一子像素PXn的子区域SA可以设置在发射区域EMA的在第一方向DR1上的一侧，因此颜色控制结构可以超过子像素PXn的发射区域EMA而延伸到邻近的子像素PXn的子区域SA。
图17是示出根据实施例的设置在显示装置10的一个像素PX中的颜色控制结构的示意性布置的平面图。图18是沿着图17的线X1-X1'截取的示意性剖视图。图19是沿着图17的线X2-X2'截取的示意性剖视图。
图18示出了可以是设置在第一子像素PX1和第三子像素PX3中的颜色控制结构的第一波长转换层WCL1和第二波长转换层WCL2的剖面。图19示出了可以是设置在第二子像素PX2中的颜色控制结构的透光层TPL的剖面。为了描述子像素PXn中的颜色控制结构WCL1、WCL2和TPL的相对位置，图17仅示出了第三堤BNL3、发光元件ED和电极RME，并且图18和图19仅示出了电路层CCL、第三堤BNL3和发光元件ED。
参照图17至图19，根据实施例的显示装置10还可以包括设置在显示元件层上的多个颜色控制结构WCL1、WCL2和TPL以及多个滤色器层CFL1至CFL3。显示装置10还可以包括面对第一基底SUB1的第二基底SUB2，并且滤色器层CFL1至CFL3以及颜色控制结构WCL1、WCL2和TPL可以设置在第二基底SUB2的面对第一基底SUB1的表面上。现在将顺序地描述堆叠在第二基底SUB2的表面上的结构。
第二基底SUB2可以由透光材料制成。在实施例中，第二基底SUB2可以包括玻璃基底或塑料基底。在实施例中，第二基底SUB2还可以包括单独的层(例如，绝缘层(诸如位于玻璃基底或塑料基底上的无机层))。
滤色器层CFL1至CFL3和第一光阻挡构件UBM可以设置在第二基底SUB2的面对第一基底SUB1的表面上。第一光阻挡构件UBM和滤色器层CFL1至CFL3可以直接设置在第二基底SUB2的表面上。第一光阻挡构件UBM以格状图案形成以部分地暴露第二基底SUB2的表面，并且滤色器层CFL1至CFL3可以设置在第二基底SUB2的被第一光阻挡构件UBM暴露的表面上。滤色器层CFL1至CFL3中的每个的一部分可以直接设置在第二基底SUB2的表面上，并且另一部分可以设置在第一光阻挡构件UBM上。不同的滤色器层CFL1至CFL3可以在第一光阻挡构件UBM上彼此间隔开。然而，公开不限于此，并且滤色器层CFL1至CFL3也可以彼此叠置。
第一光阻挡构件UBM可以围绕其中可以设置有稍后将描述的颜色控制结构TPL、WCL1和WCL2的区域。第一光阻挡构件UBM可以暴露第二基底SUB2的表面的与其中可以设置有颜色控制结构TPL、WCL1和WCL2的区域对应的部分。除了显示元件层的第三堤BNL3之外，第一光阻挡构件UBM可以设置为还与每个子像素PXn的子区域SA和发射区域EMA部分地叠置，以在平面图中形成格状形状。第二基底SUB2可以包括作为被第一光阻挡构件UBM围绕的区域的多个透光区域TA1至TA3和作为其中设置有第一光阻挡构件UBM的区域的光阻挡区域BA。第一透光区域TA1至第三透光区域TA3可以形成为分别对应于第一子像素PX1至第三子像素PX3，并且第一透光区域TA1至第三透光区域TA3的面积可以根据颜色控制结构TPL、WCL1和WCL2的形状而变化。例如，第一光阻挡构件UBM和光阻挡区域BA的结构可以根据颜色控制结构TPL、WCL1和WCL2的形状而变化。
第一光阻挡构件UBM可以包括有机材料。第一光阻挡构件UBM可以通过吸收外部光来减少由于外部光的反射引起的颜色失真。在实施例中，第一光阻挡构件UBM可以吸收所有可见波长。第一光阻挡构件UBM可以包括光吸收材料。例如，第一光阻挡构件UBM可以由用作显示装置10的黑矩阵的材料制成，并且可以由与第二光阻挡构件MBM的材料基本上相同或类似的材料制成。
在实施例中，在显示装置10中，第一光阻挡构件UBM可以被省略或用吸收可见波长之中的特定波长的光并透射除了特定波长之外的波长的光的材料代替。例如，第一光阻挡构件UBM可以用滤色器层CFL1至CFL3代替。例如，第一滤色器层CFL1和第三滤色器层CFL3中的至少任何一个可以部分地堆叠在第二滤色器层CFL2上，以防止邻近的透光区域TA1至TA3之间的颜色混合。在实施例中，第一光阻挡构件UBM可以与第二滤色器层CFL2一体地形成。这将参照实施例进行描述。
滤色器层CFL1至CFL3可以设置在第二基底SUB2的被第一光阻挡构件UBM暴露的表面上。滤色器层CFL1至CFL3可以包括设置在第一子像素PX1中的第一滤色器层CFL1、设置在第二子像素PX2中的第二滤色器层CFL2和设置在第三子像素PX3中的第三滤色器层CFL3。滤色器层CFL1至CFL3中的每个可以包括着色剂(诸如染料或颜料)，着色剂吸收除了由对应的子像素PXn显示的颜色的波长之外的波长。第一滤色器层CFL1可以是绿色滤色器层，第二滤色器层CFL2可以是蓝色滤色器层，并且第三滤色器层CFL3可以是红色滤色器层。从发光元件ED发射的光可以在穿过颜色控制结构TPL、WCL1和WCL2之后通过滤色器层CFL1至CFL3出射。
尽管在附图中邻近的滤色器层CFL1至CLF3可以被第一光阻挡构件UBM分离，但是它们也可以在第一光阻挡构件UBM上彼此至少部分地叠置。
滤色器层CFL1至CFL3可以以与颜色控制结构TPL、WCL1和WCL2类似的图案形成，并且设置为覆盖每个子像素PXn的发射区域EMA的一部分。滤色器层CFL1至CFL3可以分别设置在子像素PXn中以形成岛状图案，但是公开不限于此。滤色器层CFL1至CFL3也可以遍及整个显示区域DPA形成线型图案。
第一盖层CPL1可以覆盖滤色器层CFL1至CFL3和第一光阻挡构件UBM。第一盖层CPL1可以直接接触滤色器层CFL1至CFL3，并且也可以直接接触暴露在彼此间隔开的滤色器层CFL1至CFL3之间的第一光阻挡构件UBM的表面。第一盖层CPL1可以防止诸如湿气或空气的杂质从外部引入，以便保护滤色器层CFL1至CFL3免受损坏或污染。例如，第一盖层CPL1可以防止包含在第一滤色器层CFL1至第三滤色器层CFL3中的着色剂扩散到其它元件(例如，颜色控制结构TPL、WCL1和WCL2)。在实施例中，第一盖层CPL1可以由无机材料制成。例如，第一盖层CPL1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈或氮氧化硅。颜色控制结构TPL、WCL1和WCL2可以设置在第一盖层CPL1的表面上。在其中每个子像素PXn的发光元件ED发射第一颜色的光的实施例中，颜色控制结构TPL、WCL1和WLC2可以包括设置在第一子像素PX1中的第一波长转换层WCL1、设置在第二子像素PX2中的透光层TPL和设置在第三子像素PX3中的第二波长转换层WCL2。
第一波长转换层WCL1可以包括第一基体树脂BRS1和设置在第一基体树脂BRS1中的第一波长转换材料WCP1和散射体SCP。第二波长转换层WCL2可以包括第三基体树脂BRS3和设置在第三基体树脂BRS3中的第二波长转换材料WCP2和散射体SCP。第一波长转换层WCL1和第二波长转换层WCL2对从发光元件ED入射的第一颜色的光的波长进行转换并透射转换的光。第一波长转换层WCL1和第二波长转换层WCL2的散射体SCP可以提高波长转换效率。
透光层TPL可以包括第二基体树脂BRS2和设置在第二基体树脂BRS2中的散射体SCP。透光层TPL透射从发光元件ED入射的第一颜色的光，同时保持光的波长。透光层TPL的散射体SCP可以调节通过透光层TPL输出的光的输出路径。透光层TPL可以不包括波长转换材料。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物可以是例如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)。有机颗粒的材料可以是例如丙烯酸树脂或氨基甲酸乙酯树脂。
第一基体树脂BRS1至第三基体树脂BRS3可以包括透光有机材料。例如，第一基体树脂BRS1至第三基体树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡哆树脂或酰亚胺树脂。第一基体树脂BRS1至第三基体树脂BRS3可以全部包括相同或类似的材料，但是公开不限于此。
第一波长转换材料WCP1可以是将第一颜色的光转换成第二颜色的光的材料，并且第二波长转换材料WCP2可以是将第一颜色的光转换成第三颜色的光的材料。在公开的精神和范围内，第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子棒、磷光体等。量子点包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或它们的组合。
当从第一子像素PX1的发光元件ED发射的第一颜色的光穿过第一波长转换层WCL1时，第一颜色的光的一部分被转换成第二颜色的光，然后入射在第一滤色器层CFL1上。第一波长转换层WCL1的第一基体树脂BRS1可以由透明材料制成，并且第一颜色的光的一部分可以穿过第一基体树脂BRS1。然而，第一颜色的光的至少一部分可以入射在设置在第一基体树脂BRS1中的散射体SCP和第一波长转换材料WCP1上，然后光被散射或被转换波长以入射在第一盖层CPL1和第一滤色器层CFL1上。除了第二颜色的光之外，第一滤色器层CFL1可以阻挡其它颜色的光的透射，并且第二颜色可以显示在第一子像素PX1中。
从第二子像素PX2的发光元件ED发射的第一颜色的光穿过透光层TPL，然后进入第二滤色器层CFL2，而不改变其颜色。透光层TPL的第二基体树脂BRS2由透明材料制成，并且光的一部分可以穿过第二基体树脂BRS2并进入第一盖层CPL1和设置在第二基体树脂BRS2上的第二滤色器层CFL2。例如，光的至少一部分可以入射在设置在第二基体树脂BRS2中的散射体SCP上，然后可以在被散射之后入射在第一盖层CPL1和第二滤色器层CFL2上。第二滤色器层CFL2可以阻挡除了第一颜色的光之外的其它颜色的光的透射，并且第一颜色可以显示在第二子像素PX2中。
在第三子像素PX3中，从发光元件ED发射的第一颜色的光穿过第二波长转换层WCL2和第三滤色器层CFL3，然后第三颜色可以被显示。即使子像素PXn包括发射同一颜色的光的发光元件ED，显示装置10也可以在每个子像素PXn中显示不同颜色的光。
从设置在第一子像素PX1中的发光元件ED发射的光入射在第一波长转换层WCL1上，从设置在第二子像素PX2中的发光元件ED发射的光入射在透光层TPL上，并且从设置在第三子像素PX3中的发光元件ED发射的光入射在第二波长转换层WCL2上。入射在透光层TPL上的光可以在没有波长转换的情况下作为相同的第一颜色的光被透射，入射在第一波长转换层WCL1上的光可以转换成第二颜色的光，并且入射在第二波长转换层WCL2上的光可以转换成第三颜色的光。即使子像素PXn包括发射同一颜色的光的发光元件ED，它们也可以根据设置在发光元件ED上面的颜色控制结构WCL1、WCL2和TPL的布置来显示不同颜色的光。
颜色控制结构TPL、WCL1和WCL2中的每个的至少一部分可以与设置在发射区域EMA中的发光元件ED叠置，以允许从发光元件ED发射的光顺利地进入颜色控制结构TPL、WCL1或WCL2。发光元件ED可以设置于在发射区域EMA中设置的电极RME的电极延伸部分ET1至ET4上，并且颜色控制结构TPL、WCL1和WCL2中的每个可以至少覆盖电极延伸部分ET1至ET4和发光元件ED。在发射区域EMA中，其中可以不设置发光元件ED的区域的至少一部分可以不具有颜色控制结构TPL、WCL1或WCL2。显示装置10可以包括分别与子像素PXn的发射区域EMA、颜色控制结构WCL1和WCL2以及滤色器层CFL1至CFL3对应的透光区域TA1至TA3。然而，由于颜色控制结构TPL、WCL1和WCL2中的每个不覆盖整个发射区域EMA，因此发射区域EMA的面积可以与透光区域TA1至TA3的面积不同。
因为透光层TPL、第一波长转换层WCL1和第二波长转换层WCL2可以设置为分别对应于发射区域EMA，所以透光层TPL、第一波长转换层WCL1和第二波长转换层WCL2可以彼此间隔开。它们之间的空间通常可以与非发射区域叠置，并且可以在平面图中形成具有格状形状的谷部。
根据实施例，颜色控制结构TPL、WCL1和WCL2中的一些可以与子区域SA部分地叠置。颜色控制结构TPL、WCL1和WCL2中的每个可以具有足以覆盖发光元件ED同时与发射区域EMA叠置的宽度。在实施例中，颜色控制结构TPL、WCL1和WCL2中的一些可以比发射区域EMA宽，并且可以与邻近的子像素PXn的子区域SA叠置。
例如，第一子像素PX1的与第一发射区域EMA1叠置的第一波长转换层WCL1的在平面图中在第一方向DR1上测量的宽度可以大于第一发射区域EMA1的在第一方向DR1上测量的宽度。第一波长转换层WCL1可以在厚度方向上与第一发射区域EMA1和第三堤BNL3叠置，并且还可以在厚度方向上与第二子像素PX2的子区域SA叠置。在附图中，第一波长转换层WCL1可以具有在平面图中具有两个竖直边、两个水平边和倾斜边的梯形形状，并且倾斜边的一端可以设置在第二子像素PX2的子区域SA中。然而，公开不限于此。在平面图中，第一波长转换层WCL1也可以在第一方向DR1上延伸超过第一发射区域EMA1以在厚度方向上与第三堤BNL3叠置，并且边的一部分可以设置在邻近的子像素PXn的子区域SA中。
类似地，第三子像素PX3的与第三发射区域EMA3叠置的第二波长转换层WCL2的在平面图中在第一方向DR1上测量的宽度可以大于第三发射区域EMA3的在第一方向DR1上测量的宽度。第二波长转换层WCL2可以在厚度方向上与第三发射区域EMA3和第三堤BNL3叠置，并且还可以在厚度方向上与第二子像素PX2的子区域SA叠置。因此，第一波长转换层WCL1和第二波长转换层WCL2可以在第二子像素PX2的子区域SA中在第一方向DR1上彼此间隔开。在附图中，第二波长转换层WCL2可以具有在平面图中具有两个竖直边、两个水平边和倾斜边的梯形形状，并且倾斜边的一端可以设置在第二子像素PX2的子区域SA中。然而，公开不限于此。在平面图中，平面图中的第二波长转换层WCL2也可以在第一方向DR1上延伸超过第三发射区域EMA3以在厚度方向上与第三堤BNL3叠置，并且边的一部分可以设置在邻近的子像素PXn的子区域SA中。
另一方面，第二子像素PX2的与第二发射区域EMA2叠置的透光层TPL的在平面图中在第一方向DR1上测量的宽度可以类似于第二发射区域EMA2的在第一方向DR1上测量的宽度。透光层TPL可以与第二发射区域EMA2叠置，但可以不与第三堤BNL3叠置或可以与第三堤BNL3部分地叠置，并且可以不与邻近的子像素PXn的子区域SA叠置。与第一波长转换层WCL1和第二波长转换层WCL2不同，透光层TPL可以设置在对应的子像素PXn的发射区域EMA内，使得其不设置在邻近的子像素PXn的子区域SA中，或者可以与第三堤BNL3部分地叠置。然而，公开不限于此。如先前所描述的，在实施例中，一些颜色控制结构TPL、WCL1和WCL2可以与子区域SA部分地叠置。
如上面所描述的，颜色控制结构TPL、WCL1和WCL2分别包括第一基体树脂BRS1至第三基体树脂BRS3，并且它们中的一些还可以包括波长转换材料WCP1和WCP2。由有机材料制成的第一基体树脂BRS1至第三基体树脂BRS3可能由于劣化而变形，因此它们的形状和体积可能改变。如果颜色控制结构TPL、WCL1和WCL2可以设置为分别仅对应于子像素PXn的发射区域EMA，则它们可能由于变形而不与发光元件ED中的一些叠置，那么从发光元件ED发射的光可能丢失而不进入颜色控制结构TPL、WCL1和WCL2。为了防止这种情况，根据实施例的显示装置10可以在一个像素PX中包括具有不同布置的发射区域EMA和子区域SA的不同类型的子像素。因此，任何一个子像素PXn的发射区域EMA可以与邻近的子像素PXn的子区域SA邻近。在这种情况下，即使每个子像素PXn的颜色控制结构TPL、WCL1或WCL2延伸超过发射区域EMA，它们也设置在邻近的子像素PXn的子区域SA中，使得可以防止邻近的子像素PXn之间的颜色混合。例如，即使颜色控制结构TPL、WCL1和WCL2可能由于劣化而变形，与子区域SA和第三堤BNL3叠置的每个颜色控制结构也可以至少覆盖发射区域EMA的发光元件ED。因此，可以使由于变形引起的光损失最小化。
在图18和图19的实施例中，颜色控制结构TPL、WCL1和WCL2可以形成为光致抗蚀剂的图案。然而，公开不限于此，并且颜色控制结构TPL、WCL1和WCL2也可以通过喷墨印刷工艺形成。
第二盖层CPL2设置在颜色控制结构TPL、WCL1和WCL2中的每个的面对显示元件层的表面上。第二盖层CPL2可以覆盖颜色控制结构TPL、WCL1和WCL2以及第一盖层CPL1。第二盖层CPL2可以防止诸如湿气或空气的杂质从外部引入，以便保护颜色控制结构TPL、WCL1和WCL2免受损坏和污染。例如，第二盖层CPL2可以防止颜色控制结构TPL、WCL1和WCL2的材料扩散到其它元件。第二盖层CPL2可以由无机材料制成。例如，第二盖层CPL2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氮氧化硅。第二光阻挡构件MBM可以设置在第二盖层CPL2上。第二光阻挡构件MBM可以由能够阻挡光的透射的材料制成，以防止从颜色控制结构TPL、WCL1和WCL2发射的光进入相邻的子像素PXn并防止因此导致颜色混合。第二光阻挡构件MBM可以沿着每个子像素PXn的边界设置。例如，第二光阻挡构件MBM可以沿着颜色控制结构TPL、WCL1和WCL2之间的空间设置，以在厚度方向上与第三堤BNL3叠置。第二光阻挡构件MBM可以填充颜色控制结构TPL、WCL1和WCL2之间的谷部。第二光阻挡构件MBM的上表面可以在厚度方向上比颜色控制结构TPL、WCL1和WCL2的上表面突出得更远，但是公开不限于此。
第二光阻挡构件MBM可以包括有机材料。第二光阻挡构件MBM可以包括吸收可见波段的光吸收材料。在实施例中，第二光阻挡构件MBM可以包括有机光阻挡材料。
在附图中，由于第二盖层CPL2覆盖颜色控制结构TPL、WCL1和WCL2，因此第一盖层CPL1和第二盖层CPL2在其中可以不设置颜色控制结构TPL、WCL1和WCL2的谷部中彼此直接接触。然而，公开不限于此。在实施例中，颜色控制结构TPL、WCL1和WCL2可以设置在通过第一盖层CPL1上的结构而分离的区域中，并且第二盖层CPL2可以设置在该结构和颜色控制结构TPL、WCL1和WCL2上。在这种情况下，第二盖层CPL2和第一盖层CPL1可以不彼此直接接触，并且该结构可以起到与第二光阻挡构件MBM的作用相同的作用，并且可以直接接触第一盖层CPL1。
例如，尽管未在附图中示出，但是至少一个光学层可以进一步设置在滤色器层CFL1至CFL3与第一盖层CPL1之间，在第一盖层CPL1与颜色控制结构TPL、WCL1和WCL2之间或者在第二盖层CPL2和第二光阻挡构件MBM上。例如，光学层可以是选择性反射滤光器层或低折射率层。当光学层是选择性反射滤光器层时，它可以是黄色反射滤光器(YRF)层。由于显示装置10可以包括设置在颜色控制结构TPL、WCL1和WCL2上和下面的光学层，因此可以通过使从颜色控制结构TPL、WCL1和WCL2发射的光中的一些再循环来实现光转换效率的进一步改善。
封装层EN可以设置在第一基底SUB1上的显示元件层上，以覆盖电极RME、接触电极CNE1至CNE3和第三堤BNL3以及发光元件ED。封装层EN可以覆盖并保护显示元件层。例如，封装层EN可以使设置在第一基底SUB1上的显示元件层的上表面平坦化。封装层EN可以由一个无机层或一个有机层组成。然而，公开不限于此，并且封装层EN也可以是其中可以堆叠有或交替地堆叠有多个无机层和多个有机层的多层。
其上可以设置有颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1至CFL3的第二基底SUB2可以通过填充层SM结合到其上可以设置有显示元件层和电路层CCL的第一基底SUB1。填充层SM可以填充覆盖显示元件层的封装层EN与颜色控制结构TPL、WCL1和WCL2以及第二光阻挡构件MBM之间的空间，同时将它们结合在一起。填充层SM可以由但不限于硅类有机材料或环氧类有机材料制成。
现在将参照其它附图描述显示装置10的其它实施例。
图20是示出根据实施例的包括在显示装置10_1的一个像素PX中的多个电极的布置的平面图。
参照图20，在根据实施例的显示装置10_1中，每个像素PX可以包括其中发射区域EMA和子区域SA的相对位置可以相同但是发射区域EMA和子区域SA可以交替地设置的多个子像素PXn。与图8的实施例不同，在根据实施例的显示装置10_1中，每个子像素PXn的子区域SA可以设置在发射区域EMA的上侧，该上侧可以是第二方向DR2的第一侧，并且电极RME的布置和结构可以在子像素PXn中基本上相同。然而，任何一个子像素PXn的发射区域EMA和子区域SA可以在第二方向DR2上移动或移位，使得子像素PXn的发射区域EMA在第一方向DR1上不与另一子像素PXn的发射区域EMA并排。本实施例在包括在显示装置10_1的像素PX中的子像素PXn之中可以是第一类型子像素的第一子像素PX1和第三子像素PX3的位置以及在第一子像素PX1和第三子像素PX3的电极RME的结构方面与图8的实施例相同，但是在可以是第二类型子像素的第二子像素PX2的位置以及在第二子像素PX2的电极RME的结构方面与图8的实施例不同。在此将不重复在本文中已经提供的描述，因此，以下描述将集中于第二子像素PX2的结构。
第二子像素PX2可以具有与第一子像素PX1和第三子像素PX3的结构基本上相同的结构。第一电极RME1的第一电极接触部分CE1可以设置在设置于第二发射区域EMA2的上侧的子区域SA中，该上侧是第二方向DR2的第一侧，并且第一电极RME1可以从第一电极接触部分CE1向下延伸。类似地，第三电极RME3的第三电极接触部分CE3可以设置在设置于第二发射区域EMA2的上侧的子区域SA中，该上侧是第二方向DR2的第一侧，并且第三电极RME3可以从第三电极接触部分CE3向下延伸。因此，第一发光元件ED1和第二发光元件ED2的布置以及多个接触电极CNE1至CNE3的布置可以与第一子像素PX1中的第一发光元件ED1和第二发光元件ED2的布置以及多个接触电极CNE1至CNE3的布置基本上相同。
然而，在显示装置10_1中，第二子像素PX2可以在第二方向DR2上移动或移位，使得子区域SA在每个像素PX中设置在第一子像素PX1的第一发射区域EMA1与第三子像素PX3的第三发射区域EMA3之间。设置在每个像素PX的第一发射区域EMA1与第三发射区域EMA3之间的子区域SA可以是在第二方向DR2上邻近像素PX的另一像素PX的第二子像素PX2的子区域SA。在设置在每个像素PX的第一发射区域EMA1与第三发射区域EMA3之间的子区域SA中，可以设置在另一像素PX的第二子像素PX2中设置的第一电极接触部分CE1和第三电极接触部分CE3。
当第二子像素PX2的电极RME具有与第一子像素PX1的电极RME的结构相同的结构时，第二电极RME2可以包括更多数量的第二电极接触部分CE2。第一子像素PX1的两个第二电极接触部分CE2可以设置在由一个像素PX占据的区域中。第二电极接触部分CE2中的一个可以接触第二布线水平部分VSL_H，并且另一个可以接触第二接触电极CNE2。另一方面，第二子像素PX2的三个第二电极接触部分CE2可以设置在由一个像素PX占据的区域中。在三个第二电极接触部分CE2之中，两个第二电极接触部分CE2可以部分地设置在第二发射区域EMA2中以接触第二布线水平部分VSL_H或第二接触电极CNE2。另一个第二电极接触部分CE2可以设置在邻近的像素PX的第二子像素PX2中，以与第一布线水平部分VDL_H叠置但不接触第一布线水平部分VDL_H。由于可以改变第二子像素PX2中的电极RME的结构和布置，因此设置在第二子像素PX2中的第二电极RME2还可以包括用于与第二接触电极CNE2接触的第二电极接触部分CE2。
即使可以改变第二子像素PX2的位置和结构，颜色控制结构TPL、WCL1和WCL2的布置也可以与图18和图19的实施例的颜色控制结构TPL、WCL1和WCL2的布置基本上相同。第一波长转换层WCL1和第二波长转换层WCL2可以分别覆盖第一发射区域EMA1和第三发射区域EMA3中的发光元件ED，并且可以与第一发射区域EMA1与第三发射区域EMA3之间的子区域SA部分地叠置。然而，与图18和图19的实施例不同，被第一波长转换层WCL1和第二波长转换层WCL2叠置的子区域SA可以是在第二方向DR2上邻近像素PX的另一像素PX的子区域SA。
在显示装置10_1中，即使颜色控制结构TPL、WCL1和WCL2可能由于劣化而变形，也可以将电极RME的结构和子像素PXn的布置改变为从发光元件ED发射的光不损失的程度。根据实施例，第二子像素PX2可以具有与第一子像素PX1的结构基本上相同的结构，但是可以在第二方向DR2上移位，使得第二发射区域EMA2与第一发射区域EMA1交错。当第二子像素PX2移位时，子区域SA可以在第一方向DR1上位于或设置在发射区域EMA的旁边，并且与发射区域EMA叠置的颜色控制结构TPL、WCL1和WCL2可以与子区域SA部分地叠置。
图21是示出根据实施例的显示装置10_2的电路层CCL、发光单元和颜色控制结构TPL、WCL1和WCL2的示意性布置的示意性剖视图。图21是跨越第一发射区域EMA1、子区域SA和第三发射区域EMA3的剖面，并且示出了颜色控制结构TPL、WCL1和WCL2、显示元件层和电路层CCL的示意性布置。
参照图21，在根据实施例的显示装置10_2中，颜色控制结构TPL、WCL1和WCL2可以直接设置在显示元件层上，并且可以省略第二基底SUB2。现在将描述颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1至CFL3的相对位置，但是将省略对颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1至CFL3的详细描述。
颜色控制结构TPL、WCL1和WCL2可以设置在显示元件层上，并且可以直接设置在第三堤BNL3、第三接触电极CNE3和第三绝缘层PAS3上。颜色控制结构TPL、WCL1和WCL2可以部分地设置在由第三堤BNL3围绕的区域中，并且它们中的一些可以设置在第三堤BNL3上。例如，与第二子像素PX2叠置的透光层TPL可以设置在由第三堤BNL3围绕的第二发射区域EMA2中。另一方面，与第一子像素PX1叠置的第一波长转换层WCL1和与第三子像素PX3叠置的第二波长转换层WCL2可以分别超过第一发射区域EMA1和第三发射区域EMA3而延伸到第二子像素PX2的子区域SA。第一波长转换层WCL1和第二波长转换层WCL2中的每个的一部分可以直接设置在第三堤BNL3上。
在实施例中，颜色控制结构TPL、WCL1和WCL2中的每个的高度可以大于第三堤BNL3的高度。可以在制造显示装置10_2的工艺期间通过喷墨印刷工艺或光致抗蚀剂工艺形成颜色控制结构TPL、WCL1和WCL2。可以通过将形成颜色控制结构TPL、WCL1和WCL2的材料喷涂或涂敷到由第三堤BNL3围绕的区域，然后干燥材料或使材料曝光且显影来形成颜色控制结构TPL、WCL1和WCL2。例如，形成颜色控制结构TPL、WCL1和WCL2的材料可以包括具有粘度的有机材料，并且有机材料可以被喷涂或涂敷到高于第三堤BNL3的位置。因此，颜色控制结构TPL、WCL1和WCL2中的每个的高度可以大于第三堤BNL3的高度。然而，公开不限于此。
第三盖层CPL3设置在颜色控制结构TPL、WCL1和WCL2上。第三盖层CPL3可以覆盖颜色控制结构TPL、WCL1和WCL2以及第三堤BNL3。第三盖层CPL3可以防止诸如湿气或空气的杂质从外部引入并防止损坏或污染颜色控制结构TPL、WCL1和WCL2。例如，第三盖层CPL3可以防止颜色控制结构TPL、WCL1和WCL2的材料扩散到其它元件。类似于上面描述的第一盖层CPL1，第三盖层CPL3可以由无机材料制成，但是公开不限于此。
第二光阻挡构件MBM可以设置在第三盖层CPL3上。第二光阻挡构件MBM可以由能够阻挡光的透射的材料制成，以防止从颜色控制结构TPL、WCL1和WCL2发射的光进入相邻的子像素PXn并因此导致颜色混合。
第一光阻挡构件UBM、滤色器层CFL1至CFL3和第四盖层CPL4可以设置在颜色控制结构TPL、WCL1和WCL2以及第二光阻挡构件MBM上。滤色器层CFL1至CFL3和第一光阻挡构件UBM可以在它们的平面形状和材料方面上与上面描述的平面形状和材料相同，但是不同之处在于：它们可以直接设置在第三盖层CPL3上。第四盖层CPL4可以覆盖滤色器层CFL1至CFL3和第一光阻挡构件UBM，并且执行与第三盖层CPL3的功能类似的功能。
在根据当前实施例的显示装置10_2中，由于颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1至CFL3可以顺序且直接地设置在显示元件层上，因此可以省略第二基底SUB2。显示装置10_2可以仅包括一个第一基底SUB1，并且电路层CCL、显示元件层、颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1至CFL3可以被堆叠。因此，可以简化制造工艺。
图22是示出根据实施例的显示装置10_3的电路层CCL、发光单元和颜色控制结构TPL、WCL1和WCL2的示意性布置的示意性剖视图。
图22是跨越第一发射区域EMA1、子区域SA和第三发射区域EMA3的剖面，并且示出了颜色控制结构TPL、WCL1和WCL2、显示元件层和电路层CCL的示意性布置。
参照图22，在根据实施例的显示装置10_3中，可以省略第一光阻挡构件UBM，并且滤色器层CFL1至CFL3中的至少一些可以在光阻挡区域BA中彼此堆叠。滤色器层CFL1至CFL3可以分别包括不同颜色的染料，并且可以堆叠以阻挡光的透射。当前实施例与图18的实施例的不同之处在于：滤色器层CFL1至CFL3用作第一光阻挡构件UBM。在此将不重复在本文中已经提供的描述，因此，以下描述将集中于差异。
第二滤色器层CFL2而不是第一光阻挡构件UBM可以设置在第二基底SUB2的光阻挡区域BA中。第二滤色器层CFL2不仅可以设置在对应于第二子像素PX2的透光层TPL上，而且可以设置在其中可以不设置颜色控制结构TPL、WCL1和WCL2的光阻挡区域BA中。第二滤色器层CFL2可以延伸到与第二透光区域TA2相邻的光阻挡区域BA，并且可以具有大的宽度。
第一滤色器层CFL1和第三滤色器层CFL3中的至少任何一个可以在光阻挡区域BA中设置在第二滤色器层CFL2上。由于第一滤色器层CFL1和第三滤色器层CFL3中的每个可以包括与第二滤色器层CFL2中包括的染料不同颜色的染料，因此可以在其中可以堆叠有第一滤色器层CFL1至第三滤色器层CFL3的区域中阻挡光的透射。例如，在其中第二滤色器层CFL2可以包括蓝色着色剂的实施例中，透射通过光阻挡区域BA的外部光或反射光可以具有蓝色波段。用户的眼睛感知的眼睛颜色敏感度根据光的颜色而变化。例如，与绿色波段内的光和红色波段内的光相比，用户可能更不敏感地感知蓝色波段内的光。由于第一光阻挡构件UBM从光阻挡区域BA省略，并且多个滤色器层CFL1至CFL3可以堆叠在光阻挡区域BA中，因此可以阻挡光的透射，并且用户可以相对不敏感地感知反射光。例如，可以吸收从显示装置10_3的外部进入的光的一部分，由此减少外部光的反射。
尽管未在附图中示出，但是在图22的实施例中，至少一个光学层也可以进一步设置在滤色器层CFL1至CFL3与第一盖层CPL1之间，在第一盖层CPL1与颜色控制结构TPL、WCL1和WCL2之间或者在第二盖层CPL2与第二光阻挡构件MBM上。
图23是示出根据实施例的显示装置10_4的电路层CCL、发光单元和颜色控制结构TPL、WCL1和WCL2的示意性布置的示意性剖视图。图23是跨越第一发射区域EMA1、子区域SA和第三发射区域EMA3的剖面，并且示出了颜色控制结构TPL、WCL1和WCL2、显示元件层和电路层CCL的示意性布置。
参照图23，在根据实施例的显示装置10_4中，滤色器层CFL1至CFL3可以在光阻挡区域BA中彼此堆叠，并且第一光阻挡构件UBM可以设置在其中滤色器层CFL1至CFL3彼此叠置的部分上。滤色器层CFL1至CFL3可以包括不同颜色的染料，并且可以堆叠以阻挡光的透射。当前实施例与图22的实施例的不同之处在于：滤色器层CFL1至CFL3与第一光阻挡构件UBM一起执行光阻挡功能。在此将不重复在本文中已经提供的描述，因此，以下描述将集中于差异。
第二滤色器层CFL2可以设置在第二基底SUB2的光阻挡区域BA中，并且第三滤色器层CFL3和第一滤色器层CFL1可以进一步顺序地设置在第二滤色器层CFL2上。第一滤色器层CFL1至第三滤色器层CFL3不仅可以分别设置在与子像素PXn对应的颜色控制结构TPL、WCL1和WCL2上，而且可以延伸到光阻挡区域BA。例如，第二滤色器层CFL2可以延伸到与第二透光区域TA2相邻的光阻挡区域BA，并且第三滤色器层CFL3和第一滤色器层CFL1还可以设置在第二滤色器层CFL2上。由于第一滤色器层CFL1和第三滤色器层CFL3中的每个可以包括与第二滤色器层CFL2中包括的染料不同颜色的染料，因此可以在其中可以堆叠有第一滤色器层CFL1至第三滤色器层CFL3的区域中阻挡光的透射。
第一光阻挡构件UBM还可以设置在其中第一滤色器层CFL1至第三滤色器层CFL3可以彼此堆叠的区域中，以阻挡邻近的子像素PXn之间的光阻挡区域BA中的光。然而，在其中第一滤色器层CFL1至第三滤色器层CFL3可以彼此堆叠的实施例中，也可以省略第一光阻挡构件UBM。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性含义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
多个像素，包括多个子像素并且在第一方向和与所述第一方向相交的第二方向上设置；
多个电极，在所述第一方向上彼此间隔开，在所述第二方向上延伸，并且设置在所述多个子像素中的每个中；
多个发光元件，设置在所述多个子像素中的每个中并且设置在所述多个电极上；以及
多个接触电极，电接触所述多个发光元件和所述多个电极，其中，
所述多个子像素中的每个包括：发射区域，包括所述多个发光元件；以及子区域，在所述第二方向上与所述发射区域间隔开，
所述多个像素中的每个包括：第一子像素，包括第一发射区域和设置在所述第一发射区域的在所述第二方向上的第一侧的子区域；以及第二子像素，设置在所述第一子像素的在所述第一方向上的第一侧，并且包括第二发射区域和设置在所述第二发射区域的在所述第二方向上的第二侧的子区域，并且
所述第二子像素的所述子区域在所述第一方向上与所述第一发射区域并排地设置。
2.根据权利要求1所述的显示装置，其中，所述多个电极包括：
第一电极，跨越所述多个像素中的每个子像素的所述发射区域和所述子区域设置；
第二电极，在所述第一方向上与所述第一电极间隔开并且跨越所述多个子像素设置；
第三电极，设置在所述第一电极与所述第二电极之间并且跨越所述多个子像素的所述发射区域和所述子区域设置；以及
第四电极，在所述第一方向上与所述第三电极间隔开且所述第一电极置于所述第四电极与所述第三电极之间，其中，
所述第一电极包括设置在所述多个子像素的所述子区域中的第一电极接触部分，并且
所述第二电极包括设置于在所述第二方向上相邻的多个像素的边界处的多个第二电极接触部分。
3.根据权利要求2所述的显示装置，其中，
所述多个电极中的每个包括设置在所述多个子像素的所述发射区域中的电极延伸部分，并且
所述多个发光元件包括：第一发光元件，具有设置在所述第一电极的第一电极延伸部分上的第一端和设置在所述第四电极的第四电极延伸部分上的第二端；以及第二发光元件，具有设置在所述第三电极的第三电极延伸部分上的第一端和设置在所述第二电极的第二电极延伸部分上的第二端。
4.根据权利要求2所述的显示装置，所述显示装置还包括：
第一布线水平部分和第二布线水平部分，设置在所述多个子像素中的每个的在所述第二方向上的第一侧和第二侧，
其中，所述第二电极的第二电极接触部分与所述第二布线水平部分叠置以电接触所述第二布线水平部分。
5.根据权利要求4所述的显示装置，其中，
所述第一布线水平部分与所述第一子像素的所述第一发射区域相交，并且朝向所述第二方向的第二侧与设置在所述第一子像素中的所述多个发光元件间隔开，并且
所述第二布线水平部分与所述第二子像素的所述第二发射区域相交，并且朝向所述第二方向的第一侧与设置在所述第二子像素中的所述多个发光元件间隔开。
6.根据权利要求5所述的显示装置，其中，
在设置在所述第一子像素中的所述第二电极中，电接触所述第二布线水平部分的所述第二电极接触部分设置在所述子区域的在所述第二方向上的第一侧，并且
在设置在所述第二子像素中的所述第二电极中，所述第二电极接触部分的接触所述第二布线水平部分的一部分设置在所述第二发射区域中。
7.根据权利要求3所述的显示装置，其中，所述多个接触电极包括：
第一接触电极，电接触所述第一电极和所述第一发光元件的所述第一端；
第二接触电极，电接触所述第二电极和所述第二发光元件的所述第二端；以及
第三接触电极，电接触所述第三电极、所述第四电极、所述第一发光元件的所述第二端和所述第二发光元件的所述第一端。
8.根据权利要求7所述的显示装置，其中，
所述第一接触电极设置在所述第一电极延伸部分上以在所述第二方向上延伸，
所述第二接触电极设置在所述第二电极延伸部分上以在所述第二方向上延伸，并且
所述第三接触电极围绕所述第一接触电极并且包括：第一延伸部分，设置在所述第三电极延伸部分上；第二延伸部分，设置在所述第四电极延伸部分上；以及多个连接部分，电连接所述第一延伸部分和所述第二延伸部分。
9.根据权利要求2所述的显示装置，所述显示装置还包括：
多个第一堤，与所述第二电极和所述第四电极叠置并且设置在所述多个子像素中的每个的所述发射区域中；
第二堤，围绕所述多个子像素中的每个的所述发射区域和所述子区域，并且设置在相邻的子像素之间的边界处；以及
第三堤，在所述第二方向上延伸以与所述多个子像素中的每个的所述发射区域和所述子区域相交，并且包括设置在所述多个第一堤之间的部分，
其中，所述多个发光元件设置在所述多个第一堤与所述第三堤之间。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
多个颜色控制结构，所述多个颜色控制结构中的每个的至少一部分与所述多个子像素中的每个的所述发射区域叠置，
其中，所述多个颜色控制结构包括：第一波长转换层，设置在所述第一子像素的所述第一发射区域中并且与所述第一发射区域的所述多个发光元件叠置；以及透光层，设置在所述第二子像素的所述第二发射区域中并且与所述第二发射区域的所述多个发光元件叠置。
11.根据权利要求10所述的显示装置，其中，
所述第一波长转换层的至少一部分与设置在所述第一发射区域的在所述第一方向上的第一侧的所述第二子像素的所述子区域叠置，并且
所述透光层不设置在所述第一子像素的所述子区域中。
12.根据权利要求10所述的显示装置，其中，所述第一波长转换层和所述透光层中的每个的至少一部分在厚度方向上与所述第二堤叠置。
13.根据权利要求10所述的显示装置，所述显示装置还包括：
第三子像素，设置在所述第二子像素的在所述第一方向上的第一侧，并且包括第三发射区域和设置在所述第三发射区域的在所述第二方向上的第一侧的子区域，其中，
在所述第二子像素中，所述第二发射区域设置在所述第一子像素的所述子区域与所述第三子像素的所述子区域之间，并且所述子区域设置在所述第一子像素的所述第一发射区域与所述第三子像素的所述第三发射区域之间。
14.根据权利要求13所述的显示装置，其中，
所述多个颜色控制结构还包括：第二波长转换层，设置在所述第三子像素的所述第三发射区域中并且与所述第三发射区域的所述多个发光元件叠置，并且
所述第二波长转换层的至少一部分与设置在所述第三子像素的所述第三发射区域的在所述第一方向上的第二侧的所述第二子像素的所述子区域叠置。
15.根据权利要求4所述的显示装置，所述显示装置还包括：
第一电容器电极，与所述第二发射区域叠置，所述第一电容器电极和所述第二布线水平部分设置在同一层；
第二电容器电极，与所述第二子像素的所述子区域叠置；以及
第一延伸电极部分，与所述第一子像素的所述子区域叠置并电连接到所述第一电容器电极，其中，
所述第一子像素的所述第一电极的所述第一电极接触部分在所述第一子像素的所述子区域中电接触所述第一延伸电极部分，并且
所述第二子像素的所述第一电极的所述第一电极接触部分在所述第二子像素的所述子区域中直接接触所述第二电容器电极。
16.一种显示装置，所述显示装置包括：
多个像素，包括多个发射区域和多个子区域，其中，
所述多个像素中的每个包括：多个电极，在第一方向上彼此间隔开，所述多个电极中的每个的至少一部分在每个发射区域中在第二方向上延伸；
多个发光元件，设置在所述多个发射区域中的每个中，所述多个发光元件中的每个的两端设置在所述多个电极上；以及
多个接触电极，电接触所述多个发光元件和所述多个电极，
所述多个像素中的每个的所述多个发射区域包括：第一发射区域；第二发射区域，在所述第一方向与所述第二方向之间的斜线方向上与所述第一发射区域间隔开；以及第三发射区域，在所述第一方向上与所述第一发射区域间隔开，并且
在所述第一发射区域与所述第三发射区域之间，包括在所述第二方向上与所述第二发射区域间隔开的所述多个子区域中的至少一个。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
多个颜色控制结构，与设置在所述多个像素中的每个的所述多个发射区域中的每个中的所述多个发光元件叠置，其中，
所述多个颜色控制结构包括：第一波长转换层，与所述第一发射区域叠置；透光层，与所述第二发射区域叠置；以及第二波长转换层，与所述第三发射区域叠置，并且
所述第一波长转换层和所述第二波长转换层中的每个的至少一部分设置为与同所述第二发射区域在所述第二方向上间隔开的所述子区域叠置。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
堤，围绕所述多个像素的所述多个发射区域和所述多个子区域，
其中，所述第一波长转换层和所述第二波长转换层中的每个的至少一部分与所述堤叠置。
19.根据权利要求17所述的显示装置，其中，
所述第一波长转换层具有在所述第一方向上比所述第一发射区域的在所述第一方向上的最大宽度大的最大宽度，并且
所述第二波长转换层具有在所述第一方向上比所述第三发射区域的在所述第一方向上的最大宽度大的最大宽度。
20.根据权利要求16所述的显示装置，其中，所述多个电极包括：
第一电极，跨越所述多个像素的每个发射区域和每个子区域设置；
第二电极在所述第一方向上与所述第一电极间隔开并且与在所述第二方向上的多个相邻的像素叠置；
第三电极，设置在所述第一电极与所述第二电极之间并且与所述多个像素的每个发射区域和每个子区域叠置；以及
第四电极，在所述第一方向上与所述第三电极间隔开，所述第一电极置于所述第四电极与所述第三电极之间，其中，
所述第一电极包括设置在所述多个像素的每个子区域中的第一电极接触部分，并且
所述第二电极包括设置于在所述第二方向上的所述多个相邻的像素的边界处的多个第二电极接触部分。
CN202180059975.XA 2020-07-24 2021-07-09 显示装置 Pending CN116134622A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0092320 2020-07-24
KR1020200092320A KR20220014390A (ko) 2020-07-24 2020-07-24 표시 장치
PCT/KR2021/008822 WO2022019547A1 (ko) 2020-07-24 2021-07-09 표시 장치

Publications (1)

Publication Number Publication Date
CN116134622A true CN116134622A (zh) 2023-05-16

Family

ID=79729266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180059975.XA Pending CN116134622A (zh) 2020-07-24 2021-07-09 显示装置

Country Status (4)

Country Link
US (1) US12015047B2 (zh)
KR (1) KR20220014390A (zh)
CN (1) CN116134622A (zh)
WO (1) WO2022019547A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075585A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 표시 장치
KR20230013705A (ko) * 2021-07-19 2023-01-27 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20230123051A (ko) * 2022-02-14 2023-08-23 삼성디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584959B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
KR102461360B1 (ko) 2017-12-15 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102185116B1 (ko) * 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102652645B1 (ko) 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102516131B1 (ko) 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102652769B1 (ko) 2018-10-01 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200059369A (ko) * 2018-11-20 2020-05-29 삼성디스플레이 주식회사 표시 패널
KR102666614B1 (ko) 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR102666627B1 (ko) 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR20200079379A (ko) 2018-12-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법
CN109935622B (zh) * 2019-03-29 2021-06-01 上海天马有机发光显示技术有限公司 阵列基板、显示面板、显示装置和阵列基板的制作方法
KR20200144903A (ko) * 2019-06-19 2020-12-30 삼성전자주식회사 불규칙한 패턴이 형성된 디스플레이를 포함하는 전자 장치
KR20210057891A (ko) 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US12015047B2 (en) 2024-06-18
US20220028922A1 (en) 2022-01-27
WO2022019547A1 (ko) 2022-01-27
KR20220014390A (ko) 2022-02-07

Similar Documents

Publication Publication Date Title
US20230275197A1 (en) Display device
CN116134622A (zh) 显示装置
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
CN115699323A (zh) 显示装置
CN116569337A (zh) 显示装置
CN116097433A (zh) 显示设备
CN116057708A (zh) 显示装置
CN114447017A (zh) 显示装置
CN116057614A (zh) 显示装置
CN217719604U (zh) 显示设备
US20220216264A1 (en) Display device
US20230261143A1 (en) Display device
CN116034469A (zh) 显示装置及其制造方法
CN115552610A (zh) 显示装置
US20230155083A1 (en) Display device
US20230411371A1 (en) Display device and method for manufacturing the same
US20230207610A1 (en) Display device
US20230231096A1 (en) Display device
US20220302203A1 (en) Display device
US20220246802A1 (en) Display device
US20230124028A1 (en) Display device
KR20240032241A (ko) 표시 장치
KR20240005273A (ko) 표시 장치
KR20230123051A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination