CN116569337A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116569337A
CN116569337A CN202280007470.3A CN202280007470A CN116569337A CN 116569337 A CN116569337 A CN 116569337A CN 202280007470 A CN202280007470 A CN 202280007470A CN 116569337 A CN116569337 A CN 116569337A
Authority
CN
China
Prior art keywords
disposed
layer
bank
insulating layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280007470.3A
Other languages
English (en)
Inventor
金珍泽
康起宁
孙玉秀
李咥瑾
崔秀珉
洪光泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116569337A publication Critical patent/CN116569337A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括显示区域和围绕显示区域的非显示区域；保护层，设置在基底上；过孔层，设置在保护层上；子像素，包括在显示区域中设置在过孔层上的电极和设置在电极上的发光元件；第一堤，在显示区域中设置在过孔层上并且围绕子像素；第二堤，在非显示区域中设置在过孔层上并且与第一堤间隔开；第三堤，在非显示区域中设置在过孔层上并且与第二堤间隔开；以及第一谷，在非显示区域中设置在第一堤与第二堤之间并且穿透过孔层和保护层。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置正变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开的方面提供了一种显示装置，该显示装置可以能够防止设置在发光元件上的有机层的有机材料溢出到不期望的区域。
应注意的是，本公开的方面不限于上面提及的方面，并且本领域技术人员将从下面的描述中清楚地理解本公开的其它未提及的方面。
技术方案
根据公开的实施例，一种显示装置可以包括：基底，包括显示区域和与显示区域相邻的非显示区域；钝化层，设置在基底上；过孔层，设置在钝化层上；子像素，在显示区域中均包括设置在过孔层上的电极和设置在电极上的发光元件；第一堤，在显示区域中设置在过孔层上并且围绕子像素；第二堤，在非显示区域中设置在过孔层上并且与第一堤间隔开；第三堤，在非显示区域中设置在过孔层上并且与第二堤间隔开；以及第一谷，在非显示区域中设置在第一堤与第二堤之间并且穿透过孔层和钝化层。
显示装置还可以包括：第一绝缘层，设置在电极上；第二绝缘层，设置在发光元件上；以及第三绝缘层，设置在第一绝缘层和第二绝缘层上，其中，第一绝缘层和第三绝缘层可以设置在显示区域和非显示区域上，并且第一堤、第二堤和第三堤中的每个可以设置在第三绝缘层上。
显示装置还可以包括：第一层间绝缘层，设置在基底与钝化层之间，其中，第一绝缘层和第三绝缘层中的每个的一部分可以设置在第一谷中，第一绝缘层可以接触通过第一谷暴露的第一层间绝缘层，并且第三绝缘层可以在非显示区域中设置在第一绝缘层上。
子像素中的每个子像素还可以包括：第一连接电极，设置在第三绝缘层上，并且电接触电极中的一个电极和发光元件；以及第二连接电极，设置在第三绝缘层与第二绝缘层之间，并且电接触电极中的一个电极和发光元件。
显示装置还可以包括：颜色控制结构，在显示区域中设置在被第一堤围绕的区域中；第一覆盖层，设置在颜色控制结构和第一堤中的每个上；低折射率层，设置在第一覆盖层上；以及第二覆盖层，设置在低折射率层上。
第一覆盖层可以覆盖第二堤和第三堤，低折射率层可以从显示区域延伸到第二堤，并且低折射率层的至少一部分可以设置在第一谷中。
第一覆盖层可以设置在第三绝缘层上，并且设置在第二堤和第三堤上。
第二覆盖层可以设置在第二堤和第三堤上，并且接触第一覆盖层。
显示装置还可以包括：上光吸收构件，设置在第二覆盖层上，并且与第一堤叠置；滤色器层，在通过上光吸收构件暴露的区域中设置在第二覆盖层上；以及外涂层，设置在滤色器层中的每个滤色器层和光吸收构件上。
显示装置还可以包括：上结构，设置在第二堤和第三堤上，其中，外涂层可以设置在显示区域和非显示区域中，并且延伸到设置在第二堤上的上结构。
显示装置还可以包括：第二谷，在非显示区域中设置在第二堤与第三堤之间，并且穿透过孔层和钝化层。
第一绝缘层和第三绝缘层中的每个的一部分可以设置在第二谷中，并且第一覆盖层和第二覆盖层中的每个的一部分可以设置在第二谷中并彼此接触。
显示装置还可以包括：第四堤，在第一堤与第一谷之间直接设置在第三绝缘层上。
显示装置还可以包括：虚设像素，设置在显示区域的最外部分处并且围绕子像素，电极设置在虚设像素上；以及第五堤，在显示区域与非显示区域之间的边界处围绕虚设像素。
显示装置还可以包括：第一层间绝缘层，设置在基底与钝化层之间；第一布线，在第一谷的外侧处设置在第一层间绝缘层与钝化层之间；第二布线，在第一谷的内侧处设置在层间绝缘层与第一钝化层之间；以及第一桥接布线，设置在第一层间绝缘层与基底之间，并且在厚度方向上与第一谷叠置，其中，第一布线和第二布线中的每个可以通过穿透第一层间绝缘层的接触孔来接触第一布线和第二布线。
根据公开的实施例，一种显示装置可以包括：显示区域和与显示区域相邻的非显示区域；子像素，设置在显示区域中，并且设置在第一方向上和与第一方向相交的第二方向上，子像素中的每个子像素包括第一电极、与第一电极间隔开的第二电极以及设置在第一电极和第二电极上的发光元件；第一绝缘层，设置在显示区域和非显示区域中，并且覆盖第一电极和第二电极；第一堤，在显示区域中围绕子像素；第一谷，在非显示区域中围绕第一堤并且与第一堤间隔开；第二堤，在非显示区域中围绕第一谷并且与第一谷间隔开；以及第三堤，在非显示区域中围绕第二堤并且与第二堤间隔开，其中，第一堤、第二堤和第三堤具有浮雕图案形状并且可以设置在第一绝缘层上，第一谷具有凹雕图案形状，并且第一绝缘层的一部分可以设置在第一谷中。
显示装置还可以包括：第四堤，在第一堤与第一谷之间具有浮雕图案形状并且设置在第一绝缘层上。
第四堤可以在一个方向上延伸，并且可以在第一方向和第二方向上彼此间隔开。
第四堤可以具有在所述一个方向上延伸的长度，所述长度比在所述一个方向上的第四堤之间的间隙大。
显示装置还可以包括：第二谷，具有凹雕图案形状，并且在非显示区域中设置在第二堤与第三堤之间，其中，第一绝缘层的一部分可以设置在第二谷中。
其它实施例的细节包括在详细描述和附图中。
有益效果
根据实施例的显示装置可以包括与非显示区域的内部相邻并且具有浮雕图案形状或凹雕图案形状的结构。在显示装置中，由于所述结构可以设置为与显示区域相邻(例如，围绕显示区域)，因此可以能够防止可以设置在显示区域中的有机层的有机材料溢出到非显示区域的最外部分。
根据实施例的效果不受上面例示的内容的限制，并且更多各种效果包括在该公开中。
附图说明
图1是示出根据实施例的显示装置的示意性平面图。
图2是示出根据实施例的显示装置的显示区域和非显示区域的示意图。
图3是示出根据实施例的设置在显示装置的像素中的滤色器层的示意性平面图。
图4是示出根据实施例的设置在显示装置的像素中的颜色控制结构的示意性平面图。
图5是示出根据实施例的设置在显示装置的像素中的电极和发光元件的示意性平面图。
图6是沿着图5的线Q1-Q1'截取的示意性剖视图。
图7是沿着图5的线Q2-Q2'截取的示意性剖视图。
图8是沿着图3、图4和图5的线Q3-Q3'截取的示意性剖视图。
图9是根据实施例的发光元件的示意图。
图10是沿着图2的线A1-A1'截取的示意性剖视图。
图11是示出根据另一实施例的穿过显示装置的显示区域与非显示区域之间的边界的剖面的示意图。
图12是示出根据另一实施例的显示装置的显示区域和非显示区域的示意图。
图13是沿着图12中的线A2-A2'截取的示意性剖视图。
图14是示出布置在图12的显示装置的堤图案区域中的第四堤的平面布置的示意图。
图15是示出根据另一实施例的布置在显示装置的堤图案区域中的第四堤的平面布置的示意图。
图16是示出根据又一实施例的显示装置的显示区域和非显示区域的示意图。
图17是沿着图16中的线A3-A3'截取的示意性剖视图。
图18是示出根据另一实施例的布置在显示装置的像素中的颜色控制结构和滤色器层的示意性剖视图。
图19是示出穿过图18的显示装置的显示区域与非显示区域之间的边界的剖面的示意图。
图20是示出根据另一实施例的布置在显示装置的像素中的颜色控制结构和滤色器层的示意性剖视图。
图21是示出根据另一实施例的穿过显示装置的显示区域与非显示区域之间的边界的剖面的示意图。
具体实施方式
现在将在下文中参照附图来更充分地描述本公开，在附图中示出了公开的优选实施例。然而，该公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是透彻的和完整的，并且将向本领域技术人员充分地传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间(中间)层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图来描述实施例。
图1是示出根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括可以提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10可以包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将示出其中无机发光二极管显示面板可以应用为显示面板的情况，但是公开不限于此，并且可以应用其它显示面板。
显示装置10的形状可以各种修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有倒圆的角(顶点)的四边形形状、其它多边形形状和圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，非显示区域NDA可以是其中不能显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置。每个像素PX的形状在平面图中可以为矩形形状或正方形形状。然而，公开不限于此，并且它可以是其中每条边可以相对于一方向倾斜的菱形形状。像素PX可以以条带型或PentileTM型设置。像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线(线)或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是示出根据实施例的显示装置的显示区域和非显示区域的示意图。
参照图2，根据实施例的显示装置10可以包括布置在显示区域DPA中的像素PX、设置在显示区域DPA的外部处的第一堤BNL1以及可以布置在非显示区域NDA中以围绕显示区域DPA的第一谷VA1、第二堤BNL2和第三堤BNL3。
布置在第一方向DR1和第二方向DR2上的像素PX可以设置在显示区域DPA中，并且像素PX可以包括布置在一方向上的多个子像素SPXn。子像素SPXn可以在显示区域DPA中布置在第一方向DR1和第二方向DR2上，并且子像素SPXn中的一些可以形成一个像素PX。
第一堤BNL1可以在显示区域DPA中在第一方向DR1和第二方向DR2上延伸。例如，第一堤BNL1可以设置在显示区域DPA的外部处，以围绕其中可以布置有像素PX的部分。此外，尽管未在图2中示出，但是第一堤BNL1可以在第一方向DR1或第二方向DR2上穿过显示区域DPA延伸，或者可以设置在子像素SPXn的边界上。第一堤BNL1可以区分显示区域DPA和非显示区域NDA，并且也可以区分不同的子像素SPXn。
围绕显示区域DPA同时与第一堤BNL1间隔开的第二堤BNL2和第三堤BNL3可以布置在非显示区域NDA中。第二堤BNL2可以与第一堤BNL1间隔开一定间隙，并且第三堤BNL3可以与第二堤BNL2间隔开一定间隙。换言之，显示区域DPA可以设置在被第二堤BNL2围绕的区域的内侧处，并且第二堤BNL2可以设置在第三堤BNL3的内侧处。
如稍后将描述的，显示装置10可以具有其中多个层顺序地堆叠在基底SUB上的结构。显示装置10的层中的至少一个可以由有机材料制成，并且可以通过将有机材料注入(例如，直接注入)到基底SUB上的工艺形成。由于有机材料可以具有流动性而流动，因此注入到显示区域DPA上的有机材料可能溢出到非显示区域NDA。第二堤BNL2和第一堤BNL1可以防止有机材料溢出到非显示区域NDA之外的外部。
此外，根据实施例的显示装置10可以包括在非显示区域NDA中设置在第一堤BNL1与第二堤BNL2之间的第一谷VA1。第二堤BNL2和第一堤BNL1可以具有向上突出的形状，而第一谷VA1可以通过使下层的一部分部分地凹入来形成。第一谷VA1可以与第二堤BNL2和第一堤BNL1一起形成浮雕图案(embossed pattern)和凹雕图案(intaglio pattern)，使得可以能够防止注入到显示区域DPA上的有机材料溢出到非显示区域NDA。
在下面的描述中，将参照其它附图来详细地描述根据实施例的显示装置10的像素PX的结构、堤结构和谷结构。
图3是示出根据实施例的设置在显示装置的像素中的滤色器层的示意性平面图。图4是示出根据实施例的设置在显示装置的像素中的颜色控制结构的示意性平面图。图5是示出根据实施例的设置在显示装置的像素中的电极和发光元件的示意性平面图。图6是沿着图5的线Q1-Q1'截取的示意性剖视图。图7是沿着图5的线Q2-Q2'截取的示意性剖视图。图8是沿着图3、图4和图5的线Q3-Q3'截取的示意性剖视图。图6示出了穿过设置在显示区域DPA的子像素SPXn中的发光元件ED的端部的剖面，图7示出了穿过设置在子像素SPXn中的接触部CT1和CT2的剖面。图8示出了穿过像素PX的剖面，并且示出了多个颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL的剖面。
参照图3至图8，显示装置10可以包括布置在基底SUB上的发光元件ED以及设置在发光元件ED上的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL。显示装置10可以包括设置在每个子像素SPXn中以发射光的发光元件ED以及以一种颜色(例如，另一种颜色)发射从发光元件ED发射的光的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL。
显示装置10的像素PX中的每个可以包括子像素SPXn(n在1至3的范围内)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。布置在显示装置10的每个子像素SPXn中的发光元件ED可以发射同一颜色的光，而子像素SPXn由于颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL而可以显示不同颜色的光。在示例中，在显示装置10中，第一子像素SPX1可以显示第一颜色的光，第二子像素SPX2可以显示第二颜色的光，第三子像素SPX3可以显示第三颜色的光，而布置在每个子像素SPXn中的发光元件ED可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。设置在第一子像素SPX1和第二子像素SPX2中的颜色控制结构可以将第三颜色的光转换为第一颜色或第二颜色的光。然而，公开不限于此，并且不同的子像素SPXn可以包括发射不同颜色的光的发光元件ED。
每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中发光元件ED可以对准以发射特定波段的光的区域。非发射区域可以是其中不会存在发光元件ED并且从发光元件ED发射的光不会到达使得不会发射光的区域。发射区域可以包括其中可以设置发光元件ED的区域以及与发光元件ED相邻以发射从发光元件ED发射的光的区域。
在不限于此的情况下，发射区域EMA可以包括其中从发光元件ED发射的光可以被另一组件反射或折射并被发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域可以形成为包括其中可以设置发光元件ED的区域和与其相邻的区域。
发射区域EMA可以包括设置在第一子像素SPX1中的第一发射区域EMA1、设置在第二子像素SPX2中的第二发射区域EMA2和设置在第三子像素SPX3中的第三发射区域EMA3。在其中布置在每个子像素SPXn中的发光元件ED发射同一颜色的光的实施例中，第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3可以发射同一颜色的光(例如，第三颜色的光)。
尽管在附图中示出了子像素SPXn具有可以在尺寸上基本相同的发射区域EMA，但是公开不限于此。在一些实施例中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素中的发光元件ED发射的光的颜色或波段而具有不同的尺寸。
子像素SPXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的在第一方向DR1上的一侧处，并且可以设置在沿第一方向DR1相邻的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以各自在第二方向DR2上重复地布置，同时在第一方向DR1上交替地布置。然而，公开不限于此，并且像素PX中的发射区域EMA和子区域SA的布置可以与图3中所示的布置不同。
显示装置10可以包括设置在子像素SPXn之间并且在发射区域EMA与子区域SA之间的第一堤BNL1和子堤SB。第一堤BNL1和子堤SB可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以遍及显示区域DPA的整个表面以网格图案布置。第一堤BNL1可以设置在子堤SB上，并且第一堤BNL1和子堤SB可以在厚度方向上叠置。可以布置子堤SB和第一堤BNL1以区分不同的子像素SPXn、发射区域EMA和子区域SA。子堤SB和第一堤BNL1可以区分不同的对象(物体)。例如，子堤SB可以设置为围绕发射区域EMA，并且发光元件ED可以布置在被子堤SB围绕的区域中。子堤SB可以区分布置在不同的子像素SPXn中的发光元件ED。颜色控制结构TPL、WCL1和WCL2可以布置在被第一堤BNL1围绕的区域中，并且第一堤BNL1可以区分布置在不同的子像素SPXn中的颜色控制结构TPL、WCL1和WCL2。
更具体地，显示装置10可以包括基底SUB以及可以布置在基底SUB上的有源层(active layer)、导电层和绝缘层。半导体层、导电层和绝缘层可以均构成显示装置10的电路层CCL和显示元件层。显示元件层可以包括电极RME和发光元件ED，并且可以连接到电路层CCL。显示装置10可以包括布置在显示元件层上的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL。
基底SUB可以是绝缘基底。基底SUB可以由绝缘材料(诸如玻璃、石英、聚合物树脂或它们的组合)制成。此外，基底SUB可以是刚性基底，但是也可以是可以弯曲、折叠或者卷曲(卷起)的柔性基底。
第一导电层可以设置在基底SUB上。第一导电层可以包括下金属层BML，下金属层BML可以设置为与第一晶体管T1的有源层ACT1叠置。下金属层BML可以包括阻挡光以防止光到达第一晶体管T1的有源层ACT1的材料。然而，可以省略下金属层BML。
缓冲层BL可以设置在下金属层BML和基底SUB上。缓冲层BL可以形成在基底SUB上以保护像素PX的晶体管免受湿气渗透通过易于湿气渗透的基底SUB的影响，并且可以执行表面平坦化功能。
有源层可以设置在缓冲层BL上。有源层可以包括第一晶体管T1的有源层ACT1。第一晶体管T1的第一有源层ACT1可以设置为与稍后将描述的第二导电层的第一栅电极G1部分地叠置。
有源层可以包括多晶硅、单晶硅、氧化物半导体等或它们的组合。在另一实施例中，有源层可以包括多晶硅。氧化物半导体可以是包括铟(In)的氧化物半导体。例如，氧化物半导体可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了可以在显示装置10的子像素SPXn中设置一个第一晶体管T1，但是公开不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以设置在有源层和缓冲层BL上。第一栅极绝缘层GI可以用作第一晶体管T1的栅极绝缘层。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1。第一栅电极G1可以布置为在第三方向DR3上与第一有源层ACT1的沟道区域叠置，第三方向DR3可以是厚度方向。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括电压布线VL1和VL2以及电极图案CDP1和CDP2。
第一电压布线VL1和第二电压布线VL2中的每条可以设置在显示区域DPA中，并且电连接到每个子像素SPXn的发光元件ED。第一电压布线VL1可以被施加有传输到第一电极RME1的高电位电压(或第一电力电压)，并且第二电压布线VL2可以被施加有传输到第二电极RME2的低电位电压(或第二电力电压)。第一电压布线VL1的一部分可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压布线VL1可以用作第一晶体管T1的第一漏电极D1。
在一些实施例中，第一电压布线VL1可以被施加有第一电力电压，并且第一晶体管T1可以连接到第一电压布线VL1。第一电压布线VL1可以用作第一晶体管T1的第一漏电极D1。
尽管未在附图中示出，但是电压布线VL1和VL2可以具有在显示区域DPA和非显示区域NDA中在第一方向DR1上延伸的形状。此外，电压布线VL1和VL2中的每条还可以包括在显示区域DPA和非显示区域NDA中在第二方向DR2上延伸的部分，并且相同的电压布线可以在包括在第二方向DR2上延伸的部分的同时彼此连接。电压布线VL1和VL2可以以网型结构布置在整个显示装置10上。
第一电极图案CDP1可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。此外，第一电极图案CDP1可以通过另一接触孔与下金属层BML接触。第一电极图案CDP1可以用作第一晶体管T1的第一源电极S1。
第二电极图案CDP2可以通过第一电极图案CDP1电连接到第一晶体管T1。尽管在附图中示出了第一电极图案CDP1和第二电极图案CDP2可以彼此间隔开，但是第一电极图案CDP1和第二电极图案CDP2可以直接彼此连接或者通过另一层的图案彼此连接。在一些实施例中，第二电极图案CDP2可以与第一电极图案CDP1成一体，以形成单个图案。第二电极图案CDP2也可以连接到第一电极RME1，并且第一晶体管T1可以将从第一电压布线VL1施加的第一电力电压传输到第一电极RME1。
另一方面，尽管在附图中示出了第一电极图案CDP1和第二电极图案CDP2可以形成在同一层，但是公开不限于此。在一些实施例中，第二电极图案CDP2可以形成为设置在第三导电层上的第四导电层，且多个绝缘层置于第一电极图案CDP1与另一导电层(例如，第四导电层)之间。电压布线VL1和VL2也可以形成为第四导电层而不是第三导电层，并且第一电压布线VL1可以通过另一导电图案电连接到第一晶体管T1的第一漏电极D1。此外，尽管未在附图中示出，但是第二导电层和第三导电层中的每个还可以包括存储电容器的电容电极。存储电容器的电容电极可以布置在不同的层中，并且与置于其间的第一层间绝缘层IL1形成电容器。在一些实施例中，存储电容器的电容电极可以分别与第一晶体管T1的第一栅电极G1和源电极S1一体地形成。然而，公开不限于此。
钝化层PV1可以设置在第三导电层上。钝化层PV1可以用于保护第三导电层的布线或导电图案。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以由以交替方式堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的双层或者通过交替地堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的多层。然而，公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以形成为包括上述绝缘材料的单个无机层。此外，在一些实施例中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
第二导电层和第三导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或它们的合金制成的单层或多层。然而，公开不限于此。
过孔层VIA可以设置在钝化层PV1上。过孔层VIA可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机绝缘材料)，以执行表面平坦化功能。
电极RME(RME1和RME2)、突出图案BP、子堤SB、发光元件ED和连接电极CNE(CNE1和CNE2)可以设置在过孔层VIA上。此外，绝缘层PAS1、PAS2和PAS3可以设置在过孔层VIA上。
突出图案BP可以在显示区域DPA中设置在(例如，直接设置在)过孔层VIA上。突出图案BP可以具有在第一方向DR1上延伸并且在第二方向DR2上彼此间隔开的形状。例如，突出图案BP可以在每个子像素SPXn的发射区域EMA中在第一方向DR1上延伸，并且可以相对于发射区域EMA的中心设置在第二方向DR2上的两侧处。突出图案BP可以在第二方向DR2上彼此间隔开，并且发光元件ED可以设置在突出图案BP之间。
突出图案BP在第一方向DR1上的延伸长度可以比被第一堤BNL1围绕的发射区域EMA在第一方向DR1上的长度小。突出图案BP可以在显示区域DPA(例如，整个显示区域DPA)中布置在子像素SPXn的发射区域EMA中，以形成具有小宽度并在一方向上延伸的隔离(例如，岛状)图案。
突出图案BP可以具有其中其至少一部分相对于过孔层VIA的顶表面突出的结构。突出图案BP的突出部分可以具有倾斜侧表面，并且从发光元件ED发射的光可以被设置在突出图案BP上的电极RME反射并且在相对于过孔层VIA的向上方向上发射。然而，公开不限于此，并且突出图案BP可以具有拥有弯曲外表面的半圆形形状或半椭圆形状。突出图案BP可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是不限于此。
电极RME可以布置在显示区域DPA中。第一电极RME1和第二电极RME2可以具有在一方向上延伸的形状，并且可以针对每个子像素SPXn布置。第一电极RME1和第二电极RME2可以遍及子像素SPXn的至少发射区域EMA和子区域SA布置，同时在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。
第一电极RME1和第二电极RME2可以在发射区域EMA中在第一方向DR1上相对于彼此间隔开，并且可以越过第一堤BNL1而部分地设置在对应的子像素SPXn和在第一方向DR1上相邻的另一子像素SPXn的子区域SA中。不同的子像素SPXn的第一电极RME1和第二电极RME2可以相对于定位在一个子像素SPXn的子区域SA中的分离部ROP分离。
第一电极RME1和第二电极RME2可以分别设置在不同的突出图案BP上。第一电极RME1可以相对于发射区域EMA的中心定位在左侧，并且可以部分地设置在定位在所述左侧的突出图案BP上。第二电极RME2可以相对于发射区域EMA的中心定位在右侧，同时在第二方向DR2上与第一电极RME1间隔开。第二电极RME2可以部分地设置在定位在所述右侧的突出图案BP上。
第一电极RME1和第二电极RME2可以至少布置在突出图案BP的倾斜侧表面上。第一电极RME1和第二电极RME2可以布置为覆盖突出图案BP的至少一个侧表面，并且反射从发光元件ED发射的光。
此外，第一电极RME1与第二电极RME2之间的在第二方向DR2上的间隙可以比突出图案BP之间的间隙小。第一电极RME1和第二电极RME2的至少一部分可以布置在(例如，直接布置在)过孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在同一平面上。
第一电极RME1和第二电极RME2可以分别通过第一电极接触孔CTD和第二电极接触孔CTS连接到第三导电层，第一电极接触孔CTD和第二电极接触孔CTS形成在其中它们与子堤SB叠置的部分中。第一电极RME1可以通过穿透其下方的过孔层VIA的第一电极接触孔CTD与第二电极图案CDP2接触。第二电极RME2可以通过穿透其下方的过孔层VIA的第二电极接触孔CTS与第二电压布线VL2接触。第一电极RME1可以通过第二电极图案CDP2和第一电极图案CDP1电连接到第一晶体管T1，并且被施加有第一电力电压。第二电极RME2可以电连接到第二电压布线VL2，并且被施加有第二电力电压。
第一电极RME1和第二电极RME2可以电连接到发光元件ED。第一电极RME1和第二电极RME2可以通过稍后将描述的连接电极CNE(CNE1和CNE2)连接到发光元件ED，并且可以将从下导电层施加的电信号传输到发光元件ED。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以使从发光元件ED发射并朝向突出图案BP的侧表面行进的光在相对于每个子像素SPXn的向上方向上反射。
然而，公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO、ITZO或它们的组合的材料。在一些实施例中，电极RME中的每个可以具有其中至少一个透明导电材料和至少一个具有高反射率的金属层可以彼此堆叠的结构，或者可以形成为包括所述材料的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以设置为完全覆盖电极RME。第一绝缘层PAS1可以保护电极RME，同时使它们彼此绝缘。此外，如稍后将描述的，第一绝缘层PAS1也可以设置在非显示区域NDA中。第一绝缘层PAS1也可以防止设置在其上的发光元件ED由于与电极RME直接接触而被损坏。
在实施例中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面可以在沿第二方向DR2间隔开的电极RME之间部分地凹入。发光元件ED可以设置在第一绝缘层PAS1的其中可以形成台阶部分的顶表面上，因此空间可以保留在发光元件ED与第一绝缘层PAS1之间。
第一绝缘层PAS1可以包括使每个电极RME的顶表面的一部分暴露的接触部CT1和CT2。接触部CT1和CT2可以穿透第一绝缘层PAS1，并且稍后将描述的连接电极CNE可以通过接触部CT1和CT2与暴露的电极RME接触。
子堤SB可以设置在第一绝缘层PAS1上。子堤SB可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，并且围绕显示区域DPA，以在显示区域DPA中以网格图案布置。子堤SB可以设置在子像素SPXn的边界上，以区分相邻的子像素SPXn。此外，子堤SB可以在显示区域DPA中设置为围绕发射区域EMA和子区域SA，并且可以被子堤SB开口和划分的区域可以是发射区域EMA和子区域SA。
子堤SB可以具有恒定的高度。在一些实施例中，子堤SB的顶表面的高度可以比突出图案BP的顶表面的高度大，并且子堤SB的厚度可以大于或者等于突出图案BP的厚度。类似于突出图案BP，子堤SB可以包括聚酰亚胺，但是不限于此。
另一方面，在一些实施例中，子堤SB和突出图案BP中的每个可以与过孔层VIA成一体。过孔层VIA可以具有与子像素SPXn的发射区域EMA的中心部分相邻并具有部分地凹入的顶表面的部分，并且凹入的部分可以对应于彼此间隔开的突出图案BP之间的部分。此外，在其中子堤SB和突出图案BP可以与过孔层VIA成一体的实施例中，过孔层VIA的除了凹入的部分之外的顶表面可以是平坦的，并且可以消除图6中所示的形成在突出图案BP与子堤SB之间的台阶部分。
发光元件ED可以布置在第一绝缘层PAS1上。发光元件ED可以在显示区域DPA中设置在每个子像素SPXn的第一电极RME1和第二电极RME2上。
发光元件ED可以在突出图案BP之间布置在沿第二方向DR2彼此间隔开的第一电极RME1和第二电极RME2上。发光元件ED可以沿着第一电极RME1和第二电极RME2沿其延伸的第一方向DR1彼此间隔开，并且可以基本彼此平行地对准(对齐)。发光元件ED可以具有在一方向上延伸的形状，并且发光元件ED的延伸长度可以比在第二方向DR2上彼此间隔开的第一电极RME1与第二电极RME2之间的间隙大。发光元件ED可以布置为使得其两端可以分别定位在第一电极RME1和第二电极RME2上，并且第一电极RME1和第二电极RME2沿其延伸的方向和发光元件ED沿其延伸的方向可以基本彼此垂直。然而，公开不限于此，并且发光元件ED可以设置在相对于第一电极RME1和第二电极RME2的延伸方向倾斜的方向上。
发光元件ED可以包括布置在平行于基底SUB的顶表面的方向上的层。显示装置10的发光元件ED可以设置为使得其一个延伸方向可以平行于基底SUB，并且包括在发光元件ED中的半导体层可以顺序地布置在平行于基底SUB的顶表面的方向上。然而，公开不限于此。在一些情况下，在发光元件ED具有不同结构的情况下，所述层可以布置在垂直于基底SUB的方向上。
发光元件ED可以包括半导体层，并且可以相对于任何一个半导体层限定第一端和与第一端相对的第二端。发光元件ED可以设置为使得第一端可以设置在第一电极RME1上并且第二端可以设置在第二电极RME2上。发光元件ED的第一端可以指向可以是在第二方向DR2上的另一侧的左侧。
发光元件ED可以通过与第一连接电极CNE1和第二连接电极CNE2接触而电连接到第一电极RME1和第二电极RME2。由于半导体层的一部分可以在发光元件ED的在延伸方向上的端表面处暴露，因此暴露的半导体层可以与连接电极CNE接触。发光元件ED可以通过连接电极CNE电连接到电极RME或过孔层VIA下方的导电层，并且可以被施加有电信号，以发射特定波段的光。
第二绝缘层PAS2可以设置在发光元件ED上。在示例中，第二绝缘层PAS2可以设置为部分地围绕发光元件ED的外表面，而不覆盖发光元件ED的两侧或两端。第二绝缘层PAS2的设置在发光元件ED上的部分可以在平面图中在第一方向DR1上延伸，以形成线性图案或隔离(例如，岛状)图案。第二绝缘层PAS2可以在显示装置10的制造工艺期间保护发光元件ED，同时固定发光元件ED。此外，第二绝缘层PAS2可以设置为填充发光元件ED与其下方的第一绝缘层PAS1之间的空间。
此外，第二绝缘层PAS2也可以在显示区域DPA中设置在突出图案BP和子堤SB上。第二绝缘层PAS2可以设置在第一绝缘层PAS1上，同时暴露发光元件ED的侧面并且部分地暴露其中可以设置电极RME的部分。
第二绝缘层PAS2也可以部分地设置在子区域SA中。在可以布置发光元件ED之后，可以在子区域SA中部分地去除第一绝缘层PAS1和第二绝缘层PAS2，并且可以在分离部ROP处使过孔层VIA的一部分暴露。第三绝缘层PAS3可以设置在(例如，直接设置在)过孔层VIA的暴露部分上。
连接电极CNE(CNE1和CNE2)和第三绝缘层PAS3可以布置在第二绝缘层PAS2上。
连接电极CNE可以布置在发光元件ED和电极RME上。连接电极CNE可以部分地设置在第二绝缘层PAS2上，并且可以通过第二绝缘层PAS2和第三绝缘层PAS3与另一连接电极CNE绝缘。连接电极CNE中的每个可以与发光元件ED和电极RME接触。
连接电极CNE可以布置在显示区域DPA中。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1可以通过使第一电极RME1的顶表面暴露的第一接触部CT1与第一电极RME1接触，并且可以与发光元件ED的第一端接触。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2可以通过使第二电极RME2的顶表面暴露的第二接触部CT2来与第二电极RME2接触，并且可以与发光元件ED的第二端接触。第一连接电极CNE1和第二连接电极CNE2可以将施加到第一电极RME1或第二电极RME2的电信号传输到发光元件ED的端部。第一连接电极CNE1和第二连接电极CNE2中的每个可以与在发光元件ED的两个端表面处暴露的半导体层直接接触。
接触部CT1和CT2可以设置为在第二方向DR2上不与发光元件ED叠置。例如，接触部CT1和CT2可以形成为在第一方向DR1上与其中可以设置发光元件ED的区域间隔开。尽管在附图中示出了接触部CT1和CT2可以布置在子区域SA中，但是公开不限于此，并且接触部CT1和CT2可以形成在发射区域EMA中的其中可以没有发光元件ED的部分处。
连接电极CNE可以在平面图中在第二方向DR2上彼此间隔开。第一连接电极CNE1和第二连接电极CNE2可以不彼此连接(例如，直接连接)，而是彼此间隔开一定间隙。不同的连接电极CNE可以不彼此连接，而是彼此间隔开，并且可以通过设置在它们之间的第三绝缘层PAS3彼此绝缘。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等或它们的组合。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE并朝向电极RME行进。然而，公开不限于此。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2(例如，整个第二绝缘层PAS2)上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。除了其中可以设置第一连接电极CNE1的区域之外，第三绝缘层PAS3可以设置在过孔层VIA(例如，整个过孔层VIA)上。第三绝缘层PAS3可以设置在突出图案BP和子堤SB以及第一绝缘层PAS1和第二绝缘层PAS2上。此外，如稍后将描述的，第三绝缘层PAS3也可以设置在非显示区域NDA中。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2绝缘，以防止它们之间的直接接触。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。然而，公开不限于此。
显示装置10可以包括布置在发光元件ED上的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL。显示区域DPA的子像素SPXn可以通过子堤SB和设置在其上的第一堤BNL1来区分，并且颜色控制结构TPL、WCL1和WCL2可以设置在被第一堤BNL1围绕的发射区域EMA中。滤色器层CFL可以设置在颜色控制结构TPL、WCL1和WCL2上，以对应于每个子像素SPXn的发射区域EMA。
显示装置10可以包括其中可以设置滤色器层CFL并且可以发射光的光透射区域TA以及在光透射区域TA之间的其中可以不发射光的光阻挡区域BA。光透射区域TA可以定位为对应于每个子像素SPXn的发射区域EMA的一部分，并且光阻挡区域BA可以是除了光透射区域TA之外的区域。如稍后将描述的，光透射区域TA和光阻挡区域BA可以通过上光吸收构件UBM来区分。
第一堤BNL1可以在显示区域DPA中与子堤SB叠置。第一堤BNL1可以在显示区域DPA的外部处围绕其中可以布置子像素SPXn的区域，并且可以包括在显示区域DPA中在第一方向DR1和第二方向DR2上延伸的部分，以布置为网格图案。换言之，第一堤BNL1也可以设置为围绕每个子像素SPXn的发射区域EMA。
根据实施例，第一堤BNL1可以设置在(例如，直接设置在)第三绝缘层PAS3上，并且第一堤BNL1的底表面可以与第三绝缘层PAS3直接接触。在可以形成形成显示元件层的发光元件ED和电极RME、连接电极CNE和第三绝缘层PAS3之后，可以形成第一堤BNL1。如上所述，子堤SB可以在布置显示元件层的发光元件ED的工艺中区分相邻的子像素SPXn，而第一堤BNL1可以在形成颜色控制结构TPL、WCL1和WCL2的工艺中区分相邻的子像素SPXn。第一堤BNL1和子堤SB可以具有基本相同的平面布置。然而，第一堤BNL1可以比子堤SB高，并且可以形成其中可以布置包括有机材料的颜色控制结构TPL、WCL1和WCL2的空间。
颜色控制结构TPL、WCL1和WCL2可以布置在发光元件ED上。颜色控制结构TPL、WCL1和WCL2可以布置在被第一堤BNL1围绕的区域中。颜色控制结构TPL、WCL1和WCL2可以布置在被第一堤BNL1围绕的发射区域EMA中，以在显示区域DPA中形成隔离(例如，岛状)图案。然而，公开不限于此，并且颜色控制结构TPL、WCL1和WCL2可以遍及子像素SPXn布置，同时在一方向上延伸以在显示区域DPA中形成线性图案。
在其中每个子像素SPXn的发光元件ED发射第三颜色的蓝光的实施例中，颜色控制结构TPL、WCL1和WCL2可以包括设置在第一子像素SPX1中的第一波长转换层WCL1、设置在第二子像素SPX2中的第二波长转换层WCL2和设置在第三子像素SPX3中的光透射层TPL。
第一波长转换层WCL1可以包括第一基体树脂BRS1和设置在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包括第二基体树脂BRS2和设置在第二基体树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2可以在转换从发光元件ED入射的第三颜色的蓝光的波长的同时使其透射。第一波长转换层WCL1和第二波长转换层WCL2还可以包括包含在每个基体树脂中的散射体SCP，并且散射体SCP可以增加波长转换效率。
光透射层TPL可以包括第三基体树脂BRS3和包括在第三基体树脂BSR3中的散射体SCP。光透射层TPL可以在保持从发光元件ED入射的第三颜色的蓝光的波长的同时使其透射。光透射层TPL的散射体SCP可以用于控制通过光透射层TPL发射的光的发射路径。光透射层TPL可以不包括波长转换材料。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等或它们的组合。有机颗粒的材料的示例可以包括丙烯酸树脂和聚氨酯树脂等或它们的组合。
第一基体树脂至第三基体树脂BRS1、BRS2和BRS3可以包括光透射有机材料。例如，第一基体树脂至第三基体树脂BRS1、BRS2和BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂(cardo resin)、酰亚胺树脂等或它们的组合。第一基体树脂至第三基体树脂BRS1、BRS2和BRS3可以由相同的材料形成，但是公开不限于此。
第一波长转换材料WCP1可以将第三颜色的蓝光转换为第一颜色的红光，第二波长转换材料WCP2可以将第三颜色的蓝光转换为第二颜色的绿光。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子棒、磷光体等。量子点的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或它们的组合。
颜色控制结构TPL、WCL1和WCL2可以设置在(例如，直接设置在)第一连接电极CNE1和第三绝缘层PAS3上。在显示装置10中，发射光的发光元件ED以及颜色控制结构TPL、WCL1、WCL2可以连续地布置在基底SUB上。第一堤BNL1可以设置为以一定高度围绕其中可以布置发光元件ED的区域，颜色控制结构TPL、WCL1和WCL2的基体树脂BRS1、BRS2和BRS3可以在被第一堤BNL1围绕的区域中布置在(例如，直接布置在)第三绝缘层PAS3上。颜色控制结构TPL、WCL1和WCL2的散射体SCP和波长转换材料WCP1和WCP2可以在基体树脂BRS1、BRS2和BRS3中的每个中布置在发光元件ED周围。
每个子像素SPXn的发光元件ED可以发射同一第三颜色的蓝光，而子像素SPXn可以发射不同颜色的光。例如，从设置在第一子像素SPX1中的发光元件ED发射的光可以入射在第一波长转换层WCL1上，从设置在第二子像素SPX2中的发光元件ED发射的光可以入射在第二波长转换层WCL2上，从设置在第三子像素SPX3中的发光元件ED发射的光可以入射在光透射层TPL上。入射在第一波长转换层WCL1上的光可以被转换为红光，入射在第二波长转换层WCL2上的光可以被转换为绿光，入射在光透射层TPL上的光可以作为相同的蓝光透射而没有波长转换。尽管每个子像素SPXn可以包括可以发射同一颜色的光的发光元件ED，但是可以根据布置在其上方的颜色控制结构TPL、WCL1和WCL2的布置来发射不同颜色的光。
另一方面，尽管在附图中示出了其中颜色控制结构TPL、WCL1和WCL2的层的顶表面可以不平坦并且与第一堤BNL1相邻的边缘可以比中心部分高的情况，但是公开不限于此。颜色控制结构TPL、WCL1和WCL2的层的顶表面可以是平坦的，或者与附图中所示的情况不同，中心部分可以更高。
由层形成的封装结构可以设置在颜色控制结构TPL、WCL1和WCL2上。封装结构可以包括第一覆盖层CPL1、第二覆盖层CPL2和设置在第一覆盖层CPL1与第二覆盖层CPL2之间的低折射率层LRL。
第一覆盖层CPL1可以设置在颜色控制结构TPL、WCL1和WCL2上。第一覆盖层CPL1可以设置为覆盖颜色控制结构TPL、WCL1和WCL2以及第一堤BNL1。第一覆盖层CPL1可以防止诸如湿气或空气的杂质从外部渗透并防止损坏或者污染颜色控制结构TPL、WCL1和WCL2。此外，第一覆盖层CPL1可以防止颜色控制结构TPL、WCL1和WCL2的材料扩散到其它组件。第一覆盖层CPL1可以由无机材料制成。
低折射率层LRL可以设置在第一覆盖层CPL1上。低折射率层LRL可以是用于对已经透射通过颜色控制结构TPL、WCL1和WCL2的光进行再循环的光学层，低折射率层LRL可以改善显示装置10的发光效率和色纯度。低折射率层LRL可以由具有低折射率的有机材料制成，并且可以补偿由颜色控制结构TPL、WCL1和WCL2以及第一堤BNL1形成的台阶部分。
第二覆盖层CPL2可以设置在低折射率层LRL上。第二覆盖层CPL2可以防止诸如湿气或空气的杂质从外部渗透并防止损坏或者污染低折射率层LRL。此外，第二覆盖层CPL2可以防止低折射率层LRL的材料扩散到其它组件。第二覆盖层CPL2可以由无机材料形成。
上光吸收构件UBM可以在第二覆盖层CPL2上设置为与第一堤BNL1叠置。上光吸收构件UBM可以以网格图案形成，以使第二覆盖层CPL2的一个表面部分地暴露。除了第一堤BNL1之外，上光吸收构件UBM可以在平面图中设置为覆盖子像素SPXn的子区域SA。其中不会设置上光吸收构件UBM的区域可以是其中可以设置滤色器层CFL并且可以发射光的光透射区域TA。
上光吸收构件UBM可以包括有机材料。上光吸收构件UBM可以通过吸收外部光来减少由于外部光的反射而引起的颜色失真。在实施例中，上光吸收构件UBM可以吸收所有可见光波长。上光吸收构件UBM可以包括光吸收材料。例如，上光吸收构件UBM可以由用作显示装置10的黑矩阵(black matrix)的材料制成。
另一方面，在一些实施例中，显示装置10可以不包括上光吸收构件UBM，并且可以用吸收可见光波长之中的特定波长的光并透射另一特定波长的光的材料来代替上光吸收构件UBM。可以用包括与滤色器层CFL中的至少一个的材料相同的材料的颜色图案来代替上光吸收构件UBM。例如，包括滤色器层中的任何一个的材料的颜色图案或其中堆叠有多个颜色图案的结构可以设置在其中可以设置上光吸收构件UBM的区域中。其描述可以参考其它实施例。
滤色器层CFL可以布置在封装结构的第二覆盖层CPL2上。滤色器层CFL可以包括吸收除了特定波长以外的波长的光的着色剂(诸如染料或颜料)。滤色器层CFL可以设置在每个子像素SPXn中，以仅透射入射在对应的子像素SPXn中的滤色器层CFL上的光的一部分。显示装置10的每个子像素SPXn可以选择性地仅显示已经透射通过滤色器层CFL的光。
滤色器层CFL可以设置在其中上光吸收构件UBM可以暴露的第二覆盖层CPL2上。尽管不同的滤色器层CFL可以彼此间隔开且上光吸收构件UBM置于它们之间，但是公开不限于此。在一些实施例中，滤色器层CFL可以部分地布置在上光吸收构件UBM上，同时彼此间隔开。在另一实施例中，滤色器层CFL可以彼此部分地叠置。
滤色器层CFL可以包括设置在第一子像素SPX1中的第一滤色器层CFL1、设置在第二子像素SPX2中的第二滤色器层CFL2和设置在第三子像素SPX3中的第三滤色器层CFL3。与颜色控制结构TPL、WCL1和WCL2不同，滤色器层CFL可以以与发射区域EMA对应的隔离(例如，岛状)图案形成。然而，公开不限于此。滤色器层CFL可以在显示区域DPA(例如，整个显示区域DPA)中形成线性图案。
在实施例中，第一滤色器层CFL1可以是红色滤色器层，第二滤色器层CFL2可以是绿色滤色器层，第三滤色器层CFL3可以是蓝色滤色器层。从发光元件ED发射的光可以在透射通过颜色控制结构TPL、WCL1和WCL2的同时通过滤色器层CFL发射。
设置在第一子像素SPX1中的发光元件ED可以发射第三颜色的蓝光，并且光可以入射在第一波长转换层WCL1上。第一波长转换层WCL1的第一基体树脂BRS1可以由透明材料制成，并且光的一部分可以透射通过第一基体树脂BRS1并且入射在设置在第一基体树脂BRS1上的第一覆盖层CPL1上。然而，光的至少一部分可以入射在布置在第一基体树脂BRS1中的散射体SCP和第一波长转换材料WCP1上。光可以被散射并经过波长转换，并且可以作为红光入射在第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以在透射通过可以由透明材料制成的第一覆盖层CPL1、低折射率层LRL和第二覆盖层CPL2的同时入射在第一滤色器层CFL1上，并且第一滤色器层CFL1可以阻挡除了红光之外的光的透射。因此，第一子像素SPX1可以发射红光。
类似地，从设置在第二子像素SPX2中的发光元件ED发射的光可以在透射通过第二波长转换层WCL2、第一覆盖层CPL1、低折射率层LRL、第二覆盖层CPL2和第二滤色器层CFL2的同时作为绿光发射。
设置在第三子像素SPX3中的发光元件ED可以发射第三颜色的蓝光，并且光可以入射在光透射层上。光透射层TPL的第三基体树脂BRS3可以由透明材料制成，并且光的一部分可以透射通过第三基体树脂BRS3并入射在设置在第三基体树脂BRS3上的第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以在透射通过可以由透明材料制成的第一覆盖层CPL1、低折射率层LRL和第二覆盖层CPL2的同时入射在第三滤色器层CFL3上，并且第三滤色器层CFL3可以阻挡除了蓝光之外的光的透射。因此，第三子像素SPX3可以发射蓝光。
在每个子像素SPXn中，入射在第一覆盖层CPL1上的光的一部分可以被低折射率层LRL反射然后入射在颜色控制结构TPL、WCL1和WCL2上。入射在颜色控制结构TPL、WCL1和WCL2上的光之中的其波长可以不改变的光可以在其颜色可以再次改变之后入射在第一覆盖层CPL1上。封装结构的低折射率层LRL可以对从发光元件ED发射的光的一部分进行再循环，使得可以改善显示装置10的发光效率。
外涂层OC可以设置在滤色器层CFL和上光吸收构件UBM上。外涂层OC可以设置在显示区域DPA(例如，整个显示区域DPA)中，并且可以部分地设置在非显示区域NDA中。外涂层OC可以包括有机绝缘材料，以保护可以布置在显示区域DPA中的构件免受外部影响。
图9是根据实施例的发光元件的示意图。
参照图9，发光元件ED可以是发光二极管。发光元件ED可以是由无机材料制成并具有纳米至微米尺寸的无机发光二极管。在彼此相对的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据实施例的发光元件ED可以具有在一方向上伸长的形状。发光元件ED可以具有圆柱体、棒、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如正方体、长方体和六棱柱的多棱柱形状，或者可以具有诸如在一方向上伸长并具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等或它们的组合。
第二半导体层32可以设置在第一半导体层31上，且发光层36在第二半导体层32与第一半导体层31之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等或它们的组合。
尽管在附图中示出了第一半导体层31和第二半导体层32可以被构造为一层，但是公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层(诸如覆层或拉伸应变势垒减小(TSBR)层)。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，多个量子层和阱层可以彼此交替地堆叠。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。在实施例中，在发光层36具有其中量子层和阱层可以以多量子阱结构交替地堆叠的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料可以彼此交替地堆叠的结构，并且可以根据发射光的波段而包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波段的光，而是发光层36在一些情况下也可以发射红色或绿色波段的光。
电极层37可以是欧姆连接电极。然而，公开不限于此，并且电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是公开不限于此，并且可以省略电极层37。
在显示装置10中，在发光元件ED电连接到电极或连接电极的情况下，电极层37可以降低发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘层38可以布置为围绕上述半导体层和电极层的外表面。例如，绝缘层38可以设置为至少围绕发光层36的外表面，并且可以形成为使发光元件ED的在纵向方向上的两端暴露。此外，在剖视图中，绝缘层38可以具有顶表面，该顶表面在与发光元件ED的至少一端相邻的区域中可以是圆形的。
绝缘层38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)或它们的组合。在附图中示出了绝缘层38可以形成为单层，但是公开不限于此。在一些实施例中，绝缘层38可以以其中具有彼此堆叠的多个层的多层结构形成。
绝缘层38可以用于保护构件。绝缘层38可以防止在电信号可以传输到其的电极可以与发光元件ED直接接触的情况下在发光层36处可能发生的电短路。绝缘层38可以防止发光元件ED的发光效率的降低。
此外，绝缘层38可以具有可以被表面处理的外表面。发光元件ED可以以将其中可以分散有发光元件ED的墨喷射在电极上的方式对准。这里，可以以疏水方式或亲水方式处理绝缘层38的表面，以将发光元件ED保持在分散状态，而不与墨中的相邻的其它发光元件ED聚集(团聚)。
图10是沿着图2的线A1-A1'截取的示意性剖视图。图10示出了穿过定位在显示区域DPA的最外部分处的子像素SPXn的一部分和非显示区域NDA的一部分的剖面。
参照图10以及图2，布置在显示区域DPA中的第一绝缘层PAS1和第三绝缘层PAS3可以越过子堤SB延伸到非显示区域NDA。第一绝缘层PAS1可以设置在(例如，直接设置在)过孔层VIA上，并且第三绝缘层PAS3可以在非显示区域NDA中直接设置在第一绝缘层PAS1上。另一方面，第二绝缘层PAS2可以不延伸到非显示区域NDA。尽管在附图中示出了第二绝缘层PAS2延伸到子堤SB的定位在显示区域DPA的最外部分处的部分，但是公开不限于此。
此外，作为设置在颜色控制结构WCL1、WCL2和TPL上的封装结构，第一覆盖层CPL1和第二覆盖层CPL2也可以延伸到非显示区域NDA。第一覆盖层CPL1的一部分可以设置在(例如，直接设置在)第三绝缘层PAS3上，并且第一覆盖层CPL1的另一部分可以设置在(例如，直接设置在)第一堤BNL1、第二堤BNL2和第三堤BNL3上。第二覆盖层CPL2可以设置在第一覆盖层CPL1上，且低折射率层LRL置于第二覆盖层CPL2与第一覆盖层CPL1之间。与在显示区域DPA中不同，低折射率层LRL可以不在非显示区域NDA(例如，整个非显示区域NDA)中延伸，使得第二覆盖层CPL2的一部分可以设置在(例如，直接设置在)第一覆盖层CPL1上。
如上所述，低折射率层LRL可以由有机材料制成，并且可以设置在显示区域DPA(例如，整个显示区域DPA)中。在将有机材料涂覆在第一覆盖层CPL1上的工艺中，有机材料可能越过定位在显示区域DPA的最外部分处的第一堤BNL1溢出到非显示区域NDA。在实施例中，显示装置10可以包括基底SUB，并且可以通过连续工艺在基底SUB上形成层。在该工艺中，不期望地溢出到非显示区域NDA的区域的有机材料可能在随后的工艺中保留为外来材料，并且去除外来材料的工艺可能不容易。根据实施例的显示装置10可以包括布置在非显示区域NDA中的浮雕图案形状和凹雕图案形状的结构，使得可以能够防止溢出到非显示区域NDA的有机材料进一步扩散到不期望的区域。
显示装置10可以包括布置在非显示区域NDA中的第一谷VA1、第二堤BNL2和第三堤BNL3。第一谷VA1可以具有相对于过孔层VIA的顶表面朝向底表面凹入的凹雕图案形状，第二堤BNL2和第三堤BNL3可以具有相对于过孔层VIA的顶表面向上突出的浮雕图案形状。
第一谷VA1可以与第一堤BNL1间隔开，同时在平面图中围绕显示区域DPA。第一谷VA1可以具有第一宽度W1，并且穿透第一过孔层VIA1和钝化层PV1。第一层间绝缘层IL1的顶表面的一部分可以在第一谷VA1处暴露，并且布置在过孔层VIA上的一些层可以布置在第一谷VA1的内侧处。例如，设置在(例如，直接设置在)过孔层VIA上的第一绝缘层PAS1可以设置在第一谷VA1的内侧处并与第一层间绝缘层IL1直接接触，并且也可以与过孔层VIA中的第一谷VA1的内侧壁直接接触。在非显示区域NDA中，设置在(例如，直接设置在)第一绝缘层PAS1上的第三绝缘层PAS3以及第一覆盖层CPL1的可以设置在(例如，部分直接设置在)第三绝缘层PAS3上的部分可以设置在第一谷VA1的内侧处。第一绝缘层PAS1、第三绝缘层PAS3和第一覆盖层CPL1可以包括无机绝缘材料，并且可以沿着由过孔层VIA中的第一谷VA1形成的台阶部分布置。由于诸如第一绝缘层PAS1、第三绝缘层PAS3和第一覆盖层CPL1的无机绝缘材料可以布置在第一谷VA1的内侧处，因此可以能够防止外部湿气渗透通过第一谷VA1暴露的第一层间绝缘层IL1。
低折射率层LRL可以设置在第一覆盖层CPL1上，并且可以越过第一堤BNL1部分地设置在非显示区域NDA中。低折射率层LRL也可以设置在具有凹雕图案形状的第一谷VA1上，同时穿透过孔层VIA，并且可以部分地设置为填充由第一谷VA1形成的台阶部分。在形成低折射率层LRL的工艺中，形成低折射率层LRL的有机材料可以越过显示区域DPA流动到非显示区域NDA，并且填充由第一谷VA1形成的台阶部分。换言之，第一谷VA1可以防止有机材料的过度溢出。低折射率层LRL可以填充第一谷VA1，并且延伸到与第二堤BNL2间隔开的位置。
第一堤BNL1和第二堤BNL2中的每个可以围绕第一谷VA1，同时与第一谷VA1间隔开。此外，第二堤BNL2和第三堤BNL3可以彼此间隔开。换言之，第一谷VA1、第二堤BNL2和第三堤BNL3可以相对于第一堤BNL1沿着朝向非显示区域NDA的外部的方向彼此顺序地间隔开。与第一谷VA1不同，第二堤BNL2和第三堤BNL3可以布置(例如，直接布置)在第三绝缘层PAS3上，并且具有向上突出的形状。由于第二堤BNL2和第三堤BNL3具有浮雕图案形状，因此可以能够防止低折射率层LRL溢出到非显示区域NDA的外部。
根据实施例，在剖视图中，第二堤BNL2和第三堤BNL3可以具有相同的宽度，并且第一谷VA1的第一宽度W1可以比第二堤BNL2和第三堤BNL3的第二宽度W2大。在可以在显示区域DPA中形成发光元件ED、连接电极CNE以及绝缘层PAS1、PAS2和PAS3之后，可以通过同一工艺形成第二堤BNL2和第三堤BNL3。第二堤BNL2和第三堤BNL3可以具有相同的形状和相同的材料，并且可以仅在布置位置上彼此不同。在实施例中，剖视图中的宽度W2可以是相同的。
第一谷VA1可以是可以设置为比第二堤BNL2和第三堤BNL3靠近显示区域DPA并且防止低折射率层LRL的溢出的主结构。第一谷VA1可以具有比第二堤BNL2和第三堤BNL3的宽度相对大的宽度，以使低折射率层LRL的有机材料的溢出最小化。第二堤BNL2和第三堤BNL3可以具有比第一谷VA1的宽度相对小的宽度并且具有拥有恒定宽度的浮雕图案形状，使得可以能够防止有机材料越过第一谷VA1溢出到非显示区域NDA的最外部分。
另一方面，第一堤BNL1可以通过与形成第二堤BNL2和第三堤BNL3的工艺相同的工艺形成。第一堤BNL1也可以设置在(例如，直接设置在)第三绝缘层PAS3上，同时与子堤SB叠置，并且可以以网格图案设置同时在显示区域DPA的最外部分处围绕显示区域DPA的内侧。然而，根据实施例，可以为第一堤BNL1在剖视图中的宽度的第三宽度W3可以比第二堤BNL2的第二宽度W2小。第一堤BNL1可以形成其中可以布置颜色控制结构TPL、WCL1和WCL2的空间，同时区分显示区域DPA中的相邻的子像素SPXn。可以为用于防止低折射率层LRL的溢出的结构的第二堤BNL2和第三堤BNL3可以具有与第一堤BNL1的功能不同的功能。换言之，可以布置在(例如，直接布置在)第三绝缘层PAS3上的第一堤BNL1、第二堤BNL2和第三堤BNL3可以通过同一工艺形成，但是它们的宽度可以根据功能而不同。可以为用于防止有机材料的溢出的结构并且布置在非显示区域NDA中的第二堤BNL2和第三堤BNL3可以具有比第一堤BNL1的宽度大的宽度。
外涂层OC可以设置为覆盖显示区域DPA中的滤色器层CFL和上光吸收构件UBM，并且可以部分地设置在非显示区域NDA中。与低折射率层LRL类似，外涂层OC也可以由有机材料制成，并且可以溢出到滤色器层CFL和第二覆盖层CPL2上。根据实施例的显示装置10还可以包括设置在第二堤BNL2和第三堤BNL3上的上结构US作为用于防止外涂层OC溢出的结构。
上结构US中的每个可以设置在第二堤BNL2和第三堤BNL3上。尽管未在附图中示出，但是上结构US的平面形状可以类似于第二堤BNL2或第三堤BNL3的平面形状。换言之，设置在第二堤BNL2上的上结构US可以围绕显示区域DPA，同时与第一堤BNL1间隔开，并且设置在第三堤BNL3上的上结构US可以围绕设置在第二堤BNL2上的上结构US，同时与第二堤BNL2间隔开。
类似于可以防止设置在第二覆盖层CPL2下方的低折射率层LRL在非显示区域NDA中溢出的第二堤BNL2和第三堤BNL3，上结构US可以防止设置在第二覆盖层CPL2上的外涂层OC在非显示区域NDA溢出。上结构US中的每个可以设置在(例如，直接设置在)第二覆盖层CPL2上，并且可以具有拥有恒定厚度和恒定宽度的突出的浮雕图案。可以通过上结构US防止覆盖显示区域(例如，整个显示区域DPA)的外涂层OC溢出到非显示区域NDA。
根据实施例，上结构US和上光吸收构件UBM可以通过同一工艺形成，并且可以包括相同的材料。可以布置在(例如，直接布置在)第二覆盖层CPL2上的上结构US和上光吸收构件UBM可以通过同一工艺形成。然而，与堤BNL1、BNL2和BNL3类似，由于上光吸收构件UBM和上结构US可以具有不同的功能，因此它们布置结构或形状可以略微不同。上光吸收构件UBM可以区分显示装置10的光透射区域TA1、TA2和TA3以及光阻挡区域BA，并且可以在显示区域DPA中以网格图案设置。另一方面，上结构US可以布置为围绕非显示区域NDA的内部，以防止有机材料的溢出。尽管上结构US和上光吸收构件UBM的布置位置和形状可以略微不同，但是它们可以通过同一工艺形成，这对于可以在不增加制造工艺的情况下形成不同的构件可以是有利的。
根据实施例的显示装置10可以包括布置在非显示区域NDA中以围绕显示区域DPA的浮雕图案形状或凹雕图案形状的结构。作为该结构，第一谷VA1、第二堤BNL2和第三堤BNL3可以防止设置在显示区域DPA中的有机材料在非显示区域NDA中的溢出。
另一方面，显示装置10可以包括布置在显示区域DPA中并且在一方向上延伸的布线。例如，显示装置10可以包括布置在显示区域DPA中的第一电压布线VL1和第二电压布线VL2，并且第一电压布线VL1和第二电压布线VL2可以在第一方向DR1上延伸到非显示区域NDA。在显示装置10中，布线可以遍及显示区域DPA和非显示区域NDA布置，并且可以跨第一谷VA1延伸。在沿一方向延伸的布线之中，形成为第三导电层的布线可能不能越过第一谷VA1延伸，因此可以在通过设置在另一层中的布线绕过第一谷VA1的同时进行连接。
图11是示出根据另一实施例的穿过显示装置的显示区域与非显示区域之间的边界的剖面的示意图。图11示出了穿过定位在显示区域DPA的最外部分处的子像素SPXn的一部分和非显示区域NDA的一部分的剖面，并且示出了绕过第一谷VA1的布线SD1和SD2。
参照图11以及图2，根据实施例的显示装置10可以包括形成为第三导电层的第一布线SD1和第二布线SD2以及连接到第一布线SD1和第二布线SD2中的每个并形成为设置在第三导电层下方的导电层的第一桥接布线BR1。可以形成为第三导电层并在第一方向DR1上延伸的第一布线SD1和第二布线SD2可以彼此电连接，并且被施加有相同的信号。在一个示例中，第一布线SD1和第二布线SD2可以是被施加有电力电压的第一电压布线VL1或第二电压布线VL2的一部分。在第一方向DR1上延伸的第一布线SD1和第二布线SD2可以相对于第一谷VA1彼此间隔开。
在第一布线SD1和第二布线SD2可以在第一层间绝缘层IL1上彼此连接(例如，直接连接)的情况下，第一布线SD1和第二布线SD2的顶表面可以通过第一谷VA1部分地暴露。第一布线SD1和第二布线SD2可能在后续工艺中损坏。因此，第一布线SD1和第二布线SD2可以通过绕过另一导电层来连接。
可以为第三导电层下方的导电层的第一桥接布线BR1可以形成为第一导电层或第二导电层。例如，在第一桥接布线BR1形成为第二导电层的情况下，第一布线SD1和第二布线SD2中的每个可以通过穿透第一层间绝缘层IL1的接触孔连接到第一桥接布线BR1。在沿一方向延伸的第一布线SD1和第二布线SD2通过第一桥接布线BR1连接的情况下，第一桥接布线BR1也在一方向上延伸，并且可以在厚度方向上与第一谷VA1叠置。第一桥接布线BR1可以设置在第一层间绝缘层IL1下方，因此在平面图中可以跨第一谷VA1延伸。显示装置10可以包括用于防止布置在过孔层VIA上的层的有机材料的溢出的第一谷VA1，并且可以包括绕过第一谷VA1的布线SD1和SD2以及在过孔层VIA下方的桥接布线BR1。
另一方面，尽管显示区域DPA的在第二方向DR2上的一侧处和非显示区域NDA中的剖面示出了其中第一布线SD1和第二布线SD2通过第一桥接布线BR1绕过的结构，但是公开不限于此。类似于图11中所示的情况，显示装置10可以包括遍及显示区域DPA和定位在显示区域DPA的第一方向DR1上的两侧处的非显示区域NDA布置的布线，并且这些布线可以通过形成为另一导电层的桥接布线彼此连接。
图12是示出根据另一实施例的显示装置的显示区域和非显示区域的示意图。图13是沿着图12中的线A2-A2'截取的示意性剖视图。图13示出了穿过定位在显示区域DPA的最外部分处的子像素SPXn的一部分和非显示区域NDA的一部分的剖面。
参照图12和图13，根据实施例的显示装置10_1还可以包括在非显示区域NDA中设置在第一谷VA1与第一堤BNL1之间的堤图案区域BNA。形成浮雕图案的结构可以布置在堤图案区域BNA中，以与第一谷VA1、第二堤BNL2和第三堤BNL3一起防止低折射率层LRL的有机材料的溢出。实施例与图2和图10的实施例的不同之处可以在于：它还包括设置在非显示区域NDA中的堤图案区域BNA。在下面的描述中，将省略冗余描述，并且将描述差异。
堤图案区域BNA可以被限定为在第一堤BNL1与第一谷VA1之间的其中可以布置结构的区域。第一谷VA1可以设置为比第一堤BNL1靠近第二堤BNL2，并且可以能够通过在第一谷VA1与第二堤BNL2之间进一步设置其它结构来更有效地防止有机材料的溢出。
根据实施例，浮雕图案形状或凹雕图案形状的结构可以布置在堤图案区域BNA中。最大数量的结构可以布置在第一堤BNL1与第一谷VA1之间的区域中，以形成堤图案区域BNA。例如，彼此间隔开的第四堤BNL4可以布置在第一堤BNL1与第一谷VA1之间。
第四堤BNL4和第二堤BNL2可以通过同一工艺形成。换言之，第四堤BNL4可以设置在(例如，直接设置在)第三绝缘层PAS3上，并且第一覆盖层CPL1可以设置在(例如，直接设置在)第四堤BNL4上。第四堤BNL4可以在第一堤BNL1与第一谷VA1之间布置在非显示区域NDA中，并且可以布置在上光吸收构件UBM下方。第四堤BNL4可以具有在过孔层VIA上向上突出的浮雕图案形状，并且可以与第一谷VA1一起防止低折射率层LRL的有机材料的溢出。
尽管未在附图中示出，但是第四堤BNL4的平面形状可以与第二堤BNL2的平面形状相同。设置在非显示区域NDA的内侧处的第四堤BNL4可以围绕显示区域DPA，同时与第一堤BNL1间隔开，并且另一第四堤BNL4可以设置为围绕设置在内侧处的相邻的第四堤BNL4。尽管图13示出了两个第四堤BNL4可以彼此相邻，但是公开不限于此。在实施例中，与第二堤BNL2、第三堤BNL3或第一谷VA1不同，设置在堤图案区域BNA中的第四堤BNL4可以不必围绕显示区域DPA或设置在内侧处的另一堤。根据实施例，布置在堤图案区域BNA中的第四堤BNL4可以形成具有特定形状并彼此间隔开的图案。
图14是示出布置在图12的显示装置的堤图案区域中的第四堤的平面布置的示意图。图15是示出根据另一实施例的布置在显示装置的堤图案区域中的第四堤的平面布置的示意图。
参照图14和图15，显示装置10_1的第四堤BNL4可以形成在各个方向上彼此间隔开的重复布置的图案，而不围绕内部区域。图14中的第四堤BNL4可以是在平面图中在第一方向DR1上延伸的形状，并且第四堤BNL4可以在第一方向DR1上并且在第一方向DR1与第二方向DR2之间的斜线方向上与另一第四堤BNL4间隔开。图15中的第四堤BNL4可以在平面图中具有圆形形状，并且可以在第一方向DR1上并且在斜线方向上与另一第四堤BNL4间隔开。
另一方面，第四堤BNL4的图案尺寸可以比第四堤BNL4之间的间隙大，以获得防止有机材料的溢出的效果。在示例中，在第四堤BNL4具有在一方向上延伸的形状的实施例中，在第四堤BNL4的延伸方向上测量的第一长度L1可以比在所述延伸方向上彼此间隔开的第四堤BNL4之间的第一间隙DB1大。如果第一间隙DB1比第四堤BNL4的第一长度L1大，那么有机材料可能容易地流过第四堤BNL4之间的间隙。为了防止这种情况，第一长度L1可以比第四堤BNL4之间的间隙大。
图16是示出根据又一实施例的显示装置的显示区域和非显示区域的示意图。图17是沿着图16中的线A3-A3'截取的示意性剖视图。图17示出了穿过定位在显示区域DPA的最外部分处的子像素SPXn的一部分和非显示区域NDA的一部分的剖面，并且示出了绕过第一谷VA1和第二谷VA2的布线SD1、SD2、SD3和SD4。
参照图16和图17，根据实施例的显示装置10_2还可以包括在非显示区域NDA中设置在第二堤BNL2与第一堤BNL1之间的第二谷VA2。由于显示装置10_2还可以包括在第二堤BNL2与第三堤BNL3之间具有与第一谷VA1的凹雕图案形状相同的凹雕图案形状的第二谷VA2，因此可以能够更有效地防止低折射率层LRL的有机材料的溢出。实施例与图11和图13的实施例的不同之处可以在于：由于第二谷VA2的存在，可以布置更多数量的布线SD1、SD2、SD3和SD4以绕过谷VA1和VA2。在下面的描述中，将省略冗余描述，并且将描述差异。
尽管第二谷VA2和第一谷VA1可以定位在不同的位置处，但是第二谷VA2可以具有与第一谷VA1的形状相同的形状。第二谷VA2可以穿透过孔层VIA和钝化层PV1，以使第一层间绝缘层IL1的顶表面的一部分暴露。第一绝缘层PAS1、第三绝缘层PAS3、第一覆盖层CPL1和第二覆盖层CPL2可以沿着由第二谷VA2形成的台阶部分布置在第二谷VA2的内侧处。第二谷VA2可以设置为在平面图中围绕第二堤BNL2，并且可以设置在第二堤BNL2与第三堤BNL3之间，同时与第二堤BNL2和第三堤BNL3间隔开。
由于显示装置10_2还包括第二谷VA2，因此在非显示区域NDA中布置在第二谷VA2的外侧处、第一谷VA1与第二谷VA2之间以及第一谷VA1的内侧处的布线可以在绕过谷VA1和VA2的同时彼此连接。例如，如图11的实施例中那样，第一布线SD1和第二布线SD2可以在通过由第二导电层形成的第一桥接布线BR1绕过第一谷VA1的同时进行连接。第一布线SD1可以设置在第一谷VA1与第二谷VA2之间，并且第二布线SD2可以设置在第一谷VA1的内侧处并连接到设置在显示区域DPA中的另一布线。
类似地，设置在第二谷VA2的外侧处的第三布线SD3和设置在第一谷VA1的内侧处的第四布线SD4可以通过由第一导电层形成的第二桥接布线BR2彼此连接。第三布线SD3和第四布线SD4中的每个可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的接触孔与第二桥接布线BR2接触。第二桥接布线BR2可以具有在一方向上延伸的形状，并且在厚度方向上与第一谷VA1和第二谷VA2叠置。第三布线SD3和第四布线SD4可以在通过设置在第一层间绝缘层IL1下方的导电层中的桥接布线绕过第一谷VA1和第二谷VA2的同时彼此连接。
图18是示出根据另一实施例的布置在显示装置的像素中的颜色控制结构和滤色器层的示意性剖视图。图19是示出穿过图18的显示装置的显示区域与非显示区域之间的边界的剖面的示意图。
参照图18和图19，在根据实施例的显示装置10_3中，可以省略上光吸收构件UBM并且可以设置颜色图案CP。实施例与图17的实施例的不同之处可以在于：可以用颜色图案CP代替上光吸收构件UBM。
颜色图案CP可以以网格图案形成，该网格图案可以与图17的上光吸收构件UBM的网格图案基本相同。然而，颜色图案CP和第三滤色器层CFL3可以由相同的材料制成，并且可以彼此一体地形成。第三滤色器层CFL3的材料可以在第三子像素SPX3的光阻挡区域BA中在第二覆盖层CPL2上形成为具有实质上更大的宽度。
第一滤色器层CFL1和第二滤色器层CFL2中的至少一个可以在与第一子像素SPX1的第一光透射区域TA1和第二子像素SPX2的第二光透射区域TA2相邻的光阻挡区域BA中部分地设置在颜色图案CP上。第一滤色器层CFL1和第二滤色器层CFL2中的每个可以包括与第三滤色器层CFL3的颜色不同的颜色的染料，使得可以在其中它们可以彼此堆叠的部分处阻挡光的透射。此外，在其中第三滤色器层CFL3包括蓝色着色剂的实施例中，已经透射通过光阻挡区域BA的外部光或反射光可以具有蓝色波段。由用户的眼睛感知的眼睛颜色敏感度根据光的颜色而变化。与绿色波段中的光和红色波段中的光相比，用户可能对于蓝色波段中的光的感知较不敏感。由于可以省略上光吸收构件UBM并且颜色图案CP可以设置在光阻挡区域BA中，因此可以阻挡光的透射并且用户可以相对较不敏感地感知反射光。此外，可以能够吸收来自显示装置10_3的外部的光的一部分并且减少由于外部光引起的反射光。
设置在非显示区域NDA的第二堤BNL2和第三堤BNL3上的上结构US_3可以包括与颜色图案CP的材料相同的材料。上结构US_3可以通过与形成颜色图案CP的工艺相同的工艺形成，并且可以包括与第三滤色器层CFL3的材料相同的材料。防止外涂层OC的溢出的上结构US_3可以由其它材料制成，只要可以保持结构特征即可。由于实施例的显示装置10_3可以包括设置在光阻挡区域BA中的颜色图案CP，因此上结构US_3的材料可以与图18的实施例中的材料不同。
图20是示出根据另一实施例的布置在显示装置的像素中的颜色控制结构和滤色器层的示意性剖视图。
参照图20，在根据实施例的显示装置10_4中，可以用多个颜色图案CP1、CP2和CP3代替颜色图案CP。实施例与图18中所示的实施例的不同之处可以在于：由与第一滤色器层至第三滤色器层CFL1、CFL2和CFL3的材料相同的材料制成的颜色图案CP1、CP2和CP3可以彼此堆叠。
第一颜色图案CP1可以由与第一滤色器层CFL1的材料相同的材料制成，并且设置在光阻挡区域BA中。第一颜色图案CP1可以在光阻挡区域BA中设置在(例如，直接设置在)第二覆盖层CPL2上，并且可以在与第一子像素SPX1的第一光透射区域TA1相邻的光阻挡区域BA中与第一滤色器层CFL1成一体。
第二颜色图案CP2可以由与第二滤色器层CFL2的材料相同的材料制成，并且设置在光阻挡区域BA中。第二颜色图案CP2可以在光阻挡区域BA中设置在(例如，直接设置在)第二颜色图案CP2上，并且可以在与第二子像素SPX2的第二光透射区域TA2相邻的光阻挡区域BA中与第二滤色器层CFL2成一体。类似地，第三颜色图案CP3可以由与第三滤色器层CFL3的材料相同的材料制成，并且设置在光阻挡区域BA中。第三颜色图案CP3可以在光阻挡区域BA中设置在(例如，直接设置在)第二颜色图案CP2上，并且可以在与第三子像素SPX3的第三光透射区域TA3相邻的光阻挡区域BA中与第三滤色器层CFL3成一体。
根据实施例的显示装置10_4可以具有其中颜色图案CP1、CP2和CP3可以彼此堆叠并且执行与图18的上光吸收构件UBM的功能相同的功能的结构。因此，可以能够防止由于材料包括不同着色剂而引起的相邻区域之间的颜色混合。
图21是示出根据另一实施例的穿过显示装置的显示区域与非显示区域之间的边界的剖面的示意图。
参照图21，根据实施例的显示装置10_5还可以包括定位在显示区域DPA的最外部分处的虚设像素DPX以及设置在虚设像素DPX与子像素SPXn之间的边界和显示区域DPA与非显示区域NDA之间的边界处的第五堤BNL5。
虚设像素DPX可以具有与显示区域DPA的子像素SPXn的结构基本相同的结构。然而，由于没有发光元件ED可以设置在虚设像素DPX中的电极RME上，因此虚设像素DPX可以是其中即使在可以施加电信号的情况下也不会发射光的像素。尽管虚设像素DPX可以根据区域划分而设置在显示区域DPA中，但是在虚设像素DPX中不会发射光。因此，虚设像素DPX可以设置在上光吸收构件UBM下方。在显示装置10_5的制造工艺中，可能需要均匀地执行在显示区域DPA中执行的图案化工艺，使得子像素SPXn可以具有相同的结构而不管位置如何。然而，由于显示区域DPA的最外部分可以定位在可以执行图案化工艺的区域与不会执行图案化工艺的区域之间的边界处，因此在显示区域DPA的最外部分中可能比在显示区域DPA的内侧中更多地发生制造误差。由于可能由于图案化工艺的误差而在定位在显示区域DPA的最外部分处的子像素SPXn中发生像素之间的变化，因此可以在显示区域DPA的最外部分处布置其中可以未设置发光元件ED的虚设像素DPX。
类似于布置在内侧处的子像素SPXn，除了发光元件ED之外，突出图案BP、电极RME、绝缘层PAS1、PAS2和PAS3以及连接电极CNE可以布置在虚设像素DPX中。此外，设置在虚设像素DPX中的第二绝缘层PAS2可以具有与布置在内侧处的子像素SPXn的图案形状不同的图案形状。在第二绝缘层PAS2中，一些图案可以在相对于虚设像素DPX的中心的内侧处布置在突出图案BP和子堤SB上。然而，图案可以不保留在相对于虚设像素DPX的中心的外侧处。另一方面，第一绝缘层PAS1和第三绝缘层PAS3可以从显示区域DPA延伸到非显示区域NDA。
此外，颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL可以不布置在虚设像素DPX上。由于没有发光元件ED可以设置在虚设像素DPX中，因此转换光的波长的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL可以不布置在虚设像素DPX上，并且可以用上光吸收构件UBM代替。
另一方面，第一堤BNL1可以设置在虚设像素DPX与子像素SPXn之间的边界处，并且虚设像素DPX和围绕虚设像素DPX的内部区域的第五堤BNL5可以布置在显示区域DPA的最外部分处。第五堤BNL5可以在围绕显示区域DPA的同时设置在与非显示区域NDA的边界处，以防止封装结构的低折射率层LRL溢出在非显示区域NDA中的溢出。第五堤BNL5可以通过与形成设置在子像素SPXn的边界处的第一堤BNL1的工艺相同的工艺形成。然而，与第一堤BNL1不同，第五堤BNL5可以与第二堤BNL2类似地防止有机材料的溢出。在实施例中，可以进一步设置虚设像素DPX和定位在显示区域DPA的外侧处的第五堤BNL5，使得可以能够在图案化工艺中改善子像素SPXn之间的均匀性，并且利用设置在虚设像素DPX中的第五堤BNL5作为用于防止有机材料的溢出的结构，其中，虚设像素DPX设置在第一谷VA1与定位在子像素SPXn的外侧处的第一堤BNL1之间。
在总结详细描述时，本领域技术人员将理解的是，在基本不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和与所述显示区域相邻的非显示区域；
钝化层，设置在所述基底上；
过孔层，设置在所述钝化层上；
子像素，在所述显示区域中均包括设置在所述过孔层上的电极和设置在所述电极上的发光元件；
第一堤，在所述显示区域中设置在所述过孔层上并且围绕所述子像素；
第二堤，在所述非显示区域中设置在所述过孔层上并且与所述第一堤间隔开；
第三堤，在所述非显示区域中设置在所述过孔层上并且与所述第二堤间隔开；以及
第一谷，在所述非显示区域中设置在所述第一堤与所述第二堤之间并且穿透所述过孔层和所述钝化层。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述电极上；
第二绝缘层，设置在所述发光元件上；以及
第三绝缘层，设置在所述第一绝缘层和所述第二绝缘层上，
其中，所述第一绝缘层和所述第三绝缘层设置在所述显示区域和所述非显示区域上，并且
所述第一堤、所述第二堤和所述第三堤中的每个设置在所述第三绝缘层上。
3.根据权利要求2所述的显示装置，所述显示装置还包括：第一层间绝缘层，设置在所述基底与所述钝化层之间，
其中，所述第一绝缘层和所述第三绝缘层中的每个的一部分设置在所述第一谷中，
所述第一绝缘层接触通过所述第一谷暴露的所述第一层间绝缘层，并且
所述第三绝缘层在所述非显示区域中设置在所述第一绝缘层上。
4.根据权利要求2所述的显示装置，其中，所述子像素中的每个子像素还包括：
第一连接电极，设置在所述第三绝缘层上，并且电接触所述电极中的一个电极和所述发光元件；以及
第二连接电极，设置在所述第三绝缘层与所述第二绝缘层之间，并且电接触所述电极中的一个电极和所述发光元件。
5.根据权利要求2所述的显示装置，所述显示装置还包括：
颜色控制结构，在所述显示区域中设置在被所述第一堤围绕的区域中；
第一覆盖层，设置在所述颜色控制结构和所述第一堤中的每个上；
低折射率层，设置在所述第一覆盖层上；以及
第二覆盖层，设置在所述低折射率层上。
6.根据权利要求5所述的显示装置，其中，
所述第一覆盖层覆盖所述第二堤和所述第三堤，
所述低折射率层从所述显示区域延伸到所述第二堤，并且
所述低折射率层的至少一部分设置在所述第一谷中。
7.根据权利要求6所述的显示装置，其中，所述第一覆盖层设置在所述第三绝缘层上，并且设置在所述第二堤和所述第三堤上。
8.根据权利要求6所述的显示装置，其中，所述第二覆盖层设置在所述第二堤和所述第三堤上，并且接触所述第一覆盖层。
9.根据权利要求5所述的显示装置，所述显示装置还包括：
上光吸收构件，设置在所述第二覆盖层上，并且与所述第一堤叠置；
滤色器层，均在通过所述上光吸收构件暴露的区域中设置在所述第二覆盖层上；以及
外涂层，设置在所述滤色器层中的每个滤色器和所述上光吸收构件上。
10.根据权利要求9所述的显示装置，所述显示装置还包括：上结构，设置在所述第二堤和所述第三堤上，
其中，所述外涂层设置在所述显示区域和所述非显示区域中，并且延伸到设置在所述第二堤上的所述上结构。
11.根据权利要求5所述的显示装置，所述显示装置还包括：第二谷，在所述非显示区域中设置在所述第二堤与所述第三堤之间，并且穿透所述过孔层和所述钝化层。
12.根据权利要求11所述的显示装置，其中，
所述第一绝缘层和所述第三绝缘层中的每个的一部分设置在所述第二谷中，并且
所述第一覆盖层和所述第二覆盖层中的每个的一部分设置在所述第二谷中并彼此接触。
13.根据权利要求2所述的显示装置，所述显示装置还包括：第四堤，在所述第一堤与所述第一谷之间设置在所述第三绝缘层上。
14.根据权利要求1所述的显示装置，所述显示装置还包括：
虚设像素，设置在所述显示区域的最外部分处并且围绕所述子像素，所述电极设置在所述虚设像素上；以及
第五堤，在所述显示区域与所述非显示区域之间的边界处围绕所述虚设像素。
15.根据权利要求1所述的显示装置，所述显示装置还包括：
第一层间绝缘层，设置在所述基底与所述钝化层之间；
第一布线，在所述第一谷的外侧处设置在所述第一层间绝缘层与所述钝化层之间；
第二布线，在所述第一谷的内侧处设置在所述第一层间绝缘层与所述钝化层之间；以及
第一桥接布线，设置在所述第一层间绝缘层与所述基底之间，并且在厚度方向上与所述第一谷叠置，
其中，所述第一布线和所述第二布线中的每个通过穿透所述第一层间绝缘层的接触孔来接触所述第一布线和所述第二布线。
16.一种显示装置，所述显示装置包括：
显示区域和与所述显示区域相邻的非显示区域；
子像素，设置在所述显示区域中，并且设置在第一方向上和与所述第一方向相交的第二方向上，所述子像素中的每个子像素包括：第一电极；第二电极，与所述第一电极间隔开；以及发光元件，设置在所述第一电极和所述第二电极上；
第一绝缘层，设置在所述显示区域和所述非显示区域中，并且覆盖所述第一电极和所述第二电极；
第一堤，在所述显示区域中围绕所述子像素；
第一谷，在所述非显示区域中围绕所述第一堤并且与所述第一堤间隔开；
第二堤，在所述非显示区域中围绕所述第一谷并且与所述第一谷间隔开；以及
第三堤，在所述非显示区域中围绕所述第二堤并且与所述第二堤间隔开，
其中，所述第一堤、所述第二堤和所述第三堤具有浮雕图案形状，并且设置在所述第一绝缘层上，
所述第一谷具有凹雕图案形状，并且所述第一绝缘层的一部分设置在所述第一谷中。
17.根据权利要求16所述的显示装置，所述显示装置还包括：第四堤，在所述第一堤与所述第一谷之间具有浮雕图案形状并且设置在所述第一绝缘层上。
18.根据权利要求17所述的显示装置，其中，所述第四堤在一个方向上延伸，并且在所述第一方向和所述第二方向上彼此间隔开。
19.根据权利要求18所述的显示装置，其中，所述第四堤具有在所述一个方向上延伸的长度，所述长度比在所述一个方向上的所述第四堤之间的间隙大。
20.根据权利要求16所述的显示装置，所述显示装置还包括：第二谷，具有凹雕图案形状，并且在所述非显示区域中设置在所述第二堤与所述第三堤之间，
其中，所述第一绝缘层的一部分设置在所述第二谷中。
CN202280007470.3A 2021-01-14 2022-01-13 显示装置 Pending CN116569337A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0005326 2021-01-14
KR1020210005326A KR20220103233A (ko) 2021-01-14 2021-01-14 표시 장치
PCT/KR2022/000643 WO2022154517A1 (ko) 2021-01-14 2022-01-13 표시 장치

Publications (1)

Publication Number Publication Date
CN116569337A true CN116569337A (zh) 2023-08-08

Family

ID=82322095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280007470.3A Pending CN116569337A (zh) 2021-01-14 2022-01-13 显示装置

Country Status (4)

Country Link
US (1) US20220223664A1 (zh)
KR (1) KR20220103233A (zh)
CN (1) CN116569337A (zh)
WO (1) WO2022154517A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027935A (ko) * 2022-08-23 2024-03-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20240031524A (ko) * 2022-08-30 2024-03-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391361B1 (ko) * 2015-01-14 2022-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109845406A (zh) * 2016-10-03 2019-06-04 夏普株式会社 有机el显示装置和有机el显示装置的制造方法
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102577233B1 (ko) * 2017-12-28 2023-09-08 엘지디스플레이 주식회사 전계발광 표시 장치
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
US10692950B2 (en) * 2018-08-31 2020-06-23 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel having a first barrier closed ring and a second barrier closed ring
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2022154517A1 (ko) 2022-07-21
US20220223664A1 (en) 2022-07-14
KR20220103233A (ko) 2022-07-22

Similar Documents

Publication Publication Date Title
CN116569337A (zh) 显示装置
CN116134622A (zh) 显示装置
EP4195282A1 (en) Display device
CN116097433A (zh) 显示设备
US12107114B2 (en) Display device
US20220216264A1 (en) Display device
CN117999652A (zh) 显示装置
CN116802807A (zh) 显示设备
US20230275196A1 (en) Display device
EP4181221A1 (en) Display device
CN219553636U (zh) 显示装置
EP4451354A1 (en) Display device
CN220402270U (zh) 显示设备
CN219961262U (zh) 显示装置
US20220302178A1 (en) Display device and method of manufacturing the same
CN118383099A (zh) 显示装置
CN117223104A (zh) 显示装置
CN118541816A (zh) 显示面板及其制造方法
KR20240005273A (ko) 표시 장치
CN116344704A (zh) 显示装置
CN117529814A (zh) 显示设备
KR20230136788A (ko) 표시 장치
KR20220112316A (ko) 표시 장치
CN116454190A (zh) 显示设备
CN117637797A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination