KR20220103233A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220103233A
KR20220103233A KR1020210005326A KR20210005326A KR20220103233A KR 20220103233 A KR20220103233 A KR 20220103233A KR 1020210005326 A KR1020210005326 A KR 1020210005326A KR 20210005326 A KR20210005326 A KR 20210005326A KR 20220103233 A KR20220103233 A KR 20220103233A
Authority
KR
South Korea
Prior art keywords
disposed
bank
layer
display area
insulating layer
Prior art date
Application number
KR1020210005326A
Other languages
English (en)
Inventor
김진택
강기녕
손옥수
이희근
최수민
홍광택
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210005326A priority Critical patent/KR20220103233A/ko
Priority to US17/463,975 priority patent/US20220223664A1/en
Priority to PCT/KR2022/000643 priority patent/WO2022154517A1/ko
Priority to CN202280007470.3A priority patent/CN116569337A/zh
Publication of KR20220103233A publication Critical patent/KR20220103233A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판 상에 배치된 제1 보호층, 상기 제1 보호층 상에 배치된 비아층, 상기 표시 영역에서 상기 비아층 상에 배치된 복수의 전극들, 및 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하는 복수의 서브 화소들, 상기 비아층 상에 배치되고, 상기 표시 영역에서 상기 서브 화소들을 둘러싸는 제1 뱅크, 상기 비아층 상에 배치되고, 상기 비표시 영역에서 상기 제1 뱅크와 이격된 제2 뱅크, 상기 비아층 상에 배치되고 상기 비표시 영역에서 상기 제2 뱅크와 이격된 제3 뱅크 및 상기 비표시 영역에서 상기 제1 뱅크와 상기 제2 뱅크 사이에 배치되고, 상기 비아층 및 상기 제1 보호층을 관통하는 제1 골짜기부를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드, 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자들 상에 배치되는 유기층의 유기 물질이 원하지 않는 영역으로 넘쳐 흐르는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판 상에 배치된 제1 보호층, 상기 제1 보호층 상에 배치된 비아층, 상기 표시 영역에서 상기 비아층 상에 배치된 복수의 전극들, 및 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하는 복수의 서브 화소들, 상기 비아층 상에 배치되고, 상기 표시 영역에서 상기 서브 화소들을 둘러싸는 제1 뱅크, 상기 비아층 상에 배치되고, 상기 비표시 영역에서 상기 제1 뱅크와 이격된 제2 뱅크, 상기 비아층 상에 배치되고 상기 비표시 영역에서 상기 제2 뱅크와 이격된 제3 뱅크 및 상기 비표시 영역에서 상기 제1 뱅크와 상기 제2 뱅크 사이에 배치되고, 상기 비아층 및 상기 제1 보호층을 관통하는 제1 골짜기부를 포함한다.
상기 전극들 상에 배치된 제1 절연층, 상기 발광 소자들 상에 배치된 제2 절연층, 및 상기 제1 절연층과 상기 제2 절연층 상에 배치된 제3 절연층을 더 포함하고, 상기 제1 절연층 및 상기 제3 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치되며, 상기 제1 뱅크, 상기 제2 뱅크, 및 상기 제3 뱅크는 각각 상기 제3 절연층 상에 직접 배치될 수 있다.
상기 제1 기판과 상기 제1 보호층 사이에 배치된 제1 층간 절연층을 더 포함하고, 상기 제1 절연층 및 상기 제3 절연층은 각각 일부분이 상기 제1 골짜기부 내에 배치되고, 상기 제1 절연층은 상기 제1 골짜기부에 의해 노출된 상기 제1 층간 절연층과 직접 접촉하며, 상기 제3 절연층은 상기 비표시 영역에서 상기 제1 절연층 상에 직접 배치될 수 있다.
상기 서브 화소는 상기 전극 중 어느 하나 및 상기 발광 소자와 접촉하며 상기 제3 절연층 상에 배치된 제1 연결 전극, 및 상기 전극 중 어느 하나 및 상기 발광 소자와 접촉하며 상기 제3 절연층과 상기 제2 절연층 사이에 배치된 제2 연결 전극을 더 포함할 수 있다.
상기 표시 영역에서 상기 제1 뱅크가 둘러싸는 영역 내에 배치된 복수의 컬러 제어 구조물들, 상기 컬러 제어 구조물 및 상기 제1 뱅크 상에 배치된 제1 캡핑층, 상기 제1 캡핑층 상에 배치된 저굴절층, 및 상기 저굴절층 상에 배치된 제2 캡핑층을 더 포함할 수 있다.
상기 제1 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크를 덮도록 배치되고, 상기 저굴절층은 상기 표시 영역으로부터 상기 제2 뱅크까지 배치되며 적어도 일부분이 상기 제1 골짜기부 내에 배치될 수 있다.
상기 제1 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크 상에서 상기 제3 절연층 상에 직접 배치될 수 있다.
상기 제2 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크 상에서 상기 제1 캡핑층과 직접 접촉하며 배치될 수 있다.
상기 제2 캡핑층 상에 배치되며 상기 제1 뱅크와 중첩하는 상부 흡광 부재, 상기 제2 캡핑층 상에서 상부 흡광 부재가 개구하는 영역에 각각 배치된 복수의 컬러 필터층 및 상기 상부 흡광 부재와 상기 컬러 필터층 상에 배치된 오버코트층을 더 포함할 수 있다.
상기 제2 뱅크 및 상기 제3 뱅크 상에 배치된 상부 구조물을 더 포함하고, 상기 오버코트층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치되되 상기 제2 뱅크 상에 배치된 상기 상부 구조물까지 배치될 수 있다.
상기 비표시 영역에서 상기 제2 뱅크와 상기 제3 뱅크 사이에 배치되고, 상기 비아층 및 상기 제1 보호층을 관통하는 제2 골짜기부를 더 포함할 수 있다.
상기 제1 절연층 및 상기 제3 절연층은 각각 일부분이 상기 제2 골짜기부 내에 배치되고, 상기 제1 캡핑층 및 상기 제2 캡핑층은 각각 일부분이 상기 제2 골짜기부 내에 배치되며 서로 직접 접촉할 수 있다.
상기 제1 뱅크와 상기 제1 골짜기부 사이에서 상기 제3 절연층 상에 직접 배치된 복수의 제4 뱅크들을 더 포함할 수 있다.
상기 표시 영역에서 최외곽에 배치된 복수의 상기 서브 화소들을 둘러싸며, 상기 전극들이 배치된 복수의 더미 화소들, 및 상기 표시 영역과 상기 비표시 영역의 경계에서 상기 더미 화소들을 둘러싸도록 배치된 제5 뱅크를 더 포함할 수 있다.
상기 제1 기판과 상기 제1 보호층 사이에 배치된 제1 층간 절연층, 상기 제1 골짜기부의 외측에서 상기 제1 층간 절연층과 상기 제1 보호층 사이에 배치된 제1 배선, 상기 제1 골짜기부의 내측에서 상기 제1 층간 절연층과 상기 제1 보호층 사이에 배치된 제2 배선, 및 상기 제1 층간 절연층과 상기 제1 기판 사이에 배치되고 상기 제1 골짜기부와 두께 방향으로 중첩하는 제1 브릿지 배선을 더 포함하고, 상기 제1 배선 및 상기 제2 배선은 각각 상기 제1 층간 절연층을 관통하는 컨택홀을 통해 상기 제1 배선 및 상기 제2 배선과 접촉할 숭 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역, 상기 표시 영역에 배치되고, 제1 방향, 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 서브 화소들로서, 제1 전극, 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하는 서브 화소들, 상기 표시 영역 및 상기 비표시 영역에 배치되고, 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층, 상기 표시 영역에서 상기 서브 화소들을 둘러싸도록 배치된 제1 뱅크, 상기 비표시 영역에서 상기 제1 뱅크와 이격되어 상기 제1 뱅크를 둘러싸도록 배치된 제1 골짜기부, 상기 비표시 영역에서 상기 제1 골짜기부와 이격되어 상기 제1 골짜기부를 둘러싸도록 배치된 제2 뱅크 및 상기 비표시 영역에서 상기 제2 뱅크와 이격되어 상기 제2 뱅크를 둘러싸도록 배치된 제3 뱅크를 포함하고, 상기 제1 뱅크, 상기 제2 뱅크 및 상기 제3 뱅크는 양각 패턴 형상을 갖고 상기 제1 절연층 상에 배치되며, 상기 제1 골짜기부는 음각 패턴 형상을 갖고 상기 제1 절연층의 일부분이 내부에 배치된다.
상기 제1 뱅크와 상기 제1 골짜기부 사이에서 양각 패턴 형상을 갖고 상기 제1 절연층 상에 직접 배치된 복수의 제4 뱅크들을 더 포함할 수 있다.
상기 제4 뱅크들은 일 방향으로 연장된 형상을 갖고 서로 상기 제1 방향 및 상기 제2 방향으로 이격되어 배치될 수 있다.
상기 제4 뱅크들은 상기 일 방향으로 연장된 길이가 다른 상기 제4 뱅크와 상기 일 방향으로 이격된 간격보다 클 수 있다.
상기 비표시 영역에서 음각 패턴 형성을 갖고 상기 제2 뱅크와 상기 제3 뱅크 사이에 배치된 제2 골짜기부를 더 포함하고, 상기 제1 절연층은 일부분이 상기 제2 골짜기부 내에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 비표시 영역에서 내측을 둘러싸며 양각 또는 음각 패턴 형상을 갖는 구조물들을 포함할 수 있다. 표시 장치는 상기 구조물들이 표시 영역을 둘러싸도록 배치됨으로써, 표시 영역에 배치될 수 있는 유기층의 유기 물질이 비표시 영역의 최외곽부로 넘쳐 흐르는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 필터층들을 나타내는 평면도이다.
도 4는 일 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들을 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 일 화소에 배치된 전극들과 발광 소자들을 나타내는 평면도이다.
도 6은 도 5의 Q1-Q1'선을 따라 자른 단면도이다.
도 7은 도 5의 Q2-Q2'선을 따라 자른 단면도이다.
도 8은 도 3, 도 4 및 도 5의 Q3-Q3'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 도 2의 A1-A1'선을 따라 자른 단면도이다.
도 11은 다른 실시예에 따른 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다.
도 12는 다른 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다.
도 13은 도 12의 A2-A2'선을 따라 자른 단면도이다.
도 14는 도 12의 표시 장치에서 뱅크 패턴 영역에 배치된 제4 뱅크들의 평면 배치를 개략적으로 나타내는 도면이다.
도 15는 다른 실시예에 따른 표시 장치에서 뱅크 패턴 영역에 배치된 제4 뱅크들의 평면 배치를 개략적으로 나타내는 도면이다.
도 16은 다른 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다.
도 17은 도 16의 A3-A3'선을 따라 자른 단면도이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들 및 컬러 필터층을 나타내는 단면도이다.
도 19는 도 18의 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다.
도 20은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들 및 컬러 필터층을 나타내는 단면도이다.
도 21은 다른 실시예에 따른 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다.
도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 표시 영역(DPA)에 배치되는 복수의 화소(PX)들과, 표시 영역(DPA)의 외곽부에 배치된 제1 뱅크(BNL1), 비표시 영역(NDA)에 배치되어 표시 영역(DPA)을 둘러싸도록 배치된 제1 골짜기부(VA1)와 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)를 포함할 수 있다.
표시 영역(DPA)에는 제1 방향(DR1) 및 제2 방향(DR2)으로 배열된 복수의 화소(PX)들이 배치되고, 하나의 화소(PX)는 일 방향으로 배열된 복수의 서브 화소(SPXn)들을 포함할 수 있다. 복수의 서브 화소(SPXn)들은 표시 영역(DPA)에서 제1 방향(DR1) 및 제2 방향(DR2)으로 배열되고, 이들 중 몇몇은 하나의 화소(PX)를 구성할 수 있다.
제1 뱅크(BNL1)는 표시 영역(DPA)에서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장될 수 있다. 예를 들어, 제1 뱅크(BNL1)는 표시 영역(DPA)의 외곽부에서 복수의 화소(PX)들이 배치된 부분을 둘러싸도록 배치될 수 있다. 또한, 도 2에 도시되지 않으나, 제1 뱅크(BNL1)는 표시 영역(DPA)을 가로지르며 제1 방향(DR1) 또는 제2 방향(DR2)으로 연장되어 배치될 수 있고, 각 서브 화소(SPXn)들의 경계에도 배치될 수 있다. 제1 뱅크(BNL1)는 표시 영역(DPA)과 비표시 영역(NDA)을 구분하면서, 서로 다른 서브 화소(SPXn)들도 구분할 수 있다.
비표시 영역(NDA)에는 제1 뱅크(BNL1)와 이격되어 표시 영역(DPA)을 둘러싸는 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)가 배치될 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 일정 간격 이격되어 배치되고, 제3 뱅크(BNL3)는 제2 뱅크(BNL2)와 일정 간격 이격될 수 있다. 즉, 제2 뱅크(BNL2)가 둘러싸는 영역의 내측에서는 표시 영역(DPA)이 배치되고, 제3 뱅크(BNL3)의 내측에는 제2 뱅크(BNL2)가 배치될 수 있다.
후술할 바와 같이, 표시 장치(10)는 하나의 제1 기판(SUB) 상에 복수의 층들이 순차적으로 적층된 구조를 가질 수 있다. 표시 장치(10)의 몇몇 층들은 유기 물질로 이루어지고, 상기 유기 물질이 제1 기판(SUB) 상에 직접 분사되는 공정을 통해 형성될 수 있다. 유기 물질은 유동성을 갖고 흐를 수 있기 때문에, 표시 영역(DPA) 상에 분사된 유기 물질은 비표시 영역(NDA)으로 흘러 넘칠 수 있다. 제2 뱅크(BNL2)와 제1 뱅크(BNL1)는 상기 유기 물질이 비표시 영역(NDA)을 넘어 그 외부로 넘치는 것을 방지할 수 있다.
또한, 일 실시예에 따른 표시 장치(10)는 비표시 영역(NDA)에서 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이에 배치된 제1 골짜기부(VA1)를 포함할 수 있다. 제2 뱅크(BNL2)와 제1 뱅크(BNL1)가 상부 방향으로 돌출된 형상을 갖는 반면, 제1 골짜기부(VA1)는 하부의 층이 일부 함몰되어 형성될 수 있다. 제1 골짜기부(VA1)는 제2 뱅크(BNL2) 및 제1 뱅크(BNL1)와 함께 음각 및 양각 패턴을 형성하여 표시 영역(DPA) 상에 분사되는 유기 물질이 비표시 영역(NDA)으로 넘쳐 흐르는 것을 방지할 수 있다.
이하에서는 다른 도면을 더 참조하여 일 실시예에 따른 표시 장치(10)의 화소(PX) 구조, 및 뱅크 구조물들과 골짜기부 구조에 대하여 상세히 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 필터층들을 나타내는 평면도이다. 도 4는 일 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들을 나타내는 평면도이다. 도 5는 일 실시예에 따른 표시 장치의 일 화소에 배치된 전극들과 발광 소자들을 나타내는 평면도이다. 도 6은 도 5의 Q1-Q1'선을 따라 자른 단면도이다. 도 7은 도 5의 Q2-Q2'선을 따라 자른 단면도이다. 도 8은 도 3, 도 4 및 도 5의 Q3-Q3'선을 따라 자른 단면도이다. 도 6에서는 표시 영역(DPA)의 일 서브 화소(SPXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 7에서는 일 서브 화소(SPXn)에 배치된 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다. 도 8에서는 일 화소(PX)를 가로지르는 단면으로 복수의 컬러 제어 구조물(TPL, WCL1, WCL2)들과 컬러 필터층(CFL)의 단면을 도시하고 있다.
도 3 내지 도 8을 참조하면, 표시 장치(10)는 제1 기판(SUB) 상에 배치된 복수의 발광 소자(ED)들과, 발광 소자(ED)들 상에 배치된 컬러 제어 구조물(TPL, WCL1, WCL2) 및 컬러 필터층(CFL)을 포함한다. 표시 장치(10)는 각 서브 화소(SPXn)에 배치되어 광을 방출하는 발광 소자(ED)와, 발광 소자(ED)에서 방출된 광을 다른 색의 광으로 출사시키는 컬러 제어 구조물(TPL, WCL1, WCL2) 및 컬러 필터층(CFL)을 포함할 수 있다.
표시 장치(10)의 복수의 화소(PX)들을 각각은 복수의 서브 화소(SPXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 표시 장치(10)의 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 서로 동일한 색의 광을 발광하는 반면, 각 서브 화소(SPXn)에서는 컬러 제어 구조물(TPL, WCL1, WCL2)과 컬러 필터층(CFL)을 통해 서로 다른 색의 광을 표시할 수 있다. 일 예로, 표시 장치(10)는 제1 서브 화소(SPX1)는 제1 색의 광을 표시하고, 제2 서브 화소(SPX2)는 제2 색의 광을 표시하며, 제3 서브 화소(SPX3)는 제3 색의 광을 표시하는 반면, 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 제3 색의 광을 방출할 수 있다. 일 예로, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)에 배치된 컬러 제어 구조물은 제3 색의 광을 제1 색 또는 제2 색으로 변환시킬 수 있다. 다만, 이에 제한되지 않고, 서로 다른 서브 화소(SPXn)들은 서로 다른 색의 광을 방출하는 발광 소자(ED)들을 포함할 수도 있다.
각 서브 화소(SPXn)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
발광 영역(EMA)은 제1 서브 화소(SPX1)에 배치된 제1 발광 영역(EMA1), 제2 서브 화소(SPX2)에 배치된 제2 발광 영역(EMA2) 및 제3 서브 화소(SPX3)에 배치된 제3 발광 영역(EMA3)을 포함한다. 각 서브 화소(SPXn)에 배치된 발광 소자(ED)가 동일한 색의 광을 방출하는 실시예에서, 제1 발광 영역(EMA1), 제2 발광 영역(EMA2) 및 제3 발광 영역(EMA3)은 각각 동일한 색의 광, 예컨대 제3 색의 광이 방출될 수 있다.
도면에서는 각 서브 화소(SPXn)의 발광 영역(EMA)들이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 서브 화소(SPXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(SPXn)들의 발광 영역(EMA)들 사이에 배치될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 다만, 이에 제한되지 않고, 복수의 화소(PX)들에서 발광 영역(EMA)들과 서브 영역(SA)들은 도 3과 다른 배열을 가질 수도 있다.
표시 장치(10)는 서브 화소(SPXn)들 사이, 및 발광 영역(EMA)들과 서브 영역(SA)들 사이에 배치된 제1 뱅크(BNL1)와 서브 뱅크(SB)를 포함할 수 있다. 제1 뱅크(BNL1)와 서브 뱅크(SB)는 각각 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제1 뱅크(BNL1)는 서브 뱅크(SB) 상에 배치되며, 이들은 서로 두께 방향으로 중첩할 수 있다. 서브 뱅크(SB)와 제1 뱅크(BNL1)는 각각 서로 다른 서브 화소(SPXn)들과 발광 영역(EMA) 및 서브 영역(SA)을 구분하도록 배치되되, 이들이 구분하고자 하는 대상은 서로 다를 수 있다. 예를 들어, 서브 뱅크(SB)는 발광 영역(EMA)을 둘러싸도록 배치되며, 서브 뱅크(SB)가 둘러싸는 영역에는 복수의 발광 소자(ED)들이 배치된다. 서브 뱅크(SB)는 서로 다른 서브 화소(SPXn)에 배치되는 발광 소자(ED)들을 구분할 수 있다. 제1 뱅크(BNL1)가 둘러싸는 영역에는 컬러 제어 구조물(TPL, WCL1, WCL2)들이 배치될 수 있고, 제1 뱅크(BNL1)는 서로 다른 서브 화소(SPXn)에 배치되는 컬러 제어 구조물(TPL, WCL1, WCL2)들을 구분할 수 있다.
표시 장치(10)의 각 층들에 대하여 보다 상세히 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 액티브층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층(CCL)과 표시 소자층을 구성할 수 있다. 표시 소자층은 복수의 전극(RME)들과 발광 소자(ED)들을 포함하여 회로층(CCL)과 연결된 층이다. 표시 장치(10)는 표시 소자층 상에 배치된 컬러 제어 구조물(TPL, WCL1, WCL2)들과 컬러 필터층(CFL)을 포함할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터(T1)의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
액티브층은 버퍼층(BL) 상에 배치된다. 액티브층은 제1 트랜지스터(T1)의 제1 액티브층(ACT1)을 포함할 수 있다. 제1 트랜지스터(T1)의 제1 액티브층(ACT1)은 후술하는 제2 도전층의 제1 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
액티브층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 액티브층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(SPXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 액티브층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 게이트 전극(G1)을 포함할 수 있다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 복수의 전압 배선(VL1, VL2)들, 및 복수의 전극 패턴(CDP1, CDP2)들을 포함할 수 있다.
제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 각각 표시 영역(DPA)에 배치되어 각 서브 화소(SPXn)의 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
몇몇 실시예에서, 제1 전압 배선(VL1)은 각각 제1 전원 전압이 인가될 수 있고, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)과 연결될 수도 있다. 이 경우, 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
도면으로 도시하지 않았으나, 복수의 전압 배선(VL1, VL2)들은 표시 영역(DPA) 및 비표시 영역(NDA)에서 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 또한, 복수의 전압 배선(VL1, VL2)들 각각은 표시 영역(DPA) 및 비표시 영역(NDA)에서 제2 방향(DR2)으로 연장된 부분을 더 포함하여, 동일한 전압 배선들 각각은 제2 방향(DR2)으로 연장된 부분을 포함하여 서로 연결될 수 있다. 각 전압 배선(VL1, VL2)들은 표시 장치(10) 전면에서 메쉬(Mesh)형 구조로 배치될 수 있다.
제1 전극 패턴(CDP1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 또한, 제1 전극 패턴(CDP1)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 전극 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다.
제2 전극 패턴(CDP2)은 제1 전극 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 도면에서는 제1 전극 패턴(CDP1)과 제2 전극 패턴(CDP2)이 서로 이격되어 배치된 것이 예시되어 있으나, 제1 전극 패턴(CDP1)과 제2 전극 패턴(CDP2)은 직접, 또는 다른 층의 패턴을 통해 서로 연결될 수 있다. 몇몇 실시예에서, 제2 전극 패턴(CDP2)은 제1 전극 패턴(CDP1)과 일체화되어 하나의 패턴을 형성할 수도 있다. 제2 전극 패턴(CDP2)은 제1 전극(RME1)과도 연결되며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다.
한편, 도면에서는 제1 전극 패턴(CDP1)과 제2 전극 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 전극 패턴(CDP2)은 제1 전극 패턴(CDP1)과 다른 도전층, 예컨대 제3 도전층과 몇몇 절연층을 사이에 두고 제3 도전층 상에 배치된 제4 도전층으로 형성될 수도 있다. 이 경우, 복수의 전압 배선(VL1, VL2)들도 제3 도전층이 아닌 제4 도전층으로 형성될 수 있고, 제1 전압 배선(VL1)은 다른 도전 패턴을 통해 제1 트랜지스터(T1)의 제1 드레인 전극(D1)과 전기적으로 연결될 수 있다. 또한, 도면에 도시되지 않았으나, 제2 도전층 및 제3 도전층은 각각 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다. 상기 스토리지 커패시터의 정전 용량 전극들은 각각 서로 다른 층에 배치되어, 이들 사이의 제1 층간 절연층(IL1)에서 커패시터를 형성할 수 있다. 몇몇 실시예에서, 상기 스토리지 커패시터의 정전 용량 전극들은 각각 제1 트랜지스터(T1)의 제1 게이트 전극(G1) 및 소스 전극(S1)과 일체화되어 형성될 수 있다. 다만, 이에 제한되지 않는다.
제1 보호층(PV1)은 제3 도전층 상에 배치된다. 제1 보호층(PV1)은 제3 도전층의 각 배선들 또는 도전 패턴들을 보호하는 역할을 할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 제1 보호층(PV1) 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 복수의 전극(RME; RME1, RME2)들과 복수의 돌출 패턴(BP)들 및 서브 뱅크(SB), 복수의 발광 소자(ED)들, 및 복수의 연결 전극(CNE; CNE1, CNE2)들이 배치된다. 또한, 비아층(VIA) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 돌출 패턴(BP)들은 표시 영역(DPA)에서 비아층(VIA) 상에 직접 배치될 수 있다. 돌출 패턴(BP)들은 제1 방향(DR1)으로 연장된 형상을 갖고 서로 제2 방향(DR2)으로 이격될 수 있다. 예를 들어, 돌출 패턴(BP)은 각 서브 화소(SPXn)의 발광 영역(EMA)에서 제1 방향(DR1)으로 연장되고, 발광 영역(EMA)을 중심부를 기준으로 제2 방향(DR2) 양 측에 각각 배치될 수 있다. 돌출 패턴(BP)들은 서로 제2 방향(DR2)으로 이격되고, 이들 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
돌출 패턴(BP)들은 제1 방향(DR1)으로 연장된 길이가 제1 뱅크(BNL1)에 의해 둘러싸인 발광 영역(EMA)의 제1 방향(DR1) 길이보다 작을 수 있다. 돌출 패턴(BP)들은 표시 영역(DPA) 전면에서 서브 화소(SPXn)의 발광 영역(EMA) 내에 배치되어 좁은 폭을 갖고 일 방향으로 연장된 섬형의 패턴을 형성할 수 있다.
돌출 패턴(BP)은 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 돌출 패턴(BP)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 돌출 패턴(BP) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 다만, 이에 제한되지 않고 돌출 패턴(BP)은 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 돌출 패턴(BP)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME)들은 표시 영역(DPA)에 배치된다. 제1 전극(RME1)과 제2 전극(RME2)은 일 방향으로 연장된 형상으로 각 서브 화소(SPXn)마다 배치된다. 제1 전극(RME1)과 제2 전극(RME2)은 제1 방향(DR1)으로 연장되어 적어도 서브 화소(SPXn)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있으며, 이들은 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 발광 영역(EMA)에서 제1 방향(DR1)으로 이격되어 배치되고, 제1 뱅크(BNL1)를 넘어 해당 서브 화소(SPXn) 및 제1 방향(DR1)으로 이웃한 다른 서브 화소(SPXn)의 서브 영역(SA)에 부분적으로 배치될 수 있다. 서로 다른 서브 화소(SPXn)의 제1 전극(RME1)과 제2 전극(RME2)은 어느 한 서브 화소(SPXn)의 서브 영역(SA) 내에 위치한 분리부(ROP)를 기준으로 서로 이격될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 서로 다른 돌출 패턴(BP) 상에 배치될 수 있다. 제1 전극(RME1)은 발광 영역(EMA)의 중심을 기준으로 좌측에 배치되고, 일부분이 좌측에 배치된 돌출 패턴(BP) 상에 배치될 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심을 기준으로 우측에 배치된다. 제2 전극(RME2)은 일부분이 우측에 배치된 돌출 패턴(BP) 상에 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 적어도 돌출 패턴(BP)의 경사진 측면 상에 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 돌출 패턴(BP)의 일 측면을 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 제1 전극(RME1)과 제2 전극(RME2)이 제2 방향(DR2)으로 이격된 간격은 돌출 패턴(BP)들 사이의 간격보다 좁을 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 서브 뱅크(SB)와 중첩된 부분에 형성된 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 제3 도전층과 연결될 수 있다. 제1 전극(RME1)은 그 하부의 비아층(VIA)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제2 전극 패턴(CDP2)과 접촉할 수 있다. 제2 전극(RME2)은 그 하부의 비아층(VIA)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제2 전극 패턴(CDP2) 및 제1 전극 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 후술하는 연결 전극(CNE; CNE1, CNE2)을 통해 발광 소자(ED)와 연결될 수 있고, 하부의 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
복수의 전극(RME)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(RME)은 발광 소자(ED)에서 방출되어 돌출 패턴(BP)의 측면으로 진행하는 광을 각 서브 화소(SPXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 비아층(VIA) 및 복수의 전극(RME)들 상에 배치된다. 제1 절연층(PAS1)은 복수의 전극(RME)들을 전면적으로 덮도록 배치되며, 이들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 후술할 바와 같이, 제1 절연층(PAS1)은 비표시 영역(NDA)에도 배치될 수 있다. 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 전극(RME)과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 각 전극(RME)들의 상면 일부를 노출하는 복수의 컨택부(CT1, CT2)들을 포함할 수 있다. 복수의 컨택부(CT1, CT2)들은 제1 절연층(PAS1)을 관통하며, 후술하는 연결 전극(CNE)들은 컨택부(CT1, CT2)들을 통해 노출된 전극(RME)과 접촉할 수 있다.
서브 뱅크(SB)는 제1 절연층(PAS1) 상에 배치될 수 있다. 서브 뱅크(SB)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA)을 둘러싸며 표시 영역(DPA)에서 격자형 패턴으로 배치될 수 있다. 서브 뱅크(SB)는 각 서브 화소(SPXn)들의 경계에 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 서브 뱅크(SB)는 표시 영역(DPA)에서 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸도록 배치되며, 서브 뱅크(SB))가 구획하며 개구하는 영역이 각각 발광 영역(EMA)과 서브 영역(SA)일 수 있다.
서브 뱅크(SB)는 일정 높이를 가질 수 있고, 몇몇 실시예에서, 서브 뱅크(SB)는 상면의 높이가 돌출 패턴(BP)보다 높을 수 있고, 그 두께는 돌출 패턴(BP)과 같거나 더 클 수 있다. 서브 뱅크(SB)는 돌출 패턴(BP)과 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 서브 뱅크(SB)와 돌출 패턴(BP)은 각각 비아층(VIA)과 일체화될 수 있다. 이 경우, 비아층(VIA)은 서브 화소(SPXn)의 발광 영역(EMA) 중심부에 인접하여 상면 일부가 함몰된 부분을 포함하고, 상기 함몰된 부분은 돌출 패턴(BP)이 서로 이격된 부분에 대응될 수 있다. 또한, 서브 뱅크(SB) 및 돌출 패턴(BP)이 비아층(VIA)과 일체화된 실시예에서, 비아층(VIA)의 상기 함몰된 부분 이외의 영역에서는 상면이 평탄하게 형성될 수 있고, 도 6에 도시된 바와 달리 돌출 패턴(BP)과 서브 뱅크(SB) 사이 영역에 생기는 단차를 사라질 수 있다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 표시 영역(DPA)에서 각 서브 화소(SPXn)의 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다.
복수의 발광 소자(ED)들은 돌출 패턴(BP)들 사이에서 제2 방향(DR2)으로 이격된 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2)이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 연장된 길이가 제2 방향(DR2)으로 이격된 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길 수 있다. 발광 소자(ED)들은 양 단부가 제1 전극(RME1)과 제2 전극(RME2) 상에 놓이도록 배치되고, 제1 전극(RME1)과 제2 전극(RME2)이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 제1 전극(RME1)과 제2 전극(RME2)이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 평행한 방향으로 배치된 복수의 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)들은 복수의 반도체층을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 발광 소자(ED)는 제1 단부가 제1 전극(RME1) 상에 배치되고 제2 단부가 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)는 제1 단부가 향하는 방향이 제2 방향(DR2) 타 측인 좌측을 향할 수 있다.
발광 소자(ED)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 접촉하여 제1 전극(RME1) 및 제2 전극(RME2)과 전기적으로 연결될 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 연결 전극(CNE)과 접촉할 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들을 통해 전극(RME) 또는 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들 상에 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)들의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않도록 배치된다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 방향(DR1)으로 연장되어 배치됨으로써 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)들을 보호함과 동시에 표시 장치(10)의 제조 공정에서 이들을 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
또한, 제2 절연층(PAS2)은 표시 영역(DPA)에서 돌출 패턴(BP) 및 서브 뱅크(SB) 상에도 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1) 상에 배치되되, 발광 소자(ED)의 양 측과 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다.
제2 절연층(PAS2)은 서브 영역(SA)에도 부분적으로 배치될 수 있다. 발광 소자(ED)들을 배치한 뒤 서브 영역(SA)에서는 제1 절연층(PAS1) 및 제2 절연층(PAS2)도 부분적으로 제거될 수 있고, 분리부(ROP)에서 비아층(VIA) 일부가 노출될 수도 있다. 비아층(VIA)의 노출된 부분 상에는 제3 절연층(PAS3)이 직접 배치될 수 있다.
제2 절연층(PAS2) 상에는 복수의 연결 전극(CNE; CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 연결 전극(CNE)들은 발광 소자(ED)들 및 전극(RME) 상에 배치된다. 연결 전극(CNE)들은 부분적으로 제2 절연층(PAS2) 상에 배치되며 다른 연결 전극(CNE)과 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 상호 절연될 수 있다. 복수의 연결 전극(CNE)들은 각각 발광 소자(ED) 및 전극(RME)들과 접촉할 수 있다.
복수의 연결 전극(CNE)들은 표시 영역(DPA)에 배치된다. 제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉하며 발광 소자(ED)들의 제1 단부와 접촉할 수 있다. 제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉하며 발광 소자(ED)들의 제2 단부와 접촉할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 전극(RME1) 또는 제2 전극(RME2)으로 인가된 전기 신호를 발광 소자(ED)의 어느 일 단부로 전달할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 발광 소자(ED)의 양 단부면에 노출된 반도체층과 직접 접촉할 수 있다.
복수의 컨택부(CT1, CT2)들은 발광 소자(ED)들과 제2 방향(DR2)으로 중첩하지 않도록 배치될 수 있다. 예를 들어, 각 컨택부(CT1, CT2)들은 복수의 발광 소자(ED)들이 배치되는 영역과 제1 방향(DR1)으로 이격되어 형성될 수 있다. 도면에서는 복수의 컨택부(CT1, CT2)들이 서브 영역(SA)에 배치된 것이 예시되어 있으나, 이에 제한되지 않고 복수의 컨택부(CT1, CT2)들은 발광 영역(EMA) 내에서 발광 소자(ED)들이 배치되지 않는 부분에 형성될 수 있다.
각 연결 전극(CNE)들은 평면도 상 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 서로 직접 연결되지 않도록 일정 간격 이격될 수 있다. 서로 다른 연결 전극(CNE)들은 서로 이격되어 상호 연결되지 않을 수 있고, 이에 더하여 이들 사이에 배치된 제3 절연층(PAS3)에 의해 상호 절연될 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연층(PAS3)은 제2 연결 전극(CNE2)과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제2 연결 전극(CNE2)을 덮도록 배치되고, 제1 연결 전극(CNE1)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)이 배치된 영역을 제외하고 비아층(VIA) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 절연층(PAS1), 및 제2 절연층(PAS2)에 더하여 돌출 패턴(BP) 및 서브 뱅크(SB) 상에도 배치될 수 있다. 또한, 후술할 바와 같이, 제3 절연층(PAS3)은 비표시 영역(NDA)에도 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)이 제2 연결 전극(CNE2)과 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
표시 장치(10)는 발광 소자(ED) 상에 배치되는 컬러 제어 구조물(TPL, WCL1, WCL2)과 컬러 필터층(CFL)을 포함할 수 있다. 표시 영역(DPA)의 각 서브 화소(SPXn)들은 서브 뱅크(SB)에 더하여 그 상에 배치된 제1 뱅크(BNL1)에 의해 서로 구분되고, 컬러 제어 구조물(TPL, WCL1, WCL2)은 제1 뱅크(BNL1)가 둘러싸는 발광 영역(EMA) 내에 배치될 수 있다. 컬러 필터층(CFL)은 컬러 제어 구조물(TPL, WCL1, WCL2) 상에서 각 서브 화소(SPXn)의 발광 영역(EMA)에 대응되어 배치될 수 있다.
표시 장치(10)는 컬러 필터층(CFL)이 배치되어 광이 출사되는 복수의 투광 영역(TA)과, 투광 영역(TA)들 사이에서 광이 출사되지 않는 차광 영역(BA)을 포함할 수 있다. 투광 영역(TA)은 각 서브 화소(SPXn)의 발광 영역(EMA) 중 일부분에 대응되어 위치할 수 있고, 차광 영역(BA)은 투광 영역(TA) 이외의 영역일 수 있다. 후술할 바와 같이, 투광 영역(TA)과 차광 영역(BA)은 상부 흡광 부재(UBM)에 의해 구분될 수 있다.
제1 뱅크(BNL1)는 표시 영역(DPA)에서 서브 뱅크(SB)와 중첩하도록 배치될 수 있다. 제1 뱅크(BNL1)는 표시 영역(DPA)의 외곽부에서 서브 화소(SPXn)들이 배치된 영역을 둘러싸면서, 표시 영역(DPA) 내에서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 즉, 제1 뱅크(BNL1)도 각 서브 화소(SPXn)의 발광 영역(EMA)을 둘러싸도록 배치될 수 있다.
일 실시예에 따르면, 제1 뱅크(BNL1)는 제3 절연층(PAS3) 상에 직접 배치되며, 하면이 제3 절연층(PAS3)과 직접 접촉할 수 있다. 표시 소자층을 구성하는 발광 소자(ED)들과 전극(RME)들, 연결 전극(CNE)들과 제3 절연층(PAS3)을 형성한 뒤, 제1 뱅크(BNL1)를 형성한다. 상술한 바와 같이, 서브 뱅크(SB)는 표시 소자층의 발광 소자(ED)들을 배치하는 공정에서 이웃한 서브 화소(SPXn)들을 구분하는 반면, 제1 뱅크(BNL1)는 컬러 제어 구조물(TPL, WCL1, WCL2)들을 형성하는 공정에서 이웃한 서브 화소(SPXn)들을 구분할 수 있다. 제1 뱅크(BNL1)는 서브 뱅크(SB)와 그 평면 배치가 유사하나, 서브 뱅크(SB)보다 높이가 더 높을 수 있고, 유기 물질을 포함하는 컬러 제어 구조물(TPL, WCL1, WCL2)이 배치되는 공간을 형성할 수 있다.
컬러 제어 구조물(TPL, WCL1, WCL2)은 발광 소자(ED) 상에 배치될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)들은 제1 뱅크(BNL1)가 둘러싸는 영역 내에 배치될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)들은 제1 뱅크(BNL1)가 둘러싸는 발광 영역(EMA)에 배치되어 표시 영역(DPA)에서 섬형의 패턴을 형성할 수 있다. 다만, 이에 제한되지 않고, 컬러 제어 구조물(TPL, WCL1, WCL2)은 각각 일 방향으로 연장되어 복수의 서브 화소(SPXn)들에 걸쳐 배치됨으로써, 표시 영역(DPA)에서 선형의 패턴을 형성할 수도 있다.
각 서브 화소(SPXn)의 발광 소자(ED)가 제3 색의 청색광을 방출하는 실시예에서, 컬러 제어 구조물(TPL, WCL1, WCL2)은 제1 서브 화소(SPX1)에 배치된 제1 파장 변환층(WCL1), 제2 서브 화소(SPX2)에 배치된 제2 파장 변환층(WCL2) 및 제3 서브 화소(SPX3)에 배치된 투광층(TPL)을 포함할 수 있다.
제1 파장 변환층(WCL1)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1) 내에 배치된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제2 파장 변환층(WCL2)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 배치된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)은 발광 소자(ED)에서 입사되는 제3 색의 청색광의 파장을 변환시켜 투과시킨다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)은 각 베이스 수지에 포함된 산란체(SCP)를 더 포함하고, 산란체(SCP)는 파장 변환 효율을 증가시킬 수 있다.
투광층(TPL)은 제3 베이스 수지(BRS3) 및 제3 베이스 수지(BSR3) 내에 배치된 산란체(SCP)를 포함할 수 있다. 투광층(TPL)은 발광 소자(ED)에서 입사되는 제3 색의 청색광의 파장을 유지한 채 투과시킨다. 투광층(TPL)의 산란체(SCP)는 투광층(TPL)을 통해 출사되는 빛의 출사 경로를 조절하는 역할을 할 수 있다. 투광층(TPL)은 파장 변환 물질을 불포함할 수 있다.
산란체(SCP)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 파장 변환 물질(WCP1)은 제3 색의 청색광을 제1 색의 적색광으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색의 청색광을 제2 색의 녹색광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
컬러 제어 구조물(TPL, WCL1, WCL2)은 제1 연결 전극(CNE1) 및 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 표시 장치(10)는 하나의 제1 기판(SUB) 상에 광을 방출하는 발광 소자(ED)와 컬러 제어 구조물(TPL, WCL1, WCL2)들이 연속적으로 배치될 수 있다. 제1 뱅크(BNL1)는 소정의 높이를 갖고 발광 소자(ED)들이 배치된 영역을 둘러싸도록 배치되고, 컬러 제어 구조물(TPL, WCL1, WCL2)의 베이스 수지(BRS1, BRS2, BRS3)는 제1 뱅크(BNL1)가 둘러싸는 영역에서 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)의 산란체(SCP) 및 파장 변환 물질(WCP1, WCP2)은 각 베이스 수지(BRS1, BRS2, BRS3) 내에서 발광 소자(ED)의 주변에 위치할 수 있다.
각 서브 화소(SPXn)의 발광 소자(ED)는 동일한 제3 색의 청색광을 방출할 수 있고, 각 서브 화소(SPXn)에서 출사되는 광은 서로 다른 색의 광일 수 있다. 예를 들어, 제1 서브 화소(SPX1)에 배치된 발광 소자(ED)에서 방출된 광은 제1 파장 변환층(WCL1)으로 입사되고, 제2 서브 화소(SPX2)에 배치된 발광 소자(ED)에서 방출된 광은 제2 파장 변환층(WCL2)으로 입사되며, 제3 서브 화소(SPX3)에 배치된 발광 소자(ED)에서 방출된 광은 투광층(TPL)으로 입사된다. 제1 파장 변환층(WCL1)으로 입사된 광은 적색광으로 변환되고 제2 파장 변환층(WCL2)으로 입사된 광은 녹색광으로 변환되며, 투광층(TPL)으로 입사된 광은 파장 변환 없이 동일한 청색광으로 투과될 수 있다. 각 서브 화소(SPXn)는 동일한 색의 광을 방출하는 발광 소자(ED)들을 포함하더라도, 그 상부에 배치된 컬러 제어 구조물(TPL, WCL1, WCL2)의 배치에 따라 서로 다른 색의 광을 출사할 수 있다.
한편, 도면에서는 컬러 제어 구조물(TPL, WCL1, WCL2)의 각 층들의 상면이 굴곡지게 형성되어 제1 뱅크(BNL1)와 인접한 가장자리 부분이 중심부보다 높은 경우가 예시되어 있으나, 이에 제한되지 않는다. 컬러 제어 구조물(TPL, WCL1, WCL2)의 각 층들은 상면이 평탄하게 형성되거나, 도면과 달리 중심부가 더 높게 형성될 수도 있다.
컬러 제어 구조물(TPL, WCL1, WCL2) 상에는 복수의 층으로 이루어진 봉지 구조물이 배치된다. 상기 봉지 구조물은 제1 캡핑층(CPL1)과 제2 캡핑층(CPL2), 및 이들 사이에 배치된 저굴절층(LRL)을 포함할 수 있다.
제1 캡핑층(CPL1)은 컬러 제어 구조물(TPL, WCL1, WCL2) 상에 배치된다. 제1 캡핑층(CPL1)은 컬러 제어 구조물(TPL, WCL1, WCL2)과 제1 뱅크(BNL1)를 덮도록 배치될 수 있다. 제1 캡핑층(CPL1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 제어 구조물(TPL, WCL1, WCL2)을 손상시키거나 오염시키는 것을 방지할 수 있다. 또한, 제1 캡핑층(CPL1)은 컬러 제어 구조물(TPL, WCL1, WCL2)의 재료가 다른 구성으로 확산되는 것을 방지할 수 있다. 제1 캡핑층(CPL1)은 무기 물질로 이루어질 수 있다.
저굴절층(LRL)은 제1 캡핑층(CPL1) 상에 배치된다. 저굴절층(LRL)은 컬러 제어 구조물(TPL, WCL1, WCL2)을 통과한 광을 리사이클(Recycle)하는 광학층으로, 표시 장치(10)의 출광 효율 및 색 순도를 향상시킬 수 있다. 저굴절층(LRL)은 낮은 굴절률을 갖는 유기 물질로 이루어질 수 있고, 컬러 제어 구조물(TPL, WCL1, WCL2) 및 제1 뱅크(BNL1)에 의해 형성된 단차를 보상할 수 있다.
제2 캡핑층(CPL2)은 저굴절층(LRL) 상에 배치된다. 제2 캡핑층(CPL2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다. 또한, 제2 캡핑층(CPL2)은 저굴절층(LRL)의 재료가 다른 구성으로 확산되는 것을 방지수 있다. 제2 캡핑층(CPL2)은 무기 물질로 이루어질 수 있다.
상부 흡광 부재(UBM)는 제2 캡핑층(CPL2) 상에서 제1 뱅크(BNL1)와 중첩하도록 배치된다. 상부 흡광 부재(UBM)는 제2 캡핑층(CPL2)의 일 면을 부분적으로 노출하도록 격자형 패턴으로 형성될 수 있다. 상부 흡광 부재(UBM)는 평면도 상 제1 뱅크(BNL1)에 더하여 각 서브 화소(SPXn)의 서브 영역(SA)들을 덮도록 배치될 수 있다. 상부 흡광 부재(UBM)가 배치되지 않은 영역은 컬러 필터층(CFL)이 배치되어 광이 출사되는 투광 영역(TA)일 수 있다.
상부 흡광 부재(UBM)는 유기 물질을 포함하여 이루어질 수 있다. 상부 흡광 부재(UBM)는 외광을 흡수함으로써 외광 반사로 인한 색의 왜곡을 저감시킬 수 있다. 일 실시예에서, 상부 흡광 부재(UBM)는 가시광 파장을 모두 흡수할 수 있다. 상부 흡광 부재(UBM)는 광 흡수 물질을 포함할 수 있다. 예를 들어, 상부 흡광 부재(UBM)는 표시 장치(10)의 블랙 매트릭스로 사용되는 물질로 이루어질 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 상부 흡광 부재(UBM)가 생략되고 가시광 파장 중 특정 파장의 빛은 흡수하고, 다른 특정 파장의 빛은 투과시키는 재료로 대체될 수도 있다. 상부 흡광 부재(UBM)는 컬러 필터층(CFL) 중 적어도 어느 하나와 동일한 재료를 포함하는 컬러 패턴으로 대체될 수 있다. 예를 들어, 상부 흡광 부재(UBM)가 배치된 영역에는 어느 한 컬러 필터층의 재료를 포함한 컬러 패턴이 배치되거나, 복수의 컬러 패턴이 적층된 구조를 가질 수 있다. 이에 대한 설명은 다른 실시예가 참조된다.
복수의 컬러 필터층(CFL)은 봉지 구조물의 제2 캡핑층(CPL2) 상에 배치된다. 컬러 필터층(CFL)은 특정 파장대의 광 이외의 다른 파장대의 광을 흡수하는 염료나 안료 같은 색재(colorant)를 포함할 수 있다. 컬러 필터층(CFL)은 각 서브 화소(SPXn)마다 배치되어 해당 서브 화소(SPXn)에서 컬러 필터층(CFL)으로 입사되는 광 중 일부만을 투과시킬 수 있다. 표시 장치(10)의 각 서브 화소(SPXn)에서는 컬러 필터층(CFL)이 투과하는 광만이 선택적으로 표시될 수 있다.
컬러 필터층(CFL)들은 상부 흡광 부재(UBM)가 노출하는 제2 캡핑층(CPL2) 상에 배치된다. 서로 다른 컬러 필터층(CFL)들은 상부 흡광 부재(UBM)를 사이에 두고 서로 이격 배치될 수 있으나, 이에 제한되지 않는다, 몇몇 실시예에서 컬러 필터층(CFL)들은 일부분이 상부 흡광 부재(UBM) 상에 배치되어 상부 흡광 부재(UBM) 상에서 서로 이격될 수 있고, 또 다른 실시예에서 컬러 필터층(CFL)들은 서로 부분적으로 중첩할 수도 있다.
컬러 필터층(CFL)은 제1 서브 화소(SPX1)에 배치되는 제1 컬러 필터층(CFL1), 제2 서브 화소(SPX2)에 배치되는 제2 컬러 필터층(CFL2) 및 제3 서브 화소(SPX3)에 제3 컬러 필터층(CFL3)을 포함할 수 있다. 컬러 필터층(CFL)은 컬러 제어 구조물(TPL, WCL1, WCL2)과 달리 발광 영역(EMA)에 대응한 섬형의 패턴으로 형성될 수 있다. 다만, 이에 제한되지 않는다. 컬러 필터층(CFL)은 표시 영역(DPA) 전면에 걸쳐 선형의 패턴을 형성할 수도 있다.
예시적인 실시예에서, 제1 컬러 필터층(CFL1)은 적색 컬러 필터층이고, 제2 컬러 필터층(CFL2)은 녹색 컬러 필터층이고, 제3 컬러 필터층(CFL3)은 청색 컬러 필터층일 수 있다. 발광 소자(ED)에서 방출된 광들은 컬러 제어 구조물(TPL, WCL1, WCL2)을 통과하여 컬러 필터층(CFL)을 통해 출사될 수 있다.
제1 서브 화소(SPX1)에 배치된 발광 소자(ED)는 제3 색의 청색광을 방출하고, 상기 광은 제1 파장 변환층(WCL1)으로 입사될 수 있다. 제1 파장 변환층(WCL1)의 제1 베이스 수지(BRS1)는 투명한 재료로 이루어지고 상기 광 중 일부는 제1 베이스 수지(BRS1)를 투과하여 그 상부에 배치된 제1 캡핑층(CPL1)으로 입사될 수 있다. 다만, 상기 광 중 적어도 일부는 제1 베이스 수지(BRS1) 내에 배치된 산란체(SCP) 및 제1 파장 변환 물질(WCP1)로 입사되고, 상기 광은 산란 및 파장이 변환되어 적색광으로 제1 캡핑층(CPL1)으로 입사될 수 있다. 제1 캡핑층(CPL1)으로 입사된 광들은 투명한 재료로 이루어진 제1 캡핑층(CPL1), 저굴절층(LRL) 및 제2 캡핑층(CPL2)을 통과하여 제1 컬러 필터층(CFL1)으로 입사되고, 제1 컬러 필터층(CFL1)은 적색광을 제외한 다른 광들은 투과를 차단할 수 있다. 이에 따라, 제1 서브 화소(SPX1)에서는 적색광이 출사될 수 있다.
이와 유사하게, 제2 서브 화소(SPX2)에 배치된 발광 소자(ED)에서 방출된 광들은 제2 파장 변환층(WCL2), 제1 캡핑층(CPL1), 저굴절층(LRL), 제2 캡핑층(CPL2) 및 제2 컬러 필터층(CFL2)을 지나 녹색광으로 출사될 수 있다.
제3 서브 화소(SPX3)에 배치된 발광 소자(ED)는 제3 색의 청색광을 방출하고, 상기 광은 투광층으로 입사될 수 있다. 투광층(TPL)의 제3 베이스 수지(BRS3)는 투명한 재료로 이루어지고 상기 광 중 일부는 제3 베이스 수지(BRS3)를 투과하여 그 상부에 배치된 제1 캡핑층(CPL1)으로 입사될 수 있다. 제1 캡핑층(CPL1)으로 입사된 광들은 투명한 재료로 이루어진 제1 캡핑층(CPL1), 저굴절층(LRL) 및 제2 캡핑층(CPL2)을 통과하여 제3 컬러 필터층(CFL3)으로 입사되고, 제3 컬러 필터층(CFL3)은 청색광을 제외한 다른 광들은 투과를 차단할 수 있다. 이에 따라, 제3 서브 화소(SPX3)에서는 청색광이 출사될 수 있다.
각 서브 화소(SPXn)에서 제1 캡핑층(CPL1)으로 입사된 광들 중 일부는 저굴절층(LRL)에서 반사되어 컬러 제어 구조물(TPL, WCL1, WCL2)로 입사될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)로 다시 입사된 광들 중, 파장이 변하지 않았던 광들은 다시 색이 변하여 제1 캡핑층(CPL1)으로 입사될 수 있다. 봉지 구조물의 저굴절층(LRL)은 발광 소자(ED)에서 방출된 광 중 일부를 리사이클링(Recycling)할 수 있어 표시 장치(10)의 출광 효율이 향상될 수 있다.
오버코트층(OC)은 컬러 필터층(CFL) 및 상부 흡광 부재(UBM) 상에 배치될 수 있다. 오버코트층(OC)은 표시 영역(DPA) 전면에 걸쳐 배치되며, 일부분은 비표시 영역(NDA)에도 배치될 수 있다. 오버코트층(OC)은 유기 절연 물질을 포함하여 표시 영역(DPA)에 배치된 부재들을 외부로부터 보호할 수 있다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 9를 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 또는 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
도 10은 도 2의 A1-A1'선을 따라 자른 단면도이다. 도 10은 표시 영역(DPA)의 최외곽에 위치한 일 서브 화소(SPXn) 중 일부분과 비표시 영역(NDA) 일부분을 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 10을 참조하면, 표시 영역(DPA)에 배치된 제1 절연층(PAS1)과 제3 절연층(PAS3)은 서브 뱅크(SB)를 넘어 비표시 영역(NDA)까지 배치될 수 있다. 제1 절연층(PAS1)은 비아층(VIA) 상에 직접 배치되고, 제3 절연층(PAS3)은 비표시 영역(NDA)에서 제1 절연층(PAS1) 상에 직접 배치될 수 있다. 반면, 제2 절연층(PAS2)은 비표시 영역(NDA)까지 배치되지 않을 수 있다. 도면에서는 제2 절연층(PAS2)이 서브 뱅크(SB) 중 표시 영역(DPA)의 최외곽에 배치된 부분까지 배치된 것이 예시되어 있으나, 이에 제한되지 않는다.
또한, 컬러 제어 구조물(WCL1, WCL2, TPL) 상에 배치된 봉지 구조물로서, 제1 캡핑층(CPL1) 및 제2 캡핑층(CPL2)도 비표시 영역(NDA)까지 연장되어 배치될 수 있다. 제1 캡핑층(CPL1)은 일부분은 제3 절연층(PAS3) 상에 직접 배치되고, 다른 일부분은 제1 뱅크(BNL1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에 직접 배치될 수 있다. 제2 캡핑층(CPL2)은 저굴절층(LRL)을 사이에 두고 제1 캡핑층(CPL1) 상에 배치된다. 표시 영역(DPA)과 달리 저굴절층(LRL)은 비표시 영역(NDA) 전면에 걸쳐 연장되지 않으므로, 제2 캡핑층(CPL2)은 일부분이 제1 캡핑층(CPL1) 상에 직접 배치될 수 있다.
상술한 바와 같이, 저굴절층(LRL)은 유기 물질로 이루어지며, 표시 영역(DPA) 전면에 걸쳐 배치될 수 있다. 유기 물질을 제1 캡핑층(CPL1) 상에 도포하는 과정에서, 유기 물질은 표시 영역(DPA)의 최외곽부에 배치된 제1 뱅크(BNL1)를 넘어 비표시 영역(NDA)으로 넘칠 수 있다. 특히, 표시 장치(10)는 하나의 제1 기판(SUB1)을 포함하여 그 상부에 복수의 층들이 연속적인 공정을 통해 형성될 수 있다. 이 과정에서 비표시 영역(NDA)의 원하지 않는 영역까지 넘친 유기 물질은 후속 공정에서 이물로 남을 수 있고, 이를 제거하는 공정이 쉽지 않을 수 있다. 일 실시예에 따른 표시 장치(10)는 비표시 영역(NDA)에 배치된 음각 및 양각 패턴 형상의 구조물들을 포함하여 비표시 영역(NDA)으로 넘친 유기 물질이 더 이상 원하지 않는 영역으로 퍼지는 것을 방지할 수 있다.
표시 장치(10)는 비표시 영역(NDA)에 배치된 제1 골짜기부(VA1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)를 포함할 수 있다. 제1 골짜기부(VA1)는 비아층(VIA) 상면을 기준으로 그 하면으로 함몰된 음각 패턴 형상을 가질 수 있고, 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 비아층(VIA) 상면을 기준으로 상부 방향으로 돌출된 양각 패턴 형상을 가질 수 있다.
제1 골짜기부(VA1)는 평면도 상 표시 영역(DPA)을 둘러싸며 제1 뱅크(BNL1)와 이격되어 배치될 수 있다. 제1 골짜기부(VA1)는 제1 폭(W1)을 갖고 제1 비아층(VIA1) 및 제1 보호층(PV1)을 관통할 수 있다. 제1 골짜기부(VA1)에서는 제1 층간 절연층(IL1)의 상면 일부가 노출될 수 있고, 비아층(VIA) 상에 배치되는 몇몇 층들은 제1 골짜기부(VA1) 내부에 배치될 수 있다. 예를 들어, 비아층(VIA) 상에 직접 배치된 제1 절연층(PAS1)은 제1 골짜기부(VA1) 내에 배치되어 제1 층간 절연층(IL1)과 직접 접촉할 수 있고, 비아층(VIA) 중 제1 골짜기부(VA1)의 내측 측벽과도 직접 접촉할 수 있다. 비표시 영역(NDA)에서 제1 절연층(PAS1) 상에 직접 배치된 제3 절연층(PAS3), 및 제3 절연층(PAS3) 상에 일부분이 직접 배치된 제1 캡핑층(CPL1)도 일부분이 제1 골짜기부(VA1)의 내부에 배치될 수 있다. 제1 절연층(PAS1), 제3 절연층(PAS3) 및 제1 캡핑층(CPL1)은 무기 절연 물질을 포함할 수 있고, 이들은 비아층(VIA)에서 제1 골짜기부(VA1)에 의해 형성된 단차를 따라 배치될 수 있다. 제1 절연층(PAS1), 제3 절연층(PAS3) 및 제1 캡핑층(CPL1)과 같은 무기 절연 물질이 제1 골짜기부(VA1) 내에 배치됨에 따라, 제1 골짜기부(VA1)에 의해 노출된 제1 층간 절연층(IL1)으로 외부의 습기가 투습되는 것이 방지될 수 있다.
저굴절층(LRL)은 제1 캡핑층(CPL1) 상에 배치되며 일부분은 제1 뱅크(BNL1)를 넘어 비표시 영역(NDA)에 배치될 수 있다. 저굴절층(LRL)은 비아층(VIA)을 관통함으로써 음각 패턴 형상을 갖는 제1 골짜기부(VA1) 상에도 배치될 수 있으며, 일부분은 제1 골짜기부(VA1)에 의해 형성된 단차를 채우도록 배치될 수 있다. 저굴절층(LRL)이 형성되는 공정에서, 저굴절층(LRL)을 이루는 유기 물질은 표시 영역(DPA)을 넘어 비표시 영역(NDA)으로 흐르다가 제1 골짜기부(VA1)가 형성하는 단차를 채우게 된다. 즉, 제1 골짜기부(VA1)는 유기 물질이 과도하게 흘러 넘치는 것을 방지할 수 있다. 저굴절층(LRL)은 제1 골짜기부(VA1)를 채우면서 제2 뱅크(BNL2)와 이격된 위치까지 배치될 수 있다.
제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 각각 제1 골짜기부(VA1)를 둘러싸며 이와 이격될 수 있다. 또한, 제2 뱅크(BNL2)와 제3 뱅크(BNL3)도 서로 이격될 수 있다. 즉, 제1 뱅크(BNL1)를 기준으로, 비표시 영역(NDA)의 외곽을 향하는 방향을 따라 제1 골짜기부(VA1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)가 순차적으로 이격 배치될 수 있다. 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)는 제1 골짜기부(VA1)와 달리 제3 절연층(PAS3) 상에 직접 배치되어 상부 방향으로 돌출된 형상을 가질 수 있다. 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 양각 패턴 형상을 가짐에 따라 저굴절층(LRL)이 비표시 영역(NDA)의 외곽으로 넘치는 것을 방지할 수 있다.
일 실시예에 따르면, 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)의 폭은 서로 동일할 수 있고, 제1 골짜기부(VA1)의 제1 폭(W1)은 제2 뱅크(BNL2)와 제3 뱅크(BNL3)의 단면도 상의 제2 폭(W2)보다 클 수 있다. 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 표시 영역(DPA)에서 발광 소자(ED)들과 연결 전극(CNE)들, 및 복수의 절연층(PAS1, PAS2, PAS3)들을 형성한 뒤에 동일한 공정에서 형성될 수 있다. 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 서로 배치된 위치만 다를 뿐, 그 형상 및 재료는 동일할 수 있으며, 특히 단면도 상의 폭(W2)은 서로 동일할 수 있다.
제1 골짜기부(VA1)는 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)보다 표시 영역(DPA)에 인접하여 배치될 수 있고, 저굴절층(LRL)의 넘침을 방지하는 1차적 구조물일 수 있다. 제1 골짜기부(VA1)는 저굴절층(LRL)의 유기 재료가 넘치는 것을 최대한 방지하기 위해, 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)보다 비교적 큰 폭을 가질 수 있다. 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)는 제1 골짜기부(VA1)보다 비교적 작은 폭을 갖되, 일정 폭을 갖고 양각 패턴의 형상을 가짐으로써 유기 물질이 제1 골짜기부(VA1)를 넘어 비표시 영역(NDA)의 최외곽으로 넘치는 것을 방지할 수 있다.
한편, 제1 뱅크(BNL1)도 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)와 동일한 공정에서 형성될 수 있다. 제1 뱅크(BNL1)도 서브 뱅크(SB)와 중첩하며 제3 절연층(PAS3) 상에 직접 배치될 수 있고, 표시 영역(DPA)의 최외곽부에서 내측을 둘러싸면서 내측에서는 격자형 패턴으로 배치될 수 있다. 다만, 일 실시예에 따르면, 제1 뱅크(BNL1)의 단면도 상 폭인 제3 폭(W3)은 제2 뱅크(BNL2)의 제2 폭(W2)보다 작을 수 있다. 제1 뱅크(BNL1)는 표시 영역(DPA)에서 이웃한 서브 화소(SPXn)들을 구분하면서 컬러 제어 구조물(TPL, WCL1, WCL2)들이 배치되는 공간을 형성할 수 있다. 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 저굴절층(LRL)의 넘침을 방지하기 위한 구조물로서, 제1 뱅크(BNL1)와 그 용도가 다를 수 있다. 즉, 제1 뱅크(BNL1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)는 제3 절연층(PAS3) 상에 직접 배치되므로 동일한 공정에서 형성되나, 그 기능에 따라 폭이 달라질 수 있다. 유기 물질의 넘침을 방지하는 구조물로서, 비표시 영역(NDA)에 배치되는 제2 뱅크(BNL2)와 제3 뱅크(BNL3)는 제1 뱅크(BNL1)보다 큰 폭을 가질 수 있다.
오버코트층(OC)은 표시 영역(DPA)에서 컬러 필터층(CFL)과 상부 흡광 부재(UBM)도 덮도록 배치되며, 일부분은 비표시 영역(NDA)에도 배치될 수 있다. 저굴절층(LRL)과 유사하게, 오버코트층(OC)도 유기 물질로 이루어질 수 있고 컬러 필터층(CFL)들 및 제2 캡핑층(CPL2) 상에서 넘침 문제가 발생할 수 있다. 일 실시예에 따른 표시 장치(10)는 오버코트층(OC)의 넘침을 방지하기 위한 구조물로서, 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에 배치된 상부 구조물(US)들을 더 포함할 수 있다.
상부 구조물(US)들은 각각 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에 배치되며, 도면으로 도시되지 않았으나 상부 구조물(US)들의 평면도 상 형상은 각각 제2 뱅크(BNL2) 또는 제3 뱅크(BNL3)와 유사할 수 있다. 즉, 제2 뱅크(BNL2) 상에 배치된 상부 구조물(US)은 제1 뱅크(BNL1)와 이격되어 표시 영역(DPA)을 둘러싸고, 제3 뱅크(BNL3) 상에 배치된 상부 구조물(US)은 제2 뱅크(BNL2) 상에 배치된 상부 구조물(US)과 이격되며 이를 둘러쌀 수 있다.
제2 뱅크(BNL2)와 제3 뱅크(BNL3)가 각각 제2 캡핑층(CPL2) 하부에 배치된 저굴절층(LRL)이 비표시 영역(NDA)에서 넘치는 것을 방지하는 것과 유사하게, 상부 구조물(US)들은 제2 캡핑층(CPL2) 상부에 배치된 오버코트층(OC)이 비표시 영역(NDA)에서 넘치는 것을 방지할 수 있다. 상부 구조물(US)은 각각 제2 캡핑층(CPL2) 상에 직접 배치되며, 일정 두께 및 일정 폭을 갖고 돌출된 형상의 양각 패턴을 가질 수 있다. 표시 영역(DPA) 전면을 덮는 오버코트층(OC)은 상부 구조물(US)에 의해 비표시 영역(NDA)으로 넘치는 것이 방지될 수 있다.
일 실시예에 따르면, 상부 구조물(US)은 상부 흡광 부재(UBM)와 동일한 공정에서 형성되고 동일한 재료를 포함할 수 있다. 상부 구조물(US)과 상부 흡광 부재(UBM)는 각각 제2 캡핑층(CPL2) 상에 직접 배치되므로, 이들은 동일한 공정에서 형성될 수 있다. 다만, 복수의 뱅크(BNL1, BNL2, BNL3)들과 유사하게 상부 흡광 부재(UBM)와 상부 구조물(US)은 서로 다른 역할을 하기 때문에, 그 배치 구조나 형상은 조금 다를 수 있다. 상부 흡광 부재(UBM)는 표시 장치(10)의 투광 영역(TA1, TA2, TA3)과 차광 영역(BA)을 구분하며 표시 영역(DPA)에서 격자형 패턴으로 배치된다. 반면, 상부 구조물(US)들은 유기 물질의 넘침을 방지하기 위해 비표시 영역(NDA)에서 그 내측을 둘러싸도록 배치될 수 있다. 이들이 배치되는 위치 및 형상은 다소 다를 수 있으나, 동일한 공정에서 형성되므로 제조 공정의 추가 없이 서로 다른 부재들이 형성될 수 있는 이점이 있다.
일 실시예에 따른 표시 장치(10)는 비표시 영역(NDA)에 배치되어 표시 영역(DPA)을 둘러싸는 양각 또는 음각 패턴 형상의 복수의 구조물들을 포함한다. 복수의 구조물들로서 제1 골짜기부(VA1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)는 표시 영역(DPA)에 배치되는 유기 물질이 비표시 영역(NDA)에서 넘쳐 흐르는 것을 방지할 수 있다.
한편, 표시 장치(10)는 표시 영역(DPA)에 배치되어 일 방향으로 연장된 복수의 배선들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 표시 영역(DPA)에 배치된 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)을 포함하고, 이들은 제1 방향(DR1)으로 연장되어 비표시 영역(NDA)까지 배치될 수 있다. 그 이외에도 표시 장치(10)는 복수의 배선들이 표시 영역(DPA)과 비표시 영역(NDA)에 걸쳐 배치되며, 이들은 각각 제1 골짜기부(VA1)를 가로지를 수 있다. 일 방향으로 연장된 배선들 중, 제3 도전층으로 이루어진 배선들은 제1 골짜기부(VA1)를 가로지르지 못하기 때문에, 다른 층에 배치된 배선을 통해 제1 골짜기부(VA1)를 우회하여 연결될 수 있다.
도 11은 다른 실시예에 따른 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다. 도 11은 표시 영역(DPA)의 최외곽에 위치한 일 서브 화소(SPXn) 중 일부분과 비표시 영역(NDA) 일부분을 가로지르는 단면으로서, 제1 골짜기부(VA1)를 우회하는 배선(SD1, SD2)들을 도시하고 있다.
도 2에 결부하여 도 11을 참조하면, 일 실시예에 따른 표시 장치(10)는 제3 도전층으로 이루어진 제1 배선(SD1)과 제2 배선(SD2), 및 제1 배선(SD1)과 제2 배선(SD2)에 각각 연결되며 제3 도전층 하부의 도전층으로 이루어진 제1 브릿지 배선(BR1)을 포함할 수 있다. 제1 배선(SD1)과 제2 배선(SD2)은 각각 제3 도전층으로 이루어지고 제1 방향(DR1)으로 연장되는 배선으로서, 이들은 서로 전기적으로 연결되어 동일한 신호가 인가되는 배선일 수 있다. 일 예로, 제1 배선(SD1)과 제2 배선(SD2)은 전원 전압이 인가되는 제1 전압 배선(VL1) 또는 제2 전압 배선(VL2)의 일부가 될 수 있다. 제1 방향(DR1)으로 연장되는 제1 배선(SD1)과 제2 배선(SD2)은 제1 골짜기부(VA1)를 기준으로 서로 이격될 수 있다.
제1 층간 절연층(IL1) 상에서 제1 배선(SD1)과 제2 배선(SD2)이 직접 연결된 상태로 배치된다면, 제1 골짜기부(VA1)에 의해 제1 배선(SD1)과 제2 배선(SD2)의 상면 일부가 노출될 수 있다. 이 경우, 후속 공정에서 제1 배선(SD1)과 제2 배선(SD2)이 손상될 수 있으므로, 이들은 다른 도전층을 통해 우회하여 연결될 수 있다.
제1 브릿지 배선(BR1)은 제3 도전층 하부의 도전층으로서, 제1 도전층 또는 제2 도전층으로 이루어질 수 있다. 예를 들어, 제1 브릿지 배선(BR1)이 제2 도전층으로 이루어진 경우, 제1 배선(SD1) 및 제2 배선(SD2)은 각각 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 브릿지 배선(BR1)과 연결될 수 있다. 제1 브릿지 배선(BR1)이 일 방향으로 연장된 제1 배선(SD1) 및 제2 배선(SD2)을 연결하는 경우, 제1 브릿지 배선(BR1)도 상기 일 방향으로 연장되어 배치되며 제1 골짜기부(VA1)와 두께 방향으로 중첩할 수 있다. 제1 브릿지 배선(BR1)은 제1 층간 절연층(IL1)의 하부에 배치되므로 평면도 상 제1 골짜기부(VA1)를 가로지를 수 있다. 표시 장치(10)는 비아층(VIA) 상에 배치되는 층들 중 유기 물질로 이루어진 재료가 넘치는 것을 방지하는 제1 골짜기부(VA1)를 포함하는 한편, 비아층(VIA)의 하부에서 제1 골짜기부(VA1)를 우회하는 복수의 배선(SD1, SD2)들 및 브릿지 배선(BR1)을 포함할 수 있다.
한편, 도면에서는 비표시 영역(NDA) 중 표시 영역(DPA)의 제2 방향(DR2) 일 측의 단면을 통해 제1 배선(SD1)과 제2 배선(SD2)이 제1 브릿지 배선(BR1)을 통해 우회하는 구조를 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 표시 영역(DPA)의 제1 방향(DR1) 양 측에 위치한 비표시 영역(NDA)과 표시 영역(DPA)에 걸쳐 배치되는 배선들을 포함할 수도 있고, 이들도 도 11에 도시된 바와 유사하게 다른 도전층으로 이루어진 브릿지 배선을 통해 서로 연결될 수 있다.
도 12는 다른 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다. 도 13은 도 12의 A3-A3'선을 따라 자른 단면도이다. 도 13은 표시 영역(DPA)의 최외곽에 위치한 일 서브 화소(SPXn) 중 일부분과 비표시 영역(NDA) 일부분을 가로지르는 단면을 도시하고 있다.
도 12 및 도 13을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 비표시 영역(NDA)에서 제1 골짜기부(VA1)와 제1 뱅크(BNL1) 사이에 배치된 뱅크 패턴 영역(BNA)을 더 포함할 수 있다. 뱅크 패턴 영역(BNA)에는 양각 패턴을 형성하는 구조물들이 배치되고, 제1 골짜기부(VA1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)와 함께 저굴절층(LRL)의 유기 물질이 넘쳐 흐르는 것을 방지할 수 있다. 본 실시예는 비표시 영역(NDA)에 배치된 뱅크 패턴 영역(BNA)을 더 포함하는 점에서 도 2 및 도 10의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
뱅크 패턴 영역(BNA)은 제1 뱅크(BNL1)와 제1 골짜기부(VA1) 사이에 복수의 구조물들이 배치된 영역으로 정의될 수 있다. 제1 골짜기부(VA1)는 제1 뱅크(BNL1)보다 제2 뱅크(BNL2)에 인접 배치될 수 있고, 이들 사이에 다른 구조물들을 더 배치하여 유기 물질의 넘침을 더욱 효과적으로 방지할 수 있다.
일 실시예에 따르면, 뱅크 패턴 영역(BNA)에는 양각 또는 음각 패턴 형상의 구조물들이 복수개 배치될 수 있다. 제1 뱅크(BNL1)와 제1 골짜기부(VA1) 사이의 영역에는 가능한 수의 구조물들이 배치되어 뱅크 패턴 영역(BNA)을 형성할 수 있다. 예를 들어, 제1 뱅크(BNL1)와 제1 골짜기부(VA1) 사이에는 복수의 제4 뱅크(BNL4)들이 서로 이격되어 배치될 수 있다.
제4 뱅크(BNL4)들은 제2 뱅크(BNL2)와 동일한 공정에서 형성될 수 있다. 즉, 제4 뱅크(BNL4)들은 제3 절연층(PAS3) 상에 직접 배치되며, 제4 뱅크(BNL4)들 상에는 제1 캡핑층(CPL1)이 직접 배치될 수 있다. 제4 뱅크(BNL4)들은 제1 뱅크(BNL1)와 제1 골짜기부(VA1) 사이의 비표시 영역(NDA)에 배치되며, 상부 흡광 부재(UBM)의 하부에 배치될 수 있다. 복수의 제4 뱅크(BNL4)들은 비아층(VIA) 상에서 상부 방향으로 돌출된 양각 패턴 형상을 가질 수 있고, 제1 골짜기부(VA1)와 함께 저굴절층(LRL)의 유기 물질들이 넘쳐 흐르는 것을 방지할 수 있다.
도면으로 도시하지 않았으나, 제4 뱅크(BNL4)들은 평면 형상은 제2 뱅크(BNL2)와 동일할 수 있다. 비표시 영역(NDA)에서 내측에 배치된 제4 뱅크(BNL4)는 제1 뱅크(BNL1)와 이격되어 표시 영역(DPA)을 둘러싸도록 배치되고, 다른 제4 뱅크(BNL4)는 이웃한 내측 제4 뱅크(BNL4)를 둘러싸도록 배치될 수 있다. 도 13에서는 2개의 제4 뱅크(BNL4)가 서로 이웃하여 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 특히, 제2 뱅크(BNL2) 및 제3 뱅크(BNL3), 또는 제1 골짜기부(VA1)와 달리, 뱅크 패턴 영역(BNA)에 배치되는 제4 뱅크(BNL4)는 반드시 내측에 위치한 다른 뱅크, 또는 표시 영역(DPA)을 둘러싸도록 배치되지 않을 수 있다. 일 실시예에 따르면, 뱅크 패턴 영역(BNA)에 배치된 제4 뱅크(BNL4)들은 특정 형상을 갖고 서로 이격된 패턴을 형성할 수 있다.
도 14는 도 12의 표시 장치에서 뱅크 패턴 영역에 배치된 제4 뱅크들의 평면 배치를 개략적으로 나타내는 도면이다. 도 15는 다른 실시예에 따른 표시 장치에서 뱅크 패턴 영역에 배치된 제4 뱅크들의 평면 배치를 개략적으로 나타내는 도면이다.
도 14 및 도 15를 참조하면, 표시 장치(10_1)의 제4 뱅크(BNL4)들은 내측 영역을 둘러싸도록 배치되지 않고, 서로 다양한 방향으로 이격되어 반복 배치된 패턴을 이룰 수 있다. 도 14의 제4 뱅크(BNL4)는 평면도 상 제1 방향(DR1)으로 연장된 형상을 갖고, 복수의 제4 뱅크(BNL4)들이 다른 제4 뱅크(BNL4)와 제1 방향(DR1) 및 제1 방향(DR1)과 제2 방향(DR2) 사이의 대각선 방향으로 이격 배치될 수 있다. 도 15의 제4 뱅크(BNL4)는 평면도 상 원형의 형상을 갖고, 다른 제4 뱅크(BNL4)와 제1 방향(DR1) 및 대각선 방향으로 이격 배치될 수 있다.
한편, 유기 물질이 넘치는 것을 방지하는 효과를 갖기 위해, 제4 뱅크(BNL4)의 패턴 크기는 다른 제4 뱅크(BNL4)와의 간격보다 클 수 있다. 일 예로, 제4 뱅크(BNL4)가 일 방향으로 연장된 형상을 갖는 실시예에서, 제4 뱅크(BNL4)의 연장된 방향으로 측정된 제1 길이(L1)는 상기 연장된 방향으로 이격된 다른 제4 뱅크(BNL4)와의 제1 간격(DB1)보다 클 수 있다. 제4 뱅크(BNL4)의 제1 길이(L1)보다 제1 간격(DB1)이 더 클 경우, 유기 물질들은 제4 뱅크(BNL4)들의 간격을 통해 쉽게 흐를 수 있다. 이를 방지하기 위해 제4 뱅크(BNL4)는 제1 길이(L1)가 다른 제4 뱅크(BNL4)와의 간격보다 클 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 표시 영역과 비표시 영역을 나타내는 개략도이다. 도 17은 도 16의 A4-A4'선을 따라 자른 단면도이다. 도 17은 표시 영역(DPA)의 최외곽에 위치한 일 서브 화소(SPXn) 중 일부분과 비표시 영역(NDA) 일부분을 가로지르는 단면으로서, 제1 골짜기부(VA1) 및 제2 골짜기부(VA2)에서 우회하는 배선(SD1, SD2, SD3, SD4)들을 도시하고 있다.
도 16 및 도 17을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 비표시 영역(NDA)에서 제2 뱅크(BNL2) 및 제1 뱅크(BNL1) 사이에 배치된 제2 골짜기부(VA2)를 더 포함할 수 있다. 표시 장치(10_2)는 제2 뱅크(BNL2)와 제3 뱅크(BNL3) 사이에서 제1 골짜기부(VA1)와 동일하게 음각 패턴 형상을 갖는 제2 골짜기부(VA2)를 더 포함하여 저굴절층(LRL)의 유기 물질이 넘쳐 흐르는 것을 더욱 효과적으로 방지할 수 있다. 본 실시예는 제2 골짜기부(VA2)를 더 포함함에 따라, 더 많은 배선(SD1, SD2, SD3, SD4)들이 골짜기부(VA1, VA2)들을 우회하도록 배치된 점에서 도 11 및 도 13의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
제2 골짜기부(VA2)는 배치된 위치가 다른 점을 제외하고는 제1 골짜기부(VA1)와 동일한 형상을 가질 수 있다. 제2 골짜기부(VA2)는 비아층(VIA) 및 제1 보호층(PV1)을 관통하며 제1 층간 절연층(IL1) 상면 일부를 노출할 수 있다. 제2 골짜기부(VA2) 내에는 제1 절연층(PAS1), 제3 절연층(PAS3), 제1 캡핑층(CPL1) 및 제2 캡핑층(CPL2)이 배치되며, 이들은 제2 골짜기부(VA2)에 의해 형성된 단차를 따라 배치될 수 있다. 제2 골짜기부(VA2)는 평면도 상 제2 뱅크(BNL2)를 둘러싸도록 배치되며, 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 사이에서 이들과 이격되어 위치할 수 있다.
표시 장치(10_3)는 제2 골짜기부(VA2)가 더 배치됨에 따라, 비표시 영역(NDA) 중 제2 골짜기부(VA2)의 외측, 제1 골짜기부(VA1)와 제2 골짜기부(VA2) 사이, 및 제1 골짜기부(VA1)의 내측에 배치된 배선들은 각 골짜기부(VA1, VA2)들을 우회하여 서로 연결될 수 있다. 예를 들어, 도 11의 실시예와 같이, 제1 배선(SD1)과 제2 배선(SD2)은 제2 도전층으로 이루어진 제1 브릿지 배선(BR1)을 통해 제1 골짜기부(VA1)를 우회하여 연결될 수 있다. 제1 배선(SD1)은 제1 골짜기부(VA1)와 제2 골짜기부(VA2) 사이에 배치되고, 제2 배선(SD2)은 제1 골짜기부(VA1)의 내측에 배치되어 표시 영역(DPA)에 배치된 다른 배선과 연결될 수 있다.
이와 유사하게, 제2 골짜기부(VA2)의 외측에 배치된 제3 배선(SD3)과 제1 골짜기부(VA1)의 내측에 배치된 제4 배선(SD4)은 제1 도전층으로 이루어진 제2 브릿지 배선(BR2)을 통해 서로 연결될 수 있다. 제3 배선(SD3)과 제4 배선(SD4)은 각각 제1 층간 절연층(IL1), 제1 게이트 절연층(GI) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제2 브릿지 배선(BR2)과 접촉할 수 있다. 제2 브릿지 배선(BR2)은 일 방향으로 연장된 형상을 갖고 제1 골짜기부(VA1) 및 제2 골짜기부(VA2)와 두께 방향으로 중첩하도록 형성될 수 있다. 제3 배선(SD3)과 제4 배선(SD4)은 제1 층간 절연층(IL1) 하부의 도전층에 배치된 브릿지 배선을 통해 제1 골짜기부(VA1) 및 제2 골짜기부(VA2)를 우회하여 서로 연결될 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들 및 컬러 필터층을 나타내는 단면도이다. 도 19는 도 18의 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 상부 흡광 부재(UBM)가 생략되고 컬러 패턴(CP)이 배치될 수 있다. 본 실시예는 상부 흡광 부재(UBM)가 컬러 패턴(CP)으로 대체된 점에서 도 17의 실시예와 차이가 있다.
컬러 패턴(CP)은 도 17의 상부 흡광 부재(UBM)와 실질적으로 동일한 격자형 패턴으로 형성될 수 있다. 다만, 컬러 패턴(CP)은 제3 컬러 필터층(CFL3)과 동일한 재료를 포함하여 제3 컬러 필터층(CFL3)과 일체화되어 형성될 수 있다. 제3 서브 화소(SPX3)의 차광 영역(BA)에는 실질적으로 제3 컬러 필터층(CFL3)의 재료가 더 큰 폭으로 형성되어 제2 캡핑층(CPL2) 상에 배치될 수 있다.
제1 서브 화소(SPX1)의 제1 투광 영역(TA1) 및 제2 서브 화소(SPX2)의 제2 투광 영역(TA2)에 인접한 차광 영역(BA)에는 컬러 패턴(CP) 상에 제1 컬러 필터층(CFL1) 및 제2 컬러 필터층(CFL2) 중 적어도 어느 하나가 부분적으로 배치될 수 있다. 제1 컬러 필터층(CFL1) 및 제2 컬러 필터층(CFL2)은 각각 제3 컬러 필터층(CFL3)과 다른 색의 염료를 포함함에 따라, 이들이 적층된 부분에서는 광의 투과가 차단될 수 있다. 또한, 제3 컬러 필터층(CFL3)이 청색의 색료를 포함한 실시예에서, 차광 영역(BA)을 투과한 외광 또는 반사광은 청색 파장대역을 가질 수 있다. 사용자의 눈이 인식하는 색상별 민감도(eye color sensibility)는 광의 색상에 따라 다른데, 청색 파장대역의 광은 녹색 파장대역의 광 및 적색 파장대역의 광보다 사용자에게 보다 덜 민감하게 인식될 수 있다. 차광 영역(BA)에서 상부 흡광 부재(UBM)가 생략되고 컬러 패턴(CP)이 배치됨으로써, 광의 투과를 차단함과 동시에 사용자는 반사광을 상대적으로 덜 민감하게 인식할 수 있고, 표시 장치(10_3)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다.
비표시 영역(NDA)의 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에 배치되는 상부 구조물(US_3)은 컬러 패턴(CP)과 동일한 재료를 포함할 수 있다. 상부 구조물(US_3)은 컬러 패턴(CP)과 동일한 공정에서 형성되고, 제3 컬러 필터층(CFL3)과 동일한 재료를 포함할 수 있다. 상부 구조물(US_3)은 오버코트층(OC)의 넘침을 방지하는 구조물로서, 구조적 특징이 유지된다면 그 재료는 달라질 수 있다. 본 실시예의 표시 장치(10_3)는 차광 영역(BA)에 배치되는 컬러 패턴(CP)을 포함함에 따라, 상부 구조물(US_3)의 재료도 도 18의 실시예와 달라질 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 컬러 제어 구조물들 및 컬러 필터층을 나타내는 단면도이다.
도 20을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 하나의 컬러 패턴(CP)이 복수의 컬러 패턴(CP1, CP2, CP3)으로 대체될 수 있다. 본 실시예는 컬러 패턴(CP)이 제1 내지 제3 컬러 필터층(CFL1, CFL2, CFL3)과 동일한 재료를 포함하는 컬러 패턴(CP1, CP2, CP3)들이 적층된 구조로 형성된 점에서 도 18의 실시예와 차이가 있다.
제1 컬러 패턴(CP1)은 제1 컬러 필터층(CFL1)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제1 컬러 패턴(CP1)은 차광 영역(BA)에서 제2 캡핑층(CPL2) 상에 직접 배치될 수 있으며, 제1 서브 화소(SPX1)의 제1 투광 영역(TA1)과 인접한 차광 영역(BA)에서는 제1 컬러 필터층(CFL1)과 일체화될 수 있다.
제2 컬러 패턴(CP2)은 제2 컬러 필터층(CFL2)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제2 컬러 패턴(CP2)은 차광 영역(BA)에서 제2 컬러 패턴(CP2) 상에 직접 배치될 수 있으며, 제2 서브 화소(SPX2)의 제2 투광 영역(TA2)과 인접한 차광 영역(BA)에서는 제2 컬러 필터층(CFL2)과 일체화될 수 있다. 이와 유사하게, 제3 컬러 패턴(CP3)은 제3 컬러 필터층(CFL3)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제3 컬러 패턴(CP3)은 차광 영역(BA)에서 제2 컬러 패턴(CP2) 상에 직접 배치될 수 있으며, 제3 서브 화소(SPX3)의 제3 투광 영역(TA3)과 인접한 차광 영역(BA)에서는 제3 컬러 필터층(CFL3)과 일체화될 수 있다.
본 실시예에 따른 표시 장치(10_4)는 복수의 컬러 패턴(CP1, CP2, CP3)들이 적층된 구조를 갖고 도 18의 상부 흡광 부재(UBM)와 동일한 역할을 수행함에 따라, 서로 다른 색재를 포함한 재료에 의해 이웃한 영역 간의 혼색을 방지할 수 있다.
도 21은 다른 실시예에 따른 표시 장치에서 표시 영역과 비표시 영역의 경계를 가로지르는 단면을 나타내는 도면이다.
도 21을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 표시 영역(DPA)의 최외곽부에 배치된 복수의 더미 화소(DPX)들과, 더미 화소(DPX)와 서브 화소(SPXn)의 경계 및 표시 영역(DPA)과 비표시 영역(NDA)의 경계에 배치된 제5 뱅크(BNL5)를 더 포함할 수 있다.
더미 화소(DPX)는 표시 영역(DPA)의 서브 화소(SPXn)와 실질적으로 동일한 구조를 가질 수 있다. 다만, 더미 화소(DPX)에는 전극(RME)들 상에 발광 소자(ED)가 배치되지 않으므로, 전기 신호가 인가되더라도 광이 출사되지 않는 화소일 수 있다. 더미 화소(DPX)는 구획된 영역 상 표시 영역(DPA) 내에 배치되나, 광이 출사되지 않는 화소로 상부 흡광 부재(UBM)의 하부에 배치될 수 있다. 표시 장치(10_5)의 제조 공정 중, 표시 영역(DPA)에 수행되는 패터닝 공정은 위치에 무관하게 각 서브 화소(SPXn)들이 동일한 구조를 갖도록 균일하게 진행될 필요가 있다. 다만, 표시 영역(DPA)의 최외곽부는 패터닝 공정이 수행되는 영역과 그렇지 않는 영역의 경계에 위치함에 따라, 표시 영역(DPA)의 내측에 비하여 공정 오차가 발생할 가능성이 있다. 표시 영역(DPA)의 최외곽부에 위치한 서브 화소(SPXn)들이 패터닝 공정의 오차에 따라 화소 간 편차가 발생할 수 있으므로, 이를 방지하기 위해 표시 영역(DPA)의 최외곽부에는 발광 소자(ED)들이 배치되지 않는 더미 화소(DPX)들이 배치될 수 있다.
더미 화소(DPX)는 발광 소자(ED)들을 제외하고 내측에 위치한 서브 화소(SPXn)들과 동일하게 돌출 패턴(BP), 전극(RME), 절연층(PAS1, PAS2, PAS3)들, 및 연결 전극(CNE)들이 배치될 수 있다. 또한, 더미 화소(DPX)에 배치되는 제2 절연층(PAS2)은 내측 서브 화소(SPXn)들과 다른 패턴 형상을 가질 수 있다. 제2 절연층(PAS2)은 더미 화소(DPX)의 중심을 기준으로 내측에는 일부 패턴이 돌출 패턴(BP) 및 서브 뱅크(SB) 상에 배치되나, 더미 화소(DPX)의 중심을 기준으로 외측에는 패턴이 남지 않을 수 있다. 반면, 제1 절연층(PAS1) 및 제3 절연층(PAS3)은 표시 영역(DPA)으로부터 비표시 영역(NDA)까지 연장되어 배치될 수 있다.
또한, 컬러 제어 구조물(TPL, WCL1, WCL2)들 및 컬러 필터층(CFL)은 더미 화소(DPX) 상에 배치되지 않을 수 있다. 더미 화소(DPX)에는 발광 소자(ED)들이 배치되지 않으므로, 광의 파장을 변환시키는 컬러 제어 구조물(TPL, WCL1, WCL2)과 컬러 필터층(CFL)은 더미 화소(DPX) 상에 배치되지 않으며, 상부 흡광 부재(UBM)가 그 자리를 대신할 수 있다.
한편, 더미 화소(DPX)와 서브 화소(SPXn)의 경계에는 제1 뱅크(BNL1)가 배치되고, 표시 영역(DPA)의 최외곽부에는 더미 화소(DPX)들 및 그 내측 영역을 둘러싸는 제5 뱅크(BNL5)가 배치될 수 있다. 제5 뱅크(BNL5)는 표시 영역(DPA)을 둘러싸며 비표시 영역(NDA)과의 경계에 배치됨과 동시에, 봉지 구조물의 저굴절층(LRL)이 비표시 영역(NDA)에서 넘치는 것을 방지할 수 있다. 제5 뱅크(BNL5)는 서브 화소(SPXn)들의 경계에 배치된 제1 뱅크(BNL1)와 동일한 공정에서 형성될 수 있다. 다만, 제5 뱅크(BNL5)는 제1 뱅크(BNL1)와 달리, 제2 뱅크(BNL2)와 동일한 유기 물질 넘침 방지 역할을 수행할 수 있다. 본 실시예는 서브 화소(SPXn)의 외측에 배치된 제1 뱅크(BNL1)와 제1 골짜기부(VA1) 사이에 배치된 더미 화소(DPX) 및 표시 영역(DPA)의 외측에 배치된 제5 뱅크(BNL5)를 더 포함하여, 패터닝 공정에서 서브 화소(SPXn)들 간의 균일성을 향상시키면서 더미 화소(DPX)에 배치된 제5 뱅크(BNL5)를 유기 물질의 넘침을 방지하는 구조물로 활용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME: 전극
ED: 발광 소자
BP: 돌출 패턴 SB: 서브 뱅크
PAS1: 제1 절연층 PAS2: 제2 절연층
PAS3: 제3 절연층
BNL1: 제1 뱅크 BNL2: 제2 뱅크
BNL3: 제3 뱅크
CPL1: 제1 캡핑층 CPL2: 제2 캡핑층
LRL: 저굴절층
VA1: 제1 골짜기부 VA2: 제2 골짜기부

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판 상에 배치된 제1 보호층;
    상기 제1 보호층 상에 배치된 비아층;
    상기 표시 영역에서 상기 비아층 상에 배치된 복수의 전극들, 및 상기 전극들 상에 배치된 복수의 발광 소자들을 포함하는 복수의 서브 화소들;
    상기 비아층 상에 배치되고, 상기 표시 영역에서 상기 서브 화소들을 둘러싸는 제1 뱅크;
    상기 비아층 상에 배치되고, 상기 비표시 영역에서 상기 제1 뱅크와 이격된 제2 뱅크;
    상기 비아층 상에 배치되고 상기 비표시 영역에서 상기 제2 뱅크와 이격된 제3 뱅크; 및
    상기 비표시 영역에서 상기 제1 뱅크와 상기 제2 뱅크 사이에 배치되고, 상기 비아층 및 상기 제1 보호층을 관통하는 제1 골짜기부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 전극들 상에 배치된 제1 절연층;
    상기 발광 소자들 상에 배치된 제2 절연층; 및
    상기 제1 절연층과 상기 제2 절연층 상에 배치된 제3 절연층을 더 포함하고,
    상기 제1 절연층 및 상기 제3 절연층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치되며,
    상기 제1 뱅크, 상기 제2 뱅크, 및 상기 제3 뱅크는 각각 상기 제3 절연층 상에 직접 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 기판과 상기 제1 보호층 사이에 배치된 제1 층간 절연층을 더 포함하고,
    상기 제1 절연층 및 상기 제3 절연층은 각각 일부분이 상기 제1 골짜기부 내에 배치되고,
    상기 제1 절연층은 상기 제1 골짜기부에 의해 노출된 상기 제1 층간 절연층과 직접 접촉하며,
    상기 제3 절연층은 상기 비표시 영역에서 상기 제1 절연층 상에 직접 배치된 표시 장치.
  4. 제2 항에 있어서,
    상기 서브 화소는 상기 전극 중 어느 하나 및 상기 발광 소자와 접촉하며 상기 제3 절연층 상에 배치된 제1 연결 전극; 및
    상기 전극 중 어느 하나 및 상기 발광 소자와 접촉하며 상기 제3 절연층과 상기 제2 절연층 사이에 배치된 제2 연결 전극을 더 포함하는 표시 장치.
  5. 제2 항에 있어서,
    상기 표시 영역에서 상기 제1 뱅크가 둘러싸는 영역 내에 배치된 복수의 컬러 제어 구조물들;
    상기 컬러 제어 구조물 및 상기 제1 뱅크 상에 배치된 제1 캡핑층;
    상기 제1 캡핑층 상에 배치된 저굴절층; 및
    상기 저굴절층 상에 배치된 제2 캡핑층을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크를 덮도록 배치되고,
    상기 저굴절층은 상기 표시 영역으로부터 상기 제2 뱅크까지 배치되며 적어도 일부분이 상기 제1 골짜기부 내에 배치된 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크 상에서 상기 제3 절연층 상에 직접 배치된 표시 장치.
  8. 제6 항에 있어서,
    상기 제2 캡핑층은 상기 제2 뱅크 및 상기 제3 뱅크 상에서 상기 제1 캡핑층과 직접 접촉하며 배치된 표시 장치.
  9. 제5 항에 있어서,
    상기 제2 캡핑층 상에 배치되며 상기 제1 뱅크와 중첩하는 상부 흡광 부재;
    상기 제2 캡핑층 상에서 상부 흡광 부재가 개구하는 영역에 각각 배치된 복수의 컬러 필터층; 및
    상기 상부 흡광 부재와 상기 컬러 필터층 상에 배치된 오버코트층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 뱅크 및 상기 제3 뱅크 상에 배치된 상부 구조물을 더 포함하고,
    상기 오버코트층은 상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치되되 상기 제2 뱅크 상에 배치된 상기 상부 구조물까지 배치된 표시 장치.
  11. 제5 항에 있어서,
    상기 비표시 영역에서 상기 제2 뱅크와 상기 제3 뱅크 사이에 배치되고, 상기 비아층 및 상기 제1 보호층을 관통하는 제2 골짜기부를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 절연층 및 상기 제3 절연층은 각각 일부분이 상기 제2 골짜기부 내에 배치되고,
    상기 제1 캡핑층 및 상기 제2 캡핑층은 각각 일부분이 상기 제2 골짜기부 내에 배치되며 서로 직접 접촉하는 표시 장치.
  13. 제2 항에 있어서,
    상기 제1 뱅크와 상기 제1 골짜기부 사이에서 상기 제3 절연층 상에 직접 배치된 복수의 제4 뱅크들을 더 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 표시 영역에서 최외곽에 배치된 복수의 상기 서브 화소들을 둘러싸며, 상기 전극들이 배치된 복수의 더미 화소들; 및
    상기 표시 영역과 상기 비표시 영역의 경계에서 상기 더미 화소들을 둘러싸도록 배치된 제5 뱅크를 더 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 기판과 상기 제1 보호층 사이에 배치된 제1 층간 절연층;
    상기 제1 골짜기부의 외측에서 상기 제1 층간 절연층과 상기 제1 보호층 사이에 배치된 제1 배선;
    상기 제1 골짜기부의 내측에서 상기 제1 층간 절연층과 상기 제1 보호층 사이에 배치된 제2 배선; 및
    상기 제1 층간 절연층과 상기 제1 기판 사이에 배치되고 상기 제1 골짜기부와 두께 방향으로 중첩하는 제1 브릿지 배선을 더 포함하고,
    상기 제1 배선 및 상기 제2 배선은 각각 상기 제1 층간 절연층을 관통하는 컨택홀을 통해 상기 제1 배선 및 상기 제2 배선과 접촉하는 표시 장치.
  16. 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역;
    상기 표시 영역에 배치되고, 제1 방향, 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 서브 화소들로서, 제1 전극, 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하는 서브 화소들;
    상기 표시 영역 및 상기 비표시 영역에 배치되고, 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층;
    상기 표시 영역에서 상기 서브 화소들을 둘러싸도록 배치된 제1 뱅크;
    상기 비표시 영역에서 상기 제1 뱅크와 이격되어 상기 제1 뱅크를 둘러싸도록 배치된 제1 골짜기부;
    상기 비표시 영역에서 상기 제1 골짜기부와 이격되어 상기 제1 골짜기부를 둘러싸도록 배치된 제2 뱅크; 및
    상기 비표시 영역에서 상기 제2 뱅크와 이격되어 상기 제2 뱅크를 둘러싸도록 배치된 제3 뱅크를 포함하고,
    상기 제1 뱅크, 상기 제2 뱅크 및 상기 제3 뱅크는 양각 패턴 형상을 갖고 상기 제1 절연층 상에 배치되며,
    상기 제1 골짜기부는 음각 패턴 형상을 갖고 상기 제1 절연층의 일부분이 내부에 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 뱅크와 상기 제1 골짜기부 사이에서 양각 패턴 형상을 갖고 상기 제1 절연층 상에 직접 배치된 복수의 제4 뱅크들을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제4 뱅크들은 일 방향으로 연장된 형상을 갖고 서로 상기 제1 방향 및 상기 제2 방향으로 이격되어 배치된 표시 장치.
  19. 제18 항에 있어서,
    상기 제4 뱅크들은 상기 일 방향으로 연장된 길이가 다른 상기 제4 뱅크와 상기 일 방향으로 이격된 간격보다 큰 표시 장치.
  20. 제16 항에 있어서,
    상기 비표시 영역에서 음각 패턴 형성을 갖고 상기 제2 뱅크와 상기 제3 뱅크 사이에 배치된 제2 골짜기부를 더 포함하고,
    상기 제1 절연층은 일부분이 상기 제2 골짜기부 내에 배치된 표시 장치.
KR1020210005326A 2021-01-14 2021-01-14 표시 장치 KR20220103233A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210005326A KR20220103233A (ko) 2021-01-14 2021-01-14 표시 장치
US17/463,975 US20220223664A1 (en) 2021-01-14 2021-09-01 Display device
PCT/KR2022/000643 WO2022154517A1 (ko) 2021-01-14 2022-01-13 표시 장치
CN202280007470.3A CN116569337A (zh) 2021-01-14 2022-01-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210005326A KR20220103233A (ko) 2021-01-14 2021-01-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20220103233A true KR20220103233A (ko) 2022-07-22

Family

ID=82322095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210005326A KR20220103233A (ko) 2021-01-14 2021-01-14 표시 장치

Country Status (4)

Country Link
US (1) US20220223664A1 (ko)
KR (1) KR20220103233A (ko)
CN (1) CN116569337A (ko)
WO (1) WO2022154517A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027935A (ko) * 2022-08-23 2024-03-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20240031524A (ko) * 2022-08-30 2024-03-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391361B1 (ko) * 2015-01-14 2022-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200075493A (ko) * 2018-12-18 2020-06-26 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
CN116569337A (zh) 2023-08-08
US20220223664A1 (en) 2022-07-14
WO2022154517A1 (ko) 2022-07-21

Similar Documents

Publication Publication Date Title
KR20220103233A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
KR20220067555A (ko) 표시 장치
KR20220014470A (ko) 표시 장치
US20220140000A1 (en) Display device
KR20220099145A (ko) 표시 장치
KR20230087673A (ko) 표시 장치
KR20220031786A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
US20230275196A1 (en) Display device
EP4181221A1 (en) Display device
KR20230092041A (ko) 표시 장치
KR20230017376A (ko) 표시 장치
US20240014363A1 (en) Display device
KR20220146725A (ko) 표시 장치
KR20230128174A (ko) 표시 장치
KR20240005273A (ko) 표시 장치
KR20230123051A (ko) 표시 장치
KR20220062150A (ko) 표시 장치
KR20220168606A (ko) 표시 장치
KR20220112316A (ko) 표시 장치
KR20230136788A (ko) 표시 장치
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
KR20230013657A (ko) 표시 장치
KR20230168227A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination