KR102541260B1 - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR102541260B1
KR102541260B1 KR1020180161079A KR20180161079A KR102541260B1 KR 102541260 B1 KR102541260 B1 KR 102541260B1 KR 1020180161079 A KR1020180161079 A KR 1020180161079A KR 20180161079 A KR20180161079 A KR 20180161079A KR 102541260 B1 KR102541260 B1 KR 102541260B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
disposed
sub
Prior art date
Application number
KR1020180161079A
Other languages
English (en)
Other versions
KR20200073340A (ko
Inventor
공태진
김명희
이희근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180161079A priority Critical patent/KR102541260B1/ko
Priority to US17/413,324 priority patent/US11855053B2/en
Priority to CN201980082200.7A priority patent/CN113228283A/zh
Priority to EP19896415.7A priority patent/EP3896734A4/en
Priority to PCT/KR2019/007162 priority patent/WO2020122337A1/ko
Publication of KR20200073340A publication Critical patent/KR20200073340A/ko
Application granted granted Critical
Publication of KR102541260B1 publication Critical patent/KR102541260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명 실시 예의 표시 장치는 표시 영역 및 비 표시 영역을 포함한 베이스층; 및 상기 표시 영역에 제공되며 복수의 서브 화소들을 각각 구비한 복수의 화소들을 포함하고, 각 서브 화소는 화소 회로층 및 상기 화소 회로층 상에 배치되는 표시 소자층을 포함하고, 상기 표시 소자층은, 각 서브 화소 내에 배치된 격벽; 인접한 상기 서브 화소들 사이에 배치된 뱅크; 상기 격벽 상에 배치되며, 서로 이격되도록 제공된 제 1 전극과 제 2 전극; 상기 뱅크 상에 배치된 반사 패턴; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되어 광을 방출하는 적어도 하나의 발광 소자를 포함한다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE HAVING THE SAME, AND FABRICATING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 초소형의 발광 소자를 포함하는 표시 장치 및 그의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode)는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 발광 다이오드를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 예를 들어 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 크기나 나노 크기 정도로 작은 초소형의 발광 다이오드를 제작하는 기술이 개발되고 있다.
본 발명은 광 효율이 향상된 표시 장치 및 그의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 실시 예의 표시 장치는 표시 영역 및 비 표시 영역을 포함한 베이스층; 및 상기 표시 영역에 제공되며 복수의 서브 화소들을 각각 구비한 복수의 화소들을 포함하고, 각 서브 화소는 화소 회로층 및 상기 화소 회로층 상에 배치되는 표시 소자층을 포함하고, 상기 표시 소자층은, 각 서브 화소 내에 배치된 격벽; 인접한 상기 서브 화소들 사이에 배치된 뱅크; 상기 격벽 상에 배치되며, 서로 이격되도록 제공된 제 1 전극과 제 2 전극; 상기 뱅크 상에 배치된 반사 패턴; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되어 광을 방출하는 적어도 하나의 발광 소자를 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 반사 패턴은 상기 뱅크의 상부면 및 측면을 감싸는 구조이다.
실시 예에 따른 표시 장치에 있어서, 상기 격벽은 상기 뱅크와 상기 발광 소자 사이에 배치된다.
실시 예에 따른 표시 장치에 있어서, 상기 뱅크와 상기 격벽은 동일 층 상에 제공되는 동일 물질을 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 격벽과 상기 뱅크는 서로 다른 층에 배치된다.
실시 예에 따른 표시 장치에 있어서, 상기 제 1 전극 및 상기 제 2 전극은 상기 반사 패턴과 동일층 상에 제공되는 동일한 물질을 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 제 1 전극 및 상기 제 2 전극은 상기 반사 패턴과 상이한 층에 배치된다.
실시 예에 따른 표시 장치에 있어서, 상기 화소 회로층은 상기 베이스층 상에 배치된 적어도 하나의 트랜지스터; 및 상기 트랜지스터 상에 제공된 보호층을 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 보호층은 상기 격벽 및 상기 뱅크와 일체형으로 형성된다.
실시 예에 따른 표시 장치에 있어서, 상기 서브 화소는 상기 뱅크에 의해 정의된 공간 내에 배치되어 상기 광을 특정 색의 광으로 변환하는 컬러 변환 입자들을 포함하는 광 변환 패턴층을 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 표시 영역과 중첩되도록 상기 광 변환 패턴층 상에 배치된 캐핑층을 포함한다.
실시 예에 따른 표시 장치에 있어서, 상기 광 변환 패턴층은 컬러 필터를 더 포함한다.
본 발명의 실시 예의 표시 장치의 제조 방법은 복수의 서브 화소들을 포함한 베이스층을 제공하는 단계; 및 상기 베이스층 상에 화소 회로층 및 상기 화소 회로층 상에 표시 소자층을 형성하는 단계를 포함하고, 상기 표시 소자층을 형성하는 단계는, 각 서브 화소 내에 격벽을 형성하는 단계; 인접한 상기 서브 화소들 사이에 뱅크를 형성하는 단계; 상기 격벽 상에서 서로 이격되는 제 1 전극과 제 2 전극을 형성하는 단계; 상기 뱅크 상에 반사 패턴을 형성하는 단계; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되어, 광을 방출하는 적어도 하나의 발광 소자를 형성하는 단계를 포함한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 반사 패턴을 형성하는 단계는, 상기 반사 패턴을 상기 뱅크의 상부면 및 측면을 감싸도록 형성한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 격벽과 상기 뱅크를 동일한 공정으로 동일 층에 형성한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 격벽과 상기 뱅크를 서로 다른 공정으로 서로 다른 층에 형성한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 제 1 전극과 상기 제 2 전극을 상기 반사 패턴과 동일한 공정으로 동일 층에 형성한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 제 1 전극 및 상기 제 2 전극을 상기 반사 패턴과 서로 다른 공정으로 서로 다른 층에 형성한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 적어도 하나의 발광 소자를 형성하는 단계는, 상기 제 1 전극과 상기 제 2 전극 각각에 대응하는 정렬 전압을 인가하여 상기 제 1 전극과 상기 제 2 전극 사이에 적어도 하나의 발광 소자를 정렬하는 단계를 포함한다.
실시 예에 따른 표시 장치의 제조 방법에 있어서, 상기 서브 화소 내의 상기 뱅크에 의해 정의된 공간에 상기 광을 특정 색의 광으로 변환하는 컬러 변환 입자들을 포함하는 광 변환 패턴층을 형성하는 단계를 더 포함한다.
본 발명의 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 뱅크 상에 배치된 반사 패턴을 통해 발광 소자에서 방출되는 광을 캐핑층 방향으로 반사시킬 수 있다. 이에 따라, 광 효율이 향상될 수 있다.
둘째, 베이스층 상에 화소 회로층, 표시 소자층 및 광 변환 패턴층이 모두 배치됨으로써, 발광 소자에서 방출되는 광이 캐핑층을 통해 외부로 방출되기까지의 광 경로가 짧아져, 광 손실을 최소화할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치를 도시한 것으로, 도 1에 도시된 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 3a 내지 도 3d는 도 2의 표시 장치의 단위 발광 영역을 다양한 실시 예에 따라 나타낸 회로도들이다.
도 4a는 도 2에 도시된 화소들 중 하나의 화소에 포함된 제 1 내지 제 3 서브 화소를 개략적으로 도시한 평면도이다.
도 4b는 뱅크와 반사 패턴을 도시한 도 4a의 도면이다.
도 5는 도 4a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예에 따른 표시 장치를 개략적으로 도시한 것으로, 도 4a의 Ⅰ-Ⅰ'에 대응되는 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 표시 장치를 도시한 것으로, 도 5a의 표시 장치에 광 변환 패턴층이 결합된 형태를 나타낸 개략적인 단면도이다.
도 8a 내지 도 8k는 도 5의 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 9a 및 도 9b는 본 발명의 또 다른 실시 예에 따른 표시 장치를 도시한 단면도로, 도 4a의 Ⅰ-Ⅰ'에 대응되는 단면도이다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 나타내는 사시도이다.
도 1과 같이, 본 발명의 일 실시 예에 의한 발광 소자(LD)는 제 1 도전성 반도체층(11), 제 2 도전성 반도체층(13) 및 제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13) 사이에 배치된 활성층(12)을 포함할 수 있다.
예를 들어, 발광 소자(LD)는 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13)이 순차적으로 적층된 구조일 수 있다. 상기와 같은 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 막대 형상이라 함은 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄한다.
발광 소자(LD)는 발광 소자(LD)의 길이(L) 방향을 따라 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13)이 차례로 적층된 막대 형상으로, 활성층(12)을 기준으로 일측 단부와 타측 단부를 가질 수 있다. 발광 적층 소자(LD)의 일측 단부에는 제 1, 제 2 도전성 반도체층(11, 13) 중 하나가 배치되고, 타측 단부에는 제 1, 제 2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
이러한 발광 소자(LD)는 예를 들어 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 다만, 본 발명의 일 실시 예에 의한 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제 1 도전성 반도체층(11)은 예를 들어 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 상기 제 1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제 1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제 1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제 1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제 1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시 예에 따르면, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 예를 들어, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음을 물론이다.
발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
제 2 도전성 반도체층(13)은 활성층(12) 상에 제공되며, 제 1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제 2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제 2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제 2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제 2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제 2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시 예에 따르면, 발광 소자(LD)는 상술한 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다. 예를 들어, 제 2 도전성 반도체층(13) 상에 배치된 전극층을 더 포함할 수 있다.
또한, 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시 예에 따르면 절연성 피막(14)은 생략될 수도 있으며, 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 절연성 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다. 설명의 편의를 위해, 도 1에서는 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 발광 소자(LD)는 원 기둥의 측면이 모두 절연성 피막(14)으로 둘러싸일 수 있다.
절연성 피막(14)은 제 1 도전성 반도체층(11), 활성층(12) 및/또는 제 2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 예를 들어, 절연성 피막(14)은 적어도 활성층(12)의 외주면을 감싸도록 제공될 수 있다.
본 발명의 일 실시 예에 따르면, 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연성 피막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제 1 및/또는 제 2 전극과 단락되는 것을 방지할 수 있다.
또한, 절연성 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 발광 소자(LD)들이 밀접하여 배치되는 경우, 절연성 피막(14)은 서로 인접한 발광 소자(LD)들 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는 다양한 표시 장치의 발광원으로 이용될 수 있다. 예를 들어, 조명 장치나 자발광 표시 장치로 이용될 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명 실시 예의 발광 소자(LD)를 구비하는 표시 장치를 구체적으로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치를 도시한 것으로, 도 1에 도시된 발광 소자를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 2에 있어서, 편의를 위하여 영상이 표시되는 표시 영역(DA)을 중심으로 표시 장치의 구조를 간략하게 도시하였다. 다만, 실시 예에 따라 도시되지 않은 적어도 하나의 구동 회로부(예를 들어, 주사 구동부 및 데이터 구동부) 및/또는 복수의 신호 배선들이 표시 장치에 더 배치될 수도 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 베이스층(BSL), 베이스층(BSL) 상에 제공되며 적어도 하나의 발광 소자(LD)를 포함하는 복수의 화소(PXL)들, 베이스층(BSL) 상에 제공되며 화소(PXL)들을 구동하는 구동부(미도시) 및 화소(PXL)들과 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형 표시 장치와 액티브 매트릭스형 표시 장치로 분류될 수 있다. 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소(PXL)들 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
최근 해상도, 콘트라스트, 동작 속도의 관점에서 각 화소(PXL)마다 선택하여 점등하는 액티브 매트릭스형 표시 장치가 주류가 되고 있으나 본 발명이 이에 한정되는 것은 아니며 화소(PXL) 그룹별로 점등이 수행되는 패시브 매트릭스형 표시 장치 또한 발광 소자(LD)를 구동하기 위한 구성 요소(예를 들어, 제 1, 제 2 전극 등)을 사용할 수 있다.
베이스층(BSL)은 표시 장치의 기판으로, 표시 영역(DA) 및 비 표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하는 화소(PXL)들이 제공되는 영역일 수 있다. 비 표시 영역(NDA)은 화소(PXL)들을 구동하기 위한 구동부 및 화소(PXL)들과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
도면에서는 표시 영역(DA)이 표시 장치의 중앙 영역에 배치되고, 비 표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 장치의 가장 자리 영역에 배치된 것을 도시하였으나, 이에 한정하지 않고 위치는 변경될 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 비 표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 도면에서는 비 표시 영역(NDA)이 표시 영역(DA)을 둘러싸는 구조를 도시하였으나, 이에 한정하지 않는다.
베이스층(BSL)은 경성 기판 또는 가요성 기판일 수 있으며, 이에 한정하지 않는다. 예를 들어, 베이스층(BSL)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 베이스층(BSL)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 또한, 베이스층(BSL)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
화소(PXL)들은 베이스층(BSL) 상의 표시 영역(DA) 내에 제공될 수 있다. 화소(PXL)들 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다.
화소(PXL)들 각각은 스캔 신호 및 데이터 신호에 의해 구동되는 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 마이크로 크기 혹은 나노 크기 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자(LD)들과 서로 병렬로 연결될 수 있다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
또한, 화소(PXL)들 각각은 복수의 서브 화소(SP1, SP2, SP3)들을 포함할 수 있다. 예를 들어, 각 화소(PXL)는 서로 다른 색의 광을 방출하는 제 1 서브 화소(SP1), 제 2 서브 화소(SP2) 및 제 3 서브 화소(SP3)를 포함할 수 있다. 예를 들어, 제 1 서브 화소(SP1)는 적색의 광을 방출하는 적색 서브 화소일 수 있고, 제 2 서브 화소(SP2)는 녹색의 광을 방출하는 녹색 서브 화소일 수 있으며, 제 3 서브 화소(SP3)는 청색의 광을 방출하는 청색 서브 화소일 수 있다. 그러나, 각 화소(PXL)를 구성하는 서브 화소들의 색상, 종류 및/또는 개수 등은 이에 한정하지 않는다.
또한, 도 2에서는 표시 영역(DA)에서 화소(PXL)들이 제 1 방향(DR1) 및 제 1 방향(DR1)과 상이한 제 2 방향(DR2)을 따라 매트릭스 형태로 배치된 것을 도시하였으나, 화소(PXL)들의 배치는 이에 한정하지 않고 다양하게 배치 가능하다. 또한, 각 화소(PXL)들의 복수의 서브 화소들의 배치 역시 다양하게 변경 가능하다.
구동부는 배선부를 통해 각 화소(PXL)에 구동 신호를 제공하여 각 화소(PXL)의 구동을 제어할 수 있다. 도 2에서는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부, 발광 제어 라인을 통해 화소(PXL)들에 발광 제어 신호를 제공하는 발광 구동부및 데이터 라인을 통해 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부 및 타이밍 제어부를 포함할 수 있다. 타이밍 제어부는 스캔 구동부, 발광 구동부및 데이터 구동부를 제어할 수 있다.
도 3a 내지 도 3d는 도 2의 표시 장치의 단위 발광 영역을 다양한 실시 예에 따라 나타낸 회로도들이다.
도 3a 내지 도 3d에 있어서, 제 1 내지 제 3 서브 화소 각각은 능동형 화소로 구성될 수 있다. 다만, 제 1 내지 제 3 서브 화소 각각의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 제 1 내지 제 3 서브 화소 각각은 현재 공지된 다양한 구조의 수동형 또는 능동형 표시 장치의 화소로 구성될 수도 있다.
또한, 도 3a 내지 도 3d에 있어서, 제 1 내지 제 3 서브 화소는 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 이하에서는, 편의를 위하여 제 1 내지 제 3 서브 화소 중 제 1 서브 화소를 대표하여 설명하기로 한다.
먼저, 도 1, 도 2 및 도 3a를 참조하면, 제 1 서브 화소(SP1)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 영역(EMA)과 발광 영역(EMA)을 구동하기 위한 화소 구동 회로(144)를 포함할 수 있다.
발광 영역(EMA)은 제 1 구동 전원(VDD)과 제 2 구동 전원(VSS) 사이에 병렬로 연결된 복수의 발광 소자(LD)들을 포함할 수 있다. 여기서, 제 1 구동 전원(VDD)과 제 2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 예를 들어, 제 1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제 2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이 때, 제 1 및 제 2 구동 전원(VDD, VSS)의 전위 차는 제 1 서브 화소(SP1)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다.
발광 소자(LD)들 각각의 제 1 전극(예를 들어, 애노드 전극)은 화소 구동 회로(144)를 경유하여 제 1 구동 전원(VDD)에 접속되고, 발광 소자(LD)들 각각의 제 2 전극(예를 들어, 캐소드 전극)은 제 2 구동 전원(VSS)에 접속될 수 있다. 그리고, 발광 소자(LD)들 각각은 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a 내지 도 3d에 발광 소자(LD)들이 제 1 및 제 2 구동 전원(VDD, VSS) 사이에서 서로 동일한 방향(예를 들어, 순방향)으로 병렬 연결된 것을 도시하였으나, 이에 한정하지 않는다. 예를 들어, 발광 소자(LD)들 중 일부는 제 1 및 제 2 구동 전원(VDD, VSS)의 사이에 순방향으로 연결되고, 다른 일부는 역방향으로 연결될 수 있다.
또한, 제 1 및 제 2 구동 전원(VDD, VSS) 중 하나는 교류 전압의 형태로 공급될 수 있다. 이 경우, 발광 소자(LD)들은 연결 방향이 동일한 그룹 별로 교번적으로 발광할 수 있다. 또한, 제 1 서브 화소(SP1)가 단일의 발광 소자(LD)만을 포함할 수도 있다.
화소 구동 회로(144)는 제 1 및 제 2 트랜지스터(T1, T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(144)의 구조가 도 3a에 도시된 실시 예에 한정되지는 않는다.
제 1 트랜지스터(T1; 스위칭 트랜지스터)의 제 1 전극은 데이터 라인(Dj)에 접속되고, 제 2 전극은 제 1 노드(N1)에 접속된다. 여기서, 제 1 트랜지스터(T1)의 제 1 전극과 제 2 전극은 서로 다른 전극이며, 제 1 전극이 소스 전극이면 제 2 전극은 드레인 전극일 수 있다. 그리고, 제 1 트랜지스터(T1)의 게이트 전극은 스캔 라인(Si)에 접속된다.
상기와 같은 제 1 트랜지스터(T1)는 스캔 라인(Si)으로부터 제 1 트랜지스터(T1)가 턴-온될 수 있는 전압(예를 들어, 로우 전압)의 스캔신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제 1 노드(N1)를 전기적으로 연결한다. 이 때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제 1 노드(N1)로 데이터 신호가 전달된다. 제 1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제 2 트랜지스터(T2; 구동 트랜지스터)의 제 1 전극은 제 1 구동 전원(VDD)에 접속되고, 제 2 트랜지스터(T2; 구동 트랜지스터)의 제 2 전극은 발광 소자(LD)들 각각의 제 1 전극에 전기적으로 연결된다. 제 2 트랜지스터(T2)의 게이트 전극은 제 1 노드(N1)에 접속된다. 이와 같은 제 2 트랜지스터(T2)는 제 1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제 1 구동 전원(VDD)에 접속되고, 다른 전극은 제 1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제 1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 3a에서는 데이터 신호를 제 1 서브 화소(SP1) 내부로 전달하기 위한 제 1 트랜지스터(T1)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)들로 공급하기 위한 제 2 트랜지스터(T2)를 포함한 비교적 단순한 구조의 화소 구동 회로(144)를 도시하였다.
그러나, 본 발명이 이에 한정되는 것은 아니며 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 예를 들어, 화소 구동 회로(144)는 제 2 트랜지스터(T2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제 1 노드(N1)를 초기화하기 위한 트랜지스터 소자 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제 1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있다.
또한, 도 3a에서는 화소 구동 회로(144)에 포함되는 트랜지스터들, 예를 들어 제 1, 제 2 트랜지스터(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 트랜지스터들의 타입은 이에 한정하지 않는다. 예를 들어, 화소 구동 회로(144)에 포함되는 제 1, 제 2 트랜지스터(T1, T2) 중 적어도 하나는 N타입의 트랜지스터일 수도 있다.
화소 구동 회로(144)는 도 3b에 도시된 바와 같이, 제 1, 제 2 트랜지스터(T1, T2) 이외에 제 3 트랜지스터(T3)를 더 포함할 수 있다. 제 3 트랜지스터(T3)는 j번째 데이터 라인(Dj)과 발광 소자(LD)들 각각의 애노드 전극 사이에 연결될 수 있다. 제 3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결되어, 상기 제어 라인(CLi)으로 제어 신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프될 수 있다.
편의를 위하여, 도 3b에서는 제 1 내지 제 3 트랜지스터(T1 내지 T3) 모두를 P타입의 트랜지스터로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소 구동 회로(144)에 포함되는 제 1 내지 제 3 트랜지스터(T1 내지 T3)들 중 적어도 하나가 N타입의 트랜지스터로 변경되거나 제 1 내지 제 3 트랜지스터(T1 내지 T3)들 전부가 N타입의 트랜지스터일 수 있다.
다음으로, 도 1, 도 2 및 도 3c를 참조하면, 제 1, 제 2 트랜지스터(T1, T2)들은 N타입의 트랜지스터일 수 있다. 도 3c에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
그리고, 도 1, 도 2 및 도 3d를 참조하면, 화소 구동 회로(144)는 제 1 서브 화소(SP1)의 스캔 라인(Si) 및 데이터 라인(Dj)에 연결될 수 있다. 예를 들어, 제 1 서브 화소(SP1)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 경우, 제 1 서브 화소(SP1)의 화소 구동 회로(144)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 연결될 수 있다.
또한, 화소 구동 회로(144)는 적어도 하나의 다른 스캔 라인에 더 연결될 수도 있다. 예를 들어, 표시 영역(DA)의 i번째 행에 배치된 제 1 서브 화소(SP1)는 i-1번째 스캔 라인(Si-1) 및/또는 i+1번째 스캔 라인(Si+1)에 더 연결될 수 있다.
그리고, 화소 구동 회로(144)는 제 1 및 제 2 구동 전원(VDD, VSS) 외에도 제 3의 전원에 더 연결될 수 있다. 예를 들어, 화소 구동 회로(144)는 초기화 전원(Vint)에도 연결될 수 있다.
화소 구동 회로(144)는 제 1 내지 제 7 트랜지스터(T1 내지 T7)와 스토리지 커패시터(Cst)를 포함할 수 있다.
제 1 트랜지스터(T1; 구동 트랜지스터)의 일 전극, 예를 들어, 소스 전극은 제 5 트랜지스터(T5)를 경유하여 제 1 구동 전원(VDD)에 접속되고, 다른 일 전극, 예를 들어, 드레인 전극은 제 6 트랜지스터(T6)를 경유하여 발광 소자(LD)들의 일측 단부에 접속될 수 있다. 그리고, 제 1 트랜지스터(T1)의 게이트 전극은 제 1 노드(N1)에 접속될 수 있다. 이러한 제 1 트랜지스터(T1)는 제 1 노드(N1)의 전압에 대응하여, 발광 소자(LD)들을 경유하여 제 1 구동 전원(VDD)과 제 2 구동 전원(VSS)의 사이에 흐르는 구동 전류를 제어한다.
제 2 트랜지스터(T2; 스위칭 트랜지스터)는 제 1 서브 화소(SP1)에 연결된 j번째 데이터 라인(Dj)과 제 1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 기 제 2 트랜지스터(T2)의 게이트 전극은 제 1 서브 화소(SP1)에 연결된 i번째 스캔 라인(Si)에 접속된다. 이와 같은 제 2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압(예를 들어, 로우 전압)의 주사 신호가 공급될 때 턴-온되어 j번째 데이터 라인(Dj)을 제 1 트랜지스터(T1)의 소스 전극에 전기적으로 연결한다. 따라서, 제 2 트랜지스터(T2)가 턴-온되면, j번째 데이터 라인(Dj)으로부터 공급되는 데이터 신호가 제 1 트랜지스터(T1)로 전달된다.
제 3 트랜지스터(T3)는 제 1 트랜지스터(T1)의 드레인 전극과 제 1 노드(N1) 사이에 접속된다. 그리고, 제 3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(Si)에 접속된다. 이와 같은 제 3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제 1 트랜지스터(T1)의 드레인 전극과 제 1 노드(N1)를 전기적으로 연결한다. 따라서, 제 3 트랜지스터(T3)가 턴-온될 때 제 1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제 4 트랜지스터(T4)는 제 1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제 4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 예를 들어 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 제 4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제 1 노드(N1)로 전달한다. 여기서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 이하의 전압을 가질 수 있다.
제 5 트랜지스터(T5)는 제 1 구동 전원(VDD)과 제 1 트랜지스터(T1) 사이에 접속된다. 그리고, 제 5 트랜지스터(T5)의 게이트 전극은 대응하는 발광 제어 라인, 예를 들어 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 제 5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제 6 트랜지스터(T6)는 제 1 트랜지스터(T1)와 발광 소자(LD)들의 일 단부 사이에 접속된다. 그리고, 제 6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 제 6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제 7 트랜지스터(T7)는 발광 소자(LD)들의 일 단부와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제 7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 예를 들어 i+1번째 스캔 라인(Si+1)에 접속된다. 이와 같은 제 7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)들의 일 단부로 공급한다.
스토리지 커패시터(Cst)는 제 1 구동 전원(VDD)과 제 1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제 1 노드(N1)로 공급되는 데이터 신호 및 제 1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
편의를 위하여, 도 3d에서는 제 1 내지 제 7 트랜지스터(T1 내지 T7)를 모두 P타입의 트랜지스터로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소 구동 회로(144)에 포함되는 제 1 내지 제 7 트랜지스터(T1 내지 T7)들 중 적어도 하나는 N타입의 트랜지스터일 수 있으며, 제 1 내지 제 7 트랜지스터(T1 내지 T7)들 모두 N타입의 트랜지스터일 수 있다.
이하, 첨부된 도면을 참조하여 도 2의 표시 장치의 화소를 구체적으로 설명하면 다음과 같다.
도 4a는 도 2에 도시된 화소들 중 하나의 화소에 포함된 제 1 내지 제 3 서브 화소를 개략적으로 도시한 평면도이다. 그리고, 도 4b는 뱅크와 반사 패턴을 도시한 도 4a의 도면이다. 도 5는 도 4a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 4a는 편의를 위하여 각각의 서브 화소 내에 제공된 복수의 발광 소자(LD)들이 수평 방향으로 정렬된 것으로 도시하였으나, 발광 소자(LD)들의 배열이 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)들 중 적어도 일부는 수평 방향과 교차하는 방향으로 정렬될 수도 있다. 또한, 도 4a에 있어서, 편의를 위하여 발광 소자(LD)들에 연결되는 트랜지스터 및 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다. 이에 더하여, 도 4a 및 도 5에서는 각각의 전극을 단일의 전극층으로만 도시하는 등 하나의 화소(PXL)의 구조를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 베이스층(BSL)을 포함할 수 있다.
화소(PXL)들 각각은 베이스층(BSL) 상에 제공된 제 1 서브 화소(SP1), 제 2 서브 화소(SP2) 및 제 3 서브 화소(SP3)를 포함할 수 있다. 본 발명의 일 실시 예에서는 제 1 서브 화소(SP1)는 적색 광을 방출하는 적색 서브 화소이고, 제 2 서브 화소(SP2)는 녹색 광을 방출하는 녹색 서브 화소이며, 제 3 서브 화소(SP3)는 청색 광을 방출하는 청색 서브 화소일 수 있다.
제 1 내지 제 3 서브 화소(SP1 ~ SP3)들 각각은 광을 방출하는 발광 영역(EMA)과 발광 영역(EMA) 주변에 위치하는 비 발광 영역(PPA)을 포함할 수 있다.
제 1 내지 제 3 서브 화소(SP1 ~ SP3)들은 각각 베이스층(BSL), 화소 회로층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 베이스층(BSL) 상에 배치된 버퍼층(BFL), 버퍼층(BFL) 상에 배치된 제 1, 제 2 트랜지스터(T1, T2) 및 구동 전압 배선(DVL) 등을 포함할 수 있다. 또한, 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 화소 회로층(PCL)은 제 1, 제 2 트랜지스터(T1, T2)와 구동 전압 배선(DVL) 상에 배치된 보호층(PSV)을 더 포함할 수 있다.
베이스층(BSL)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스층(BSL)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 베이스층(BSL)은 투명 기판일 수 있으나 이에 한정되지는 않고, 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다. 또한, 도면에서는 베이스층(BSL)이 단층 구조인 것을 도시하였으나, 베이스층(BSL)은 다층 구조일 수도 있다.
버퍼층(BFL)은 제 1 및 제 2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
제 1 트랜지스터(T1)는 대응하는 서브 화소의 표시 소자층(DPL)에 구비된 발광 소자(LD)들 중 일부와 전기적으로 연결될 수 있다. 이 경우, 제 1 트랜지스터(T1)는 발광 소자(LD)들을 구동하는 구동 트랜지스터일 수 있다. 그리고, 제 2 트랜지스터(T2)는 제 1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
제 1, 제 2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 반도체층(SCL)은 소스 전극(SE)에 접촉되는 소스 영역과 드레인 전극(DE)에 접촉되는 드레인 영역을 포함할 수 있다. 그리고, 소스 영역과 드레인 영역 사이의 영역은 채널 영역일 수 있다.
반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은 불순물로 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 소스 영역 및 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 반도체층(SCL) 상에 제공될 수 있다. 그리고, 소스 전극(SE)과 드레인 전극(DE) 각각은 층간 절연층(ILD)과 게이트 절연층(GI)을 관통하는 컨택 홀을 통해 반도체층(SCL)의 소스 영역 및 드레인 영역에 접촉될 수 있다.
도면에서는 제 1, 제 2 트랜지스터(T1, T2)들이 LTPS 박막 트랜지스터인 것을 도시하였으나, 제 1, 제 2 트랜지스터(T1, T2)들은 이에 한정되지 않는다.
또한, 도면에서는 구동 전압 배선(DVL)이 층간 절연층(ILD) 상에 배치된 것을 도시하였으나, 구동 전압 배선(DVL)의 위치는 이에 한정하지 않는다. 예를 들어, 구동 전압 배선(DVL)은 화소 회로층(PCL) 내에 포함된 절연층 중 어느 하나의 절연층 상에 배치될 수 있다. 상기와 같은 구동 전압 배선(DVL)에는 제 2 구동 전원(도 3a의 VSS 참고)이 인가될 수 있다.
보호층(PSV)은 제 1 트랜지스터(T1)의 드레인 전극(DE)의 일부를 노출하는 제 1 컨택 홀(CH1)과 구동 전압 배선(DVL)의 일부를 노출하는 제 2 컨택 홀(CH2)을 포함할 수 있다.
상기와 같은 화소 회로층(PCL) 상에는 표시 소자층(DPL)이 배치될 수 있다. 표시 소자층(DPL)은 격벽(PW), 뱅크(BNK), 반사 패턴(RP), 제 1, 제 2 전극(REL1, REL2), 제 1, 제 2 연결 배선(CNL1, CNL2), 복수의 발광 소자(LD)들, 제 1, 제 2 컨택 전극(CNE1, CNE2) 등을 포함할 수 있다.
격벽(PW)은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 내에 배치되며, 구체적으로, 격벽(PW)은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA) 내의 보호층(PSV) 상에 제공될 수 있으며, 각 서브 화소 내에 적어도 두 개의 격벽(PW)이 배치될 수 있다. 서로 인접하게 배치된 격벽(PW)들은 일정 간격 이격되며, 도면에서는 세 개의 격벽(PW)들이 각 서브 화소 내에 일정 간격 이격되도록 배치된 것을 도시하였다.
서로 인접한 격벽(PW)들은 하나의 발광 소자(LD)의 길이(L) 이상으로 보호층(PSV) 상에서 이격될 수 있다. 그리고, 발광 소자(LD)들은 발광 영역(EMA) 내에서 서로 인접한 격벽(PW) 사이에 배치될 수 있으며, 발광 영역(EMA)의 가장자리에서는 발광 소자(LD)와 뱅크(BNK) 사이에 격벽(PW)이 배치된다.
격벽(PW)은 보호층(PSV)의 일면으로부터 상부로 향할수록 폭이 좁아지는 반원, 반타원 등의 단면을 가지는 곡면을 포함할 수도 있으며, 도면에서는 격벽(PW)이 사다리꼴의 단면을 갖는 것을 도시하였다. 그러나, 단면 상에서 볼 때, 격벽(PW)의 형상은 상술한 실시 예들에 한정되는 것은 아니며 발광 소자(LD)들 각각에서 출사된 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 인접한 두 개의 격벽(PW)은 보호층(PSV) 상의 동일 층에 형성되며, 동일한 높이를 가질 수 있다.
그리고, 보호층(PSV) 상에 뱅크(BNK)가 더 배치될 수 있다. 뱅크(BNK)는 인접한 서브 화소(SP1 ~ SP3)들 사이에 배치되어, 인접한 서브 화소(SP1 ~ SP3)들을 구분하며, 서브 화소(SP1 ~ SP3)들에서 방출되는 광이 인접한 서브 화소(SP1 ~ SP3)들로 진행하는 것을 방지할 수 있다. 이를 위해, 뱅크(BNK)는 격벽(PW)의 두께(T1)보다 두꺼운 두께(T2)를 갖도록 형성될 수 있다.
또한, 뱅크(BNK)는 각 서브 화소(SP1 ~ SP3)의 발광 영역(EMA)을 정의할 수 있다. 뱅크(BNK)가 배치된 영역이 각 서브 화소(SP1 ~ SP3)의 비 발광 영역(PPA)이나, 발광 소자(LD)에서 방출되는 광이 뱅크(BNK) 상에 배치된 반사 패턴(RP)에서 반사되어 상부로 진행할 수 있다. 따라서, 뱅크(BNK)가 비 발광 영역(PPA)에 배치되나, 본 발명의 표시 장치는 뱅크(BNK)가 배치된 영역에서도 발광이 이루어진다.
상기와 같은 격벽(PW)과 뱅크(BNK)는 동일 층에 동일 물질로 형성될 수 있다. 예를 들어, 격벽(PW)과 뱅크(BNK)는 유기 재료를 포함한 유기 절연 물질로 이루어질 수 있으나, 이에 반드시 한정되는 것은 아니다.
또한, 뱅크(BNK)는 격벽(PW)과 상이한 물질로 형성될 수도 있다. 예를 들어, 뱅크(BNK)는 Cr, Cr/CrOx 이중충, 카본 안료를 포함하는 수지, 블랙 염료 또는 그래파이트(graphite) 등을 포함할 수 있다. 뱅크(BNK)가 카본 안료를 포함하는 수지인 경우에 카본 안료는 차광기능을 갖는 흑색 안료인 카본 블랙(carbon black)일 수 있다. 이 경우, 뱅크(BNK)는 각 서브 화소(SP1, SP2, SP3)들 사이의 혼색을 방지할 수 있는 블랙 매트릭스로 기능할 수 있다.
뱅크(BNK) 역시 보호층(PSV)의 일면으로부터 상부로 향할수록 폭이 좁아지는 반원, 반타원 등의 단면을 가지는 곡면을 포함할 수도 있으며, 도면에서는 사다리꼴의 단면을 갖는 것을 도시하였다. 그러나, 단면 상에서 볼 때, 뱅크(BNK)의 형상은 상술한 실시 예들에 한정되지 않고 인접한 서브 화소(SP1 ~ SP3)들 사이의 광 간섭을 방지하기 위한 범위 내에서 다양하게 변경될 수 있다.
제 1 연결 배선(CNL1)은 보호층(PSV)에 형성된 제 1 컨택 홀(CH1)을 통해 화소 회로층(PCL)과 전기적으로 연결될 수 있다. 구체적으로, 제 1 연결 배선(CNL1)은 화소 회로층(PCL)의 제 1 트랜지스터(T1)의 드레인 전극(DE)의 일부와 접속될 수 있다. 도 4a에서는 제 1 컨택 홀(CH1)이 비 발광 영역(PPA)에 형성된 것을 도시하였으나, 제 1 컨택홀(CH1)은 발광 영역(EMA)에 형성될 수도 있다.
제 1 연결 배선(CNL1)은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각에서 제 1 방향(DR1)으로 연장될 수 있다. 제 1 연결 배선(CNL1)은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각을 독립적으로 구동하기 위해 대응하는 하나의 서브 화소 내에만 제공될 수 있다.
제 2 연결 배선(CNL2) 역시 보호층(PSV)에 형성된 제 2 컨택 홀(CH2)을 통해 화소 회로층(PCL)과 전기적으로 연결될 수 있다. 구체적으로, 제 2 연결 배선(CNL2)은 화소 회로층(PCL)의 구동 전압 배선(DVL)의 일부와 접속될 수 있다.
제 2 연결 배선(CNL2)은 제 1 연결 배선(CNL1)의 연장 방향과 평행하게 연장될 수 있다. 제 2 연결 배선(CNL2)은 제 1 내지 제 3 서브 화소(SP 내지 SP3)들에 공통으로 제공될 수 있다. 이에 따라, 제 1 내지 제 3 서브 화소(SP1 ~ SP3)들은 상기 제 2 연결 배선(CNL2)에 공통으로 연결될 수 있다.
제 1, 제 2 전극(REL1, REL2) 각각은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA)에 제공되며 제 1 방향(DR1)과 교차하는 제 2 방향(DR2)을 따라 연장될 수 있다. 제 1, 제 2 전극(REL1, REL2)은 동일한 평면 상에 제공되며 일정 간격 이격될 수 있다.
제 1 전극(REL1)은 제 1 연결 배선(CNL1)에 연결될 수 있으며, 예를 들어, 제 1 전극(REL1)은 제 1 연결 배선(CNL1)과 일체로 연결될 수 있다. 도면에서는 제 1 전극(REL1)이 제 1 방향(DR1)으로 연장된 제 1 연결 배선(CNL1)으로부터 제 2 방향(DR2)을 따라 분기된 제 1-1 전극(REL1_1)과 제 1-2 전극(REL1_2)을 포함하는 것을 도시하였다. 이 때, 제 1-1 전극(REL1_1), 제 1-2 전극(REL1_2)과, 제 1 연결 배선(CNL1)은 일체로 제공되어 전기적 및/또는 물리적으로 서로 연결될 수 있다.
제 1 전극(REL1)과 제 1 연결 배선(CNL1)이 일체로 형성 및/또는 제공되는 경우, 제 1 연결 배선(CNL1)을 제 1 전극(REL1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 실시 예에 따라, 제 1 전극(REL1)과 제 1 연결 배선(CNL1)이 서로 개별적으로 형성되어, 도시되지 않은 컨택 홀 또는 비아 홀 등을 통해 서로 전기적으로 연결될 수도 있다.
제 2 전극(REL2)은 제 2 연결 배선(CNL2)에 연결될 수 있으며, 예를 들어, 제 2 전극(REL2)은 제 2 연결 배선(CNL2)과 일체로 연결될 수 있다. 도면에서는, 제 2 연결 배선(CNL2)이 제 1 방향(DR1)으로 연장되고, 제 2 전극(REL2)은 제 2 연결 배선(CNL2)으로부터 제 2 방향(DR2)을 따라 분기된 구조인 것을 도시하였다.
제 2 전극(REL2)과 제 2 연결 배선(CNL2)이 일체로 형성 및/또는 제공되는 경우, 제 2 연결 배선(CNL2)을 제 2 전극(REL2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 실시 예에 따라, 제 2 전극(REL2)과 제 2 연결 배선(CNL2)이 서로 개별적으로 형성되어, 도시되지 않은 컨택 홀 또는 비아 홀 등을 통해 서로 전기적으로 연결될 수도 있다.
제 1, 제 2 전극(REL1, REL2) 각각은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA)에 발광 소자(LD)들을 정렬하기 위한 정렬 전극으로 기능할 수 있다.
구체적으로, 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA)에 발광 소자(LD)들이 정렬되기 전, 제 1 전극(REL1)에는 제 1 연결 배선(CNL1)을 통해 제 1 정렬 전압이 인가되고, 제 2 전극(REL2)에는 제 2 연결 배선(CNL2)을 통해 제 2 정렬 전압이 인가될 수 있다. 제 1 정렬 전압과 제 2 정렬 전압은 서로 상이한 전압 레벨을 가질 수 있다. 제 1 전극(REL1)과 제 2 전극(REL2) 각각에 서로 상이한 전압 레벨을 갖는 소정의 정렬 전압이 인가됨에 따라 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 전계가 형성될 수 있다. 전계에 의해 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 발광 소자(LD)들이 정렬될 수 있다.
평면 상에서 볼 때, 제 2 전극(REL2)은 제 1-1 전극(REL1_1)과 제 1-2 전극(REL1_2) 사이에 제공되고, 제 1-1 및 제 1-2 전극(REL1_1, REL1_2)과 일정 간격 이격될 수 있다.
그리고, 제 1 내지 제 3 서브 화소(SP1 ~ SP3)들 각각의 발광 영역(EMA) 내에 발광 소자(LD)들이 정렬된 후, 제 1, 제 2 전극(REL1, REL2)들 각각은 발광 소자(LD)들을 구동하기 위한 구동 전극으로 기능할 수 있다.
제 1, 제 2 전극(REL1, REL2)들은 격벽(PW)의 형상에 대응되는 형상을 갖기 때문에, 발광 소자(LD)들 각각의 양 단부(EP1, EP2)에서 출사되는 광을 표시 장치의 화상이 표시되는 방향(예를 들어, 정면 방향)으로 진행되도록 일정한 반사율을 갖는 재료로 이루어질 수 있다. 이 경우, 제 1, 제 2 전극(REL1, REL2)은 발광 소자(LD)들에서 출사된 광의 효율을 향상시키기 위한 반사 부재로 기능할 수 있다.
구체적으로, 제 1, 제 2 전극(REL1, REL2)과 제 1, 제 2 연결 배선(CNL1, CNL2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 사용될 수 있다. 그러나, 제 1, 제 2 전극(REL1, REL2)과 제 1, 제 2 연결 배선(CNL1, CNL2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
또한, 도면에서는 제 1, 제 2 전극(REL1, REL2)과 제 1, 제 2 연결 배선(CNL1, CNL2)이 단일막인 것을 도시하였으나, 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
제 1, 제 2 전극(REL1, REL2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시 예에 있어서, 제 1 전극(REL1)이 애노드 전극이고, 제 2 전극(REL2)이 캐소드 전극일 수 있다.
발광 소자(LD) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 예를 들면 나노 또는 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다.
제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA)에는 적어도 2개 내지 수십 개의 발광 소자(LD)들이 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시 예에 따라, 각 서브 화소에 제공되는 발광 소자(LD)의 개수는 다양하게 변경될 수 있음은 물론이다.
발광 소자(LD) 각각은 각 발광 소자(LD)의 길이(L) 방향을 따라 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13)이 순차적으로 적층된 발광 적층 패턴을 포함할 수 있다. 또한, 발광 소자(LD) 각각은 발광 적층 패턴의 외주면을 둘러싸는 절연성 피막(14)을 더 포함할 수 있다. 본 발명의 일 실시 예에 있어서, 발광 소자(LD) 각각은 원 기둥 형상을 가질 수 있다. 이러한 경우, 각 발광 소자(LD)는 원 기둥의 하부 및 원 기둥의 상부 중 어느 하나에 대응되는 제 1 단부(EP1)와 상기 원 기둥의 하부 및 상기 원 기둥의 상부 중 나머지에 대응되는 제 2 단부(EP2)를 포함할 수 있다. 각 발광 소자(LD)의 제 1 단부(EP1)에는 제 1 도전성 반도체층(11) 및 제 2 도전성 반도체층(13) 중 어느 하나가 배치될 수 있고, 그의 제 2 단부(EP2)에는 제 1 도전성 반도체층(11) 및 제 2 도전성 반도체층(13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시 예에 있어서, 발광 소자(LD)는 제 1-1 전극(REL1_1)과 제 2 전극(REL2) 사이에 정렬된 복수의 제 1 발광 소자(LD1) 및 제 2 전극(REL2)과 제 1-2 전극(REL1_2) 사이에 정렬된 복수의 제 2 발광 소자(LD2)로 구분될 수 있다. 발광 소자(LD) 상에 발광 소자(LD) 각각의 상면 일부를 커버하는 제 2 절연층(INS2)이 제공될 수 있다. 발광 소자(LD) 각각과 보호층(PSV) 사이에는 제 1 절연층(INS1)이 제공될 수 있다.
제 1 절연층(INS1)은 발광 소자(LD)들 각각과 보호층(PSV) 사이의 공간을 메워 발광 소자(LD)들을 안정적으로 지지하고, 보호층(PSV)으로부터 발광 소자(LD)들의 이탈을 방지할 수 있다. 제 1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 본 발명의 일 실시 예에 있어서, 제 1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자(LD)들을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시 예에 따라, 제 1 절연층(INS1)은 발광 소자(LD)들의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수 있다.
특히, 제 1 절연층(INS1)은 뱅크(BNK)의 일부까지 덮도록 서브 화소(SP1, SP2, SP3)들의 비 발광 영역(PPA)까지 연장될 수 있다. 도면에서는 제 1 절연층(INS1)이 뱅크(BNK)의 측면 및 상부면을 완전히 감싸는 것을 도시하였으나, 제 1 절연층(INS1)은 뱅크(BNK)의 일부만 감싸도록 배치될 수도 있다.
그리고, 뱅크(BNK) 상에 반사 패턴(RP)이 배치될 수 있다. 반사 패턴(RP)은 각 서브 화소(SP1, SP2, SP3)들의 측면으로 향하는 광을 상부로 반사시키기 위함이다.
발광 소자(LD)는 Lambertian 형태로 광을 방출한다. 즉, 발광 소자(LD)에서 방출되는 광량은 구형상을 갖도록 분포되어, 각 서브 화소(SP1, SP2, SP3)의 발광 영역(EMA) 중 비 발광 영역(PPA)과 인접한 발광 영역(EMA)의 가장자리는 발광 영역(EMA)의 중심부에 비해 상대적으로 광량이 적다.
따라서, 본 발명 실시 예는 뱅크(BNK) 상에 배치된 반사 패턴(RP)이 각 서브 화소(SP1, SP2, SP3)에서 방출되는 광 중 서브 화소(SP1, SP2, SP3)들의 가장자리, 즉, 비 발광 영역(PPA)으로 향하는 광을 영상이 표시되는 방향으로 반사시킬 수 있다. 특히, 반사 패턴(RP)은 뱅크(BNK)의 형상을 따라 형성되므로, 도시된 바와 같이, 뱅크(BNK)가 사다리꼴의 단면을 갖는 경우, 반사 패턴(RP)에서 반사되는 광이 영상이 표시되는 방향으로 효율적으로 진행할 수 있다.
이를 위해, 반사 패턴(RP)은 일정한 반사율을 갖는 도전성 재료를 포함할 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속이 사용될 수 있다.
반사 패턴(RP)은 뱅크(BNK)의 측면뿐 아니라 뱅크(BNK)의 상부면까지 형성될 수 있다. 예를 들어, 반사 패턴(RP)은 뱅크(BNK)의 상부면과 측면을 완전히 덮도록 형성될 수 있다.
그리고, 상기와 같은 발광 소자(LD)들 상에 제 2 절연층(INS2)이 배치될 수 있다. 제 2 절연층(INS2)은 유기 재료를 포함한 유기 절연막으로 이루어질 수 있다. 본 발명의 일 실시 예에 있어서, 제 2 절연층(INS2)은 발광 소자(LD) 각각의 상면 일부 상에 제공되어 각 발광 소자(LD)의 양 단부(EP1, EP2)를 외부로 노출할 수 있다. 또한, 제 2 절연층(INS2)은 반사 패턴(RP) 상에도 배치되어, 반사 패턴(RP)이 제 1, 제 2 컨택 전극(CNE1, CNE2)들과 접속되는 것을 방지할 수 있다.
제 1 컨택 전극(CNE1)은 제 1 절연층(INS1) 상에 배치되어, 제 1 절연층(INS1)의 일부가 제거되어 노출된 제 1 전극(REL1)과 접속될 수 있다. 상기와 같은 제 1 컨택 전극(CNE1)은 제 1 전극(REL1)과 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부를 전기적 및/또는 물리적으로 안정되게 연결할 수 있다. 제 1 컨택 전극(CNE1)은 발광 소자(LD) 각각으로부터 출사되어 제 1 전극(REL1)에 의해 표시 장치의 정면 방향으로 반사된 광이 손실 없이 정면 방향으로 진행할 수 있도록 투명한 도전성 재료로 구성될 수 있다.
이 때, 제 1 컨택 전극(CNE1)은 제 1-1 전극(REL1_1) 상에 제공된 제 1-1 컨택 전극(CNE1_1) 및 제 1-2 전극(REL1_2) 상에 제공된 제 1-2 컨택 전극(CNE1_2)을 포함할 수 있다.
제 1 컨택 전극(CNE1) 상에는 제 1 컨택 전극(CNE1)을 커버하는 제 3 절연층(INS3)이 제공될 수 있다. 제 3 절연층(INS3)은 제 1 컨택 전극(CNE1)을 외부로 노출되지 않게 하여 제 1 컨택 전극(CNE1)의 부식을 방지할 수 있다.
제 3 절연층(INS3)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제 3 절연층(INS3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제 3 절연층(INS3)은 다중층으로 이루어질 수도 있다. 제 3 절연층(INS3)이 다중층으로 이루어진 경우, 제 3 절연층(INS3)은 복수의 무기 절연막 또는 복수의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 제 3 절연층(INS3)은 제 1 무기 절연막, 유기 절연막, 및 제 2 무기 절연막이 순차적으로 적층된 구조를 가질 수 있다.
그리고, 제 2 컨택 전극(CNE2) 역시 제 1 절연층(INS1)의 일부가 제거되어 노출된 제 2 전극(REL2)과 전기적으로 접속될 수 있다. 상기와 같은 제 2 컨택 전극(CNE2)은 발광 소자(LD)의 양 단부(EP1, EP2) 중 제 1 전극(REL1)과 접속되지 않은 나머지 단부와 제 2 전극(REL2)을 전기적 및/또는 물리적으로 안정되게 연결할 수 있다. 제 2 컨택 전극(CNE2)은 발광 소자(LD) 각각으로부터 출사되어 제 2 전극(REL2)에 의해 표시 장치의 정면 방향으로 반사된 광이 손실 없이 정면 방향으로 진행할 수 있도록 투명한 도전성 재료로 구성될 수 있다.
상기와 같이 발광 소자(LD)들의 양 단부(EP1, EP2)는 제 1, 제 2 컨택 전극(CNE1, CNE2)을 통해 제 1 전극(REL1)과 제 2 전극(REL2)에 각각 연결되어 소정의 전압이 인가될 수 있으며, 발광 소자(LD) 각각의 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)들 각각은 광을 방출할 수 있다. 여기서, 활성층(12)은 400nm 내지 900nm 파장대의 광을 방출할 수 있다. 그러나, 활성층(12)에서 방출되는 광의 파장대는 이에 한정하지 않고, 다양하게 변경 가능하다.
그리고, 제 2 컨택 전극(CNE2) 상에는 제 2 컨택 전극(CNE2)을 커버하는 제 4 절연층(INS4)이 제공될 수 있다. 제 4 절연층(INS4)은 제 2 컨택 전극(CNE2)을 외부로 노출되지 않도록 하여 제 2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 제 4 절연층(INS4)은 무기 절연막 또는 유기 절연막 중 어느 하나의 절연막으로 구성될 수 있다. 이 때, 제 4 절연층(INS4)을 유기 절연막으로 구성하는 경우, 격벽(PW), 제 1, 제 2 전극(REL1, REL2), 제 1, 제 2 컨택 전극(CNE1, CNE2) 등에 의해 발생된 단차를 완화시킬 수 있다.
상기와 같은 본 발명 실시 예는 뱅크(BNK) 상에 반사 패턴(RP)을 형성하여, 각 서브 화소(SP1, SP2, SP3)에서 방출되어 뱅크(BNK)로 향하는 광을 화상이 표시되는 방향으로 반사시킬 수 있다. 이에 따라, 본 발명 실시 예의 표시 장치는 발광 소자(LD)들의 출광 효율이 향상되어 표시 장치의 광 효율이 향상될 수 있다.
도면에서는 뱅크(BNK)가 격벽(PW)과 동일 층에 배치된 것을 도시하였으나, 뱅크(BNK)는 격벽(PW)과 상이한 층에 배치될 수 있다. 또한, 반사 패턴(RP)이 제 1, 제 2 전극(REL1, REL2)과 상이한 층에 배치된 것을 도시하였으나, 반사 패턴(RP)은 제 1, 제 2 전극(REL1, REL2)과 동일 층에 배치될 수도 있다.
즉, 뱅크(BNK)와 반사 패턴(RP)의 형성 위치는 한정되지 않고 다양하게 변경 가능하며, 이하, 첨부된 도면을 참조하여 다양한 위치에 형성된 뱅크(BNK)와 반사 패턴(RP)을 포함하는 본 발명 다른 실시 예의 표시 장치를 설명하면 다음과 같다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예에 따른 표시 장치를 개략적으로 도시한 것으로, 도 4a의 Ⅰ-Ⅰ'에 대응되는 단면도이다.
도 6a와 같이, 뱅크(BNK)와 격벽(PW)이 동일 층에 형성되고, 반사 패턴(RP)과 제 1, 제 2 전극(REL1, REL2) 역시 동일 층에 배치될 수 있다.
구체적으로, 뱅크(BNK)와 격벽(PW)이 화소 회로층(PCL)의 보호층(PSV) 상에 형성될 수 있다. 이 경우, 뱅크(BNK)와 격벽(PW)은 동일 층 상에 제공된 동일 물질을 포함할 수 있다. 그리고, 반사 패턴(RP)과 제 1-1 전극(REL1_1) 및 제 2 전극(REL2)이 각각 뱅크(BNK)와 격벽(PW) 상에 배치될 수 있다. 이 때, 반사 패턴(RP)과 제 1-1 전극(REL1_1) 및 제 2 전극(REL2) 역시 동일 층 상에 제공된 동일 물질을 포함할 수 있다.
그리고, 제 1 절연층(INS1)은 반사 패턴(RP)과 제 1-1 전극(REL1_1) 및 제 2 전극(REL2)을 덮도록 보호층(PSV) 상에 배치되고, 제 1 절연층(INS1)의 일부를 제거하여 제 1-1 전극(REL1_1) 및 제 2 전극(REL2)을 노출시킬 수 있다. 그리고, 노출된 제 1-1 전극(REL1_1) 및 제 2 전극(REL2)이 각각 제 1-1 컨택 전극(CNE1_1) 및 제 2 컨택 전극(CNE2)을 통해 발광 소자(LD)와 접속될 수 있다.
도 6b 및 도 6b와 같이, 뱅크(BNK)와 격벽(PW)이 서로 다른 층에 배치될 수 있다.
예를 들어, 도 6b와 같이, 뱅크(BNK)와 격벽(PW)이 제 1 절연층(INS1)을 사이에 두고 서로 다른 층에 배치될 수 있다. 예를 들어, 격벽(PW)은 제 1 절연층(INS1) 하부에 배치되고, 뱅크(BNK)는 제 1 절연층(INS1) 상부에 배치될 수 있다. 그리고, 반사 패턴(RP)과 제 1-1 전극(REL1_1) 및 제 2 전극(REL2) 역시 제 1 절연층(INS1)을 사이에 두고 상이한 층에 배치될 수 있다. 예를 들어, 제 1-1 전극(REL1_1) 및 제 2 전극(REL2)은 제 1 절연층(INS1) 하부에 배치되고, 반사 패턴(RP)은 제 1 절연층(INS1) 상부에 배치될 수 있다.
또한, 도 6c와 같이, 뱅크(BNK)와 격벽(PW)은 서로 다른 층에 배치되나, 반사 패턴(RP) 및 제 1, 제 2 전극(REL1, REL2)은 모두 제 1 절연층(INS1) 상부에 배치될 수 있다. 반사 패턴(RP)과 제 1, 제 2 전극(REL1, REL2)은 동일 층 상에 제공된 동일 물질을 포함할 수 있다.
상기와 같은 도 6a 내지 도 6c는 본 발명의 다른 실시 예 들의 일부로서, 본 발명의 뱅크(BNK), 격벽(PW), 제 1-1 전극(REL1_1) 및 제 2 전극(REL2) 및 반사 패턴(RP)의 형성 위치는 이에 한정하지 않는다.
이하, 첨부된 도면을 참조하여, 광 변환 패턴층을 포함하는 본 발명 실시 예의 표시 장치를 설명하면 다음과 같다.
도 7은 본 발명의 일 실시 예에 따른 표시 장치를 도시한 것으로, 도 5a의 표시 장치에 광 변환 패턴층이 결합된 형태를 나타낸 개략적인 단면도이다.
도 7에 있어서는 편의를 위해 표시 장치에 포함된 복수의 화소들 중 하나의 화소의 화소 영역을 개략적으로 도시하였다. 또한, 편의를 위해 도 7에서는, 상술한 도 5에서 상세히 설명한 표시 장치의 일부 구성에 대해서 그 구조를 개략적으로 도시하고, 이에 대한 상세한 설명을 생략하기로 한다.
도 4a, 도 5 및 도 7을 참조하면, 본 발명 일 실시 예의 표시 장치(DP)는 제 1, 제 2 및 제 3 서브 화소(SP1, SP2, SP3)들을 포함하는 적어도 하나의 화소(PXL)가 제공된 베이스층(BSL)과, 베이스층(BSL)과 결합하는 캐핑층(CPL)을 포함하며, 각 서브 화소(SP1, SP2, SP3)들은 베이스층(BSL)과 캐핑층(CPL) 사이에 배치된 광 변환 패턴층(LCP)을 포함한다.
캐핑층(CPL)은 베이스층(BSL)의 표시 영역과 중첩되도록 배치되어 표시 소자층(DPL)을 커버하여, 표시 소자층(DPL)으로 산소 및 수분이 침투하는 것을 방지할 수 있다. 캐핑층(CPL)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 캐핑층(CPL)은 베이스층(BSL)과 동일한 물질로 구성되거나, 또는 베이스층(BSL)과 상이한 물질로 구성될 수 있다.
상기와 같은 캐핑층(CPL)은 표시 소자층(DPL)의 최상부층과 밀착되도록 배치될 수 있으며, 도면에서는 캐핑층(CPL)이 광 변환 패턴층(LCP)과 밀착된 것을 도시하였다.
광 변환 패턴층(LCP)은 제 1 서브 화소(SP1)에 배치된 제 1 광 변환 패턴층(LCP1), 제 2 서브 화소(SP2)에 배치된 제 2 광 변환 패턴층(LCP2) 및 제 3 서브 화소(SP3)에 배치된 제 3 광 변환 패턴층(LCP3)을 포함할 수 있다. 제 1, 제 2 및 제 3 광 변환 패턴층(LCP1, LCP2, LCP3) 중 적어도 일부는 컬러 변환층(CCL) 및/또는 컬러 필터(CF)를 포함할 수 있다.
한편, 본 발명의 실시 예는 각 서브 화소(SP1, SP2, SP3)이 청색 광, 예를 들어 430㎚ 내지 480㎚의 광을 방출하는 발광 소자(LD)들을 포함하는 경우를 설명하며, 발광 소자(LD)들에서 방출되는 광의 파장대는 이에 한정하지 않는다.
제 1 광 변환 패턴층(LCP1)은 제 1 색상에 대응하는 제 1 색 변환 입자들을 포함하는 제 1 컬러 변환층(CCL1) 및 제 1 색상의 광을 선택적으로 투과시키는 제 1 컬러 필터(CF1)를 포함할 수 있다. 제 2 광 변환 패턴층(LCP2)은 역시 제 2 색상에 대응하는 제 2 색 변환 입자들을 포함하는 제 2 컬러 변환층(CCL2) 및 제 2 색상의 광을 선택적으로 투과시키는 제 2 컬러 필터(CF2)를 포함할 수 있다. 한편, 제 3 광 변환 패턴층(LCP3)은 광 산란 입자(SCT)을 포함하는 광 산란층(LSL) 및 제 3 색상의 광을 선택적으로 투과시키는 제 3 컬러 필터(CF3) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시 예에서, 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA) 내에 정렬된 발광 소자(LD)은 모두 동일한 색상의 광을 방출할 수 있다. 그리고, 제 1, 제 2 및 제 3 서브 화소(SP1, SP2, SP3) 중 적어도 일부의 상부에는 컬러 변환층(CCL)이 배치될 수 있다. 일 예로, 제 1, 제 2 서브 화소(SP1, SP2)의 상부에는 각각 제 1, 제 2 컬러 변환층(CCL1, CCL2)이 배치될 수 있다. 상기와 같은 본 발명의 실시 예에 의한 표시 장치는 풀-컬러의 영상을 표시할 수 있다.
제 1 컬러 변환층(CCL1)은 제 1 서브 화소(SP1)에 대응되도록 베이스층(BSL)과 캐핑층(CPL) 사이에 배치될 수 있으며, 보다 정확하게는 표시 소자층(DPL) 상에 바로 형성되어, 제 1 서브 화소(SP1)의 발광 영역(EMA)에 채워진 구조일 수 있다. 즉, 제 1 컬러 변환층(CCL1)은 베이스층(BSL) 상에 형성되어, 발광 소자(LD)들에서 방출된 광이 바로 제 1 컬러 변환층(CCL1)으로 입사될 수 있다.
제 1 서브 화소(SP1)가 적색 서브 화소인 경우, 제 1 컬러 변환층(CCL1)은 제 1 색 변환 입자로, 발광 소자(LD)들에서 방출되는 청색의 광을 적색의 광으로 변환하는 적색 퀀텀 닷(QDr)을 포함할 수 있다.
제 1 컬러 필터(CF1)는 제 1 컬러 변환층(CCL1) 상에 배치되어, 제 1 컬러 변환층(CCL1)에서 변환된 제 1 색상의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제 1 컬러 필터(CF1)는 적색 컬러 필터일 수 있다.
제 2 컬러 변환층(CCL2) 역시 제 2 서브 화소(SP2)에 대응되도록 베이스층(BSL)과 캐핑층(CPL) 사이에 배치될 수 있으며, 보다 정확하게는 표시 소자층(DPL) 상에 바로 형성되어, 제 2 서브 화소(SP2)의 발광 영역(EMA)에 채워진 구조일 수 있다. 제 2 서브 화소(SP2)가 녹색 서브 화소인 경우, 제 2 컬러 변환층(CCL2)은 제 2 색 변환 입자로, 발광 소자(LD)들에서 방출되는 청색의 광을 녹색의 광으로 변환하는 녹색 퀀텀 닷(QDg)을 포함할 수 있다.
제 2 컬러 필터(CF2)는 제 2 컬러 변환층(CCL2) 상에 배치되어, 제 2 컬러 변환층(CCL2)에서 변환된 제 2 색상의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제 2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있다.
광 산란층(LSL)은 제 3 서브 화소(SP3)에 대응되도록 베이스층(BSL)과 캐핑층(CPL) 사이에 배치될 수 있으며, 보다 정확하게는 표시 소자층(DPL) 상에 바로 형성되어, 제 3 서브 화소(SP3)의 발광 영역(EMA)에 채워진 구조일 수 있다. 그리고, 광 산란층(LSL) 상에 제 3 컬러 필터(CF3)가 더 구비될 수 있다.
제 3 컬러 필터(CF3)는 제 3 서브 화소에 배치된 발광 소자(LD)들에서 방출되는 색상의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제 3 컬러 필터(CF3)는 청색 컬러 필터일 수 있다.
상기와 같은 표시 장치는 각 서브 화소(SP1, SP2, SP3)에서 방출되는 광이 광 변환 패턴층(LCP)을 통과하여 캐핑층(CPL)을 통해 외부로 방출되어, 표시 장치는 영상을 구현할 수 있다. 이 때, 캐핑층(CPL)은 광 변환 패턴층(LCP) 상에 바로 배치되어, 광 변환 패턴층(LCP)은 각 서브 화소(SP1, SP2, SP3) 내에서 뱅크(BNK)와 캐핑층(CPL) 사이에 채워진 구조일 수 있다. 따라서, 발광 소자(LD)들에서 방출되는 광이 캐핑층(CPL)을 통해 외부로 방출될때까지 광 경로가 최소화되어, 광 효율을 최대화할 수 있다.
더욱이, 본 발명의 표시 장치는 광 변환 패턴층(LCP)을 별도의 기판에 형성하지 않고, 베이스층(BSL) 상에 화소 회로층(PCL), 표시 소자층(DPL) 및 광 변환 패턴층(LCP)을 바로 형성함으로써 광 변환 패턴층(LCP)이 뱅크(BNK)에 의해 정의된 공간 내에 배치될 수 있다. 이에 따라, 표시 장치의 제조 공정이 간소화된다.
또한, 광 변환 패턴층(LCP)을 별도의 기판에 형성하는 경우, 광 변환 패턴층(LCP)이 형성된 기판과 베이스층(BSL)의 얼라인 공정이 필요하다. 그러나, 본 발명의 표시 장치는 광 변환 패턴층(LCP) 상에 바로 캐핑층(CPL)을 형성함으로써, 공정 리스크가 감소된다.
이하, 첨부된 도면을 참조하여, 본 발명 실시 예의 표시 장치의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 8a 내지 도 8k는 도 5의 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 4a, 도 5 및 도 8a을 참조하면, 제 1 내지 제 3 서브 화소(SP1, SP2, SP3)들 각각의 베이스층(BSL) 상에 화소 회로층(PCL)을 형성한다. 화소 회로층(PCL)은 제 1, 제 2 트랜지스터(T1, T2), 구동 전압 배선(DVL) 및 보호층(PSV) 등을 포함할 수 있다.
보호층(PSV)에는 제 1, 제 2 컨택 홀(CH1, CH2)이 형성될 수 있다. 도시하지는 않았으나, 제 1 컨택 홀(CH1)은 제 1 트랜지스터(T1)의 드레인 전극(DE)을 노출시키며, 제 2 컨택 홀(CH2)은 구동 전압 배선(DVL)을 노출시킨다.
그러나, 제 1, 제 2 컨택 홀(CH1, CH2)은 제 1, 제 2 전극(REL1, REL2)들 및 제 1, 제 2 연결 배선(CNL1, CNL2)들을 형성하기 전 어느 단계에서 형성해도 무방하다. 예를 들어, 격벽(PW) 및 뱅크(BNK)를 형성한 후 제 1, 제 2 컨택 홀(CH1, CH2)을 형성해도 무방하다.
도 4a, 도 5 및 도 8b을 참조하면, 화소 회로층(PCL) 상에 격벽(PW) 및 뱅크(BNK)를 형성한다. 격벽(PW)과 뱅크(BNK)는 보호층(PSV) 상에 절연 물질층(미도시)을 도포하고 이를 패터닝하여 형성할 수 있다. 격벽(PW)은 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 발광 영역(EMA) 내의 보호층(PSV) 상에 형성하고, 뱅크(BNK)는 인접한 서브 화소(SP1 ~ SP3)들 사이의 비 발광 영역(PPA)에 형성한다.
하나의 마스크를 이용하는 공정을 이용하여 격벽(PW)과 뱅크(BNK)를 동일한 물질로 형성할 수 있다. 이 경우, 하프톤 마스크 등을 이용하여 격벽(PW)과 뱅크(BNK)를 서로 다른 두께로 형성할 수 있다.
또한, 서로 다른 마스크를 이용하여 격벽(PW)과 뱅크(BNK)를 순차적으로 형성할 수도 있다.
도 4a, 도 5 및 도 8c을 참조하면, 격벽(PW) 및 뱅크(BNK)를 포함한 각 서브 화소의 보호층(PSV) 상에 제 1, 제 2 전극(REL1, REL2)들 및 제 1, 제 2 연결 배선(CNL1, CNL2)들을 형성한다. 제 1, 제 2 전극(REL1, REL2)들 및 제 1, 제 2 연결 배선(CNL1, CNL2)들은 반사율이 높은 도전성 재료를 패터닝하여 형성할 수 있다.
제 1, 제 2 전극(REL1, REL2)들 각각은 각 서브 화소의 발광 영역(EMA) 내에서 대응하는 격벽(PW) 상에 제공 및/또는 형성될 수 있다. 제제 1, 제 2 연결 배선(CNL1, CNL2)들 각각은 각 서브 화소의 비 발광 영역(PPA)에 제공 및/또는 형성될 수 있다.
도시하지는 않았으나, 제 1 연결 배선(CNL1)은 보호층(PSV)의 제 1 컨택 홀(CH1)을 통해 화소 회로층(PCL)의 제 1 트랜지스터(T1)에 전기적으로 연결될 수 있다. 제 1 연결 배선(CNL1)은 제 1 전극(REL1)과 일체로 제공되어 제 1 전극(REL1)에 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 제 1 트랜지스터(T1)에 인가된 신호(혹은 전압)는 제 1 연결 배선(CNL1)을 통해 제 1 전극(REL1)으로 전달될 수 있다.
도시하지는 않았으나, 제 2 연결 배선(CNL2)은 보호층(PSV)의 제 2 컨택 홀(CH2)을 통해 화소 회로층(PCL)의 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 제 2 연결 배선(CNL2)은 제 2 전극(REL2)과 일체로 제공되어 제 2 전극(REL2)에 전기적 및/또는 물리적으로 연결될 수 있다. 이에 따라, 구동 전압 배선(DVL)의 제 2 구동 전원(VSS)이 제 2 연결 배선(CNL2)을 통해 제 2 전극(REL2)으로 전달될 수 있다.
도 4a, 도 5 및 도 8d을 참조하면, 제 1, 제 2 전극(REL1, REL2)들 및 제 1, 제 2 연결 배선(CNL1, CNL2)들 상에 제 1 절연층(INS1)을 형성한다. 제 1 절연층(INS1)은 각 서브 화소의 발광 영역(EMA)에서 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 형성되며, 제 1 절연층(INS1)을 뱅크(BNK)와 중첩되는 영역까지 연장되도록 형성할 수 있다.
도 4a, 도 5 및 도 8e을 참조하면, 뱅크(BNK) 상에 반사 패턴(RP)을 형성한다. 이 때, 반사 패턴(RP)과 뱅크(BNK) 사이에는 제 1 절연층(INS1)이 위치한다. 반사 패턴(RP)은 일정한 반사율을 갖는 도전성 재료를 패터닝하여 형성될 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 사용될 수 있다.
반사 패턴(RP)은 각 서브 화소(SP1, SP2, SP3)에서 방출되는 광 중 뱅크(BNK)를 향하는 광을 베이스층(BSP)의 상부로 반사시키기 위한 것일 수 있다.
도 4a, 도 5 및 도 8f을 참조하면, 제 1, 제 2 연결 배선(CNL1, CNL2)을 통해 각 서브 화소의 제 1, 제 2 전극(REL1, REL2) 각각에 대응하는 정렬 전압을 인가하여 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 전계를 형성한다. 제 1, 제 2 연결 배선(CNL1, CNL2)을 통해 제 1, 제 2 전극(REL1, REL2) 각각에 소정의 전압과 주기를 구비하는 교류 전원 또는 직류 전원을 수회 반복적으로 인가하는 경우, 제 1, 제 2 전극(REL1, REL2) 사이에는 제 1, 제 2 전극(REL1, REL2)의 전위차에 따른 전계가 형성될 수 있다.
각 서브 화소의 발광 영역(EMA) 내에 형성된 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 발광 소자(LD)들을 투입한다. 일 예로, 보호층(PSV) 상에 노즐을 배치하고, 노즐을 통해 발광 소자(LD)들을 포함하는 용매를 투하하여 발광 소자(LD)들을 각 서브 화소의 발광 영역(EMA)의 보호층(PSV) 상에 투입할 수 있다. 용매는 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 예를 들어, 용매는 상온 또는 열에 의해 기화될 수 있는 물질을 포함할 수 있다. 또한, 용매는 잉크 또는 페이스트의 형태일 수 있다. 발광 소자(LD)들을 투입하는 방식이 이에 한정되는 것은 아니며, 발광 소자(LD)들을 투입하는 방식은 변경될 수 있다. 이후, 용매는 제거될 수 있다.
발광 소자(LD)들을 보호층(PSV) 상에 투입할 경우, 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 형성된 전계로 인해 발광 소자(LD)들의 자가 정렬이 유도되어, 제 1 전극(REL1)과 제 2 전극(REL2) 사이에 발광 소자(LD)들이 정렬될 수 있다. 즉, 발광 소자(LD)들이 목적하는 영역, 일 예로, 각 서브 화소의 발광 영역(EMA) 내에 집중적으로 정렬될 수 있다.
도 4a, 도 5 및 도 8g을 참조하면, 발광 소자(LD)의 정렬 이후, 보호층(PSV) 상에 절연 물질층(미도시)을 도포한 후 마스크(미도시)를 이용하여 절연 물질층을 패터닝하여 각 발광 소자(LD)의 상면 일부를 커버하는 제 2 절연층(INS2)을 형성한다. 이로 인해, 각 발광 소자(LD)의 양 단부(EP1, EP2)는 외부로 노출될 수 잇다.
이 때, 제 2 절연층(INS2)은 반사 패턴(RP)을 완전히 감싸도록 형성될 수 있다. 이는, 반사 패턴(RP)이 후술할 제 1, 제 2 컨택 전극(CNE1, CNE2)들과 접속되는 것을 방지하기 위함이다.
도 4a, 도 5 및 도 8h을 참조하면, 제 1 절연층(INS1)의 일부를 제거하여, 제 1 전극(REL1)과 제 2 전극(REL2)의 일부를 노출시킨다.
이어, 도 4a, 도 5 및 도 8i을 참조하면, 노출된 제 1 전극(REL1)과 전기적으로 접속되는 제 1 컨택 전극(CNE1)을 형성한다. 제 1 컨택 전극(CNE1)은 발광 소자(LD)들 각각의 양 단부(EP1, EP2) 중 하나의 단부와 제 1 전극(REL1)을 전기적으로 연결시킬 수 있다. 따라서, 제 1 전극(REL1)으로 인가된 제 1 트랜지스터(T1)의 신호, 예를 들면, 제 1 구동 전원(VDD)이 제 1 컨택 전극(CNE1)을 통해 발광 소자(LD)들 각각으로 전달될 수 있다.
상기와 같은 제 1 컨택 전극(CNE1)은 발광 소자(LD)들 각각으로부터 출사되어 제 1 전극(REL1)에 의해 표시 장치의 정면 방향, 예를 들어 표시 장치에서 영상이 표시되는 방향으로 반사되는 광이 손실 없이 진행할 수 있도록 투명한 도전성 재료로 구성될 수 있다.
이 때, 제 1 컨택 전극(CNE1)은 제 1-1 전극(REL1_1) 상에 제공된 제 1-1 컨택 전극(CNE1_1) 및 제 1-2 전극(REL1_2) 상에 제공된 제 1-2 컨택 전극(CNE1_2)을 포함할 수 있다.
그리고, 도 4a, 도 5 및 도 8j을 참조하면, 제 1 컨택 전극(CNE1)을 덮도록 제 3 절연층(INS3)을 형성한다. 3 절연층(INS3)은 제 1 컨택 전극(CNE1)을 외부로 노출되지 않게 하여 제 1 컨택 전극(CNE1)의 부식을 방지하기 위한 것일 수 있다.
도 4a, 도 5 및 도 8k을 참조하면, 노출된 제 2 전극(REL2)과 전기적으로 접속되는 제 2 컨택 전극(CNE2)을 형성한다. 제 2 컨택 전극(CNE2)은 발광 소자(LD)들 각각의 양 단부(EP1, EP2) 중 제 1 컨택 전극(CNE1)과 접속하지 않는 나머지 단부와 제 2 전극(REL2)을 전기적으로 연결시킬 수 있다. 이에 따라, 제 2 전극(REL2)으로 인가된 제 2 구동 전원(VSS)이 발광 소자(LD) 각각으로 전달될 수 있다.
상기와 같은 제 2 컨택 전극(CNE2)은 발광 소자(LD)들 각각으로부터 출사되어 제 2 전극(REL2)에 의해 표시 장치의 정면 방향으로 반사된 광이 손실 없이 정면 방향으로 진행할 수 있도록 투명한 도전성 재료로 구성될 수 있다.
그리고, 제 2 컨택 전극(CNE2) 상에 제 2 컨택 전극(CNE2)을 커버하는 제 4 절연층(INS4)을 형성한다. 제 4 절연층(INS4)은 제 2 컨택 전극(CNE2)을 외부로 노출되지 않도록 하여 제 2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 이 때, 제 4 절연층(INS4)을 유기 절연막으로 형성하여, 제 4 절연층(INS4)이 격벽(PW), 제 1, 제 2 전극(REL1, REL2), 제 1, 제 2 컨택 전극(CNE1, CNE2) 등에 의해 발생된 단차를 완화시킬 수 있다.
한편, 제 1, 제 2 컨택 전극(CNE1, CNE2)을 동일 층에 형성하여, 표시 장치의 제조 시 마스크 수를 감소할 수 있다.
이하, 첨부된 도면을 참조하여, 제 1, 제 2 컨택 전극(CNE1, CNE2)이 동일 층에 형성된 본 발명의 또 다른 실시 예에 따른 표시 장치에 대해 구체적으로 설명하면 다음과 같다.
도 9a 및 도 9b는 본 발명의 또 다른 실시 예에 따른 표시 장치를 도시한 단면도로, 도 4a의 Ⅰ-Ⅰ'에 대응되는 단면도이다.
도 1 내지 도 4a, 도 9a 및 도 9b와 같이, 본 발명의 또 다른 실시 예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 베이스층(BSL)을 포함할 수 있다.
화소(PXL)들 각각은 베이스층(BSL) 상에 제공된 제 1 서브 화소(SP1), 제 2 서브 화소(SP2) 및 제 3 서브 화소(SP3)를 포함할 수 있다. 제 1 내지 제 3 서브 화소(SP1 ~ SP3)들 각각은 광을 방출하는 발광 영역(EMA)과 발광 영역(EMA) 주변에 위치하는 비 발광 영역(PPA)을 포함할 수 있다.
제 1 내지 제 3 서브 화소(SP1 ~ SP3)들은 각각 베이스층(BSL), 화소 회로층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 베이스층(BSL) 상에 배치된 버퍼층(BFL), 버퍼층(BFL) 상에 배치된 제 1, 제 2 트랜지스터(T1, T2) 및 구동 전압 배선(DVL) 등을 포함할 수 있다. 또한, 제 1 내지 제 3 서브 화소(SP1 ~ SP3) 각각의 화소 회로층(PCL)은 제 1, 제 2 트랜지스터(T1, T2)와 구동 전압 배선(DVL) 상에 배치된 보호층(PSV)을 더 포함할 수 있다.
베이스층(BSL)과 버퍼층(BFL) 사이에는 차광 패턴(SDL)이 더 제공될 수 있다. 차광 패턴(SDL)은 도전성 물질, 절연 물질 등으로 이루어질 수 있으며, 베이스층(BSL)의 배면으로 유입된 광을 차단하여, 제 1 내지 제 3 서브 화소(SP1 ~ SP3)들 각각의 회로 회로층(PCL)에 광이 유입되는 것을 차단하는 광 차단막일 수 있다.
차광 패턴(SDL)은 Cr, Cr/CrOx 이중충, 카본 안료를 포함하는 수지, 블랙 염료 또는 그래파이트(graphite) 등을 포함할 수 있다. 차광 패턴(SDL)DL 카본 안료를 포함하는 수지인 경우에 카본 안료는 차광기능을 갖는 흑색 안료인 카본 블랙(carbon black)일 수 있다.
차광 패턴(SDL)은 제 1, 제 2 트랜지스터(T1, T2) 각각의 반도체층(SCL)의 하부에 대응되도록 베이스층(BSL) 상에 제공될 수 있다. 한편, 차광 패턴(SDL)은 도전성 물질인 금속으로 이루어질 수도 있으며, 차광 패턴(SDL)은 제 1, 제 2 트랜지스터(T1, T2) 중 어느 하나의 트랜지스터의 일부 구성에 전기적으로 연결될 수 있다. 도면에서는 차광 패턴(SDL)이 제 1 트랜지스터(T1)의 드레인 전극(DE)과 연결된 것을 도시하였으며, 이에 한정하지 않는다.
표시 소자층(DPL)은 격벽(PW), 뱅크(BNK), 제 1, 제 2 전극(REL1, REL2), 제 1, 제 2 연결 배선(CNL1, CNL2), 복수의 발광 소자(LD)들, 제 1, 제 2 컨택 전극(CNE1, CNE2) 등을 포함할 수 있다.
격벽(PW)과 뱅크(BNK)는 보호층(PSV) 상에 형성되며, 도시된 바와 같이 동일 층에 형성될 수 있다. 격벽(PW)은 각 서브 화소의 발광 영역(EMA) 내에 형성 및/또는 제공되며, 뱅크(BNK)는 각 서브 화소의 비발광 영역(PPA) 내에 형성 및/또는 제공될 수 있다.
그리고, 뱅크(BNK) 상에 배치되는 반사 패턴(RP)은 제 1, 제 2 전극(REL1, REL2)과 동일한 층에 제공되거나, 제 1, 제 2 전극(REL1, REL2)과 상이한 층에 배치될 수 있다.
예를 들어, 도 9a와 같이, 반사 패턴(RP)은 제 1, 제 2 전극(REL1, REL2)과 동일한 층에 제공되는 동일한 물질을 포함할 수 있다. 그리고, 반사 패턴(RP)과 제 1, 제 2 전극(REL1, REL2)을 덮도록 제 1 절연층(INS1)이 배치되고, 제 1 절연층(INS1) 상에 복수의 발광 소자(LD)들이 배치될 수 있다.
그리고, 발광 소자(LD)들의 상면 일부를 커버하는 제 2 절연층(INS2)이 배치되어, 각 발광 소자(LD)들의 양 단부가 외부로 노출될 수 있다.
제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)은 제 1 절연층(INS1)에 의해 노출된 제 1 전극(REL1)과 제 2 전극(REL2)에 각각 접속된다. 예를 들어, 제 1 컨택 전극(CNE1)은 발광 소자(LD)의 일측 단부와 제 1 전극(REL1)을 전기적으로 연결하고, 제 2 컨택 전극(CNE2)은 발광 소자(LD)의 타측 단부와 제 2 전극(REL2)을 전기적으로 연결할 수 있다.
제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)은 동일 평면 상에 제공될 수 있다. 제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)이 제 2 절연층(INS2) 상에 일정 간격 이격되어 전기적 및/또는 물리적으로 분리될 수 있다. 즉, 제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)은 동일한 층에 제공되며 동일한 제조 공정을 통해 형성될 수 있다.
제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2) 상에는 제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)을 커버하는 제 3 절연층(INS3)이 배치될 수 있다. 제 3 절연층(INS3)은 제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)이 외부로 노출되는 것을 방지하여 제 1 컨택 전극(CNE1)과 제 2 컨택 전극(CNE2)의 부식을 방지할 수 있다.
또한, 도시하지는 않았으나, 제 3 절연층(INS3) 상에 표시 소자층(DPL)의 평탄화를 위한 제 4 절연층(INS4)이 더 배치될 수 있다.
한편, 도 9b와 같이, 반사 패턴(RP)은 제 1, 제 2 전극(REL1, REL2) 상이한 층에 배치될 수 있다. 예를 들어, 제 1, 제 2 전극(REL1, REL2)은 제 1 절연층(INS1) 하부에 배치되고, 반사 패턴(RP)은 제 1 절연층(INS1) 상에 배치될 수 있다. 반사 패턴(RP)과 제 1, 제 2 전극(REL1, REL2)이 상이한 층에 배치되더라도, 반사 패턴(RP)과 제 1, 제 2 전극(REL1, REL2)은 동일한 물질을 포함할 수 있다.
한편, 도 9a 및 도 9b에서는 격벽(PW)과 뱅크(BNK)가 보호층(PSV) 상에서 동일 층에 형성된 것을 도시하였으나, 도 6b 및 도 6c에 도시된 바와 같이 격벽(PW)과 뱅크(BNK)는 제 1 절연층(INS1)을 사이에 두고 서로 다른 층에 형성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
PXL: 화소 SP: 서브 화소
PCL: 화소 회로층 EMA: 발광 영역
PPA: 비 발광 영역 BSL: 베이스층
BFL: 버퍼층 SCL: 반도체층
GI: 게이트 절연층 GE: 게이트 전극
IDL: 층간 절연층 DVL: 구동 전압 배선
SE: 소스 전극 DE: 드레인 전극
PSV: 보호층 CH1, CH2: 제 1, 제 2 컨택 홀
DPL: 표시 소자층 PW: 격벽
BNK: 뱅크 CNL1, CNL2: 제 1, 제 2 연결 배선
REL1, REL2: 제 1, 제 2 전극 INS1, INS2, INS3, INS4: 절연층
LD: 발광 소자 EP1, EP2: 단부
RP: 반사 패턴 CNE1, CNE2: 제 1, 제 2 컨택 전극
LCP: 광 변환 패턴층 CCL: 컬러 변환층
CF: 컬러 필터 SCT: 광 산란 입자
CPL: 캐핑층

Claims (20)

  1. 표시 영역 및 비 표시 영역을 포함한 베이스층; 및
    상기 표시 영역에 제공되며 복수의 서브 화소들을 각각 구비한 복수의 화소들을 포함하고,
    각 서브 화소는 화소 회로층 및 상기 화소 회로층 상에 배치되는 표시 소자층을 포함하고,
    상기 표시 소자층은,
    각 서브 화소 내에 배치된 격벽;
    인접한 상기 서브 화소들 사이에 배치된 뱅크;
    상기 격벽 상에 배치되며, 서로 이격되도록 제공된 제 1 전극과 제 2 전극;
    상기 뱅크 상에 배치된 반사 패턴;
    상기 반사 패턴 상에 배치된 절연층; 및
    상기 제 1 전극과 상기 제 2 전극 사이에 배치되어 광을 방출하는 적어도 하나의 발광 소자를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 반사 패턴은 상기 뱅크의 상부면 및 측면을 감싸는 구조인 표시 장치.
  3. 제 1 항에 있어서,
    상기 격벽은 상기 뱅크와 상기 발광 소자 사이에 배치된 표시 장치.
  4. 제 1 항에 있어서,
    상기 뱅크와 상기 격벽은 동일 층 상에 제공되는 동일 물질을 포함하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 격벽과 상기 뱅크는 서로 다른 층에 배치된 표시 장치.
  6. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 반사 패턴과 동일층 상에 제공되는 동일한 물질을 포함하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 상기 반사 패턴과 상이한 층에 배치된 표시 장치.
  8. 제 1 항에 있어서,
    상기 화소 회로층은 상기 베이스층 상에 배치된 적어도 하나의 트랜지스터; 및
    상기 트랜지스터 상에 제공된 보호층을 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 보호층은 상기 격벽 및 상기 뱅크와 일체형으로 형성된 표시 장치.
  10. 제 1 항에 있어서,
    상기 서브 화소는 상기 뱅크에 의해 정의된 공간 내에 배치되어 상기 광을 특정 색의 광으로 변환하는 컬러 변환 입자들을 포함하는 광 변환 패턴층을 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 표시 영역과 중첩되도록 상기 광 변환 패턴층 상에 배치된 캐핑층을 포함하는 표시 장치.
  12. 제 10 항에 있어서,
    상기 광 변환 패턴층은 컬러 필터를 더 포함하는 표시 장치.
  13. 복수의 서브 화소들을 포함한 베이스층을 제공하는 단계; 및
    상기 베이스층 상에 화소 회로층 및 상기 화소 회로층 상에 표시 소자층을 형성하는 단계를 포함하고,
    상기 표시 소자층을 형성하는 단계는,
    각 서브 화소 내에 격벽을 형성하는 단계;
    인접한 상기 서브 화소들 사이에 뱅크를 형성하는 단계;
    상기 격벽 상에서 서로 이격되는 제 1 전극과 제 2 전극을 형성하는 단계;
    상기 뱅크 상에 반사 패턴을 형성하는 단계;
    상기 반사 패턴 상에 절연층을 형성하는 단계; 및
    상기 제 1 전극과 상기 제 2 전극 사이에 배치되어, 광을 방출하는 적어도 하나의 발광 소자를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 반사 패턴을 형성하는 단계는, 상기 반사 패턴을 상기 뱅크의 상부면 및 측면을 감싸도록 형성하는 표시 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 격벽과 상기 뱅크를 동일한 공정으로 동일 층에 형성하는 표시 장치의 제조 방법.
  16. 제 13 항에 있어서,
    상기 격벽과 상기 뱅크를 서로 다른 공정으로 서로 다른 층에 형성하는 표시 장치의 제조 방법.
  17. 제 13 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극을 상기 반사 패턴과 동일한 공정으로 동일 층에 형성하는 표시 장치의 제조 방법.
  18. 제 13 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극을 상기 반사 패턴과 서로 다른 공정으로 서로 다른 층에 형성하는 표시 장치의 제조 방법.
  19. 제 13 항에 있어서,
    상기 적어도 하나의 발광 소자를 형성하는 단계는,
    상기 제 1 전극과 상기 제 2 전극 각각에 대응하는 정렬 전압을 인가하여 상기 제 1 전극과 상기 제 2 전극 사이에 적어도 하나의 발광 소자를 정렬하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제 13 항에 있어서,
    상기 서브 화소 내의 상기 뱅크에 의해 정의된 공간에 상기 광을 특정 색의 광으로 변환하는 컬러 변환 입자들을 포함하는 광 변환 패턴층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020180161079A 2018-12-13 2018-12-13 표시 장치 및 그의 제조 방법 KR102541260B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180161079A KR102541260B1 (ko) 2018-12-13 2018-12-13 표시 장치 및 그의 제조 방법
US17/413,324 US11855053B2 (en) 2018-12-13 2019-06-13 Display device and method for manufacturing same
CN201980082200.7A CN113228283A (zh) 2018-12-13 2019-06-13 显示装置及其制造方法
EP19896415.7A EP3896734A4 (en) 2018-12-13 2019-06-13 DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF
PCT/KR2019/007162 WO2020122337A1 (ko) 2018-12-13 2019-06-13 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161079A KR102541260B1 (ko) 2018-12-13 2018-12-13 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200073340A KR20200073340A (ko) 2020-06-24
KR102541260B1 true KR102541260B1 (ko) 2023-06-12

Family

ID=71076092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161079A KR102541260B1 (ko) 2018-12-13 2018-12-13 표시 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US11855053B2 (ko)
EP (1) EP3896734A4 (ko)
KR (1) KR102541260B1 (ko)
CN (1) CN113228283A (ko)
WO (1) WO2020122337A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530988A (zh) * 2019-09-19 2021-03-19 群创光电股份有限公司 电子装置及电子装置的制造方法
KR20210095266A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20210106053A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220019198A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220033578A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220103233A (ko) * 2021-01-14 2022-07-22 삼성디스플레이 주식회사 표시 장치
KR20220108289A (ko) * 2021-01-26 2022-08-03 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20230001048A (ko) * 2021-06-25 2023-01-04 삼성디스플레이 주식회사 표시 장치
KR20230010157A (ko) * 2021-07-09 2023-01-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230017376A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
KR20230017386A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157404A (ja) 2005-12-01 2007-06-21 Seiko Epson Corp 表示装置および電子機器
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
KR20140127136A (ko) 2013-04-24 2014-11-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR102505167B1 (ko) * 2015-12-30 2023-02-28 엘지디스플레이 주식회사 유기발광소자
CN105552249B (zh) * 2016-03-16 2017-11-14 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR102319316B1 (ko) * 2017-04-04 2021-10-29 삼성디스플레이 주식회사 유기 발광 소자 및 발광 표시 장치
US20170294628A1 (en) 2016-04-07 2017-10-12 Samsung Display Co., Ltd. Organic Light Emitting Diode and Light Emitting Diode Display
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102291493B1 (ko) * 2016-08-11 2021-08-20 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR20180062548A (ko) * 2016-11-30 2018-06-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102663231B1 (ko) * 2016-12-30 2024-05-02 엘지디스플레이 주식회사 유기발광 표시장치
KR102559514B1 (ko) 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102299992B1 (ko) 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102568308B1 (ko) 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
US20210408108A1 (en) 2018-11-20 2021-12-30 Samsung Display Co., Ltd. Pixel, display device comprising same, and manufacturing method thereof
CN210762236U (zh) 2019-01-15 2020-06-16 广州食悦行食品有限公司 包装装置

Also Published As

Publication number Publication date
EP3896734A4 (en) 2022-10-12
KR20200073340A (ko) 2020-06-24
EP3896734A1 (en) 2021-10-20
WO2020122337A1 (ko) 2020-06-18
US20220068901A1 (en) 2022-03-03
CN113228283A (zh) 2021-08-06
US11855053B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
KR102541260B1 (ko) 표시 장치 및 그의 제조 방법
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
KR102516131B1 (ko) 표시 장치 및 그의 제조 방법
US11610934B2 (en) Light emitting device and manufacturing method of the light emitting device
US11967607B2 (en) Light-emitting device and display device comprising same
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
US20220139319A1 (en) Display device
KR102602621B1 (ko) 표시 장치
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
CN113228289A (zh) 显示装置及其修复方法
KR20200066438A (ko) 표시 장치 및 그의 제조 방법
KR20210053391A (ko) 표시 장치
KR20220051084A (ko) 표시 장치 및 그의 제조 방법
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20240007824A (ko) 표시 장치 및 이의 제조 방법
KR20230174307A (ko) 표시 장치
CN113644090A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right