CN113644090A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113644090A
CN113644090A CN202110418630.0A CN202110418630A CN113644090A CN 113644090 A CN113644090 A CN 113644090A CN 202110418630 A CN202110418630 A CN 202110418630A CN 113644090 A CN113644090 A CN 113644090A
Authority
CN
China
Prior art keywords
light emitting
electrode
light
emitting element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110418630.0A
Other languages
English (en)
Inventor
李镇禹
朴常镐
梁泰勳
金振永
金珍泽
文秀贤
朴美珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113644090A publication Critical patent/CN113644090A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置。所述显示装置包括：第一基底，包括多个单元发光区域；第一电极和第二电极，位于第一基底的所述多个单元发光区域中的每个中；第一绝缘层，暴露第一电极和第二电极中的每个的一个区域；发光元件，位于第一绝缘层上并且具有在长度方向上的第一端和第二端；光转换图案，与发光元件相邻，覆盖发光元件的上表面的一部分，并且暴露发光元件的第一端和第二端；第一接触电极，位于第一电极上，并且将暴露的第一电极的所述一个区域与发光元件的第一端连接；以及第二接触电极，位于第二电极上。

Description

显示装置
本申请要求于2020年4月27日提交的第10-2020-0050970号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置及其制造方法。
背景技术
已经开发了使用具有高度可靠的无机晶体结构的材料来制造超小发光元件和使用该发光元件的显示装置的技术。例如，已经开发了使用具有小尺寸(诸如纳米级至微米级尺寸)的超小发光元件来构造显示装置的光源的技术。
为了将超小发光元件应用于显示装置，能够施加电力的电极可以连接到发光元件，并且用于防止具有不同极性的电极之间的短路和用于防止发光元件的移动的绝缘层(或锚)可以定位在发光元件上。
最近，已经研究了应用包括光转换层的滤色器来改善显示装置的图像质量(诸如，颜色再现性)。在一些情况下，蓝色光源用作光源，并且通过光转换层将其发射的光转换为红光、绿光和白光中的任何一种。
发明内容
本公开的一个或更多个示例实施例提供了一种具有减少的制造成本和减少的制造工艺数量的显示装置。
本公开的一个或更多个示例实施例提供了一种能够减小显示面板的厚度同时防止(或降低)诸如颜色再现性的图像质量的劣化的显示装置。
本公开的各方面不限于上面提及的各方面，并且使用以下描述本领域普通技术人员可以清楚地理解没有提及的其它技术目的。
根据本公开的一个或更多个示例实施例的显示装置包括：第一基底，包括多个单元发光区域；第一电极和第二电极，位于第一基底的所述多个单元发光区域中的每个中；第一绝缘层，暴露第一电极和第二电极中的每个的一个区域；发光元件，位于第一绝缘层上并且包括在长度方向上的第一端和第二端；光转换图案，与发光元件相邻，覆盖发光元件的上表面的一部分，并且暴露发光元件的第一端和第二端；第一接触电极，位于第一电极上，并且将暴露的第一电极的所述一个区域与发光元件的第一端连接；以及第二接触电极，位于第二电极上，并且将暴露的第二电极的所述一个区域与发光元件的第二端连接。
所述多个单元发光区域可以包括第一发光区域、第二发光区域和第三发光区域，第一颜色光可以从第一发光区域发射，第二颜色光可以从第二发光区域发射，并且第三颜色光可以从第三发光区域发射。
光转换图案可以包括在厚度方向上与第一发光区域叠置并且包括第一波长转换颗粒的第一光转换图案、在厚度方向上与第二发光区域叠置并且包括第二波长转换颗粒的第二光转换图案以及在厚度方向上与第三发光区域叠置并且包括散射颗粒的第一散射图案。
第一光转换图案可以将第一颜色光转换为第二颜色光，并且输出第二颜色光，第二光转换图案可以将第二颜色光转换为第三颜色光，并且输出第三颜色光。
显示装置还可以包括：封装层，位于第一电极、第二电极、发光元件和光转换图案上。
显示装置还可以包括：第二基底，与第一基底相对，其中，第二基底可以包括第一滤色器、第二滤色器和第三滤色器，第一滤色器在厚度方向上与第一发光区域叠置并且使第二颜色光通过，第二滤色器在厚度方向上与第二发光区域叠置并且使第三颜色光通过，第三滤色器在厚度方向上与第三发光区域叠置并且使第一颜色光通过。
显示装置还可以包括定位在第一基底与第二基底之间的填料。
第二基底可以包括在第一滤色器、第二滤色器和第三滤色器中的相邻的滤色器之间的阻光图案。
第一波长转换颗粒的尺寸可以比第二波长转换颗粒的尺寸大。
显示装置还可以包括位于第一基底的所述多个单元发光区域中的每个中并且彼此隔开的第一堤图案，其中，第一电极和第二电极定位在第一堤图案上。
光转换图案还可以包括位于第一堤图案的彼此面对的侧表面上的侧光转换图案，并且侧光转换图案置于第一电极与第一接触电极之间以及第二电极与第二接触电极之间。
光转换图案还定位在第一绝缘层与发光元件的下表面之间。
显示装置还可以包括：虚设电极，位于光转换图案的上表面上并在厚度方向上与发光元件叠置，并且与第一接触电极和第二接触电极电分离并物理分离。
被定位成在厚度方向上与发光元件叠置的光转换图案可以具有其中在长度方向上的上宽度比在长度方向上的下宽度大的倒梯形形状的剖面。
一种根据本公开的一个或更多个示例实施例的显示装置的制造方法包括：设置包括多个单元发光区域的第一基底；在所述多个单元发光区域中的每个中形成第一电极和第二电极，第一电极和第二电极彼此隔开并且在同一平面；在第一电极和第二电极上形成第一绝缘材料层；将包括多个发光元件的溶液放置在第一绝缘材料层上，并且使发光元件在第一电极与第二电极之间自对准；在将光转换材料层涂覆在第一绝缘材料层上之后，通过使光转换材料层图案化来形成暴露每个发光元件的第一端和第二端的光转换图案；使第一绝缘材料层图案化以暴露第一电极和第二电极中的每个的一个区域；以及并发形成(例如，同时形成)使每个暴露的发光元件的第一端与第一电极连接的第一接触电极以及使每个暴露的发光元件的第二端与第二电极连接的第二接触电极。
制造方法还可以包括在所述多个单元发光区域中的每个中形成彼此隔开的第一堤图案，其中，第一电极和第二电极定位在第一堤图案上。
设置第一基底的方法可以包括：形成至少一个晶体管以驱动位于第一基底上的发光元件；以及在所述至少一个晶体管上形成保护层。
在将光转换材料层涂覆在第一绝缘材料层上之后通过使光转换材料层图案化来形成光转换图案的步骤中，可以并发形成(例如，同时形成)位于第一堤图案的彼此面对的侧表面上的侧光转换图案。
设置第一基底的方法可以包括形成第一发光区域以发射第一颜色光，形成第二发光区域以发射第二颜色光，并且形成第三发光区域以发射第三颜色光。
形成光转换图案的方法可以包括：形成在厚度方向上与第一发光区域叠置并且包括第一波长转换颗粒的第一光转换图案；形成在厚度方向上与第二发光区域叠置并且包括第二波长转换颗粒的第二光转换图案；以及形成在厚度方向上与第三发光区域叠置并且包括散射颗粒的第一散射图案。
其它实施例的细节被包括在具体实施方式和附图中。
在根据一个或更多个示例实施例的显示装置中，可以通过形成防止发光元件偏离光转换图案的对准位置的锚来减少制造成本和工艺的数量。
在一个或更多个示例实施例中，因为可以省略滤色器层上的单独的光转换层，所以能够减小显示面板的厚度同时防止(或减少)诸如颜色再现性的图像质量的劣化。
本公开的示例实施例的效果不限于以上所示出的内容，并且更多的各种效果被包括在本说明书中。
附图说明
图1A是示意性地示出根据本公开的一个或更多个示例实施例的发光元件的剖开部分的透视图(perspective cutaway view)，图1B是图1A的发光元件的剖视图。
图2A是示意性地示出根据本公开的一个或更多个示例实施例的发光元件的剖开部分的透视图，图2B是图2A的发光元件的剖视图。
图3A是示意性地示出根据本公开的另一示例实施例的发光元件的透视图，图3B是图3A的发光元件的剖视图。
图4示出了根据本公开的一个或更多个示例实施例的显示装置，并且是使用图1A、图1B、图2A、图2B、图3A和图3B中所示的发光元件中的任一个作为发光源的显示装置的示意性俯视平面图。
图5A至图5E是示出根据本公开的一个或更多个示例实施例的包括在图4中所示的一个子像素中的构成元件的电连接关系的电路图。
图6A和图6B是示出根据本公开的另一示例实施例的包括在图4中所示的一个子像素中的构成元件的电连接关系的电路图。
图7是放大图4的像素区域的俯视平面图。
图8是沿着图7的线II-II’截取的剖视图。
图9是示意性地示出包括除了图7中的第一堤图案之外的其它构成元件的第一子像素的俯视平面图。
图10是沿着图7的线I-I’截取的剖视图。
图11A、图11B和图11C是图10的区域EA(例如，部分EA)的放大剖视图。
图12是沿着图7的线III-III’截取的剖视图。
图13A、图13B和图13C是根据本公开的一个或更多个示例实施例的图10的像素部分的放大剖视图。
图14A至图14F是顺序地示出图10中所示的显示装置的制造方法的剖视图。
图15是用于示出图13A和图13B中所示的示例实施例的剖视图。
具体实施方式
将通过参照附图描述的以下实施例来阐明本公开的特征和方面以及本公开的实现方法。然而，本公开可以以不同的形式实现，并且不应被解释为限于在此阐述的实施例。相反，这些实施例被讨论使得本公开将是彻底且完整的，并且将向本领域技术人员充分传达本公开的范围。此外，本公开由权利要求及其等同物的范围限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在所述另一元件或层上，或者也可以存在中间元件或层。在整个说明书中，相同的附图标记指示相同的元件。用于描述本公开的实施例而在附图中公开的形状、尺寸、比率、角度、数量等是说明性的，因此本公开不限于所示出的实施例。
尽管使用术语“第一”、“第二”等来描述各种构成元件，但是这些构成元件不受这些术语的限制。这些术语仅用于将一个构成元件与另一构成元件区分开。因此，在本公开的技术精神内，下面描述的第一构成元件可以是第二构成元件。
本公开的各种实施例的各个特征可以部分地或完全地彼此结合或组合，并且可以以本领域技术人员充分理解的方式在技术上进行各种关联地实施。每个实施例可以彼此独立地可实现，并且可以以相互关系一起可实现。
在下文中，参照附图，将进一步详细地描述本公开的一个或更多个示例实施例。
图1A是示意性地示出根据本公开的一个或更多个示例实施例的发光元件的剖开部分的透视图，图1B是图1A的发光元件的剖视图。图2A是示意性地示出根据本公开的一个或更多个示例实施例的发光元件的剖开部分的透视图，图2B是图2A的发光元件的剖视图。图3A是示意性地示出根据本公开的另一示例实施例的发光元件的透视图，图3B是图3A的发光元件的剖视图。
为方便起见，将描述示出通过蚀刻方法制造的发光元件的图1A、图1B、图2A和图2B，然后将描述示出通过生长方法制造的发光元件的图3A和图3B。在本公开的一个或更多个示例实施例中，发光元件的类型和/或形状不限于图1A、图1B、图2A、图2B、图3A和图3B中所示的示例实施例。
首先，参照图1A、图1B、图2A和图2B，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中第一半导体层11、活性层12和第二半导体层13顺序地堆叠的发光堆叠构件。
根据本公开的一个或更多个示例实施例，发光元件LD可以以在一个方向上延伸的形状设置。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以在延伸方向上具有一端和另一端。第一半导体层11和第二半导体层13中的一个可以定位在发光元件LD的一端，并且第一半导体层11和第二半导体层13中的另一个可以定位在发光元件LD的另一端。
发光元件LD可以以各种形状设置。例如，发光元件LD可以具有在长度方向上更长(即，纵横比大于1)的杆状形状或条状形状。在本公开的一个或更多个示例实施例中，发光元件LD在长度方向上的长度L可以比发光元件LD的直径D(或横截面的宽度)大。发光元件LD可以包括以超小尺寸制造的发光二极管，以具有微米级或纳米级的直径D和/或长度L。在本公开的一个或更多个示例实施例中，可以改变发光元件LD的尺寸，使得发光元件LD可以满足要应用的照明装置或自发光显示装置的所需条件(或设计条件)。
第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂的n型半导体层。然而，构成第一半导体层11的材料不限于此，各种其它材料可以构成第一半导体层11。
活性层12可以定位在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。活性层12的位置可以根据发光元件LD的类型而进行各种改变。活性层12可以发射具有400nm至900nm的波长的光，并且可以使用双异质结构。在本公开的一个或更多个示例实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12的上部和/或下部上。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据一个或更多个示例实施例，诸如AlGaN、AlInGaN等的材料可以用于形成活性层12，并且各种材料可以构成活性层12。
当在发光元件LD的端部之间施加具有合适的电压(例如设定的电压或预定的电压)或者更大电压的电场时，发光元件LD在电子-空穴对在活性层12中结合的同时发射光。通过利用该原理控制发光元件LD的发光，发光元件LD可以用作各种发光装置以及显示装置的像素的光源。
第二半导体层13可以定位在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以由与第一半导体层11的半导体材料不同的半导体材料形成，或者第二半导体层13可以由具有与第一半导体层11的半导体材料的材料性质不同的材料性质的半导体材料形成。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg等的第二导电掺杂剂的p型半导体层。然而，构成第二半导体层13的材料不限于此，各种其它材料可以构成第二半导体层13。
在本公开的一个或更多个示例实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的宽度(或厚度)。例如，第一半导体层11可以在发光元件LD的长度方向上具有比第二半导体层13的宽度宽的宽度(或具有比第二半导体层13的厚度厚的厚度)。因此，如图1A至图2B中所示，与第一半导体层11的下表面相比，发光元件LD的活性层12可以定位为更靠近第二半导体层13的上表面。
根据本公开的一个或更多个示例实施例，如图1A和图1B中所示，发光元件LD还可以包括定位在上述的第一半导体层11、活性层12和第二半导体层13之中的第二半导体层13上的附加电极15。在一个或更多个示例实施例中，如图2A和图2B中所示，发光元件LD还可以包括定位在第一半导体层11的一端上的另一附加电极16。
附加电极15和16可以是欧姆接触电极，但不限于此，附加电极15和16可以是根据一个或更多个示例实施例的肖特基接触电极。附加电极15和16可以包括金属或金属氧化物，例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO以及其单独或组合的氧化物或合金，但不限于此。
附加电极15和16中的每个中包括的材料可以彼此相同或不同。附加电极15和16可以是基本透明或半透明的。因此，由发光元件LD产生的光可以透射穿过附加电极15和16以发射到发光元件LD外部。根据一个或更多个示例实施例，当从发光元件LD产生的光通过不包括发光元件LD的两端的区域发射到发光元件LD外部而不透射穿过附加电极15和16时，附加电极15和16可以包括不透明金属。
在本公开的一个或更多个示例实施例中，发光元件LD还可以包括绝缘膜14。然而，根据一个或更多个示例实施例，绝缘膜14可以被省略，并且可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13的一部分。
绝缘膜14可以防止(或保护以避免)当活性层12接触除第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。在一个或更多个实施例中，通过形成绝缘膜14，可以最小化或减少发光元件LD的表面缺陷以提高寿命和效率。在一个或更多个实施例中，当多个发光元件LD紧密地定位时，绝缘膜14可以防止(或保护以避免)可能在发光元件LD之间发生的不希望的短路。如果可以防止活性层12与外部导电材料之间的短路，则不限制是否设置绝缘膜14。
如图1A和图2A中所示，绝缘膜14可以以部分或完全覆盖包括第一半导体层11、活性层12、第二半导体层13和附加电极15的发光堆叠构件的外表面(例如，外周表面或外圆周表面)的形式设置。为了更好地理解且易于描述，图1A和图2A示出了去除绝缘膜14的一部分的状态，并且包括在真实发光元件LD中的第一半导体层11、活性层12、第二半导体层13和附加电极15可以被绝缘膜14覆盖(或被绝缘膜14部分地覆盖)。
如图1B中所示，绝缘膜14可以在与附加电极15相邻的拐角部分中具有弯曲的形状。根据一个或更多个示例实施例，当制造发光元件LD时，可以通过蚀刻方法形成弯曲表面。
如图2B中所示，包括绝缘膜14和定位在第一半导体层11上的附加电极16的示例实施例的发光元件结构也可以在与附加电极16相邻的部分中具有弯曲形状。
根据本公开的一个或更多个示例实施例，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自于由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但不限于此，绝缘膜14可以包括具有绝缘性质的各种材料。
在一个或更多个实施例中，参照图2A和图2B，根据一个或更多个示例实施例的发光元件LD还可以包括定位在第一半导体层11与活性层12之间的第三半导体层17、定位在活性层12与第二半导体层13之间的第四半导体层18和第五半导体层19。图2A和图2B的发光元件LD与图1A和图1B的示例实施例的不同之处在于：还设置了多个半导体层17、18和19以及附加电极16，并且活性层12包括其它元件。
根据本公开的一个或更多个示例实施例，在图1A和图1B的发光元件LD中，活性层12可以发射蓝光或绿光，因为活性层12包括氮(N)。另一方面，在图2A和图2B的发光元件LD中，活性层12和其它半导体层中的每个可以包括至少包含磷(P)的半导体。例如，根据一个或更多个示例实施例的发光元件LD可以发射中心波长带具有620nm至750nm的范围的红光。然而，应该理解的是，红光的中心波长带不限于上述范围，并且包括在本领域中可以被认为是红色的所有波长范围。
例如，在根据图2A和图2B的示例实施例的发光元件LD中，第一半导体层11可以是n型半导体层，并且当发光元件LD发射红光时，第一半导体层11可以包括具有化学式为InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层11可以是n型掺杂的InAlGaP、GaP、AlGaP、InGaP、AlP和InP中的至少一种。第一半导体层11可以掺杂有n型掺杂剂，例如，n型掺杂剂可以是Si、Ge、Sn、Se等。在一个或更多个示例实施例中，第一半导体层11可以是掺杂有n型Si的n-AlGaInP。第一半导体层11的长度可以具有1.5μm至5μm的范围，但不限于此。
第二半导体层13可以是p型半导体层，并且当发光元件LD发射红光时，第二半导体层13可以包括具有化学式为InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层13可以是p型掺杂的InAlGaP、GaP、AlGaNP、InGaP、AlP和InP中的至少一种。第二半导体层13可以掺杂有p型掺杂剂，例如，p型掺杂剂可以是Mg、Zn、Ca、Ba等。在一个或更多个示例实施例中，第二半导体层13可以是掺杂有p型Mg的p-GaP。第二半导体层13的长度可以具有0.08μm至0.25μm的范围，但不限于此。
活性层12可以定位在第一半导体层11与第二半导体层13之间。类似于图1A和图1B的活性层12，图2A和图2B的活性层12也可以发射特定波长的光，因为活性层12包括单量子阱结构或多量子阱结构的材料。例如，当活性层12发射红色波长带的光时，活性层12可以包括诸如AlGaP、InAlGaP等的材料。例如，当活性层12是多量子阱结构以及其中量子层和阱层交替堆叠的结构时，量子层可以包括诸如AlGaP或InAlGaP的材料，并且阱层可以包括诸如GaP或AlInP的材料。在一个或更多个示例实施例中，活性层12可以发射具有620nm至750nm的中心波长带并且包括作为量子层的InAlGaP和作为阱层的InAlP的红光。
图2A和图2B的发光元件LD可以包括定位为与活性层12相邻的包覆层。如附图中所示，分别定位在活性层12上和下的位于第一半导体层11与第二半导体层13之间的第三半导体层17和第四半导体层18可以是包覆层。
第三半导体层17可以定位在第一半导体层11与活性层12之间。第三半导体层17可以是与第一半导体层11类似的n型半导体，例如，第三半导体层17可以包括具有化学式为InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。在一个或更多个示例实施例中，第一半导体层11可以是n-InAlGaP，第三半导体层17可以是n-InAlP。然而，实施例不限于此。
第四半导体层18可以定位在活性层12与第二半导体层13之间。第四半导体层18可以是与第二半导体层13类似的p型半导体，例如，第四半导体层18可以包括具有化学式为InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。在一个或更多个示例实施例中，第二半导体层13可以是p-GaP，第四半导体层18可以是p-InAlP。
第五半导体层19可以定位在第四半导体层18与第二半导体层13之间。与第二半导体层13和第四半导体层18相似，第五半导体层19也可以是p型掺杂的半导体。在一些实施例中，第五半导体层19可以起到减小第四半导体层18与第二半导体层13之间的晶格常数的差异的作用。例如，第五半导体层19可以是拉伸应变势垒减小(TSBR)层。例如，第五半导体层19可以包括p-InGaP、p-InAlP和p-InAlGaP中的至少一种，但不限于此。在一个或更多个示例实施例中，第三半导体层17、第四半导体层18和第五半导体层19的长度可以具有0.08μm至0.25μm的范围，但不限于此。
上述的发光元件LD可以用作用于各种显示装置的发光源。发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD与流体溶液(或溶剂)混合并被供应到每个发光区域(例如，每个像素的发光区域或每个子像素的发光区域)时，可以对每个发光元件LD进行表面处理，使得可以均匀地喷射发光元件LD而发光元件LD在溶液中没有不均匀的聚集。
包括发光元件LD的发光装置可以用在需要光源的各种类型的装置(包括显示装置)中。例如，当在显示面板的每个像素的发光区域中设置多个发光元件LD时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述的一个或更多个示例实施例。例如，发光元件LD还可以用在需要光源的其它类型的装置(诸如照明装置)中。
接下来，参照图3A和图3B，将描述通过生长方法制造的发光元件LD’。
在通过生长方法制造的发光元件LD’的描述中，将着重于与上述的一个或更多个示例实施例的差异进行描述，在通过生长方法制造的发光元件LD’中未具体描述的部分与上述的示例实施例一致。
参照图3A和图3B，根据本公开的一个或更多个示例实施例的发光元件LD’可以包括第一半导体层11’、第二半导体层13’和置于第一半导体层11’与第二半导体层13’之间的活性层12’。根据一个或更多个示例实施例，发光元件LD’可以包括核-壳结构的发光图案10，核-壳结构的发光图案10具有定位在中心处的第一半导体层11’、覆盖第一半导体层11’的至少一侧的活性层12’(例如，活性层12’可以在第一半导体层11’的外围周围围绕第一半导体层11’)、覆盖活性层12’的至少一侧的第二半导体层13’(例如，第二半导体层13’可以在活性层12’的外围周围围绕活性层12’)以及覆盖第二半导体层13’的至少一侧的附加电极15’(例如，附加电极15’可以在第二半导体层13’的外围周围围绕第二半导体层13’)。
发光元件LD’可以设置为在一个方向上延伸的多边形的喇叭形状。例如，发光元件LD’可以设置为六边形的喇叭形状。当发光元件LD’的延伸方向被称为长度方向L’时，发光元件LD’可以在长度方向L’上具有一端(或下端)和另一端(或上端)。在发光元件LD’的一端(或下端)处，第一半导体层11’和第二半导体层13’中的一个的一部分可以被暴露，并且在发光元件LD的另一端(或上端)处，第一半导体层11’和第二半导体层13’中的另一个的一部分可以被暴露。例如，第一半导体层11’的一部分可以在发光元件LD’的一端(或下端)处被暴露，并且第二半导体层13’的一部分可以在发光元件LD’的另一端(或上端)处被暴露。在这种情况下，当发光元件LD’用作显示装置的光源时，第一半导体层11’的被暴露的部分可以接触驱动发光元件LD’的驱动电极中的一个，并且第二半导体层13’的被暴露的部分可以接触另一驱动电极。
根据一个或更多个示例实施例，当发光元件LD’包括附加电极15’时，附加电极15’的围绕第二半导体层13’的至少一侧的部分可以在发光元件LD’的另一端(或上端)处被暴露。在这种情况下，当发光元件LD’用作显示装置的光源时，附加电极15’的被暴露的部分可以接触另一驱动电极以电连接到一个电极。
在本公开的一个或更多个示例实施例中，第一半导体层11’可以定位在芯(即，发光元件LD’的中心)处。发光元件LD’可以设置为与第一半导体层11’的形状对应的形状。例如，当第一半导体层11’具有六边形的喇叭形状时，发光元件LD’和发光图案10’也可以具有六边形的喇叭形状。
活性层12’可以在发光元件LD’的长度方向L’上以覆盖(或部分覆盖)第一半导体层11’的外表面(例如，外周表面或外圆周表面)的形式设置并/或形成。例如，活性层12’可以在发光元件LD’的长度方向L’上以覆盖除第一半导体层11’的两端的下侧上的另一端之外的区域的形式设置并/或形成。
第二半导体层13’可以在发光元件LD’的长度方向L’上以围绕活性层12’的形式设置并/或形成，并且可以包括与第一半导体层11’的类型不同类型的半导体层。例如，第二半导体层13’可以由与第一半导体层11’的半导体材料不同的半导体材料形成，或者第二半导体层13’可以由具有与第一半导体层11’的半导体材料的材料性质不同的材料性质的半导体材料形成。在一个或更多个实施例中，第二半导体层13’可以包括至少一个p型半导体层。
在本公开的一个或更多个示例实施例中，发光元件LD’可以包括覆盖第二半导体层13’的至少一侧的附加电极15’。附加电极15’可以是电连接到第二半导体层13’的欧姆接触电极或肖特基接触电极，但不限于此。
如上所述，发光元件LD’可以实现为其两端突出的六边形的喇叭形状，并且可以实现为核-壳结构的发光图案10，核-壳结构的发光图案10包括定位在其中心处的第一半导体层11’、覆盖第一半导体层11’的活性层12’、覆盖活性层12’的第二半导体层13’以及覆盖第二半导体层13’的附加电极15’。第一半导体层11’可以定位在具有六边形的喇叭形状的发光元件LD’的一端(或下端)处，附加电极15’可以定位在发光元件LD’的另一端(或上端)处。
在一个或更多个示例实施例中，发光元件LD’还可以包括设置在具有核-壳结构的发光图案10的外表面(例如，外周表面或外圆周表面)上的绝缘膜14’。绝缘膜14’可以包括透明绝缘材料。
图4示出了根据本公开的一个或更多个示例实施例的显示装置，并且是使用图1A、图1B、图2A、图2B、图3A和图3B中所示的发光元件中的任何一个作为发光源的显示装置的示意性俯视平面图。
在图4中，为了更好地理解且易于描述，基于显示图像的显示区域简要地示出显示装置的结构。然而，根据一个或更多个示例实施例，还可以在显示装置中设置至少一个驱动器(例如，扫描驱动器、数据驱动器等)和/或未示出的多条信号线。
参照图1A、图1B、图2A、图2B、图3A、图3B和图4，根据本公开的一个或更多个示例实施例的显示装置包括第一基底SUB1、设置在第一基底SUB1上的多个像素PXL、设置在第一基底SUB1上以驱动像素PXL的驱动器(未示出)以及连接像素PXL和驱动器的线单元(未示出)，每个像素PXL包括至少一个发光元件LD。
可以根据驱动发光元件LD的方法将显示装置分类为无源矩阵型的显示装置和有源矩阵型的显示装置。例如，当显示装置以有源矩阵型实现时，像素PXL中的每个可以包括控制供应到发光元件LD的电流的量的驱动晶体管和将数据信号传送到驱动晶体管的开关晶体管。
考虑到分辨率、对比度和操作速度，针对每个像素PXL进行选择并针对每个像素PXL进行导通和截止的有源矩阵型的显示装置已经成为主流，但是本公开不限于此。针对每组像素PXL进行导通和截止的无源矩阵型的显示装置也可以使用用于驱动发光元件LD的构成元件(例如，第一电极和第二电极)。
第一基底SUB1可以包括显示区域DA和非显示区域NDA。
根据一个或更多个示例实施例，显示区域DA可以定位在显示装置的中心区域中，并且非显示区域NDA可以定位在显示装置的边缘区域(或外围区域)中以围绕显示区域DA。例如，非显示区域NDA可以沿着显示区域DA的一个或更多个边缘(或者在显示区域DA的外围周围)与显示区域DA相邻地定位。然而，显示区域DA和非显示区域NDA的位置不限于此，并且显示区域DA和非显示区域NDA的位置可以改变。
显示区域DA可以是其中设置有显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及连接像素PXL和驱动器的线单元的一部分的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以被设置为包括由直线构成的边的闭合多边形。在一个或更多个实施例中，显示区域DA可以被设置为包括由曲线构成的边的圆形形状和/或椭圆形形状。在一个或更多个实施例中，显示区域DA可以被设置为各种形状，诸如包括由直线和曲线构成的边的半圆形和/或半椭圆形。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的一个或更多个示例实施例中，非显示区域NDA可以沿着显示区域DA的外围(或圆周或边缘)围绕显示区域。
第一基底SUB1可以包括透明绝缘材料并且可以透射光。第一基底SUB1可以是刚性基底或柔性基底。
像素PXL中的每个可以在第一基底SUB1上设置在显示区域DA中。像素PXL中的每个可以是用于显示图像的最小单元，并且可以设置为多个。
像素PXL可以包括多个子像素S-PXL1、S-PXL2和S-PXL3。例如，如图4中所示，一个像素PXL可以包括第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3。在一些实施例中，第一子像素S-PXL1可以发射红光，第二子像素S-PXL2可以发射绿光，并且第三子像素S-PXL3可以发射蓝光。然而，构成每个像素PXL的第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3的颜色、类型和/或数量没有特别限制，由第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个发射的光的颜色可以进行各种改变。图4示出了其中像素PXL在显示区域DA中以条纹形式(例如，矩阵形式)布置的示例实施例，但是本公开不限于此。例如，显示区域DA可以具有包括pentile排列布置结构的各种像素布置类型。
根据一个或更多个示例实施例，第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小到微米级或纳米级的尺寸，并且可以并联连接到彼此相邻地定位的发光元件，但是本公开不限于此。
发光元件LD可以构成第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3的光源。发光元件LD可以发射白光和/或彩色光。例如，发光元件LD可以发射蓝光。在这种情况下，蓝光可以通过定位在下面描述的发光元件LD上的光转换图案QDP被转换成红色、绿色和白色中的任何一种并且被发射。然而，由光转换图案QDP转换的光的颜色不限于此。例如，第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3可以发射青色、品红色、黄色和白色中的一种。
驱动器可以通过线单元向第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个提供合适的信号(例如，设定的信号或预定的信号)和合适的电力(例如，设定的电力或预定的电力)，因此可以控制第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3的驱动。在图4中，为了更好地理解且易于描述，省略了线单元。
驱动器可以包括：扫描驱动器，所述扫描驱动器通过扫描线向第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3提供扫描信号；发光驱动器，所述发光驱动器通过发光控制线向第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3提供发光控制信号；数据驱动器，所述数据驱动器通过数据线向第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发光驱动器和数据驱动器。
图5A至图5E是示出根据各种示例实施例的包括在图4中所示的一个子像素中的构成元件的电连接关系的电路图。这里，因为第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3的结构基本等同，所以下面将基于第一子像素S-PXL1描述实施例。
例如，图5A至图5E示出了根据另一示例实施例的包括在可以应用于有源显示装置的像素PXL中的构成元件的电连接关系。然而，可以应用本公开的一个或更多个示例实施例的第一子像素S-PXL1中所包括的构成元件的类型不限于此。
在图5A至图5E中，其中设置有构成元件的区域以及包括在图4中所示的子像素中的每个中的构成元件被称为第一子像素S-PXL1。根据一个或更多个示例实施例，图5A至图5E中所示的每个第一子像素S-PXL1可以是设置在图4的显示装置中的第一子像素S-PXL1中的任何一个，并且第一子像素S-PXL1可以具有彼此基本相同或类似的结构。
参照图1A至图3B、图4、图5A至图5E，一个第一子像素S-PXL1可以包括产生与数据信号对应的亮度的光的发光单元EMU。在一个或更多个实施例中，第一子像素S-PXL1还可以包括用于驱动发光单元EMU的像素电路144。
根据一个或更多个示例实施例，发光单元EMU可以包括并联连接在被施加有第一驱动电源VDD的电压的第一电力线PL1与被施加有第二驱动电源VSS的电压的第二电力线PL2之间的多个发光元件LD。例如，发光单元EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或第一对准电极)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或第二对准电极)以及在第一电极EL1与第二电极EL2之间沿同一方向彼此并联连接的多个发光元件LD。在本公开的一个或更多个示例实施例中，第一电极EL1可以是阳极，第二电极EL2可以是阴极。
在本公开的一个或更多个示例实施例中，发光单元EMU中所包括的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的第一端和通过第二电极EL2连接到第二驱动电源VSS的第二端。第一驱动电源VDD和第二驱动电源VSS可以具有彼此不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。此时，在第一子像素S-PXL1的发光时段期间，可以将第一驱动电源VDD与第二驱动电源VSS之间的电位差设定为发光元件LD的阈值电压或更高。
如上所述，在被供应有不同电位的电压的第一电极EL1和第二电极EL2之间沿同一方向(例如，正向)彼此并联连接的每个发光元件LD可以构成每个有效光源。可以聚集这些有效光源以构成第一子像素S-PXL1的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路144供应的驱动电流对应的亮度的光。例如，在每个帧时段期间，像素电路144可以向发光单元EMU供应与对应的帧数据的灰度值对应的驱动电流。供应到发光单元EMU的驱动电流可以流过沿同一方向连接(例如，彼此并联连接)的发光元件LD。因此，当每个发光元件LD发射具有与在发光元件LD中流动的电流对应的亮度的光时，发光单元EMU可以发射与驱动电流对应的亮度的光。
在图5A至图5E中，示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间沿同一方向彼此连接(例如，彼此并联连接)的示例实施例，但是本公开不限于此。根据一个或更多个示例实施例，除了构成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。例如，如图5D和图5E中所示，还可以在发光单元EMU的第一电极EL1和第二电极EL2之间连接反向发光元件LDr。反向发光元件LDr可以与构成有效光源的发光元件LD(例如，沿正向连接的发光元件LD)一起在第一电极EL1与第二电极EL2之间并联连接，但是可以沿与发光元件LD相反(例如，与正向相反)的方向连接在第一电极EL1与第二电极EL2之间。即使当在第一电极EL1与第二电极EL2之间施加合适的驱动电压(例如，设定的驱动电压或预定的驱动电压，例如，正向的驱动电压)时，反向发光元件LDr也可以保持非活动状态(例如，反向偏置状态)，使得基本没有电流流过反向发光元件LDr。
像素电路144可以连接到对应的第一子像素S-PXL1的扫描线Si和数据线Dj。例如，当第一子像素S-PXL1定位在显示区域DA的第i行(即，i是自然数)和第j列(即，j是自然数)时，第一子像素S-PXL1的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。根据一个或更多个示例实施例，如图5A和图5B中所示，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图5A和图5B中所示的示例实施例。
首先，参照图5A，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可以连接到数据线Dj，并且第二晶体管T2的第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，当第一端子是源电极时，第二端子可以是漏电极，否则反之亦然。第二晶体管T2的栅电极可以连接到扫描线Si。
第二晶体管T2可以在可以使第二晶体管T2导通的电压(例如，低电压)的扫描信号从扫描线Si供应到第二晶体管T2的栅电极时导通，以使数据线Dj和第一节点N1电连接。此时，对应的帧的数据信号供应到数据线Dj，因此，数据信号被传送到第一节点N1。传送到第一节点N1的数据信号被充入到存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以电连接到发光元件LD中的每个的第一电极EL1。例如，第一晶体管T1的第二端子可以电连接到发光单元EMU的第一电极EL1。在一个或更多个实施例中，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压而控制供应到发光元件LD的驱动电流的量。例如，第一晶体管T1可以控制供应到发光单元EMU的发光元件LD中的每个的驱动电流的量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可以连接到第一节点N1。存储电容器Cst可以根据与供应到第一节点N1的数据信号对应的电压进行充电，并且可以保持充电电压直到下一帧的数据信号被供应为止。
图5A和图5B中的每个示出了像素电路144，像素电路144包括用于将数据信号传送到第一子像素S-PXL1的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于向发光单元EMU的发光元件LD供应与数据信号对应的驱动电流的第一晶体管T1。
然而，本公开不限于此，像素电路144的结构可以进行各种改变。例如，像素电路144还可以包括至少一个晶体管元件，诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件等，或者诸如用于升高第一节点N1的电压的升压电容器等的其它电路元件。
在一个或更多个示例实施例中，在图5A中，像素电路144中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)全部被示出为p型晶体管，但是本公开不限于此。例如，像素电路144中包括的第一晶体管T1和第二晶体管T2中的至少一个可以改变为n型晶体管。
接下来，参照图1A至图3B、图4和图5B，根据本公开的一个或更多个示例实施例的第一晶体管T1和第二晶体管T2可以被实现为n型晶体管。除了由于晶体管类型的改变而改变一些构成元件的连接位置(例如，存储电容器Cst连接在第一节点N1与第一晶体管T1的第二电极之间)之外，图5B中所示的像素电路144可以具有与图5A的像素电路144的构造或操作类似的构造或操作。因此，将简要地进行对其的描述。
在本公开的一个或更多个示例实施例中，图5B中所示的像素电路144可以包括可以是n型晶体管的第一晶体管T1和第二晶体管T2以及存储电容器Cst。当第一晶体管T1和第二晶体管T2是n型晶体管时，发光单元EMU可以连接在第一驱动电源VDD与像素电路144之间，以使充入有与供应到第一节点N1的数据信号对应的电压的存储电容器Cst稳定。然而，本公开不限于此，根据一个或更多个示例实施例，图5B中所示的发光单元EMU可以连接在像素电路144与第二驱动电源VSS之间。在本公开的一个或更多个示例实施例中，像素电路144的构造不限于图5A和图5B中所示的示例实施例。例如，像素电路144可以被构造为图5C和图5D中所示的示例实施例。
如图5C和图5D中所示，像素电路144可以连接到第一子像素S-PXL1的扫描线Si和数据线Dj。例如，当第一子像素S-PXL1定位在显示区域DA的第i行第j列时，第一子像素S-PXL1的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
此外，根据一个或更多个示例实施例，像素电路144还可以连接到至少一条其它扫描线。例如，定位在显示区域DA的第i行上的第一子像素S-PXL1还可以连接到第i-1扫描线Si-1(例如，前一扫描线)和/或第i+1扫描线Si+1(例如，下一扫描线)。根据一个或更多个示例实施例，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路144还可以连接到第三电源。例如，像素电路144可以连接到初始化电源Vint。
像素电路144可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1(或驱动晶体管)的一个电极(例如，源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的一端。例如，第一晶体管T1的漏电极可以电连接到发光元件LD中的每个的第一电极EL1。此外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压而控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管T2(或开关晶体管)可以连接在与第一子像素S-PXL1连接的第j数据线Dj与第一晶体管T1的源电极之间。此外，第二晶体管T2的栅电极可以连接到与第一子像素S-PXL1连接的第i扫描线Si。第二晶体管T2可以在从第i扫描线Si供应栅极导通电压(例如，低电压)的扫描信号时导通，以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，当第二晶体管T2导通时，从第j数据线Dj供应的数据信号被传送到第一晶体管T1的源电极。
第三晶体管T3可以连接在第一晶体管T1的漏电极与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以在从第i扫描线Si供应栅极导通电压的扫描信号时导通，以使第一晶体管T1的漏电极和第一节点N1电连接。
第四晶体管T4可以连接在第一节点N1与连接到初始化电源Vint的初始化电力线之间。此外，第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1扫描线Si-1。第四晶体管T4可以在从第i-1扫描线Si-1供应栅极导通电压(例如，低电平电压)的扫描信号时导通，以将初始化电源Vint的电压传送到第一节点N1。这里，初始化电源Vint可以具有小于或等于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1(例如，第一晶体管T1的源电极)之间。此外，第五晶体管T5的栅电极可以连接到对应的发光控制线，例如，第i发光控制线Ei。第五晶体管T5可以在从第i发光控制线Ei供应栅极截止电压(例如，高电平电压)的发光控制信号时截止，并且可以在其它情况下(例如，当具有栅极导通电压(例如，低电平电压)的发光控制信号供应到第i发光控制线Ei时)导通。
第六晶体管T6可以连接在第一晶体管T1与发光元件LD的一端之间。例如，第六晶体管T6可以连接在第一晶体管T1的漏电极与发光单元EMU的发光元件LD中的每个的第一电极EL1(或第二节点N2)之间。此外，第六晶体管T6的栅电极可以连接到第i发光控制线Ei。第六晶体管T6可以在从第i发光控制线Ei供应栅极截止电压(例如，高电平电压)的发光控制信号时截止，并且可以在其它情况下(例如，当具有栅极导通电压(例如，低电平电压)的发光控制信号供应到第i发光控制线Ei时)导通。
第七晶体管T7可以连接在发光元件LD的一端(例如，发光单元EMU的发光元件LD中的每个的第一电极EL1)或第二节点N2与初始化电力线之间。此外，第七晶体管T7的栅电极可以连接到下一级中的扫描线中的一条，例如，第i+1扫描线Si+1。第七晶体管T7可以在从第i+1扫描线Si+1供应栅极导通电压(例如，低电平电压)的扫描信号时导通，并且可以将初始化电源Vint的电压供应到发光元件LD的一端(例如，发光单元EMU的发光元件LD中的每个的第一电极EL1)。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储在每个帧时段期间供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
在图5C和图5D中，像素电路144中包括的晶体管(例如，第一晶体管T1至第七晶体管T7)全部被示出为p型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为n型晶体管。在一个或更多个实施例中，如图5D中所示，还可以在发光单元EMU的第一电极EL1和第二电极EL2之间连接至少一个反向发光元件LDr。
在本公开的一个或更多个示例实施例中，像素电路144的构造不限于图图5A至图5D中所示的示例实施例。例如，像素电路144可以被构造为图5E中所示的示例实施例。
如图5E中所示，像素电路144还可以连接到控制线CLi和感测线SENj。例如，定位在显示区域DA的第i行第j列的第一子像素S-PXL1的像素电路144可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图5A和图5B中所示的第一晶体管T1和第二晶体管T2之外，上述的像素电路144还可以包括第三晶体管T3和发光电容器COLED。
第三晶体管T3可以连接在第一晶体管T1与感测线SENj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与发光单元EMU的第一电极EL1连接的一个端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到感测线SENj。另一方面，当省略感测线SENj时，第三晶体管T3的另一电极可以连接到数据线Dj。
根据一个或更多个示例实施例，第三晶体管T3的栅电极可以连接到控制线CLi。另一方面，当省略控制线CLi时，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以在感测时段(例如，设定的感测时段或预定的感测时段)期间通过从控制线CLi供应的栅极导通电压(例如，高电平电压)的控制信号导通，以使感测线SENj和第一晶体管T1电连接。在一个或更多个实施例中，如图5E中所示，存储电容器Cst可以连接在第一节点N1与第一晶体管T1的源电极之间。发光电容器COLED可以连接在第一晶体管T1的源电极与发光单元EMU的第二电极EL2之间。
根据一个或更多个示例实施例，感测时段可以是用于提取定位在显示区域DA中的第一子像素S-PXL1中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。在上述感测时段期间，通过数据线Dj和第二晶体管T2或者通过将每个第一子像素S-PXL1连接到电流源等，可以通过将可以使第一晶体管T1导通的参考电压(例如，设定的参考电压或预定的参考电压)供应到第一节点N1来使第一晶体管T1导通。在一个或更多个示例实施例中，可以通过在第三晶体管T3的栅电极处供应从控制线CLi供应的栅极导通电压的控制信号以使第三晶体管T3导通，从而将第一晶体管T1连接到感测线SENj。因此，包括第一晶体管T1的阈值电压的每个第一子像素S-PXL1的特性信息可以通过上述感测线SENj被提取。提取的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差可以被补偿。
在图5E中，示出了其中第一晶体管T1到第三晶体管T3全部为n型晶体管的示例实施例，但本公开不限于此。例如，上述的第一晶体管T1至第三晶体管T3中的至少一个可以改变为p型晶体管。在图5E中，公开了其中发光单元EMU连接在像素电路144与第二驱动电源VSS之间的示例实施例，但是发光单元EMU可以连接在第一驱动电源VDD与像素电路144之间。在一个或更多个实施例中，如图5E中所示，还可以在发光单元EMU的第一电极EL1和第二电极EL2之间连接至少一个反向发光元件LDr。
在一个或更多个实施例中，在图5A至图5E中，示出了其中构成每个发光单元EMU的发光元件LD全部并联连接的示例实施例，但是本公开不限于此。根据示例实施例，发光单元EMU可以被构造为包括包含彼此并联连接的多个发光元件LD的至少一个串联组。例如，发光单元EMU可以被构造为串联/并联混合结构。稍后将参照图6A和图6B描述上述的实施例。
可以应用于本公开的第一子像素S-PXL1的结构不限于图5A至图5E中所示的示例实施例，并且对应的像素可以具有各种结构。在本公开的一个或更多个实施例中，每个第一子像素S-PXL1可以形成在无源发光显示装置内部。在这种情况下，像素电路144可以被省略，并且包括在发光单元EMU中的发光元件LD的两端可以直接连接到扫描线Si-1、Si和Si+1、数据线Dj、被施加有第一驱动电源VDD的第一电力线PL1、被施加有第二驱动电源VSS的第二电力线PL2以及/或者控制线CLi(例如，设定的或预定的控制线CLi)。
图6A和图6B是示出根据另一示例实施例的包括在图4中所示的一个子像素中的构成元件的电连接关系的电路图。在图6A和图6B中，每个第一子像素S-PXL1的发光单元EMU可以被构造为包括彼此连续连接的多个串联组。在描述图6A和图6B的示例实施例时为了避免重复描述(例如，与图5A至图5E的示例实施例类似或相同的构造)，可以不重复像素电路144的详细描述以避免冗余。
首先，参照图6A，发光单元EMU可以包括彼此串联连接的多个发光元件。例如，发光单元EMU可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4在第一驱动电源VDD与第二驱动电源VSS之间沿正向串联连接以构成有效光源。在以下示例实施例中，第一发光元件LD1至第四发光元件LD4之中的至少一者发光元件被任意地称为(一个)发光元件LD或(多个)发光元件LD，或者第一发光元件LD1至第四发光元件LD4通常被称为(一个)发光元件LD或(多个)发光元件LD。
第一发光元件LD1的一端(例如，第二半导体层)可以通过发光单元EMU的第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的另一端(例如，第一半导体层)可以通过连接在第一串联组与第二串联组之间的第一中间电极CTE1连接到第二发光元件LD2的一端(例如，第二半导体层)。
第二发光元件LD2的一端可以连接到第一中间电极CTE1，并且第二发光元件LD2的另一端(例如，第一半导体层)可以通过连接在第二串联组与第三串联组之间的第二中间电极CTE2连接到第三发光元件LD3的一端(例如，第二半导体层)。
第三发光元件LD3的一端可以连接到第二中间电极CTE2，并且第三发光元件LD3的另一端(例如，第一半导体层)可以通过连接在第三串联组与第四串联组之间的第三中间电极CTE3连接到第四发光元件LD4的一端(例如，第二半导体层)。
第四发光元件LD4的一端可以连接到第三中间电极CTE3，并且第四发光元件LD4的另一端(例如，第一半导体层)可以通过发光单元EMU的第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可以在第一子像素S-PXL1的发光单元EMU的第一电极EL1和第二电极EL2之间串联连接。
与具有其中发光元件LD并联连接的结构的发光单元EMU相比，在具有其中发光元件LD串联连接的结构的发光单元EMU中，可以增大施加在第一电极EL1与第二电极EL2之间的电压，并且可以减小流过发光单元EMU的驱动电流的量。因此，当每个第一子像素S-PXL1的发光单元EMU被构造为串联结构时，可以降低显示装置的功耗。
根据一个或更多个示例实施例，可以以包括彼此并联连接的多个发光元件LD的形式设置至少一个串联组。在这种情况下，每个第一子像素S-PXL1的发光单元EMU可以被构造为串联/并联混合结构。例如，发光单元EMU可以如图6B中所示构造。
接下来，参照图6B，第一子像素S-PXL1的发光单元EMU可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的多个串联组。此外，每个串联组可以包括在构成对应的串联组的电极对的两个电极之间沿正向连接的至少一个发光元件LD。例如，发光单元EMU可以包括顺序地连接到第一驱动电源VDD和第二驱动电源VSS的第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3中的每个可以包括构成对应的串联组的电极对的两个电极(即，EL1和EL2a、EL2b和EL3a、EL3b和EL4)以及在两个电极(即，EL1和EL2a、EL2b和EL3a、EL3b和EL4)之间沿正向(例如，沿同一方向)并联连接的多个发光元件LD。
第一串联组SET1可以包括构成包括在发光单元EMU中的电极对的两个电极(即，EL1和EL2a、EL2b和EL3a、EL3b和EL4)之中的第一电极EL1和第2a电极EL2a，并且可以包括连接在第一电极EL1与第2a电极EL2a之间的至少一个第一发光元件LD1。例如，第一串联组SET1可以包括经由像素电路144连接到第一驱动电源VDD的第一电极EL1、(例如，经由第二串联组SET2和第三串联组SET3)连接到第二驱动电源VSS的第2a电极EL2a以及连接在第一电极EL1与第2a电极EL2a之间的多个第一发光元件LD1。每个第一发光元件LD1的一端(例如，第二半导体层)可以电连接到第一串联组SET1的第一电极EL1，并且第一发光元件LD1的另一端(例如，第一半导体层)可以电连接到第一串联组SET1的第2a电极EL2a。第一发光元件LD1可以在第一串联组SET1的第一电极EL1和第2a电极EL2a之间彼此并联连接，并且可以在第一电极EL1与第2a电极EL2a之间沿同一方向(例如，正向)连接。
根据一个或更多个示例实施例，还可以在第一串联组SET1中连接至少一个反向发光元件LDr(见图5E)。反向发光元件LDr可以与构成有效光源(例如，沿正向连接的发光元件)的第一发光元件LD1一起在第一电极EL1与第2a电极EL2a之间并联连接，但是可以沿与第一发光元件LD1相反的方向连接在第一电极EL1和第2a电极EL2a之间。即使当在第一电极EL1与第2a电极EL2a之间施加驱动电压(例如，设定的驱动电压或预定的驱动电压，例如，正向的驱动电压)时，反向发光元件LDr也可以保持非活动状态(例如，反向偏置状态)，使得基本没有电流流过反向发光元件LDr。
第二串联组SET2可以包括构成包括在发光单元EMU中的电极对的两个电极(即，EL1和EL2a、EL2b和EL3a、EL3b和EL4)之中的第2b电极EL2b和第3a电极EL3a，并且可以包括连接在第2b电极EL2b与第3a电极EL3a之间的至少一个第二发光元件LD2。例如，第二串联组SET2可以包括经由像素电路144和第一串联组SET1连接到第一驱动电源VDD的第2b电极EL2b、经由第三串联组SET3连接到第二驱动电源VSS的第3a电极EL3a以及在第2b电极ELb与第3a电极EL3a之间彼此并联连接的多个第二发光元件LD2。第二发光元件LD2中的每个的一端(例如，第二半导体层)可以电连接到第二串联组SET2的第2b电极EL2b，并且第二发光元件LD2中的每个的另一端(例如，第一半导体层)可以电连接到第二串联组SET2的第3a电极EL3a。第二发光元件LD2可以在第二串联组SET2的第2b电极EL2b和第3a电极EL3a之间彼此并联连接，并且可以通过第2b电极EL2b和第3a电极EL3a在第一驱动电源VDD与第二驱动电源VSS之间沿同一方向(例如，正向)连接。
根据一个或更多个示例实施例，还可以在第2b电极EL2b与第3a电极EL3a之间连接至少一个反向发光元件LDr(见图5E)。反向发光元件LDr可以与构成有效光源的第二发光元件LD2一起并联连接在第2b电极EL2b与第3a电极EL3a之间，但是可以沿与第二发光元件LD2相反的方向连接在第2b电极EL2b与第3a电极EL3a之间。
在本公开的一个或更多个示例实施例中，第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b可以一体地设置并彼此连接。例如，第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b可以构成使第一串联组SET1和第二串联组SET2电连接的第二电极EL2。如上所述，当第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b一体地设置时，第2a电极EL2a和第2b电极EL2b可以是第二电极EL2的不同区域。
第三串联组SET3可以包括构成包括在发光单元EMU中的电极对的两个电极(即，EL1和EL2a、EL2b和EL3a、EL3b和EL4)之中的第3b电极EL3b和第四电极EL4，并且可以包括连接到第3b电极EL3b和第四电极EL4的至少一个第三发光元件LD3。例如，第三串联组SET3可以包括经由像素电路144和先前的串联组(例如，第一串联组SET1和第二串联组SET2)连接到第一驱动电源VDD的第3b电极EL3b、连接到第二驱动电源VSS的第四电极EL4以及在第3b电极EL3b与第四电极EL4之间彼此并联连接的多个第三发光元件LD3。第三发光元件LD3中的每个的一端(例如，第二半导体层)可以电连接到第三串联组SET3的第3b电极EL3b，并且第三发光元件LD3中的每个的另一端(例如，第一半导体层)可以电连接到第三串联组SET3的第四电极EL4。第三发光元件LD3可以在第三串联组SET3的第3b电极EL3b和第四电极EL4之间彼此并联连接，并且可以通过第3b电极EL3b和第四电极EL4在第一驱动电源VDD与第二驱动电源VSS之间沿同一方向(例如，正向)连接。
根据一个或更多个示例实施例，还可以在第3b电极EL3b与第四电极EL4之间连接至少一个反向发光元件LDr(见图5E)。反向发光元件LDr可以与构成有效光源的第三发光元件LD3一起并联连接在第3b电极EL3b与第四电极EL4之间，但是可以在与第三发光元件LD3相反的方向上连接在第3b电极EL3b与第四电极EL4之间。
在本公开的一个或更多个示例实施例中，第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b可以一体地设置并彼此连接。例如，第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b可以构成使第二串联组SET2和第三串联组SET3电连接的第三电极EL3。如上所述，当第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b一体地设置时，第3a电极EL3a和第3b电极EL3b可以是第三电极EL3的不同区域。
在上述的示例实施例中，第一串联组SET1的第一电极EL1可以是每个第一子像素S-PXL1的发光单元EMU的阳极，第三串联组SET3的第四电极EL4可以是发光单元EMU的阴极。
如上所述，第一子像素S-PXL1的包括以串联和/或并联混合结构连接的发光元件LD的发光单元EMU可以根据应用的产品规格来调节(例如，容易地调节)驱动电流和/或电压条件。
例如，与其中发光元件LD并联连接的结构的发光单元EMU相比，像素PXL的包括以串联和/或并联混合结构连接的发光元件LD的发光单元EMU可以减小驱动电流。在一个或更多个实施例中，与其中发光元件LD全部串联连接的结构的发光单元EMU相比(如图6A中所示)，像素PXL的包括以串联和/或并联混合结构连接的发光元件LD的发光单元EMU可以减小施加到发光单元EMU的两端的驱动电压。在所有发光元件LD仅串联连接的情况下，当串联连接的发光元件LD中的至少一个发光元件LD未完全沿正向连接(或包括反向发光元件LDr)时，在第一子像素S-PXL1中驱动电流可以流过的路径被阻挡，从而导致暗点缺陷。另一方面，在发光元件LD以串联和/或并联混合结构(例如，如图6B中所示)连接的情况下，即使在每个串联组(例如，第一串联组SET1至第三串联组SET3)中一些发光元件LD未沿正向连接(或包括沿反向的发光元件LDr)，或者在发光元件LD中的一些中发生缺陷，驱动电流也可以流过对应的串联组中的另一发光元件LD。因此，可以防止或减少第一子像素S-PXL1的缺陷(例如，暗点缺陷)。
图7是放大图4的像素区域的俯视平面图，图8是沿着图7的线II-II’截取的剖视图，图9是示意性地示出包括除了图7中的第一堤图案之外的其它构成元件的第一子像素的俯视平面图，图10是沿着图7的线I-I’截取的剖视图，图11A、图11B和图11C是图10的部分EA的放大剖视图，图12是沿着图7的线III-III’截取的剖视图。
图7中所示的第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3可以是图5A至图5E、图6A和图6B中的每个中示出的第一子像素S-PXL1中的任何一个。例如，图7中所示的第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个可以是图5A中所示的第一子像素S-PXL1。
在图7中，为了更好地理解且易于描述，将省略连接到发光元件的晶体管和连接到晶体管的信号线的图示。
在图7至图12中，通过将每个电极示出为单个电极层并且将每个绝缘层示出为单个绝缘层来简化一个子像素S-PXL1、S-PXL2和S-PXL3的结构，但是本公开不限于此。
在本公开的一个或更多个示例实施例中，“形成并/或设置在同一层处”(或者位于同一层上)是指在同一工艺中形成，“形成并/或设置在不同的层上”是指在不同的工艺中形成。
参照图1A至图4、图5A、图7至图12，根据本公开的一个或更多个示例实施例的显示装置包括其上设置或形成有像素电路单元PCL和显示元件单元DPL的第一基底SUB1(例如，如图10中所示，像素电路单元PCL可以位于第一基底SUB1上，并且显示元件单元DPL可以位于像素电路单元PCL上)、其上设置或形成有滤色器CF1、CF2和CF3和阻光图案BM的第二基底SUB2以及置于第一基底SUB1与第二基底SUB2之间的填料FM。
第一子像素S-PXL1至第三子像素S-PXL3可以设置或形成在第一基底SUB1上。第一子像素S-PXL1至第三子像素S-PXL3中的每个可以是用于显示图像的像素区域，并且可以是其中发射光的发光区域。
子像素S-PXL(例如，第一子像素S-PXL1、第二子像素SPXL2或第三子像素S-PXL3)可以包括发射白光和/或彩色光的发光元件。例如，发光元件可以发射蓝光，第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3可以分别发射红光、绿光和蓝光。然而，本公开不限于此。例如，第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个可以发射青色光、品红色光、黄色光和白色光中的任何一种。
第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个可以包括第一基底SUB1、设置在第一基底SUB1上的像素电路单元PCL以及设置在像素电路单元PCL上的显示元件单元DPL(例如，见图10)。
第一基底SUB1可以包括透明绝缘材料以透射光。第一基底SUB1可以是刚性基底或柔性基底。
刚性基底可以是例如玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括选自于由聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素组成的组中的至少一种。
然而，构成第一基底SUB1的材料可以进行各种改变，并且还可以包括纤维增强塑料(FRP)。在显示装置的制造工艺期间，施加到第一基底SUB1的材料可以对高处理温度具有耐受性(或耐热性)。
第一基底SUB1包括显示区域DA和定位在显示区域DA周围的非显示区域NDA(例如，见图4)，显示区域DA包括多个子像素S-PXL1、S-PXL2和S-PXL3定位在其中的至少一个像素区域PXA。
像素PXL可以在第一基底SUB1上在显示区域DA中沿着在第一方向DR1上延伸的多个像素行和在与第一方向DR1交叉的第二方向DR2上延伸的多个像素列以矩阵形式和/或条带形式布置，但是本公开不限于此。根据一个或更多个示例实施例，像素PXL可以以各种布置形式在第一基底SUB1上设置在显示区域DA中。
子像素S-PXL1、S-PXL2和S-PXL3中的每个定位(或设置)在其中的像素区域PXA可以包括其中发射光的发光区域EMA和围绕发光区域EMA的外围区域。在本公开的一个或更多个示例实施例中，外围区域可以包括其中不发射光的非发射区域。
子像素S-PXL1、S-PXL2和S-PXL3中的每个可以包括设置在第一基底SUB1上的像素电路单元PCL和包括多个发光元件LD的显示元件单元DPL。发光元件LD可以在子像素S-PXL1、S-PXL2和S-PXL3中的每个中定位在像素区域PXA的发光区域EMA中。
为了更好地理解且易于描述，首先将描述像素电路单元PCL，然后将描述显示元件单元DPL。
像素电路单元PCL可以包括缓冲层BFL、包括至少一个晶体管T的像素电路144、存储电容器Cst、驱动电压线DVL和保护层PSV(例如，见图10)。
缓冲层BFL可以防止杂质扩散到晶体管T中(例如，缓冲层BFL可以保护晶体管T免受杂质从外部扩散到晶体管T中的影响)。缓冲层BFL可以被设置为单层，但是也可以被设置为具有至少双层的多层。当缓冲层BFL被设置为多层时，每个层可以由相同的材料或不同的材料形成。根据第一基底SUB1的材料和工艺条件，可以省略缓冲层BFL。
晶体管T可以包括第一晶体管T1和第二晶体管T2，第一晶体管T1是控制供应到发光元件LD的驱动电流的量的驱动晶体管，第二晶体管T2是开关晶体管。在本公开的一个或更多个示例实施例中，第一晶体管T1可以是参照图5A描述的像素电路144的第一晶体管T1，第二晶体管T2可以是参照图5A描述的像素电路144的第二晶体管T2。在以下实施例中，当任意提及第一晶体管T1和第二晶体管T2中的一者时，第一晶体管T1和第二晶体管T2中的一者被称为(一个)晶体管T或(多个)晶体管T，或者当共同命名第一晶体管T1和第二晶体管T2时，第一晶体管T1和第二晶体管T2被称为(一个)晶体管T或(多个)晶体管T。
例如，如图10中所示，第一晶体管T1和第二晶体管T2中的每个可以包括晶体管半导体图案SCL、栅电极GE、第一端子SE(例如，源电极)和第二端子DE(例如，漏电极)。第一端子SE可以是源电极和漏电极中的一个，第二端子DE可以是来自其晶体管T的源电极和漏电极的电极中的另一个。例如，当第一端子SE是源电极时，第二端子DE可以是漏电极。
晶体管半导体图案SCL可以设置并/或形成在缓冲层BFL上。晶体管半导体图案SCL可以包括接触第一端子SE的第一接触区域和接触第二端子DE的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区。晶体管半导体图案SCL可以是由选自于由多晶硅、非晶硅、氧化物半导体等组成的组中的至少一种制成的半导体面板。沟道区可以是其中不掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质(例如，n型杂质或p型杂质)的半导体图案。
栅电极GE可以设置并/或形成在晶体管半导体图案SCL上，并且栅极绝缘层GI置于栅电极GE与晶体管半导体图案SCL之间。
第一端子SE和第二端子DE可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2以及栅极绝缘层GI的相应的接触孔分别接触晶体管半导体图案SCL的第一接触区域和第二接触区域。
在上述的实施例中，第一晶体管T1和第二晶体管T2中的每个中的第一端子SE和第二端子DE被描述为通过穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到晶体管半导体图案SCL的单独电极，但是本公开不限于此。根据一个或更多个示例实施例，第一晶体管T1和第二晶体管T2中的每个中的第一端子SE可以是与对应的晶体管半导体图案SCL的沟道区相邻的第一接触区域和第二接触区域中的一个，并且第一晶体管T1和第二晶体管T2中的每个中的第二端子DE可以是与对应的晶体管半导体图案SCL的沟道区相邻的第一接触区域和第二接触区域中的另一个。在这种情况下，第一晶体管T1和第二晶体管T2中的每个中的第二端子DE可以通过桥电极或接触电极(例如，图10的CNE1_1)电连接到对应的子像素S-PXL1、S-PXL2和S-PXL3的发光元件LD。
在本公开的一个或更多个示例实施例中，包括在像素电路144中的晶体管T可以由低温多晶硅(LTPS)薄膜晶体管(TFT)组成，但是本公开不限于此，并且根据一个或更多个示例实施例，包括在像素电路144中的晶体管T可以由氧化物半导体薄膜晶体管或本领域技术人员已知的任何合适的晶体管组成。作为示例实施例描述了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。根据一个或更多个示例实施例，晶体管T可以是具有底栅结构的薄膜晶体管。
根据一个或更多个示例实施例，除了上述的第一晶体管T1和第二晶体管T2之外，包括在像素电路单元PCL中的晶体管T还可以包括附加晶体管，诸如用于补偿第一晶体管T1的阈值电压的晶体管和用于控制发光元件LD中中的每个的发光时间的晶体管。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上并与下电极LE叠置的上电极UE。
下电极LE可以与第一晶体管T1的栅电极GE设置在同一层处，并且可以包括相同的材料。根据一个或更多个示例实施例，下电极LE可以与第一晶体管T1的栅电极GE一体地设置，或者可以以与栅电极GE分开的构造来设置。
上电极UE可以与下电极LE叠置，并且可以覆盖下电极LE。可以通过增大上电极UE与下电极LE之间的叠置面积来增大存储电容器Cst的电容。上电极UE可以电连接到第一电力线PL1(见图5A)。因此，施加到第一电力线PL1的第一驱动电源VDD可以被传送到上电极UE。第二层间绝缘层ILD2可以设置在上电极UE上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
驱动电压线DVL可以设置在第二层间绝缘层ILD2上。驱动电压线DVL可以是通过其在子像素S-PXL1、S-PXL2和S-PXL3中施加有第二驱动电源VSS的第二电力线PL2(例如，如图5A中所示)。
保护层PSV可以设置并/或形成在驱动电压线DVL和晶体管T上。
保护层PSV可以以有机绝缘层、无机绝缘层或定位在无机绝缘层上的有机绝缘层的形式设置。这里，无机绝缘层可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiONx)和氧化铝(AlOx)的无机绝缘材料中的至少一种。有机绝缘层可以包括能够透射光的有机绝缘材料。有机绝缘层可以包括选自于由聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂组成的组中的至少一种。
接下来，将描述子像素S-PXL1、S-PXL2、S-PXL3中的每个的显示元件单元DPL。因为第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个具有相同的结构，所以将基于第一子像素S-PXL1给出显示元件单元DPL的描述，并且下面将省略第二子像素S-PXL2和第三子像素S-PXL3的重叠描述。
显示元件单元DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2、第一连接线CNL1和第二连接线CNL2、发光元件LD以及接触电极CNE1(例如，CNE1_1)和接触电极CNE2。
第一堤图案BNK1可以是支撑第一电极EL1和第二电极EL2中的每个的支撑构件，以改变第一电极EL1和第二电极EL2中的每个中的表面轮廓，使得从发光元件LD发射的光可以在显示装置中进一步沿图像显示方向行进。
第一堤图案BNK1可以在第一子像素S-PXL1的发光区域EMA中设置并/或形成在保护层PSV与第一电极EL1和第二电极EL2之间。例如，第一堤图案BNK1可以分别设置并/或形成在保护层PSV与第一电极EL1之间以及保护层PSV与第二电极EL2之间。第一堤图案BNK1可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。根据一个或更多个示例实施例，第一堤图案BNK1可以包括单层的有机绝缘层和/或单层的无机绝缘层，但是本公开不限于此。根据一个或更多个示例实施例，第一堤图案BNK1可以以其中堆叠有至少一个有机绝缘层和至少一个无机绝缘层的多层的形式设置。然而，第一堤图案BNK1的材料不限于上述的实施例，并且根据一个或更多个示例实施例，第一堤图案BNK1可以包括导电材料。
第一堤图案BNK1可以具有梯形形状的剖面，该梯形形状的剖面随着其从保护层PSV的一个表面向上而变窄，但是本公开不限于此。例如，第一堤图案BNK1可以包括具有剖面为半椭圆形形状、半圆形形状(或半球形)等的曲面，该曲面随着其从保护层PSV的一个表面向上而变窄。当在剖面中观看时，第一堤图案BNK1的形状不限于上述的实施例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内进行各种改变。彼此相邻的第一堤图案BNK1可以在保护层PSV上定位在同一平面处，并且可以具有彼此相同的高度(或厚度)。
当在平面中观看时，第一堤图案BNK1可以具有在一个方向(例如，第二方向DR2(即，竖直方向))上延伸的条形状，但是本公开不限于此，并且可以改变为各种形状。
第二堤图案BNK2可以围绕第一子像素S-PXL1的外围区域的至少一侧。第二堤图案BNK2可以是限定(或分隔)第一子像素S-PXL1以及与第一子像素S-PXL1相邻的第二子像素S-PXL2和第三子像素S-PXL3中的每个中的发光区域EMA的结构，例如，第二堤图案BNK2可以是像素限定层。第二堤图案BNK2被构造为包括至少一种阻光材料和/或反射材料，并且可以防止(或减少)第一子像素S-PXL1与相邻于第一子像素S-PXL1的第二子像素S-PXL2和第三子像素S-PXL3之间的光泄漏缺陷。根据一个或更多个示例实施例，反射材料层可以形成在第二堤图案BNK2上，以进一步提高从第一子像素S-PXL1发射的光的效率。第二堤图案BNK2可以形成并/或设置在与第一堤图案BNK1的层不同的层上，但是本公开不限于此，并且根据一个或更多个示例实施例，第二堤图案BNK2可以与第一堤图案BNK1形成并/或设置在同一层处。在本公开的一个或更多个示例实施例中，第二堤图案BNK2可以形成在与第一堤图案BNK1的层不同的层上，并且可以定位在第一绝缘层INS1上。
第一连接线CNL1可以在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个中在第一方向DR1(例如，水平方向)上延伸。第一连接线CNL1可以设置并/或形成在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个中，并且可以与设置并/或形成在来自第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3之中的相邻子像素中的第一连接线CNL1电分离和/或物理分离，以独立地或单独地驱动来自相邻子像素(例如，来自第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3之中的相邻子像素)的第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个。设置在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个中的第一连接线CNL1可以电连接到包括在对应的子像素(例如，来自第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3之中的对应的子像素)的像素电路单元PCL中的一些组件。例如，如图10中所示，第一子像素S-PXL1的第一连接线CNL1可以通过穿过保护层PSV的第一接触孔CH1连接到第一子像素S-PXL1的第一晶体管T1。
第二连接线CNL2可以在与第一连接线CNL1的延伸方向平行的方向上延伸。例如，第二连接线CNL2可以在第一方向DR1上延伸。第二连接线CNL2可以共同设置在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3以及与第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3相邻的子像素S-PXL1、S-PXL2和S-PXL3(例如，来自第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3之中的相邻子像素)中的每个中。因此，在第一方向DR1上定位在同一像素行中的多个子像素S-PXL1、S-PXL2和S-PXL3可以共同连接到第二连接线CNL2。设置在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个中的第二连接线CNL2可以电连接到包括在对应的子像素(例如，来自第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3之中的对应的子像素)的像素电路单元PCL中的一些组件。例如，第一子像素S-PXL1的第二连接线CNL2可以通过穿过保护层PSV的第二接触孔CH2连接到驱动电压线DVL。因此，施加到驱动电压线DVL的第二驱动电源VSS可以被传送到第二连接线CNL2。
第一电极EL1和第二电极EL2中的每个可以设置在第一子像素S-PXL1的发光区域EMA中，并且可以在一个方向(例如，第二方向DR2)上延伸。第一电极EL1和第二电极EL2可以设置在同一表面处并且可以彼此隔开。
第一电极EL1可以包括在第二方向DR2上从第一连接线CNL1分支的第1-1电极EL1_1和第1-2电极EL1_2(例如，如图7中所示)。第1-1电极EL1_1、第1-2电极EL1_2和第一连接线CNL1可以一体地设置或形成，并且可以彼此电连接和/或物理连接。当第一电极EL1和第一连接线CNL1一体地设置或形成时，第一连接线CNL1可以是第一电极EL1的一个区域，或者第一电极EL1可以是第一连接线CNL1的一个区域。然而，本公开不限于此，并且根据一个或更多个示例实施例，第一电极EL1和第一连接线CNL1彼此分开地形成，并且可以通过未示出的接触孔和连接手段彼此电连接。
第二电极EL2可以在第二方向DR2上从第二连接线CNL2分支。第二电极EL2可以与第二连接线CNL2一体地设置，并且可以彼此电连接和/或物理连接。当第二电极EL2和第二连接线CNL2一体地设置时，第二连接线CNL2可以是第二电极EL2的一个区域，或者第二电极EL2可以是第二连接线CNL2的一个区域。然而，本公开不限于此，根据一个或更多个示例实施例，第二电极EL2和第二连接线CNL2可以彼此分开地形成，并且可以通过未示出的接触孔和连接手段彼此电连接。
第二电极EL2可以定位在第1-1电极EL1_1与第1-2电极EL1_2之间。第1-1电极EL1_1和第二电极EL2可以彼此隔开，并且第二电极EL2和第1-2电极EL1_2可以彼此隔开。在第一子像素S-PXL1的发光区域EMA中，第1-1电极EL1_1和第二电极EL2之间的距离可以与第二电极EL2和第1-2电极EL1_2之间的距离相同。因此，发光元件LD可以在第一子像素S-PXL1的发光区域EMA中在第1-1电极EL1_1与第二电极EL2之间以及/或者在第二电极EL2与第1-2电极EL1_2之间更均匀地对准。然而，本公开不限于此，并且根据一个或更多个示例实施例，第1-1电极EL1_1和第二电极EL2之间的距离可以与第二电极EL2和第1-2电极EL1_2之间的距离不同。
第一电极EL1和第二电极EL2中的每个可以设置并/或形成在第一堤图案BNK1上，以具有与第一堤图案BNK1的形状对应的表面轮廓。例如，第一电极EL1和第二电极EL2中的每个可以包括与第一堤图案BNK1对应的突出部分和与保护层PSV对应的平坦部分。第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的材料制成，使得从发光元件LD中的每个发射的光可以在显示装置的图像显示方向上行进。
第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的导电材料制成。导电材料可以包括适于使从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。不透明金属可以包括例如诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti以及它们的合金的金属。根据一个或更多个示例实施例，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO))和导电聚合物(诸如聚(3,4-亚乙基二氧噻吩)(PEDOT))。当第一电极EL1和第二电极EL2中的每个包括透明导电材料时，可以添加由用于将从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属制成的单独的导电层。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上述材料。
在一个或更多个示例实施例中，第一电极EL1和第二电极EL2中的每个可以被设置并/或形成为单层，但是本公开不限于此。根据一个或更多个示例实施例，第一电极EL1和第二电极EL2中的每个可以被设置并/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的两种材料或更多种材料的多层。第一电极EL1和第二电极EL2中的每个可以由双层或更多层的多层组成，以最小化或减少当将信号(或电压)传送到发光元件LD中的每个的两端时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以由以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序堆叠的多层组成。
当第一连接线CNL1可以与第一电极EL1一体地设置时，第一连接线CNL1可以包括与第一电极EL1的材料相同的材料。在一个或更多个示例实施例中，当第二连接线CNL2与第二电极EL2一体地设置时，第二连接线CNL2可以包括与第二电极EL2的材料相同的材料。
如上所述，因为第一电极EL1和第二电极EL2中的每个具有与定位在其下的第一堤图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被第一电极EL1和第二电极EL2中的每个反射，并且可以在显示装置的图像显示方向上进一步行进。结果，可以进一步提高从发光元件LD中的每个发射的光的效率。
第一堤图案BNK1、第一电极EL1和第二电极EL2中的每个可以起到在期望的方向上诱导从发光元件LD发射的光的反射构件的作用，以提高显示装置的光效率。也就是说，第一堤图案BNK1、第一电极EL1和第二电极EL2中的每个可以使从发光元件LD发射的光在显示装置的图像显示方向上行进，并且可以起到提高发光元件LD的光输出效率的反射构件的作用。
第一电极EL1和第二电极EL2中的一个可以是阳极电极，第一电极EL1和第二电极EL2中的另一个电极可以是阴极电极。在本公开的一个或更多个示例实施例中，第一电极EL1可以是阳极电极，第二电极EL2可以是阴极电极。
发光元件LD中的每个可以是使用无机晶体结构的材料的具有超小尺寸(例如，以纳米级至微米级为例的小尺寸)的发光元件。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小发光元件或通过生长方法制造的超小发光元件。例如，如图1A和图1B中所示，发光元件LD中的每个可以是包括在长度方向(或第一方向DR1)上以第一半导体层11、活性层12和第二半导体层13的顺序顺序地堆叠的发射堆叠图案以及覆盖发射堆叠图案的外表面(例如，外周表面)并通过蚀刻方法制造的绝缘膜14的发光元件。然而，发光元件LD的类型、尺寸和形状可以进行各种改变。
至少两个到数十个发光元件LD可以对准并/或设置在第一子像素S-PXL1的发光区域EMA中，但是发光元件LD的数量不限于此。根据一个或更多个示例实施例，在第一子像素S-PXL1的发光区域EMA中对准并/或设置的发光元件LD的数量可以进行各种改变。
在本公开的一个或更多个示例实施例中，发光元件LD中的每个可以发射彩色光和/或白光中的任何一种。发光元件LD中的每个可以在第一电极EL1与第二电极EL2之间对准，使得发光元件LD的长度方向L平行于第一方向DR1。发光元件LD可以以喷射在将被注入到第一子像素S-PXL1的发光区域EMA中的溶液中的形式设置。
在本公开的一个或更多个示例实施例中，可以通过使用喷墨印刷方法、狭缝涂覆方法或其它各种方法将发光元件LD注入到第一子像素S-PXL1的发光区域EMA。例如，发光元件LD可以与挥发性溶剂混合，并且可以通过使用喷墨印刷方法或狭缝涂覆方法供应到第一子像素S-PXL1的发光区域EMA。在这种情况下，当施加与定位在第一子像素S-PXL1的发光区域EMA中的第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)时，可以在第一电极EL1与第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间对准。
在发光元件LD对准之后，可以通过使溶剂挥发或以其它方式去除溶剂而使发光元件LD最终在第一子像素S-PXL1的发光区域EMA中对准并/或设置。
当发光元件LD在第一子像素S-PXL1的发光区域EMA中对准时，第一电极EL1和第二电极EL2中的每个可以接收合适的对准电压(例如，设定的对准信号/电压或者预定的对准信号/电压)以起到用于发光元件LD的对准的对准电极(或对准线)的作用。例如，第一电极EL1可以是从第一连接线CNL1接收第一对准信号(或第一对准电压)的第一对准电极(或第一对准线)，第二电极EL2可以是从第二连接线CNL2接收第二对准信号(或第二对准电压)的第二对准电极(或第二对准线)。第一对准信号和第二对准信号可以具有彼此不同的电压电平。第一对准信号和第二对准信号可以是具有电压差和/或相位差的信号，使得发光元件LD可以在第一电极EL1与第二电极EL2之间对准。例如，第一对准信号可以是地电压(GND)，第二对准信号可以是AC信号，但是本公开不限于此。根据一个或更多个示例实施例，第一对准信号和第二对准信号两者可以是AC信号。
在发光元件LD在第一子像素S-PXL1的发光区域EMA中对准之后，第一电极EL1和第二电极EL2可以起到用于驱动发光元件LD的驱动电极的作用。
通过控制施加到第一电极EL1和第二电极EL2中的每个的对准信号(或对准电压)或者通过当使发光元件LD在第一子像素S-PXL1的发光区域EMA中对准时形成磁场，供应到发光区域EMA的发光元件LD可以对准并且可以相对偏转。
发光元件LD中的每个可以包括第一端EP1和第二端EP2，第一端EP1在第一子像素S-PXL1的发光区域EMA中电连接到来自第一电极EL1和第二电极EL2之中的两个相邻电极中的一个，第二端EP2电连接到来自第一电极EL1和第二电极EL2之中的两个相邻电极中的另一个。在本公开的一个或更多个示例实施例中，每个发光元件LD的第一端EP1可以是包括n型半导体层的第一半导体层11，每个发光元件LD的第二端EP2可以是包括p型半导体层的第二半导体层13。例如，在第一子像素S-PXL1的发光区域EMA中，每个发光元件LD可以在其间具有间隔(例如，设定的间隔或预定的间隔)的两个相邻电极之间沿正向连接。如上所述，在两个相邻电极之间沿正向连接的发光元件LD可以构成第一子像素S-PXL1的发光单元EMU的有效光源。
如图7中所示，发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。例如，发光元件LD可以包括定位在第1-1电极EL1_1与第二电极EL2之间的多个第一发光元件LD1以及定位在第二电极EL2与第1-2电极EL1_2之间的多个第二发光元件LD2。
上述发光元件LD可以在第一子像素S-PXL1的发光区域EMA中设置并/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以在第一子像素S-PXL1的发光区域EMA中形成并/或设置在发光元件LD中的每个下。第一绝缘层INS1可以填充发光元件LD中的每个与保护层PSV之间的空间以稳定地支撑发光元件LD，并且可以防止发光元件LD偏离保护层PSV。
在一个或更多个示例实施例中，在第一子像素S-PXL1的发光区域EMA中，第一绝缘层INS1可以暴露第一电极EL1和第二电极EL2中的每个的一个区域，并且可以覆盖除该一个区域之外的剩余区域。这里，稍后将描述的接触电极CNE1和CNE2可以设置并/或形成在被暴露的第一电极EL1和第二电极EL2中的每个的一个区域上，使得第一电极EL1和第一接触电极CNE1可以电连接和/或物理连接，并且第二电极EL2和第二接触电极CNE2可以电连接和/或物理连接。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘层或者由有机材料制成的有机绝缘层。在本公开的一个或更多个示例实施例中，第一绝缘层INS1可以由适合于保护发光元件LD免受第一子像素S-PXL1的像素电路单元PCL影响的无机绝缘层制成，但是本公开不限于此。根据一个或更多个示例实施例，第一绝缘层INS1可以由适合于使发光元件LD的支撑表面平坦化的有机绝缘层制成。
如图9中所示，第一光转换图案QDP1可以设置并/或形成在发光元件LD中的每个上。第一光转换图案QDP1可以设置并/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的两端EP1和EP2暴露于外部。第一光转换图案QDP1可以形成为位于第一子像素S-PXL1的发光区域EMA中的独立绝缘图案，但是本公开不限于此。
第一光转换图案QDP1还可以将对齐的发光元件LD中的每个固定到第一子像素S-PXL1的发光区域EMA。
在本公开的一个或更多个示例实施例中，通过在第一子像素S-PXL1的发光区域EMA中完成发光元件LD的对准之后在发光元件LD上形成第一光转换图案QDP1，能够防止发光元件LD偏离对准位置。当在形成第一光转换图案QDP1之前在第一绝缘层INS1与发光元件LD之间存在空的间隙(或空的空间)时，可以在形成第一光转换图案QDP1的同时用第一光转换图案QDP1填充空的间隙，如图11B中所示。
在本公开的一个或更多个示例实施例中，第一光转换图案QDP1可以形成在发光元件LD中的每个上，使得发光元件LD中的每个的活性层12不与外部导电材料接触。第一光转换图案QDP1可以覆盖发光元件LD中的每个的表面的仅一部分，并且可以将发光元件LD中的每个的两端EP1和EP2暴露于外部。
在一个或更多个示例实施例中，光转换图案QDP可以包括第一光转换图案QDP1和第二光转换图案QDP2。第一光转换图案QDP1可以将蓝光转换为红光并发射红光，第二光转换图案QDP2可以将蓝光转换为绿光并发射绿光，并且稍后描述的第一散射图案SCP可以按照原样透射蓝光。第一光转换图案QDP1可以设置在第一子像素S-PXL1中，第二光转换图案QDP2可以设置在第二子像素S-PXL2中。
参照图7、图8和图11A，第一光转换图案QDP1可以包括第一基体树脂QDP1_1和分散在第一基体树脂QDP1_1中的第一波长转换颗粒QDP1_2，第二光转换图案QDP2可以包括第二基体树脂QDP2_1和分散在第二基体树脂QDP2_1中的第二波长转换颗粒QDP2_2。
光转换图案QDP1和QDP2中的每个还可以包括分散在基体树脂QDP1_1和QDP2_1中的每个中的散射颗粒。散射颗粒可以是金属氧化物颗粒(诸如氧化钛(TiO2)、氧化硅(SiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等)或者可以是有机颗粒(诸如丙烯酸树脂、聚氨酯树脂等)。因此，可以增大透射穿过光转换图案QDP的光的路径长度，并且可以增大光转换图案QDP的颜色转换效率。
在一些示例实施例中，光转换图案QDP的厚度可以是3μm至15μm。当光转换图案QDP形成为具有3μm或更大的厚度时，可以提高透射穿过光转换图案QDP的光的颜色转换效率。在一些示例实施例中，从工艺容易性的观点来看，光转换图案QDP的厚度的上限可以是约15μm。
在一些示例实施例中，包括在第一光转换图案QDP1中的第一波长转换颗粒QDP1_2和包括在第二光转换图案QDP2的第二波长转换颗粒QDP2_2的含量可以是10％至60％。在一个或更多个示例实施例中，包括在第一光转换图案QDP1和第二光转换图案QDP2中的散射颗粒的含量可以小于5％。例如，散射颗粒的含量可以是2％或更小。当光转换图案QDP中的散射颗粒的含量为5％或更大时，光转换图案QDP的透明度降低，使得光提取效率可能降低。
基体树脂QDP1_1和QDP2_1中的每种没有特别限制，只要基体树脂QDP1_1和QDP2_1中的每种是具有高透光率和对于每种波长转换颗粒QDP1_2和QDP2_2以及散射颗粒具有优异的分散性质的材料即可。例如，每种基体树脂QDP1_1和QDP2_1可以包括有机材料，诸如环氧树脂、丙烯酸树脂、卡多树脂、酰亚胺树脂等。
第一波长转换颗粒QDP1_2可以将蓝光转换成红光，第二波长转换颗粒QDP2_2可以将蓝光转换成绿光。波长转换颗粒QDP1_2和QDP2_2中的每种的示例可以是量子点、量子棒或荧光物质。例如，量子点可以是当电子从导带跃迁到价带时发射特定颜色的颗粒材料。当第一波长转换颗粒QDP1_2和第二波长转换颗粒QDP2_2两者由量子点制成时，构成第一波长转换颗粒QDP1_2的量子点的直径可以比构成第二波长转换颗粒QDP2_2的量子点的直径大。
量子点可以是半导体纳米晶体材料。因为量子点可以具有取决于其成分和尺寸的特定带隙，所以它可以在吸收光之后发射具有独特波长的光。量子点的半导体纳米晶体的示例可以是IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或它们的组合。量子点可以具有包括包含上述纳米晶体的核和围绕核的壳的核-壳结构。
参照图7和图8，第一散射图案SCP可以包括第三基体树脂SCP_1和散射颗粒SCP_2。散射颗粒SCP_2可以具有与第三基体树脂SCP_1的折射率不同的折射率，并且可以与第三基体树脂SCP_1形成光学界面。例如，散射颗粒SCP_2可以是光散射颗粒。散射颗粒SCP_2没有特别限制，只要散射颗粒SCP_2是能够散射透射的光的至少一部分的材料即可，但是可以是例如金属氧化物颗粒或有机颗粒。金属氧化物的示例可以是氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等，有机颗粒的材料可以包括丙烯酸树脂、聚氨酯树脂等。散射颗粒SCP_2可以在不考虑入射光的入射方向的情况下在任意方向上散射光，而基本不转换透射穿过第一散射图案SCP的光的波长。
第三基体树脂SCP_1没有特别限制，只要第三基体树脂SCP_1是对于每个散射颗粒SCP_2具有高透光率和优异的分散性质的材料即可。例如，每个第三基体树脂SCP_1可以包括有机材料，诸如环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。
如上所述，当包括波长转换颗粒QDP1_2和QDP2_2的光转换图案QDP用作锚时，光转换图案QDP不仅可以防止发光元件LD偏离对准位置，而且还可以将从发光元件LD发射的蓝光转换为红光、绿光和白光中的任何一种。例如，因为在稍后描述的第二基底SUB2上可以不包括单独的光转换层，所以可以预期减小显示装置(或显示面板)的厚度的效果。
接触电极CNE可以定位在第一电极EL1和第二电极EL2中的每个上。接触电极CNE可以被构造为使第一电极EL1和第二电极EL2中的每个与对应于其的发光元件LD电连接且稳定地连接。
接触电极CNE可以包括定位在第一电极EL1上的第一接触电极CNE1和定位在第二电极EL2上的第二接触电极CNE2。第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料制成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料(包括ITO、IZO和ITZO)中的至少一种，并且可以被实现为基本透明或半透明的以满足透射率(例如，设定的透射率或预定的透射率)。然而，第一接触电极CNE1的材料和第二接触电极CNE2的材料不限于上述实施例，并且根据一个或更多个示例实施例，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料制成。
第一接触电极CNE1和第二接触电极CNE2可以在同一平面处彼此隔开。根据本公开的一个或更多个示例实施例，第一接触电极CNE1和第二接触电极CNE2可以位于同一层处并且可以包括相同的材料。此时，接触电极CNE可以通过发光元件LD上的光转换图案QDP被分离成彼此隔开的三个区域。例如，接触电极CNE可以包括第一接触电极CNE1和第二接触电极CNE2，并且还可以包括设置并/或形成在第一接触电极CNE1与第二接触电极CNE2之间的第三接触电极CNE3。第三接触电极CNE3可以是与第一接触电极CNE1和第二接触电极CNE2电分离且物理分离的虚设电极。
在一个或更多个示例实施例中，如图11B中所示，设置在发光元件LD上的第一光转换图案QDP1可以具有倒梯形形状的剖面，其中倒梯形形状的剖面在第一方向DR1上的长度(或宽度)从下表面到上表面增大。例如，可以在第一光转换图案QDP1的光学处理期间形成倒梯形形状的剖面的第一光转换图案QDP1。
然而，本公开不限于此，并且如图11C中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。例如，第二绝缘层INS2可以设置在第一接触电极CNE1上。第二绝缘层INS2可以覆盖定位在第二绝缘层INS2下的第一接触电极CNE1而使第一接触电极CNE1不暴露于外部。第二接触电极CNE2可以形成在第二绝缘层INS2上。
在本公开的一个或更多个示例实施例中，第一接触电极CNE1可以由透明导电材料制成，使得从发光元件LD中的每个发射并且被第一电极EL1反射的光在显示装置的图像显示方向上无损耗地行进。第一接触电极CNE1可以设置在第一电极EL1上，并且可以与第一电极EL1叠置。第一接触电极CNE1可以直接定位在第一电极EL1的由第一绝缘层INS1暴露的一个区域上，以电连接和/或物理连接到第一电极EL1。在一个或更多个示例实施例中，第一接触电极CNE1可以直接设置在发光元件LD中的每个的两端中的一端上，并且可以与发光元件LD中的每个的一端叠置。第一接触电极CNE1可以将第一电极EL1与发光元件LD中的每个中的两端中的一端电连接且稳定地连接。第一接触电极CNE1可以包括定位在第1-1电极EL1_1上的第1-1接触电极CNE1_1和定位在第1-2电极EL1_2上的第1-2接触电极CNE1_2(例如，见图9)。
第二接触电极CNE2可以设置在第二电极EL2上，并且可以与第二电极EL2叠置。第二接触电极CNE2可以直接定位在第二电极EL2的由第一绝缘层INS1暴露的一个区域上，以电连接和/或物理连接到第二电极EL2。在一个或更多个示例实施例中，第二接触电极CNE2可以直接设置在发光元件LD中的每个的两端中的另一端上，并且可以与发光元件LD中的每个的另一端叠置。第二接触电极CNE2可以将第二电极EL2与发光元件LD中的每个的两端中的另一端电连接且稳定地连接。在本公开的一个或更多个示例实施例中，第二接触电极CNE2可以与第一接触电极CNE1设置在同一层处，并且可以包括相同的材料。
封装层ENC可以设置并/或形成在第一接触电极CNE1和第二接触电极CNE2上。封装层ENC可以是包括无机材料的无机绝缘层或者包括有机材料的有机绝缘层。例如，封装层ENC可以具有其中至少一个无机绝缘层或至少一个有机绝缘层交替堆叠的结构。封装层ENC可以整体上覆盖显示元件单元DPL，以防止水或湿气从外部进入包括发光元件LD的显示元件单元DPL。
盖层可以设置并/或形成在第一子像素S-PXL1的发光区域EMA中。盖层可以设置并/或形成在第一电极EL1和第二电极EL2中的每个与接触电极CNE之间。例如，盖层可以分别设置并/或形成在第一电极EL1与第一接触电极CNE1之间以及第二电极EL2与第二接触电极CNE2之间。上述盖层可以防止(或保护以避免)由于在显示装置的制造工艺期间产生的缺陷等而导致的第一电极EL1和第二电极EL2中的每个的损坏，并且可以进一步加强第一电极EL1和第二电极EL2中的每个与保护层PSV之间的粘附性。盖层可以由诸如氧化铟锌(IZO)的透明导电材料形成，以最小化或减少从发光元件LD中的每个发射并且通过第一电极EL1和第二电极EL2中的每个在显示装置的图像显示方向上反射的光的损失。
在下文中，将描述第二基底SUB2。阻光图案BM以及滤色器CF1、CF2和CF3可以设置在第二基底SUB2上。
第二基底SUB2与第一基底SUB1相对。第二基底SUB2可以包括选择于由第一基底SUB1的示例材料组成的组中的至少一种材料。
阻光图案BM可以定位在第二基底SUB2的与第一基底SUB1相对(或面对第一基底SUB1)的一个表面上。根据一个或更多个示例实施例，阻光图案BM可以形成为在厚度方向上与形成在第一基底SUB1上的第二堤图案BNK2叠置。
阻光图案BM可以阻挡光的透射。例如，阻光图案BM可以用于防止(或减少)在第一子像素S-PXL1、第二子像素S-PXL2和第三子像素S-PXL3中的每个中从显示表面发射的光的颜色混合。阻光图案BM可以包括不透明有机材料、包括铬的金属材料和炭黑中的至少一种。
滤色器CF1、CF2和CF3可以定位在第二基底SUB2的一个表面上。此外，滤色器CF1、CF2和CF3可以定位在阻光图案BM上。滤色器CF1、CF2和CF3可以是吸收特定波长的光并透射另一特定波长的光的吸收滤波器。
滤色器CF1、CF2和CF3可以包括第一滤色器至第三滤色器CF1、CF2和CF3。根据本公开的一个或更多个示例实施例，例如，第一滤色器至第三滤色器CF1、CF2和CF3可以形成为在厚度方向上与子像素S-PXL1、S-PXL2和S-PXL3中的每个叠置。例如，第一滤色器CF1至第三滤色器CF3可以沿着在第一方向DR1上延伸的多个像素行和在与第一方向DR1交叉的第二方向DR2上延伸的多个像素列以矩阵形式和/或条带形式布置。
第一滤色器CF1可以阻挡或吸收来自从第一光转换图案QDP1发射的蓝光和红光之中的蓝光。例如，第一滤色器CF1可以起到阻挡蓝光的蓝光阻挡滤波器的作用，并且可以起到选择性地透射红光的滤波器的作用。第一滤色器CF1可以包括红色着色剂。
第二滤色器CF2可以阻挡或吸收来自从第二光转换图案QDP2发射的蓝光和绿光之中的蓝光。例如，第二滤色器CF2可以起到阻挡蓝光的蓝光阻挡滤波器的作用，并且可以起到选择性地透射绿光的滤波器的作用。第二滤色器CF2可以包括绿色着色剂。
第三滤色器CF3可以透射从第一散射图案SCP发射的蓝光。第三滤色器CF3可以起到蓝光透射滤波器的作用。第三滤色器CF3可以包括蓝色着色剂。
相邻的滤色器CF1、CF2和CF3可以在阻光图案BM上彼此部分地叠置，或者可以分开定位而不叠置。
尽管未示出，但是盖层可以定位在每个滤色器CF1、CF2和CF3上。盖层可以定位在滤色器CF1、CF2和CF3的整个表面之上。
盖层可以防止诸如湿气或空气的杂质从外部渗透并且损坏或污染每个滤色器CF1、CF2或CF3。
盖层可以由无机材料制成。例如，盖层可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈、氮氧化硅等。
根据本公开的一个或更多个示例实施例，填料FM可以定位在第一基底SUB1与第二基底SUB2之间。填料FM可以包括能够减轻外部冲击或外部压力的材料。例如，填料FM可以设置为液体聚合物。填充材料或填料FM可以防止或基本防止第一基底SUB1或第二基底SUB2由于外部冲击或外部压力而损坏。在一个或更多个示例实施例中，填料FM可以防止或基本防止发光元件LD因外部冲击或外部压力而损坏。
在下文中，将描述另一示例实施例。在以下实施例中，将省略或简化与上述实施例的构造相同的构造，并且将主要描述不同之处。
图13A、图13B和图13C是根据本公开的一个或更多个示例实施例的图10的像素部分的放大剖视图。
图13A、图13B和图13C中所示的示例实施例与图11A、图11B和图11C中所示的示例实施例的不同之处在于，图13A、图13B和图13C中所示的示例实施例还包括位于第一堤图案BNK1的至少一侧上的附加的第一侧光转换图案QDP1_a。
例如，参照图7、图8、图11A、图11B、图11C、图13A、图13B和图13C，第一侧光转换图案QDP1_a可以进一步设置在彼此隔开并彼此面对的第一堤图案BNK1的侧表面上，并且可以分别置于第一电极EL1与第一接触电极CNE1_1之间以及第二电极EL2和第二接触电极CNE2之间。此时，第一绝缘层INS1可以分别置于第一侧光转换图案QDP1_a与第一电极EL1之间以及第一侧光转换图案QDP1_a与第二电极EL2之间。
根据一个或更多个示例实施例，从第一侧光转换图案QDP1_a的一个表面到另一表面的最短距离(或厚度)可以在第一堤图案BNK1的所有侧面上是相同的。在一个或更多个示例实施例中，从第一侧光转换图案QDP1_a的一个表面到另一表面的最短距离(或厚度)可以比从第一光转换图案QDP1的一个表面到另一表面的最短距离(或厚度)小。
然而，从第一侧光转换图案QDP1_a的一个表面到另一表面的最短距离(或厚度)不限于此。例如，从第一侧光转换图案QDP1_a的一个表面到另一表面的最短距离(或厚度)可以在第一堤图案BNK1的所有侧面上不相同。例如，从第一侧光转换图案QDP1_a的与第一堤图案BNK1接触的一个表面到作为第一侧光转换图案QDP1_a的上表面的另一表面的距离(或厚度)可在从保护层PSV朝向填料FM的方向上增大。
在一个或更多个示例实施例中，第一侧光转换图案QDP1_a的从一个表面到另一表面的最短距离(或厚度)可以与第一光转换图案QDP1的从一个表面到另一表面的最短距离(或厚度)相同或者比第一光转换图案QDP1的从一个表面到另一表面的最短距离(或厚度)大。
除了设置在第一子像素S-PXL1中的第一侧光转换图案QDP1_a之外，可以在第二子像素S-PXL2中设置第二侧光转换图案(未示出)。在一个或更多个示例实施例中，第一侧散射图案(未示出)可以与设置在第三子像素S-PXL3中的第一散射图案SCP形成并/或设置在同一层处。
第一侧光转换图案QDP1_a可以将蓝光转换为红光并发射红光，第二侧光转换图案(未示出)可以将蓝光转换为绿光并发射绿光。第一侧散射图案(未示出)可以按照原样透射蓝光。因此，可以更有效地转换从发光元件LD的侧表面发射的光。
在一个或更多个示例实施例中，如图13B中所示，设置在发光元件LD上的第一光转换图案QDP1可以具有倒梯形形状的剖面，其中倒梯形形状的剖面在第一方向DR1上的长度(或宽度)从下表面到上表面增大。例如，可以在第一光转换图案QDP1的光学处理期间形成倒梯形形状的剖面的第一光转换图案QDP1。
然而，本公开不限于此，并且如图13C中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。例如，第二绝缘层INS2可以设置在第一接触电极CNE1上。第二绝缘层INS2可以覆盖定位在第二绝缘层INS2下的第一接触电极CNE1而不使第一接触电极CNE1暴露于外部。第二接触电极CNE2可以形成在第二绝缘层INS2上。
图14A至图14F是顺序地示出图10中所示的显示装置的制造方法的剖视图。图15是用于示出图13A和图13B中所示的示例实施例的剖视图。
参照图1A至图14A，在第一基底SUB1上设置像素电路单元PCL。像素电路单元PCL可以包括第一晶体管T1、存储电容器Cst、驱动电压线DVL和保护层PSV。
在这种情况下，保护层PSV可以包括暴露第一晶体管T1的第二端子DE的接触孔(在下文中，被称为第一接触孔CH1)和暴露驱动电压线DVL的接触孔(在下文中，被称为第二接触孔CH2)。
参照图1A至图14B，可以使发光元件LD在第一电极EL1和第二电极EL2上自对准。
在像素电路单元PCL上形成第一堤图案BNK1。
第一堤图案BNK1可以在保护层PSV上彼此隔开。在本公开的一个或更多个示例实施例中，第一堤图案BNK1可以是有机绝缘层。
接下来，在其上设置有第一堤图案BNK1的保护层PSV上形成包括具有高反射率的导电材料的第一电极EL1和第二电极EL2。
可以在第一堤图案BNK1上形成第一电极EL1和第二电极EL2。第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2。
第1-1电极EL1_1可以通过穿过保护层PSV的第一接触孔CH1连接到第一晶体管T1的第二端子DE。第二电极EL2可以通过穿过保护层PSV的第二接触孔CH2连接到驱动电压线DVL。
第一电极EL1和第二电极EL2可以具有与对应的第一堤图案BNK1的形状对应的形状。接下来，在保护层PSV的整个表面上沉积第一绝缘材料层。
第一绝缘材料层可以是包括无机材料的无机绝缘层。第一绝缘材料层可以覆盖第一电极EL1和第二电极EL2，并且可以保护第一电极EL1和第二电极EL2。
接下来，在像素电路单元PCL上形成第二堤图案BNK2。第二堤图案BNK2可以围绕第一子像素S-PXL1的外围区域的至少一侧。第二堤图案BNK2可以是限定(或分隔)第一子像素S-PXL1以及与第一子像素S-PXL1相邻的第二子像素S-PXL2和第三子像素S-PXL3中的每个中的发光区域EMA的结构，例如，第二堤图案BNK2可以是像素限定层。
接下来，在向第一电极EL1和第二电极EL2中的每个施加合适的电压(例如，设定的电压或预定的电压)以在第一电极EL1与第二电极EL2之间形成电场之后，将发光元件LD散射在第一绝缘材料层上。
当注入杆状发光元件LD时，在第1-1电极EL1_1与第二电极EL2之间以及在第二电极EL2与第1-2电极EL1_2之间形成电场。因此，可以引起杆状发光元件LD的自对准。
在本公开的一个或更多个示例实施例中，杆状发光元件LD可以包括第一端EP1和第二端EP2。
参照图1A至图14C和图14D，在其上设置有第一绝缘材料层的保护层PSV上涂覆光转换材料层QDP’。随后，通过掩模工艺等形成暴露发光元件LD的第一端EP1和第二端EP2的第一光转换图案QDP1。
根据一个或更多个示例实施例，第一光转换图案QDP1可以设置并/或形成在发光元件LD中的每个上以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的两端EP1和EP2暴露于外部。
当在形成第一光转换图案QDP1之前在第一绝缘材料层与发光元件LD之间存在空的间隙(或空的空间)时，可以在形成第一光转换图案QDP1的同时用第一光转换图案QDP1填充空的间隙。
接下来，可以通过掩模工艺等对第一绝缘材料层进行图案化来形成暴露第1-1电极EL1_1和第二电极EL2的中的每个的一个区域的第一绝缘层INS1。
参照图1A至图14E，在其上设置有第一光转换图案QDP1的保护层PSV上沉积接触电极层(未示出)。在这种情况下，由于第一光转换图案QDP1的台阶，接触电极层(未示出)被分离成第1-1接触电极CNE1_1、第二接触电极CNE2和第三接触电极CNE3。
第1-1接触电极CNE1_1可以覆盖第1-1电极EL1_1和发光元件LD的第一端EP1，第二接触电极CNE2可以覆盖第二电极EL2和发光元件LD的第二端EP2。第三接触电极CNE3可以是与第1-1接触电极CNE1_1和第二接触电极CNE2电分离且物理分离的虚设电极。
参照图1A至图14F，可以将第二基底SUB2接合到第一基底SUB1上。在这种情况下，填料FM可以置于第一基底SUB1与第二基底SUB2之间。
可以在第二基底SUB2上设置阻光图案BM以及滤色器CF1、CF2和CF3。根据一个或更多个示例实施例，可以将阻光图案BM形成为在厚度方向上与形成在第一基底SUB1上的第二堤图案BNK2叠置。滤色器CF可以包括第一滤色器至第三滤色器CF1、CF2和CF3。第一滤色器至第三滤色器CF1、CF2和CF3可以形成为在厚度方向上与第一子像素至第三子像素S-PXL1、S-PXL2和S-PXL3中的每个叠置。
填料FM可以定位在第一基底SUB1与第二基底SUB2之间。可以以能够减轻外部冲击或外部压力的液体聚合物的形式设置填料FM。
参照图1A至图15，在其上设置有第一绝缘层INS1的保护层PSV上涂覆光转换材料层QDP’。随后，通过掩模工艺等形成暴露发光元件LD的第一端EP1和第二端EP2的第一光转换图案QDP1。
根据一个或更多个示例实施例，第一光转换图案QDP1可以设置并/或形成在发光元件LD中的每个上以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的两端EP1和EP2暴露于外部。
当在形成第一光转换图案QDP1之前在第一绝缘层INS1与发光元件LD之间存在空的间隙(或空的空间)时，可以在形成第一光转换图案QDP1的同时用第一光转换图案QDP1填充空的间隙。
在这种情况下，第一侧光转换图案QDP1_a可以设置在彼此隔开并彼此面对的第一堤图案BNK1的侧表面上。此时，第一绝缘层INS1可以分别置于第一侧光转换图案QDP1_a与第一电极EL1之间以及第一侧光转换图案QDP1_a与第二电极EL2之间。
尽管参照附图描述了公开的示例实施例，但是本公开所属的技术领域的普通技术人员将理解的是，在不改变技术构思或基本特征的情况下，可以以其它特定形式执行本公开。因此，上述示例实施例应当仅以描述性含义来考虑，而不是出于限制的目的。

Claims (14)

1.一种显示装置，所述显示装置包括：
第一基底，包括多个单元发光区域；
第一电极和第二电极，位于所述第一基底的所述多个单元发光区域中的每个中；
第一绝缘层，暴露所述第一电极和所述第二电极中的每个的一个区域；
发光元件，位于所述第一绝缘层上并且包括在长度方向上的第一端和第二端；
光转换图案，与所述发光元件相邻，覆盖所述发光元件的上表面的一部分，并且暴露所述发光元件的所述第一端和所述第二端；
第一接触电极，位于所述第一电极上，并且将所述暴露的第一电极的所述一个区域与所述发光元件的所述第一端连接；以及
第二接触电极，位于所述第二电极上，并且将所述暴露的第二电极的所述一个区域与所述发光元件的所述第二端连接。
2.根据权利要求1所述的显示装置，其中：
所述多个单元发光区域包括第一发光区域、第二发光区域和第三发光区域，并且
第一颜色光将从所述第一发光区域发射，第二颜色光将从所述第二发光区域发射，并且第三颜色光将从所述第三发光区域发射。
3.根据权利要求2所述的显示装置，其中，
所述光转换图案包括在厚度方向上与所述第一发光区域叠置并且包括第一波长转换颗粒的第一光转换图案、在所述厚度方向上与所述第二发光区域叠置并且包括第二波长转换颗粒的第二光转换图案以及在所述厚度方向上与所述第三发光区域叠置并且包括散射颗粒的第一散射图案。
4.根据权利要求3所述的显示装置，其中：
所述第一光转换图案被构造为将所述第一颜色光转换为所述第二颜色光，并且输出所述第二颜色光，并且
所述第二光转换图案被构造为将所述第二颜色光转换为所述第三颜色光，并且输出所述第三颜色光。
5.根据权利要求4所述的显示装置，所述显示装置还包括：
封装层，位于所述第一电极、所述第二电极、所述发光元件和所述光转换图案上。
6.根据权利要求5所述的显示装置，所述显示装置还包括：
第二基底，与所述第一基底相对，
其中，所述第二基底包括第一滤色器、第二滤色器和第三滤色器，所述第一滤色器在所述厚度方向上与所述第一发光区域叠置并且被构造为使所述第二颜色光通过，所述第二滤色器在所述厚度方向上与所述第二发光区域叠置并且被构造为使所述第三颜色光通过，所述第三滤色器在所述厚度方向上与所述第三发光区域叠置并且被构造为使所述第一颜色光通过。
7.根据权利要求6所述的显示装置，所述显示装置还包括：
填料，定位在所述第一基底与所述第二基底之间。
8.根据权利要求6所述的显示装置，其中，
所述第二基底包括在所述第一滤色器、所述第二滤色器和所述第三滤色器中的相邻的滤色器之间的阻光图案。
9.根据权利要求3所述的显示装置，其中，
所述第一波长转换颗粒的尺寸比所述第二波长转换颗粒的尺寸大。
10.根据权利要求3所述的显示装置，所述显示装置还包括：第一堤图案，位于所述第一基底的所述多个单元发光区域中的每个中并且彼此隔开，
其中，所述第一电极和所述第二电极定位在所述第一堤图案上。
11.根据权利要求10所述的显示装置，其中，
所述光转换图案还包括位于所述第一堤图案的彼此面对的侧表面上的侧光转换图案，并且所述侧光转换图案置于所述第一电极与所述第一接触电极之间以及所述第二电极与所述第二接触电极之间。
12.根据权利要求1所述的显示装置，其中，
所述光转换图案还定位在所述第一绝缘层与所述发光元件的下表面之间。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
虚设电极，位于所述光转换图案的上表面上并在厚度方向上与所述发光元件叠置，并且与所述第一接触电极和所述第二接触电极电分离并物理分离。
14.根据权利要求1所述的显示装置，其中，
被定位成在厚度方向上与所述发光元件叠置的所述光转换图案具有其中在所述长度方向上的上宽度比在所述长度方向上的下宽度大的倒梯形形状的剖面。
CN202110418630.0A 2020-04-27 2021-04-19 显示装置 Pending CN113644090A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0050970 2020-04-27
KR1020200050970A KR20210132782A (ko) 2020-04-27 2020-04-27 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113644090A true CN113644090A (zh) 2021-11-12

Family

ID=78222793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110418630.0A Pending CN113644090A (zh) 2020-04-27 2021-04-19 显示装置

Country Status (3)

Country Link
US (1) US11785824B2 (zh)
KR (1) KR20210132782A (zh)
CN (1) CN113644090A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102600928B1 (ko) 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102582613B1 (ko) 2018-07-10 2023-09-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102581137B1 (ko) * 2018-08-29 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
WO2020049392A1 (ja) * 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
KR102602739B1 (ko) * 2018-09-07 2023-11-16 삼성디스플레이 주식회사 전자 장치
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102516131B1 (ko) * 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102666627B1 (ko) * 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20210132782A (ko) 2021-11-05
US20210335892A1 (en) 2021-10-28
US11785824B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
CN113692648A (zh) 显示装置及制造显示装置的方法
CN114375497A (zh) 显示装置及制造其的方法
CN113454784A (zh) 发光元件和包括其的显示装置
CN112786654A (zh) 显示装置
CN114556596A (zh) 显示设备及用于制造显示设备的方法
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
CN114388553A (zh) 显示设备及其制造方法
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
EP3985721A1 (en) Display device
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
CN113644093A (zh) 像素和包括像素的显示装置
CN114156310A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
CN113644090A (zh) 显示装置
CN113711359A (zh) 显示设备及制造其的方法
US20230307461A1 (en) Display device
CN221226226U (zh) 显示装置
CN218632042U (zh) 显示装置
US20240014351A1 (en) Display device and method of fabricating the same
US20230187472A1 (en) Display device and method of fabricating the same
KR20240055975A (ko) 화소 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination