CN113454784A - 发光元件和包括其的显示装置 - Google Patents

发光元件和包括其的显示装置 Download PDF

Info

Publication number
CN113454784A
CN113454784A CN201980092656.1A CN201980092656A CN113454784A CN 113454784 A CN113454784 A CN 113454784A CN 201980092656 A CN201980092656 A CN 201980092656A CN 113454784 A CN113454784 A CN 113454784A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
conductive semiconductor
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980092656.1A
Other languages
English (en)
Inventor
闵正泓
金大贤
金东旭
赵显敏
金世咏
李昇我
车炯来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113454784A publication Critical patent/CN113454784A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种发光元件可以包括发射堆叠图案，发射堆叠图案包括在一个方向上堆叠的第一导电半导体层、活性层和第二导电半导体层。这里，活性层可以包括在发射堆叠图案的纵向方向上与第一导电半导体层接触的第一表面以及与第二导电半导体层接触并同时与第一表面相对的第二表面。第一导电半导体层可以包括至少一个n型半导体层，并且第二导电半导体层可以包括至少一个p型半导体层。此外，第一活性层的第一表面在发射堆叠图案内在发射堆叠图案的纵向方向上可以位于与发射堆叠图案的总长度的一半的‑20％至+20％对应的点处。

Description

发光元件和包括其的显示装置
技术领域
本公开的各种实施例涉及一种发光元件，更具体地，涉及一种超小型发光元件和具有该超小型发光元件的显示装置。
背景技术
发光二极管(LED)即使在不良环境条件下也可以具有相对令人满意的耐久性，并且在寿命和亮度方面可以具有优异的性能。近来，对于将这样的LED应用于各种显示装置的技术的研究已经变得明显更加积极。
作为这样的研究的一部分，正在开发使用无机晶体结构(例如，通过生长氮化物基半导体而获得的结构)制造具有与从微米级到纳米级的范围对应的非常小尺寸的LED的技术。LED可以以足够小以形成显示面板的像素等的尺寸制造。在LED在基底上独立生长之后，生长的LED可以被分离并用于制造显示面板。
发明内容
技术问题
本公开的目的在于提供一种发光元件，该发光元件将置于具有不同导电性的两个半导体层之间的活性层放置在纵向方向上的中心中，从而改善发光效率。
此外，本公开的另一目的在于提供一种具有上述发光元件的显示装置。
技术方案
根据本公开的实施例，发光元件可以包括发射堆叠图案，该发射堆叠图案包括在一个方向上顺序地堆叠的第一导电半导体层、活性层和第二导电半导体层。活性层可以包括第一表面和第二表面，第一表面在发射堆叠图案的纵向方向上与第一导电半导体层接触，第二表面与第一表面相对并且与第二导电半导体层接触。
在本公开的实施例中，第一导电半导体层可以包括至少一个n型半导体层，并且第二导电半导体层可以包括至少一个p型半导体层。
在本公开的实施例中，活性层的第一表面在发射堆叠图案内在发射堆叠图案的纵向方向上可以位于与发射堆叠图案的总长度的一半的-20％至+20％对应的点处。
在本公开的实施例中，与发射堆叠图案的总长度的一半对应的点可以位于活性层的第一表面与第二表面之间。
在本公开的实施例中，在剖视图中，从活性层的第一表面到第二导电半导体层的上表面的距离可以不同于从第一导电半导体层的下表面到第一导电半导体层的与活性层的第一表面接触的上表面的距离。
在本公开的实施例中，在剖视图中，从活性层的第一表面到第二导电半导体层的上表面的距离可以与从第一导电半导体层的下表面到第一导电半导体层的与活性层的第一表面接触的上表面的距离相同。
在本公开的实施例中，发射堆叠图案可以具有圆柱的形状，其中，第一导电半导体层、活性层和第二导电半导体层在发射堆叠图案的纵向方向上顺序地堆叠。
在本公开的实施例中，在剖视图中，从活性层的第二表面到第二导电半导体层的上表面的距离与发射堆叠图案的总长度的比可以是0.5或更小。
在本公开的实施例中，发射堆叠图案还可以包括位于第二导电半导体层上的电极层。在剖视图中，从活性层的第二表面到电极层的上表面的距离与发射堆叠图案的总长度的比率可以是0.5或更小。
在本公开的实施例中，在发射堆叠图案的纵向方向上，电极层可以比第二导电半导体层厚，并且在发射堆叠图案的纵向方向上，电极层可以比第一导电半导体层薄。
在本公开的实施例中，在剖视图中，从活性层的第一表面到电极层的上表面的距离可以不同于从第一导电半导体层的下表面到第一导电半导体层的与活性层的第一表面接触的上表面的距离。
在本公开的实施例中，电极层可以包括透明金属氧化物，并且可以在发射堆叠图案的纵向方向上具有0.5μm至1μm的厚度。
在本公开的实施例中，发光元件还可以包括包围发射堆叠图案的外围的绝缘膜。
根据本公开的方面，一种显示装置可以包括：基底，包括显示区域和非显示区域；以及多个像素，设置在基底的显示区域中，并且分别包括多个子像素。所述多个子像素中的每个可以包括像素电路层和显示元件层，像素电路层包括至少一个晶体管，显示元件层包括至少一个发射光的发光元件。
在本公开的实施例中，显示元件层可以包括彼此间隔开的第一电极和第二电极，并且发光元件在纵向方向上具有第一端和第二端并且连接到第一电极和第二电极中的每个。
在本公开的实施例中，发光元件可以包括：发射堆叠图案，包括在纵向方向上顺序地堆叠的第一导电半导体层、活性层和第二导电半导体层，发射堆叠图案位于像素电路层上；以及绝缘膜，被构造为包围发射堆叠图案的外围。活性层可以包括在纵向方向上与第一导电半导体层接触的第一表面以及与第一表面相对并与第二导电半导体层接触的第二表面。
在本公开的实施例中，第一导电半导体层可以包括至少一个n型半导体层，并且第二导电半导体层可以包括至少一个p型半导体层。
在本公开的实施例中，活性层的第一表面在发射堆叠图案内在纵向方向上可以位于与发射堆叠图案的总长度的一半的-20％至+20％对应的点处。
在本公开的实施例中，在剖视图中，从活性层的第一表面到第二导电半导体层的上表面的距离可以不同于从第一导电半导体层的下表面到第一导电半导体层的与活性层的第一表面接触的上表面的距离。
在本公开的实施例中，在剖视图中，从活性层的第二表面到第二导电半导体层的上表面的距离与发射堆叠图案的总长度的比为0.5或更小。
在本公开的实施例中，发射堆叠图案还可以包括设置在第二导电半导体层上的电极层。电极层可以包括透明金属氧化物，并且可以在发射堆叠图案的纵向方向上具有0.5μm至1μm的厚度。
在本公开的实施例中，在剖视图中，从活性层的第二表面到电极层的上表面的距离与发射堆叠图案的总长度的比可以是0.5或更小。
在本公开的实施例中，在剖视图中，从活性层的第一表面到电极层的上表面的距离可以不同于从第一导电半导体层的下表面到第一导电半导体层的与活性层的第一表面接触的上表面的距离。
在本公开的实施例中，显示元件层还可以包括设置在发光元件上以使发光元件的第一端和第二端暴露的绝缘层。绝缘层在发光元件的纵向方向上可以具有等于或小于从第一导电半导体层的下表面到第一导电半导体层的上表面的距离的宽度。
在本公开的实施例中，显示元件层还可以包括：第一接触电极，将发光元件的第一端和第二端中的一个电连接到第一电极；以及第二接触电极，将发光元件的第一端和第二端中的其余的一个电连接到第二电极。
在本公开的实施例中，第一接触电极和第二接触电极可以设置在绝缘层上。
有益效果
根据本公开的实施例，在基底上生长的发射堆叠图案的活性层可以在发射堆叠图案的纵向方向上位于发射堆叠图案的中心(或中间)处，因此从两端发射均匀强度的光，从而改善光发光效率。
此外，本公开的实施例可以提供包括上述发光元件的显示装置。
本公开的实施例的方面和特征不受前述内容的限制，并且这里预期其它各种方面和特征。
附图说明
图1a是示意性地示出根据本公开的实施例的发光元件的透视剖面图。
图1b是示出图1a的发光元件的剖视图。
图2a至图2j是顺序地示出制造图1a和图1b的发光元件的方法的剖视图。
图3a是示意性地示出根据本公开的实施例的发光元件的透视剖面图。
图3b是示出图3a的发光元件的剖视图。
图4a至图4i是顺序地示出制造图3a和图3b的发光元件的方法的剖视图。
图5是示出根据本公开的实施例的显示装置，具体地，使用图1a和图1b或图3a和图3b中所示的发光元件作为发光源的显示装置的示意性平面图。
图6a至图6c是示出根据各种实施例的包括在图5中所示的像素中的一个中的第一子像素的像素区域的电路图。
图7是示意性地示出包括在图5中所示的像素中的一个中的第一子像素至第三子像素的平面图。
图8是沿着图7的线I-I’截取的剖视图。
图9a是图8的部分EA1的放大剖视图。
图9b是示出其中图9a的发光元件的绝缘膜的一部分被分离的状态的放大剖视图。
图10示出了包括图3a中所示的发光元件的显示元件层的一部分，并且是与图8的部分EA1对应的放大剖视图。
图11是沿着图7的线I-I’截取的其中图8中所示的分隔壁以不同的形式实现的剖视图。
图12示出了图7的第一子像素，并且是仅包括显示元件层的一些组件的第一子像素的示意性平面图。
图13是沿着图12的线II-II’截取的剖视图。
图14是图13的部分EA2的放大剖视图。
图15示出了包括图3a中所示的发光元件的显示元件层的一部分，并且是与图13的部分EA2对应的放大剖视图。
图16示出了根据另一实施例的图8中所示的第一接触电极和第二接触电极，并且是沿着图7的线I-I’截取的剖视图。
图17是图16的部分EA3的放大剖视图。
图18示出了包括图3a中所示的发光元件的显示元件层的一部分，并且是与图16的部分EA3对应的放大剖视图。
具体实施方式
由于本公开允许各种改变和许多实施例，因此将在附图中示出并在书面描述中详细地描述特定实施例。然而，这并不意图将本公开限制于特定的实践模式，并且将理解的是，不脱离本公开的精神和技术范围的所有改变、等同物和替代物包含在本公开中。
在整个公开中，贯穿本公开的各个附图和实施例，同样的附图标记指同样的部件。为了说明的清楚性，可以夸大附图中的元件的尺寸。将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。在本公开中，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包含”、“包括”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当诸如层、膜、区域或板的第一部件设置在第二部件上时，第一部件不仅可以直接在第二部件上，而且第三部件可以介于第一部件与第二部件之间。另外，当表述诸如层、膜、区域或板的第一部件形成在第二部件上时，第二部件的其上形成有第一部件的表面不限于第二部件的上表面，而是可以包括其它表面，诸如第二部件的侧表面或下表面。相反，当诸如层、膜、区域或板的第一部件在第二部件下方时，第一部件不仅可以直接在第二部件下方，而且第三部件可以介于第一部件与第二部件之间。
参照附图来描述本公开的实施例和对应的细节以详细地描述本公开，使得本公开所属技术领域的普通技术人员能够容易地实践本公开。此外，单数形式可以包括复数形式，只要在句子中没有特别提及即可。
图1a是示意性地示出根据本公开的实施例的发光元件的透视剖面图，并且图1b是示出图1a的发光元件的剖视图。
尽管为了便于说明，图1a和图1b示出了圆柱形发光元件，但是根据本公开的实施例的发光元件的类型和/或形状不限于此。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及置于第一导电半导体层11与第二导电半导体层13之间的活性层12。
在本公开的实施例中，发光元件LD可以实现为通过连续地依次堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的发射堆叠图案10。换言之，发射堆叠图案10可以包括第一导电半导体层11、设置在第一导电半导体层11的表面上的活性层12以及设置在活性层12的表面上的第二导电半导体层13。在实施例中，发射堆叠图案10还可以包括设置在第二导电半导体层13的表面上的电极层15。
在本公开的实施例中，发光元件LD可以形成为在一个方向上延伸的棒的形状。如果发光元件LD延伸所沿的方向被定义为纵向方向L，则发光元件LD可以具有在延伸方向上的第一端(或下端)和第二端(或上端)。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端(或下端)中，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端(或上端)中。
在本公开的实施例中，发光元件LD可以设置为圆柱形状。然而，发光元件可以设置为多边形棱柱形状、三棱柱形状等，而不限于此。发光元件LD可以具有在纵向方向L上延伸的棒状形状或条状形状(即，具有大于1的长宽比)。例如，发光元件LD在纵向方向L上的长度L可以大于其直径D(或其剖面的宽度)。发光元件LD可以包括被制造为具有小尺寸(例如，具有对应于范围从微米级到纳米级的尺寸的长度L和/或直径D)的发光二极管。
在本公开的实施例中，发光元件LD的直径D可以在从约0.5μm至约500μm的范围内，并且其长度L可以在从约1μm至约10μm的范围内。然而，发光元件LD的尺寸不限于此，并且可以改变发光元件LD的尺寸以满足应用发光元件LD的照明装置或自发光显示装置的要求。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其它材料形成。
活性层12可以设置在第一导电半导体层11上，并且具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上方和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，并且可以使用各种其它材料来形成活性层12。
如果将预定电压或更高电压的电场施加在发光元件LD的相对端之间，则发光元件LD通过使活性层12中的电子-空穴对结合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，因此发光元件LD可以用作各种发光器件以及显示装置的像素的光源。
活性层12包括与第一导电半导体层11的上表面11b接触的第一表面12a以及与第二导电半导体层13的下表面13a接触的第二表面12b。第一表面12a和第二表面12b可以在发光元件LD的纵向方向L上彼此面对。
第二导电半导体层13可以设置在活性层12的第二表面12b上，并且可以包括与第一导电半导体层11的类型不同类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其它材料形成。
在本公开的实施例中，发射堆叠图案10可以包括设置在第二导电半导体层13的上表面13b上的电极层15。因此，发射堆叠图案10可以包括通过连续地依次堆叠第一导电半导体层11、活性层12、第二导电半导体层13和电极层15而形成的堆叠结构。
发射堆叠图案10可以设置和/或形成为与发光元件LD的形状对应的形状。例如，当发光元件LD设置和/或形成为圆柱形状时，发射堆叠图案10也可以设置为圆柱形状。此外，当发射堆叠图案10设置和/或形成为圆柱形状时，包括在发射堆叠图案10中的第一导电半导体层11、活性层12、第二导电半导体层13和电极层15中的每个可以具有圆柱形状。
第一导电半导体层11可以设置在发光元件LD的第一端(或下端)中，并且电极层15可以设置在发光元件LD的第二端(或上端)中。发光元件LD可以包括位于发光元件LD的相对端上并暴露于外部的第一导电半导体层11的下表面11a和电极层15的上表面15b。第一导电半导体层11的下表面11a和电极层15的上表面15b可以是与外部导电材料接触以与其电连接的表面。在本公开的实施例中，第一导电半导体层11的下表面11a可以是发光元件LD的下表面LD_1，并且电极层15的上表面15b可以是发光元件LD的上表面LD_2。
当发光元件LD具有圆柱形状时，第一导电半导体层11可以设置在圆柱的下部中，并且电极层15可以设置在圆柱的上部中。当发光元件LD具有圆柱形状时，第一导电半导体层11的下表面11a或LD_1和电极层15的上表面15b或LD_2中的每个可以具有圆形形状。在实施例中，当发光元件LD具有椭圆柱形状时，第一导电半导体层11的下表面11a或LD_1和电极层15的上表面15b或LD_2中的每个可以具有椭圆形状。此外，在另一实施例中，当发光元件LD具有多角锥的形状时，第一导电半导体层11的下表面11a或LD_1和电极层15的上表面15b或LD_2中的每个可以具有多边形形状。
当发射堆叠图案10设置为与发光元件LD的形状对应的形状时，发射堆叠图案10可以具有与发光元件LD的长度L基本相似或相等的长度。例如，当发光元件LD具有约3.5μm的长度L时，发射堆叠图案10也可以具有约3.5μm的长度L。在以下实施例中，将在发射堆叠图案10的长度与发光元件LD的长度L相同的前提下进行描述。发射堆叠图案10的长度由与发光元件LD的长度L相同的附图标记表示。
电极层15可以是电连接到第二导电半导体层13的欧姆接触电极，但是本公开不限于此。电极层15可以包括金属或金属氧化物。例如，Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO以及它们的氧化物或合金可以单独使用或彼此组合使用。此外，电极层15可以是基本透明的或半透明的。由此，从活性层12产生的光可以在穿过电极层15之后发射到发光元件LD的外部。
在本公开的实施例中，电极层15可以根据最终从活性层12发射的光的颜色选择性地由透明金属氧化物(诸如氧化铟锡(ITO))或不透明金属制成。例如，当活性层12发射在400nm至580nm的波长范围内的基于蓝色和/或基于绿色的光时，电极层15可以由透明金属氧化物(诸如氧化铟锡(ITO))制成。此外，当活性层12发射在580nm至900nm的波长范围内的基于红色和/或基于红外的光时，电极层15可以由不透明金属(诸如Cr、Ti或Ni)制成。然而，本公开不限于此。在实施例中，电极层15可以由透明金属氧化物形成，以在活性层12发射在580nm至900nm的波长范围内的基于红色或基于红外的光时确保光透射率。
在上述实施例中，尽管已经将电极层15描述并示出为由透明金属氧化物制成的单个导电层和/或由不透明金属制成的单个导电层，但是本公开不限于此。在实施例中，电极层15可以是通过堆叠由至少一种透明金属氧化物制成的导电层和由至少一种不透明金属制成的导电层而形成的多层结构。
此外，在实施例中，发光元件LD还可以包括设置在发射堆叠图案10的外周(或表面)上的绝缘膜14。绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的至少一种绝缘材料，但不限于此。换言之，可以采用具有绝缘性质的各种材料。
绝缘膜14可以防止活性层12由于与同一发光元件LD的除了第一导电半导体层11和第二导电半导体层13之外的导电材料接触而短路。由于绝缘膜14，可以减少发光元件LD的表面上缺陷的发生或使发光元件LD的表面上缺陷的发生最小化，由此可以改善发光元件的寿命和效率。在多个发光元件LD彼此紧密接触地设置的情况下，绝缘膜14可以防止发光元件LD之间发生不期望的短路。是否设置绝缘膜14不受限制，只要可以防止活性层12与外部导电材料短路即可。
绝缘膜14可以形成和/或设置在发射堆叠图案10的表面(或外周)上，以包围至少活性层12的外围表面。另外，绝缘膜还可以包围第一导电半导体层11和第二导电半导体层13中的每个的区域以及电极层15的外围表面。在本公开的实施例中，绝缘膜14可以完全包围发光元件LD的具有不同极性的两端的外围表面，但是本公开不限于此。在实施例中，绝缘膜14可以包围第一导电半导体层11的外围表面的一部分和/或电极层15的外围表面的一部分。
绝缘膜14可以包括在与发光元件LD的纵向方向L相交的方向上平行于第一导电半导体层11的下表面11a的下表面14a、在纵向方向L上面对下表面14a的上表面14b以及包围发射堆叠图案10的表面(或外围表面)的侧表面14c。绝缘膜14的下表面14a、绝缘膜14的上表面14b和绝缘膜14的侧面14c可以彼此连续地连接。这里，绝缘膜14的上表面14b可以被限定为包括绝缘膜14的上端的外围的假想表面，绝缘膜14的下表面14a可以被限定为包括绝缘膜14的下端的外围的假想表面。
在本公开的实施例中，绝缘膜14可以完全包围电极层15的外围表面。在这种情况下，绝缘膜14的上表面14b和电极层15的上表面15b可以设置和/或形成在同一表面(或同一线(或直线))处。然而，本公开不限于此。在实施例中，当绝缘膜14部分地包围或不包围电极层15的外周时，绝缘膜14的上表面14b和电极层15的上表面15b或LD_2可以设置和/或形成在不同的表面(或不同的线)处。
在本公开的实施例中，绝缘膜14可以完全包围第一导电半导体层11的外围表面。在这种情况下，绝缘膜14的下表面14a和第一导电半导体层11的下表面11a或LD_1可以设置和/或形成在同一表面(或同一线)处。然而，本公开不限于此。在实施例中，当绝缘膜14部分地包围或不包围第一导电半导体层11的外围表面时，绝缘膜14的下表面14a和第一导电半导体层11的下表面11a或LD_1可以设置和/或形成在不同的表面(或不同的线)处。
在本公开的实施例中，绝缘膜14的侧表面14c相对于发光元件LD的纵向方向L的长度可以等于包括第一导电半导体层11、活性层12、第二导电半导体层13和电极层15的发射堆叠图案10的长度L，但是本公开不限于此。在实施例中，相对于发光元件LD的纵向方向L，绝缘膜14的侧表面14c的长度可以短于或长于发射堆叠图案10的长度L。
绝缘膜14的下表面14a可以与第一导电半导体层11的下表面11a或LD_1位于同一表面(或同一线)处，并且绝缘膜14的上表面14b可以与电极层15的上表面15b或LD_2位于同一表面(或同一线)处。绝缘膜14的下表面14a和第一导电半导体层11的下表面11a或LD_1可以不必位于同一表面(或同一线)处。在实施例中，它们可以位于不同的表面(或不同的线)处。类似地，绝缘膜14的上表面14b和电极层15的上表面15b或LD_2可以不必位于同一表面(或同一线)处。在实施例中，它们可以位于不同的表面(或不同的线)处。
在本公开的实施例中，在发光元件LD的纵向方向L上连续地堆叠的第一导电半导体层11、活性层12、第二导电半导体层13和电极层15可以具有不同的厚度。更具体地，在发光元件LD的纵向方向L上的第一导电半导体层11的厚度d1、活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4可以彼此不同。
在本公开的实施例中，第一导电半导体层11的厚度d1可以表示第一导电半导体层11的下表面11a或LD_1与其上表面11b之间在发光元件LD的纵向方向L上的距离。第一导电半导体层11可以具有约1μm至约5μm的厚度d1，但本公开不限于此。
活性层12的厚度d2可以表示活性层12的下表面12a与其上表面12b之间在发光元件LD的纵向方向L上的距离。这里，活性层12的下表面12a可以与第一导电半导体层11的上表面11b接触。活性层12可以具有约0.05μm至约0.5μm的厚度d2，但本公开不限于此。
第二导电半导体层13的厚度d3可以表示第二导电半导体层13的下表面13a与其上表面13b之间在发光元件LD的纵向方向L上的距离。这里，第二导电半导体层13的下表面13a可以与活性层12的上表面12b接触。第二导电半导体层13可以具有约0.08μm至约2μm的厚度d3，但本公开不限于此。
电极层15的厚度d4可以表示电极层15的下表面15a与其上表面15b之间在发光元件LD的纵向方向L上的距离。这里，电极层15的下表面15a可以与第二导电半导体层13的上表面13b接触。电极层15可以具有约0.5μm至约1μm的厚度d4，但本公开不限于此。
在本公开的实施例中，第一导电半导体层11的厚度d1可以大于活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4中的每个。此外，第一导电半导体层11的厚度d1可以等于或类似于活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和，但是本公开不限于此。在实施例中，第一导电半导体层11的厚度d1可以小于或大于活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和。在本公开的实施例中，第一导电半导体层11的厚度d1可以基本等于或类似于活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和。
发光元件LD可以包括第一区域I和第二区域II。可以基于在发光元件LD的纵向方向L上与第一导电半导体层11的上表面11b接触的活性层12的下表面12a来划分第一区域I和第二区域II，但本公开不限于此。在实施例中，发光元件LD可以基于活性层12的上表面12b、第二导电半导体层13的下表面13a和第二导电半导体层13的上表面13b被划分为第一区域I和第二区域II。此外，发光元件LD可以不必被划分为第一区域I和第二区域II。为了便于描述，发光元件已经被描述为被划分为第一区域I和第二区域II。
在本公开的实施例中，第一区域I可以表示在发光元件LD的纵向方向L上从第一导电半导体层11的下表面11a延伸到活性层12的下表面12a的区域。换言之，第一区域I可以表示从发光元件LD的下表面LD_1延伸到活性层12的下表面12a的区域。第一导电半导体层11可以位于第一区域I中。第二区域II可以表示在发光元件LD的纵向方向L上从活性层12的下表面12a延伸到电极层15的上表面15b的区域。换言之，第二区域II可以表示从活性层12的下表面12a延伸到发光元件LD的上表面LD_2的区域。活性层12、第二导电半导体层13和电极层15可以位于第二区域II中。
如上所述，由于第一导电半导体层11位于第一区域I中，因此第一区域I在发光元件LD的纵向方向L上的宽度可以基本等于第一导电半导体层11的厚度d1。此外，由于除了第一导电半导体层11之外的组件(例如，活性层12、第二导电半导体层12和电极层15)位于第二区域II中，因此第二区域II在发光元件LD的纵向方向L上的宽度可以与活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和基本相同。
在本公开的实施例中，第一区域I和第二区域II可以具有基本相同或相似的宽度。在这种情况下，在发光元件LD和/或发射堆叠图案10的纵向方向L上，活性层12可以比第一导电半导体层11的下表面11a较靠近电极层15的上表面15b。
在本公开的实施例中，活性层12在发光元件LD的纵向方向L上可以位于发光元件LD的中间(或中心)中，或者可以与发光元件LD的中间(或中心)相邻地定位。当在剖视图中观看时，活性层12的上表面12b可以不位于与发光元件LD的长度L的一半对应的点处。更具体地，当发光元件LD的长度L为3μm时，活性层12的上表面12b可以不位于与1.5μm对应的点处，该1.5μm是在发光元件LD的纵向方向L上从第一导电半导体层11的下表面11a起发光元件LD的长度L的一半。类似地，当在剖视图中观看时，活性层12的上表面12b可以不位于与发射堆叠图案10的长度L的一半对应的点处。
当在剖视图中观看时，从活性层12的上表面12b到电极层15的上表面15b的距离与发光元件LD和/或发射堆叠图案10中的每个的长度L的比可以是0.5或更小。换言之，当在剖视图中观看时，在发光元件LD的纵向方向L上的第二导电半导体层13的厚度d3和电极层15的厚度d4之和可以等于或小于发光元件LD和/或发射堆叠图案10中的每个的长度L的一半。例如，当发光元件LD和/或发射堆叠图案10中的每个的长度L为3μm时，第二导电半导体层13的厚度d3和电极层15的厚度d4之和可以等于或小于1.5μm。
在本公开的实施例中，与发光元件LD和/或发射堆叠图案10中的每个的长度L的一半对应的点可以位于活性层12的下表面12a与活性层12的上表面12b之间。然而，本公开不限于此。在实施例中，与发光元件LD和/或发射堆叠图案10中的每个的长度L的一半对应的点可以对应于活性层12的下表面12a或活性层12的上表面12b。此外，在实施例中，与发光元件LD和/或发射堆叠图案10中的每个的长度L的一半对应的点可以位于活性层12的下表面12a与第一导电半导体层11之间，或者位于活性层12的上表面12b与第二导电半导体层13之间。
在本公开的实施例中，当在剖视图中观看时，从活性层12的下表面12a到电极层15的上表面15b的距离(即，活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和)可以等于或小于从第一导电半导体层11的下表面11a到其上表面11b的厚度d1(或距离)。
如上所述，当在剖视图中观看时，当第二导电半导体层13的厚度d3和电极层15的厚度d4之和等于或小于发光元件LD和/或发射堆叠图案10中的每个的长度L的一半时，活性层12可以在发光元件LD的纵向方向L上位于发射堆叠图案10的中间(或中心)中，或与发射堆叠图案10的中间(或中心)相邻。然而，本公开不限于此。在实施例中，活性层12可以在发光元件LD的纵向方向L上偏离发光元件LD和/或发射堆叠图案10的中间(或中心)，并且可以更邻近发光元件LD的上表面LD_2设置和/或形成。此外，在实施例中，活性层12可以在发光元件LD的纵向方向L上偏离发光元件LD和/或发射堆叠图案10的中间(或中心)，并且可以更邻近发光元件LD的下表面LD_1设置和/或形成。
具体地，在本公开的实施例中，设置和/或形成在第二导电半导体层13上的电极层15可以具有预定水平或更大的厚度d4。电极层15可以通过常规沉积方法设置和/或形成在第二导电半导体层13上。在这种情况下，可以通过控制沉积时间在第二导电半导体层13上形成具有预定水平或更大的厚度d4的电极层15。当电极层15具有预定水平或更大的厚度d4(例如，约1μm的厚度)时，与具有约0.1μm的厚度的现有电极层15相比，发光元件LD和/或发射堆叠图案10的长度L可以增加约0.9μm。因此，活性层12可以在发光元件LD的纵向方向L上基本位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，或者与发光元件LD和/或发射堆叠图案10的中间(或中心)相邻地定位。
例如，当发光元件LD具有约3μm的长度L时，活性层12的下表面12a可以与发光元件LD的与1.5μm的点对应的中间(或中心)接触，该1.5μm是在发光元件LD的纵向方向L上从第一导电半导体层11的下表面11a起发光元件LD的长度L的一半。在实施例中，当发光元件LD具有约3μm的长度L时，活性层12的下表面12a可以和与发光元件LD的中间(或中心)相邻的区域接触，该区域在发光元件LD的纵向方向L上位于从距第一导电半导体层11的下表面11a为发光元件LD的长度L的一半的1.5μm的点起-20％至+20％的范围内。换言之，当发光元件LD和/或发射堆叠图案10具有3μm的长度L时，活性层12的下表面12a可以在发光元件LD和/或发射堆叠图案10内在纵向方向L上位于1.2μm至1.8μm的点处。
然而，活性层12在发光元件LD和/或发射堆叠图案10中在发光元件LD的纵向方向L上所在的区域不限于上述实施例。活性层12的位置可以根据发光元件LD的设计条件、尺寸和/或长度L以及应用发光元件LD的电子装置的要求以各种方式改变。
如上所述，当活性层12在发光元件LD的纵向方向L上位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，或者与发光元件LD和/或发射堆叠图案10的中间(或中心)相邻时，从活性层12发射的光可以均一地(或均匀地)行进到发光元件LD和/或发射堆叠图案10的两端，而不在一个方向上偏置。因此，从发光元件LD和/或发射堆叠图案10的两端发射的光的强度变得均匀，使得可以改善发光元件LD和/或发射堆叠图案10的光效率。
如果活性层12与两端中的一端相邻地设置，而不是位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，则从活性层12发射的光会集中在两端中的一端上。在这种情况下，从发光元件LD和/或发射堆叠图案10发射的光会聚集在一个方向上，使得发光元件LD的光会不对称地输出。因此，在本公开的实施例中，电极层15形成为具有预定水平或更大的厚度d4，然后活性层12位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，或者与发光元件LD和/或发射堆叠图案10的中间(或中心)相邻地定位，因此，允许从活性层12发射的光均匀地(或均一地)行进到发光元件和/或发射堆叠图案10的两端。因此，根据本公开的实施例，可以改善发光元件LD的发光效率。
发光元件LD可以用作各种显示装置的光源。可以通过表面处理工艺来制造发光元件LD。例如，可以对发光元件LD进行表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合，然后供应到每个发射区域(例如，每个子像素的发射区域)时，发光元件LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括上述发光元件LD的发光装置可以用在包括需要光源的显示装置的各种装置中。例如，在多个发光元件LD设置在显示面板的每个子像素的发射区域中的情况下，发光元件LD可以用作每个子像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD还可以用在需要光源的各种装置(诸如照明装置)中。
在本公开的实施例中，除了以上已经描述的第一导电半导体层11、活性层12、第二导电半导体层13、电极层15和绝缘膜14之外，发光元件LD还可以包括附加组件。例如，发光元件LD的发射堆叠图案10还可以包括设置在第一导电半导体层11和/或活性层12中的每个的一侧上的一个或更多个电极层和/或荧光层。尽管未在附图中直接示出，但是发光元件LD还可以包括设置在第一导电半导体层11的一侧上的至少一个电极层。上述电极层可以是欧姆接触电极。然而，电极层可以包括与设置在第二导电半导体层13的一侧上的电极层15的材料相同或不同的材料，而不限于此。
图2a至图2j是顺序地示出制造图1a和图1b的发光元件的方法的剖视图。
参照图1a、图1b和图2a，准备被构造为支撑发光元件LD的基底1。
基底1可以是GaAs、GaP或InP基底。基底1可以是用于外延生长的晶圆。基底1可以包括在表面上具有GaAs层的ZnO基底。此外，还可以应用在表面上具有GaAs层的Ge基底以及在Si晶圆上具有GaAs层且缓冲层置于其间的Si基底。
通过已知的制造方法制造的市售单晶基底可以用作基底1。当满足用于制造发光元件LD的选择比并且外延生长顺利地执行时，基底1的材料不限于此。
期望的是，将要外延生长的基底1的表面是光滑的。基底1的尺寸和直径可以根据应用基底1的产品而变化，并且可以以能够减少由外延生长引起的堆叠结构导致的弯曲的形式制造。基底1的形状不限于圆形形状，并且可以具有诸如矩形的多边形形状。
随后，在基底1上形成牺牲层3。在基底1上制造发光元件LD的工艺中，牺牲层3可以位于发光元件LD与基底1之间，以将发光元件LD与基底1物理地分离。
牺牲层3可以具有各种结构，即，单层结构或多层结构。牺牲层3可以是在发光元件LD的最终制造工艺中被去除的层。当去除牺牲层3时，可以在牺牲层3的上方和下方执行层间分离。下面将参照图2j来描述去除牺牲层3的方法。
在本公开的实施例中，牺牲层3可以由GaAs、AlAs或AlGaAs形成。
在牺牲层3上形成第一导电半导体层11。可以通过外延生长来形成第一导电半导体层11，并且可以通过MOCVD方法、MBE方法、VPE方法、LPE方法等来形成第一导电半导体层11。在实施例中，可以在第一导电半导体层11与牺牲层3之间进一步形成用于改善结晶度的附加半导体层，诸如缓冲层和未掺杂的半导体层。
第一导电半导体层11可以包括由III(Ga、Al、In)-V(P、As)族组成的半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge或Sn)的半导体层。例如，第一导电半导体层11可以包括掺杂有Si的GaP、GaAs、GaInP和AlGaInP之中的至少一种半导体材料。换言之，第一导电半导体层11可以包括至少一个n型半导体层。形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其它材料形成。
在实施例中，当发光元件LD包括与第一导电半导体层11的下表面11a接触的导电材料层(未示出)时，可以在牺牲层3上形成第一导电半导体层11之前形成导电材料层。
参照图1a、图1b、图2a和图2b，在第一导电半导体层11上形成活性层12。活性层12是其中电子和空穴复合的区域。随着电子和空穴复合，活性层12可以跃迁到低能级并发射具有与其对应的波长的光。活性层12可以形成在第一导电半导体层11上，并且具有单量子阱结构或多量子阱结构。活性层12的位置可以根据发光元件LD的类型以各种方式改变。在本公开的实施例中，活性层12可以位于沿着发光元件LD的长度L的中间(或中心)中。
活性层12可以包括GaInP、AlGaInP、GaAs、AlGaAs、InGaAs、InGaAsP、InP和InAs中的至少一种。活性层12可以发射具有400nm至900nm的波长的光。活性层12可以使用双异质结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以进一步形成在活性层12的上表面12b和/或下表面12a上。
参照图1a、图1b、图2a至图2c，在活性层12上形成第二导电半导体层13。第二导电半导体层13可以包括与第一导电半导体层11的类型不同的类型的半导体层。第二导电半导体层13可以包括由III(Ga、Al、In)-V(P、As)族组成的半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的半导体层。例如，第二导电半导体层13可以包括掺杂有Mg的GaP、GaAs、GaInP和AlGaInP之中的至少一种半导体材料。换言之，第二导电半导体层13可以包括p型半导体层。形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其它材料形成。
参照图1a、图1b、图2a至图2d，在第二导电半导体层13上形成电极层15。
电极层15可以包括金属或金属氧化物。例如，电极层15可以单独使用或组合使用Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO、它们的氧化物或合金。在本公开的实施例中，电极层15可以由透明金属氧化物(诸如氧化铟锡(ITO))制成，以使从活性层12产生并发射到发光元件LD的外部的光的损失最小化，并改善对第二导电半导体层13的电流扩散效应。
如上所述，顺序地堆叠在基底1上的第一导电半导体层11、活性层12、第二导电半导体层13和电极层15可以形成发射堆叠体10’。
可以通过溅射方法在第二导电半导体层13上沉积电极层15。然而，由于在包括氮化物基半导体的发光元件LD中会通过等离子体形成氮空位，所以通过溅射方法沉积的电极层15的欧姆接触特性会劣化。因此，考虑到氧的量和沉积温度，可以通过电子束蒸发方法在第二导电半导体层13上直接沉积电极层15，以改善电极层15的透射率。然而，在第二导电半导体层13上形成电极层15的方法不限于上述实施例，而是可以采用常规沉积方法。在本公开的实施例中，当在第二导电半导体层13上形成电极层15时，通过控制执行沉积工艺的腔室中的氧的量、沉积温度和沉积时间，在第二导电半导体层13上形成具有预定水平(例如，约1μm)的厚度d4的电极层15。
参照图1a、图1b、图2a至图2e，在电极层15上形成掩模层20。掩模层20可以包括绝缘层(未示出)和金属层(未示出)。绝缘层可以形成在电极层15上。绝缘层可以用作用于连续蚀刻发射堆叠体10’的掩模。绝缘层可以由氧化物或氮化物形成，并且可以包括例如氧化硅(SiOx)或氮化硅(SiNx)。绝缘层的厚度可以是约0.5μm至约1.5μm，但不限于此。金属层可以包括诸如铬(Cr)的金属，但不限于此。金属层可以具有约30nm至约150nm的厚度。
可以在掩模层20上形成至少一个微图案FP。可以通过聚合物层来形成微图案FP。可以通过在掩模层20上形成聚合物层并且然后以从纳米级到微米级的间隔在聚合物层上形成图案来形成微图案FP。详细地，通过诸如光刻、电子束光刻或纳米压印光刻的方法在掩模层20上使聚合物层图案化，可以以从纳米级到微米级的间隔形成微图案FP。
参照图1a、图1b、图2a至图2f，通过使用微图案FP作为掩模对掩模层20进行图案化来形成至少一个掩模图案20’。掩模图案20’可以以与微图案FP对应的形状形成。上述掩模图案20’可以用作用于通过蚀刻发射堆叠体10’来形成发射堆叠图案10的蚀刻掩模。可以通过常规湿蚀刻或干蚀刻方法来去除微图案FP，但是可以通过常规去除方法来去除微图案FP，而不限于上述方法。
参照图1a、图1b、图2a至图2g，使用掩模图案20’作为蚀刻掩模来执行蚀刻工艺，从而以从纳米级到微米级的间隔对发射堆叠体10’进行图案化，因此形成多个发射堆叠图案10。
在上述蚀刻工艺中，可以蚀刻发射堆叠体10’的不与掩模图案20’对应的区域，从而形成使第一导电半导体层11的区域A暴露于外部的凹槽HM。不蚀刻发射堆叠体10’的与掩模图案20’对应的区域。
凹槽HM可以具有在一个方向(例如，垂直方向或竖直方向)上从每个发射堆叠图案10的电极层15的上表面15b凹陷到第一导电半导体层11的区域A的形状。
用于形成多个发射堆叠图案10的蚀刻可以使用干蚀刻方法，诸如反应离子蚀刻(RIE)、反应离子束蚀刻(RIBE)或电感耦合等离子体反应离子蚀刻(ICP-RIE)。与湿蚀刻方法不同，因为各向异性蚀刻是可能的，所以干蚀刻方法适合于形成发射堆叠图案10。换言之，在湿蚀刻方法中，执行各向同性蚀刻，使得在所有方向上执行蚀刻。相反，在干蚀刻方法中，可以主要在深度方向上执行蚀刻以形成凹槽HM，使得可以以期望的图案形成凹槽HM的尺寸和间隔。
在本公开的实施例中，每个发射堆叠图案10可以具有范围从纳米级到微米级的尺寸。
在执行上述蚀刻工艺之后，可以通过常规湿蚀刻或干蚀刻方法来去除残留在发射堆叠图案10上的残留物(即，掩模图案20’)。然而，本公开的所述实施例可以通过常规去除方法来去除残留物，而不限于此。这里，掩模图案20’(或残余物)可以包括掩模工艺中所需的蚀刻掩模、绝缘材料等。
参照图1a、图1b、图2a至图2h，在发射堆叠图案10和第一导电半导体层11的区域A上形成绝缘材料层14’。绝缘材料层14’可以包括上绝缘材料层、侧绝缘材料层和下绝缘材料层。上绝缘材料层可以完全覆盖每个发射堆叠图案10的上表面。这里，每个发射堆叠图案10的上表面可以是电极层15的上表面15b。换言之，上绝缘材料层可以完全覆盖每个发射堆叠图案10的电极层15的上表面15b。侧绝缘材料层可以完全覆盖每个发射堆叠图案10的侧表面。下绝缘材料层可以完全覆盖第一导电半导体层11的通过凹槽HM暴露于外部的区域A。
上绝缘材料层、侧绝缘材料层和下绝缘材料层可以在基底1上彼此连续地连接。
尽管形成绝缘材料层14’的方法可以使用将绝缘材料施用到附着到基底1的发射堆叠图案10上的方法，但是本公开不限于此。用作绝缘材料层14’的材料可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的任何一种，但不限于此。例如，可以通过原子层沉积(ALD)形成Al2O3膜，并且可以通过以脉冲形式供应TMA(三甲基铝)和H2O源使用化学吸附和解吸来形成薄膜。绝缘材料层14’的厚度可以在30nm至150nm的范围内，但不限于此。
参照图1a、图1b、图2a至图2i，执行蚀刻工艺以去除形成在基底1上的绝缘材料层14’的一部分，从而形成绝缘膜14。
在形成绝缘膜14的蚀刻工艺中，可以去除上绝缘材料层和下绝缘材料层，以最终形成仅包括覆盖每个发射堆叠图案10的侧表面的侧绝缘材料层的绝缘膜14。通过上述蚀刻工艺，可以去除上绝缘材料层，使得电极层15的上表面15b可以暴露于外部。在这种情况下，绝缘膜14的上表面14b和电极层15的上表面15b可以设置和/或形成在同一表面(或同一线)处。此外，可以通过上述蚀刻工艺来去除下绝缘材料层，使得第一导电半导体层11的区域A可以暴露于外部。
通过上述蚀刻工艺，可以最终形成包括发射堆叠图案10和围绕每个发射堆叠图案10的外周(或表面)的绝缘膜14的发光元件LD。在这种情况下，电极层15的暴露于外部的上表面15b可以成为每个发光元件LD的上表面LD_2。
参照图1a、图1b、图2a至图2j，通过使用蚀刻剂的化学剥离(CLO)方法将发光元件LD与基底1分离。例如，可以去除牺牲层3以将发光元件LD与基底1分离。
通常，可以通过湿蚀刻方法来执行化学剥离方法。在实施例中，可以去除电极层15的通过在化学剥离方法中使用的蚀刻气体而暴露于外部的上表面15b的一部分。然而，由于电极层15具有预定水平或更大(例如，约1μm)的厚度d4，因此电极层15可以不直接受蚀刻气体影响。
将发光元件LD与基底1分离的方法不限于上述实施例。在实施例中，可以使用利用激光的激光剥离(LLO)方法、在发光元件LD与基底1之间形成空的空间(未示出)并施加小的物理力或冲击的物理剥离方法等将发光元件LD与基底1分离。
通过上述制造工艺，每个最终制造的发光元件LD可以包括沿着每个发光元件LD的长度L位于每个发光元件LD的中间(或中心)中或者与其中间(或中心)相邻地定位的活性层12。
图3a是示意性地示出根据本公开的实施例的发光元件的透视图，并且图3b是示出图3a的发光元件的剖视图。
为了避免冗余说明，图3a和图3b的发光元件的描述将集中于与前述实施例的发光元件的不同之处。在本实施例的以下描述中未单独说明的组件与前述实施例的组件相符。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。
尽管为了便于说明，图3a和图3b示出了圆柱形发光元件，但是根据本公开的实施例的发光元件的类型和/或形状不限于此。
参照图3a和图3b，根据本公开的实施例的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及置于第一导电半导体层11与第二导电半导体层13之间的活性层12。
在本公开的实施例中，发光元件LD可以实现为通过连续地依次堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的发射堆叠图案10。发光元件LD还可以包括被构造为包围发射堆叠图案10的外周(或表面)的绝缘膜14。
发光元件LD和/或发射堆叠图案10可以设置为圆柱形状，但是可以设置为多边形柱或三角形柱的形状，而不限于此。发光元件LD可以设置为在纵向方向L上延伸的棒的形状。发光元件LD可以具有在纵向方向L上的第一端(或下端)或第二端(或上端)。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端(或下端)中，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端(或上端)中。在本公开的实施例中，第一导电半导体层11可以设置在发光元件LD的第一端中，并且第二导电半导体层13可以设置在发光元件LD的第二端中。
发光元件LD可以包括位于发光元件的相对端上并暴露于外部的第一导电半导体层11的下表面11a和第二导电半导体层13的上表面13b。第一导电半导体层11的下表面11a和第二导电半导体层13的上表面13b可以是与外部导电材料接触以与其电连接的表面。
第一导电半导体层11可以是掺杂有n型杂质的至少一个n型半导体层。第一导电半导体层11可以向活性层12供应电子。第一导电半导体层11可以包括掺杂有n型杂质(例如，Si)的GaN层。然而，第一导电半导体层11可以包括各种半导体材料，而不限于此。第一导电半导体层11可以由GaIn层、AlGaN层、InAlGaN层、AlGaAs层、GaP层、GaAs层、GaAsP层和AlGaInP层中的任何一个形成。在实施例中，第一导电半导体层11可以包括与活性层12的下表面12a接触的下包覆层(未示出)。下包覆层可以由具有比活性层12的带隙大的带隙的半导体层形成，以限制电子或空穴。
活性层12可以设置和/或形成在第一导电半导体层11的上表面11b上，并且可以包括双异质结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构或量子线结构中的任何一种。活性层12可以由使用III-V族元素的化合物半导体材料的阱层和势垒层(例如，AlGaN/AlGaN、InGaN/GaN、InGaN/InGaN、AlGaN/GaN、InAlGaN/GaN、As(InGaAs)/AlGaAs和GaP(InGaP)/AlGaP中的至少一种的成对结构)形成，但不限于此。阱层可以由具有小于势垒层的能带隙的能带隙的材料形成。
在本公开的实施例中，活性层12可以发射在580nm至900nm的波长范围内的基于红色或基于红外的光。
第二导电半导体层13可以设置和/或形成在活性层12的上表面12b上，并且可以向活性层12供应空穴。第二导电半导体层13可以包括与第一导电半导体层11的类型不同类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料。在实施例中，第二导电半导体层13可以包括与活性层12的上表面12b接触的上包覆层(未示出)。上包覆层可以由具有比活性层12的带隙大的带隙的半导体层形成，以限制电子或空穴。
绝缘膜14可以防止活性层12由于与同一发光元件LD的除了第一导电半导体层11和第二导电半导体层13之外的导电材料接触而短路。
在本公开的实施例中，在发光元件LD的纵向方向L上连续地堆叠的第一导电半导体层11、活性层12和第二导电半导体层13可以具有不同的厚度。更具体地，在发光元件LD的纵向方向L上，第一导电半导体层11厚度d1、活性层12的厚度d2和第二导电半导体层13的厚度d3可以彼此不同。
在本公开的实施例中，第一导电半导体层11的厚度d1可以表示第一导电半导体层11的下表面11a或LD_1与其上表面11b之间在发光元件LD的纵向方向L上的距离。活性层12的厚度可以表示活性层12的下表面12a与其上表面12b之间在发光元件LD的纵向方向L上的距离。第二导电半导体层13的厚度d3可以表示第二导电半导体层13的下表面13a与其上表面13b之间在发光元件LD的纵向方向L上的距离。
在本公开的实施例中，第一导电半导体层11的厚度d1可以大于活性层12的厚度d2和第二导电半导体层13的厚度d3中的每个。此外，第一导电半导体层11的厚度d1可以等于或类似于活性层12的厚度d2和第二导电半导体层13的厚度d3之和。然而，本公开不限于此。根据实施例，第一导电半导体层11的厚度d1可以小于或大于活性层12的厚度d2和第二导电半导体层13的厚度d3之和。在本公开的实施例中，第一导电半导体层11的厚度d1可以基本等于或类似于活性层12的厚度d2和第二导电半导体层13的厚度d3之和。
发光元件LD可以包括第一区域I和第二区域II。可以基于活性层12的在发光元件LD的纵向方向L上与第一导电半导体层11的上表面11b接触的下表面12a来划分第一区域I和第二区域II。
在本公开的实施例中，第一区域I可以表示在发光元件LD的纵向方向L上从第一导电半导体层11的下表面11a延伸到活性层12的下表面12a的区域。第一导电半导体层11可以位于第一区域I中。第二区域II可以表示在发光元件LD的纵向方向L上从活性层12的下表面12a延伸到第二导电半导体层13的上表面13b的区域。活性层12和第二导电半导体层13可以位于第二区域II中。
如上所述，由于第一导电半导体层11位于第一区域I中，因此第一区域I在发光元件LD的纵向方向L上的宽度可以基本等于第一导电半导体层11的厚度d1。此外，由于除了第一导电半导体层11之外的组件(例如，活性层12和第二导电半导体层13)位于第二区域II中，因此第二区域II在发光元件LD的纵向方向L上的宽度可以与活性层12的厚度d2和第二导电半导体层13的厚度d3之和基本相同。
在本公开的实施例中，第一区域I和第二区域II可以具有相同的宽度和/或相似的宽度。在这种情况下，在发光元件LD和/或发射堆叠图案10的纵向方向L上，活性层12可以比第一导电半导体层11的下表面11a较靠近第二导电半导体层13的上表面13b。
在本公开的实施例中，活性层12在发光元件LD的纵向方向L上可以位于发光元件LD的中间(或中心)中，或者可以与发光元件LD的中间(或中心)相邻地定位。当在剖视图中观看时，活性层12的上表面12b可以不位于与发光元件LD的长度L的一半对应的点处。类似地，当在剖视图中观看时，活性层12的上表面12b可以不位于与发射堆叠图案10的长度L的一半对应的点处。
当在剖视图中观看时，从活性层12的上表面12b到第二导电半导体层13的上表面13b的距离与发光元件LD和/或发射堆叠图案10中的每个的长度L的比可以是0.5或更小。换言之，当在剖视图中观看时，第二导电半导体层13在发光元件LD的纵向方向L上的厚度d3可以等于或小于发光元件LD和/或发射堆叠图案10中的每个的长度L的一半。例如，当发光元件LD和/或发射堆叠图案10中的每个的长度L为3μm时，第二导电半导体层13的厚度d3可以等于或小于1.5μm。
在本公开的实施例中，与发光元件LD和/或发射堆叠图案10中的每个的长度L的一半对应的点可以位于活性层12的下表面12a与活性层12的上表面12b之间。然而，本公开不限于此。在实施例中，与发光元件L和/或发射堆叠图案10中的每个的长度L的一半对应的点可以对应于活性层12的下表面12a或活性层12的上表面12b。
当在剖视图中观看时，从活性层12的下表面12a到第二导电半导体层13的上表面13b的距离(即，活性层12的厚度d2和第二导电半导体层13的厚度d3之和)可以等于或小于从第一导电半导体层11的下表面11a到其上表面11b的厚度d1(或距离)。
在本公开的实施例中，设置和/或形成在活性层12上的第二导电半导体层13可以具有预定水平或更大的厚度d3。例如，第二导电半导体层13可以具有约1.8μm的厚度d3，但是本公开不限于此。第二导电半导体层13可以具有约1μm至约2μm的厚度d3。当发光元件LD在基底(未示出)上独立生长时，通过将包括在第二导电半导体层13中的至少一个p型半导体层的厚度增加到预定水平或更大，可以将第二导电半导体层13设计为具有约1μm至约2μm的厚度d3。上述至少一个p型半导体层可以是掺杂有导电掺杂剂(诸如Mg)的透射导电层，并且可以是例如GaP层。
如上所述，当第二导电半导体层13具有预定水平或更大的厚度d3时，可以增加发光元件LD和/或发射堆叠图案10的长度L。因此，活性层12在发光元件LD的纵向方向L上可以基本位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，或者与发光元件LD和/或发射堆叠图案10的中间(或中心)相邻地定位。
例如，当发光元件LD具有约4.5μm的长度L时，活性层12的下表面12a可以与发光元件LD的中间(或中心)接触，该中间(或中心)与在发光元件LD的纵向方向L上距第一导电半导体层11的下表面11a为发光元件LD的长度L的一半的2.25μm的点对应。在实施例中，当发光元件LD具有约4.5μm的长度L时，活性层12的下表面12a可以和与发光元件LD的中间(或中心)相邻的区域接触，该区域在发光元件LD的纵向方向L上位于从距第一导电半导体层11的下表面11a为发光元件LD的长度L的一半的2.25μm的点起-20％至+20％的范围内。换言之，当发光元件LD和/或发射堆叠图案10具有4.5μm的长度L时，活性层12的下表面12a可以位于在发光元件LD和/或发射堆叠图案10内在纵向方向L上的1.8μm至2.7μm的点处。
然而，在发光元件LD和/或发射堆叠图案10中活性层12在发光元件LD的纵向方向L上所在的区域不限于上述实施例。活性层12的位置可以根据发光元件LD的设计条件、尺寸和/或长度以及应用发光元件LD的电子装置的要求以各种方式改变。
如上所述，当活性层12在发光元件LD的纵向方向L上位于发光元件LD和/或发射堆叠图案10的中间(或中心)中，或者与发光元件LD和/或发射堆叠图案10的中间(或中心)相邻时，从活性层12发射的光可以均一地(或均匀地)行进到发光元件LD和/或发射堆叠图案10的两端，而不在一个方向上偏置。因此，从发光元件LD和/或发射堆叠图案10的两端发射的光的强度变得均匀，使得可以改善发光元件LD和/或发射堆叠图案10的光效率。
图4a至图4i是顺序地示出制造图3a和图3b的发光元件的方法的剖视图。
参照图3a、图3b和图4a，在基底1上形成牺牲层3，并且形成第一导电半导体层11。
基底1可以包括由GaAs制成的GaAs基底。牺牲层可以由GaAs形成。
第一导电半导体层11可以形成在牺牲层3上，并且可以形成为包括至少一个n型半导体层的多层结构。上述n型半导体层可以包括GaAs、GaIn、AlGaInP和AlInP中的至少一种。
参照图3a、图3b、图4a和图4b，在第一导电半导体层11上形成活性层12。活性层12可以形成在第一导电半导体层11上，并且可以是未掺杂杂质的本征半导体层。活性层12可以形成为单阱结构或多阱结构。
在本公开的实施例中，活性层12可以包括GaInP、AlGaInP、GaAs、AlGaAs、InGaAs、InGaAsP、InP和InAs中的至少一种。此外，活性层12可以发射具有580nm至900nm的波长的红色或红外波段的光。
参照图3a、图3b、图4a至图4c，在活性层12上形成第二导电半导体层13。第二导电半导体层13可以形成为包括至少一个p型半导体层的多层结构。上述p型半导体层可以包括AlInP、GaInP和GaP中的至少一种。
在本公开的实施例中，第二导电半导体层13可以是掺杂有导电掺杂剂(诸如Mg)的透明导电层，并且可以包括GaP层。透明导电层可以包括顺序地堆叠的掺杂有Mg并具有几微米的厚度的低浓度层和掺杂有碳并具有几百纳米的厚度的高浓度层。当通过外延生长形成第二导电半导体层13时，通过控制上述透明导电层的低浓度层和高浓度层的堆叠厚度(或距离)，在活性层12上形成具有预定水平或更大(例如，约1.8μm)的厚度d3的第二导电半导体层13。然而，在活性层12上形成第二导电半导体层13的方法不限于上述实施例，而是可以采用常规形成方法。例如，可以使用从MOCVD方法、MBE方法、VPE方法和LPE方法中选择的任何一种方法在活性层12上形成第二导电半导体层13。
如上所述，顺序地堆叠在基底1上的第一导电半导体层11、活性层12和第二导电半导体层13可以形成发射堆叠体10’。
参照图3a、图3b、图4a至图4d，在第二导电半导体层13上形成掩模层20。掩模层20可以用作用于连续蚀刻发射堆叠体10’的掩模。
可以在掩模层20上形成至少一个微图案FP。可以通过在掩模层20上形成聚合物层并且然后以从纳米级到微米级的间隔在聚合物层上形成图案来形成微图案FP。
参照图3a、图3b、图4a至图4e，通过使用微图案FP作为掩模对掩模层20进行图案化来形成至少一个掩模图案20’。掩模图案20’可以形成为与微图案FP对应的形状。掩模图案20’可以用作用于通过蚀刻发射堆叠体10’来形成发射堆叠图案10的蚀刻掩模。在形成掩模图案20’之后，可以通过常规蚀刻方法来去除微图案FP。
参照图3a、图3b、图4a至图4f，使用掩模图案20’作为蚀刻掩模来执行蚀刻工艺，从而以从纳米级到微米级的间隔对发射堆叠体10’进行图案化，因此形成多个发射堆叠图案10。
在上述蚀刻工艺中，可以蚀刻发射堆叠体10’的不与掩模图案20’对应的区域，从而形成使第一导电半导体层11的区域A暴露于外部的凹槽HM。不蚀刻发射堆叠体10’的与掩模图案20’对应的区域。
凹槽HM可以具有在一个方向(例如，垂直方向)上从每个发射堆叠图案10的第二导电半导体层13的上表面13b凹陷到第一导电半导体层11的区域A的形状。
在本公开的实施例中，发射堆叠图案10中的每个可以具有范围从纳米级到微米级的尺寸。
在执行上述蚀刻工艺之后，可以通过常规湿蚀刻或干蚀刻方法来除残留在发射堆叠图案10上的掩模图案20’。然而，本公开可以通过常规去除方法来去除掩模图案，而不限于此。
参照图3a、图3b、图4a至图4g，在发射堆叠图案10和第一导电半导体层11的区域A上形成绝缘材料层14’。绝缘材料层14’可以完全覆盖每个发射堆叠图案10的上表面和每个发射堆叠图案10的侧表面。此外，绝缘材料层14’可以完全覆盖第一导电半导体层11的暴露于外部的区域A。
用作绝缘材料层14’的材料可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的任何一种，但不限于此。
参照图3a、图3b、图4a至图4h，执行蚀刻工艺以去除形成在基底1上的绝缘材料层14’的一部分，从而形成绝缘膜14。绝缘膜14可以最终形成为覆盖每个发射堆叠图案10的侧表面。
由于上述蚀刻工艺，第二导电半导体层13的上表面13b可以暴露于外部。在这种情况下，绝缘膜14的上表面14b和第二导电半导体层13的上表面13b可以设置和/或形成在同一表面(或同一线)处。此外，第一导电半导体层11的区域A可以通过上述蚀刻工艺暴露于外部。
通过上述蚀刻工艺，可以最终形成包括发射堆叠图案10和围绕每个发射堆叠图案10的外周(或表面)的绝缘膜14的发光元件LD。在这种情况下，第二导电半导体层13的暴露于外部的上表面13b可以成为每个发光元件LD的上表面LD_2。
参照图3a、图3b、图4a至图4i，通过化学剥离(CLO)方法将发光元件LD与基底1分离。例如，可以去除牺牲层3以将发光元件LD与基底1分离。
通过上述制造工艺，每个最终制造的发光元件LD可以包括沿着每个发光元件LD的长度L位于每个发光元件LD的中间(或中心)中或者与其中间(或中心)相邻地定位的活性层12。
图5是示出根据本公开的实施例的显示装置(具体地，使用图1a和图1b或图3a和图3b中所示的发光元件作为发光源的显示装置)的示意性平面图。
为了说明的目的，图5集中于其上显示图像的显示区域示意性地示出了显示装置的结构。在一些实施例中，虽然未示出，但是可以在显示装置中进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条信号线。
参照图1a、图1b、图3a、图3b和图5，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB中并且包括至少一个发光元件LD的多个像素PXL、设置在基底SUB上并且驱动像素PXL的驱动器(未示出)以及将像素PXL与驱动器结合的线组件(未示出)。
可以根据驱动发光元件LD的方法将显示装置分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，每个像素PXL可以包括被构造为控制将被供应到发光元件LD的电流量的驱动晶体管以及被构造为将数据信号传输到驱动晶体管的开关晶体管。
近来，考虑到分辨率、对比度和工作速度，能够选择性地导通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以按组导通的无源矩阵型显示装置也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
基底SUB可以包括显示区域DA和非显示区域NDA。
在实施例中，显示区域DA可以设置在显示装置的中心部分中，并且非显示区域NDA可以设置在显示装置的外围部分中以包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL结合到驱动器的线组件的一部分的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置为各种形式，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等。
非显示区域NDA可以设置在显示区域DA的至少一侧处。在本公开的实施例中，非显示区域NDA可以包围显示区域DA的外围。
基底SUB可以包括透明绝缘材料以允许光透射。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
基底SUB可以是柔性基底。这里，基底SUB可以是膜基底或包括聚合物有机材料的塑料基底。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，形成基底SUB的材料可以以各种方式改变，并且可以包括例如纤维增强塑料(FRP)。
像素PXL可以在基底SUB上设置在显示区域DA中。每个像素PXL显示图像，并且可以设置多个像素。
每个像素PXL可以包括被构造为响应于对应的扫描信号和对应的数据信号而被驱动的发光元件LD。发光元件LD可以具有范围从微米级到纳米级的小尺寸，并且可以并联连接到与其相邻设置的发光元件LD。发光元件LD可以形成每个像素PXL的光源。
此外，每个像素PXL可以包括多个子像素。例如，每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。在实施例中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以发射不同颜色的光。例如，第一子像素SP1可以是用于发射第一颜色的光的第一颜色子像素，第二子像素SP2可以是用于发射第二颜色的光的第二颜色子像素，并且第三子像素SP3可以是用于发射第三颜色的光的第三颜色子像素。这里，第一颜色的光可以是红光，第二颜色的光可以是绿光，并且第三颜色的光可以是蓝光，但是本公开不限于此。然而，形成每个像素PXL的子像素的颜色、类型和/或数量没有特别限制。例如，可以以各种方式改变从每个子像素发射的光的颜色。尽管在图3中示出了像素PXL以条纹形状或矩阵形状布置在显示区域DA中的实施例，但是本公开不限于此。例如，显示装置的显示区域DA可以具有各种公知的像素布置形状。
驱动器可以通过线组件将信号提供到每个像素PXL，并因此控制每个像素PXL的操作。在图5中，为了说明的目的，省略了线组件。
驱动器可以包括被构造为通过扫描线将扫描信号提供到像素PXL的扫描驱动器、被构造为通过发射控制线将发射控制信号提供到像素PXL的发射驱动器、被构造为通过数据线将数据信号提供到像素PXL的数据驱动器以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6c是示出根据各种实施例的包括在图5中所示出的像素中的一个中的第一子像素的像素区域的电路图。
在图6a至图6c中，包括在一个像素中的第一子像素至第三子像素中的每个可以被构造为有源像素。然而，第一子像素至第三子像素中的每个的类型、结构和/或驱动方法没有特别限制。例如，第一子像素至第三子像素中的每个可以被构造为各种已知结构的无源或有源显示装置的像素。
在图6a至图6c中，包括在一个像素中的第一子像素至第三子像素可以具有基本相同或相似的结构。在下文中，为了方便，将描述第一子像素至第三子像素之中的第一子像素作为代表。
首先，参照图1a、图5和图6a，第一子像素SP1可以包括产生与数据信号对应的亮度的光的发光组件EMA以及驱动发光组件EMA的像素驱动电路144。
在实施例中，发光组件EMA可以包括彼此并联连接在被施加第一驱动电源VDD的线与被施加第二驱动电源VSS的线之间的多个发光元件LD。这里，第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，并且第二驱动电源VSS可以被设定为低电位电源。这里，在第一子像素SP1的发光时段期间，可以将第一驱动电源VDD与第二驱动电源VSS之间的电位差设定为发光元件LD的阈值电压或更大。每个发光元件LD的第一电极(例如，阳极电极)可以经由像素驱动电路144连接到第一驱动电源VDD，并且每个发光元件LD的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。
每个发光元件LD可以以与由像素驱动电路144控制的驱动电流对应的亮度来发射光。
尽管图6a至图6c示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间在同一方向(例如，正向方向)上彼此并联连接的实施例，但是本公开不限于此。例如，在另一实施例中，发光元件LD中的一些发光元件LD可以在第一驱动电源VDD与第二驱动电源VSS之间在正向方向上彼此连接，并且其它发光元件LD可以在反向方向上彼此连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以AC电压的形式供应。在这种情况下，发光元件LD可以针对具有相同结合方向的每组交替地发射光。可选择地，在另一实施例中，第一子像素SP1可以仅包括单个发光元件LD。
在本公开的实施例中，像素驱动电路144可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。然而，像素驱动电路144的结构不限于图6a中所示的实施例。
第一晶体管(开关晶体管)T1的第一端子连接到数据线Dj，并且其第二端子连接到第一节点N1。这里，第一晶体管T1的第一端子和第二端子彼此不同。例如，如果第一端子是源电极，则第二端子可以是漏电极。第一晶体管T1的栅电极连接到扫描线Si。
当从扫描线Si供应具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号时，第一晶体管T1导通，以将数据线Dj与第一节点N1电连接。这里，将对应帧的数据信号供应到数据线Dj，由此将数据信号传输到第一节点N1。传输到第一节点N1的数据信号充入存储电容器Cst中。
第二晶体管(驱动晶体管)T2的第一端子连接到第一驱动电源VDD，并且其第二端子电连接到每个发光元件LD的第一电极。第二晶体管T2的栅电极连接到第一节点N1。这样的第二晶体管T2响应于第一节点N1的电压控制将供应到发光元件LD的驱动电流量。
存储电容器Cst的一个电极连接到第一驱动电源VDD，并且其另一电极连接到第一节点N1。存储电容器Cst充入与供应到第一节点N1的数据信号对应的电压，并保持充入的电压直到供应后续帧的数据信号。
为了说明，图6a示出了具有相对简单结构的像素驱动电路144，该相对简单结构包括被构造为将数据信号传输到第一子像素SP1的第一晶体管T1、被构造为存储数据信号的存储电容器Cst以及被构造为将与数据信号对应的驱动电流供应到发光元件LD的第二晶体管T2。
然而，本公开不限于此，并且像素驱动电路144的结构可以以各种方式改变。例如，像素驱动电路144还可以包括至少一个晶体管元件(诸如被构造为补偿第二晶体管T2的阈值电压的晶体管元件、被构造为使第一节点N1初始化的晶体管元件以及/或者被构造为控制发光元件LD的发射时间的晶体管元件)或其它电路元件(诸如用于升高第一节点N1的电压的升压电容器)。
此外，尽管在图6a中，包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
接下来，参照图1a、图5和图6b，根据本公开的实施例的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管的类型的改变而引起的一些组件的连接位置的改变之外，图6b中所示的像素驱动电路144的构造和操作与图6a的像素驱动电路144的构造和操作类似。因此，将省略与此有关的详细描述。
在本公开的实施例中，像素驱动电路144的构造不限于图6a和图6b中所示的实施例。例如，像素驱动电路144可以以与图6c中所示的实施例的方式相同的方式来构造。
参照图1a、图5和图6c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列中，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施例中，像素驱动电路144还可以连接到至少一条不同的扫描线。例如，设置在显示区域DA的第i行中的第一子像素SP1也可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施例中，像素驱动电路144不仅可以连接到第一驱动电源VDD和第二驱动电源VSS，而且可以连接到第三电源。例如，像素驱动电路144还可以连接到初始化电源Vint。
像素驱动电路144可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管(驱动晶体管)T1可以包括经由第五晶体管T5连接到第一驱动电源VDD的第一端子(例如，源电极)和经由第六晶体管T6连接到发光元件LD的第一端的第二端子(例如，漏电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管(开关晶体管)T2连接在第一晶体管T1的第一端子与连接到第一子像素SP1的第j数据线Dj之间。第二晶体管T2的栅电极连接到与第一子像素SP1连接的第i扫描线Si。当从第i扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通，以将第j数据线Dj电连接到第一晶体管T1的第一端子。因此，如果第二晶体管T2导通，则从第j条数据线Dj供应的数据信号传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的第二端子与第一节点N1之间。第三晶体管T3的栅电极连接到第i扫描线Si。当从第i扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3导通，以将第一晶体管T1的漏极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1以二极管的形式连接。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4导通，使得初始化电源Vint的电压传输到第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压的发射控制信号供应到第i发射控制线Ei时，第五晶体管T5被截止，而在其它情况下，第五晶体管T5被导通。
第六晶体管T6连接在第一晶体管T1与发光元件LD的第一端之间。第六晶体管T6的栅电极连接到第i发射控制线Ei。当具有栅极截止电压的发射控制信号供应到第i发射控制线Ei时，第六晶体管T6被截止，而在其它情况下，第六晶体管T6被导通。
第七晶体管T7连接在发光元件LD的第一端与初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级的扫描线中的任何一条，例如，连接到第i+1扫描线Si+1。当具有栅极导通电压的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7导通，使得初始化电源Vint的电压供应到发光元件LD的第一端。
存储电容器Cst连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst存储在每帧周期期间供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
为了方便，第一晶体管T1至第七晶体管T7中的全部在图6c中示出为P型晶体管，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管，或者第一晶体管T1至第七晶体管T7中的全部可以改变为N型晶体管。
此外，可以应用于本公开的第一子像素SP1的结构不限于图6a至图6c中所示的实施例，并且每个子像素可以具有各种公知的结构。例如，包括在每个子像素中的像素驱动电路144可以由可以具有各种结构并且/或者可以通过各种驱动方案操作的公知的像素电路形成。在本公开的另一实施例中，每个子像素可以被构造在无源发光显示装置等中。在这种情况下，可以省略像素驱动电路144，并且包括在发射区域EMA中的发光元件LD的相对端可以直接连接到扫描线Si、数据线Dj、将被施加第一驱动电源VDD的线、将被施加第二驱动电源VSS的线和/或预定控制线。
图7是示意性地示出包括在图5中所示的像素之中的一个中的第一子像素至第三子像素的平面图，图8是沿着图7的线I-I’截取的剖视图，图9a是图8的部分EA1的放大剖视图，图9b是示出其中图9a的发光元件的绝缘膜的一部分被分离的状态的放大剖视图，图10示出了包括图3a中所示的发光元件的显示元件层的一部分并且是与图8的部分EA1对应的放大剖视图，并且图11是沿着图7的线I-I’截取的其中图8中所示的分隔壁以不同的形式实现的剖视图。
为了方便，在图7中已经省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
另外，图7、图8、图9a、图9b、图10和图11简化并示出了一个像素的结构，例如，将每个电极示出为单个电极层并且将每个绝缘层示出为单个绝缘层。然而，本公开不限于此。
此外，尽管为了方便，图8、图9a、图9b、图10和图11仅示出了在发光元件之中的在第1-1电极与第二电极之间对准的一个第一发光元件，但是一个第一发光元件可以代替图7中所示的多个发光元件中的每个。
参照图5、图7、图8、图9a、图9b、图10和图11，根据本公开的实施例的显示装置可以包括其上设置有多个像素PXL的基底SUB。
每个像素PXL可以包括设置在基底SUB中的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施例中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。然而，本公开不限于此。在实施例中，第一子像素SP1可以是绿色子像素或蓝色子像素，第二子像素SP2可以是蓝色子像素或红色子像素，并且第三子像素SP3可以是红色子像素或绿色子像素。
第一子像素SP1至第三子像素SP3中的每个可以包括发射光的发射区域EMA和位于发射区域EMA周围的外围区域PPA。发射区域EMA可以表示其中从布置(或设置)在每个子像素中的发光元件LD发射光的区域，并且外围区域PPA可以表示其中不发射光的区域。
在本公开的实施例中，第一子像素SP1至第三子像素SP3中的每个的像素区域可以包括对应子像素的发射区域EMA和外围区域PPA。更具体地，第一子像素SP1的像素区域可以包括第一子像素SP1的发射区域EMA和位于发射区域EMA周围的外围区域PPA。第二子像素SP2的像素区域可以包括第二子像素SP2的发射区域EMA和位于发射区域EMA周围的外围区域PPA。第三子像素SP3的像素区域可以包括第三子像素SP3的发射区域EMA和位于发射区域EMA周围的外围区域PPA。
在第一子像素SP1至第三子像素SP3中的每个的像素区域中，可以设置基底SUB、像素电路层PCL和显示元件层DPL。
第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL可以包括设置在基底SUB上的缓冲层BFL、设置在缓冲层BFL上的至少一个晶体管以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括设置在晶体管和驱动电压线DVL上的钝化层PSV。
基底SUB可以包括透明绝缘材料以允许光透射。
基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
基底SUB可以是柔性基底。这里，基底SUB可以是膜基底或包括聚合物有机材料的塑料基底。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，形成基底SUB的材料不限于上述实施例，并且可以以各种方式改变。
缓冲层BFL可以设置在基底SUB上，并且可以防止杂质扩散到晶体管T中。根据基底SUB的材料或工艺条件，可以省略缓冲层BFL。
晶体管可以包括驱动晶体管T1和开关晶体管T2，驱动晶体管T1电连接到设置在每个子像素的每个显示元件层DPL中的一些发光元件LD以驱动发光元件LD，开关晶体管T2切换驱动晶体管T1。在实施例中，除了上述驱动晶体管T1和开关晶体管T2之外，包括在像素电路层PCL中的晶体管还可以包括附加晶体管，诸如用于补偿开关晶体管T2的阈值电压的晶体管，或者用于控制每个发光元件LD的发射时间的晶体管。
驱动晶体管T1和开关晶体管T2中的每个可以包括半导体层SCL、栅电极GE、第一端子EL1和第二端子EL2。第一端子EL1可以是源电极和漏电极中的任何一个，并且第二端子EL2可以是源电极和漏电极中的其余电极。例如，当第一端子EL1为漏电极时，第二端子EL2可以为源电极。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与第一端子EL1接触的第一区域以及与第二端子EL2接触的第二区域。第一区域与第二区域之间的区域可以是沟道区。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是作为未掺杂杂质的半导体图案的本征半导体。源区和漏区中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上且栅极绝缘层GI置于栅电极GE与半导体层SCL之间。
第一端子EL1和第二端子EL2可以通过穿过层间绝缘层ILD和栅极绝缘层GI的对应的接触孔分别与半导体层SCL的第一区域和第二区域接触。
在本公开的实施例中，包括在每个子像素的像素电路层PCL中的至少一个晶体管(例如，驱动晶体管T1和开关晶体管T2)可以由LTPS薄膜晶体管形成。然而，根据实施例，晶体管可以由氧化物半导体薄膜晶体管形成，而不限于此。此外，在本公开的实施例中，已经示出了驱动晶体管T1和开关晶体管T2是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。根据实施例，驱动晶体管T1和开关晶体管T2可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在实施例中，驱动电压线DVL可以设置在包括在像素电路层PCL中的绝缘层中的任何一个上。第二驱动电源VSS(图6a)可以施加到驱动电压线DVL。
钝化层PSV可以包括使驱动晶体管T1的第一端子EL1的一部分暴露的第一接触孔CH1以及使驱动电压线DVL的一部分暴露的第二接触孔CH2。钝化层PSV可以包括由无机材料形成的无机绝缘层和/或由有机材料形成的有机绝缘层中的至少一个。在实施例中，钝化层PSV可以以包括覆盖驱动晶体管T1和开关晶体管T2的无机绝缘层和设置在无机绝缘层上的有机绝缘层的形式设置。这里，无机绝缘层可以包括氧化硅(SiOx)和氮化硅(SiNx)中的至少一种。有机绝缘层可以包括可以透射光的有机绝缘材料。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
接下来，将描述第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL。
每个子像素的显示元件层DPL可以包括分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、第一接触电极CNE1和第二接触电极CNE2以及多个发光元件LD。
分隔壁PW可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中的钝化层PSV上。尽管未在附图中直接示出，但是由与分隔壁PW的材料相同的材料制成的坝(或堤)可以形成和/或设置在相邻子像素之间的外围区域PPA中，以限定第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA。
分隔壁PW可以在钝化层PSV上与相邻的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上以彼此间隔开一个发光元件LD的长度L或更大。如图8中所示，分隔壁PW可以包括弯曲表面，弯曲表面具有其宽度从钝化层PSV的一个表面朝向顶部变窄的具有诸如半圆形或半椭圆形的剖面，但是本公开不限于此。
在实施例中，如图11中所示，分隔壁PW可以具有其宽度从钝化层PSV的一个表面朝向顶部变窄的梯形的剖面。当在剖面中观看时，分隔壁PW的形状不限于上述实施例，并且可以在能够改善从每个发光元件LD发射的光的效率的范围内进行各种改变。两个相邻的分隔壁PW可以设置在钝化层PSV的同一平面处，并且可以具有同一高度。
第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中，并且可以在第二方向DR2(例如，“垂直方向”)上延伸。第一电极REL1和第二电极REL2可以设置在同一平面处并且可以彼此间隔开。
第一电极REL1可以连接到第一连接线CNL1。更具体地，第一电极REL1可以一体地连接到第一连接线CNL1。在本公开的实施例中，第一电极REL1可以包括从在第一方向DR1上延伸的第一连接线CNL1沿着第二方向DR2分支的第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1、第1-2电极REL1_2和第一连接线CNL1可以一体地设置为彼此电连接和/或物理连接。在第一电极REL1和第一连接线CNL1一体地设置和/或形成的情况下，第一连接线CNL1可以被视为第一电极REL1的区域。然而，本公开不限于此。在实施例中，第一电极REL1和第一连接线CNL1可以单独形成，使得它们可以通过接触孔(未示出)彼此电连接。
第二电极REL2可以在第二方向DR2上延伸，并且可以电连接到第二连接线CNL2。在本公开的实施例中，第二电极REL2可以沿着第二方向DR2从第二连接线CNL2分支。因此，第二电极REL2和第二连接线CNL2可以一体地设置为彼此电连接和/或物理连接。在第二电极REL2和第二连接线CNL2一体形成和/或设置的情况下，第二连接线CNL2可以被视为第二电极REL2的区域。然而，本公开不限于此。在实施例中，第二电极REL2和第二连接线CNL2可以单独形成，使得它们可以通过接触孔(未示出)彼此电连接。
如图7中所示，第一电极REL1可以通过第一接触电极CNE1电连接和/或物理连接到每个发光元件LD的两端EP1和EP2中的任何一个。然而，本公开不限于此。在实施例中，第一电极REL1可以与每个发光元件LD的两端EP1和EP2中的任何一个直接接触，以电连接和/或物理连接到每个发光元件LD。
此外，如图7中所示，第二电极REL2可以通过第二接触电极CNE2电连接和/或物理连接到每个发光元件LD的两端EP1和EP2中的其余一个。然而，本公开不限于此。在实施例中，第二电极REL2可以与每个发光元件LD的两端EP1和EP2中的任何一个直接接触，以电连接和/或物理连接到每个发光元件LD。
第一电极REL1和第二电极REL2中的每个可以用作用于使第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中的发光元件LD对准的对准电极。
在发光元件LD在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之前，可以通过第一连接线CNL1将第一对准电压施加到第一电极REL1，并且可以通过第二连接线CNL2将第二对准电压施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。当将具有不同电压电平的预定对准电压分别施加到第一电极REL1和第二电极REL2时，可以在第一电极REL1与第二电极REL2之间形成电场。发光元件LD可以通过电场在第一电极REL1与第二电极REL2之间对准。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1与第1-2电极REL1_2之间，并且可以与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。
在发光元件LD在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电极。
第一电极REL1和第二电极REL2中的每个可以包括具有预定反射率的材料，使得从每个发光元件LD的两端EP1和EP2发射的光在显示装置的图像被显示的方向上行进。在本公开的实施例中，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2可以设置在同一层处，并且可以由相同的材料制成。
第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以由具有预定反射率的导电材料制成。导电材料可以包括金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或它们的合金)、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))和导电聚合物(诸如PEDOT)。第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个的材料不限于上述材料。
此外，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以由单层形成，但是本公开不限于此。在实施例中，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以形成为其中金属、合金、导电氧化物和导电聚合物中的两种或更多种堆叠的多层结构。第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以形成为具有至少两层的多层结构，以使当信号传输到每个发光元件LD的两端EP1和EP2时由于信号延迟引起的电压降最小化。当第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个形成为多层结构时，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以包括例如顺序地堆叠的第一导电层至第三导电层。这里，第一导电层可以由ITO形成，第二导电层可以由Ag形成，并且第三导电层可以由ITO形成。然而，本公开不限于此。根据实施例，第一导电层至第三导电层中的每个的材料可以以任何方式改变。
在本公开的实施例中，第一电极REL1和第二电极REL2中的每个可以设置和/或形成在分隔壁PW上，以具有与分隔壁PW的形状对应的形状。因此，从每个发光元件LD的两端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射，以在显示装置的显示方向上进一步移动。因此，可以进一步增强从每个发光元件LD发射的光的效率。
在本公开的实施例中，分隔壁PW、第一电极REL1和第二电极REL2可以用作使从每个发光元件LD发射的光在显示装置的显示方向上行进的反射构件，从而改善发光元件LD的发光效率。
第一电极REL1和第二电极REL2中的任何一个可以是阳极电极，并且另一个可以是阴极电极。在本公开的实施例中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阴极电极。
在上述实施例中，第一电极REL1被构造为包括沿着第二方向DR2从第一连接线CNL1分支的两个电极，例如，第1-1电极REL1_1和第1-2电极REL1_2。然而，本公开不限于此。在实施例中，第一电极REL1可以包括在第二方向DR2上从第一连接线CNL1分支的至少一个电极。
第一接触电极CNE1可以设置在第一电极REL1上，以稳定地电连接和/或物理连接第一电极REL1与每个发光元件LD的两端EP1和EP2中的一个。
第一接触电极CNE1可以由透明导电材料制成，使得从每个发光元件LD发射并被第一电极REL1反射到显示装置的显示方向的光可以在显示方向上移动，而没有损失。第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1叠置。此外，第一接触电极CNE1可以覆盖每个发光元件LD的两端EP1和EP2中的一个并与其叠置。第一接触电极CNE1可以包括设置和/或形成在第1-1电极REL1_1上的第1-1接触电极CNE1_1以及设置和/或形成在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
第三绝缘层INS3可以设置在第一接触电极CNE1上以覆盖第一接触电极CNE1。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。第三绝缘层INS3可以包括由无机材料制成的无机绝缘层或者由有机材料制成的有机绝缘层。尽管如附图中所示，第三绝缘层INS3可以由单层形成，但是本公开不限于此。在实施例中，第三绝缘层INS3可以形成为多层结构。当第三绝缘层INS3形成为多层结构时，第三绝缘层INS3可以具有通过交替地堆叠至少一个无机绝缘层或至少一个有机绝缘层而形成的结构。
第二接触电极CNE2可以设置在第二电极REL2上，以稳定地电连接和/或物理连接第二电极REL2与每个发光元件LD的两端EP1和EP2中的其余一个。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并与第二电极REL2叠置。此外，第二接触电极CNE2可以与每个发光元件LD的两端EP1和EP2中的其余一个叠置。第二接触电极CNE2可以由与第一接触电极CNE1的材料相同的材料制成，但是本公开不限于此。
第四绝缘层INS4可以设置在第二接触电极CNE2上以覆盖第二接触电极CNE2。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。
可以在第四绝缘层INS4上设置外涂层OC。外涂层OC可以是封装层，该封装层减少由设置在外涂层下方的分隔壁PW、第一电极REL1和第二电极REL2以及第一接触电极CNE1和第二接触电极CNE2产生的台阶，并且防止氧和湿气进入发光元件LD。在实施例中，考虑到显示装置的设计条件等，可以省略外涂层OC。
在实施例中，可以在每个子像素的发射区域EMA中形成和/或设置盖层CPL。
盖层CPL可以分别设置在第一电极REL1与第一接触电极CNE1之间以及第二电极REL2与第二接触电极CNE2之间。盖层CPL可以防止由于在显示装置的制造工艺期间发生的故障而导致的对对应电极的损坏，并且可以进一步增强对应电极与钝化层PSV之间的粘合力。盖层CPL可以由透明导电材料(诸如氧化铟锌(IZO))形成，以使从每个发光元件LD发射然后被对应电极在显示装置的显示方向上反射的光的损失最小化。
每个发光元件LD可以是由具有无机晶体结构的材料制成并具有超小型尺寸(例如，对应于从纳米级到微米级的范围)的发光二极管。
在本公开的实施例中，发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。第一发光元件LD1可以在每个子像素的发射区域EMA中在第1-1电极REL1_1与第二电极REL2之间对准，并且第二发光元件LD2可以在每个子像素的发射区域EMA中在第二电极REL2与第1-2电极REL1_2之间对准。
如图9a和图9b中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12、第二导电半导体层13和电极层15而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。在这种情况下，在每个发光元件LD的纵向方向L上连续地堆叠的第一导电半导体层11、活性层12、第二导电半导体层13和电极层15可以具有不同的厚度。在本公开的实施例中，第一导电半导体层11的厚度d1可以基本等于或类似于活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和。每个发光元件LD的纵向方向L可以是在平面图中的第一方向DR1，并且可以是在剖视图中的水平方向。
在实施例中，如图10中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。在这种情况下，在每个发光元件LD的纵向方向L上连续地堆叠的第一导电半导体层11、活性层12和第二导电半导体层13可以具有不同的厚度。在本公开的实施例中，第一导电半导体层11的厚度d1可以基本等于或类似于活性层12的厚度d2和第二导电半导体层13的厚度d3之和。每个发光元件LD的纵向方向L可以是在平面图中的第一方向DR1，并且可以是在剖视图中的水平方向。
每个发光元件LD可以具有在纵向方向L上的第一端EP1和第二端EP2。
如图9a和图9b中所示，第一导电半导体层11可以设置在每个发光元件LD的第一端EP1中，并且电极层15可以设置在其第二端EP2中。在实施例中，如图10中所示，第一导电半导体层11可以设置在每个发光元件LD的第一端EP1中，并且第二导电半导体层13可以设置在其第二端EP2中。
每个发光元件LD可以包括第一区域I和第二区域II。可以基于在发光元件LD的纵向方向L上与第一导电半导体层11的上表面11b接触的活性层12的下表面12a来划分每个发光元件LD的第一区域I和第二区域II。
每个发光元件LD的第一区域I可以指在每个发光元件LD的纵向方向L上从第一导电半导体层11的下表面11a延伸到活性层12的下表面12a的区域。第一导电半导体层11可以定位在第一区域I中。如上所述，由于第一导电半导体层11位于第一区域I中，因此第一区域I在每个发光元件LD的纵向方向L上的宽度可以基本等于第一导电半导体层11的厚度d1。
如图9a和图9b中所示，每个发光元件LD的第二区域II可以指在每个发光元件LD的纵向方向L上从活性层12的下表面12a延伸到电极层15的上表面15b的区域。活性层12、第二导电半导体层13和电极层15可以位于第二区域II中。由于活性层12、第二导电半导体层13和电极层15位于第二区域II中，因此第二区域II在每个发光元件LD的纵向方向L上的宽度可以与活性层12的厚度d2、第二导电半导体层13的厚度d3和电极层15的厚度d4之和基本相同。
在实施例中，如图10中所示，每个发光元件LD的第二区域II可以指在每个发光元件LD的纵向方向L上从活性层12的下表面12a延伸到第二导电半导体层13的上表面13b的区域。在这种情况下，活性层12和第二导电半导体层13可以位于第二区域II中。由于活性层12和第二导电半导体层13位于第二区域II中，因此第二区域II在每个发光元件LD的纵向方向L上的宽度可以与活性层12的厚度d2和第二导电半导体层13的厚度d3之和基本相同。
在本公开的实施例中，当在剖视图中观看时，活性层12的上表面12b可以不位于与每个发光元件LD的长度L的一半对应的点处。类似地，当在剖视图中观看时，活性层12的上表面12b可以不位于与每个发光元件LD的发射堆叠图案10的长度L的一半对应的点处。当在剖视图中观看时，如图9a和图9b中所示，从活性层12的上表面12b到电极层15的上表面15b的距离与每个发光元件LD的长度L的比可以是0.5或更小。换言之，当在剖视图中观看时，在每个发光元件LD的纵向方向L上的第二导电半导体层13厚度d3和电极层15的厚度d4之和可以等于或小于每个发光元件LD的长度L的一半。在实施例中，如图10中所示，当在剖视图中观看时，从活性层12的上表面12b到第二导电半导体层13的上表面13b的距离与每个发光元件LD的长度L的比可以是0.5或更小。换言之，当在剖视图中观看时，第二导电半导体层13在每个发光元件LD的纵向方向L上的厚度d3可以等于或小于每个发光元件LD的长度L的一半。
在本公开的实施例中，与每个发光元件LD的长度L的一半对应的点可以位于活性层12的下表面12a与活性层12的上表面12b之间，但是本公开不限于此。
在剖视图中，当如图9a和图9b中所示，第二导电半导体层13的厚度d3和电极层15的厚度d4之和等于或小于的每个发光元件LD的长度L的一半，或者如图10中所示，第二导电半导体层13的厚度d3等于或小于每个发光元件LD的长度L的一半时，在每个发光元件LD的纵向方向L上的活性层12可以位于每个发光元件LD的中间(或中心)中，或者与每个发光元件LD的中间(或中心)相邻地定位。在这种情况下，从每个发光元件LD的活性层12发射的光可以均一地(或均匀地)行进到每个发光元件LD的两端EP1和EP2，而不在一个方向上偏置。因此，从每个发光元件LD的两端EP1和EP2发射的光的强度变得均匀，使得可以增强每个发光元件LD的发光效率。
可以通过第一电极REL1和第二电极REL2将预定电压施加到每个发光元件LD的两端EP1和EP2。因此，当电子-空穴对在每个发光元件LD的活性层12中组合时，每个发光元件LD可以发射光。这里，活性层12可以发射具有400nm至900nm的波长范围的光。
第一绝缘层INS1可以设置在每个发光元件LD与钝化层PSV之间。
第一绝缘层INS1可以在每个子像素的发射区域EMA中的第一电极REL1与第二电极REL2之间形成和/或设置在每个发光元件LD下方。在每个子像素的发射区域EMA中，第一绝缘层INS1可以填充每个发光元件LD与钝化层PSV之间的空间以稳定地支撑发光元件LD，并且可以防止发光元件LD从钝化层PSV被去除。
此外，在每个子像素的发射区域EMA中，第一绝缘层INS1可以使第一电极REL1的区域暴露并覆盖除该区域之外的区域，从而保护第一电极REL1的其它区域。此外，第一绝缘层INS1可以使第二电极REL2的区域暴露并覆盖除该区域之外的区域，从而保护第二电极REL2的其它区域。这里，当每个子像素的显示元件层DPL包括第一接触电极CNE1和第二接触电极CNE2时，第一电极REL1的区域可以指其与第一接触电极CNE1电接触和/或物理接触的区域，并且第二电极REL2的区域可以指其与第二接触电极CNE2电接触和/或物理接触的区域。
另外，第一绝缘层INS1可以在每个子像素的外围区域PPA中形成和/或设置在第一连接线CNL1和第二连接线CNL2中的每条上，以覆盖第一连接线CNL1和第二连接线CNL2并保护第一连接线CNL1和第二连接线CNL2。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。在本公开的实施例中，第一绝缘层INS1可以由适合于保护发光元件LD免受像素电路层PCL影响的无机绝缘层形成，但是本公开不限于此。在实施例中，第一绝缘层INS1可以由适合于使发光元件LD的支撑表面平坦化的有机绝缘层形成。
在每个子像素的发射区域EMA中，第二绝缘层INS2可以设置在每个发光元件LD上。
第二绝缘层INS2可以设置在每个发光元件LD上，以覆盖每个发光元件LD的表面的一部分，并使每个发光元件LD的两端EP1和EP2暴露于外部。具体地，第二绝缘层INS2可以包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层，并且可以固定在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准的每个发光元件LD。在本公开的实施例中，第二绝缘层INS2可以包括适合于保护每个发光元件LD的活性层12免受外部氧或湿气的影响的无机绝缘层。然而，本公开不限于此。根据应用每个发光元件LD的显示装置的设计条件，第二绝缘层INS2可以包括包含有机材料的有机绝缘层。
在本公开的实施例中，在每个子像素的发射区域EMA中已经完成发光元件LD的布置之后，在每个发光元件LD上形成第二绝缘层INS2，使得可以防止发光元件LD从布置位置被去除。同时，当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在空间时，可以在形成第二绝缘层INS2的工艺中用第二绝缘层INS2填充该空间。因此，可以可靠地支撑发光元件LD。
同时，当形成第二绝缘层INS2时，如图9b中所示，每个发光元件LD的绝缘膜14的一部分被分离，使得发射堆叠图案10的外周(或表面)的一部分可以暴露于外部。当发射堆叠图案10的活性层12暴露于外部，使得活性层12与外部导电材料(例如，第一接触电极CNE1和/或第二接触电极CNE2)接触时，每个发光元件LD不被正常驱动。
在本公开的实施例中，第二绝缘层INS2可以形成在每个发光元件LD上，以防止每个发光元件LD的活性层12与外部导电材料接触。第二绝缘层INS2可以仅覆盖每个发光元件LD的表面的一部分，并且可以使每个发光元件LD的两端EP1和EP2暴露于外部。
如果每个发光元件LD中的第一导电半导体层11占据每个发光元件LD的长度L的2/3或更多，则第二绝缘层INS2可以使第一导电半导体层11的一部分和第二导电半导体层13的一部分暴露于外部，而不覆盖第一导电半导体层11的位于每个发光元件LD的第一端EP1中的一部分以及第二导电半导体层13的位于每个发光元件LD的第二端EP2中的一部分。当每个发光元件LD中的第一导电半导体层11占据每个发光元件LD的长度L的2/3或更多时，第一导电半导体层11也可以位于每个发光元件LD的第二端EP2中。
在这种情况下，当在形成第二绝缘层INS2的工艺中在每个发光元件LD的第二端EP2中分离绝缘膜14时，位于每个发光元件LD的第二端EP2中的第二导电半导体层13、活性层12和第一导电半导体层11可以暴露于外部。如果当电极层15位于每个发光元件LD的第二端EP2中时绝缘膜14从每个发光元件LD的第二端EP2分离，则位于每个发光元件LD的第二端EP2中的电极层15、第二导电半导体层13、活性层12和第一导电半导体层11可以暴露于外部。当通过后续工艺在第二导电半导体层13上形成第二接触电极CNE2时，第二接触电极CNE2可以电连接到暴露于外部的第二导电半导体层13以及活性层12和第一导电半导体层11。因此，每个发光元件LD的第一导电半导体层11和第二导电半导体层13彼此电连接，使得发生短路故障，从而每个发光元件LD不被正常驱动。
因此，在本公开的实施例中，每个发光元件LD的活性层12可以位于每个发光元件LD的中间(或中心)中，或者与每个发光元件LD的中间(或中心)相邻地定位，因此使得每个发光元件LD的两端EP1和EP2中的每个仅与一个导电半导体层对应，从而防止由绝缘膜14的分离导致的短路故障。
图12示出了图7的第一子像素，并且是仅包括显示元件层的一些组件的第一子像素的示意性平面图，图13是沿着图12的线II-II’截取的剖视图，图14是图13的部分EA2的放大剖视图，并且图15示出了包括图3a中所示的发光元件的显示元件层的一部分，并且是与图13的部分EA2对应的放大剖视图。
为了方便，图12仅示出了驱动电压线、第一电极和第二电极、第一连接线和第二连接线以及第二绝缘层。
另外，尽管图12至图15更简单地示出了第一子像素的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
为了避免冗余说明，图12至图15的第一子像素的描述将集中于与前述实施例的第一子像素的不同之处。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。
参照图5、图7、图8和图12至图15，根据本公开的实施例的第一子像素SP1可以包括具有发射区域EMA和外围区域PPA的基底SUB。此外，第一子像素SP1可以包括设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
如图14中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12、第二导电半导体层13和电极层15而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。在实施例中，如图15中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。
显示元件层DPL可以包括分隔壁PW、第一电极REL1和第二电极REL2、盖层CPL、发光元件LD和至少一个绝缘层。
在本公开的实施例中，至少一个绝缘层可以包括第一绝缘层INS1和第二绝缘层INS2。然而，本公开不限于此。至少一个绝缘层还可以包括顺序地堆叠在第二绝缘层INS2上的第三绝缘层INS3和第四绝缘层INS4。
第一绝缘层INS1可以填充第一子像素SP1的发射区域EMA中的每个发光元件LD与像素电路层PCL之间的空间，从而可靠地支撑发光元件LD。
第二绝缘层INS2可以在发射区域EMA中与发光元件LD叠置，并且可以使每个发光元件LD的两端EP1和EP2暴露。在平面图中，第二绝缘层INS2在水平方向(例如，第一方向DR1)上的宽度W可以小于每个发光元件LD的长度L。第二绝缘层INS2在水平方向上的宽度W可以与每个发光元件LD的第一导电半导体层11的厚度d1相同。在实施例中，第二绝缘层INS2在水平方向上的宽度W可以小于每个发光元件LD的第一导电半导体层11的厚度d1。
在本公开的实施例中，第二绝缘层INS2在水平方向上的宽度W可以在分别与每个发光元件LD的两端EP1和EP2中的每个对应的仅一个导电半导体层可以暴露于外部并且第二绝缘层INS2可以充分覆盖每个发光元件LD的活性层12的范围内以任何方式改变。例如，如图14中所示，第二绝缘层INS2可以具有例如3.5μm或更小的水平宽度W，以覆盖位于每个发光元件LD的纵向方向L上的中间(或中心)中的活性层12，同时使相应地位于每个发光元件LD的第一端EP1中的第一导电半导体层11的一部分和每个发光元件LD的第二端EP2中的电极层15的一部分暴露于外部。在实施例中，如图15中所示，第二绝缘层INS2可以具有例如3.5μm或更小的水平宽度W，以覆盖位于每个发光元件LD的纵向方向L上的中间(或中心)中的活性层12，同时使相应地位于每个发光元件LD的第一端EP1的第一导电半导体层11的一部分和每个发光元件LD的第二端EP2中的第二导电半导体层13的一部分暴露于外部。
图16示出了根据另一实施例的图8中所示的第一接触电极和第二接触电极，并且是沿着图7的线I-I’截取的剖视图，图17是图16的部分EA3的放大剖视图，并且图18示出了包括图3a中所示的发光元件的显示元件层的一部分，并且是与图16的部分EA3对应的放大剖视图。
除了第一接触电极和第二接触电极设置在同一层处之外，图16中所示的显示装置可以具有与图8中所示的显示装置的构造基本相同或相似的构造。
因此，为了避免冗余说明，图16至图18的显示装置的描述将集中于与前述实施例的显示装置的不同之处。在本公开的实施例的以下描述中未单独解释的组件与前述实施例的组件相符。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。
尽管图16至图18仅示出了发光元件之中的在第1-1电极与第二电极之间对准的一个第一发光元件，但是为了方便，将描述一个第一发光元件来代表多个发光元件。
另外，尽管图16至图18简单地示出了显示装置的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个电极层形成，但是本公开不限于此。
参照图5、图7和图16至图18，根据本公开的另一实施例的显示装置可以包括其上设置有多个像素PXL的基底SUB。每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可以包括发射光的发射区域EMA和位于发射区域EMA周围的外围区域PPA。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可以包括设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以包括设置在基底SUB上的驱动晶体管T1和开关晶体管T2、驱动电压线DVL以及具有第一接触孔CH1和第二接触孔CH2的钝化层PSV。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以包括分隔壁PW、第一连接线CNL1和第二连接线CNL2、第一电极REL1和第二电极REL2、盖层CPL、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
如图17中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12、第二导电半导体层13和电极层15而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。在实施例中，如图18中所示，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向L上顺序地堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的发射堆叠图案10以及围绕发射堆叠图案10的外周(或表面)的绝缘膜14。
在本公开的实施例中，活性层12在每个发光元件LD的纵向方向L上可以位于每个发光元件LD的中间(或中心)中，或者可以与每个发光元件LD的中间(或中心)相邻地定位。在这种情况下，从每个发光元件LD的活性层12发射的光可以均一地(或均匀地)行进到每个发光元件LD的两端EP1和EP2，而不在一个方向上偏置。因此，从每个发光元件LD的两端EP1和EP2发射的光的强度变得均匀，使得可以增强每个发光元件LD的发光效率。
在本公开的实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在对应的电极上，以电连接和/或物理连接到对应的电极。例如，第一接触电极CNE1可以设置在第一电极REL1上，以电连接和/或物理连接到第一电极REL1。第二接触电极CNE2可以设置在第二电极REL2上，以电连接和/或物理连接到第二电极REL2。更具体地，第一接触电极CNE1可以直接设置在第一电极REL1上的盖层CPL上，以通过盖层CPL电连接和/或物理连接到第一电极REL1。第二接触电极CNE2可以直接设置在第二电极REL2上的盖层CPL上，以通过盖层CPL电连接和/或物理连接到第二电极REL2。
在本公开的实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一平面处，并且可以在第二绝缘层INS2上彼此间隔开以彼此电分离和/或物理分离。换言之，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层处并且可以通过相同的制造工艺来形成。
第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上，以覆盖第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可与图8中所示的第四绝缘层INS4对应。第三绝缘层INS3可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，因此防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解的是，在不脱离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施例仅用于说明性目的，而不限制本公开的技术范围。本公开的范围可以由所附权利要求来限定。

Claims (20)

1.一种发光元件，所述发光元件包括：
发射堆叠图案，包括在一个方向上顺序地堆叠的第一导电半导体层、活性层和第二导电半导体层，
其中，所述活性层包括在所述发射堆叠图案的纵向方向上与所述第一导电半导体层接触的第一表面以及与所述第一表面相对并与所述第二导电半导体层接触的第二表面，
其中，所述第一导电半导体层包括至少一个n型半导体层，并且所述第二导电半导体层包括至少一个p型半导体层，并且
其中，所述活性层的所述第一表面在所述发射堆叠图案内在所述发射堆叠图案的所述纵向方向上位于与所述发射堆叠图案的总长度的一半的-20％至+20％对应的点处。
2.根据权利要求1所述的发光元件，其中，与所述发射堆叠图案的所述总长度的一半对应的点位于所述活性层的所述第一表面与所述第二表面之间。
3.根据权利要求2所述的发光元件，其中，在剖视图中，从所述活性层的所述第一表面到所述第二导电半导体层的上表面的距离不同于从所述第一导电半导体层的下表面到所述第一导电半导体层的与所述活性层的所述第一表面接触的上表面的距离。
4.根据权利要求2所述的发光元件，其中，在剖视图中，从所述活性层的所述第一表面到所述第二导电半导体层的上表面的距离与从所述第一导电半导体层的下表面到所述第一导电半导体层的与所述活性层的所述第一表面接触的上表面的距离相同。
5.根据权利要求1所述的发光元件，其中，所述发射堆叠图案具有圆柱的形状，其中，所述第一导电半导体层、所述活性层和所述第二导电半导体层顺序地堆叠在所述发射堆叠图案的所述纵向方向上。
6.根据权利要求5所述的发光元件，其中，在剖视图中，从所述活性层的所述第二表面到所述第二导电半导体层的上表面的距离与所述发射堆叠图案的所述总长度的比为0.5或更小。
7.根据权利要求5所述的发光元件，
其中，所述发射堆叠图案还包括位于所述第二导电半导体层上的电极层，并且
其中，在剖视图中，从所述活性层的所述第二表面到所述电极层的上表面的距离与所述发射堆叠图案的所述总长度的比为0.5或更小。
8.根据权利要求7所述的发光元件，其中，在所述发射堆叠图案的所述纵向方向上，所述电极层比所述第二导电半导体层厚，并且其中，在所述发射堆叠图案的所述纵向方向上，所述电极层比所述第一导电半导体层薄。
9.根据权利要求8所述的发光元件，其中，在剖视图中，从所述活性层的所述第一表面到所述电极层的所述上表面的距离不同于从所述第一导电半导体层的下表面到所述第一导电半导体层的与所述活性层的所述第一表面接触的上表面的距离。
10.根据权利要求7所述的发光元件，其中，所述电极层包括透明金属氧化物，并且在所述发射堆叠图案的所述纵向方向上具有0.5μm至1μm的厚度。
11.根据权利要求1所述的发光元件，所述发光元件还包括包围所述发射堆叠图案的外围的绝缘膜。
12.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域；以及
多个像素，设置在所述基底的所述显示区域中，并且分别包括多个子像素，
其中，所述多个子像素中的每个子像素包括：像素电路层，包括至少一个晶体管；以及显示元件层，包括至少一个发射光的发光元件，
其中，所述显示元件层包括彼此间隔开的第一电极和第二电极，并且所述发光元件在纵向方向上具有第一端和第二端并且连接到所述第一电极和所述第二电极中的每个，并且
其中，所述发光元件包括：发射堆叠图案，包括在所述纵向方向上顺序地堆叠的第一导电半导体层、活性层和第二导电半导体层，并且所述发射堆叠图案位于所述像素电路层上；以及绝缘膜，被构造为包围所述发射堆叠图案的外周，
其中，所述活性层包括在所述纵向方向上与所述第一导电半导体层接触的第一表面以及与所述第一表面相对并与所述第二导电半导体层接触的第二表面，
其中，所述第一导电半导体层包括至少一个n型半导体层，并且所述第二导电半导体层包括至少一个p型半导体层，并且
其中，所述活性层的所述第一表面在所述发射堆叠图案内在所述纵向方向上位于与所述发射堆叠图案的总长度的一半的-20％至+20％对应的点处。
13.根据权利要求12所述的显示装置，其中，在剖视图中，从所述活性层的所述第一表面到所述第二导电半导体层的上表面的距离不同于从所述第一导电半导体层的下表面到所述第一导电半导体层的与所述活性层的所述第一表面接触的上表面的距离。
14.根据权利要求12所述的显示装置，其中，在剖视图中，从所述活性层的所述第二表面到所述第二导电半导体层的上表面的距离与所述发射堆叠图案的所述总长度的比为0.5或更小。
15.根据权利要求12所述的显示装置，其中，所述发射堆叠图案还包括设置在所述第二导电半导体层上的电极层。
16.根据权利要求15所述的显示装置，其中，所述电极层包括透明金属氧化物，并且在所述发射堆叠图案的所述纵向方向上具有0.5μm至1μm的厚度。
17.根据权利要求15所述的显示装置，其中，在剖视图中，从所述活性层的所述第二表面到所述电极层的上表面的距离与所述发射堆叠图案的所述总长度的比为0.5或更小。
18.根据权利要求15所述的显示装置，其中，在剖视图中，从所述活性层的所述第一表面到所述电极层的上表面的距离不同于从所述第一导电半导体层的下表面到所述第一导电半导体层的与所述活性层的所述第一表面接触的上表面的距离。
19.根据权利要求12所述的显示装置，
其中，所述显示元件层还包括设置在所述发光元件上以使所述发光元件的所述第一端和所述第二端暴露的绝缘层，并且
其中，所述绝缘层在所述发光元件的所述纵向方向上具有等于或小于从所述第一导电半导体层的下表面到所述第一导电半导体层的上表面的距离的宽度。
20.根据权利要求19所述的显示装置，其中，所述显示元件层还包括：
第一接触电极，将所述发光元件的所述第一端和所述第二端中的一个电连接到所述第一电极；以及
第二接触电极，将所述发光元件的所述第一端和所述第二端中的其余一个电连接到所述第二电极，并且
其中，所述第一接触电极和所述第二接触电极设置在所述绝缘层上。
CN201980092656.1A 2019-02-21 2019-08-20 发光元件和包括其的显示装置 Pending CN113454784A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190020727A KR20200102615A (ko) 2019-02-21 2019-02-21 발광 소자 및 이를 구비한 표시 장치
KR10-2019-0020727 2019-02-21
PCT/KR2019/010600 WO2020171322A1 (ko) 2019-02-21 2019-08-20 발광 소자 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN113454784A true CN113454784A (zh) 2021-09-28

Family

ID=72144936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980092656.1A Pending CN113454784A (zh) 2019-02-21 2019-08-20 发光元件和包括其的显示装置

Country Status (5)

Country Link
US (1) US20220140186A1 (zh)
EP (1) EP3929989A4 (zh)
KR (1) KR20200102615A (zh)
CN (1) CN113454784A (zh)
WO (1) WO2020171322A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110344A1 (de) * 2018-04-30 2019-10-31 Osram Opto Semiconductors Gmbh Bauteil, bauteilverbund und verfahren zur herstellung eines bauteils oder bauteilverbunds
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220054480A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20220113566A (ko) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치
KR20220145435A (ko) * 2021-04-21 2022-10-31 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치, 및 반도체 구조물
KR20220159560A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066518A (ja) * 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
US8835903B2 (en) * 2010-07-29 2014-09-16 National Tsing Hua University Light-emitting diode display and method of producing the same
KR101209446B1 (ko) * 2011-04-28 2012-12-07 피에스아이 주식회사 초소형 ｌｅｄ 소자 번들 및 그 제조방법
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Also Published As

Publication number Publication date
EP3929989A1 (en) 2021-12-29
EP3929989A4 (en) 2022-11-09
KR20200102615A (ko) 2020-09-01
US20220140186A1 (en) 2022-05-05
WO2020171322A1 (ko) 2020-08-27

Similar Documents

Publication Publication Date Title
KR102608987B1 (ko) 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
CN113454784A (zh) 发光元件和包括其的显示装置
EP3832740A1 (en) Light emitting device, manufacturing method thereof, and display device having same
CN113169212A (zh) 显示装置及其制造方法
CN113228283A (zh) 显示装置及其制造方法
US20220375990A1 (en) Display device, and method for producing same
CN113228289A (zh) 显示装置及其修复方法
CN112913021A (zh) 显示设备
CN112543999A (zh) 显示装置及其制造方法
CN113169191A (zh) 显示装置及其制造方法
CN112786654A (zh) 显示装置
CN114556596A (zh) 显示设备及用于制造显示设备的方法
CN114600246A (zh) 像素、包括像素的显示装置及制造显示装置的方法
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
KR20230087688A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
EP3890034A1 (en) Light-emitting element, manufacturing method therefor, and display device having light-emitting element
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN113711359A (zh) 显示设备及制造其的方法
EP4109569A1 (en) Light-emitting element and display device including same
US11984539B2 (en) Light-emitting element, manufacturing method therefor, and display device having light-emitting element
EP4333057A1 (en) Display device and method of fabricating the same
US20240014351A1 (en) Display device and method of fabricating the same
KR20220069185A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20220030425A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination