CN114600246A - 像素、包括像素的显示装置及制造显示装置的方法 - Google Patents

像素、包括像素的显示装置及制造显示装置的方法 Download PDF

Info

Publication number
CN114600246A
CN114600246A CN202080072752.2A CN202080072752A CN114600246A CN 114600246 A CN114600246 A CN 114600246A CN 202080072752 A CN202080072752 A CN 202080072752A CN 114600246 A CN114600246 A CN 114600246A
Authority
CN
China
Prior art keywords
sub
electrode
region
pixel
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080072752.2A
Other languages
English (en)
Inventor
李耀闲
吴元植
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114600246A publication Critical patent/CN114600246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

像素包括：第一子像素区域和第二子像素区域，在第一方向上彼此相邻设置；第一电极和第二电极，设置在第一子像素区域和第二子像素区域中的每个中，并且彼此间隔开；多个发光元件，在第一子像素区域和第二子像素区域中的每个中设置在第一电极与第二电极之间；第一驱动晶体管，设置在第一子像素区域中，并且连接到第一电极；以及第二驱动晶体管，设置在第二子像素区域中，并且连接到第一电极。第一子像素区域的第一电极和第二子像素区域的第一电极彼此断开电连接，并且第一子像素区域的第二电极和第二子像素区域的第二电极彼此电连接。

Description

像素、包括像素的显示装置及制造显示装置的方法
技术领域
本公开涉及像素、包括像素的显示装置及制造显示装置的方法。
背景技术
随着对信息显示的兴趣增加和对使用便携式信息介质的需求增加，对显示装置的需求显著增加，并且正在进行显示装置的商业化。
发明内容
技术问题
本公开的目的是提供具有增强的可靠性的像素、包括该像素的显示装置、以及制造该显示装置的方法。
技术方案
根据本公开的实施方式的像素可包括：第一子像素区域和第二子像素区域，在第一方向上彼此相邻设置；第一电极和第二电极，设置在第一子像素区域和第二子像素区域中的每个中，并且彼此间隔开；多个发光元件，在第一子像素区域和第二子像素区域中的每个中设置在第一电极与第二电极之间；第一驱动晶体管，设置在第一子像素区域中，并且连接到第一电极；以及第二驱动晶体管，设置在第二子像素区域中，并且连接到第一电极。
第一子像素区域的第一电极和第二子像素区域的第一电极可彼此断开电连接，并且第一子像素区域的第二电极和第二子像素区域的第二电极可彼此电连接。
在实施方式中，第一子像素区域和第二子像素区域中的每个可包括在与第一方向相交的第二方向上彼此间隔开的第一子区域和第二子区域。设置在第一子像素区域和第二子像素区域中的每个中的第一电极可包括设置在第一子区域中的第1-1子电极、以及设置在第二子区域中的第1-2子电极。设置在第一子像素区域和第二子像素区域中的每个中的第二电极可包括设置在第一子区域中的第2-1子电极和设置在第二子区域中的第2-2子电极。
在本公开的实施方式中，第一子像素区域和第二子像素区域中的每个的发光元件可包括：第一发光元件，设置在第1-1子电极与第2-1子电极之间；以及第二发光元件，设置在第1-2子电极与第2-2子电极之间。
在本公开的实施方式中，第一子像素区域和第二子像素区域中的每个的第1-1子电极与第2-1子电极连同并联连接在其间的第一发光元件可形成第一组，以及第一子像素区域和第二子像素区域中的每个的第1-2子电极与第2-2子电极连同并联连接在其间的第二发光元件可形成第二组。
在本公开的实施方式中，像素还可包括第一接触电极，第一接触电极设置在第一子像素区域和第二子像素区域中的每个中，并且设置在第1-1电极和第1-2电极以及第2-1子电极和第2-2子电极中的每个上。
在本公开的实施方式中，像素还可包括第一中间电极，第一中间电极在第一子像素区域和第二子像素区域中的每个中设置在第一子区域与第二子区域之间的区域中。
在本公开的实施方式中，第一中间电极与第一接触电极可在设置于第一子像素区域和第二子像素区域中的每个的第一子区域中的第2-1子电极上彼此成一体。
在本公开的实施方式中，第一子像素区域和第二子像素区域中的每个的第一组和第二组可通过第一中间电极彼此电连接。
在本公开的实施方式中，第一中间电极可在第一子像素区域和第二子像素区域的每个中将第一组的第2-1子电极上的第一接触电极连接至第二组的第1-2子电极上的第一接触电极。
在本公开的实施方式中，像素还可包括第三电极，第三电极设置在第一子像素区域和第二子像素区域中的每个中，并且与第一电极和第二电极间隔开。第三电极可包括设置在第一子区域中的第3-1子电极和设置在第二子区域中的第3-2子电极。第1-1子电极和第3-1子电极可在第一子像素区域和第二子像素区域的每个中通过连接线彼此连接。
在本公开的实施方式中，第一子像素区域和第二子像素区域中的每个还可包括在第二方向上设置于第二子区域下方的第三子区域。
这里，第一子像素区域和第二子像素区域中的每个的第一电极还可包括设置在第三子区域中的第1-3子电极。第一子像素区域和第二子像素区域中的每个的第二电极还可包括设置在第三子区域中的第2-3子电极。第一子像素区域和第二子像素区域中的每个的发光元件还可包括设置在第1-3子电极与第2-3子电极之间的第三发光元件。
在本公开的实施方式中，第1-3子电极与第2-3子电极连同并联连接在其间的第三发光元件可在第一子像素区域和第二子像素区域的每个中形成第三组。
在本公开的实施方式中，像素还可包括：第二接触电极，在第一子像素区域和第二子像素区域中的每个中设置在第1-3子电极和第2-3子电极中的每个上，并且第二接触电极与第一接触电极设置在相同的层上；以及第二中间电极，在第一子像素区域和第二子像素区域中的每个中设置在第二子区域与第三子区域之间的区域中，并且第二中间电极与第一接触电极在第2-2子电极上彼此一体地设置。第二中间电极可在第一子像素区域和第二子像素区域的每个中将第二组的第2-2子电极上的第一接触电极连接至第三组的第1-3子电极上的第二接触电极。
在本公开的实施方式中，第一子像素区域和第二子像素区域中的每个还可包括在第二方向上设置于第三子区域下方的第四子区域。
这里，第一子像素区域和第二子像素区域中的每个的第一电极还可包括设置在第四子区域中的第1-4子电极。第一子像素区域和第二子像素区域中的每个的第二电极还可包括设置在第四子区域中的第2-4子电极。第一子像素区域和第二子像素区域中的每个的发光元件还可包括设置在第1-4子电极与第2-4子电极之间的第四发光元件。
在本公开的实施方式中，第1-4子电极与第2-4子电极连同并联连接在其间的第四发光元件可在第一子像素区域和第二子像素区域的每个中形成第四组。
在本公开的实施方式中，像素还可包括：第三接触电极，在第一子像素区域和第二子像素区域中的每个中设置在第1-4子电极和第2-4子电极中的每个上，并且第三接触电极与第二接触电极设置在相同的层上；以及第三中间电极，在第一子像素区域和第二子像素区域中的每个中设置在第三子区域与第四子区域之间的区域中，并且第三中间电极与第二接触电极在第2-3子电极上彼此一体地设置。第三中间电极可在第一子像素区域和第二子像素区域中的每个中将第三组的第2-3子电极上的第二接触电极连接至第四组的第1-4子电极上的第三接触电极。
在本公开的实施方式中，像素还可包括第三子像素区域，第三子像素区域在第一方向上与第二子像素区域相邻设置并且包括在第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域。这里，第三子像素区域可包括：第一电极，包括设置在第一子区域中的第1-1子电极、设置在第二子区域中并且与第1-1子电极间隔开的第1-2子电极、以及设置在第三子区域中并且与第1-2子电极间隔开的第1-3子电极；第二电极，包括设置在第一子区域中的第2-1子电极、设置在第二子区域中并且与第2-1子电极间隔开的第2-2子电极、以及设置在第三子区域中并且与第2-2子电极间隔开的第2-3子电极；发光元件，设置在第一电极与第二电极之间；第三驱动晶体管，与第1-1子电极电连接；接触电极，设置在第1-1子电极和第2-2子电极以及第2-1子电极和第2-2子电极中的每个上，并且接触电极与第一接触电极设置在相同的层上；以及中间电极，设置在第一子区域与第二子区域之间的区域以及第二子区域与第三子区域之间的区域中的每个中。
在本公开的实施方式中，中间电极可包括在第2-1子电极上在第三子像素区域中与接触电极成一体的第一子中间电极、以及在第2-2子电极上与接触电极成一体的第二子中间电极。第一子中间电极可将第2-1子电极与第1-2子电极电连接。第二子中间电极可将第2-2子电极电连接至第1-3子电极。
根据本公开的实施方式的显示装置可包括：包括显示区域和非显示区域的衬底，其中，显示区域包括多个像素区域；以及像素，设置在像素区域中的每个中。
在本公开的实施方式中，像素可包括：第一子像素区域和第二子像素区域，在第一方向上彼此相邻设置的，并且各自包括在与第一方向相交的第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域；第一电极，设置在第一子像素区域和第二子像素区域中的每个中，并且包括设置在第一子区域中的第1-1子电极、设置在第二子区域中的第1-2子电极、以及设置在第三子区域中的第1-3子电极；第二电极，设置在第一子像素区域和第二子像素区域中的每个中，并且包括设置在第一子区域中并且与第1-1子电极间隔开的第2-1子电极、设置在第二子区域中并且与第1-2子电极间隔开的第2-2子电极、以及设置在第三子区域中并且与第1-3子电极间隔开的第2-3子电极；多个发光元件，在第一子像素区域和第二子像素区域中的每个中设置在第一电极与第二电极之间；第一驱动晶体管和第二驱动晶体管，第一驱动晶体管连接到第一子像素区域的第1-1子电极，第二驱动晶体管连接到第二子像素区域的第1-1子电极；接触电极，设置在第1-1子电极至第1-3子电极和第2-1子电极至第2-3子电极中的每个上；以及第一中间电极和第二中间电极，设置在第一子像素区域和第二子像素区域中的每个中，第一中间电极设置在第一子区域与第二子区域之间的区域中，以及第二中间电极设置在第二子区域与第三子区域之间的区域中。
在本公开的实施方式中，第一中间电极与接触电极可在第2-1子电极上彼此成一体，并且将第2-1子电极电连接至第1-2子电极。第二中间电极与接触电极可在第2-2子电极上彼此成一体，并且将第2-2子电极电连接至第1-3子电极。
根据实施方式的制造显示装置的方法可包括：在像素区域中设置像素，其中，该像素区域包括第一子像素区域和第二子像素区域，第一子像素区域和第二子像素区域在第一方向上彼此相邻设置，并且各自包括在与第一方向相交的第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域。这里，设置像素可包括形成第一驱动晶体管和第二驱动晶体管，以及在第一驱动晶体管和第二驱动晶体管上形成显示元件层。
在本公开的实施方式中，形成显示元件层可包括：在第一子像素区域和第二子像素区域中的每个中形成彼此间隔开的第一导线和第二导线；向第一子像素区域和第二子像素区域中的每个供应多个发光元件，并且通过向第一导线和第二导线供应相应的对准电压来对准发光元件；在第一导线和第二导线中的每个上形成接触电极，并且在第一子区域与第二子区域之间的区域以及第二子区域与第三子区域之间的区域中的每个中形成与接触电极成一体的中间电极；以及通过去除第一导线的一部分而在第一子像素区域和第二子像素区域中的每个中形成在第二方向上依次设置的第1-1子电极、第1-2子电极和第1-3子电极，以及通过去除第二导线的一部分而在第一子像素区域和第二子像素区域中的每个中形成在第二方向上依次设置的第2-1子电极、第2-2子电极和第2-3子电极。
在本公开的实施方式中，设置在第一子区域与第二子区域之间的区域中的中间电极可在平面图中从第2-1子电极上的接触电极延伸到设置在第2-1子电极之后的行中的第1-2子电极上的接触电极，并且将第2-1子电极电连接至第1-2子电极。
此外，设置在第二子区域与第三子区域之间的区域中的中间电极可在平面图中从第2-2子电极上的接触电极延伸到设置在第2-2子电极之后的行中的第1-3子电极上的接触电极，并且将第2-2子电极电连接至第1-3子电极。
有益效果
在根据本公开的实施方式的像素、包括该像素的显示装置及制造该显示装置的方法中，分布到形成每个像素的多个子发射区域中的每个的发光元件可以以串联/并联组合结构连接，使得可提高发光元件的光输出效率，并且子发射区域中的发光元件的光输出分布可以是均匀的。
附图说明
图1a是地示出根据本公开的实施方式的发光元件的示意性立体图。
图1b是示出图1a的发光元件的剖视图。
图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图2b是示出图2a的发光元件的剖视图。
图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3b是示出图3a的发光元件的剖视图。
图4a是示出根据本公开的实施方式的发光元件的示意性立体图。
图4b是示出图4a的发光元件的剖视图。
图5示出了根据本公开的实施方式的显示装置，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任一个作为光源的显示装置的示意性平面图。
图6a至图6e是示出包括在图5中所示的一个像素中的组件的电连接关系的各种实施方式的电路图。
图7a至图7c是示出包括在图5中所示的一个像素中的组件的电连接关系的不同实施方式的电路图。
图8是示出图5中所示的像素中的一个像素的示意性平面图。
图9是沿图8的线I-I'截取的剖视图。
图10是沿图8的线II-II'截取的剖视图。
图11是沿图8的线III-III'截取的剖视图。
图12示出了图11中所示的第一堤部图案的另一实施方式，并且是与图8的线III-III'对应的剖视图。
图13示出了图11中所示的显示元件层的另一实施方式，并且是与图8的线III-III'对应的剖视图。
图14是示出根据本公开的实施方式的流过像素的驱动电流的平面图，并且例如，示出了流过图8的像素的驱动电流的流动。
图15a至图15f是依次示出制造图8中所示像素的方法的示意性平面图。
图16a至图16f是依次示出制造图10中所示的像素的方法的剖视图。
图17是示出图8中所示的第一连接线至第三连接线的另一实施方式的平面图。
图18至图21是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且应当理解，不背离本公开内容的技术范围的所有改变、等同和替代都涵盖在本公开中。
在整个公开中，相同的附图标记遍及本公开的各个附图和实施方式表示相同的部件。为了清楚地说明，附图中的元件的尺寸可能被夸大。应当理解，尽管本文可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。相似地，第二元件也可被称为第一元件。在本公开中，除非上下文另外清楚地指出，否则单数形式旨在也包括复数含义。
还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指出所叙述的特征、整体、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区或板的第一部分设置在第二部分上的情况下，第一部分不仅可直接设置在第二部分上，而且第三部分可介于该第一部分与该第二部分之间。此外，在表示在第二部分上形成有诸如层、膜、区或板的第一部分的情况下，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而是可包括诸如第二部分的侧表面或下表面的其它表面。相反，在诸如层、膜、区或板的第一部分直接在第二部分之下的情况下，第一部分可直接在第二部分之下，而且第三部分不介于该第一部分与该第二部分之间。
为详细描述本公开，参考附图描述本公开的实施方式和所需细节，使得本公开所属技术领域的普通技术人员可容易地实践本公开。此外，只要在句子中没有特别提及，单数形式可包括复数形式。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示出图1a的发光元件的剖视图。图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。图2b是示出图2a的发光元件的剖视图。图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。图3b是示出图3a的发光元件的剖视图。图4a是示出根据本公开的实施方式的发光元件的示意性立体图。图4b是示出图4a的发光元件的剖视图。
为了说明，将参考图1a、图1b、图2a、图2b、图3a和图3b描述通过蚀刻方法制造的发光元件，并且然后将参考图4a和图4b描述通过生长方法制造的发光元件。在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式。
参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件LD可被实现为通过依次堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层。
在本公开的实施方式中，发光元件LD可形成为在一方向上延伸的形状。如果发光元件LD延伸的方向被限定为纵向方向，则发光元件LD可在延伸方向上具有一个端部和另一端部。第一半导体层11和第二半导体层13中的任一个可设置在发光元件LD的一个端部中，并且第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的另一端部中。
发光元件LD可具有各种形状。例如，发光元件LD可具有在纵向方向上延伸的杆状形状或棒状形状(即，具有大于1的纵横比)。在本公开的实施方式中，发光元件LD在纵向方向上的长度L可大于其直径(D，或剖面的宽度)。发光元件LD可包括制造成具有小尺寸的发光二极管，例如，具有与微米级或纳米级对应的长度L和/或直径D。在本公开的实施方式中，可改变发光元件LD的尺寸以满足发光元件LD将被应用到的照明装置或自发射显示装置的要求(或设计条件)。
第一半导体层11可包括例如至少一个n型半导体层。例如，第一半导体层11可包括n型半导体层，该n型半导体层可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的组成材料不限于此，并且可使用各种其它材料来形成第一半导体层11。
有源层12可设置在第一半导体层11上并具有单量子阱结构或多量子阱结构。有源层12的位置可根据发光元件LD的类型以各种方式改变。有源层12可发射具有范围从400nm到900nm的波长的光，并且使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可形成在有源层12之上和/或之下。例如，包覆层可由AlGaN层或InAlGaN层形成。在实施方式中，可使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可使用各种其它材料来形成有源层12。
如果将预定电压或更高的电压的电场施加到发光元件LD的相对端部，则发光元件LD通过电子-空穴对在有源层12中耦合来发射光。由于可基于前述原理来控制发光元件LD的光发射，因此发光元件LD可用作各种发光装置及显示装置的像素的光源。
第二半导体层13可设置在有源层12上并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。例如，第二半导体层13可包括p型半导体层，该p型半导体层可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且可使用各种其它材料来形成第二半导体层13。
在本公开的实施方式中，第一半导体层11和第二半导体层13可在发光元件LD的纵向方向L上具有不同的宽度(或厚度)。例如，第一半导体层11可在发光元件LD的纵向方向L上具有比第二半导体层13的宽度(或厚度)大的宽度(或厚度)。因此，如图1a至图3b中所示，发光元件LD的有源层12可设置在相比于靠近第一半导体层11的下表面更靠近第二半导体层13的上表面的位置处。
在本公开的实施方式中，发光元件LD除了包括第一半导体层11、有源层12和第二半导体层13外，还可包括设置在第二半导体层13上的附加电极15。在实施方式中，如图3a和图3b中所示，发光元件LD还可包括设置在第一半导体层11的一个端部上的附加电极16。
尽管附加电极15和附加电极16中的每个可以是欧姆接触电极，但是本公开不限于此，并且根据实施方式，附加电极15和附加电极16中的每个可以是肖特基接触电极。此外，附加电极15和附加电极16中的每个可包括金属或金属氧化物。例如，可单独使用或相互组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金。然而，本公开不限于此。
包括在相应的附加电极15和附加电极16中的材料可彼此相同或不同。附加电极15和附加电极16可以是透明的或半透明的。因此，从发光元件LD产生的光可穿过附加电极15和附加电极16，并且被发射到发光元件LD外部。在一些实施方式中，在从发光元件LD产生的光通过除发光元件LD的相对端部以外的区域而不是穿过附加电极15和附加电极16发射到发光元件LD外部的情况下，附加电极15和附加电极16可包括不透明的金属。
在本公开的实施方式中，发光元件LD还可包括绝缘层14。然而，在一些实施方式中，绝缘层14可省略，或者可设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可防止有源层12由于与除第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，由于绝缘层14，因此可最小化发光元件LD的表面上的缺陷的发生，从而可改善发光元件LD的寿命和效率。在多个发光元件LD彼此密切接触设置的情况下，绝缘层14可防止在发光元件LD之间发生不期望的短路。只要可防止有源层12与外部导电材料短路，则不限制是否设置绝缘层14。
如图1a和图1b中所示，绝缘层14可设置成包围包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发射叠层的外周表面的形状。为了说明，图1a示出了其一部分已经被去除的绝缘层14。包括在发光元件LD中的第一半导体层11、有源层12、第二半导体层13和附加电极15可被绝缘层14包围。
尽管在以上提及的实施方式中，绝缘层14被描述为包围第一半导体层11、有源层12、第二半导体层13和附加电极15的整个外周表面，但是本公开不限于此。
在一些实施方式中，如图2a和图2b中所示，绝缘层14可包围第一半导体层11、有源层12和第二半导体层13的相应外周表面，并且可不包围设置在第二半导体层13上的附加电极15的整个外周表面，或者可仅包围附加电极15的外周表面的一部分，而不包围附加电极15的外周表面的另一部分。这里，绝缘层14可允许发光元件LD的至少相对端部暴露于外部。例如，绝缘层14可不仅允许设置在第二半导体层13的一个端部上的附加电极15暴露于外部，而且允许第一半导体层11的一个端部暴露于外部。在实施方式中，如图3a和图3b中所示，在附加电极15和附加电极16分别设置在发光元件LD的相对端部上的情况下，绝缘层14可允许附加电极15和附加电极16中的每个的至少一部分暴露于外部。可选地，在实施方式中，可不设置绝缘层14。
在本公开的实施方式中，绝缘层14可包括透明绝缘材料。例如，绝缘层14可包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但其不限于此。换句话说，可采用具有绝缘特性的各种材料。
如果绝缘层14设置在发光元件LD中，则可防止有源层12与未示出的第一电极和/或第二电极短路。此外，由于绝缘层14，因此可最小化发光元件LD的表面上的缺陷的发生，从而可改善发光元件LD的寿命和效率。在多个发光元件LD彼此密切接触设置的情况下，绝缘层14可防止在发光元件LD之间发生不期望的短路。
发光元件LD可用作用于各种显示装置的光源。发光元件LD可通过表面处理工艺制造。例如，可对发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并且供应到每个发射区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况，发光元件LD可在溶液中均匀地分布，而不是不均匀地聚集。
包括上述发光元件LD的发光装置不仅可用在显示装置中，而且可用在需要光源的各种装置中。例如，在多个发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可用作像素的光源。然而，发光元件LD的应用领域不限于以上提及的示例。例如，发光元件LD也可用在需要光源的其它类型的装置中，诸如，照明装置。
接下来，将参考图4a和图4b描述通过生长方法制造的发光元件LD。
通过生长方法制造的发光元件LD的以下描述将集中于与以上提及的实施方式的不同之处，并且发光元件LD的在以下描述中未单独解释的组件可与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，且相似的附图标记将用于表示相似的组件。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的有源层12。在一些实施方式中，发光元件LD可包括具有核-壳结构的发射图案10。发射图案10可包括设置在发光元件LD的中心部分中的第一半导体层11、包围第一半导体层11的至少一侧的有源层12、包围有源层12的至少一侧的第二半导体层13、以及包围第二半导体层13的至少一侧的附加电极15。
发光元件LD可形成为在一方向上延伸的多棱锥形状。例如，发光元件LD可具有六棱锥形状。如果发光元件LD延伸的方向被限定为纵向方向L，则发光元件LD可在纵向方向L上具有一个端部(或下端部)和另一端部(或下端部)。发光元件LD的一个端部(或下端部)上的第一半导体层11和第二半导体层13中的任一个的一部分可暴露于外部。发光元件LD的另一端部(或上端部)上的第一半导体层11和第二半导体层13中的另一个的一部分可暴露于外部。例如，可暴露发光元件LD的一个端部(或下端部)上的第一半导体层11的一部分，并且可暴露发光元件LD的另一端部(或上端部)上的第二半导体层13的一部分。在实施方式中，在发光元件LD可包括附加电极15的情况下，可暴露附加电极15的在发光元件LD的另一端部(或上端部)上包围第二半导体层13的至少一侧的部分。
在本公开的实施方式中，第一半导体层11可设置在发光元件LD的核(即，中心(或中间)部分)中。发光元件LD可具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11具有六棱锥形状，则发光元件LD和发射图案10各自也可具有六棱锥形状。
有源层12可设置和/或形成为在发光元件LD的纵向方向L上包围第一半导体层11的外周表面的形状。详细地，有源层12可设置和/或形成为在发光元件LD的纵向方向L上包围第一半导体层11的除第一半导体层11的相对端部中的下端部之外的区域的形状。
第二半导体层13可设置和/或形成为在发光元件LD的纵向方向L上包围有源层12的形状，并且可包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。
在本公开的实施方式中，发光元件LD可包括包围第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极，但是本公开不限于此。
如上所述，发光元件LD可具有六棱锥形状，该六棱锥形状具有向外突出的相对端部，并且发光元件LD可实现为具有核-壳结构的发射图案10，该核-壳结构包括设置在其中心部分中的第一半导体层11、包围第一半导体层11的有源层12、包围有源层12的第二半导体层13、以及包围第二半导体层13的附加电极15。第一半导体层11可设置在具有六棱锥形状的发光元件LD的一个端部(或下端部)中，并且附加电极15可设置在发光元件LD的另一端部(或上端部)中。
在实施方式中，发光元件LD还可包括设置在具有核-壳结构的发射图案10的外周表面上的绝缘层14。绝缘层14可包括透明绝缘材料。
图5示出了根据本公开的实施方式的显示装置，并且例如，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任一个作为光源的显示装置的示意性平面图。
为了说明，图5示意性地示出了显示装置的结构，该结构着重于显示图像的显示区域。在一些实施方式中，虽然未示出，但是在显示装置中还可设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施方式的显示装置可包括衬底SUB、设置在衬底SUB中并且可各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB中并且驱动像素PXL的驱动器(未示出)、以及设置为将像素PXL连接到驱动器的线组件(未示出)。
根据驱动发光元件LD的方法，可将显示装置分成无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置实现为有源矩阵型的情况下，像素PXL中的每个可包括控制要供应给发光元件LD的电流的量的驱动晶体管、以及向驱动晶体管传输数据信号的开关晶体管。
近来，考虑到分辨率、对比度和工作速度，选择性地使每个像素PXL导通的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以以组导通的无源矩阵型显示装置也可采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可设置在显示装置的中心部分中，并且非显示区域NDA可设置在显示装置的周边部分中，以包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且显示区域DA和非显示区域NDA的位置可改变。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的一些线组件的区域。
显示区域DA可具有各种形状。例如，显示区域DA可设置为包括线型侧的闭合多边形形状。作为进一步的示例，显示区域DA可设置为包括弯曲侧的圆形形状和/或椭圆形形状。作为另一种选择，显示区域DA可设置为各种形状，诸如，包括线型侧和弯曲侧的半圆形形状和半椭圆形形状。
非显示区域NDA可设置在显示区域DA的至少一侧中。在本公开的实施方式中，非显示区域NDA可包围显示区域DA的周边(或边缘)。
衬底SUB可包括允许光透射的透明绝缘材料。
衬底SUB可以是刚性衬底。例如，刚性衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶质玻璃衬底中的一种。衬底SUB可以是柔性衬底。
衬底SUB上的一个区域可设置为其中设置有像素PXL的显示区域DA，并且衬底SUB的另一区域可设置为非显示区域NDA。例如，衬底SUB可包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，该显示区域DA包括其中形成有相应的像素PXL的多个像素区域。
像素PXL可在衬底SUB上设置在显示区域DA中。在本公开的实施方式中，像素PXL可以以条状或PenTile布置结构布置在显示区域DA中，但是本公开不限于此。
像素PXL中的每个可包括响应于相应的扫描信号和相应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可具有与微米级或纳米级对应的小尺寸，并且并联连接于与其相邻设置的发光元件LD，但是本公开不限于此。发光元件LD可形成每个像素PXL的光源。
像素PXL中的每个可包括由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，像素PXL中的每个可包括在图1a至图4b的实施方式中的每个中所示的发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型发光元件LD。然而，在本公开的实施方式中，可用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
驱动器可通过线组件向像素PXL中的每个提供预定信号和预定电力电压，并且因此控制像素PXL的操作。为了说明，在图5中，省略了线组件。
驱动器可包括扫描驱动器、发射驱动器、数据驱动器和时序控制器，其中，扫描驱动器通过扫描线向像素PXL提供扫描信号，发射驱动器通过发射控制线向像素PXL提供发射控制信号，数据驱动器通过数据线向像素PXL提供数据信号。时序控制器可控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出包括在图5中所示的一个像素中的组件的电连接关系的各种实施方式的电路图。
例如，图6a至图6e示出了可在有源显示装置中使用的像素PXL中所包括的组件的电连接关系的不同实施方式。然而，包括在本公开的实施方式可应用到的像素PXL中的组件的类型不限于此。
在图6a至图6e中，不仅包括在图5中所示的像素中的每个中的组件，而且其中设置有组件的区域涵盖在术语“像素PXL”的限定中。在实施方式中，在图6a至图6e中示出的每个像素PXL可以是在图5的显示装置中设置的像素PXL中的任一个。像素PXL可具有彼此基本相同或相似的结构。
参考图1a至图4b、图5和图6a至图6e，每个像素(PXL，以下称为“像素”)可包括发射单元EMU，该发射单元EMU生成具有与数据信号对应的亮度的光。像素PXL还可选择性地包括驱动发射单元EMU的像素电路144。
在实施方式中，发射单元EMU可包括并联连接在第一驱动电源VDD施加到的第一电力线PL1与第二驱动电源VSS施加到的第二电力线PL2之间的多个发光元件LD。例如，发射单元EMU可包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1与第二电极EL2之间在相同方向上彼此并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本公开的实施方式中，包括在发射单元EMU中的发光元件LD中的每个可包括通过第一电极EL1连接到第一驱动电源VDD的第一端部、以及通过第二电极EL2连接到第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可具有不同的电位。例如，第一驱动电源VDD可设定为高电位电源，且第二驱动电源VSS可设定为低电位电源。这里，在像素PXL的发射周期期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可设定为等于或大于发光元件LD的阈值电压的值。
如上所述，在第一电极EL1与第二电极EL2之间在相同方向上(例如，在正向方向上)彼此并联连接的发光元件LD可形成相应的有效光源，其中，具有不同电位的电压分别供应给第一电极EL1和第二电极EL2。有效光源可分组以形成像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可发射具有与通过像素电路144供应至其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路144可向发射单元EMU供应与相应帧数据的灰度级对应的驱动电流。供应至发射单元EMU的驱动电流可被划分到相同方向上彼此连接的发光元件LD中。因此，发光元件LD中的每个可发射具有与施加到其的电流对应的亮度的光，使得发射单元EMU可发射具有与驱动电流对应的亮度的光。
尽管图6a至图6e示出了发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间在相同方向上彼此连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU除包括形成相应的有效光源的发光元件LD之外，还可包括至少一个无效光源。例如，如图6d和图6e中所示，在发射单元EMU的第一电极EL1与第二电极EL2之间还可连接有至少一个反向发光元件LDr。反向发光元件LDr连同形成有效光源的发光元件LD可彼此并联连接在第一电极EL1与第二电极EL2之间。这里，反向发光元件LDr可在与发光元件LD的方向相反的方向上连接在第一电极EL1与第二电极EL2之间。即使在在第一电极EL1与第二电极EL2之间施加预定驱动电压(例如，正常方向驱动电压)的情况下，反向发光元件LDr仍保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路144可连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)中，则像素PXL的像素电路144可连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。在实施方式中，如图6a和图6b中所示，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素电路144的结构不限于图6a和图6b中所示的实施方式。
首先，参考图6a，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(T1；开关晶体管)的第一端子可连接到第j条数据线Dj，并且第一晶体管T1的第二端子可连接到第一节点N1。这里，第一晶体管T1的第一端子和第二端子是不同的端子，并且例如，如果第一端子是源电极，则第二端子可以是漏电极。第一晶体管T1的栅电极可连接到第i条扫描线Si。
在从第i条扫描线Si供应具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1导通以将第j条数据线Dj与第一节点N1电连接。这里，相应帧的数据信号被供应给第j条数据线Dj，从而数据信号被传输到第一节点N1。传输到第一节点N1的数据信号可存储到存储电容器Cst中。
第二晶体管(T2；驱动晶体管)的第一端子可连接到第一驱动电源VDD，并且第二晶体管T2的第二端子可电连接到用于发光元件LD的第一电极EL1。第二晶体管T2的栅电极可连接到第一节点N1。这样，第二晶体管T2可响应于第一节点N1的电压来控制要供应给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可连接到第一节点N1。存储电容器Cst充有与供应给第一节点N1的数据信号对应的电压，并且保持充有的电压直到供应后续帧的数据信号。
图6a和图6b各自示出了包括第一晶体管T1、存储电容器Cst和第二晶体管T2的像素电路144，其中，第一晶体管T1向像素PXL传输数据信号，存储电容器Cst存储数据信号，以及第二晶体管T2向发光元件LD供应与数据信号对应的驱动电流。
然而，本公开不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可包括至少一个晶体管元件(诸如，补偿第二晶体管T2的阈值电压的晶体管元件、初始化第一节点N1的晶体管元件、和/或控制发光元件LD的发射时间的晶体管元件)或其他电路元件(诸如，用于提升第一节点N1的电压的升压电容器)。
此外，尽管在图6a中，包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)被示出为由P型晶体管形成，但是本公开不限于此。换句话说，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
参考图1a至图4b、图5和图6b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可由N型晶体管形成。除了由于晶体管类型的改变而导致的某些组件的连接位置的变化之外，图6b中所示的像素电路144的配置和操作与图6a的像素电路144的配置和操作相似。因此，将简化与其相关的描述。
在本公开的实施方式中，图6b中所示的像素电路144可包括由N型晶体管形成的第一晶体管T1和第二晶体管T2、以及存储电容器Cst。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发射单元EMU可连接在第一驱动电源VDD与像素电路144之间，以确保存储电容器Cst的稳定性，其中，存储电容器Cst充有与供应给第一节点N1的数据信号对应的电压。这里，本公开不限于此。在实施方式中，图6b中所示的发射单元EMU可连接在像素电路144与第二驱动电源VSS之间。在本公开的实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，像素电路144可以以与图6c和图6d中所示的实施方式的方式相同的方式形成。
如图6c和图6d中所示，像素电路144还可连接到至少另一扫描线。例如，设置在显示区域DA的第i行中的像素PXL还可连接到第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中，像素电路144不仅可连接到第一驱动电源VDD和第二驱动电源VSS，而且可连接到第三电源。例如，像素电路144还可连接到初始化电源Vint。
像素电路144可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的一个电极(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可经由第六晶体管T6连接到发光元件LD的一个端部。第一晶体管T1的栅电极可连接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。前述第一晶体管T1可具有与参考图6a描述的第二晶体管T2的配置相同的配置。
第二晶体管(T2；开关晶体管)可连接在连接到像素PXL的第j条数据线Dj与第一晶体管T1的源电极之间。第二晶体管T2的栅电极可连接到第i条扫描线Si，第i条扫描线Si连接到像素PXL。在从第i条扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可导通以将第j条数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j条数据线Dj供应的数据信号可传输到第一晶体管T1。前述第二晶体管T2可具有与参考图6a描述的第一晶体管T1的配置相同的配置。
第三晶体管T3可连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极可连接到第i条扫描线Si。在从第i条扫描线Si供应具有栅极导通电压的扫描信号的情况下，第三晶体管T3可导通以将第一晶体管T1的漏电极电连接到第一节点N1。
第四晶体管T4可连接在第一节点N1与初始化电力线IPL之间，其中，初始化电源Vint将被施加到该初始化电力线IPL。第四晶体管T4的栅电极可连接到前一条扫描线，例如，第i-1条扫描线Si-1。在具有栅极导通电压的扫描信号被供应到第i-1条扫描线Si-1的情况下，第四晶体管T4可导通，使得初始化电源Vint的电压可被传输到第一节点N1。这里，初始化电源Vint可具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可连接到相应的发射控制线，例如，第i条发射控制线Ei。在具有栅极截止电压的发射控制信号被供应给第i条发射控制线Ei的情况下，第五晶体管T5可截止，并且在其它情况下可导通。
第六晶体管T6可连接在第一晶体管T1与发光元件LD的第一端部之间。第六晶体管T6的栅电极可连接到第i条发射控制线Ei。在具有栅极截止电压的发射控制信号被供应给第i条发射控制线Ei的情况下，第六晶体管T6可截止，并且在其它情况下可导通。
第七晶体管T7可连接在初始化电力线IPL与发光元件LD的第一端部之间。第七晶体管T7的栅电极可连接到后续组的扫描线中的任一条，例如，连接到第i+1条扫描线Si+1。在具有栅极导通电压的扫描信号提供给第i+1条扫描线Si+1的情况下，第七晶体管T7可导通，使得初始化电源Vint的电压可供应给发光元件LD的第一端部。
存储电容器Cst可连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
尽管在图6a和图6d中，包括在像素电路144中的晶体管(例如，第一晶体管T1至第七晶体管T7)被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可被改变为N型晶体管。
在本公开的实施方式中，像素电路144的配置不限于图6a至图6d中所示的实施方式。例如，像素电路144可以以与图6e中所示的实施方式的方式相同的方式形成。
如图6e中所示，像素电路144还可连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列中的像素PXL的像素电路144可连接到显示区域DA的第i条控制线CLi和第j条感测线SENj。以上描述的像素电路144除包括图6a和图6b中所示的第一晶体管T1和第二晶体管T2之外，还可包括第三晶体管T3。
第三晶体管T3连接在第二晶体管T2与第j条感测线SENj之间。例如，第三晶体管T3的一个电极可连接到第二晶体管T2的连接到第一电极EL1的一个端子(例如，源电极)，并且第三晶体管T3的另一电极可连接到第j条感测线SENj。在省略了感测线SENj的情况下，第三晶体管T3的栅电极可连接到第j条数据线Dj。
在实施方式中，第三晶体管T3的栅电极连接到第i条控制线CLi。在省略了第i条控制线CLi的情况下，第三晶体管T3的栅电极可连接到第i条扫描线Si。第三晶体管T3可由具有栅极导通电压(例如，高电平电压)并且在预定感测周期期间供应给第i条控制线CLi的控制信号导通，使得第j条感测线SENj和第二晶体管T2可彼此电连接。
在实施方式中，感测周期可以是提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第二晶体管T2的阈值电压等)的周期。在以上提及的感测周期期间，可通过经由第j条数据线Dj和第一晶体管T1向第一节点N1供应能够使第二晶体管T2导通的预定参考电压或者将每个像素PXL连接到电流源等来使第二晶体管T2导通。此外，第二晶体管T2可通过向第三晶体管T3供应具有栅极导通电压的控制信号来使第三晶体管T3导通而连接到第j条感测线SENj。因此，每个像素PXL的可包括第二晶体管T2的阈值电压等的特征信息可通过第j条感测线SENj提取。所提取的特征信息可用于转换图像数据以补偿像素PXL之间的特征偏差。
尽管图6e示出了第一晶体管T1至第三晶体管T3中的全部都是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可改变为P型晶体管。此外，尽管图6e示出了发射单元EMU连接在像素电路144与第二驱动电源VSS之间的实施方式，但是发射单元EMU可连接在第一驱动电源VDD与像素电路144之间。
尽管图6a至图6e示出了每个发射单元EMU的全部发光元件LD彼此并联连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU可包括至少一个串联组，串联组包括彼此并联连接的多个发光元件LD。换句话说，发射单元EMU可由串联/并联组合结构形成。下面将参考图7a至图7c描述前述配置。
可应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且相应的像素可具有各种结构。在本公开的实施方式中，每个像素PXL可形成为无源发光显示器件等。在这种情况下，可省略像素电路144，并且包括在发射单元EMU中的发光元件LD的相对端部可直接连接到扫描线Si-1、Si和Si+1、第j条数据线Dj、第一驱动电源VDD要被施加到的第一电力线PL1、第二驱动电源VSS要被施加到的第二电力线PL2、和/或预定控制线。
图7a至图7c是示出包括在图5中所示的一个像素中的组件的电连接关系的不同实施方式的电路图。如图7a至图7c中所示，每个像素PXL的发射单元EMU可包括彼此依次连接的多个串联组。在以下对图7a至图7c的实施方式的描述中，将省略与图6a至图6e的实施方式的组件相似或相同的组件的详细说明，例如像素电路144的详细说明，以避免冗余说明。
尽管图7a至图7c示出了连接到像素电路144的第i条扫描线Si与第一电力线PL1相交，第i条扫描线Si和第一电力线PL1彼此绝缘并且彼此断开电连接。
首先，参考图7a，发射单元EMU可包括彼此串联连接的多个发光元件。例如，发射单元EMU可包括在第一驱动电源VDD与第二驱动电源VSS之间在正向方向上彼此串联连接的第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4，并且因此形成有效的光源。在以下实施方式中，术语“发光元件LD”或“多个发光元件LD”将用于任意地指定第一发光元件LD1至第四发光元件LD4中的一个发光元件，或共同指定第一发光元件LD1至第四发光元件LD4。
第一发光元件LD1的第一端部(例如，第二半导体层)可通过第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的第二端部(例如，第一半导体层)可通过连接在第一串联组与第二串联组之间的第一导电图案CP1连接到第二发光元件LD2的第一端部(例如，第二半导体层)。第二发光元件LD2的第一端部可连接到第一导电图案CP1，并且第二发光元件LD2的第二端部(例如，第一半导体层)可通过连接在第二串联组与第三串联组之间的第二导电图案CP2连接到第三发光元件LD3的第一端部(例如，第二半导体层)。第三发光元件LD3的第一端部可连接到第二导电图案CP2，并且第三发光元件LD3的第二端部(例如，第一半导体层)可通过连接在第三串联组与第四串联组之间的第三导电图案CP3连接到第四发光元件LD4的第一端部(例如，第二半导体层)。第四发光元件LD4的第一端部可连接到第三导电图案CP3，并且第四发光元件LD4的第二端部(例如，第一半导体层)可通过第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可串联连接在发射单元EMU的第一电极EL1与第二电极EL2之间。
在发射单元EMU具有发光元件LD彼此串联连接的结构的情况下，与具有发光元件LD彼此并联连接的结构的发射单元EMU的情况相比，可增加施加在第一电极EL1与第二电极EL2之间的电压，并且可减少流过发射单元EMU的驱动电流的量。因此，在每个像素PXL的发射单元EMU具有串联结构的情况下，可降低显示装置的功耗。
在实施方式中，可以以包括彼此并联连接的多个发光元件LD的形式设置至少一个串联组。在这种情况下，每个像素PXL的发射单元EMU可由串联/并联组合结构形成。例如，发射单元EMU可如图7b中所示那样。
接下来，参考图7b，像素PXL的发射单元EMU可包括在第一驱动电源VDD与第二驱动电源VSS之间彼此依次连接的多个串联组。串联组中的每个可包括在相应串联组的两个子电极之间在正向方向上连接的一个或多个发光元件LD。
发射单元EMU可包括在第一驱动电源VDD与第二驱动电源VSS之间依次连接的第一串联组SET1至第三串联组SET3。
第一串联组SET1可包括连接在第1-1子电极SEL1_1与第2-1子电极SEL2_1之间的至少一个第一发光元件LD1。例如，第一串联组SET1可包括经由像素电路144连接到第一驱动电源VDD的第1-1子电极SEL1_1、连接到第二驱动电源VSS的第2-1子电极SEL2_1、以及连接在第1-1子电极SEL1_1与第2-1子电极SEL2_1之间的多个第一发光元件LD1。每个第一发光元件LD1的第一端部(例如，第二半导体层)可电连接到第一串联组SET1的第1-1子电极SEL1_1，并且每个第一发光元件LD1的第二端部(例如，第一半导体层)可电连接到第一串联组SET1的第2-1子电极SEL2_1。第一发光元件LD1可并联连接在第一串联组SET1的第1-1子电极SEL1_1与第2-1子电极SEL2_1之间，并且通过第1-1子电极SEL1_1和第2-1子电极SEL2_1在第一驱动电源VDD与第二驱动电源VSS之间在相同方向上(例如，在正向方向上)连接。
第二串联组SET2可包括连接在第1-2子电极SEL1_2与第2-2子电极SEL2_2之间的至少一个第二发光元件LD2。例如，第二串联组SET2可包括经由像素电路144和第一串联组SET1连接到第一驱动电源VDD的第1-2子电极SEL1_2、连接到第二驱动电源VSS的第2-2子电极SEL2_2、以及连接在第1-2子电极SEL1_2与第2-2子电极SEL2_2之间的多个第二发光元件LD2。每个第二发光元件LD2的第一端部(例如，第二半导体层)可电连接到第二串联组SET2的第1-2子电极SEL1_2，并且每个第二发光元件LD2的第二端部(例如，第一半导体层)可电连接到第二串联组SET2的第2-2子电极SEL2_2。第二发光元件LD2可并联连接在第二串联组SET2的第1-2子电极SEL1_2与第2-2子电极SEL2_2之间，并且通过第1-2子电极SEL1_2和第2-2子电极SEL2_2在第一驱动电源VDD与第二驱动电源VSS之间在相同方向上(例如，在正向方向上)连接。
第三串联组SET3可包括连接在第1-3子电极SEL1_3与第2-3子电极SEL2_3之间的至少一个第三发光元件LD3。例如，第三串联组SET3可包括经由像素电路144和先前串联组(例如，第一串联组SET1和第二串联组SET2)连接到第一驱动电源VDD的第1-3子电极SEL1_3、连接到第二驱动电源VSS的第2-3子电极SEL2_3、以及连接在第1-3子电极SEL1_3与第2-3子电极SEL2_3之间的多个第三发光元件LD3。每个第三发光元件LD3的第一端部(例如，第二半导体层)可电连接到第三串联组SET3的第1-3子电极SEL1_3，并且每个第三发光元件LD3的第二端部(例如，第一半导体层)可电连接到第三串联组SET3的第2-3子电极SEL2_3。第三发光元件LD3可在第三串联组SET3的第1-3子电极SEL1_3与第2-3子电极SEL2_3之间并联连接，并且通过第1-3子电极SEL1_3与第2-3子电极SEL2_3在第一驱动电源VDD与第二驱动电源VSS之间在相同方向上(例如，在正向方向上)连接。
在前述实施方式中，第一串联组SET1的第1-1子电极SEL1_1可以是每个像素PXL的发射单元EMU的阳极电极。第三串联组SET3的第2-3子电极SEL2_3可以是发射单元EMU的阴极电极。
此外，发射单元EMU可包括多个中间电极，其中，多个中间电极电连接第一串联组SET1至第三串联组SET3中的相继的串联组。例如，发射单元EMU可包括设置在第一串联组SET1与第二串联组SET2之间的第一中间电极CTE1以及设置在第二串联组SET2与第三串联组SET3之间的第二中间电极CTE2。
第一串联组SET1和第二串联组SET2可通过第一中间电极CTE1彼此连接。例如，第一串联组SET1的第2-1子电极SEL2_1可连接到第一中间电极CTE1，且第二串联组SET2的第1-2子电极SEL1_2可连接到第一中间电极CTE1。第二串联组SET2和第三串联组SET3可通过第二中间电极CTE2彼此连接。例如，第二串联组SET2的第2-2子电极SEL2_2可连接到第二中间电极CTE2，且第三串联组SET3的第1-3子电极SEL1_3可连接到第二中间电极CTE2。
如上所述，在发射单元EMU包括以串联/并联组合结构彼此连接的发光元件LD的情况下，可根据发射单元EMU应用到的产品的规格容易地调节驱动电流/电压条件。
特别地，在像素PXL的包括以串联/并联组合结构彼此连接的发光元件LD的发射单元EMU中，与包括彼此并联连接的发光元件LD的发射单元EMU的驱动电流相比，其驱动电流可减小。此外，在像素PXL的包括以串联/并联组合结构彼此连接的发光元件LD的发射单元EMU中，与包括全部彼此串联连接的发光元件LD的发射单元EMU的驱动电压相比，要被施加到发射单元EMU的相对端部的驱动电压可减小。在发光元件LD中的全部仅串联连接的情况下，如果彼此串联连接的发光元件LD中的至少一个没有完全在正向方向上定向，则驱动电流能够沿其在像素PXL中流动的路径被阻断，从而可能引起暗点缺陷。另一方面，在发光元件LD以串联/并联混合结构彼此连接的情况下，即使在每个串联组中的一些发光元件LD没有在正向方向上正确连接或者在一些发光元件LD中出现缺陷，也允许驱动电流流过相应串联组中的其它发光元件LD。因此，可防止或减少像素PXL的缺陷。
在实施方式中，每个像素PXL可包括多个子区域。在子区域中设置的子发射单元EMU1和EMU2可组合以形成像素PXL的发射单元EMU。这里，子发射单元EMU1和EMU2中的每个可包括由彼此并联连接的多个发光元件LD形成的至少一个串联组。
参考图7c，像素PXL的发射单元EMU可包括连接在第一驱动电源VDD与第二驱动电源VSS之间的第一子发射单元EMU1和第二子发射单元EMU2。第一子发射单元EMU1和第二子发射单元EMU2中的每个可包括在第一驱动电源VDD与第二驱动电源VSS之间依次连接的第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3中的每个可包括在相应串联组的两个子电极之间在正向方向上连接的一个或多个发光元件LD。
像素PXL可包括其中设置有第一子发射单元EMU1的第一子区域、以及其中设置有第二子发射单元EMU2的第二子区域。
在第一子区域中，可设置有连接到第一子发射单元EMU1的第一像素电路144_a。在第二子区域中，可设置有连接到第二子发射单元EMU2的第二像素电路144_b。此外，像素PXL可包括与第一像素电路144_a和第二像素电路144_b连接的公共电路145。
公共电路145可响应于从第i条扫描线Si提供的扫描信号而存储或记录从第j条数据线Dj施加的数据信号，并且将该数据信号提供给第一像素电路144_a和第二像素电路144_b。公共电路145可包括连接到第i条扫描线Si和第j条数据线Dj的第一晶体管T1。第一晶体管T1与参考图6a描述的第一晶体管T1(开关晶体管)基本上相同，并且因此将省略对其的重复说明。
第一像素电路144_a和第二像素电路144_b可将与存储在公共电路145中的数据信号对应的驱动电流提供至设置在相应子发射单元中的相应发光元件LD。
在实施方式中，第一像素电路144_a和第二像素电路144_b各自可包括已经参考图6a描述的第二晶体管T2(驱动晶体管)和存储电容器Cst。例如，第一像素电路144_a可包括第二晶体管T2和存储电容器Cst，并且向第一子发射单元EMU1的发光元件LD供应与数据信号(例如，存储在存储电容器Cst中的数据信号)对应的驱动电流。同样，第二像素电路144_b可包括第二晶体管T2和存储电容器Cst，并且向第二子发射单元EMU2的发光元件LD供应与数据信号(例如，存储在存储电容器Cst中的数据信号)对应的驱动电流。这里，第二晶体管T2和存储电容器Cst与已经参考图6a描述的第二晶体管T2和存储电容器Cst基本上相同，并且因此将省略对其的详细说明。
如上所述，第一像素电路144_a和第二像素电路144_b可具有相同的电路结构，并且分别向相应的子发射单元的发光元件LD均匀地提供从公共电路145传输并且与存储在相关的存储电容器Cst中的数据信号对应的驱动电流。例如，与数据信号对应的驱动电流可传输到第一节点N1，并且此后在第一节点N1上将总驱动电流分配到第一像素电路144_a和第二像素电路144_b，使得所分配的驱动电流分别提供给第一子发射单元EMU1和第二子发射单元EMU2的发光元件LD。这里，流向第一子发射单元EMU1和第二子发射单元EMU2中的每个的发光元件LD的驱动电流可由第一像素电路144_a和第二像素电路144_b中的相应一个的第二晶体管T2控制，而与发光元件LD中的每个的特性无关。因此，可向第一子发射单元EMU1和第二子发射单元EMU2中的每个的发光元件LD提供均匀的驱动电流。
换句话说，由于驱动电流被独立地提供给第一子发射单元EMU1和第二子发射单元EMU2中的每个的发光元件LD，因此即使发光元件LD在特性上具有偏差(例如，电压降偏差)，也可向发光元件LD分别提供相同或相似的驱动电流，使得发光元件LD可大体均匀地发光。
如上所述，在第一子发射单元EMU1和第二子发射单元EMU2各自包括以串联/并联组合结构连接的发光元件LD形成像素PXL的发射单元EMU的情况下，可防止像素PXL具有缺陷，并且设置到像素PXL的发光元件LD可大体均匀地发光。
图8是示出图5中所示的像素中的一个像素的示意性平面图。图9是沿图8的线I-I'截取的剖视图。图10是沿图8的线II-II'截取的剖视图。图11是沿图8的线III-III'截取的剖视图。图12示出了图11中所示的第一堤部图案的另一实施方式，并且是与图8的线III-III'对应的剖视图。图13示出了图11中所示的显示元件层的另一实施方式，并且是与图8的线III-III'对应的剖视图。
图8中所示的像素可以是分别在图6a至图6e以及图7a至图7c中所示的像素中的任一个。例如，图8所示的像素可以是图7c中所示的像素。
为了说明，在图8中省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
尽管图8至图13简单地示出了像素PXL的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
此外，在本公开的实施方式的描述中，“组件设置和/或形成在相同层上”可以指组件通过相同工艺形成，以及“组件设置和/或形成在不同层上”可以指组件通过不同工艺形成。
参考图1a至图4b、图5、图7c、以及图8至图13，根据本公开的实施方式的显示装置可包括衬底SUB、线组件和至少一个像素PXL。
衬底SUB可包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶质玻璃衬底中的一种。
柔性衬底SUB可以是可包括有机聚合物材料的塑料衬底或膜衬底。例如，柔性衬底SUB可包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
然而，构成衬底SUB的材料可改变，并且包括例如纤维增强塑料(FRP)。
在制造显示装置的工艺期间，施加到衬底SUB的材料可具有对高处理温度的阻抗(热阻)。衬底SUB可包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，其中，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA。
在实施方式中，像素PXL可沿在第一方向DR1上延伸的多个像素行和与第一方向DR1相交的第二方向DR2延伸的多个像素列以矩阵形状和/或条纹形状布置在显示区域DA中，但是本公开不限于此。在实施方式中，像素PXL可以以各种布置方式在衬底SUB上设置在显示区域DA中。
其中设置有每个像素PXL的像素区域PXA可包括发射区域EMA和外围区域，其中，从发射区域EMA发射有光，且外围区域包围发射区域EMA的周边。这里，术语“外围区域”可包括光不从其发射的非发射区域。
在本公开的实施方式中，每个像素PXL可包括第一子像素SPXL1和第二子像素SPXL2。
第一子像素SPXL1可设置在第一子区域SPXA1中，以及第二子像素SPXL2可设置在第二子区域SPXA2中。第一子区域SPXA1可包括发射光的第一子发射区域SEMA1。第二子区域SPXA2可包括发射光的第二子发射区域SEMA2。第一子发射区域SEMA1和第二子发射区域SEMA2可形成每个像素PXL的发射区域EMA。在本公开的实施方式中，每个像素PXL的外围区域(或非发射区域)可包围第一子发射区域SEMA1和第二子发射区域SEMA2。
第一子像素SPXL1和第二子像素SPXL2可关于虚线VL双向对称，其中，虚线VL在第二方向DR2上延伸。
第一子像素SPXL1和第二子像素SPXL2中的每个可包括衬底SUB、像素电路层PCL和显示元件层DPL。例如，第一子像素SPXL1可包括衬底SUB、具有第一像素电路144_a的像素电路层PCL、以及包括发光元件LD的显示元件层DPL。第二子像素SPXL2可包括衬底SUB、具有第二像素电路144_b的像素电路层PCL、以及包括发光元件LD的显示元件层DPL。
在本公开的实施方式中，包括第一子像素SPXL1和第二子像素SPXL2的每个像素PXL可包括公共电路145。公共电路145可电连接到第一像素电路144_a和第二像素电路144_b中的每个。
第一子像素SPXL1和第二子像素SPXL2中的每个的像素电路层PCL可包括缓冲层BFL、包括至少一个晶体管T和连接到晶体管T的信号线(未示出)的像素电路、以及覆盖像素电路的钝化层PSV。
缓冲层BFL可防止杂质扩散到晶体管T中。尽管缓冲层BFL可设置成单层结构，但是缓冲层BFL可设置成具有至少两个或更多个层的多层结构。在缓冲层BFL具有多层结构的情况下，相应的层可由相同材料或不同材料形成。根据衬底SUB的材料或工艺条件，可省略缓冲层BFL。
包括在第一子像素SPXL1和第二子像素SPXL2中的每个中的晶体管T可包括驱动晶体管T(Tdr)，该驱动晶体管T(Tdr)控制要供应至发光元件LD的驱动电流的量。例如，第一子像素SPXL1可包括第一驱动晶体管T(Tdr1)，该第一驱动晶体管T(Tdr1)控制要供应至设置在第一子发射区域SEMA1中的发光元件LD的驱动电流的量。第二子像素SPXL2可包括第二驱动晶体管T(Tdr2)，该第二驱动晶体管T(Tdr2)控制要供应给设置在第二子发射区域SEMA2中的发光元件LD的驱动电流的量。在本公开的实施方式中，第一驱动晶体管T(Tdr1)可以是参考图7c描述的第一像素电路144_a的第二晶体管T2。第二驱动晶体管T(Tdr2)可以是参考图7c描述的第二像素电路144_b的第二晶体管T2。
第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个可包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极或漏电极，以及第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体图案SCL可设置和/或形成在缓冲层BFL上。晶体管半导体图案SCL可包括接触第一端子SE的第一接触区和接触第二端子DE的第二接触区。第一接触区与第二接触区之间的区域可以是沟道区。晶体管半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体面板。沟道区可以是作为未掺杂的半导体图案的本征半导体。第一接触区和第二接触区中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可设置和/或形成在晶体管半导体图案SCL上，其中，在栅电极GE与晶体管半导体图案SCL之间插置有栅极绝缘层GI。
第一端子SE和第二端子DE可通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔分别接触晶体管半导体图案SCL的第一接触区和第二接触区。
尽管在前述实施方式中已经描述了第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个的第一端子SE和第二端子DE是与晶体管半导体图案SCL电连接的独立电极，但是本公开不限于此。在实施方式中，第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个的第一端子SE可以是与相应的晶体管半导体图案SCL的沟道区相邻的第一接触区和第二接触区中的一个接触区。第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个的第二端子DE可以是与相应的晶体管半导体图案SCL的沟道区相邻的第一接触区和第二接触区中的另一接触区。在这种情况下，第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个的第二端子DE可通过桥接电极、接触电极等电连接到相应子像素的发光元件LD。例如，第一驱动晶体管T(Tdr1)的第二端子DE可通过桥接电极或接触电极电连接到第一子像素SPXL1的发光元件LD。此外，第二驱动晶体管T(Tdr2)的第二端子DE可通过桥接电极或接触电极电连接到第二子像素SPXL2的发光元件LD。
在本公开的实施方式中，包括在每个像素PXL中的公共电路145可包括开关晶体管T1，该开关晶体管T1连接到第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)中的每个，并且向其传输数据信号。以与第一驱动晶体管T(Tdr1)和第二驱动晶体管T(Tdr2)的方式相同的方式，包括在公共电路145中的开关晶体管T1也可包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。在以下实施方式中，术语“晶体管T”或“多个晶体管T”将用于任意指定第一驱动晶体管T(Tdr1)、第二驱动晶体管T(Tdr2)和开关晶体管T1中的至少一个晶体管，或者共同指定第一驱动晶体管T(Tdr1)、第二驱动晶体管T(Tdr2)和开关晶体管T1。
在本公开的实施方式中，包括在第一子像素SPXL1和第二子像素SPXL2中的每个的像素电路层PCL中的晶体管T可由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施方式中，晶体管T可由氧化物半导体薄膜晶体管形成。此外，已经示出了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。在实施方式中，晶体管T可以是具有底栅结构的薄膜晶体管。
钝化层PSV可设置和/或形成在晶体管T和信号线上并且覆盖晶体管T和信号线。钝化层PSV可以以有机绝缘层、无机绝缘层或包括设置在无机绝缘层上的有机绝缘层的结构的形式。无机绝缘层可包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和诸如AlOx的金属氧化物中的至少一种。有机绝缘层可包括允许光通过的有机绝缘材料。有机绝缘层可包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在下文中，将描述显示元件层DPL。
第一子像素SPXL1和第二子像素SPXL2中的每个的显示元件层DPL可包括第一堤部图案BNK1、第一电极EL1至第三电极EL3、接触电极CNE、第一中间电极CTE1和第二中间电极CTE2、以及发光元件LD。
第一堤部图案BNK1可以是支承组件，该支承组件支承第一电极EL1至第三电极EL3中的每个，以便改变第一电极EL1至第三电极ELT3中的每个的表面轮廓，使得从发光元件LD发射的光可更有效地在显示装置的图像显示方向上行进。
第一堤部图案BNK1可在第一子像素SPXL1和第二子像素SPXL2中的每个的发射区域中设置和/或形成在钝化层PSV与第一电极EL1至第三电极EL3之间。例如，每个第一堤部图案BNK1可设置和/或形成在钝化层PSV与第一电极EL1之间、钝化层PSV与第二电极EL2之间以及钝化层PSV与第三电极EL3之间。第一堤部图案BNK1可包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施方式中，第一堤部图案BNK1可包括具有单个层结构的有机绝缘层和/或具有单个层结构的无机绝缘层，但是本公开不限于此。在实施方式中，第一堤部图案BNK1可以设置成通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构的形式。
第一堤部图案BNK1可具有从钝化层PSV的一个表面向上宽度减小的梯形剖面，但是本公开不限于此。在实施方式中，如图12中所示，第一堤部图案BNK1可包括具有剖面的弯曲表面，该剖面具有半椭圆形状、半圆形形状等，该剖面从钝化层PSV的一个表面向上宽度减小。在剖视图中，第一堤部图案BNK1的形状不限于前述实施方式，并且在可提高从发光元件LD中的每个发射的光的效率的范围内可以以各种方式改变。彼此相邻的第一堤部图案BNK1可在钝化层PSV上设置在同一平面上，并且具有相同高度。
每个像素PXL可包括第二堤部图案BNK2，第二堤部图案BNK2包围第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的至少一侧。例如，包括在每个像素PXL中的第二堤部图案BNK2可包围第一子像素SPXL1的第一子发射区域SEMA1的至少一侧，并且包围第二子像素SPXL2的第二子发射区域SEMA2的至少一侧。
第二堤部图案BNK2可以是限定(或划分)每个像素PXL和与其相邻的像素PXL的相应发射区域EMA的结构，并且例如可以是像素限定层。第二堤部图案BNK2可包括至少一种光阻挡材料和/或反射材料，从而防止光(或射线)在每个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在实施方式中，反射材料层可形成在第二堤部图案BNK2上，以进一步提高从每个像素PXL发射的光的效率。尽管第二堤部图案BNK2可形成和/或设置在与第一堤部图案BNK1的层不同的层上，但是本公开不限于此。在实施方式中，第二堤部图案BNK2可形成和/或设置在与第一堤部图案BNK1的层相同的层上。在本公开的实施方式中，第二堤部图案BNK2可形成在与第一堤部图案BNK1的层不同的层上，并且设置在第一绝缘层INS1上。
包括在第一子像素SPXL1和第二子像素SPXL2的每个中的第一电极EL1、第二电极EL2和第三电极EL3可彼此间隔开。第二电极EL2可设置在第一电极EL1与第三电极EL3之间。在本公开的实施方式中，第一电极EL1和第二电极EL2可彼此间隔开预定距离。第二电极EL2和第三电极EL3可彼此间隔开预定距离。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中，第一电极EL1与第二电极EL2之间的距离可以与第二电极EL2与第三电极EL3之间的距离相同。因此，发光元件LD可在第一子发射区域SEMA1和第二子发射区域SEMA2中更规律地对准。然而，本公开不限于此。在实施方式中，第一电极EL1与第二电极EL2之间的距离可不同于第二电极EL2与第三电极EL3之间的距离。
在本公开的实施方式中，第一子像素SPXL1的第三电极EL3和第二子像素SPXL2的第一电极EL1可彼此相邻地设置并且彼此间隔开预定距离。第一子像素SPXL1的第三电极EL3与第二子像素SPXL2的第一电极EL1之间的距离可不同于第一子像素SPXL1和第二子像素SPXL2中的每个中的两个相邻电极之间的距离。例如，第一子像素SPXL1的第三电极EL3与第二子像素SPXL2的第一电极EL1之间的距离可小于第一子像素SPXL1的第一电极EL1与第二电极EL2之间的距离。
第一电极EL1、第二电极EL2和第三电极EL2中的每个可设置和/或形成在第一堤部图案BNK1上，并且具有与第一堤部图案BNK1的形状对应的表面轮廓。例如，第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括与第一堤部图案BNK1对应的突起以及与钝化层PSV对应的平面部分。第一电极EL1、第二电极EL2和第三电极EL3可由具有预定反射率的材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。
第一电极EL1、第二电极EL2和第三电极EL3中的每个可由具有预定反射率的导电材料制成。导电材料可包括不透明金属，该不透明金属具有在显示装置的图像显示方向上反射从发光元件LD发射的光的优点。不透明金属可包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。在实施方式中，第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括透明导电材料。透明导电材料可包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物(ITZO)的导电氧化物或诸如PEDOT的导电聚合物。在第一电极EL1、第二电极EL2和第三电极EL3中的每个都可包括透明导电材料的情况下，还可包括由不透明金属形成的用于在显示装置的图像显示方向上反射从发光元件LD发射的光的单独导电层。然而，第一电极EL1、第二电极EL2和第三电极EL3中的每个的材料不限于前述材料。
尽管第一电极EL1、第二电极EL2和第三电极EL3中的每个可以设置和/或形成为单层结构，但是本公开不限于此。在实施方式中，第一电极EL1、第二电极EL2和第三电极EL3中的每个可设置和/或形成为通过堆叠金属、合金、导电氧化物和导电聚合物中的至少两种材料而形成的多层结构。第一电极EL1、第二电极EL2和第三电极EL3中的每个可具有包括至少两个层的多层结构，以最小化在信号(或电压)被传输到发光元件LD中的每个的相对端部的情况下由信号延迟引起的失真。例如，第一电极EL1、第二电极EL2和第三电极EL3中的每个可由层以ITO/Ag/ITO的顺序堆叠的多层结构形成。
如上所述，由于第一电极EL1、第二电极EL2和第三电极EL3中的每个具有与设置在其下方的第一堤部图案BNK1的形状对应的表面轮廓，因此从发光元件LD中的每个发射的光可被第一电极EL1、第二电极EL2和第三电极EL3中的每个反射，并且在显示装置的图像显示方向上更可靠地行进。因此，可进一步提高从发光元件LD中的每个发射的光的效率。
第一堤部图案BNK1以及第一电极EL1、第二电极EL2和第三电极EL3各自都可用作在期望方向上引导从发光元件LD发射的光的反射组件，并且因此提高显示装置的光学效率。换句话说，第一堤部图案BNK1以及第一电极EL1、第二电极EL2和第三电极EL3各自都可用作使从发光元件LD发射的光能够在显示装置的图像显示方向上行进的反射组件，从而提高发光元件LD的光输出效率。
在本公开的实施方式中，包括在第一子像素SPXL1和第二子像素SPXL2中的每个中的第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括设置在同一列中的多个子电极。例如，第一电极EL1可包括在第二方向DR2上设置在同一列中并且彼此间隔开的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3。第二电极EL2可包括在第二方向DR2上设置在同一列中并且彼此间隔开的第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3。第三电极EL3可包括在第二方向DR2上设置在同一列中并且彼此间隔开的第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3。
第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1可在第一子像素SPXL1和第二子像素SPXL2中的每个的相应子发射区域中设置在同一行中，并且彼此间隔开。例如，第1-1子电极SEL1_1可与第2-1子电极SEL2_1间隔开预定距离。第2-1子电极SEL2_1可与第3-1子电极SEL3_1间隔开预定距离。
在本公开的实施方式中，第一子像素SPXL1的第1-1子电极SEL1_1和第3-1子电极SEL3_1可通过第一连接线CNL1彼此连接。例如，第一连接线CNL1可与第1-1子电极SEL1_1和第3-1子电极SEL3_1成一体，并且与第1-1子电极SEL1_1和第3-1子电极SEL3_1电连接和/或物理连接。因此，第一连接线CNL1可被认为是第1-1子电极SEL1_1的一个区域或第3-1子电极SEL3_1的一个区域。第1-1子电极SEL1_1、第一连接线CNL1和第3-1子电极SEL3_1可彼此成一体并且形成一个独立的导电图案。
第二子像素SPXL2的第1-1子电极SEL1_1和第3-1子电极SEL3_1可通过第三连接线CNL3彼此连接。第三连接线CNL3可与第1-1子电极SEL1_1和第3-1子电极SEL3_1成一体，并且与第1-1子电极SEL1_1和第3-1子电极SEL3_1电连接和/或物理连接。因此，第一连接线CNL1可被认为是第1-1子电极SEL1_1的一个区域或第3-1子电极SEL3_1的一个区域。第1-1子电极SEL1_1、第三连接线CNL3和第3-1子电极SEL3_1可彼此成一体并且形成一个独立的导电图案。
第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2可在第一子像素SPXL1和第二子像素SPXL2中的每个的相应子发射区域中设置在同一行中，并且彼此间隔开。例如，第1-2子电极SEL1_2可与第2-2子电极SEL2_2间隔开预定距离。第2-2子电极SEL2_2可与第3-2子电极SEL3_2间隔开预定距离。
第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3可在第一子像素SPXL1和第二子像素SPXL2中的每个的相应子发射区域中设置在同一行中，并且彼此间隔开。例如，第1-3子电极SEL1_3可与第2-3子电极SEL2_3间隔开预定距离。第2-3子电极SEL2_3可与第3-3子电极SEL3_3间隔开预定距离。
第一子像素SPXL1的第2-3子电极SEL2_3和第二子像素SPXL2的第2-3子电极SEL2_3可通过第二连接线CNL2彼此电连接和/或物理连接。第二连接线CNL2可与第一子像素SPXL1的第2-3子电极SEL2_3和第二子像素SPXL2的第2-3子电极SEL2_3一体地设置和/或形成，并且因此与第一子像素SPXL1和第二子像素SPXL2中的每个的第2-3子电极SEL2_3连接。由于第二连接线CNL2可与第一子像素SPXL1和第二子像素SPXL2中的每个的第2-3子电极SEL2_3一体地设置和/或形成，因此第二连接线CNL2可以是第一子像素SPXL1和第二子像素SPXL2中的每个的第2-3子电极SEL2_3的一个区域。换句话说，第二连接线CNL2可以是第一子像素SPXL1的第2-3子电极SEL2_3的一个区域或者第二子像素SPXL2的第2-3子电极SEL2_3的一个区域。
在本公开的实施方式中，第二连接线CNL2可共同设置到第一子像素SPXL1和第二子像素SPXL2，并且通过第二接触孔CH2连接到第二驱动电源VSS要施加到的驱动电压线(例如，图7c的第二电力线PL2)。第一连接线CNL1和第三连接线CNL3可仅设置在相应的子像素中。例如，第一连接线CNL1可仅设置在第一子像素SPXL1中。第三连接线CNL3可仅设置在第二子像素SPXL2中。
在本公开的实施方式中，第一子像素SPXL1和第二子像素SPXL2中的每个的在第二方向DR2上的子发射区域可包括在第二方向DR2上彼此划分开的第一区域A1至第三区域A3。此外，第一子像素SPXL1和第二子像素SPXL2中的每个的子发射区域可根据子电极的位置被划分成第一区域A1至第三区域A3。例如，第一子像素SPXL1的第一子发射区域SEMA1可被划分为第一区域A1、第二区域A2和第三区域A3，其中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1位于第一区域A1中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2位于第二区域A2中，第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3位于第三区域A3中。同样，第二子像素SPXL2的第二子发射区域SEMA2可被划分成第一区域A1、第二区域A2和第三区域A3，其中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1位于第一区域A1中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2位于第二区域A2中，第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3位于第三区域A3中。
在第一子像素SPXL1和第二子像素SPXL2中的每个的第一区域A1中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1连同在它们之间并联连接的多个发光元件LD可形成第一串联组SET1。在第一子像素SPXL1和第二子像素SPXL2中的每个的第二区域A2中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2连同在它们之间并联连接的多个发光元件LD可形成第二串联组SET2。在第一子像素SPXL1和第二子像素SPXL2中的每个的第三区域A3中，第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3连同在它们之间并联连接的多个发光元件LD可形成第三串联组SET3。
在第一子像素SPXL1和第二子像素SPXL2中的每个的子发射区域中，可设置第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3可形成相应子像素的子发射单元。例如，在第一子像素SPXL1的第一子发射区域SEMA1中，可设置第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3可形成第一子发射单元EMU1。在第二子像素SPXL2的第二子发射区域SEMA2中，可设置第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3可形成第二子发射单元EMU2。第一子发射单元EMU1和第二子发射单元EMU2可组合以形成每个像素PXL的发射单元EMU。
包括在第一子像素SPXL1和第二子像素SPXL2中的每个的第一串联组SET1中的第1-1子电极SEL1_1和第1-3子电极SEL1_3可与相应子像素的子发射单元的阳极电极对应。包括在第三串联组SET3中的第2-3子电极SEL2_3可与相应子像素的子发射单元的阴极电极对应。例如，第一子像素SPXL1的第1-1子电极SEL1_1和第1-3子电极SEL1_3可与第一子像素SPXL1的第一子发射单元EMU1的阳极电极对应。第一子像素SPXL1的第2-3子电极SEL2_3可与第一子发射单元EMU1的阴极电极对应。此外，第二子像素SPXL2的第1-1子电极SEL1_1和第1-3子电极SEL1_3可与第二子像素SPXL2的第二子发射单元EMU2的阳极电极对应。第二子像素SPXL2的第2-3子电极SEL2_3可与第二子发射单元EMU2的阴极电极对应。
在本公开的实施方式中，第一子像素SPXL1的第1-1子电极SEL1_1和第1-3子电极SEL1_3可通过第一接触孔CH1电连接到包括在第一子像素SPXL1的像素电路层PCL中的第一像素电路144_a。例如，第一子像素SPXL1的第1-1子电极SEL1_1和第1-3子电极SEL1_3可通过第一接触孔CH1电连接到第一驱动晶体管T(Tdr1)。
第二子像素SPXL2的第1-1子电极SEL1_1和第1-3子电极SEL1_3可通过第三接触孔CH3电连接到包括在第二子像素SPXL2的像素电路层PCL中的第二像素电路144_b。例如，第二子像素SPXL2的第1-1子电极SEL1_1和第1-3子电极SEL1_3可通过第三接触孔CH3电连接到第二驱动晶体管T(Tdr2)。
在前述实施方式中，发光元件LD中的每个可由这样的发光元件形成，该发光元件由具有无机晶体结构的材料制成并且具有例如范围从纳米级到微米级的超小型尺寸。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小型发光元件，或通过生长方法制造的超小型发光元件。发光元件LD的类型、尺寸、形状等可以以各种方式改变。尽管在每个像素PXL的发射区域EMA中可对准和/或设置至少两个至数十个发光元件LD，但是发光元件LD的数量不限于此。在实施方式中，在每个像素PXL1的发射区域EMA中对准和/或设置的发光元件LD的数量可以以各种方式改变。
尽管在图8中已经描述了相应的发光元件LD在水平方向上(例如，在第一方向DR1上)沿第二方向DR2布置(或对准)在相应串联组中的相邻的两个子电极之间的示例，但是本公开不限于此。在实施方式中，发光元件LD中的至少一个可在相应串联组中的两个相邻的子电极之间在第三方向DR3(例如，向第一方向DR1或第二方向DR2倾斜的方向)或竖直方向上布置和/或连接。此外，在实施方式中，还可设置有在每个串联组中、在两个相邻的子电极之间在相反方向上连接的至少一个反向发光元件LDr，或者在两个子电极之间还可设置在每个串联组中不连接到两个相邻的子电极的至少一个有缺陷的发光元件，例如，无效光源(未示出)。
发光元件LD可在溶液中扩散并且供应到每个像素PXL的发射区域EMA中。
在本公开的实施方式中，发光元件LD可通过喷墨印刷方法、狭缝涂布方法或其它各种方法供应到每个像素PXL的发射区域EMA。例如，发光元件LD可与挥发性溶剂混合，并且通过喷墨印刷方法或狭缝涂布方法供应到每个像素PXL的发射区域EMA。这里，如果向设置在每个像素PXL的发射区域EMA中的第一电极EL1、第二电极EL2和第三电极EL3供应相应的对准信号(或对准电压)，则在第一电极EL1、第二电极EL2和第三电极EL3中的两个相邻电极之间形成电场，使得发光元件LD可在两个相邻电极之间对准。在发光元件LD对准之后，可通过挥发方法或其它方法去除溶剂。这样，发光元件LD可设置在第一电极EL1、第二电极EL2和第三电极EL3之间。
在发光元件LD在每个像素PXL的发射区域EMA中对准之前，第一电极EL1和第三电极EL3可电连接和/或物理连接。例如，第一电极EL1和第三电极EL3可一体地设置和/或形成，并且因此彼此电连接和/或物理连接。在第一电极EL1和第三电极EL3一体地设置和/或形成的情况下，第三电极EL3可以是第一电极EL1的一个区域。
在发光元件LD在每个像素PXL的发射区域EMA中对准之后，第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括设置在同一列中并且彼此间隔开的多个子电极。例如，通过在发光元件LD对准之后去除或断开连接第一电极EL1的一部分，第一电极EL1可包括设置在同一列中并且彼此间隔开的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3。通过在发光元件LD对准之后去除或断开连接第二电极EL2的一部分，第二电极EL2可包括设置在同一列中并且彼此间隔开的第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3。同样，通过在发光元件LD对准之后去除或断开连接第三电极EL3的一部分，第三电极EL3可包括设置在同一列中并且彼此间隔开的第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3。
在本公开的实施方式中，在发光元件LD在每个像素PXL的发射区域EMA中对准之前，第一连接线CNL1和第三连接线CNL3可保持彼此电连接和/或物理连接，并且然后在发光元件LD对准之后彼此电分离和/或物理分离。在发光元件LD在每个像素PXL的发射区域EMA中对准之后，第一连接线CNL1和第三连接线CNL3可彼此分离，使得像素PXL可设置成包括第一子像素SPXL1和第二子像素SPXL2的形式。这里，其中设置有每个像素PXL的像素区域PXA可包括其中设置有第一子像素SPXL1的第一子区域SPXA1、以及其中设置有第二子像素SPXL2的第二子区域SPXA2。
如上所述，在发光元件LD在每个像素PXL的发射区域EMA中对准的情况下，第一电极EL1、第二电极EL2和第三电极EL3可用作对准电极(或对准线)，对准电极(或对准线)用于发光元件LD的对准。例如，第一电极EL1和第三电极EL3可以是相同的第一对准信号(或相同的第一对准电压)要施加到的第一对准电极。第二电极EL2可以是第二对准信号(或第二对准电压)要施加到的第二对准电极。第一对准信号和第二对准信号可具有不同的电压电平。如果第一电极EL1、第二电极EL2和第三电极EL3供应有相应的对准信号，则可在第一电极EL1与第二电极EL2之间以及第二电极EL2与第三电极EL3之间形成各自的电场。发光元件LD可通过形成在第一电极EL1至第三电极EL3之间的电场而在像素PXL的发射区域EMA中对准。
在发光元件LD在像素PXL的发射区域EMA中对准之后，通过去除第一电极EL1至第三电极EL3中的每个的一部分，第一电极EL1至第三电极EL3中的每个可设置成包括设置在同一列中并且彼此间隔开的三个子电极的形式。子电极可用作用于驱动发光元件LD的驱动电极。
尽管在前述实施方式中已经描述了第一电极EL1至第三电极EL3中的每个通过在发光元件LD的对准之后去除第一电极EL1至第三电极EL3中的每个的一部分而设置成包括设置在同一列中并且彼此间隔开的三个子电极的形式的示例，但是本公开不限于此。在实施方式中，第一电极EL1至第三电极EL3中的每个通过在发光元件LD的对准之后去除第一电极EL1至第三电极EL3中的每个的一部分，而设置成包括设置在同一列中并且彼此间隔开的两个子电极或者包括设置在同一列中并且彼此间隔开的四个子电极的形式。在第一电极EL1至第三电极EL3中的每个可包括设置在同一列中并且彼此间隔开的两个子电极的情况下，第一子像素SPXL1和第二子像素SPXL2中的每个的子发射区域可根据两个子电极的相应位置被划分成两个区域。在第一电极EL1至第三电极EL3中的每个可包括设置在同一列中并且彼此间隔开的四个子电极的情况下，第一子像素SPXL1和第二子像素SPXL2中的每个的子发射区域可根据四个子电极的相应位置被划分成四个区域。
在本公开的实施方式中，在每个像素PXL的发射区域EMA中对准发光元件LD的步骤中，可通过控制分别施加到第一电极EL1、第二电极EL2和第三电极EL3的对准信号(或对准电压)或通过形成磁场来控制要供应到发射区域EMA的发光元件LD相对偏置和对准。例如，在发光元件LD的对准步骤中，当调整对准信号的波形或者在发射区域EMA中形成磁场时，可将在正向方向上定向的发光元件LD的数量控制为大于在与其相反的方向上定向的反向发光元件LDr的数量，其中，发光元件LD在正向方向上定向成使得发光元件LD的相对端部EP1和EP2中的一个端部朝向第一对准电极定向并且其另一端部朝向第二对准电极定向。
发光元件LD中的每个可包括通过蚀刻方法制造的发光元件、或通过生长方法制造的核-壳发光元件。在发光元件LD中的每个是通过蚀刻方法制造的发光元件的情况下，每个发光元件LD可包括通过在每个发光元件LD的纵向方向L上依次堆叠第一半导体层11、有源层12、第二半导体层13和附加电极15而形成的发射叠层(或堆叠图案)。在发光元件LD中的每个是具有核-壳结构并通过生长方法制造的发光元件的情况下，每个发光元件LD可包括发射图案10，该发射图案10具有设置在发光元件LD的中心部分中的第一半导体层11、包围第一半导体层11的至少一侧的有源层12、包围有源层12的至少一侧的第二半导体层13、以及包围第二半导体层13的至少一侧的附加电极15。
发光元件LD中的每个可包括第一端部EP1和第二端部EP2，其中，第一端部EP1在第一方向DR1上电连接到彼此相邻的两个子电极中的一个子电极，以及第二端部EP2电连接到两个子电极中的另一子电极。在本公开的实施方式中，每个发光元件LD的第一端部EP1可以是包括p型半导体层的第二半导体层13，并且每个发光元件LD的第二端部EP2可以是包括n型半导体层的第一半导体层11。换句话说，在像素PXL的发射区域EMA中，每个发光元件LD可在第一方向DR1上彼此相邻的两个子电极之间在正向方向上连接。如上所述，在两个相邻子电极之间在正向方向上连接的发光元件LD可形成第一串联组SET1至第三串联组SET3中的每个的有效光源。
发光元件LD中的每个的第一端部EP1可直接连接到在第一方向DR1上彼此相邻的两个子电极中的一个子电极，或者可通过接触电极CNE连接到该一个子电极。此外，发光元件LD中的每个的第二端部EP2可直接连接到两个相邻子电极中的另一子电极，或者可通过接触电极CNE连接到该另一子电极。
发光元件LD可在每个像素PXL的发射区域EMA中设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可形成和/或设置在发光元件LD中的每个之下，其中，发光元件LD在形成每个像素PXL的发射区域EMA中的每个串联组的子电极中的两个相邻子电极之间对准(或布置)。第一绝缘层INS1可填装到发光元件LD中的每个与钝化层PSV之间的空间中，以稳定地支承发光元件LD并且防止发光元件LD从钝化层PSV移除。
此外，在每个像素PXL的发射区域EMA中，第一绝缘层INS1可暴露形成每个串联组的子电极中的每个的一个区域，并且覆盖除了该一个区域之外的其它区域。这里，接触电极CNE可设置和/或形成在暴露的子电极中的每个的一个区域中，使得子电极中的每个和接触电极CNE可彼此电连接和/或物理连接。
第一绝缘层INS1可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管在本公开的实施方式中，第一绝缘层INS1可由在保护发光元件LD免受第一子像素PXL1和第二子像素PXL2中的每个的像素电路层PCL的影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可由在发光元件LD的支承表面的平面化方面具有优势的有机绝缘层形成。
第二绝缘层INS2可设置和/或形成在发光元件LD上。第二绝缘层INS2可设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的相对端部EP1和EP2暴露于外部。第二绝缘层INS2可以以独立的图案形成在每个像素PXL的发射区域EMA中，但是本公开不限于此。
第二绝缘层INS2可具有单层结构或多层结构，并且包括无机绝缘层或有机绝缘层，其中，无机绝缘层包括至少一种无机材料，有机绝缘层包括至少一种有机材料。第二绝缘层INS2可固定在每个像素PXL的发射区域EMA中对准的发光元件LD中的每个。在本公开的实施方式中，第二绝缘层INS2可包括在保护发光元件LD中的每个的有源层12免受外部氧气、水等的影响方面具有优势的无机绝缘层。然而，本公开不限于此。第二绝缘层INS2可根据发光元件LD应用到的显示装置的设计条件而由包括有机材料的有机绝缘层形成。
在本公开的实施方式中，在已经完成发光元件LD在每个像素PXL的发射区域EMA中的对准之后，在发光元件LD上形成第二绝缘层INS2，从而可防止发光元件LD从对准位置移除。如图13中所示，在第二绝缘层INS2的形成之前，在第一绝缘层INS1与发光元件LD之间存在间隙(或空间)的情况下，该间隙可在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充。因此，可更稳定地支承发光元件LD。所以，第二绝缘层INS2可由在用第二绝缘层INS2填充第一绝缘层INS1与发光元件LD之间的间隙方面具有优势的有机绝缘层形成。
在本公开的实施方式中，第二绝缘层INS2可形成在发光元件LD中的每个上，从而可防止发光元件LD中的每个的有源层12接触外部导电材料。第二绝缘层INS2可仅覆盖发光元件LD中的每个的表面的一部分，使得发光元件LD中的每个的相对端部EP1和EP2可暴露于外部。
第一子像素SPXL1和第二子像素SPXL2中的每个的发光元件LD可包括至少一个第一发光元件LD1、至少一个第二发光元件LD2和至少一个第三发光元件LD3，其中，至少一个第一发光元件LD1包括在第一串联组SET1中，至少一个第二发光元件LD2包括在第二串联组SET2中，以及至少一个第三发光元件LD3包括在第三串联组SET3中。
第一发光元件LD1可包括在第1-1子电极SEL1_1与第2-1子电极SEL2_1之间在正向方向上连接的第1-1发光元件LD1_1、以及在第3-1子电极SEL3_1与第2-1子电极SEL2_1之间在正向方向上连接的第1-2发光元件LD1_2。
第二发光元件LD2可包括在第1-2子电极SEL1_2与第2-2子电极SEL2_2之间在正向方向上连接的第2-1发光元件LD2_1、以及在第3-2子电极SEL3_2与第2-2子电极SEL2_2之间在正向方向上连接的第2-2发光元件LD2_2。
第三发光元件LD3可包括在第1-3子电极SEL1_3与第2-3子电极SEL2_3之间在正向方向上连接的第3-1发光元件LD3_1、以及在第3-3子电极SEL3_3与第2-3子电极SEL2_3之间在正向方向上连接的第3-2发光元件LD3_2。
在实施方式中，在第一子像素SPXL1和第二子像素SPXL2中的每个的子发射区域中对准(或布置)的发光元件LD可包括至少一个反向发光元件LDr，该反向发光元件LDr在与正向方向相反的方向(例如，反向方向)上连接在两个相邻子电极之间。
接触电极CNE可分别设置在第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3、第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3、以及第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3上。
接触电极CNE可由各种透明导电材料形成。例如，每个接触电极CNE可包括例如ITO、IZO和ITZO的各种导电材料中的至少一种，并且可以是基本上透明的或半透明的，以满足预定的透射率。然而，接触电极CNE的材料不限于前述实施方式的那些材料。在一些实施方式中，接触电极CNE可由各种不透明导电材料形成。
在本公开的实施方式中，接触电极CNE可包括第一接触电极CNE1至第九接触电极CNE9。
第一接触电极CNE1可设置在第1-1子电极SEL1_1上，并将第1-1子电极SEL1_1与第1-1发光元件LD1_1中的每个的相对端部EP1和EP2中的一个端部连接。在平面图中，第一接触电极CNE1可与第1-1发光元件LD1_1和第1-1子电极SEL1_1中的每个的一个端部重叠。
第二接触电极CNE2可设置在第2-1子电极SEL2_1上，并且将第2-1子电极SEL2_1的一侧与第1-1发光元件LD1_1中的每个的相对端部EP1和EP2中的另一端部连接。此外，第二接触电极CNE2可将第2-1子电极SEL2_1的另一侧与第1-2发光元件LD1_1中的每个的相对端部EP1和EP2中的一个端部连接。在平面图中，第二接触电极CNE2可与第1-1发光元件LD1_1中的每个的另一端部重叠，与第2-1子电极SEL2_1重叠，以及与第1-2发光元件LD1_2中的每个的一个端部重叠。
第三接触电极CNE3可设置在第3-1子电极SEL3_1上，并且将第3-1子电极SEL3_1与第1-2发光元件LD1_2中的每个的相对端部EP1和EP2中的另一端部连接。在平面图中，第三接触电极CNE3可与第1-2发光元件LD1_2中的每个的另一端部和第3-1子电极SEL3_1重叠。
第一接触电极CNE1、第二接触电极CNE2和第三接触电极CNE3可设置在第一区域A1中，第一子像素SPXL1和第二子像素SPXL2中的每个的第一串联组SET1位于第一区域A1中。
第四接触电极CNE4可设置在第1-2子电极SEL1_2上，并且将第1-2子电极SEL1_2与第2-1发光元件LD2_1中的每个的相对端部EP1和EP2中的一个端部连接。在平面图中，第四接触电极CNE4可与每个第2-1发光元件LD2_1的一个端部和第1-2子电极SEL1_2重叠。
第五接触电极CNE5可设置在第2-2子电极SEL2_2上，并且将第2-2子电极SEL2_2的一侧与每个第2-1发光元件LD2_1的相对端部EP1和EP2中的另一端部连接。此外，第五接触电极CNE5可将第2-2子电极SEL2_2的另一侧与每个第2-2发光元件LD2_2的相对端部EP1和EP2中的一个端部连接。在平面图中，第五接触电极CNE5可与第2-1发光元件LD2_1中的每个的另一端部、第2-2子电极SEL2_2、和每个第2-2发光元件LD2_2的一个端部重叠。
第六接触电极CNE6可设置在第3-2子电极SEL3_2上，并且将第3-2子电极SEL3_2与每个第2-2发光元件LD2_2的相对端部EP1和EP2中的另一端部连接。在平面图中，第六接触电极CNE6可与每个第2-2发光元件LD2_2的另一端部和第3-2子电极SEL3_2重叠。
第四接触电极CNE4、第五接触电极CNE5和第六接触电极CNE6可设置在第二区域A2中，第一子像素SPXL1和第二子像素SPXL2中的每个的第二串联组SET2位于第二区域A2中。
设置在第一串联组SET1中的第二接触电极CNE2可通过第一中间电极CTE1与设置在第二串联组SET2中的第四接触电极CNE4和第六接触电极CNE6电连接和/或物理连接。
在平面图中，第一子像素SPXL1和第二子像素SPXL2中的每个的第一中间电极CTE1可位于第一串联组SET1所位于的第一区域A1与第二串联组SET2所位于的第二区域A2之间的边界中。第一中间电极CTE1可包括将第二接触电极CNE2与第四接触电极CNE4连接的第1-1中间电极CTE1_1、以及将第二接触电极CNE2与第六接触电极CNE6连接的第1-2中间电极CTE1_2。
第1-1中间电极CTE1_1可在第一区域A1与第二区域A2之间的区域中在倾斜于第一方向DR1或第二方向DR2的方向(例如，第三方向DR3)上延伸，并且将第一区域A1的第二接触电极CNE2与第二区域A2的第四接触电极CNE4电连接和/或物理连接。因此，第1-1中间电极CTE1_1可用作将第一区域A1的第二接触电极CNE2与第二区域A2的第四接触电极CNE4连接的连接电极(或桥接电极)。
此外，第1-2中间电极CTE1_2可在第一区域A1与第二区域A2之间的区域中在第三方向DR3上延伸，并且将第一区域A1的第二接触电极CNE2与第二区域A2的第六接触电极CNE6电连接和/或物理连接。因此，第1-2中间电极CTE1_2可用作将第一区域A1的第二接触电极CNE2与第二区域A2的第六接触电极CNE6连接的连接电极(或桥接电极)。
第一中间电极CTE1可在子电极中的每个上设置在与接触电极CNE的层相同的层上，并且包括与接触电极CNE的材料相同的材料，并且通过与接触电极CNE的工艺相同的工艺形成。
在本公开的实施方式中，第1-1中间电极CTE1_1可与第二接触电极CNE2和/或第四接触电极CNE4一体地形成。在第1-1中间电极CTE1_1与第二接触电极CNE2和/或第四接触电极CNE4一体形成的情况下，第1-1中间电极CTE1_1可被认为是第二接触电极CNE2的一个区域和/或第四接触电极CNE4的一个区域。第1-2中间电极CTE1_2可与第二接触电极CNE2和/或第六接触电极CNE6一体地形成。在第1-2中间电极CTE1_2与第二接触电极CNE2和/或第六接触电极CNE6一体形成的情况下，第1-2中间电极CTE1_2可被认为是第二接触电极CNE2的一个区域和/或第六接触电极CNE6的一个区域。第1-2中间电极CTE1_2可与第1-1中间电极CTE1_1一体地形成。
如上所述，第一中间电极CTE1、第二接触电极CNE2、第四接触电极CNE4和第六接触电极CNE6可一体地形成，并且因此彼此电连接和/或物理连接。所以，第一子像素SPXL1和第二子像素SPXL2中的每个的第一串联组SET1和第二串联组SET2可彼此电连接和/或物理连接。
第七接触电极CNE7可设置在第1-3子电极SEL1_3上，并且将第1-3子电极SEL1_3与每个第3-1发光元件LD3_1的相对端部EP1和EP2中的一个端部连接。在平面图中，第七接触电极CNE7可与每个第3-1发光元件LD3_1的一个端部和第1-3子电极SEL1_3重叠。
第八接触电极CNE8可设置在第2-3子电极SEL2_3上，并且将第2-3子电极SEL2_3的一侧与每个第3-1发光元件LD3_1的相对端部EP1和EP2中的另一端部连接。此外，第八接触电极CNE8可将第2-3子电极SEL2_3的另一侧与每个第3-2发光元件LD3_2的相对端部EP1和EP2中的一个端部连接。在平面图中，第八接触电极CNE8可与每个第3-1发光元件LD3_1的另一端部、每个第3-2发光元件LD3_2的一个端部、以及第2-3子电极SEL2_3重叠。
第九接触电极CNE9可设置在第3-3子电极SEL3_3上，并且将第3-3子电极SEL3_3的一侧与每个第3-2发光元件LD3_2的相对端部EP1和EP2中的另一端部连接。在平面图中，第九接触电极CNE9可与每个第3-2发光元件LD3_2的另一端部和第3-3子电极SEL3_3重叠。
第七接触电极CNE7、第八接触电极CNE8和第九接触电极CNE9可设置在第三区域A3中，第一子像素SPXL1和第二子像素SPXL2中的每个的第三串联组SET3位于第三区域A3中。
设置在第二串联组SET2中的第五接触电极CNE5可通过第二中间电极CTE2与设置在第三串联组SET3中的第七接触电极CNE7和第九接触电极CNE9电连接和/或物理连接。
第二中间电极CTE2可在子电极中的每个上设置在与接触电极CNE的层相同的层上，并且包括与接触电极CNE的材料相同的材料，并且通过与接触电极CNE的工艺相同的工艺形成。
第一子像素SPXL1和第二子像素SPXL2中的每个的第二中间电极CTE2可位于第二串联组SET2所位于的第二区域A2与第三串联组SET3所位于的第三区域A3之间的边界区域中。第二中间电极CTE2可包括将第五接触电极CNE5与第七接触电极CNE7连接的第2-1中间电极CTE2_1、以及将第五接触电极CNE5与第九接触电极CNE9连接的第2-2中间电极CTE2_2。
第2-1中间电极CTE1_2可在第二区域A2与第三区域A3之间的区域中在与第三方向DR3垂直的方向上延伸，并且将第二区域A2的第五接触电极CNE5与第三区域A3的第七接触电极CNE7电连接和/或物理连接。因此，第2-1中间电极CTE2_1可用作将第二区域A2的第五接触电极CNE5与第三区域A3的第七接触电极CNE7连接的连接电极(或桥接电极)。
第2-2中间电极CTE2_2可在第二区域A2与第三区域A3之间的区域中在第三方向DR3上延伸，并且将第二区域A2的第五接触电极CNE5与第三区域A3的第九接触电极CNE9电连接和/或物理连接。因此，第2-2中间电极CTE2_2可用作将第二区域A2的第五接触电极CNE5与第三区域A3的第九接触电极CNE9连接的连接电极(或桥接电极)。
第2-1中间电极CTE2_1可与第五接触电极CNE5和/或第七接触电极CNE7一体形成。在第2-1中间电极CTE2_1与第五接触电极CNE5和/或第七接触电极CNE7一体形成的情况下，第2-1中间电极CTE2_1可被认为是第五接触电极CNE5的一个区域和/或第七接触电极CNE7的一个区域。第2-2中间电极CTE2_2可与第五接触电极CNE5和/或第九接触电极CNE9一体形成。在第2-2中间电极CTE2_2与第五接触电极CNE5和/或第九接触电极CNE9一体形成的情况下，第2-2中间电极CTE2_2可被认为是第五接触电极CNE5的一个区域和/或第九接触电极CNE9的一个区域。
如上所述，第二中间电极CTE2、第五接触电极CNE5、第七接触电极CNE7和第九接触电极CNE9可一体形成，并且因此彼此电连接和/或物理连接。所以，第一子像素SPXL1和第二子像素SPXL2中的每个的第二串联组SET2和第三串联组SET3可彼此电连接和/或物理连接。
在本公开的实施方式中，在形成第一串联组SET1的第二接触电极CNE2以及第二串联组SET2的第四接触电极CNE4和第六接触电极CNE6的步骤中，可同时形成将第一串联组SET1的第一发光元件LD1与第二串联组SET2的第二发光元件LD2串联连接的第一中间电极CTE1。此外，在形成第二串联组SET2的第五接触电极CNE5以及第三串联组SET3的第七接触电极CNE7和第九接触电极CNE9的步骤中，可同时形成将第二串联组SET2的第二发光元件LD2与第三串联组SET3的第三发光元件LD3串联连接的第二中间电极CTE2。因此，可便于制造包括第一子像素SPXL1和第二子像素SPXL2的每个像素PXL以及包括该像素PXL的显示装置的工艺，从而可提高产品产率。
第一接触电极CNE1至第九接触电极CNE9中的每个可具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此，并且例如，可改变成各种形状，只要其可以可靠地将设置在其之下的一个子电极与发光元件LD中的每个的相对端部EP1和EP2中的一个电连接和/或物理连接。
第三绝缘层INS3(ENC)可设置和/或形成在第一接触电极CNE1至第九接触电极CNE9上。第三绝缘层INS3(ENC)可以是覆盖设置在每个像素PXL中的像素电路层PCL和显示元件层DPL的封装层。第三绝缘层INS3(ENC)可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3(ENC)可具有通过交替堆叠至少一个无机层和至少一个有机层形成的结构。
根据前述实施方式，每个像素PXL的发射区域EMA可在第一方向DR1上划分为第一子发射区域SEMA1和第二子发射区域SEMA2。包括设置有驱动晶体管的像素电路的像素电路层PCL和包括发光元件LD的显示元件层DPL可形成在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中。此外，第一子发射区域SEMA1和第二子发射区域SEMA2中的每个在第二方向DR2上划分成第一区域A1、第二区域A2和第三区域A3。在第一区域A1、第二区域A2和第三区域A3中的每个中，可设置有在子电极之间彼此并联连接的至少两个子电极和发光元件LD。此外，设置(或提供)在第一区域A1、第二区域A2和第三区域A3之间的边界中的第一中间电极CTE1和/或第二中间电极CTE2可将两个相继的区域中的前一区域的一个接触电极CNE与后一区域的至少一个接触电极CNE连接。这样，提供(或供应)到第一子发射区域SEMA1和第二子发射区域SEMA2的发光元件LD可以以串联/并联组合结构连接，并且因此形成第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的子发射单元。第一子发射区域SEMA1的第一子发射单元EMU1和第二子发射区域SEMA1的第二子发射单元EMU2可组合以形成一个像素PXL的发射单元EMU。
根据前述实施方式，可设置有各自具有串联/并联组合结构的第一子发射单元EMU1和第二子发射单元EMU2，从而可以可靠地驱动第一子像素SPXL1和第二子像素SPXL2中的每个，并且可减小要供应给显示装置的面板的驱动电流。因此，可改善功耗效率。此外，可通过包括在第一像素电路144_a中的第一驱动晶体管T(Tdr1)向第一子像素SPXL1的发光元件LD供应驱动电流，并且可通过包括在第二像素电路144_b中的第二驱动晶体管T(Tdr2)向第二子像素SPXL2的发光元件LD供应驱动电流。因此，驱动电流可分别独立地供应给第一子发射单元EMU1和第二子发射单元EMU2的发光元件LD。所以，可将彼此相等或相似的驱动电流分别供应给第一子发射单元EMU1和第二子发射单元EMU2的发光元件LD，使得发光元件LD可大体均匀地发射光。结果，第一子发射单元EMU1和第二子发射单元EMU2可组合以形成每个像素PXL的发射单元EMU，使得设置在显示装置的显示区域DA中的多个像素PXL可形成均匀的光输出分布。
图14是示出根据本公开的实施方式的流过像素的驱动电流的平面图，并且例如，示出了流过图8的像素的驱动电流的流动。详细地，在图14中，在像素PXL响应于具有预定灰度级的数据信号而被驱动以发射光的情况下，流过图8的像素PXL的驱动电流的流动由虚线箭头表示。
参考图1c至图5、图7c、以及图8至图14，如果驱动电流通过包括在每个像素PXL中的第一子像素SPXL1和第二子像素SPXL2中的每个的驱动晶体管而经由第一子像素SPXL1和第二子像素SPXL2从第一电力线PL1流到第二电力线PL2，则驱动电流可通过第一接触孔CH1和第三接触孔CH3行进到相应的子发射单元中。例如，驱动电流可通过第一接触孔CH1供应至第一子像素SPXL1的第一子发射单元EMU1的第1-1子电极SEL1_1和第3-1子电极SEL3_1，并且通过第三接触孔CH3供应至第二子像素SPXL2的第二子发射单元EMU2的第1-1子电极SEL1_1和第3-1子电极SEL3_1。
供应至第一子发射单元EMU1和第二子发射单元EMU2中的每个的第1-1子电极SEL1_1和第3-1子电极SEL3_1的驱动电流可经由第一串联组SET1的第1-1发光元件LD1_1和第1-2发光元件LD1_2流到第2-1子电极SEL2_1。因此，第1-1发光元件LD1_1和第1-2发光元件LD1_2中的每个可以以与相关分布电流对应的亮度发射光。
流过第一子发射单元EMU1和第二子发射单元EMU2中的每个的第一串联组SET1的第2-1子电极SEL2_1的驱动电流可通过第一中间电极CTE1行进到第二串联组SET2的第1-2子电极SEL1_2和第3-2子电极SEL3_2。驱动电流经由在第1-2子电极SEL1_2与第2-2子电极SEL2_2之间在正向方向上连接的第2-1发光元件LD2_1以及在第3-2子电极SEL3_2与第2-2子电极SEL2_2之间在正向方向上连接的第2-2发光元件LD2_2流动到第二串联组SET2的第2-2子电极SEL2_2。因此，第2-1发光元件LD2_1和第2-2发光元件LD2_2中的每个可以以与相关分布电流对应的亮度发射光。
流过第一子发射单元EMU1和第二子发射单元EMU2中的每个的第二串联组SET2的第2-2子电极SEL2_2的驱动电流可通过第二中间电极CTE2行进到第三串联组SET3的第1-3子电极SEL1_3和第3-3子电极SEL3_3。驱动电流经由在第3-1子电极SEL1_3与第2-3子电极SEL2_3之间在正向方向上连接的第3-1发光元件LD3_1以及在第3-3子电极SEL3_1与第2-3子电极SEL2_3之间在正向方向上连接的第3-2发光元件LD3_2流动到第三串联组SET3的第2-3子电极SEL2_3。因此，第3-1发光元件LD3_1和第3-2发光元件LD3_2中的每个可以以与相关分布电流对应的亮度发射光。
流过第一子发射单元EMU1和第二子发射单元EMU2中的每个的第三串联组SET3的第2-3子电极SEL2_3的驱动电流可经由第二接触孔CH2和第二连接线CNL2行进到驱动电压线(例如，第二电力线PL2)。这样，包括第一子像素SPXL1和第二子像素SPXL2的每个像素PXL的驱动电流可依次流经第一串联组SET1的第一发光元件LD1、第二串联组SET2的第二发光元件LD2、以及第三串联组SET3的第三发光元件LD3。所以，每个像素PXL可发射具有与在每个帧周期期间供应的数据信号对应的亮度的光。此外，由于相同或相似的驱动电流被分别供应至包括在第一子发射单元EMU1中的发光元件LD和包括在第二子像素SPXL2的第二子发射单元EMU2中的发光元件LD，因此每个像素PXL可具有与相邻像素PXL的光输出分布相似或相同的光输出分布。
图15a至图15f是依次示出制造图8中所示像素的方法的示意性平面图。图16a至图16f是依次示出制造图10中所示的像素的方法的剖视图。
在下文中，将参考图15a至图15f以及图16a至16h描述根据本公开的实施方式的制造图8和图10中所示的像素的方法。
参考图1a至图5、图7c、图8至图10、图15a和图16a，像素PXL的像素电路层PCL形成在衬底SUB上。像素PXL可包括发射区域EMA和在发射区域EMA周围设置的外围区域。
像素电路层PCL可包括各自包括至少一个晶体管T的第一像素电路144_a和第二像素电路144_b、连接到第一像素电路144_a和第二像素电路144_b中的每个的信号线、以及钝化层PSV。这里，信号线可包括第二驱动电源VSS要施加到的第二电力线PL2。
钝化层PSV可包括暴露晶体管T(例如，包括在第一像素电路144_a中的第一驱动晶体管T(Tdr1))的第一接触孔CH1、暴露第二电力线PL2的第二接触孔CH2、以及暴露包括在第二像素电路144_b中的第二驱动晶体管T(Tdr2)的第三接触孔CH3。
随后，将第一堤部图案BNK1形成在钝化层PSV上。每个第一堤部图案BNK1可在钝化层PSV上与相邻的第一堤部图案BNK1间隔开预定距离。在平面图中，第一堤部图案BNK1可具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。第一堤部图案BNK1可包括由无机材料形成的无机绝缘层，或由有机材料形成的有机绝缘层。
参考图1a至图5、图7c、图8至图10、图15b、图16a和图16b，第一导线CL1至第六导线CL6、桥接图案BRP和包括具有高反射率的导电材料(或物质)的第二连接线CNL2形成在包括第一堤部图案BNK1的钝化层PSV上。
第一导线CL1至第六导线CL6中的每个可在像素PXL的发射区域EMA中形成在相应的第一堤部图案BNK1上，并且与相邻的导线间隔开。这里，第三导线CL3与第四导线CL4之间的距离可小于两个其它相邻导线之间的距离。相应地，考虑到包括在每个像素PXL的发射区域EMA中的组件的集成的程度，在后续工艺期间，输入到发射区域EMA的发光元件LD可仅在期望的区域中对准。然而，本公开不限于此。在实施方式中，第三导线CL3与第四导线CL4之间的距离可与两个其它相邻导线之间的距离相同。
在本公开的实施方式中，第一导线CL1可通过第一接触孔CH1连接到第一像素电路144a的第一驱动晶体管T(Tdr1)。第六导线CL6可通过第三接触孔CH3连接到第二像素电路144_b的第二驱动晶体管T(Tdr2)。
桥接图案BRP可在第一方向DR1上延伸，并且与第一导线CL1至第六导线CL6中的第一导线CL1、第三导线CL3、第四导线CL4和第六导线CL6连接。在本公开的实施方式中，桥接图案BRP、第一导线CL1、第三导线CL3、第四导线CL4和第六导线CL6可一体形成，并且彼此电连接和/或物理连接。在本公开的实施方式中，桥接图案BRP可共同设置在每个像素PXL和与该像素PXL相邻的像素PXL之间。在第一方向DR1上设置在同一行中的像素PXL可共同连接到桥接图案BRP。
第二连接线CNL2可在第一方向DR1上延伸并连接到第一导线CL1至第六导线CL6中的第二导线CL2和第五导线CL5。在本公开的实施方式中，第二连接线CNL2、第二导线CL2和第五导线CL5可一体形成并且彼此电连接和/或物理连接。第二连接线CNL2可通过第二接触孔CH2电连接到第二电力线PL2。在本公开的实施方式中，第二连接线CNL2可共同设置在每个像素PXL和与该像素PXL相邻的像素PXL之间。在第一方向DR1上设置在同一行中的像素PXL可共同连接到第二连接线CNL2。
在平面图中，第一导线CL1至第六导线CL6可在像素PXL的发射区域EMA中沿第一方向DR1依次地设置和/或形成。此外，第一导线CL1至第六导线CL6中的每个可在像素PXL的发射区域EMA中在第二方向DR2上延伸。
随后，在包括第一导线CL1至第六导线CL6、桥接图案BRP、第二连接线CNL2等的钝化层PSV上形成绝缘材料层INSM。绝缘材料层INSM可包括无机绝缘层或者有机绝缘层，其中，无机绝缘层包括无机材料，有机绝缘层包括有机材料。
参考图1a至图5、图7c、图8至图10、图15c、图16a和图16b，第二堤部图案BNK2形成在设置在像素PXL的发射区域EMA周围的外围区域中。这里，第二堤部图案BNK2可形成在绝缘材料层INSM上。第二堤部图案BNK2可以是限定(或划分)像素PXL和与像素PXL相邻的像素之间的发射区域EMA的像素限定层。第二堤部图案BNK2可包括无机绝缘层和/或有机绝缘层，无机绝缘层包括无机材料，有机绝缘层包括有机材料。在实施方式中，第二堤部图案BNK2可通过与在像素PXL的发射区域EMA中形成的第一堤部图案BNK1的工艺相同的工艺来形成。
参考图1a至图5、图7c、图8至图10、图15d和图16a至图16c，第一导线CL1至第六导线CL6分别通过桥接图案BRP和第二连接线CNL2供应有相应的对准信号(或对准电压)，从而可在两条相邻导线之间形成电场。这里，第一对准信号(或第一对准电压)可施加到连接至桥接图案BRP的第一导线CL1和第三导线CL3以及第四导线CL4和第六导线CL6中的每个。具有与第一对准信号的电压电平不同的电压电平的第二对准信号(或第二对准电压)可施加到连接至第二连接线CNL2的第二导线CL2和第五导线CL5中的每个。
例如，在将具有预定电压和周期的AC电力或DC电力重复施加到第一导线CL1至第六导线CL6中的每个数次的情况下，可在第一导线CL1至第六导线CL6中的两条相邻导线之间形成电场，该电场与这两条相邻导线的相应电位之间的差对应。这里，由于相同的对准信号施加至第三导线CL3和第四导线CL4，因此在两条导线CL3和CL4之间可能不会出现电位差。
当在像素PXL的发射区域EMA中形成的第一导线CL1至第六导线CL6之间形成电场的同时，通过喷墨打印方法等将包括发光元件LD的混合溶液供应至发射区域EMA。例如，将喷墨喷嘴设置在绝缘材料层INSM上，并且混合有多个发光元件LD的溶剂可通过移除喷墨喷嘴供应到像素PXL的发射区域EMA上。这里，溶剂可以是丙酮、水、醇和甲苯中的任一种，但是本公开不限于此。例如，溶剂可具有墨水或糊状物的形式。向像素PXL的发射区域EMA供应发光元件LD的方法不限于前述实施方式的方法。可以以各种方式改变供应发光元件LD的方法。
在将发光元件LD供应到像素PXL的发射区域EMA之后，可去除溶剂。
在将发光元件LD供应到像素PXL的发射区域EMA的情况下，可由形成在第一导线CL1至第六导线CL6之间的电场引起发光元件LD的自对准。因此，发光元件LD可在第一导线CL1与第二导线CL2之间、在第二导线CL2与第三导线CL3之间、在第四导线CL4与第五导线CL5之间、以及在第五导线CL5与第六导线CL6之间对准。发光元件LD中的每个可在像素PXL的发射区域EMA中在绝缘材料层INSM上对准。
发光元件LD可在第一方向DR1上彼此相邻的两条导线之间在正向方向上联接。例如，在第一导线CL1与第二导线CL2之间对准的发光元件LD中的每个的第一端部EP1可连接到第一导线CL1，并且在第一导线CL1与第二导线CL2之间对准的发光元件LD中的每个的第二端部EP2可连接到第二导线CL2。此外，在第二导线CL2与第三导线CL3之间对准的发光元件LD中的每个的第一端部EP1可连接到第三导线CL3，并且在第二导线CL2与第三导线CL3之间对准的发光元件LD中的每个的第二端部EP2可连接到第二导线CL2。在第四导线CL4与第五导线CL5之间对准的发光元件LD中的每个的第一端部EP1可连接到第四导线CL4，并且在第四导线CL4与第五导线CL5之间对准的发光元件LD中的每个的第二端部EP2可连接到第五导线CL5。此外，在第五导线CL5与第六导线CL6之间对准的发光元件LD中的每个的第一端部EP1可连接到第六导线CL6，并且在第五导线CL5与第六导线CL6之间对准的发光元件LD中的每个的第二端部EP2可连接到第五导线CL5。
在实施方式中，发光元件LD可包括至少一个反向发光元件LDr，该反向发光元件LDr根据施加到两条相邻导线中的每个的对准信号的波长等而在与正向方向相反的方向上连接。
在对准发光元件LD的步骤中，例如通过由调节要施加到两条相邻导线的对准信号来控制形成在两条相邻导线之间的电场的方向和大小，可调整在像素PXL的发射区域EMA中布置在正向方向上的发光元件LD的数目与联接在与正向方向相反的方向上的发光元件的数目(例如，反向发光元件LDr的数目)的比例，或在正向方向上对准的发光元件LD可集中地设置在发射区域EMA中的特定位置处。
参考图1a至图5、图7c、图8至图10和图16a至图16d，在发光元件LD在像素PXL的发射区域EMA中对准之后，在发光元件LD中的每个上形成第二绝缘层INS2。第二绝缘层INS2可覆盖发光元件LD中的每个的上表面的至少一部分，使得发光元件LD中的每个的相对端部EP1和EP2可暴露于外部。
第一绝缘层INS1可经由形成第二绝缘层INS2的工艺或者要在该工艺之前或之后执行的蚀刻工艺通过蚀刻绝缘材料层INSM使得第一导线CL1至第六导线CL6中的每个的一部分被暴露来形成。
参考图1a至图5、图7c、图8至图10、图15e和图16a至图16e，在第一导线CL1至第六导线CL6上形成第一接触电极CNE1至第九接触电极CNE9，并且形成连接到第一接触电极CNE1至第九接触电极CNE9中的一些的两个第一中间电极CTE1和两个第二中间电极CTE2。
第一接触电极CNE1、第四接触电极CNE4和第七接触电极CNE7可形成在第一导线CL1上。第一接触电极CNE1、第四接触电极CNE4和第七接触电极CNE7可直接形成在第一导线CL1上并且与第一导线CL1电连接和/或物理连接。第二接触电极CNE2、第五接触电极CNE5和第八接触电极CNE8可形成在第二导线CL2上。第二接触电极CNE2、第五接触电极CNE5和第八接触电极CNE8可直接形成在第二导线CL2上并且与第二导线CL2电连接和/或物理连接。第三接触电极CNE3、第六接触电极CNE6和第九接触电极CNE9可形成在第三导线CL3上。第三接触电极CNE3、第六接触电极CNE6和第九接触电极CNE9可直接形成在第三导线CL3上并且与第三导线CL3电连接和/或物理连接。
第一接触电极CNE1、第四接触电极CNE4和第七接触电极CNE7可形成在第四导线CL4上。第一接触电极CNE1、第四接触电极CNE4和第七接触电极CNE7可直接形成在第四导线CL4上并且与第四导线CL4电连接和/或物理连接。第二接触电极CNE2、第五接触电极CNE5和第八接触电极CNE8可形成在第五导线CL5上。第二接触电极CNE2、第五接触电极CNE5和第八接触电极CNE8可直接形成在第二导线CL5上并且与第二导线CL5电连接和/或物理连接。第三接触电极CNE3、第六接触电极CNE6和第九接触电极CNE9可形成在第六导线CL6上。第三接触电极CNE3、第六接触电极CNE6和第九接触电极CNE9可直接形成在第六导线CL6上并且与第六导线CL6电连接和/或物理连接。
两个第一中间电极CTE1中的一个第一中间电极CTE1可包括将第二导线CL2上的第二接触电极CNE2与第一导线CL1上的第四接触电极CNE4连接的第1-1中间电极CTE1_1、以及将该第二接触电极CNE2与第三导线CL3上的第六接触电极CNE6连接的第1-2中间电极CTE1_2。
两个第一中间电极CTE1中的另一第一中间电极CTE1可包括将第五导线CL5上的第二接触电极CNE2与第四导线CL4上的第四接触电极CNE4连接的第1-1中间电极CTE1_1、以及将该第二接触电极CNE2与第六导线CL6上的第六接触电极CNE6连接的第1-2中间电极CTE1_2。
两个第二中间电极CTE2中的一个第二中间电极CTE2可包括将第二导线CL2上的第五接触电极CNE5与第一导线CL1上的第七接触电极CNE7连接的第二中间电极CTE2_1、以及将该第五接触电极CNE5与第三导线CL3上的第九接触电极CNE9连接的第2-2中间电极CTE2_2。
两个第二中间电极CTE2中的另一第二中间电极CTE2可包括将第五导线CL5上的第五接触电极CNE5与第四导线CL4上的第七接触电极CNE7连接的第二中间电极CTE2_1、以及将该第五接触电极CNE5与第六导线CL6上的第九接触电极CNE9连接的第2-2中间电极CTE2_2。
参考图1a至图5、图7c、图8至图10和图15f，为了允许每个像素PXL与和其相邻的像素PXL独立地(或单独地)驱动，使用掩模通过蚀刻方法等去除像素PXL与相邻的像素PXL之间的桥接图案BRP的一部分，从而形成第一连接线CNL1和第三连接线CNL3。在本公开的实施方式中，在执行去除桥接图案BRP的一部分的工艺的情况下，第二连接线CNL2可共同提供到每个像素PXL和与该像素PXL相邻的像素PXL，而不是在像素PXL与相邻的像素PXL之间分离，但是本公开不限于此。在实施方式中，在去除桥接图案BRP的一部分的工艺期间，也可在每个像素PXL和与该像素PXL相邻的像素PXL之间去除第二连接线CNL2的一部分，使得像素PXL和相邻的像素PXL可彼此分离。
通过去除桥接图案BRP的一部分的工艺形成的第一连接线CNL1和第三连接线CNL3可彼此电分离和/或物理分离。换句话说，第一连接线CNL1和第三连接线CNL3可以是彼此分离而不是彼此连接的独立导电图案(或导线)。第一连接线CNL1可电连接和/或物理连接到第一导线CL1和第三导线CL3。第三连接线CNL3可电连接和/或物理连接到第四导线CL4和第六导线CL6。
每个像素PXL可划分成包括第一连接线CNL1的第一子像素SPXL1和包括第三连接线CNL3的第二子像素SPXL2。因此，其中设置每个像素PXL的像素区域PXA可包括其中设置第一子像素SPXL1的第一子区域SPXA1、以及其中设置第二子像素SPXL2的第二子区域SPXA2。在本公开的实施方式中，第一子区域SPXA1可包括发射光的第一子发射区域SEMA1。第二子区域SPXA2可包括发射光的第二子发射区域SEMA2。第一导线CL1、第二导线CL2和第三导线CL3可与第一子发射区域SEMA1对应(或设置在第一子发射区域SEMA1中)。第四导线CL4、第五导线CL5和第六导线CL6可与第二子发射区域SEMA2对应(或设置在第二子发射区域SEMA2中)。
在通过去除桥接图案BRP的一部分而将第一连接线CNL1和第三连接线CNL3彼此分离的工艺期间，第一导线CL1至第六导线CL6中的每个可被部分去除或断开连接，并且因此设置成包括在第二方向DR2上彼此间隔开的三个子电极的电极的形式。
在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第一子发射区域SEMA1的第一导线CL1可被部分地去除或断开连接，并且因此形成第一电极EL1，该第一电极EL1包括在第二方向DR2上设置在同一列中并且彼此间隔开的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3。在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第一子发射区域SEMA1的第二导线CL2可被部分地去除或断开连接，并且因此形成第二电极EL2，该第二电极EL2包括在第二方向DR2上设置在同一列中并且彼此间隔开的第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3。在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第一子发射区域SEMA1的第三导线CL3可被部分地去除或断开连接，并且因此形成第三电极EL3，该第三电极EL3包括在第二方向DR2上设置在同一列中并且彼此间隔开的第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3。
在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第二子发射区域SEMA2的第四导线CL4可被部分地去除或断开连接，并且因此形成第一电极EL1，该第一电极EL1包括在第二方向DR2上设置在同一列中并且彼此间隔开的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3。在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第二子发射区域SEMA2的第五导线CL5可被部分地去除或断开连接，并且因此形成第二电极EL2，该第二电极EL2包括在第二方向DR2上设置在同一列中并且彼此间隔开的第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3。在将第一连接线CNL1和第三连接线CNL3彼此分开的工艺期间，第二子发射区域SEMA2的第六导线CL6可被部分地去除或断开连接，并且因此形成第三电极EL3，该第三电极EL3包括在第二方向DR2上设置在同一列中并且彼此间隔开的第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3。
第一子发射区域SEMA1和第二子发射区域SEMA2中的每个可根据子电极的位置划分(或分割)为第一区域A1、第二区域A2和第三区域A3。在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一区域A1中，可设置第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1。在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二区域A2中，可设置第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2。在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第三区域A3中，可设置第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3。
在平面图中，发光元件LD可包括在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一区域A1中对准(或布置)的第一发光元件LD1、在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二区域A2中对准(或布置)的第二发光元件LD2、以及在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第三区域A3中对准(或布置)的第三发光元件LD3。
第一发光元件LD1可包括在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中在第1-1子电极SEL1_1与第2-1子电极SEL2_1之间对准(或布置)的至少一个第1-1发光元件LD1_1以及在第2-1子电极SEL2_1与第3-1子电极SEL3_1之间对准(或布置)的至少一个第1-2发光元件LD1_2。第一发光元件LD1连同第一发光元件LD1中的每个插置于其间的两个相邻的子电极可形成第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的子发射单元的第一串联组SET1。换句话说，第一子发射区域SEMA1的第一发光元件LD1连同第一发光元件LD1中的每个插置于其间的两个相邻的子电极可形成第一子发射单元EMU1的第一串联组SET1。第二子发射区域SEMA2的第一发光元件LD1连同第一发光元件LD1中的每个插置于其间的两个相邻的子电极可形成第二子发射单元EMU2的第一串联组SET1。
第1-1发光元件LD1_1的相对端部EP1和EP2中的一个端部EP1可通过第1-1子电极SEL1_1上的第一接触电极CNE1与第1-1子电极SEL1_1更可靠地连接，并且第1-1发光元件LD1_1的相对端部EP1和EP2中的另一端部EP2可通过第2-1子电极SEL2_1上的第二接触电极CNE2与第2-1子电极SEL2_1更可靠地连接。
第1-2发光元件LD1_2的相对端部EP1和EP2中的一个端部EP1可通过第3-1子电极SEL3_1上的第三接触电极CNE3与第3-1子电极SEL3_1更可靠地连接，并且第1-2发光元件LD1_2的相对端部EP1和EP2中的另一端部EP2可通过第2-1子电极SEL2_1上的第二接触电极CNE2与第2-1子电极SEL2_1更可靠地连接。
第二发光元件LD2可包括在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中在第1-2子电极SEL1_2与第2-2子电极SEL2_2之间对准(或布置)的至少一个第2-1发光元件LD2_1以及在第2-2子电极SEL2_2与第3-2子电极SEL3_2之间对准(或布置)的至少一个第2-2发光元件LD2_2。第二发光元件LD2连同第二发光元件LD2中的每个插置于其间的两个相邻的子电极可形成第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的子发射单元的第二串联组SET2。换句话说，第一子发射区域SEMA1的第二发光元件LD2连同第二发光元件LD2中的每个插置于其间的两个相邻的子电极可形成第一子发射单元EMU1的第二串联组SET2。第二子发射区域SEMA2的第二发光元件LD2连同第二发光元件LD2中的每个插置于其间的两个相邻的子电极可形成第二子发射单元EMU2的第二串联组SET2。
第2-1发光元件LD2_1的相对端部EP1和EP2中的一个端部EP1可通过第1-2子电极SEL1_2上的第四接触电极CNE4与第1-2子电极SEL1_2更可靠地连接，并且第2-1发光元件LD2_1的相对端部EP1和EP2中的另一端部EP2可通过第2-2子电极SEL2_2上的第五接触电极CNE5与第2-2子电极SEL2_2更可靠地连接。
第2-2发光元件LD2_2的相对端部EP1和EP2中的一个端部EP1可通过第3-2子电极SEL3_2上的第六接触电极CNE6与第3-2子电极SEL3_2更可靠地连接，并且第2-2发光元件LD2_2的相对端部EP1和EP2中的另一端部EP2可通过第2-2子电极SEL2_2上的第五接触电极CNE5与第2-2子电极SEL2_2更可靠地连接。
在本公开的实施方式中，第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一串联组SET1的第2-1子电极SEL2_1上的第二接触电极CNE2可通过第1-1中间电极CTE1_1与相应子发射区域的第二串联组SET2的第1-2子电极SEL1_2上的第四接触电极CNE4电连接和/或物理连接。此外，第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一串联组SET1的第2-1子电极SEL2_1上的第二接触电极CNE2可通过第1-2中间电极CTE1_2与相应子发射区域的第二串联组SET2的第3-2子电极SEL3_2上的第六接触电极CNE6电连接和/或物理连接。
第三发光元件LD3可包括在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中在第1-3子电极SEL1_3与第2-3子电极SEL2_3之间对准(或布置)的至少一个第3-1发光元件LD3_1以及在第2-3子电极SEL2_3与第3-3子电极SEL3_3之间对准(或布置)的至少一个第3-2发光元件LD3_2。第三发光元件LD3连同第三发光元件LD3中的每个插置于其间的两个相邻的子电极可形成第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的子发射单元的第三串联组SET3。换句话说，第一子发射区域SEMA1的第三发光元件LD3连同第三发光元件LD3中的每个插置于其间的两个相邻的子电极可形成第一子发射单元EMU1的第三串联组SET3。第二子发射区域SEMA2的第三发光元件LD3连同第三发光元件LD3中的每个插置于其间的两个相邻的子电极可形成第二子发射单元EMU2的第三串联组SET3。
第3-1发光元件LD3_1的相对端部EP1和EP2中的一个端部EP1可通过第1-3子电极SEL1_3上的第七接触电极CNE7与第1-3子电极SEL1_3更可靠地连接，并且第3-1发光元件LD3_1的相对端部EP1和EP2中的另一端部EP2可通过第2-3子电极SEL2_3上的第八接触电极CNE8与第2-3子电极SEL2_3更可靠地连接。
第3-2发光元件LD3_2的相对端部EP1和EP2中的一个端部EP1可通过第3-3子电极SEL3_3上的第九接触电极CNE9与第3-3子电极SEL3_3更可靠地连接，并且第3-2发光元件LD3_2的相对端部EP1和EP2中的另一端部EP2可通过第2-3子电极SEL2_3上的第八接触电极CNE8与第2-3子电极SEL2_3更可靠地连接。
在本公开的实施方式中，第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二串联组SET2的第2-2子电极SEL2_2上的第五接触电极CNE5可通过第2-1中间电极CTE2_1与相应子发射区域的第三串联组SET3的第1-3子电极SEL1_3上的第七接触电极CNE7电连接和/或物理连接。此外，第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二串联组SET2的第2-2子电极SEL2_2上的第五接触电极CNE5可通过第2-2中间电极CTE2_2与相应子发射区域的第三串联组SET3的第3-3子电极SEL3_3上的第九接触电极CNE9电连接和/或物理连接。
在第一子像素SPXL1和第二子像素SPXL2中的每个中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1以及在其间在正向方向上连接的第一发光元件LD1可形成第一串联组SET1。第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2以及在其间在正向方向上连接的第二发光元件LD2可形成第二串联组SET2。第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3以及在其间在正向方向上连接的第三发光元件LD3可形成第三串联组SET3。
第一串联组SET1和第二串联组SET2可通过第一中间电极CTE1彼此电连接。第二串联组SET2和第三串联组SET3可通过第二中间电极CTE2彼此电连接。
第一子像素SPXL1的第一串联组SET1至第三串联组SET3可形成第一子发射区域SEMA1的第一子发射单元EMU1。第二子像素SPXL2的第一串联组SET1至第三串联组SET3可形成第二子发射区域SEMA2的第二子发射单元EMU2。在本公开的实施方式中，第一子发射单元EMU1和第二子发射单元EMU2可组合以形成每个像素PXL的发射单元EMU。
参考图1a至图5、图8至图10和图16a至图16f，在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中形成第一电极EL1、第二电极EL2和第三电极EL3之后，形成第三绝缘层INS3(ENC)以在第一电极EL1、第二电极EL2和第三电极EL3上覆盖第一接触电极CNE1至第九接触电极CNE9。
图17是示出图8中所示的第一连接线至第三连接线的另一实施方式的平面图。
除了第一子像素SPXL1的第一连接线CNL1和第二子像素SPXL2的第三连接线CNL3设置在像素PXL的外围区域的事实之外，图17中所示的像素可具有与图8的像素的配置基本相同或相似的配置。
在图17中，将省略对与上述图8的实施方式的配置相同或相似的配置的详细描述。
参考图1a至图5、图7c和图17，像素PXL可包括可发射光的发射区域EMA、以及在发射区域EMA周围设置的外围区域。发射区域EMA可包括第一子发射区域SEMA1和第二子发射区域SEMA2。
在像素PXL的外围区域中，可设置和/或形成第二堤部图案BNK2以限定(或划分)像素PXL的相应发射区域EMA。此外，连接到第一子发射区域SEAM1的第1-1子电极SEL1_1和第3-1子电极SEL3_1的第一连接线CNL1、以及连接到第二子发射区域SEMA2的第1-1子电极SEL1_1和第3-1子电极SEL3_1的第三连接线CNL3可设置在像素PXL的外围区域中。
在参考图15f描述的去除桥接图案BRP的一部分的步骤中，桥接图案BRP可被划分成第一连接线CNL1和第三连接线CNL3。这里，桥接图案BRP可设置在像素PXL的外围区域中。像素PXL和与其相邻的像素PXL(例如，设置在与像素PXL的行相同的行上的像素)可共享桥接图案BRP。换句话说，设置在像素PXL的外围区域中的桥接图案BRP不仅可共同提供到像素PXL的外围区域，而且可共同提供到与该像素PXL相邻的像素PXL的外围区域。
在这种情况下，如果从像素PXL和与其相邻的像素PXL的外围区域去除桥接图案BRP的一部分，则可在像素PXL的外围区域中形成彼此电分离和/或物理分离的第一连接线CNL1和第三连接线CNL3。因此，第一连接线CNL1和第三连接线CNL3中的每个可在相应像素PXL的外围区域中与相应子像素的第1-1子电极SEL1_1和第3-1子电极SEL3_1电连接和/或物理连接。例如，第一连接线CNL1可电连接和/或物理连接到包括在像素PXL的第一子像素SPXL1中的第1-1子电极SEL1_1和第3-1子电极SEL3_1。第三连接线CNL3可电连接和/或物理连接到包括在像素PXL的第二子像素SPXL2中的第1-1子电极SEL1_1和第3-1子电极SEL3_1。
图18至图21是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
在图18至图21中，将省略对与图8的实施方式的配置相同或相似的配置的详细描述。
参考图1a至图5以及图18，像素PXL可包括第一子像素SPXL1和第二子像素SPXL2。第一子像素SPXL1可包括第一子发射区域SEMA1。第二子像素SPXL2可包括第二子发射区域SEMA2。第一子发射区域SEMA1和第二子发射区域SEMA2可组合以形成像素PXL的发射区域EMA。
第一电极EL1、第二电极EL2和第三电极EL3可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中。第一接触电极CNE1可设置在第一电极EL1上。第二接触电极CNE2可设置在第二电极EL2上。第三接触电极CNE3可设置在第三电极EL3上。此外，设置在两个相邻电极之间的第一发光元件LD1可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中。
第一发光元件LD1可包括在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中设置在第一电极EL1和第二电极EL2之间的第1-1发光元件LD1_1以及设置在第二电极EL2与第三电极EL3之间的第1-2发光元件LD1_2。第一子发射区域SEMA1中的第一电极EL1、第二电极EL2和第三电极EL3以及第一发光元件LD1可形成第一子发射单元。第二子发射区域SEMA2中的第一电极EL1、第二电极EL2和第三电极EL3以及第一发光元件LD2可形成第二子发射单元。
第一子发射单元的第一电极EL1可通过第一接触孔CH1连接到包括在第一子像素SPXL1中的像素电路的驱动晶体管(以下称为“第一驱动晶体管”)。第二子发射单元EMU2的第三电极EL3可通过第三接触孔CH3连接到包括在第二子像素SPXL2中的像素电路的驱动晶体管(以下称为“第二驱动晶体管”)。流过第一子发射单元的发光元件LD中的每个的电流可由第一驱动晶体管控制。流过第二子发射单元的发光元件LD中的每个的电流可由第二驱动晶体管控制。因此，可分别向第一子发射单元和第二子发射单元的发光元件LD提供均匀的驱动电流，使得发光元件LD可大体均匀地发射光。
接下来，参考图1a至图5以及图19，像素PXL可包括第一子像素SPXL1和第二子像素SPXL2。第一子像素SPXL1可包括第一子发射区域SEMA1。第二子像素SPXL2可包括第二子发射区域SEMA2。第一电极EL1、第二电极EL2和第三电极EL3可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中。接触电极CNE可分别设置在第一电极EL1、第二电极EL2和第三电极EL3上。
第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括在第二方向DR2上设置在同一列中并且彼此间隔开的两个子电极。例如，第一电极EL1可包括第1-1子电极SEL1_1和第1-2子电极SEL1_2。
第二电极EL2可包括第2-1子电极SEL2_1和第2-2子电极SEL2_2。
第三电极EL3可包括第3-1子电极SEL3_1和第3-2子电极SEL3_2。
接触电极CNE可包括设置在第1-1子电极SEL1_1上的第一接触电极CNE1、设置在第1-2子电极SEL1_2上的第二接触电极CNE2、设置在第2-1子电极SEL2_1上的第三接触电极CNE3、设置在第2-2子电极SEL2_2上的第四接触电极CNE4、设置在第3-1子电极SEL3_1上的第五接触电极CNE5、以及设置在第3-2子电极SEL3_2上的第六接触电极CNE6。
第一子发射区域SEMA1和第二子发射区域SEMA2中的每个可被划分成第一区域A1和第二区域A2，在第一区域A1中布置有设置在同一行中的第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1，在第二区域A2中布置有设置在同一行中的第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一区域A1中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1连同并联连接在其间的第一发光元件LD1可形成第一串联组。此外，在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二区域A2中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2连同并联连接在其间的第二发光元件LD2可形成第二串联组。第一子发射区域SEMA1的第一串联组和第二串联组可形成第一子发射单元。第二子发射区域SEMA2的第一串联组和第二串联组可形成第二子发射单元。
在本公开的实施方式中，第一子发射单元和第二子发射单元中的每个的第一串联组和第二串联组可通过第一中间电极CTE1彼此电连接。第一中间电极CTE1可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一区域A1与第二区域A2之间的边界中，并且包括第1-1中间电极CTE1_1和第1-2中间电极CTE1_2。第1-1中间电极CTE1_1可将设置在第一串联组中的第2-1子电极SEL2_1上的第二接触电极CNE2与设置在第二串联组中的第1-2子电极SEL1_2上的第四接触电极CNE4电连接。第1-1中间电极CTE1_1、第二接触电极CNE2和第四接触电极CNE4可一体地设置。第1-2中间电极CTE1_2可将设置在第一串联组中的第2-1子电极SEL2_1上的第二接触电极CNE2与设置在第二串联组中的第3-2子电极SEL3_2上的第六接触电极CNE6电连接。第1-2中间电极CTE1_2、第二接触电极CNE2和第六接触电极CNE6可一体地设置。
根据前述实施方式，可设置有各自具有串联/并联组合结构的第一子发射单元和第二子发射单元，使得可以可靠地驱动包括第一子像素SPXL1和第二子像素SPXL2的像素PXL。此外，可分别向包括在第一子发射单元和第二子发射单元中的每个中的发光元件LD提供相同或相似的驱动电流，使得发光元件LD可大体发射具有均匀强度的光。
接下来，参考图1a至图5以及图20，像素PXL可包括第一子像素SPXL1和第二子像素SPXL2。第一子像素SPXL1可包括第一子发射区域SEMA1。第二子像素SPXL2可包括第二子发射区域SEMA2。第一电极EL1、第二电极EL2和第三电极EL3可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中。接触电极CNE可分别设置在第一电极EL1、第二电极EL2和第三电极EL3上。
第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括在第二方向DR2上设置在同一列中并且彼此间隔开的四个子电极。例如，第一电极EL1可包括第1-1子电极SEL1_1、第1-2子电极SEL1_2、第1-3子电极SEL1_3和第1-4子电极SEL1_4。第二电极EL2可包括第2-1子电极SEL2_1、第2-2子电极SEL2_2、第2-3子电极SEL2_3和第2-4子电极SEL2_4。第三电极EL3可包括第3-1子电极SEL3_1、第3-2子电极SEL3_2、第3-3子电极SEL3_3和第3-4子电极SEL3_4。
接触电极CNE可包括第一接触电极CNE1至第十二接触电极CNE12。第一接触电极CNE1可设置在第1-1子电极SEL1_1上。第二接触电极CNE2可设置在第2-1子电极SEL2_1上。第三接触电极CNE3可设置在第3-1子电极SEL3_1上。第四接触电极CNE4可设置在第1-2子电极SEL1_2上。第五接触电极CNE5可设置在第2-2子电极SEL2_2上。第六接触电极CNE6可设置在第3-2子电极SEL3_2上。第七接触电极CNE7可设置在第1-3子电极SEL1_3上。第八接触电极CNE8可设置在第2-3子电极SEL2_3上。第九接触电极CNE9可设置在第3-3子电极SEL3_3上。第十接触电极CNE10可设置在第1-4子电极SEL1_4上。第十一接触电极CNE11可设置在第2-4子电极SEL2_4上。第十二接触电极CNE12可设置在第3-4子电极SEL3_4上。
第一子发射区域SEMA1和第二子发射区域SEMA2中的每个可被划分为第一区域A1、第二区域A2、第三区域A3和第四区域A4，其中，在第一区域A1中布置有设置在同一行中的第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1，在第二区域A2中布置有设置在同一行中的第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2，在第三区域A3中布置有设置在同一行中的第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3，以及在第四区域A4中布置有设置在同一行中的第1-4子电极SEL1_4、第2-4子电极SEL2_4和第3-4子电极SEL3_4。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第一区域A1中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1连同并联连接在其间的第一发光元件LD1可形成第一串联组。第一发光元件LD1可包括第1-1发光元件LD1_1和第1-2发光元件LD1_2。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第二区域A2中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2连同并联连接在其间的第二发光元件LD2可形成第二串联组。第二发光元件LD2可包括第2-1发光元件LD2_1和第2-2发光元件LD2_2。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第三区域A3中，第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3连同并联连接在其间的第三发光元件LD3可形成第三串联组。第三发光元件LD3可包括第3-1发光元件LD3_1和第3-2发光元件LD3_2。
在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第四区域A4中，第1-4子电极SEL1_4、第2-4子电极SEL2_4和第3-4子电极SEL3_4连同并联连接在其间的第四发光元件LD4可形成第四串联组。第四发光元件LD4可包括至少一个第4-1发光元件LD4_1和至少一个第4-2发光元件LD4_2，其中，第4-1发光元件LD4_1在第1-4子电极SEL1_4与第2-4子电极SEL2_4之间在正向方向上连接，第4-2发光元件LD4_2在第3-4子电极SEL3_4与第2-4子电极SEL2_4之间在正向方向上连接。
第一子发射区域SEMA1的第一串联组至第四串联组可形成第一子发射单元。第二子发射区域SEMA2的第一串联组至第四串联组可形成第二子发射单元。
在本公开的实施方式中，第一子发射单元和第二子发射单元中的每个的第一串联组和第二串联组可通过第一中间电极CTE1彼此电连接。第一子发射单元和第二子发射单元中的每个的第二串联组和第三串联组可通过第二中间电极CTE2彼此电连接。
第一子发射单元和第二子发射单元中的每个的第三串联组和第四串联组可通过第三中间电极CTE3彼此电连接。第三中间电极CTE3可设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第三区域A3与第四区域A4之间的边界中，并且包括第3-1中间电极CTE3_1和第3-2中间电极CTE3_2。
在本公开的实施方式中，第3-1中间电极CTE3_1可将第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第2-3子电极SEL2_3上的第八接触电极CNE8与第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第1-4子电极SEL1_4上的第十接触电极CNE10电连接和/或物理连接。第3-2中间电极CTE3_2可将第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第2-3子电极SEL2_3上的第八接触电极CNE8与第一子发射区域SEMA1和第二子发射区域SEMA2中的每个的第3-4子电极SEL3_4上的第十二接触电极CNE12电连接和/或物理连接。
根据前述实施方式，可设置有各自具有串联/并联组合结构的第一子发射单元和第二子发射单元，使得可以可靠地驱动包括第一子像素SPXL1和第二子像素SPXL2的像素PXL。此外，可分别向包括在第一子发射单元和第二子发射单元中的每个中的发光元件LD提供相同或相似的驱动电流，使得发光元件LD可大体发射具有均匀强度的光。
接下来，参考图1a至图5以及图21，像素PXL可包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3。第一子像素SPXL1可包括第一子发射区域SEMA1。第二子像素SPXL2可包括第二子发射区域SEMA2。第三子像素SPXL3可包括第三子发射区域SEMA3。第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3可组合以形成像素PXL的发射区域EMA。
第一电极EL1、第二电极EL2和第三电极EL3可设置在第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个中。接触电极CNE可分别设置在第一电极EL1、第二电极EL2和第三电极EL3上。
第一电极EL1、第二电极EL2和第三电极EL3中的每个可包括在第二方向DR2上设置在同一列中并且彼此间隔开的三个子电极。例如，第一电极EL1可包括第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3。第二电极EL2可包括第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3。第三电极EL3可包括第3-1子电极SEL3_1、第3-2子电极SEL3_2和第3-3子电极SEL3_3。
接触电极CNE可包括第一接触电极CNE1至第九接触电极CNE9。第一接触电极CNE1可设置在第1-1子电极SEL1_1上。第二接触电极CNE2可设置在第2-1子电极SEL2_1上。第三接触电极CNE3可设置在第3-1子电极SEL3_1上。第四接触电极CNE4可设置在第1-2子电极SEL1_2上。第五接触电极CNE5可设置在第2-2子电极SEL2_2上。第六接触电极CNE6可设置在第3-2子电极SEL3_2上。第七接触电极CNE7可设置在第1-3子电极SEL1_3上。第八接触电极CNE8可设置在第2-3子电极SEL2_3上。第九接触电极CNE9可设置在第3-3子电极SEL3_3上。
第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个可被划分为第一区域A1、第二区域A2和第三区域A3，其中，在第一区域A1中布置有设置在同一行中的第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1，在第二区域A2中布置有设置在同一行中的第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2，在第三区域A3中布置有设置在同一行中的第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3。
第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个的第一区域A1中，第1-1子电极SEL1_1、第2-1子电极SEL2_1和第3-1子电极SEL3_1与并联连接在其间的第一发光元件LD1可形成第一串联组。此外，在第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个的第二区域A2中，第1-2子电极SEL1_2、第2-2子电极SEL2_2和第3-2子电极SEL3_2连同并联连接在其间的第二发光元件LD2可形成第二串联组。此外，在第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个的第三区域A3中，第1-3子电极SEL1_3、第2-3子电极SEL2_3和第3-3子电极SEL3_3连同并联连接在其间的第三发光元件LD3可形成第三串联组。第一子发射区域SEMA1的第一串联组至第三串联组可形成第一子发射单元。第二子发射区域SEMA2的第一串联组至第三串联组可形成第二子发射单元。第三子发射区域SEMA3的第一串联组至第三串联组可形成第三子发射单元。
在本公开的实施方式中，第一子发射单元至第三子发射单元中的每个的第一串联组和第二串联组可通过第一中间电极CTE1彼此电连接。第一子发射单元至第三子发射单元中的每个的第二串联组和第三串联组可通过第二中间电极CTE2彼此电连接。第一中间电极CTE1可设置在第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA2中的每个的第一区域A1与第二区域A2之间的边界中。第二中间电极CTE2可设置在第一子发射区域SEMA1、第二子发射区域SEMA2和第三子发射区域SEMA3中的每个的第二区域A2与第三区域A3之间的边界中。
第一子发射单元的第1-1子电极SEL1_1和第3-1子电极SEL3_1可与第一连接线CNL1一体地形成，并且通过第一接触孔CH1连接到与第一子发射单元连接的像素电路的驱动晶体管(以下称为“第一驱动晶体管”)。第二子发射单元的第1-1子电极SEL1_1和第3-1子电极SEL3_1可与第三连接线CNL3一体地形成，并且通过第三接触孔CH3连接到与第二子发射单元连接的像素电路的驱动晶体管(以下称为“第二驱动晶体管”)。第三子发射单元的第1-1子电极SEL1_1和第3-1子电极SEL3_1可与第四连接线CNL4一体地形成，并且通过第四接触孔CH4连接到与第三子发射单元连接的像素电路的驱动晶体管(以下称为“第三驱动晶体管”)。这里，与第一子发射单元连接的像素电路、与第二子发射单元连接的像素电路、以及与第三子发射单元连接的像素电路可以是独立的像素电路，并且具有相同的电路结构。
流过第一子发射单元的发光元件LD中的每个的电流可由第一驱动晶体管控制。流过第二子发射单元的发光元件LD中的每个的电流可由第二驱动晶体管控制。流过第三子发射单元的发光元件LD中的每个的电流可由第三驱动晶体管控制。因此，可分别向第一子发射单元至第三子发射单元的发光元件LD提供均匀的驱动电流，使得发光元件LD可大体均匀地发射光。
此外，可提供各自具有串联/并联组合结构的第一子发射单元至第三子发射单元，使得可以可靠地驱动包括第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3的像素PXL。
虽然在前述实施方式中已经描述了像素PXL可包括两个子像素SPXL1和SPXL2或三个子像素SPXL1、SPXL2和SPXL3并且每个子像素可包括两个串联组、三个串联组或四个串联组的示例，但是本公开不限于此。在实施方式中，像素PXL可包括n个子像素(n是2或更大的自然数)，并且每个子像素可包括至少两个或更多个串联组。
虽然上文已经描述了各种实施方式，但是本领域技术人员将理解，在不背离本公开的范围的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施方式仅用于说明的目的，而不是限制本公开的技术范围。本公开的范围可由所附权利要求书限定。

Claims (20)

1.一种像素，包括：
第一子像素区域和第二子像素区域，在第一方向上彼此相邻设置；
第一电极和第二电极，设置在所述第一子像素区域和所述第二子像素区域中的每个中，并且彼此间隔开；
多个发光元件，在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第一电极与所述第二电极之间；
第一驱动晶体管，设置在所述第一子像素区域中，并且连接到所述第一电极；以及
第二驱动晶体管，设置在所述第二子像素区域中，并且连接到所述第一电极，
其中，所述第一子像素区域的所述第一电极与所述第二子像素区域的所述第一电极彼此断开电连接，以及所述第一子像素区域的所述第二电极与所述第二子像素区域的所述第二电极彼此电连接。
2.根据权利要求1所述的像素，其中，
所述第一子像素区域和所述第二子像素区域中的每个包括在与所述第一方向相交的第二方向上彼此间隔开的第一子区域和第二子区域，
设置在所述第一子像素区域和所述第二子像素区域中的每个中的所述第一电极包括设置在所述第一子区域中的第1-1子电极和设置在所述第二子区域中的第1-2子电极，以及
设置在所述第一子像素区域和所述第二子像素区域中的每个中的所述第二电极包括设置在所述第一子区域中的第2-1子电极和设置在所述第二子区域中的第2-2子电极。
3.根据权利要求2所述的像素，其中，所述第一子像素区域和所述第二子像素区域中的每个的所述多个发光元件包括：
第一发光元件，设置在所述第1-1子电极与所述第2-1子电极之间；以及
第二发光元件，设置在所述第1-2子电极与所述第2-2子电极之间。
4.根据权利要求3所述的像素，其中，所述第一子像素区域和所述第二子像素区域中的每个的所述第1-1子电极与所述第2-1子电极连同并联连接在其间的所述第一发光元件形成第一组，以及所述第一子像素区域和所述第二子像素区域中的每个的所述第1-2子电极与所述第2-2子电极连同并联连接在其间的所述第二发光元件形成第二组。
5.根据权利要求4所述的像素，还包括第一接触电极，所述第一接触电极设置在所述第一子像素区域和所述第二子像素区域中的每个中并且设置在所述第1-1电极和所述第1-2电极以及所述第2-1子电极和所述第2-2子电极中的每个上。
6.根据权利要求5所述的像素，还包括第一中间电极，所述第一中间电极在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第一子区域与所述第二子区域之间的区域中。
7.根据权利要求6所述的像素，其中，所述第一中间电极与所述第一接触电极在设置于所述第一子像素区域和所述第二子像素区域中的每个的所述第一子区域中的所述第2-1子电极上彼此成一体。
8.根据权利要求7所述的像素，其中，所述第一子像素区域和所述第二子像素区域中的每个的所述第一组和所述第二组通过所述第一中间电极彼此电连接。
9.根据权利要求8所述的像素，其中，所述第一中间电极在所述第一子像素区域和所述第二子像素区域中的每个中将所述第一组的所述第2-1子电极上的所述第一接触电极连接至所述第二组的所述第1-2子电极上的所述第一接触电极。
10.根据权利要求9所述的像素，还包括第三电极，所述第三电极设置在所述第一子像素区域和所述第二子像素区域中的每个中，并且与所述第一电极和所述第二电极间隔开，
所述第三电极包括设置在所述第一子区域中的第3-1子电极和设置在所述第二子区域中的第3-2子电极，以及
所述第1-1子电极和所述第3-1子电极在所述第一子像素区域和所述第二子像素区域中的每个中通过连接线彼此连接。
11.根据权利要求10所述的像素，其中，
所述第一子像素区域和所述第二子像素区域中的每个还包括在所述第二方向上设置于所述第二子区域下方的第三子区域，
所述第一子像素区域和所述第二子像素区域中的每个的所述第一电极还包括设置在所述第三子区域中的第1-3子电极，
所述第一子像素区域和所述第二子像素区域中的每个的所述第二电极还包括设置在所述第三子区域中的第2-3子电极，以及
所述第一子像素区域和所述第二子像素区域中的每个的所述多个发光元件还包括设置在所述第1-3子电极与所述第2-3子电极之间的第三发光元件。
12.根据权利要求11所述的像素，其中，所述第三发光元件在所述第一子像素区域和所述第二子像素区域中的每个中形成并联连接在所述第1-3子电极与所述第2-3子电极之间的第三组。
13.根据权利要求12所述的像素，还包括：
第二接触电极，设置在所述第一子像素区域和所述第二子像素区域中的每个中的所述第1-3子电极和所述第2-3子电极中的每个上，并且所述第二接触电极与所述第一接触电极设置在相同的层上；以及
第二中间电极，在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第二子区域与所述第三子区域之间的区域中，并且所述第二中间电极与所述第一接触电极在所述第2-2子电极上彼此成一体，
其中，所述第二中间电极在所述第一子像素区域和所述第二子像素区域中的每个中将所述第二组的所述第2-2子电极上的所述第一接触电极连接至所述第三组的所述第1-3子电极上的所述第二接触电极。
14.根据权利要求13所述的像素，其中，
所述第一子像素区域和所述第二子像素区域中的每个还包括在所述第二方向上设置于所述第三子区域下方的第四子区域，
所述第一子像素区域和所述第二子像素区域中的每个的所述第一电极还包括设置在所述第四子区域中的第1-4子电极，
所述第一子像素区域和所述第二子像素区域中的每个的所述第二电极还包括设置在所述第四子区域中的第2-4子电极，以及
所述第一子像素区域和所述第二子像素区域中的每个的所述多个发光元件还包括设置在所述第1-4子电极与所述第2-4子电极之间的第四发光元件。
15.根据权利要求14所述的像素，其中，所述第1-4子电极与所述第2-4子电极连同并联连接在其间的所述第四发光元件在所述第一子像素区域和所述第二子像素区域中的每个中形成第四组。
16.根据权利要求15所述的像素，还包括：
第三接触电极，在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第1-4子电极和所述第2-4子电极中的每个上，并且所述第三接触电极与所述第二接触电极设置在相同的层上；以及
第三中间电极，在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第三子区域与所述第四子区域之间的区域中，并且所述第三中间电极与所述第二接触电极在所述第2-3子电极上彼此成一体，
其中，所述第三中间电极在所述第一子像素区域和所述第二子像素区域中的每个中将所述第三组的所述第2-3子电极上的所述第二接触电极连接至所述第四组的所述第1-4子电极上的所述第三接触电极。
17.根据权利要求11所述的像素，还包括第三子像素区域，所述第三子像素区域在所述第一方向上与所述第二子像素区域相邻设置，并且包括在所述第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域，
其中，所述第三子像素区域包括：
第一电极，包括设置在所述第一子区域中的第1-1子电极、设置在所述第二子区域中并且与所述第1-1子电极间隔开的第1-2子电极、以及设置在所述第三子区域中并且与所述第1-2子电极间隔开的第1-3子电极；
第二电极，包括设置在所述第一子区域中的第2-1子电极、设置在所述第二子区域中并且与所述第2-1子电极间隔开的第2-2子电极、以及设置在所述第三子区域中并且与所述第2-2子电极间隔开的第2-3子电极；
发光元件，设置在所述第一电极与所述第二电极之间；
第三驱动晶体管，电连接至所述第1-1子电极；
接触电极，设置在所述第1-1子电极和所述第1-2子电极以及所述第2-1子电极和所述第2-2子电极中的每个上，并且所述接触电极与所述第一接触电极设置在相同的层上；以及
中间电极，设置在所述第一子区域与所述第二子区域之间的区域以及所述第二子区域与所述第三子区域之间的区域中的每个中。
18.根据权利要求17所述的像素，其中，
所述中间电极包括在所述第2-1子电极上在所述第三子像素区域中与所述接触电极成一体的第一子中间电极、以及在所述第2-2子电极上与所述接触电极成一体的第二子中间电极，
所述第一子中间电极将所述第2-1子电极电连接至所述第1-2子电极，以及
所述第二子中间电极将所述第2-2子电极电连接至所述第1-3子电极。
19.一种显示装置，包括：
基板，包括显示区域和非显示区域，所述显示区域包括多个像素区域；以及
像素，设置在所述多个像素区域中的每个中，其中，
所述像素包括：
第一子像素区域和第二子像素区域，在第一方向上彼此相邻设置，并且各自包括在与所述第一方向相交的第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域；
第一电极，设置在所述第一子像素区域和所述第二子像素区域中的每个中，并且包括设置在所述第一子区域中的第1-1子电极、设置在所述第二子区域中的第1-2子电极、以及设置在所述第三子区域中的第1-3子电极；
第二电极，设置在所述第一子像素区域和所述第二子像素区域中的每个中，并且包括设置在所述第一子区域中并且与所述第1-1子电极间隔开的第2-1子电极、设置在所述第二子区域中并且与所述第1-2子电极间隔开的第2-2子电极、以及设置在所述第三子区域中并且与所述第1-3子电极间隔开的第2-3子电极；
多个发光元件，在所述第一子像素区域和所述第二子像素区域中的每个中设置在所述第一电极与所述第二电极之间；
第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管连接到所述第一子像素区域的所述第1-1子电极，所述第二驱动晶体管连接到所述第二子像素区域的所述第1-1子电极；
接触电极，设置在所述第1-1子电极至所述第1-3子电极和所述第2-1子电极至所述第2-3子电极中的每个上；以及
第一中间电极和第二中间电极，设置在所述第一子像素区域和所述第二子像素区域中的每个中，所述第一中间电极设置在所述第一子区域与所述第二子区域之间的区域中，以及所述第二中间电极设置在所述第二子区域与所述第三子区域之间的区域中，
所述第一中间电极与所述接触电极在所述第2-1子电极上彼此成一体，并且将所述第2-1子电极电连接至所述第1-2子电极，以及
所述第二中间电极与所述接触电极在所述第2-2子电极上彼此成一体，并且将所述第2-2子电极电连接至所述第1-3子电极。
20.一种制造显示装置的方法，包括
在像素区域中设置像素，所述像素区域包括第一子像素区域和第二子像素区域，所述第一子像素区域和所述第二子像素区域在第一方向上彼此相邻设置，并且各自包括在与所述第一方向相交的第二方向上彼此间隔开的第一子区域、第二子区域和第三子区域，其中，
设置所述像素包括：形成第一驱动晶体管和第二驱动晶体管，以及在所述第一驱动晶体管和所述第二驱动晶体管上形成显示元件层，
形成所述显示元件层包括：
在所述第一子像素区域和所述第二子像素区域中的每个中形成彼此间隔开的第一导线和第二导线；
向所述第一子像素区域和所述第二子像素区域中的每个供应多个发光元件，并且通过向所述第一导线和所述第二导线供应相应的对准电压来对准所述多个发光元件；
在所述第一导线和所述第二导线中的每个上形成接触电极，并且在所述第一子区域与所述第二子区域之间的区域以及所述第二子区域与所述第三子区域之间的区域中的每个中形成与所述接触电极成一体的中间电极；以及
通过去除所述第一导线的一部分，在所述第一子像素区域和所述第二子像素区域中的每个中形成在所述第二方向上依次设置的第1-1子电极、第1-2子电极和第1-3子电极，并且通过去除所述第二导线的一部分，在所述第一子像素区域和所述第二子像素区域中的每个中形成在所述第二方向上依次设置的第2-1子电极、第2-2子电极和第2-3子电极，
设置在所述第一子区域与所述第二子区域之间的所述区域中的所述中间电极在平面图中从所述第2-1子电极上的所述接触电极延伸到设置在所述第2-1子电极之后的行中的所述第1-2子电极上的所述接触电极，并且将所述第2-1子电极电连接至所述第1-2子电极，
设置在所述第二子区域与所述第三子区域之间的所述区域中的所述中间电极在平面图中从所述第2-2子电极上的所述接触电极延伸到设置在所述第2-2子电极之后的行中的所述第1-3子电极上的所述接触电极，并且将所述第2-2子电极电连接至所述第1-3子电极。
CN202080072752.2A 2019-10-08 2020-09-24 像素、包括像素的显示装置及制造显示装置的方法 Pending CN114600246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0124811 2019-10-08
KR1020190124811A KR20210042219A (ko) 2019-10-08 2019-10-08 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
PCT/KR2020/013012 WO2021071148A1 (ko) 2019-10-08 2020-09-24 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114600246A true CN114600246A (zh) 2022-06-07

Family

ID=75437310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080072752.2A Pending CN114600246A (zh) 2019-10-08 2020-09-24 像素、包括像素的显示装置及制造显示装置的方法

Country Status (5)

Country Link
US (1) US20220384402A1 (zh)
EP (1) EP4040494A4 (zh)
KR (1) KR20210042219A (zh)
CN (1) CN114600246A (zh)
WO (1) WO2021071148A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210045572A (ko) * 2019-10-16 2021-04-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210102560A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20240055975A (ko) * 2022-10-20 2024-04-30 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011784A (ja) * 2013-06-26 2015-01-19 シャープ株式会社 照明装置
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102407848B1 (ko) * 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102512813B1 (ko) * 2017-10-31 2023-03-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102587133B1 (ko) * 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP4040494A4 (en) 2023-11-08
US20220384402A1 (en) 2022-12-01
WO2021071148A1 (ko) 2021-04-15
EP4040494A1 (en) 2022-08-10
KR20210042219A (ko) 2021-04-19

Similar Documents

Publication Publication Date Title
EP3913677A1 (en) Display device
US11990579B2 (en) Display device and method of fabricating the same
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN113692648A (zh) 显示装置及制造显示装置的方法
CN114600246A (zh) 像素、包括像素的显示装置及制造显示装置的方法
CN112543999A (zh) 显示装置及其制造方法
CN112913021A (zh) 显示设备
EP3968383A1 (en) Pixel and display device comprising same
CN113454784A (zh) 发光元件和包括其的显示装置
EP4047658A1 (en) Display device and method for manufacturing same
EP4009369A1 (en) Display device and method for manufacturing same
CN112786654A (zh) 显示装置
US20230006119A1 (en) Display device and method for manufacturing same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
KR20210115116A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113488506A (zh) 显示设备及制造显示设备的方法
EP3998635A1 (en) Pixel, display device having same and production method therefor
CN113394249A (zh) 显示设备及制造显示设备的方法
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
EP4057355A1 (en) Display device and method for manufacturing same
CN115004373A (zh) 显示装置及制造显示装置的方法
CN113711359A (zh) 显示设备及制造其的方法
EP4089730A1 (en) Display device and method of fabricating the same
CN113644093A (zh) 像素和包括像素的显示装置
CN115552611A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination