CN113644093A - 像素和包括像素的显示装置 - Google Patents

像素和包括像素的显示装置 Download PDF

Info

Publication number
CN113644093A
CN113644093A CN202110458628.6A CN202110458628A CN113644093A CN 113644093 A CN113644093 A CN 113644093A CN 202110458628 A CN202110458628 A CN 202110458628A CN 113644093 A CN113644093 A CN 113644093A
Authority
CN
China
Prior art keywords
electrode
light emitting
pattern
pixel
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110458628.6A
Other languages
English (en)
Inventor
朴赞宰
朴幸源
李相德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113644093A publication Critical patent/CN113644093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了像素和包括像素的显示装置。像素包括：第一电极和第二电极，在衬底上在第一方向上彼此间隔开；多个发光元件，位于第一电极和第二电极之间；中间图案，在第一方向上位于第一电极和第二电极之间并且在衬底的厚度方向上位于衬底和多个发光元件之间；第一接触电极，电连接发光元件中的每个的一个端部和第一电极；以及第二接触电极，将发光元件中的每个的另一端部与第二电极电连接。

Description

像素和包括像素的显示装置
相关申请的交叉引用
本申请要求于2020年4月27日在韩国知识产权局提交的第10-2020-0051030号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及一种像素和包括像素的显示装置。
背景技术
随着对信息显示的增加的兴趣和对便携式信息介质的高需求，显示装置相应地受到了高需求，并且显示装置的商业化得到了加强。
在本背景技术部分中公开的上述信息仅用于增强对本公开的背景的理解，且因此其可以包括不构成现有技术的信息。
发明内容
本公开旨在提供一种像素和包括该像素的显示装置，该像素和显示装置可以通过在发光元件和衬底之间设置中间图案来提高从发光元件发射的光的发光效率。
本公开的一个或更多示例性实施例可以提供一种像素，其包括：第一电极和第二电极，在衬底上在第一方向上彼此间隔开；多个发光元件，位于第一电极和第二电极之间；中间图案，在第一方向上位于第一电极和第二电极之间，并且在衬底的厚度方向上位于衬底和多个发光元件之间；第一接触电极，电连接发光元件中的每个的一个端部和第一电极；以及第二接触电极，将发光元件中的每个的另一端部与第二电极电连接。这里，中间图案的一侧可以在第一方向上与第一电极隔开并且它们之间具有第一间隙，而中间图案的另一侧可以在第一方向上与第二电极隔开并且它们之间具有第二间隙。中间图案可以包括与第一电极和第二电极相同的材料。
在平面图中，中间图案可以与发光元件重叠。
第一电极和第二电极以及中间图案可以设置在相同的层上。
第一间隙和第二间隙可以彼此相同或不同。
第一间隙和第二间隙中的每个可以小于发光元件中的每个的、平行于发光元件中的每个的延伸方向的长度。中间图案在第一方向上的宽度可以大于发光元件中的每个的长度。
像素还可以包括位于第一电极和第二电极以及中间图案上并且位于发光元件下方的绝缘层。这里，绝缘层可以暴露第一电极的一部分和第二电极的一部分，并且可以完全覆盖中间图案。
中间图案可以被绝缘层覆盖以与第一电极、第二电极、第一接触电极和第二接触电极电绝缘。
中间图案可以在图像显示方向上反射从发光元件中的每个发射的光。
像素还可以包括位于衬底和第一电极之间的第一坝图案以及位于衬底和第二电极之间的第二坝图案。这里，中间图案的一侧可对应于第一坝图案，而中间图案的另一侧可对应于第二坝图案。
第一电极和中间图案的一侧可以在第一坝图案上彼此间隔开并且它们之间具有第一间隙，且第二电极和中间图案的另一侧可以在第二坝图案上彼此间隔开并且它们之间具有第二间隙。
像素还可以包括在第一方向上与第一电极间隔开的第一虚设图案以及在第一方向上与第二电极间隔开的第二虚设图案。
这里，在平面图中，第一电极可以位于第一虚设图案和中间图案之间。在平面图中，第二电极可以位于第二虚设图案和中间图案之间。
第一图案和第二虚设图案可以包括与第一电极和第二电极相同的材料，并且可以位于与第一电极和第二电极相同的层上。
绝缘层可以位于第一图案和第二虚设图案上，以完全覆盖第一图案和第二虚设图案。这里，第一图案和第二虚设图案可以在图像显示方向上反射从发光元件发射的光。
本公开的另一个实施例可提供一种显示装置，其包括位于衬底上的多个像素。像素中的每个可包括：在衬底上在第一方向上彼此间隔开的第一电极和第二电极；位于第一电极和第二电极之间的多个发光元件；在第一方向上位于第一电极和第二电极之间并且在衬底的厚度方向上位于衬底和多个发光元件之间的中间图案；电连接发光元件中的每个的一个端部和第一电极的第一接触电极；以及将发光元件中的每个的另一端部与第二电极电连接的第二接触电极。这里，中间图案的一侧可以在第一方向上与第一电极隔开并且它们之间具有第一间隙，且中间图案的另一侧可以在第一方向上与第二电极隔开并且它们之间具有第二间隙。
中间图案可以包括与第一电极和第二电极相同的材料。
根据本公开的一个或更多示例性实施例，可以通过在发光元件和衬底之间设置中间图案来增加在图像显示方向上前进的光的量，使得通过使用中间图案在图像显示方向(或前方方向)上反射从发光元件向衬底的方向发射的光。因此，可以提供具有改进的发光效率的像素和包括该像素的显示装置。
根据本公开的一个或更多示例性实施例的效果不受以上所示的内容的限制，并且本说明书中包括了更多的各种效果。
附图说明
图1A示意性示出根据本公开的一个或更多示例性实施例的发光元件的立体剖视图。
图1B示出图1A的发光元件的剖视图。
图2A示意性示出根据本公开的另一个示例性实施例的发光元件的立体剖视图。
图2B示出图2A的发光元件的剖视图。
图3A示意性示出根据本公开的另一个示例性实施例的发光元件的立体剖视图。
图3B示出图3A的发光元件的剖视图。
图4A示意性示出根据本公开的另一个示例性实施例的发光元件的立体图。
图4B示出图4A的发光元件的剖视图。
图5示出根据本公开的一个或更多示例性实施例的显示装置，并且例如，其示出使用图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中所示的发光元件之一作为发光源的显示装置的示意性俯视平面图。
图6A和图6B示出根据各种示例性实施例的包括在图5中所示的一个像素中的组成元件的电连接关系的电路图。
图7示意性示出图5中所示的像素之一的俯视平面图。
图8示出沿图7的线I-I'截取的剖视图。
图9示出沿图7的线II-II'截取的剖视图。
图10示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图。
图11示出沿图10的线III-III'截取的剖视图。
图12示出沿图10的线Ⅳ-Ⅳ'截取的剖视图。
图13示出根据另一个示例性实施例的图12中所示的第一坝图案，并且示出对应于图10的线IV-IV'的剖视图。
图14示出根据另一个示例性实施例的图12中所示的第二接触电极，并且示出对应于图10的线IV-IV'的剖视图。
图15示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图。
图16示出沿图15的线V-V'截取的剖视图。
图17示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图。
图18示出沿图17的线Ⅵ-Ⅵ'截取的剖视图。
具体实施方式
因为本公开可以进行各种修改并具有各种形式，所以下面将详细说明和描述实施例。然而，这决不是将本公开限制于特定实施例，而应当理解为包括在本公开的精神和范围内的所有改变、等同物和替代物。
在描述每个附图时，相同的附图标记用于相同的组成元件。在附图中，为了本公开的清楚起见，放大并示出结构的尺寸。诸如第一、第二等的术语将仅用于描述各种组成元件，而不应被解释为限制这些组成元件。这些术语仅用于区分一个组成元件和其他组成元件。例如，在不脱离本公开的范围的情况下，第一组成元件可以被称为第二组成元件，并且类似地，第二组成元件可以被称为第一组成元件。单数形式旨在包括复数形式，除非上下文另外清楚地指出。
在本申请中，应当理解，术语“包括”、“包含”、“具有”或“配置”表示存在说明书中描述的特征、数字、步骤、操作、组成元件、部分或其组合，但不事先排除存在或添加一个或更多其他特征、数字、步骤、操作、组成元件、部分或其组合的可能性。应当理解，当诸如层、膜、区域或衬底的元件被称为在另一个元件“上”时，它可以直接在该另一个元件上，或者也可以存在中间元件。此外，在本说明书中，当层、膜、区域、板等的一部分被称为形成在另一部分“上”时，所形成的方向不限于上方，而是包括侧方或下方。相反，当层、膜、区域、板等的一部分被称为在另一部分的“下方”时，其可以直接在该另一部分的下方，或者可以存在中间部分。
应当理解，在本申请中，当描述一个元件(例如，第一元件)与另一个元件(例如，第二元件)(功能上或通信上)联接或连接/(功能上或通信上)联接或连接到另一个元件(例如，第二元件)时，该一个元件可以与该另一个元件直接联接或连接/直接联接或连接到该另一个元件，或者可以通过又一个元件(例如，第三元件)与该另一个元件联接或连接/联接或连接到该另一个元件。相反，可以理解，当描述一个元件(例如，第一元件)与另一个元件(例如，第二元件)直接联接或连接/直接联接或连接到另一个元件(例如，第二元件)时，在该一个元件和该另一个元件之间不存在其他元件(例如，第三元件)。
在下文中，参考附图，将更详细地描述本公开的优选实施例和本领域技术人员理解本公开的内容所需的其他实施例。在下面的描述中，单数形式包括复数形式，除非上下文清楚地仅指示单数。
图1A示意性示出根据本公开的一个或更多示例性实施例的发光元件的立体剖视图，图1B示出图1A的发光元件的剖视图，图2A示意性示出根据本公开的另一个示例性实施例的发光元件的立体剖视图，图2B示出图2A的发光元件的剖视图，图3A示意性示出根据本公开的另一个示例性实施例的发光元件的立体剖视图，图3B示出图3A的发光元件的剖视图，图4A示意性示出根据本公开的另一个示例性实施例的发光元件的立体图，以及图4B示出图4A的发光元件的剖视图。
为方便起见，在描述例示通过蚀刻方法制造的发光元件的图1A、图1B、图2A、图2B、图3A和图3B之后，将描述例示通过生长方法制造的发光元件的图4A和图4B。在本公开的一个或更多示例性实施例中，发光元件的类型和/或形状不限于图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中所示的实施例。
首先，参考图1A、图1B、图2A、图2B、图3A和图3B，发光元件LD包括第一半导体层11、第二半导体层13和插入在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以被实现为其中第一半导体层11、有源层12和第二半导体层13被顺序堆叠的堆叠发光体。
发光元件LD可以设置成具有在一个方向上延伸的形状。当发光元件LD的延伸方向是长度方向时，发光元件LD可以包括沿着延伸方向的一个端部(或下端部)和另一个端部(或上端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部(或下端部)处，并且第一半导体层11和第二半导体层13中的剩余一个可以设置在发光元件LD的另一个端部(或上端部)处。例如，第一半导体层11可以设置在发光元件LD的一个端部(或下端部)处，且第二半导体层13可以设置在发光元件LD的另一个端部(或上端部)处。
发光元件LD可以以各种形状提供。例如，发光元件LD可以具有在长度方向上长的杆状形状或棒状形状(即，纵横比大于1)。在本公开的一个或更多示例性实施例中，发光元件LD在长度方向上的长度L可以大于其直径D(或其截面的宽度)。例如，发光元件LD可以包括以具有纳米级至微米级的直径D和/或长度L的超小尺寸制造的发光二极管(LED)。
发光元件LD的直径D可以是约0.5μm至500μm，并且其长度L可以是约1μm至1000μm。然而，发光元件LD的直径D和长度L不限于此，并且可以改变发光元件LD的尺寸使得发光元件LD满足发光元件LD所应用的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种的半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种合适的材料制成。在本公开的一个或更多示例性实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。例如，第一半导体层11可以是n型GaN半导体层。第一半导体层11可以包括沿着发光元件LD的长度L的方向与有源层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部(或下端部)。
有源层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，当有源层12由多量子阱结构形成时，有源层12可以具有其中由一个单元组成的阻挡层(未示出)、应变增强层和阱层被周期性地和重复地堆叠的结构。因为应变增强层具有比阻挡层更小的晶格常数，所以它可以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于上述实施例。
有源层12可以发射波长为400nm至900nm的光，并且可以具有双异质结构。在本公开的一个或更多示例性实施例中，掺杂有导电掺杂剂的包封层(未示出)可以沿着发光元件LD的长度L的方向形成在有源层12的上部和/或下部上。例如，包封层可以形成为AlGaN层或InAlGaN层。在一些实施例中，诸如AlGaN或InAlGaN的材料可用于形成有源层12，且此外，各种材料可形成有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。有源层12的第一表面和第二表面可以在发光元件LD的长度L的方向上彼此相对。
当在发光元件LD的端部之间施加适当电压(例如，设定电压或预定电压)或更大的电场时，在电子-空穴对在有源层12中结合时发光元件LD发光。通过使用该原理控制发光元件LD的发光，除了显示装置的像素之外，发光元件LD可以用作各种发光装置的光源(或发光源)。
第二半导体层13设置在有源层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以由与第一半导体层11的半导体材料不同的半导体材料形成，或者第二半导体层13可以由具有与第一半导体层11的半导体材料的材料特性不同的材料特性的半导体材料形成。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。在本公开的一个或更多示例性实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。例如，第二半导体层13可以是p型GaN半导体。如图1A和图1B中所示，第二半导体层13可以包括沿着发光元件LD的长度L的方向接触有源层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在本公开的一个或更多示例性实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L的方向上彼此具有不同的厚度。例如，沿着发光元件LD的长度L的方向，第一半导体层11可以具有比第二半导体层13相对更厚的厚度。因此，如图1A和图1B中所示，发光元件LD的有源层12可以设置成比第一半导体层11的下表面更靠近第二半导体层13的上表面。
图1A和图1B示出第一半导体层11和第二半导体层13被配置为一个层，但本公开不限于此。在本公开的一个或更多示例性实施例中，第一半导体层11和第二半导体层13中的每个可以进一步包括一个或更多层，例如根据有源层12的材料的包封层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是布置在具有不同晶格结构的半导体层之间的应变减小层，并且用作缓冲器以减小晶格常数的差异。TSBR层可由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但本公开不限于此。
在一些实施例中，如图2A至图3B中所示，除了上述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD可以进一步包括设置在第二半导体层13上的附加电极15(以下称为“第一附加电极”)。在另一个实施例中，可以进一步包括设置在第一半导体层11的一端上的另一个附加电极(未示出，以下称为“第二附加电极”)。
第一附加电极15和第二附加电极可以是欧姆接触电极，但不限于此，并且根据一个或更多示例性实施例可以是肖特基接触电极。第一附加电极15和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极15和第二附加电极可以包括其中铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金单独或组合使用的不透明金属，但本公开不限于此。在一些实施例中，第一附加电极15和第二附加电极可以包括透明导电氧化物，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)。
包括在第一附加电极15和第二附加电极中的材料可以彼此相同或不同。第一附加电极15和第二附加电极可以是基本上透明的或半透反射的。因此，由发光元件LD生成的光可以透射通过第一附加电极15和第二附加电极以输出到发光元件LD的外部。在一些实施例中，当由发光元件LD生成的光没有透射通过第一附加电极15和第二附加电极并且通过除了发光元件LD的各端之外的区域射出到外部时，第一附加电极15和第二附加电极可以包括不透明金属。
在本公开的一个或更多示例性实施例中，发光元件LD可以进一步包括绝缘膜14。然而，在一些实施例中，可以省略绝缘膜14，或者可以提供绝缘膜14以便仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘膜14可以防止(或保护)当有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电气短路。通过形成绝缘膜14，可以最小化或减少发光元件LD的表面缺陷，从而提高寿命和效率。当紧密设置多个发光元件LD时，绝缘膜14可以防止(或保护)可能在发光元件LD之间发生的不希望的短路。如果有源层12可以防止(或保护)造成与外部导电材料的短路，则不限制是否提供绝缘膜14。
如图1A和图1B中所示，绝缘膜14可以以部分或完全围绕包括第一半导体层11、有源层12和第二半导体层13的发光叠层的外表面(例如，外周表面或外圆周表面)的形式提供。为了便于描述，图1A示出去除绝缘膜14的一部分的状态，但是实际发光元件LD中包括的第一半导体层11、有源层12和第二半导体层13可以被绝缘膜14包围(或部分地被绝缘膜14包围)。
在上述实施例中，描述了其中绝缘膜14完全围绕第一半导体层11、有源层12和第二半导体层13的外表面(例如，外周表面或外圆周表面)的结构，但本公开不限于此。在一些实施例中，当发光元件LD包括附加电极15时，如图2A和图2B中所示，绝缘膜14可以完全包围第一半导体层11、有源层12、第二半导体层13和附加电极15中的每个的外表面(例如，外周表面或外圆周表面)。根据另一个实施例，如图3A和图3B中所示，绝缘膜14不完全围绕设置在第二半导体层13上的附加电极15的外表面(例如，外周表面或外圆周表面)，或者可以仅围绕附加电极15的外表面(例如，外周表面或外圆周表面)的一部分并且可以不围绕附加电极15的外表面(例如，外周表面或外圆周表面)的其余部分。然而，绝缘膜14暴露发光元件LD的至少两个端部，并且例如，除了设置在第二半导体层13的一侧上的附加电极15之外，绝缘膜14可以暴露第一半导体层11的一个端部。
在一些实施例中，当第一附加电极15设置在发光元件LD的另一端部(或上端部)处并且第二附加电极设置在发光元件LD的一个端部(或下端部)处时，绝缘膜14可以暴露第一附加电极15的至少一个区域和第二附加电极的至少一个区域。在另一个实施例中，可以不提供绝缘膜14。
根据本公开的一个或更多示例性实施例，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiONx)、氧化铝(AlOx)和二氧化钛(TiO2)中的一种或更多种绝缘材料，但不限于此，且可以针对其使用具有绝缘特性的各种材料。
当在发光元件LD中提供绝缘膜14时，可以防止有源层12相对于驱动电极(未示出)短路。通过形成绝缘膜14，可以最小化或减少发光元件LD的表面缺陷，以提高发光元件LD的寿命和发光效率。当紧密设置多个发光元件LD时，绝缘膜14可以防止(或保护)可能在发光元件LD之间发生的不希望的短路。
上述发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD与流体溶液(或溶剂)混合并提供给每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)时，可以对每个发光元件LD进行表面处理，使得发光元件LD不在溶液中不均匀聚集并且被均匀喷涂。
除了显示装置之外，包括上述发光元件LD的发光单元(或发光装置)还可以用在需要光源的各种类型的电子装置中。例如，当在显示面板的每个像素的像素区域中设置多个发光元件LD时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的电子装置(例如照明装置)中。
在下文中，将参考图4A和图4B描述通过生长方法制造的发光元件LD'。
当描述通过生长方法制造的发光元件LD'时，将主要描述与上述实施例的区别，并且在通过生长方法制造的发光元件LD'中未具体描述的特征遵循上述示例性实施例的特征。
参照图4A和图4B，根据本公开的示例性实施例的发光元件LD'可以包括第一半导体层11'、第二半导体层13'和插入在第一半导体层11'和第二半导体层13'之间的有源层12'。在一些实施例中，发光元件LD'可以包括具有核壳结构的发光图案10'，该核壳结构包括设置在发光元件LD'的中央(或中间)的第一半导体层11'、围绕第一半导体层11'的至少一侧的有源层12'(例如，有源层12'可以在第一半导体层11'的周边周围围绕第一半导体层11')、围绕有源层12'的至少一侧的第二半导体层13'(例如，第二半导体层13'可以在有源层12'的周边周围围绕有源层12')、以及围绕第二半导体层13'的至少一侧的附加电极15'(例如，附加电极15'可以在第二半导体层13'的周边周围围绕第二半导体层13')。
发光元件LD'可以设置成具有在一个方向上延伸的多边形角形状。例如，发光元件LD'可以设置成具有六边形角形状。当发光元件LD'的延伸方向是长度方向时，发光元件LD'可以具有沿着长度方向的一个端部(或下端部)和另一个端部(或上端部)。第一半导体层11'和第二半导体层13'中的一个的一部分可以在发光元件LD'的一个端部(或下端部)处暴露，并且第一半导体层11'和第二半导体层13'中的另一个的一部分可以在发光元件LD'的另一个端部(或上端部)处暴露。例如，第一半导体层11'的一部分可以在发光元件LD'的一个端部(或下端部)处暴露，并且第二半导体层13'的一部分可以在发光元件LD'的另一个端部(或上端部)处暴露。在这种情况下，当将发光元件LD'用作显示装置的光源时，第一半导体层11'的暴露部分可以接触用于驱动发光元件LD'的驱动电极中的一个，并且第二半导体层13'的暴露部分可以接触另一个驱动电极。
在一些实施例中，当发光元件LD'包括附加电极15'时，附加电极15'的、在发光元件LD'的另一端部(或上端部)处围绕第二半导体层13'的至少一侧的一部分可以被暴露。在这种情况下，当将发光元件LD'用作显示装置的光源时，附加电极15'的暴露部分可以接触另一个驱动电极以电连接到所述另一个驱动电极。
在本公开的一个或更多示例性实施例中，第一半导体层11'可以设置在发光元件LD'的核处，即设置在发光元件LD'的中央(或中间)处。发光元件LD'可以设置成具有与第一半导体层11'的形状相对应的形状。例如，当第一半导体层11'具有六边形角形状时，发光元件LD'和发光图案10'可以具有六边形角形状。
有源层12'可以被提供和/或形成为沿发光元件LD'的长度L的方向围绕(或部分覆盖)第一半导体层11'的外表面(例如，外周表面或外圆周表面)。例如，有源层12'可以被提供和/或形成为在发光元件LD'的长度L的方向上围绕除了设置在第一半导体层11'的两个端部的下侧处的一个端部之外的剩余区域。
第二半导体层13'提供和/或形成为在发光元件LD'的长度L方向上围绕有源层12'，并且可以包括与第一半导体层11'不同类型的半导体层。例如，当第一半导体层11'包括n型半导体层时，第二半导体层13'可以包括p型半导体层。例如，第二半导体层13'可以由与第一半导体层11'的半导体材料不同的半导体材料形成，或者第二半导体层13'可以由具有与第一半导体层11'的半导体材料的材料特性不同的材料特性的半导体材料形成。
在本公开的一个或更多示例性实施例中，发光元件LD'可以包括围绕第二半导体层13'的至少一侧的附加电极15'。附加电极15'可以是电连接到第二半导体层13'的欧姆接触电极或肖特基接触电极，但不限于此。
如上所述，发光元件LD'可以被配置为具有六边形角形状，该六边形角形状具有两个突出的端部，并且它可以用核壳结构的发光图案10'来实现，该核壳结构包括设置在其中央处的第一半导体层11'、围绕第一半导体层11'的有源层12'、围绕有源层12'的第二半导体层13'以及围绕第二半导体层13'的附加电极15'。第一半导体层11'可以设置在具有六边形角形状的发光元件LD'的一个端部(或下端部)处，并且附加电极15'可以设置在发光元件LD'的另一个端部(或上端部)处。
在一些实施例中，发光元件LD'还可以包括设置在具有核壳结构的发光图案10'的外表面(例如，外周表面或外圆周表面)上的绝缘膜14'。绝缘膜14'可以包括透明绝缘材料。
图5示出根据本公开的示例性实施例的显示装置，并且例如，其示出使用图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中所示的发光元件之一作为发光源的显示装置的示意性俯视平面图。
在图5中，为了方便起见，基于显示图像的显示区域DA简要示出显示装置的结构。然而，在一些实施例中，未示出的至少一个驱动器(例如，扫描驱动器、数据驱动器等)和/或未示出的多条信号线可进一步设置在显示装置上。
参考图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B和图5，根据本公开的一个或更多示例性实施例的显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并驱动像素PXL的驱动部分、以及连接像素PXL和驱动部分的线部分。
当显示装置是具有施加到其至少一个表面上的显示表面的电子装置(例如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴设备)时，可以应用本公开。
根据驱动发光元件LD的方法，可以将显示装置分为无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置被实现为有源矩阵型显示装置时，像素PXL中的每个可以包括用于控制提供给发光元件LD的电流的量的驱动晶体管、用于向驱动晶体管发送数据信号的开关晶体管等。
近来，在分辨率、对比度和操作速度方面选择性地开启每个像素PXL的有源矩阵型显示装置已经成为主流，但是本公开不限于此，并且其中执行针对每个像素组的发光的无源矩阵型显示装置也可以使用用于驱动发光元件LD的组成元件(例如，第一电极和第二电极)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
在一些实施例中，显示区域DA可以设置在显示装置的中央区域中，并且非显示区域NDA可以设置在显示装置的边缘区域(或周边区域)中以便围绕显示区域DA。例如，非显示区域NDA可以沿着显示区域DA的一个或更多边缘(或围绕周边)位于显示区域DA附近。然而，显示区域DA和非显示区域NDA的位置不限于此，并且它们的位置可以改变。
显示区域DA可以是其中提供用于显示图像的像素PXL的区域。非显示区域NDA可以是其中提供用于驱动像素PXL的驱动部分以及用于连接驱动部分和像素PXL的线部分的一部分的区域。为了便于描述，在图5中仅示出一个像素PXL，但是多个像素PXL可以基本上设置在衬底SUB的显示区域DA中。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置成包括由直线组成的边的封闭多边形。在一些实施例中，显示区域DA可以设置成包括由曲线组成的边的圆形和/或椭圆形。在一些其他实施例中，显示区域DA可以被提供为各种形状，例如包括由直线和曲线组成的边的半圆形和半椭圆形。
非显示区域NDA可以设置在显示区域DA的至少一侧处。在本公开的一个或更多示例性实施例中，非显示区域NDA可以沿着显示区域DA的周边(或圆周或边缘)围绕显示区域DA。
非显示区域NDA可以设置有连接到像素PXL的线部分和用于驱动像素PXL的驱动部分。
线部分可以电连接驱动部分和像素PXL。线部分向每个像素PXL提供信号，并且它可以是连接到每个像素PXL的信号线，例如，连接到扫描线的扇出线、数据线、发光控制线等。线部分包括连接到与每个像素PXL连接的信号线(例如，连接到控制线、传感线等)以便实时补偿每个像素PXL的电特性的变化的扇出线。
衬底SUB可以包括透光的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB上的一个区域被提供作为其中设置像素PXL的显示区域DA，并且衬底SUB上的剩余区域可以被提供作为非显示区域NDA。例如，衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域。
像素PXL中的每个可以被设置在衬底SUB上的显示区域DA中。在本公开的一个或更多示例性实施例中，像素PXL可以以条纹(例如，矩阵)或PenTile排列结构布置在显示区域DA中，但是本公开不限于此。
每个像素PXL可以包括由相应的扫描信号和数据信号驱动的一个或更多发光元件LD。发光元件LD具有与纳米级至微米级一样小的尺寸，并且可以与平行相邻设置的发光元件LD相互连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL包括由合适的信号(例如，设定信号或预定信号，例如扫描信号和数据信号)和/或合适的电源(例如，设定电源或预定电源，例如第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，每个像素PXL可以包括图1A至图4B中所示的发光元件LD，例如，尺寸小至微米级的至少一个超小发光元件LD。然而，在本公开的一个或更多示例性实施例中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
在本公开的一个或更多示例性实施例中，不特别限制像素PXL的颜色、类型和/或数量，并且例如，从每个像素PXL发射的光的颜色可以不同地改变。
驱动部分可以通过线部分向每个像素PXL提供合适的信号(例如，设定信号或预定信号)和合适的电源(例如，设定电源或预定电源)，从而控制像素PXL的驱动。
驱动器可以包括扫描驱动器、发光驱动器、数据驱动器以及定时控制器，扫描驱动器用于通过扫描线向像素PXL提供扫描信号；发光驱动器用于通过发光控制线向像素PXL提供发光控制信号；数据驱动器用于通过数据线向像素PXL提供数据信号。定时控制器可以控制扫描驱动器、发光驱动器和数据驱动器。
图6A和图6B示出根据各种实施例的包括在图5中所示的一个像素中的组成元件的电连接关系的电路图。
例如，图6A和图6B示出根据不同实施例的可应用于有源显示装置的像素PXL中所包括的组成元件的电连接关系。然而，可应用本公开的实施例的像素PXL中所包括的组成元件的类型不限于此。
在图6A和图6B中，不仅图5中所示的像素PXL中的每个中所包括的组成元件，而且其中提供组成元件的区域被称为像素PXL。在一些实施例中，图6A和图6B中所示的每个像素PXL可以是图5的显示装置中所提供的像素PXL之一，并且像素PXL可以具有基本上相同或相似的结构。
参照图1A至图4B、图5、图6A和图6B，一个像素PXL(以下称为“像素”)可包括发光单元EMU，其生成具有对应于数据信号的亮度的光。在一些实施例中，像素PXL可以选择性地进一步包括用于驱动发光单元EMU的像素电路144。
根据一个或更多示例性实施例，发光单元EMU可以包括并联连接在第一电源线PL1和第二电源线PL2之间的多个发光元件LD，第一电源线PL1被施加第一驱动电源VDD的电压，第二电源线PL2被施加第二驱动电源VSS的电压。例如，发光单元EMU可以包括通过像素电路144和第一电源线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电源线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1和第二电极EL2之间在相同方向上彼此并联连接的多个发光元件LD。在本公开的一个或更多示例性实施例中，第一电极EL1可以是阳极电极，且第二电极EL2可以是阴极电极。
在本公开的一个或更多示例性实施例中，包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一个端部和通过第二电极EL2连接到第二驱动电源VSS的另一个端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以被设置为高电位电源，而第二驱动电源VSS可以被设置为低电位电源。在这种情况下，在像素PXL的发光周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以被设置为等于或高于发光元件LD的阈值电压。
如上所述，在分别提供有不同电势的电压的第一电极EL1和第二电极EL2之间沿相同方向(例如，前方方向)并联连接的各个发光元件LD可以形成各个有效光源。这些有效光源可以被收集以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射亮度对应于通过相应像素电路144提供的驱动电流的光。例如，在每个帧周期期间，像素电路144可以向发光单元EMU提供对应于相应帧数据的灰度值的驱动电流。提供给发光单元EMU的驱动电流可以被分配为在发光元件LD中流动。因此，当每个发光元件LD发射具有与其中流动的电流相对应的亮度的光时，发光单元EMU可以发射具有与驱动电流相对应的亮度的光。
图6A和图6B示出其中发光元件LD的各个端部沿相同方向连接在第一驱动电源VDD和第二驱动电源VSS之间的示例性实施例，但是本公开不限于此。在一些实施例中，除了形成相应有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如反向发光元件(未示出)。反向发光元件与形成有效光源的发光元件LD一起并联连接在第一电极EL1和第二电极EL2之间，但是也可以相对于发光元件LD沿相反方向连接在第一电极EL1和第二电极EL2之间。即使当在第一电极EL1和第二电极EL2之间施加适当的驱动电压(例如，设定驱动电压或预定驱动电压，例如，正向的驱动电压)时，反向发光元件也保持禁用状态(例如，反向偏置状态)，因此电流基本上不会在反向发光元件中流动。
像素电路144可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i行(即，i是自然数)和第j列(即，j是自然数)中时，像素PXL的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在一些实施例中，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6A和图6B中所示的实施例的结构。
首先，参考图6A，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可连接到第j数据线Dj，且其第二端子可连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，当第一端子是源电极时，第二端子可以是漏电极；或者反之，当第一端子是漏电极时，第二端子可以是源电极。第二晶体管T2的栅电极可以连接到第i扫描线Si。
当第二晶体管T2可以被导通的电压(例如，低电压)的扫描信号从第i扫描线Si被提供到第二晶体管T2的栅电极时，第二晶体管T2被导通，以电连接第j数据线Dj和第一节点N1。在这种情况下，相应帧的数据信号被提供给第j数据线Dj，因此数据信号被发送到第一节点N1。发送到第一节点N1的数据信号被充电到存储电容器Cst中。
第一晶体管T1(例如，驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制提供给发光元件LD的驱动电流的量。例如，第一晶体管T1可以控制提供给发光单元EMU的发光元件LD中的每个的驱动电流的量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一个电极可以连接到第一节点N1。可以根据对应于提供给第一节点N1的数据信号的电压对存储电容器Cst进行充电，并且保持充电的电压直到提供下一帧的数据信号。
图6A和图6B分别示出包括用于将数据信号传送到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst、以及用于将对应于数据信号的驱动电流提供给发光元件LD的第一晶体管T1的像素电路144。
然而，本公开不限于此，并且像素电路144的结构可以不同地改变。例如，像素电路144可以另外包括至少一个晶体管元件或者其他电路元件，至少一个晶体管元件例如为用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件、和/或用于控制发光元件LD的发光时间的晶体管元件，其他电路元件例如为用于提高第一节点N1的电压的升压电容器。
图6A示出包括在像素电路144中的晶体管(例如第一晶体管T1和第二晶体管T2)作为P型晶体管，但本公开不限于此。例如，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
接下来，参考图1A至图4B、图5和图6B，根据本公开的一个或更多示例性实施例，第一晶体管T1和第二晶体管T2可以实现为N型晶体管。图6B中所示的像素电路144的结构或操作类似于图6A的像素电路144的结构或操作，除了由于晶体管类型的改变而导致的某些组成元件(例如，连接在第一节点N1与第一晶体管T1的第二端子之间的存储电容器Cst)的连接位置改变。因此，将简要描述图6B中所示的像素电路144的结构或操作。
在本公开的一个或更多示例性实施例中，图6B中所示的像素电路144可包括存储电容器Cst以及作为N型晶体管的第一晶体管T1和第二晶体管T2。当第一晶体管T1和第二晶体管T2是N型晶体管时，发光单元EMU可以连接在第一驱动电源VDD和像素电路144之间，以便稳定用于对存储电容器Cst进行充电的与提供给第一节点N1的数据信号相对应的电压。然而，本公开不限于此，并且在一些实施例中，图6B中所示的发光单元EMU可以连接在像素电路144和第二驱动电源VSS之间。在本公开的一个或更多示例性实施例中，像素电路144的配置不限于图6A和图6B中所示的实施例。
在一些实施例中，像素电路144可连接到控制线、传感线等以实时补偿电特性的变化。在这种情况下，像素电路144可以包括感测晶体管，该感测晶体管由提供给控制线的控制信号导通以电连接传感线和第一晶体管T1。因此，可以通过传感线提取每个像素PXL的、包括第一晶体管T1的阈值电压的特征信息，并且所提取的特征信息可以用于转换图像数据以补偿像素PXL之间的特性偏差。
图6A和图6B示出其中形成每个发光单元EMU的发光元件LD都并联连接的一个或更多示例性实施例，但是本公开不限于此。在一些实施例中，发光单元EMU可以被配置为包括至少一个串联级，该串联级包括彼此串联连接的多个发光元件LD。例如，发光单元EMU可以被配置为具有串联/并联混合结构。
可以应用于本公开的像素PXL的结构不限于图6A和图6B中所示的实施例，并且相应的像素PXL可以具有各种结构。例如，每个像素PXL可以被配置在无源发光显示装置等的内部。在这种情况下，可以省略像素电路144，并且包括在发光单元EMU中的发光元件LD的各个端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的第一电源线PL1、施加有第二驱动电源VSS的第二电源线PL2、和/或控制线(例如，设定控制线或预定控制线)。
图7示意性示出图5中所示的像素之一的俯视平面图，图8示出沿着图7的线I-I'截取的剖视图，以及图9示出沿着图7的线II-II'截取的剖视图。
图7中所示的像素PXL可以是图6A中所示的像素PXL。
在图7中，为了方便起见，省略了连接到发光元件的晶体管和连接到晶体管的一些信号线的图示。
在图7至图9中，通过将每个电极示出为单层膜的电极并且将每个绝缘层示出为单层膜的绝缘层来简化一个像素PXL的结构，但是本公开不限于此。
在本公开的一个或更多示例性实施例中，“形成和/或提供在相同的层上”是指在相同工艺中形成，而“形成和/或提供在另外的层上”是指在不同工艺中形成。
此外，在本公开的一个或更多示例性实施例中，两个元件之间的“连接”可意味着电连接和物理连接。
在本公开的一个或更多示例性实施例中，为了便于描述，水平方向(或横向方向)被指示为第一方向DR1，垂直方向(或纵向方向)被指示为第二方向DR2，并且衬底SUB的厚度方向被指示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以分别表示由第一方向DR1、第二方向DR2和第三方向DR3指代的方向。
参照图1A至图5、图6A和图7至图9，根据本公开的一个或更多示例性实施例的显示装置可以包括设置在衬底SUB上的多个像素PXL。
衬底SUB可以包括透光的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，包括在衬底SUB中的材料可以不同地改变，并且还可以包括纤维增强塑料(FRP)。在显示装置的制造过程中，应用到衬底SUB的材料可以具有对高处理温度的抵抗性(或耐热性)。
衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA(例如参见图5)，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA。
像素PXL可以根据在衬底SUB上的显示区域DA中在第一方向DR1上延伸的多个像素行以及沿不同于第一方向DR1(例如，与第一方向DR1交叉)的第二方向DR2延伸的多个像素列以矩阵形式和/或条纹形式来布置，但本公开不限于此。在一些实施例中，像素PXL可以以各种排列设置在衬底SUB上的显示区域DA中。
其中提供每个像素PXL的像素区域PXA可以包括其中发射光的发光区域和邻近发光区域(或围绕发光区域的边缘或周边)的周边区域。在本公开的一个或更多示例性实施例中，周边区域可以包括其中不发射光的非发光区域。
电连接到像素PXL的线部分可以设置在衬底SUB上。线部分可以包括用于向每个像素PXL发送适当的信号(例如，设定信号/电压或预定信号或预定电压)的多条信号线。信号线可以包括用于向每个像素PXL发送扫描信号的第i扫描线Si、用于向每个像素PXL发送数据信号的第j数据线Dj、以及用于向每个像素PXL发送驱动电源的电源线PL1和PL2。在一些实施例中，线部分还可以包括用于向每个像素PXL发送发光控制信号的发光控制线。根据另一个实施例，线部分还可以包括连接到每个像素PXL的传感线和控制线。
每个像素PXL可以设置在衬底SUB上，并且可以包括像素电路层PCL和显示元件层DPL，像素电路层PCL包括像素电路144，显示元件层DPL包括多个发光元件LD。发光元件LD可以设置在每个像素PXL的像素区域PXA中。
为了方便起见，首先描述像素电路层PCL，且然后描述显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、设置在缓冲层BFL上的像素电路144、以及设置在像素电路144上的钝化层PSV(参见图8)。
缓冲层BFL可防止杂质扩散到包括在像素电路144中的晶体管T中(例如，缓冲层BFL可保护晶体管T免于杂质从外部扩散到晶体管T中)。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括无机材料中的至少一种，例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiONx)和氧化铝(AlOx)。缓冲层BFL可以作为单层膜提供，但是可以作为两层或更多层膜的多层膜提供。当缓冲层BFL被设置为多层膜时，其相应的层可以由相同的材料或不同的材料制成。根据衬底SUB的材料、工艺条件等，可以省略缓冲层BFL。
像素电路144可包括至少一个晶体管T和存储电容器Cst。晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr(参见图8)和连接到驱动晶体管Tdr的开关晶体管Tsw(参见图9)。然而，本公开不限于此，且除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路144可进一步包括执行其他功能的电路元件。在以下实施例中，驱动晶体管Tdr和开关晶体管Tsw统称为晶体管T或多个晶体管T。驱动晶体管Tdr可以具有与参照图6A描述的第一晶体管T1相同的配置，而开关晶体管Tsw可以具有与参照图6A描述的第二晶体管T2相同的配置。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子SE(例如，源电极)和第二端子DE(例如，漏电极)。第一端子SE可以是源电极和漏电极中的一个，且第二端子DE可以是其晶体管T的源电极和漏电极之中的剩余一个电极。例如，当第一端子SE是源电极时，第二端子DE可以是漏电极。
半导体图案SCL可以被提供和/或形成在缓冲层BFL上。半导体图案SCL可以包括与第一端子SE接触的第一接触区和与第二端子DE接触的第二接触区。第一接触区和第二接触区之间的区域可以是沟道区。沟道区可以在第三方向DR3上与相应晶体管T的栅电极GE重叠。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。例如，沟道区(其是未掺杂杂质的半导体图案)可以是本征半导体。第一接触区和第二接触区可以是掺杂有杂质(例如，n型杂质或p型杂质)的半导体图案。
可以在栅极绝缘层GI上提供和/或形成栅电极GE，以对应于半导体图案SCL的沟道区。可在栅极绝缘层GI上提供栅电极GE，以在第三方向DR3上与相应晶体管T的半导体图案SCL的沟道区重叠。栅电极GE可以形成为具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金构成的群组的一种或其混合物形成的单层膜结构，或者为了降低线电阻，它可以形成为具有由作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层膜或多层膜结构。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括无机材料中的至少一种，例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiONx)和氧化铝(AlOx)。然而，栅极绝缘层GI的材料不限于上述实施例。在一些实施例中，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以被提供为单层膜，并且可以被提供为两个或更多层的多层膜。
第一端子SE和第二端子DE中的每个可以被提供和/或形成在第二层间绝缘层ILD2上，并且可以通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔接触半导体图案SCL的第一接触区和第二接触区。例如，通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2以及栅极绝缘层GI的相应接触孔，第一端子SE可以接触半导体图案SCL的第一接触区，且第二端子DE可以接触半导体图案SCL的第二接触区。第一端子SE和第二端子DE中的每个可以包括与栅电极GE相同的材料，或者可以包括从作为栅电极GE的组成材料示出的材料中选择的一种或更多种材料。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI相同的材料，或者可以包括从作为栅极绝缘层GI的组成材料示出的材料中选择的一种或更多种材料。第一层间绝缘层ILD1可以设置在栅极绝缘层GI上。
可以在第一层间绝缘层ILD1上提供和/或形成第二层间绝缘层ILD2。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在一些实施例中，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1相同的材料，但是本公开不限于此。第二层间绝缘层ILD2可以作为单层膜提供，或者可以作为两层或更多层的多层膜提供。
在上述实施例中，尽管描述了驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE是通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的相应接触孔电连接到半导体图案SCL的单独电极，但是本公开不限于此。在一些实施例中，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是与相应半导体图案SCL的沟道区相邻的第一接触区，并且驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是与半导体图案SCL的沟道区相邻的第二接触区。在这种情况下，例如，如图8中所示，驱动晶体管Tdr的第二端子DE可以通过单独的连接构件，例如桥电极(例如，参见图8)，电连接到相应像素PXL的发光元件LD。
在本公开的一个或更多示例性实施例中，包括在像素电路144中的晶体管T可以是低温多晶硅(LTPS)薄膜晶体管(TFT)，但是本公开不限于此，并且在一些实施例中，它们可以是氧化物半导体薄膜晶体管或本领域技术人员已知的任何合适的晶体管。尽管作为示例描述了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此，并且晶体管T的结构可以不同地改变。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下部电极LE和设置在第一层间绝缘层ILD1上并且在第三方向DR3上与下部电极LE重叠的上部电极UE。
下部电极LE可以设置在与驱动晶体管Tdr和开关晶体管Tsw中的每个的栅电极GE相同的层处，并且可以包括相同的材料。下部电极LE可以与驱动晶体管Tdr的栅电极GE一体地提供或形成。在这种情况下，下部电极LE可以被认为是驱动晶体管Tdr的栅电极GE的区域。在一些实施例中，下部电极LE可以以与驱动晶体管Tdr的栅电极GE分开的配置提供。在这种情况下，驱动晶体管Tdr的下部电极LE和栅电极GE可以通过单独的连接元件电连接。
上部电极UE可以在第三方向DR3上与下部电极LE重叠，并且可以覆盖下部电极LE。可以通过增加上部电极UE和下部电极LE的重叠面积来增加存储电容器Cst的电容。上部电极UE可以电连接到第一电源线。存储电容器Cst可以被第二层间绝缘层ILD2覆盖。
像素电路层PCL可以包括提供和/或形成在第二层间绝缘层ILD2上的驱动电压线DVL(参见图8)。驱动电压线DVL可以具有与参照图6A描述的第二电源线PL2相同的配置。因此第二电源线PL2也称为驱动电压线PL2。第二驱动电源VSS可以施加到驱动电压线DVL和PL2。像素电路层PCL还可以包括第一电源线PL1，第一驱动电源VDD被施加到第一电源线PL1。第一电源线PL1可以设置在与驱动电压线DVL相同的层处，或者可以设置在与驱动电压线DVL和PL2不同的层上。在本公开的一个或更多示例性实施例中，已经描述了驱动电压线DVL和PL2设置在与驱动晶体管Tdr的第一端子SE和第二端子DE相同的层处，但是本公开限于此。在一些实施例中，可以在与像素电路层PCL中提供的导电层之一相同的层处提供驱动电压线DVL和PL2。例如，驱动电压线DVL和PL2在像素电路层PCL中的位置可以不同地改变。
第一电源线PL1可以电连接到显示元件层DPL的一部分，例如电连接到第一电极EL1，并且驱动电压线DVL和PL2可以电连接到显示元件层DPL的一部分，例如电连接到第二电极EL2。第一电源线PL1以及驱动电压线DVL和PL2可以向第一电极EL1和第二电极EL2发送对准信号(或对准电压)，以对准像素PXL中的每个的像素区域PXA中的发光元件LD。在一些实施例中，在发光元件LD对准之后，第一电源线PL1以及驱动电压线DVL和PL2中的每一者将相应的驱动电源传输到每个像素PXL以驱动发光元件LD。
第一电源线PL1以及驱动电压线DVL和PL2中的每个可以包括导电材料。例如，可以将第一电源线PL1以及驱动电压线DVL和PL2中的每个形成为具有由从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金构成的群组中选择的一种或其混合物形成的单层膜结构，或者为了降低线电阻，它可以形成为具有由作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层膜或多层膜结构。例如，第一电源线PL1以及驱动电压线DVL和PL2中的每一者可以形成为具有以钛(Ti)/铜(Cu)的顺序堆叠的双层。
可以在晶体管T和驱动电压线DVL和PL2上提供和/或形成钝化层PSV。
钝化层PSV可以包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜。无机绝缘膜可以包括例如无机材料中的至少一种，无机材料例如为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiONx)和氧化铝(AlOx)。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括暴露驱动晶体管Tdr的第二端子DE的第一接触孔CH1和暴露驱动电压线DVL和PL2的区域的第二接触孔CH2(参见图8)。
可以在钝化层PSV上提供显示元件层DPL。
显示元件层DPL可以包括坝BNK、第一电极EL1和第二电极EL2、中间图案CP、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。在一些实施例中，显示元件层DPL可以包括第一绝缘层INS1至第三绝缘层INS3。
坝BNK可以设置在围绕相应像素PXL的发光区域的至少一侧处的周边区域中。周边区域可以包括不发射光的非发光区域。
坝BNK可以具有限定(或划分)每个像素PXL和相邻像素PXL的每个像素区域(PXA，或发光区域)的结构，并且例如，它可以是像素限定膜。坝BNK可以被配置为包括至少一种光阻挡材料和/或反射材料，以防止(或减少)在每个像素PXL和与其相邻的像素PXL之间发生光泄漏。在一些实施例中，坝BNK可以包括透明材料(或物质)。作为透明材料，例如，可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。根据另一个实施例，反射材料层可以形成在坝BNK上，以进一步提高从每个像素PXL发射的光的效率。可以在第一绝缘层INS1上提供和/或形成坝BNK。
第一电极EL1可以通过第一接触孔CH1电连接到包括在相应像素PXL的像素电路层PCL中的一些部件，例如驱动晶体管Tdr的第二端子DE。第二电极EL2可以通过第二接触孔CH2电连接到包括在相应像素PXL的像素电路层PCL中的一些部件，例如驱动电压线DVL和PL2。
第一电极EL1和第二电极EL2中的每个可以设置在像素PXL的每个像素区域PXA中，并且可以在第二方向DR2上延伸。第一电极EL1和第二电极EL2可以设置在相同的表面上，例如设置在钝化层PSV的一个表面(或上表面)上，并且可以在第一方向DR1上彼此隔开。
第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的材料制成，以便允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上前进。第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括期望用于在显示装置的图像显示方向上反射从发光元件LD发射的光的不透明金属。作为不透明金属，可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。在一些实施例中，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料(或物质)。透明导电材料可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的导电氧化物以及例如PEDOT(聚(3、4-亚乙基二氧噻吩))的导电聚合物。当第一电极EL1和第二电极EL2中的每个都包括透明导电材料时，可以另外包括由不透明金属制成以用于在显示装置的图像显示方向上反射从发光元件LD发射的光的单独的导电层。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上述材料。
在一个或更多示例性实施例中，第一电极EL1和第二电极EL2中的每个可以被提供和/或形成为单层膜，但是本公开不限于此。在一些实施例中，第一电极EL1和第二电极EL2中的每个可以被提供和/或形成为多层膜，其中金属、合金、导电氧化物和导电聚合物中的两种或更多种被堆叠。第一电极EL1和第二电极EL2中的每个可以由双层膜或更多的多层膜形成，以最小化或减少在将信号(或电压)传输到发光元件LD中的每个的相应端部时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以由按氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序依次堆叠的多层膜形成。
在本公开的一个或更多示例性实施例中，第一电极EL1和第二电极EL2可以接收对准信号(或对准电压)，以用作用于对准发光元件LD的对准电极(或对准线)。例如，第一电极EL1可以从第一电源线PL1接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准导线)，并且第二电极EL2可以从驱动电压线DVL和PL2接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准导线)。这里，第一和第二对准信号(或对准电压)可以是具有电压差和/或相位差的信号，其中发光元件LD可以在第一电极EL1和第二电极EL2之间对准。第一和第二对准信号(或对准电压)中的至少一个可以是AC信号(或电压)，但是本公开不限于此。
在发光元件LD被布置在每个像素PXL的像素区域PXA中之后，第一电极EL1的在第二方向DR2上布置在相邻像素PXL之间的一部分可以被去除以单独(或独立)驱动每个像素PXL。在一些实施例中，在发光元件LD被布置在像素区域PXA中之后，第一电极EL1和第二电极EL2可以用作用于驱动发光元件LD的驱动电极。在本公开的一个或更多示例性实施例中，第一电极EL1可以是阳极电极，第二电极EL2可以是阴极电极。
当在平面上(例如，在平面图中)观察时，中间图案CP可以设置在第一电极EL1和第二电极EL2之间。中间图案CP的第一侧表面FS可以邻近第一电极EL1设置，并且中间图案CP的第二侧表面SS可以邻近第二电极EL2设置。中间图案CP的第一侧表面FS可以在第一方向DR1上与第一电极EL1隔开第一间隙GAP1，并且中间图案CP的第二侧表面SS可以在第一方向DR1上与第二电极EL2隔开第二间隙GAP2(参见图7至图9)。
在本公开的一个或更多示例性实施例中，第一电极EL1和中间图案CP的第一侧表面FS之间的第一间隙GAP1可以与第二电极EL2和中间图案CP的第二侧表面SS之间的第二间隙GAP2相同。例如，第一间隙GAP1和第二间隙GAP2可以小于每个发光元件LD的、平行于发光元件LD的延伸方向的长度L。例如，当发光元件LD中的每个的长度L为3.5μm时，第一间隙GAP1和第二间隙GAP2可以小于3.5μm。然而，本公开不限于此，并且在一些实施例中，第一间隙GAP1和第二间隙GAP2可以与发光元件LD中的每个的长度L相同。
中间图案CP可以设置在与第一电极EL1和第二电极EL2相同的层处。例如，可以在钝化层PSV的一个表面(或上表面)上提供和/或形成中间图案CP。在本公开的一个或更多示例性实施例中，中间图案CP可以由具有恒定反射率的材料制成，以便允许发射到发光元件LD中的每个的后表面的光在显示装置的图像显示方向上前进。中间图案CP可以包括与第一电极EL1和第二电极EL2相同的材料。例如，中间图案CP可以包括具有高反射率的材料，例如铝(Al)或银(Ag)。
中间图案CP在第一方向DR1上的宽度W可以被设计成大于每个发光元件LD的、平行于发光元件LD中的每个的延伸方向的长度L，以便在显示装置的图像显示方向(或前方方向)上将从每个发光元件LD发射的光反射到像素电路层PCL。例如，当发光元件LD中的每个的长度L为3.5μm时，中间图案CP在第一方向DR1上的宽度W可以被设计为大于3.5μm。然而，本公开不限于此，并且在一些实施例中，中间图案CP在第一方向DR1上的宽度W可以被设计成与发光元件LD中的每个的长度L相同。
当在平面上(例如，在平面图中)观察时，中间图案CP可以具有在第二方向DR2上延伸的条形。在一些实施例中，当在平面上(例如，在平面图中)观察时，中间图案CP可以在第三方向DR3上与发光元件LD重叠。中间图案CP的形状可以在中间图案CP在第三方向DR3上与发光元件LD重叠的范围内不同地变化。
发光元件LD中的每个可以是超小尺寸(例如，小至纳米级到微米级)的、由无机晶体材料制成的发光元件。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小发光元件或通过生长方法制造的超小发光元件。
可以在每个像素PXL的像素区域PXA中布置和/或提供至少两个至几十个发光元件LD，但是发光元件LD的数量不限于此。在一些实施例中，在像素区域PXA中布置和/或提供的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射红色光、蓝色光和绿色光和白光中的一种。发光元件LD中的每个可以在第一电极EL1和第二电极EL2之间布置在中间图案CP上，使得其延伸方向(或长度L的方向)平行于第一方向DR1。发光元件LD可以以喷涂在溶液中的形式制备，并且然后放置在每个像素PXL的像素区域PXA中。
发光元件LD可以通过喷墨印刷方法、狭缝涂布方法或其他方法设置在每个像素PXL的像素区域PXA中。例如，发光元件LD可以与通过喷墨印刷方法或狭缝涂布方法在像素区域PXA中提供的挥发性溶剂混合。在这种情况下，当将相应的对准信号(或对准电压)施加到设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每个时，可以在中间图案CP的第一侧表面FS和中间图案CP的第二侧表面SS之间形成电场。因此，发光元件LD可以布置在中间图案CP的第一侧表面FS和中间图案CP的第二侧表面SS之间。
在布置发光元件LD之后，通过以另一种方式使溶剂挥发或去除溶剂，最终使发光元件LD布置和/或设置在每个像素PXL的像素区域PXA中。
发光元件LD中的每个的一个端部(例如，p型半导体层)可以直接连接到第一电极EL1，或者可以通过第一接触电极CNE1连接到第一电极EL1。在一些实施例中，发光元件LD中的每个的另一端部(例如，n型半导体层)可以直接连接到第二电极EL2，或者可以通过第二接触电极CNE2连接到第二电极EL2。
当发光元件LD被布置在像素PXL中的每个的像素区域PXA中时，相应的对准信号(或对准电压)可以被发送到第一电极EL1和第二电极EL2中的每个。例如，可以将负极性的第一对准信号发送到第一电极EL1，并且可以将正极性的第二对准信号发送到第二电极EL2。在这种情况下，与负极性相反的正极性的电荷可以被感应到中间图案CP的与第一电极EL1相邻的第一侧表面FS。与正极性相反的负极性的电荷可以被感应到中间图案CP的邻近第二电极EL2的第二侧表面SS。因此，可以在中间图案CP的第一侧表面FS和中间图案CP的第二侧表面SS之间形成电场。
如上所述，当相应的对准信号(或对准电压)被发送到第一电极EL1和第二电极EL2中的每个时，可以在设置在第一电极EL1和第二电极EL2之间的中间图案CP中形成感应电荷，并且因此，可以在中间图案CP的第一侧表面FS和中间图案CP的第二侧表面SS之间形成电场。发光元件LD可以通过电场设置在设置于第一电极EL1和第二电极EL2之间的中间图案CP上。当在平面和截面上(例如，在平面图中)观察时，发光元件LD可以在第三方向DR3上与中间图案CP重叠。
可以在中间图案CP上的第一绝缘层INS1上提供和/或形成上述发光元件LD。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。在本公开的一个或更多示例性实施例中，第一绝缘层INS1可以形成为期望用于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响的无机绝缘膜。例如，第一绝缘层INS1可以包括例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiONx)和氧化铝(AlOx)的无机材料中的至少一种，但不限于此。在一些实施例中，第一绝缘层INS1可以形成为期望用于使发光元件LD的支承表面平坦化的有机绝缘膜。
第一绝缘层INS1可以包括暴露第一电极EL1的一个区域的第一开口OPN1和暴露第二电极EL2的区域的第二开口OPN2。第一电极EL1可以通过第一开口OPN1直接接触并且可以连接到第一接触电极CNE1，并且第二电极EL2可以通过第二开口OPN2直接接触并且可以连接到第二接触电极CNE2。
第一绝缘层INS1可以覆盖除了分别由第一开口OPN1和第二开口OPN2暴露的第一电极EL1的一个区域和第二电极EL2的一个区域之外的其余区域。在本公开的一个或更多示例性实施例中，可在中间图案CP上提供第一绝缘层INS1以完全覆盖中间图案CP。
中间图案CP可以被第一绝缘层INS1完全覆盖，以与邻近中间图案CP的部件电绝缘。例如，中间图案CP可以被第一绝缘层INS1覆盖，以便在第一方向DR1上与相邻的第一电极EL1和第二电极EL2中的每个电绝缘。中间图案CP可以被第一绝缘层INS1覆盖，以与在第三方向DR3上设置在第一绝缘层INS1上的第一接触电极CNE1和第二接触电极CNE2中的每个电绝缘。在本公开的一个或更多示例性实施例中，中间图案CP可以被第一绝缘层INS1覆盖以与例如第一电极EL1和第二电极EL2以及第一接触电极CNE1和第二接触电极CNE2的相邻电极隔离开。
在发光元件LD被布置在像素PXL中的每个的像素区域PXA中之后，中间图案CP可以被第一绝缘层INS1覆盖，以不受施加到相邻电极中的每个的信号或电压(例如，设定信号或电压或预定信号或电压)的影响。中间图案CP可以使从发光元件LD中的每个的有源层12发射的光反射，并且在显示装置的图像显示方向(或前方方向)上朝向第一绝缘层INS1前进(或在发光元件LD中的每个的下方方向上前进)。换句话说，中间图案CP可以反射从发光元件LD中的每个发射并且在图像显示方向上沿显示装置的与图像显示方向(或前方方向)相反的后方向(例如，非显示方向)前进的光。因此，从发光元件LD中的每个发射的光可以在显示装置的图像显示方向上无损耗地进行。结果，通过最小化或减少从发光元件LD中的每个发射的光的损失，可以提高每个像素PXL的光发射效率。
在本公开的一个或更多示例性实施例中，中间图案CP可以与第一电极EL1和第二电极EL2一起，用作在显示装置的图像显示方向上反射从发光元件LD发射的光的反射构件。
可以在发光元件LD中的每个上提供和/或形成第二绝缘层INS2。第二绝缘层INS2可以分别设置和/或形成在发光元件LD上，以覆盖发光元件LD中的每个的上表面的一部分，并且可以将发光元件LD中的每个的两个端部暴露于外部。第二绝缘层INS2可以形成为在像素PXL中的每个的像素区域PXA中具有独立的绝缘图案，但是本公开不限于此。
第二绝缘层INS2可以形成为单层膜或多层膜，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。第二绝缘层INS2可以进一步固定布置(或设置)在像素PXL中的每个的像素区域PXA中的发光元件LD中的每个。第二绝缘层INS2可以包括期望用于保护发光元件LD中的每个的有源层12免受来自外部的氧气和湿气的影响的无机绝缘膜。然而，本公开不限于此。在一些实施例中，第二绝缘层INS2可以包括有机绝缘层，该有机绝缘层包括根据发光元件LD所应用的显示装置的设计条件等的有机材料。
第二绝缘层INS2可以形成在发光元件LD上，以防止(或保护)发光元件LD中的每个的有源层12接触外部导电材料。第二绝缘层INS2可以仅覆盖发光元件LD中的每个的表面(或外圆周表面)的一部分，并且可以将发光元件LD中的每个的两个端部暴露于外部。
第一接触电极CNE1电连接和稳定地连接第一电极EL1和发光元件LD中的每个的一个端部，且第二接触电极CNE2电连接和稳定地连接第二电极EL2和发光元件LD中的每个的另一个端部。
可以在第一电极EL1上提供和/或形成第一接触电极CNE1。第一接触电极CNE1可以通过第一开口OPN1直接接触第一电极EL1以连接到第一电极EL1。在一些实施例中，当包封层(未示出)设置在第一电极EL1上时，第一接触电极CNE1可以设置在包封层上以通过包封层连接到第一电极EL1。这里，包封层可以保护第一电极EL1不受在显示装置的制造过程中产生的缺陷等的影响，并且可以进一步增强第一电极EL1和设置在第一电极EL1下方的像素电路层PCL之间的粘附性。包封层可以包括透明导电材料，例如氧化铟锌(IZO)，以最小化或减少从发光元件LD中的每个发射且然后通过第一电极EL1在显示装置的图像显示方向上反射的光的损失。
在一个或更多示例性实施例中，第一接触电极CNE1可以设置和/或形成在发光元件LD中的每个的一个端部上，以连接到发光元件LD中的每个的一个端部。因此，第一电极EL1和发光元件LD中的每个的一个端部可以通过第一接触电极CNE1彼此连接。
可以在第二电极EL2上提供和/或形成第二接触电极CNE2。第二接触电极CNE2可以通过第二开口OPN2直接接触第二电极EL2以连接到第二电极EL2。在一些实施例中，当包封层设置在第二电极EL2上时，第二接触电极CNE2可以设置在包封层上，以通过包封层连接到第二电极EL2。在一些实施例中，第二接触电极CNE2可以设置和/或形成在发光元件LD中的每个的另一端部上，以连接到发光元件LD中的每个的另一端部。因此，第二电极EL2和发光元件LD中的每个的另一端部可以通过第二接触电极CNE2连接到彼此。
当在平面上(例如，在平面图中)观察时，第一接触电极CNE1可以在第三方向DR3上与中间图案CP的至少一个区域(例如，第一侧表面FS)重叠，并且第二接触电极CNE2可以在第三方向DR3上与中间图案CP的至少另一个区域(例如，第二侧表面SS)重叠。第一接触电极CNE1和第二接触电极CNE2可以在相同的表面上彼此隔开。第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上，并且可以通过相同的工艺形成，但是本公开不限于此。在一些实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层中，并且可以通过不同的工艺形成。在本公开的一个或更多示例性实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在第二绝缘层INS2上，并且可以在第二绝缘层INS2上在第一方向DR1上彼此隔开设定距离或预定距离。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料(或物质)制成，以便允许从发光元件LD中的每个发射并由第一电极EL1和第二电极EL2以及中间图案CP反射的光在显示装置的图像显示方向上无损耗地进行。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料中的至少一种，透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)，并且第一接触电极CNE1和第二接触电极CNE2可以被配置为基本上透明或半透明的以满足透射率(例如，设定的透射率或预定的透射率或透过率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述示例性实施例。在一些实施例中，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料制成。第一接触电极CNE1和第二接触电极CNE2可以形成为具有单层膜或多层膜。
当在平面上(例如，在平面图中)观察时，第一接触电极CNE1和第二接触电极CNE2中的每个可以具有沿着第二方向DR2延伸的棒形，但是本公开不限于此。在一些实施例中，第一接触电极CNE1和第二接触电极CNE2的形状可以在与发光元件LD中的每个电连接和稳定连接的范围内不同地变化。在一些实施例中，考虑到与设置在其下的电极的连接关系，第一接触电极CNE1和第二接触电极CNE2的形状可以不同地改变。
可以在第一接触电极CNE1和第二接触电极CNE2上提供和/或形成第三绝缘层INS3。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。例如，第三绝缘层INS3可以具有其中交替堆叠至少一个无机绝缘膜和至少一个有机绝缘膜的结构。第三绝缘层INS3可以是完全覆盖显示元件层DPL并且阻挡来自外部的水或湿气进入包括发光元件LD的显示元件层DPL的封装层。
根据上述实施例，中间图案CP可以沿着第一方向DR1在第一电极EL1和第二电极EL2之间设置在钝化层PSV和第一绝缘层INS1之间，并且由于在中间图案CP中形成的感应电荷，发光元件LD可以设置在中间图案CP上的第一绝缘层INS1上。当中间图案CP设置在发光元件LD下方时，从发光元件LD发射并沿发光元件LD的下方方向(或显示装置的非显示方向)前进的光可以通过中间图案CP沿显示装置的图像显示方向被反射。
因此，由于从发光元件LD发射的光在发光元件LD的下方方向上行进并通过中间图案CP在显示装置的图像显示方向上被反射，所以从像素PXL中的每个最终发射的光的量(或强度)增加，从而可以进一步提高像素PXL中的每个的发光效率。
图10示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图，图11示出沿着图10的线Ⅲ-Ⅲ'截取的剖视图，图12示出沿着图10的线Ⅳ-Ⅳ'截取的剖视图，图13示出根据另一个示例性实施例的图12中所示的第一坝图案并且示出对应于图10的线IV-IV'的剖视图，以及图14示出根据另一个示例性实施例的图12中所示的第二接触电极，并且示出对应于图10的线IV-IV'的剖视图。
关于图10至图14的示例性实施例，将主要描述与上述实施例的不同之处，以避免重复描述。在本公开中未具体描述的部分参考上述实施例，相同的附图标记表示相同的组成元件，并且类似的附图标记表示类似的组成元件。
参照图1A至图5、图6A和图10至图14，衬底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
在本公开的一个或更多示例性实施例中，显示元件层DPL可以包括第一坝图案BNK1和第二坝图案BNK2、第一电极EL1和第二电极EL2、中间图案CP、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、以及第一绝缘层INS1至第三绝缘层INS3。
第一坝图案BNK1可以设置在发光区域中，在该发光区域中，光从像素PXL中的每个的像素区域PXA发射。第一坝图案BNK1可以是支承构件，该支承构件支承第一电极EL1和第二电极EL2中的每个以便改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或形状)，从而将从发光元件LD发射的光引导到显示装置的图像显示方向上。
可以在钝化层PSV和相应像素PXL的发光区域中的相应电极之间提供和/或形成第一坝图案BNK1。例如，可以分别在钝化层PSV和第一电极EL1之间以及钝化层PSV和第二电极EL2之间提供和/或形成第一坝图案BNK1。
第一坝图案BNK1可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在一些实施例中，第一坝图案BNK1可包括由单层膜形成的有机绝缘膜和/或由单层膜形成的无机绝缘膜，但本公开不限于此。在一些实施例中，可以以其中堆叠有一个或更多有机绝缘膜和一个或更多无机绝缘膜的多层膜的形式提供第一坝图案BNK1。然而，第一坝图案BNK1的材料不限于上述实施例，且在一些实施例中，第一坝图案BNK1可包括导电材料。
第一坝图案BNK1可以具有其中其宽度从钝化层PSV的一个表面(例如，上表面)沿着第三方向DR3向其上部变窄的梯形的截面，但是本公开限于此。在一些实施例中，如图13中所示，第一坝图案BNK1可以具有弯曲截面，该弯曲截面具有其中其宽度从钝化层PSV的一个表面沿着第三方向DR3向其上部变窄的半椭圆形、半圆形(或半球形)等。
当从截面观察时，第一坝图案BNK1的形状不限于上述实施例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内进行各种变化。在第一方向DR1上相邻的第一坝图案BNK1可以设置在钝化层PSV上的相同表面上，并且在第三方向DR3上可以具有彼此相同的高度(或厚度)。
当在平面上(例如，在平面图中)观察时，第一坝图案BNK1可以具有沿着第二方向DR2延伸的棒形，但是本公开不限于此。在一些实施例中，第一坝图案BNK1的形状可以不同地改变。
可以在每个像素PXL的像素区域PXA的周边区域(例如，边缘区域)中提供和/或形成第二坝图案BNK2。第二坝图案BNK2可具有与参考图7至图9所描述的坝BNK相同的配置。因此，省略了对第二坝图案BNK2的描述。
第一电极EL1和第二电极EL2中的每个可以被提供和/或形成在第一坝图案BNK1上。例如，第一电极EL1和第二电极EL2中的每个可以被提供和/或形成在第一坝图案BNK1的一个表面(例如，上表面)上。
当在平面上(例如，在平面图中)观察时，中间图案CP可以设置在第一电极EL1和第二电极EL2之间。在一些实施例中，当在截面上观察时(或当在衬底SUB的第三方向DR3上观察时)，中间图案CP可以设置在像素电路层PCL的钝化层PSV和第一绝缘层INS1之间。
中间图案CP的第一侧表面FS可以邻近第一电极EL1设置，并且中间图案CP的第二侧表面SS可以邻近第二电极EL2设置。中间图案CP的第一侧表面FS可以在第一方向DR1上与第一电极EL1间隔开并且它们之间具有第一间隙GAP1，并且中间图案CP的第二侧表面SS可以在第一方向DR1上与第二电极EL2间隔开并且它们之间具有第二间隙GAP2。
中间图案CP可以设置在与第一电极EL1和第二电极EL2相同的层上，并且可以在相同的工艺中形成。中间图案CP以及第一电极EL1和第二电极EL2可以由具有恒定反射率的材料制成，使得从发光元件LD发射的光在显示装置的图像显示方向上行进。
第一电极EL1与中间图案CP的第一侧表面FS之间的第一间隙GAP1可对应于第一电极EL1下方的第一坝图案BNK1(以下称为“第(1-1)坝图案”)。第二电极EL2与中间图案CP的第二侧表面SS之间的第二间隙GAP2可对应于第二电极EL2下方的第一坝图案BNK1(以下称为“第(1-2)坝图案”)。
在本公开的一个或更多示例性实施例中，第一电极EL1和中间图案CP的一侧FS(即，第一侧表面FS)可以在第(1-1)坝图案BNK1上在第一方向DR1上隔开第一间隙GAP1。第二电极EL2和中间图案CP的另一侧SS(即，第二侧表面SS)可以在第(1-2)坝图案BNK1上在第一方向DR1上隔开第二间隙GAP2。
中间图案CP的第一侧表面FS可以与第(1-1)坝图案BNK1重叠，并且中间图案CP的第二侧表面SS可以与第(1-2)坝图案BNK1重叠。中间图案CP的第一侧表面FS可以被提供和/或形成在第(1-1)坝图案BNK1的一个侧表面上，以具有对应于第(1-1)坝图案BNK1的一侧形状的表面轮廓。例如，如图11中所示，当第(1-1)坝图案BNK1的一个侧表面具有斜率(例如，设定斜率或预定斜率)时，中间图案CP的第一侧表面FS也可以具有对应于该斜率的表面轮廓。当第(1-2)坝图案BNK1的一个侧表面具有斜率(例如，设定斜率或预定斜率)时，中间图案CP的第二侧表面SS也可以具有对应于该斜率的表面轮廓。
如上所述，因为中间图案CP的第一侧表面FS和第二侧表面SS中的每个具有与设置在其下的第一坝图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被中间图案CP的第一侧表面FS和第二侧表面SS中的每个反射，以进一步在显示装置的图像显示方向上进行。在本公开的一个或更多示例性实施例中，中间图案CP可以用作反射构件，该反射构件与第一坝图案BNK1以及第一电极EL1和第二电极EL2一起将从发光元件LD发射的光引导到期望的方向，以提高显示装置的光效率。
可以在其上提供有第一电极EL1和第二电极EL2以及中间图案CP的钝化层PSV上提供和/或形成第一绝缘层INS1。第一绝缘层INS1可以覆盖除了第一电极EL1和第二电极EL2中的每个的所述一个区域之外的剩余区域。当中间图案CP被第一绝缘层INS1覆盖时，中间图案CP可以与第一电极EL1、第二电极EL2、第一接触电极CNE1和第二接触电极CNE2中的每个电绝缘。
第一电极EL1和第一接触电极CNE1可以通过第一绝缘层INS1的第一开口OPN1直接连接，且第二电极EL2和第二接触电极CNE2可以通过第二绝缘层INS2的第二开口OPN2直接连接。
第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上，并且可以通过相同的工艺形成。然而，本公开不限于此，并且在一些实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上，并且可以通过不同的工艺形成。当第一接触电极CNE1和第二接触电极CNE2设置在不同的层上并且通过不同的工艺形成时，如图14中所示，辅助绝缘层AUINS可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2之间。辅助绝缘层AUINS可以包括与参考图7至图9描述的第一绝缘层INS1相同的材料，或者可以包括选自作为第一绝缘层INS1的组成材料示出的材料中的一种或更多种材料。例如，辅助绝缘层AUINS可以是包括无机材料的无机绝缘膜。无机绝缘膜可以包括例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiONx)和氧化铝(AlOx)的无机材料中的至少一种。
根据上述示例性实施例，中间图案CP可以在第一电极EL1和第二电极EL2之间设置在钝化层PSV上，并且由于由中间图案CP中感应的电荷形成的电场，发光元件LD可以设置在中间图案CP上的第一绝缘层INS1上。
当驱动电流通过每个像素PXL中的驱动晶体管Tdr从第一电源线PL1流到驱动电压线DVL和PL2使得光从发光元件LD发射时，中间图案CP与第一电极EL1和第二电极EL2一起可以在显示装置的图像显示方向上反射从发光元件LD径向发射的光。中间图案CP可以反射从发光元件LD发射并且在显示装置的图像显示方向上沿发光元件LD的下方方向前进的光。
因此，在从发光元件LD发射的光中，当沿发光元件LD的下方方向行进的光被中间图案CP沿显示装置的图像显示方向反射时，可以进一步提高像素PXL中的每个的发光效率。
图15示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图，并且图16示出沿着图15的线V-V'截取的剖视图。
除了第一虚设图案DP1和第二虚设图案DP2另外设置在每个像素PXL的像素区域PXA中之外，图15和图16中所示的像素可以具有与图10至图14中所示的像素基本相同或相似的配置。
因此，关于图15和图16的像素PXL，将主要描述与上述示例性实施例的不同之处，以避免重复描述。
参照图1A至图5、图15和图16，衬底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
在本公开的一个或更多示例性实施例中，显示元件层DPL可以包括第一坝图案BNK1和第二坝图案BNK2、第一电极EL1和第二电极EL2、中间图案CP、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一绝缘层INS1至第三绝缘层INS3以及第一虚设图案DP1和第二虚设图案DP2。
第一虚设图案DP1可以在第一方向DR1上与第一电极EL1间隔开。当在平面上(例如，在平面图中)观察时，第一电极EL1可以设置在第一虚设图案DP1和中间图案CP之间。中间图案CP可以被设置成邻近第一电极EL1的一个侧表面(例如，平面上的右侧表面)，并且第一虚设图案DP1可以被设置成邻近第一电极EL1的另一个侧表面(例如，平面上的左侧表面)。
第二虚设图案DP2可以在第一方向DR1上与第二电极EL2间隔开。当在平面上(例如，在平面图中)观察时，第二电极EL2可以设置在第二虚设图案DP2和中间图案CP之间。中间图案CP可以被设置成邻近第二电极EL2的一个侧表面(例如，平面上的左侧表面)，并且第二虚设图案DP2可以被设置成邻近第二电极EL2的另一个侧表面(例如，平面上的右侧表面)。
在本公开的一个或更多示例性实施例中，第一虚设图案DP1和第二虚设图案DP2、第一电极EL1和第二电极EL2以及中间图案CP可以设置在相同的层上，并且可以在相同的工艺中形成。此外，第一虚设图案DP1和第二虚设图案DP2、第一电极EL1和第二电极EL2以及中间图案CP可以包括相同的材料。例如，第一虚设图案DP1和第二虚设图案DP2、第一电极EL1和第二电极EL2以及中间图案CP可以包括由具有恒定反射率的材料制成的不透明金属。不透明金属可以包括金属，例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。
第一虚设图案DP1可以设置在设置于第一电极EL1下方的第一坝图案BNK1(以下称为“第(1-1)坝图案”)上，以与第(1-1)坝图案BNK1重叠。中间图案CP的至少一个区域(例如，第一侧表面FS)可以设置在第(1-1)坝图案BNK1上，以与第(1-1)坝图案BNK1重叠。第一电极EL1和中间图案CP(例如，第一侧表面FS)可以在第(1-1)坝图案BNK1上隔开并且它们之间具有第一间隙GAP1。第一电极EL1和第一虚设图案DP1可以在第(1-1)坝图案BNK1上隔开并且它们之间具有间隙(例如，设定间隙或预定间隙)。在第(1-1)坝图案BNK1上，可以在第一电极EL1和第一虚设图案DP1之间以及在第一电极EL1和中间图案CP之间提供相同的间隙，但是本公开不限于此。在一些实施例中，在第(1-1)坝图案BNK1上，可以在第一电极EL1和第一虚设图案DP1之间以及在第一电极EL1和中间图案CP之间提供不同的间隙。
第二虚设图案DP2可以设置在设置于第二电极EL2下方的第一坝图案BNK1(以下称为“第(1-2)坝图案”)上，以与第(1-2)坝图案BNK1重叠。中间图案CP的至少另一个区域(例如，第二侧表面SS)可以设置在第(1-2)坝图案BNK1上，以与第(1-2)坝图案BNK1重叠。第二电极EL2和中间图案CP(例如，第二侧表面SS)可以在第(1-2)坝图案BNK1上隔开并且它们之间具有第二间隙GAP2。第二电极EL2和第二虚设图案DP2可以在第(1-2)坝图案BNK1上隔开并且它们之间具有间隙(例如，设定间隙或预定间隙)。在第(1-2)坝图案BNK1上，可以在第二电极EL2和第二虚设图案DP2之间以及在第二电极EL2和中间图案CP之间提供相同的间隙，但是本公开不限于此。在一些实施例中，在第(1-2)坝图案BNK1上，可以在第二电极EL2和第二虚设图案DP2之间以及在第二电极EL2和中间图案CP之间提供不同的间隙。
可以在第一虚设图案DP1和第二虚设图案DP2、第一电极EL1和第二电极EL2以及中间图案CP上提供和/或形成第一绝缘层INS1。第一绝缘层INS1可以覆盖除第一电极EL1和第二电极EL2中的每个的所述一个区域之外的剩余区域。当中间图案CP以及第一虚设图案DP1和第二虚设图案DP2被第一绝缘层INS1覆盖时，中间图案CP以及第一虚设图案DP1和第二虚设图案DP2可以分别与第一电极EL1和第二电极EL2以及第一接触电极CNE1和第二接触电极CNE2电绝缘。
在本公开的一个或更多示例性实施例中，第一虚设图案DP1和第二虚设图案DP2可以在显示装置的图像显示方向上反射在发光元件LD中径向行进的光的一部分。因此，第一虚设图案DP1和第二虚设图案DP2可以连同中间图案CP以及第一电极EL1和第二电极EL2一起用作反射构件，该反射构件将从发光元件LD发射的光引导到期望的方向，以提高显示装置的发光效率。
图17示意性示出根据本公开的另一个示例性实施例的像素的俯视平面图，并且图18示出沿着图17的线Ⅵ-Ⅵ'截取的剖视图。
除了第一电极EL1至第三电极EL3以及第一中间图案CP1和第二中间图案CP2被布置在每个像素PXL的像素区域PXA中之外，图17和图18中所示的像素PXL可以具有与图10至图14中所示的像素PXL的配置基本上相同或类似的配置。
因此，关于图17和图18的像素PXL，将主要描述与上述实施例的不同之处，以避免重复描述。
参照图1A至图5、图17和图18，衬底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
在本公开的一个或更多示例性实施例中，显示元件层DPL可以包括第一坝图案BNK1和第二坝图案BNK2、第一电极EL1至第三电极EL3、第一中间图案CP1和第二中间图案CP2、发光元件LD、第一接触电极CNE1至第三接触电极CNE3、以及第一绝缘层INS1至第三绝缘层INS3。
第一电极EL1、第二电极EL2和第三电极EL3可以沿着第一方向DR1顺序布置。第一电极EL1和第二电极EL2可以沿着第一方向DR1间隔开并且它们之间具有间隙(例如，设定间隙或预定间隙)，并且第二电极EL2和第三电极EL3可以沿着第一方向DR1间隔开并且它们之间具有间隙(例如，设定间隙或预定间隙)。在每个像素PXL的像素区域PXA中，可以在第一电极EL1和第二电极EL2之间以及在第二电极EL2和第三电极EL3之间提供相同的间隙。然而，本公开不限于此，并且在一些实施例中，可以在第一电极EL1和第二电极EL2之间以及在第二电极EL2和第三电极EL3之间提供不同的间隙。
第二电极EL2可以设置在第一电极EL1和第三电极EL3之间。第一电极EL1可以通过第一接触孔CH1电和/或物理地连接到包括在相应像素PXL的像素电路层PCL中的一些部件，例如，驱动晶体管Tdr。第三电极EL3可以通过第三接触孔CH3电和/或物理连接到驱动晶体管Tdr。第二电极EL2可以通过第二接触孔CH2电和/或物理地连接到包括在相应像素PXL的像素电路层PCL中的一些部件，例如驱动电压线DVL和PL2。在本公开的一个或更多示例性实施例中，第一电极EL1和第三电极EL3中的每个可以是对应像素PXL的阳极电极，并且第二电极EL2可以是像素PXL的阴极电极。
第一电极EL1至第三电极EL3中的每个可以被提供和/或形成在第一坝图案BNK1上。例如，第一电极EL1至第三电极EL3中的每个可以被提供和/或形成在第一坝图案BNK1的一个表面(例如，上表面)上。
当在平面上(例如，在平面图中)观察时，第一中间图案CP1可以设置在第一电极EL1和第二电极EL2之间。当在截面上观察时(或者当在衬底SUB的第三方向DR3上观察时)，可以在像素电路层PCL的钝化层PSV和第一绝缘层INS1之间提供第一中间图案CP1。第一中间图案CP1的第一侧表面FS可以邻近第一电极EL1设置，并且第一中间图案CP1的第二侧表面SS可以邻近第二电极EL2设置。第一中间图案CP1的第一侧表面FS可以在第一方向DR1上与第一电极EL1间隔开并且它们之间具有第一间隙GAP1，并且第一中间图案CP1的第二侧表面SS可以在第一方向DR1上与第二电极EL2间隔开并且它们之间具有第二间隙GAP2。第一间隙GAP1和第二间隙GAP2可以相同，但是本公开不限于此。在一些实施例中，第一间隙GAP1和第二间隙GAP2可以彼此不同。
当在平面上(例如，在平面图中)观察时，第二中间图案CP2可以设置在第二电极EL2和第三电极EL3之间。当在截面上观察时(或者当在衬底SUB的第三方向DR3上观察时)，可以在像素电路层PCL的钝化层PSV和第一绝缘层INS1之间提供第二中间图案CP2。第二中间图案CP2的第一侧表面FS可以邻近第三电极EL3设置，并且第二中间图案CP2的第二侧表面SS可以邻近第二电极EL2设置。第二中间图案CP2的第一侧表面FS可以在第一方向DR1上与第三电极EL3间隔开并且它们之间具有第四间隙GAP4。第二中间图案CP2的第二侧表面SS可以在第一方向DR1上与第二电极EL2间隔开并且它们之间具有第三间隙GAP3。第三间隙GAP3和第四间隙GAP4可以彼此相同，但是本公开不限于此。在一些实施例中，第三间隙GAP3和第四间隙GAP4可以彼此不同。
第一中间图案CP1和第二中间图案CP2可以设置在与在相同工艺中形成的第一电极EL1至第三电极EL3相同的层处。第一中间图案CP1和第二中间图案CP2以及第一电极EL1至第三电极EL3可以由具有恒定反射率的材料制成，使得从发光元件LD发射的光在显示装置的图像显示方向上行进。
第一电极EL1与第一中间图案CP1的第一侧表面FS之间的第一间隙GAP1可对应于第一电极EL1下方的第一坝图案BNK1(以下称为“第(1-1)坝图案”)。第一中间图案CP1的第二侧表面SS与第二电极EL2之间的第二间隙GAP2可对应于第二电极EL2下方的第一坝图案BNK1(以下称为“第(1-2)坝图案”)。第二电极EL2和第二中间图案CP2的第二侧表面SS之间的第三间隙GAP3可以对应于第(1-2)坝图案BNK1。第三电极EL3与第二中间图案CP2的第一侧表面FS之间的第四间隙GAP4可对应于第三电极EL3下方的第一坝图案BNK1(以下称为“第(1-3)坝图案”)。
第一中间图案CP1的第一侧表面FS可以与第(1-1)坝图案BNK1重叠，并且第一中间图案CP1的第二侧表面SS可以与第(1-2)坝图案BNK1重叠。第一中间图案CP1的第一侧表面FS可以被提供和/或形成在第(1-1)坝图案BNK1的一个侧表面上，以具有对应于第(1-1)坝图案BNK1的一侧形状的表面轮廓。第一中间图案CP1的第二侧表面SS可以设置和/或形成在第(1-2)坝图案BNK1的一个侧表面上，以具有对应于第(1-2)坝图案BNK1的一侧形状的表面轮廓。
第二中间图案CP2的第一侧表面FS可以与第(1-3)坝图案BNK1重叠，并且第二中间图案CP2的第二侧表面SS可以与第(1-2)坝图案BNK1重叠。第二中间图案CP2的第一侧表面FS可以被提供和/或形成在第(1-3)坝图案BNK1的一个侧表面上，以具有对应于第(1-3)坝图案BNK1的一侧形状的表面轮廓。第二中间图案CP2的第二侧表面SS可以设置和/或形成在第(1-2)坝图案BNK1的另一侧表面上，以具有与第(1-2)坝图案BNK1的另一侧表面的形状相对应的表面轮廓。
如上所述，因为第一中间图案CP1和第二中间图案CP2中的每个的第一侧表面FS和第二侧表面SS具有与设置在其下方的第一坝图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被第一中间图案CP1和第二中间图案CP2中的每个的第一侧表面FS和第二侧表面SS中的每个反射，以进一步在显示装置的图像显示方向上前进。在本公开的一个或更多示例性实施例中，第一中间图案CP1和第二中间图案CP2中的每个可以连同第一坝图案BNK1以及第一电极EL1至第三电极EL3一起用作反射构件，该反射构件将从发光元件LD发射的光引导到期望的方向，以提高显示装置的光效率。
可以在第一中间图案CP1和第二中间图案CP2以及第一电极EL1至第三电极EL3上提供和/或形成第一绝缘层INS1。第一绝缘层INS1可以包括暴露第一电极EL1的一个区域的第一开口OPN1、暴露第二电极EL2的一个区域的第二开口OPN2、以及暴露第三电极EL3的一个区域的第三开口OPN3。第一中间图案CP1和第二中间图案CP2可以被第一绝缘层INS1完全覆盖，以便在第一方向DR1上与第一电极EL1至第三电极EL3中相邻的一个电极电绝缘。第一中间图案CP1和第二中间图案CP2可以被第一绝缘层INS1完全覆盖，以便在第三方向DR3上与第一接触电极CNE1至第三接触电极CNE3中相邻的一个电绝缘。
发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。
第一发光元件LD1可以在第一电极EL1和第二电极EL2之间布置在第一中间图案CP1上的第一绝缘层INS1上。第二发光元件LD2可以在第二电极EL2和第三电极EL3之间布置在第二中间图案CP2上的第一绝缘层INS1上。
当发光元件LD被布置在像素PXL中的每个的像素区域PXA中时，相应的对准信号(或对准电压)可以被发送到第一电极EL1至第三电极EL3中的每个。例如，可以将负极性的第一对准信号发送到第一电极EL1和第三电极EL3中的每个，并且可以将正极性的第二对准信号发送到第二电极EL2。在这种情况下，与负极性相反的正极性的电荷可以被感应到第一中间图案CP1的与第一电极EL1相邻的第一侧表面FS，并且与正极性相反的负极性的电荷可以被感应到第一中间图案CP1的与第二电极EL2相邻的第二侧表面SS。与负极性相反的正极性的电荷可以被感应到第二中间图案CP2的与第三电极EL3相邻的第一侧表面FS，并且与正极性相反的负极性的电荷可以被感应到第二中间图案CP2的与第二电极EL2相邻的第二侧表面SS。
因此，可以在第一中间图案CP1和第二中间图案CP2中的每个的第一侧表面FS和第二侧表面SS之间形成电场。由于在第一中间图案CP1的第一侧表面FS和第二侧表面SS之间形成电场，第一发光元件LD1可以设置在第一中间图案CP1上的第一绝缘层INS1上，并且由于在第二中间图案CP2的第一侧表面FS和第二侧表面SS之间形成电场，第二发光元件LD2可以设置在第二中间图案CP2上的第一绝缘层INS1上。
第一电极EL1和第一接触电极CNE1可以通过第一绝缘层INS1的第一开口OPN1直接连接，第二电极EL2和第二接触电极CNE2可以通过第一绝缘层INS1的第二开口OPN2直接连接，且第三电极EL3和第三接触电极CNE3可以通过第一绝缘层INS1的第三开口OPN3直接连接。
第一接触电极CNE1至第三接触电极CNE3可以设置在彼此相同的层上，并通过相同的工艺形成。第一接触电极CNE1至第三接触电极CNE3可以在第一方向DR1上彼此隔开。第一接触电极CNE1至第三接触电极CNE3中的每个可以具有在第二方向DR2上延伸的棒形状。
当驱动电流通过每个像素PXL中的驱动晶体管Tdr从第一电源线PL1流到驱动电压线DVL和PL2使得光从发光元件LD发射时，第一中间图案CP1和第二中间图案CP2连同第一电极EL1至第三电极EL3一起可以在显示装置的图像显示方向上反射从发光元件LD径向发射的光。第一中间图案CP1和第二中间图案CP2中的每个都可以反射从发光元件LD发射并且在显示装置的图像显示方向上沿发光元件LD的向下方向前进的光。
因此，在从发光元件LD发射的光中，即使在发光元件LD的下方方向上行进的光也会通过中间图案CP1和CP2在显示装置的图像显示方向上被反射，最终从像素PXL中的每个发射的光的量(或强度)增加，从而可以进一步提高像素PXL中的每个的光效率。
虽然已经参考本公开的某些实施例示出和描述了本公开，但是本领域的技术人员将理解，在不脱离如由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
因此，本公开的技术范围可以由所附权利要求的技术范围来确定。

Claims (20)

1.一种像素，包括：
第一电极和第二电极，在衬底上在第一方向上彼此隔开；
多个发光元件，位于所述第一电极和所述第二电极之间；
中间图案，在所述第一方向上位于所述第一电极和所述第二电极之间，并且在所述衬底的厚度方向上位于所述衬底和所述多个发光元件之间；
第一接触电极，电连接所述发光元件中的每个的一个端部和所述第一电极；以及
第二接触电极，电连接所述发光元件中的每个的另一端部和所述第二电极，
其中，所述中间图案的一侧在所述第一方向上与所述第一电极间隔开并且它们之间具有第一间隙，并且所述中间图案的另一侧在所述第一方向上与所述第二电极间隔开并且它们之间具有第二间隙，以及
其中，所述中间图案包括与所述第一电极和所述第二电极的材料相同的材料。
2.如权利要求1所述的像素，其中，在平面图中，所述中间图案与所述发光元件重叠。
3.如权利要求2所述的像素，其中，所述第一电极和所述第二电极以及所述中间图案在相同的层处。
4.如权利要求2所述的像素，其中，所述第一间隙和所述第二间隙彼此相同或不同。
5.如权利要求4所述的像素，其中，所述第一间隙和所述第二间隙中的每个小于所述发光元件中的每个的、平行于所述发光元件中的每个的延伸方向的长度。
6.如权利要求5所述的像素，其中，所述中间图案在所述第一方向上的宽度大于所述发光元件中的每个的所述长度。
7.如权利要求2所述的像素，其中，还包括：
绝缘层，位于所述第一电极和所述第二电极以及所述中间图案上并且位于所述发光元件下方，
其中，所述绝缘层暴露所述第一电极的一部分和所述第二电极的一部分，并完全覆盖所述中间图案。
8.如权利要求7所述的像素，其中，所述中间图案由所述绝缘层覆盖以与所述第一电极、所述第二电极、所述第一接触电极和所述第二接触电极电绝缘。
9.如权利要求7所述的像素，其中，所述中间图案在图像显示方向上反射从所述发光元件中的每个发射的光。
10.如权利要求9所述的像素，还包括：
第一坝图案，位于所述衬底与所述第一电极之间；以及
第二坝图案，位于所述衬底和所述第二电极之间，
其中，所述中间图案的所述一侧对应于所述第一坝图案，且所述中间图案的所述另一侧对应于所述第二坝图案。
11.如权利要求10所述的像素，其中，
所述第一电极和所述中间图案的所述一侧彼此间隔开，并且所述第一电极和所述中间图案的所述一侧之间的所述第一间隙位于所述第一坝图案上，以及
所述第二电极和所述中间图案的所述另一侧彼此间隔开，并且所述第二电极和所述中间图案的所述另一侧之间的所述第二间隙位于所述第二坝图案上。
12.如权利要求11所述的像素，还包括：
第一虚设图案，在所述第一方向上与所述第一电极间隔开；以及
第二虚设图案，在所述第一方向上与所述第二电极间隔开，
其中，所述第一电极在所述平面图中位于所述第一虚设图案与所述中间图案之间，以及
在所述平面图中，所述第二电极位于所述第二虚设图案和所述中间图案之间。
13.如权利要求12所述的像素，其中，所述第一虚设图案和所述第二虚设图案包括与所述第一电极和所述第二电极相同的材料，且与所述第一电极和所述第二电极处于相同的层处。
14.如权利要求13所述的像素，其中，所述绝缘层位于所述第一虚设图案和所述第二虚设图案上以完全覆盖所述第一虚设图案和所述第二虚设图案。
15.如权利要求13所述的像素，其中，所述第一虚设图案和所述第二虚设图案在所述图像显示方向上反射从所述发光元件发射的光。
16.一种显示装置，包括：
多个像素，位于衬底上，其中所述像素中的每个包括：
第一电极和第二电极，在所述衬底上在第一方向上彼此间隔开；
多个发光元件，位于所述第一电极和所述第二电极之间；
中间图案，在所述第一方向上位于所述第一电极和所述第二电极之间，并且在所述衬底的厚度方向上位于所述衬底和所述多个发光元件之间；
第一接触电极，电连接所述发光元件中的每个的一个端部和第一电极；以及
第二接触电极，电连接所述发光元件中的每个的另一端部和所述第二电极，其中所述中间图案的一侧在所述第一方向上与所述第一电极隔开并且它们之间具有第一间隙，并且所述中间图案的另一侧在所述第一方向上与所述第二电极隔开并且它们之间具有第二间隙，以及
其中，所述中间图案包括与所述第一电极和所述第二电极的材料相同的材料。
17.如权利要求16所述的显示装置，其中，
在平面图中，所述中间图案与所述发光元件重叠；以及
所述第一电极和所述第二电极以及所述中间图案位于相同的层处。
18.如权利要求17所述的显示装置，还包括：
绝缘层，位于所述第一电极和所述第二电极以及所述中间图案上并且位于所述发光元件下方，
其中，所述绝缘层暴露所述第一电极的一部分和所述第二电极的一部分，并完全覆盖所述中间图案。
19.如权利要求18所述的显示装置，其中，所述中间图案由所述绝缘层覆盖以与所述第一电极、所述第二电极、所述第一接触电极和所述第二接触电极电绝缘。
20.如权利要求19所述的显示装置，其中，所述中间图案用于在图像显示方向上反射从所述发光元件中的每个发射的光。
CN202110458628.6A 2020-04-27 2021-04-27 像素和包括像素的显示装置 Pending CN113644093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0051030 2020-04-27
KR1020200051030A KR20210132786A (ko) 2020-04-27 2020-04-27 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN113644093A true CN113644093A (zh) 2021-11-12

Family

ID=78222825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110458628.6A Pending CN113644093A (zh) 2020-04-27 2021-04-27 像素和包括像素的显示装置

Country Status (3)

Country Link
US (1) US11495713B2 (zh)
KR (1) KR20210132786A (zh)
CN (1) CN113644093A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202245212A (zh) * 2021-05-11 2022-11-16 群創光電股份有限公司 電子裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897486B2 (en) 2002-12-06 2005-05-24 Ban P. Loh LED package die having a small footprint
JP4952884B2 (ja) * 2006-01-24 2012-06-13 ソニー株式会社 半導体発光装置および半導体発光装置組立体
US9698563B2 (en) * 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
US9179543B2 (en) * 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
KR101789123B1 (ko) 2015-11-17 2017-10-23 피에스아이 주식회사 초소형 led 전극어셈블리를 포함하는 디스플레이용 백라이트유닛 및 이를 포함하는 디스플레이
US10135034B1 (en) 2016-03-04 2018-11-20 Apple Inc. Display device with pixel-integrated black matrix and elliptical polarizer
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102053217B1 (ko) 2018-03-22 2020-01-09 삼성디스플레이 주식회사 초소형 led 전극 어셈블리 및 이의 제조 방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102536489B1 (ko) * 2018-09-18 2023-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102559818B1 (ko) * 2018-09-21 2023-07-26 삼성디스플레이 주식회사 발광 소자의 정렬 방법과 이를 이용한 표시 장치의 제조 방법
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR102568713B1 (ko) * 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20210145049A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11495713B2 (en) 2022-11-08
US20210336088A1 (en) 2021-10-28
KR20210132786A (ko) 2021-11-05

Similar Documents

Publication Publication Date Title
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
CN112864197A (zh) 显示设备及制造显示设备的方法
EP3968383A1 (en) Pixel and display device comprising same
CN113903268A (zh) 显示装置
US20220130922A1 (en) Pixel and display device including the same
CN112786654A (zh) 显示装置
US20220384402A1 (en) Pixel, display device including same, and manufacturing method therefor
US20230006119A1 (en) Display device and method for manufacturing same
CN114556596A (zh) 显示设备及用于制造显示设备的方法
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
US20220158054A1 (en) Display device
US11996497B2 (en) Pixel and display device including the same
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
CN113644093A (zh) 像素和包括像素的显示装置
US20210407970A1 (en) Pixel and display device having the same
CN114649381A (zh) 显示装置及其制造方法
CN116097437A (zh) 显示装置
CN113764454A (zh) 像素及包括该像素的显示装置
US11894414B2 (en) Display device
US20230268330A1 (en) Display device and manufacturing method therefor
EP3958312A1 (en) Pixel and display device having the same
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
KR20230132667A (ko) 표시 장치 및 그의 제조 방법
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
CN115803888A (zh) 显示装置和用于该显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination