CN114556596A - 显示设备及用于制造显示设备的方法 - Google Patents

显示设备及用于制造显示设备的方法 Download PDF

Info

Publication number
CN114556596A
CN114556596A CN202080073006.5A CN202080073006A CN114556596A CN 114556596 A CN114556596 A CN 114556596A CN 202080073006 A CN202080073006 A CN 202080073006A CN 114556596 A CN114556596 A CN 114556596A
Authority
CN
China
Prior art keywords
electrode
sub
region
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080073006.5A
Other languages
English (en)
Inventor
太昌一
赵显敏
金大贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114556596A publication Critical patent/CN114556596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

显示设备包括衬底和像素，衬底包括非显示区域和包括像素区域的显示区域，像素设置在每个像素区域中。像素可以包括在一方向上彼此分开的第一区域至第三区域、设置在第一区域至第三区域中的每个中且彼此间隔开的第一子电极和第二子电极、设置在第一区域至第三区域中的每个中且设置在第一子电极和第二子电极之间的多个发光元件、在第一区域和第三区域中的每个中设置在对应区域的第一子电极和第二子电极下方且绝缘层设置在其间的桥接图案、在第一区域至第三区域的每个中设置在对应区域的第一子电极上的第一接触电极及在第一区域至第三区域中的每个中设置在对应区域的第二子电极上的第二接触电极。

Description

显示设备及用于制造显示设备的方法
技术领域
本公开的各种实施方式涉及显示设备及制造显示设备的方法。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息介质的需求的增加，对显示设备的需求显著增加，并且正在进行其商业化。
发明内容
技术问题
本公开的各种实施方式涉及具有增强的可靠性的显示设备以及制造该显示设备的方法。
技术方案
根据本公开的实施方式的显示设备可以包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域；以及像素，设置在每个像素区域中。像素可以包括：第一区域至第三区域，在一方向上彼此分开；第一子电极和第二子电极，设置在第一区域至第三区域中的每个中，并且彼此间隔开；多个发光元件，设置在第一区域至第三区域中的每个中，并且设置在第一子电极和第二子电极之间；桥接图案，在第一区域至第三区域中的每个中设置在对应区域的第一子电极和第二子电极下方，且绝缘层插置在桥接图案与对应区域的第一子电极和第二子电极之间；第一接触电极，在第一区域至第三区域的每个中设置在对应区域的第一子电极上；以及第二接触电极，在第一区域至第三区域中的每个中设置在对应区域的第二子电极上。
在本公开的实施方式中，第一区域的桥接图案和第二区域的第一接触电极可以彼此电连接。
在本公开的实施方式中，在第一区域至第三区域中的每个中，第一子电极和第二子电极中的一个子电极可以具有圆形形状，并且第一子电极和第二子电极中的另一子电极可以具有围绕该一个子电极的形状。
在本公开的实施方式中，发光元件可以包括：第一发光元件，设置在第一区域的第一子电极和第二子电极之间；第二发光元件，设置在第二区域的第一子电极和第二子电极之间；以及第三发光元件，设置在第三区域的第一子电极和第二子电极之间。第一发光元件至第三发光元件各自可以在对应区域中在圆周方向上在该一个子电极和另一子电极之间设置在该一个子电极周围。
在本公开的实施方式中，在平面图中，第一区域的桥接图案、第二区域的桥接图案和第三区域的桥接图案可以彼此间隔开。
在本公开的实施方式中，第一区域的桥接图案的至少一部分可以延伸至第二区域。第二区域的桥接图案的至少一部分可以延伸至第三区域。
在本公开的实施方式中，绝缘层可以包括形成为暴露第一区域至第三区域中的每个的桥接图案的部分的多个接触孔。显示设备还可以包括第一中间电极，第一中间电极设置在多个接触孔中的形成于第一区域和第二区域之间的区域中的至少一个接触孔中，并且将第一区域的桥接图案电连接到第二区域的第一接触电极。
在本公开的实施方式中，第一中间电极可以与第二区域的第一接触电极是一体的。
在本公开的实施方式中，显示设备还可以包括第二中间电极，第二中间电极设置在多个接触孔中的形成于第二区域和第三区域之间的区域中的至少一个接触孔中，并且将第二区域的桥接图案电连接到第三区域的第一接触电极。这里，第二中间电极可以与第三区域的第一接触电极是一体的。
在本公开的实施方式中，第一区域的桥接图案可以电连接到第一中间电极和第一区域的第二子电极中的每个。第二区域的桥接图案可以电连接到第一中间电极、第二中间电极和第二区域的第二子电极中的每个。第三区域的桥接图案可以电连接到第二中间电极和第三区域的第二子电极中的每个。
在本公开的实施方式中，并联连接在第一区域的第一子电极和第二子电极之间的第一发光元件可以形成第一组，并联连接在第二区域的第一子电极和第二子电极之间的第二发光元件可以形成第二组，并且并联连接在第三区域的第一子电极和第二子电极之间的第三发光元件可以形成第三组。第一组和第二组可以通过第一中间电极和第一区域的桥接图案电连接，并且第二组和第三组可以通过第二中间电极和第二区域的桥接图案电连接。
在本公开的实施方式中，显示设备还可以包括：导电图案，设置在第一区域至第三区域中的每个的桥接图案上并且电连接到桥接图案；第一辅助电极，在第一区域和第二区域之间的区域中设置在第一中间电极和第一区域的桥接图案之间；以及第二辅助电极，在第二区域和第三区域之间的区域中设置在第二中间电极和第二区域的桥接图案之间。
在本公开的实施方式中，第一区域的导电图案可以设置在第一区域的第二子电极和第一区域的桥接图案之间。第二区域的导电图案可以设置在第二区域的第二子电极和第二区域的桥接图案之间。第三区域的导电图案可以设置在第三区域的第二子电极和第三区域的桥接图案之间。
在本公开的实施方式中，第一区域至第三区域中的每个的导电图案以及第一辅助电极和第二辅助电极可以设置在相同的层上。
根据本公开的实施方式的显示设备可以包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域；以及像素，设置在多个像素区域中的每个中。像素可以包括：第一区域至第三区域，在一方向上彼此分开；第一子电极和第二子电极，设置在第一区域至第三区域中的每个中并且彼此间隔开；多个发光元件，设置在第一区域至第三区域中的每个中，并且设置在第一子电极和第二子电极之间；第一桥接图案，从第一区域延伸至第二区域，并且设置在第一区域和第二区域中的每个的第二子电极下方；第二桥接图案，设置在第三区域中并且设置在第三区域的第二子电极下方；以及连接线，设置在第二区域的第一子电极和第三区域的第一子电极之间，并且将第二区域的第一子电极电连接到第三区域的第一子电极。
在本公开的实施方式中，连接线可以与第二区域的第一子电极和第三区域的第一子电极中的一个第一子电极是一体的。
在本公开的实施方式中，在第一区域至第三区域中的每个中，第一子电极和第二子电极中的一个子电极可以具有圆形形状，并且第一子电极和第二子电极中的另一子电极可以具有围绕该一个子电极的形状。
在本公开的实施方式中，发光元件可以包括设置在第一区域的第一子电极和第二子电极之间的第一发光元件、设置在第二区域的第一子电极和第二子电极之间的第二发光元件以及设置在第三区域的第一子电极和第二子电极之间的第三发光元件。第一发光元件至第三发光元件各自可以在对应区域中在圆周方向上在该一个子电极和另一子电极之间设置在该一个子电极周围。
在本公开的实施方式中，并联连接在第一区域的第一子电极和第二子电极之间的第一发光元件可以形成第一组，并联连接在第二区域的第一子电极和第二子电极之间的第二发光元件可以形成第二组，并且并联连接在第三区域的第一子电极和第二子电极之间的第三发光元件可以形成第三组。这里，第一组和第二组可以通过第一桥接图案彼此电连接，并且第二组和第三组可以通过连接线彼此电连接。
以上描述的显示设备可以通过包括在像素区域中设置像素的方法来制造，其中像素区域包括在一方向上彼此分开的第一区域至第三区域。这里，设置像素可以包括形成像素电路层和形成显示元件层。
在本公开的实施方式中，形成像素电路层可以包括：在衬底上形成至少一个晶体管和与第一区域至第三区域中的每个对应的桥接图案；以及在晶体管和桥接图案上形成绝缘层。
在本公开的实施方式中，形成显示元件层可以包括：在绝缘层上形成与第一区域至第三区域中的每个对应并且具有圆形形状的第二子电极以及具有围绕第二子电极的外围的形状的第一子电极；向第一区域至第三区域中的每个提供多个发光元件，并且在第一子电极和第二子电极之间对准多个发光元件；以及在第一子电极和第二子电极中的每个上形成接触电极，并且在第二区域的第一子电极上形成与接触电极一体的第一中间电极，并且在第三区域的第一子电极上形成与接触电极一体的第二中间电极。
在本公开的实施方式中，第一区域的桥接图案和第二区域的第一子电极上的接触电极可以通过第一中间电极彼此电连接。
在本公开的实施方式中，第二区域的桥接图案和第三区域的第一子电极上的接触电极可以通过第二中间电极彼此电连接。
有益效果
在根据本公开的实施方式的显示设备及制造显示设备的方法中，分布到形成每个像素的多个子发射区域中的每个的发光元件可以以串联/并联组合结构连接，使得可以提高发光元件的光输出效率，并且子发射区域中的发光元件的光输出分布可以是均匀的。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示出图1a的发光元件的剖视图。
图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图2b是示出图2a的发光元件的剖视图。
图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3b是示出图3a的发光元件的剖视图。
图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图4b是示出图4a的发光元件的剖视图。
图5示出了根据本公开的实施方式的显示设备，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。
图6a至图6e是示出图5中所示的像素中所包括的组件的电连接关系的各种实施方式的等效电路的图。
图7a至图7c是示出图5中所示的像素中所包括的组件的电连接关系的不同实施方式的等效电路的图。
图8是示意性地示出图5中所示的像素中的像素的平面图。
图9是沿着图8的线I-I’截取的剖视图。
图10是沿着图8的线II-II’截取的剖视图。
图11示出了包括连接到图9中所示的第一桥接图案至第三桥接图案的第一导电图案至第三导电图案的显示设备，并且是对应于图8的线I-I’的剖视图。
图12是示出根据本公开的实施方式的流经像素的驱动电流的平面图，并且例如示出了流经图8的像素的驱动电流的流动。
图13是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
图14是沿着图13的线III-III’截取的剖视图。
图15是沿着图13的线IV-IV’截取的剖视图。
图16示出了图15中所示的第一堤部的另一实施方式，并且是对应于图13的线IV-IV’的剖视图。
图17示出了图15中所示的显示元件层的另一实施方式，并且是对应于图13的线IV-IV’的剖视图。
图18a至图18f是依次示出制造图13中所示的像素的方法的示意性平面图。
图19a至图19h是依次示出制造图14中所示的像素的方法的剖视图。
图20是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
图21是沿着图20的线V-V’截取的剖视图。
图22是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
具体实施方式
由于本公开允许各种变化和诸多实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且应当理解，不背离本公开的技术范围的所有改变、等同和替代都包含在本公开中。
在本公开的全文中，在本公开的各个附图和实施方式中，相同的附图标记始终表示相同的部件。为了清楚地说明，附图中的元件的尺寸可能被夸大。应当理解，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式也旨在包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区域或板的第一部件设置在第二部件上的情况下，不仅可以是第一部件直接在第二部件上，而且还可以是第三部件介于它们之间。此外，在表达诸如层、膜、区域或板的第一部件形成在第二部件上的情况下，形成第一部件的方向不限于向上的方向，并且可以包括侧向方向或向下方向。相反，在诸如层、膜、区域或板的第一部件形成在在第二部件下方的情况下，不仅可以是第一部件直接在第二部件下方，而且还可以是第三部件介于它们之间。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，只要在句子中没有具体提及即可。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示出图1a的发光元件的剖视图。图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。图2b是示出图2a的发光元件的剖视图。图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。图3b是示出图3a的发光元件的剖视图。图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。图4b是示出图4a的发光元件的剖视图。
为了解释起见，将参考图1a、图1b、图2a、图2b、图3a和图3b描述通过蚀刻方法制造的发光元件，并且然后将参考图4a和图4b描述通过生长方法制造的发光元件。在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式。
参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实现为通过连续地堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层。
在本公开的实施方式中，发光元件LD可以在一方向上延伸。如果发光元件LD延伸的方向被定义为纵向方向，则发光元件LD可以在延伸方向上具有一端和另一端。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一端中，并且第一半导体层11和第二半导体层13中的另一个可以设置在其另一端中。
发光元件LD可以具有各种形状。例如，发光元件LD可以具有在纵向方向上延伸的杆状形状或棒状形状(即，具有大于1的纵横比)。在本公开的实施方式中，发光元件LD在纵向方向上的长度L可以大于其直径(D，或截面的宽度)。发光元件LD可以包括制造成具有小尺寸(例如，具有对应于微米级或纳米级的长度L和/或直径D)的发光二极管。在本公开的各种实施方式中，可以改变发光元件LD的形状以满足照明设备或自发光显示设备的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的材料不限于此，并且可以使用各种其它材料来形成第一半导体层11。
有源层12可以设置在第一半导体层11上，并且具有单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件LD的类型以各种方式改变。有源层12可以发射具有400nm到900nm的波长的光，并且使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包层(未示出)可以形成在有源层12上和/或下方。例如，包层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。
如果将预定电压或更高电压的电场施加到发光元件LD的相对端，则发光元件LD通过有源层12中的电子-空穴对的耦合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件(包括显示设备的像素)的光源。
第二半导体层13可以设置在有源层12上，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其它材料形成。
在本公开的实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的纵向方向(L)上具有不同的宽度(或厚度)。例如，第一半导体层11在发光元件LD的纵向方向(L)上的宽度(或厚度)可以大于第二半导体层13在发光元件LD的纵向方向(L)上的宽度(或厚度)。因此，如图1a至图3b中所示，发光元件LD的有源层12可以设置在更靠近第二半导体层13的上表面而不是第一半导体层11的下表面的位置处。
在本公开的实施方式中，除了第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极15。在实施方式中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一半导体层11的一端上的附加电极16。
虽然附加电极15和16中的每个可以是欧姆接触电极，但是本公开不限于此，并且其可以是根据实施方式的肖特基接触电极。此外，附加电极15和16中的每个可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或组合使用。然而，本公开不限于此。
附加电极15和16中的每个中所包括的材料可以彼此相同或不同。附加电极15和16可以是透明的或半透明的。因此，从发光元件LD产生的光可以穿过附加电极15和16，并且然后被发射到发光元件LD外部。在一些实施方式中，在从发光元件LD产生的光通过除了发光元件LD的相对端的区域部分而不是穿过附加电极15和16发射到发光元件LD外部的情况下，附加电极15和16可以包括不透明金属。
在本公开的实施方式中，发光元件LD还可以包括绝缘层14。然而，在一些实施方式中，可以省略绝缘层14，或者绝缘层14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，由于绝缘层14，可以最小化发光元件LD的表面上的缺陷的发生，并且因此可以提高发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘层14可以防止在发光元件LD之间发生不希望的短路。不限制是否设置绝缘层14，只要可以防止有源层12与外部导电材料短路即可。
如图1a和图1b中所示，绝缘层14可以设置成围绕包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发射叠层的外周表面的形状。为了解释起见，图1a示出了绝缘层14的一部分已经被去除。发光元件LD中所包括的第一半导体层11、有源层12、第二半导体层13和附加电极15可以被绝缘层14围绕。
虽然在上述实施方式中绝缘层14已经被描述为围绕第一半导体层11、有源层12、第二半导体层13和附加电极15的整个外周表面，但是本公开不限于此。
在一些实施方式中，如图2a和图2b中所示，绝缘层14可以围绕第一半导体层11、有源层12和第二半导体层13的相应外周表面，并且可以不围绕设置在第二半导体层13上的附加电极15的整个外周表面，或者可以仅围绕附加电极15的外周表面的一部分而不围绕附加电极15的外周表面的另一部分。这里，绝缘层14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘层14可以不仅允许设置在第二半导体层13的一端上的附加电极15暴露于外部，而且还允许第一半导体层11的一端暴露于外部。在实施方式中，如图3a和图3b中所示，在附加电极15和16设置在发光元件LD的相应相对端处的情况下，绝缘层14可以允许附加电极15和16中的每个的至少区域部分暴露于外部。作为另一示例，在实施方式中，可以不设置绝缘层14。
在本公开的实施方式中，绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但本公开不限于此。换言之，可以使用具有绝缘性质的各种材料。
如果绝缘层14设置在发光元件LD中，则可以防止有源层12与附图中未示出的第一电极和/或第二电极短路。此外，由于绝缘层14，可以最小化发光元件LD的表面中的缺陷的发生，由此可以提高发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘层14可以防止在发光元件LD之间发生不希望的短路。
发光元件LD可以用作用于各种显示设备的光源。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并且然后提供给每个发射区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，发光元件LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括以上描述的发光元件LD的发光器件不仅可以用在显示设备中而且还可以用在需要光源的各种设备中。例如，在多个发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD也可以用于需要光源的其它类型的设备(诸如，照明设备)中。
接下来，将参考图4a和图4b描述通过生长方法制造的发光元件LD。
通过生长方法制造的发光元件LD的以下描述将集中于与上述实施方式的不同之处，并且在以下描述中未单独解释的发光元件LD的组件可以与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。在一些实施方式中，发光元件LD可以包括具有核-壳结构的发射图案10。发射图案10可以包括设置在发光元件LD的中央部分中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD可以形成为在一方向上延伸的多棱锥形状。例如，发光元件LD可以具有六棱锥形状。如果发光元件LD延伸的方向被定义为纵向方向(L)，则发光元件LD可以在纵向方向(L)上具有一端(或下端)和另一端(或下端)。第一半导体层11和第二半导体层13中的在发光元件LD的一端(或下端)上的任一个的一部分可以暴露于外部。第一半导体层11和第二半导体层13中的在发光元件LD的另一端(或上端)上的另一个的一部分可以暴露于外部。例如，可以暴露发光元件LD的一端(或下端)上的第一半导体层11的一部分，并且可以暴露发光元件LD的另一端(或上端)上的第二半导体层13的一部分。在实施方式中，在发光元件LD包括附加电极15的情况下，围绕发光元件LD的另一端(或上端)上的第二半导体层13的至少一侧的附加电极15的一部分可以暴露。
在本公开的实施方式中，第一半导体层11可以设置在发光元件LD的核(即，中央(或中间)部分)中。发光元件LD可以具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11具有六棱锥形状，则发光元件LD和发射图案10各自也可以具有六棱锥形状。
有源层12可以设置和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的外周表面。详细地，有源层12可以设置和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的除了第一半导体层11的相对端中的下端的区域部分。
第二半导体层13可以设置和/或形成为在发光元件LD的纵向方向(L)上围绕有源层12的形状，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
在本公开的实施方式中，发光元件LD可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但是本公开不限于此。
如上所述，发光元件LD可以具有六棱锥形状且相对端向外突出，并且可以实现为具有核-壳结构的发射图案10，该核-壳结构包括设置在其中央部分中的第一半导体层11、围绕第一半导体层11的有源层12、围绕有源层12的第二半导体层13以及围绕第二半导体层13的附加电极15。第一半导体层11可以设置在具有六棱锥形状的发光元件LD的一端(或下端)中，并且附加电极15可以设置在发光元件LD的另一端(或上端)中。
在实施方式中，发光元件LD还可以包括设置在具有核-壳结构的发射图案10的外周表面上的绝缘层14。绝缘层14可以包括透明绝缘材料。
图5示出了根据本公开的实施方式的显示设备，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。
为了解释起见，图5集中于其中显示图像的显示区域示意性地示出了显示设备的结构。在一些实施方式中，虽然未在附图中示出，但是显示设备中还可以设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施方式的显示设备可以包括衬底SUB、设置在衬底SUB上的多个像素PXL、设置在衬底SUB上并且配置成驱动像素PXL的驱动器(未示出)以及将像素PXL连接到驱动器的线组件(未示出)，并且像素PXL中的每个包括至少一个发光元件LD。
根据驱动发光元件LD的方法，可以将显示设备分为无源矩阵型显示设备和有源矩阵型显示设备。例如，在显示设备为有源矩阵型的情况下，像素PXL中的每个可以包括控制将提供给发光元件LD的电流量的驱动晶体管以及向驱动晶体管传输数据信号的开关晶体管。
最近，考虑到分辨率、对比度和工作速度，能够选择性地接通每个像素PXL的有源矩阵型显示设备已经成为主流。然而，本公开不限于此。例如，其中可以以组接通像素PXL的无源矩阵型显示设备也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示设备的中央部分中，并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示设备的外围部分中。显示区域DA和非显示区域NDA的位置不限于此，并且可以改变其位置。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的线组件中的一些的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置成包括线型边的闭合多边形形状。作为另一示例，显示区域DA可以设置成包括弯曲边的圆形和/或椭圆形形状。作为又一示例，显示区域DA可以设置成各种形状，诸如包括线型边和弯曲边的半圆形形状和半椭圆形形状。
非显示区域NDA可以设置在显示区域DA的至少一侧中。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。
衬底SUB可以包括允许光透射的透明绝缘材料。
衬底SUB可以是刚性衬底。例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
衬底SUB可以是柔性衬底。这里，柔性衬底可以是膜衬底或包括聚合物有机材料的塑料衬底。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，构成衬底SUB的材料可以改变，并且包括例如纤维增强塑料(FRP)。
衬底SUB的部分可以设置为其中设置像素PXL的显示区域DA，并且衬底SUB的其余部分可以设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成相应像素PXL的多个像素区域。
像素PXL可以在衬底SUB上设置在显示区域DA中。在本公开的实施方式中，像素PXL可以以条纹或PenTile布置结构布置在显示区域DA中，但是本公开不限于此。
像素PXL中的每个可以包括配置成响应于对应的扫描信号和对应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可以具有对应于微米级或纳米级的小尺寸，并且与邻近其设置的发光元件LD并联连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
像素PXL中的每个可以包括由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，像素PXL中的每个可以包括图1a至图4b的实施方式中的每个中所示的发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型发光元件LD。然而，在本公开的实施方式中，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
驱动器可以通过线组件向像素PXL中的每个提供预定信号和预定电力电压，并且因此控制像素PXL的操作。为了解释起见，在图5中，省略了线组件。
驱动器可以包括：扫描驱动器，配置成通过扫描线向像素PXL提供扫描信号；发射驱动器，配置成通过发射控制线向像素PXL提供发射控制信号；数据驱动器，配置成通过数据线向像素PXL提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出图5中所示的像素中所包括的组件的电连接关系的各种实施方式的等效电路的图。
例如，图6a至图6e示出了可以在有源显示设备中采用的像素PXL中所包括的组件的电连接关系的不同实施方式。然而，本公开的实施方式可应用的像素PXL中所包含的组件的类型不限于此。
如图6a至图6e中所示，不仅图5中所示的像素中的每个中所包括的组件，而且在其中设置组件的区域也包含在术语“像素PXL”的定义中。在实施方式中，图6a至图6e中所示的每个像素PXL可以是图5的显示设备中设置的像素PXL中的任一个。像素PXL可以具有彼此基本上相同或类似的结构。
参考图1a至图4b、图5和图6a至图6e，每个像素(PXL，下文中称为“像素”)可以包括配置成产生具有与数据信号对应的亮度的光的发射部EMU。像素PXL还可以选择性地包括配置成驱动发射部EMU的像素电路144。
在实施方式中，发射部EMU可以包括并联连接在被施加第一驱动电源VDD的第一电力线PL1和被施加第二驱动电源VSS的第二电力线PL2之间的多个发光元件LD。例如，发射部EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、经由第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1和第二电极EL2之间以相同方向彼此并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本公开的实施方式中，发射部EMU中所包括的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的第一端以及通过第二电极EL2连接到第二驱动电源VSS的第二端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，并且第二驱动电源VSS可以设置为低电位电源。这里，第一驱动电源VDD和第二驱动电源VSS之间的电位差可以设置成等于或大于在像素PXL的发光时段期间发光元件LD的阈值电压的值。
如上所述，在第一电极EL1和第二电极EL2之间以相同方向(例如，以正向方向)彼此并联连接的发光元件LD可以形成相应的有效光源，其中具有不同电位的电压分别被提供给第一电极EL1和第二电极EL2。有效光源可以共同形成像素PXL的发射部EMU。
发射部EMU的发光元件LD可以发射具有与通过像素电路144向其提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路144可以向发射部EMU提供与对应帧数据的灰度级值对应的驱动电流。提供给发射部EMU的驱动电流可以被划分并流到以相同方向彼此连接的发光元件LD中。因此，发光元件LD中的每个可以发射具有与施加至其的电流对应的亮度的光，使得发射部EMU可以发射具有与驱动电流对应的亮度的光。
虽然图6a至图6e示出了其中发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间以相同方向彼此连接的实施方式，但是本公开不限于此。在实施方式中，除了形成相应的有效光源的发光元件LD之外，发射部EMU还可以包括至少一个无效光源。例如，如图6d和图6e中所示，发射部EMU的第一电极EL1和第二电极EL2之间还可以连接有至少一个反向发光元件LDr。反向发光元件LDr可以在第一电极EL1和第二电极EL2之间与形成有效光源的发光元件LD彼此并联连接。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向连接在第一电极EL1和第二电极EL2之间。即使于在第一电极EL1和第二电极EL2之间施加预定的驱动电压(例如，正向方向的驱动电压)的情况下，反向发光元件LDr仍保持禁用。因此，电流基本上不流经反向发光元件LDr。
像素电路144可以连接到对应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(其中，i是自然数)和第j列(其中，j是自然数)中，则像素PXL的像素电路144可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。在实施方式中，如图6a和图6b中所示，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素电路144的结构不限于图6a和图6b中所示的实施方式。
首先，参考图6a，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管(T2；开关晶体管)的第一端子可以连接到数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，如果第一端子是源电极，并且第二端子是漏电极。第二晶体管T2的栅电极可以连接到扫描线Si。
在从扫描线Si提供具有能够使第二晶体管T2导通的电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2导通以将数据线Dj与第一节点N1电连接。这里，对应帧的数据信号被提供给数据线Dj，由此，数据信号传输到第一节点N1。传输到第一节点N1的数据信号可以充电到存储电容器Cst。
第一晶体管(T1；驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到用于发光元件LD的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。因此，第一晶体管T1可以响应于第一节点N1的电压来控制将提供给发光元件LD的驱动电流量。
存储电容器Cst的一电极可以连接到第一驱动电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst利用与提供给第一节点N1的数据信号对应的电压充电，并保持充电的电压直到其被提供后续帧的数据信号。
图6a和图6b各自示出了包括配置成向像素PXL传输数据信号的第二晶体管T2、配置成存储数据信号的存储电容器Cst以及配置成向发光元件LD提供与数据信号对应的驱动电流的第一晶体管T1的像素电路144。
然而，本公开不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第一晶体管T1的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发光时间的晶体管元件)或其它电路元件(诸如，用于提高第一节点N1的电压的升压电容器)。
此外，虽然图6a示出了像素电路144中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)由P型晶体管形成，但是本公开不限于此。换言之，像素电路144中所包括的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
参考图1a至图4b、图5和图6b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管的类型的改变而导致的一些组件的连接位置的改变之外，图6b中所示的像素电路144的配置和操作类似于图6a的像素电路144的配置和操作。因此，将简化其描述。
在本公开的实施方式中，图6b中所示的像素电路144可以包括存储电容器Cst以及由N型晶体管形成的第一晶体管T1和第二晶体管T2。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发射部EMU可以连接在第一驱动电源VDD和像素电路144之间以确保存储电容器Cst的稳定化，存储电容器Cst配置成利用与提供给第一节点N1的数据信号对应的电压充电。这里，本公开不限于此。在实施方式中，图6b中所示的发射部EMU可以连接在像素电路144和第二驱动电源VSS之间。在本公开的实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，可以以与图6c和图6d中所示的实施方式的像素电路144相同的方式来配置像素电路144。
如图6c和图6d中所示，像素电路144可以连接到像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行和第j列中，则像素PXL的像素电路144可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。
在实施方式中，像素电路144还可以连接到至少另一条扫描线。例如，设置在显示区域DA的第i行中的像素PXL还可以连接到第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中，像素电路144可以不仅连接到第一驱动电源VDD和第二驱动电源VSS，而且还连接到第三电源。例如，像素电路144也可以连接到初始化电源Vint。
像素电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的一电极(例如，源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，且其另一电极(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管(T2；开关晶体管)可以连接在与像素PXL连接的第j条数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极可以连接到与像素PXL连接的第i条扫描线Si。在从第i条扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将第j条数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j条数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极可以连接到第i条扫描线Si。在从第i条扫描线Si提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接到第一节点N1。
第四晶体管T4可以连接在第一节点N1和将被施加初始化电源Vint的初始化电力线IPL之间。第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1条扫描线Si-1。在具有栅极导通电压的扫描信号被提供给第i-1条扫描线Si-1的情况下，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接到对应的发射控制线，例如，第i条发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被提供给第i条发射控制线Ei的情况下截止，并且可以在其它情况下导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i条发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供给第i条发射控制线Ei的情况下截止，并且可以在其它情况下导通。
第七晶体管T7可以连接在初始化电力线IPL和发光元件LD的第一端之间。第七晶体管T7的栅电极可以连接到后续组的扫描线中的任何一条，例如，连接到第i+1条扫描线Si+1。在具有栅极导通电压的扫描信号被提供给第i+1条扫描线Si+1的情况下，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者对应的电压。
虽然在图6c和图6d中示出了像素电路144中所包括的晶体管(例如，第一晶体管T1至第七晶体管T7)由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
在本公开的实施方式中，像素电路144的配置不限于图6a至图6d中所示的实施方式。例如，可以以与图6e中所示的实施方式的像素电路144相同的方式来配置像素电路144。
如图6e中所示，像素电路144还可以连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列中的像素PXL的像素电路144可以连接到显示区域DA的第i条控制线CLi和第j条感测线SENj。除了图6a和图6b中所示的第一晶体管T1和第二晶体管T2之外，以上描述的像素电路144还可以包括第三晶体管T3。
第三晶体管T3连接在第一晶体管T1和感测线SENj之间。例如，第三晶体管T3的一电极可以连接到与第一电极EL1连接的第一晶体管T1的一端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到感测线SENj。在感测线SENj被省略的情况下，第三晶体管T3的栅电极可以连接到数据线Dj。
在实施方式中，第三晶体管T3的栅电极连接到控制线CLi。在控制线CLi被省略的情况下，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以由具有栅极导通电压(例如，高电平电压)的控制信号导通，并且在预定的感测时段期间被提供给控制线CLi，使得感测线SENj和第二晶体管T2可以彼此电连接。
在实施方式中，感测时段可以是其中提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第一晶体管T1的阈值电压等)的时段。在上述感测时段期间，可以通过经由数据线Dj和第二晶体管T2向第一节点N1提供能够使第一晶体管T1导通的预定参考电压或者将每个像素PXL连接到电流源等来使第一晶体管T1导通。此外，可以通过向第三晶体管T3提供具有栅极导通电压的控制信号来使第三晶体管T3导通，使得第一晶体管T1可以连接到感测线SENj。因此，每个像素PXL的特征信息(包括第一晶体管T1的阈值电压等)可以通过感测线SENj提取。所提取的特征信息可以用于转换图像数据以补偿像素PXL之间的特征偏差。
虽然图6e示出了第一晶体管T1至第三晶体管T3中的全部是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，虽然图6e示出了发射部EMU连接在像素电路144和第二驱动电源VSS之间的实施方式，但是发射部EMU可以连接在第一驱动电源VDD和像素电路144之间。
虽然图6a至图6e示出了其中每个发射部EMU的全部发光元件LD彼此并联连接的实施方式，但是本公开不限于此。在实施方式中，发射部EMU可以包括至少一个串联组，该串联组包括彼此并联连接的多个发光元件LD。换言之，发射部EMU可以由串联/并联组合结构形成。以下将参考图7a至图7c描述前述配置。
可以应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且对应的像素可以具有各种结构。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路144，并且发射部EMU中所包括的发光元件LD的相对端可以直接连接到预定控制线、扫描线Si-1、Si和Si+1、数据线Dj、将被施加第一驱动电源VDD的第一电力线PL1和/或将被施加第二驱动电源VSS的第二电力线PL2。
图7a至图7c是示出图5中所示的一个像素中所包括的组件的电连接关系的不同实施方式的等效电路的图。如图7a至图7c中所示，每个像素PXL的发射部EMU可以配置成包括彼此连续地连接的多个串联组。在图7a至图7c的实施方式的以下描述中，将省略与图6a至图6e的实施方式的组件类似或相同的组件的详细解释(例如，将省略像素电路144的详细解释)以避免冗余解释。
首先，参考图7a，发射部EMU可以包括彼此串联连接的多个发光元件。例如，发射部EMU可以包括以正向方向串联连接在第一驱动电源VDD和第二驱动电源VSS之间的第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4，并且因此形成有效光源。在以下实施方式中，术语“一个发光元件LD”或“多个发光元件LD”将用于任意地指定第一发光元件LD1至第四发光元件LD4中的一个发光元件，或者共同指定第一发光元件LD1至第四发光元件LD4。
第一发光元件LD1的一端(例如，第二半导体层)可以通过第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的另一端(例如，第一半导体层)可以通过连接在第一串联组和第二串联组之间的第一中间电极CTE1连接到第二发光元件LD2的一端(例如，第二半导体层)。
第二发光元件LD2的一端可以连接到第一中间电极CTE1，并且第二发光元件LD2的另一端(例如，第一半导体层)可以通过连接在第二串联组和第三串联组之间的第二中间电极CTE2连接到第三发光元件LD3的一端(例如，第二半导体层)。
第三发光元件LD3的一端可以连接到第二中间电极CTE2，并且第三发光元件LD3的另一端(例如，第一半导体层)可以通过连接在第三串联组和第四串联组之间的第三中间电极CTE3连接到第四发光元件LD4的一端(例如，第二半导体层)。
第四发光元件LD4的一端可以连接到第三中间电极CTE3，并且第四发光元件LD4的另一端(例如，第一半导体层)可以通过第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可以串联连接在像素PXL的发射部EMU的第一电极EL1和第二电极EL2之间。
在具有其中发光元件LD彼此串联连接的结构的发射部EMU的情况下，与具有其中发光元件LD彼此并联连接的结构的发射部EMU的情况相比，可以增加将施加在第一电极EL1和第二电极EL2之间的电压，并且可以减少流经发射部EMU的驱动电流量。因此，在每个像素PXL的发射部EMU具有串联结构的情况下，可以降低显示设备的功耗。
在实施方式中，至少一个串联组可以以包括彼此并联连接的多个发光元件LD的形式设置。在这种情况下，每个像素PXL的发射部EMU可以由串联/并联组合结构形成。例如，发射部EMU可以配置为如图7b和图7c中所示。
接下来，参考图7b和图7c，像素PXL的发射部EMU可以包括在第一驱动电源VDD和第二驱动电源VSS之间彼此连续地连接的多个串联组。串联组中的每个可以包括以正向方向连接在对应串联组的两个子电极之间的一个或多个发光元件LD。
发射部EMU可以包括连续地连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联组SET1至第三串联组SET3。
第一串联组SET1可以包括连接在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间的至少一个第一发光元件LD1。例如，第一串联组SET1可以包括经由像素电路144连接到第一驱动电源VDD的第1-1子电极SEL1_1、连接到第二驱动电源VSS的第2-1子电极SEL2_1以及连接在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间的多个第一发光元件LD1。每个第一发光元件LD1的一端(例如，第二半导体层)可以电连接到第一串联组SET1的第1-1子电极SEL1_1，并且其另一端(例如，第一半导体层)可以电连接到第一串联组SET1的第2-1子电极SEL2_1。第一发光元件LD1可以并联连接在第一串联组SET1的第1-1子电极SEL1_1和第2-1子电极SEL2_1之间，并且通过第1-1子电极SEL1_1和第2-1子电极SEL2_1以相同方向(例如，以正向方向)连接在第一驱动电源VDD和第二驱动电源VSS之间。在实施方式中，如图7c中所示，第1-1子电极SEL1_1和第2-1子电极SEL2_1之间还可以连接有至少反向发光元件LDr。反向发光元件LDr与形成有效光源的第一发光元件LD1一起可以并联连接在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间。反向发光元件LDr可以以与第一发光元件LD1的方向相反的方向连接在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间。例如，反向发光元件LDr的第一半导体层可以电连接到第1-1子电极SEL1_1，并且其第二半导体层可以电连接到第2-1子电极SEL2_1。即使在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间施加预定的驱动电压(例如，正向驱动电压)，反向发光元件LDr仍保持禁用。因此，电流基本上不流经反向发光元件LDr。
第二串联组SET2可以包括连接在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间的至少一个第二发光元件LD2。例如，第二串联组SET2可以包括经由像素电路144和第一串联组SET1连接到第一驱动电源VDD的第1-2子电极SEL1_2、连接到第二驱动电源VSS的第2-2子电极SEL2_2以及连接在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间的多个第二发光元件LD2。每个第二发光元件LD2的一端(例如，第二半导体层)可以电连接到第二串联组SET2的第1-2子电极SEL1_2，并且其另一端(例如，第一半导体层)可以电连接到第二串联组SET2的第2-2子电极SEL2_2。第二发光元件LD2可以并联连接在第二串联组SET2的第1-2子电极SEL1_2和第2-2子电极SEL2_2之间，并且通过第1-2子电极SEL1_2和第2-2子电极SEL2_2以相同方向(例如，以正向方向)连接在第一驱动电源VDD和第二驱动电源VSS之间。在实施方式中，如图7c中所示，第1-2子电极SEL1_2和第2-2子电极SEL2_2之间还可以连接有至少一个反向发光元件LDr。反向发光元件LDr与形成有效光源的第二发光元件LD2一起可以并联连接在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间。反向发光元件LDr可以以与第二发光元件LD2的方向相反的方向连接在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间。例如，反向发光元件LDr的第一半导体层可以连接到第1-2子电极SEL1_2，并且其第二半导体层可以连接到第2-2子电极SEL2_2。
第三串联组SET3可以包括连接在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的至少一个第三发光元件LD3。例如，第三串联组SET3可以包括经由像素电路144和先前串联组(例如，第一串联组SET1和第二串联组SET2)连接到第一驱动电源VDD的第1-3子电极SEL1_3、连接到第二驱动电源VSS的第2-3子电极SEL2_3以及连接在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的多个第三发光元件LD3。每个第三发光元件LD3的一端(例如，第二半导体层)可以电连接到第三串联组SET3的第1-3子电极SEL1_3，并且其另一端(例如，第一半导体层)可以电连接到第三串联组SET3的第2-3子电极SEL2_3。第三发光元件LD3可以并联连接在第三串联组SET3的第1-3子电极SEL1_3和第2-3子电极SEL2_3之间，并且通过第1-3子电极SEL1_3和第2-3子电极SEL2_3以相同方向(例如，以正向方向)连接在第一驱动电源VDD和第二驱动电源VSS之间。在实施方式中，如图7c中所示，第1-3子电极SEL1_3和第2-3子电极SEL2_3之间还可以连接有至少反向发光元件LDr。反向发光元件LDr与形成有效光源的第三发光元件LD3一起可以并联连接在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间。反向发光元件LDr可以以与第三发光元件LD3的方向相反的方向连接在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间。例如，反向发光元件LDr的第一半导体层可以连接到第1-3子电极SEL1_3，并且其第二半导体层可以连接到第2-3子电极SEL2_3。
在前述实施方式中，第一串联组SET1的第1-1子电极SEL1_1可以是每个像素PXL的发射部EMU的阳极电极。第三串联组SET3的第2-3子电极SEL2_3可以是发射部EMU的阴极电极。
此外，发射部EMU可以包括配置成将第一串联组SET1至第三串联组SET3的连续串联组电连接的多个中间电极。例如，发射部EMU可以包括设置在第一串联组SET1和第二串联组SET2之间的第一中间电极CTE1以及设置在第二串联组SET2和第三串联组SET3之间的第二中间电极CTE2。
第一串联组SET1和第二串联组SET2可以通过第一中间电极CTE1彼此电连接。例如，第一串联组SET1的第2-1子电极SEL2_1可以连接到第一中间电极CTE1，并且第二串联组SET2的第1-2子电极SEL1_2可以连接到第一中间电极CTE1。第二串联组SET2和第三串联组SET3可以通过第二中间电极CTE2彼此连接。例如，第二串联组SET2的第2-2子电极SEL2_2可以连接到第二中间电极CTE2，并且第三串联组SET3的第1-3子电极SEL1_3可以连接到第二中间电极CTE2。
如上所述，在包括以串联或并联组合结构彼此连接的发光元件LD的像素PXL的发射部EMU中，可以响应于应用发射部EMU的产品的规格容易地调节驱动电流/电压条件。
特别地，在包括以串联/并联组合结构彼此连接的发光元件LD的像素PXL的发射部EMU中，其驱动电流与包括彼此并联连接的发光元件LD的发射部EMU的驱动电流相比可以减小。此外，在包括以串联/并联组合结构彼此连接的发光元件LD的像素PXL的发射部EMU中，与包括全部彼此串联连接的发光元件LD的发射部EMU的驱动电压相比，将被施加到发射部EMU的相对端的驱动电压可以降低。在发光元件LD中的全部仅串联连接的情况下，如果彼此串联连接的发光元件LD中的至少一个没有完全以正向方向定向(或者包括反向发光元件LDr)，则可能引起驱动电流能够在像素PXL中沿着其流动的路径被阻断的情况下的暗点缺陷。另一方面，在发光元件LD以串联/并联组合结构彼此连接的情况下，即使每个串联组中的一些发光元件LD没有以正向方向正确连接(或者包括反向发光元件LDr)或者在一些发光元件LD中出现缺陷，也允许驱动电流流经相应串联组的其它发光元件LD。因此，可以防止或减少像素PXL的缺陷。
图8是示意性地示出图5中所示的像素中的一个的平面图。图9是沿着图8的线I-I’截取的剖视图。图10是沿着图8的线II-II’截取的剖视图。图11示出了包括连接到图9中所示的第一桥接图案至第三桥接图案的第一导电图案至第三导电图案的显示设备，并且是与图8的线I-I’对应的剖视图。
图8中所示的像素可以是分别在图6a至图6e和图7a至图7c中所示的像素中的任一个。例如，图8中所示的像素可以是图7b和/或图7c中所示的像素。
为了解释起见，在图8中省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
虽然图8至图11简单地示出了像素PXL的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
此外，在本公开的实施方式的描述中，“组件设置和/或形成在相同的层上”可以意指组件通过相同的工艺形成，并且“组件设置和/或形成在不同的层上”可以意指组件通过不同的工艺形成。
参考图1a至图4b、图5、图7b、图7c和图8至图11，根据本公开的实施方式的显示设备可以包括衬底SUB、线组件和多个像素PXL。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。应用于衬底SUB的材料可以对制造显示设备的工艺期间的高处理温度具有抗性(耐热性)。衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中设置像素PXL的至少一个像素区域PXA。
在实施方式中，像素PXL可以沿着在第一方向DR1上延伸的多个像素行和在与第一方向DR1相交的第二方向DR2上延伸的多个像素列以矩阵形状和/或条纹形状布置在显示区域DA中，但是本公开不限于此。在实施方式中，像素PXL可以在显示区域DA中以各种布置方式设置在衬底SUB上。
其中设置每个像素PXL的像素区域PXA可以包括从其发射光的发射区域EMA以及围绕发射区域EMA的外围的外围区域。在本公开的实施方式中，术语“外围区域”可以包括从其不发射光的非发射区域。在本公开的实施方式中，其中设置每个像素PXL的像素区域PXA可以包括在一方向(例如，第二方向DR2)上彼此分开的第一区域A1、第二区域A2和第三区域A3。第一区域A1、第二区域A2和第三区域A3中的每个可以包括发射区域EMA和围绕发射区域EMA的外围的外围区域。
每个像素PXL可以包括衬底SUB、在其中设置(或形成)像素电路144的像素电路层PCL以及在其中设置至少一个发光元件LD的显示元件层DPL。显示元件层DPL可以设置在像素区域PXA的第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中。
像素电路层PCL可以包括缓冲层BFL、包括至少一个晶体管T的像素电路144、驱动电压线DVL和钝化层PSV。
缓冲层BFL可以防止杂质扩散到晶体管T中。缓冲层BFL可以包括由无机材料形成的无机绝缘层。例如，缓冲层BFL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)和金属氧化物(诸如，AlOx)中的至少一种。虽然缓冲层BFL可以设置成单层结构，但是缓冲层BFL可以设置成具有至少两层或更多层的多层结构。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。根据衬底SUB的材料或处理条件，可以省略缓冲层BFL。
晶体管T可以包括第一晶体管T1和第二晶体管T2，第一晶体管T1是用于控制将提供给发光元件LD的驱动电流量的驱动晶体管，第二晶体管T2是开关晶体管。在本公开的实施方式中，第一晶体管T1可以是参考图6a、图7b和图7c描述的像素电路144的第一晶体管T1。第二晶体管T2可以是参考图6a、图7b和图7c描述的像素电路144的第二晶体管T2。
第一晶体管T1(T)和第二晶体管T2(T)中的每个可以包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的一个电极，并且第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体图案SCL可以设置和/或形成在缓冲层BFL上。晶体管半导体图案SCL可以包括接触第一端子SE的第一接触区域和接触第二端子DE的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。晶体管半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体面板。沟道区域可以是作为未掺杂的半导体图案的本征半导体。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在晶体管半导体图案SCL上，且栅极绝缘层GI插置在栅电极GE和晶体管半导体图案SCL之间。栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)和金属氧化物(诸如，AlOx)中的至少一种。然而，栅极绝缘层GI的材料不限于前述实施方式的材料。在实施方式中，栅极绝缘层GI可以由包括有机材料的有机绝缘层形成。虽然栅极绝缘层GI可以设置成单层结构，但是栅极绝缘层GI可以设置成具有至少两层或更多层的多层结构。第一端子SE和第二端子DE可以分别通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的对应接触孔接触晶体管半导体图案SCL的第一接触区域和第二接触区域。第一层间绝缘层ILD1可以是包括无机材料的无机绝缘层。例如，第一层间绝缘层ILD1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、氮氧化硅(SiON)和金属氧化物(诸如，AlOx)中的至少一种。第一层间绝缘层ILD1和栅极绝缘层GI可以具有相同的材料，但是本公开不限于此。虽然第一层间绝缘层ILD1可以设置成单层结构，但是第一层间绝缘层ILD1可以设置成具有至少两层或更多层的多层结构。
虽然在前述实施方式中已经描述了第一晶体管T1(T)和第二晶体管T2(T)中的每个的第一端子SE和第二端子DE是与晶体管半导体图案SCL电连接的单独电极，但是本公开不限于此。在实施方式中，第一晶体管T1(T)和第二晶体管T2(T)中的每个的第一端子SE可以是第一接触区域和第二接触区域中的与对应的晶体管半导体图案SCL的沟道区域邻近的一个。第一晶体管T1(T)和第二晶体管T2(T)中的每个的第二端子DE可以是第一接触区域和第二接触区域中的与对应的晶体管半导体图案SCL的沟道区域邻近的另一个。在这种情况下，第一晶体管T1(T)和第二晶体管T2(T)中的每个的第二端子DE可以通过桥接电极、接触电极等电连接到对应像素PXL的发光元件LD。
在本公开的实施方式中，包括在像素电路144中的晶体管T可以由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施方式中，晶体管T可以由氧化物半导体薄膜晶体管形成。此外，已经示出了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。在实施方式中，晶体管T可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可以设置在栅极绝缘层GI上，但本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置在像素电路层PCL中所包括的绝缘层中的任何一个上。第二驱动电源VSS的电压可以被施加到驱动电压线DVL。在本公开的实施方式中，在图7b和图7c中所示的像素PXL中，驱动电压线DVL可以是被施加第二驱动电源VSS的第二电力线PL2。
第二层间绝缘层ILD2可以设置在晶体管T上。第二层间绝缘层ILD2可以覆盖晶体管T。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在实施方式中，第二层间绝缘层ILD2和第一层间绝缘层ILD1可以包括相同的材料，但是本公开不限于此。虽然第二层间绝缘层ILD2可以设置成单层结构，但是第一层间绝缘层ILD1可以设置成具有至少两层或更多层的多层结构。
钝化层PSV可以设置在第二层间绝缘层ILD2上。钝化层PSV可以以有机绝缘层、无机绝缘层或者包括设置在无机绝缘层上的有机绝缘层的结构的形式设置。无机绝缘层可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)和金属氧化物(诸如，AlOx)中的至少一种。有机绝缘层可以包括允许光从中通过的有机绝缘材料。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
第二层间绝缘层ILD2和钝化层PSV中的每个可以包括暴露第一晶体管T1(T)的第二端子DE的一部分的第一接触孔CH1。
像素电路层PCL可以包括设置(或形成)在第一区域A1中的第一桥接图案BRP1、设置(或形成)在第二区域A2中的第二桥接图案BRP2以及设置(或形成)在第三区域A3中的第三桥接图案BRP3。
第一桥接图案BRP1可以设置在每个像素PXL的第一区域A1中，并且具有在第二方向DR2上延伸的棒形状。第一桥接图案BRP1可以延伸至第一区域A1和第二区域A2之间的区域(或边界区域)。在实施方式中，第一桥接图案BRP1可以从像素区域PXA的第一区域A1延伸至像素区域PXA的第二区域A2的一部分。在本公开的实施方式中，第一桥接图案BRP1以及第一晶体管T1(T)的第一端子SE和第二端子DE可以设置在相同的层上，并且可以包括相同的材料。例如，第一桥接图案BRP1可以设置和/或形成在第一层间绝缘层ILD1上。
第一桥接图案BRP1可以通过连续地穿过第二层间绝缘层ILD2和钝化层PSV的第二接触孔CH2电连接到显示元件层DPL中所包括的设置在第一区域A1中的一些组件，例如，第2-1子电极SEL2_1。此外，第一桥接图案BRP1可以通过连续地穿过第二层间绝缘层ILD2和钝化层PSV的第三接触孔CH3电连接到显示元件层DPL中所包括的设置在第一区域A1和第二区域A2之间的区域中的一些组件，例如，第一中间电极CTE1。以下将描述第一桥接图案BRP1、第2-1子电极SEL2_1和第一中间电极CTE1之间的连接关系。
第二桥接图案BRP2可以设置在每个像素PXL的第二区域A2中，并且具有在第二方向DR2上延伸并且在第一方向DR1上弯曲的形状，但是第二桥接图案BRP2的形状不限于此。第二桥接图案BRP2可以延伸至第二区域A2和第三区域A3之间的区域(或边界区域)。在实施方式中，第二桥接图案BRP2可以从像素区域PXA的第二区域A2延伸至像素区域PXA的第三区域A3的一部分。在本公开的实施方式中，第二桥接图案BRP2和第一桥接图案BRP1可以设置在相同的层上，并且可以包括相同的材料。例如，第二桥接图案BRP2可以设置和/或形成在第一层间绝缘层ILD1上。
第二桥接图案BRP2可以通过连续地穿过第二层间绝缘层ILD2和钝化层PSV的第五接触孔CH5电连接到显示元件层DPL中所包括的设置在第二区域A2中的第2-2子电极SEL2_2。此外，第二桥接图案BRP2可以通过连续地穿过第二层间绝缘层ILD2和钝化层PSV的第六接触孔CH6电连接到显示元件层DPL中所包括的设置在第二区域A2和第三区域A3之间的区域中的一些组件，例如，第二中间电极CTE2。以下将描述第二桥接图案BRP2、第2-2子电极SEL2_2和第二中间电极CTE2之间的连接关系。
第三桥接图案BRP3可以设置在像素区域PXA的第三区域A3中，并且具有在第二方向DR2上延伸并且在第一方向DR1上弯曲的形状。然而，第三桥接图案BRP3的形状不限于前述实施方式。第三桥接图案BRP3可以从第三区域A3的发射区域EMA延伸至形成在发射区域EMA周围的外围区域。第三桥接图案BRP3可以通过连续地穿过第二层间绝缘层ILD2和钝化层PSV的第七接触孔CH7电连接到显示元件层DPL中所包括的设置在第三区域A3中的第2-3子电极SEL2_3。此外，第三桥接图案BRP3可以通过穿过第一层间绝缘层ILD1的第八接触孔CH8电连接到驱动电压线DVL(PL2)。由于第三桥接图案BRP3电连接到驱动电压线DVL(PL2)，施加到驱动电压线DVL(PL2)的第二驱动电压VSS可以传输到第三桥接图案BRP3。以下将描述第三桥接图案BRP3、第2-3子电极SEL2_3和驱动电压线DVL(PL2)之间的连接关系。
在本公开的实施方式中，第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3可以在对应的相应区域中设置在彼此间隔开的位置处。例如，第一桥接图案BRP1可以与第二桥接图案BRP2在它们之间以预定距离间隔开。第二桥接图案BRP2可以与第三桥接图案BRP3在它们之间以预定距离间隔开。
在实施方式中，如图11中所示，每个像素PXL的像素电路层PCL还可以包括第一导电图案CP1、第二导电图案CP2和第三导电图案CP3以及设置在第二层间绝缘层ILD2和钝化层PSV之间的第一辅助电极AUX1和第二辅助电极AUX2。
第一导电图案CP1可以在第一区域A1中设置在第一桥接图案BRP1和第2-1子电极SEL2_1之间。例如，第一导电图案CP1可以设置和/或形成在第一桥接图案BRP1上，且第二层间绝缘层ILD2插置在第一导电图案CP1和第一桥接图案BRP1之间。换言之，第一导电图案CP1可以设置在第二层间绝缘层ILD2上并且与第一桥接图案BRP1重叠。第一导电图案CP1可以通过穿过第二层间绝缘层ILD2的第二接触孔CH2电连接到第一桥接图案BRP1。第一导电图案CP1可以通过穿过钝化层PSV的第二接触孔CH2电连接到第2-1子电极SEL2_1。第一桥接图案BRP1、第一导电图案CP1和第2-1子电极SEL2_1可以彼此电连接。在本公开的实施方式中，第二层间绝缘层ILD2的第二接触孔CH2和钝化层PSV的第二接触孔CH2可以位于第一区域A1中并且彼此对应。
在第一桥接图案BRP1电连接到设置在其之上的第一导电图案CP1的情况下，可以减小第一桥接图案BRP1的线电阻，使得可以防止传输到第一桥接图案BRP1的信号的失真。
第二导电图案CP2可以在第二区域A2中设置在第二桥接图案BRP2和第2-2子电极SEL2_2之间。例如，第二导电图案CP2可以设置和/或形成在第二桥接图案BRP2上，且第二层间绝缘层ILD2插置在第二导电图案CP2和第二桥接图案BRP2之间。换言之，第二导电图案CP2可以设置在第二层间绝缘层ILD2上并且与第二桥接图案BRP2重叠。第二导电图案CP2可以通过穿过第二层间绝缘层ILD2的第五接触孔CH5电连接到第二桥接图案BRP2。第二导电图案CP2可以通过穿过钝化层PSV的第五接触孔CH5电连接到第2-2子电极SEL2_2。第二桥接图案BRP2、第二导电图案CP2和第2-2子电极SEL2_2可以彼此电连接。在本公开的实施方式中，第二层间绝缘层ILD2的第五接触孔CH5和钝化层PSV的第五接触孔CH5可以位于第二区域A2中并且彼此对应。
在第二桥接图案BRP2电连接到设置在其之上的第二导电图案CP2的情况下，可以减小第二桥接图案BRP2的线电阻，使得可以防止传输到第二桥接图案BRP2的信号的失真。
第三导电图案CP3可以在第三区域A3中设置在第三桥接图案BRP3和第2-3子电极SEL2_3之间。例如，第三导电图案CP3可以设置和/或形成在第三桥接图案BRP3上，且第二层间绝缘层ILD2插置在第三导电图案CP3和第三桥接图案BRP3之间。换言之，第三导电图案CP3可以设置在第二层间绝缘层ILD2上并且与第三桥接图案BRP3重叠。第三导电图案CP3可以通过穿过第二层间绝缘层ILD2的第七接触孔CH7电连接到第三桥接图案BRP3。第三导电图案CP3可以通过穿过钝化层PSV的第七接触孔CH7电连接到第2-3子电极SEL2_3。第三桥接图案BRP3、第三导电图案CP3和第2-3子电极SEL2_3可以彼此电连接。在本公开的实施方式中，第二层间绝缘层ILD2的第七接触孔CH7和钝化层PSV的第七接触孔CH7可以位于第三区域A3中并且彼此对应。
在第三桥接图案BRP3电连接到设置在其之上的第三导电图案CP3的情况下，可以减小第三桥接图案BRP3的线电阻，使得可以防止传输到第三桥接图案BRP3的信号的失真。
第一辅助电极AUX1可以设置在第二层间绝缘层ILD2上并且对应于第一区域A1和第二区域A2之间的区域。第一辅助电极AUX1可以通过穿过第二层间绝缘层ILD2的第三接触孔CH3电连接到从第一区域A1延伸至第二区域A2的至少一部分的第一桥接图案BRP1。第一辅助电极AUX1可以通过穿过钝化层PSV的第三接触孔CH3电连接到第一中间电极CTE1。在本公开的实施方式中，第二层间绝缘层ILD2的第三接触孔CH3和钝化层PSV的第三接触孔CH3可以位于第一区域A1和第二区域A2之间的区域中并且彼此对应。
第二辅助电极AUX2可以设置在第二层间绝缘层ILD2上并且对应于第二区域A2和第三区域A3之间的区域。第二辅助电极AUX2可以通过穿过第二层间绝缘层ILD2的第六接触孔CH6电连接到从第二区域A2延伸至第三区域A3的至少一部分的第二桥接图案BRP2。第二辅助电极AUX2可以通过穿过钝化层PSV的第六接触孔CH6电连接到第二中间电极CTE2。第二层间绝缘层ILD2的第六接触孔CH6和钝化层PSV的第六接触孔CH6可以位于第二区域A2和第三区域A3之间的区域中并且彼此对应。
第一导电图案CP1、第二导电图案CP2和第三导电图案CP3以及第一辅助电极AUX1和第二辅助电极AUX2可以设置在相同的层上并包括相同的材料。第一导电图案CP1、第二导电图案CP2和第三导电图案CP3以及第一辅助电极AUX1和第二辅助电极AUX2可以设置在第二层间绝缘层ILD2上并且以恒定距离彼此间隔开。在剖视图中，第一辅助电极AUX1可以设置在第一导电图案CP1和第二导电图案CP2之间，并且第二辅助电极AUX2可以设置在第二导电图案CP2和第三导电图案CP3之间。
在下文中，将描述显示元件层DPL。
每个像素PXL的显示元件层DPL可以包括第一电极EL1和第二电极EL2、第一连接图案CNP1和第二连接图案CNP2、接触电极CNE、第一中间电极CTE1和第二中间电极CTE2以及设置在发射区域EMA中的发光元件LD。此外，每个像素PXL的显示元件层DPL可以包括设置在外围区域中的堤部BNK。
堤部BNK可以围绕每个像素PXL的发射区域EMA的至少一侧。堤部BNK可以是配置成限定(或划分)每个像素PXL和与其邻近的像素PXL的相应发射区域EMA的结构，并且例如，可以是像素限定层。堤部BNK可以包括至少一种光阻挡材料和/或反射材料，从而防止其中光(或光线)在每个像素PXL和与其邻近的像素PXL之间泄漏的光泄漏缺陷。在实施方式中，堤部BNK上可以形成有反射材料层，以便进一步提高从每个像素PXL发射的光的效率。堤部BNK可以设置和/或形成在钝化层PSV上，但是本公开不限于此。在实施方式中，堤部BNK可以设置和/或形成在显示元件层DPL中所包括的绝缘层中的任何一个绝缘层上。
第一电极EL1和第二电极EL2可以彼此间隔开。第一电极EL1可以包括设置在第一区域A1中的第1-1子电极SEL1_1、设置在第二区域A2中的第1-2子电极SEL1_2以及设置在第三区域A3中的第1-3子电极SEL1_3。在平面图中，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3可以彼此间隔开。第二电极EL2可以包括设置在第一区域A1中的第2-1子电极SEL2_1、设置在第二区域A2中的第2-2子电极SEL2_2以及设置在第三区域A3中的第2-3子电极SEL2_3。在平面图中，第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3可以彼此间隔开。
在平面图中，第2-1子电极SEL2_1可以设置在第一区域A1的中央部分中并且具有圆形形状。第1-1子电极SEL1_1可以具有在圆周方向上围绕第2-1子电极SEL2_1的外围的形状。第2-1子电极SEL2_1可以设置成由第1-1子电极SEL1_1围绕的孤立的圆形岛形状，但是本公开不限于此。第1-1子电极SEL1_1和第2-1子电极SEL2_1可以设置在钝化层PSV上并且以预定距离彼此间隔开。
在平面图中，第2-2子电极SEL2_2可以设置在第二区域A2的中央部分中，并且具有圆形形状。第1-2子电极SEL1_2可以具有在圆周方向上围绕第2-2子电极SEL2_2的外围的形状。第2-2子电极SEL2_2可以设置成由第1-2子电极SEL1_2围绕的孤立的圆形岛形状，但是本公开不限于此。第1-2子电极SEL1_2和第2-2子电极SEL2_2可以设置在钝化层PSV上并且以预定距离彼此间隔开。
在平面图中，第2-3子电极SEL2_3可以设置在第三区域A3的中央部分中，并且具有圆形形状。第1-3子电极SEL1_3可以具有在圆周方向上围绕第2-3子电极SEL2_3的外围的形状。第2-3子电极SEL2_3可以设置成由第1-3子电极SEL1_3围绕的孤立的圆形岛形状，但是本公开不限于此。第1-3子电极SEL1_3和第2-3子电极SEL2_3可以设置在钝化层PSV上并且以预定距离彼此间隔开。
在本公开的实施方式中，第1-1子电极SEL1_1和第2-1子电极SEL2_1之间的距离、第1-2子电极SEL1_2和第2-2子电极SEL2_2之间的距离以及第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的距离可以彼此相同。因此，发光元件LD可以在第一区域A1、第二区域A2和第三区域A3中更规则地对准。然而，本公开不限于此。在实施方式中，第1-1子电极SEL1_1和第2-1子电极SEL2_1之间的距离、第1-2子电极SEL1_2和第2-2子电极SEL2_2之间的距离以及第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的距离可以彼此不同。
第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以由具有预定反射率的材料形成，以允许从设置在对应区域中的发光元件LD中的每个发射的光在显示设备的图像显示方向上行进。
第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以由具有预定反射率的导电材料形成。导电材料可以包括具有在显示设备的图像显示方向上反射从发光元件LD发射的光的优势的不透明金属。不透明金属可以包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及它们的合金的金属。在实施方式中，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以包括透明导电材料。透明导电材料可包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))或导电聚合物(诸如，PEDOT)。在第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个包括透明导电材料的情况下，可以包括由不透明金属制成的单独的附加导电层以用于在显示设备的图像显示方向上反射从发光元件LD发射的光。然而，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个的材料不限于前述材料。
此外，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以设置成单层和/或由单层形成，但是本公开不限于此。在实施方式中，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而设置成多层结构和/或由多层结构形成。第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以具有包括至少两层的多层结构，以最小化在信号(或电压)被传输到发光元件LD中的每个的相对端的情况下由信号延迟引起的失真。例如，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以具有其中层以ITO/Ag/ITO的顺序堆叠的多层结构。
如上所述，由于第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个由具有预定反射率的导电材料形成，所以从发光元件LD中的每个发射的光可以被第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个反射并且在显示设备的图像显示方向上行进。
在每个像素PXL的第一区域A1中，第2-1子电极SEL2_1和围绕第2-1子电极SEL2_1的外围的第1-1子电极SEL1_1与并联连接在第2-1子电极SEL2_1和第1-1子电极SEL1_1之间的多个发光元件LD一起可以形成第一串联组SET1。在每个像素PXL的第二区域A2中，第2-2子电极SEL2_2和围绕第2-2子电极SEL2_2的外围的第1-2子电极SEL1_2与并联连接在第2-2子电极SEL2_2和第1-2子电极SEL1_2之间的多个发光元件LD一起可以形成第二串联组SET2。在每个像素PXL的第三区域A3中，第2-3子电极SEL2_3和围绕第2-3子电极SEL2_3的外围的第2-2子电极SEL2_2与并联连接在第2-3子电极SEL2_3和第2-2子电极SEL2_2之间的多个发光元件LD一起可以形成第三串联组SET3。
在本公开的实施方式中，第一串联组SET1至第三串联组SET3设置在每个像素PXL的发射区域EMA中。第一串联组SET1至第三串联组SET3可以形成像素PXL的发射部EMU。
每个像素PXL的第一串联组SET1中所包括的第1-1子电极SEL1_1可以是像素PXL的发射部EMU的阳极电极。第三串联组SET3中所包括的第2-3子电极SEL2_3可以是发射部EMU的阴极电极。
在本公开的实施方式中，每个像素PXL的第1-1子电极SEL1_1可以通过第一接触孔CH1电连接到像素PXL的像素电路层PCL中所包括的像素电路144。例如，第1-1子电极SEL1_1可以通过第一接触孔CH1与像素电路144的第一晶体管T1(T)电连接。
在前述实施方式中，发光元件LD中的每个可以由由具有无机晶体结构的材料制成并且具有例如纳米级到微米级的超小型尺寸的发光元件形成。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小型发光元件或通过生长方法制造的超小型发光元件。发光元件LD的类型、尺寸、形状等可以以各种方式改变。虽然在每个像素PXL的发射区域EMA中可以对准和/或设置至少两个至数十个发光元件LD，但是发光元件LD的数量不限于此。在实施方式中，在每个像素PXL的发射区域EMA中对准和/或设置的发光元件LD的数量可以以各种方式改变。
在第一区域A1中，发光元件LD可以沿着第2-1子电极SEL2_1的外围对准。例如，发光元件LD可以在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间在具有圆形形状的第2-1子电极SEL2_1周围径向对准。在第二区域A2中，发光元件LD可以沿着第2-2子电极SEL2_2的外围对准。例如，发光元件LD可以在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间在具有圆形形状的第2-2子电极SEL2_2周围径向对准。在第三区域A3中，发光元件LD可以沿着第2-3子电极SEL2_3的外围对准。例如，发光元件LD可以在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间在具有圆形形状的第2-3子电极SEL2_3周围径向对准。
在实施方式中，还可以在每个串联组中的两个邻近子电极之间设置以反向方向连接的至少一个反向发光元件LDr，或者还可以在每个串联组中的两个邻近子电极之间设置没有连接到该两个子电极的至少一个有缺陷的发光元件(例如，无效光源)。
发光元件LD可以在溶液中扩散并提供给像素PXL的发射区域EMA中。
在本公开的实施方式中，发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其它各种方法提供给每个像素PXL的发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合，并且然后通过喷墨印刷方法或狭缝涂覆方法提供给每个像素PXL的发射区域EMA。这里，当向设置在每个像素PXL的发射区域EMA中的第一电极EL1和第二电极EL2提供对应的对准信号(或对准电压)时，可以在第一电极EL1和第二电极EL2之间形成电场，使得发光元件LD可以在第一电极EL1和第二电极EL2之间对准。在发光元件LD对准之后，可以通过挥发方法或其它方法去除溶剂。这样，发光元件LD可以设置在第一电极EL1和第二电极EL2之间。
在发光元件LD在每个像素PXL的发射区域EMA中对准之前，第一电极EL1中所包括的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3可以彼此电连接和/或物理连接。此外，第二电极EL2中所包括的第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3可以通过第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3以及第一连接图案CNP1和第二连接图案CNP2彼此电连接。以下将参考图18c描述在发光元件LD对准之前第1-1子电极SEL1_1至第1-3子电极SEL1_3和第2-1子电极SEL2_1至第2-3子电极SEL2_3的布置关系。
在发光元件LD对准在第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中之后，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3可以彼此分离，并且位于相同的列上且彼此间隔开。通过在发光元件LD对准之后去除或断开第一电极EL1的一部分，第一电极EL1可以以包括设置在相同的列上并且彼此间隔开的第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3的形式设置。
如上所述，在发光元件LD在每个像素PXL的发射区域EMA中对准的情况下，第一电极EL1和第二电极EL2可以用作用于对准发光元件LD的对准电极(或对准线)。例如，第一电极EL1可以是将被施加第一对准信号(或第一对准电压)的第一对准电极，并且第二电极EL2可以是将被施加第二对准信号(或第二对准电压)的第二对准电极。换言之，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3各自可以是第一对准电极，并且第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3各自可以是第二对准电极。第一对准信号和第二对准信号可以具有不同的电压电平。如果向第一电极EL1和第二电极EL2提供对应的对准信号，则可以在第一电极EL1和第二电极EL2之间形成每个电场。换言之，可以在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间、第2-1子电极SEL2_1和第2-2子电极SEL2_2之间以及第1-3子电极SEL1_3和第2-3子电极SEL2_3之间形成每个电场。发光元件LD可以通过在两个邻近子电极之间形成的电场在像素PXL的发射区域EMA中对准。
在发光元件LD在每个像素PXL的第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中对准之后，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3可以用作配置成驱动发光元件LD的驱动电极。
在本公开的实施方式中，在将发光元件LD对准在每个像素PXL的发射区域EMA中的步骤处，可以通过控制分别施加到第一电极EL1和第二电极EL2的对准信号(或对准电压)或者通过形成磁场来使被提供给发射区域EMA的发光元件LD控制成相对偏置和对准。例如，在发光元件LD的对准步骤处，当调节对准信号的波形或者在发射区域EMA中形成磁场时，可以将以正向方向定向成使得发光元件LD中的每个的相对端EP1和EP2中的一端朝向第一对准电极定向并且相对端EP1和EP2中的另一端朝向第二对准电极定向的发光元件LD的数量控制成大于以与之相反的方向定向的反向发光元件LDr的数量。
发光元件LD中的每个可以包括通过蚀刻方法制造的发光元件，或者通过生长方法制造的核-壳发光元件。在发光元件LD中的每个是通过蚀刻方法制造的发光元件的情况下，每个发光元件LD可以包括通过在每个发光元件LD的纵向方向(L)上连续地堆叠第一半导体层11、有源层12、第二半导体层13和附加电极15而形成的发射堆叠(或堆叠图案)。在发光元件LD中的每个是具有核-壳结构并且通过生长方法制造的发光元件的情况下，每个发光元件LD可以包括发射图案10，发射图案10具有设置在发光元件LD的中央部分中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD中的每个可以包括第一端EP1和第二端EP2，第一端EP1电连接到第一区域A1、第二区域A2和第三区域A3中的每个中彼此邻近的两个子电极中的一个子电极，第二端EP2电连接到两个邻近子电极中的另一子电极。在本公开的实施方式中，每个发光元件LD的第一端EP1可以是包括n型半导体层的第一半导体层11，并且其第二端EP2可以是包括p型半导体层的第二半导体层13。换言之，在像素PXL的发射区域EMA中，每个发光元件LD可以以正向方向连接于在第一方向DR1上彼此邻近的两个子电极之间。如上所述，在两个邻近子电极之间以正向方向连接的发光元件LD可以形成第一串联组SET1至第三串联组SET3中的每个的有效光源。
发光元件LD中的每个的第一端EP1可以直接连接到在第一方向DR1上彼此邻近的两个子电极中的一个子电极，或者可以通过接触电极CNE连接到该一个子电极。此外，发光元件LD中的每个的第二端EP2可以直接连接到两个邻近子电极中的另一子电极，或者可以通过接触电极CNE连接到该另一子电极。
发光元件LD可以在第一区域A1、第二区域A2和第三区域A3中的每个的钝化层PSV上设置在两个邻近子电极之间。这里，为了稳定地支撑发光元件LD，可以在钝化层PSV和每个发光元件LD之间设置绝缘图案INSP。绝缘图案INSP可以形成为包括无机材料的无机绝缘层或者形成为包括有机材料的有机绝缘层。绝缘图案INSP可以设置在钝化层PSV上以用其填充钝化层PSV和每个发光元件LD之间的空间。绝缘图案INSP可以稳定地支撑发光元件LD，使得可以防止在两个邻近子电极之间对准的发光元件LD从对准位置移除。绝缘图案INSP以及两个邻近子电极(例如，第1-1子电极SEL1_1和第2-1子电极SEL2_1)可以具有相同的高度，但是本公开不限于此。在实施方式中，绝缘图案INSP以及第1-1子电极SEL1_1和第2-1子电极SEL2_1可以具有不同的高度。此外，根据显示元件层DPL的处理条件，可以省略绝缘图案INSP。
每个像素PXL的发光元件LD可以包括第一串联组SET1中所包括的第一发光元件LD1(LD)、第二串联组SET2中所包括的第二发光元件LD2(LD)以及第三串联组SET3中所包括的第三发光元件LD3(LD)。在实施方式中，每个像素PXL的发光元件LD可以包括以与正向方向相反的方向(例如，反向方向)连接在两个邻近子电极之间的至少一个反向发光元件LDr。
接触电极CNE可以分别设置在第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3上。
每个接触电极CNE可以由各种透明导电材料形成。例如，接触电极CNE可以包括各种导电材料(例如，ITO、IZO和ITZO)中的至少一种，并且可以是基本上透明的或半透明的以满足预定的透射率。然而，接触电极CNE的材料不限于前述实施方式的材料。在一些实施方式中，接触电极CNE可以由各种不透明导电材料形成。在本公开的实施方式中，接触电极CNE可以包括设置在第1-1子电极SEL1_1上的第一接触电极CNE1、设置在第2-1子电极SEL2_1上的第二接触电极CNE2、设置在第1-2子电极SEL1_2上的第三接触电极CNE3、设置在第2-2子电极SEL2_2上的第四接触电极CNE4、设置在第1-3子电极SEL1_3上的第五接触电极CNE5以及设置在第2-3子电极SEL2_3上的第六接触电极CNE6。
第一接触电极CNE1可以在每个像素PXL的第一区域A1中将第1-1子电极SEL1_1与第一发光元件LD1(LD)中的每个的相对端EP1和EP2中的一端连接。在平面图中，第一接触电极CNE1可以与第一发光元件LD1(LD)中的每个的一端和第1-1子电极SEL1_1二者重叠。
第二接触电极CNE2可以在第一区域A1中将第2-1子电极SEL2_1与第一发光元件LD1(LD)中的每个的相对端EP1和EP2中的另一端连接。在平面图中，第二接触电极CNE2可以与第一发光元件LD1(LD)中的每个的另一端和第2-1子电极SEL2_1二者重叠。
第三接触电极CNE3可以在每个像素PXL的第二区域A2中将第1-2子电极SEL1_2与第二发光元件LD2(LD)中的每个的相对端EP1和EP2中的一端连接。在平面图中，第三接触电极CNE3可以与第二发光元件LD2(LD)中的每个的一端和第1-2子电极SEL1_2重叠。在本公开的实施方式中，第三接触电极CNE3可以从第二区域A2延伸至第一区域A1的至少一部分。
第四接触电极CNE4可以在第二区域A2中将第2-2子电极SEL2_2与第二发光元件LD2(LD)中的每个的相对端EP1和EP2中的另一端连接。在平面图中，第四接触电极CNE4可以与第二发光元件LD2(LD)中的每个的另一端和第2-2子电极SEL2_2二者重叠。
第五接触电极CNE5可以在每个像素PXL的第三区域A3中将第1-3子电极SEL1_3与第三发光元件LD3(LD)中的每个的相对端EP1和EP2中的一端连接。在平面图中，第五接触电极CNE5可以与第三发光元件LD3(LD)中的每个的一端和第1-3子电极SEL1_3二者重叠。在本公开的实施方式中，第五接触电极CNE5可以从第三区域A3延伸至第二区域A2的至少一部分。
第六接触电极CNE6可以在第三区域A3中将第2-3子电极SEL2_3与第三发光元件LD3(LD)中的每个的相对端EP1和EP2中的另一端连接。在平面图中，第六接触电极CNE6可以与第三发光元件LD3(LD)中的每个的另一端和第2-3子电极SEL2_3重叠。
设置在第一区域A1中的第一桥接图案BRP1可以通过第一中间电极CTE1与设置在第二区域A2中的第三接触电极CNE3电连接和/或物理连接。
第一中间电极CTE1可以设置在第一区域A1和第二区域A2之间的区域中，并且与第三接触电极CNE3是一体的。在第一中间电极CTE1与第三接触电极CNE3一体的情况下，第一中间电极CTE1可以被认为是第三接触电极CNE3的部分。例如，在平面图中，从第二区域A2延伸(或突出)到第一区域A1的至少一部分的第三接触电极CNE3的部分可以是第一中间电极CTE1。由于第一中间电极CTE1是第三接触电极CNE3的部分，所以第一中间电极CTE1和第三接触电极CNE3可以包括相同的材料。
在平面图中，第一中间电极CTE1可以与设置在第一区域A1中的第一桥接图案BRP1重叠。此外，第一中间电极CTE1可以与设置在第一区域A1和第二区域A2之间的区域中的第一连接图案CNP1的一部分重叠。第一中间电极CTE1可以通过第三接触孔CH3与第一桥接图案BRP1电连接和/或物理连接。这里，第一连接图案CNP1的一部分可以设置在第一中间电极CTE1和第一桥接图案BRP1之间。
如上所述，由于第一桥接图案BRP1、第一中间电极CTE1和第三接触电极CNE3彼此连接，因此每个像素PXL的发射部EMU中所包括的第一串联组SET1和第二串联组SET2可以彼此电连接和/或物理连接。
设置在第二区域A2中的第二桥接图案BRP2可以通过第二中间电极CTE2与设置在第三区域A3中的第五接触电极CNE5电连接和/或物理连接。
第二中间电极CTE2可以设置在第二区域A2和第三区域A3之间的区域中，并且与第五接触电极CNE5是一体的。在第二中间电极CTE2与第五接触电极CNE5一体的情况下，第二中间电极CTE2可以被认为是第五接触电极CNE5的部分。例如，在平面图中，从第三区域A3延伸(或突出)到第二区域A2的至少一部分的第五接触电极CNE5的部分可以是第二中间电极CTE2。由于第二中间电极CTE2是第五接触电极CNE5的部分，因此第二中间电极CTE2和第五接触电极CNE5可以包括相同的材料。
在平面图中，第二中间电极CTE2可以与设置在第二区域A2中的第二桥接图案BRP2重叠。此外，第二中间电极CTE2可以与设置在第二区域A2和第三区域A3之间的部分中的第二连接图案CNP2的一部分重叠。第二中间电极CTE2可以通过第六接触孔CH6与第二桥接图案BRP2电连接和/或物理连接。这里，第二连接图案CNP2的一部分可以设置在第二中间电极CTE2和第二桥接图案BRP2之间。
如上所述，由于第二桥接图案BRP2、第二中间电极CTE2和第五接触电极CNE5彼此连接，因此每个像素PXL的发射部EMU中所包括的第二串联组SET2和第三串联组SET3可以彼此电连接和/或物理连接。
每个像素PXL的显示元件层DPL可以包括设置在第一区域A1和第二区域A2之间的区域中的第一连接图案CNP1以及设置在第二区域A2和第三区域A3之间的区域中的第二连接图案CNP2。
第一连接图案CNP1的一部分可以对应于第三接触孔CH3，并且设置在第一桥接图案BRP1和第一中间电极CTE1之间。此外，在平面图中，第一连接图案CNP1的另一部分可以与第二桥接图案BRP2重叠，并且通过第四接触孔CH4与第二桥接图案BRP2电连接。
第二连接图案CNP2的一部分可以对应于第六接触孔CH6，并且设置在第二桥接图案BRP2和第二中间电极CTE2之间。此外，在平面图中，第二连接图案CNP2的另一部分可以与第三桥接图案BRP3重叠，并且通过第九接触孔CH9与第三桥接图案BRP3电连接。
在本公开的实施方式中，第一连接图案CNP1和第二连接图案CNP2可以设置在相同的层上，并且包括相同的材料。例如，第一连接图案CNP1和第二连接图案CNP2、第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3可以设置在相同的层上，并且包括相同的材料。
第一接触电极CNE1至第六接触电极CNE6中的每个可以具有圆形形状，但是本公开不限于此，并且例如，可以以各种形状改变，只要其可以将设置在其下方的子电极与发光元件LD中的每个的相对端EP1和EP2中的一个可靠地电连接和/或物理连接。
第一接触电极CNE1至第六接触电极CNE6上可以设置和/或形成有封装层ENC。封装层ENC可以覆盖设置在每个像素PXL中的像素电路层PCL和显示元件层DPL。封装层ENC可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，封装层ENC可以具有通过交替地堆叠至少一个无机层和至少一个有机层而形成的结构。
根据前述实施方式，每个像素PXL的发射区域EMA在第二方向DR2上被划分为第一区域A1、第二区域A2和第三区域A3。在第一区域A1、第二区域A2和第三区域A3中的每个中，可以设置彼此间隔开的两个子电极以及在该两个子电极之间彼此并联连接的发光元件LD。在本公开的实施方式中，设置在第一区域A1、第二区域A2和第三区域A3中的每个中的发光元件LD可以在设置在对应区域中的两个子电极中的一个子电极的圆周方向上在不同方向上设置(或对准)，该一个子电极具有被另一子电极围绕的孤立的圆形岛形状。在这种情况下，发光元件LD可以在每个像素PXL的发射区域EMA中不设置(或对准)成在特定方向上偏置。因此，可以防止从发光元件LD中的每个发射的光在特定方向上集中。因此，从每个像素PXL的发射区域EMA发射的光的量(或强度)可以类似于或基本上等于从邻近像素PXL的发射区域EMA发射的光的量(或强度)。因此，根据本公开的实施方式的显示设备可以遍及其整个区域具有均匀的发射分布。
根据前述实施方式，在第一区域A1、第二区域A2和第三区域A3中的每个中，彼此间隔开的两个子电极和在该两个子电极之间彼此并联连接的发光元件LD可以形成对应区域的串联组。设置在第一区域A1、第二区域A2和第三区域A3中的每个中的桥接图案以及设置在它们中的两个连续区域之间并且与该两个连续区域中的一连续区域中的接触电极一体的中间电极可以用于将位于该两个连续区域中的每个中的发光元件LD电连接。换言之，第一区域A1、第二区域A2和第三区域A3中的每个的桥接图案以及设置在两个连续区域之间的中间电极可以彼此连接，使得第一区域A1的第一串联组SET1和第二区域A2的第二串联组SET2可以彼此电连接，并且第二区域A2的第二串联组SET2和第三区域A3的第三串联组SET3可以彼此电连接。以这种方式，设置在第一区域A1、第二区域A2和第三区域A3中的每个中的发光元件LD可以以串联/并联组合结构连接，使得可以形成每个像素PXL的发射部EMU。
根据前述实施方式，发射部EMU具有串联/并联组合结构。因此，可以可靠地驱动每个像素PXL，使得可以减小流到显示设备的显示面板的驱动电流，从而可以提高功耗效率。
在前述实施方式中，在剖视图中，每个像素PXL中所包括的像素电路层PCL被示出为设置在显示元件层DPL下方并且与显示元件层DPL重叠的示例。然而，本公开不限于此。在实施方式中，每个像素PXL中所包括的像素电路层PCL可以设置在显示元件层DPL下方，并且设置在不与显示元件层DPL重叠的区域中。
图12是示出根据本公开的实施方式的流经像素的驱动电流的平面图，并且例如示出了流经图8的像素的驱动电流的流动。如图12中所示，在响应于具有预定灰度级值的数据信号驱动像素PXL以发射光的情况下流经图8的像素PXL的驱动电流的流动由虚线箭头示出。
参考图1a至图5、图7b、图7c和图8至图12，在驱动电流通过第一晶体管T1(T)(例如，设置在每个像素PXL中所包括的像素电路层PCL中的驱动晶体管)从第一电力线PL1流到驱动电压线DVL(PL2)的情况下，驱动电流可以通过第一接触孔CH1被引入到每个像素PXL的发射部EMU。例如，驱动电流通过第一接触孔CH1流到第一串联组SET1的第1-1子电极SEL1_1，并且驱动电流经由第一串联组SET1的第一发光元件LD1(LD)流到第2-1子电极SEL2_1。因此，第一发光元件LD1(LD)各自可以以与分配至其的电流对应的亮度发射光。
流经第一串联组SET1的第2-1子电极SEL2_1的驱动电流可以经由通过第二接触孔CH2与第2-1子电极SEL2_1电连接的第一桥接图案BRP1、通过第三接触孔CH3电连接到第一桥接图案BRP1的第一中间电极CTE1以及电连接到第一中间电极CTE1的第三接触电极CNE3被引入到第二串联组SET2的第1-2子电极SEL1_2。驱动电流可以经由以正向方向连接在第二串联组SET2的第1-2子电极SEL1_2和第2-2子电极SEL2_2之间的第二发光元件LD2(LD)流到第二串联组SET2的第2-2子电极SEL2_2。因此，第二发光元件LD2(LD)各自可以发射具有与分配至其的电流对应的亮度的光。
流经第二串联组SET2的第2-2子电极SEL2_2的驱动电流可以经由通过第五接触孔CH5与第2-2子电极SEL2_2电连接的第二桥接图案BRP2、通过第六接触孔CH6电连接到第二桥接图案BRP2的第二中间电极CTE2以及电连接到第二中间电极CTE2的第五接触电极CNE5被引入到第三串联组SET3的第1-3子电极SEL1_3。驱动电流可以经由以正向方向连接在第三串联组SET3的第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的第三发光元件LD3(LD)流到第三串联组SET3的第2-3子电极SEL2_3。因此，第三发光元件LD3(LD)各自可以发射具有与分配至其的电流对应的亮度的光。
以这种方式，每个像素PXL的驱动电流可以连续地流经第一串联组SET1的第一发光元件LD1(LD)、第二串联组SET2的第二发光元件LD2(LD)以及第三串联组SET3的第三发光元件LD3(LD)。因此，每个像素PXL可以发射具有与在每个帧周期期间提供至其的数据信号对应的亮度的光。
图13是示出根据本公开的实施方式的像素的另一示例的示意性平面图。图14是沿着图13的线III-III’截取的剖视图。图15是沿着图13的线IV-IV’截取的剖视图。图16示出了图15中所示的第一堤部的另一实施方式，并且是对应于图13的线IV-IV’的剖视图。图17示出了图15中所示的显示元件层的另一实施方式，并且是对应于图13的线IV-IV’的剖视图。
如图13至图17中所示，将省略对与图8的实施方式的配置类似或相同的配置的详细描述。
参考图1a至图5、图7b、图7c和图13至图17，每个像素PXL可以包括发射区域EMA和围绕发射区域EMA的外围区域。其中设置每个像素PXL的像素区域PXA可以包括在第二方向DR2上彼此分开的第一区域A1、第二区域A2和第三区域A3。每个像素PXL可以包括像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括至少一个晶体管T、设置在第一区域A1中的第一桥接图案BRP1、设置在第二区域A2中的第二桥接图案BRP2以及设置在第三区域A3中的第三桥接图案BRP3。
显示元件层DPL可以包括设置在每个像素PXL的发射区域EMA中的第一堤部BNK1、第一电极EL1和第二电极EL2、发光元件LD、接触电极CNE及第一中间电极CTE1和第二中间电极CTE2以及设置在每个像素PXL的外围区域中的第二堤部BNK2。
第一堤部BNK1可以是支撑设置在发射区域EMA中的子电极中的每个的支撑组件，以允许从发光元件LD发射的光在显示设备的图像显示方向上更可靠地行进。例如，第一堤部BNK1可以设置在第一区域A1的发射区域EMA、第二区域A2的发射区域EMA和第三区域A3的发射区域EMA中。
第一堤部BNK1可以在第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中设置和/或形成在钝化层PSV和子电极之间。例如，在第一区域A1的发射区域EMA中，第一堤部BNK1可以分别设置和/或形成在第1-1子电极SEL1_1和钝化层PSV之间以及第2-1子电极SEL2_1和钝化层PSV之间。在第二区域A2的发射区域EMA中，第一堤部BNK1可以分别设置和/或形成在第1-2子电极SEL1_2和钝化层PSV之间以及第2-2子电极SEL2_2和钝化层PSV之间。在第三区域A3的发射区域EMA中，第一堤部BNK1可以分别设置和/或形成在第1-3子电极SEL1_3和钝化层PSV之间以及第2-3子电极SEL2_3和钝化层PSV之间。
每个第一堤部BNK1可以由包括无机材料的无机绝缘层或者包括有机材料的有机绝缘层形成。在实施方式中，第一堤部BNK1可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但是本公开不限于此。在实施方式中，第一堤部BNK1可以以通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构的形式来设置。
第一堤部BNK1可以具有其中其宽度从钝化层PSV的一个表面向上减小的梯形截面，但是本公开不限于此。在实施方式中，如图16中所示，第一堤部BNK1可以包括具有其宽度从钝化层PSV的一个表面向上减小的具备半椭圆形状、半圆形形状等的截面的弯曲表面。在剖视图中，第一堤部BNK1的形状不限于前述示例，并且可以以在可以提高从发光元件LD中的每个发射的光的效率的范围内的各种方式改变。彼此邻近的第一堤部BNK1可以设置在与钝化层PSV相同的平面上并且具有相同的高度。
如上所述，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以设置和/或形成在第一堤部BNK1上，并且具有与第一堤部BNK1的形状对应的表面轮廓。例如，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个可以具有与第一堤部BNK1对应的突出部分和与钝化层PSV对应的平面部分。如上所述，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个具有与设置在其下方的第一堤部BNK1的形状对应的表面轮廓，使得从发光元件LD中的每个发射的光可以被第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3中的每个反射，并且在显示设备的图像显示方向上更可靠地行进。因此，可以进一步提高从发光元件LD中的每个发射的光的效率。
在本公开的实施方式中，第一堤部BNK1、第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3各自可以用作将从设置在每个像素PXL的发射区域EMA中的发光元件LD发射的光在期望的方向上引导的反射器，从而提高了显示设备的光效率。换言之，第一堤部BNK1、第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3以及第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3各自可以用作使得从发光元件LD发射的光能够在显示设备的图像显示方向上行进的反射器，从而提高了发光元件LD的发光效率。
第二堤部BNK2可以设置在每个像素PXL的外围区域中。第二堤部BNK2和以上描述的图9的像素中所示的堤部BNK可以具有相同的配置。虽然第二堤部BNK2和第一堤部BNK1可以形成和/或设置在不同的层上，但是本公开不限于此。在实施方式中，第二堤部BNK2和第一堤部BNK1可以形成和/或设置在相同的层上。在本公开的实施方式中，第二堤部BNK2和第一堤部BNK1可以形成在不同的层上，并且第二堤部BNK2可以设置在第一绝缘层INS1上。
在本公开的实施方式中，发光元件LD可以在第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以形成和/或设置于布置(或设置)于在每个像素PXL的发射区域EMA中形成每个串联组的子电极中的两个邻近子电极之间的发光元件LD中的每个下方。第一绝缘层INS1可以填充发光元件LD中的每个和钝化层PSV之间的空间，以稳定地支撑发光元件LD并且防止发光元件LD从钝化层PSV被移除。
此外，在每个像素PXL的发射区域EMA中，第一绝缘层INS1可以暴露形成每个串联组的子电极中的每个的部分，并且覆盖除了该部分的其它区域。这里，接触电极CNE可以设置和/或形成在暴露的子电极中的每个的部分中，使得子电极中的每个和接触电极CNE可以彼此电连接和/或物理连接。
第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然在本公开的实施方式中，第一绝缘层INS1可以由在保护发光元件LD免受每个像素PXL的像素电路层PCL的影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由在发光元件LD的支撑表面的平坦化方面具有优势的有机绝缘层形成。
发光元件LD上可以设置和/或形成有第二绝缘层INS2。第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的相对端EP1和EP2暴露于外部。第二绝缘层INS2可以在每个像素PXL的发射区域EMA中以独立的图案形成，但是本公开不限于此。
第二绝缘层INS2可以具有单层结构或多层结构，并且包括包括至少一种无机材料的无机绝缘层或包括至少一种有机材料的有机绝缘层。第二绝缘层INS2可以固定在每个像素PXL的发射区域EMA中对准的发光元件LD中的每个。在本公开的实施方式中，第二绝缘层INS2可以包括在保护发光元件LD中的每个的有源层12免受外部氧气、水等的影响方面具有优势的无机绝缘层。然而，本公开不限于此。第二绝缘层INS2可以根据应用发光元件LD的显示设备的设计条件由包括有机材料的有机绝缘层形成。
在本公开的实施方式中，在已经完成在每个像素PXL的发射区域EMA中对准发光元件LD之后，在发光元件LD上形成第二绝缘层INS2，使得可以防止发光元件LD从对准位置移除。如图17中所示，在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺期间，可以利用第二绝缘层INS2填充该间隙。因此，可以更稳定地支撑发光元件LD。因此，第二绝缘层INS2可以由在利用第二绝缘层INS2填充第一绝缘层INS1和发光元件LD之间的间隙方面具有优势的有机绝缘层形成。
在本公开的实施方式中，第二绝缘层INS2可以形成在发光元件LD中的每个上，使得可以防止发光元件LD中的每个的有源层12与外部导电材料接触。第二绝缘层INS2可以仅覆盖发光元件LD中的每个的表面的一部分，使得发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
接触电极CNE可以设置和/或形成在第二绝缘层INS2上。
第一接触电极CNE1和第二接触电极CNE2可以设置和/或形成于设置在第一区域A1的发射区域EMA中的发光元件LD上(例如，第一发光元件LD1(LD)上)的第二绝缘层INS2上。第一接触电极CNE1和第二接触电极CNE2可以在第一发光元件LD1(LD)上的第二绝缘层INS2上以预定距离彼此间隔开，并且因此彼此电分离和/或物理分离。
第三接触电极CNE3和第四接触电极CNE4可以设置和/或形成于设置在第二区域A2的发射区域EMA中的发光元件LD上(例如，第二发光元件LD2(LD)上)的第二绝缘层INS2上。第三接触电极CNE3和第四接触电极CNE4可以在第二发光元件LD2(LD)上的第二绝缘层INS2上以预定距离彼此间隔开，并且因此彼此电分离和/或物理分离。
第五接触电极CNE5和第六接触电极CNE6可以设置和/或形成于设置在第三区域A3的发射区域EMA中的发光元件LD上(例如，第三发光元件LD3(LD)上)的第二绝缘层INS2上。第五接触电极CNE5和第六接触电极CNE6可以在第三发光元件LD3(LD)上的第二绝缘层INS2上以预定距离彼此间隔开，并且因此彼此电分离和/或物理分离。
图18a至图18f是依次示出制造图13中所示的像素的方法的示意性平面图。图19a至图19h是依次示出制造图14中所示的像素的方法的剖视图。
在下文中，将参考图18a至图18f和图19a至图19h来描述根据本公开的实施方式的制造图13和图14中所示的像素的方法。
参考图1a至图5、图7b、图7c、图13至图17、图18a和图19a，在衬底SUB上形成像素PXL的像素电路层PCL。其中设置像素PXL的像素区域PXA可以包括在第二方向DR2上彼此分开的第一区域A1、第二区域A2和第三区域A3。第一区域A1、第二区域A2和第三区域A3中的每个可以包括从其发射光的发射区域EMA以及围绕发射区域EMA的外围的外围区域。
像素电路层PCL可以包括像素电路144(其包括至少一个晶体管T)、第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3、驱动电压线DVL(PL2)以及至少一个绝缘层。这里，至少一个绝缘层可以包括在衬底SUB上连续地形成的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2以及钝化层PSV。
第一层间绝缘层ILD1可以包括暴露驱动电压线DVL(PL2)的一部分的第八接触孔CH8。
第二层间绝缘层ILD2和钝化层PSV中的每个可以包括第一接触孔CH1以及第二接触孔CH2和第三接触孔CH3，第一接触孔CH1暴露像素电路144中所包括的第一晶体管T1(T)的第二端子DE的一部分，第二接触孔CH2和第三接触孔CH3各自暴露第一桥接图案BRP1的一部分。此外，第二层间绝缘层ILD2和钝化层PSV中的每个可以包括第四接触孔CH4、第五接触孔CH5和第六接触孔CH6，第四接触孔CH4、第五接触孔CH5和第六接触孔CH6各自暴露第二桥接图案BRP2的一部分。此外，第二层间绝缘层ILD2和钝化层PSV中的每个可以包括第七接触孔CH7和第九接触孔CH9，第七接触孔CH7和第九接触孔CH9各自暴露第三桥接图案BRP3的一部分。
可以在第一层间绝缘层ILD1上形成第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3中的每个。在平面图中，第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3中的每个可以在第二方向DR2上延伸，并且彼此间隔开且彼此电分离和/或物理分离。在本公开的实施方式中，第三桥接图案BRP3可以通过第八接触孔CH8与驱动电压线DVL(PL2)电连接和/或物理连接。
参考图1a至图5、图7b、图7c、图13至图17、图18b、图19a和图19b，在钝化层PSV上形成第一堤部BNK1。每个第一堤部BNK1可以在钝化层PSV上与邻近的第一堤部BNK1以预定距离间隔开。第一堤部BNK1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
参考图1a至图5、图7b、图7c、图13至图17、图18c和图19a至图19c，在包括第一堤部BNK1的钝化层PSV上形成包括具有高反射率的导电材料(或物质)的第1-1子电极SEL1_1至第1-3子电极SEL1_3、第2-1子电极SEL2_1至第2-3子电极SEL2_3、第一连接线CNL1和第二连接线CNL2以及第一连接图案CNP1和第二连接图案CNP2。
第1-1子电极SEL1_1至第1-3子电极SEL1_3和第2-1子电极SEL2_1至第2-3子电极SEL2_3中的每个可以形成在对应的第一堤部BNK1上。
第1-1子电极SEL1_1和第2-1子电极SEL2_1可以形成在每个像素PXL的第一区域A1的发射区域EMA中。第1-2子电极SEL1_2和第2-2子电极SEL2_2可以形成在像素PXL的第二区域A2的发射区域EMA中。第1-3子电极SEL1_3和第2-3子电极SEL2_3可以形成在像素PXL的第三区域A3的发射区域EMA中。
在每个像素PXL的第一区域A1中，第2-1子电极SEL2_1可以具有孤立的圆形岛形状，并且第1-1子电极SEL1_1可以具有围绕第2-1子电极SEL2_1的外围的形状。在每个像素PXL的第二区域A2中，第2-2子电极SEL2_2可以具有孤立的圆形岛形状，并且第1-2子电极SEL1_2可以具有围绕第2-2子电极SEL2_2的外围的形状。在每个像素PXL的第三区域A3中，第2-3子电极SEL2_3可以具有孤立的圆形岛形状，并且第1-3子电极SEL1_3可以具有围绕第2-3子电极SEL2_3的外围的形状。
在本公开的实施方式中，第1-1子电极SEL1_1和第1-2子电极SEL1_2可以通过第一连接线CNL1彼此电连接和/或物理连接。第一连接线CNL1可以与第1-1子电极SEL1_1是一体的，或者与第1-2子电极SEL1_2是一体的。例如，在第一连接线CNL1与第1-1子电极SEL1_1一体的情况下，第一连接线CNL1可以被认为是第1-1子电极SEL1_1的部分。在第一连接线CNL1与第1-2子电极SEL1_2一体的情况下，第一连接线CNL1可以被认为是第1-2子电极SEL1_2的部分。
第1-2子电极SEL1_2和第1-3子电极SEL1_3可以通过第二连接线CNL2彼此电连接和/或物理连接。第二连接线CNL2可以与第1-2子电极SEL1_2是一体的，或者与第1-3子电极SEL1_3是一体的。例如，在第二连接线CNL2与第1-2子电极SEL1_2一体的情况下，第二连接线CNL2可以被认为是第1-2子电极SEL1_2的部分。在第二连接线CNL2与第1-3子电极SEL1_3一体的情况下，第二连接线CNL2可以被认为是第1-3子电极SEL1_3的部分。
在本公开的实施方式中，第一区域A1的第1-1子电极SEL1_1和第二区域A2的第1-2子电极SEL1_2可以通过第一连接线CNL1彼此电连接和/或物理连接。第二区域A2的第1-2子电极SEL1_2和第三区域A3的第1-3子电极SEL1_3可以通过第二连接线CNL2彼此电连接和/或物理连接。换言之，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3可以通过第一连接线CNL1和第二连接线CNL2彼此电连接和/或物理连接。
在本公开的实施方式中，在平面图中，第一区域A1的第2-1子电极SEL2_1、第二区域A2的第2-2子电极SEL2_2和第三区域A3的第2-3子电极SEL2_3可以以规则的间距彼此间隔开。
第一连接图案CNP1可以形成在第一区域A1和第二区域A2之间的部分中。第一连接图案CNP1的一端可以通过第三接触孔CH3连接到第一桥接图案BRP1，并且其另一端可以通过第四接触孔CH4连接到第二桥接图案BRP2。第二连接图案CNP2可以形成在第二区域A2和第三区域A3之间的区域中。第二连接图案CNP2的一端可以通过第六接触孔CH6连接到第二桥接图案BRP2，并且其另一端可以通过第九接触孔CH9连接到第三桥接图案BRP3。
第一区域A1的第2-1子电极SEL2_1可以通过第二接触孔CH2与第一桥接图案BRP1电连接和/或物理连接。第二区域A2的第2-2子电极SEL2_2可以通过第五接触孔CH5与第二桥接图案BRP2电连接和/或物理连接。第三区域A3的第2-3子电极SEL2_3可以通过第七接触孔CH7与第三桥接图案BRP3电连接和/或物理连接。
在本公开的实施方式中，第一区域A1的第2-1子电极SEL2_1可以通过第一桥接图案BRP1、第一连接图案CNP1和第二桥接图案BRP2电连接和/或物理连接到第二区域A2的第2-2子电极SEL2_2。此外，第二区域A2的第2-2子电极SEL2_2可以通过第二桥接图案BRP2、第二连接图案CNP2和第三桥接图案BRP3电连接和/或物理连接到第三区域A3的第2-3子电极SEL2_3。换言之，第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3可以通过第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3以及第一连接图案CNP1和第二连接图案CNP2彼此电连接和/或物理连接。
第一区域A1的第1-1子电极SEL1_1可以通过第一接触孔CH1连接到像素电路144的第一晶体管T1(T)。
第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3、第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3以及第一连接图案CNP1和第二连接图案CNP2可以设置在相同的层上，包括相同的材料并且通过相同的工艺形成。
参考图1a至图5、图7b、图7c、图13至图17和图19a至图19d，在钝化层PSV上形成绝缘材料层INSM，钝化层PSV包括第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3、第2-1子电极SEL2_1、第2-2子电极SEL2_2和第2-3子电极SEL2_3、第一连接图案CNP1和第二连接图案CNP2等。绝缘材料层INSM可以包括包括无机材料的无机绝缘层或者包括有机材料的有机绝缘层。
随后，在每个像素PXL的第一区域A1、第二区域A2和第三区域A3中的每个的外围区域中形成第二堤部BNK2。这里，可以在绝缘材料层INSM上形成第二堤部BNK2。第二堤部BNK2可以是配置成在每个像素PXL和与其邻近的像素PXL之间限定(或划分)发射区域EMA的像素限定层。
参考图1a至图5、图7b、图7c、图13至图17、图18d和图19a至图19e，向第1-1子电极SEL1_1至第1-3子电极SEL1_3和第2-1子电极SEL2_1至第2-3子电极SEL2_3中的每个提供对应的对准信号(或对准电压)，使得在第一区域A1至第三区域A3中的每个中的两个邻近子电极之间形成电场。第一对准信号(或第一对准电压)可以施加到通过第一连接线CNL1和第二连接线CNL2连接的第1-1子电极SEL1_1至第1-3子电极SEL1_3。第二对准信号(或第二对准电压)可以施加到通过第一桥接图案BRP1至第三桥接图案BRP3以及第一连接图案CNP1和第二连接图案CNP2连接的第2-1子电极SEL2_1至第2-3子电极SEL2_3。
例如，在将具有预定周期的AC电力或具有预定电压的DC电力重复几次施加到第1-1子电极SEL1_1至第1-3子电极SEL1_3和第2-1子电极SEL2_1至第2-3子电极SEL2_3中的每个的情况下，可以在第一区域A1至第三区域A3中的每个中的两个邻近子电极之间形成电场，电场与两个邻近子电极的相应电位之间的差对应。
如上所述，在第一区域A1至第三区域A3中的每个中的两个邻近子电极之间已经形成电场之后，可以通过喷墨印刷方法等将包括发光元件LD的混合溶液供应至第一区域A1至第三区域A3中的每个的发射区域EMA。例如，喷墨喷嘴设置在绝缘材料层INSM上，并且可以通过喷墨喷嘴将与多个发光元件LD混合的溶剂提供给每个像素PXL的第一区域A1至第三区域A3中的每个的发射区域EMA。这里，溶剂可以是丙酮、水、醇和甲苯中的任一种，但是本公开不限于此。例如，溶剂可以具有油墨或糊剂的形式。将发光元件LD提供给每个像素PXL的第一区域A1至第三区域A3中的每个的发射区域EMA的方法不限于前述实施方式的方法。提供发光元件LD的方法可以以各种方式改变。
在将发光元件LD提供给每个像素PXL的第一区域A1至第三区域A3中的每个的发射区域EMA之后，可以去除溶剂。
在将发光元件LD提供给发射区域EMA的情况下，可以通过在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间、第1-2子电极SEL1_2和第2-2子电极SEL2_2之间以及第1-3子电极SEL1_3和第2-3子电极SEL2_3之间形成的相应电场来引导发光元件LD的自对准。因此，发光元件LD可以在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间、第1-2子电极SEL1_2和第2-2子电极SEL2_2之间以及第1-3子电极SEL1_3和第2-3子电极SEL2_3之间对准。例如，第一发光元件LD1(LD)可以在第1-1子电极SEL1_1和第2-1子电极SEL2_1之间对准。第二发光元件LD2(LD)可以在第1-2子电极SEL1_2和第2-2子电极SEL2_2之间对准。第三发光元件LD3(LD)可以在第1-3子电极SEL1_3和第2-3子电极SEL2_3之间对准。第一发光元件LD1(LD)可以在第一区域A1的发射区域EMA中在绝缘材料层INSM上对准。第二发光元件LD2(LD)可以在第二区域A2的发射区域EMA中在绝缘材料层INSM上对准。第三发光元件LD3(LD)可以在第三区域A3的发射区域EMA中在绝缘材料层INSM上对准。
在实施方式中，发光元件LD可以包括根据施加到第一区域A1、第二区域A2和第三区域A3中的每个中的两个邻近子电极中的每个的对准信号的波长等以与正向方向相反的方向连接的至少一个反向发光元件LDr。
如上所述，在对准发光元件LD的步骤处，例如，通过调节将施加到两个邻近子电极的对准信号来控制在该两个邻近子电极之间形成的电场的方向和幅度，可以调节在第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中以正向方向对准的发光元件LD的数量和以与其相反的方向连接的发光元件的数量(例如，反向发光元件LDr的数量)的比率，或者可以将以正向方向对准的发光元件LD集中地设置在发射区域EMA中的特定位置处。
参考图1a至图5、图7b、图7c、图13至图17和图19a至图19f，在发光元件LD在第一区域A1、第二区域A2和第三区域A3中的每个的发射区域EMA中对准之后，在发光元件LD中的每个上形成第二绝缘层INS2。第二绝缘层INS2可以覆盖发光元件LD中的每个的上表面的至少一部分，使得发光元件LD中的每个的除了有源层12的相对端EP1和EP2可以暴露于外部。
可以通过蚀刻绝缘材料层INSM来形成第一绝缘层INS1，使得通过形成第二绝缘层INS2的工艺或在此之前或之后执行的蚀刻工艺来暴露第1-1子电极SEL1_1至第1-3子电极SEL1_3和第2-1子电极SEL2_1至第2-3子电极SEL2_3中的每个的一部分。
参考图1a至图5、图7b、图7c、图13至图17、图18e和图19a至图19g，在包括第二绝缘层INS2的钝化层PSV上形成第一接触电极CNE1至第六接触电极CNE6以及第一中间电极CTE1和第二中间电极CTE2。
第一接触电极CNE1可以直接形成在第1-1子电极SEL1_1上。第二接触电极CNE2可以直接形成在第2-1子电极SEL2_1上。第三接触电极CNE3可以直接形成在第1-2子电极SEL1_2上。第四接触电极CNE4可以直接形成在第2-2子电极SEL2_2上。第五接触电极CNE5可以直接形成在第1-3子电极SEL1_3上。第六接触电极CNE6可以直接形成在第2-3子电极SEL2_3上。
第一中间电极CTE1可以与第三接触电极CNE3是一体的，并且从第二区域A2突出至第一区域A1。第一中间电极CTE1可以在第一区域A1和第二区域A2之间的区域中形成在第一连接图案CNP1上。
第二中间电极CTE2可以与第五接触电极CNE5是一体的，并且具有从第三区域A3突出到第二区域A2的形状。第二中间电极CTE2可以在第二区域A2和第三区域A3之间的区域中形成在第二连接图案CNP2上。
参考图1a至图5、图7b、图7c、图13至图17、图18f和图19a至图19h，通过使用掩模的蚀刻方法等来执行去除第一连接线CNL1和第二连接线CNL2的工艺，使得设置在每个像素PXL的第一区域A1至第三区域A3中的每个中的两个子电极以及在该两个子电极之间对准的发光元件LD可以体现一个串联组。当去除第一连接线CNL1和第二连接线CNL2时，设置在第一区域A1中的第1-1子电极SEL1_1、设置在第二区域A2中的第1-2子电极SEL1_2以及设置在第三区域A3中的第1-3子电极SEL1_3可以彼此间隔开。
此外，在去除第一连接线CNL1和第二连接线CNL2的工艺期间，可以去除第一连接图案CNP1和第二连接图案CNP2中的每个的一部分。当第一连接图案CNP1的一部分被去除时，第一区域A1的第一桥接图案BRP1和第二区域A2的第二桥接图案BRP2可以彼此电分离和/或物理分离。当第二连接图案CP2的一部分被去除时，第二区域A2的第二桥接图案BRP2和第三区域A3的第三桥接图案BRP3可以彼此电分离和/或物理分离。
此外，在去除第一连接线CNL1和第二连接线CNL2的工艺期间，可以去除第一区域A1的第1-1子电极SEL1_1的一部分和第三区域A3的第1-3子电极SEL1_3的一部分。因此，每个像素PXL可以与与其邻近的像素PXL独立地(或单独地)驱动。
由于前述工艺，第一区域A1的第1-1子电极SEL1_1和第2-1子电极SEL2_1以及并联连接在它们之间的第一发光元件LD1(LD)可以形成第一串联组SET1，第二区域A2的第1-2子电极SEL1_2和第2-2子电极SEL2_2以及并联连接在它们之间的第二发光元件LD2(LD)可以形成第二串联组SET2，并且第三区域A3的第1-3子电极SEL1_3和第2-3子电极SEL2_3以及并联连接在它们之间的第三发光元件LD3(LD)可以形成第三串联组SET3。
在本公开的实施方式中，第一串联组SET1的第1-1子电极SEL1_1、第二串联组SET2的第1-2子电极SEL1_2以及第三串联组SET3的第1-3子电极SEL1_2可以形成每个像素PXL的第一电极EL1。此外，第一串联组SET1的第2-1子电极SEL2_1、第二串联组SET2的第2-2子电极SEL2_2以及第三串联组SET3的第2-3子电极SEL2_3可以形成每个像素PXL的第二电极EL2。
第一串联组SET1可以电连接到像素电路144，并且因此通过第一桥接图案BRP1和第一中间电极CTE1电连接到第二串联组SET2。第二串联组SET2可以通过第二桥接图案BRP2和第二中间电极CTE2电连接到第三串联组SET3。第三串联组SET3可以通过第三桥接图案BRP3电连接到驱动电压线DVL(PL2)。因此，在驱动电流通过每个像素PXL的像素电路144中所包括的第一晶体管T1(T)(例如，驱动晶体管)从第一电力线PL1流到驱动电压线DVL(PL2)的情况下，可以将驱动电流引入到由第一串联组SET1至第三串联组SET3形成的每个像素PXL的发射部EMU。
随后，形成封装层ENC以覆盖第一接触电极CNE1至第六接触电极CNE6。封装层ENC可以具有通过交替地堆叠至少一个无机层和至少一个有机层而形成的结构。
图20是示出根据本公开的实施方式的像素的另一示例的示意性平面图。图21是沿着图20的线V-V’截取的剖视图。
为了避免冗余的解释，将集中于与前述实施方式的不同之处来描述图20和图21的像素。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且类似的附图标记将被用于表示类似的组件。
参考图1a至图5、图7b、图7c、图20和图21，其中设置(或提供)每个像素PXL的像素区域PXA可以包括在第二方向DR2上彼此分开的第一区域A1、第二区域A2和第三区域A3。每个像素PXL可以包括像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括至少一个晶体管T以及第一桥接图案BRP1和第二桥接图案BRP2。在本公开的实施方式中，第一桥接图案BRP1和第二桥接图案BRP2可以设置在第一层间绝缘层ILD1上，并且第一桥接图案BRP1和第二桥接图案BRP2以及晶体管T可以设置在相同的层上，且包括相同的材料。然而，本公开不限于此。在实施方式中，第一桥接图案BRP1和第二桥接图案BRP2以及形成像素电路层PCL中所包括的信号线中的至少一条的导电层可以设置在相同的层上。
第一桥接图案BRP1可以设置成从第一区域A1延伸至第二区域A2。此外，第一桥接图案BRP1可以位于第二区域A2和第三区域A3之间。第二桥接图案BRP2可以仅设置在第三区域A3中。在本公开的实施方式中，在发光元件LD在每个像素PXL中对准之前，第一桥接图案BRP1和第二桥接图案BRP2可以形成电连接和/或物理连接的导线。导线可以通过驱动电压线DVL接收第二对准信号(或第二对准电压)。在发光元件LD在每个像素PXL中对准之后，可以以包括第一桥接图案BRP1和第二桥接图案BRP2的形式设置导线，第一桥接图案BRP1和第二桥接图案BRP2通过断开或去除导线的一部分而彼此间隔开。彼此间隔开的第一桥接图案BRP1和第二桥接图案BRP2可以在发光元件LD对准之后彼此电分离和/或物理分离。
第1-1子电极SEL1_1、第2-1子电极SEL2_1、至少一个第一发光元件LD1(LD)以及第一接触电极CNE1和第二接触电极CNE2可以设置在第一区域A1中。第1-1子电极SEL1_1和第2-1子电极SEL2_1以及并联连接在它们之间的第一发光元件LD1(LD)可以形成每个像素PXL的第一串联组SET1。在第一区域A1中，第一发光元件LD1(LD)的一端EP1(例如，第一半导体层)可以电连接到第2-1子电极SEL2_1，并且其另一端EP2(例如，第二半导体层)可以电连接到第1-1子电极SEL1_2。
在本公开的实施方式中，第1-1子电极SEL1_1可以通过穿过第二层间绝缘层ILD2和钝化层PSV的第一接触孔CH1电连接到每个像素PXL的像素电路144。第2-1子电极SEL2_1可以通过穿过第二层间绝缘层ILD2和钝化层PSV的第二接触孔CH2电连接到第一桥接图案BRP1的一侧。
第1-2子电极SEL1_2、第2-2子电极SEL2_2、至少一个第二发光元件LD2(LD)、至少一个反向发光元件LDr(LD)以及第三接触电极CNE3和第四接触电极CNE4可以设置在第二区域A2中。第1-2子电极SEL1_2和第2-2子电极SEL2_2以及并联连接在它们之间的第二发光元件LD2(LD)和反向发光元件LDr(LD)可以形成每个像素PXL的第二串联组SET2。
在第二区域A2中，第二发光元件LD2(LD)的一端EP1(例如，第一半导体层)可以电连接到第1-2子电极SEL1_2，并且其另一端EP2(例如，第二半导体层)可以电连接到第2-2子电极SEL2_2。在第二区域A2中，反向发光元件LDr(LD)的一端EP1可以电连接到第2-2子电极SEL2_2，并且其另一端EP2可以电连接到第1-2子电极SEL1_2。
在本公开的实施方式中，第2-2子电极SEL2_2可以通过穿过第二层间绝缘层ILD2和钝化层PSV的第三接触孔CH3电连接到第一桥接图案BRP1的另一侧。因此，第一串联组SET1和第二串联组SET2可以通过设置在第一区域A1和第二区域A2之间的部分中的第一桥接图案BRP1彼此电连接。
第二桥接图案BRP2、第1-3子电极SEL1_3、第2-3子电极SEL2_3、至少一个第三发光元件LD3(LD)、至少一个反向发光元件LDr(LD)以及第五接触电极CNE5和第六接触电极CNE6可以设置在第三区域A3中。第1-3子电极SEL1_3和第2-3子电极SEL2_3以及并联连接在它们之间的第三发光元件LD3(LD)和反向发光元件LDr(LD)可以形成每个像素PXL的第三串联组SET3。
第二桥接图案BRP2可以通过穿过第二层间绝缘层ILD2和钝化层PSV的第四接触孔CH4电连接到第2-3子电极SEL2_3，并且可以通过穿过第一层间绝缘层ILD1的第五接触孔CH5电连接到驱动电压线DVL(PL2)。
在第三区域A2中，第三发光元件LD3(LD)的一端EP1(例如，第一半导体层)可以电连接到第2-3子电极SEL2_3，并且其另一端EP2(例如，第二半导体层)可以电连接到第1-3子电极SEL1_3。在第三区域A3中，反向发光元件LDr(LD)的一端EP1可以电连接到第1-3子电极SEL1_3，并且其另一端EP2可以电连接到第2-3子电极SEL2_3。
第二串联组SET2和第三串联组SET3可以通过在第二区域A2和第三区域A3之间的区域中的连接线CNL彼此电连接。
在本公开的实施方式中，连接线CNL可以设置在第1-2子电极SEL1_2和第1-3子电极SEL1_3之间，并且将第1-2子电极SEL1_2和第1-3子电极SEL1_3电连接和/或物理连接。换言之，第1-2子电极SEL1_2和第1-3子电极SEL1_3可以通过连接线CNL彼此电连接和/或物理连接。
连接线CNL可以与第1-2子电极SEL1_2和/或第1-3子电极SEL1_3是一体的。在连接线CNL与第1-2子电极SEL1_2一体的情况下，连接线CNL可以被认为是第1-2子电极SEL1_2的部分。在连接线CNL与第1-3子电极SEL1_3一体的情况下，连接线CNL可以被认为是第1-3子电极SEL1_3的部分。由于连接线CNL与第1-2子电极SEL1_2和/或第1-3子电极SEL1_3是一体的，所以连接线CNL以及第1-2子电极SEL1_2和第1-3子电极SEL1_3可以设置在相同的层上，并且包括相同的材料。
在本公开的实施方式中，在发光元件LD在每个像素PXL中对准之前，第1-1子电极SEL1_1和第1-2子电极SEL1_2可以电连接和/或物理连接，并且可以在发光元件LD对准之后彼此间隔开。例如，在发光元件LD在每个像素PXL中对准之前，第1-1子电极SEL1_1和第1-2子电极SEL1_2可以在第一区域A1和第二区域A2的边界部分中彼此电连接和/或物理连接，并且在发光元件LD对准之后，通过在边界部分中断开或去除第1-1子电极SEL1_1和第1-2子电极SEL1_2的一部分而彼此间隔开。因此，在发光元件LD在每个像素PXL中对准之后，第1-1子电极SEL1_1和第1-2子电极SEL1_2可以彼此电分离和/或物理分离。
在发光元件LD对准之前，第1-1子电极SEL1_1和第1-2子电极SEL1_2可以彼此电连接和/或物理连接，并且第1-2子电极SEL1_2和第1-3子电极SEL1_3可以通过连接线CNL彼此电连接和/或物理连接。因此，在发光元件LD对准之前，第1-1子电极SEL1_1、第1-2子电极SEL1_2和第1-3子电极SEL1_3可以彼此电连接和/或物理连接，并且可以通过第一接触孔CH1从像素电路144向其提供第一对准信号(或第一对准电压)。
在驱动电流通过具有上述配置的每个像素PXL中所包括的像素电路144的第一晶体管T1(T)(例如，驱动晶体管T1)从第一电力线PL1流到驱动电压线DVL(PL2)的情况下，驱动电流可以通过第一接触孔CH1提供给第一串联组SET1的第1-1子电极SEL1_1。
提供给第1-1子电极SEL1_1的驱动电流经由第一串联组SET1的第一发光元件LD1(LD)流到第2-1子电极SEL2_1。因此，第一发光元件LD1(LD)可以发射具有与分配至第一发光元件LD1(LD)的电流对应的亮度的光。
流到第一串联组SET1的第2-1子电极SEL2_1的驱动电流可以经由第三接触孔CH3以及通过第二接触孔CH2电连接到第2-1子电极SEL2_1的第一桥接图案BRP1被引入到第二串联组SET2的第2-2子电极SEL2_2。驱动电流可以经由连接在第二串联组SET2的第2-2子电极SEL2_2和第1-2子电极SEL1_2之间的第二发光元件LD2(LD)流到第1-2子电极SEL1_2。因此，第二发光元件LD2(LD)可以发射具有与分配至第二发光元件LD2(LD)的电流对应的亮度的光。这里，由于驱动电流不流到第二区域A2的反向发光元件LDr，因此反向发光元件LDr保持禁用。换言之，第二区域A2的反向发光元件LDr可以不发射光。
流到第二串联组SET2的第1-2子电极SEL1_2的驱动电流可以经由连接线CNL被引入到第三串联组SET3的第1-3子电极SEL1_3中。驱动电流可以经由连接在第三串联组SET3的第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的第三发光元件LD3(LD)流到第2-3子电极SEL2_3。因此，第三发光元件LD3(LD)可以发射具有与分配至第三发光元件LD3(LD)的电流对应的亮度的光。这里，由于驱动电流不流到第三区域A3的反向发光元件LDr，因此反向发光元件LDr保持禁用。换言之，第三区域A3的反向发光元件LDr可以不发射光。
以这种方式，每个像素PXL的驱动电流可以连续地流经第一串联组SET1的第一发光元件LD1(LD)、第二串联组SET2的第二发光元件LD2(LD)和第三串联组SET3的第三发光元件LD3(LD)。因此，每个像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
图22是示出根据本公开的实施方式的像素的另一示例的示意性平面图。
关于图22的像素，将省略对与图20和图21的实施方式的配置类似或相同的配置的详细描述。
参考图1a至图5、图7b、图7c和图22，其中设置每个像素PXL的像素区域PXA可以包括在第二方向DR2上彼此分开的第一区域A1、第二区域A2、第三区域A3、第四区域A4和第五区域A5。每个像素PXL可以包括像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括至少一个晶体管T以及第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3。
第一桥接图案BRP1可以设置成从第一区域A1延伸至第二区域A2。第二桥接图案BRP2可以设置在第三区域A3中。第三桥接图案BRP3可以设置成从第四区域A4延伸至第五区域A5。
第1-1子电极SEL1_1、第2-1子电极SEL2_1、至少一个第一发光元件LD1(LD)以及第一接触电极CNE1和第二接触电极CNE2可以设置在第一区域A1中。第1-1子电极SEL1_1和第2-1子电极SEL2_1以及并联连接在它们之间的第一发光元件LD1(LD)可以形成每个像素PXL的第一串联组SET1。在第一区域A1中，每个第一发光元件LD1(LD)的一端EP1(例如，第一半导体层)可以电连接到第2-1子电极SEL2_1，并且其另一端EP2(例如，第二半导体层)可以电连接到第1-1子电极SEL1_2。
第1-1子电极SEL1_1可以通过第一接触孔CH1与每个像素PXL的像素电路144电连接。第2-1子电极SEL2_1可以通过第二接触孔CH2与第一桥接图案BRP1的一侧电连接。
第1-2子电极SEL1_2、第2-2子电极SEL2_2、至少一个第二发光元件LD2(LD)、至少一个反向发光元件LDr(LD)以及第三接触电极CNE3和第四接触电极CNE4可以设置在第二区域A2中。第1-2子电极SEL1_2和第2-2子电极SEL2_2以及并联连接在它们之间的第二发光元件LD2(LD)和反向发光元件LDr(LD)可以形成每个像素PXL的第二串联组SET2。
第二发光元件LD2(LD)的一端EP1可以电连接到第1-2子电极SEL1_2，并且其另一端EP2可以电连接到第2-2子电极SEL2_2。第二区域A2中的反向发光元件LDr(LD)的一端EP1可以电连接到第2-2子电极SEL2_2，并且其另一端EP2可以电连接到第1-2子电极SEL1_2。
第2-2子电极SEL2_2可以通过第三接触孔CH3电连接到第二桥接图案BRP1的另一侧。因此，第一串联组SET1和第二串联组SET2可以通过第一桥接图案BRP1彼此电连接。
第1-3子电极SEL1_3、第2-3子电极SEL2_3、至少一个第三发光元件LD3(LD)、至少一个反向发光元件LDr(LD)以及第五接触电极CNE5和第六接触电极CNE6可以设置在第三区域A3中。第1-3子电极SEL1_3和第2-3子电极SEL2_3以及并联连接在它们之间的第三发光元件LD3(LD)和反向发光元件LDr(LD)可以形成每个像素PXL的第三串联组SET3。
第三发光元件LD3(LD)的一端EP1可以电连接到第2-3子电极SEL2_3，并且其另一端EP2可以电连接到第1-3子电极SEL1_3。第三区域A3中的反向发光元件LDr(LD)的一端EP1可以电连接到第1-3子电极SEL1_3，并且其另一端EP2可以电连接到第2-3子电极SEL2_3。
第二串联组SET2和第三串联组SET3可以通过设置在第二区域A2和第三区域A3之间的区域中的第一连接线CNL1彼此电连接。
第一连接线CNL1可以设置在第1-2子电极SEL1_2和第1-3子电极SEL1_3之间，并且将第1-2子电极SEL1_2和第1-3子电极SEL1_3且电连接和/或物理连接。换言之，第1-2子电极SEL1_2和第1-3子电极SEL1_3可以通过第一连接线CNL1彼此电连接和/或物理连接。第一连接线CNL1可以与第1-2子电极SEL1_2和/或第1-3子电极SEL1_3是一体的。
第2-3子电极SEL2_3可以通过第四接触孔CH4电连接到第二桥接图案BRP2的一侧。
第1-4子电极SEL1_4、第2-4子电极SEL2_4、至少一个第四发光元件LD4(LD)、至少一个反向发光元件LDr(LD)以及第七接触电极CNE7和第八接触电极CNE8可以设置在第四区域A4中。第1-4子电极SEL1_4和第2-4子电极SEL2_4以及并联连接在它们之间的第四发光元件LD4(LD)和反向发光元件LDr(LD)可以形成每个像素PXL的第四串联组。
第四发光元件LD4(LD)的一端EP1可以电连接到第1-4子电极SEL1_4，并且其另一端EP2可以电连接到第2-4子电极SEL2_4。第四区域A4中的反向发光元件LDr(LD)的一端EP1可以电连接到第2-4子电极SEL2_4，并且其另一端EP2可以电连接到第1-4子电极SEL1_4。
在本公开的实施方式中，第七接触电极CNE7可以设置在第1-4子电极SEL1_4和第四发光元件LD4(LD)的一端EP1上，并且因此将第1-4子电极SEL1_4和第四发光元件LD4(LD)的一端EP1连接。第七接触电极CNE7可以设置在第四区域A4中的反向发光元件LDr(LD)的另一端EP2中。第八接触电极CNE8可以设置在第2-4子电极SEL2_4和第四发光元件LD4(LD)的另一端EP2上，并且因此将第2-4子电极SEL2_4和第四发光元件LD4(LD)的另一端EP2连接。第八接触电极CNE8可以设置在第四区域A4中的反向发光元件LDr(LD)的一端EP1中。
第2-4子电极SEL2_4可以通过第五接触孔CH5电连接到第二桥接图案BRP2的另一侧。因此，第三串联组SET3和第四串联组SET4可以通过第二桥接图案BRP2彼此电连接。
第三桥接图案BRP3、第1-5子电极SEL1_5、第2-5子电极SEL2_5、至少一个第五发光元件LD5(LD)以及第九接触电极CNE9和第十接触电极CNE10可以设置在第五区域A5中。第1-5子电极SEL1_5和第2-5子电极SEL2_5以及并联连接在它们之间的第五发光元件LD5(LD)可以形成每个像素PXL的第五串联组。
第五发光元件LD5(LD)的一端EP1可以电连接到第2-5子电极SEL2_5，并且其另一端EP2可以电连接到第1-5子电极SEL1_5。
在本公开的实施方式中，第九接触电极CNE9可以设置在第1-5子电极SEL1_5和第五发光元件LD5(LD)的另一端EP2上，并且因此将第1-5子电极SEL1_5和第五发光元件LD5(LD)的另一端EP2连接。第十接触电极CNE10可以设置在第2-5子电极SEL2_5和第五发光元件LD5(LD)的一端EP1上，并且因此将第2-5子电极SEL2_5和第五发光元件LD5(LD)的一端EP1连接。
第四串联组和第五串联组可以通过设置在第四区域A4和第五区域A5之间的区域中的第二连接线CNL2彼此电连接。
第二连接线CNL2可以设置在第1-4子电极SEL1_4和第1-5子电极SEL1_5之间，并且将第1-4子电极SEL1_4和第1-5子电极SEL1_5电连接和/或物理连接。换言之，第1-4子电极SEL1_4和第1-5子电极SEL1_5可以通过第二连接线CNL2彼此电连接和/或物理连接。
第二连接线CNL2可以与第1-4子电极SEL1_4和/或第1-5子电极SEL1_5是一体的。在第二连接线CNL2与第1-4子电极SEL1_4一体的情况下，第二连接线CNL2可以被认为是第1-4子电极SEL1_4的部分。在第二连接线CNL2与第1-5子电极SEL1_5一体的情况下，第二连接线CNL2可以被认为是第1-5子电极SEL1_5的部分。由于第二连接线CNL2与第1-4子电极SEL1_4和/或第1-5子电极SEL1_5是一体的，因此第二连接线CNL2以及第1-4子电极SEL1_4和第1-5子电极SEL1_5可以设置在相同的层上，并且具有相同的材料。
第2-5子电极SEL2_5可以通过第六接触孔CH6电连接到第三桥接图案BRP3。第三桥接图案BRP3可以通过第七接触孔CH7电连接到将被施加第二驱动电源VSS的第二电力线(参考图7b和图7c的PL2)。
在驱动电流通过具有上述配置的每个像素PXL中所包括的像素电路144中的第一晶体管T1(T)(例如，驱动晶体管T1)从第一电力线PL1流到第二电力线(PL2)的情况下，驱动电流可以通过第一接触孔CH1提供给第一串联组SET1的第1-1子电极SEL1_1。
提供给第1-1子电极SEL1_1的驱动电流经由第一串联组SET1的第一发光元件LD1(LD)流到第2-1子电极SEL2_1。因此，第一发光元件LD1(LD)各自可以以与分配至其的电流对应的亮度发射光。
流到第一串联组SET1的第2-1子电极SEL2_1的驱动电流可以经由第三接触孔CH3和通过第二接触孔CH2电连接到第2-1子电极SEL2_1的第一桥接图案BRP1被引入到第二串联组SET2的第2-2子电极SEL2_2。驱动电流可以经由连接在第二串联组SET2的第2-2子电极SEL2_2和第1-2子电极SEL1_2之间的第二发光元件LD2(LD)流到第1-2子电极SEL1_2。因此，第二发光元件LD2(LD)可以发射具有与分配至第二发光元件LD2(LD)的电流对应的亮度的光。
流到第二串联组SET2的第1-2子电极SEL1_2的驱动电流可以经由第一连接线CNL1被引入到第三串联组SET3的第1-3子电极SEL1_3中。驱动电流可以经由连接在第三串联组SET3的第1-3子电极SEL1_3和第2-3子电极SEL2_3之间的第三发光元件LD3(LD)流到第2-3子电极SEL2_3。因此，第三发光元件LD3(LD)可以发射具有与分配至第三发光元件LD3(LD)的电流对应的亮度的光。
流到第三串联组SET3的第2-3子电极SEL2_3的驱动电流可以经由第五接触孔CH5和通过第四接触孔CH4电连接到第2-3子电极SEL2_3的第二桥接图案BRP2被引入到第四串联组的第2-4子电极SEL2_4中。驱动电流可以经由连接在第四串联组SET4的第2-4子电极SEL2_4和第1-4子电极SEL1_4之间的第四发光元件LD4(LD)流到第1-4子电极SEL1_4。因此，第四发光元件LD4(LD)可以发射具有与分配至第四发光元件LD4(LD)的电流对应的亮度的光。
流到第四串联组的第1-4子电极SEL1_4的驱动电流可以经由第二连接线CNL2被引入到第五串联组的第1-5子电极SEL1_5中。驱动电流可以经由连接在第五串联组的第1-5子电极SEL1_5和第2-5子电极SEL2_5之间的第五发光元件LD5(LD)流到第2-5子电极SEL2_5。因此，第五发光元件LD5(LD)可以发射具有与分配至第五发光元件LD5(LD)的电流对应的亮度的光。
以这种方式，每个像素PXL的驱动电流可以连续地流经第一串联组SET1的第一发光元件LD1(LD)、第二串联组SET2的第二发光元件LD2(LD)、第三串联组SET3的第三发光元件LD3(LD)、第四串联组的第四发光元件LD4(LD)以及第五串联组的第五发光元件LD5(LD)。因此，每个像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
虽然以上已经描述了各种实施方式，但是本领域的技术人员将理解，在不背离本公开的范围的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施方式仅用于说明目的，而不是限制本公开的技术范围。本公开的范围必须由所附权利要求限定。

Claims (20)

1.显示设备，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括多个像素区域；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：
第一区域、第二区域和第三区域，在一方向上彼此分开；
第一子电极和第二子电极，设置在所述第一区域、所述第二区域和所述第三区域中的每个中并且彼此间隔开；
多个发光元件，设置在所述第一区域、所述第二区域和所述第三区域中的每个中，并且设置在所述第一子电极和所述第二子电极之间；
桥接图案，在所述第一区域、所述第二区域和所述第三区域中的每个中设置在对应区域的所述第一子电极和所述第二子电极下方，且绝缘层插置在所述桥接图案与所述对应区域的所述第一子电极和所述第二子电极之间；
第一接触电极，在所述第一区域、所述第二区域和所述第三区域中的每个中设置在所述对应区域的所述第一子电极上；以及
第二接触电极，在所述第一区域、所述第二区域和所述第三区域中的每个中设置在所述对应区域的所述第二子电极上，
其中，所述第一区域的所述桥接图案和所述第二区域的所述第一接触电极彼此电连接。
2.根据权利要求1所述的显示设备，其中，在所述第一区域、所述第二区域和所述第三区域中的每个中，所述第一子电极和所述第二子电极中的一个子电极具有圆形形状，并且所述第一子电极和所述第二子电极中的另一子电极具有围绕所述一个子电极的形状。
3.根据权利要求2所述的显示设备，其中，所述多个发光元件包括：
第一发光元件，设置在所述第一区域的所述第一子电极和所述第二子电极之间；
第二发光元件，设置在所述第二区域的所述第一子电极和所述第二子电极；以及
第三发光元件，设置在所述第三区域的所述第一子电极和所述第二子电极之间，
其中，所述第一发光元件、所述第二发光元件和所述第三发光元件各自在所述对应区域中在圆周方向上在所述一个子电极和所述另一子电极之间设置在所述一个子电极周围。
4.根据权利要求3所述的显示设备，其中，在平面图中，所述第一区域的所述桥接图案、所述第二区域的所述桥接图案和所述第三区域的所述桥接图案彼此间隔开。
5.根据权利要求4所述的显示设备，其中，
所述第一区域的所述桥接图案的至少一部分延伸至所述第二区域，以及
所述第二区域的所述桥接图案的至少一部分延伸至所述第三区域。
6.根据权利要求5所述的显示设备，其中，所述绝缘层包括多个接触孔，所述多个接触孔形成为暴露所述第一区域、所述第二区域和所述第三区域中的每个的所述桥接图案的部分，
所述显示设备还包括第一中间电极，所述第一中间电极设置在所述多个接触孔中的形成于所述第一区域和所述第二区域之间的区域中的至少一个接触孔中，并且将所述第一区域的所述桥接图案电连接到所述第二区域的所述第一接触电极。
7.根据权利要求6所述的显示设备，其中，所述第一中间电极与所述第二区域的所述第一接触电极是一体的。
8.根据权利要求6所述的显示设备，还包括第二中间电极，所述第二中间电极设置在所述多个接触孔中的形成于所述第二区域和所述第三区域之间的区域中的至少一个接触孔中，并且将所述第二区域的所述桥接图案电连接到所述第三区域的所述第一接触电极。
9.根据权利要求8所述的显示设备，其中，所述第二中间电极与所述第三区域的所述第一接触电极是一体的。
10.根据权利要求9所述的显示设备，其中，
所述第一区域的所述桥接图案电连接到所述第一中间电极和所述第一区域的所述第二子电极中的每个，
所述第二区域的所述桥接图案电连接到所述第一中间电极、所述第二中间电极和所述第二区域的所述第二子电极中的每个，以及
所述第三区域的所述桥接图案电连接到所述第二中间电极和所述第三区域的所述第二子电极中的每个。
11.根据权利要求10所述的显示设备，其中，
并联连接在所述第一区域的所述第一子电极和所述第二子电极之间的所述第一发光元件形成第一组，
并联连接在所述第二区域的所述第一子电极和所述第二子电极之间的所述第二发光元件形成第二组，
并联连接在所述第三区域的所述第一子电极和所述第二子电极之间的所述第三发光元件形成第三组，
所述第一组和所述第二组通过所述第一中间电极和所述第一区域的所述桥接图案电连接，以及
所述第二组和所述第三组通过所述第二中间电极和所述第二区域的所述桥接图案电连接。
12.根据权利要求11所述的显示设备，还包括：
导电图案，设置在所述第一区域、所述第二区域和所述第三区域中的每个的所述桥接图案上并且电连接到所述桥接图案；
第一辅助电极，在所述第一区域和所述第二区域之间的所述区域中设置在所述第一中间电极和所述第一区域的所述桥接图案之间；以及
第二辅助电极，在所述第二区域和所述第三区域之间的所述区域中设置在所述第二中间电极和所述第二区域的所述桥接图案之间。
13.根据权利要求12所述的显示设备，其中，
所述第一区域的所述导电图案设置在所述第一区域的所述第二子电极和所述第一区域的所述桥接图案之间，
所述第二区域的所述导电图案设置在所述第二区域的所述第二子电极和所述第二区域的所述桥接图案之间，以及
所述第三区域的所述导电图案设置在所述第三区域的所述第二子电极和所述第三区域的所述桥接图案之间。
14.根据权利要求13所述的显示设备，其中，所述第一区域、所述第二区域和所述第三区域中的每个的所述导电图案以及所述第一辅助电极和所述第二辅助电极设置在相同的层上。
15.显示设备，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括多个像素区域；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：
第一区域、第二区域和第三区域，在一方向上彼此分开；
第一子电极和第二子电极，设置在所述第一区域、所述第二区域和所述第三区域中的每个中并且彼此间隔开；
多个发光元件，设置在所述第一区域、所述第二区域和所述第三区域中的每个中并且设置在所述第一子电极和所述第二子电极之间；
第一桥接图案，从所述第一区域延伸至所述第二区域，并且设置在所述第一区域和所述第二区域中的每个的所述第二子电极下方；
第二桥接图案，设置在所述第三区域中，并且设置在所述第三区域的所述第二子电极下方；以及
连接线，设置在所述第二区域的所述第一子电极和所述第三区域的所述第一子电极之间，并且将所述第二区域的所述第一子电极电连接到所述第三区域的所述第一子电极。
16.根据权利要求15所述的显示设备，其中，所述连接线与所述第二区域的所述第一子电极和所述第三区域的所述第一子电极中的一个第一子电极是一体的。
17.根据权利要求16所述的显示设备，其中，在所述第一区域、所述第二区域和所述第三区域中的每个中，所述第一子电极和所述第二子电极中的一个子电极具有圆形形状，并且所述第一子电极和所述第二子电极中的另一子电极具有围绕所述一个子电极的形状。
18.根据权利要求17所述的显示设备，其中，
所述多个发光元件包括：
第一发光元件，设置在所述第一区域的所述第一子电极和所述第二子电极之间；
第二发光元件，设置在所述第二区域的所述第一子电极和所述第二子电极之间；
以及第三发光元件，设置在所述第三区域的所述第一子电极和所述第二子电极之间，以及
所述第一发光元件、所述第二发光元件和所述第三发光元件各自在对应区域中在圆周方向上在所述一个子电极和所述另一子电极之间设置在所述一个子电极周围。
19.根据权利要求17所述的显示设备，其中，
并联连接在所述第一区域的所述第一子电极和所述第二子电极之间的所述第一发光元件形成第一组，
并联连接在所述第二区域的所述第一子电极和所述第二子电极之间的所述第二发光元件形成第二组，
并联连接在所述第三区域的所述第一子电极和所述第二子电极之间的所述第三发光元件形成第三组，
所述第一组和所述第二组通过所述第一桥接图案彼此电连接，并且所述第二组和所述第三组通过所述连接线彼此电连接。
20.制造显示设备的方法，包括：
在像素区域中设置像素，所述像素区域包括在一方向上彼此分开的第一区域、第二区域和第三区域，
其中，
设置所述像素包括形成像素电路层和形成显示元件层，
形成所述像素电路层包括：
在衬底上形成至少一个晶体管以及与所述第一区域、所述第二区域和所述第三区域中的每个对应的桥接图案；以及
在所述晶体管和所述桥接图案上形成绝缘层，
形成所述显示元件层包括：
在所述绝缘层上形成与所述第一区域、所述第二区域和所述第三区域中的每个对应并且具有圆形形状的第二子电极以及具有围绕所述第二子电极的外围的形状的第一子电极；
向所述第一区域、所述第二区域和所述第三区域中的每个提供多个发光元件，并且在所述第一子电极和所述第二子电极之间对准所述多个发光元件；
在所述第一子电极和所述第二子电极中的每个上形成接触电极；以及
在所述第二区域的所述第一子电极上形成与所述接触电极一体的第一中间电极，并且在所述第三区域的所述第一子电极上形成与所述接触电极一体的第二中间电极，
所述第一区域的所述桥接图案和所述第二区域的所述第一子电极上的所述接触电极通过所述第一中间电极彼此电连接，以及
所述第二区域的所述桥接图案和所述第三区域的所述第一子电极上的所述接触电极通过所述第二中间电极彼此电连接。
CN202080073006.5A 2019-10-16 2020-09-24 显示设备及用于制造显示设备的方法 Pending CN114556596A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0128706 2019-10-16
KR1020190128706A KR20210045572A (ko) 2019-10-16 2019-10-16 표시 장치 및 그의 제조 방법
PCT/KR2020/013016 WO2021075755A1 (ko) 2019-10-16 2020-09-24 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114556596A true CN114556596A (zh) 2022-05-27

Family

ID=75538762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080073006.5A Pending CN114556596A (zh) 2019-10-16 2020-09-24 显示设备及用于制造显示设备的方法

Country Status (5)

Country Link
US (1) US20240128418A1 (zh)
EP (1) EP4047658A4 (zh)
KR (1) KR20210045572A (zh)
CN (1) CN114556596A (zh)
WO (1) WO2021075755A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210075289A (ko) * 2019-12-12 2021-06-23 삼성디스플레이 주식회사 표시 장치
KR20210102560A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20230005033A (ko) * 2021-06-30 2023-01-09 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011784A (ja) * 2013-06-26 2015-01-19 シャープ株式会社 照明装置
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20210042219A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Also Published As

Publication number Publication date
US20240128418A1 (en) 2024-04-18
EP4047658A1 (en) 2022-08-24
KR20210045572A (ko) 2021-04-27
EP4047658A4 (en) 2023-11-29
WO2021075755A1 (ko) 2021-04-22

Similar Documents

Publication Publication Date Title
EP3913677A1 (en) Display device
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN113692648A (zh) 显示装置及制造显示装置的方法
CN112543999A (zh) 显示装置及其制造方法
EP4047658A1 (en) Display device and method for manufacturing same
EP3968383A1 (en) Pixel and display device comprising same
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
US20230006119A1 (en) Display device and method for manufacturing same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN112786654A (zh) 显示装置
CN113488506A (zh) 显示设备及制造显示设备的方法
CN113675235A (zh) 像素和包括其的显示设备
CN113394249A (zh) 显示设备及制造显示设备的方法
EP4057355A1 (en) Display device and method for manufacturing same
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
KR20210044354A (ko) 표시 장치
CN113711359A (zh) 显示设备及制造其的方法
EP3998635A1 (en) Pixel, display device having same and production method therefor
KR102669163B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
US20230352455A1 (en) Display device
EP4089730A1 (en) Display device and method of fabricating the same
CN113644093A (zh) 像素和包括像素的显示装置
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
CN113644090A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination