CN113675235A - 像素和包括其的显示设备 - Google Patents

像素和包括其的显示设备 Download PDF

Info

Publication number
CN113675235A
CN113675235A CN202110463432.6A CN202110463432A CN113675235A CN 113675235 A CN113675235 A CN 113675235A CN 202110463432 A CN202110463432 A CN 202110463432A CN 113675235 A CN113675235 A CN 113675235A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
pixel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110463432.6A
Other languages
English (en)
Inventor
李炫旭
金基范
金珍泽
李承珉
洪光泽
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113675235A publication Critical patent/CN113675235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及像素和显示设备。像素包括：第一电极；第二电极，围绕第一电极的至少一部分；多个发光元件，在第一电极和第二电极之间；第一接触电极，在第一电极上，第一接触电极电连接第一电极和多个发光元件；第二接触电极，在第二电极上，第二接触电极电连接第二电极和多个发光元件；以及中间电极，在第一电极和第二电极上，中间电极包括与第一电极重叠的第一区域和与第二电极重叠的第二区域，第一区域和第二区域彼此一体地连接。

Description

像素和包括其的显示设备
相关申请的交叉引用
本申请要求于2020年5月13日在韩国知识产权局提交的第10-2020-0057362号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
本公开大体上涉及像素及包括该像素的显示设备。
背景技术
随着增加对信息显示的兴趣和对便携式信息媒介的高需求，显示设备受到高需求，并且显示设备的商业化已得到加强。
发明内容
本公开的一个或多个实施方式提供了具有构成多个串联级的发光单元的像素。
本公开的一个或多个实施方式还提供了能够改善发光元件的光输出效率的像素以及包括该像素的显示设备。
根据本公开的一个或多个示例性实施方式，提供了一种像素，包括：第一电极；第二电极，围绕第一电极的至少一部分；多个发光元件，在第一电极和第二电极之间；第一接触电极，在第一电极上，第一接触电极电连接第一电极和多个发光元件；第二接触电极，在第二电极上，第二接触电极电连接第二电极和多个发光元件；以及中间电极，在第一电极和第二电极上，中间电极包括与第一电极重叠的第一区域和与第二电极重叠的第二区域，第一区域和第二区域彼此一体地连接。
第一接触电极、第二接触电极和中间电极可以彼此隔开。中间电极可以设置在与第一接触电极和第二接触电极相同的层处，或者可以设置在与第一接触电极和第二接触电极的层不同的层中。
第一电极可以具有包括第一边、第二边、第三边和第四边的四边形形状。第二电极可以包括邻近于第一电极的第一边的第(2-1)电极、邻近于第一电极的第二边的第(2-2)电极、邻近于第一电极的第三边的第(2-3)电极以及邻近于第一电极的第四边的第(2-4)电极。
第二电极可以具有四边形环形状，并围绕第一电极的第一边至第四边，并且至少具有开口。
第(2-1)电极和第(2-4)电极可以彼此隔开。
第(2-2)电极和第(2-3)电极可以彼此隔开。
第(2-1)电极和第(2-2)电极可以彼此隔开，第(2-3)电极和第(2-4)电极可以彼此隔开，第(2-1)电极和第(2-4)电极可以彼此连接，并且第(2-2)电极和第(2-3)电极可以彼此连接。
中间电极可以包括彼此隔开的第一中间电极、第二中间电极和第三中间电极。第一中间电极、第二中间电极和第三中间电极中的每一个可以与第一电极的一个区域和第二电极的一个区域重叠。
第一中间电极可以包括对应于第一电极的第一边的第一区域和对应于第(2-2)电极的第二区域，第二中间电极可以包括对应于第一电极的第二边的第一区域和对应于第(2-3)电极的第二区域，并且第三中间电极可以包括对应于第一电极的第三边的第一区域和对应于第(2-4)电极的第二区域。
在平面图中，第一中间电极可以与第一电极的第一边、第一电极的第一边和第二边彼此接触的第一拐角部和第(2-2)电极中的每一个重叠。在平面图中，第二中间电极可以与第一电极的第二边、第一电极的第二边和第三边彼此接触的第二拐角部和第(2-3)电极中的每一个重叠。在平面图中，第三中间电极可以与第一电极的第三边、第一电极的第三边和第四边彼此接触的第三拐角部和第(2-4)电极中的每一个重叠。
第一接触电极可以与第一电极的第四边重叠，且第二接触电极可以与第(2-1)电极重叠。
像素还可以包括在第一电极和第二电极之上的绝缘层。绝缘层可以包括暴露第一电极的与第一电极的第四边对应的一个区域的第一开口以及暴露第(2-1)电极的一个区域的第二开口。
绝缘层可以覆盖第一电极的与第一电极的第一边至第三边、第(2-2)电极、第(2-3)电极和第(2-4)电极中的每一个对应的其他区域。
发光元件可以包括：多个第一发光元件，位于第一电极的第一边与第(2-1)电极之间；多个第二发光元件，位于第一电极的第二边与第(2-2)电极之间；多个第三发光元件，位于第一电极的第三边与第(2-3)电极之间；以及多个第四发光元件，位于第一电极的第四边与第(2-4)电极之间。
第一发光元件可以构成并联连接在第一电极的第一边与第(2-1)电极之间的第一串联级，第二发光元件可以构成并联连接在第一电极的第二边与第(2-2)电极之间的第二串联级，第三发光元件可以构成并联连接在第一电极的第三边与第(2-3)电极之间的第三串联级，并且第四发光元件可以构成并联连接在第一电极的第四边与第(2-4)电极之间的第四串联级。
在平面图中，多个发光元件可以沿着第一电极的外围放置在第一电极和第二电极之间。
第一电极可以具有包括第一边、第二边、第三边、第四边、第五边和第六边的六边形形状。第二电极可以包括：第(2-1)电极，与第一电极的第一边相邻；第(2-2)电极，与第一电极的第二边相邻；第(2-3)电极，与第一电极的第三边相邻；第(2-4)电极，与第一电极的第四边相邻；第(2-5)电极，与第一电极的第五边相邻；以及第(2-6)电极，与第一电极的第六边相邻。
发光元件可以包括：至少一个第一发光元件，在第一电极的第一边与第(2-1)电极之间；至少一个第二发光元件，在第一电极的第二边与第(2-2)电极之间；至少一个第三发光元件，在第一电极的第三边与第(2-3)电极之间；至少一个第四发光元件，在第一电极的第四边与第(2-4)电极之间；至少一个第五发光元件，在第一电极的第五边与第(2-5)电极之间；以及至少一个第六发光元件，在第一电极的第六边与第(2-6)电极之间。
根据本公开的另一方面，提供了一种显示设备，该显示设备包括：衬底，包括多个像素区域；以及像素，在像素区域中的每一个中，像素包括：第一电极和第二电极，第一电极在衬底上，第二电极围绕第一电极的至少一部分；多个发光元件，在第一电极和第二电极之间；第一接触电极，在第一电极上，第一接触电极电连接第一电极和发光元件；第二接触电极，在第二电极上，第二接触电极电连接第二电极和发光元件；以及中间电极，在第一电极和第二电极上，中间电极包括与第一电极重叠的第一区域和与第二电极重叠的第二区域，第一区域和第二区域彼此一体地连接，并且第一接触电极、第二接触电极和中间电极设置在相同的层处。
附图说明
现在将在下文中参考附图更全面地描述示例性实施方式；然而，它们可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达示例性实施方式的范围。
在附图中，为了清楚示出，可以夸大尺寸。应当理解，当元件被称为“在”两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。相同的附图标记始终表示相同的元件。
图1是示意性地示出根据本公开的一个或多个示例性实施方式的发光元件的立体图。
图2是图1中所示的发光元件的剖视图。
图3是示意性地示出根据本公开的另一示例性实施方式的发光元件的立体图。
图4是图3中所示的发光元件的剖视图。
图5示出了根据本公开的一个或多个示例性实施方式的显示设备，并且具体地，是使用图1至图4中所示的发光元件中的任何一个发光元件作为光源的显示设备的示意性平面图。
图6A至图6C是示出图5中所示的一个像素中所包括的组件之间的电连接关系的各种示例性实施方式的电路图。
图7是示意性地示出图5中所示的像素中的一个像素的平面图。
图8A是仅示出图7中所示的第一电极至第四电极、中间电极和第一绝缘层的平面图。
图8B是示出图8A中所示的第一电极和第二电极的另一示例性实施方式的示意性平面图。
图9是沿着图7中所示的线I-I'截取的剖视图。
图10是沿着图7中所示的线II-II'截取的剖视图。
图11是示出根据本公开的一个或多个示例性实施方式的流经像素的驱动电流的平面图，并且示出流经例如图7中所示的像素的驱动电流。
图12示意性地示出了图7中所示的像素与上衬底接合的状态，并且是对应于图7中所示的线I-I'的剖视图。
图13是示出图7中所示的像素中的第一中间电极至第三中间电极的另一示例性实施方式的示意性平面图。
图14是沿着图13中所示的线III-III'截取的剖视图。
图15A是示意性地示出根据本公开的另一示例性实施方式的像素的平面图。
图15B是示出图15A中所示的第一堤图案的另一示例性实施方式的示意性平面图。
图16是沿着图15A中所示的线IV-IV'截取的剖视图。
图17是沿着图15A中所示的线V-V'截取的剖视图。
图18示出了图17中所示的第一堤图案的另一示例性实施方式，并且是对应于图15A中所示的线V-V'的剖视图。
图19A至图19E是示出图7中所示的第一电极和第二电极的另一示例性实施方式的示意性平面图。
图20示意性地示出了根据本公开的又一示例性实施方式的像素，并且是仅包括显示元件层的部分配置的像素的示意性平面图。
具体实施方式
本公开可以应用各种变化和不同的形状，因此仅用特定的示例详细说明。然而，实施方式不限于某些形状，而是适用于所有的变化以及等同材料和替换。以这样的方式示出了所包括的附图：为了更好地理解而对附图进行了扩展。
相同的标号始终表示相同的元件。在附图中，为了清楚起见，某些线、层、组件、元件或特征的厚度可能被夸大。应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。如本文中所使用的，单数形式旨在也包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在本说明书中使用时，术语“包括(include)”和/或“包括(including)”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在和/或添加。此外，诸如层、区域、衬底或板的元件放置在另一元件“上”或“上方”的表述不仅表示元件“直接”放置在另一元件“上”或“恰好”放置在另一元件“上方”的情况，而且还表示在该元件和另一元件之间插置有又一元件的情况。相反，诸如层、区域、衬底或板的元件放置在另一元件“下面”或“下方”的表述不仅表示元件“直接”放置在另一元件“下面”或“恰好”放置在另一元件“下方”的情况，而且还表示在该元件和另一元件之间插置有又一元件的情况。
在本公开中，将理解，当元件(例如，第一元件)与另一元件(例如，第二元件)“(可操作地或通信地)联接”/“(可操作地或通信地)联接”至另一元件(例如，第二元件)或“连接到”另一元件(例如，第二元件)时，该元件可以与另一元件直接联接/直接联接到另一元件，或者在该元件和另一元件之间可以存在居间元件(例如，第三元件)。相反，应当理解，当元件(例如，第一元件)与另一元件(例如，第二元件)“直接联接”/“直接联接”至另一元件(例如，第二元件)或“直接连接到”另一元件(例如，第二元件)时，在该元件和另一元件之间不存在居间元件(例如，第三元件)。
在下文中，将参考附图详细描述本公开的示例性实施方式和本领域技术人员容易理解本公开的内容所需的事项。在以下描述中，除非上下文另外清楚地指出，否则本公开中的单数形式也旨在包括复数形式。
图1是示意性地示出根据本公开的一个或多个示例性实施方式的发光元件的立体图。图2是图1中所示的发光元件的剖视图。图3是示意性地示出根据本公开的另一示例性实施方式的发光元件的立体图。图4是图3中所示的发光元件的剖视图。
在本公开的一个或多个示例性实施方式中，发光元件的种类和/或形状不限于图1至图4中所示的实施方式。
参照图1至图4，每个发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。在一些示例性实施方式中，发光元件LD可以实现发光堆叠结构，其中依次堆叠第一半导体层11、有源层12和第二半导体层13。
发光元件LD可以设置成在一个方向上延伸的形状。当假设发光元件LD的延伸方向是长度方向时，发光元件LD可以包括沿着延伸方向的一个端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一个端部(或下端部)处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部(或上端部)处。在一个或多个示例性实施方式中，第一半导体层11可以设置在发光元件LD的一个端部(或下端部)处，并且第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以设置成各种形状。在一个或多个示例性实施方式中，发光元件LD可以具有在其长度方向上是长的(即，其纵横比大于1)的杆状形状或棒状形状。在本公开的一些实施方式中，发光元件LD在长度方向上的长度L可以大于发光元件LD的直径D(或截面的宽度)。发光元件LD可以包括例如制造得足够小以具有微米级至纳米级程度的直径D和/或长度L的发光二极管(LED)。
发光元件LD的直径D可以是约0.5μm至500μm，并且发光元件LD的长度L可以是约1μm至1000μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以被修改为适于应用发光元件LD的照明设备或自发光显示设备的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)(诸如Si、Ge或Sn)的n型半导体层。然而，构成第一半导体层11的材料不限于此。在一些实施方式中，第一半导体层11可配置有各种材料。在本公开的一些实施方式中，第一半导体层11可包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度L方向，第一半导体层11可以包括与有源层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部(或下端部)。
有源层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在一个或多个示例性实施方式中，当有源层12形成为多量子阱结构时，构成一个单元的阻挡层(未示出)、应变增强层和阱层可以周期性地和重复地堆叠在有源层12中。应变增强层可以具有比阻挡层的晶格常数小的晶格常数，以进一步增强应变，例如施加到阱层的压缩应变。然而，有源层12的结构不限于上述实施方式。
有源层12可以发射波长为400nm至900nm的光，并且可以使用双异质结构。在本公开的一些实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以沿着发光元件LD的长度L方向形成在有源层12的顶部和/或底部上。在一些示例性实施方式中，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，诸如AlGaN或AlInGaN的材料可用于形成有源层12。在一些实施方式中，有源层12可配置有各种材料。有源层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
当在发光元件LD的端部之间施加具有一定电压(例如，设定或预定电压)或更大电压的电场时，发光元件LD在电子-空穴对在有源层12中复合时发光。通过使用这种原理来控制发光元件LD的发光，使得发光元件LD可以用作包括显示设备的像素的各种发光装置的光源(或发光源)。
第二半导体层13形成在有源层12的第二表面上，并且可以包括具有与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此。在一些实施方式中，第二半导体层13可配置有各种材料。在本公开的一些实施方式中，第二半导体层13可包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度L方向，第二半导体层13可以包括与有源层12的第二表面接触的下表面和暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在本公开的一些实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有不同的厚度。例如，沿着发光元件LD的长度L方向，第一半导体层11可以具有比第二半导体层13的厚度相对厚的厚度。因此，相比于第一半导体层11的下表面，发光元件LD的有源层12可以定位得更靠近第二半导体层13的上表面。
尽管示出了第一半导体层11和第二半导体层13中的每一个用一个层配置，但是本公开不限于此。在本公开的一些实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每一个还可以包括至少一个层，例如，包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，以执行用于减小晶格常数差的缓冲功能。TSBR可配置有p型半导体层，诸如p-GaInP、p-AlInP或p-AlGaInP，但本公开不限于此。
在一些实施方式中，除了如上所述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13的顶部上的附加电极(未示出)(在下文中，称为“第一附加电极”)。在一些其他实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端(例如，下端)处的另一附加电极(未示出)(在下文中，称为“第二附加电极”)。
第一附加电极和第二附加电极中的每一个可以是欧姆接触电极，但是本公开不限于此。在一些实施方式中，第一附加电极和第二附加电极中的每一个可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其任何氧化物或合金中的一种或混合物的不透明金属，但本公开不限于此。在一些实施方式中，第一附加电极和第二附加电极可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。
分别包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，在发光元件LD中产生的光可以通过穿过第一附加电极和第二附加电极而被发射到发光元件LD的外部。在一些实施方式中，当在发光元件LD中产生的光不穿过第一附加电极和第二附加电极并且通过除了发光元件LD的两个端部之外的区域发射到发光元件LD的外部时，第一附加电极和第二附加电极可以包括不透明金属。
在本公开的一些实施方式中，发光元件LD还可以包括绝缘膜14。然而，在一些实施方式中，可以省略绝缘膜14，或者绝缘膜14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘膜14可以防止当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路。此外，绝缘膜14减少或最小化发光元件LD的表面缺陷，从而改善发光元件LD的寿命和发光效率。此外，当密集地设置多个发光元件LD时，绝缘膜14可以防止在发光元件LD之间可能发生的不希望的短路。是否设置绝缘膜14不受限制，只要能够防止有源层12与外部导电材料发生短路。
绝缘膜14可以设置为完全围绕包括第一半导体层11、有源层12和第二半导体层13的发光堆叠结构的外围(或外周边)的形状。
尽管在上述实施方式中描述了绝缘膜14设置成完全围绕第一半导体层11、有源层12和第二半导体层13中的每一个的外围(或外周边)的形状的情况，但是本公开不限于此。在一些实施方式中，当发光元件LD包括第一附加电极时，绝缘膜14可以完全围绕第一半导体层11、有源层12、第二半导体层13和第一附加电极中的每一个的外围(或外周边)。在一些其他实施方式中，绝缘膜14可以不完全围绕第一附加电极的外围(或外周边)，或者可以仅围绕第一附加电极的外围(或外周边)的一部分，并且可以不围绕第一附加电极的外围(或外周边)的另一部分。在一些实施方式中，当第一附加电极设置在发光元件LD的另一端部(或上端部)处并且第二附加电极设置在发光元件LD的一个端部(或下端部)处时，绝缘膜14可以暴露第一附加电极和第二附加电极中的每一个的至少一个区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(AlOx)、二氧化钛(TiO2)等组成的群组中选择的至少一种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
在一些实施方式中，如图3和图4中所示，发光元件LD'可以包括具有核-壳结构的发光图案10'。第一半导体层11'可以位于核(即，发光元件LD'的中间(或中心))处，有源层12'可以设置和/或形成为在发光元件LD'的长度L方向上围绕第一半导体层11'的外围(或外周边)的形状，并且第二半导体层13'可以设置和/或形成为在发光元件LD'的长度L方向上围绕有源层12'的形状。此外，发光元件LD'还可以包括围绕第二半导体层13'的至少一侧的附加电极15'。在一些实施方式中，发光元件LD'还可以包括绝缘膜14'，绝缘膜14'设置在具有核-壳结构的发光图案10'的外围(或外周边)上并且包括透明绝缘材料。包括具有核-壳结构的发光图案10'的发光元件LD'可以通过生长工艺制造。
上述发光元件LD或LD'可以用作各种显示设备的发光源。发光元件LD或LD'可以通过表面处理工艺制造。例如，当将要提供给每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)的多个发光元件LD或LD'混合在液体溶液(或溶剂)中时，可以对每个发光元件LD或LD'进行表面处理，使得发光元件LD或LD'不在溶液中不均匀地聚集，而是在溶液中均匀地分散。
包括上述发光元件LD或LD'的发光单元(或发光装置)可以用于包括显示设备的、需要光源的各种类型的设备。当在显示面板的每个像素的发光区域中设置多个发光元件LD或LD'时，发光元件LD或LD'可以用作像素的光源。然而，发光元件LD或LD'的应用领域不限于上述示例。例如，发光元件LD或LD'可以用于需要光源的其他类型的设备，诸如照明设备。
图5示出了根据本公开的一个或多个示例性实施方式的显示设备，并且具体地，是使用图1至图4中所示的发光元件中的任何一个发光元件作为光源的显示设备的示意性平面图。
在图5中，为了方便起见，基于其中显示图像的显示区域DA简要地示出了显示设备的结构。
参照图1至图5，根据本公开的一个或多个示例性实施方式的显示设备可以包括衬底SUB、设置在衬底SUB上的多个像素PXL(每个像素PXL包括至少一个发光元件LD)、设置在衬底SUB上以驱动像素PXL的驱动单元以及连接像素PXL和驱动单元的线单元。
只要显示设备是其中显示表面被应用到其至少一个表面的电子设备，诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴设备，就可以应用本公开。
根据驱动发光元件LD的方法，可以将显示设备分类为无源矩阵型显示设备和有源矩阵型显示设备。在一些示例性实施方式中，当显示设备被实现为有源矩阵型显示设备时，像素PXL中的每个可以包括用于控制提供给发光元件LD的电流量的驱动晶体管、用于将数据信号传输到驱动晶体管的开关晶体管等。
显示设备可以设置成各种形状。在一些示例性实施方式中，显示设备可以设置成具有彼此平行的两对边的矩形板形状，但是本公开不限于此。当显示设备设置成矩形板形状时，两对边中的任何一对边可以设置成比另一对边长。为方便起见，示出了显示设备设置成具有一对长边和一对短边的矩形形状的情况。长边的延伸方向表示为第二方向DR2，短边的延伸方向表示为第一方向DR1，并且垂直于长边和短边的延伸方向的方向表示为第三方向DR3。在设置成矩形板形状的显示设备中，一个长边和一个短边彼此接触(或相交)的拐角部可以具有圆润形状。
衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动单元以及连接像素PXL和驱动单元的线单元的一部分的区域。为了方便起见，在图5中仅示出了一个像素PXL，但是可以在衬底SUB的显示区域DA中大量设置多个像素PXL。
非显示区域NDA可以设置在显示区域DA的至少一侧处。非显示区域NDA可以沿着显示区域DA的边缘或者外围(或周边)围绕显示区域DA。非显示区域NDA可以设置有连接到像素PXL的线单元以及连接到线单元并驱动像素PXL的驱动单元。
线单元可以电连接驱动单元和像素PXL。线单元可以是扇出线，其向每个像素PXL提供信号并连接到信号线(例如连接到每个像素PXL的扫描线、数据线、发射控制线等)。此外，线单元可以是连接到信号线(例如，连接到每个像素PXL的控制线、感测线等)的扇出线，以实时地补偿每个像素PXL的电特性变化。
衬底SUB可以包括透明绝缘材料，以使光能够透射通过衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB上的一个区域可以设置为显示区域DA，使得像素PXL设置在其中，并且衬底SUB上的另一个区域可以设置为非显示区域NDA。在一些示例性实施方式中，衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有相应像素PXL的像素区域，非显示区域NDA设置在显示区域DA的外围处(或邻近于显示区域DA)。
像素PXL中的每个可以设置在显示区域DA中。在本公开的一些示例性实施方式中，像素PXL可以在显示区域DA中布置成条纹布置结构或RGBG布置结构，但是本公开不限于此。RGBG布置结构可以被称为RGBG矩阵结构(例如，
Figure BDA0003038059810000141
矩阵结构或RGBG结构(例如，
Figure BDA0003038059810000143
结构))。
Figure BDA0003038059810000142
是韩国三星显示有限公司的注册商标。
每个像素PXL可以包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小至纳米级至微米级程度的尺寸，并且可以与设置在其附近的发光元件并联连接。然而，本公开不限于此。发光元件LD可以构成每个像素PXL的光源。
每个像素PXL可以包括由一定信号(例如，设定或预定信号，例如，扫描信号和/或数据信号)和/或电源(例如，设定或预定电源，例如，第一驱动电源和/或第二驱动电源)驱动的至少一个光源，例如，发光元件LD。然而，在本公开的示例性实施方式中，可以用作像素PXL的光源的发光元件LD的种类不限于此。
驱动单元通过线单元向每个像素PXL提供信号(例如，设定或预定信号)和电源(例如，设定或预定电源)，并且因此，可以控制像素PXL的驱动。驱动单元可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。
图6A至图6C是示出图5中所示的一个像素中所包含的组件之间的电连接关系的各种实施方式的电路图。
例如，图6A至图6C示出可应用于有源显示设备的像素PXL中所包括的组件之间的电连接关系的不同实施方式。然而，本公开的实施方式适用的像素PXL中所包括的组件的种类不限于此。
在图6A至图6C中，像素PXL综合地不仅包括图5中所示的像素PXL中的每个中所包括的组件，而且还包括其中设置有组件的区域。
参照图1至图6C，一个像素PXL(在下文中，称为“像素”)可包括发光单元EMU，其产生具有对应于数据信号的亮度的光。此外，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路144。
发光单元EMU可以包括并联连接在施加有第一驱动电源VDD的电压的第一电力线PL1和施加有第二驱动电源VSS的电压的第二电力线PL2之间的多个发光元件LD。例如，发光单元EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在相同的方向上并联连接在第一电极EL1和第二电极EL2之间的多个发光元件LD。在本公开的一些实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一个端部和通过第二电极EL2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设置为高电势电源，并且第二驱动电源VSS可以设置为低电势电源。
在相同的方向上并联连接在提供有具有不同电势的电压的第一电极EL1和第二电极EL2之间的发光元件LD可以分别形成有效光源。有效光源可以构成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD中的每个可以发射具有与通过相应的像素电路144提供的驱动电流对应的亮度的光。例如，像素电路144可以在每个帧周期期间向发光单元EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发光单元EMU的驱动电流可以被分配以流过并联连接的发光元件LD中的每个。因此，发光单元EMU可以发射具有与驱动电流对应的亮度的光，同时每个发光元件LD发射具有与流过其的电流对应的亮度的光。
在一些实施方式中，除了在正向方向上连接并形成相应的有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起并联连接在第一电极EL1和第二电极EL2之间，并且可以在与发光元件LD所连接的方向相反的方向(例如，反向方向)上连接在第一电极EL1和第二电极EL2之间。虽然在第一电极EL1和第二电极EL2之间施加一定驱动电压(例如，设定或预定驱动电压，例如，正向驱动电压)，但是反向发光元件LDr保持非有效状态(例如，反向偏置状态)，并且因此，基本上没有电流流过反向发光元件LDr。
像素电路144可以连接到相应像素PXL的扫描线Si和数据线Dj。在示例中，当假设像素PXL布置在显示区域DA的第i(i是自然数)行和第j(j是自然数)列中时，像素PXL的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在一些实施方式中，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6A至图6C中所示的实施方式。
首先，参考图6A，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可连接到第j数据线Dj，且第二晶体管T2的第二端子可连接到第一节点N1。第二晶体管T2的第一端子和第二端子是不同的端子。例如，当第一端子是源电极时，第二端子可以是漏电极。在一些实施方式中，第二晶体管T2的栅电极可以连接到第i扫描线Si。当从第i扫描线Si提供具有第二晶体管T2能够导通的电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通，以电连接第j数据线Dj和第一节点N1。相应帧的数据信号提供给第j数据线Dj。因此，数据信号传输到第一节点N1。传输到第一节点N1的数据信号充入在存储电容器Cst中(例如，存储电容器Cst可以充入与数据信号对应的电压)。
第一晶体管T1(例如，驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以电连接到发光单元EMU的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1与第一节点N1的电压对应地控制提供给发光元件LD的驱动电流量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且存储电容器Cst的另一个电极可以连接到第一节点N1。存储电容器Cst充入与提供给第一节点N1的数据信号对应的电压，并保持充电的电压直到提供下一帧的数据信号。
在图6A中，示出了像素电路144，其包括用于将数据信号传输到像素PXL内部的第二晶体管T2、用于存储与数据信号对应的电荷的存储电容器Cst以及用于将与数据信号对应的驱动电流提供给发光元件LD的第一晶体管T1。
然而，本公开不限于此，并且可以不同地修改和实施像素电路144的结构。在一些示例性实施方式中，像素电路144还可以包括至少一个晶体管元件，诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件或者诸如用于提高第一节点N1的电压的升压电容器的其他电路元件。
尽管在图6A中示出了包括在像素电路144中的所有晶体管(例如，第一晶体管T1和第二晶体管T2)用P型晶体管实现的情况，但是本公开不限于此。例如，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以用N型晶体管实现。
在一些实施方式中，像素电路144还可连接到至少另一扫描线。例如，如图6B中所示，当像素PXL设置在显示区域DA的第i行中时，相应像素PXL的像素电路144还可连接到第(i-1)扫描线Si-1(例如，前一扫描线)和/或第(i+1)扫描线Si+1(例如，下一扫描线)。此外，在一些实施方式中，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路144还可以连接到第三电源。例如，像素电路144还可以连接到初始化电源Vint。像素电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(例如，驱动晶体管)的第一端子(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，且第一晶体管T1的第二端子(例如，漏电极)可经由第六晶体管T6连接到发光元件LD的一个端部。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1与第一节点N1的电压对应地控制经由发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间流动的驱动电流量。
第二晶体管T2(例如，开关晶体管)可以连接在连接到像素PXL的第j数据线Dj和第一晶体管T1的第一端子之间。在一些实施方式中，第二晶体管T2的栅电极可以连接到与像素PXL连接的第i扫描线Si。当从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2可以导通，以将第j数据线Dj电连接到第一晶体管T1的第一端子。因此，当第二晶体管T2导通时，从第j数据线Dj提供的数据信号传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的第二端子和第一节点N1之间。第三晶体管T3的栅电极可以连接到第i扫描线Si。当从第i扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3可以导通，以将第一晶体管T1的第二端子和第一节点N1彼此电连接。
第四晶体管T4可以连接在第一节点N1和施加有初始化电源Vint的初始化电力线IPL之间。第四晶体管T4的栅电极可以连接到前一扫描线，例如，第(i-1)扫描线Si-1。当具有栅极导通电压(例如，低电平电压)的扫描信号被提供到第(i-1)扫描线Si-1时，第四晶体管T4可以导通，以将初始化电源Vint的电压传输到第一节点N1。初始化电源Vint可以具有等于或小于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接到相应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压(例如，高电平电压)的发射控制信号提供给第i发射控制线Ei时，第五晶体管T5可以截止，并且第五晶体管T5可以在其他情况下导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的一个端部(例如，发光单元EMU的第一电极EL1)之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。当具有栅极截止电压(例如，高电平电压)的发射控制信号提供给第i发射控制线Ei时，第六晶体管T6可以截止，并且第六晶体管T6可以在其他情况下导通。
第七晶体管T7可以连接在发光元件LD的一个端部(例如，发光单元EMU的第一电极EL1或第二节点N2)和初始化电力线IPL之间。第七晶体管T7的栅电极可以连接到下一行的扫描线中的任何一条，例如，第(i+1)扫描线Si+1。当具有栅极导通电压(例如，低电平电压)的扫描信号提供给第(i+1)扫描线Si+1时，第七晶体管T7可以导通，以将初始化电源Vint的电压提供给发光元件LD的一个端部(例如，发光单元EMU的第一电极EL1)。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以充入与在每个帧周期中提供给第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压(或存储与其对应的电荷)。
尽管在图6B中示出了包括在像素电路144中的所有晶体管(例如，第一晶体管T1至第七晶体管T7)用P型晶体管实现的情况，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以用N型晶体管代替。
在本公开的一个或多个示例性实施方式中，像素电路144的配置不限于图6A和图6B中所示的实施方式。例如，像素电路144可以如图6C中所示的实施方式中所示的那样配置。
如图6C中所示，像素电路144还可以连接到控制线CLi和感测线SENj。在示例中，像素电路144可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图6A中所示的第一晶体管T1和第二晶体管T2之外，像素电路144还可以包括第三晶体管T3。
第三晶体管T3可以连接在第一晶体管T1和第j感测线SENj之间。例如，第三晶体管T3的一个电极可以连接到与发光单元EMU的第一电极EL1连接的第一晶体管T1的第一端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到第j感测线SENj。当省略第j感测线SENj时，第三晶体管T3的另一电极可以连接到第j数据线Dj。
在一些实施方式中，第三晶体管T3的栅电极可以连接到第i控制线CLi。当省略第i控制线CLi时，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以由在感测周期(例如，设定或预定感测周期)期间提供给第i控制线CLi的、具有栅极导通电压(例如，高电平电压)的控制信号导通以电连接第j感测线SENj和第一晶体管T1的源电极。
在一些实施方式中，感测周期可以是其中可以确定布置在显示区域DA中的像素PXL中的每一个的特性信息(例如，第一晶体管T1的阈值电压等)的周期。在感测周期期间，可以通过第j数据线Dj和第二晶体管T2向第一节点N1提供可以导通第一晶体管T1的参考电压(例如，设定或预定参考电压)，或者第一晶体管T1可以在每个像素PXL连接到电流源等时而导通。当第三晶体管T3响应于提供给第三晶体管T3的栅电极的具有栅极导通电压的控制信号而导通时，第一晶体管T1可以经由第三晶体管T3连接到第j感测线SENj。因此，可以通过第j感测线SENj提取每个像素PXL的特性信息，包括第一晶体管T1的阈值电压等。所提取的特性信息可用于转换图像数据，从而补偿像素PXL之间的特性偏差。
尽管在图6C中示出了所有第一晶体管T1至第三晶体管T3是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可以用P型晶体管代替。此外，尽管在图6C中示出了发光单元EMU连接在像素电路144和第二驱动电源VSS之间的实施方式，但是发光单元EMU可以连接在第一驱动电源VDD和像素电路144之间。
尽管在图6B和图6C中示出构成每个发光单元EMU的所有发光元件LD全部并联连接的实施方式，但是本公开不限于此。在一些实施方式中，发光单元EMU可以配置为包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。例如，发光单元EMU可以配置成如图6A中所示的串联/并联混合结构。
参照图6A，发光单元EMU可以包括顺序连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1至第四串联级SET4。第一串联级SET1至第四串联级SET4中的每一个可以包括相应串联级的电极对以及在相同的方向上并联连接在第一串联级SET1的两个电极EL1和CTE1_1、第二串联级SET2的两个电极CTE1_2和CTE2_1、第三串联级SET3的两个电极CTE2_2和CTE3_1或第四串联级SET4的两个电极CTE3_2和EL2之间的多个发光元件LD。
第一串联级SET1可以包括第一电极EL1和第(1-1)中间电极CTE1_1，并且还可以包括连接在第一电极EL1和第(1-1)中间电极CTE1_1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括在相反的方向上与第一发光元件LD1并联连接在第一电极EL1和第(1-1)中间电极CTE1_1之间的反向发光元件LDr。
第二串联级SET2可以包括第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1，并且还可以包括连接在第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括在相反的方向上与第二发光元件LD2并联连接在第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1之间的反向发光元件LDr。
第一串联级SET1的第(1-1)中间电极CTE1_1和第二串联级SET2的第(1-2)中间电极CTE1_2可以一体地设置成彼此连接。例如，第(1-1)中间电极CTE1_1和第(1-2)中间电极CTE1_2可以构成第一中间电极CTE1，第一中间电极CTE1电连接连续的第一串联级SET1和第二串联级SET2。当第(1-1)中间电极CTE1_1和第(1-2)中间电极CTE1_2一体地设置时，第(1-1)中间电极CTE1_1和第(1-2)中间电极CTE1_2可以是第一中间电极CTE1的不同区域。
第三串联级SET3可以包括第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1，并且还可以包括连接在第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1之间的至少一个第三发光元件LD3。此外，第三串联级SET3可以包括在相反的方向上与第三发光元件LD3并联连接在第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1之间的反向发光元件LDr。
第二串联级SET2的第(2-1)中间电极CTE2_1和第三串联级SET3的第(2-2)中间电极CTE2_2可以一体地设置成彼此连接。例如，第(2-1)中间电极CTE2_1和第(2-2)中间电极CTE2_2可以构成第二中间电极CTE2，第二中间电极CTE2电连接连续的第二串联级SET2和第三串联级SET3。当第(2-1)中间电极CTE2_1和第(2-2)中间电极CTE2_2一体地设置时，第(2-1)中间电极CTE2_1和第(2-2)中间电极CTE2_2可以是第二中间电极CTE2的不同区域。
第四串联级SET4可以包括第(3-2)中间电极CTE3_2和第二电极EL2，并且还可以包括连接在第(3-2)中间电极CTE3_2和第二电极EL2之间的至少一个第四发光元件LD4。此外，第四串联级SET4可以包括在相反的方向上与第四发光元件LD4并联连接在第(3-2)中间电极CTE3_2和第二电极EL2之间的反向发光元件LDr。
第三串联级SET3的第(3-1)中间电极CTE3_1和第四串联级SET4的第(3-2)中间电极CTE3_2可以一体地设置成彼此连接。例如，第(3-1)中间电极CTE3_1和第(3-2)中间电极CTE3_2可以构成第三中间电极CTE3，第三中间电极CTE3电连接连续的第三串联级SET3和第四串联级SET4。当第(3-1)中间电极CTE3_1和第(3-2)中间电极CTE3_2一体地设置时，第(3-1)中间电极CTE3_1和第(3-2)中间电极CTE3_2可以是第三中间电极CTE3的不同区域。
在上述实施方式中，第一串联级SET1的第一电极EL1可以是每个像素PXL的发光单元EMU的阳极电极，并且第四串联级SET4的第二电极EL2可以是发光单元EMU的阴极电极。
如上所述，包括以串联/并联混合结构连接的发光元件LD的像素PXL的发光单元EMU可以将驱动电流/电压条件容易地控制为适于应用发光单元EMU的产品的规格。
例如，与包括并联连接的发光元件LD的发光单元EMU相比，包括以串联/并联混合结构连接的发光元件LD的像素PXL的发光单元EMU可以减小驱动电流。与包括全部串联连接的发光元件LD的发光单元EMU相比，包括以串联/并联混合结构连接的发光元件LD的像素PXL的发光单元EMU可以降低施加到发光单元EMU的两端的驱动电压。
应用于本公开的像素PXL的结构不限于图6A至图6C中所示的实施方式，并且相应的像素PXL可具有各种结构。例如，每个像素PXL可以配置在无源类型发光显示设备等中。可以省略像素电路144，并且包括在发光单元EMU中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的第一电力线PL1、施加有第二驱动电源VSS的第二电力线PL2和/或控制线(例如，设定或预定控制线)。
图7是示意性地示出图5中所示的像素中的一个像素的平面图。图8A是仅示出图7中所示的第一电极至第四电极、中间电极和第一绝缘层的平面图。图8B是示出图8A中所示的第一电极和第二电极的另一实施方式的示意性平面图。图9是沿着图7中所示的线I-I'截取的剖视图。图10是沿着图7中所示的线II-II'截取的剖视图。图11是示出根据本公开的一个或多个示例性实施方式的流过像素的驱动电流的平面图，并且示出流过例如图7中所示的像素的驱动电流。图12示意性地示出了图7中所示的像素与上衬底接合的状态，并且是对应于图7中所示的线I-I'的剖视图。图13是示出图7中所示的像素中的第一中间电极至第三中间电极的另一实施方式的示意性平面图。图14是沿着图13中所示的线III-III'截取的剖视图。
图7中所示的像素可以是图6A中所示的像素。
在图7中，为了方便起见，省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
在图7至图14中，简化并示出了一个像素PXL，诸如每个电极被示出为单层的电极的情况和每个绝缘层被示出为单层绝缘层的情况。然而，本公开不限于此。
在本公开的一个或多个实施方式中，术语“形成和/或设置在相同的层中”可以是指在相同的工艺中形成，并且术语“形成和/或设置在不同的层中”可以是指在不同的工艺中形成。
在本公开的一个或多个实施方式中，两个组件之间的术语“连接”可以包括电连接和物理连接两者。
在本公开的一个或多个实施方式中，为了便于描述，平面上的横向方向(或水平方向)表示为第一方向DR1，平面上的纵向方向(或竖直方向)表示为第二方向DR2，并且截面上的衬底SUB的厚度方向表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以表示由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参照图1至图6A以及图7至图14，根据本公开的一个或多个实施方案的显示设备可以包括设置在衬底SUB上的多个像素PXL。
衬底SUB可以包括透明绝缘材料，以使光能够透射通过衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
刚性衬底可以包括例如玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一个。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，构成衬底SUB的材料可以不同地改变。在显示设备的制造工艺中，应用至衬底SUB的材料可以具有对高处理温度的耐性(或耐热性)。
衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA，非显示区域NDA设置在显示区域DA的外围处(或与显示区域DA的外围相邻)。例如，非显示区域NDA可以沿着显示区域DA的边缘或外围围绕显示区域DA。
像素PXL可以在衬底SUB上的显示区域DA中沿着在第一方向DR1上延伸的多个像素行以及在不同于第一方向DR1的(例如，与第一方向DR1交叉的)第二方向DR2上延伸的多个像素列布置成矩阵形式和/或条纹形式，但是本公开不限于此。在一些实施方式中，像素PXL可以在衬底SUB上的显示区域DA中设置成各种布置形式。
其中设置(或提供)有每个像素PXL的像素区域PXA可以包括其中发射光的发射区域和邻近发射区域(或围绕发射区域的外围)的外围区域。在本公开的一个或多个示例性实施方式中，外围区域可以包括其中不发射光的非发射区域。
电连接到像素PXL的线单元可以位于衬底SUB上。线单元可包括用于将信号(例如，设定或预定信号或预定电压)传输到每个像素PXL的多条信号线。信号线可以包括用于将扫描信号传输到每个像素PXL的第i扫描线Si、用于将数据信号传输到每个像素PXL的第j数据线Dj以及用于将驱动电源传输到每个像素PXL的电力线PL1和DVL。在一些实施方式中，线单元还可以包括用于将发射控制信号传输到每个像素PXL的发射控制线。在一些其他实施方式中，线单元还可以包括连接到每个像素PXL的感测线和控制线。
每个像素PXL可以包括像素电路层PCL和显示元件层DPL，像素电路层PCL设置在衬底SUB上并且包括像素电路144，显示元件层DPL包括多个发光元件LD。发光元件LD可以位于每个像素PXL的像素区域PXA中。
为方便起见，将首先描述像素电路层PCL，并且将然后描述显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、像素电路144和钝化层PSV。
缓冲层BFL可以防止杂质扩散到包括在像素电路144中的晶体管T(例如，开关晶体管Tsw和驱动晶体管Tdr)中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可包括例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置成单层，但是也可以设置成包括至少两层的多层。当缓冲层BFL设置成多层时，这些层可以由相同的材料形成或者可以由不同的材料形成。根据衬底SUB的材料和工艺条件，可以省略缓冲层BFL。
像素电路144可包括至少一个晶体管T和存储电容器Cst。晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本公开不限于此，且像素电路144可包括除驱动晶体管Tdr和开关晶体管Tsw之外的用于执行另一功能的电路元件。在以下实施方式中，当包含地指定驱动晶体管Tdr和开关晶体管Tsw时，晶体管被称为晶体管T。驱动晶体管Tdr可以是参考图6A描述的第一晶体管T1，并且开关晶体管Tsw可以是参考图6A描述的第二晶体管T2。
驱动晶体管Tdr和开关晶体管Tsw中的每一个可以包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的任何一个，并且第二端子DE可以是源电极和漏电极中的另一个。在一个或多个示例性实施方式中，当第一端子SE是源电极时，第二端子DE可以是漏电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括与第一端子SE接触的第一接触区域和与第二端子DE接触的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以与相应晶体管T的栅电极GE重叠。半导体图案SCL可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区域是未掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域中的每一个可以是掺杂有杂质的半导体图案。
栅极绝缘层GI可以设置和/或形成在半导体图案SCL之上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。在一些实施方式中，栅极绝缘层GI可以包括与缓冲层BFL相同的材料，或者包括从例示为构成缓冲层BFL的材料的材料中选择的至少一种。在一些实施方式中，栅极绝缘层GI可以是包括有机材料的有机绝缘层。栅极绝缘层GI可以设置成单层，但是也可以设置成包括至少两层的多层。
栅电极GE可以设置和/或形成在栅极绝缘层GI上，以对应于半导体图案SCL的沟道区域。栅电极GE可以设置在栅极绝缘层GI上，以与半导体图案SCL的沟道区域重叠。栅电极GE可以形成为包括选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的群组中的一种的单层，或者形成为包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层结构或多层结构，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)是低电阻材料以降低布线电阻。
层间绝缘层ILD可以设置和/或形成在栅电极GE之上。层间绝缘层ILD可以包括与栅极绝缘层GI相同的材料，或者包括从例示为构成栅极绝缘层GI的材料的材料中选择的至少一种。
第一端子SE和第二端子DE可以设置和/或形成在层间绝缘层ILD上，并且可以分别通过依次穿过栅极绝缘层GI和层间绝缘层ILD的接触孔与半导体图案SCL的第一接触区域和第二接触区域接触。第一端子SE和第二端子DE中的每一个可以包括与栅电极GE相同的材料，或者包括从例示为构成栅电极GE的材料的材料中选择的至少一种。
尽管已经描述了驱动晶体管Tdr和开关晶体管Tsw中的每一个的第一端子SE和第二端子DE是通过依次穿过栅极绝缘层GI和层间绝缘层ILD的接触孔电连接到半导体图案SCL的单独电极，但是本公开不限于此。在一些实施方式中，驱动晶体管Tdr和开关晶体管Tsw中的每一个的第一端子SE可以是与相应的半导体图案SCL的沟道区域相邻的第一接触区域，并且驱动晶体管Tdr和开关晶体管Tsw中的每一个的第二端子DE可以是与相应的半导体图案SCL的沟道区域相邻的第二接触区域。驱动晶体管Tdr的第一端子SE可以通过单独的连接连接器(诸如桥接电极)电连接到相应像素PXL的发光元件LD。
在本公开的一些实施方式中，像素电路144中所包括的晶体管T可以用低温多晶硅(LTPS)薄膜晶体管来实现，但是本公开不限于此。在一些实施方式中，包括在像素电路144中的晶体管T可以用氧化物半导体薄膜晶体管来实现。此外，作为示例，已经描述了用具有顶栅结构的薄膜晶体管实现晶体管T的情况，但是本公开不限于此。可以不同地修改晶体管T的结构。
在一个或多个实施方式中，存储电容器Cst可以包括设置在像素电路层PCL中所包括的绝缘层中的任何一个绝缘层上的下电极和设置在另一绝缘层上以通过与下电极重叠来形成电容的上电极。
像素电路层PCL可以包括设置和/或形成在层间绝缘层ILD上的驱动电压线DVL。驱动电压线DVL可以是参考图6A描述的第二电力线PL2。此外，像素电路层PCL还可以包括连接到第一驱动电源VDD的第一电力线PL1。第一电力线PL1可以设置在与驱动电压线DVL相同的层中，或者可以设置在与驱动电压线DVL的层不同的层中。在本公开的一个或多个实施方式中，已经描述了驱动电压线DVL设置在与驱动晶体管Tdr(和开关晶体管Tsw)的第一端子SE和第二端子DE相同的层中，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置在与设置在像素电路层PCL中的导电层中的任何一个导电层相同的层中。例如，驱动电压线DVL在像素电路层PCL中的位置可以不同地改变。
第一电力线PL1可以电连接到部分组件(例如，显示元件层DPL的第一电极EL1)，并且驱动电压线DVL可以电连接到另一组件(例如，显示元件层DPL的第二电极EL2)。第一电力线PL1和驱动电压线DVL可以将对准信号(或对准电压)传输到第一电极EL1和第二电极EL2，以对准像素PXL中的每个的像素区域PXA中的发光元件LD。此外，第一电力线PL1和驱动电压线DVL中的每一个可以在发光元件LD对准之后将相应的驱动电源的电压传输到每个像素PXL，从而驱动发光元件LD。
第一电力线PL1和驱动电压线DVL中的每一个可以包括导电材料。在示例中，第一电力线PL1和驱动电压线DVL中的每一个可以形成为单层，单层包括选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的群组中的一种，或者形成为包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)是低电阻材料以降低布线电阻。在一些示例性实施方式中，第一电力线PL1和驱动电压线DVL中的每一个可以配置为其中顺序堆叠钛(Ti)/铜(Cu)的双层。
钝化层PSV可以设置和/或形成在晶体管T和驱动电压线DVL之上。
钝化层PSV可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。例如，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括暴露驱动晶体管Tdr的第一端子SE的第一接触孔CH1和暴露驱动电压线DVL的第二接触孔CH2。
显示元件层DPL可以设置在钝化层PSV上。
显示元件层DPL可以包括堤BNK、第一电极EL1和第二电极EL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、中间电极CTE1、CTE2和CTE3以及第一绝缘层INS1至第三绝缘层INS3。
堤BNK可以位于围绕相应像素PXL的发射区域的至少一侧的外围区域中。外围区域可以包括非发射区域。
堤BNK是限定(或划分)相应像素PXL和与其相邻的像素PXL中的每一个的像素区域PXA(或发射区域)的结构，并且可以是例如像素限定层。堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料，以防止光(或光束)在每个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在一些实施方式中，堤BNK可以包括透明材料(或物质)。透明材料可包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在其他实施方式中，反射材料层可以形成在堤BNK之上，以进一步改善从每个像素PXL发射的光的效率。堤BNK可以设置和/或形成在第一绝缘层INS1上，但是本公开不限于此。在一些实施方式中，堤BNK可以设置和/或形成在钝化层PSV上。
第一电极EL1可以通过第一接触孔CH1电连接到相应像素PXL的像素电路层PCL中的部分组件，例如驱动晶体管Tdr。第二电极EL2可以通过第二接触孔CH2电连接到包括在相应像素PXL的像素电路层PCL中的部分组件，例如驱动电压线DVL。
第一电极EL1和第二电极EL2可以设置在相同的表面(例如，钝化层PSV的一个表面(或上表面))处并且可以彼此间隔开。在下文中，在说明书和/或权利要求中，如本领域技术人员将理解的，术语第一电极和第二电极可以彼此互换。换句话说，电极EL1可以被称为第二电极，并且电极EL2可以被称为第一电极，而不限于此。类似地，电极EL1的任何部或部分可以被称为第二电极的部或部分，并且电极EL2的任何部或部分可以被称为第一电极的部或部分，而不限于此。此外，在整个说明书和/或权利要求中，关于其他组件(例如，接触电极)，可以互换第一和第二标记。
第一电极EL1和第二电极EL2中的每一个可以由具有恒定反射性的材料制成，以允许从发光元件LD中的每一个发射的光在显示设备的图像显示方向(或前方向)上前进。第一电极EL1和第二电极EL2中的每一个可以由具有恒定反射性的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属，其适于在显示设备的图像显示方向上反射从发光元件LD发射的光。不透明金属可包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。在一些实施方式中，第一电极EL1和第二电极EL2中的每一个可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))、导电聚合物(诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)等)。当第一电极EL1和第二电极EL2中的每一个包括透明导电材料时，可以另外包括由不透明金属制成的单独的导电层，以用于在显示设备的图像显示方向上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每一个的材料不限于上述材料。
此外，第一电极EL1和第二电极EL2中的每一个可以设置和/或形成为单层，但是本公开不限于此。在一些实施方式中，第一电极EL1和第二电极EL2中的每一个可以设置和/或形成为多层，在该多层中堆叠有金属、合金、导电氧化物和导电聚合物中的两种或更多种材料。第一电极EL1和第二电极EL2中的每一个可以设置为包括至少两个层的多层，以减小或最小化当信号(或电压)传输到发光元件LD中的每个的两个端部时由信号延迟而引起的失真。在一些示例性实施方式中，第一电极EL1和第二电极EL2中的每一个可以设置为多层，在该多层中顺序堆叠有氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)。
在本公开的一些实施方式中，第二电极EL2可以具有四边形形状，该四边形形状位于相应像素PXL的像素区域PXA的中间(或核心)，并且可以具有第一边S1至第四边S4。在一些示例性实施方式中，第二电极EL2可以具有其中第一边S1至第四边S4的长度相同的正方形形状，或者具有其中第一边S1至第四边S4中的彼此相对的两边(例如，第二边S2和第四边S4)的长度彼此相同并且彼此不相对的两边(例如，第一边S1和第二边S2)的长度彼此不同的矩形形状。此外，第二电极EL2可以具有如图8B中所示的菱形形状。
第一电极EL1可以具有四边形环形状或菱形环形状，并且可以沿着第二电极EL2的外围(例如，周边(或边缘))围绕第二电极EL2。第一电极EL1可以具有特定形状并且可以不完全围绕第二电极EL2，例如，第一电极EL1可以具有拥有开口部分A(例如，区域A)的四边形环形状或菱形环形状。第二电极EL2可以与第一电极EL1隔离并且可以被第一电极EL1围绕，但是本公开不限于此。第一电极EL1和第二电极EL2可以在钝化层PSV上设置成彼此隔开。
第一电极EL1可以包括第(1-1)电极EL1_1至第(1-4)电极EL1_4。第(1-1)电极EL1_1至第(1-4)电极EL1_4可以一体地设置成彼此连接，并且是第一电极EL1的不同区域。在一些示例性实施方式中，第(1-1)电极EL1_1可以是第一电极EL1的与第二电极EL2的第一边S1相邻的一个区域，第(1-2)电极EL1_2可以是第一电极EL1的与第二电极EL2的第二边S2相邻一个区域，第(1-3)电极EL1_3可以是第一电极EL1的与第二电极EL2的第三边S3相邻的一个区域，并且第(1-4)电极EL1_4可以是第一电极EL1的与第二电极EL2的第四边S4相邻的一个区域。
第(1-1)电极EL1_1的一端可以与第(1-2)电极EL1_2接触，并且第(1-1)电极EL1_1的另一端可以不与第(1-4)电极EL1_4接触。第(1-2)电极EL1_2的一端可以与第(1-1)电极EL1_1接触，并且第(1-2)电极EL1_2的另一端可以与第(1-3)电极EL1_3接触。第(1-3)电极EL1_3的一端可以与第(1-2)电极EL1_2接触，并且第(1-3)电极EL1_3的另一端可以与第(1-4)电极EL1_4接触。第(1-4)电极EL1_4的一端可以与第(1-3)电极EL1_3接触，并且第(1-4)电极EL1_4的另一端可以不与第(1-1)电极EL1_1接触。
在每个像素PXL的像素区域PXA中，多个发光元件LD可以对准和/或设置在第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域之间、第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域之间、第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域之间以及第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域之间。第一电极EL1和第二电极EL2以及发光元件LD可以构成每个像素PXL的发光单元EMU。
第一电极EL1和第二电极EL2可以接收对准信号(或对准电压)，以用作用于对准发光元件LD的对准电极(或对准线)。在一些示例性实施方式中，第一电极EL1可以从第一电力线PL1接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准线)，并且第二电极EL2可以从驱动电压线DVL接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准线)。第一对准信号(或对准电压)和第二对准信号(或对准电压)可以是具有电压差和/或相位差的信号，该电压差和/或相位差达到发光元件LD可以在第一电极EL1和第二电极EL2之间对准的程度。第一对准信号(或对准电压)和第二对准信号(或对准电压)中的至少一个可以是AC信号(或电压)，但是本公开不限于此。
如上所述，当第二电极EL2位于每个像素PXL的像素区域PXA的中间并且第一电极EL1围绕第二电极EL2的外围区域时，对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每一个。然后，可以在第一电极EL1和第二电极EL2之间在沿着第二电极EL2的外围(例如，周边)的相同方向上形成电场。提供给像素区域PXA的发光元件LD可以在相同的方向上布置在第一电极EL1和第二电极EL2之间。例如，发光元件LD的两个端部中的一个端部可以面向第一电极EL1，并且发光元件LD的另一端部可以面向第二电极EL2。
发光元件LD中的每个可以是使用具有无机晶体结构的材料制造的具有微米尺寸的发光二极管，例如，尺寸小至微米级至纳米级的程度。例如，发光元件LD中的每个可以是通过蚀刻工艺制造的微发光元件或通过生长工艺制造的微发光元件。
在每个像素PXL的像素区域PXA中可以对准和/或设置至少两个或几十个发光元件LD，但是发光元件LD的数量不限于此。在一些实施方式中，在像素区域PXA中对准和/或设置的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射彩色光和白光中的任何一种。发光元件LD中的每个可以在第一电极EL1和第二电极EL2之间在第一绝缘层INS1上对准，使得发光元件LD的延伸方向(或长度L方向)平行于第一方向DR1或第二方向DR2。发光元件LD可以以它们分散在溶液中的形式提供，以注入到每个像素PXL的像素区域PXA中。
发光元件LD可以与挥发性溶剂混合，以通过喷墨印刷工艺或狭缝涂布工艺供应到像素区域PXA。当施加与设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每一个对应的对准信号时，可以在第一电极EL1和第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1和第二电极EL2之间自对准。
在发光元件LD对准之后，通过另一工艺挥发或去除溶剂，使得发光元件LD可以最终对准和/或设置在每个像素PXL的像素区域PXA中。
在本公开的一个或多个实施方式中，发光元件LD可以包括多个第一发光元件LD1、多个第二发光元件LD2、多个第三发光元件LD3和多个第四发光元件LD4。
第一发光元件LD1可以设置在第(1-1)电极EL1_1和第二电极EL2的第一边S1之间。第二发光元件LD2可以设置在第(1-2)电极EL1_2和第二电极EL2的第二边S2之间。第三发光元件LD3可以设置在第(1-3)电极EL1_3和第二电极EL2的第三边S3之间。第四发光元件LD4可以设置在第(1-4)电极EL1_4和第二电极EL2的第四边S4之间。
第一发光元件LD1可以在第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域之间在相同的方向上对准。在一些示例性实施方式中，第一发光元件LD1中的每个的一个端部可以连接到第(1-1)电极EL1_1，并且第一发光元件LD1的另一端部可以连接到第二电极EL2的包括第一边S1的一个区域。在本公开的一些实施方式中，第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域连同在相同的方向上并联连接在它们之间的第一发光元件LD1可以构成第一串联级SET1。
第二发光元件LD2可以在第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域之间在相同的方向上对准。在一些示例性实施方式中，第二发光元件LD2中的每个的一个端部可以连接到第(1-2)电极EL1_2，并且第二发光元件LD2的另一端部可以连接到第二电极EL2的包括第二边S2的一个区域。第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域连同在相同的方向上并联连接在它们之间的第二发光元件LD2可以构成第二串联级SET2。
第三发光元件LD3可以在第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域之间在相同的方向上对准。在一些示例性实施方式中，第三发光元件LD3中的每个的一个端部可以连接到第(1-3)电极EL1_3，并且第三发光元件LD3的另一端部可以连接到第二电极EL2的包括第三边S3的一个区域。第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域连同在相同的方向上并联连接在它们之间的第三发光元件LD3可以构成第三串联级SET3。
第四发光元件LD4可以在第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域之间在相同的方向上对准。在一些示例性实施方式中，第四发光元件LD4中的每个的一个端部可以连接到第(1-4)电极EL1_4，并且第四发光元件LD4的另一端部可以连接到第二电极EL2的包括第四边S4的一个区域。第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域连同在相同的方向上并联连接在它们之间的第四发光元件LD4可以构成第四串联级SET4。
第一发光元件LD1至第四发光元件LD4可以设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。在本公开的一些实施方式中，第一绝缘层INS1可以配置为无机绝缘层，其适于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响。在一些示例性实施方式中，第一绝缘层INS1可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。在一些实施方式中，第一绝缘层INS1可以配置为适于使发光元件LD的支承表面平坦化的有机绝缘层。
第一绝缘层INS1可以包括暴露第一电极EL1的一个区域的第一开口OPN1和暴露第二电极EL2的一个区域的第二开口OPN2。第一绝缘层INS1可以覆盖除第一电极EL1的一个区域和第二电极EL2的一个区域之外的其他区域。
第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外周表面(例如，外圆周表面)，并将发光元件LD中的每个的两个端部暴露于外部。
第二绝缘层INS2可以配置成单层或多层，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以允许发光元件LD中的每个被进一步固定。第二绝缘层INS2可以包括无机绝缘层，其适于保护发光元件LD中的每个的有源层12免受外部氧气、湿气等的影响。然而，本公开不限于此。根据应用发光元件LD的显示设备的设计条件，第二绝缘层INS2可以包括含有有机材料的有机绝缘层。
在本公开的一些实施方式中，在发光元件LD在每个像素PXL的像素区域PXA中完全对准之后，在发光元件LD之上形成第二绝缘层INS2，从而可以防止发光元件LD与发光元件LD对准的位置分离。当在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)时，在形成第二绝缘层INS2的工艺中，该间隙可以用第二绝缘层INS2填充。因此，发光元件LD可以配置有适于填充第一绝缘层INS1和发光元件LD之间的间隙的有机绝缘层。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以设置和/或形成在第一电极EL1和第二电极EL2上。
第一接触电极CNE1和第二接触电极CNE2可以是将第一电极EL1和第二电极EL2中的每一个更稳定地电连接到发光元件LD的组件。
第一接触电极CNE1可以设置和/或形成在第(1-1)电极EL1_1上。第一接触电极CNE1可以通过经由第一开口OPN1与第(1-1)电极EL1_1直接接触而连接到第(1-1)电极EL1_1。此外，第一接触电极CNE1可以设置和/或形成在第一发光元件LD1中的每个的一个端部上，以连接到第一发光元件LD1中的每个的一个端部。施加到第(1-1)电极EL1_1的驱动晶体管Tdr的信号可以通过第一接触电极CNE1传递到第一发光元件LD1中的每个的一个端部。
第二接触电极CNE2可以设置和/或形成在第二电极EL2的包括第四边S4的一个区域上。第二接触电极CNE2可以通过经由第二开口OPN2与第二电极EL2直接接触而连接到第二电极EL2。此外，第二接触电极CNE2可以设置和/或形成在第四发光元件LD4中的每个的另一端部上，以连接到第四发光元件LD4中的每个的另一端部。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料(或物质)制成，以允许从发光元件LD中的每个发射且然后被第一电极EL1和第二电极EL2反射的光在显示设备的图像显示方向上前进而不损失光。在一些示例性实施方式中，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料中的至少一种，透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)，并且第一接触电极CNE1和第二接触电极CNE2可以是基本上透明的或半透明的以满足透射率(例如，设定或预定透射率或透射比)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施方式。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料制成。不透明导电材料可包括例如钛(Ti)、铝(Al)、银(Ag)等，但本公开不限于此。此外，第一接触电极CNE1和第二接触电极CNE2可以形成为单层或多层。
当在平面上观察时，第一接触电极CNE1和第二接触电极CNE2中的每一个可以具有在一个方向上延伸的棒状形状，但是本公开不限于此。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2中的每一个的形状可以在第一接触电极CNE1和第二接触电极CNE2中的每一个稳定地电连接到发光元件LD中的每个的范围内不同地改变。此外，第一接触电极CNE1和第二接触电极CNE2中的每一个的形状可以通过考虑与设置在其底部上的电极的连接关系而不同地改变。
当在平面上观察时，中间电极CTE可以与第一电极EL1的一个区域和第二电极EL2的一个区域中的每一个重叠。中间电极CTE可以是信号(例如，设定或预定信号或电压)不从外部传递至其的电极。在本公开的一些示例性实施方式中，中间电极CTE可以包括第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3。
第一中间电极CTE1可以设置在第二电极EL2的包括第一边S1的一个区域和第(1-2)电极EL1_2中的每一个上，以与第二电极EL2的所述一个区域和第(1-2)电极EL1_2重叠。此外，第一中间电极CTE1可以设置在第二电极EL2的第一拐角部CON1上以与第一拐角部CON1重叠，在该第一拐角部CON1处，第一边S1和第二边S2彼此接触(或相交)。
第一中间电极CTE1可以划分成第一区域A1和第二区域A2。第一区域A1可以是第一中间电极CTE1的与第(1-2)电极EL1_2对应或与第(1-2)电极EL1_2重叠的一个区域，并且第二区域A2可以是第一中间电极CTE1的与第二电极EL2的包括第一边S1的一个区域对应(或与第二电极EL2的包括第一边S1的一个区域重叠)的一个区域。第一区域A1和第二区域A2可以一体地设置成彼此连接。
第一中间电极CTE1可以设置在第一电极EL1和第二电极EL2之上的第一绝缘层INS1上，以与第一电极EL1和第二电极EL2电绝缘。也就是说，第一中间电极CTE1的第一区域A1可以通过设置在其底部上的第一绝缘层INS1与第(1-2)电极EL1_2电绝缘，并且第一中间电极CTE1的第二区域A2可以与第二电极EL2的包括第一边S1的一个区域电绝缘。
在本公开的一些实施方式中，第一中间电极CTE1的第二区域A2可以设置在第一发光元件LD1中的每个的另一端部上，以电连接和/或物理连接到第一发光元件LD1。第一中间电极CTE1的第一区域A1可以设置在第二发光元件LD2中的每个的一个端部上，以电连接和/或物理连接到第二发光元件LD2。第一中间电极CTE1可以用作连接第一发光元件LD1和第二发光元件LD2的第一桥接电极(或第一连接电极)。在示例中，第一中间电极CTE1可以是连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
第一中间电极CTE1可以设置成遍及第一电极EL1的一个区域(例如，第(1-2)电极EL1_2)和第二电极EL2的一个区域(例如，第二电极EL2的包括第一边S1的一个区域)，以具有弯曲至少一次的棒状形状。第一中间电极CTE1的形状不限于上述实施方式。在一些实施方式中，第一中间电极CTE1可以在第一中间电极CTE1稳定地连接连续的第一串联级SET1和第二串联级SET2的范围内以各种形状改变。
第二中间电极CTE2可以设置在第(1-3)电极EL1_3和第二电极EL2的包括第二边S2的一个区域中的每一个上，以与第二电极EL2的所述一个区域和第(1-3)电极EL1_3重叠。此外，第二中间电极CTE2可以设置在第二电极EL2的第二拐角部CON2上以与第二拐角部CON2重叠，在第二拐角部CON2处，第二边S2和第三边S3彼此接触(或相交)。
第二中间电极CTE2可以包括与第(1-3)电极EL1_3对应(或与第(1-3)电极EL1_3重叠)的第一区域A1和与第二电极EL2的包括第二边S2的一个区域对应(或与第二电极EL2的包括第二边S2的一个区域重叠)的第二区域A2。第一区域A1和第二区域A2可以是第二中间电极CTE2的不同区域。第一区域A1和第二区域A2可以一体地设置成彼此连接。
第二中间电极CTE2可以设置在第一绝缘层INS1上，以与第一电极EL1和第二电极EL2电绝缘。在一些示例性实施方式中，第二中间电极CTE2的第一区域A1可以通过设置在其底部上的第一绝缘层INS1与第(1-3)电极EL1_3电绝缘，并且第二中间电极CTE2的第二区域A2可以通过第一绝缘层INS1与第二电极EL2的包括第二边S2的一个区域电绝缘。
在本公开的一些示例性实施方式中，第二中间电极CTE2的第二区域A2可以设置在第二发光元件LD2中的每个的另一端部上，以电连接和/或物理连接到第二发光元件LD2。第二中间电极CTE2的第一区域A1可以设置在第三发光元件LD3中的每个的一个端部上，以电连接和/或物理连接到第三发光元件LD3。第二中间电极CTE2可以用作连接第二发光元件LD2和第三发光元件LD3的第二桥接电极(或第二连接电极)。在示例中，第二中间电极CTE2可以是连接第二串联级SET2和第三串联级SET3的第二桥接电极(或第二连接电极)。
第二中间电极CTE2可以设置成遍及第一电极EL1的一个区域(例如，第(1-3)电极EL1_3)和第二电极EL2的一个区域(例如，第二电极EL2的包括第二边S2的一个区域)，以具有弯曲至少一次的棒状形状。第二中间电极CTE2的形状不限于上述实施方式。在一些实施方式中，第二中间电极CTE2可以在第二中间电极CTE2稳定地连接连续的第二串联级SET2和第三串联级SET3的范围内以各种形状改变。
第三中间电极CTE3可以设置在第(1-4)电极EL1_4和第二电极EL2的包括第三边S3的一个区域中的每一个上，以与第二电极EL2的所述一个区域和第(1-4)电极EL1_4重叠。此外，第三中间电极CTE3可以设置在第二电极EL2的第三拐角部CON3上，在第三拐角部CON3处，第三边S3和第四边S4彼此接触(或相交)。此外，第二电极EL2还可包括第四拐角部CON4，在第四拐角部CON4处，第四边S4和第一边S1彼此接触(或相交)。
第三中间电极CTE3可以包括与第(1-4)电极EL1_4对应的第一区域A1和与第二电极EL2的包括第三边S3的一个区域对应的第二区域A2。第一区域A1和第二区域A2可以是第三中间电极CTE3的不同区域。第一区域A1和第二区域A2可以一体地设置成彼此连接。
第三中间电极CTE3可以设置在第一绝缘层INS1上，以与第一电极EL1和第二电极EL2电绝缘。在一些示例性实施方式中，第三中间电极CTE3的第一区域A1可以通过设置在其底部上的第一绝缘层INS1与第(1-4)电极EL1_4电绝缘，并且第三中间电极CTE3的第二区域A2可以通过第一绝缘层INS1与第二电极EL2的包括第三边S3的一个区域电绝缘。
在本公开的一些实施方式中，第三中间电极CTE3的第二区域A2可以设置在第三发光元件LD3中的每个的另一端部上，以电连接和/或物理连接到第三发光元件LD3。第三中间电极CTE3的第一区域A1可以设置在第四发光元件LD4中的每个的一个端部上，以电连接和/或物理连接到第四发光元件LD4。第三中间电极CTE3可以用作连接第三发光元件LD3和第四发光元件LD4的第三桥接电极(或第三连接电极)。例如，第三中间电极CTE3可以是连接第三串联级SET3和第四串联级SET4的第三桥接电极(或第三连接电极)。
第三中间电极CTE3可以设置成遍及第一电极EL1的一个区域(例如，第(1-4)电极EL1_4)和第二电极EL2的一个区域(例如，第二电极EL2的包括第三边S3的一个区域)，以具有弯曲至少一次的棒状形状。第三中间电极CTE3的形状不限于上述实施方式。在一些实施方式中，第三中间电极CTE3可以在第三中间电极CTE3稳定地连接连续的第三串联级SET3和第四串联级SET4的范围内以各种形状改变。
在像素PXL中的每一个的像素区域PXA中，第一接触电极CNE1和第二接触电极CNE2以及第一中间电极CTE1至第三中间电极CTE3可以设置成在平面和截面上彼此间隔开。
第一接触电极CNE1可以面向第一中间电极CTE1的第二区域A2，并且在与第一中间电极CTE1的第二区域A2相同的方向(例如，第一方向DR1)上延伸。第一接触电极CNE1和第一中间电极CTE1的第二区域A2可以在第二方向DR2上彼此隔开。
第一中间电极CTE1的第一区域A1可以面向第二中间电极CTE2的第二区域A2，并且在与第二中间电极CTE2的第二区域A2相同的方向(例如，第二方向DR2)上延伸。第一中间电极CTE1的第一区域A1和第二中间电极CTE2的第二区域A2可以在第一方向DR1上彼此隔开。
第二中间电极CTE2的第一区域A1可以面向第三中间电极CTE3的第二区域A2，并且在与第三中间电极CTE3的第二区域A2相同的方向(例如，第一方向DR1)上延伸。第二中间电极CTE2的第一区域A1和第三中间电极CTE3的第二区域A2可以在第二方向DR2上彼此隔开。
第三中间电极CTE3的第一区域A1可以面向第二接触电极CNE2，并且在与第二接触电极CNE2相同的方向(例如，第二方向DR2)上延伸。第三中间电极CTE3的第一区域A1和第二接触电极CNE2可以在第一方向DR1上彼此间隔开。
第一中间电极CTE1至第三中间电极CTE3可以由各种透明导电材料(或物质)制成，以允许从发光元件LD中的每个发射且然后由第一电极EL1和第二电极EL2反射的光在显示设备的图像显示方向上前进，而不损失光。第一中间电极CTE1至第三中间电极CTE3可以包括与第一接触电极CNE1和第二接触电极CNE2相同的材料，并且通过与第一接触电极CNE1和第二接触电极CNE2相同的工艺形成。
第一中间电极CTE1至第三中间电极CTE3可以设置在与通过相同工艺形成的第一接触电极CNE1和第二接触电极CNE2相同的层中。在示例中，第一中间电极CTE1至第三中间电极CTE3以及第一接触电极CNE1和第二接触电极CNE2可以设置和/或形成在第二绝缘层INS2上。然而，本公开不限于此。在一些实施方式中，第一中间电极CTE1至第三中间电极CTE3可以设置在与第一接触电极CNE1和第二接触电极CNE2的层不同的层中，并且可以通过与第一接触电极CNE1和第二接触电极CNE2的工艺不同的工艺形成。当第一接触电极CNE1和第二接触电极CNE2以及第一中间电极CTE1至第三中间电极CTE3设置在不同的层中并且通过不同的工艺形成时，如图13和图14中所示，辅助绝缘层AUINS可以设置和/或形成在第一接触电极CNE1和第一中间电极CTE1之间以及第三中间电极CTE3和第二接触电极CNE2之间。辅助绝缘层AUINS可以设置在第一接触电极CNE1和第二接触电极CNE2中的每一个上，以覆盖第一接触电极CNE1和第二接触电极CNE2。辅助绝缘层AUINS可以包括与第一绝缘层INS1和第二绝缘层INS2相同的材料，或者包括从例示为构成第一绝缘层INS1和第二绝缘层INS2的材料的材料中选择的至少一种材料。在一些示例性实施方式中，辅助绝缘层AUINS可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。如上所述，当辅助绝缘层AUINS设置在第一接触电极CNE1和第二接触电极CNE2上时，第一中间电极CTE1至第三中间电极CTE3可以设置在辅助绝缘层AUINS上。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2以及第一中间电极CTE1至第三中间电极CTE3之上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些示例性实施方式中，第三绝缘层INS3可以具有其中至少一个无机绝缘层和至少一个有机绝缘层交替堆叠的结构。第三绝缘层INS3可以是封装层，其完全覆盖显示元件层DPL以阻挡来自外部的水分、湿气等引入到包括发光元件LD的显示元件层DPL。
在一些实施方式中，如图12中所示，上衬底U_SUB可以设置在第三绝缘层INS3上。
上衬底U_SUB可以设置在显示元件层DPL上，以覆盖其中布置有像素PXL的显示区域DA。上衬底U_SUB可以构成显示设备的封装衬底(或薄膜封装层)和/或窗构件。中间层CTL可以设置在上衬底U_SUB和显示元件层DPL之间。中间层CTL可以是透明粘合剂层(或粘着层)，例如，用于增强显示元件层DPL和上衬底U_SUB之间的粘合性的光学透明粘合剂，但本公开不限于此。
上衬底U_SUB可以包括基础层BSL和光转换图案层LCP。
基础层BSL可以是刚性衬底或柔性衬底，并且基础层BSL的材料或性质不受特别限制。基础层BSL可以由与衬底SUB相同的材料制成，或者可以由与衬底SUB的材料不同的材料制成。
光转换图案层LCP可以设置在基础层BSL的一个表面上，以面向衬底SUB的像素PXL。光转换图案层LCP可以包括与适当的颜色(例如，预定颜色)对应的颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。滤色器CF可以允许特定颜色的光选择性地透射通过其。一个颜色转换层CCL可以设置在基础层BSL的一个表面上以面向一个像素PXL(或一个子像素)，并且可以包括用于将从设置在一个像素PXL中的发光元件LD发射的特定颜色的光转换为特定颜色的光的颜色转换颗粒QD。在一些示例性实施方式中，当一个像素PXL是红色像素时，颜色转换层CCL可以包括用于将从发光元件LD发射的光转换为红光的红色量子点的颜色转换颗粒QD。在另一示例实施方式中，当一个像素PXL是绿色像素时，颜色转换层CCL可以包括用于将从发光元件LD发射的光转换为绿光的绿色量子点的颜色转换颗粒QD。在又一示例实施方式中，当一个像素PXL是蓝色像素时，颜色转换层CCL可以包括用于将从发光元件LD发射的光转换为蓝光的蓝色量子点的颜色转换颗粒QD。
滤色器CF可以设置在颜色转换层CCL和基础层BSL之间，并且可以包括用于允许由颜色转换层CCL转换的特定颜色的光选择性地透射通过其的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。
第一光阻挡图案LBP1可以设置在与一个像素PXL对应的滤色器CF和与相邻于一个像素PXL的像素对应的滤色器(未示出)之间。第一光阻挡图案LBP1可以设置在基础层BSL上，以与设置在相应像素PXL的像素区域PXA中的堤BNK重叠。在一些实施方式中，第二光阻挡图案LBP2可以设置在第一光阻挡图案LBP1上。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在一些示例性实施方式中，第一光阻挡图案LBP1和第二光阻挡图案LBP2可对应于黑色矩阵。
如图11至图12中所示，当假设驱动电流通过包括在每个像素PXL中的像素电路层PCL的驱动晶体管Tdr从第一电力线PL1流到驱动电压线DVL时，驱动电流可以通过第一接触孔CH1引入到每个像素PXL的发光单元EMU。
在一些示例性实施方式中，驱动电流通过第一接触孔CH1提供给第一电极EL1的一个区域，例如第(1-1)电极EL1_1，并且通过与第(1-1)电极EL1_1直接接触(或直接连接到第(1-1)电极EL1_1)的第一接触电极CNE1经由第一发光元件LD1在第一中间电极CTE1的第二区域A2中流动。因此，第一串联级SET1中的第一发光元件LD1可以发射具有与分配并施加至它们中的每一个的电流对应的亮度的光。
在第一中间电极CTE1的第二区域A2中流动的驱动电流经由第一中间电极CTE1的第一区域A1和第二发光元件LD2在第二中间电极CTE2的第二区域A2中流动。因此，第二串联级SET2中的第二发光元件LD2可以发射具有与分配并施加至它们中的每一个的电流对应的亮度的光。
在第二中间电极CTE2的第二区域A2中流动的驱动电流经由第二中间电极CTE2的第一区域A1和第三发光元件LD3在第三中间电极CTE3的第二区域A2中流动。因此，第三串联级SET3中的第三发光元件LD3可以发射具有与分配并施加至它们中的每一个的电流对应的亮度的光。
在第三中间电极CTE3的第二区域A2中流动的驱动电流经由第三中间电极CTE3的第一区域A1和第四发光元件LD4在第二接触电极CNE2中流动。因此，第四串联级SET4中的第四发光元件LD4可以发射具有与分配并施加至它们中的每一个的电流对应的亮度的光。
以上述方式，每个像素PXL的驱动电流可以在顺序地通过第一串联级SET1的第一发光元件LD1、第二串联级SET2的第二发光元件LD2、第三串联级SET3的第三发光元件LD3和第四串联级SET4的第四发光元件LD4的同时流动。因此，每个像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
第一接触电极CNE1和第一中间电极CTE1的第二区域A2连同第一发光元件LD1、第(1-1)电极EL1_1以及第二电极EL2的包括第一边S1的一个区域可以构成第一串联级SET1。
第一中间电极CTE1的第一区域A1和第二中间电极CTE2的第二区域A2连同第二发光元件LD2、第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域可以构成第二串联级SET2。
第二中间电极CTE2的第一区域A1和第三中间电极CTE3的第二区域A2连同第三发光元件LD3、第(1-3)电极EL1_3以及第二电极EL2的包括第三边S3的一个区域可以构成第三串联级SET3。
第三中间电极CTE3的第一区域A1和第二接触电极CNE2连同第四发光元件LD4、第(1-4)电极EL1_4以及第二电极EL2的包括第四边S4的一个区域可以构成第四串联级SET4。
在本公开的一些实施方式中，在形成第一串联级SET1的第一接触电极CNE1和第四串联级SET4的第二接触电极CNE2的工艺中，可以并行(例如，同时)形成连接第一串联级SET1和第二串联级SET2的第一中间电极CTE1、连接第二串联级SET2和第三串联级SET3的第二中间电极CTE2以及连接第三串联级SET3和第四串联级SET4的第三中间电极CTE3。因此，简化了每个像素PXL和包括像素PXL的显示设备的制造工艺，并且因此可以改善产品的产量。
根据上述实施方式，当包括第一边S1至第四边S4的第二电极EL2设置在每个像素PXL的像素区域PXA的中间并且第一电极EL1设置为沿着第二电极EL2的外围(例如，周边)围绕(或包围)第二电极EL2时，发光元件LD可以在第一电极EL1和第二电极EL2之间沿着第二电极EL2的第一边S1至第四边S4径向布置。例如，发光元件LD可以在相同的方向上布置在第一电极EL1和第二电极EL2之间，使得发光元件LD的一个端部或另一端部全部面向第二电极EL2。当第二电极EL2设置在像素区域PXA的中间时，发光元件LD可以对准以集中在像素区域PXA的中间。从发光元件LD发射并且然后由第一电极EL1和第二电极EL2反射的光可以集中在位于相应像素PXL的顶部上的颜色转换层CCL(或朝向颜色转换层CCL前进)，而没有光损失。因此，较大量的光朝向颜色转换层CCL前进，并且因此从颜色转换层CCL发射的最终光的量(或强度)增加。因此，可以改善每个像素PXL的光输出效率。
此外，当发光元件LD沿第二电极EL2的外围(例如，周边)径向对准时，可以进一步确保发光元件LD的对准面积，并且像素区域PXA中的发光元件LD可以对准成集中在期望区域(或希望区域)。因此，可以防止发光元件LD在不希望的区域中对准的异常对准故障。
此外，根据上述实施方式，具有四边形形状的第二电极EL2设置在每个像素PXL的像素区域PXA的中间(或中央)，第一电极EL1设置成沿着第二电极EL2的外围(例如，周边)围绕第二电极EL2，并且上述第一中间电极CTE1至第三中间电极CTE3设置成使得四个连续的串联级SET1至SET4电连接在像素区域PXA中。包括在四个连续的串联级SET1至SET4中的每一个中的发光元件LD可以经由相应的中间电极CTE(例如，CTE1、CTE2、CTE3)彼此电连接。在一些示例性实施方式中，包括在第一串联级SET1中的第一发光元件LD1、包括在第二串联级SET2中的第二发光元件LD2、包括在第三串联级SET3中的第三发光元件LD3以及包括在第四串联级SET4中的第四发光元件LD4可以通过相应的中间电极CTE(例如，CTE1、CTE2、CTE3)彼此电连接。以这种方式，在每个像素PXL的像素区域PXA中对准的发光元件LD以串联/并联混合结构连接，以构成每个像素PXL的发光单元EMU。因此，发光单元EMU可以配置成包括四个串联级的串联/并联混合结构，同时减小或最小化第一电极EL1和第二电极EL2(对准电极)所占据的面积(或者同时不增加对准电极的数量)，并且因此可以容易地实现高分辨率和精细间距的显示设备。
根据上述实施方式，配置具有串联/并联混合结构的发光单元EMU，从而稳定地驱动每个像素PXL。因此，降低了在显示设备的显示面板中流动的驱动电流，从而可以改善功耗效率。
图15A是示意性地示出根据本公开的另一实施方式的像素的平面图。图15B是示出图15A中所示的第一堤图案的另一实施方式的示意性平面图。图16是沿着图15A中所示的线IV-IV'截取的剖视图。图17是沿着图15A中所示的线V-V'截取的剖视图。图18示出了图17中所示的第一堤图案的另一实施方式，并且是对应于图15A中所示的线V-V'的剖视图。
关于图15A至图18中所示的实施方式，将主要描述与上述实施方案的部分不同的部分以避免冗余。在本公开中没有具体描述的部分遵循上述实施方式的部分。与上述实施方式的组件类似和/或相同的组件由相同的附图标记表示。
参照图1至图6A以及图15A至图18、衬底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
在本公开的一些实施方式中，显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2、堤BNK、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一中间电极CTE1至第三中间电极CTE3以及第一绝缘层INS1至第三绝缘层INS3。
第一堤图案BNK1和第二堤图案BNK2可以位于每个像素PXL的像素区域PXA中的发射区域中，光从发射区域发射。第一堤图案BNK1和第二堤图案BNK2可对应于用于支承第一电极EL1和第二电极EL2中的每一个的支承构件，以改变第一电极EL1和第二电极EL2中的每一个的表面轮廓(或形状)，使得在显示设备的图像显示方向上引导从发光元件LD发射的光。
第一堤图案BNK1可以设置在相应像素PXL的发射区域中的钝化层PSV和第一电极EL1之间。第一堤图案BNK1可以包括第(1-1)堤图案BNK1_1、第(1-2)堤图案BNK1_2、第(1-3)堤图案BNK1_3和第(1-4)堤图案BNK1_4。第(1-1)堤图案BNK1_1可以设置在第一电极EL1的一个区域(例如，第(1-1)电极EL1_1)和钝化层PSV之间。第(1-2)堤图案BNK1_2可以设置在第一电极EL1的一个区域(例如，第(1-2)电极EL1_2)和钝化层PSV之间。第(1-3)堤图案BNK1_3可以设置在第一电极EL1的一个区域(例如，第(1-3)电极EL1_3)和钝化层PSV之间。第(1-4)堤图案BNK1_4可以设置在第一电极EL1的一个区域(例如，第(1-4)电极EL1_4)和钝化层PSV之间。
当在平面上观察时，第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4中的每一个可以设置成这样的形式，其中第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4中的每一个与第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4中的相邻的第一堤图案BNK1隔开。在一些示例性实施方式中，第(1-1)堤图案BNK1_1可以与第(1-2)堤图案BNK1_2至第(1-4)堤图案BNK1_4中的每一个隔开，第(1-2)堤图案BNK1_2可以与第(1-1)堤图案BNK1_1以及第(1-3)堤图案BNK1_3和第(1-4)堤图案BNK1_4中的每一个隔开，第(1-3)堤图案BNK1_3可以与第(1-1)堤图案BNK1_1和第(1-2)堤图案BNK1_2以及第(1-4)堤图案BNK1_4中的每一个隔开，并且第(1-4)堤图案BNK1_4可以与第(1-1)堤图案BNK1_1至第(1-3)堤图案BNK1_3中的每一个隔开。
然而，本公开不限于此。在一些实施方式中，如图15B中所示，第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4可以彼此连接，以设置成四边形环形状，该四边形环形状沿着第二电极EL2的外围(例如，周边)形成围绕第二电极EL2的闭合回路。第(1-1)堤图案BNK1_1的一端可以与第(1-2)堤图案BNK1_2接触，并且第(1-1)堤图案BNK1_1的另一端可以与第(1-4)堤图案BNK1_4接触。第(1-2)堤图案BNK1_2的一端可以与第(1-1)堤图案BNK1_1接触，并且第(1-2)堤图案BNK1_2的另一端可以与第(1-3)堤图案BNK1_3接触。第(1-3)堤图案BNK1_3的一端可以与第(1-2)堤图案BNK1_2接触，并且第(1-3)堤图案BNK1_3的另一端可以与第(1-4)堤图案BNK1_4接触。第(1-4)堤图案BNK1_4的一端可以与第(1-3)堤图案BNK1_3接触，并且第(1-4)堤图案BNK1_4的另一端可以与第(1-1)堤图案BNK1_1接触。如上所述，第一堤图案BNK1包括第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4，第(1-1)堤图案BNK1_1至第(1-4)堤图案BNK1_4一体地设置成彼此连接，以在平面和截面上与第一电极EL1重叠，同时实现为四边形环形状，四边形环形状沿着第二电极EL2的外围(例如，周边)形成围绕第二电极EL2的闭合回路。
第二堤图案BNK2可以在发射区域中设置在钝化层PSV和第二电极EL2之间。
第一堤图案BNK1和第二堤图案BNK2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，第一堤图案BNK1和第二堤图案BNK2可包括单层有机绝缘层和/或单层无机绝缘层，但本公开不限于此。然而，第一堤图案BNK1和第二堤图案BNK2的材料不限于上述实施方式。在一些实施方式中，第一堤图案BNK1和第二堤图案BNK2可以包括导电材料。
第一堤图案BNK1和第二堤图案BNK2中的每一个可以具有拥有梯形形状的截面，其宽度从钝化层PSV的一个表面(例如，上表面)沿着第三方向DR3向其顶部变得较窄，但是本公开不限于此。在一些实施方式中，如图18中所示，第一堤图案BNK1和第二堤图案BNK2可以包括弯曲表面，该弯曲表面具有半椭圆形形状、半圆形形状(或半球形形状)等的截面，其宽度从钝化层PSV的一个表面沿着第三方向DR3向其顶部变得较窄。当在截面上观察时，第一堤图案BNK1和第二堤图案BNK2的形状不限于上述实施方式，并且可以在可以改善从发光元件LD中的每个发射的光的效率的范围内进行各种改变。在第一方向DR1上彼此相邻的第一堤图案BNK1和第二堤图案BNK2可以设置在钝化层PSV上的相同表面上，并且可以在第三方向DR3上具有相同的高度(或厚度)。
堤BNK可以设置和/或形成在每个像素PXL的像素区域PXA的外围区域中。堤BNK可以是与参照图7至图14所描述的堤BNK相同的组件。
第二电极EL2可以设置在第二堤图案BNK2上，并且可以位于每个像素PXL的像素区域PXA的中间。第二电极EL2可以具有拥有第一边S1至第四边S4的四边形形状。第一电极EL1可以设置在第一堤图案BNK1上，并且可以具有沿着第二电极EL2的外围(或周边)围绕第二电极EL2的形状。第一电极EL1可以具有不完全围绕第二电极EL2的环形状，而是具有任何一个开口的部分A。
第一电极EL1和第二电极EL2可以在钝化层PSV上设置成彼此隔开一定距离(例如，设定或预定距离)。因为第一电极EL1和第二电极EL2中的每一个具有与设置在其底部上的第一堤图案BNK1和第二堤图案BNK2的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被第一电极EL1和第二电极EL2反射，以进一步在显示设备的图像显示方向上前进。第一堤图案BNK1和第二堤图案BNK2以及第一电极EL1和第二电极EL2可以用作反射构件，其通过在期望的方向上引导从发光元件LD发射的光来改善显示设备的光效率。
第一绝缘层INS1可以设置在第一电极EL1和第二电极EL2之上。第一绝缘层INS1可以包括使第一电极EL1的一个区域(例如，第(1-1)电极EL1_1的一部分)暴露于外部的第一开口OPN1和使第二电极EL2的一个区域暴露于外部的第二开口OPN2。此外，第一绝缘层INS1可以完全覆盖除了第(1-1)电极EL1_1的一部分和第二电极EL2的所述一个区域之外的其他区域。
第一接触电极CNE1可以设置在第(1-1)电极EL1_1之上的第一绝缘层INS1上，并且可以通过第一开口OPN1电连接到第(1-1)电极EL1_1。
第一中间电极CTE1可以包括第一区域A1和第二区域A2。第二区域A2可以是第一中间电极CTE1的一个区域，其位于第二电极EL2的包括第一边S1的一个区域之上的第一绝缘层INS1上，并且第一区域A1可以是第一中间电极CTE1的一个区域，其位于第(1-2)电极EL1_2之上的第一绝缘层INS1上。
第一接触电极CNE1和第一中间电极CTE1的第二区域A2可以在第一发光元件LD1之上的第二绝缘层INS2上设置成彼此隔开。第一发光元件LD1可以是发光元件LD中的设置在第(1-1)电极EL1_1与第二电极EL2的包括第一边S1的一个区域之间的发光元件LD。
第二中间电极CTE2可以包括第一区域A1和第二区域A2。第二区域A2可以是第二中间电极CTE2的一个区域，其位于第二电极EL2的包括第二边S2的一个区域之上的第一绝缘层INS1上，并且第一区域A1可以是第二中间电极CTE2的一个区域，其位于第(1-3)电极EL1_3之上的第一绝缘层INS1上。
第一中间电极CTE1的第一区域A1和第二中间电极CTE2的第二区域A2可以在第二发光元件LD2之上的第二绝缘层INS2上设置成彼此隔开。第二发光元件LD2可以是发光元件LD中的设置在第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域之间的发光元件LD。
第三中间电极CTE3可以包括第一区域A1和第二区域A2。第二区域A2可以是第三中间电极CTE3的一个区域，其位于第二电极EL2的包括第三边S3的一个区域之上的第一绝缘层INS1上，并且第一区域A1可以是第三中间电极CTE3的一个区域，其位于第(1-4)电极EL1_4之上的第一绝缘层INS1上。
第二中间电极CTE2的第一区域A1和第三中间电极CTE3的第二区域A2可以在第三发光元件LD3之上的第二绝缘层INS2上设置成彼此隔开。第三发光元件LD3可以是发光元件LD中的设置在第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域之间的发光元件LD。
第二接触电极CNE2可以设置在第二电极EL2的包括第四边S4的一个区域之上的第一绝缘层INS1上，并且通过第二开口OPN2电连接到第二电极EL2的一个区域。
第三中间电极CTE3的第一区域A1和第二接触电极CNE2可以设置在第四发光元件LD4之上的第二绝缘层INS2上。第四发光元件LD4可以是发光元件LD中的设置在第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域之间的发光元件LD。
第一发光元件LD1和第二发光元件LD2可以通过第一中间电极CTE1彼此电连接，第二发光元件LD2和第三发光元件LD3可以通过第二中间电极CTE2彼此电连接，并且第三发光元件LD3和第四发光元件LD4可以通过第三中间电极CTE3彼此电连接。第一发光元件LD1至第四发光元件LD4可以沿着第二电极EL2的第一边S1至第四边S4径向地布置在第一电极EL1和第二电极EL2之间，以定位成集中在每个像素PXL的像素区域PXA的中间(或中央)。
如上所述，中间电极CTE(例如，CTE1、CTE2、CTE3)设置在连续的串联级之间，第二电极EL2设置在像素区域PXA的中间，并且第一电极EL1设置成沿着第二电极EL2的外围围绕第二电极EL2，使得每个像素PXL的发光单元EMU可以配置成包括四个串联级的串联/并联混合结构，同时减小或最小化由对准电极占据的区域。
图19A至图19E是示出图7中所示的第一电极和第二电极的另一实施方式的示意性平面图。
关于图19A至图19E中所示的第一电极和第二电极，将主要描述与上述实施方式的部分不同的部分，以避免冗余。
参照图1至图6A、图7以及图19A至图19E，第一电极EL1和第二电极EL2、第一接触电极CNE1和第二接触电极CNE2以及第一中间电极CTE1至第三中间电极CTE3可以设置在每个像素PXL的像素区域PXA中。
第二电极EL2可以位于像素区域PXA的中间，并且可以具有包括第一边S1至第四边S4的四边形形状。
第一电极EL1可以设置成围绕第二电极EL2的第一边S1至第四边S4的形状。第一电极EL1可以包括与第二电极EL2的第一边S1相邻的第(1-1)电极EL1_1、与第二电极EL2的第二边S2相邻的第(1-2)电极EL1_2、与第二电极EL2的第三边S3相邻的第(1-3)电极EL1_3以及与第二电极EL2的第四边S4相邻的第(1-4)电极EL1_4。
第一电极EL1围绕第二电极EL2的第一边S1至第四边S4，但是如图19A中所示，第一电极EL1的一部分可以在第(1-3)电极EL1_3和第(1-4)电极EL1_4之间被去除，以不完全围绕第二电极EL2的外围(例如，周边)。第一电极EL1可以具有其中一个区域B开口的四边形环形状。第(1-3)电极EL1_3和第(1-4)电极EL1_4可以彼此不接触(或者可以彼此隔开)。
在一些实施方式中，第一电极EL1围绕第二电极EL2的第一边S1至第四边S4，但是如图19B中所示，第一电极EL1的一部分可以在第(1-2)电极EL1_2和第(1-3)电极EL1_3之间被去除，以不完全围绕第二电极EL2的外围(例如，周边)。第一电极EL1可以具有其中一个区域C开口的四边形环形状。第(1-2)电极EL1_2和第(1-3)电极EL1_3可以彼此不接触(或者可以彼此隔开预定距离)。
在另一实施方式中，第一电极EL1围绕第二电极EL2的第一边S1至第四边S4，但是如图19C中所示，第一电极EL1的一部分可以在第(1-1)电极EL1_1和第(1-4)电极EL1_4之间被去除，并且第一电极EL1的一部分可以在第(1-2)电极EL1_2和第(1-3)电极EL1_3之间被去除，而不是完全围绕第二电极EL2的外围(或周边)。例如，第一电极EL1可以具有其中两个区域A和C开口的四边形环形状。第(1-1)电极EL1_1和第(1-4)电极EL1_4可以彼此不接触(或者可以彼此间隔预定距离)，第(1-2)电极EL1_2和第(1-3)电极EL1_3可以彼此不接触(或者可以彼此间隔预定距离)，第(1-1)电极EL1_1和第(1-2)电极EL1_2可以彼此接触，并且第(1-3)电极EL1_3和第(1-4)电极EL1_4可以彼此接触。第(1-1)电极EL1_1可以通过第一接触孔CH1电连接到像素电路层(参见图9中所示的‘PCL’)的部分组件，例如，驱动晶体管(参见图9中所示的‘Tdr’)。第(1-3)电极EL1_3可以通过第三接触孔CH3电连接到驱动晶体管Tdr。
在又一实施方式中，第一电极EL1围绕第二电极EL2的第一边S1至第四边S4，但是如图19D中所示，第一电极EL1的一部分可以在第(1-1)电极EL1_1和第(1-2)电极EL1_2之间被去除，并且第一电极EL1的一部分可以在第(1-3)电极EL1_3和第(1-4)电极EL1_4之间被去除，而不是完全围绕第二电极EL2的外围(例如，周边)。第一电极EL1可以具有其中两个区域D和B开口的四边形环形状。第(1-1)电极EL1_1和第(1-2)电极EL1_2可以彼此不接触(或者可以彼此间隔预定距离)，第(1-3)电极EL1_3和第(1-4)电极EL1_4可以彼此不接触(或者可以彼此间隔预定距离)，第(1-2)电极EL1_2和第(1-3)电极EL1_3可以彼此接触，并且第(1-1)电极EL1_1和第(1-4)电极EL1_4可以彼此接触。第(1-2)电极EL1_2可以通过第一接触孔CH1电连接到驱动晶体管Tdr，并且第(1-4)电极EL1_4可以通过第三接触孔CH3电连接到驱动晶体管Tdr。
在又一实施方式中，第一电极EL1围绕第二电极EL2的第一边S1至第四边S4，但是如图19E中所示，第一电极EL1的部分D可以在第(1-1)电极EL1_1和第(1-2)电极EL1_2之间被去除，第一电极EL1的部分C可以在第(1-2)电极EL1_2和第(1-3)电极EL1_3之间被去除，第一电极EL1的部分B可以在第(1-3)电极EL1_3和第(1-4)电极EL1_4之间被去除，第一电极EL1的部分A可以在第(1-4)电极EL1_4和第(1-1)电极EL1_1之间被去除，以不完全围绕第二电极EL2的外围(例如，周边)。第一电极EL1可以具有其中四个区域A、B、C和D开口的四边形环形状。第(1-1)电极EL1_1和第(1-2)电极EL1_2可以彼此不接触(或者可以彼此间隔预定距离)，第(1-2)电极EL1_2和第(1-3)电极EL1_3可以彼此不接触(或者可以彼此间隔预定距离)，第(1-3)电极EL1_3和第(1-4)电极EL1_4可以彼此不接触(或者可以彼此间隔预定距离)，并且第(1-4)电极EL1_4和第(1-1)电极EL1_1可以彼此不接触(或者可以彼此间隔预定距离)。第(1-1)电极EL1_1可以通过第一接触孔CH1电连接到像素电路层PCL的部分组件，第(1-2)电极EL1_2可以通过第二接触孔CH2电连接到像素电路层PCL的部分组件，第(1-3)电极EL1_3可以通过第三接触孔CH3电连接到像素电路层PCL的部分组件，并且第(1-4)电极EL1_4可以通过第四接触孔CH4电连接到像素电路层PCL的部分组件。像素电路层PCL的部分组件可以是驱动晶体管Tdr。
第一电极EL1的形状不限于上述实施方式。在一些实施方式中，第一电极EL1可以在这样的范围内以各种形状改变：可以进一步确保位于第一电极EL1和第二电极EL2之间的发光元件LD的对准面积，同时围绕第二电极EL2的至少一部分。
图20示意性地示出了根据本公开的又一实施方式的像素，并且是仅包括显示元件层的部分配置的像素的示意性平面图。
参照图1至图6A以及图20，第一电极EL1和第二电极EL2、中间电极CTE和发光元件LD可以设置在每个像素PXL的像素区域PXA中。
第二电极EL2可以具有六边形形状，其位于像素区域PXA的中间(或中央)并且被第一边S1至第六边S6围绕。在一些示例性实施方式中，第二电极EL2可以具有规则的六边形形状，其中第一边S1至第六边S6具有相同的长度。第二电极EL2可以通过第一绝缘层INS1的第二开口OPN2电连接到第二接触电极CNE2。此外，第二电极EL2可以通过第二接触孔CH2电连接到像素电路层(参见图9中所示的“PCL”)的部分组件，例如，驱动电压线(参见图9中所示的“DVL”)。
第一电极EL1可以具有特定形状(例如，六边形环形状)并且可以沿着第二电极EL2的外围(例如，周边(或边缘))围绕第二电极EL2。在一些示例性实施方式中，第一电极EL1可以具有不完全围绕第二电极EL2的外围(例如，周边)的形状，例如，不形成完整的六边形环形状而是具有开口的任何一个部分E的六边形环形状。然而，本公开不限于此，并且第一电极EL1可以改变为具有与第二电极EL2的形状对应的形状。例如，当第二电极EL2具有拥有五个边的五边形形状时，第一电极EL1可以具有诸如具有开口部分的五边形环形状同时围绕第二电极EL2的外围(例如，周边)的五边形环形状。当第二电极EL2具有拥有八个边的八边形形状时，第一电极EL1可以具有诸如具有开口部分的八边形环形状同时沿着第二电极EL2的外围(例如，周边)围绕第二电极EL2的八边形环形状。
第一电极EL1和第二电极EL2可以彼此隔开预定距离。第一电极EL1可以通过第一绝缘层INS1的第一开口OPN1电连接到第一接触电极CNE1。此外，第一电极EL1可以通过第一接触孔CH1电连接到像素电路层PCL的驱动晶体管(参见图9中所示的“Tdr”)。
第一电极EL1可以包括第(1-1)电极EL1_1至第(1-6)电极EL1_6。第(1-1)电极EL1_1至第(1-6)电极EL1_6可以一体地设置成彼此连接，并且可以是第一电极EL1的不同区域。在示例中，第(1-1)电极EL1_1可以是第一电极EL1的与第二电极EL2的第一边S1相邻的一个区域，第(1-2)电极EL1_2可以是第一电极EL1的与第二电极EL2的第二边S2相邻的一个区域，第(1-3)电极EL1_3可以是第一电极EL1的与第二电极EL2的第三边S3相邻的一个区域，第(1-4)电极EL1_4可以是第一电极EL1的与第二电极EL2的第四边S4相邻的一个区域，第(1-5)电极EL1_5可以是第一电极EL1的与第二电极EL2的第五边S5相邻的一个区域，并且第(1-6)电极EL1_6可以是第一电极EL1的与第二电极EL2的第六边S6相邻的一个区域。
在像素区域PXA中，多个发光元件LD可以对准和/或设置在第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域之间、第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域之间、第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域之间、第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域之间、第(1-5)电极EL1_5和第二电极EL2的包括第五边S5的一个区域之间、以及第(1-6)电极EL1_6和第二电极EL2的包括第六边S6的一个区域之间。
当第二电极EL2位于像素区域PXA的中间且第一电极EL1沿着第二电极EL2的外围围绕第二电极EL2时，对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每一个。然后，可以在第一电极EL1和第二电极EL2之间在沿着第二电极EL2的外围(例如，周边)的相同的方向上形成电场。提供给像素区域PXA的发光元件LD可以在相同的方向上布置在第一电极EL1和第二电极EL2之间。例如，发光元件LD中的每个的一个端部可以面向第一电极EL1，并且发光元件LD中的每个的另一端部可以面向第二电极EL2。
发光元件LD可以包括在第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域之间对准的至少一个第一发光元件LD1、在第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域之间对准的至少一个第二发光元件LD2、在第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域之间对准的至少一个第三发光元件LD3、在第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域之间对准的至少一个第四发光元件LD4、在第(1-5)电极EL1_5和第二电极EL2的包括第五边S5的一个区域之间对准的至少一个第五发光元件LD5以及在第(1-6)电极EL1_6和第二电极EL2的包括第六边S6的一个区域之间对准的至少一个第六发光元件LD6。
第(1-1)电极EL1_1和第二电极EL2的包括第一边S1的一个区域连同在它们之间对准(或连接)的第一发光元件LD1可以构成每个像素PXL的发光单元EMU的第一串联级SET1。
第(1-2)电极EL1_2和第二电极EL2的包括第二边S2的一个区域连同在它们之间对准(或连接)的第二发光元件LD2可以构成发光单元EMU的第二串联级SET2。
第(1-3)电极EL1_3和第二电极EL2的包括第三边S3的一个区域连同在它们之间对准(或连接)的第三发光元件LD3可以构成发光单元EMU的第三串联级SET3。
第(1-4)电极EL1_4和第二电极EL2的包括第四边S4的一个区域连同在它们之间对准(或连接)的第四发光元件LD4可以构成发光单元EMU的第四串联级SET4。
第(1-5)电极EL1_5和第二电极EL2的包括第五边S5的一个区域连同在它们之间对准(或连接)的第五发光元件LD5可以构成发光单元EMU的第五串联级。
第(1-6)电极EL1_6和第二电极EL2的包括第六边S6的一个区域连同在它们之间对准(或连接)的第六发光元件LD6可以构成发光单元EMU的第六串联级。
第一接触电极CNE1可以设置在第(1-1)电极EL1_1和第一发光元件LD1的一个端部中的每一个上。第一接触电极CNE1可以电连接到第(1-1)电极EL1_1和第一发光元件LD1中的每一个。
第二接触电极CNE2可以设置在第二电极EL2的包括第六边S6的一个区域和第六发光元件LD6的另一端部中的每一个上。第二接触电极CNE2可以电连接到第二电极EL2的包括第六边S6的一个区域和第六发光元件LD6中的每一个。
在本公开的一些示例性实施方式中，中间电极CTE可以包括第一中间电极CTE1至第五中间电极CTE5。中间电极CTE可以设置在与第一接触电极CNE1和第二接触电极CNE2相同的层中，包括与第一接触电极CNE1和第二接触电极CNE2相同的材料，并且可以通过与第一接触电极CNE1和第二接触电极CNE2相同的工艺形成。然而，本公开不限于此。在一些实施方式中，中间电极CTE可以设置在与第一接触电极CNE1和第二接触电极CNE2的层不同的层中，并且可以通过与第一接触电极CNE1和第二接触电极CNE2的工艺不同的工艺形成。
第一中间电极CTE1可以设置在第二电极EL2的包括第一边S1的一个区域和第(1-2)电极EL1_2中的每一个上，以与第二电极EL2的一个区域和第(1-2)电极EL1_2重叠。第一中间电极CTE1可以设置在第二电极EL2的第一拐角部上以与第一拐角部重叠，在第一拐角部处，第一边S1和第二边S2彼此接触(或相交)。此外，第一中间电极CTE1可以设置在第一发光元件LD1的另一端部和第二发光元件LD2的一个端部中的每一个上。第一中间电极CTE1可以用作电连接第一发光元件LD1和第二发光元件LD2的第一桥接电极(或第一连接电极)。第一中间电极CTE1可以是连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
第二中间电极CTE2可以设置在第二电极EL2的包括第二边S2的一个区域和第(1-3)电极EL1_3中的每一个上，以与第二电极EL2的一个区域和第(1-3)电极EL1_3重叠。第二中间电极CTE2可以设置在第二电极EL2的第二拐角部上以与第二拐角部重叠，在第二拐角部处，第二边S2和第三边S3彼此接触(或相交)。此外，第二中间电极CTE2可以设置在第二发光元件LD2的另一端部和第三发光元件LD3的一个端部中的每一个上。第二中间电极CTE2可以用作电连接第二发光元件LD2和第三发光元件LD3的第二桥接电极(或第二连接电极)。第二中间电极CTE2可以是连接第二串联级SET2和第三串联级SET3的第二桥接电极(或第二连接电极)。
第三中间电极CTE3可以设置在第二电极EL2的包括第三边S3的一个区域和第(1-4)电极EL1_4中的每一个上，以与第二电极EL2的一个区域和第(1-4)电极EL1_4重叠。第三中间电极CTE3可以设置在第二电极EL2的第三拐角部上以与第三拐角部重叠，在第三拐角部处，第三边S3和第四边S4彼此接触(或相交)。此外，第三中间电极CTE3可以设置在第三发光元件LD3的另一端部和第四发光元件LD4的一个端部中的每一个上。第三中间电极CTE3可以用作电连接第三发光元件LD3和第四发光元件LD4的第三桥接电极(或第三连接电极)。第三中间电极CTE3可以是连接第三串联级SET3和第四串联级SET4的第三桥接电极(或第三连接电极)。
第四中间电极CTE4可以设置在第二电极EL2的包括第四边S4的一个区域和第(1-5)电极EL1_5中的每一个上，以与第二电极EL2的一个区域和第(1-5)电极EL1_5重叠。第四中间电极CTE4可以设置在第二电极EL2的第四拐角部上以与第四拐角部重叠，在第四拐角部处，第四边S4和第五边S5彼此接触(或相交)。此外，第四中间电极CTE4可以设置在第四发光元件LD4的另一端部和第五发光元件LD5的一个端部中的每一个上。第四中间电极CTE4可以用作电连接第四发光元件LD4和第五发光元件LD5的第四桥接电极(或第四连接电极)。第四中间电极CTE4可以是连接第四串联级SET4和第五串联级的第四桥接电极(或第四连接电极)。
第五中间电极CTE5可以设置在第二电极EL2的包括第五边S5的一个区域和第(1-6)电极EL1_6中的每一个上，以与第二电极EL2的一个区域和第(1-6)电极EL1_6重叠。第五中间电极CTE5可以设置在第二电极EL2的第五拐角部上以与第五拐角部重叠，在第五拐角部处，第五边S5和第六边S6彼此接触(或相交)。此外，第五中间电极CTE5可以设置在第五发光元件LD5的另一端部和第六发光元件LD6的一个端部中的每一个上。第五中间电极CTE5可以用作电连接第五发光元件LD5和第六发光元件LD6的第五桥接电极(或第五连接电极)。第五中间电极CTE5可以是连接第五串联级和第六串联级的第五桥接电极(或第五连接电极)。
第二电极EL2的第六边S6和第一边S1彼此接触(或相交)的第六拐角部可以不与上述第一中间电极CTE1至第五中间电极CTE5重叠。
在每个像素PXL的像素区域PXA中，第一接触电极CNE1和第二接触电极CNE2以及第一中间电极CTE1至第五中间电极CTE5可以设置成当在平面上观察时彼此间隔开。
当假设驱动电流通过包括在每个像素PXL中的像素电路层PCL的驱动晶体管Tdr从第一电力线PL1流到驱动电压线DVL时，驱动电流可以通过第一接触孔CH1引入到每个像素PXL的发光单元EMU。
在示例中，驱动电流通过第一接触孔CH1提供给第(1-1)电极EL1_1，并通过第一接触电极CNE1经由第一发光元件LD1在第一中间电极CTE1中流动。因此，第一串联级SET1中的第一发光元件LD1可以发射具有与分配并施加至其的电流对应的亮度的光。
在第一中间电极CTE1中流动的驱动电流经由第二发光元件LD2在第二中间电极CTE2中流动。因此，第二串联级SET2中的第二发光元件LD2可以发射具有与分配并施加至其的电流对应的亮度的光。
在第二中间电极CTE2中流动的驱动电流经由第三发光元件LD3在第三中间电极CTE3中流动。因此，第三串联级SET3中的第三发光元件LD3可以发射具有与分配并施加至其的电流对应的亮度的光。
在第三中间电极CTE3中流动的驱动电流经由第四发光元件LD4在第四中间电极CTE4中流动。因此，第四串联级SET4中的第四发光元件LD4可以发射具有与分配并施加至其的电流对应的亮度的光。
在第四中间电极CTE4中流动的驱动电流经由第五发光元件LD5在第五中间电极CTE5中流动。因此，第五串联级中的第五发光元件LD5可以发射具有与分配并施加至其的电流对应的亮度的光。
在第五中间电极CTE5中流动的驱动电流经由第六发光元件LD6在第二接触电极CNE2中流动。因此，第六串联级中的第六发光元件LD6可以发射具有与分配并施加至其的电流对应的亮度的光。
以上述方式，每个像素PXL的驱动电流依次流经第一串联级SET1的第一发光元件LD1、第二串联级SET2的第二发光元件LD2、第三串联级SET3的第三发光元件LD3、第四串联级SET4的第四发光元件LD4、第五串联级的第五发光元件LD5、第六串联级的第六发光元件LD6。因此，每个像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
根据本公开，可以提供一种像素，其中具有四边形形状的第一电极设置在每个像素的像素区域的中间(或中央)，并且设置有围绕第一电极的第二电极，从而可以充分确保第一电极和第二电极之间的发光元件的对准面积。
此外，根据本公开，可以提供一种像素和包括该像素的显示设备，其中通过设置与第一电极的一个区域和第二电极的一个区域中的每一个重叠的中间电极来实现配置有多个串联级的发光单元，从而可以改善发光元件的光输出效率。
已经在本文中公开了示例性实施方式，并且尽管使用了特定的术语，但是它们仅以通用且描述性的含义进行使用和解释，而不是为了限制的目的。在一些情况下，如将对于本领域的普通技术人员显而易见的是，在提交本申请时，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.像素，包括：
第一电极；
第二电极，围绕所述第一电极的至少一部分；
多个发光元件，在所述第一电极和所述第二电极之间；
第一接触电极，在所述第一电极上，所述第一接触电极电连接所述第一电极和所述多个发光元件；
第二接触电极，在所述第二电极上，所述第二接触电极电连接所述第二电极和所述多个发光元件；以及
中间电极，在所述第一电极和所述第二电极上，所述中间电极包括与所述第一电极重叠的第一区域和与所述第二电极重叠的第二区域，
所述第一区域和所述第二区域彼此一体地连接。
2.根据权利要求1所述的像素，其中，所述第一接触电极、所述第二接触电极和所述中间电极彼此隔开，
其中，所述中间电极与所述第一接触电极和所述第二接触电极位于相同的层处，或者设置在与所述第一接触电极和所述第二接触电极的层不同的层中。
3.根据权利要求2所述的像素，其中，所述第一电极具有包括第一边、第二边、第三边和第四边的四边形形状，
其中，所述第二电极包括邻近于所述第一电极的所述第一边的第(2-1)电极、邻近于所述第一电极的所述第二边的第(2-2)电极、邻近于所述第一电极的所述第三边的第(2-3)电极以及邻近于所述第一电极的所述第四边的第(2-4)电极。
4.根据权利要求3所述的像素，其中，所述第二电极具有四边形环形状，并围绕所述第一电极的所述第一边至所述第四边，并且至少具有开口。
5.根据权利要求4所述的像素，其中，所述第(2-1)电极和所述第(2-4)电极彼此隔开。
6.根据权利要求4所述的像素，其中，所述第(2-2)电极和所述第(2-3)电极彼此隔开。
7.根据权利要求4所述的像素，其中，所述第(2-1)电极和所述第(2-2)电极彼此隔开，
所述第(2-3)电极和所述第(2-4)电极彼此隔开，
所述第(2-1)电极和所述第(2-4)电极彼此连接，以及
所述第(2-2)电极和所述第(2-3)电极彼此连接。
8.根据权利要求3所述的像素，其中，所述中间电极包括彼此隔开的第一中间电极、第二中间电极和第三中间电极，
其中，所述第一中间电极、所述第二中间电极和所述第三中间电极中的每一个与所述第一电极的一个区域和所述第二电极的一个区域重叠。
9.根据权利要求8所述的像素，其中，所述第一中间电极包括对应于所述第一电极的所述第一边的第一区域和对应于所述第(2-2)电极的第二区域，
所述第二中间电极包括对应于所述第一电极的所述第二边的第一区域和对应于所述第(2-3)电极的第二区域，以及
所述第三中间电极包括对应于所述第一电极的所述第三边的第一区域和对应于所述第(2-4)电极的第二区域。
10.根据权利要求9所述的像素，其中，在平面图中，所述第一中间电极与所述第一电极的所述第一边、所述第一电极的所述第一边和所述第二边彼此接触的第一拐角部和所述第(2-2)电极中的每一个重叠，
在平面图中，所述第二中间电极与所述第一电极的所述第二边、所述第一电极的所述第二边和所述第三边彼此接触的第二拐角部和所述第(2-3)电极中的每一个重叠，以及
在平面图中，所述第三中间电极与所述第一电极的所述第三边、所述第一电极的所述第三边和所述第四边彼此接触的第三拐角部和所述第(2-4)电极中的每一个重叠。
11.根据权利要求9所述的像素，其中，所述第一接触电极与所述第一电极的所述第四边重叠，且所述第二接触电极与所述第(2-1)电极重叠。
12.根据权利要求11所述的像素，还包括在所述第一电极和所述第二电极之上的绝缘层，
其中，所述绝缘层包括暴露所述第一电极的与所述第一电极的所述第四边对应的一个区域的第一开口以及暴露所述第(2-1)电极的一个区域的第二开口。
13.根据权利要求12所述的像素，其中，所述绝缘层覆盖所述第一电极的与所述第一电极的所述第一边至所述第三边、所述第(2-2)电极、所述第(2-3)电极和所述第(2-4)电极中的每一个对应的其他区域。
14.根据权利要求12所述的像素，其中，所述发光元件包括：
多个第一发光元件，位于所述第一电极的所述第一边与所述第(2-1)电极之间；
多个第二发光元件，位于所述第一电极的所述第二边与所述第(2-2)电极之间；
多个第三发光元件，位于所述第一电极的所述第三边与所述第(2-3)电极之间；以及
多个第四发光元件，位于所述第一电极的所述第四边与所述第(2-4)电极之间。
15.根据权利要求14所述的像素，其中：
所述第一发光元件构成并联连接在所述第一电极的所述第一边与所述第(2-1)电极之间的第一串联级，
所述第二发光元件构成并联连接在所述第一电极的所述第二边与所述第(2-2)电极之间的第二串联级，
所述第三发光元件构成并联连接在所述第一电极的所述第三边与所述第(2-3)电极之间的第三串联级，以及
所述第四发光元件构成并联连接在所述第一电极的所述第四边与所述第(2-4)电极之间的第四串联级。
16.根据权利要求1所述的像素，其中，在平面图中，所述多个发光元件沿着所述第一电极的外围放置在所述第一电极和所述第二电极之间。
17.根据权利要求16所述的像素，其中，所述第一电极具有包括第一边、第二边、第三边、第四边、第五边和第六边的六边形形状，
其中，所述第二电极包括：
第(2-1)电极，与所述第一电极的所述第一边相邻；
第(2-2)电极，与所述第一电极的所述第二边相邻；
第(2-3)电极，与所述第一电极的所述第三边相邻；
第(2-4)电极，与所述第一电极的所述第四边相邻；
第(2-5)电极，与所述第一电极的所述第五边相邻；以及
第(2-6)电极，与所述第一电极的所述第六边相邻。
18.根据权利要求17所述的像素，其中，所述发光元件包括：
至少一个第一发光元件，在所述第一电极的所述第一边与所述第(2-1)电极之间；
至少一个第二发光元件，在所述第一电极的所述第二边与所述第(2-2)电极之间；
至少一个第三发光元件，在所述第一电极的所述第三边与所述第(2-3)电极之间；
至少一个第四发光元件，在所述第一电极的所述第四边与所述第(2-4)电极之间；
至少一个第五发光元件，在所述第一电极的所述第五边与所述第(2-5)电极之间；以及
至少一个第六发光元件，在所述第一电极的所述第六边与所述第(2-6)电极之间。
19.显示设备，包括：
衬底，包括多个像素区域；以及
像素，在所述像素区域中的每一个中，
所述像素包括：
第一电极和第二电极，所述第一电极在所述衬底上，所述第二电极围绕所述第一电极的至少一部分；
多个发光元件，在所述第一电极和所述第二电极之间；
第一接触电极，在所述第一电极上，所述第一接触电极电连接所述第一电极和所述发光元件；
第二接触电极，在所述第二电极上，所述第二接触电极电连接所述第二电极和所述发光元件；以及
中间电极，在所述第一电极和所述第二电极上，所述中间电极包括与所述第一电极重叠的第一区域和与所述第二电极重叠的第二区域，
所述第一区域和所述第二区域彼此一体地连接，以及
所述第一接触电极、所述第二接触电极和所述中间电极处于相同的层处。
20.根据权利要求19所述的显示设备，其中，所述第一电极具有包括第一边、第二边、第三边和第四边的四边形形状，
其中，所述第二电极包括邻近于所述第一电极的所述第一边的第(2-1)电极、邻近于所述第一电极的所述第二边的第(2-2)电极、邻近于所述第一电极的所述第三边的第(2-3)电极以及邻近于所述第一电极的所述第四边的第(2-4)电极。
CN202110463432.6A 2020-05-13 2021-04-25 像素和包括其的显示设备 Pending CN113675235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0057362 2020-05-13
KR1020200057362A KR20210141828A (ko) 2020-05-13 2020-05-13 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN113675235A true CN113675235A (zh) 2021-11-19

Family

ID=78511868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110463432.6A Pending CN113675235A (zh) 2020-05-13 2021-04-25 像素和包括其的显示设备

Country Status (2)

Country Link
KR (1) KR20210141828A (zh)
CN (1) CN113675235A (zh)

Also Published As

Publication number Publication date
US20210359167A1 (en) 2021-11-18
KR20210141828A (ko) 2021-11-23

Similar Documents

Publication Publication Date Title
US20210288033A1 (en) Light emitting device and display device having same
US20220352244A1 (en) Display device, and method for manufacturing same
EP3968383A1 (en) Pixel and display device comprising same
CN113903268A (zh) 显示装置
US20220130922A1 (en) Pixel and display device including the same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
EP4075502A1 (en) Pixel and display device including the same
CN114556596A (zh) 显示设备及用于制造显示设备的方法
US20220158054A1 (en) Display device
US20210407970A1 (en) Pixel and display device having the same
KR20230020627A (ko) 표시 장치
CN113764454A (zh) 像素及包括该像素的显示装置
CN113675235A (zh) 像素和包括其的显示设备
US11996497B2 (en) Pixel and display device including the same
EP3958312A1 (en) Pixel and display device having the same
US20230275099A1 (en) Display device
US11495713B2 (en) Pixel and display device including the same
US20230028194A1 (en) Display device
US20230108716A1 (en) Pixel and display device including the same
US20230411406A1 (en) Display device and method of manufacturing the same
EP4020553A1 (en) Display device
US20230268330A1 (en) Display device and manufacturing method therefor
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20220091701A (ko) 표시 장치
CN113808520A (zh) 像素和包括该像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination