CN113808520A - 像素和包括该像素的显示装置 - Google Patents

Abstract

提供了一种像素和包括该像素的显示装置，该像素包括：至少一个第一发光元件，设置在第一电极与第二电极之间；至少一个第二发光元件，设置在第二电极与第三电极之间；至少一个第三发光元件，设置在第三电极与第四电极之间；第一中间电极，设置在第二电极上，并且电连接到至少一个第一发光元件和至少一个第二发光元件；以及第二中间电极，设置在第四电极上，并且电连接到至少一个第三发光元件。第一中间电极和第二中间电极彼此电连接。

Description

像素和包括该像素的显示装置

本申请要求于2020年6月15日在韩国知识产权局(KIPO)提交的第10-2020-0072583号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。

技术领域

公开总体上涉及一种像素和一种包括该像素的显示装置。

背景技术

随着对信息显示器的兴趣以及对便携式信息媒体的需求增加，研究和商业化已经集中在显示装置上。

发明内容

实施例提供了一种像素和一种包括该像素的显示装置，在该像素中改善了发光元件的发光效率。

根据公开的一方面，提供了一种像素，所述像素包括：第一电极、第二电极、第三电极和第四电极，均设置在基底上，并且彼此物理分离；至少一个第一发光元件，设置在第一电极与第二电极之间；至少一个第二发光元件，设置在第二电极与第三电极之间；至少一个第三发光元件，设置在第三电极与第四电极之间；第一接触电极，设置在第一电极上，并且电接触第一电极和所述至少一个第一发光元件的第一端；第一中间电极，设置在第二电极上，并且电接触所述至少一个第一发光元件的第二端和所述至少一个第二发光元件的第一端；第二接触电极，设置在第三电极上，并且电接触第三电极、所述至少一个第二发光元件的第二端和所述至少一个第三发光元件的第二端；以及第二中间电极，设置在第四电极上，并且电接触所述至少一个第三发光元件的第一端。第一中间电极和第二中间电极可以彼此电连接。

第一电极、第二电极、第三电极和第四电极可以设置在同一层上并且可以沿第一方向顺序地布置。

所述至少一个第一发光元件的第一端、所述至少一个第二发光元件的第一端和所述至少一个第三发光元件的第一端可以包括相同类型的半导体层。

所述至少一个第二发光元件和所述至少一个第三发光元件可以彼此并联电连接。所述至少一个第二发光元件和所述至少一个第三发光元件可以在第一电极与第三电极之间串联电连接到所述至少一个第一发光元件。

第一电极可以电连接到晶体管和电力线中的一者，并且第三电极可以电连接到晶体管和电力线中的另一者。

第一中间电极和第二中间电极可以彼此成一体并且形成中间电极。

在平面图中，中间电极可以与第二接触电极间隔开，并且可以围绕第二接触电极的至少一部分。

中间电极可以具有闭合环形结构。

像素还可以包括堤，堤设置在基底上并且包括彼此间隔开的第一开口和第二开口。在平面图中，第一接触电极、第二接触电极、第一中间电极和第二中间电极可以定位在第一开口中，并且第一电极、第二电极、第三电极和第四电极中的每个的第一端可以定位在第二开口中。

第一中间电极可以电接触第二电极，并且第二中间电极可以电接触第四电极。

第一中间电极和第二中间电极可以不电接触第二电极和第四电极。第二电极和第四电极可以与第一电极和第三电极电断开。

第一接触电极和第一中间电极可以设置在同一层上。

根据公开的另一方面，提供了一种像素，所述像素包括：第一电极、第二电极、第三电极、第四电极、第五电极、第六电极、第七电极和第八电极，均设置在基底上，并且彼此物理分离；至少一个第一发光元件，设置在第一电极与第二电极之间；至少一个第二发光元件，设置在第二电极与第三电极之间；至少一个第三发光元件，设置在第三电极与第四电极之间；至少一个第四发光元件，设置在第五电极与第六电极之间；至少一个第五发光元件，设置在第七电极与第八电极之间；第一接触电极，设置在第五电极上，并且电接触第五电极和所述至少一个第四发光元件的第一端；第一中间电极，设置在第六电极和第一电极上，并且电接触所述至少一个第四发光元件的第二端和所述至少一个第一发光元件的第一端；第二中间电极，设置在第二电极和第四电极上，并且电接触所述至少一个第一发光元件的第二端、所述至少一个第二发光元件的第一端和所述至少一个第三发光元件的第一端；第三中间电极，设置在第三电极和第八电极上，并且电接触所述至少一个第二发光元件的第二端、所述至少一个第三发光元件的第二端和所述至少一个第五发光元件的第一端；以及第二接触电极，设置在第七电极上，并且电接触所述至少一个第五发光元件的第二端。

第一电极、第二电极、第三电极、第四电极、第五电极、第六电极、第七电极和第八电极可以设置在同一层上。在平面图中，第一电极、第二电极、第三电极和第四电极可以沿第一方向顺序地布置，并且在平面图中，第五电极、第六电极、第七电极和第八电极可以沿第一方向顺序地布置。在平面图中，第五电极、第六电极、第七电极和第八电极可以在与第一方向相交的第二方向上分别与第一电极、第二电极、第三电极和第四电极间隔开。

第一中间电极可以包括与第六电极叠置的第1-1中间电极以及沿第二方向从第1-1中间电极延伸并且与第一电极叠置的第1-2中间电极。第三中间电极可以包括与第三电极叠置的第3-1中间电极以及沿第二方向从第3-1中间电极延伸并且与第八电极叠置的第3-2中间电极。第二中间电极可以包括与第二电极叠置的第2-1中间电极以及从第2-1中间电极延伸同时绕过第3-1中间电极并且与第四电极叠置的第2-2中间电极。

第五电极可以电连接到晶体管和电力线中的一者，并且第七电极可以电连接到晶体管和电力线中的另一者。

所述至少一个第一发光元件的第一端、所述至少一个第二发光元件的第一端、所述至少一个第三发光元件的第一端、所述至少一个第四发光元件的第一端和所述至少一个第五发光元件的第一端可以包括相同类型的半导体层。

所述至少一个第二发光元件和所述至少一个第三发光元件可以彼此并联电连接，并且所述至少一个第一发光元件、所述至少一个第二发光元件、所述至少一个第四发光元件和所述至少一个第五发光元件可以在第五电极与第七电极之间串联电连接。

像素还可以包括设置在第六电极与第七电极之间的至少一个第六发光元件。第一中间电极可以电接触所述至少一个第六发光元件的第一端，并且第二接触电极可以电接触所述至少一个第六发光元件的第二端。

根据公开的又一方面，提供了一种显示装置，所述显示装置包括：基底，包括多个像素区域；以及像素，设置在所述多个像素区域中的每个中。像素可以包括：第一电极、第二电极、第三电极和第四电极，均设置在基底上，并且彼此物理分离；至少一个第一发光元件，设置在第一电极与第二电极之间；至少一个第二发光元件，设置在第二电极与第三电极之间；至少一个第三发光元件，设置在第三电极与第四电极之间；第一接触电极，设置在第一电极上，并且电接触第一电极和所述至少一个第一发光元件的第一端；第一中间电极，设置在第二电极上，并且电接触所述至少一个第一发光元件的第二端和所述至少一个第二发光元件的第一端；第二接触电极，设置在第三电极上，并且电接触第三电极、所述至少一个第二发光元件的第二端和所述至少一个第三发光元件的第二端；以及第二中间电极，设置在第四电极上，并且电接触所述至少一个第三发光元件的第一端。第一中间电极和第二中间电极可以彼此电连接。

附图说明

现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达示例实施例的范围。

在附图中，为了图示的清楚，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，该元件可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记始终表示同样的元件。

图1A是示意性示出根据实施例的发光元件的透视图。

图1B是图1A中所示的发光元件的示意性剖视图。

图2A是示意性示出根据另一实施例的发光元件的透视图。

图2B是图2A中所示的发光元件的示意性剖视图。

图3示意性示出了根据实施例的显示装置，具体地，图3是使用图1A或图2A中所示的发光元件作为光源的显示装置的示意性平面图。

图4A、图4B和图4C是示出图3中所示的一个像素中包括的组件之间的电连接关系的各种实施例的示意性电路图。

图5是示意性示出图3中所示的像素之中的一个像素的平面图。

图6是图5中所示的第一区域的示意性放大平面图。

图7A、图7B和图7C是示出沿着图6中所示的线I-I’截取的像素的各种实施例的示意性剖视图。

图8是示出沿着图6中所示的线I-I’截取的像素的另一实施例的示意性剖视图。

图9A和图9B是示意性示出图5中所示的像素的其他实施例的平面图。

图10是示意性示出使图5中所示的像素中的发光元件对准的方法的平面图。

图11是示出图3中所示的一个像素中包括的组件之间的电连接关系的另一实施例的示意性电路图。

图12是示意性示出图11中所示的像素的平面图。

图13是示出沿着图12中所示的线II-II’和线III-III’截取的像素的示意性剖视图。

图14是示出图3中所示的一个像素中包括的组件之间的电连接关系的另一实施例的示意性电路图。

图15是示意性示出图14中所示的像素的平面图。

图16是示出沿着图15中所示的线IV-IV’和线III-III’截取的像素的示意性剖视图。

图17是示出使图14中所示的像素中的发光元件对准的方法的示意性平面图。

具体实施方式

由于公开允许各种改变和许多实施例，因此将在附图中示出并且在书面描述中详细地描述特定的实施例。然而，这不旨在将公开限制于特定的实践模式，并且将领会的是，不脱离公开的精神和技术范围的所有改变、等同物和替代物都包含在公开中。

同样的附图标记始终表示同样的元件。在附图中，为了清楚起见，可以夸大某些线、层、组件、元件或特征的厚度。将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的“第一”元件也可以被命名为“第二”元件。如这里所使用的，单数形式也旨在包括复数形式，除非上下文另外清楚地指出。

还将理解的是，当在本说明书中使用术语“包括(包含)”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在和/或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。此外，元件(诸如层、区域、基底或板)被放置或设置在另一元件“上”或“上方”的表述不仅表示该元件被放置为或设置为“直接在”所述另一元件“上”或“就在”所述另一元件“上方”的情况，而且表示另外的元件置于该元件与所述另一元件之间的情况。相反，元件(诸如层、区域、基底或板)被放置在另一元件“之下”或“下方”的表述不仅表示该元件被放置为“直接在”所述另一元件“之下”或“就在”所述另一元件“下方”的情况，而且表示另外的元件置于该元件与所述另一元件之间的情况。

在本说明书中，将理解的是，当元件(例如，第一元件)“与”另一元件(例如，第二元件)“(可操作地或可通信地)结合”/“(可操作地或可通信地)结合到”或“连接到”另一元件(例如，第二元件)时，该元件可以直接与另一元件结合/直接结合到或直接连接到另一元件，并且在该元件与另一元件之间可以存在中间元件(例如，第三元件)。相反，将理解的是，当元件(例如，第一元件)“与”另一元件(例如，第二元件)“直接结合”/“直接结合到”或“直接连接到”另一元件(例如，第二元件)时，在该元件与另一元件之间不存在中间元件(例如，第三元件)。

除非在这里另外定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于形式化的意思进行解释，除非在说明书中明确地定义。

在下文中，将参照附图详细描述公开的实施例和对于本领域技术人员容易理解公开的内容所需的项目。

图1A是示意性示出根据实施例的发光元件的透视图。图1B是图1A中所示的发光元件的示意性剖视图。图2A是示意性示出根据另一实施例的发光元件的透视图。图2B是图2A中所示的发光元件的示意性剖视图。

在实施例中，发光元件的种类和/或形状不限于图1A、图1B、图2A和图2B中所示的实施例。

参照图1A、图1B、图2A和图2B，每个发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。在示例中，发光元件LD可以以其中第一半导体层11、活性层12和第二半导体层13顺序地堆叠的发光堆叠结构来实现。

发光元件LD可以设置为沿一方向延伸的形状。在发光元件LD的延伸方向是长度方向的情况下，发光元件LD可以在延伸方向上包括第一端部(或下端部)和第二端部(或上端部)。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的第一端部(或下端部)处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部(或上端部)处。在示例中，第一半导体层11可以设置在发光元件LD的第一端部(或下端部)处，并且第二半导体层13可以设置在发光元件LD的第二端部(或上端部)处。

发光元件LD可以设置为各种形状。在示例中，发光元件LD可以具有在其长度方向上延长的棒状或条状形状(即，其纵横比大于1)。在实施例中，发光元件LD的在长度方向上的长度L可以大于发光元件LD的直径D(或剖面的宽度)。发光元件LD可以包括例如足够小以具有微米级或纳米级的程度的直径D和/或长度L的发光二极管(LED)。

发光元件LD的直径D可以为约0.5μm至约5μm，并且发光元件LD的长度L可以为约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，发光元件LD的尺寸可以修改为适合于应用发光元件LD的照明装置或自发光显示装置的要求(或设计条件)。

第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且可以包括掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成(或构成)第一半导体层11的材料不限于此。第一半导体层11可以由各种材料形成。在实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以在发光元件LD的长度L方向上包括与活性层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的第一端部(或下端部)。

活性层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在示例中，在活性层12形成为多量子阱结构的情况下，形成单元的势垒层(未示出)、应变增强层和阱层可以周期性地且重复地堆叠在活性层12中。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强应变，例如，施加到阱层的压缩应变。然而，活性层12的结构不限于上述实施例。

活性层12可以发射具有约400nm至约900nm的波长的光，并且使用双异质结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以在发光元件LD的长度L方向上形成在活性层12上或下面。在示例中，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施例中，可以使用诸如AlGaN或InAlGaN的材料来形成活性层12。活性层12可以由各种材料形成。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。

在具有等于或大于预定电压的电压的电场被施加到发光元件LD的两个端部的情况下，发光元件LD随着电子-空穴对在活性层12中结合而发光。通过利用这种原理来控制发光元件LD的发光，使得发光元件LD可以用作用于包括显示装置的像素的各种发光设备的光源(或发光源)。

第二半导体层13形成在活性层12的第二表面上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。在示例中，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此。第二半导体层13可以由各种材料形成。在实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以在发光元件LD的长度L方向上包括与活性层12的第二表面接触的下表面和暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的第二端部(或上端部)。

在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有不同的厚度。在示例中，在发光元件LD的长度L方向上，第一半导体层11可以具有比第二半导体层13的厚度相对大的厚度。因此，与第一半导体层11的下表面相比，发光元件LD的活性层12可以定位为更邻近于第二半导体层13的上表面。

尽管示出了第一半导体层11和第二半导体层13中的每个形成为一个层，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间以执行用于使晶格常数差减小的缓冲功能的应变减小层。TSBR层可以形成为p型半导体层，诸如p-GAInP层、p-AlInP层或p-AlGaInP层，但是公开不限于此。

在一些实施例中，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极(未示出)(在下文中，称为“第一附加电极”)。在其他实施例中，发光元件LD还可以包括设置在第一半导体层11的一端处的另一附加电极(未示出)(在下文中，称为“第二附加电极”)。

第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是公开不限于此。在一些实施例中，第一附加电极和第二附加电极中的每个可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其任何的氧化物或合金中的一种或混合物的不透明的金属和/或金属氧化物，但是公开不限于此。在一些实施例中，第一附加电极和第二附加电极可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。

分别包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以通过第一附加电极和第二附加电极发射到发光元件LD的外部。在一些实施例中，在由发光元件LD产生的光不穿过第一附加电极和第二附加电极而是通过除了发光元件LD的两个端部之外的区域发射到发光元件LD的外部的情况下，第一附加电极和第二附加电极可以包括不透明金属。

在实施例中，发光元件LD还可以包括绝缘膜14。然而，在一些实施例中，绝缘膜14可以被省略，或者可以设置为覆盖第一半导体层11、活性层12和第二半导体层13的仅部分或者与第一半导体层11、活性层12和第二半导体层13的仅部分叠置。

绝缘膜14可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。此外，绝缘膜14使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。在发光元件LD密集设置的情况下，绝缘膜14可以防止可能在发光元件LD之间发生的不希望的短路。是否设置绝缘膜14不受限制，只要可以防止活性层12与外部导电材料发生短路即可。

绝缘膜14可以设置为完全围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外周的形状。

尽管在上述实施例中描述了绝缘膜14设置为完全围绕第一半导体层11、活性层12和第二半导体层13中的每个的外周的形状的情况，但是公开不限于此。在一些实施例中，在发光元件LD包括第一附加电极的情况下，绝缘膜14可以完全围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的外周。在其他实施例中，绝缘膜14可以不完全围绕第一附加电极的外周，或者可以围绕第一附加电极的外周的仅一部分并且可以不围绕第一附加电极的外周的其他部分。在一些实施例中，在第一附加电极设置在发光元件LD的第二端部(或上端部)处并且第二附加电极设置在发光元件LD的第一端部(或下端部)处的情况下，绝缘膜14可以使第一附加电极和第二附加电极中的每个的至少一个区域暴露。

绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiON)、氧化铝(AlO_x)、二氧化钛(TiO₂)等组成的组中选择的至少一种绝缘材料。然而，公开不限于此，具有绝缘性质的各种材料可以被用作绝缘膜14的材料。

在一些实施例中，发光元件LD可以包括具有如图2A和图2B中所示的核-壳结构的发光图案10。第一半导体层11可以定位在核(即，发光元件LD的中间(或中心))处，活性层12可以在发光元件LD的长度L方向上设置和/或形成为围绕第一半导体层11的外周的形状，并且第二半导体层13可以在发光元件LD的长度L方向上设置和/或形成为围绕活性层12的形状。发光元件LD还可以包括围绕第二半导体层13的至少一侧的附加电极(未示出)。在一些实施例中，发光元件LD还可以包括绝缘膜14，绝缘膜14设置在具有核-壳结构的发光图案10的外周15上并且包括透明绝缘材料。可以通过生长工艺来制造包括具有核-壳结构的发光图案10的发光元件LD。

上述发光元件LD可以用作用于各种显示装置的发光源。可以通过表面处理工艺来制造发光元件LD。例如，在发光元件LD被混合在液体溶液(或溶剂)中以被供应到每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD不是不均匀地凝聚在溶液中而是均匀地分散在溶液中。

包括上述发光元件LD的发光单元(或发光设备)可以用于包括显示装置的需要光源的各种类型的装置。在发光元件LD设置在显示面板的每个像素的发光区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的装置，诸如照明装置。

图3示出了根据实施例的显示装置，具体地，图3是使用图1A或图2A中所示的发光元件作为光源的显示装置的示意性平面图。

在图3中，为了方便起见，基于其中显示图像的显示区域DA简要地示出了显示装置DD的结构。

参照图1A、图1B、图2A、图2B和图3，显示装置DD可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的像素PXL、设置在基底SUB上并且驱动像素PXL的驱动单元(未示出)以及将像素PXL和驱动单元连接的线单元(未示出)。

只要显示装置DD是其中显示表面应用于其至少一个表面的电子装置(诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、笔记本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)，就可以应用公开。

显示装置DD可以根据驱动发光元件LD的方法分类为无源矩阵型显示装置和有源矩阵型显示装置。在示例中，在显示装置DD被实现为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括用于控制供应到发光元件LD的电流的量的驱动晶体管、用于将数据信号传输到驱动晶体管的开关晶体管等。

显示装置DD可以设置为各种形状。在示例中，显示装置DD可以设置为具有彼此平行的两对边的矩形板形状，但是公开不限于此。在显示装置DD设置为矩形板形状的情况下，两对边之中的任何一对边可以设置为比另一对边长。为了方便起见，示出了显示装置DD设置为具有一对长边和一对短边的矩形形状的情况。长边的延伸方向被表示为第二方向DR2，短边的延伸方向被表示为第一方向DR1，并且与长边的延伸方向和短边的延伸方向垂直的方向被表示为第三方向DR3。在设置为矩形板形状的显示装置DD中，长边与短边接触或彼此接触处的拐角部分可以具有圆的形状。

基底SUB可以包括显示区域DA和非显示区域NDA。

显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动单元和将像素PXL与驱动单元连接的线单元的一部分的区域。为了方便起见，在图3中示出了仅一个像素PXL，但是多个像素PXL可以实质上设置在基底SUB的显示区域DA中。

非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的外周(或边缘)。非显示区域NDA可以设置有连接到像素PXL的线单元和电连接到线单元并且驱动像素PXL的驱动单元。

线单元可以将驱动单元与像素PXL电连接。线单元可以是将信号提供到每个像素PXL并且与电连接到每个像素PXL的信号线(例如，扫描线、数据线、发射控制线等)电连接的扇出线。线单元可以是与电连接到每个像素PXL的信号线(例如，控制线、感测线等)电连接的扇出线，以实时补偿每个像素PXL的电特性的变化。

基底SUB可以包括透明绝缘材料，以使光能够通过其透射。基底SUB可以是刚性或柔性基底。

基底SUB的一个区域可以设置为显示区域DA，使得像素PXL设置在其中，并且基底SUB的其他区域可以设置为非显示区域NDA。在示例中，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有各个像素PXL的像素区域，非显示区域NDA设置在显示区域DA的外围(或与显示区域DA相邻)。

像素PXL中的每个可以设置在显示区域DA中。在实施例中，像素PXL可以在显示区域DA中布置成条纹布置结构或

布置结构，但是公开不限于此。

每个像素PXL可以包括由对应的扫描信号和对应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有微米级或纳米级的程度的尺寸，并且并联连接到与其相邻设置的发光元件。然而，公开不限于此。发光元件LD可以形成(或构成)每个像素PXL的光源。

每个像素PXL可以包括由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源(例如，图1A或图2A中所示的发光元件LD)。然而，在实施例中，可以用作像素PXL的光源的发光元件LD的种类不限于此。

驱动单元通过线单元将预定信号和预定电源提供到每个像素PXL，因此，可以控制像素PXL的驱动。驱动单元可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。

图4A、图4B和图4C是示出图3中所示的像素中包括的组件之间的电连接关系的各种实施例的电路图。

例如，图4A、图4B和图4C示出了适用于有源显示装置的像素PXL中包括的组件之间的电连接关系的不同实施例。然而，公开的实施例适用于的像素PXL中包括的组件的种类不限于此。

在图4A、图4B和图4C中，像素PXL不仅包括图3中所示的像素中的每个中包括的组件，而且还包括其中设置有组件的区域。

参照图1A、图1B、图2A、图2B、图3、图4A、图4B和图4C，像素PXL可以包括产生具有与数据信号对应的亮度的光的发光单元EMU。此外，像素PXL可以选择性地还包括用于驱动发光单元EMU的像素电路PXC。

与图4A至图4C中的串联/并联混合结构的发光单元EMU不同，发光单元EMU可以包括在第一电力线PL1与第二电力线PL2之间并联电连接的发光元件LD，第一驱动电源VDD的电压(或第一电力电压)施加到第一电力线PL1，第二驱动电源VSS的电压(或第二电力电压)施加到第二电力线PL2。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2电连接到第二驱动电源VSS的第三电极EL3(或“第二对准电极”)以及在第一电极EL1与第三电极EL3之间沿相同的方向并联电连接的发光元件LD。在实施例中，第一电极EL1可以是阳极电极，并且第三电极EL3可以是阴极电极。

发光单元EMU中包括的发光元件LD中的每个可以包括通过第一电极EL1电连接到第一驱动电源VDD的第一端部和通过第三电极EL3电连接到第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。在示例中，第一驱动电源VDD可以被设置为高电位电源，并且第二驱动电源VSS可以被设置为低电位电源。

在被供应有具有不同电位的电压的第一电极EL1与第三电极EL3之间沿相同的方向并联电连接的发光元件LD可以分别形成有效光源。有效光源可以形成像素PXL的发光单元EMU。

发光单元EMU的发光元件LD中的每个可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，像素电路PXC可以在每个帧周期期间将与对应的帧数据的灰度值对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被分流以流过发光元件LD。因此，发光单元EMU可以在每个发光元件LD发射具有与流过每个发光元件LD的电流对应的亮度的光的同时发射具有与驱动电流对应的亮度的光。

在一些实施例中，除了形成各个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起并联电连接在第一电极EL1与第三电极EL3之间，并且可以沿与发光元件LD连接所沿的方向相反的方向电连接在第一电极EL1与第三电极EL3之间。尽管在第一电极EL1与第三电极EL3之间施加预定的驱动电压(例如，正向驱动电压)，但是反向发光元件LDr保持非激活状态，因此，基本上没有电流流过反向发光元件LDr。

像素电路PXC可以电连接到对应的像素PXL的扫描线Si和数据线Dj。在示例中，在假设像素PXL设置在显示区域DA的第i行(i为自然数)第j列(j为自然数)上的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。在一些实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路PXC的结构不限于图4A、图4B和图4C中所示的实施例。

参照图4A，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。

第二晶体管T2(开关晶体管)的第一端子可以电连接到第j数据线Dj，并且第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的第一端子和第二端子是不同的端子。例如，在第一端子是源电极的情况下，第二端子可以是漏电极。第二晶体管T2的栅电极可以电连接到第i扫描线Si。第二晶体管T2在从第i扫描线Si供应具有可以使第二晶体管T2导通的电压(例如，低电压)的扫描信号的情况下导通，以使第j数据线Dj与第一节点N1电连接。对应的帧的数据信号被供应到第j数据线Dj。因此，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号存储在存储电容器Cst中。

第一晶体管T1(驱动晶体管)的第一端子可以电连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以电连接到第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1对应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。

存储电容器Cst的一个电极可以电连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可以电连接到第一节点N1。存储电容器Cst存储与供应到第一节点N1的数据信号对应的电压，并且保持所存储的电压直到供应下一帧的数据信号。

在图4A中，示出的像素电路PXC包括用于将数据信号传输到像素PXL的内部的第二晶体管T2、用于存储数据信号的存储电容器Cst和用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1。

然而，公开不限于此，可以以各种方式修改和实施像素电路PXC的结构。在示例中，像素电路PXC还可以包括至少一个晶体管(诸如用于补偿第一晶体管T1的阈值电压的晶体管、用于使第一节点N1初始化的晶体管和/或用于控制发光元件LD的发射时间的晶体管)或者其他电路元件(诸如用于使第一节点N1的电压升压的升压电容器)。

虽然在图4A中示出了像素电路PXC中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)都以P型晶体管来实现的情况，但是公开不限于此。例如，像素电路PXC中包括的第一晶体管T1和第二晶体管T2中的至少一个可以以N型晶体管来实现。

在一些实施例中，像素电路PXC还可以电连接到至少另一条扫描线。例如，在像素PXL设置在显示区域DA的第i行上的情况下，对应的像素PXL的像素电路PXC还可以电连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1，如图4B中所示。在一些实施例中，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路PXC还可以电连接到第三电源。例如，像素电路PXC还可以电连接到初始化电源Vint。像素电路PXC可以包括第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。

第一晶体管T1(驱动晶体管)的第一端子(例如，源电极)可以经由第五晶体管T5电连接到第一驱动电源VDD，并且第一晶体管T1的第二端子(例如，漏电极)可以经由第六晶体管T6电连接到发光元件LD中的每个的对应的端部。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1对应于第一节点N1的电压控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流的量。

第二晶体管T2(开关晶体管)可以电连接在电连接到像素PXL的第j数据线Dj与第一晶体管T1的第一端子之间。第二晶体管T2的栅电极可以与连接到像素PXL的第i扫描线Si电连接。第二晶体管T2可以在从第i扫描线Si供应具有栅极导通电压(例如，低电压)的扫描信号的情况下导通，以将第j数据线Dj电连接到第一晶体管T1的第一端子。因此，在第二晶体管T2导通的情况下，从第j数据线Dj供应的数据信号被传输到第一晶体管T1。

第三晶体管T3可以电连接在第一晶体管T1的第二端子与第一节点N1之间。第三晶体管T3的栅电极可以电连接到第i扫描线Si。第三晶体管T3可以在从第i扫描线Si供应具有栅极导通电压的扫描信号的情况下导通，以将第一晶体管T1的第二端子和第一节点N1彼此电连接。

第四晶体管T4可以电连接在第一节点N1与被施加有初始化电源Vint的初始化电力线IPL之间。第四晶体管T4的栅电极可以电连接到前一扫描线，例如，第i-1扫描线Si-1。第四晶体管T4可以在具有栅极导通电压的扫描信号被供应到第i-1扫描线Si-1的情况下导通，以将初始化电源Vint的电压传输到第一节点N1。初始化电源Vint可以具有等于或小于数据信号的最低电压的电压。

第五晶体管T5可以电连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以电连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。

第六晶体管T6可以电连接在第一晶体管T1与发光元件LD中的每个的对应的端部之间。第六晶体管T6的栅电极可以电连接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。

第七晶体管T7可以电连接在第二节点N2与初始化电力线IPL之间，第二节点N2电连接到发光元件LD中的每个的对应的端部。第七晶体管T7的栅电极可以电连接到下一行的任何一条扫描线，例如，第i+1扫描线Si+1。第七晶体管T7可以在具有栅极导通电压的扫描信号被供应到第i+1扫描线Si+1的情况下导通，以将初始化电源Vint的电压供应到发光元件LD中的每个的对应的端部。

存储电容器Cst可以电连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以在每个帧周期中存储与供应到第一节点N1的数据信号对应的电压和第一晶体管T1的阈值电压。

虽然在图4B中示出了以P型晶体管实现包括在像素电路PXC中的所有晶体管(例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7)的情况，但是公开不限于此。例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以以N型晶体管代替。

在实施例中，像素电路PXC的构造不限于图4A和图4B中所示的实施例。在示例中，像素电路PXC可以被构造为图4C中所示的实施例。

如图4C中所示，像素电路PXC还可以连接到控制线CLi和感测线SENj。在示例中，像素电路PXC可以电连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图4A中所示的第一晶体管T1和第二晶体管T2之外，像素电路PXC还可以包括第三晶体管T3。

第三晶体管T3可以电连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以电连接到第一晶体管T1的与第一电极EL1电连接的第一端子(例如，源电极)，并且第三晶体管T3的第二端子可以电连接到第j感测线SENj。在省略第j感测线SENj的情况下，第三晶体管T3的第二端子可以电连接到第j数据线Dj。

在一些实施例中，第三晶体管T3的栅电极可以电连接到第i控制线CLi。在省略第i控制线CLi的情况下，第三晶体管T3的栅电极可以电连接到第i扫描线Si。第三晶体管T3可以通过在预定的感测时段期间被供应到第i控制线CLi的具有栅极导通电压(例如，高电平电压)的控制信号导通，以将第j感测线SENj与第一晶体管T1电连接。

在一些实施例中，感测时段可以是其中提取布置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。在感测时段期间，可以使第一晶体管T1导通的预定参考电压可以通过第j数据线Dj和第二晶体管T2被供应到第一节点N1，或者第一晶体管T1可以随着每个像素PXL被电连接到电流源等而导通。当通过将具有栅极导通电压的控制信号供应到第三晶体管T3而使第三晶体管T3导通时，第一晶体管T1可以电连接到第j感测线SENj。因此，可以通过第j感测线SENj提取每个像素PXL的特性信息，每个像素PXL的特性信息包括第一晶体管T1的阈值电压等。所提取的特性信息可以用于转换图像数据，从而补偿像素PXL之间的特性偏差。

尽管在图4C中示出了其中第一晶体管至第三晶体管T1、T2和T3都是N型晶体管的实施例，但是公开不限于此。例如，第一晶体管至第三晶体管T1、T2和T3中的至少一个可以以P型晶体管代替。尽管在图4C中示出了其中发光单元EMU电连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发光单元EMU可以电连接在第一驱动电源VDD与像素电路PXC之间。

参照图4A，发光单元EMU可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的第一级SET1(或第一子发光单元)和第二级SET2(或第二子发光单元)以及与第二级SET2并联电连接的第三级SET3(或第三子发光单元)。发光单元EMU可以包括第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4，并且第一级SET1、第二级SET2和第三级SET3中的每个可以包括在第一电极EL1至第四电极EL4之中的至少两个之间沿相同的方向并联电连接的发光元件LD。

第一级SET1可以包括第一电极EL1和第二电极EL2(或第一子中间电极CTE-1)，并且可以包括电连接在第一电极EL1与第二电极EL2(或第一子中间电极CTE-1)之间的至少一个第一发光元件LD1。第一级SET1可以包括与第一发光元件LD1沿相反的方向电连接在第一电极EL1与第二电极EL2(或第一子中间电极CTE-1)之间的反向发光元件LDr。

第二级SET2可以包括第二电极EL2(或第一子中间电极CTE-1)和第三电极EL3，并且可以包括电连接在第二电极EL2(或第一子中间电极CTE-1)与第三电极EL3之间的至少一个第二发光元件LD2。此外，第二级SET2可以包括与第二发光元件LD2沿相反的方向电连接在第二电极EL2(或第一子中间电极CTE-1)与第三电极EL3之间的反向发光元件LDr。

第三级SET3可以包括第四电极EL4(或第二子中间电极CTE-2)和第三电极EL3，并且可以包括电连接在第四电极EL4(或第二子中间电极CTE-2)与第三电极EL3之间的至少一个第三发光元件LD3。此外，第三级SET3可以包括与第三发光元件LD3沿相反的方向电连接在第四电极EL4(或第二子中间电极CTE-2)与第三电极EL3之间的反向发光元件LDr。

第一级SET1的第一子中间电极CTE-1和第三级SET3的第二子中间电极CTE-2可以一体地设置以彼此连接。例如，第一子中间电极CTE-1和第二子中间电极CTE-2可以形成将连续的第一级SET1和第二级SET2电连接的中间电极CTE。在第一子中间电极CTE-1和第二子中间电极CTE-2一体地设置的情况下，第一子中间电极CTE-1和第二子中间电极CTE-2可以是中间电极CTE的不同区域。

在上述实施例中，第一电极EL1可以是每个像素PXL的发光单元EMU的阳极，并且第三电极EL3可以是发光单元EMU的阴极。

如上所述，像素PXL的包括以串联/并联混合结构电连接的级SET1、SET2和SET3(或发光元件LD)的发光单元EMU可以容易地控制驱动电流/电压条件，以适合于应用发光单元EMU的产品的规格。

与具有其中级(或发光元件LD)仅并联电连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构电连接的级SET1、SET2和SET3(或发光元件LD)的发光单元EMU具有减小的驱动电流。与具有其中相同数量的发光元件LD全部串联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构电连接的级SET1、SET2和SET3(或发光元件LD)的发光单元EMU可以具有施加到发光单元EMU的两端的减小的驱动电压。与具有其中级全部串联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构电连接的级SET1、SET2和SET3(或发光元件LD)的发光单元EMU可以在相同数量的电极EL1、EL2、EL3和EL4之间包括更大数量的发光元件LD(或级SET1、SET2和SET3)。可以改善发光元件LD的发光效率，并且即使在特定的级中发生故障的情况下，由于故障而不发光的发光元件LD的比率也相对降低。因此，可以减少发光元件LD的发光效率的劣化。

公开中所讨论的像素PXL的结构不限于图4A、图4B和图4C中所示的实施例，并且对应的像素PXL可以具有各种结构。例如，每个像素PXL可以被构造在无源型发光显示装置等中。可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的第一电力线PL1、施加有第二驱动电源VSS的第二电力线PL2和/或预定的控制线。

图5是示意性示出图3中所示的像素之中的一个像素的平面图。图6是图5中所示的第一区域AA的示意性放大平面图。

图5中所示的像素PXL可以是图4A、图4B和图4C中所示的像素中的一个。

在图5中，为了便于描述，省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示，并且基于参照图4A、图4B和图4C描述的发光单元EMU简要地示出了像素PXL。

参照图3、图4A、图5和图6，像素PXL可以形成在限定在基底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA。在一些实施例中，像素PXL可以包括堤BNK，并且可以由围绕发射区域EMA的堤BNK限定。如图5和图6中所示，堤BNK可以包括使下面的构造(或结构)暴露的第一开口OP1和第二开口OP2，并且发射区域EMA可以由第一开口OP1限定。第二开口OP2在像素区域PXA中定位为与第一开口OP1间隔开，并且可以定位为与像素区域PXA的一侧(例如，下侧或上侧)相邻。

像素PXL可以包括彼此物理分离或间隔开的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以分别对应于参照图4A、图4B和图4C描述的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4。

第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以沿第一方向DR1顺序地布置。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个可以沿与第一方向DR1相交的第二方向DR2延伸。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4的端部可以定位在堤BNK的第二开口OP2中。如下面将参照图10描述的，在显示装置的制造工艺中，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在发光元件LD被供应到基底SUB上之前延伸到相邻的像素区域，并且可以在发光元件LD被供应并且布置在像素区域PXA中之后在第二开口OP2中与其他电极(例如，在第二方向DR2上与像素PXL相邻的相邻像素的电极)分离。例如，可以设置堤BNK的第二开口OP2以对第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4执行分离工艺。

第一电极EL1可以在发射区域EMA中包括沿第一方向DR1朝向第二电极EL2突出的突出部。可以设置第一电极EL1的突出部以在发射区域EMA中保持第一电极EL1与第二电极E2之间的距离。类似地，第四电极EL4可以在发射区域EMA中包括沿第一方向DR1朝向第三电极EL3突出的突出部。可以设置第四电极EL4的突出部以在发射区域EMA中保持第三电极EL3与第四电极EL4之间的距离。

然而，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4不限于此。例如，可以以各种方式修改第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4的形状和/或布置。例如，第一电极EL1和第四电极EL4中的每个不包括突出部，而是可以具有弯曲形状。在另一示例中，第三电极EL3可以沿第二方向DR2延伸直到相邻的像素。

第一电极EL1可以通过第一接触孔CNT1电连接到参照图4A描述的第一晶体管T1，并且第三电极EL3可以通过第二接触孔CNT2电连接到参照图4A描述的第二驱动电源VSS(或第二电力线PL2)。

在一些实施例中，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个可以具有单层或多层结构。在示例中，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以具有包括反射电极和导电盖层的多层结构。反射电极可以具有单层或多层结构。在示例中，反射电极可以包括至少一个反射导电层，并且选择性地还包括设置在反射导电层上或下面的至少一个透明导电层。

在一些实施例中，像素PXL可以包括与第一电极EL1的一个区域叠置的第一堤图案BNKP1、与第二电极EL2的一个区域叠置的第二堤图案BNKP2、与第三电极EL3的一个区域叠置的第三堤图案BNKP3以及与第四电极EL4的一个区域叠置的第四堤图案BNKP4。

第一堤图案BNKP1、第二堤图案BNKP2、第三堤图案BNKP3和第四堤图案BNKP4可以在发射区域EMA中设置为彼此间隔开，并且可以允许第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个的所述区域沿向上方向突出。例如，第一电极EL1(或第一电极EL1的突出部)可以设置在第一堤图案BNKP1上以凭借第一堤图案BNKP1沿第三方向DR3(即，基底SUB的厚度方向)突出，第二电极EL2可以设置在第二堤图案BNKP2上以凭借第二堤图案BNKP2沿第三方向DR3突出，第三电极EL3可以设置在第三堤图案BNKP3上以凭借第三堤图案BNKP3沿第三方向DR3突出，并且第四电极EL4(或第四电极EL4的突出部)可以设置在第四堤图案BNKP4上以凭借第四堤图案BNKP4沿第三方向DR3突出。

像素PXL可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。像素PXL可以包括参照图4A描述的反向发光元件LDr。

第一发光元件LD1可以设置在第一电极EL1与第二电极EL2之间。第一发光元件LD1的第一端部EP1可以面对第一电极EL1，并且第一发光元件LD1的第二端部EP2可以面对第二电极EL2。在存在多个第一发光元件LD1的情况下，第一发光元件LD1可以在第一电极EL1与第二电极EL2之间彼此并联电连接，并且可以形成参照图4A描述的第一级SET1。

类似地，第二发光元件LD2可以设置在第二电极EL2与第三电极EL3之间。第二发光元件LD2的第一端部EP1可以面对第二电极EL2，并且第二发光元件LD2的第二端部EP2可以面对第三电极EL3。第一发光元件LD1的第一端部EP1和第二发光元件LD2的第一端部EP1可以包括相同类型的半导体层(例如，参照图1A描述的第一半导体层11)。在存在多个第二发光元件LD2的情况下，第二发光元件LD2可以在第二电极EL2与第三电极EL3之间彼此并联电连接，并且可以形成参照图4A描述的第二级SET2。

第三发光元件LD3可以设置在第三电极EL3与第四电极EL4之间。第三发光元件LD3的第一端部EP1可以面对第四电极EL4，并且第三发光元件LD3的第二端部EP2可以面对第三电极EL3。第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2可以包括相同类型的半导体层(例如，参照图1A描述的第二半导体层13)，并且可以彼此面对，第三电极EL3置于它们之间。在存在多个第三发光元件LD3的情况下，第三发光元件LD3可以在第三电极EL3与第四电极EL4之间彼此并联电连接，并且可以形成参照图4A描述的第三级SET3。

尽管在图5和图6中已经示出了发光元件LD在第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4之间沿第一方向DR1对准的情况，但是发光元件LD的对准方向不限于此。例如，发光元件LD中的至少一个可以沿倾斜方向布置。

第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以电连接在第一电极EL1与第三电极EL3之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一电极EL1，并且第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2可以电连接到第三电极EL3。

在实施例中，第一发光元件LD1的第一端部EP1不直接设置在第一电极EL1上，而是可以通过至少一个接触电极(例如，第一接触电极CNE1)电连接到第一电极EL1。类似地，第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2不直接设置在第三电极EL3上，而是可以通过至少一个接触电极(例如，第二接触电极CNE2)电连接到第三电极EL3。然而，公开不限于此。例如，第一发光元件LD1的第一端部EP1可以直接接触第一电极EL1以电连接到第一电极EL1。

在一些实施例中，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以是利用具有无机晶体结构的材料制造的具有例如纳米级或微米级的程度的尺寸的发光二极管。例如，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以是图1A至图2B中的至少一幅图中所示的发光元件LD。

在一些实施例中，发光元件LD以其中将发光元件LD分散在预定溶液中以通过喷墨印刷工艺或狭缝涂覆工艺提供在像素区域PXA的发射区域EMA中的形式来制备。在示例中，发光元件LD可以与挥发性溶剂混合以供应到发射区域EMA。在预定电压被施加在第一电极EL1与第二电极EL2之间、第二电极EL2与第三电极EL3之间以及第三电极EL3与第四电极EL4之间的情况下，在第一电极EL1与第二电极EL2之间、第二电极EL2与第三电极EL3之间以及第三电极EL3与第四电极EL4之间形成电场的同时，发光元件LD在第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4之间自对准。在发光元件LD对准之后，通过另一工艺使溶剂挥发或去除溶剂，使得发光元件LD可以稳定地布置在第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4之间。

在一些实施例中，像素PXL可以包括第一接触电极CNE1、第二接触电极CNE2和中间电极CTE。

第一接触电极CNE1可以形成在第一发光元件LD1的第一端部EP1和第一电极EL1的与其对应的至少一个区域上，以将第一发光元件LD1的第一端部EP1与第一电极EL1物理连接和/或电连接。

第二接触电极CNE2可以形成在第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2以及第三电极EL3的与其对应的至少一个区域上，以将第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2与第三电极EL3物理连接和/或电连接。

中间电极CTE可以包括沿第二方向DR2延伸的第一子中间电极CTE-1(或第一中间电极)和第二子中间电极CTE-2(或第二中间电极)。第一子中间电极CTE-1可以形成在第一发光元件LD1的第二端部EP2、第二发光元件LD2的第一端部EP1以及第二电极EL2的与其对应的至少一个区域上。中间电极CTE可以从第一子中间电极CTE-1延伸，同时绕过第二接触电极CNE2或第二发光元件LD2，并且第二子中间电极CTE-2可以形成在第三发光元件LD3的第一端部EP1和第四电极EL4的与其对应的至少一个区域上。中间电极CTE可以将第一发光元件LD1的第二端部EP2、第二发光元件LD2的第一端部EP1和第三发光元件LD3的第一端部EP1彼此电连接。

如图5中所示，中间电极CTE与第二接触电极CNE2间隔开，并且可以具有围绕第二接触电极CNE2的闭合环形形状。

因此，第二发光元件LD2和第三发光元件LD3可以在第二电极EL2与第三电极EL3之间通过中间电极CTE彼此并联电连接，并且在第一电极EL1与第三电极EL3之间通过中间电极CTE与第一发光元件LD1串联电连接。

在每个帧周期期间，驱动电流可以在像素PXL中沿着第一路径PATH1和第二路径PATH2流动，并且在沿正向方向电连接在像素PXL的第一电极EL1与第三电极EL3之间的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3发光的同时，像素PXL可以发射具有与驱动电流对应的亮度的光。

如参照图5和图6所描述的，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以设置在第一电极至第四电极EL1、EL2、EL3和EL4之间，第二发光元件LD2和第三发光元件LD3可以在第二电极EL2与第三电极EL3之间通过中间电极CTE彼此并联电连接，并且可以在第一电极EL1与第三电极EL3之间通过中间电极CTE与第一发光元件LD1串联电连接。以这种方式，像素PXL的发光单元EMU可以通过使在像素PXL的像素区域PXA中对准的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3以串联/并联混合结构连接来构造。因此，发光单元EMU可以以包括三个级的串联/并联结构来构造，同时使由对准电极占据的面积最小化(或者同时不增加对准电极的数量)，因此可以容易地实现具有高分辨率和精细节距的显示装置。

图7A、图7B和图7C是示出沿着图6中所示的线I-I’截取的像素的各种实施例的示意性剖视图。

参照图3、图5、图6和图7A，像素电路层PCL和显示元件层DPL(或发光元件层)可以顺序地设置在基底SUB上。在一些实施例中，像素电路层PCL和显示元件层DPL可以完全地形成在显示装置DD的显示区域DA中。

像素电路层PCL可以包括缓冲层BFL、晶体管T和保护层PSV。如图7A中所示，缓冲层BFL、晶体管T和保护层PSV可以顺序地堆叠在基底SUB上。

缓冲层BFL可以防止杂质扩散到晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括例如氮化硅(SiN_x)、氧化硅(SiO_x)、氮氧化硅(SiON)和诸如氧化铝(AlO_x)的金属氧化物中的至少一种。缓冲层BFL可以设置为单层或包括至少两层的多层。在缓冲层BFL设置为多层的情况下，层可以由相同材料或不同材料形成。可以根据基底SUB的材料和工艺条件省略缓冲层BFL。

晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。在包含性指定驱动晶体管Tdr和开关晶体管Tsw的情况下，每个晶体管或多个晶体管被称为晶体管T或多个晶体管T。驱动晶体管Tdr可以是参照图4A描述的第一晶体管T1，并且开关晶体管Tsw可以是参照图4A描述的第二晶体管T2。

驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的任何一个，并且第二端子DE可以是源电极和漏电极中的另一个。在示例中，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。

半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括接触第一端子SE的第一接触区域和接触第二端子DE的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区域。沟道区域可以与对应的晶体管T的栅电极GE叠置。半导体图案SCL可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区域是未掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体图案。

栅极绝缘层GI可以设置和/或形成在半导体图案SCL之上(或上)。栅极绝缘层GI可以是包括无机材料的无机绝缘层。在示例中，栅极绝缘层GI可以包括与缓冲层BFL的材料相同的材料，或者可以包括从形成缓冲层BFL的材料中选择的至少一种。在一些实施例中，栅极绝缘层GI可以是包括有机材料的有机绝缘层。栅极绝缘层GI可以设置为单层或包括至少两层的多层。

栅电极GE可以设置和/或形成在栅极绝缘层GI上以对应于半导体图案SCL的沟道区域。栅电极GE可以设置在栅极绝缘层GI上以与半导体图案SCL的沟道区域叠置。栅电极GE可以形成为包括从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的组中选择的一种的单层，或者可以形成为包括作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构，以减小布线电阻。

层间绝缘层ILD可以设置和/或形成在栅电极GE之上(或上)。层间绝缘层ILD可以包括与栅极绝缘层GI的材料相同的材料或包括从形成栅极绝缘层GI的材料中选择的至少一种。

第一端子SE和第二端子DE可以设置和/或形成在层间绝缘层ILD上，并且可以通过顺序地穿透栅极绝缘层GI和层间绝缘层ILD的对应的接触孔分别接触半导体图案SCL的第一接触区域和第二接触区域。第一端子SE和第二端子DE中的每个可以包括与栅电极GE的材料相同的材料，或者包括从形成栅电极GE的材料中选择的至少一种。

尽管已经描述了驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE是通过顺序地穿透栅极绝缘层GI和层间绝缘层ILD的接触孔电连接到半导体图案SCL的单独的电极，但是公开不限于此。在一些实施例中，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是对应的半导体图案SCL的与沟道区域相邻的第一接触区域，并且驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是对应的半导体图案SCL的与沟道区域相邻的第二接触区域。驱动晶体管Tdr的第二端子DE可以通过诸如桥电极的单独的连接方式电连接到对应的像素PXL的发光元件LD。

在实施例中，晶体管T可以以低温多晶硅(LTPS)薄膜晶体管来实现，但是公开不限于此。在一些实施例中，晶体管T可以以氧化物半导体薄膜晶体管来实现。已经作为示例描述了以具有顶栅结构的薄膜晶体管来实现晶体管T的情况，但是公开不限于此。可以以各种方式修改晶体管T的结构。

像素电路层PCL可以包括设置和/或形成在层间绝缘层ILD上的驱动电压线DVL。驱动电压线DVL可以是参照图4A描述的第二电力线PL2。在实施例中，已经描述了驱动电压线DVL以及驱动晶体管Tdr的第一端子SE和第二端子DE设置在同一层上/中，但是公开不限于此。在一些实施例中，驱动电压线DVL和设置在像素电路层PCL中的导电层之中的任何一个导电层可以设置在同一层上/中。例如，像素电路层PCL中的驱动电压线DVL的位置可以以各种方式改变。

驱动电压线DVL可以包括导电材料。在示例中，驱动电压线DVL可以形成为包括从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何的合金或其混合物组成的组中选择的一种的单层，或者可以形成为包括作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构，以减小布线电阻。在示例中，驱动电压线DVL可以被构造为其中钛(Ti)/铜(Cu)顺序地堆叠的双层。

保护层PSV可以设置和/或形成在晶体管T和驱动电压线DVL之上(或上)。

保护层PSV可以设置为包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式。无机绝缘层可以包括例如氧化硅(SiO_x)、氮化硅(SiN_x)、氮氧化硅(SiON)和诸如氧化铝(AlO_x)的金属氧化物中的至少一种。例如，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。

保护层PSV可以包括使驱动晶体管Tdr的第二端子DE暴露的第一接触孔CH1和使驱动电压线DVL暴露的第二接触孔CH2。

显示元件层DPL可以设置在保护层PSV上。

显示元件层DPL可以包括顺序地设置或形成在保护层PSV(或像素电路层PCL)上的第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4、第一电极至第四电极EL1、EL2、EL3和EL4、第一绝缘层INS1(或第一钝化层)、第一发光元件至第三发光元件LD1、LD2和LD3、第二绝缘层INS2(或第二钝化层)、第一接触电极CNE1和第二接触电极CNE2、第三绝缘层INS3、中间电极CTE和第四绝缘层INS4。

第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以设置在保护层PSV上。第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以在发射区域EMA(见图6)中设置为彼此间隔开。第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以在像素电路层PCL上沿第三方向DR3突出。在一些实施例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以基本上具有相同的高度，但是公开不限于此。

在一些实施例中，第一堤图案BNKP1可以设置在保护层PSV与第一电极EL1之间。第一堤图案BNKP1可以设置为与第一发光元件LD1的第一端部EP1相邻。在示例中，第一堤图案BNKP1的一个侧表面可以定位为与第一发光元件LD1的第一端部EP1相邻，以面对第一发光元件LD1的第一端部EP1。

在一些实施例中，第二堤图案BNKP2可以设置在保护层PSV与第二电极EL2之间。第二堤图案BNKP2可以设置为与第一发光元件LD1的第二端部EP2相邻。在示例中，第二堤图案BNKP2的一个侧表面可以定位为与第一发光元件LD1的第二端部EP2相邻，以面对第一发光元件LD1的第二端部EP2。第二堤图案BNKP2可以设置为与第二发光元件LD2的第一端部EP1相邻。在示例中，第二堤图案BNKP2的另一侧表面可以定位为与第二发光元件LD2的第一端部EP1相邻，以面对第二发光元件LD2的第一端部EP1。

在一些实施例中，第三堤图案BNKP3可以设置在保护层PSV与第三电极EL3之间。第三堤图案BNKP3可以设置为与第二发光元件LD2的第二端部EP2相邻。在示例中，第三堤图案BNKP3的一个侧表面可以设置为与第二发光元件LD2的第二端部EP2相邻，以面对第二发光元件LD2的第二端部EP2。第三堤图案BNKP3可以设置为与第三发光元件LD3的第二端部EP2相邻。在示例中，第三堤图案BNKP3的另一侧表面可以定位为与第三发光元件LD3的第二端部EP2相邻，以面对第三发光元件LD3的第二端部EP2。

在一些实施例中，第四堤图案BNKP4可以设置在保护层PSV与第四电极EL4之间。第四堤图案BNKP4可以设置为与第三发光元件LD3的第一端部EP1相邻。在示例中，第四堤图案BNKP4的一个侧表面可以定位为与第三发光元件LD3的第一端部EP1相邻，以面对第三发光元件LD3的第一端部EP1。

在一些实施例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以具有各种形状。在示例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以具有梯形的剖面形状，剖面形状的宽度如图7A中所示地朝向其顶表面减小。第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4中的每个可以在至少一个侧表面上具有倾斜表面。在另一示例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以具有半圆形或半椭圆形的剖面，剖面的宽度朝向其顶表面减小。第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4中的每个可以在至少一个侧表面上具有弯曲表面。例如，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4的形状没有特别限制，并且可以以各种方式修改。在一些实施例中，可以省略第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4中的至少一个，或者可以改变第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4的位置。

第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以包括包含无机材料和/或有机材料的绝缘材料。在示例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以包括至少一个无机层，至少一个无机层包括包含氮化硅(SiN_x)或氧化硅(SiO_x)的本领域已知的各种无机绝缘材料。作为另一示例，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以包括包含本领域已知的各种有机绝缘材料的至少一个有机层和/或至少一个光致抗蚀剂层，或者可以形成为复合地包括有机/无机材料的单层或多层绝缘体。换言之，构成第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4的材料可以以各种方式改变。

在实施例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4可以用作反射构件。在示例中，第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4以及设置在其上的第一电极至第四电极EL1、EL2、EL3和EL4可以用作沿期望的方向引导从发光元件LD中的每个发射的光的反射构件，从而改善像素PXL的发光效率。

第一电极至第四电极EL1、EL2、EL3和EL4可以分别设置在第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4上。第一电极至第四电极EL1、EL2、EL3和EL4可以在发射区域EMA(见图6)中设置为彼此间隔开。

在一些实施例中，设置在第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4上的第一电极至第四电极EL1、EL2、EL3和EL4可以分别具有与第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4的形状的至少一部分对应的形状。例如，第一电极至第四电极EL1、EL2、EL3和EL4可以沿第三方向DR3突出，同时分别具有与第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4对应的倾斜表面或弯曲表面。

第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以由具有恒定反射率的材料制成，以允许从发光元件LD中的每个发射的光沿显示装置的图像显示方向(或正面方向)前进。第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括有利于使从发光元件LD发射的光沿显示装置的图像显示方向反射的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金的金属。在一些实施例中，第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))、导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))等。在第一电极至第四电极EL1、EL2、EL3和EL4中的每个包括透明导电材料的情况下，可以另外包括由不透明金属制成的单独的导电层，以使从发光元件LD发射的光沿显示装置的图像显示方向反射。然而，第一电极至第四电极EL1、EL2、EL3和EL4中的每个的材料不限于上述材料。

第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以形成为单层或多层。在示例中，第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以包括至少一个反射电极层。第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以选择性地还包括至少一个透明电极层和至少一个导电盖层中的至少一者，至少一个透明电极层设置在反射电极层上或下面，至少一个导电盖层覆盖反射电极层和/或透明电极层或者与反射电极层和/或透明电极层叠置。

在一些实施例中，第一电极至第四电极EL1、EL2、EL3和EL4中的每个的反射电极层可以由具有均匀的反射率的导电材料制成。在示例中，反射电极层可以包括不透明金属，但是公开不限于此。例如，反射电极层可以由各种反射导电材料制成。在反射电极层中的每个包括具有均匀的反射率的材料的情况下，反射电极层可以允许从发光元件LD中的每个的两端(即，第一端部EP1和第二端部EP2)发射的光进一步沿第三方向DR3(即，显示图像所沿的方向)前进。在第一电极至第四电极EL1、EL2、EL3和EL4包括与第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4对应的倾斜表面或弯曲表面的同时设置为面对发光元件LD的第一端部EP1和第二端部EP2的情况下，从发光元件LD中的每个的第一端部EP1和第二端部EP2发射的光可以被第一电极至第四电极EL1、EL2、EL3和EL4反射以进一步沿第三方向DR3前进。因此，可以改善从发光元件LD发射的光的效率。

第一电极至第四电极EL1、EL2、EL3和EL4中的每个的透明电极层可以包括各种透明导电材料。在实施例中，第一电极至第四电极EL1、EL2、EL3和EL4中的每个可以形成为具有ITO/Ag/ITO的堆叠结构的三层。如上所述，在第一电极至第四电极EL1、EL2、EL3和EL4中的每个形成为包括至少两层的多层的情况下，可以使由信号延迟(RC延迟)引起的电压降最小化。因此，可以将期望的电压有效地传输到发光元件LD。

在第一电极至第四电极EL1、EL2、EL3和EL4中的每个包括覆盖反射电极层和/或透明电极层或者与反射电极层和/或透明电极层叠置的导电盖层的情况下，可以防止第一电极至第四电极EL1、EL2、EL3和EL4中的每个的反射电极层等在像素PXL的制造工艺中被损坏。然而，导电盖层可以选择性地包括在第一电极至第四电极EL1、EL2、EL3和EL4中。在一些实施例中，可以省略导电盖层。导电盖层可以被认为是第一电极至第四电极EL1、EL2、EL3和EL4中的每个的组件，或者可以被认为是设置在第一电极至第四电极EL1、EL2、EL3和EL4上的单独的组件。

第一绝缘层INS1可以设置在第一电极至第四电极EL1、EL2、EL3和EL4中的每个的一个区域之上(或上)。例如，第一绝缘层INS1可以形成为覆盖第一电极至第四电极EL1、EL2、EL3和EL4中的每个的一个区域或者与第一电极至第四电极EL1、EL2、EL3和EL4中的每个的一个区域叠置，并且可以包括使第一电极至第四电极EL1、EL2、EL3和EL4中的每个的另一区域暴露的开口。

在实施例中，第一绝缘层INS1可以首先形成为完全地覆盖第一电极至第四电极EL1、EL2、EL3和EL4。在发光元件LD被供应在第一绝缘层INS1上并且在第一绝缘层INS1上对准之后，第一绝缘层INS1可以被部分地开口，以使第一电极至第四电极EL1、EL2、EL3和EL4在如图7A中所示的预定的第一接触部分和第二接触部分处暴露。作为另一示例，在发光元件LD被供应在第一绝缘层INS1上并且在第一绝缘层INS1上对准之后，第一绝缘层INS1可以被图案化为局部地设置在发光元件LD下面的单独图案的形状。

例如，第一绝缘层INS1置于第一电极EL1和第二电极EL2与第一发光元件LD1之间、第二电极EL2和第三电极EL3与第二发光元件LD2之间以及第三电极EL3和第四电极EL4与第三发光元件LD3之间，并且可以使第一电极至第四电极EL1、EL2、EL3和EL4中的每个的至少一个区域暴露。在形成第一电极至第四电极EL1、EL2、EL3和EL4之后，第一绝缘层INS1可以形成为覆盖第一电极至第四电极EL1、EL2、EL3和EL4或者与第一电极至第四电极EL1、EL2、EL3和EL4叠置，以防止第一电极至第四电极EL1、EL2、EL3和EL4被损坏或防止金属在后续工艺中被提取。第一绝缘层INS1可以稳定地支撑发光元件LD。在一些实施例中，可以省略第一绝缘层INS1。

在一些实施例中，堤BNK可以设置或形成在第一绝缘层INS1上。在示例中，堤BNK可以形成在像素PXL与其他像素PXL之间以围绕像素PXL的发射区域EMA，从而形成限定像素PXL的发射区域EMA的像素限定层。在将发光元件LD供应到发射区域EMA的工艺中，堤BNK可以用作坝结构，坝结构阻止包括发光元件LD的溶液被引入到相邻的像素PXL的发射区域EMA或者控制一定量的溶液被供应到每个发射区域EMA。

可以在其中形成有第一绝缘层INS1的发射区域EMA(见图6)中供应和对准发光元件LD。在示例中，发光元件LD通过喷墨工艺等被供应到发射区域EMA，并且可以通过施加到第一电极至第四电极EL1、EL2、EL3和EL4的预定对准电压(或对准信号)在第一电极EL1与第二电极EL2之间、第二电极EL2与第三电极EL3之间以及第三电极EL3与第四电极EL4之间对准。

第二绝缘层INS2可以设置在发光元件LD(例如，在第一电极EL1与第二电极EL2之间对准的第一发光元件LD1、在第二电极EL2与第三电极EL3之间对准的第二发光元件LD2以及在第三电极EL3与第四电极EL4之间对准的第三发光元件LD3中的每个)上，并且可以使发光元件LD中的每个的第一端部EP1和第二端部EP2暴露。例如，第二绝缘层INS2不与发光元件LD中的每个的第一端部EP1和第二端部EP2叠置，并且可以仅部分地设置在发光元件LD中的每个的一个区域上。第二绝缘层INS2可以形成为独立的图案，但是公开不限于此。在形成第二绝缘层INS2之前，在第一绝缘层INS1与发光元件LD之间存在分离空间的情况下，该空间可以由第二绝缘层INS2填充。因此，可以更稳定地支撑发光元件LD。

第一接触电极CNE1可以设置在第一电极EL1和第一发光元件LD1的第一端部EP1上。第一接触电极CNE1可以将第一电极EL1与第一发光元件LD1的第一端部EP1电连接。

第一接触电极CNE1可以设置在第一电极EL1的不与第一绝缘层INS1叠置的区域上，以电接触第一电极EL1。第一接触电极CNE1可以设置在第一发光元件LD1的第一端部EP1上，以电接触第一发光元件LD1的与第一电极EL1相邻的第一端部EP1。例如，第一接触电极CNE1可以设置为与第一发光元件LD1的第一端部EP1和第一电极EL1的与其对应的至少一个区域叠置。

类似地，第二接触电极CNE2可以设置在第三电极EL3、第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2上。第二接触电极CNE2可以将第三电极EL3、第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2彼此电连接。

第二接触电极CNE2可以设置在第三电极EL3的不与第一绝缘层INS1叠置的区域上，以电接触第三电极EL3。第二接触电极CNE2可以设置在第二发光元件LD2的第二端部EP2和第三发光元件LD3的第二端部EP2上，以电接触第二发光元件LD2的与第三电极EL3相邻的第二端部EP2和第三发光元件LD3的与第三电极EL3相邻的第二端部EP2。例如，第二接触电极CNE2可以设置为覆盖第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2以及第三电极EL3的与其对应的至少一个区域。

如图7A中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。第一接触电极CNE1和第二接触电极CNE2可以通过同一工艺由相同的导电材料形成，但是公开不限于此。

第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以与第一接触电极CNE1和第二接触电极CNE2叠置。

中间电极CTE可以设置在第一发光元件LD1的第二端部EP2、第二电极EL2、第二发光元件LD2的第一端部EP1、第三发光元件LD3的第一端部EP1和第四电极EL4上。如图7A中所示，第一子中间电极CTE-1可以设置在第一发光元件LD1的第二端部EP2、第二电极EL2和第二发光元件LD2的第一端部EP1上，而第二子中间电极CTE-2可以设置在第三发光元件LD3的第一端部EP1和第四电极EL4上。

第一子中间电极CTE-1可以将第一发光元件LD1的第二端部EP2、第二电极EL2和第二发光元件LD2的第一端部EP1彼此电连接。然而，公开不限于此。如图7C中所示，第一子中间电极CTE-1不连接到第二电极EL2，并且可以与第二电极EL2电断开。

第二子中间电极CTE-2可以将第三发光元件LD3的第一端部EP1与第四电极EL4电连接。然而，公开不限于此。如图7C中所示，第二子中间电极CTE-2不连接到第四电极EL4，并且可以与第四电极EL4电断开。

第四绝缘层INS4可以设置在中间电极CTE之上(或上)。第四绝缘层INS4可以完全地形成或设置在基底SUB上，以覆盖中间电极CTE、第三绝缘层INS3和堤BNK或者与中间电极CTE、第三绝缘层INS3和堤BNK叠置。

在一些实施例中，第一绝缘层至第四绝缘层INS1、INS2、INS3和INS4中的每个可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层至第四绝缘层INS1、INS2、INS3和INS4中的每个可以包括包含氮化硅(SiN_x)的本领域已知的各种有机/无机绝缘材料，并且形成第一绝缘层至第四绝缘层INS1、INS2、INS3和INS4中的每个的材料没有特别限制。第一绝缘层至第四绝缘层INS1、INS2、INS3和INS4可以包括不同的绝缘材料，或者第一绝缘层至第四绝缘层INS1、INS2、INS3和INS4中的至少一些可以包括相同的绝缘材料。

在一些实施例中，第四绝缘层INS4可以包括包含至少一个无机层和/或至少一个有机层的薄膜封装层，但公开不限于此。在一些实施例中，还可以在第四绝缘层INS4上设置至少一个外覆层(例如，使显示元件层DPL的顶表面平坦化的层)。

尽管在图7A中示出了中间电极CTE设置在与第一接触电极CNE1和第二接触电极CNE2的层不同的层上的情况，但是中间电极CTE不限于此。在另一实施例中，中间电极CTE、第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。如图7B中所示，中间电极CTE、第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。可以去除参照图7A描述的第三绝缘层INS3，并且可以简化显示装置DD(见图3)的制造工艺。

图8是示出沿着图6中所示的线I-I’截取的像素的另一实施例的示意性剖视图。

参照图5、图6、图7A和图8，还可以在第三绝缘层INS3之上设置上基底。

上基底可以设置在显示元件层DPL上，以覆盖其中设置有像素PXL的显示区域DA或者与其中设置有像素PXL的显示区域DA叠置。上基底可以形成显示装置的封装基底(或薄膜封装层)和/或窗构件。中间层CTL可以设置在上基底与显示元件层DPL之间。中间层CTL可以是透明粘合层(或粘结层)，例如，用于增强显示元件层DPL与上基底之间的粘合力的光学透明粘合层，但是公开不限于此。

上基底可以包括基体层BSL和光转换图案层LCP。

基体层BSL可以是刚性基底或柔性基底，并且基体层BSL的材料或性质没有特别限制。基体层BSL可以由与基底SUB的材料相同的材料制成，或者可以由与基底SUB的材料不同的材料制成。

光转换图案层LCP可以设置在基体层BSL上以面对基底SUB的像素PXL。光转换图案层LCP可以包括对应于预定颜色的颜色转换层CCL和滤色器CF。

颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。滤色器CF可以允许特定颜色的光选择性地透射通过滤色器CF。颜色转换层CCL可以设置在基体层BSL的表面上以面对像素PXL(或子像素)，并且可以包括颜色转换颗粒QD，以将从设置在像素PXL中的发光元件LD发射的颜色的光转换为特定颜色的光。例如，在像素PXL是红色像素的情况下，颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换为红色的光。在另一示例中，在像素PXL是绿色像素的情况下，颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换为绿色的光。在又一示例中，在像素PXL是蓝色像素的情况下，颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换为蓝色的光。

滤色器CF可以设置在颜色转换层CCL与基体层BSL之间，并且可以包括滤色器材料，以允许由颜色转换层CCL转换的特定颜色的光选择性地透射通过滤色器CF。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。

第一光阻挡图案LBP1可以设置在与像素PXL对应的滤色器CF和与相邻于像素PXL的像素对应的滤色器(未示出)之间。第一光阻挡图案LBP1可以设置在基体层BSL上以与设置在对应的像素PXL的像素区域PXA中的堤BNK叠置。在一些实施例中，第二光阻挡图案LBP2可以设置在第一光阻挡图案LBP1上。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在示例中，第一光阻挡图案LBP1和第二光阻挡图案LBP2可以对应于黑矩阵。

图9A和图9B是示出图5中所示的像素的其他实施例的示意性平面图。在图9A和图9B中示出了对应于图5的像素PXL。

参照图5、图6、图9A和图9B，除了中间电极CTE_1和CTE_2之外，图9A和图9B中的每幅图中所示的像素PXL可以与图5中所示的像素PXL基本相同或相似。因此，将省略重复的描述。

如图9A中所示，中间电极CTE_1可以在与第二接触电极CNE2的第一端相邻的同时从第一子中间电极CTE-1(或第二电极EL2)延伸到第二子中间电极CTE-2(或第四电极EL4)，并且可以在与第二接触电极CNE2的第二端相邻的同时包括开口空间。

作为另一示例，如图9B中所示，中间电极CTE_2可以在与第二接触电极CNE2的第二端相邻的同时从第一子中间电极CTE-1(或第二电极EL2)延伸到第二子中间电极CTE-2(或第四电极EL4)，并且可以在与第二接触电极CNE2的第一端相邻的同时包括开口空间。

例如，在中间电极CTE包括在第二电极EL2和第四电极EL4之间延伸的部分的情况下，可以以各种方式修改延伸部分的位置。

图10是示出使图5中所示的像素中的发光元件对准的方法的示意性平面图。

参照图3、图5和图10，可以在基底SUB的像素区域PXA中设置或形成第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0(或母电极)，可以在第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0上设置限定发射区域EMA的堤BNK，并且可以在发射区域EMA(或堤BNK的第一开口OP1)中供应发光元件LD。

第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0可以沿第二方向DR2延伸，并且可以设置为沿第一方向DR1彼此间隔开。第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0可以延伸到另一像素区域。例如，第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0可以设置为与堤BNK的第二开口OP2相交。第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0可以是参照图5描述的电极EL1、EL2、EL3和EL4与其他电极(例如，相邻像素的电极)分离之前的电极。

在供应发光元件LD之后，可以将预定电压施加到第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0。

例如，可以将第一电压V1施加到第一对准电极EL1_0和第四对准电极EL4_0，可以将第二电压V2施加到第二对准电极EL2_0，并且可以将第三电压V3施加到第三对准电极EL3_0。第一电压V1可以高于第二电压V2，并且第二电压V2可以高于第三电压V3。例如，第一电压V1可以为约50V的AC电压，第二电压V2可以为约20V的AC电压，并且第三电压V3可以为约接地电压。

可以通过施加在第一对准电极EL1_0与第二对准电极EL2_0之间的AC电压在第一对准电极EL1_0与第二对准电极EL2_0之间形成电场，并且可以使第一发光元件LD1在第一对准电极EL1_0与第二对准电极EL2_0之间自对准。类似地，可以通过施加在第二对准电极EL2_0与第三对准电极EL3_0之间的AC电压在第二对准电极EL2_0与第三对准电极EL3_0之间形成电场，并且可以使第二发光元件LD2在第二对准电极EL2_0与第三对准电极EL3_0之间自对准。可以通过施加在第四对准电极EL4_0与第三对准电极EL3_0之间的AC电压在第四对准电极EL4_0与第三对准电极EL3_0之间形成电场，并且可以使第三发光元件LD3在第四对准电极EL4_0与第三对准电极EL3_0之间自对准。

在完成发光元件LD的对准之后，可以在堤BNK的第二开口OP2中将第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0切割或彼此分离。例如，切割或去除第一对准电极至第四对准电极EL1_0、EL2_0、EL3_0和EL4_0的延伸到另一像素区域的部分EL_P，从而可以形成参照图5描述的第一电极至第四电极EL1、EL2、EL3和EL4。

如参照图10所描述的，将第一电压V1、第二电压V2(即第一电压V1与第三电压V3之间的中间电压)、第三电压V3和第一电压V1分别施加到第一对准电极EL1_0、第二对准电极EL2_0、第三对准电极EL3_0和第四对准电极EL4_0，使得发光元件LD可以以串联/并联混合结构对准。

图11是示出图3中所示的像素中包括的组件之间的电连接关系的另一实施例的示意性电路图。在图11中示出了对应于图4A的电路图。

参照图4A和图11，像素PXL_1可以包括发光单元EMU_1和像素电路PXC。像素电路PXC与参照图4A描述的像素电路PXC基本相同，因此，将省略重复的描述。

发光单元EMU_1可以包括在第一电力线PL1与第二电力线PL2之间串联/并联电连接的发光元件LD，第一驱动电源VDD的电压(或第一电力电压)被施加到第一电力线PL1，第二驱动电源VSS的电压(或第二电力电压)被施加到第二电力线PL2。

发光单元EMU_1可以包括顺序地连接在第一驱动电源VDD与第二驱动电源VSS之间的第四级SET4(或第四子发光单元)、第一级SET1_1(或第一子发光单元)、第三级SET3_1(或第三子发光单元)和第五级SET5，并且可以包括与第三级SET3_1并联连接的第二级SET2_1(或第二子发光单元)。发光单元EMU_1可以包括第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8，并且第一级SET1至第五级SET5中的每个可以包括在第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8之中的两个电极之间沿相同的方向并联连接的发光元件LD。

第一级SET1_1、第二级SET2_1和第三级SET3_1可以分别与参照图4A描述的第一级SET1、第二级SET2和第三级SET3基本相同或相似。

第一级SET1_1可以包括第一电极EL1_1(或第1-2中间电极CTE1-2)和第二电极EL2_1(或第2-1中间电极CTE2-1)，并且可以包括电连接在第一电极EL1_1(或第1-2中间电极CTE1-2)与第二电极EL2_1(或第2-1中间电极CTE2-1)之间的至少一个第一发光元件LD1。

第二级SET2_1可以包括第二电极EL2_1(或第2-1中间电极CTE2-1)和第三电极EL3_1(或第3-1中间电极CTE3-1)，并且可以包括连接在第二电极EL2_1(或第2-1中间电极CTE2-1)与第三电极EL3_1(或第3-1中间电极CTE3-1)之间的至少一个第二发光元件LD2。

第三级SET3_1可以包括第四电极EL4_1(或第2-2中间电极CTE2-2)和第三电极EL3_1(或第3-1中间电极CTE3-1)，并且可以包括连接在第四电极EL4_1(或第2-2中间电极CTE2-2)与第三电极EL3_1(或第3-1中间电极CTE3-1)之间的至少一个第三发光元件LD3。

第四级SET4可以包括第五电极EL5和第六电极EL6(或第1-1中间电极CTE1-1)，并且包括连接在第五电极EL5与第六电极EL6(或第1-1中间电极CTE1-1)之间的至少一个第四发光元件LD4。

第五级SET5可以包括第八电极EL8(或第3-2中间电极CTE3-2)和第七电极EL7，并且包括连接在第八电极EL8(或第3-2中间电极CTE3-2)与第七电极EL7之间的至少一个第五发光元件LD5。

第四级SET4的第1-1中间电极CTE1-1和第一级SET1_1的第1-2中间电极CTE1-2可以一体地设置为彼此连接。例如，第1-1中间电极CTE1-1和第1-2中间电极CTE1-2可以形成将连续的第四级SET4和第一级SET1_1彼此电连接的第一中间电极CTE1。在第1-1中间电极CTE1-1和第1-2中间电极CTE1-2一体地设置的情况下，第1-1中间电极CTE1-1和第1-2中间电极CTE1-2可以是第一中间电极CTE1的不同区域。

类似地，第一级SET1_1的第2-1中间电极CTE2-1和第三级SET3_1的第2-2中间电极CTE2-2可以一体地设置为彼此连接。例如，第2-1中间电极CTE2-1和第2-2中间电极CTE2-2可以形成将连续的第一级SET1_1和第三级SET3_1彼此电连接的第二中间电极CTE2。

类似地，第三级SET3_1的第3-1中间电极CTE3-1和第五级SET5的第3-2中间电极CTE3-2可以一体地设置为彼此连接。例如，第3-1中间电极CTE3-1和第3-2中间电极CTE3-2可以形成将第三级SET3_1与第五级SET5电连接的第三中间电极CTE3。

在上述实施例中，第五电极EL5可以是像素PXL_1的发光单元EMU_1的阳极电极，并且第七电极EL7可以是发光单元EMU_1的阴极电极。

如上所述，像素PXL_1的包括以串联/并联混合结构连接的级SET1_1、SET2_1、SET3_1、SET4和SET5的发光单元EMU_1(或像素PXL_1的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU_1)可以容易地将驱动电流/电压条件控制为适合于应用发光单元EMU_1的产品的规格。

与具有其中级(或发光元件LD)仅并联连接的结构的发光单元相比，像素PXL_1的包括以串联/并联混合结构连接的级SET1_1、SET2_1、SET3_1、SET4和SET5的发光单元EMU_1(或像素PXL_1的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU_1)可以减小驱动电流。与具有其中相同数量的发光元件LD全部串联连接的结构的发光单元相比，像素PXL_1的包括以串联/并联混合结构连接的级SET1_1、SET2_1、SET3_1、SET4和SET5的发光单元EMU_1(或像素PXL_1的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU_1)可以减小施加到发光单元EMU_1的两端的驱动电流。与具有其中级全部串联连接的结构的发光单元相比，像素PXL_1的包括以串联/并联混合结构连接的级SET1_1、SET2_1、SET3_1、SET4和SET5的发光单元EMU_1(或像素PXL_1的包括以串联/并联混合结构连接的发光元件LD的发光单元EMU_1)可以在相同数量的电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8之间包括更大数量的发光元件LD(或级SET1_1、SET2_1、SET3_1、SET4和SET5)。因此，可以改善发光元件LD的发光效率，并且即使在特定的级中发生故障的情况下，由于故障而不发光的发光元件LD的比率也相对降低。因此，可以减少发光元件LD的发光效率的劣化。

像素PXL_1的结构不限于图11中所示的实施例，并且对应的像素PXL_1可以具有各种结构。例如，像素PXL_1可以包括参照图4B或图4C描述的像素电路PXC。在另一示例中，像素PXL_1可以被构造在无源型发光显示装置中。可以省略像素电路PXC，并且包括在发光单元EMU_1中的发光元件LD的两个端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的第一电力线PL1、施加有第二驱动电源VSS的第二电力线PL2和/或预定的控制线。

图12是示意性示出图11中所示的像素的平面图。

在图12中，为了方便起见，省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示，并且基于参照图11描述的发光单元EMU_1简要地示出了像素PXL_1。

参照图3、图11和图12，像素PXL_1可以形成在限定在基底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA。在一些实施例中，像素PXL_1可以包括堤BNK，并且可以由围绕发射区域EMA的堤BNK限定。已经参照图5描述了堤BNK，因此，将省略重复的描述。

像素PXL_1可以包括彼此物理分离或间隔开的第一电极EL1_1、第二电极EL2_1、第三电极EL3_1、第四电极EL4_1、第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8。

第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1可以沿第一方向DR1顺序地布置。第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1中的每个可以沿与第一方向DR1相交的第二方向DR2延伸。

第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8可以设置为在第二方向DR2上分别与第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1间隔开，并且沿第一方向DR1顺序地布置。第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8中的每个可以沿第二方向DR2延伸。

第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1中的每个的一个端部以及第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8中的每个的一个端部可以定位在发射区域EMA中的开口区域OA中。开口区域OA可以对应于发射区域EMA的中心区域。

如下面将参照图17描述的，在显示装置的制造工艺中，第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1在发光元件LD被供应到基底SUB上之前可以分别与第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8一体地形成，并且在发光元件LD被供应并布置在像素区域PXA中之后，可以在开口区域OA(和堤BNK的第二开口OP2)中分别与第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8分离。

第一电极EL1_1、第二电极EL2_1、第三电极EL3_1和第四电极EL4_1相对于开口区域OA分别与第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8对称，因此，将主要描述第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8。

第五电极EL5可以在发射区域EMA中具有沿第一方向DR1朝向第六电极EL6弯曲的形状。可以设置第五电极EL5的弯曲形状以在发射区域EMA中保持第五电极EL5与第六电极EL6之间的距离。类似地，第八电极EL8可以在发射区域EMA中具有沿第一方向DR1朝向第七电极EL7弯曲的形状。可以提供第八电极EL8的弯曲形状以在发射区域EMA中保持第七电极EL7与第八电极EL8之间的距离。然而，第五电极EL5和第八电极EL8不限于此。例如，第五电极EL5和第八电极EL8可以包括参照图5描述的突出部而不是弯曲形状。

第五电极EL5可以通过第一接触孔CNT1电连接到图11中所示的第一晶体管T1，并且第七电极EL7可以通过第二接触孔CNT2电连接到图11中所示的第二驱动电源VSS(或第二电力线PL2)。

第一电极EL1_1、第二电极EL2_1、第三电极EL3_1、第四电极EL4_1、第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8中的每个的结构(例如，单层或多层结构)可以与参照图5描述的第一电极至第四电极EL1、EL2、EL3和EL4中的对应的一个的结构基本相同或相似。

在一些实施例中，像素PXL_1可以包括与第一电极EL1_1的一个区域叠置的第一堤图案BNKP1_1、与第二电极EL2_1的一个区域叠置的第二堤图案BNKP2_1、与第三电极EL3_1的一个区域叠置的第三堤图案BNKP3_1、与第四电极EL4_1的一个区域叠置的第四堤图案BNKP4_1、与第五电极EL5的一个区域叠置的第五堤图案BNKP5、与第六电极EL6的一个区域叠置的第六堤图案BNKP6、与第七电极EL7的一个区域叠置的第七堤图案BNKP7以及与第八电极EL8的一个区域叠置的第八堤图案BNKP8。

第一堤图案BNKP1_1、第二堤图案BNKP2_1、第三堤图案BNKP3_1、第四堤图案BNKP4_1、第五堤图案BNKP5、第六堤图案BNKP6、第七堤图案BNKP7和第八堤图案BNKP8可以在发射区域EMA中设置为彼此间隔开，并且可以允许第一电极EL1_1、第二电极EL2_1、第三电极EL3_1、第四电极EL4_1、第五电极EL5、第六电极EL6、第七电极EL7和第八电极EL8中的每个的所述区域沿向上方向突出。

尽管在图12中示出了第一堤图案BNKP1_1、第二堤图案BNKP2_1、第三堤图案BNKP3_1和第四堤图案BNKP4_1分别与第五堤图案BNKP5、第六堤图案BNKP6、第七堤图案BNKP7和第八堤图案BNKP8分离的情况，但是公开不限于此。例如，第一堤图案BNKP1_1可以与第五堤图案BNKP5一体地形成，并且第四堤图案BNKP4_1可以与第八堤图案BNKP8一体地形成。

像素PXL_1可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3分别与参照图5描述的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3基本相同或相似，因此，将省略重复的描述。

第四发光元件LD4可以设置在第五电极EL5与第六电极EL6之间。第四发光元件LD4的第一端部EP1可以面对第五电极EL5，并且第四发光元件LD4的第二端部EP2可以面对第六电极EL6。在存在多个第四发光元件LD4的情况下，第四发光元件LD4可以在第五电极EL5与第六电极EL6之间彼此并联电连接，并且可以形成参照图11描述的第四级SET4。

第五发光元件LD5可以设置在第七电极EL7与第八电极EL8之间。第五发光元件LD5的第一端部EP1可以面对第八电极EL8，并且第五发光元件LD5的第二端部EP2可以面对第七电极EL7。第四发光元件LD4的第一端部EP1和第五发光元件LD5的第一端部EP1可以包括相同类型的半导体层(例如，参照图1A描述的第一半导体层11)。在存在多个第五发光元件LD5的情况下，第五发光元件LD5可以在第七电极EL7与第八电极EL8之间彼此并联电连接，并且可以形成参照图11描述的第五级SET5。

在一些实施例中，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个可以是利用具有无机晶体结构的材料制造的具有例如纳米级或微米级的程度的尺寸的发光二极管。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个可以是图1A至图2B中的任何一幅图中所示的发光元件。

在一些实施例中，像素PXL_1可以包括第一接触电极CNE1、第二接触电极CNE2、第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3。

第一接触电极CNE1可以形成在第四发光元件LD4的第一端部EP1和第五电极EL5的与其对应的至少一个区域上，以将第四发光元件LD4的第一端部EP1物理连接和/或电连接到第五电极EL5。

第二接触电极CNE2可以形成在第五发光元件LD5的第二端部EP2和第七电极EL7的与其对应的至少一个区域上，以将第五发光元件LD5的第二端部EP2物理连接和/或电连接到第七电极EL7。

第一中间电极CTE1可以包括沿第二方向DR2延伸的第1-1中间电极CTE1-1和第1-2中间电极CTE1-2。第1-1中间电极CTE1-1可以形成在第四发光元件LD4的第二端部EP2和第六电极EL6的与其对应的至少一个区域上。第一中间电极CTE1可以从第六电极EL6(或第1-1中间电极CTE1-1)延伸到第一电极EL1_1(或第1-2中间电极CTE1-2)，并且第1-2中间电极CTE1-2可以形成在第一发光元件LD1的第一端部EP1和第一电极EL1_1的与其对应的至少一个区域上。第一中间电极CTE1可以将第四发光元件LD4的第二端部EP2与第一发光元件LD1的第一端部EP1电连接。

第二中间电极CTE2可以包括沿第二方向DR2延伸的第2-1中间电极CTE2-1和第2-2中间电极CTE2-2。第2-1中间电极CTE2-1可以形成在第一发光元件LD1的第二端部EP2、第二发光元件LD2的第一端部EP1以及第二电极EL2_1的与其对应的至少一个区域上。第二中间电极CTE2可以从第二电极EL2_1延伸，同时绕过第三中间电极CTE3或第二发光元件LD2，并且第2-2中间电极CTE2-2可以形成在第三发光元件LD3的第一端部EP1和第四电极EL4_1的与其对应的至少一个区域上。第二中间电极CTE2可以将第一发光元件LD1的第二端部EP2、第二发光元件LD2的第一端部EP1和第三发光元件LD3的第一端部EP1彼此电连接。

第三中间电极CTE3可以包括沿第二方向DR2延伸的第3-1中间电极CTE3-1和第3-2中间电极CTE3-2。第3-1中间电极CTE3-1可以形成在第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2和第三电极EL3_1的与其对应的至少一个区域上。第三中间电极CTE3可以从第三电极EL3_1(或第3-1中间电极CTE3-1)延伸到第八电极EL8(或第3-2中间电极CTE3-2)，并且第3-2中间电极CTE3-2可以形成在第五发光元件LD5的第一端部EP1和第八电极EL8的与其对应的至少一个区域上。第三中间电极CTE3可以将第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2和第五发光元件LD5的第一端部EP1彼此电连接。

因此，第一发光元件LD1可以通过第一中间电极CTE1串联电连接到第四发光元件LD4。第二发光元件LD2和第三发光元件LD3可以通过第二中间电极CTE2彼此并联电连接，并且串联电连接到第一发光元件LD1。第五发光元件LD5可以通过第三中间电极CTE3电连接到第二发光元件LD2和第三发光元件LD3。

在每个帧周期期间，在像素PXL_1中，驱动电流可以从第五电极EL5经由第四发光元件LD4、第一中间电极CTE1、第一发光元件LD1、第二中间电极CTE2、第二发光元件LD2和第三发光元件LD3、第三中间电极CTE3以及第五发光元件LD5流向第七电极EL7。

如参照图5和图12所描述的，第四发光元件LD4、第一发光元件LD1、第三发光元件LD3和第五发光元件LD5可以在第五电极EL5与第七电极EL7之间通过第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3串联电连接，并且第二发光元件LD2和第三发光元件LD3可以通过第二中间电极CTE2彼此并联电连接。以这种方式，像素PXL_1的发光单元EMU_1可以通过使在像素PXL_1的像素区域PXA中对准的发光元件LD以串联/并联混合结构电连接来构造。因此，发光单元EMU_1可以以包括五个级的串联/并联结构来构造，同时使由对准电极占据的面积最小化(或者同时不增加对准电极的数量)，因此可以容易地实现具有高分辨率和精细节距的显示装置。

图13是示出沿着图12中所示的线II-II’和线III-III’截取的像素的示意性剖视图。在图13中示出了对应于图7A的图。

参照图3、图12和图13，像素电路层PCL和显示元件层DPL(或发光元件层)可以顺序地设置在基底SUB上。基底SUB和像素电路层PCL与参照图7A描述的基底SUB和像素电路层PCL基本相同或相似，因此，将省略重复的描述。

显示元件层DPL可以包括顺序地设置或形成在保护层PSV(或像素电路层PCL)上的第一堤图案至第八堤图案BNKP1_1、BNKP2_1、BNKP3_1、BNKP4_1、BNKP5、BNKP6、BNKP7和BNKP8、第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8、第一绝缘层INS1(或第一钝化层)、第一发光元件至第五发光元件LD1、LD2、LD3、LD4和LD5、第二绝缘层INS2(或第二钝化层)、第一接触电极CNE1和第二接触电极CNE2、第二中间电极CTE2、第三绝缘层INS3、第一中间电极CTE1和第三中间电极CTE3以及第四绝缘层INS4。

第一堤图案至第八堤图案BNKP1_1、BNKP2_1、BNKP3_1、BNKP4_1、BNKP5、BNKP6、BNKP7和BNKP8、第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8、第一绝缘层INS1(或第一钝化层)、第一发光元件至第五发光元件LD1、LD2、LD3、LD4和LD5以及第二绝缘层INS2(或第二钝化层)可以分别与参照图7A描述的第一堤图案至第四堤图案BNKP1、BNKP2、BNKP3和BNKP4、第一电极至第四电极EL1、EL2、EL3和EL4、第一绝缘层INS1、第一发光元件至第三发光元件LD1、LD2和LD3以及第二绝缘层INS2基本相同或相似。因此，将省略重复的描述。

第五堤图案BNKP5可以设置在保护层PSV与第五电极EL5之间。第五堤图案BNKP5可以设置为与第四发光元件LD4的第一端部EP1相邻。在示例中，第五堤图案BNKP5的一个侧表面可以定位为与第四发光元件LD4的第一端部EP1相邻，以面对第四发光元件LD4的第一端部EP1。

第六堤图案BNKP6可以设置在保护层PSV与第六电极EL6之间。第六堤图案BNKP6可以设置为与第四发光元件LD4的第二端部EP2相邻。在示例中，第六堤图案BNKP6的一个侧表面可以定位为与第四发光元件LD4的第二端部EP2相邻，以面对第四发光元件LD4的第二端部EP2。

第七堤图案BNKP7可以设置在保护层PSV与第七电极EL7之间。第七堤图案BNKP7可以设置为与第五发光元件LD5的第二端部EP2相邻。在示例中，第七堤图案BNKP7的一个侧表面定位为与第五发光元件LD5的第二端部EP2相邻，以面对第五发光元件LD5的第二端部EP2。

第八堤图案BNKP8可以设置在保护层PSV与第八电极EL8之间。第八堤图案BNKP8可以设置为与第五发光元件LD5的第一端部EP1相邻。在示例中，第八堤图案BNKP8的一个侧表面可以定位为与第五发光元件LD5的第一端部EP1相邻，以面对第五发光元件LD5的第一端部EP1。

第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8可以分别设置在第一堤图案至第八堤图案BNKP1_1、BNKP2_1、BNKP3_1、BNKP4_1、BNKP5、BNKP6、BNKP7和BNKP8上。第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8可以在发射区域EMA(见图12)中设置为彼此间隔开。

第一绝缘层INS1可以设置在第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8中的每个的一个区域之上。例如，第一绝缘层INS1可以形成为覆盖第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8中的每个的所述区域或者与第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8中的每个的所述区域叠置，并且包括使第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8中的每个的另一区域暴露的开口。

第一绝缘层INS1可以置于第五电极EL5和第六电极EL6与第四发光元件LD4之间、第六电极EL6与第七电极EL7之间以及第七电极EL7和第八电极EL8与第五发光元件LD5之间，并且可以使第五电极至第八电极EL5、EL6、EL7和EL8中的每个的至少一个区域暴露。

在一些实施例中，堤BNK可以设置或形成在第一绝缘层INS1上。

可以在其中形成有第一绝缘层INS1的发射区域EMA(见图12)中供应并对准发光元件LD。

在示例中，发光元件LD可以通过喷墨工艺等被供应到发射区域EMA，并且可以通过施加到第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8的预定对准电压(或对准信号)在第五电极EL5与第六电极EL6之间、第七电极EL7与第八电极EL8之间、第一电极EL1_1与第二电极EL2_1之间、第二电极EL2_1与第三电极EL3_1之间以及第三电极EL3_1与第四电极EL4_1之间对准。发光元件可以在第六电极EL6与第七电极EL7之间对准。然而，在第六电极EL6与第七电极EL7之间没有形成将在下面描述的第二绝缘层INS2的情况下，发光元件可以不设置在第六电极EL6与第七电极EL7之间。

第二绝缘层INS2可以设置在发光元件LD中的每个上，例如，设置在在第五电极EL5与第六电极EL6之间对准的第四发光元件LD4和在第七电极EL7与第八电极EL8之间对准的第五发光元件LD5中的每个上，并且可以使发光元件LD中的每个的第一端部EP1和第二端部EP2暴露。作为示例，第二绝缘层INS2不覆盖发光元件LD中的每个的第一端部EP1和第二端部EP2或者不与发光元件LD中的每个的第一端部EP1和第二端部EP2叠置，并且可以仅部分地设置在发光元件LD中的每个的一个区域上。

第一接触电极CNE1可以设置在第五电极EL5和第四发光元件LD4的第一端部EP1上。第一接触电极CNE1可以将第五电极EL5与第四发光元件LD4的第一端部EP1电连接。

第一接触电极CNE1可以设置在第五电极EL5的不与第一绝缘层INS1叠置的区域上，以电接触第五电极EL5。第一接触电极CNE1可以设置在第四发光元件LD4的第一端部EP1上，以电接触第四发光元件LD4的与第五电极EL5相邻的第一端部EP1。例如，第一接触电极CNE1可以设置为与第四发光元件LD4的第一端部EP1和第五电极EL5的与第一接触电极CNE1对应的至少一个区域叠置。

类似地，第二接触电极CNE2可以设置在第七电极EL7和第五发光元件LD5的第二端部EP2上。第二接触电极CNE2可以将第七电极EL7与第五发光元件LD5的第二端部EP2电连接。

第二接触电极CNE2可以设置在第七电极EL7的不与第一绝缘层INS1叠置的区域上，以电接触第七电极EL7。第二接触电极CNE2可以设置在第五发光元件LD5的第二端部EP2上，以电接触第五发光元件LD5的与第七电极EL7相邻的第二端部EP2。例如，第二接触电极CNE2可以设置为与第五发光元件LD5的第二端部EP2和第七电极EL7的与其对应的至少一个区域叠置。

第二中间电极CTE2可以设置在第一发光元件LD1的第二端部EP2、第二电极EL2_1、第二发光元件LD2的第一端部EP1、第三发光元件LD3的第一端部EP1和第四电极EL4_1上。如图13中所示，第2-1中间电极CTE2-1可以设置在第一发光元件LD1的第二端部EP2、第二电极EL2_1和第二发光元件LD2的第一端部EP1上，并且第2-2中间电极CTE2-2可以设置在第三发光元件LD3的第一端部EP1和第四电极EL4_1上。

如图13中所示，第一接触电极CNE1、第二接触电极CNE2和第二中间电极CTE2可以设置在同一层上。第一接触电极CNE1、第二接触电极CNE2和第二中间电极CTE2可以通过同一工艺由相同的导电材料形成，但是公开不限于此。

第三绝缘层INS3可以设置在第一接触电极CNE1、第二接触电极CNE2和第二中间电极CTE2之上。第三绝缘层INS3可以与第一接触电极CNE1、第二接触电极CNE2和第二中间电极CTE2叠置。

第一中间电极CTE1可以设置在第四发光元件LD4的第二端部EP2、第六电极EL6、第一发光元件LD1的第一端部EP1和第一电极EL1_1上。如图13中所示，第1-1中间电极CTE1-1可以设置在第四发光元件LD4的第二端部EP2和第六电极EL6上，并且第1-2中间电极CTE1-2可以设置在第一发光元件LD1的第一端部EP1和第一电极EL1_1上。

第三中间电极CTE3可以设置在第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2、第三电极EL3_1、第五发光元件LD5的第一端部EP1和第八电极EL8上。如图13中所示，第3-1中间电极CTE3-1可以设置在第二发光元件LD2的第二端部EP2、第三发光元件LD3的第二端部EP2和第三电极EL3_1上，并且第3-2中间电极CTE3-2可以设置在第五发光元件LD5的第一端部EP1和第八电极EL8上。

第四绝缘层INS4可以设置在第一中间电极CTE1和第三中间电极CTE3之上。第四绝缘层INS4可以完全地形成或设置在基底SUB上，以覆盖第一中间电极CTE1、第三中间电极CTE3、第三绝缘层INS3和堤BNK。

尽管在图13中示出了第一中间电极CTE1和第三中间电极CTE3设置在与第一接触电极CNE1、第二接触电极CNE2和第二中间电极CTE2的层不同的层上的情况，但是第一接触电极CNE1和第二接触电极CNE2以及第一中间电极至第三中间电极CTE1、CTE2和CTE3不限于此。如参照图7B所描述的，第一接触电极CNE1和第二接触电极CNE2以及第一中间电极至第三中间电极CTE1、CTE2和CTE3可以设置在同一层上。

图14是示出图3中所示的像素中包括的组件之间的电连接关系的另一实施例的示意性电路图。在图14中示出了对应于图11的电路图。

参照图11和图14，像素PXL_2可以包括发光单元EMU_2和像素电路PXC。发光单元EMU_2和像素电路PXC分别与参照图11描述的发光单元EMU_1和像素电路PXC基本相同，因此，将省略重复的描述。

与图11中所示的发光单元EMU_1相比，发光单元EMU_2还可以包括与第一级SET1_1、第二级SET2_1、第三级SET3_1和第五级SET5的串联/并联混合结构并联电连接的第六级SET6。

第六级SET6可以包括第六电极EL6(或第1-1中间电极CTE1-1)和第七电极EL7，并且可以包括电连接在第六电极EL6(或第1-1中间电极CTE1-1)与第七电极EL7之间的至少一个第六发光元件LD6。

与图11中所示的像素PXL_1的发光单元EMU_1相比，像素PXL_2的还包括第六级SET6的发光单元EMU_2可以在相同数量的电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8之间包括更大数量的发光元件LD(或第一级至第六级SET1_1、SET2_1、SET3_1、SET4、SET5和SET6)。因此，可以改善发光元件LD的发光效率，并且即使在特定的级中发生故障的情况下，由于故障而不发光的发光元件LD的比率也相对降低。因此，可以减少发光元件LD的发光效率的劣化。

图15是示意性示出图14中所示的像素的平面图。在图15中示出了对应于图12的图。图16是示出沿着图15中所示的线IV-IV’和线III-III’截取的像素的示意性剖视图。在图16中示出了对应于图13的图。

参照图3、图12、图13、图14、图15和图16，像素PXL_2与图12和图13中所示的像素PXL_1的不同之处在于像素PXL_2还包括第六发光元件LD6。除了第六发光元件LD6之外，像素PXL_2与图12和图13中所示的像素PXL_1基本相同或相似，因此，将省略重复的描述。

第六发光元件LD6可以设置在第六电极EL6与第七电极EL7之间。第六发光元件LD6的第一端部EP1可以面对第六电极EL6，并且第六发光元件LD6的第二端部EP2可以面对第七电极EL7。第六发光元件LD6的第二端部EP2和第五发光元件LD5的第二端部EP2可以包括相同类型的半导体层(例如，参照图1A描述的第二半导体层13)，并且可以彼此面对，第七电极EL7置于它们之间。在存在多个第六发光元件LD6的情况下，第六发光元件LD6可以在第六电极EL6与第七电极EL7之间并联电连接，并且可以形成参照图14描述的第六级SET6。

可以在其中形成有第一绝缘层INS1的发射区域EMA中供应和对准发光元件LD。

发光元件LD可以通过喷墨工艺等被供应到发射区域EMA，并且第六发光元件LD6可以通过施加到第六电极EL6和第七电极EL7的预定对准电压(或对准信号)在第六电极EL6与第七电极EL7之间对准。

第二绝缘层INS2可以设置于在第六电极EL6与第七电极EL7之间对准的第六发光元件LD6上，并且可以使第六发光元件LD6的第一端部EP1和第二端部EP2暴露。

第二接触电极CNE2可以设置在第六发光元件LD6的第二端部EP2、第七电极EL7和第五发光元件LD5的第二端部EP2上。第二接触电极CNE2可以将第六发光元件LD6的第二端部EP2、第七电极EL7和第五发光元件LD5的第二端部EP2彼此电连接。

第二接触电极CNE2可以设置在第七电极EL7的不与第一绝缘层INS1叠置的区域上，以电接触第七电极EL7。第二接触电极CNE2可以设置在第六发光元件LD6的第二端部EP2上，以电接触第六发光元件LD6的与第七电极EL7相邻的第二端部EP2。例如，第二接触电极CNE2可以设置为与第六发光元件LD6的第二端部EP2和第七电极EL7的与其对应的至少一个区域叠置。

第一中间电极CTE1可以设置在第四发光元件LD4的第二端部EP2、第六电极EL6、第六发光元件LD6的第一端部EP1、第一发光元件LD1的第一端部EP1和第一电极EL1_1上。如图16中所示，第1-1中间电极CTE1-1可以设置在第四发光元件LD4的第二端部EP2、第六电极EL6和第六发光元件LD6的第一端部EP1上。

图17是示出使图14中所示的像素中的发光元件对准的方法的示意性平面图。在图17中示出了对应于图10的图。

参照图3、图10、图14和图17，可以在基底SUB的像素区域PXA中设置或形成第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0(或母电极)，可以在第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0上设置限定发射区域EMA的堤BNK，并且可以在发射区域EMA(或堤BNK的第一开口OP1)中供应发光元件LD。

第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0可以沿第二方向DR2延伸，并且可以设置为在第一方向DR1上彼此间隔开。第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0可以延伸直到另一像素区域。例如，第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0可以设置为在平面图中与堤BNK的第二开口OP2相交。第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0可以设置为在平面图中与开口区域OA相交。第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0可以是参照图15(和图12)描述的第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8与其他电极(例如，相邻像素的电极)分离之前的电极。

在供应发光元件LD之后，可以将预定电压施加到第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0。

例如，可以将第一电压V1施加到第五对准电极EL5_0和第八对准电极EL8_0，可以将第二电压V2施加到第六对准电极EL6_0，并且可以将第三电压V3施加到第七对准电极EL7_0。第一电压V1可以高于第二电压V2，并且第二电压V2可以高于第三电压V3。

可以通过施加在第五对准电极EL5_0与第六对准电极EL6_0之间的电压(例如AC电压)在第五对准电极EL5_0与第六对准电极EL6_0之间形成电场，并且可以使第一发光元件LD1和第四发光元件LD4在第五对准电极EL5_0与第六对准电极EL6_0之间自对准。类似地，可以通过施加在第六对准电极EL6_0与第七对准电极EL7_0之间的AC电压在第六对准电极EL6_0与第七对准电极EL7_0之间形成电场，并且可以使第二发光元件LD2和第六发光元件LD6在第六对准电极EL6_0与第七对准电极EL7_0之间自对准。可以通过施加在第八对准电极EL8_0与第七对准电极EL7_0之间的AC电压在第八对准电极EL8_0与第七对准电极EL7_0之间形成电场，并且可以使第三发光元件LD3和第五发光元件LD5在第八对准电极EL8_0与第七对准电极EL7_0之间自对准。

在完成发光元件LD的对准之后，可以在堤BNK的第二开口OP2中将第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0切割或彼此分离。例如，可以去除或切割第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0的延伸直到另一像素区域的部分EL_P。可以在开口区域OA中将第五对准电极至第八对准电极EL5_0、EL6_0、EL7_0和EL8_0切割或彼此分离。因此，可以形成参照图12和图15描述的第一电极至第八电极EL1_1、EL2_1、EL3_1、EL4_1、EL5、EL6、EL7和EL8。

如参照图17所描述的，将第一电压V1、第二电压V2(即第一电压V1与第三电压V3之间的中间电压)、第三电压V3和第一电压V1分别施加到第五对准电极EL5_0、第六对准电极EL6_0、第七对准电极EL7_0和第八对准电极EL8_0，使得发光元件LD可以以串联/并联混合结构对准。

根据公开，像素和显示装置包括串联和并联连接的级，并且级中的每个包括发光元件。可以增加通过并联连接的级提供给像素的级(和发光元件)的数量，因此，可以改善发光元件的发光效率。此外，尽管在级之中的特定级中发生故障，但是由于故障而不发光的发光元件的比率相对降低。因此，可以减少发光元件的发光效率的劣化。

这里已经公开了示例实施例，虽然采用了特定的术语，但是它们仅以一般性和描述性的含义来解释，而不是为了限制的目的。在一些情况下，如对于本领域普通技术人员将明显的，自提交本申请之时起，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解的是，在不脱离如在权利要求中阐述的公开的精神和范围的情况下，可以做出形式上和细节上的各种改变。

Claims (10)

1.一种像素，所述像素包括：

第一电极、第二电极、第三电极和第四电极，均设置在基底上，并且彼此物理分离；

至少一个第一发光元件，设置在所述第一电极与所述第二电极之间；

至少一个第二发光元件，设置在所述第二电极与所述第三电极之间；

至少一个第三发光元件，设置在所述第三电极与所述第四电极之间；

第一接触电极，设置在所述第一电极上，并且电接触所述第一电极和所述至少一个第一发光元件的第一端；

第一中间电极，设置在所述第二电极上，并且电接触所述至少一个第一发光元件的第二端和所述至少一个第二发光元件的第一端；

第二接触电极，设置在所述第三电极上，并且电接触所述第三电极、所述至少一个第二发光元件的第二端和所述至少一个第三发光元件的第二端；以及

第二中间电极，设置在所述第四电极上，并且电接触所述至少一个第三发光元件的第一端，

其中，所述第一中间电极和所述第二中间电极彼此电连接。

2.根据权利要求1所述的像素，其中，所述第一电极、所述第二电极、所述第三电极和所述第四电极设置在同一层上并且沿第一方向顺序地布置。

3.根据权利要求1所述的像素，其中，所述至少一个第一发光元件的所述第一端、所述至少一个第二发光元件的所述第一端和所述至少一个第三发光元件的所述第一端包括相同类型的半导体层。

4.根据权利要求3所述的像素，其中，

所述至少一个第二发光元件和所述至少一个第三发光元件彼此并联电连接，并且

所述至少一个第二发光元件和所述至少一个第三发光元件在所述第一电极与所述第三电极之间串联电连接到所述至少一个第一发光元件。

5.根据权利要求4所述的像素，其中，

所述第一电极电连接到晶体管和电力线中的一者，并且

所述第三电极电连接到所述晶体管和所述电力线中的另一者。

6.根据权利要求1所述的像素，其中，所述第一中间电极和所述第二中间电极彼此成一体并且形成中间电极。

7.根据权利要求6所述的像素，其中，在平面图中，所述中间电极与所述第二接触电极间隔开，并且围绕所述第二接触电极的至少一部分。

8.根据权利要求7所述的像素，其中，所述中间电极具有闭合环形结构。

9.根据权利要求1所述的像素，所述像素还包括堤，所述堤设置在所述基底上并且包括彼此间隔开的第一开口和第二开口，

其中，在平面图中：

所述第一接触电极、所述第二接触电极、所述第一中间电极和所述第二中间电极定位在所述第一开口中，并且

所述第一电极、所述第二电极、所述第三电极和所述第四电极中的每个的第一端定位在所述第二开口中。

10.一种显示装置，所述显示装置包括：

基底，包括多个像素区域；以及

像素，设置在所述多个像素区域中的每个中，

其中，所述像素包括：

第一电极、第二电极、第三电极和第四电极，均设置在所述基底上，并且彼此物理分离；

至少一个第一发光元件，设置在所述第一电极与所述第二电极之间；

至少一个第二发光元件，设置在所述第二电极与所述第三电极之间；

至少一个第三发光元件，设置在所述第三电极与所述第四电极之间；

第一接触电极，设置在所述第一电极上，并且电接触所述第一电极和所述至少一个第一发光元件的第一端；

第一中间电极，设置在所述第二电极上，并且电接触所述至少一个第一发光元件的第二端和所述至少一个第二发光元件的第一端；

第二接触电极，设置在所述第三电极上，并且电接触所述第三电极、所述至少一个第二发光元件的第二端和所述至少一个第三发光元件的第二端；以及

第二中间电极，设置在所述第四电极上，并且电接触所述至少一个第三发光元件的第一端，并且

其中，所述第一中间电极和所述第二中间电极彼此电连接。

Images