CN113764454A - 像素及包括该像素的显示装置 - Google Patents

像素及包括该像素的显示装置 Download PDF

Info

Publication number
CN113764454A
CN113764454A CN202110612544.3A CN202110612544A CN113764454A CN 113764454 A CN113764454 A CN 113764454A CN 202110612544 A CN202110612544 A CN 202110612544A CN 113764454 A CN113764454 A CN 113764454A
Authority
CN
China
Prior art keywords
electrode
region
contact
light emitting
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110612544.3A
Other languages
English (en)
Inventor
李咥瑾
金珍泽
李承珉
李政桓
林白铉
蔡景泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113764454A publication Critical patent/CN113764454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了像素及包括该像素的显示装置，该像素包括彼此面对的第一电极和第二电极、在第一电极和第二电极上的绝缘层、在第一电极和第二电极之间定位在绝缘层上的多个发光元件、电连接到第一电极的第一接触电极以及电连接到第二电极的第二接触电极。这里，第一电极和第二电极之间或者第一接触电极和第二接触电极之间定位有第一间隙和第二间隙，第一间隙沿着第二方向具有在第一方向上的恒定宽度，第二间隙沿着第二方向具有在第一方向上的逐渐变化的宽度。

Description

像素及包括该像素的显示装置
相关申请的交叉引用
本申请要求于2020年6月3日提交至韩国知识产权局的第10-2020-0067083号韩国专利申请的优先权及其权益，上述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素及包括该像素的显示装置。
背景技术
随着对信息显示的兴趣和对使用便携式信息媒体的需求的增加，正在积极地对显示装置进行研究和商业化。
发明内容
本公开的一个或多个示例性实施方式提供了能够通过改变在一个方向上彼此相邻的两个电极中的每个的端部部分的形状来防止两个电极之间的短路缺陷的像素以及包括该像素的显示装置。
根据本公开的一个或多个示例性实施方式的像素包括彼此面对的第一电极和第二电极、在第一电极和第二电极上的绝缘层、在第一电极和第二电极之间定位在绝缘层上的多个发光元件、电连接到第一电极的第一接触电极以及电连接到第二电极的第二接触电极。这里，第一电极和第二电极之间或者第一接触电极和第二接触电极之间可定位有第一间隙和第二间隙，第一间隙沿着第二方向具有在第一方向上的恒定的宽度，第二间隙沿着第二方向具有在第一方向上的逐渐变化的宽度，第二方向与第一方向交叉。
在本公开的一个或多个示例性实施方式中，第二间隙可在第一方向上比第一间隙宽。
在本公开的一个或多个示例性实施方式中，第一电极和第二电极中的每个可包括与第一间隙对应的第一区和与第二间隙对应的第二区，并且第一接触电极和第二接触电极中的每个可包括与第一间隙对应的第三区和与第二间隙对应的第四区。
在本公开的一个或多个示例性实施方式中，第一电极和第二电极中的每个的第二区可被部分地倒角。
在本公开的一个或多个示例性实施方式中，绝缘层可包括暴露第一电极的一个区的第一开口和暴露第二电极的一个区的第二开口。
在本公开的一个或多个示例性实施方式中，在平面图中，第一开口的边缘可与第一电极的第一区和第一电极的第二区之间的边界匹配。在平面图中，第二开口的边缘可与第二电极的第一区和第二电极的第二区之间的边界匹配。在一些实施方式中，在平面图中，第一开口的边缘可不与第一电极的第一区和第一电极的第二区之间的边界匹配，并且在平面图中，第二开口的边缘可不与第二电极的第一区和第二电极的第二区之间的边界匹配。
在本公开的一个或多个示例性实施方式中，在平面图中，第一电极和第二电极中的每个的第二区可具有在相对于第一方向倾斜的对角线方向上延伸的至少一个侧表面。
在本公开的一个或多个示例性实施方式中，在平面图中，第一电极和第二电极中的每个的第二区可具有具备一定曲率的至少一个侧表面。
在本公开的一个或多个示例性实施方式中，随着与第一电极和第二电极中的相应电极的第一区和第二区之间的边界的距离增加，第一电极和第二电极中的每个的第二区在第一方向上的宽度可减小。
在本公开的一个或多个示例性实施方式中，第一电极和第二电极中的每个可在与第一方向不同的第二方向上延伸。这里，第一电极和第二电极中的每个可沿着第二方向具有在第一方向上的至少两种宽度。
在本公开的一个或多个示例性实施方式中，第一电极和第二电极中的每个的第一区具有在第一方向上的恒定的宽度。
在本公开的一个或多个示例性实施方式中，在平面图中，第一接触电极的拐角可定位在第一电极的倒角部分的外部，并且第二接触电极的拐角可定位在第二电极的倒角部分的外部。
在本公开的一个或多个示例性实施方式中，第一接触电极和第二接触电极中的每个的第四区可被部分地倒角。
在本公开的一个或多个示例性实施方式中，第四区在第一方向上的宽度可小于第三区在第一方向上的宽度。
在本公开的一个或多个示例性实施方式中，绝缘层可包括暴露第一电极的一个区的第一开口和暴露第二电极的一个区的第二开口。
在本公开的一个或多个示例性实施方式中，在平面图中，第一开口的边缘可与第一接触电极的第三区和第一接触电极的第四区之间的边界匹配。此外，在平面图中，第二开口的边缘可与第二接触电极的第三区和第二接触电极的第四区之间的边界匹配。
在本公开的一个或多个示例性实施方式中，随着与第一接触电极和第二接触电极中的相应接触电极的第三区和第四区之间的边界的距离增加，第一接触电极和第二接触电极中的每个的第四区在第一方向上的宽度可减小。
在本公开的一个或多个示例性实施方式中，第一接触电极和第二接触电极中的每个可沿着其延伸方向具有在第一方向上的至少两种宽度。
在一些实施方式中，在平面图中，第一开口的边缘可不与第一接触电极的第三区和第一接触电极的第四区之间的边界匹配，并且在平面图中，第二开口的边缘可不与第二接触电极的第三区和第二接触电极的第四区之间的边界匹配。
根据本公开的一个或多个示例性实施方式的显示装置包括衬底和像素，衬底包括多个像素区域，像素在多个像素区域中的每个中。像素可包括第一电极和第二电极、绝缘层、多个发光元件、第一接触电极和第二接触电极，其中，第一电极和第二电极在衬底上彼此面对，绝缘层在第一电极和第二电极上，多个发光元件在绝缘层上定位在第一电极和第二电极之间，第一接触电极定位在第一电极上并且配置为将多个发光元件中的每个的一个端部和第一电极电连接，第二接触电极定位在第二电极上并且配置为将多个发光元件中的每个的另一端部和第二电极电连接。第一电极和第二电极之间或者第一接触电极和第二接触电极之间可定位有第一间隙和第二间隙，第一间隙沿着第二方向具有在第一方向上的恒定的宽度，第二间隙沿着第二方向具有在第一方向上的逐渐变化的宽度，第二方向与第一方向交叉。
在本公开的一个或多个示例性实施方式中，第一电极和第二电极中的每个可被划分成与第一间隙对应的第一区和与第二间隙对应的第二区。在一些实施方式中，第一接触电极和第二接触电极中的每个可包括与第一间隙对应的第三区和与第二间隙对应的第四区。这里，第二间隙可在第一方向上比第一间隙宽。
附图说明
图1是示出根据本公开的一个或多个示例性实施方式的发光元件的示意性立体图。
图2是图1的发光元件的剖视图。
图3是示出根据本公开的另一示例性实施方式的发光元件的示意性立体图。
图4是图3的发光元件的剖视图。
图5是示出根据一个或多个示例性实施方式的显示装置的视图，并且具体地，是使用图1至图4中所示的发光元件中的任一种发光元件作为光源的显示装置的示意性平面图。
图6A至图6C是示出根据各种示例性实施方式的包括在图5中所示的一个像素中的组件的电连接关系的电路图。
图7是示出图5中所示的像素中的一个的示意性平面图。
图8是仅示出图7的第一连接线和第二连接线、第一电极和第二电极以及第一绝缘层的平面图。
图9是沿着图7的线I-I'截取的剖视图。
图10是沿着图7的线II-II'截取的剖视图。
图11是沿着图7的线III-III'截取的剖视图。
图12是根据另一示例性实施方式实现的图11中所示的第一堤部图案的视图，并且是与图7的线II-II'对应的剖视图。
图13是根据另一示例性实施方式实现的图11中所示的第二接触电极的视图，并且是与图7的线II-II'对应的剖视图。
图14A是图8的部分EA1的示意性放大平面图。
图14B是图8的部分EA2的示意性放大平面图。
图15A至图15G是根据一些其它示例性实施方式实现的图7中所示的第一电极和第二电极的示意性平面图。
图16是示出根据本公开的另一示例性实施方式的像素的示意性平面图。
图17是沿着图16的线IV-IV'截取的剖视图。
图18是沿着图16的线V-V'截取的剖视图。
图19A是图16的部分EA3的示意性放大平面图。
图19B是图16的部分EA4的示意性放大平面图。
图20A至图20G是根据一些其它示例性实施方式实现的图16的第一接触电极和第二接触电极的示意性平面图。
图21是示出根据本公开的又一示例性实施方式的像素的示意图，并且是仅包括显示元件层的一些组件的像素的示意性平面图。
具体实施方式
虽然本公开对各种修改和替换实施方式是开放的，但将通过附图中的示例来描述并示出本公开的特定示例性实施方式。然而，应该理解的是，不旨在将本公开限制于所公开的特定示例性实施方式，并且相反，本公开将覆盖落入本公开的精神和范围内的所有修改、等同和替换。
在下文中，将参考附图详细描述本公开的示例性实施方式和本领域技术人员容易理解本公开的内容所必需的其它主题。在以下描述中，除非上下文另外清楚地指示，否则单数形式“一个”、“一种”和“该”也旨在包括复数形式。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本公开的范围的情况下，本文中讨论的第一元件、第一组件、第一区域、第一层或第一部分可被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，诸如“以下”、“下方”、“下部”、“之下”、“上方”、“上部”等空间相对术语在本文中可用于描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。应当理解，除了在附图中描绘的定向之外，这些空间相对术语旨在涵盖装置在使用或操作中的不同定向。例如，如果将附图中的装置翻转，则描述为在其它元件或特征“下方”、“以下”或“之下”的元件将随之被定向为在其它元件或特征“上方”。因此，示例性术语“下方”和“之下”可以涵盖上方和下方两种定向。装置可以以其它方式定向(旋转90度或处于其它定向)，并且应当相应地解释本文中使用的空间相对描述语。此外，还应当理解，当层被称为在两个层“之间”时，它可以是该两个层之间的唯一层，或者也可存在一个或多个居间的层。
本文中使用的术语仅出于描述特定实施方式的目的，并且不旨在限制本公开。如本文中所使用的，术语“基本上”、“约”和类似的术语用作近似术语而不用作程度术语，并且旨在解释将由本领域普通技术人员认识到的所测量或计算的值中的固有偏差。
还应当理解，当在本说明书中使用时，术语“包括(comprises)”和/或“包括(comprising)”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。如本文中所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。当诸如“……中的至少一个”的表述在元件的列表之前时，修饰整个元件的列表，而不修饰列表的单个元件。此外，当描述本公开的实施方式时，“可”的使用是指“本公开的一个或多个实施方式”。此外，术语“示例性的”旨在表示示例或说明。如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用(used)”可分别理解为与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)”同义。
应当理解，当元件或层被称为在另一元件或层“上”、“连接到”另一元件或层、“联接到”另一元件或层或者“与另一元件或层相邻”时，其可直接在该另一元件或层上、直接连接到该另一元件或层、直接联接到该另一元件或层或者与该另一元件或层直接相邻，或者可存在一个或多个居间的元件或层。相反，当元件或层被称为“直接在另一元件或层上”、“直接连接到”另一元件或层、“直接联接到”另一元件或层或者“与另一元件或层紧密相邻”时，不存在居间的元件或层。
图1是示出根据本公开的一个或多个示例性实施方式的发光元件的示意性立体图，以及图2是图1的发光元件的剖视图。图3是示出根据本公开的另一示例性实施方式的发光元件的示意性立体图，以及图4是图3的发光元件的剖视图。
在本公开的一个或多个示例性实施方式中，发光元件LD的类型和/或形状不限于图1至图4中所示的示例性实施方式。
参考图1至图2，发光元件LD可包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件LD可实现其中依次堆叠第一半导体层11、有源层12和第二半导体层13的发光叠层。
发光元件LD可以以在一个方向上延伸的形状提供。当假设发光元件LD的延伸方向是其长度方向时，发光元件LD可在延伸方向上具有一个端部部分(或下端部部分)和另一端部部分(或上端部部分)。在下文中，术语“端部部分”也称为“端部”。第一半导体层11和第二半导体层13中的一个半导体层可设置在发光元件LD的一个端部部分(下端部部分)处，并且第一半导体层11和第二半导体层13中的另一半导体层可设置在发光元件LD的另一端部部分处。例如，第一半导体层11可设置在发光元件LD的一个端部部分(或下端部部分)处，并且第二半导体层13可设置在发光元件LD的另一端部部分(或上端部部分)处。
发光元件LD可以以各种形状设置。例如，发光元件LD可具有杆状形状或棒状形状，该杆状形状或棒状形状在其长度方向上是长的(即，具有大于1的纵横比)。在本公开的一个或多个示例性实施方式中，发光元件LD在其长度方向上的长度L可大于其直径D(或剖面的宽度)。发光元件LD可包括例如以非常小的尺寸制造的发光二极管(LED)，使得直径D和/或长度L可以是微米级或纳米级。
发光元件LD的直径D可在约0.5μm至约500μm的范围内，并且其长度L可在约1μm至约1000μm的范围内。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可改变，使得发光元件LD满足应用发光元件LD的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可包括至少一个n型半导体层。例如，第一半导体层11可以是n型半导体层，该n型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有第一导电类型掺杂剂(或n型掺杂剂)，诸如，硅(Si)、锗(Ge)、锡(Sn)等。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可由各种材料制成。在本公开的一个或多个示例性实施方式中，第一半导体层11可包括掺杂有第一导电掺杂剂(或n型掺杂剂)的镓氮化物(GaN)半导体材料。例如，第一半导体层11可以是n型GaN半导体层。第一半导体层11可包括在发光元件LD的长度L的方向上与有源层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部部分(或下端部部分)。
有源层12可设置在第一半导体层11上，并且可形成为具有单量子阱结构或多量子阱结构。例如，当有源层12被形成为具有多量子阱结构时，在有源层12中，阻挡层(未示出)、应变增强层和阱层可重复地且周期性地堆叠为一个单元。应变增强层可具有比阻挡层小的晶格常数以进一步增强应变，例如，施加到阱层的压缩应力。然而，有源层12的结构不限于上述示例性实施方式。
有源层12可发射具有400nm至900nm的波长的光，并且可具有双异质结构。在本公开的一个或多个示例性实施方式中，掺杂有导电掺杂剂的包层(未示出)可在发光元件LD的长度的方向上形成在有源层12的上部分和/或下部分上。例如，包层可形成为AlGaN层或InAlGaN层。根据一些示例性实施方式，诸如AlGaN或InAlGaN的材料可用于形成有源层12，并且在一些情况下，各种材料可构成有源层12。有源层12可具有与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。有源层12的第一表面和第二表面可在发光元件LD的长度L的方向上彼此相对。
当大于或等于一定电压的电压被施加到发光元件LD的两个端部时，电子-空穴对结合，并且因此发光元件LD发射光。通过使用这种原理控制发光元件LD的光发射，发光元件LD可用作各种发光器件以及显示装置的像素的光源(或发光源)。
第二半导体层13可设置在有源层12的第二表面上，并且可包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。例如，第二半导体层13可包括p型半导体层，该p型半导体层包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料并且掺杂有第二导电类型掺杂剂(或p型掺杂剂)，诸如，镁(Mg)。然而，构成第二半导体层13的材料不限于此，并且第二半导体层13可由各种材料制成。在本公开的一个或多个示例性实施方式中，第二半导体层13可包括掺杂有第二导电掺杂剂(或p型掺杂剂)的镓氮化物(GaN)半导体材料。例如，第二半导体层13可以是p型GaN半导体。第二半导体层13可具有在发光元件LD的长度L的方向上与有源层12接触的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端部部分(或上端部部分)。
在本公开的一个或多个示例性实施方式中，第一半导体层11和第二半导体层13可在发光元件LD的长度的方向上具有不同的厚度。例如，第一半导体层11可在发光元件LD的长度L的方向上具有比第二半导体层13的厚度相对大的厚度。因此，发光元件LD的有源层12可定位成相比于第一半导体层11的下表面更靠近第二半导体层13的上表面。
在一个或多个示例性实施方式中，第一半导体层11和第二半导体层13被示出为形成为一个层，但本公开不限于此。在本公开的一个或多个示例性实施方式中，第一半导体层11和第二半导体层13中的每个还可根据有源层12的材料而包括至少一个层，例如，包层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，以用作用于减小晶格常数差的缓冲器。TSBR层可由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层制成，但本公开不限于此。
根据一个或多个示例性实施方式，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可包括设置在第二半导体层13上的附加电极(未示出，下文中称为“第一附加电极”)。根据另一示例性实施方式，发光元件LD还可包括设置在第一半导体层11的一个端部处的另一附加电极(未示出，下文中称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但本公开不限于此。根据一个或多个示例性实施方式，第一附加电极和第二附加电极可以是肖特基(schottky)接触电极。第一附加电极和第二附加电极可包括导电材料(或物质)。例如，第一附加电极和第二附加电极可包括单独地或以混合物的形式使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金的不透明金属。根据一个或多个示例性实施方式，第一附加电极和第二附加电极可包括透明导电氧化物，诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、铟镓锌氧化物(IGZO)或铟锡锌氧化物(ITZO)。
包括在第一附加电极和第二附加电极中的材料可相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD生成的光可通过穿过第一附加电极和第二附加电极而发射到发光元件LD的外部。根据一个或多个示例性实施方式，当由发光元件LD生成的光不穿过第一附加电极和第二附加电极并且通过除了发光元件LD的两个端部之外的区而发射到发光元件LD的外部时，第一附加电极和第二附加电极可包括不透明的金属。
在一个或多个示例性实施方式中，发光元件LD还可包括绝缘膜14。然而，根据一些示例性实施方式，绝缘膜14可被省略，或者可设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的部分。
绝缘膜14可防止当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路。在一些实施方式中，绝缘膜14可减小或最小化发光元件LD的表面缺陷，并且可提高发光元件LD的寿命和效率。此外，当多个发光元件LD紧密设置时，绝缘膜14可防止在发光元件LD之间可能发生的不期望的短路。对关于是否应该设置绝缘膜14没有限制或约束，只要可防止有源层12与外部导电材料短路即可。
绝缘膜14可以以完全围绕(或部分围绕)包括第一半导体层11、有源层12和第二半导体层13的发光叠层的外表面(例如，外周表面或周向表面)的形式设置。为了便于描述，图1示出了其中绝缘膜14的部分被去除的状态，并且包括在发光元件LD中的第一半导体层11、有源层12和第二半导体层13可实际上被绝缘膜14包围。
在上述示例性实施方式中，已经描述了绝缘膜14以完全围绕第一半导体层11、有源层12和第二半导体层13中的每个的外表面(例如，外周表面或周向表面)的形式设置，但本公开限于此。根据一个或多个示例性实施方式，当发光元件LD包括第一附加电极时，绝缘膜14可完全围绕第一半导体层11、有源层12、第二半导体层13和第一附加电极中的每个的外表面(例如，外周表面或周向表面)。根据另一示例性实施方式，绝缘膜14可不完全围绕第一附加电极的外表面(例如，外周表面或周向表面)，或者可仅围绕第一附加电极的外表面(例如，外周表面或周向表面)的部分并且不围绕第一附加电极的外表面(例如，外周表面或周向表面)的其余部分。此外，根据一些示例性实施方式，当第一附加电极设置在发光元件LD的另一端部部分(或上端部部分)处并且第二附加电极设置在发光元件LD的一个端部部分(或下端部部分)处时，绝缘膜14可暴露第一附加电极和第二附加电极中的每个的至少一个区。在另一示例性实施方式中，可不设置绝缘膜14。
根据本公开的一个或多个示例性实施方式，绝缘膜14可包括透明绝缘材料。例如，绝缘膜14可包括选自由硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiO2)组成的组中的至少一种绝缘材料。然而，本公开不限于此，并且可使用具有绝缘特性的各种材料作为绝缘膜14的材料。
当绝缘膜14设置在发光元件LD中时，可防止有源层12与未示出的电极短路。在一些实施方式中，绝缘膜14可减小或最小化发光元件LD的表面缺陷，并且可提高发光元件LD的寿命和发光效率。此外，当多个发光元件LD紧密设置时，绝缘膜14可防止在发光元件LD之间可能发生的不期望的短路。
根据一个或多个示例性实施方式，如图3和图4中所示，发光元件LD可包括具有核-壳结构的发光图案10'。在这种情况下，第一半导体层11'可定位在发光元件LD的核(即，中心)处，并且有源层12'可在发光元件LD的长度L的方向上以围绕第一半导体层11'的外表面(例如，外周表面或周向表面)的形式设置或形成。第二半导体层13'可在发光元件LD的长度L的方向上以围绕有源层12'的形式设置或形成。在一个或多个示例性实施方式中，发光元件LD还可包括围绕第二半导体层13'的至少一侧的附加电极(例如，15')。此外，根据一些示例性实施方式，发光元件LD还可包括绝缘膜14'，绝缘膜14'设置在具有核-壳结构的发光图案10'的外表面(例如，外周表面或周向表面)上，并且包括透明绝缘材料。
发光元件LD可用作各种显示装置的发光源。发光元件LD可通过表面处理工艺制造。例如，当将多个发光元件LD混合在可流动溶液(或溶剂)中并提供给每个像素区域(例如，每个像素的发射区域)时，可对发光元件LD进行表面处理，以便发光元件LD被均匀地喷涂，而不在溶液中不均匀地聚集。
包括上述发光元件LD的发光单元(或发光器件)可用于各种类型的电子装置，诸如需要光源的显示装置。例如，当多个发光元件LD设置在显示面板的每个像素的像素区域中时，发光元件LD可用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可用于其它类型的电子装置，诸如，需要光源的照明装置。
图5是示出根据一个或多个示例性实施方式的显示装置的视图，并且具体地，是使用图1至图4中所示的发光元件中的任一种发光元件作为光源的显示装置的示意性平面图。
在图5中，为了方便起见，基于其中显示图像的显示区域DA简要地示出了显示装置的结构。然而，根据一个或多个示例性实施方式，在显示装置中还可设置至少一个驱动器(例如，扫描驱动器或数据驱动器)和/或多条信号线(未示出)。
参考图1至图5，根据本公开的一个或多个示例性实施方式的显示装置可包括衬底SUB、设置在衬底SUB上的多个像素PXL、设置在衬底SUB上以驱动像素PXL的驱动器以及将像素PXL和驱动器连接的线部分，其中，像素PXL中的每个包括至少一个发光元件LD。
只要显示装置是其中将显示表面应用于其的至少一个表面的电子装置(诸如，智能电话、电视、平板个人计算机(PC)、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)，就可应用本公开。
根据驱动发光元件LD的方法，显示装置可被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置被实现为有源矩阵型时，像素PXL中的每个可包括控制供应给发光元件LD的电流的量的驱动晶体管、将数据信号传输到驱动晶体管的开关晶体管等。
近来，其中根据分辨率、对比度和操作速度来选择和接通每个像素PXL的有源矩阵显示装置正变成主流，但本公开不限于此。其中对像素PXL的每个组执行接通的无源矩阵型显示装置还可使用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可包括显示区域DA和非显示区域NDA。
根据一个或多个示例性实施方式，显示区域DA可设置在显示装置的中央区域中，并且非显示区域NDA可设置在显示装置的边缘区域中以沿着显示区域DA的外围围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且其位置可改变。
显示区域DA可以是其中设置有显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及用于将像素PXL和驱动器连接的线部分的一部分的区域。为了便于描述，在图5中仅示出了一个像素PXL，但多个像素PXL可基本上设置在衬底SUB的显示区域DA中。
显示区域DA可具有各种形状。例如，显示区域DA可设置成具有由直线形成的边的闭合多边形。在一个或多个示例性实施方式中，显示区域DA可设置成具有由曲线形成的边的圆形形状和/或椭圆形形状。此外，显示区域DA可设置成各种形状，诸如，包括由直线和曲线形成的边的半圆形和半椭圆形。
非显示区域NDA可设置在显示区域DA的至少一侧上。在本公开的一个或多个示例性实施方式中，非显示区域NDA可围绕显示区域DA的外围(或边缘)。
连接到像素PXL的线部分和用于驱动像素PXL的驱动器可设置在非显示区域NDA中。
线部分可将驱动器和像素PXL电连接。线部分可向每个像素PXL提供信号，并且可以是连接到信号线(例如，扫描线、数据线和发射控制线)的扇出线部分。在一个或多个示例性实施方式中，线部分可以是连接到与每个像素PXL连接的信号线(例如，控制线和感测线)的扇出线部分，以便实时补偿每个像素PXL的电特性的变化。
衬底SUB可包括透明绝缘材料以透射光。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域可设置为显示区域DA，并且因此，像素PXL可设置在显示区域DA中。衬底SUB的其余区域可设置为非显示区域NDA。例如，衬底SUB可包括显示区域DA，显示区域DA包括其中形成像素PXL的像素区域，并且包括设置在显示区域DA周围(或者与显示区域DA相邻)的非显示区域NDA。
像素PXL可各自设置在衬底SUB的显示区域DA中。在本公开的一个或多个示例性实施方式中，像素PXL可以以条纹布置结构或PenTile布置结构布置在显示区域DA中，但本公开不限于此。
每个像素PXL可包括由相应扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可具有范围为从纳米级到微米级的小尺寸，并且可平行于与其相邻设置的发光元件，但本公开不限于此。发光元件LD可构成每个像素PXL的光源。
每个像素PXL可包括由特定信号(例如，扫描信号和数据信号)和/或特定电力(例如，第一驱动电力和第二驱动电力)驱动的至少一个光源。例如，每个像素PXL可包括图1至图4中所示的发光元件LD，例如，具有范围为从纳米级到微米级的尺寸的至少一个微型发光元件LD。然而，在本公开的一些示例性实施方式中，可用作每个像素PXL的光源的发光元件LD的类型不限于此。
在本公开的一个或多个示例性实施方式中，像素PXL的颜色、类型和/或数量没有特别限制，并且作为示例，从每个像素PXL发射的光的颜色可不同地改变。
驱动器可通过线部分向每个像素PXL提供特定信号和特定电力，从而控制像素PXL的驱动。
驱动器可包括通过扫描线向像素PXL提供扫描信号的扫描驱动器、通过发射控制线向像素PXL提供发射控制信号的发射驱动器、通过数据线向像素PXL提供数据信号的数据驱动器以及时序控制器。时序控制器可控制扫描驱动器、发射驱动器和数据驱动器。
图6A至图6C是示出根据各种示例性实施方式的包括在图5中所示的一个像素中的组件的电连接关系的电路图。
例如，图6A至图6C示出了根据不同的示例性实施方式的适用于有源型显示装置的像素PXL中所包括的组件的电连接关系。然而，本公开的示例性实施方式所适用的像素PXL中所包括的组件的类型不限于此。
在图6A至图6C中，不仅图5中所示的像素PXL中的每个中所包括的组件而且其中设置该组件的区域也被称为像素PXL。根据一个或多个示例性实施方式，图6A至图6C中所示的像素PXL中的每个可以是设置在图5的显示装置中的像素PXL中的任一个，并且像素PXL可具有基本上相同或类似的结构。
参考图1至图5和图6A至图6C，一个像素PXL(下文中，称为“像素”)可包括发光单元EMU，发光单元EMU生成具有与数据信号对应的亮度的光。在一个或多个示例性实施方式中，像素PXL还可以可选地包括用于驱动发光单元EMU的像素电路144。
根据一个或多个示例性实施方式，发光单元EMU可包括在被施加第一驱动电源VDD的电压的第一电力线PL1与被施加第二驱动电源VSS的电压的第二电力线PL2之间彼此并联连接的多个发光元件LD。例如，发光单元EMU可包括通过像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1与第二电极EL2之间以相同的方向彼此并联连接的多个发光元件LD。在本公开的一个或多个示例性实施方式中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
根据本公开的一个或多个示例性实施方式，包括在发光单元EMU中的发光元件LD中的每个可包括通过第一电极EL1连接到第一驱动电源VDD的一个端部和通过第二电极EL2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可具有不同的电势。例如，第一驱动电源VDD可设置为高电势电源，并且第二驱动电源VSS可设置为低电势电源。在这种情况下，第一驱动电源VDD与第二驱动电源VSS之间的电势差在像素PXL的发光时段期间可设置为大于或等于发光元件LD的阈值电压。
如上所述，在被供应具有不同电势的电压的第一电极EL1与第二电极EL2之间以相同的方向(例如，正向方向)彼此并联连接的发光元件LD中的每个可各自构成有效光源。有效光源可被聚集以构成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以以与通过相应的像素电路144供应的驱动电流对应的亮度发射光。例如，在每个帧周期期间，像素电路144可向发光单元EMU供应与相应帧数据的灰度级值对应的驱动电流。供应给发光单元EMU的驱动电流可被分配以流入发光元件LD中。因此，虽然每个发光元件LD可以以与其中流动的电流对应的亮度发射光，但发光单元EMU可以以与驱动电流对应的亮度发射光。
图6A至图6B示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间以相同方向(例如，正向方向)连接的示例性实施方式，但本公开不限于此。根据一个或多个示例性实施方式，如图6C中所示，除了构成有效光源的发光元件LD之外，发光单元EMU还可包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr在第一电极EL1和第二电极EL2之间与发光元件LD并联连接，并且可以在第一电极EL1和第二电极EL2之间以与发光元件LD相反的方向连接。即使当在第一电极EL1和第二电极EL2之间施加特定驱动电压(例如，在正向方向上的驱动电压)时，反向发光元件LDr也保持非激活状态(或反向偏置状态)，并且因此，电流基本上不流入反向发光元件LDr。
像素电路144可连接到相应像素PXL的扫描线(例如，第i条扫描线Si)和数据线(例如，第j条数据线Dj)。例如，当像素PXL设置在显示区域DA的第i行和第j列中(其中，i是自然数，并且j是自然数)时，像素PXL的像素电路144可在显示区域DA中连接到第i条扫描线Si和第j条数据线Dj。根据一个或多个示例性实施方式，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6A至图6C中所示的示例性实施方式。
首先，参考图6A，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可连接到第j条数据线Dj，并且其第二端子可连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子，并且例如，当第一端子是源电极时，第二端子可以是漏电极。第二晶体管T2的栅电极可连接到第i条扫描线Si。
第二晶体管T2可在从第i条扫描线Si供应具有可使第二晶体管T2导通的电压(例如，低电压)的扫描信号时导通，从而将第j条数据线Dj和第一节点N1电连接。在这种情况下，相应帧的数据信号被供应给第j条数据线Dj，并且因此，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号被充入存储电容器Cst中，例如，存储电容器Cst可根据从第j条数据线Dj传输到第一节点N1的数据信号而进行充电。
第一晶体管T1(例如，驱动晶体管)的第一端子可连接到第一驱动电源VDD，并且其第二端子可电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可连接到第一驱动电源VDD，并且其另一电极可连接到第一节点N1。存储电容器Cst可利用与供应给第一节点N1的数据信号对应的电压进行充电，并且可保持充电的电压直到下一帧的数据信号被供应。
图6A示出了像素电路144，像素电路144包括用于将数据信号传输到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于向发光元件LD供应与数据信号对应的驱动电流的第一晶体管T1。
然而，本公开不限于此，并且像素电路144的结构可被各种改变和实现。例如，像素电路144还可另外包括诸如至少一个晶体管元件的其它电路元件以及用于提升第一节点N1的电压的升压电容器，其中，该至少一个晶体管元件可包括用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件。
在图6A中，包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)全部被示出为p型晶体管，但本公开不限于此。例如，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可改变为n型晶体管。
根据一些示例性实施方式，像素电路144还可连接到至少一条其它扫描线。例如，当像素PXL设置在显示区域DA的第i行中时，如图6B中所示，像素PXL的像素电路144还可连接到第i-1条扫描线Si-1(例如，前一条扫描线)和/或第i+1条扫描线Si+1(例如，下一条扫描线)。根据一个或多个示例性实施方式，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路144还可连接到第三电源。例如，像素电路144还可连接到初始化电源Vint。在这种情况下，像素电路144可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(例如，驱动晶体管)的第一端子(例如，其源电极)可通过第五晶体管T5连接到第一驱动电源VDD，并且其第二端子(例如，其漏电极)可通过第六晶体管T6电连接到发光元件LD的一个端部。第一晶体管T1的栅电极可连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压而控制通过发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管T2(例如，开关晶体管)可连接在与像素PXL连接的第j条数据线Dj和第一晶体管T1的第一端子之间。第二晶体管T2的栅电极可连接到与像素PXL连接的第i条扫描线Si。第二晶体管T2可在从第i条扫描线Si供应具有栅极导通电压(例如，低电压)的扫描信号时导通，从而将第j条数据线Dj和第一晶体管T1的第一端子电连接。因此，当第二晶体管T2导通时，从第j条数据线Dj供应的数据信号可被传输到第一晶体管T1。
第三晶体管T3可连接在第一晶体管T1的第二端子和第一节点N1之间。第三晶体管T3的栅电极可连接到第i条扫描线Si。第三晶体管T3可在从第i条扫描线Si供应具有栅极导通电压(例如，低电压)的扫描信号时导通，从而将第一晶体管T1的第二端子和第一节点N1电连接。
第四晶体管T4可连接在第一节点N1和与初始化电源Vint连接的初始化电力线IPL之间。第四晶体管T4的栅电极可连接到前一条扫描线，例如，第i-1条扫描线Si-1。第四晶体管T4可在具有栅极导通电压(例如，低电压)的扫描信号被供应到第i-1条扫描线Si-1时导通，从而将初始化电源Vint的电压传输到第一节点N1。这里，初始化电源Vint可具有小于或等于数据信号的最小电压的电压。
第五晶体管T5可连接在第一驱动电源VDD和第一晶体管T1的第一端子之间。第五晶体管T5的栅电极可连接到相应发射控制线，例如，第i条发射控制线Ei。第五晶体管T5可在具有栅极截止电压(例如，高电压)的发射控制信号被供应给第i条发射控制线Ei时截止，并且可在其它情况下导通。
第六晶体管T6可连接在第一晶体管T1的第二端子和发光元件LD的一个端部之间。第六晶体管T6的栅电极可连接到第i条发射控制线Ei。第六晶体管T6可在具有栅极截止电压(例如，高电压)的发射控制信号被供应给第i条发射控制线Ei时截止，并且可在其它情况下导通。
第七晶体管T7可连接在发光元件LD的与第二节点N2连接的一个端部和初始化电力线IPL之间。第七晶体管T7的栅电极可连接到下一行中的扫描线中的任一条，例如，第i+1条扫描线Si+1。第七晶体管T7可在具有栅极导通电压(例如，低电压)的扫描信号被供应给第i+1条扫描线Si+1时导通，从而将初始化电源Vint的电压供应给发光元件LD的一个端部。
存储电容器Cst可连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可存储与在每个帧周期期间供应给第一节点N1的数据信号对应的电压和与第一晶体管T1的阈值电压对应的电压。
在图6B中，包括在像素电路144中的晶体管(例如，第一晶体管T1到第七晶体管T7)全部被示出为p型晶体管，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可改变为n型晶体管。
在本公开的一个或多个示例性实施方式中，像素电路144的配置不限于图6A和图6B中所示的示例性实施方式。例如，像素电路144可如在图6C中所示的示例性实施方式中那样配置。
如图6C中所示，像素电路144还可连接到控制线(例如，第i条控制线CLi)和感测线(例如，第j条感测线SENj)。例如，像素电路144可在显示区域DA中连接到第i条控制线CLi和第j条感测线SENj。除了图6A中所示的第一晶体管T1和第二晶体管T2之外，像素电路144还可包括第三晶体管T3。
第三晶体管T3连接在第一晶体管T1与第j条感测线SENj之间。例如，第三晶体管T3的一个电极可连接到第一晶体管T1的第一端子(例如，源电极)，并且第三晶体管T3的另一电极可连接到第j条感测线SENj，其中，第一晶体管T1的第一端子连接到第一电极EL1。
根据一个或多个示例性实施方式，第三晶体管T3的栅电极连接到第i条控制线CLi。在一些实施方式中，当省略第i条控制线CLi时，第三晶体管T3的栅电极可连接到第i条扫描线Si。第三晶体管T3由在特定感测时间期间供应给第i条控制线CLi的具有栅极导通电压(例如，高电平电压)的控制信号导通，从而将第j条感测线SENj和第一晶体管T1电连接。
根据一个或多个示例性实施方式，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第一晶体管T1的阈值电压等)的时段。在上述感测时段期间，可通过第j条数据线Dj和第二晶体管T2向第一节点N1供应可使第一晶体管T1导通的一定参考电压，或者每个像素PXL可连接到电流源等以使第一晶体管T1导通。在一些实施方式中，可将具有栅极导通电压的控制信号(例如，经由第i条控制线CLi)供应给第三晶体管T3以使第三晶体管T3导通，从而将第一晶体管T1连接到第j条感测线SENj。因此，可通过上述第j条感测线SENj提取每个像素PXL的包括第一晶体管T1的阈值电压等的特征信息。所提取的特征信息可用于转换图像数据，以便补偿像素PXL之间的特征偏差。
在图6C中，存储电容器Cst可连接在第一节点N1和第一晶体管T1的第一端子(例如，源电极)之间。存储电容器Cst可存储与在每个帧周期期间供应给第一节点N1的数据信号对应的电压和与第一晶体管T1的阈值电压对应的电压。
在图6C中，第一晶体管T1至第三晶体管T3全部被示出为n型晶体管，但本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可改变为p型晶体管。图6C示出了其中发光单元EMU连接在像素电路144与第二驱动电源VSS之间的示例性实施方式，但发光单元EMU可连接在第一驱动电源VDD与像素电路144之间。
此外，图6A至图6C示出了其中构成发光单元EMU的发光元件LD全部并联连接的示例性实施方式，但本公开不限于此。根据一个或多个示例性实施方式，发光单元EMU可包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。例如，发光单元EMU也可具有串联和并联混合结构。
适用于本公开的像素PXL的结构不限于图6A至图6C中所示的示例性实施方式，并且像素PXL可具有各种结构。例如，每个像素PXL可设置在无源发光显示装置内部。在这种情况下，可省略像素电路144，并且包括在发光单元EMU中的发光元件LD的两个端部可直接连接到第i条扫描线Si、第j条数据线Dj、与第一驱动电源VDD连接的第一电力线PL1、与第二驱动电源VSS连接的第二电力线PL2和/或特定控制线(例如，CLi)。
图7是示出图5中所示的像素中的一个的示意性平面图。图8是仅示出图7的第一连接线和第二连接线、第一电极和第二电极以及第一绝缘层的平面图。图9是沿着图7的线I-I'截取的剖视图。图10是沿着图7的线II-II'截取的剖视图。图11是沿着图7的线III-III'截取的剖视图。图12是根据另一示例性实施方式实现的图11中所示的第一堤部图案的视图，并且是与图7的线II-II'对应的剖视图。图13是根据另一示例性实施方式实现的图11中所示的第二接触电极的视图，并且是与图7的线II-II'对应的剖视图。图14A是图8的部分EA1的示意性放大平面图。图14B是图8的部分EA2的示意性放大平面图。
图7中所示的像素PXL可以是图6A中所示的像素PXL。
在图7中，为了方便起见，省略了连接到发光元件LD的晶体管和连接到晶体管的信号线。
在图7至图14B中，通过将每个电极示出为单层膜电极并且将每个绝缘层示出为单层膜绝缘层来简化并示出一个像素PXL，但本公开不限于此。
在本公开的一个或多个示例性实施方式中，短语“在相同的层上形成和/或设置”可意指短语“通过相同的工艺形成”，以及短语“在不同的层上形成和/或设置”可意指短语“通过不同的工艺形成”。
在本公开的一个或多个示例性实施方式中，两个组件之间的术语“连接”可意指使用电连接和物理连接两者。
在本公开的一个或多个示例性实施方式中，为了便于描述，平面图中的横向方向(或水平方向)被表示为第一方向DR1，平面图中的纵向方向(或垂直方向)被表示为第二方向DR2，并且衬底SUB在剖面上的厚度方向被表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可分别指由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参考图1至图6A和图7至图14B，根据本公开的一个或多个示例性实施方式的显示装置可包括设置在衬底SUB上的多个像素PXL。
衬底SUB可包括透明绝缘材料以透射光。衬底SUB可以是刚性衬底或柔性衬底。
刚性衬底可以是例如玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可包括选自聚苯乙烯、聚乙烯基乙醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，构成衬底SUB的材料可不同地改变，并且还可包括纤维增强塑料(FRP)等。在显示装置的制造工艺中，施加到衬底SUB的材料可具有对高处理温度的抵抗性(或耐热性)。
衬底SUB可包括显示区域DA以及设置在显示区域DA周围(或者与显示区域DA相邻)的非显示区域NDA，其中，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA。
像素PXL可在衬底SUB上根据在显示区域DA中在第一方向DR1上延伸的多个像素行以及在与第一方向DR1不同的第二方向DR2(例如，与第一方向DR1交叉的方向)上延伸的多个像素列以矩阵形式或条纹形式布置，但本公开不限于此。根据一个或多个示例性实施方式，像素PXL可以以各种布置形式在衬底SUB上设置在显示区域DA中。
其中提供(或形成)每个像素PXL的像素区域PXA包括其中发射光的发射区域和与发射区域相邻(或围绕发射区域的外围)的外围区域，换句话说，外围区域可与发射区域相邻和/或可沿着发射区域的外围围绕发射区域。在本公开的一个或多个示例性实施方式中，外围区域可包括其中不发射光的非发射区域。
电连接到像素PXL的线部分可定位在衬底SUB上。线部分可包括将特定信号(或特定电压)传输到每个像素PXL的多条信号线。信号线可包括用于向每个像素PXL传输扫描信号的第i条扫描线Si、用于向每个像素PXL传输数据信号的第j条数据线Dj以及用于向每个像素PXL传输驱动电力的电力线PL1和PL2。根据一个或多个示例性实施方式，线部分还可包括向每个像素PXL传输发射控制信号的发射控制线(例如，第i条发射控制线Ei)。根据另一示例性实施方式，线部分还可包括连接到每个像素PXL的感测线(例如，第j条感测线SENj)和控制线(例如，第i条控制线CLi)。
每个像素PXL可设置在衬底SUB上，并且可包括像素电路层PCL和显示元件层DPL，其中，像素电路层PCL包括像素电路144，显示元件层DPL包括多个发光元件LD。发光元件LD可定位在每个像素PXL的像素区域PXA中。
为了方便起见，首先描述像素电路层PCL，并且然后描述显示元件层DPL。
像素电路层PCL可包括缓冲层BFL、设置在缓冲层BFL上的像素电路144以及设置在像素电路144上的钝化层PSV。
缓冲层BFL可防止杂质扩散到包括在像素电路144中的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可包括选自金属氧化物(诸如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOX))中的至少一种。缓冲层BFL可设置为单层膜，但也可设置为包括双层膜或更多层膜的多层膜。当缓冲层BFL被设置为多层膜时，各个层可由相同的材料制成或者可由不同的材料制成。根据衬底SUB的材料和工艺条件，可省略缓冲层BFL。
像素电路144可包括至少一个晶体管T和存储电容器Cst。晶体管T可包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本公开不限于此，并且除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路144还可包括执行其它功能的电路元件。在以下的示例性实施方式中，驱动晶体管Tdr和开关晶体管Tsw将统称为晶体管T。驱动晶体管Tdr可以是与参考图6A描述的第一晶体管T1相同的组件，并且开关晶体管Tsw可以是与参考图6A描述的第二晶体管T2相同的组件。
驱动晶体管Tdr和开关晶体管Tsw中的每个可包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的一个电极，并且第二端子DE可以是源电极和漏电极中的另一电极。例如，当第一端子SE是源电极时，第二端子DE可以是漏电极。
半导体图案SCL可设置/形成在缓冲层BFL上。半导体图案SCL可包括与第一端子SE接触的第一接触区和与第二端子DE接触的第二接触区。半导体图案SCL的在第一接触区与第二接触区之间的区可以是沟道区。沟道区可与相应晶体管T的栅电极GE重叠。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。沟道区可以是例如未掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区和第二接触区可以是掺杂有杂质的半导体图案。
栅电极GE可设置和/或形成在栅极绝缘层GI上，以与半导体图案SCL的沟道区对应。栅电极GE可设置在栅极绝缘层GI上，以与半导体图案SCL的沟道区重叠。栅电极GE可具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的一种或其混合物制成的单层膜结构，或者可具有包括低电阻材料(诸如，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag))以降低线电阻的多层膜结构。
栅极绝缘层GI可设置在缓冲层BFL上以覆盖缓冲层BFL和半导体图案SCL。栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可包括选自金属氧化物(诸如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种。然而，栅极绝缘层GI的材料不限于上述示例性实施方式。根据一个或多个示例性实施方式，栅极绝缘层GI可形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可设置为单层膜，但也可设置为包括双层膜或更多层膜的多层膜。
晶体管T的第一端子SE和第二端子DE可设置和/或形成在第二层间绝缘层ILD2上，并且可通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔与半导体图案SCL的第一接触区和第二接触区接触。例如，第一端子SE可与半导体图案SCL的第一接触区接触，并且第二端子DE可与半导体图案SCL的第二接触区接触。第一端子SE和第二端子DE中的每个可包括与栅电极GE相同的材料，或者可包括选自描述为栅电极GE的结构材料的材料中的至少一种。
第一层间绝缘层ILD1可包括与栅极绝缘层GI相同的材料，或者可包括选自描述为栅极绝缘层GI的结构材料的材料中的至少一种。第一层间绝缘层ILD1可设置在栅极绝缘层GI上以覆盖栅极绝缘层GI和栅电极GE。第二层间绝缘层ILD2可设置和/或形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。根据一个或多个示例性实施方式，第二层间绝缘层ILD2可包括与第一层间绝缘层ILD1相同的材料，但本公开不限于此。第二层间绝缘层ILD2可设置为单层膜，但也可设置为包括双层膜或更多层膜的多层膜。
在上述示例性实施方式中，已经描述了驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE是通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到半导体图案SCL的单独的电极，但本公开不限于此。根据一个或多个示例性实施方式，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是与半导体图案SCL的沟道区相邻的第一接触区，并且驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是与半导体图案SCL的沟道区相邻的第二接触区。在这种情况下，驱动晶体管Tdr的第二端子DE可通过单独的连接设备(诸如，桥接电极等)电连接到像素PXL的发光元件LD(例如，驱动晶体管Tdr的第二端子DE可经由像素PXL的第一连接线CNL1、第一电极EL1以及第一接触电极CNE1电连接到发光元件LD)。
在本公开的一个或多个示例性实施方式中，包括在像素电路144中的晶体管T可形成为低温多晶硅薄膜晶体管，但本公开不限于此。根据一个或多个示例性实施方式，包括在像素电路144中的晶体管T可形成为氧化物半导体薄膜晶体管。例如，已经将其中晶体管T是具有顶部栅极结构的薄膜晶体管的情况作为示例进行了描述，但本公开不限于此，并且晶体管T的结构可不同地改变。
存储电容器Cst可包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上以与下电极LE重叠的上电极UE。
下电极LE可设置在与驱动晶体管Tdr和开关晶体管Tsw中的每个的栅电极GE以及第i条扫描线Si相同的层处，并且可包括与栅电极GE相同的材料。下电极LE可与驱动晶体管Tdr的栅电极GE一体地设置。在这种情况下，下电极LE可被认为是驱动晶体管Tdr的栅电极GE的一个区。根据一个或多个示例性实施方式，下电极LE可设置为与驱动晶体管Tdr的栅电极GE分离(例如，不与栅电极GE一体)的组件。在这种情况下，下电极LE和驱动晶体管Tdr的栅电极GE可通过单独的连接设备电连接。
上电极UE可与下电极LE重叠并覆盖下电极LE。可通过增大上电极UE与下电极LE的重叠区来增大存储电容器Cst的电容。上电极UE可电连接到第一电力线PL1。存储电容器Cst可被第二层间绝缘层ILD2覆盖。
像素电路层PCL可包括设置和/或形成在第二层间绝缘层ILD2上的驱动电压线DVL。驱动电压线DVL可具有与参考图6A描述的第二电力线PL2相同的组件，并且因此，在下文中，第二电力线PL2也称为驱动电压线PL2。驱动电压线DVL(PL2)可连接到第二驱动电源VSS，并且第二驱动电源VSS的电压可被施加到驱动电压线DVL(PL2)。像素电路层PCL还可包括连接到第一驱动电源VDD的第一电力线PL1。第一电力线PL1可设置在与驱动电压线DVL(PL2)相同的层上，或者可设置在与驱动电压线DVL(PL2)不同的层上。在本公开的一个或多个示例性实施方式中，已经描述了驱动电压线DVL(PL2)设置在与驱动晶体管Tdr的第一端子SE和第二端子DE相同的层处，但本公开不限于此。根据一个或多个示例性实施方式，驱动电压线DVL(PL2)可设置在与设置在像素电路层PCL中的导电层中的任一个相同的层处。例如，驱动电压线DVL(PL2)在像素电路层PCL中的位置可不同地改变。
第一电力线PL1可电连接到显示元件层DPL的一些组件(例如，第一电极EL1)，并且驱动电压线DVL(PL2)可电连接到显示元件层DPL的一些组件(例如，第二电极EL2)。第一电力线PL1和驱动电压线DVL(PL2)可向第一电极EL1和第二电极EL2传输对准信号(或对准电压)，以在像素PXL中的每个的像素区域PXA中对准发光元件LD。在一些实施方式中，在对准发光元件LD之后，第一电力线PL1和驱动电压线DVL(PL2)中的每个可向每个像素PXL传输相应驱动电源的电压，从而驱动发光元件LD。
第一电力线PL1和驱动电压线DVL(PL2)中的每个可包括导电材料。例如，第一电力线PL1和驱动电压线DVL(PL2)中的每个可具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的一种或其混合物制成的单层膜结构，或者可具有包括低电阻材料(诸如，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag))以降低线电阻的多层膜结构。例如，第一电力线PL1和驱动电压线DVL(PL2)中的每个可形成为其中钛(Ti)和铜(Cu)依次堆叠的双层膜。
钝化层PSV可设置和/或形成在晶体管T和驱动电压线DVL(PL2)上。
钝化层PSV可以以有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜的形式设置。无机绝缘膜可包括例如选自金属氧化物(诸如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种。有机绝缘膜可包括例如选自基于丙烯酸的树脂(基于聚丙烯酸酯的树脂)、基于环氧的树脂、基于酚醛的树脂、基于聚酰胺的树脂、基于聚酰亚胺的树脂、基于不饱和聚酯的树脂、基于聚亚苯基醚的树脂、基于聚苯硫醚的树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可包括第一接触孔CH1和第二接触孔CH2，第一接触孔CH1暴露驱动晶体管Tdr的第二端子DE的一个区，第二接触孔CH2暴露驱动电压线DVL(PL2)的一个区。
显示元件层DPL可设置在钝化层PSV上。
显示元件层DPL可包括第一堤部图案BNK1和第二堤部图案BNK2、第一连接线CNL1和第二连接线CNL2、第一电极EL1和第二电极EL2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。在一些实施方式中，显示元件层DPL可包括第一绝缘层INS1至第三绝缘层INS3。
第一堤部图案BNK1可定位在像素PXL的每个像素区域PXA的其中发射光的发射区域中。为了将从发光元件LD发射的光在显示装置的图像显示方向(例如，正面方向)上进行引导，第一堤部图案BNK1可以是用于支撑第一电极EL1和第二电极EL2中的每个的支撑构件，以便在第三方向DR3上改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或形状)。例如，第一堤部图案BNK1可在第三方向DR3上改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或形状)。
第一堤部图案BNK1可在相应像素PXL的发射区域中设置和/或形成在钝化层PSV与相应电极之间。例如，第一堤部图案BNK1可设置和/或形成在钝化层PSV与第一电极EL1之间以及钝化层PSV与第二电极EL2之间。
第一堤部图案BNK1可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。根据一些示例性实施方式，第一堤部图案BNK1可包括作为单层膜的有机绝缘膜和/或作为单层膜的无机绝缘膜，但本公开不限于此。根据一个或多个示例性实施方式，第一堤部图案BNK1可以以其中堆叠至少一个有机绝缘膜和至少一个无机绝缘膜的多层膜的形式设置。然而，第一堤部图案BNK1的材料不限于上述示例性实施方式，并且根据一个或多个示例性实施方式，第一堤部图案BNK1可包括导电材料。
第一堤部图案BNK1可具有具备梯形形状的剖面，该梯形形状的宽度在第三方向DR3上从钝化层PSV的一个表面(例如，上表面)向上逐渐减小，但本公开不限于此。根据一个或多个示例性实施方式，如图12中所示，第一堤部图案BNK1可具有具备半圆形形状(或半球形形状)的剖面，该半圆形形状(或半球形形状)具有曲形表面并且其宽度在第三方向DR3上从钝化层PSV的一个表面向上逐渐减小。当在剖面中观察时，第一堤部图案BNK1的形状不限于上述示例性实施方式，并且可在能够提高从发光元件LD中的每个发射的光的效率的范围内进行各种变化。在第一方向DR1上彼此相邻的第一堤部图案BNK1可设置在钝化层PSV的相同表面上，并且可在第三方向DR3上具有相同的高度(或厚度)。
在上述示例性实施方式中，已经描述了第一堤部图案BNK1设置和/或形成在钝化层PSV上，使得通过不同的工艺形成第一堤部图案BNK1和钝化层PSV，但本公开不限于此。根据一些示例性实施方式，第一堤部图案BNK1和钝化层PSV可通过相同的工艺形成。在这种情况下，第一堤部图案BNK1可以是钝化层PSV的一个区。
第二堤部图案BNK2可以是限定(或划分)每个像素PXL和相邻像素PXL中的每个的像素区域PXA(或发射区域)的结构，并且可以是例如像素限定膜。第二堤部图案BNK2可包括至少一种光阻挡材料和/或反射材料，从而防止其中光(或光线)在每个像素PXL和相邻像素PXL之间泄漏的光泄漏。根据一个或多个示例性实施方式，第二堤部图案BNK2可包括透明材料。透明材料可包括例如基于聚酰胺的树脂、基于聚酰亚胺的树脂等，但本公开不限于此。根据另一示例性实施方式，可在第二堤部图案BNK2上形成反射材料层，以进一步提高从每个像素PXL发射的光的效率。
第二堤部图案BNK2可设置和/或形成在与第一堤部图案BNK1不同的层上，但本公开不限于此。根据一些示例性实施方式，第二堤部图案BNK2可设置和/或形成在与第一堤部图案BNK1相同的层处。在本公开的一些示例性实施方式中，第二堤部图案BNK2可形成在与第一堤部图案BNK1不同的层上，并且可设置和/或形成在第一绝缘层INS1上。
当从上方观察时，第一连接线CNL1可在像素PXL中的每个中在第一方向DR1上延伸。可仅在每个像素PXL中设置和/或形成第一连接线CNL1，以独立地驱动每个像素PXL或者与相邻像素PXL分开地驱动每个像素PXL，并且可与设置和/或形成在相邻像素PXL中的每个中的第一连接线CNL1电分离和/或物理分离。设置在每个像素PXL中的第一连接线CNL1可通过穿过钝化层PSV的第一接触孔CH1电连接到包括在相应像素PXL的像素电路层PCL中的一些组件，例如，驱动晶体管Tdr。例如，第一连接线CNL1可通过第一接触孔CH1连接到驱动晶体管Tdr的第二端子DE。
当从上方观察时，第二连接线CNL2可在与第一连接线CNL1的延伸方向平行的方向上延伸。例如，第二连接线CNL2可在第一方向DR1上延伸。第二连接线CNL2可共同设置在每个像素PXL和相邻像素PXL中。因此，在第一方向DR1上设置在相同的像素行中的多个像素PXL可共同连接到第二连接线CNL2。设置在每个像素PXL中的第二连接线CNL2可通过穿过钝化层PSV的第二接触孔CH2电连接到包括在相应像素PXL的像素电路层PCL中的一些组件，例如，驱动电压线DVL(PL2)。
第一电极EL1和第二电极EL2中的每个可设置在像素PXL中的每个的像素区域PXA中，并且可在一个方向(例如，第二方向DR2)上延伸。第一电极EL1和第二电极EL2可设置在相同的表面(例如，钝化层PSV的一个表面(或上表面))上，并且可设置成在第一方向DR1上彼此间隔开。
第一电极EL1可在第二方向DR2上从第一连接线CNL1分支。第一电极EL1和第一连接线CNL1可彼此一体地设置并且彼此电连接和/或物理连接。在这种情况下，第一连接线CNL1可以是第一电极EL1的一个区，或者第一电极EL1可以是第一连接线CNL1的一个区。然而，本公开不限于此，并且根据一个或多个示例性实施方式，第一电极EL1和第一连接线CNL1也可彼此分离地形成并且通过未示出的接触孔、连接设备等彼此电连接。
第二电极EL2可在第二方向DR2上从第二连接线CNL2分支。第二电极EL2和第二连接线CNL2可彼此一体地设置并且彼此电连接和/或物理连接。在这种情况下，第二连接线CNL2可以是第二电极EL2的一个区，或者第二电极EL2可以是第二连接线CNL2的一个区。然而，本公开不限于此，并且根据一些示例性实施方式，第二电极EL2和第二连接线CNL2也可彼此分离地形成并且通过未示出的接触孔、连接设备等彼此电连接。
第一电极EL1可通过第一接触孔CH1和第一连接线CNL1电连接到包括在相应像素PXL的像素电路层PCL中的一些组件，例如，驱动晶体管Tdr。第二电极EL2可通过第二接触孔CH2和第二连接线CNL2电连接到包括在相应像素PXL的像素电路层PCL中的一些组件，例如，驱动电压线DVL(PL2)。
第一电极EL1和第二电极EL2中的每个可设置和/或形成在第一堤部图案BNK1上，以具有与第一堤部图案BNK1的形状对应的表面轮廓。例如，第一电极EL1和第二电极EL2中的每个可包括与第一堤部图案BNK1对应的突出部和与钝化层PSV的一个表面(或上表面)对应的平坦部分。
第一电极EL1和第二电极EL2中的每个可由具有恒定反射率的材料制成，以便允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。第一电极EL1和第二电极EL2中的每个可由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可包括不透明金属，该不透明金属适于在显示装置的图像显示方向上反射从发光元件LD发射的光。不透明金属可包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属或其合金。根据一个或多个示例性实施方式，第一电极EL1和第二电极EL2中的每个可包括透明导电材料(或物质)。透明导电材料可包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、铟镓锌氧化物(IGZO)或铟锡锌氧化物(ITZO)的导电材料或诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)的导电聚合物。当第一电极EL1和第二电极EL2中的每个包括透明导电材料时，可另外包括由不透明金属制成的单独的导电层，以在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上述材料。
此外，第一电极EL1和第二电极EL2中的每个可设置和/或形成为单层膜，但本公开不限于此。根据一个或多个示例性实施方式，第一电极EL1和第二电极EL2中的每个可设置和/或形成为其中堆叠金属、合金、导电氧化物和导电聚合物中的至少两种材料的多层膜。为了最小化或减小在将信号(或电压)传输到发光元件LD中的每个的两个端部时由于信号延迟而引起的失真，第一电极EL1和第二电极EL2中的每个可形成为包括双层膜或更多层膜的多层膜。例如，第一电极EL1和第二电极EL2中的每个可形成为其中铟锡氧化物(ITO)、银(Ag)和ITO依次堆叠的多层膜。
当第一连接线CNL1与第一电极EL1一体地设置时，第一连接线CNL1可包括与第一电极EL1相同的材料。在一些实施方式中，当第二连接线CNL2与第二电极EL2一体地设置时，第二连接线CNL2可包括与第二电极EL2相同的材料。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2可接收对准信号(或对准电压)，以用作用于对准发光元件LD的对准电极(对准线)。例如，第一电极EL1可从第一电力线PL1和第一连接线CNL1接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准线)，并且第二电极EL2可从驱动电压线DVL(PL2)和第二连接线CNL2接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准线)。这里，第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)可以是具有允许发光元件LD在第一电极EL1与第二电极EL2之间对准的电压差和/或相位差的信号。第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)中的至少一个对准信号(或对准电压)可以是交流(AC)信号(或电压)，但本公开不限于此。
于在每个像素PXL的像素区域PXA中对准发光元件LD之后，为了单独地(或独立地)驱动每个像素PXL，可去除第一连接线CNL1的定位于在第一方向DR1上彼此相邻的像素PXL之间的部分。在一些实施方式中，于在像素区域PXA中对准发光元件LD之后，第一电极EL1和第二电极EL2可用作驱动发光元件LD的驱动电极。在本公开的一个或多个示例性实施方式中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
因为第一电极EL1和第二电极EL2中的每个具有与设置在其下的第一堤部图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可被第一电极EL1和第二电极EL2中的每个反射，以进一步在显示装置的图像显示方向上行进。因此，可进一步提高从发光元件LD中的每个发射的光的效率。第一堤部图案BNK1以及第一电极EL1和第二电极EL2中的每个可用作反射构件，该反射构件在期望的方向上引导从发光元件LD发射的光，以提高显示装置的光效率。
发光元件LD中的每个可以是使用具有无机晶体结构的材料的微型发光二极管，例如，具有范围为从纳米级到微米级的小尺寸的发光二极管。例如，发光元件LD中的每个可以是通过蚀刻方法制造的微型发光二极管或者通过生长方法制造的微型发光二极管。
可在每个像素PXL的像素区域PXA中对准和/或设置两个发光元件LD至数十个发光元件LD，但发光元件LD的数量不限于此。根据一个或多个示例性实施方式，在像素区域PXA中对准和/或设置的发光元件LD的数量可不同地改变。
发光元件LD中的每个可发射彩色光和/或白光中的任一种。发光元件LD可在第一电极EL1和第二电极EL2之间在第一绝缘层INS1上对准，使得其延伸方向(或长度L的方向)与第一方向DR1平行。发光元件LD可以以喷射在溶液中的形式设置，并且因此可被引入到每个像素PXL的像素区域PXA中。
发光元件LD可通过各种方法(诸如，喷墨印刷方法、狭缝涂布方法或其它方法)引入到每个像素PXL的像素区域PXA中。例如，发光元件LD可混合在挥发性溶剂中，并通过喷墨印刷方法或狭缝涂布方法提供给像素区域PXA。在这种情况下，当将相应对准信号施加到设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每个时，在第一电极EL1与第二电极EL2之间形成电场。因此，发光元件LD可在第一电极EL1与第二电极EL2之间对准。
通过使溶剂挥发或通过其它方法去除溶剂，最终可对准发光元件LD和/或将发光元件LD提供给每个像素PXL的像素区域PXA。
发光元件LD可设置和/或形成在第一绝缘层INS1上。第一绝缘层INS1可包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。在本公开的一个或多个示例性实施方式中，第一绝缘层INS1可形成为无机绝缘膜，该无机绝缘膜适于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响。例如，第一绝缘层INS1可包括选自金属氧化物(诸如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种，但本公开不限于此。根据一些示例性实施方式，第一绝缘层INS1可形成为适于使发光元件LD的支撑表面平坦化的有机绝缘膜。
在一些实施方式中，第一绝缘层INS1可设置在第一连接线CNL1、第一电极EL1、第二电极EL2和第二连接线CNL2上。第一绝缘层INS1也可在第一电极EL1与第二电极EL2之间设置在发光元件LD下方，以在第一电极EL1与第二电极EL2之间提供电绝缘。
第一绝缘层INS1可包括暴露第一电极EL1的一个区的第一开口OPN1和暴露第二电极EL2的一个区的第二开口OPN2。第一电极EL1可通过第一开口OPN1与第一接触电极CNE1直接接触并连接，并且第二电极EL2可通过第二开口OPN2与第二接触电极CNE2直接接触并连接。第一绝缘层INS1可覆盖除了第一电极EL1的一个区和第二电极EL2的一个区之外的其余区。
在图7中，虽然第一绝缘层INS1的第一开口OPN1和第二开口OPN2中的每个在第二方向DR2上的长度被示出为大于第一堤部图案BNK1在第二方向DR2上的长度，但本公开不限于此。根据一个或多个示例性实施方式，第一绝缘层INS1的第一开口OPN1和第二开口OPN2中的每个在第二方向DR2上的长度可被设计成小于第一堤部图案BNK1在第二方向DR2上的长度。根据一个或多个示例性实施方式，第一绝缘层INS1的第一开口OPN1和第二开口OPN2中的每个在第二方向DR2上的长度可在能够将相应接触电极电连接到且稳定地连接到第一电极EL1和第二电极EL2中的每个的范围内不同地改变。
第二绝缘层INS2可设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外表面(或外周表面或周向表面)并将发光元件LD中的每个的两个端部暴露于外部。第二绝缘层INS2可在每个像素PXL的像素区域PXA中形成为独立的绝缘图案，但本公开不限于此。
第二绝缘层INS2可形成为单层膜或多层膜，并且可包括无机绝缘膜或有机绝缘膜，其中，该无机绝缘膜包括至少一种无机材料，该有机绝缘膜包括至少一种有机材料。第二绝缘层INS2还可固定发光元件LD中的每个。第二绝缘层INS2可包括适于保护发光元件LD中的每个的有源层12免受外部氧气、湿气等的影响的无机绝缘膜。然而，本公开不限于此。根据应用发光元件LD的显示装置的设计条件，第二绝缘层INS2可形成为包括有机材料的有机绝缘膜。
在本公开的一个或多个示例性实施方式中，于在像素PXL中的每个的像素区域PXA中完成发光元件LD的对准之后，可在发光元件LD上形成第二绝缘层INS2，以防止发光元件LD偏离发光元件LD被对准的位置。当在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在空的间隙(或空间)时，可在形成第二绝缘层INS2的工艺中用第二绝缘层INS2填充该空的间隙。因此，第二绝缘层INS2可形成为适于填充第一绝缘层INS1和发光元件LD之间的空的间隙的有机绝缘膜。
因为第二绝缘层INS2形成在发光元件LD上，所以发光元件LD中的每个的有源层12可不与外部导电材料接触。第二绝缘层INS2可仅覆盖发光元件LD中的每个的外表面(或外周表面或周向表面)的部分，以将发光元件LD中的每个的两个端部暴露于外部。
第一接触电极CNE1可将发光元件LD中的每个的一个端部与第一电极EL1电连接且稳定地连接，并且第二接触电极CNE2可将发光元件LD中的每个的另一端部与第二电极EL2电连接且稳定地连接。
第一接触电极CNE1可设置和/或形成在第一电极EL1上。第一接触电极CNE1可与第一电极EL1的由第一绝缘层INS1的第一开口OPN1暴露的一个区直接接触以连接到第一电极EL1。根据一个或多个示例性实施方式，当覆盖层(未示出)设置在第一电极EL1上时，第一接触电极CNE1可设置在覆盖层上，以穿过覆盖层连接到第一电极EL1。这里，覆盖层可保护第一电极EL1免受在显示装置的制造工艺期间生成的缺陷等的影响，并且还可增强第一电极EL1与定位在第一电极EL1下的像素电路层PCL之间的粘附。覆盖层可包括透明导电材料(诸如，氧化铟锌(IZO))，以减小或最小化从发光元件LD中的每个发射并由第一电极EL1在显示装置的图像显示方向上反射的光的损失。
在一些实施方式中，第一接触电极CNE1可设置和/或形成在发光元件LD中的每个的一个端部上，以连接到发光元件LD中的每个的一个端部。因此，第一电极EL1和发光元件LD中的每个的一个端部可通过第一接触电极CNE1彼此电连接。
第二接触电极CNE2可设置和/或形成在第二电极EL2上。第二接触电极CNE2可与第二电极EL2的由第一绝缘层INS1的第二开口OPN2暴露的一个区直接接触以连接到第二电极EL2。根据一个或多个示例性实施方式，当覆盖层设置在第二电极EL2上时，第二接触电极CNE2可设置在覆盖层上，以穿过覆盖层连接到第二电极EL2。此外，第二接触电极CNE2可设置和/或形成在发光元件LD中的每个的另一端部上，以连接到发光元件LD中的每个的另一端部。因此，第二电极EL2和发光元件LD中的每个的另一端部可通过第二接触电极CNE2彼此连接。
第一接触电极CNE1和第二接触电极CNE2可由选自各种透明导电材料中的至少一种制成，以允许从发光元件LD中的每个发射并由第一电极EL1和第二电极EL2反射的光在显示装置的图像显示方向上无损耗地行进。例如，第一接触电极CNE1和第二接触电极CNE2可包括选自诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、铟镓锌氧化物(IGZO)和铟锡锌氧化物(ITZO)的各种透明导电材料中的至少一种，并且可以是基本上透明的或半透明的，以满足期望的透射率(或透射比)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述示例性实施方式。根据一个或多个示例性实施方式，第一接触电极CNE1和第二接触电极CNE2可由选自各种不透明导电材料中的至少一种制成。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施方式。根据一个或多个示例性实施方式，第一接触电极CNE1和第二接触电极CNE2可由选自各种不透明导电材料中的至少一种制成。第一接触电极CNE1和第二接触电极CNE2可形成为单层膜或多层膜。
当从上方观察时，第一接触电极CNE1和第二接触电极CNE2中的每个可具有在第二方向DR2上延伸的棒形状，但本公开不限于此。根据一个或多个示例性实施方式，第一接触电极CNE1和第二接触电极CNE2的形状可在其中第一接触电极CNE1和第二接触电极CNE2电连接到且稳定地连接到发光元件LD中的每个的范围内不同地改变。在一些实施方式中，考虑到与设置在第一接触电极CNE1和第二接触电极CNE2下的电极的连接关系，第一接触电极CNE1和第二接触电极CNE2的形状可不同地改变。
第一接触电极CNE1和第二接触电极CNE2可设置成在第一方向DR1上彼此间隔开。例如，第一接触电极CNE1和第二接触电极CNE2可设置成在第二绝缘层INS2上以一定间距彼此间隔开。第一接触电极CNE1和第二接触电极CNE2可设置在相同的层处，并且可通过相同的工艺形成。然而，本公开不限于此，并且根据一个或多个示例性实施方式，第一接触电极CNE1和第二接触电极CNE2可设置在不同的层上，并且可通过不同的工艺形成。在这种情况下，如图13中所示，辅助绝缘层AUINS可设置和/或形成在第一接触电极CNE1与第二接触电极CNE2之间。辅助绝缘层AUINS可包括与第一绝缘层INS1相同的材料，或者可包括选自描述为第一绝缘层INS1的结构材料的材料中的至少一种材料。例如，辅助绝缘层AUINS可以是包括无机材料的无机绝缘膜。无机绝缘膜可包括选自金属氧化物(诸如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种。
第三绝缘层INS3可设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。例如，第三绝缘层INS3可具有其中交替堆叠至少一个无机绝缘膜或至少一个有机绝缘膜的结构。第三绝缘层INS3可完全覆盖显示元件层DPL，以防止外部氧气或湿气被引入到包括发光元件LD的显示元件层DPL中。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个可在第二方向DR2上被划分成第一区A和第二区B。第一电极EL1和第二电极EL2中的每个的第一区A可以是其中对准有发光元件LD的对准部分，并且第一电极EL1和第二电极EL2中的每个的第二区B可以是相应电极的除了第一区A之外的区。例如，第一电极EL1和第二电极EL2中的每个的第二区B可以是相应电极的端部部分，在该端部部分处未对准有发光元件LD。在一些实施方式中，第一电极EL1和第二电极EL2中的每个的第一区A可以是与发光元件LD重叠(或者与发光元件LD对应)的区，并且相应电极的第二区B可以是不与发光元件LD重叠(或者不与发光元件LD对应)的区。
当第一电极EL1和第二电极EL2中的每个具有在第二方向DR2上延伸的棒形状时，相应电极的第二区B可定位在第一电极EL1和第二电极EL2中的每个的第一区A的一个侧表面和另一个侧表面中的每个上。例如，第一电极EL1和第二电极EL2中的每个可在第二方向DR2上被划分成第二区B、第一区A和第二区B(B')。在下文中，为了方便起见，连接到第一电极EL1和第二电极EL2中的每个的第一区A的一个侧表面的第二区B(或者当从上方观察时，定位在第一电极EL1和第二电极EL2中的每个的第一区A的上侧处的第二区B)被称为第二-第一区B，并且连接到第一电极EL1和第二电极EL2中的每个的第一区A的另一侧表面的第二区B(B1')(或者当从上方观察时，定位在第一电极EL1和第二电极EL2中的每个的第一区A的下侧处的第二区B(B1'))被称为第二-第二区B'。在以下的示例性实施方式中，第二-第一区B和第二-第二区B'统称为第二区B。
在本公开的一个或多个示例性实施方式中，第一电极EL1的第一区A和第二电极EL2的第一区A可彼此对应，第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B可彼此对应，并且第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'可彼此对应。
第一电极EL1和第二电极EL2中的每个的第一区A可沿着相应电极的延伸方向具有在第一方向DR1上的恒定的宽度W1。例如，第一电极EL1的第一区A可沿着第一电极EL1的延伸方向(例如，在第二方向DR2上)具有在第一方向DR1上的恒定的宽度W1。第二电极EL2的第一区A可沿着第二电极EL2的延伸方向(例如，在第二方向DR2上)具有在第一方向DR1上的恒定的宽度W1。第一电极EL1的第一区A在第一方向DR1上的宽度W1可与第二电极EL2的第一区A在第一方向DR1上的宽度W1相同，但本公开不限于此。根据一个或多个示例性实施方式，第一电极EL1的第一区A在第一方向DR1上的宽度W1可与第二电极EL2的第一区A在第一方向DR1上的宽度W1不同，但本公开不限于此。
第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可沿着相应电极的延伸方向具有在第一方向DR1上的非恒定的宽度W2。例如，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可沿着相应电极的延伸方向具有在第一方向DR1上的至少两种宽度W2。例如，第一电极EL1的第二-第一区B和第二-第二区B'可沿着第一电极EL1的延伸方向具有在第一方向DR1上的至少两种宽度W2。第二电极EL2的第二-第一区B和第二-第二区B'可沿着第二电极EL2的延伸方向具有在第一方向DR1上的至少两种宽度W2。
在第一电极EL1和第二电极EL2中的每个中，第二-第一区B和第二-第二区B'可具有相同的尺寸和形状，但本公开限于此。根据一个或多个示例性实施方式，在第一电极EL1和第二电极EL2的每个中，第二-第一区B和第二-第二区B'可具有不同的尺寸和形状。在一些示例性实施方式中，第一电极EL1的第二-第一区B和第二-第二区B'以及第二电极EL2的第二-第一区B和第二-第二区B'可具有相同的尺寸和形状，但本公开限于此。根据一些示例性实施方式，第一电极EL1的第二-第一区B和第二-第二区B'以及第二电极EL2的第二-第一区B和第二-第二区B'可具有不同的尺寸和形状。
当从上方观察时，第一电极EL1和第二电极EL2中的每个的第二-第一区B可具有在第一方向DR1上的比相应电极的第一区A的宽度W1小的宽度W2。例如，随着与相应电极的第一区A和第二-第一区B之间的第一边界BD1的距离增加，第二-第一区B在第一方向DR1上的宽度W2可减小。在本公开的一个或多个示例性实施方式中，第一电极EL1的第一区A和第二-第一区B之间的第一边界BD1可与第一绝缘层INS1的第一开口OPN1的第一边缘ED1(例如，当从上方观察时，第一开口OPN1的上端部)匹配。第二电极EL2的第一区A和第二-第一区B之间的第一边界BD1可与第一绝缘层INS1的第二开口OPN2的第一边缘ED1(例如，当从上方观察时，第二开口OPN2的上端部)匹配。然而，本公开不限于此。根据一些示例性实施方式，第一电极EL1的第一边界BD1可不与第一开口OPN1的第一边缘ED1匹配，并且第二电极EL2的第一边界BD1可不与第二开口OPN2的第一边缘ED1匹配。
如图14A至图14B中所示，当从上方观察时，第一电极EL1的第二-第一区B可具有在相对于第一方向DR1倾斜的对角线方向上从第一边界BD1延伸的至少一个第一侧表面FS1。如图14A中所示，第一侧表面FS1可与第一边界BD1相遇以形成第一倾角θ1。第一侧表面FS1可在对角线方向上从第一顶点E延伸，形成第一倾角θ1的第一侧表面FS1和第一边界BD1在第一顶点E处相遇。在本公开的一个或多个示例性实施方式中，第一倾角θ1可以是锐角。换句话说，第一电极EL1的第二-第一区B可被部分地倒角(chamfered)。为此，随着与第一电极EL1的第一边界BD1的距离增加，第一电极EL1的第二-第一区B在第一方向DR1上的宽度W2可减小。例如，随着与第一电极EL1的第一边界BD1的距离减小，第一电极EL1的第二-第一区B在第一方向DR1上的宽度W2可增加。
当第一电极EL1的第二-第一区B被部分地倒角时，当从上方观察时，第一接触电极CNE1的至少一个拐角CON(例如，如图7中所示)可定位在第一电极EL1的第二-第一区B的倒角部分的外部。
当从上方观察时，第二电极EL2的第二-第一区B可具有在相对于第一方向DR1倾斜的对角线方向上从第一边界BD1延伸的至少一个第二侧表面FS2。如图14B中所示，第二侧表面FS2可与第一边界BD1相遇以形成第二倾角θ2。第二侧表面FS2可在对角线方向上从第二顶点F延伸，形成第二倾角θ2的第二侧表面FS2和第一边界BD1在第二顶点F处相遇。在本公开的一个或多个示例性实施方式中，第二倾角θ2可以是锐角。换句话说，第二电极EL2的第二-第一区B可被部分地倒角。为此，随着与第二电极EL2的第一边界BD1的距离增加，第二电极EL2的第二-第一区B在第一方向DR1上的宽度W2可减小。例如，随着与第二电极EL2的第一边界BD1的距离减小，第二电极EL2的第二-第一区B在第一方向DR1上的宽度W2可增加。
当第二电极EL2的第二-第一区B被部分地倒角时，当从上方观察时，第二接触电极CNE2的至少一个拐角CON可定位在第二电极EL2的第二-第一区B的倒角部分的外部。
当从上方观察时，第一电极EL1和第二电极EL2中的每个的第二-第二区B'可具有在第一方向DR1上的比相应电极的第一区A的宽度W1小的宽度W2。例如，随着与相应电极的第一区A和第二-第二区B'之间的第二边界BD2的距离增加，第二-第二区B'在第一方向DR1上的宽度W2可减小。在本公开的一个或多个示例性实施方式中，第一电极EL1的第一区A和第二-第二区B'之间的第二边界BD2可与第一绝缘层INS1的第一开口OPN1的第二边缘ED2(当从上方观察时，第一开口OPN1的下端部)匹配。第二电极EL2的第一区A和第二-第二区B'之间的第二边界BD2可与第一绝缘层INS1的第二开口OPN2的第二边缘ED2(当从上方观察时，第二开口OPN2的下端部)匹配。然而，本公开不限于此。根据一个或多个示例性实施方式，第一电极EL1的第二边界BD2可不与第一开口OPN1的第二边缘ED2匹配，并且第二电极EL2的第二边界BD2可不与第二开口OPN2的第二边缘ED2匹配。
当从上方观察时，第一电极EL1和第二电极EL2中的每个的第二-第二区B'可具有在相对于第一方向DR1倾斜的对角线方向上从第二边界BD2延伸的至少一个侧表面。该至少一个侧表面可与第二边界BD2相遇以形成倾角。在这种情况下，倾角可以是锐角。换句话说，第一电极EL1和第二电极EL2中的每个的第二-第二区B'可被部分地倒角。为此，随着与相应电极的第二边界BD2的距离增加，第一电极EL1和第二电极EL2中的每个的第二-第二区B'在第一方向DR1上的宽度W2可减小。例如，随着与相应电极的第二边界BD2的距离减小，第一电极EL1和第二电极EL2中的每个的第二-第二区B'在第一方向DR1上的宽度W2可增大。
当从上方观察时，第一电极EL1的第一区A在第一方向DR1上的宽度W1可大于第一电极EL1的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2。当从上方观察时，第一电极EL1的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可小于第一电极EL1的第一区A在第一方向DR1上的宽度W1。在一些实施方式中，当从上方观察时，第二电极EL2的第一区A在第一方向DR1上的宽度W1可大于第二电极EL2的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2。例如，当从上方观察时，第二电极EL2的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可小于第二电极EL2的第一区A在第一方向DR1上的宽度W1。在上述情况下，第一电极EL1的第一区A与第二电极EL2的第一区A之间在第一方向DR1上的间隔距离d1(下文中称为“第一间隔距离”或“间隙”)可小于第一电极EL1的第二-第一区B与第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2(例如，“间隙”)。在一些实施方式中，第一间隔距离d1可小于第一电极EL1的第二-第二区B'与第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。
如上所述，因为第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'被倒角，所以可确保第一电极EL1的第二-第一区B与第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2以及第一电极EL1的第二-第二区B'与第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2在一定水平或更高的水平。在这种情况下，可减小或最小化发生在第一电极EL1的端部部分(例如，第一电极EL1的第二-第一区B和第二-第二区B')与第二电极EL2的端部部分(例如，第二电极EL2的第二-第一区B和第二-第二区B')之间的短路缺陷。
在一个或多个示例性实施方式中，第一电极EL1和第二电极EL2可通过使用掩模的光刻工艺形成。在上述工艺中，可将由有机材料制成的光致抗蚀剂施加在构成第一电极EL1和第二电极EL2的导电层上，并且可使用掩模执行诸如曝光工艺、热处理工艺和显影工艺的工艺以形成第一电极EL1和第二电极EL2。由于量的差异，即，在上述工艺期间溶解的光刻胶的浓度的差异或包括在每个像素PXL中的组件之间的空间约束(例如，临界尺寸(CD)(例如，每个电极的线宽度或相邻电极之间的间隙宽度)减小)，可能发生其中光刻胶在特定区中溢出的溢出现象。
第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可不与诸如第一堤部图案BNK1的结构重叠，并且可设置在钝化层PSV的一个表面(或上表面)上，并且因此可具有平坦表面。在这种情况下，当光致抗蚀剂被施加在构成第一电极EL1和第二电极EL2的导电层上时，相对大量的光致抗蚀剂可集中在第一电极EL1和第二电极EL2中的每个的具有相对平坦表面的第二-第一区B和第二-第二区B'中，并且因此，在第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'中可能发生光致抗蚀剂的溢出现象。
在这种情况下，当执行曝光工艺和显影工艺时，可能发生其中第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B被连接以及第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'被连接的短路缺陷。第一电极EL1与第二电极EL2之间的短路缺陷可能引起每个像素PXL的暗点(或暗斑)缺陷，从而降低显示装置的可靠性。
因此，在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个的第二区B可被部分地倒角，以确保第一电极EL1的第二区B与第二电极EL2的第二区B之间在第一方向DR1上的间隔距离d2在一定水平或更高的水平，从而防止上述短路缺陷。
根据上述示例性实施方式，因为第一间隔距离d1被设计为相对短，所以当施加与第一电极EL1和第二电极EL2中的每个对应的对准信号时，可在第一电极EL1的第一区A与第二电极EL2的第一区A之间形成强电场。在这种情况下，发光元件LD在第一电极EL1的第一区A与第二电极EL2的第一区A之间紧密对准，从而减小未对准的发光元件LD的数量。因此，可减小或最小化发光元件LD的损失，并且可增加每个像素PXL的每单位面积提供的有效发光元件LD的数量。在一个或多个示例性实施方式中，因为发光元件LD可仅在像素PXL中的每个的像素区域PXA的目标区域(或期望的区域)(例如，第一电极EL1和第二电极EL2的第一区A)中紧密对准，从而防止发光元件LD在不期望的区域中的异常未对准。
图15A至图15G是根据一个或多个示例性实施方式实现的图7中所示的第一电极和第二电极的示意性平面图。
关于图15A至图15G的第一电极EL1和第二电极EL2，将主要描述与上述示例性实施方式的不同之处，以避免冗余描述。在本公开中未具体描述的部件与在上述实施方式中描述的部件相同，相同的附图标记表示相同的组件，并且类似的附图标记表示类似的组件。
参考图1至图6A、图7和图15A至图15G，在第一方向DR1上间隔开的第一电极EL1和第二电极EL2可设置在每个像素PXL的像素区域PXA中。
第一电极EL1和第二电极EL2中的每个可在第二方向DR2上被划分成第二-第一区B、第一区A和第二-第二区B'。第一电极EL1和第二电极EL2中的每个的第一区A可以是其中对准有发光元件LD的对准部分，并且第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可以是相应电极的除了第一区A之外的区，并且可以是相应电极的端部部分。例如，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可以是其中未对准有发光元件LD的区。
首先，参考图15A，第一电极EL1和第二电极EL2中的每个的第一区A可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度W1。
第一电极EL1的第二-第一区B和第二-第二区B'可各自被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W2。为此，随着与第一电极EL1的第一区A和第二-第一区B之间的第一边界BD1的距离增加，第一电极EL1的第二-第一区B在第一方向DR1上的宽度W2可减小。在一些实施方式中，随着与第一电极EL1的第一区A和第二-第二区B'之间的第二边界BD2的距离增加，第一电极EL1的第二-第二区B'在第一方向DR1上的宽度W2可减小。
在这种情况下，第一电极EL1的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可小于第一电极EL1的第一区A在第一方向DR1上的宽度W1。第一电极EL1的第二-第一区B和第二-第二区B'中的每个可具有在相对于第一方向DR1倾斜的对角线方向上延伸的至少一个侧表面。第一电极EL1的第二-第一区B和第一电极EL1的第二-第二区B'可具有相同的尺寸和形状，但本公开限于此。根据一个或多个示例性实施方式，第一电极EL1的第二-第一区B和第一电极EL1的第二-第二区B'可具有不同的尺寸和形状。
第二电极EL2的第二-第一区B和第二-第二区B'中的每个可具有在第一方向DR1上的恒定的宽度W2。在这种情况下，第二电极EL2的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可与第二电极EL2的第一区A在第一方向DR1上的宽度W1相同。
如上所述，因为第一电极EL1的第二-第一区B和第二-第二区B'被部分地倒角，所以可进一步确保第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2，并且还可进一步确保第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。因此，可减小或最小化第一电极EL1和第二电极EL2之间由空间约束引起的短路缺陷。
参考图15B，第二电极EL2的第二-第一区B和第二-第二区B'可各自被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W2。例如，随着与第二电极EL2的第一区A和第二-第一区B之间的第一边界BD1的距离增加，第二电极EL2的第二-第一区B在第一方向DR1上的宽度W2可减小。在一些实施方式中，随着与第二电极EL2的第一区A和第二-第二区B'之间的第二边界BD2的距离增加，第二电极EL2的第二-第二区B'在第一方向DR1上的宽度W2可减小。
在这种情况下，第二电极EL2的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可小于第二电极EL2的第一区A在第一方向DR1上的宽度W1。第二电极EL2的第二-第一区B和第二-第二区B'中的每个可具有在相对于第一方向DR1倾斜的对角线方向上延伸的至少一个侧表面。
第一电极EL1的第二-第一区B和第二-第二区B'中的每个可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度W2。在这种情况下，第一电极EL1的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2可与第一电极EL1的第一区A在第一方向DR1上的宽度W1相同。
如上所述，因为第二电极EL2的第二-第一区B和第二-第二区B'被部分地倒角，所以可进一步确保第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2，并且可进一步确保第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。
参考图15C，第一电极EL1的第二-第一区B和第二电极EL2的第二-第二区B'可被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W2。因此，随着与第一边界BD1的距离增加，第一电极EL1的第二-第一区B在第一方向DR1上的宽度W2可减小，并且随着与第二边界BD2的距离增加，第二电极EL2的第二-第二区B'在第一方向DR1上的宽度W2可减小。在这种情况下，第一电极EL1的第二-第一区B在第一方向DR1上的宽度W2可小于第一电极EL1的第一区A在第一方向DR1上的宽度W1。此外，第二电极EL2的第二-第二区B'在第一方向DR1上的宽度W2可小于第二电极EL2的第一区A在第一方向DR1上的宽度W1。
如上所述，因为第一电极EL1的第二-第一区B和第二电极EL2的第二-第二区B'被部分地倒角，所以可进一步确保第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2，并且可进一步确保第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。
在上述示例性实施方式中，已经描述了第一电极EL1的第二-第一区B和第二电极EL2的第二-第二区B'被部分地倒角，并且第一电极EL1的第二-第二区B'和第二电极EL2的第二-第一区B具有在第一方向DR1上的可与恒定的宽度W1相同的恒定的宽度W2，但本公开不限于此，并且反之亦然。例如，第一电极EL1的第二-第二区B'和第二电极EL2的第二-第一区B可被部分地倒角，并且第一电极EL1的第二-第一区B和第二电极EL2的第二-第二区B'可具有在第一方向DR1上的恒定的宽度W2。
参考图15D，第一电极EL1的第二-第一区B和第二电极EL2的第二-第二区B'中的每个可被部分地倒角，并且因此可具有在相对于第一方向DR1倾斜的方向上延伸的至少一个侧表面。在一些实施方式中，第一电极EL1的第二-第二区B'和第二电极EL2的第二-第一区B中的每个可被部分地倒角，并且因此可具有在相对于第一方向DR1倾斜的对角线方向上延伸的两个侧表面。第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B可具有不同的形状和尺寸，并且第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'可具有不同的形状和尺寸。
随着与第一边界BD1的距离增加，第一电极EL1和第二电极EL2中的每个的第二-第一区B在第一方向DR1上的宽度W2可减小。在一些实施方式中，随着与第二边界BD2的距离增加，第一电极EL1和第二电极EL2中的每个的第二-第二区B'在第一方向DR1上的宽度W2可减小。
如上所述，因为第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'被部分地倒角，所以可进一步确保第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2，并且可进一步确保第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。
在上述示例性实施方式中，已经描述了第一电极EL1和第二电极EL2的被部分地倒角的第二-第一区B和第二-第二区B'中的每个具有由在相对于第一方向DR1倾斜的对角线方向上延伸的直线形成的至少一个侧表面，但本公开不限于此。根据一个或多个示例性实施方式，如图15E中所示，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可包括非直线边界。例如，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可包括由具有一定曲率的曲线形成的至少一个侧表面。在这种情况下，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'的形状可在其中相应电极的第二-第一区B和第二-第二区B'在第一方向DR1上的宽度W2可小于相应电极的第一区A在第一方向DR1上的宽度W1的范围内不同地改变。
第一电极EL1和第二电极EL2中的每个的第一边界BD1可与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一电极EL1和第二电极EL2中的每个的第二边界BD2可与第一绝缘层INS1的相应开口的第二边缘ED2匹配，但本公开不限于此。参考图15F和图15G，第一电极EL1的第一边界BD1可不与第一绝缘层INS1的第一开口OPN1的第一边缘ED1匹配，并且第二电极EL2的第一边界BD1可不与第一绝缘层INS1的第二开口OPN2的第一边缘ED1匹配。例如，第一电极EL1的第一边界BD1可不定位在与第一开口OPN1的第一边缘ED1相同的线上，并且第二电极EL2的第一边界BD1可不定位在与第二开口OPN2的第一边缘ED1相同的线上。
如图15F中所示，第一电极EL1的第一边界BD1可在第二方向DR2上相比于第一开口OPN1的第一边缘ED1定位在上侧处，并且第二电极EL2的第一边界BD1可在第二方向DR2上相比于第二开口OPN2的第一边缘ED1定位在上侧处，但本公开不限于此。根据一个或多个示例性实施方式，如图15G中所示，第一电极EL1的第一边界BD1可在第二方向DR2上相比于第一开口OPN1的第一边缘ED1定位在下侧处，并且第二电极EL2的第一边界BD1可在第二方向DR2上相比于第二开口OPN2的第一边缘ED1定位在下侧处。
在一些实施方式中，第一电极EL1的第二边界BD2可不与第一开口OPN1的第二边缘ED2匹配，并且第二电极EL2的第二边界BD2可不与第二开口OPN2的第二边缘ED2匹配。例如，第一电极EL1的第二边界BD2可不定位在与第一开口OPN1的第二边缘ED2相同的线上，并且第二电极EL2的第二边界BD2可不定位在与第二开口OPN2的第二边缘ED2相同的线上。
如图15F中所示，第一电极EL1的第二边界BD2可在第二方向DR2上相比于第一开口OPN1的第二边缘ED2定位在下侧处，并且第二电极EL2的第二边界BD2可在第二方向DR2上相比于第二开口OPN2的第二边缘ED2定位在下侧处，但本公开不限于此。根据一个或多个示例性实施方式，如图15G中所示，第一电极EL1的第二边界BD2可在第二方向DR2上相比于第一开口OPN1的第二边缘ED2定位在上侧处，并且第二电极EL2的第二边界BD2可在第二方向DR2上相比于第二开口OPN2的第二边缘ED2定位在上侧处。
根据一个或多个示例性实施方式，第一电极EL1和第二电极EL2中的一个电极的第一边界BD1可与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一电极EL1和第二电极EL2中的另一电极的第一边界BD1可不与第一绝缘层INS1的相应开口的第一边缘ED1匹配。在这种情况下，一个电极的第二边界BD2可与第一绝缘层INS1的相应开口的第二边缘ED2匹配或者可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配，并且另一电极的第二边界BD2可与第一绝缘层INS1的相应开口的第二边缘ED2匹配或者可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配。例如，第一电极EL1的第一边界BD1可与第一绝缘层INS1的第一开口OPN1的第一边缘ED1匹配，并且第二电极EL2的第一边界BD1可不与第一绝缘层INS1的第二开口OPN2的第一边缘ED1匹配。在这种情况下，第一电极EL1的第二边界BD2可与第一开口OPN1的第二边缘ED2匹配或者可不与第一开口OPN1的第二边缘ED2匹配，并且第二电极EL2的第二边界BD2可与第二开口OPN2的第二边缘ED2匹配或者可不与第二开口OPN2的第二边缘ED2匹配。
此外，根据另一示例性实施方式，第一电极EL1和第二电极EL2中的一个电极的第一边界BD1可不与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一电极EL1和第二电极EL2中的另一电极的第一边界BD1可不与第一绝缘层INS1的相应开口的第一边缘ED1匹配。在这种情况下，该一个电极的第二边界BD2可与第一绝缘层INS1的相应开口的第二边缘ED2匹配或者可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配，并且该另一电极的第二边界BD2可与第一绝缘层INS1的相应开口的第二边缘ED2匹配或者可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配。例如，第一电极EL1的第一边界BD1可不与第一绝缘层INS1的第一开口OPN1的第一边缘ED1匹配，并且第二电极EL2的第一边界BD1可与第一绝缘层INS1的第二开口OPN2的第一边缘ED1匹配。在这种情况下，第一电极EL1的第二边界BD2可与第一开口OPN1的第二边缘ED2匹配或者可不与第一开口OPN1的第二边缘ED2匹配，并且第二电极EL2的第二边界BD2可与第二开口OPN2的第二边缘ED2匹配或者可不与第二开口OPN2的第二边缘ED2匹配。
根据上述示例性实施方式，第一电极EL1和第二电极EL2中的每个的一个区(例如，第二-第一区B和第二-第二区B')可被部分地倒角，以减小该一个区在第一方向DR1上的宽度W2，从而进一步确保在第一方向DR1上彼此相邻的第一电极EL1和第二电极EL2之间的间隔距离d2。因此，可减小或最小化第一电极EL1与第二电极EL2之间的短路缺陷，以防止像素PXL的暗斑缺陷。
图16是示出根据本公开的另一示例性实施方式的像素的示意性平面图。图17是沿着图16的线IV-IV'截取的剖视图。图18是沿着图16的线V-V'截取的剖视图。图19A是图16的部分EA3的示意性放大平面图，并且图19B是图16的部分EA4的示意性放大平面图。
除了第一接触电极CNE1和第二接触电极CNE2中的每个的一个区被部分地倒角并且第一电极EL1和第二电极EL2不被倒角之外，图16至图19B中所示的像素PXL可具有与图7至图14B的像素PXL的结构配置上相同或基本上类似的配置。
关于图16至图19B的像素PXL，将主要描述与上述示例性实施方式的不同之处，以避免冗余描述。
参考图1至图6A、图7和图16至图19B，衬底SUB、像素电路层PCL和显示元件层DPL可设置在每个像素PXL的像素区域PXA中。
显示元件层DPL可包括第一堤部图案BNK1和第二堤部图案BNK2、第一电极EL1和第二电极EL2、第一连接线CNL1和第二连接线CNL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第三绝缘层INS3。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个可具有在第二方向DR2上延伸的棒形状。在一些实施方式中，第一电极EL1和第二电极EL2中的每个可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度。然而，本公开不限于此，并且根据一些示例性实施方式，第一电极EL1和第二电极EL2中的每个的一个区可沿着其延伸方向具有在第一方向DR1上的非恒定的宽度。
在本公开的一个或多个示例性实施方式中，第一接触电极CNE1和第二接触电极CNE2可在第二方向DR2上被划分成第三区C和第四区D。第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C可以是与发光元件LD重叠的一个区，并且第一接触电极CNE1和第二接触电极CNE2中的每个的第四区D可以是相应接触电极的不与发光元件LD重叠的端部部分。
当第一接触电极CNE1和第二接触电极CNE2中的每个具有在第二方向DR2上延伸的棒形状时，相应接触电极的第四区D可定位在第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C的一个侧表面和另一侧表面上。例如，第一接触电极CNE1和第二接触电极CNE2中的每个可在第二方向DR2上被划分成第四区D、第三区C和第四区D(D')。在下文中，为了方便起见，连接到第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C的一个侧表面的第四区D(或者当从上方观察时，定位在第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C的上侧处的第四区D)被称为第四-第一区D，并且连接到第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C的另一侧表面的第四区D(D')(或者当从上方观察时，定位在第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C的下侧处的第四区D(D'))被称为第四-第二区D'。在以下的示例性实施方式中，第四-第一区D和第四-第二区D'统称为第四区D。
在本公开的一个或多个示例性实施方式中，第一接触电极CNE1的第三区C和第二接触电极CNE2的第三区C可彼此对应，第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D可彼此对应，第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'可彼此对应。
第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C可沿着相应接触电极的延伸方向具有在第一方向DR1上的恒定的宽度W3。例如，第一接触电极CNE1的第三区C可沿着第一接触电极CNE1的延伸方向(例如，在第二方向DR2上)具有在第一方向DR1上的恒定的宽度W3。第二接触电极CNE2的第三区C可沿着第二接触电极CNE2的延伸方向(例如，在第二方向DR2上)具有在第一方向DR1上的恒定的宽度W3。第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3可与第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3相同，但本公开不限于此。根据一个或多个示例性实施方式，第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3可与第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3不同。
第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可沿着相应接触电极的延伸方向具有在第一方向DR1上的非恒定的宽度W4。例如，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可沿着相应接触电极的延伸方向具有在第一方向DR1上的至少两种宽度W4。例如，第一接触电极CNE1的第四-第一区D和第四-第二区D'可沿着第一接触电极CNE1的延伸方向具有在第一方向DR1上的至少两种宽度W4。第二接触电极CNE2的第四-第一区D和第四-第二区D'可沿着第二接触电极CNE2的延伸方向具有在第一方向DR1上的至少两种宽度W4。
在第一接触电极CNE1和第二接触电极CNE2的每个中，第四-第一区D和第四-第二区D'可具有相同的尺寸和形状，但本公开不限于此。根据一些示例性实施方式，在第一接触电极CNE1和第二接触电极CNE2中的每个中，第四-第一区D和第四-第二区D'可具有不同的尺寸和形状。在一些实施方式中，第一接触电极CNE1的第四-第一区D和第四-第二区D'以及第二接触电极CNE2的第四-第一区D和第四-第二区D'可具有相同的尺寸和形状，但本公开不限于此。根据一个或多个示例性实施方式，第一接触电极CNE1的第四-第一区D和第四-第二区D'以及第二接触电极CNE2的第四-第一区D和第四-第二区D'可具有不同的尺寸和形状。
当从上方观察时，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D可具有在第一方向DR1上的比相应接触电极的第三区C的宽度W3小的宽度W4。例如，随着与相应接触电极的第三区C和第四-第一区D之间的第三边界BD3的距离增加，第四-第一区D在第一方向DR1上的宽度W4可减小。在本公开的一个或多个示例性实施方式中，第一接触电极CNE1的第三区C和第四-第一区D之间的第三边界BD3可与第一绝缘层INS1的第一开口OPN1的第一边缘ED1匹配，并且第二接触电极CNE2的第三区C和第四-第一区D之间的第三边界BD3可与第一绝缘层INS1的第二开口OPN2的第一边缘ED1匹配。然而，本公开不限于此，并且根据一个或多个示例性实施方式，第一接触电极CNE1的第三边界BD3可不与第一开口OPN1的第一边缘ED1匹配，并且第二接触电极CNE2的第三边界BD3可不与第二开口OPN2的第一边缘ED1匹配。
如图19A中所示，当从上方观察时，第一接触电极CNE1的第四-第一区D可具有在相对于第一方向DR1倾斜的对角线方向上从第三边界BD3延伸的至少一个第三侧表面FS3。如图19A中所示，第三侧表面FS3可与第三边界BD3相遇以形成第三倾角θ3。第三侧表面FS3可在对角线方向上从第三顶点G延伸，形成第三倾角θ3的第三侧表面FS3和第三边界BD3在第三顶点G处相遇。在这种情况下，第三倾角θ3可以是锐角。换句话说，第一接触电极CNE1的第四-第一区D可被部分地倒角。为此，随着与第三边界BD3的距离增加，第一接触电极CNE1的第四-第一区D在第一方向DR1上的宽度W4可减小。例如，随着与第三边界BD3的距离减小，第一接触电极CNE1的第四-第一区D在第一方向DR1上的宽度W4可增加。
当第一接触电极CNE1的第四-第一区D被部分地倒角时，当从上方观察时，第一电极EL1的至少一个拐角可定位在第一接触电极CNE1的第四-第一区D的倒角部分的外部。
如图19B中所示，当从上方观察时，第二接触电极CNE2的第四-第一区D可具有在相对于第一方向DR1倾斜的对角线方向上从第三边界BD3延伸的至少一个第四侧表面FS4。如图19B中所示，第四侧表面FS4可与第三边界BD3相遇以形成第四倾角θ4。第四侧表面FS4可在对角线方向上从第四顶点H延伸，形成第四倾角θ4的第四侧表面FS4和第三边界BD3在第四顶点H处相遇。在本公开的一个或多个示例性实施方式中，第四倾角θ4可以是锐角。换句话说，第二接触电极CNE2的第四-第一区D可被部分地倒角。为此，随着与第三边界BD3的距离增加，第二接触电极CNE2的第四-第一区D在第一方向DR1上的宽度W4可减小。例如，随着与第三边界BD3的距离减小，第二接触电极CNE2的第四-第一区D在第一方向DR1上的宽度W4可增加。
当第二接触电极CNE2的第四-第一区D被部分地倒角时，当从上方观察时，第二电极EL2的至少一个拐角可定位在第二接触电极CNE2的第四-第一区D的倒角部分的外部。
当从上方观察时，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'可具有在第一方向DR1上的比相应接触电极的第三区C的宽度W3小的宽度W4。例如，随着与相应接触电极的第三区C和第四-第二区D'之间的第四边界BD4的距离增加，第四-第二区D'在第一方向DR1上的宽度W4可减小。在本公开的一些示例性实施方式中，第一接触电极CNE1的第四边界BD4可与第一绝缘层INS1的第一开口OPN1的第二边缘ED2匹配，并且第二接触电极CNE2的第四边界BD4可不与第一绝缘层INS1的第二开口OPN2的第二边缘ED2匹配。然而，本公开不限于此，并且根据一些示例性实施方式，第一接触电极CNE1的第四边界BD4可不与第一开口OPN1的第二边缘ED2匹配，并且第二接触电极CNE2的第四边界BD4可不与第二开口OPN2的第二边缘ED2匹配。
当从上方观察时，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'可具有在相对于第一方向DR1倾斜的对角线方向上从第四边界BD4延伸的至少一个侧表面。该至少一个侧表面可与相应接触电极的第四边界BD4相遇，以形成倾角。在这种情况下，该倾角可以是锐角。换句话说，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'可被部分地倒角。为此，随着与第四边界BD4的距离增加，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'在第一方向DR1上的宽度W4可减小。例如，随着与第四边界BD4的距离减小，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'在第一方向DR1上的宽度W4可增加。
当从上方观察时，第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3可大于第一接触电极CNE1的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4。在一个或多个示例性实施方式中，当从上方观察时，第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3可大于第二接触电极CNE2的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4。在这种情况下，第一接触电极CNE1的第三区C和第二接触电极CNE2的第三区C之间在第一方向DR1上的间隔距离d3(或“间隙”)可小于第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4(或“间隙”)。在一些示例性实施方式中，第一接触电极CNE1的第三区C和第二接触电极CNE2的第三区C之间在第一方向DR1上的间隔距离d3可小于第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。
如上所述，因为第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'被倒角，所以可确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4以及第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4在一定水平或更高的水平。在这种情况下，可减小或最小化在第一接触电极CNE1的端部部分(例如，第一接触电极CNE1的第四-第一区D和第四-第二区D')与第二接触电极CNE2的端部部分(例如，第二接触电极CNE2的第四-第一区D和第四-第二区D')之间发生的短路缺陷。
图20A至图20G是根据一些其它示例性实施方式实现的图16的第一接触电极和第二接触电极的示意性平面图。
关于图20A至图20G的第一接触电极CNE1和第二接触电极CNE2，将主要描述与上述示例性实施方式的不同之处，以避免冗余描述。
参考图1至图6A、图16和图20A至图20G，在第一方向DR1上彼此间隔开的第一接触电极CNE1和第二接触电极CNE2可设置在每个像素PXL的像素区域PXA中。
第一接触电极CNE1和第二接触电极CNE2中的每个可在第二方向DR2上被划分成第四-第一区D、第三区C和第四-第二区D'。第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C可以是与发光元件LD重叠的一个区，并且第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可以是相应接触电极的除了第三区C之外的区且可以是相应接触电极的端部部分。例如，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可以是不与发光元件LD重叠的区。
首先，参考图20A，第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度W3。
第一接触电极CNE1的第四-第一区D和第四-第二区D'可各自被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W4。例如，随着与第一接触电极CNE1的第三区C和第四-第一区D之间的第三边界BD3的距离增加，第一接触电极CNE1的第四-第一区D在第一方向DR1上的宽度W4可减小。在一些实施方式中，随着与第一接触电极CNE1的第三区C和第四-第二区D'之间的第四边界BD4的距离增加，第一接触电极CNE1的第四-第二区D'在第一方向DR1上的宽度W4可减小。
在这种情况下，第一接触电极CNE1的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4可小于第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3。第一接触电极CNE1的第四-第一区D和第四-第二区D'中的每个可具有在相对于第一方向DR1倾斜的对角线方向上延伸的至少一个侧表面。第一接触电极CNE1的第四-第一区D和第一接触电极CNE1的第四-第二区D'可具有相同的尺寸和形状，但本公开不限于此。根据一些示例性实施方式，第一接触电极CNE1的第四-第一区D和第一接触电极CNE1的第四-第二区D'可具有不同的尺寸和形状。
第二接触电极CNE2的第四-第一区D和第四-第二区D'中的每个可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度W4。在这种情况下，第二接触电极CNE2的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4可与第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3相同。
如上所述，因为第一接触电极CNE1的第四-第一区D和第四-第二区D'被部分地倒角，所以可进一步确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4，并且还可进一步确保第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。因此，可减小或最小化第一接触电极CNE1和第二接触电极CNE2之间由空间约束引起的短路缺陷。
参考图20B，第二接触电极CNE2的第四-第一区D和第四-第二区D'可各自被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W4。例如，随着与第二接触电极CNE2的第三区C和第四-第一区D之间的第三边界BD3的距离增加，第二接触电极CNE2的第四-第一区D在第一方向DR1上的宽度W4可减小。在一些实施方式中，随着与第二接触电极CNE2的第三区C和第四-第二区D'之间的第四边界BD4的距离增加，第二接触电极CNE2的第四-第二区D'在第一方向DR1上的宽度W4可减小。
在这种情况下，第二接触电极CNE2的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4可小于第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3。第二接触电极CNE2的第四-第一区D和第四-第二区D'中的每个可具有在相对于第一方向DR1倾斜的对角线方向上延伸的至少一个侧表面。
第一接触电极CNE1的第四-第一区D和第四-第二区D'中的每个可沿着第二方向DR2具有在第一方向DR1上的恒定的宽度W4。在这种情况下，第一接触电极CNE1的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4可与第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3相同。
如上所述，因为第二接触电极CNE2的第四-第一区D和第四-第二区D'被部分地倒角，所以可进一步确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4，并且可进一步确保第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。
参考图20C，第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第二区D'可被部分地倒角，并且因此可沿着第二方向DR2具有在第一方向DR1上的至少两种宽度W4。因此，随着与第一接触电极CNE1的第三区C和第四-第一区D之间的第三边界BD3的距离增加，第一接触电极CNE1的第四-第一区D在第一方向DR1上的宽度W4可减小，并且随着与第二接触电极CNE2的第三区C和第四-第二区D'之间的第四边界BD4的距离增加，第二接触电极CNE2的第四-第二区D'在第一方向DR1上的宽度W4可减小。在这种情况下，第一接触电极CNE1的第四-第一区D在第一方向DR1上的宽度W4可小于第一接触电极CNE1的第三区C在第一方向DR1上的宽度W3。在一些实施方式中，第二接触电极CNE2的第四-第二区D'在第一方向DR1上的宽度W4可小于第二接触电极CNE2的第三区C在第一方向DR1上的宽度W3。
如上所述，因为第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第二区D'被部分地倒角，所以可进一步确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4，并且可进一步确保第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。
在上述示例性实施方式中，已经描述了第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第二区D'被部分地倒角，并且第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第一区D具有在第一方向DR1上的恒定的宽度W4，但本公开不限于此。例如，第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第一区D可被部分地倒角，并且第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第二区D'可具有在第一方向DR1上的恒定的宽度W4。
参考图20D，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可各自被部分地倒角，并且因此可具有在相对于第一方向DR1倾斜的对角线方向上延伸的两个侧表面。第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D可具有相同的尺寸和形状，但本公开不限于此。根据一个或多个示例性实施方式，第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D可具有不同的尺寸和形状。在一些实施方式中，第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'可具有相同的尺寸和形状，但根据一些其它示例性实施方式，第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'可具有不同的尺寸和形状。
当第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D具有相同的尺寸和形状并且第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'具有相同的尺寸和形状时，当从上方观察时，第一接触电极CNE1和第二接触电极CNE2可关于在第二方向DR2上延伸的虚线(未示出)对称地设置。
在一个或多个示例性实施方式中，随着与第三边界BD3的距离增加，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D在第一方向DR1上的宽度W4可减小。在一些示例性实施方式中，随着与第四边界BD4的距离增加，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'在第一方向DR1上的宽度W4可减小。
如上所述，因为第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'被部分地倒角，所以可进一步确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4，并且可进一步确保第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。
在上述示例性实施方式中，已经描述了第一接触电极CNE1和第二接触电极CNE2中的每个的被部分地倒角的第四-第一区D和第四-第二区D'具有由在相对于第一方向DR1倾斜的对角线方向上延伸的直线形成的至少一个侧表面，但本公开不限于此。根据一个或多个示例性实施方式，如图20E中所示，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可包括非直线边界。例如，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可包括由具有一定曲率的曲线形成的至少一个侧表面。在这种情况下，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'的形状可在其中相应接触电极的第四-第一区D和第四-第二区D'中的每个在第一方向DR1上的宽度W4可小于相应接触电极的第三区C在第一方向DR1上的宽度W3的范围内不同地改变。
第一接触电极CNE1和第二接触电极CNE2中的每个的第三边界BD3可与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一接触电极CNE1和第二接触电极CNE2中的每个的第四边界BD4可与第一绝缘层INS1的相应开口的第二边缘ED2匹配，但本公开不限于此。
参考图20F至图20G，第一接触电极CNE1的第三边界BD3可不与第一绝缘层INS1的第一开口OPN1的第一边缘ED1匹配，并且第二接触电极CNE2的第四边界BD4可不与第一绝缘层INS1的第二开口OPN2的第二边缘ED2匹配。
如图20F中所示，第一接触电极CNE1的第三边界BD3可在第二方向DR2上相比于第一开口OPN1的第一边缘ED1定位在上侧处，并且第二接触电极CNE2的第三边界BD3可在第二方向DR2上相比于第二开口OPN2的第一边缘ED1定位在上侧处，但本公开不限于此。根据一个或多个示例性实施方式，如图20G中所示，第一接触电极CNE1的第三边界BD3可在第二方向DR2上相比于第一开口OPN1的第一边缘ED1定位在下侧处，并且第二接触电极CNE2的第三边界BD3可在第二方向DR2上相比于第二开口OPN2的第一边缘ED1定位在下侧处。
在一些示例性实施方式中，第一接触电极CNE1的第四边界BD4可不与第一开口OPN1的第二边缘ED2匹配，并且第二接触电极CNE2的第四边界BD4可不与第二开口OPN2的第二边缘ED2匹配。
如图20F中所示，第一接触电极CNE1的第四边界BD4可在第二方向DR2上相比于第一开口OPN1的第二边缘ED2定位在下侧处，并且第二接触电极CNE2的第四边界BD4可在第二方向DR2上相比于第二开口OPN2的第二边缘ED2定位在下侧处，但本公开不限于此。根据一个或多个示例性实施方式，如图20G中所示，第一接触电极CNE1的第四边界BD4可在第二方向DR2上相比于第一开口OPN1的第二边缘ED2定位在上侧处，并且第二接触电极CNE2的第四边界BD4可在第二方向DR2上相比于第二开口OPN2的第二边缘ED2定位在上侧处。
根据一些示例性实施方式，第一接触电极CNE1和第二接触电极CNE2中的一个接触电极的第三边界BD3可与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一接触电极CNE1和第二接触电极CNE2中的另一接触电极的第三边界BD3可不与第一绝缘层INS1的相应开口的第一边缘ED1匹配。在这种情况下，一个电极的第四边界BD4可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配，并且另一接触电极的第四边界BD4可与第一绝缘层INS1的相应开口的第二边缘ED2匹配。
根据另一示例性实施方式，第一接触电极CNE1和第二接触电极CNE2中的一个接触电极的第三边界BD3可与第一绝缘层INS1的相应开口的第一边缘ED1匹配，并且第一接触电极CNE1和第二接触电极CNE2中的另一接触电极的第三边界BD3可与第一绝缘层INS1的相应开口的第一边缘ED1匹配。在这种情况下，一个电极的第四边界BD4可与第一绝缘层INS1的相应开口的第二边缘ED2匹配，并且另一接触电极的第四边界BD4可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配。
根据上述示例性实施方式，第一接触电极CNE1和第二接触电极CNE2中的每个的一个区(例如，第四-第一区D和第四-第二区D')可被部分地倒角，以将一个区在第一方向DR1上的宽度W4设计为窄的，从而进一步确保彼此相邻的第一接触电极CNE1和第二接触电极CNE2之间在第一方向DR1上的间隔距离d4。因此，可减小或最小化第一接触电极CNE1和第二接触电极CNE2之间的短路缺陷，以防止像素PXL的暗点(或暗斑)缺陷。
图21是示出根据本公开的又一示例性实施方式的像素的示意图，并且是仅包括显示元件层的一些组件的像素的示意性平面图。
除了第一电极EL1和第二电极EL2中的每个的至少一个区(例如，第二-第一区B和第二-第二区B')并且第一接触电极CNE1和第二接触电极CNE2的至少一个区(例如，第四-第一区D和第四-第二区D')被部分地倒角，图21中所示的像素PXL可具有与图7至图14B的像素PXL和图16至图19B的像素PXL的配置基本上相同或基本上类似的配置。
关于图21的像素PXL，将主要描述与上述一个或多个示例性实施方式的不同之处，以避免冗余描述。
参考图1至图5、图7、图16和图21，第一电极EL1和第二电极EL2中的每个可在第二方向DR2上被划分成第二-第一区B、第一区A和第二-第二区B'。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2中的每个可在第二方向DR2上被划分成第四-第一区D、第三区C和第四-第二区D'。第一电极EL1和第二电极EL2中的每个的第一区A以及第一接触电极CNE1和第二接触电极CNE2中的每个的第三区C可以是其中对准有发光元件LD的一个区或者与发光元件LD重叠的一个区。第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'以及第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可以是其中未对准有发光元件LD的区或者不与发光元件LD重叠的区。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可被部分地倒角，并且因此可具有在第一方向DR1上的非恒定的宽度W2。例如，第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'可具有在第一方向DR1上的至少两种宽度W2。随着与相应电极的第一边界BD1(例如，第一区A和第二-第一区B之间的边界点)的距离增加，第一电极EL1和第二电极EL2中的每个的第二-第一区B在第一方向DR1上的宽度W2可减小。随着与相应电极的第二边界BD2(例如，第一区A和第二-第二区B'之间的边界点)的距离增加，第一电极EL1和第二电极EL2中的每个的第二-第二区B'在第一方向DR1上的宽度W2可减小。
第一电极EL1和第二电极EL2中的每个的第一区A可具有在第一方向DR1上的恒定的宽度W1。第一电极EL1和第二电极EL2中的每个的第一区A在第一方向DR1上的宽度W1可大于相应电极的第二-第一区B和第二-第二区B'中的每个在第一方向DR1上的宽度W2。
在一个或多个示例性实施方式中，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可被部分地倒角，并且因此可具有在第一方向DR1上的非恒定的宽度W4。作为示例，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'可具有在第一方向DR1上的至少两种宽度W4。随着与相应接触电极的第三边界BD3(例如，第三区C和第四-第一区D之间的边界点)的距离增加，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D在第一方向DR1上的宽度W4可减小。在一些实施方式中，随着与相应接触电极的第四边界BD4(例如，第三区C和第四-第二区D'之间的边界点)的距离增加，第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第二区D'在第一方向DR1上的宽度W4可减小。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个的第一边界BD1以及第一接触电极CNE1和第二接触电极CNE2中的每个的第三边界BD3可彼此匹配。例如，当从上方观察时，第一电极EL1和第二电极EL2中的每个的第一边界BD1以及第一接触电极CNE1和第二接触电极CNE2中的每个的第三边界BD3可定位在相同的线上。然而，本公开不限于此，并且根据一个或多个示例性实施方式，第一电极EL1和第二电极EL2中的每个的第一边界BD1以及第一接触电极CNE1和第二接触电极CNE2中的每个的第三边界BD3可彼此不匹配。
在一些实施方式中，第一电极EL1和第二电极EL2中的每个的第二边界BD2以及第一接触电极CNE1和第二接触电极CNE2中的每个的第四边界BD4可彼此匹配。例如，当从上方观察时，第一电极EL1和第二电极EL2中的每个的第二边界BD2以及第一接触电极CNE1和第二接触电极CNE2中的每个的第四边界BD4可定位在相同的线上。然而，本公开不限于此，并且根据一些示例性实施方式，第一电极EL1和第二电极EL2中的每个的第二边界BD2以及第一接触电极CNE1和第二接触电极CNE2中的每个的第四边界BD4可彼此不匹配。
在本公开的一个或多个示例性实施方式中，第一电极EL1和第二电极EL2中的每个的第一边界BD1以及第一接触电极CNE1和第二接触电极CNE2中的每个的第三边界BD3可与第一绝缘层INS1的相应开口的第一边缘ED1匹配或者可不与第一绝缘层INS1的相应开口的第一边缘ED1匹配。在一些实施方式中，第一电极EL1和第二电极EL2中的每个的第二边界BD2以及第一接触电极CNE1和第二接触电极CNE2中的每个的第四边界BD4可与第一绝缘层INS1的相应开口的第二边缘ED2匹配或者可不与第一绝缘层INS1的相应开口的第二边缘ED2匹配。
如上所述，因为第一电极EL1和第二电极EL2中的每个的第二-第一区B和第二-第二区B'被部分地倒角，所以可进一步确保第一电极EL1的第二-第一区B和第二电极EL2的第二-第一区B之间在第一方向DR1上的间隔距离d2，并且可进一步确保第一电极EL1的第二-第二区B'和第二电极EL2的第二-第二区B'之间在第一方向DR1上的间隔距离d2。因此，可减小或最小化第一电极EL1和第二电极EL2之间由空间约束引起的短路缺陷。
在一些实施方式中，因为第一接触电极CNE1和第二接触电极CNE2中的每个的第四-第一区D和第四-第二区D'被部分地倒角，所以可进一步确保第一接触电极CNE1的第四-第一区D和第二接触电极CNE2的第四-第一区D之间在第一方向DR1上的间隔距离d4，并且可进一步确保第一接触电极CNE1的第四-第二区D'和第二接触电极CNE2的第四-第二区D'之间在第一方向DR1上的间隔距离d4。因此，可减小或最小化第一接触电极CNE1和第二接触电极CNE2之间由空间约束引起的短路缺陷。
根据本公开的一个或多个示例性实施方式，可提供这样的像素，其中在一个方向上彼此间隔开的第一电极和第二电极中的每个的端部部分的形状被改变以确保第一电极的端部部分和第二电极的端部部分之间的间隔距离，从而减小或最小化第一电极EL1和第二电极EL2之间的短路缺陷。
根据本公开的一个或多个示例性实施方式，可提供包括上述像素的显示装置以具有提高的可靠性。
根据本公开的一个或多个示例性实施方式的效果不受上述内容的限制，并且本说明书中包括更多种效果。
尽管已经描述了本公开的示例性实施方式，但应当理解，本公开不应限于这些示例性实施方式，而是本领域的普通技术人员可在所附的要求保护的本公开的精神和范围内进行各种改变和修改。
因此，本公开的技术范围不限于本文中所描述的示例性实施方式，而应由权利要求来确定。

Claims (22)

1.像素，包括：
第一电极和第二电极，彼此面对；
绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述第一电极和所述第二电极之间定位在所述绝缘层上；
第一接触电极，电连接到所述第一电极；以及
第二接触电极，电连接到所述第二电极，
其中，所述第一电极和所述第二电极之间或者所述第一接触电极和所述第二接触电极之间定位有第一间隙和第二间隙，所述第一间隙沿着第二方向具有在第一方向上的恒定的宽度，所述第二间隙沿着所述第二方向具有在所述第一方向上的逐渐变化的宽度，所述第二方向与所述第一方向交叉。
2.根据权利要求1所述的像素，其中，所述第二间隙在所述第一方向上比所述第一间隙宽。
3.根据权利要求2所述的像素，其中，所述第一电极和所述第二电极中的每个包括与所述第一间隙对应的第一区和与所述第二间隙对应的第二区，以及
所述第一接触电极和所述第二接触电极中的每个包括与所述第一间隙对应的第三区和与所述第二间隙对应的第四区。
4.根据权利要求3所述的像素，其中，所述第一电极和所述第二电极中的每个的所述第二区被部分地倒角。
5.根据权利要求4所述的像素，其中，所述绝缘层包括暴露所述第一电极的一个区的第一开口和暴露所述第二电极的一个区的第二开口。
6.根据权利要求5所述的像素，其中，在平面图中，所述第一开口的边缘与所述第一电极的所述第一区和所述第一电极的所述第二区之间的边界匹配，以及
在所述平面图中，所述第二开口的边缘与所述第二电极的所述第一区和所述第二电极的所述第二区之间的边界匹配。
7.根据权利要求5所述的像素，其中，在平面图中，所述第一开口的边缘不与所述第一电极的所述第一区和所述第一电极的所述第二区之间的边界匹配，以及
在所述平面图中，所述第二开口的边缘不与所述第二电极的所述第一区和所述第二电极的所述第二区之间的边界匹配。
8.根据权利要求4所述的像素，其中，在平面图中，所述第一电极和所述第二电极中的每个的所述第二区包括在相对于所述第一方向倾斜的对角线方向上延伸的至少一个侧表面。
9.根据权利要求4所述的像素，其中，在平面图中，所述第一电极和所述第二电极中的每个的所述第二区包括具有一定曲率的至少一个侧表面。
10.根据权利要求4所述的像素，其中，随着与所述第一电极和所述第二电极中的相应电极的所述第一区和所述第二区之间的边界的距离增加，所述第一电极和所述第二电极中的每个的所述第二区在所述第一方向上的宽度减小。
11.根据权利要求4所述的像素，其中，所述第一电极和所述第二电极中的每个在与所述第一方向不同的所述第二方向上延伸，以及
所述第一电极和所述第二电极中的每个沿着所述第二方向具有在所述第一方向上的至少两种宽度。
12.根据权利要求4所述的像素，其中，所述第一电极和所述第二电极中的每个的所述第一区具有在所述第一方向上的恒定的宽度。
13.根据权利要求4所述的像素，其中，在平面图中，所述第一接触电极的拐角定位在所述第一电极的倒角部分的外部，以及
所述第二接触电极的拐角定位在所述第二电极的倒角部分的外部。
14.根据权利要求3所述的像素，其中，所述第一接触电极和所述第二接触电极中的每个的所述第四区被部分地倒角。
15.根据权利要求14所述的像素，其中，所述第四区在所述第一方向上的宽度小于所述第三区在所述第一方向上的宽度。
16.根据权利要求15所述的像素，其中，所述绝缘层包括暴露所述第一电极的一个区的第一开口和暴露所述第二电极的一个区的第二开口。
17.根据权利要求16所述的像素，其中，在平面图中，所述第一开口的边缘与所述第一接触电极的所述第三区和所述第一接触电极的所述第四区之间的边界匹配，以及
在所述平面图中，所述第二开口的边缘与所述第二接触电极的所述第三区和所述第二接触电极的所述第四区之间的边界匹配。
18.根据权利要求17所述的像素，其中，随着与所述第一接触电极和所述第二接触电极中的相应接触电极的所述第三区和所述第四区之间的所述边界的距离增加，所述第一接触电极和所述第二接触电极中的每个的所述第四区在所述第一方向上的所述宽度减小。
19.根据权利要求18所述的像素，其中，所述第一接触电极和所述第二接触电极中的每个沿着所述第一接触电极和所述第二接触电极中的每个的延伸方向具有在所述第一方向上的至少两种宽度。
20.根据权利要求16所述的像素，其中，在平面图中，所述第一开口的边缘不与所述第一接触电极的所述第三区和所述第一接触电极的所述第四区之间的边界匹配，以及
在所述平面图中，所述第二开口的边缘不与所述第二接触电极的所述第三区和所述第二接触电极的所述第四区之间的边界匹配。
21.显示装置，包括：
衬底，包括多个像素区域；以及
像素，在所述多个像素区域中的每个中，
其中，所述像素包括：
第一电极和第二电极，在所述衬底上彼此面对；
绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述绝缘层上定位在所述第一电极和所述第二电极之间；
第一接触电极，定位在所述第一电极上并且配置为将所述多个发光元件中的每个的一个端部和所述第一电极电连接；以及
第二接触电极，定位在所述第二电极上并且配置为将所述多个发光元件中的每个的另一端部和所述第二电极电连接，以及
所述第一电极和所述第二电极之间或者所述第一接触电极和所述第二接触电极之间定位有第一间隙和第二间隙，所述第一间隙沿着第二方向具有在第一方向上的恒定的宽度，所述第二间隙沿着所述第二方向具有在所述第一方向上逐渐变化的宽度，所述第二方向与所述第一方向交叉。
22.根据权利要求21所述的显示装置，其中，所述第一电极和所述第二电极中的每个包括与所述第一间隙对应的第一区和与所述第二间隙对应的第二区，
所述第一接触电极和所述第二接触电极中的每个包括与所述第一间隙对应的第三区和与所述第二间隙对应的第四区，以及
所述第二间隙在所述第一方向上比所述第一间隙宽。
CN202110612544.3A 2020-06-03 2021-06-02 像素及包括该像素的显示装置 Pending CN113764454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200067083A KR20210150642A (ko) 2020-06-03 2020-06-03 화소 및 이를 구비한 표시 장치
KR10-2020-0067083 2020-06-03

Publications (1)

Publication Number Publication Date
CN113764454A true CN113764454A (zh) 2021-12-07

Family

ID=76283553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110612544.3A Pending CN113764454A (zh) 2020-06-03 2021-06-02 像素及包括该像素的显示装置

Country Status (3)

Country Link
EP (1) EP3920221A1 (zh)
KR (1) KR20210150642A (zh)
CN (1) CN113764454A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220118597A (ko) 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102526778B1 (ko) * 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
EP3920221A1 (en) 2021-12-08
US20210384169A1 (en) 2021-12-09
KR20210150642A (ko) 2021-12-13

Similar Documents

Publication Publication Date Title
CN112470301A (zh) 发光装置、其制造方法和包括该发光装置的显示装置
KR20220006164A (ko) 표시 장치
US20220130922A1 (en) Pixel and display device including the same
CN113841247A (zh) 像素及包括该像素的显示装置
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
US11996497B2 (en) Pixel and display device including the same
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
EP3920221A1 (en) Pixel and display device including the same
US20210407970A1 (en) Pixel and display device having the same
US20220199725A1 (en) Display device and manufacturing method thereof
US20220158054A1 (en) Display device
US20220130896A1 (en) Display device and method of fabricating the display device
CN113948558A (zh) 显示设备及制造显示设备的方法
CN115803853A (zh) 显示装置
US12002790B2 (en) Pixel and display device including the same
US11495713B2 (en) Pixel and display device including the same
US20220069166A1 (en) Pixel and display device including the same
US20220059609A1 (en) Pixel and display device having the same
CN113808520A (zh) 像素和包括该像素的显示装置
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
CN115803888A (zh) 显示装置和用于该显示装置的制造方法
CN114388551A (zh) 显示装置及其制造方法
CN115812252A (zh) 显示装置及其制造方法
CN116895678A (zh) 显示设备
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination