CN116895678A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN116895678A
CN116895678A CN202310331352.4A CN202310331352A CN116895678A CN 116895678 A CN116895678 A CN 116895678A CN 202310331352 A CN202310331352 A CN 202310331352A CN 116895678 A CN116895678 A CN 116895678A
Authority
CN
China
Prior art keywords
light emitting
emitting element
electrode
layer
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310331352.4A
Other languages
English (en)
Inventor
李志朠
朴海领
崔贤荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116895678A publication Critical patent/CN116895678A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示设备。显示设备包括像素、电极、发光元件、连接电极和堤图案，其中，电极在像素的发射区域中，并且彼此间隔开；发光元件在电极之间；连接电极在发光元件上，并且包括第一电极部分、第二电极部分以及在第一电极部分和第二电极部分之间的连接部分；堤图案在像素的非发射区域中并且与连接部分重叠。

Description

显示设备
相关申请的交叉引用
本申请要求于2022年3月30日提交的第10-2022-0039864号韩国专利申请的优先权和权益以及由该韩国专利申请产生的所有权益，该韩国专利申请的内容通过引用以其整体并入本文。
技术领域
本公开涉及显示设备。
背景技术
近来，随着对信息显示的兴趣的增加，对显示设备的研究和开发正在持续地进行。
发明内容
本公开提供了能够减少或最小化由于发光元件的聚集导致的断开或短路缺陷的显示设备。
本公开不限于上述内容，并且本领域技术人员将从以下描述清楚地理解未描述的其他方面。
根据本公开的一个或多个实施例，显示设备包括：像素；电极，在像素的发射区域中并且彼此间隔开；发光元件，在电极之间；连接电极，在发光元件上，并且包括第一电极部分、第二电极部分以及在第一电极部分和第二电极部分之间的连接部分；以及堤图案，在像素的非发射区域中并且与连接部分重叠。
发射区域可以包括第一发射区域和第二发射区域，其中非发射区域在第一发射区域和第二发射区域之间。
发光元件可以包括在第一发射区域中的第一发光元件和在第二发射区域中的第二发光元件。
第一电极部分可以电连接到第一发光元件，且第二电极部分可以电连接到第二发光元件。
第一电极部分可以与第一发射区域重叠，且第二电极部分可以与第二发射区域重叠。
显示设备还可以包括围绕发射区域的第一堤。
第一堤的厚度可以大于堤图案的厚度。
第一堤可以在像素之间。
第一堤和堤图案可以在相同的层中。
第一堤和堤图案可以一体地设置。
第一电极部分、第二电极部分和连接部分可以一体地设置。
根据本公开的一个或多个实施例，显示设备包括：第一发光元件，在第一发射区域中；第二发光元件，在第二发射区域中；第一堤图案，在第一发射区域和第二发射区域之间；第一电极部分，在第一发光元件上；第二电极部分，在第二发光元件上；以及连接部分，在第一电极部分和第二电极部分之间并且与第一堤图案重叠。
显示设备还可以包括围绕第一发射区域和第二发射区域的第一堤。
第一堤的厚度可以大于第一堤图案的厚度。
显示设备还可以包括在第一堤和第一发射区域之间的第二堤图案。
第一堤图案的厚度和第二堤图案的厚度可以相同。
第一堤图案的厚度可以大于第二堤图案的厚度。
第一堤图案和第二堤图案可以在相同的层中。
第一堤图案和第二堤图案可以包括相同的材料。
显示设备还可以包括在第一堤和第二发射区域之间的第三堤图案。
根据上述实施例，通过在非发射区域中形成堤图案，可以减少或防止其中发光元件设置在非发射区域中并且聚集的现象。因此，可以减少或最小化由于发光元件的聚集导致的断开或短路缺陷，可以改善像素的暗点缺陷。
实施例的方面不受上述内容的限制，且各种其他方面也包括在本说明书中。
附图说明
通过参考附图更详细地描述本公开的实施例，本公开的上述和其他方面将变得更加显而易见。
图1是示出根据一个或多个实施例的发光元件的立体图。
图2是示出根据一个或多个实施例的发光元件的剖视图。
图3是示出根据一个或多个实施例的显示设备的平面图。
图4是示出根据一个或多个实施例的像素的电路图。
图5至图7是示出根据一个或多个实施例的像素的平面图。
图8是沿图5的线A-A′截取的剖视图。
图9是沿图5的线B-B′截取的剖视图。
图10是沿图5的线C-C′截取的剖视图。
图11和图12是沿图6的线D-D′截取的剖视图。
图13是沿图7的线E-E′截取的剖视图。
图14是沿图7的线F-F′截取的剖视图。
图15是示出根据一个或多个实施例的第一像素、第二像素和第三像素的剖视图。
图16是根据一个或多个实施例的像素的剖视图。
具体实施方式
本公开的一些实施例的方面以及实现其的方法可以通过参考对实施例的详细描述以及附图而更容易理解。在下文中，将参考附图更详细地描述实施例。然而，所描述的实施例可以具有各种修改，并且可以以各种不同的形式实施，并且不应被解释为仅限于本文中示出的实施例。更确切地说，这些实施例提供为示例使得本公开将是透彻且完整的，并且将向本领域技术人员充分地传达本公开的方面，并且应理解，本公开涵盖在本公开的构思和技术范围内的所有修改、等同和替换。因此，可以不描述对于本领域普通技术人员完整地理解本公开的方面而言不必要的工艺、元件和技术。
除非另外说明，否则在全部附图和书面描述中，相同的附图标记、字符或其组合表示相同的元件，并且因此，将不重复其描述。另外，可能没有示出与实施例的描述不相关或与之无关的部分以使得描述清楚。
在附图中，为了清楚，元件、层和区域的相对尺寸可能被夸大。另外，在附图中使用交叉影线和/或阴影通常是为了使相邻元件之间的边界清楚。因此，除非有说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、图示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
本文中参考作为实施例和/或中间结构的示意图的剖视图来描述各种实施例。如此，要预期到例如由于制造技术和/或公差而导致的与图示形状的偏差。另外，本文中公开的特定结构性或功能性描述仅是说明性的，以用于描述根据本公开的构思的实施例的目的。因此，本文中所公开的实施例不应解释为受限于区域的具体示出的形状，而是将包括例如由制造而导致的形状的偏差。
例如，示出为矩形的植入区域将通常在其边缘处具有圆化的或曲化的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。同样地，通过植入而形成的埋置区域可能在埋置区域与通过其发生植入的表面之间的区域中导致一些植入。
因此，图中示出的区域本质上是示意性的，并且它们的形状不是旨在示出设备的区域的实际形状，并且不是旨在进行限制。此外，如本领域技术人员将认识到的，在全部没有背离本公开的精神或范围的情况下，所描述的实施例可以以各种不同的方式进行修改。
在详细描述中，出于解释的目的，阐述了诸多具体细节以提供对各种实施例的透彻理解。然而，显而易见的是，各种实施例可以在没有这些具体细节或具有一个或多个等同布置的情况下实施。在其他实例中，公知的结构和设备以框图形式示出，以避免不必要地模糊各种实施例。
为了易于解释，可能在本文中使用空间相对术语，诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等，来描述如图中所示的一个元件或特征与另一(些)元件或特征的关系。将理解，除了附图中描绘的取向之外，空间相对术语旨在包括设备在使用或操作中的不同取向。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被取向在其他元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包括上方和下方两种取向。设备可以另行取向(例如，旋转90度或处于其他取向)，并且本文中使用的空间相对描述语应相应地进行解释。类似地，当第一部分被描述为布置在第二部分“上”时，这指示第一部分布置在第二部分的上侧或下侧，而不限于其基于重力方向的上侧。
此外，在本说明书中，短语“在平面上”或“在平面图中”意指从顶部观察目标部分，并且短语“在剖面上”意指从侧面观察通过竖直切割目标部分而形成的剖面。
将理解，当元件、层、区域或部件被称为形成在另一元件、层、区域或部件上、在另一元件、层、区域或部件上、连接到或联接到另一元件、层、区域或部件时，其可以直接地形成在另一元件、层、区域或部件上、在另一元件、层、区域或部件上、连接到或联接到另一元件、层、区域或部件，或者间接地形成在另一元件、层、区域或部件上、在另一元件、层、区域或部件上、连接到或联接到另一元件、层、区域或部件使得可以存在一个或多个中间的元件、层、区域或部件。另外，这可以笼统地意指直接或间接的联接或连接以及一体式或非一体式的联接或连接。例如，当层、区域或部件被称为“电连接”或“电联接”到另一层、区域或部件时，其可以直接地电连接或联接到另一层、区域或部件，或者可以存在中间的层、区域或部件。然而，“直接连接/直接联接”或“直接在……上”表示在没有中间部件的情况下，一个部件直接地连接/联接另一部件或在另一部件上。此外，在本说明书中，当层、膜、区域、板或诸如此类的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成所述部分。相反，当层、膜、区域、板或诸如此类的一部分形成在另一部分“下方”时，这不仅包括所述部分直接在另一部分下方的情况，而且包括在所述部分和另一部分之间还有又一部分的情况。同时，可以类似地解释描述部件之间的关系的其他表述，诸如“在……之间”和“直接在……之间”或者“与……相邻”和“直接与……相邻”。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，其可以是所述两个元件或层之间的唯一的元件或层，或者也可以存在一个或多个中间的元件或层。
出于本公开的目的，当与一列元素一起使用时，诸如“……中的至少之一”的表述修饰整列元素，而不是修饰该列中的个别元素。例如，“X、Y和Z中的至少之一”和“选自由X、Y和Z构成的组中的至少之一”可以解释为：仅X；仅Y；仅Z；X、Y和Z中的两个或更多的任意组合(诸如，以XYZ、XYY、YZ和ZZ为例)；或其任何变型。类似地，诸如“A和B中的至少之一”的表述可以包括A、B、或者A和B。如本文中所使用的，“或”通常意指“和/或”，并且术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B、或者A和B。
将理解的是，虽然在本文中可能使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，在没有背离本公开的精神和范围的情况下，以下所描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。将元件描述为“第一”元件可以不要求或暗示第二元件或其他元件的存在。在本文中也可以使用术语“第一”、“第二”等来区分不同类别或组的元件。为了简洁，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
在示例中，X轴、Y轴和/或Z轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义来解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅用于描述特定实施例的目的，并且不是旨在限制本公开。如本文中所使用的，单数形式“一”和“一个”旨在也包括复数形式，除非上下文明确另行指出。还将理解，当在本说明书中使用时，术语“包括”、“包括有”、“具有”、“具备”、“包含”和“包含有”指定所阐述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他的特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
当一个或多个实施例可以不同地实施时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在解释将由本领域普通技术人员认识到的所测量或计算的值中的固有偏差。如本文中所使用的，“约”或“近似”包括所述值，并且意指在如由本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的、特定值的可接受偏差范围内。例如，“约”可以意指在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。另外，在描述本公开的实施例时使用的“可”表示“本公开的一个或多个实施例”。
此外，本文中所公开和/或记载的任何数值范围旨在包括包含于所记载范围内的具有相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(包含本数)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如2.4至7.6。本文中所记载的任何最大数值极限旨在包括包含于其中的所有更低的数值极限，并且本说明书中所记载的任何最小数值极限旨在包括包含于其中的所有更高的数值极限。因此，申请人保留修改本说明书(包括权利要求在内)以清楚地记载包含于本文中所明确记载的范围内的任何子范围的权利。
除非另行限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则不应以理想化或过于形式化的含义进行解释。
图1是示出根据一个或多个实施例的发光元件的立体图。图2是示出根据一个或多个实施例的发光元件的剖视图。图1和图2示出了柱形形状的发光元件LD，但发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、有源层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为沿一个方向延伸的柱形形状。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以定位在发光元件LD的第一端EP1处。第一半导体层11和第二半导体层13中的另一个可以定位在发光元件LD的第二端EP2处。例如，第一半导体层11可以定位在发光元件LD的第一端EP1处，并且第二半导体层13可以定位在发光元件LD的第二端EP2处。
根据一个或多个实施例，发光元件LD可以是通过蚀刻方法或诸如此类制造成柱形形状的发光元件。在本说明书中，柱形形状包括其纵横比大于1的棒状形状或条状形状，诸如圆柱或多边形柱，并且其剖面的形状不受限制。
发光元件LD可以具有小至纳米级至微米级的尺寸。例如，每个发光元件LD可以具有纳米级至微米级范围的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用了这样的发光设备的各种设备(例如，显示设备或诸如此类)的设计条件各种改变，该发光设备使用发光元件LD作为光源。
第一半导体层11可以是第一导电类型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN和AlN之中的至少一种半导体材料，并且可以包括掺杂有第一导电型掺杂剂(诸如Mg)的p型半导体层。然而，配置第一半导体层11的材料不限于此，并且各种其他材料可以配置第一半导体层11。
有源层12可以定位在第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的任一种，但不限于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，并且各种其他材料可以配置有源层12。
当等于或大于阈值电压的电压施加到发光元件LD的两端时，电子-空穴对在有源层12中复合，并且因此发光元件LD发光。通过使用这种原理控制发光元件LD的光发射，发光元件LD可以用作显示设备的包括像素在内的各种发光设备的光源。
第二半导体层13可以定位在有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN和AlN之中的任何一种半导体材料，并且可以包括掺杂有第二导电型掺杂剂(诸如磷、Si、Ge和Sn)的n型半导体层。然而，配置第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其他材料配置。
电极层14可以与发光元件LD的第一端EP1和/或第二端EP2相邻地定位。图2示出了其中电极层14形成在第一半导体层11上的情况，但本公开不限于此。例如，单独的接触电极还可以定位在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)和锌锡氧化物(ZTO)中的至少一种，但不限于此。如上所述，当电极层14由透明金属或透明金属氧化物形成时，在发光元件LD的有源层12中产生的光可以穿过电极层14并且可以发射到发光元件LD的外部。
绝缘层INF可以限定发光元件LD的表面。绝缘层INF可以直接定位在第一半导体层11、有源层12、第二半导体层13和/或电极层14的表面上。绝缘层INF可以暴露发光元件LD的具有不同极性的第一端EP1和第二端EP2。根据一个或多个实施例，绝缘层INF可以暴露电极层14和/或第二半导体层13的、与发光元件LD的第一端EP1和第二端EP2相邻的侧部。
绝缘层INF可以减少或防止电短路的可能性，该电短路在有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生。此外，绝缘层INF可以减少或最小化发光元件LD的表面缺陷，从而改善发光元件LD的寿命和发射效率。
绝缘层INF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。例如，绝缘层INF可以由双层配置，并且配置双层的每个层可以包括不同的材料。例如，绝缘层INF可以由这样的双层配置，该双层由铝氧化物(AlOx)和硅氧化物(SiOx)配置，但不限于此。根据一个或多个实施例，可以省略绝缘层INF。
包括上述发光元件LD的发光设备可以用于适当使用光源的各种类型的设备(包括显示设备在内)中。例如，多个发光元件LD可以定位在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于适当使用光源的其他类型的设备(诸如照明设备)中。
图3是示出根据一个或多个实施例的显示设备的平面图。
在图3中，作为可以使用在图1和图2的实施例中描述的发光元件LD作为光源的电子设备的示例，示出了显示设备，尤其是设置在显示设备中的显示面板PNL。
为了便于描述，在图3中，基于显示区域DA简要示出了显示面板PNL的结构。然而，根据一个或多个实施例，未示出的至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘可以进一步定位在显示面板PNL上。
参考图3，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。显示区域DA可以配置其上显示图像的画面，并且非显示区域NDA可以是除了显示区域DA之外的区域。
像素单元PXU可以定位在显示区域DA中。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素被任意提及时，或者当两种或更多种类型的像素被笼统地提及时，至少一个像素或者两种或更多种类型的像素被称为“像素PXL”或“多个像素PXL”。
像素PXL可以根据条纹或布置结构或诸如此类(例如，RGBG矩阵结构、矩阵结构、/>结构或RGBG结构，/>是韩国的三星显示有限公司的注册商标)规律地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置在显示区域DA中。
根据一个或多个实施例，用于发射不同颜色的光的两种或更多种类型的像素PXL可以定位在显示区域DA中。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3。布置成彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个可以配置能够发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是用于发射某一颜色(例如，预定颜色)的光的像素。根据一个或多个实施例，第一像素PXL1可以是用于发射红光的红色像素，第二像素PXL2可以是用于发射绿光的绿色像素，并且第三像素PXL3可以是用于发射蓝光的蓝色像素，但不限于此。
在一个或多个实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件，并且可以包括定位在相应发光元件上的不同颜色的颜色转换层和/或滤色器层，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在一个或多个其他实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括作为光源的第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，配置每个像素单元PXU的像素PXL的颜色、类型、数量和/或诸如此类没有特别地限制。即，由每个像素PXL发射的光的颜色可以各种改变。
像素PXL可以包括由控制信号(例如，预定控制信号，例如扫描信号和数据信号)和/或功率(例如，预定功率，例如第一功率和第二功率)驱动的至少一个光源。在一个或多个实施例中，光源可以包括根据图1和图2的实施例中的任何一个的至少一个发光元件LD，例如，具有尺寸小至纳米级至微米级的超小柱形形状的发光元件LD。然而，本公开不限于此，并且各种类型的发光元件LD可以用作像素PXL的光源。
在一个或多个实施例中，每个像素PXL可以配置为有源像素。然而，适用于显示设备的像素PXL的类型、结构和/或驱动方法没有特别地限制。例如，每个像素PXL可以配置为各种结构和/或驱动方法的无源或有源发光显示设备的像素。
图4是示出根据一个或多个实施例的像素的电路图。
图4中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或类似的结构。
参考图4，每个像素PXL还可以包括用于产生与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD和发光单元EMU之间。此外，像素电路PXC可以连接到相应像素PXL的扫描线SL和数据线DL，并且可以响应于从扫描线SL和数据线DL提供的扫描信号和数据信号控制发光单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD和第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压控制提供给发光单元EMU的驱动电流。即，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在一个或多个实施例中，第一晶体管M1可以选择性地包括下导电层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1和下导电层BML的栅电极可以彼此重叠，且绝缘层插入其间。在一个或多个实施例中，下导电层BML可以连接到第一晶体管M1的一个电极，例如源电极或漏电极。
在第一晶体管M1包括下导电层BML的情况下，当驱动像素PXL时，可以应用通过将反向偏置电压施加到第一晶体管M1的下导电层BML来在负方向或正方向上移动第一晶体管M1的阈值电压的反向偏置技术(或同步技术)。例如，通过应用通过将下导电层BML连接到第一晶体管M1的源极而进行的源极同步技术，可以在负方向或正方向上移动第一晶体管M1的阈值电压。此外，当下导电层BML定位在配置第一晶体管M1的沟道的半导体图案下方时，下导电层BML可以用作光阻挡图案，并且可以稳定第一晶体管M1的操作特性。然而，下导电层BML的功能和/或利用方法不限于此。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。此外，第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL提供栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2可以导通以电连接数据线DL和第一节点N1。
对于每个帧周期，相应帧的数据信号可以提供给数据线DL，并且在其中提供栅极导通电压的扫描信号的周期期间，数据信号可以通过所导通的第二晶体管M2传输到第一节点N1。即，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且其另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间利用与提供给第一节点N1的数据信号对应的电压进行充电。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)和感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据提供给感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压或诸如此类)。所提取的特性信息可以用于转换图像数据，以便补偿像素PXL之间的特性偏差。
同时，在图4中，包括在像素电路PXC中的所有晶体管都是n型晶体管，但不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
此外，像素PXL的结构和驱动方法可以各种改变。例如，除了与图4对应的实施例之外，像素电路PXC可以由各种结构和/或驱动方法的像素电路来配置。
例如，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC可以另外包括一个或多个其他电路元件，诸如，用于补偿第一晶体管M1的阈值电压或诸如此类的补偿晶体管、用于初始化第一节点N1和/或第一连接电极ELT1的电压的初始化晶体管、用于控制其中驱动电流提供给发光单元EMU的周期的发射控制晶体管、和/或用于升高第一节点N1的电压的升压电容器。
发光单元EMU可以包括连接在第一电源VDD和第二电源VSS之间的至少一个发光元件LD，例如多个发光元件LD。
例如，发光单元EMU可以包括第一连接电极ELT1、第五连接电极ELT5和多个发光元件LD，其中，第一连接电极ELT1通过像素电路PXC和第一电源线PL1连接到第一电源VDD，第五连接电极ELT5通过第二电源线PL2连接到第二电源VSS，多个发光元件LD连接在第一连接电极ELT1和第五连接电极ELT5之间。
第一电源VDD和第二电源VSS可以具有不同的电势，使得发光元件LD可以发光。例如，第一电源VDD可以设置为高电位电源，并且第二电源VSS可以设置为低电位电源。
在一个或多个实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)以及在正向方向上连接在所述一对电极之间的至少一个发光元件LD。这里，配置发光单元EMU的串联级的数量和配置每个串联级的发光元件LD的数量没有特别地限制。例如，配置每个串联级的发光元件LD的数量可以彼此相同或不同，并且发光元件LD的数量没有特别地限制。
例如，发光单元EMU可以包括第一串联级、第二串联级、第三串联级和第四串联级，其中，第一串联级包括至少一个第一发光元件LD1，第二串联级包括至少一个第二发光元件LD2，第三串联级包括至少一个第三发光元件LD3，第四串联级包括至少一个第四发光元件LD4。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1和第二连接电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在正向方向上连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1的第一端EP1可以连接到第一连接电极ELT1，并且第一发光元件LD1的第二端EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及连接在第二连接电极ELT2和第三连接电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以在正向方向上连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2的第一端EP1可以连接到第二连接电极ELT2，并且第二发光元件LD2的第二端EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及连接在第三连接电极ELT3和第四连接电极ELT4之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以在正向方向上连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3的第一端EP1可以连接到第三连接电极ELT3，并且第三发光元件LD3的第二端EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及连接在第四连接电极ELT4和第五连接电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以在正向方向上连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4的第一端EP1可以连接到第四连接电极ELT4，并且第四发光元件LD4的第二端EP2可以连接到第五连接电极ELT5。
发光单元EMU的第一电极(例如第一连接电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后电极(例如第五连接电极ELT5)可以是发光单元EMU的阴极电极。
发光单元EMU的剩余电极(例如第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以各自配置中间电极。例如，第二连接电极ELT2可以配置第一中间电极IET1，第三连接电极ELT3可以配置第二中间电极IET2，以及第四连接电极ELT4可以配置第三中间电极IET3。
当发光元件LD以串联/并联结构连接时，与相同数量的发光元件LD仅以并联连接的情况相比，可以改善电源效率。此外，在其中发光元件LD以串联/并联结构连接的像素PXL中，因为即使在串联级中的一些处发生短路缺陷或诸如此类，也可以通过剩余串联级的发光元件LD来表露亮度(例如，预定亮度)，所以可以减少像素PXL的暗点缺陷的可能性。然而，本公开不限于此，并且发光单元EMU可以通过仅以串联连接发光元件LD来配置，或者发光单元EMU可以通过仅以并联连接发光元件LD来配置。
发光元件LD中的每个可以包括第一端EP1(例如，p型端)和第二端EP2(例如，n型端)，其中，第一端EP1经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC、第一电源线PL1和/或诸如此类连接到第一电源VDD，第二端EP2经由至少另一电极(例如，第五连接电极ELT5)、第二电源线PL2等连接到第二电源VSS。即，发光元件LD可以在正向方向上连接在第一电源VDD和第二电源VSS之间。在正向方向上连接的发光元件LD可以配置发光单元EMU的有效光源。
当通过相应像素电路PXC提供驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与在相应帧中表露的灰度值对应的驱动电流提供给发光单元EMU。因此，在发光元件LD发射具有与驱动电流对应的亮度的光的同时，发光单元EMU可以表露与驱动电流对应的亮度。
图5至图7是示出根据一个或多个实施例的像素的平面图。图8是沿图5的线A-A′截取的剖视图。图9是沿图5的线B-B′截取的剖视图。图10是沿图5的线C-C′截取的剖视图。图11和图12是沿图6的线D-D′截取的剖视图。图13是沿图7的线E-E′截取的剖视图。图14是沿图7的线F-F′截取的剖视图。
作为示例，图5至图7可以是配置图3的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或类似的结构。此外，图5至图7公开了其中每个像素PXL包括定位在如图4中所示的四个串联级中的发光元件LD的一个或多个实施例，但是根据一个或多个实施例，每个像素PXL的串联级的数量可以各种改变。
在下文中，当第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的一个或多个被任意提及时，或者当两种或更多种类型的发光元件被笼统地提及时，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的一个或多个或者两种或更多种类型的发光元件被称为“发光元件LD”或“多个发光元件LD”。此外，当包括第一电极ALE1、第二电极ALE2和第三电极ALE3在内的电极中的至少一者被任意提及时，电极中的至少一者被称为“电极ALE”或“多个电极ALE”，并且当包括第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5在内的连接电极中的至少一者被任意提及时，连接电极中的至少一者被称为“连接电极ELT”或“多个连接电极ELT”。
参考图5至图7，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是其中布置有发光元件LD的能够发射光的区域。发射区域EA可以包括第一发射区域EA1和第二发射区域EA2。非发射区域NEA可以定位在第一发射区域EA1和第二发射区域EA2之间。非发射区域NEA可以定位成围绕第一发射区域EA1和第二发射区域EA2。第一堤BNK1和/或堤图案BNP可以定位在非发射区域NEA中。
第一堤BNK1可以定位在上述的第一像素PXL1、第二像素PXL2和第三像素PXL3之间或定位在上述的第一像素PXL1、第二像素PXL2和第三像素PXL3之间的边界处。在将发光元件LD提供给像素PXL中的每个的步骤中，第一堤BNK1可以用于分隔其中可以设置发光元件LD的发射区域EA。即，所需类型和/或量的发光元件墨水可以提供给由第一堤BNK1分隔的发射区域EA。第一堤BNK1可以围绕第一发射区域EA1和第二发射区域EA2。如图5中所示，堤图案BNP可以定位在第一发射区域EA1和第二发射区域EA2之间。或者，如图6中所示，堤图案BNP可以包括彼此间隔开的第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3。第一堤图案BNP1可以定位在第一发射区域EA1和第二发射区域EA2之间。第二堤图案BNP2可以定位在第一堤BNK1和第一发射区域EA1之间。第三堤图案BNP3可以定位在第一堤BNK1和第二发射区域EA2之间。如上所述，通过在非发射区域NEA中形成堤图案BNP，可以减少或防止其中发光元件LD设置在非发射区域NEA中并且聚集的现象。因此，因为可以减少或最小化由于发光元件LD的聚集导致的断开或电短路缺陷，所以可以改善像素PXL的暗点缺陷。
每个像素PXL可以包括分隔壁WL、电极ALE、发光元件LD和/或连接电极ELT。
分隔壁WL可以与发射区域EA重叠并且可以彼此间隔开。分隔壁WL可以至少部分地定位在非发射区域NEA中。分隔壁WL可以沿第二方向(Y轴方向)延伸，并且可以沿第一方向(X轴方向)彼此间隔开。
分隔壁WL中的每个可以至少在发射区域EA中与至少一个电极ALE部分地重叠。例如，分隔壁WL中的每个可以设置在电极ALE下方。由于分隔壁WL设置在电极ALE中的每个的一个区下方，所以电极ALE中的每个的一个区可以在其中形成分隔壁WL的区域中在像素PXL的向上方向(即，第三方向(Z轴方向))上突出。当分隔壁WL和/或电极ALE包括反射材料时，反射壁结构可以围绕发光元件LD形成。因此，因为从发光元件LD发射的光可以向像素PXL的向上方向(例如，在显示面板PNL的包括视角范围(例如，预定视角范围)的正面方向上)发射，所以可以改善显示面板PNL的光输出效率。
电极ALE可以至少设置在发射区域EA中。电极ALE可以沿第二方向(Y轴方向)延伸，并且可以沿第一方向(X轴方向)彼此间隔开。
第一电极ALE1、第二电极ALE2和第三电极ALE3中的每个可以沿第二方向(Y轴方向)延伸，并且可以顺序地定位成沿第一方向(X轴方向)间隔开。电极ALE中的一些可以通过接触孔连接到图4的像素电路PXC和/或电源线(例如，预定电源线)。例如，第一电极ALE1可以通过接触孔连接到像素电路PXC和/或第一电源线PL1，并且第二电极ALE2可以通过接触孔连接到第二电源线PL2。
根据一个或多个实施例，电极ALE中的一些可以通过接触孔电连接到连接电极ELT中的一些。例如，第一电极ALE1可以通过接触孔电连接到第一连接电极ELT1，并且第二电极ALE2可以通过接触孔电连接到第五连接电极ELT5。
在发光元件LD的对准步骤中，彼此相邻的一对电极ALE可以接收不同的信号。例如，当第一电极ALE1、第二电极ALE2和第三电极ALE3沿第一方向(X轴方向)顺序地布置时，第一电极ALE1和第二电极ALE2可以接收不同的对准信号，并且第二电极ALE2和第三电极ALE3可以接收不同的对准信号。
发光元件LD中的每个可以在发射区域EA中在一对电极ALE之间对准。此外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1和第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1可以在第一发射区域EA1中在第一电极ALE1和第二电极ALE2的第一区域(例如，上方区域)中对准，第一发光元件LD1的第一端EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1和第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2可以在第二发射区域EA2中在第一电极ALE1和第二电极ALE2的第二区域(例如，下方区域)中对准，第二发光元件LD2的第一端EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第二电极ALE2和第三电极ALE3之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3可以在第二发射区域EA2中在第二电极ALE2和第三电极ALE3的第二区域(例如，下方区域)中对准，第三发光元件LD3的第一端EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第二电极ALE2和第三电极ALE3之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4可以在第一发射区域EA1中在第二电极ALE2和第三电极ALE3的第一区域(例如，上方区域)中对准，并且第四发光元件LD4的第一端EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以定位在发射区域EA的左上方区域中，并且第二发光元件LD2可以定位在发射区域EA的左下方区域中。第三发光元件LD3可以定位在发射区域EA的右下方区域中，并且第四发光元件LD4可以定位在发射区域EA的右上方区域中。然而，发光元件LD的布置、连接结、和/或诸如此类可以根据发光单元EMU的结构、串联级的数量等各种改变。
连接电极ELT中的每个可以至少设置在发射区域EA中，并且可以定位成与至少一个电极ALE和/或发光元件LD重叠。例如，连接电极ELT中的每个可以形成在电极ALE和/或发光元件LD上以与电极ALE和/或发光元件LD重叠，并且可以电连接到发光元件LD。
第一连接电极ELT1可以在第一发射区域EA1中定位在第一电极ALE1的第一区域(例如，上方区域)中并且定位在第一发光元件LD1的第一端EP1上，并且可以电连接到第一发光元件LD1的第一端EP1。第一连接电极ELT1的一端可以与上述的堤图案BNP或第一堤图案BNP1重叠，但不限于此。
第二连接电极ELT2的第一电极部分ELT2a可以在第一发射区域EA1中定位在第二电极ALE2的第一区域(例如，上方区域)中并且定位在第一发光元件LD1的第二端EP2上，并且可以电连接到第一发光元件LD1的第二端EP2。第二连接电极ELT2的第一电极部分ELT2a的一端可以与上述的第二堤图案BNP2重叠，但不限于此。
第二连接电极ELT2的第二电极部分ELT2b可以在第二发射区域EA2中定位在第一电极ALE1的第二区域(例如，下方区域)中并且定位在第二发光元件LD2的第一端EP1上，并且可以电连接到第二发光元件LD2的第一端EP1。第二连接电极ELT2的第二电极部分ELT2b的一端可以与上述的第三堤图案BNP3重叠，但不限于此。
连接部分ELT2c可以定位在第二连接电极ELT2的第一电极部分ELT2a和第二电极部分ELT2b之间。第二连接电极ELT2的连接部分ELT2c可以定位在非发射区域NEA中。例如，第二连接电极ELT2的连接部分ELT2c可以与上述的堤图案BNP或第一堤图案BNP1重叠。
第二连接电极ELT2的第一电极部分ELT2a和第二电极部分ELT2b可以通过连接部分ELT2c彼此电连接。因此，第二连接电极ELT2可以电连接第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。
第二连接电极ELT2的第一电极部分ELT2a、第二电极部分ELT2b和连接部分ELT2c可以一体地设置。即，第二连接电极ELT2的第一电极部分ELT2a、第二电极部分ELT2b和连接部分ELT2c可以在相同的工艺中并发地或基本上同时形成。即，第二连接电极ELT2的第一电极部分ELT2a、第二电极部分ELT2b和连接部分ELT2c可以定位在相同的层中。第二连接电极ELT2的第一电极部分ELT2a、第二电极部分ELT2b和连接部分ELT2c可以包括相同的材料。
第三连接电极ELT3的第一电极部分ELT3a可以在第二发射区域EA2中定位在第二电极ALE2的第二区域(例如，下方区域)中并且定位在第二发光元件LD2的第二端EP2上，并且可以电连接到第二发光元件LD2的第二端EP2。第三连接电极ELT3的第一电极部分ELT3a的一端可以与上述的堤图案BNP或第一堤图案BNP1重叠，但不限于此。
第三连接电极ELT3的第二电极部分ELT3b可以在第二发射区域EA2中定位在第三电极ALE3的第二区域(例如，下方区域)中并且定位在第三发光元件LD3的第一端EP1上，并且可以电连接到第三发光元件LD3的第一端EP1。第三连接电极ELT3的第二电极部分ELT3b的一端可以与上述的堤图案BNP或第一堤图案BNP1重叠，但不限于此。
连接部分ELT3c可以定位在第三连接电极ELT3的第一电极部分ELT3a和第二电极部分ELT3b之间。第三连接电极ELT3的连接部分ELT3c可以定位在非发射区域NEA中。例如，第三连接电极ELT3的连接部分ELT3c可以与上述的第三堤图案BNP3重叠。
第三连接电极ELT3的第一电极部分ELT3a和第二电极部分ELT3b可以通过连接部分ELT3c彼此电连接。因此，第三连接电极ELT3可以电连接第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1。
第三连接电极ELT3的第一电极部分ELT3a、第二电极部分ELT3b和连接部分ELT3c可以一体地设置。即，第三连接电极ELT3的第一电极部分ELT3a、第二电极部分ELT3b和连接部分ELT3c可以在相同的工艺中并发地或基本上同时形成。即，第三连接电极ELT3的第一电极部分ELT3a、第二电极部分ELT3b和连接部分ELT3c可以定位在相同的层中。第三连接电极ELT3的第一电极部分ELT3a、第二电极部分ELT3b和连接部分ELT3c可以包括相同的材料。
第四连接电极ELT4的第一电极部分ELT4a可以在第二发射区域EA2中定位在第二电极ALE2的第二区域(例如，下方区域)中并且定位在第三发光元件LD3的第二端EP2上，并且可以电连接到第三发光元件LD3的第二端EP2。第四连接电极ELT4的第一电极部分ELT4a的一端可以与上述的第三堤图案BNP3重叠，但不限于此。
第四连接电极ELT4的第二电极部分ELT4b可以在第一发射区域EA1中定位在第三电极ALE3的第一区域(例如，上方区域)中并且定位在第四发光元件LD4的第一端EP1上，并且可以电连接到第四发光元件LD4的第一端EP1。第四连接电极ELT4的第二电极部分ELT4b的一端可以与上述的第二堤图案BNP2重叠，但不限于此。
连接部分ELT4c可以定位在第四连接电极ELT4的第一电极部分ELT4a和第二电极部分ELT4b之间。第四连接电极ELT4的连接部分ELT4c可以定位在非发射区域NEA中。例如，第四连接电极ELT4的连接部分ELT4c可以与上述的堤图案BNP或第一堤图案BNP1重叠。
第四连接电极ELT4的第一电极部分ELT4a和第二电极部分ELT4b可以通过连接部分ELT4c彼此电连接。因此，第四连接电极ELT4可以电连接第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1。
第四连接电极ELT4的第一电极部分ELT4a、第二电极部分ELT4b和连接部分ELT4c可以一体地设置。即，第四连接电极ELT4的第一电极部分ELT4a、第二电极部分ELT4b和连接部分ELT4c可以在相同的工艺中并发地或基本上同时形成。即，第四连接电极ELT4的第一电极部分ELT4a、第二电极部分ELT4b和连接部分ELT4c可以定位在相同的层中。第四连接电极ELT4的第一电极部分ELT4a、第二电极部分ELT4b和连接部分ELT4c可以包括相同的材料。
第五连接电极ELT5可以在第一发射区域EA1中定位在第二电极ALE2的第一区域(例如，上方区域)中并且定位在第四发光元件LD4的第二端EP2上，并且可以电连接到第四发光元件LD4的第二端EP2。第五连接电极ELT5的一端可以与上述的堤图案BNP或第一堤图案BNP1重叠，但不限于此。
第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由相同的导电层形成。此外，第二连接电极ELT2和第四连接电极ELT4可以由相同的导电层形成。例如，如图5中所示，连接电极ELT可以由多个导电层形成。即，第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由第一导电层形成，并且第二连接电极ELT2和第四连接电极ELT4可以由与第一导电层不同的第二导电层形成。或者，如图7中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以由相同的导电层形成。
在上述方法中，在电极ALE之间对准的发光元件LD可以使用连接电极ELT以期望的形状连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以使用连接电极ELT顺序地以串联连接。
在下文中，参考图8至图14详细描述像素PXL的剖面结构。图8和图13示出了配置图4的像素电路PXC的各种电路元件之中的第一晶体管M1，当不需要分别指定第一晶体管M1、第二晶体管M2和第三晶体管M3时，第一晶体管M1、第二晶体管M2和第三晶体管M3被称为“晶体管M”。同时，晶体管M的结构、每个层的位置和/或诸如此类不限于与图8和图13对应的实施例，并且可以根据一个或多个实施例各种改变。
根据一个或多个实施例的像素PXL可以包括定位在基础层BSL上的电路元件(包括晶体管M在内)和连接到电路元件的各种线。配置发光单元EMU的电极ALE、发光元件LD、连接电极ELT和/或第一堤BNK1可以定位在电路元件上。
例如，基础层BSL可以配置基础构件，并且可以是刚性或柔性的衬底或膜。例如，基础层BSL可以是由玻璃或钢化玻璃形成的刚性衬底、由塑料或金属材料形成的柔性衬底(或薄膜)、或至少一层的绝缘层。基础层BSL的材料和/或物理性质没有特别地限制。在一个或多个实施例中，基础层BSL可以是基本上透明的。这里，“基本上透明的”可以意指光可以以某一透射率(例如，预定透射率)或更大透射率透射。在一个或多个其他实施例中，基础层BSL可以是半透明的或不透明的。此外，根据一个或多个实施例，基础层BSL可以包括反射材料。
下导电层BML和第一功率导电层PL2a可以定位在基础层BSL上。下导电层BML和第一功率导电层PL2a可以定位在相同的层中。例如，下导电层BML和第一功率导电层PL2a可以在相同的工艺中并发地或基本上同时形成，但不限于此。第一功率导电层PL2a可以配置参考图4描述的第二电源线PL2或诸如此类。
下导电层BML和第一功率导电层PL2a中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)、其氧化物或其合金形成的单层或多层。
缓冲层BFL可以定位在下导电层BML和第一功率导电层PL2a上。缓冲层BFL可以减少或防止杂质扩散到电路元件中的可能性。缓冲层BFL可以由单层配置，但是可以由两层或更多层的多层配置。当缓冲层BFL由多层形成时，每个层可以由相同的材料形成或者可以由不同的材料形成。
半导体图案SCP可以定位在缓冲层BFL上。例如，每个半导体图案SCP可以包括第一区、第二区和沟道区，其中，第一区与第一晶体管电极TE1接触，第二区与第二晶体管电极TE2接触，沟道区定位在第一区和第二区之间。根据一个或多个实施例，第一区和第二区中的一个可以是源区，并且另一个可以是漏区。
根据一个或多个实施例，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体或诸如此类形成。此外，半导体图案SCP的沟道区可以由作为未掺杂有杂质的半导体图案的本征半导体形成。半导体图案SCP的第一区和第二区中的每个可以由掺杂有杂质(例如，预定杂质)的半导体形成。
栅极绝缘层GI可以定位在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以定位在半导体图案SCP和栅电极GE之间。此外，栅极绝缘层GI可以定位在缓冲层BFL和第二功率导电层PL2b之间。栅极绝缘层GI可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
晶体管M的栅电极GE和第二功率导电层PL2b可以定位在栅极绝缘层GI上。栅电极GE和第二功率导电层PL2b可以定位在相同的层中。例如，栅电极GE和第二功率导电层PL2b可以在相同的工艺中并发地或基本上同时形成，但不限于此。栅电极GE可以定位成在栅极绝缘层GI上在第三方向(Z轴方向)上与半导体图案SCP重叠。第二功率导电层PL2b可以定位成在栅极绝缘层GI上在第三方向(Z轴方向)上与第一功率导电层PL2a重叠。第二功率导电层PL2b可以与第一功率导电层PL2a一起配置参考图4描述的第二电源线PL2或诸如此类。
栅电极GE和第二功率导电层PL2b中的每个可以由这样的单层或多层形成，该单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)、其氧化物或其合金形成。例如，栅电极GE和第二功率导电层PL2b中的每个可以由其中钛(Ti)、铜(Cu)和/或铟锡氧化物(ITO)顺序地或重复地堆叠的多层形成。
层间绝缘层ILD可以定位在栅电极GE和第二功率导电层PL2b上。例如，层间绝缘层ILD可以定位在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以定位在第二功率导电层PL2b和第三功率导电层PL2c之间。
层间绝缘层ILD可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三功率导电层PL2c可以定位在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三功率导电层PL2c可以定位在相同的层中。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三功率导电层PL2c可以在相同的工艺中并发地或基本上同时形成，但不限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以定位成在第三方向(Z轴方向)上与半导体图案SCP重叠。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区。此外，第一晶体管电极TE1可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区。根据一个或多个实施例，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
第三功率导电层PL2c可以定位成在第三方向(Z轴方向)上与第一功率导电层PL2a和/或第二功率导电层PL2b重叠。第三功率导电层PL2c可以电连接到第一功率导电层PL2a和/或第二功率导电层PL2b。例如，第三功率导电层PL2c可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一功率导电层PL2a。此外，第三功率导电层PL2c可以通过穿过层间绝缘层ILD的接触孔电连接到第二功率导电层PL2b。第三功率导电层PL2c可以与第一功率导电层PL2a和/或第二功率导电层PL2b一起配置参考图4描述的第二电源线PL2或诸如此类。
第一晶体管电极TE1和第二晶体管电极TE2以及第三功率导电层PL2c可以由这样的单层或多层形成，该单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)、其氧化物或其合金形成。
保护层PSV可以定位在第一晶体管电极TE1和第二晶体管电极TE2以及第三功率导电层PL2c上。保护层PSV可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
过孔层VIA可以定位在保护层PSV上。过孔层VIA可以由有机材料形成，以平坦化较低的台阶差。例如，过孔层VIA可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且过孔层VIA可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
分隔壁WL可以定位在过孔层VIA上。分隔壁WL可以用于形成台阶差(例如，预定台阶差)，使得发光元件LD可以容易地在发射区域EA中对准。
根据一个或多个实施例，分隔壁WL可以具有各种形状。在一个或多个实施例中，分隔壁WL可以具有在基础层BSL上在第三方向(Z轴方向)上突出的形状。此外，分隔壁WL可以形成为具有相对于基础层BSL以某一角度(例如，预定角度)倾斜的倾斜表面。然而，本公开不限于此，并且分隔壁WL可以具有弯曲表面、台阶形状或诸如此类的侧壁。例如，分隔壁WL可以具有半圆形状、半椭圆形状或诸如此类的剖面。
分隔壁WL可以包括至少一种有机材料和/或无机材料。例如，分隔壁WL可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且分隔壁WL可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
电极ALE可以定位在过孔层VIA和分隔壁WL上。电极ALE可以至少部分地覆盖分隔壁WL的侧表面和/或上表面。定位在分隔壁WL上的电极ALE可以具有与分隔壁WL对应的形状。例如，定位在分隔壁WL上的电极ALE可以包括具有与分隔壁WL的形状对应的形状的倾斜表面或弯曲表面。在这种情况下，因为分隔壁WL和电极ALE可以作为反射构件来反射从发光元件LD发射的光并且在像素PXL的朝前方向上(即在第三方向(Z轴方向)上)引导光，所以可以改善显示面板PNL的光输出效率。
电极ALE可以定位成彼此间隔开。电极ALE可以定位在相同的层中。例如，电极ALE可以在相同的工艺中并发地或基本上同时形成，但本公开不限于此。
在发光元件LD的对准步骤中，电极ALE可以接收对准信号。因此，电场可以形成在电极ALE之间，并且因此提供给像素PXL中的每个的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括以下之中的至少一种导电材料：各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu))之中的至少一种金属、包括所述至少一种金属的合金、导电氧化物(诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)、镓锌氧化物(GZO)、锌锡氧化物(ZTO)或镓锡氧化物(GTO))、以及导电聚合物(诸如，聚乙撑二氧噻吩(PEDOT))，但不限于此。
第一电极ALE1可以通过穿过过孔层VIA和保护层PSV的接触孔电连接到晶体管M的第一晶体管电极TE1。第二电极ALE2可以通过穿过过孔层VIA和保护层PSV的接触孔电连接到第三功率导电层PL2c。
第一绝缘层INS1可以定位在电极ALE上。第一绝缘层INS1可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
参考图10，第一堤BNK1和堤图案BNP可以定位在第一绝缘层INS1上。第一堤BNK1和堤图案BNP可以定位在相同的层中。第一堤BNK1和堤图案BNP可以包括相同的材料。例如，第一堤BNK1和堤图案BNP可以一体地设置。即，第一堤BNK1和堤图案BNP可以在相同的工艺中并发地或基本上同时形成，但不限于此。第一堤BNK1的在第三方向(Z轴方向)上的厚度TBNK可以比堤图案BNP的在第三方向(Z轴方向)上的厚度TBNP厚，但不限于此。
如图11中所示，当堤图案BNP包括第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3时，第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以定位在相同的层中。第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以包括相同的材料。例如，第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以在相同的工艺中并发地或基本上同时形成，但不限于此。此外，第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以与第一堤BNK1一体地设置。即，第一堤BNK1以及第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以在相同的工艺中并发地或基本上同时形成，但不限于此。例如，如图12中所示，第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以与第一堤BNK1分别形成，并且定位在与第一堤BNK1的层不同的层上。图12示出了其中第一堤BNK1形成在第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3上的情况，但本公开不限于此，并且第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3可以形成在第一堤BNK1上。
第一堤BNK1的在第三方向(Z轴方向)上的厚度TBNK可以比第一堤图案BNP1的在第三方向(Z轴方向)上的厚度TBNP1、第二堤图案BNP2的在第三方向(Z轴方向)上的厚度TBNP2和/或第三堤图案BNP3的在第三方向(Z轴方向)上的厚度TBNP3厚，但不限于此。此外，第一堤图案BNP1的在第三方向(Z轴方向)上的厚度TBNP1、第二堤图案BNP2的在第三方向(Z轴方向)上的厚度TBNP2和第三堤图案BNP3的在第三方向(Z轴方向)上的厚度TBNP3可以相同，但不限于此。
第一堤BNK1可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且第一堤BNK1可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
堤图案BNP可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且堤图案BNP可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
发光元件LD可以定位在电极ALE之间。发光元件LD可以定位在分隔壁WL之间。
发光元件LD可以以在发光元件墨水中分散的形式制备，并且可以通过喷墨打印方法或诸如此类提供给像素PXL中的每个。例如，发光元件LD可以分散在挥发性溶剂中并且提供给像素PXL中的每个。随后，当对准信号提供给电极ALE时，电场可以形成在电极ALE之间，并且因此发光元件LD可以在电极ALE之间对准。在发光元件LD对准之后，发光元件LD可以在另一方法中通过蒸发溶剂或去除溶剂来稳定地布置在电极ALE之间。
第二绝缘层INS2可以定位在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。当第二绝缘层INS2在完成发光元件LD的对准之后形成在发光元件LD上时，可以减少或防止发光元件LD从对准位置分开。
第二绝缘层INS2可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
连接电极ELT可以分别定位在发光元件LD的由第二绝缘层INS2暴露的第一端EP1和第二端EP2上。第一连接电极ELT1可以直接定位在第一发光元件LD1的第一端EP1上以接触第一发光元件LD1的第一端EP1。
此外，第二连接电极ELT2可以直接定位在第一发光元件LD1的第二端EP2上，以接触第一发光元件LD1的第二端EP2。此外，第二连接电极ELT2可以直接定位在第二发光元件LD2的第一端EP1上，以接触第二发光元件LD2的第一端EP1。即，第二连接电极ELT2可以电连接第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。
类似地，第三连接电极ELT3可以直接定位在第二发光元件LD2的第二端EP2上，以接触第二发光元件LD2的第二端EP2。此外，第三连接电极ELT3可以直接定位在第三发光元件LD3的第一端EP1上，以接触第三发光元件LD3的第一端EP1。即，第三连接电极ELT3可以电连接第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1。
类似地，第四连接电极ELT4可以直接定位在第三发光元件LD3的第二端EP2上，以接触第三发光元件LD3的第二端EP2。此外，第四连接电极ELT4可以直接定位在第四发光元件LD4的第一端EP1上，以接触第四发光元件LD4的第一端EP1。即，第四连接电极ELT4可以电连接第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1。
类似地，第五连接电极ELT5可以直接定位在第四发光元件LD4的第二端EP2上，以接触第四发光元件LD4的第二端EP2。
第一连接电极ELT1可以通过穿过第一绝缘层INS1的接触孔电连接到第一电极ALE1。第五连接电极ELT5可以通过穿过第一绝缘层INS1的接触孔电连接到第二电极ALE2。
在一个或多个实施例中，连接电极ELT可以由多个导电层配置。例如，如图8和图9中所示，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以定位在相同的层中。此外，第二连接电极ELT2和第四连接电极ELT4可以定位在相同的层中。第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以定位在第二绝缘层INS2上。第三绝缘层INS3可以定位在第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上。第二连接电极ELT2和第四连接电极ELT4可以定位在第三绝缘层INS3上。
如上所述，当第三绝缘层INS3定位在由不同导电层形成的连接电极ELT之间时，因为连接电极ELT可以由第三绝缘层INS3稳定地分开，所以可以确保发光元件LD的第一端EP1和第二端EP2之间的电稳定性。
第三绝缘层INS3可以由单层或多层配置，并且可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
在一个或多个其他实施例中，连接电极ELT可以由相同的导电层配置。例如，如图13和图14中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以定位在相同的层中。例如，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以在相同的工艺中并发地或基本上同时形成。如上所述，当连接电极ELT并发地或基本上同时形成时，可以减少掩模的数量，并且可以简化制造工艺。
连接电极ELT可以由各种透明导电材料形成。例如，连接电极ELT可以包括各种透明导电材料(包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)、镓锌氧化物(GZO)、锌锡氧化物(ZTO)和镓锡氧化物(GTO))中的至少一种，并且可以实现为基本上透明或半透明以满足光透射率(例如，预定光透射率)。因此，从发光元件LD的第一端EP1和第二端EP2发射的光可以穿过连接电极ELT并且可以发射到显示面板PNL的外部。
图15是示出根据一个或多个实施例的第一像素至第三像素的剖视图。图16是根据一个或多个实施例的像素的剖视图。
图15示出了颜色转换层CCL、光学层OPL、滤色器层CFL、和/或诸如此类。在图15中，为了便于描述，省略了除了图8至图14的基础层BSL之外的配置。图16详细示出了像素PXL的与颜色转换层CCL、光学层OPL和/或滤色器层CFL相关的堆叠结构。
参考图15和图16，第二堤BNK2可以定位在上述的第一堤BNK1上。第二堤BNK2可以定位在第一像素PXL1、第二像素PXL2和第三像素PXL3之间，或者定位在第一像素PXL1、第二像素PXL2和第三像素PXL3之间的边界处。第二堤BNK2可以包括/限定与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个重叠的开口。第二堤BNK2的开口可以提供其中可以设置颜色转换层CCL的空间。
颜色转换层CCL可以在第二堤BNK2的开口中定位在发光元件LD上。颜色转换层CCL可以包括定位在第一像素PXL1中的第一颜色转换层CCL1、定位在第二像素PXL2中的第二颜色转换层CCL2和定位在第三像素PXL3中的散射层LSL。
在一个或多个实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL可以定位在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个上以显示全彩图像。
第一颜色转换层CCL1可以包括将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基础树脂的基质材料(例如，预定基质材料)中的多个第一量子点QD1。
在一个或多个实施例中，当发光元件LD是用于发射蓝光的蓝光发射元件并且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括将从蓝光发射元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光，并且可以根据能量转换移动波长以发射红光。同时，当第一像素PXL1是不同颜色的像素时，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基础树脂的基质材料(例如，预定基质材料)中的多个第二量子点QD2。
在一个或多个实施例中，当发光元件LD是用于发射蓝光的蓝光发射元件并且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括将从蓝光发射元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光，并且可以根据能量转换移动波长以发射绿光。同时，当第二像素PXL2是不同颜色的像素时，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在一个或多个实施例中，可以通过允许在可见光区段中具有相对短的波长的蓝光入射到第一量子点QD1和第二量子点QD2中的每个上来增加第一量子点QD1和第二量子点QD2的吸收系数。因此，最后，可以改善从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。此外，通过使用相同颜色的发光元件LD(例如，蓝色发光元件)配置第一像素PXL1、第二像素PXL2和第三像素PXL3的发光单元EMU，可以提高显示设备的制造效率。
可以提供散射层LSL以有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。例如，当发光元件LD是用于发射蓝光的蓝光发射元件并且第三像素PXL3是蓝色像素时，散射层LSL可以包括至少一种类型的散射体SCT，以便有效地使用从发光元件LD发射的光。例如，散射层LSL的散射体SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、二氧化钛(TiO2)、二氧化硅(SiO2)、三氧化二铝(Al2O3)、二氧化锆(ZrO2)和氧化锌(ZnO)中的至少一种。同时，散射体SCT也可以定位在除了第三像素PXL3之外的区域中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。根据一个或多个实施例，可以省略散射体SCT，并且可以提供由透明聚合物形成的散射层LSL。
第一覆盖层CPL1可以定位在颜色转换层CCL上。第一覆盖层CPL1可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以减少或防止杂质(诸如湿气或空气)从外部渗透并且损坏或污染颜色转换层CCL的可能性。
第一覆盖层CPL1可以是无机层，并且可以包括硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)、硅氮氧化物(SiOxNy)、或诸如此类。
光学层OPL可以定位在第一覆盖层CPL1上。光学层OPL可以通过经由全反射再循环从颜色转换层CCL提供的光来用于改善光提取效率。为此，与颜色转换层CCL相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以是约1.6至约2.0，并且光学层OPL的折射率可以是约1.1至约1.3。
第二覆盖层CPL2可以定位在光学层OPL上。第二覆盖层CPL2可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以减少或防止杂质(诸如湿气或空气)从外部渗透并且损坏或污染光学层OPL的可能性。
第二覆盖层CPL2可以是无机层，并且可以包括硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)、硅氮氧化物(SiOxNy)或诸如此类。
平坦化层PLL可以定位在第二覆盖层CPL2上。平坦化层PLL可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。
平坦化层PLL可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且平坦化层PLL可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
滤色器层CFL可以定位在平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色相匹配的滤色器CF1、CF2和CF3。由于定位有与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的颜色相匹配的滤色器CF1、CF2和CF3，因此可以显示全彩图像。
滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3，其中，第一滤色器CF1定位在第一像素PXL1中以选择性地透射从第一像素PXL1发射的光，第二滤色器CF2定位在第二像素PXL2中以选择性地透射从第二像素PXL2发射的光，第三滤色器CF3定位在第三像素PXL3中以选择性地透射从第三像素PXL3发射的光。
在一个或多个实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但不限于此。在下文中，当提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任何滤色器时，或者当笼统地提及两种或更多种类型的滤色器时，任何滤色器或者两种或更多种类型的滤色器可以被称为“滤色器CF”或“多个滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一颜色转换层CCL1重叠。第一滤色器CF1可以包括选择性地透射第一颜色(或红色)的光的滤色器材料。例如，当第一像素PXL1是红色像素时，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二颜色转换层CCL2重叠。第二滤色器CF2可以包括选择性地透射第二颜色(或绿色)的光的滤色器材料。例如，当第二像素PXL2是绿色像素时，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与散射层LSL重叠。第三滤色器CF3可以包括选择性地透射第三颜色(或蓝色)的光的滤色器材料。例如，当第三像素PXL3是蓝色像素时，第三滤色器CF3可以包括蓝色滤色器材料。
根据一个或多个实施例，光阻挡层BM可以进一步定位在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。如上所述，光阻挡层BM形成在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间，以便避免从显示设备的正面或侧面视觉识别的颜色混合缺陷。光阻挡层BM的材料没有特别地限制，并且可以由各种光阻挡材料形成。例如，光阻挡层BM可以通过将第一滤色器CF1、第二滤色器CF2和第三滤色器CF3堆叠在彼此上来实现。
外涂层OC可以定位在滤色器层CFL上。外涂层OC可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。外涂层OC可以覆盖包括滤色器层CFL在内的下方构件。外涂层OC可以减少或防止湿气或空气渗入到上述下方构件中的可能性。此外，外涂层OC可以保护上述下方构件不受诸如灰尘的异物的影响。
外涂层OC可以包括有机材料(诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，本公开不限于此，并且平坦化层PLL可以包括各种类型的无机材料(包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))。
本领域技术人员可以理解，在不脱离上述基本特征的情况下，可以以修改的形式实现本公开。因此，所公开的方法应以描述的视角而不是限制的视角来考虑。本公开的范围在权利要求中而不是在以上描述中示出，并且在范围内的所有差异将解释为包括在本公开中。

Claims (10)

1.显示设备，包括：
像素；
电极，在所述像素的发射区域中，并且彼此间隔开；
发光元件，在所述电极之间；
连接电极，在所述发光元件上，并且包括第一电极部分、第二电极部分以及在所述第一电极部分和所述第二电极部分之间的连接部分；以及
堤图案，在所述像素的非发射区域中，并且与所述连接部分重叠。
2.根据权利要求1所述的显示设备，其中，所述发射区域包括第一发射区域和第二发射区域，以及
其中，所述非发射区域在所述第一发射区域和所述第二发射区域之间。
3.根据权利要求2所述的显示设备，其中，所述发光元件包括在所述第一发射区域中的第一发光元件和在所述第二发射区域中的第二发光元件。
4.根据权利要求3所述的显示设备，其中，所述第一电极部分电连接到所述第一发光元件，以及
其中，所述第二电极部分电连接到所述第二发光元件。
5.根据权利要求2所述的显示设备，其中，所述第一电极部分与所述第一发射区域重叠，以及
其中，所述第二电极部分与所述第二发射区域重叠。
6.根据权利要求1所述的显示设备，还包括：第一堤，围绕所述发射区域。
7.根据权利要求6所述的显示设备，其中，所述第一堤的厚度大于所述堤图案的厚度。
8.根据权利要求6所述的显示设备，其中，所述第一堤在所述像素之间。
9.根据权利要求6所述的显示设备，其中，所述第一堤和所述堤图案在相同的层中。
10.根据权利要求1所述的显示设备，其中，所述第一电极部分、所述第二电极部分和所述连接部分一体地设置。
CN202310331352.4A 2022-03-30 2023-03-30 显示设备 Pending CN116895678A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220039864A KR20230142022A (ko) 2022-03-30 2022-03-30 표시 장치
KR10-2022-0039864 2022-03-30

Publications (1)

Publication Number Publication Date
CN116895678A true CN116895678A (zh) 2023-10-17

Family

ID=88193719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310331352.4A Pending CN116895678A (zh) 2022-03-30 2023-03-30 显示设备

Country Status (3)

Country Link
US (1) US20230317767A1 (zh)
KR (1) KR20230142022A (zh)
CN (1) CN116895678A (zh)

Also Published As

Publication number Publication date
US20230317767A1 (en) 2023-10-05
KR20230142022A (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
US20220158054A1 (en) Display device
CN116964744A (zh) 显示装置
CN116895678A (zh) 显示设备
CN218632042U (zh) 显示装置
CN220441192U (zh) 显示装置
US20230317766A1 (en) Display device
CN221352786U (zh) 显示装置
US11961844B2 (en) Pixel and display device including the same
US20230282681A1 (en) Display device and method of fabricating the same
US20240213411A1 (en) Display device
EP4239684A1 (en) Transistor and display device
US20230395744A1 (en) Light emitting element and display device
EP4224525A1 (en) Display device and method of manufacturing the same
EP4207322A1 (en) Display device and method of fabricating the same
US20230223497A1 (en) Display device
US20230154937A1 (en) Display device and method of fabricating the same
US20230187427A1 (en) Display device and method of manufacturing the same
US20230178691A1 (en) Display device and method of manufacturing the display device
CN117253952A (zh) 显示设备
CN117276249A (zh) 显示设备
CN116581140A (zh) 显示装置
CN115867072A (zh) 显示装置
CN115867068A (zh) 显示装置
CN117810242A (zh) 显示装置
CN115224068A (zh) 显示装置及制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication