CN116964744A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116964744A
CN116964744A CN202280019096.9A CN202280019096A CN116964744A CN 116964744 A CN116964744 A CN 116964744A CN 202280019096 A CN202280019096 A CN 202280019096A CN 116964744 A CN116964744 A CN 116964744A
Authority
CN
China
Prior art keywords
light emitting
emitting element
electrode
pixel electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280019096.9A
Other languages
English (en)
Inventor
李炫旭
韦德和·巴塞尔
权明锡
闵智贤
赵晟元
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116964744A publication Critical patent/CN116964744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：对准电极，彼此间隔开；第一发光二极管和第二发光二极管，设置在对准电极之间；第一像素电极，电连接到第一发光二极管的第一端部；第二像素电极，电连接到第一发光二极管的第二端部；第三像素电极，电连接到第二像素电极和第二发光二极管的第一端部；第四像素电极，电连接到第二发光二极管的第二端部；以及绝缘层，设置在第一像素电极与第二像素电极之间，其中，绝缘层包括：开口部，使第一发光二极管的第二端部和第二发光二极管的第二端部暴露。

Description

显示装置
技术领域
本公开总体上涉及一种显示装置。
背景技术
随着对信息显示的兴趣增加，显示装置的研究和开发已经不断进行。
发明内容
技术问题
实施例提供了一种具有改善的光发射效率的显示装置。
公开的目的不限于上述目的，并且本领域技术人员将通过以下描述清楚地理解未描述的其他技术目的。
技术方案
根据本公开的方面，提供了一种显示装置，该显示装置包括：对准电极，彼此间隔开；第一发光元件和第二发光元件，设置在对准电极之间；第一像素电极，电连接到第一发光元件的第一端部；第二像素电极，电连接到第一发光元件的第二端部；第三像素电极，电连接到第二像素电极和第二发光元件的第一端部；第四像素电极，电连接到第二发光元件的第二端部；以及绝缘层，设置在第一像素电极与第二像素电极之间，其中，绝缘层包括：开口，使第一发光元件的第二端部和第二发光元件的第二端部暴露。
第二像素电极可以通过绝缘层的开口与第一发光元件的第二端部接触。
第四像素电极可以通过绝缘层的开口与第二发光元件的第二端部接触。
绝缘层可以设置在第二像素电极与第三像素电极之间。
绝缘层可以覆盖第一像素电极。
绝缘层可以覆盖第三像素电极。
第二像素电极可以通过穿透绝缘层的接触孔电连接到第三像素电极。
对准电极可以包括第一对准电极、第二对准电极和第三对准电极。第一发光元件可以设置在第一对准电极与第三对准电极之间，并且第二发光元件可以设置在第一对准电极与第二对准电极之间。
第一发光元件的第一端部和第二发光元件的第一端部可以面向第一对准电极。
第一发光元件的第二端部可以面向第三对准电极，并且第二发光元件的第二端部可以面向第二对准电极。
第一像素电极可以电连接到第一对准电极。
第四像素电极可以电连接到第二对准电极。
第四像素电极可以通过穿透绝缘层的接触孔电连接到第二对准电极。
绝缘层的开口可以包括：第一开口，使第一发光元件的第二端部暴露；以及第二开口，使第二发光元件的第二端部暴露。第一对准电极可以设置在第一开口与第二开口之间。
第一像素电极和第三像素电极可以设置在同一层。
第二像素电极和第四像素电极可以设置在同一层。
绝缘层的开口可以包括：第一开口，使第一发光元件的第二端部暴露；以及第二开口，使第二发光元件的第二端部暴露。第一发光元件的第一端部和第二发光元件的第一端部可以设置在第一开口与第二开口之间。
显示装置还可以包括：发射区域；第一非发射区域，围绕发射区域；以及第二非发射区域，与发射区域间隔开，且第一非发射区域置于发射区域与第二非发射区域之间。
显示装置还可以包括：堤，设置在第一非发射区域中。
第二像素电极和第三像素电极可以在第二非发射区域中彼此接触。
其他实施例的细节包括在具体实施方式和附图中。
有益效果
根据本公开，设置在像素电极之间的绝缘层在发射区域的外部部分处开口，以设置在发射区域的中间，使得入射到绝缘层中的光可以被波导，然后被引导到发射区域的中心。因此，可以改善像素的光发射轮廓，从而可以增强显示装置的光发射效率。
根据实施例的效果不受上面例示的内容限制，并且更多各种效果包括在本说明书中。
附图说明
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。
图3是示出根据本公开的实施例的显示装置的平面图。
图4是示出根据本公开的实施例的像素的电路图。
图5是示出根据本公开的实施例的像素的平面图。
图6是沿着图5中所示的线A-A'截取的剖视图。
图7是沿着图5中所示的线B-B'截取的剖视图。
图8是沿着图5中所示的线C-C'截取的剖视图。
图9是沿着图5中所示的线D-D'截取的剖视图。
图10是示出根据本公开的实施例的显示面板的剖视图。
图11是示出根据本公开的另一实施例的显示面板的剖视图。
具体实施方式
通过参照下面结合附图详细描述的实施例，本公开的效果和特性以及实现所述效果和特性的方法将是清楚的。然而，本公开不限于这里公开的实施例，而是可以以各种形式实现。仅通过示例的方式提供实施例，使得本领域普通技术人员可以完全地理解本公开中的特征及其范围。因此，本公开可以由所附权利要求的范围限定。
这里使用的术语仅用于描述特定实施例的目的，并且不被解释为限制发明构思。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也旨在包括复数形式。当术语“包括”和/或“包含”用在该说明书中时，说明存在所提及的组件、步骤、操作和/或元件，但不排除存在或附加一个或更多个其他组件、步骤、操作和/或元件。
当描述为任何元件“连接”、“结合”或“接入(access，或称为访问、读取)”到另一元件时，应当理解的是，可能又一元件可以“连接”、“结合”或“接入”在所述两个元件之间，并且可能所述两个元件彼此直接“连接”、“结合”或“接入”。
用于表示元件或层在另一元件或层上的术语“在……上”包括所述元件或层直接定位在所述另一元件或层上的情况、以及所述元件或层经由又一元件或层而定位在所述另一元件或层上的情况两者。在整个说明书中，同样的附图标记总体上表示同样的元件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。
在下文中，将参照附图更详细地描述本公开的示例性实施例。
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。尽管在图1和图2中示出了柱状发光元件LD，但发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以设置为沿着一个方向延伸的柱状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。例如，第一半导体层11可以设置在发光元件LD的第一端部EP1处，第二半导体层13可以设置在发光元件LD的第二端部EP2处。
在一些实施例中，发光元件LD可以是通过蚀刻工艺等制造成柱状的发光元件。在该说明书中，术语“柱状”可以包括其纵横比大于1的棒状形状或条状形状(诸如圆柱体或多棱柱)，并且其剖面的形状没有特别限制。
发光元件LD可以具有小到纳米级至微米级的尺度的尺寸。在示例中，发光元件LD可以具有在纳米级至微米级的范围内的直径(或宽度)D和/或在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用利用发光元件LD的发光器件作为光源的各种类型的装置(例如，显示装置等)的设计条件而不同地改变。
第一半导体层11可以是第一导电型半导体层。例如，第一半导体层11可以包括p型半导体层。在示例中，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第一导电型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的材料不限于此。另外，第一半导体层11可以用各种材料构造。
活性层12形成在第一半导体层11与第二半导体层13之间，并且可以形成为单量子阱结构或多量子阱结构。活性层12的位置可以根据发光元件LD的种类而不同地改变。在一些实施例中，可以利用诸如AlGaN或AlInGaN的材料来形成活性层12。另外，活性层12可以用各种材料构造。掺杂有导电掺杂剂的盖层(未示出)可以形成在活性层12的顶部和/或底部上。在示例中，盖层可以形成为AlGaN层或InAlGaN层。
第二半导体层13形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括n型半导体层。在示例中，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任一种半导体材料，并且包括掺杂有第二导电型掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第二半导体层13的材料不限于此。另外，第二半导体层13可以用各种材料构造。
当将阈值电压或更高的电压施加到发光元件LD的两端时，发光元件LD因电子-空穴对在活性层12中结合而发光。通过使用这样的原理来控制发光元件LD的光发射，使得发光元件LD可以用作各种发光器件(包括显示装置的像素)的光源。
电极层14可以设置在发光元件LD的第一端部EP1和/或第二端部EP2上。尽管在图2中例示了电极层14形成在第一半导体层11上的情况，但本公开不必限于此。例如，单独的电极层可以进一步设置在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。在示例中，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化锌锡(ZTO)中的至少一种，但本公开不必限于此。当电极层14可以由透明金属或透明金属氧化物制成时，在发光元件LD的活性层12中产生的光可以穿过电极层14，然后发射到发光元件LD的外部。
发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以直接设置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以使发光元件LD的具有不同极性的第一端部EP1和第二端部EP2暴露。在一些实施例中，绝缘膜INF可以使电极层14和/或第二半导体层13的与发光元件LD的第一端部EP1和第二端部EP2相邻的侧部暴露。
绝缘膜INF可以包括氧化铝(AlOx)、氮化铝(AlNx)、氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以被构造为双层，并且构成双层的层可以包括不同的材料。构成绝缘膜INF的双层的层可以通过不同的工艺形成。在实施例中，绝缘膜INF可以构造为用氧化铝(AlOx)和氧化硅(SiOx)构造的双层，但本公开不必限于此。在一些实施例中，可以省略绝缘膜INF。
当绝缘膜INF设置在发光元件LD的表面上时，绝缘膜INF可以防止活性层12与至少一个电极(例如，连接到发光元件LD的两端的电极中的至少一个)等短路。因此，可以确保发光元件LD的电稳定性。此外，绝缘膜INF可以使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和效率。
包括上述发光元件LD的发光器件可以用在需要光源的各种类型的装置(包括显示装置)中。例如，发光元件LD可以设置在显示面板的每个像素中，并且用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的装置(诸如照明装置)中。
图3是示出根据本公开的实施例的显示装置的平面图。
在图3中，显示装置(特别是设置在显示装置中的显示面板PNL)将被示出为可以使用图1和图2中所示的实施例中描述的发光元件LD作为光源的电子装置的示例。
显示面板PNL的每个像素单元PXU和构成像素单元PXU的每个像素可以包括至少一个发光元件LD。为了便于描述，在图3中，将基于显示区域DA简要地示出显示面板PNL的结构。然而，在一些实施例中，附图中未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，又称为“焊垫”或“焊盘”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意地指定第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素时，或者当包含性地指定第一像素PXL1、第二像素PXL2和第三像素PXL3之中的两种或更多种像素时，对应的一个像素或对应的多个像素将被称为“像素PXL”或“多个像素PXL”。
基底SUB用于构成显示面板PNL的基体构件，并且可以是刚性基底(或膜)或柔性基底(或膜)。在示例中，基底SUB可以被构造为由玻璃或钢化玻璃制成的刚性基底，或者由塑料或金属材料制成的柔性基底(或薄膜)。基底SUB的材料和/或性质没有特别限制。
显示面板PNL和用于形成该显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。像素PXL可以布置在显示区域DA中。连接到显示区域DA的像素PXL的各种线、垫和/或内置电路可以设置在非显示区域NDA中。像素PXL可以根据条纹结构、结构等规则地布置在显示区域DA中。然而，像素PXL的布置结构不限于此，并且可以通过使用各种结构和/或方法将像素PXL布置在显示区域DA中。
在一些实施例中，两种或更多种像素PXL发射不同颜色的光。在示例中，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射预定颜色的光的子像素。在一些实施例中，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素。然而，本公开不限于此。
在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3具有发射相同颜色的光的发光元件，并且可以包括设置在各个发光元件上的关于不同颜色的颜色转换层和/或滤色器，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3分别使第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，使得发光元件可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、种类和/或数量没有特别限制。在示例中，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2中所示的实施例的至少一个发光元件LD，例如，具有小到纳米级至微米级的尺度的尺寸的超小柱状发光元件LD。然而，本公开不必限于此。另外，各种类型的发光元件LD可以用作像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。然而，可以应用于显示装置的像素PXL的种类、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以被构造为使用各种结构和/或驱动方法的无源或有源发光显示装置的像素。
图4是示出根据本公开的实施例的像素的电路图。
在一些实施例中，图4中所示的像素PXL可以是设置在图3中所示的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上彼此相同或相似的结构。
参照图4，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光单元EMU之间。此外，像素电路PXC可以连接到相应的像素PXL的扫描线SL和数据线DL，以响应于从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与第一像素电极ELT1之间。第一晶体管M1的栅电极连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制供应到发光单元EMU的驱动电流。也就是说，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以选择性地包括下金属层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和下金属层BML可以彼此叠置，且绝缘层置于其间。在实施例中，下金属层BML可以连接到一个电极(例如，第一晶体管M1的源电极或漏电极)。
当第一晶体管M1包括下金属层BML时，可以应用反向偏置技术(或同步技术)，以通过在驱动像素PXL时将反向偏置电压施加到第一晶体管M1的下金属层BML而使第一晶体管M1的阈值电压在负方向上或正方向上移动。在示例中，通过将下金属层BML连接到第一晶体管M1的源电极来应用源同步技术，使得第一晶体管M1的阈值电压可以在负方向上或正方向上移动。另外，当下金属层BML设置在构成第一晶体管M1的沟道的半导体图案的底部时，下金属层BML用作光阻挡图案，从而使第一晶体管M1的操作特性稳定。然而，下金属层BML的功能和/或应用方法不限于此。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。另外，第二晶体管M2的栅电极连接到扫描线SL。当从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2导通，以将数据线DL和第一节点N1彼此连接。
对于每个帧周期，可以将相应帧的数据信号供应到数据线DL。在其中供应有具有栅极导通电压的扫描信号的时段期间，数据信号可以通过导通的第二晶体管M2传输到第一节点N1。也就是说，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst在每个帧周期期间被充入与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一像素电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。另外，第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号将施加到第一像素电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来提取特性信息(例如，第一晶体管M1的阈值电压等)。提取的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差被补偿。
同时，尽管在图4中已经示出了其中包括在像素电路PXC中的晶体管全部用n型晶体管实现的情况，但本公开不限于此。也就是说，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一者可以改变为p型晶体管。
另外，像素PXL的结构和驱动方法可以在一些实施例中不同地改变。例如，除了图4中所示的实施例之外，像素电路PXC还可以被构造为具有各种结构和/或各种驱动方法的像素电路。
在示例中，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括诸如用于补偿第一晶体管M1等的阈值电压的补偿晶体管、用于初始化第一节点N1和/或第一像素电极ELT1的电压的初始化晶体管、用于控制其中驱动电流被供应到发光单元EMU的时段的发射控制晶体管、和/或用于将第一节点N1的电压升压的升压电容器的其他电路元件。
发光单元EMU可以包括至少一个发光元件LD，例如，连接在第一电源VDD与第二电源VSS之间的多个发光元件LD。
例如，发光单元EMU可以包括通过像素电路PXC和第一电源线PL1连接到第一电源VDD的第一像素电极ELT1(或称为“第一电极”)、通过第二电源线PL2连接到第二电源VSS的第四像素电极ELT4(或称为“第四电极”)、以及连接在第一像素电极ELT1和第四像素电极ELT4之间的多个发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。在示例中，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。
在实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和在该对电极之间在正向方向上连接的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量没有特别限制。在示例中，构成各个串联级的发光元件LD的数量可以彼此相同或彼此不同，并且发光元件LD的数量不受特别限制。
参照图4，发光单元EMU可以包括第一串联级和第二串联级，第一串联级包括至少一个第一发光元件LD1，第二串联级包括至少一个第二发光元件LD2。
第一串联级可以包括第一像素电极ELT1、第二像素电极ELT2以及连接在第一像素电极ELT1与第二像素电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在第一像素电极ELT1与第二像素电极ELT2之间在正向方向上连接。例如，第一发光元件LD1的第一端部EP1可以连接到第一像素电极ELT1，第一发光元件LD1的第二端部EP2可以连接到第二像素电极ELT2。
第二串联级可以包括第三像素电极ELT3、第四像素电极ELT4以及连接到第三像素电极ELT3和第四像素电极ELT4的至少一个第二发光元件LD2。每个第二发光元件LD2可以在第三像素电极ELT3与第四像素电极ELT4之间在正向方向上连接。例如，第二发光元件LD2的第一端部EP1可以连接到第三像素电极ELT3，第二发光元件LD2的第二端部EP2可以连接到第四像素电极ELT4。
发光单元EMU的第一电极(例如，第一像素电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后一个电极(例如，第四像素电极ELT4)可以是发光单元EMU的阴极电极。
发光单元EMU的其他电极(例如，第二像素电极ELT2和第三像素电极ELT3)可以构成中间电极IET。例如，第二像素电极ELT2和第三像素电极ELT3可以一体地或非一体地连接，以构成中间电极IET。第二像素电极ELT2和第三像素电极ELT3可以一体地被视为一个中间电极IET。
当发光元件LD以串联/并联结构连接时，与其数量等于上述发光元件LD的数量的发光元件LD仅并联连接时相比，可以改善功率效率。另外，在其中发光元件LD以串联/并联结构连接的像素中，尽管在一些串联级中发生短路故障等，但可以通过另一串联级的发光元件LD表示预定的亮度。因此，可以降低在像素PXL中将发生暗点故障的可能性。然而，本公开不必限于此，并且发光单元EMU可以通过仅串联连接发光元件LD或通过仅并联连接发光元件LD来构造。
发光元件LD中的每个可以包括经由至少一个电极(例如，第一像素电极ELT1)、像素电路PXC和/或第一电源线PL1连接到第一电源VDD的第一端部EP1(例如，p型端部)，以及经由至少另一电极(例如，第四像素电极ELT4)和第二电源线PL2连接到第二电源VSS的第二端部EP2(例如，n型端部)。也就是说，发光元件LD可以在第一电源VDD与第二电源VSS之间在正向方向上连接。在正向方向上连接的发光元件LD可以构成发光单元EMU的有效光源。
当通过对应的像素电路PXC供应驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将对应于将要在相应帧中呈现的灰度值的驱动电流供应到发光单元EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以呈现与驱动电流对应的亮度。
图5是示出根据本公开的实施例的像素的平面图。图6是沿着图5中所示的线A-A'截取的剖视图。图7是沿着图5中所示的线B-B'截取的剖视图。图8是沿着图5中所示的线C-C'截取的剖视图。图9是沿着图5中所示的线D-D'截取的剖视图。
在示例中，像素PXL可以是构成图3中所示的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上彼此相同或相似的结构。另外，尽管其中在图5中公开了如图4中所示的每个像素PXL包括以两个串联级设置的发光元件LD的实施例，但每个像素PXL的串联级的数量可以在一些实施例中不同地改变。
在下文中，当任意地指定第一发光元件LD1和第二发光元件LD2中的至少一个时，或者当包含地指定两种或更多种发光元件时，对应的一个发光元件或对应的多个发光元件将被称为“发光元件LD”或“多个发光元件LD”。另外，当任意地指定包括第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3的对准电极之中的至少一个电极时，对应的一个或多个对准电极将被称为“对准电极ALE”或“多个对准电极ALE”。当任意地指定包括第一像素电极ELT1至第四像素电极ELT4的像素电极之中的至少一个电极时，对应的一个或多个像素电极将被称为“像素电极ELT”或“多个像素电极ELT”。
参照图5，每个像素PXL可以包括发射区域EA、第一非发射区域NEA1和第二非发射区域NEA2。发射区域EA可以是包括发光元件LD以发射光的区域。第一非发射区域NEA1可以设置为围绕发射区域EA。第一非发射区域NEA1可以是其中设置有围绕发射区域EA的堤BNK的区域。第二非发射区域NEA2可以与发射区域EA间隔开，且第一非发射区域NEA1置于其间。
每个像素PXL可以包括对准电极ALE、发光元件LD、像素电极ELT和堤BNK。
对准电极ALE可以设置在至少发射区域EA中。对准电极ALE可以沿着第二方向(Y轴方向)延伸，并且沿着第一方向(X轴方向)彼此间隔开。对准电极ALE可以从发射区域EA经过第一非发射区域NEA1延伸到第二非发射区域NEA2。
对准电极ALE可以包括彼此间隔开的第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3。第一对准电极ALE1可以设置在第二对准电极ALE2与第三对准电极ALE3之间。在将发光元件LD对准的工艺中，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以被供应有不同的信号。例如，当第一对准电极ALE1设置在第二对准电极ALE2与第三对准电极ALE3之间时，第二对准电极ALE2和第三对准电极ALE3可以被供应有相同的对准信号，并且第一对准电极ALE1可以被供应有与第二对准电极ALE2和/或第三对准电极ALE3的对准信号不同的对准信号。然而，本公开不必限于此，并且供应到第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3的对准信号可以不同地改变。
发光元件LD可以在发射区域EA中分别设置在对准电极ALE之间。第一发光元件LD1可以设置在第一对准电极ALE1与第三对准电极ALE3之间。第一发光元件LD1的第一端部EP1可以面向第一对准电极ALE1，第一发光元件LD1的第二端部EP2可以面向第三对准电极ALE3。
第一发光元件LD1可以电连接在第一像素电极ELT1与第二像素电极ELT2之间。在示例中，第一发光元件LD1的第一端部EP1可以电连接到第一像素电极ELT1，第一发光元件LD1的第二端部EP2可以电连接到第二像素电极ELT2。
第二发光元件LD2可以设置在第一对准电极ALE1与第二对准电极ALE2之间。第二发光元件LD2的第一端部EP1可以面向第一对准电极ALE1，第二发光元件LD2的第二端部EP2可以面向第二对准电极ALE2。
第二发光元件LD2可以电连接在第三像素电极ELT3与第四像素电极ELT4之间。在示例中，第二发光元件LD2的第一端部EP1可以电连接到第三像素电极ELT3，第二发光元件LD2的第二端部EP2可以电连接到第四像素电极ELT4。
在示例中，第一发光元件LD1可以定位在发射区域EA的右侧区域中，并且第二发光元件LD2可以定位在发射区域EA的左侧区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而不同地改变。
像素电极ELT中的每个可以设置在至少发射区域处，并且设置为与至少一个对准电极ALE和/或发光元件LD叠置。例如，每个像素电极ELT可以在与对准电极ALE和/或发光元件LD叠置的同时形成在对准电极ALE和/或发光元件LD上，以电连接到对准电极ALE和/或发光元件LD。
第一像素电极ELT1可以设置在第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。此外，第一像素电极ELT1可以电连接到第一对准电极ALE1。第一像素电极ELT1可以将第一发光元件LD1的第一端部EP1电连接到第一对准电极ALE1。第一像素电极ELT1可以通过第一对准电极ALE1连接到像素电路PXC和/或预定的电源线。例如，第一像素电极ELT1可以通过第一对准电极ALE1电连接到像素电路PXC和/或第一电源线PL1。在实施例中，第一像素电极ELT1可以通过形成在第二非发射区域NEA2中的第一接触部CNT1电连接到第一对准电极ALE1，但第一接触部CNT1的位置不必限于此。
第二像素电极ELT2可以设置在第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。第二像素电极ELT2可以通过使第一发光元件LD1的第二端部EP2暴露的第一开口OP1与第一发光元件LD1的第二端部EP2接触。这将稍后参照图6详细描述。在一些实施例中，第二像素电极ELT2可以至少部分地与第三对准电极ALE3叠置，但本公开不必限于此。
第三像素电极ELT3可以设置在第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。此外，第三像素电极ELT3可以电连接到第二像素电极ELT2。例如，第二像素电极ELT2和第三像素电极ELT3可以从发射区域EA经过第一非发射区域NEA1直至延伸到第二非发射区域NEA2，第三像素电极ELT3可以通过形成在第二非发射区域NEA2中的接触孔CH电连接到第二像素电极ELT2。因此，第一发光元件LD1的第二端部EP2可以通过第二像素电极ELT2和/或第三像素电极ELT3电连接到第二发光元件LD2的第一端部EP1。在一些实施例中，第三像素电极ELT3可以至少部分地与第一对准电极ALE1叠置，但本公开不必限于此。
第四像素电极ELT4可以设置在第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。第四像素电极ELT4可以通过使第二发光元件LD2的第二端部EP2暴露的第二开口OP2与第二发光元件LD2的第二端部EP2接触。这将稍后参照图6详细描述。
此外，第四像素电极ELT4可以电连接到第二对准电极ALE2。第四像素电极ELT4可以将第二发光元件LD2的第二端部EP2电连接到第二对准电极ALE2。第四像素电极ELT4可以通过第二对准电极ALE2连接到像素电路PXC和/或预定的电源线。例如，第四像素电极ELT4可以通过第二对准电极ALE2电连接到第二电源线PL2。在实施例中，第四像素电极ELT4可以通过形成在第二非发射区域NEA2中的第二接触部CNT2电连接到第二对准电极ALE2，但第二接触部CNT2的位置不必限于此。如上所述，当接触部CNT和接触孔CH定位在第二非发射区域NEA2中时，可以在避开其中供应和对准有发光元件LD的发射区域EA的同时形成接触部CNT和接触孔CH。因此，在将发光元件LD对准的工艺中可以在发射区域EA中形成更均匀的电场，并且可以防止发光元件LD的分离。
以上述方式，在对准电极ALE之间对准的发光元件LD可以通过使用像素电极ELT以期望的形式电连接。例如，第一发光元件LD1和第二发光元件LD2可以通过使用像素电极ELT顺序地串联连接。
堤BNK可以设置在第一非发射区域NEA1中以围绕发射区域EA和第二非发射区域NEA2。此外，堤BNK可以设置在每个像素区域PXA的外部部分和/或相邻的像素区域PXA之间，以包括与像素PXL的发射区域EA和第二非发射区域NEA2对应的多个堤开口BO。在示例中，堤BNK可以包括与发射区域EA叠置的第一堤开口BO1和与第二非发射区域NEA2叠置的第二堤开口BO2。也就是说，堤BNK可以包括限定发射区域EA的第一堤开口BO1和限定第二非发射区域NEA2的第二堤开口BO2。
堤BNK可以形成坝结构，坝结构限定在供应发光元件LD的工艺中将发光元件LD供应到其的发射区域EA。例如，发射区域EA由堤BNK分隔，使得可以将期望种类和/或量的发光元件墨供应到发射区域EA。
堤BNK可以包括至少一种光阻挡和/或反射材料。因此，可以防止相邻的像素PXL之间的光泄露。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。在示例中，堤BNK可以形成为能够阻挡光的透射的黑色不透明图案。在实施例中，反射层(未示出)等可以形成在堤BNK的表面(例如，侧壁)上，以改善每个像素PXL的光效率。
在下文中，基于一个发光元件LD，将参照图6至图9详细地描述每个像素PXL的剖面结构。图6中示出了构成像素电路PXC的各种电路元件之中的第二晶体管M2，图7中示出了第一晶体管M1。在下文中，当指定第一晶体管M1和第二晶体管M2而不彼此区分时，第一晶体管M1和第二晶体管M2中的每个将被包含地称为“晶体管M”。同时，每层的晶体管M的结构和/或晶体管M的位置不限于图6和图7中所示的实施例，并且在一些实施例中可以不同地改变。
参照图6至图9，根据本公开的实施例的像素PXL和包括该像素PXL的显示面板PNL可以包括设置在基底SUB的一个表面上的电路层PCL和显示层DPL。
构成对应的像素PXL的像素电路PXC的电路元件(例如，晶体管M和存储电容器Cst)以及连接到像素电路PXC的各种线可以设置在电路层PCL中。构成对应的像素PXL的发光单元EMU的对准电极ALE、发光元件LD和/或像素电极ELT可以设置在显示层DPL中。
具体地，基底SUB用于构成基体构件，并且可以是刚性基底(或膜)或柔性基底(或膜)。在示例中，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属材料制成的柔性基底(或薄膜)或至少一个绝缘层。基底SUB的材料和/或性质没有特别限制。在实施例中，基底SUB可以是基本上透明的。术语“基本上透明”可以意指可以以预定透射率或更大透射率透射光。在另一实施例中，基底SUB可以是半透明的或不透明的。此外，在一些实施例中基底SUB可以包括反射材料。
晶体管M可以设置在基底SUB上。晶体管M中的每个可以包括半导体图案SCP、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2，并且选择性地还包括下金属层BML。
下金属层BML可以设置在基底SUB上。下金属层BML可以与至少一个晶体管M(例如，第一晶体管M1)的栅电极GE和/或半导体图案SCP叠置。
缓冲层BFL可以设置在下金属层BML之上。缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以被构造为单层，但可以被构造为包括至少两层的多层。当缓冲层BFL设置为多层时，这些层可以由相同的材料形成或由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。在示例中，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区、与第二晶体管电极TE2接触的第二区、以及定位在第一区与第二区之间的沟道区。在一些实施例中，第一区和第二区中的一个可以是源区，并且第一区和第二区中的另一个可以是漏区。
在一些实施例中，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等制成。另外，半导体图案SCP的沟道区是未掺杂有杂质的半导体图案，并且可以是本征半导体。半导体图案SCP的第一区和第二区中的每个可以是掺杂有预定杂质的半导体图案。
栅极绝缘层GI可以设置在半导体图案SCP之上。在示例中，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与半导体图案SCP叠置。
第一层间绝缘层ILD1可以设置在栅电极GE之上。在示例中，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在第一层间绝缘层ILD1上。第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向(Z轴方向)上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透第一层间绝缘层ILD1和栅极绝缘层GI的接触孔电连接到半导体图案SCP的第一区。第二晶体管电极TE2可以通过穿透第一层间绝缘层ILD1和栅极绝缘层GI的接触孔电连接到半导体图案SCP的第二区。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
第二层间绝缘层ILD2可以设置在第一晶体管电极TE1和第二晶体管电极TE2之上。第二层间绝缘层ILD2可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
桥接电极BRP和/或第二电源线PL2可以设置在第二层间绝缘层ILD2上。桥接电极BRP可以通过穿透第二层间绝缘层ILD2的接触孔电连接到第一晶体管电极TE1。桥接电极BRP和第二电源线PL2可以被构造为同一导电层。也就是说，桥接电极BRP和第二电源线PL2可以通过同一工艺同时形成，但本公开不限于此。
保护层PSV可以设置在包括晶体管M的电路元件的顶部上。保护层PSV可以由有机材料制成，以使下面的台阶差平坦化。例如，保护层PSV可以包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，本公开不必限于此，并且保护层PSV可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
显示层DPL可以设置在电路层PCL的保护层PSV上。显示层DPL可以包括图案BNP、对准电极ALE、发光元件LD和/或像素电极ELT。
图案BNP可以设置在保护层PSV上。图案BNP可以包括彼此间隔开的第一图案BNP1、第二图案BNP2和第三图案BNP3。第一图案BNP1可以设置在第二图案BNP2与第三图案BNP3之间。
在一些实施例中，图案BNP可以具有各种形状。在实施例中，图案BNP可以具有在基底SUB上沿第三方向(Z轴方向)突出的形状。此外，图案BNP可以具有相对于基底SUB以预定角度倾斜的倾斜表面。然而，本公开不必限于此，并且图案BNP可以具有呈弯曲形状、台阶形状等的侧壁。在示例中，图案BNP可以具有呈半圆形形状、半椭圆形形状等的剖面。
设置在图案BNP的顶部上的电极和绝缘层可以具有与图案BNP对应的形状。在示例中，设置在图案BNP上的对准电极ALE可以包括具有与图案BNP的形状对应的形状的倾斜表面或弯曲表面。因此，图案BNP连同设置在其顶部上的对准电极ALE可以用作反射构件，反射构件用于在像素PXL的正面方向(即，第三方向(Z轴方向))上引导从发光元件LD发射的光，从而改善显示面板PNL的光发射效率。
图案BNP可以包括至少一种有机材料和/或至少一种无机材料。在示例中，图案BNP可以包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，本公开不必限于此，并且图案BNP可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
对准电极ALE中的每个可以设置在至少一个图案BNP上。例如，第一对准电极ALE1可以定位在第一图案BNP1的一个区域上，第二对准电极ALE2可以定位在第二图案BNP2的一个区域上，第三对准电极ALE3可以定位在第三图案BNP3的一个区域上。
对准电极ALE可以设置为在发射区域EA中彼此间隔开。如上所述，对准电极ALE可以在将发光元件LD对准的工艺中被供应有对准信号。因此，在对准电极ALE之间形成电场，使得供应到每个像素的发光元件LD可以在对准电极ALE之间对准。
对准电极ALE中的至少一个可以电连接到电路层PCL的电路元件。例如，如图7中所示，第一对准电极ALE1可以通过穿透保护层PSV的接触孔电连接到桥接电极BRP，并且因此电连接到晶体管M。另外，如图8中所示，第二对准电极ALE2可以通过穿透保护层PSV的接触孔电连接到第二电源线PL2。
对准电极ALE中的每个可以包括至少一种导电材料。在示例中，对准电极ALE中的每个可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属材料之中的至少一种金属或包括其的任何合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO)的至少一种导电氧化物、以及诸如PEDOT的导电聚合物之中的至少一种导电材料，但本公开不必限于此。
第一绝缘层INS1可以设置在对准电极ALE之上。第一绝缘层INS1可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
堤BNK可以设置在第一非发射区域NEA1的第一绝缘层INS1上。例如，堤BNK可以设置在第一非发射区域NEA1中，以围绕发射区域EA和第二非发射区域NEA2。
堤BNK可以包括至少一种有机材料和/或至少一种无机材料。在示例中，堤BNK可以包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，本公开不必限于此，并且堤BNK包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
发光元件LD可以设置在发射区域EA的第一绝缘层INS1上。发光元件LD可以在第一绝缘层INS1上设置在对准电极ALE之间。发光元件LD可以以其中发光元件LD分散在预定溶液中的形式制备，以通过喷墨印刷工艺等供应到像素PXL中的每个。在示例中，发光元件LD可以在分散在挥发性溶剂中的同时提供到像素PXL中的每个的发射区域。在将发光元件LD对准的工艺中，当通过对准电极ALE供应对准信号时，发光元件LD可以在在对准电极ALE之间形成电场的同时在对准电极ALE之间对准。在发光元件LD对准之后，溶剂可以以另一方式挥发或去除，使得发光元件LD可以稳定地布置在对准电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以部分地设置在发光元件LD上。当在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2时，可以防止发光元件LD与发光元件LD在其处对准的位置分离。第二绝缘层INS2设置在发光元件LD上，并且可以暴露发光元件LD的第一端部EP1和第二端部EP2。
第二绝缘层INS2可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
像素电极ELT可以设置在发光元件LD的由第二绝缘层INS2暴露的第一端部EP1和第二端部EP2上。像素电极ELT可以直接设置在发光元件LD的第一端部EP1和第二端部EP2上，以与发光元件LD的第一端部EP1和第二端部EP2接触。
像素电极ELT可以被构造为设置在不同层的多个导电层。例如，第一像素电极ELT1和第三像素电极ELT3可以设置在第二绝缘层INS2上。第一像素电极ELT1和第三像素电极ELT3可以被构造为同一导电层。第一像素电极ELT1和第三像素电极ELT3可以通过同一工艺同时形成，但本公开不必限于此。
第二像素电极ELT2和第四像素电极ELT4可以设置在第一像素电极ELT1和第三像素电极ELT3上。第二像素电极ELT2和第四像素电极ELT4可以被构造为同一导电层。第二像素电极ELT2和第四像素电极ELT4可以通过同一工艺同时形成，但本公开不必限于此。
当像素电极ELT被构造为多个导电层时，绝缘层可以设置在多个导电层之间。例如，第三绝缘层INS3可以进一步设置在第一像素电极ELT1和第三像素电极ELT3与第二像素电极ELT2和第四像素电极ELT4之间。第三绝缘层INS3覆盖第一像素电极ELT1和第三像素电极ELT3，并且可以暴露发光元件LD的第二端部EP2。例如，第三绝缘层INS3可以包括使第一发光元件LD1的第二端部EP2暴露的第一开口OP1、以及使第二发光元件LD2的第二端部EP2暴露的第二开口OP2。在实施例中，第一开口OP1和第二开口OP2可以定位在发射区域EA中的外部部分处。也就是说，第三绝缘层INS3可以在外部部分处开口以设置在发射区域EA中的中间。从发光元件LD发射的光可以入射到第三绝缘层INS3中，以被由高折射材料制成的第三绝缘层INS3波导，然后在发射区域EA的中间输出。因此，可以改善像素PXL的光发射轮廓，从而增强显示面板PNL的光发射效率。
为此，第一开口OP1和第二开口OP2可以相对于像素PXL的中心或发射区域EA的中心彼此间隔开。例如，第一开口OP1和第二开口OP2可以分别设置在相对于像素PXL的中心或发射区域EA的中心彼此对称的位置处，但本公开不必限于此。例如，第一开口OP1和第二开口OP2可以彼此间隔开，且第一对准电极ALE1置于其间。第一开口OP1和第二开口OP2可以分别设置在相对于第一对准电极ALE1彼此对称的位置处，但本公开不必限于此。此外，第一开口OP1和第二开口OP2可以彼此间隔开，且第一图案BNP1置于其间。第一开口OP1和第二开口OP2可以分别设置在相对于第一图案BNP1彼此对称的位置处，但本公开不必限于此。此外，第一开口OP1和第二开口OP2可以彼此间隔开，且发光元件LD的第一端部EP1置于其间。第一开口OP1和第二开口OP2可以分别设置在相对于发光元件LD的第一端部EP1彼此对称的位置处，但本公开不必限于此。
第二像素电极ELT2和第四像素电极ELT4可以设置在发光元件LD的通过第三绝缘层INS3的开口OP暴露的第二端部EP2上。例如，第二像素电极ELT2可以设置在第一发光元件LD1的由第三绝缘层INS3的第一开口OP1暴露的第二端部EP2上，以与第一发光元件LD1的第二端部EP2接触。第四像素电极ELT4可以设置在第二发光元件LD2的由第三绝缘层INS3的第二开口OP2暴露的第二端部EP2上，以与第二发光元件LD2的第二端部EP2接触。
如上所述，当第三绝缘层INS3设置在被构造为不同导电层的像素电极ELT之间时，像素电极ELT可以被第三绝缘层INS3稳定地隔开。因此，可以确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。因此，可以有效地防止在发光元件LD的第一端部EP1与第二端部EP2之间发生短路缺陷。
像素电极ELT中的至少一个可以通过穿透设置在其底部的第一绝缘层INS1和/或第三绝缘层INS3的接触部CNT或接触孔CH电连接到对准电极ALE或其他像素电极ELT。
例如，如图7中所示，第一像素电极ELT1可以通过穿透设置在其底部的第一绝缘层INS1的第一接触部CNT1与第一对准电极ALE1接触。第一接触部CNT1可以设置在第二非发射区域NEA2中，但本公开不必限于此。
另外，如图8中所示，第四像素电极ELT4可以通过穿透设置在其底部的第一绝缘层INS1和/或第三绝缘层INS3的第二接触部CNT2与第二对准电极ALE2接触。第二接触部CNT2可以设置在第二非发射区域NEA2中，但本公开不必限于此。
另外，如图9中所示，第二像素电极ELT2可以通过穿透设置在其底部的第一绝缘层INS1和/或第三绝缘层INS3的接触孔CH与第三像素电极ELT3接触。接触孔CH可以设置在第二非发射区域NEA2中，但本公开不必限于此。
像素电极ELT可以由各种透明导电材料制成。在示例中，像素电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO)的各种透明导电材料中的至少一种，并且被实现为基本上透明或半透明的以满足预定的透射率。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以在穿过像素电极ELT的同时发射到显示面板PNL的外部。
根据上述实施例，第三绝缘层INS3在外部部分处开口以设置在发射区域EA中的中间，使得入射到第三绝缘层INS3中的光可以在发射区域EA的中间输出。因此，可以改善像素PXL的光发射轮廓，从而增强显示面板PNL的光发射效率。
图10是示出根据本公开的实施例的显示面板的剖视图。
在图10中，将基于其中设置有被构造有彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3的任一个像素单元PXU的区域来示出显示装置的一部分，具体地，设置在显示装置中的显示面板PNL。
参照图10，颜色转换层CCL、盖层CPL和滤色器层CFL可以设置在显示层DPL上。
颜色转换层CCL可以在堤BNK的开口中设置在发光元件LD之上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的光散射层LSL。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色的光(例如，具有约400nm至约500nm的波段的蓝光)的发光元件LD。包括颜色转换颗粒的颜色转换层CCL设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之中的一些像素PXL中，使得可以显示全色图像。然而，本公开不必限于此，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射不同颜色的光的发光元件LD。例如，第一像素PXL1可以包括第一颜色(或红色)发光元件LD，第二像素PXL2可以包括第二颜色(或绿色)发光元件LD，第三像素PXL3可以包括第三颜色(或蓝色)发光元件LD。
第一颜色转换层CCL1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。在示例中，当发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括用于将从蓝色发光元件发射的蓝光转换为红光的第一量子点QDr。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的预定基质材料中的多个第一量子点QDr。第一量子点QDr可以吸收蓝光，并且通过根据能量跃迁使蓝光的波长偏移来发射具有约620nm至780nm的波段的红光。另一方面，当第一像素PXL1是另一种颜色的像素时，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点。
第二颜色转换层CCL2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。在示例中，当发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括用于将从蓝色发光元件发射的蓝光转换为绿光的第二量子点QDg。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的预定基质材料中的多个第二量子点QDg。第二量子点QDg可以吸收蓝光，并且通过根据能量跃迁使蓝光的波长偏移来发射具有约500nm至570nm的波段的红光。另一方面，当第二像素PXL2是另一种颜色的像素时，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点。
在示例中，在可见光段中具有相对短的波长的蓝光入射到第一量子点QDr和第二量子点QDg中，使得可以提高第一量子点QDr和第二量子点QDg的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。另外，通过使用相同颜色的发光元件(例如，蓝色发光元件)来构造第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的发光单元EMU，使得可以改善显示装置的制造效率。
可以选择性地设置光散射层LSL以有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。在示例中，当发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素时，光散射层LSL可以包括至少一种光散射颗粒SCT以有效地利用从发光元件LD发射的光。
例如，光散射层LSL可以包括分散在诸如基体树脂的预定基质材料中的多个光散射颗粒SCT。在示例中，光散射层LSL可以包括诸如二氧化硅的光散射颗粒SCT，但构成光散射颗粒SCT的材料不限于此。同时，光散射颗粒SCT不仅只设置在第三像素PXL3中。在示例中，即使在第一颜色转换层CCL1或第二颜色转换层CCL2的内部，也可以选择性地包括光散射颗粒SCT。
盖层CPL可以设置在颜色转换层CCL上。盖层CPL可以直接覆盖颜色转换层CCL。盖层CPL的一个表面可以与颜色转换层CCL接触，并且盖层CPL的另一表面可以与稍后将要描述的滤色器层CFL接触。盖层CPL可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。盖层CPL可以防止颜色转换层CCL由于来自外部的诸如湿气或空气的杂质的渗透而被损坏或污染。盖层CPL是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等。
滤色器层CFL可以设置在盖层CPL上。滤色器层CFL可以直接设置在盖层CPL上。滤色器层CFL可以包括与每个像素PXL的颜色对应的滤色器。例如，滤色器层CFL可以包括设置在第一像素PXL1中以使在第一像素PXL1中产生的光选择性地通过其透射的第一滤色器CF1、设置在第二像素PXL2中以使在第二像素PXL2中产生的光选择性地通过其透射的第二滤色器CF2、以及设置在第三像素PXL3中以使在第三像素PXL3中产生的光选择性地通过其透射的第三滤色器CF3。在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但本公开不必限于此。在下文中，当指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任一滤色器时，或者当包含性地指定两种或更多种滤色器时，对应的一个滤色器或对应的多个滤色器将被称为“滤色器CF”或“多个滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一颜色转换层CCL1叠置。第一滤色器CF1可以包括用于使第一颜色(或红色)的光选择性地通过其透射的滤色器材料。例如，当第一像素PXL1是红色像素时，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二颜色转换层CCL2叠置。第二滤色器CF2可以包括用于使第二颜色(或绿色)的光选择性地通过其透射的滤色器材料。例如，当第二像素PXL2是绿色像素时，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与光散射层LSL叠置。第三滤色器CF3可以包括用于使第三颜色(或蓝色)的光选择性地通过其透射的滤色器材料。例如，当第三像素PXL3是蓝色像素时，第三滤色器CF3可以包括蓝色滤色器材料。
光阻挡图案BM可以设置在滤色器CF之间。光阻挡图案BM可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3的边界或边缘处，而不与像素PXL的发射区域叠置。例如，光阻挡图案BM可以设置为在第三方向(Z轴方向)上与堤BNK叠置。光阻挡图案BM可以包括各种类型的光阻挡材料中的至少一种和/或特定颜色的滤色器材料。另一方面，可以在一些实施例中省略光阻挡图案BM。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置为在第一像素PXL1、第二像素PXL2和第三像素PXL3的边界处彼此叠置。
封装层ENC可以设置在滤色器层CFL上。封装层ENC可以覆盖设置在其下方的滤色器层CFL、颜色转换层CCL、显示层DPL和电路层PCL。封装层ENC可以防止湿气或空气渗透到上述下部构件中。为此，封装层ENC可以包括至少一个无机层。例如，无机层可以包括氮化铝(AlNx)、氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种，但本公开不必限于此。此外，封装层ENC可以保护上述下部构件免受诸如灰尘的异物的影响。为此，封装层ENC可以包括至少一个有机层。例如，有机层可以是丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂，但本公开不必限于此。如上所述，当封装层ENC设置在滤色器层CFL上时，可以省略单独的上基底，因此可以使显示面板PNL的厚度最小化，从而改善光效率。
根据上述实施例，第三绝缘层INS3设置在发射区域EA的中间，使得入射到第三绝缘层INS3中的光可以被引导到发射区域EA的中间。也就是说，由于改善了像素PXL的光发射轮廓，因此可以增加入射到颜色转换层CCL的光量，并且因此可以增强像素PXL的光发射效率。
在下文中，将描述另一实施例。在以下实施例中，与上述组件相同的组件由相同的附图标记表示，并且将省略或简化重复的描述。
图11是示出根据本公开的另一实施例的显示面板的剖视图。
参照图11，根据该实施例的显示装置与图10中所示的实施例的显示装置的不同之处在于：上基底UPL设置在其上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3的基底SUB上。
具体地，对第一像素PXL1、第二像素PXL2和第三像素PXL3封装的上基底UPL(也称为“封装基底”或“滤色器基底”)可以设置在基底SUB的一个表面上。上基底UPL可以包括与第一像素PXL1、第二像素PXL2和第三像素PXL3叠置的颜色转换层CCL、盖层CPL和滤色器层CFL。在实施例中，显示面板PNL的包括基底SUB、显示层DPL等的下板与显示面板PNL的包括上基底UPL、滤色器层CFL、颜色转换层CCL等的上板之间的空间可以填充有空气层或具有在约1至约1.6的范围内的相对低折射率的外涂层OC。
颜色转换层CCL、盖层CPL和滤色器层CFL可以设置在上基底UPL的一个表面上。例如，滤色器层CFL可以形成在上基底UPL上，盖层CPL可以形成在滤色器层CFL上，颜色转换层CCL可以形成在滤色器层CFL和盖层CPL上。然而，本公开不必限于此，并且颜色转换层CCL、盖层CPL和滤色器层CFL的形成顺序和与其对应的形状可以不同地改变。
在一些实施例中，光阻挡图案BM可以设置在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。光阻挡图案BM可以设置在像素PXL的边界或边缘处，不与像素PXL的发射区域叠置。例如，光阻挡图案BM可以设置为与堤BNK叠置。尽管在图11中例示了其中光阻挡图案BM设置在上基底UPL上并且第一滤色器CF1、第二滤色器CF2和第三滤色器CF3分别设置在由光阻挡图案BM分隔的区域中的情况，但本公开不必限于此。例如，当根据工艺方法和/或印刷设备的性能不需要首先形成光阻挡图案BM时，可以在首先形成第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之后形成光阻挡图案BM。也就是说，在一些实施例中，滤色器层CFL的形成顺序和/或与其相应的位置或形状可以不同地改变。
相似地，光阻挡图案BM可以进一步设置在第一颜色转换层CCL1、第二颜色转换层CCL2以及光散射层LSL之间。光阻挡图案BM可以设置在像素PXL的边界或边缘处，不与像素PXL的发射区域叠置。例如，光阻挡图案BM可以设置在盖层CPL上，并且第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL可以分别设置在由光阻挡图案BM分隔的区域中。然而，本公开不必限于此。例如，当根据工艺方法和/或印刷设备的性能不需要首先形成光阻挡图案BM时，可以在首先形成第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之后形成光阻挡图案BM。也就是说，在一些实施例中，颜色转换层CCL的形成顺序和/或与其对应的位置或形状可以不同地改变。
上面已经参照图10描述了颜色转换层CCL、盖层CPL和滤色器层CFL，因此将省略重复的描述。
这里已经公开了示例实施例，并且尽管采用了特定术语，但它们仅在通用和描述性意义上使用和解释，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员来说在提交本申请时明显的是，除非另外清楚地指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
对准电极，彼此间隔开；
第一发光元件和第二发光元件，设置在所述对准电极之间；
第一像素电极，电连接到所述第一发光元件的第一端部；
第二像素电极，电连接到所述第一发光元件的第二端部；
第三像素电极，电连接到所述第二像素电极和所述第二发光元件的第一端部；
第四像素电极，电连接到所述第二发光元件的第二端部；以及
绝缘层，设置在所述第一像素电极与所述第二像素电极之间，
其中，所述绝缘层包括：开口，使所述第一发光元件的所述第二端部和所述第二发光元件的所述第二端部暴露。
2.根据权利要求1所述的显示装置，其中，所述第二像素电极通过所述绝缘层的所述开口与所述第一发光元件的所述第二端部接触。
3.根据权利要求1所述的显示装置，其中，所述第四像素电极通过所述绝缘层的所述开口与所述第二发光元件的所述第二端部接触。
4.根据权利要求1所述的显示装置，其中，所述绝缘层设置在所述第二像素电极与所述第三像素电极之间。
5.根据权利要求1所述的显示装置，其中，所述绝缘层覆盖所述第一像素电极。
6.根据权利要求1所述的显示装置，其中，所述绝缘层覆盖所述第三像素电极。
7.根据权利要求1所述的显示装置，其中，所述第二像素电极通过穿透所述绝缘层的接触孔电连接到所述第三像素电极。
8.根据权利要求1所述的显示装置，其中，所述对准电极包括第一对准电极、第二对准电极和第三对准电极，
其中，所述第一发光元件设置在所述第一对准电极与所述第三对准电极之间，并且
所述第二发光元件设置在所述第一对准电极与所述第二对准电极之间。
9.根据权利要求8所述的显示装置，其中，所述第一发光元件的所述第一端部和所述第二发光元件的所述第一端部面向所述第一对准电极。
10.根据权利要求8所述的显示装置，其中，所述第一发光元件的所述第二端部面向所述第三对准电极，并且
所述第二发光元件的所述第二端部面向所述第二对准电极。
11.根据权利要求8所述的显示装置，其中，所述第一像素电极电连接到所述第一对准电极。
12.根据权利要求8所述的显示装置，其中，所述第四像素电极电连接到所述第二对准电极。
13.根据权利要求12所述的显示装置，其中，所述第四像素电极通过穿透所述绝缘层的接触孔电连接到所述第二对准电极。
14.根据权利要求8所述的显示装置，其中，所述绝缘层的所述开口包括：第一开口，使所述第一发光元件的所述第二端部暴露；以及第二开口，使所述第二发光元件的所述第二端部暴露，并且
其中，所述第一对准电极设置在所述第一开口与所述第二开口之间。
15.根据权利要求1所述的显示装置，其中，所述第一像素电极和所述第三像素电极设置在同一层。
16.根据权利要求1所述的显示装置，其中，所述第二像素电极和所述第四像素电极设置在同一层。
17.根据权利要求1所述的显示装置，其中，所述绝缘层的所述开口包括：第一开口，使所述第一发光元件的所述第二端部暴露；以及第二开口，使所述第二发光元件的所述第二端部暴露，并且
其中，所述第一发光元件的所述第一端部和所述第二发光元件的所述第一端部设置在所述第一开口与所述第二开口之间。
18.根据权利要求1所述的显示装置，所述显示装置还包括：
发射区域；
第一非发射区域，围绕所述发射区域；以及
第二非发射区域，与所述发射区域间隔开，且所述第一非发射区域置于所述发射区域与所述第二非发射区域之间。
19.根据权利要求18所述的显示装置，所述显示装置还包括：堤，设置在所述第一非发射区域中。
20.根据权利要求18所述的显示装置，其中，所述第二像素电极和所述第三像素电极在所述第二非发射区域中彼此接触。
CN202280019096.9A 2021-03-04 2022-02-28 显示装置 Pending CN116964744A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210028944A KR20220125862A (ko) 2021-03-04 2021-03-04 표시 장치
KR10-2021-0028944 2021-03-04
PCT/KR2022/002854 WO2022186569A1 (ko) 2021-03-04 2022-02-28 표시 장치

Publications (1)

Publication Number Publication Date
CN116964744A true CN116964744A (zh) 2023-10-27

Family

ID=83116398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280019096.9A Pending CN116964744A (zh) 2021-03-04 2022-02-28 显示装置

Country Status (4)

Country Link
US (1) US20220285426A1 (zh)
KR (1) KR20220125862A (zh)
CN (1) CN116964744A (zh)
WO (1) WO2022186569A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240065647A (ko) * 2022-11-04 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509929B1 (ko) * 2018-09-05 2023-03-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
KR20210018582A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 표시 패널
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
JP7348501B2 (ja) * 2019-09-30 2023-09-21 日亜化学工業株式会社 発光装置
US20230275198A1 (en) * 2019-10-25 2023-08-31 Sharp Kabushiki Kaisha Display device and method for inspecting display device
US11476301B2 (en) * 2020-01-14 2022-10-18 Au Optronics Corporation Display apparatus and manufacturing method thereof
KR20220075585A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 표시 장치
KR20230113754A (ko) * 2020-12-04 2023-08-01 엘지전자 주식회사 디스플레이 장치
CN114823761A (zh) * 2021-01-27 2022-07-29 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
KR20220125862A (ko) 2022-09-15
US20220285426A1 (en) 2022-09-08
WO2022186569A1 (ko) 2022-09-09

Similar Documents

Publication Publication Date Title
CN116964744A (zh) 显示装置
CN116525638A (zh) 显示设备
CN220441192U (zh) 显示装置
CN221352786U (zh) 显示装置
EP4227997A1 (en) Display device and method of fabricating the same
EP4246575A2 (en) Display device
EP4333057A1 (en) Display device and method of fabricating the same
CN218632042U (zh) 显示装置
US20230154937A1 (en) Display device and method of fabricating the same
US20230178691A1 (en) Display device and method of manufacturing the display device
US20230187427A1 (en) Display device and method of manufacturing the same
EP4258354A1 (en) Pixel and display device including the same
US20230163258A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
EP4224525A1 (en) Display device and method of manufacturing the same
EP4156264A1 (en) Display device
US20230282681A1 (en) Display device and method of fabricating the same
US20230282684A1 (en) Transistor and display device
US20240038785A1 (en) Display device
CN116435444A (zh) 显示装置
CN117276249A (zh) 显示设备
CN118414713A (zh) 发光元件和制造该发光元件的方法
CN117174730A (zh) 显示装置
CN117253952A (zh) 显示设备
KR20240117681A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination