CN218632042U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN218632042U
CN218632042U CN202222624794.1U CN202222624794U CN218632042U CN 218632042 U CN218632042 U CN 218632042U CN 202222624794 U CN202222624794 U CN 202222624794U CN 218632042 U CN218632042 U CN 218632042U
Authority
CN
China
Prior art keywords
light emitting
layer
region
emitting element
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222624794.1U
Other languages
English (en)
Inventor
崔敬芽
李鎭禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218632042U publication Critical patent/CN218632042U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置。所述显示装置包括：像素，包括发光区域和非发光区域；发光元件，设置在发光区域中；以及堤，设置在非发光区域中。堤包括：开口，在平面图中与发光区域叠置；第一区域，与开口间隔开；以及第二区域，围绕开口和第一区域，并且第二区域的厚度大于第一区域的厚度。因此，能够防止设置到每个像素的颜色转换层溢出到相邻的像素中。

Description

显示装置
本申请要求于2021年10月7日在韩国知识产权局(KIPO)提交的第10-2021-0133444号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置。
背景技术
随着对信息显示器的兴趣不断增加，对显示装置的研究和开发在不断进行。
实用新型内容
本实用新型的目的在于提供一种显示装置，该显示装置可以防止设置在每个像素中的颜色转换层溢出到相邻像素中，并且可以防止污点缺陷。
一种显示装置可以包括：像素，包括发光区域和非发光区域；以及堤，设置在非发光区域中，其中，堤包括：开口，在平面图中与发光区域叠置；第一区域，与开口间隔开；以及第二区域，围绕开口和第一区域，并且第二区域的厚度大于第一区域的厚度。
第一区域可以包括：第一子区域，在第一方向上与开口间隔开；以及第二子区域，在与第一方向相交的第二方向上与开口间隔开。
第一子区域的在第二方向上的宽度可以等于开口的在第二方向上的宽度。
第二子区域的在第一方向上的宽度可以等于开口的在第一方向上的宽度。
第一区域可以包括彼此间隔开的第一子区域和第二子区域，并且开口、第一子区域和第二子区域在第二方向上布置。
第一子区域的在与第二方向相交的第一方向上的宽度和/或第二子区域的在第一方向上的宽度可以等于开口的在第一方向上的宽度。
一种显示装置可以包括：像素，包括发光区域和非发光区域；堤，包括在平面图中与发光区域叠置的第一开口和与非发光区域叠置的第二开口；第一光学层，设置在第一开口上方；以及第二光学层，设置在第二开口中。
堤的厚度可以大于第二光学层的厚度。
第一光学层的折射率和/或第二光学层的折射率可以为1.1至1.3。
第一光学层和第二光学层可以包括相同的材料。
公开的目的不限于以上提及的目的，使用以下描述，本领域普通技术人员可以清楚地理解未提及的其他技术目的。
实施例提供了一种显示装置，该显示装置包括：像素，包括发光区域和非发光区域；发光元件，设置在发光区域中；以及堤，设置在非发光区域中，其中，堤包括在平面图中与发光区域叠置的开口、与开口间隔开的第一区域以及围绕开口和第一区域的第二区域，并且第二区域的厚度大于第一区域的厚度。
显示装置还可以包括彼此间隔开的第一电极和第二电极。发光元件可以设置在第一电极与第二电极之间。
显示装置还可以包括设置在发光元件的第一端部上的第一连接电极以及设置在发光元件的第二端部上的第二连接电极。
第一区域可以包括在第一方向上与开口间隔开的第一子区域以及在与第一方向相交的第二方向上与开口间隔开的第二子区域。
第一子区域的在第二方向上的宽度可以基本上等于开口的在第二方向上的宽度。
第二子区域的在第一方向上的宽度可以基本上等于开口的在第一方向上的宽度。
第一区域可以包括彼此间隔开的第一子区域和第二子区域，并且开口、第一子区域和第二子区域可以在第二方向上布置。
第一子区域的在与第二方向相交的第一方向上的宽度和/或第二子区域的在第一方向上的宽度可以基本上等于开口的在第一方向上的宽度。
显示装置还可以包括设置在开口中的颜色转换层。
第一区域的厚度可以为约6μm或更大。
堤可以具有倒锥形形状。
另一实施例提供了一种显示装置，该显示装置包括：像素，包括发光区域和非发光区域；堤，包括在平面图中与发光区域叠置的第一开口和与非发光区域叠置的第二开口；颜色转换层，设置在第一开口中；第一光学层，设置在颜色转换层上；以及第二光学层，设置在第二开口中。
堤的厚度可以大于第二光学层的厚度。
第二光学层的厚度可以为约6μm或更大。
第一光学层的折射率和/或第二光学层的折射率可以为约1.1至约1.3。
第一光学层和第二光学层可以包括相同的材料。
显示装置还可以包括设置在颜色转换层与第一光学层之间的盖层。
像素可以包括发射第一颜色的光的第一像素、发射第二颜色的光的第二像素以及发射第三颜色的光的第三像素。
颜色转换层可以包括设置在第一像素中的第一颜色转换层、设置在第二像素中的第二颜色转换层以及设置在第三像素中的散射层。
显示装置还可以包括设置在第一颜色转换层上的第一滤色器、设置在第二颜色转换层上的第二滤色器以及设置在散射层上的第三滤色器。
其他实施例的特点包括在具体实施方式和附图中。
根据公开的实施例，通过在非发光区域中形成具有比堤的第二区域的厚度薄的厚度的第一区域，能够提供能够容纳在将颜色转换层供应到每个像素的发光区域中的工艺中从开口溢出的颜色转换层的空间。因此，能够防止设置到每个像素的颜色转换层溢出到相邻的像素中。
另外，由于堤的第一区域部分地补偿了由第二区域引起的台阶，因此即使当在后续工艺中光致抗蚀剂设置在堤上时，也能够防止由于台阶而引起出现气泡。换句话说，通过使由于气泡引起的光致抗蚀剂的破裂最小化，能够改善在后续工艺中由光致抗蚀剂的变形和残留引起的污点缺陷，因此能够改善显示质量。
公开的实施例的效果不受以上所示的内容的限制，并且更多的各种效果包括在说明书中。
附图说明
通过以下结合附图的描述，公开的某些实施例的以上和其他方面、特征和优点将更明显。
图1示出了根据实施例的发光元件的示意性透视图。
图2示出了根据实施例的发光元件的示意性剖视图。
图3示出了根据实施例的显示装置的示意性平面图。
图4示出了根据实施例的像素的等效电路的示意图。
图5和图6示出了根据实施例的第一像素至第三像素的示意性平面图。
图7示出了沿着图5的线A-A’截取的示意性剖视图。
图8示出了沿着图5的线B-B’截取的示意性剖视图。
图9示出了根据实施例的像素的示意性平面图。
图10示出了沿着图9的线C-C’截取的示意性剖视图。
图11和图12示出了根据另一实施例的像素的示意性平面图。
图13示出了沿着图11的线D-D’截取的示意性剖视图。
图14示出了沿着图11的线E-E’截取的示意性剖视图。
具体实施方式
通过参照实施例的以下详细描述和附图，可以更容易地理解公开的优点和特征以及实现其的方法。然而，公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。提供实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员传达公开的范围。
这里使用的术语仅出于描述特定实施例的目的，而不旨在成为限制。如这里所使用的，除非上下文另有明确指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。还将理解的是，当在公开中使用术语“包含”和/或其变型、“包括”或其变型以及“具有”或其变型时，说明存在所陈述的元件、步骤、操作和/或装置，但是不排除存在或添加一个或更多个其他元件、步骤、操作和/或装置。
另外，术语“连接”或“结合”可以全面地意味着物理和/或电连接或结合。此外，这可以全面地意味着直接或间接连接或结合，以及一体的或非一体的连接或结合。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在另一元件或层上，或者也可以存在居间元件或层。贯穿说明书，相同的附图标记表示相同的组成元件。
尽管使用术语“第一”、“第二”等来描述各种组成元件，但是这些组成元件不受这些术语限制。这些术语仅用于将一个组成元件与另一组成元件区分开。因此，在本公开的技术精神内，下面描述的第一组成元件可以是第二组成元件。
考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如这里所使用的术语“约(大约)”或“近似”包括所陈述值，并且意味着在如由本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理和/或电接触、连接或结合。
出于其意思和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意味着“A、B或者A和B”。
除非这里另外定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，术语(诸如在常用词典中定义的术语)应被解释为具有与它们在相关领域和公开的上下文中的意思一致的意思，并且不应以理想或过于形式化的含义来解释，除非在这里明确地如此定义。
在下文中，将参照附图详细地描述公开的实施例。
图1示出了根据实施例的发光元件的示意性透视图。图2示出了根据实施例的发光元件的示意性剖视图。图1和图2示出了圆柱形形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为具有在一方向上延伸的圆柱形形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1上。第一半导体层11和第二半导体层13中的剩余一个可以设置在发光元件LD的第二端部EP2上。例如，第一半导体层11可以设置在发光元件LD的第一端部EP1上，第二半导体层13可以设置在发光元件LD的第二端部EP2上。
在一些实施例中，发光元件LD可以是通过蚀刻方法等以圆柱形形状制造的发光元件。在说明书中，“圆柱形形状”包括纵横比大于1的棒状形状或条状形状(诸如圆柱体、多边形圆柱体或多棱柱)，但其剖面的形状不受限制。
发光元件LD可以具有在纳米级至微米级的程度上的尺寸。例如，发光元件LD均可以具有在纳米级至微米级的范围内的直径(或宽度)D和/或长度L。然而，发光元件LD的尺寸不限于此，发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光装置(例如，显示装置)的各种装置的设计条件而不同地改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN和AlN中的至少一种半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Mg)的p型半导体层。然而，包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种材料制成。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的一种，但是公开不限于此。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，另外，活性层12可以包括各种其他材料。
在阈值电压或更大的电压施加到发光元件LD的端部的情况下，发光元件LD在电子-空穴对在活性层12中结合的同时发光。通过使用该原理经由控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
第二半导体层13设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN和AlN中的至少一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第二导电掺杂剂的n型半导体层。然而，包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种材料制成。
电极层14可以设置在发光元件LD的第一端部EP1和/或第二端部EP2上。图2示出了其中电极层14形成在第一半导体层11上的情况，但是公开不限于此。例如，单独的电极层还可以设置在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。作为示例，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但是公开不限于此。因此，在电极层14由透明金属或透明金属氧化物制成的情况下，在发光元件LD的活性层12中产生的光可以透射通过电极层14以发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以直接设置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以使发光元件LD的具有不同极性的第一端部EP1和第二端部EP2暴露。在一些实施例中，绝缘膜INF可以使电极层14和/或第二半导体层13的与发光元件LD的第一端部EP1和第二端部EP2相邻的侧部暴露。
绝缘膜INF可以防止在活性层12接触除第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。另外，绝缘膜INF可以使发光元件LD的表面缺陷最小化，以改善发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以被构造为双层，并且构成双层的各个层可以包括不同的材料。例如，绝缘膜INF可以形成为由氧化铝(AlOx)和氧化硅(SiOx)制成的双层，但是公开不限于此。在一些实施例中，可以省略绝缘膜INF。
包括上述发光元件LD的发光装置可以用在除了显示装置之外的需要光源的各种类型的装置中。例如，发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的装置(诸如照明装置)中。
图3示出了根据实施例的显示装置的示意性平面图。
图3将显示装置(特别是设置在显示装置中的显示面板PNL)示出为可以使用图1和图2的实施例中描述的发光元件LD作为光源的电子装置的示例。
为了更好地理解和易于描述，图3简要地示出了基于显示区域DA的显示面板PNL的结构。然而，在一些实施例中，未示出的至少一个驱动电路部(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或垫(pad，或称为“焊盘”)还可以设置在显示面板PNL中。
参照图3，显示面板PNL和用于形成显示面板PNL的发光基底SUB包括用于显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。显示区域DA可以形成其中显示图像的屏幕，并且非显示区域NDA可以是除显示区域DA之外的剩余区域。
像素部分PXU可以设置在显示区域DA中。像素部分PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，在任意提及第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个的情况下，或者在全面提及第一像素PXL1、第二像素PXL2和第三像素PXL3中的两种或更多种类型的像素的情况下，它们将被称为“像素PXL”或“多个像素PXL”。
像素PXL可以根据条纹或
Figure BDA0003875521850000081
布置结构规则地布置。然而，像素PXL的布置结构不限于此，像素PXL可以以各种结构和/或方法布置在显示区域DA中。
在一些实施例中，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3。设置为彼此相邻的至少一个第一像素至第三像素PXL1、PXL2和PXL3可以形成可以发射各种颜色的光的像素部分PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射颜色(例如，预定或选择的颜色)的光的像素。在一些实施例中，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素，但是公开不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3设置有发射相同颜色的光的发光元件，并且包括设置在各个发光元件上的不同颜色的颜色转换层和/或滤色器层，使得它们可以分别发射第一颜色、第二颜色和第三颜色的光。在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3分别设置有第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源，使得它们分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素部分PXU的像素PXL的颜色、类型和/或数量不受特别地限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由控制信号(例如，预定或选择的控制信号)(例如，扫描信号和数据信号)和/或电源(例如，预定或选择的电源)(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2的实施例中的一个的至少一个发光元件LD，例如，具有在纳米级至微米级的程度上的尺寸的超小圆柱形形状的发光元件LD。然而，公开不限于此，各种类型的发光元件LD可以用作像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。然而，可以应用于显示装置的像素PXL的类型、结构和/或驱动方法不受特别地限制。例如，每个像素PXL可以被构造为各种结构和/或驱动方法的无源或有源发光显示装置的像素。
图4示出了根据实施例的像素的等效电路的示意图。
图4中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。
参照图4，像素PXL还可以包括用于以与数据信号对应的亮度产生光的发光部分EMU和用于驱动发光部分EMU的像素电路PXC。
像素电路PXC可以电连接在第一电源VDD与发光部分EMU之间。另外，像素电路PXC可以电连接到像素PXL的扫描线SL和数据线DL，以响应于从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光部分EMU的操作。另外，像素电路PXC还可以选择性地电连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以电连接在第一电源VDD与第一连接电极ELT1之间。第一晶体管M1的栅电极可以电连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制供应到发光部分EMU的驱动电流。例如，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以可选地包括下导电层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和下导电层BML可以(例如，在平面图中)彼此叠置，且绝缘层设置在(或置于)第一晶体管M1的栅电极与下导电层BML之间。在实施例中，下导电层BML可以电连接到第一晶体管M1的第二电极(例如，第一晶体管M1的源电极或漏电极)。
在第一晶体管M1包括下导电层BML的情况下，通过在像素PXL被驱动时向第一晶体管M1的下导电层BML施加反向偏置电压，可以应用使第一晶体管M1的阈值电压在负方向或正方向上移动的反向偏置技术(或同步技术)。例如，通过将下导电层BML电连接到第一晶体管M1的源电极以应用源极同步技术，第一晶体管M1的阈值电压可以在负方向或正方向上移动。另外，在下导电层BML设置在形成第一晶体管M1的沟道的半导体图案下方的情况下，下导电层BML可以用作光阻挡图案以使第一晶体管M1的操作特性稳定。然而，下导电层BML的功能和/或利用方法不限于此。
第二晶体管M2可以电连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极可以电连接到扫描线SL。在从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管M2可以导通以将数据线DL电连接到第一节点N1。
对于每个帧时段，对应的帧的数据信号被供应到数据线DL，并且数据信号可以通过在其中供应栅极导通电压的扫描信号的时段期间导通的第二晶体管M2被传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极(或第一电极)可以电连接到第一节点N1，并且其另一电极(或第二电极)可以电连接到第一晶体管M1的第二电极。存储电容器Cst可以充有与在每个帧时段期间供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以电连接在第一连接电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以电连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压传输到感测线SENL。通过感测线SENL传输的电压可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所供应的电压来检测每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。检测到的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差被补偿。
图4示出了包括在像素电路PXC中的全部晶体管是N型晶体管，但是公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。
另外，像素PXL的结构和驱动方法可以不同地改变。例如，像素电路PXC可以被构造为具有除图4中所示的实施例的各种结构之外的各种结构和/或使用除图4中所示的实施例的驱动方法之外的驱动方法的像素电路。
例如，像素电路PXC可以不包括第三晶体管M3。另外，像素电路PXC还可以包括其他电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于使第一节点N1和/或第一连接电极ELT1的电压初始化的初始化晶体管、用于控制其中驱动电流被供应到发光部分EMU的时段的发光控制晶体管和/或用于使第一节点N1的电压升压的升压电容器。
发光部分EMU可以包括电连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD，例如，多个发光元件LD。
例如，发光部分EMU可以包括通过像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一连接电极ELT1、通过第二电力线PL2电连接到第二电源VSS的第五连接电极ELT5以及电连接在第一连接电极ELT1与第五连接电极ELT5之间的发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。例如，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。
在实施例中，发光部分EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和在该对电极之间在正向方向上电连接的至少一个发光元件LD。形成发光部分EMU的串联级的数量和形成每个串联级的发光元件LD的数量不受特别地限制。例如，构成各个串联级的发光元件LD的数量可以彼此相同或不同，但是发光元件LD的数量不受特别地限制。
例如，发光部分EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级以及包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及电连接在第一连接电极ELT1与第二连接电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在正向方向上电连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一连接电极ELT1，第一发光元件LD1的第二端部EP2可以电连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及电连接在第二连接电极ELT2与第三连接电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以在正向方向上电连接在第二连接电极ELT2与第三连接电极ELT3之间。例如，第二发光元件LD2的第一端部EP1可以电连接到第二连接电极ELT2，第二发光元件LD2的第二端部EP2可以电连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及电连接在第三连接电极ELT3与第四连接电极ELT4之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以在正向方向上电连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，第三发光元件LD3的第一端部EP1可以电连接到第三连接电极ELT3，第三发光元件LD3的第二端部EP2可以电连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及电连接在第四连接电极ELT4与第五连接电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以在正向方向上电连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，第四发光元件LD4的第一端部EP1可以电连接到第四连接电极ELT4，第四发光元件LD4的第二端部EP2可以电连接到第五连接电极ELT5。
发光部分EMU的第一电极(例如，第一连接电极ELT1)可以是发光部分EMU的阳极电极。发光部分EMU的最后一个电极(例如，第五连接电极ELT5)可以是发光部分EMU的阴极电极。
发光部分EMU的剩余电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以构成各个中间电极。例如，第二连接电极ELT2可以构成第一中间电极IET1，第三连接电极ELT3可以构成第二中间电极IET2，第四连接电极ELT4可以构成第三中间电极IET3。
在发光元件LD以串联/并联结构电连接的情况下，与在相同数量的发光元件LD仅并联电连接时相比，可以改善电力效率。另外，在其中发光元件LD以串联/并联结构电连接的像素PXL中，即使在串联级中的一些处发生短路缺陷，由于可以由剩余的串联级中的发光元件LD显示亮度(或预定或选择的亮度)，因此也可以降低像素PXL的暗点缺陷的可能性。然而，公开不限于此，发光部分EMU可以通过仅串联或仅并联电连接发光元件LD来构造。
发光元件LD中的每个可以包括至少一个电极(例如，第一连接电极ELT1)、经由像素电路PXC和/或第一电力线PL1电连接到第一电源VDD的第一端部EP1(例如，p型端部)以及经由至少另一电极(例如，第五连接电极ELT5)和第二电力线PL2电连接到第二电源VSS的第二端部EP2(例如，n型端部)。例如，发光元件LD可以在正向方向上电连接在第一电源VDD与第二电源VSS之间。在正向方向上电连接的发光元件LD可以形成发光部分EMU的有效光源。
在通过对应的像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧时段期间，像素电路PXC可以将与将在对应的帧中显示的灰度值对应的驱动电流供应到发光部分EMU。因此，在发光元件LD发射具有与驱动电流对应的亮度的光的同时，发光部分EMU可以显示与驱动电流对应的亮度。
图5和图6示出了根据实施例的第一像素至第三像素的示意性平面图。图7示出了沿着图5的线A-A’截取的示意性剖视图。图8示出了沿着图5的线B-B’截取的示意性剖视图。
参照图5和图6，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以包括能够通过包括发光元件LD来发光的发光区域EA。第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光区域EA可以被非发光区域NEA围绕。非发光区域NEA可以是其中设置有堤BNK的区域。
堤BNK可以包括(例如，在平面图中)与发光区域EA叠置的开口OP。堤BNK的开口OP可以使发光区域EA暴露。堤BNK可以形成坝结构，该坝结构限定在将颜色转换层CCL供应到像素PXL的步骤中颜色转换层CCL(见图8)将被供应到的区域，这将在下面描述。例如，发光区域EA由堤BNK的开口OP分隔，使得期望的类型和/或量的颜色转换层CCL可以被供应到发光区域EA中。
堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻像素PXL之间的漏光。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。例如，堤BNK可以以可以阻挡光的透射的黑色不透明图案形成。在实施例中，反射膜(未示出)可以形成在堤BNK的表面(例如，侧壁)上，以提高每个像素PXL的光效率。
堤BNK可以包括与开口OP间隔开的第一区域A1。第一区域A1可以提供可以容纳在将颜色转换层CCL供应到开口OP(或发光区域EA)中的工艺中从开口OP溢出的颜色转换层CCL的空间。因此，能够防止设置到每个像素PXL的颜色转换层CCL溢出到相邻的像素PXL中。
第一区域A1可以包括彼此间隔开的第一子区域SA1和第二子区域SA2。参照图5，第一子区域SA1和第二子区域SA2可以在第二方向(Y轴方向)上与开口OP间隔开。例如，开口OP、第一子区域SA1和第二子区域SA2可以在第二方向(Y轴方向)上顺序地布置。
第一子区域SA1的在第一方向(X轴方向)上的宽度S1x可以基本上等于或类似于第二子区域SA2的在第一方向(X轴方向)上的宽度S2x。另外，第一子区域SA1的在第一方向(X轴方向)上的宽度S1x和/或第二子区域SA2的在第一方向(X轴方向)上的宽度S2x可以基本上等于或类似于开口OP的在第一方向(X轴方向)上的宽度Ox。另外，第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y可以基本上等于或类似于第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y。另外，第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y和/或第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y可以与开口OP的在第二方向(Y轴方向)上的宽度Oy不同。例如，第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y和/或第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y可以小于开口OP的在第二方向(Y轴方向)上的宽度Oy。然而，开口OP、第一子区域SA1和/或第二子区域SA2的位置和尺寸不限于图5中所示的实施例，而可以不同地改变。
参照图6，第一子区域SA1可以在第一方向(X轴方向)上与开口OP间隔开，第二子区域SA2可以在第二方向(Y轴方向)上与开口OP间隔开。例如，第一子区域SA1可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间。
第一子区域SA1的在第一方向(X轴方向)上的宽度S1x可以与第二子区域SA2的在第一方向(X轴方向)上的宽度S2x不同。例如，第一子区域SA1的在第一方向(X轴方向)上的宽度S1x可以小于第二子区域SA2的在第一方向(X轴方向)上的宽度S2x。另外，第一子区域SA1的在第一方向(X轴方向)上的宽度S1x可以与开口OP的在第一方向(X轴方向)上的宽度Ox不同。例如，第一子区域SA1的在第一方向(X轴方向)上的宽度S1x可以小于开口OP的在第一方向(X轴方向)上的宽度Ox。另外，第二子区域SA2的在第一方向(X轴方向)上的宽度S2x可以基本上等于或类似于开口OP的在第一方向(X轴方向)上的宽度Ox。
第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y可以与第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y不同。例如，第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y可以大于第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y。另外，第一子区域SA1的在第二方向(Y轴方向)上的宽度S1y可以基本上等于或类似于开口OP的在第二方向(Y轴方向)上的宽度Oy。另外，第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y可以与开口OP的在第二方向(Y轴方向)上的宽度Oy不同。例如，第二子区域SA2的在第二方向(Y轴方向)上的宽度S2y可以小于开口OP的在第二方向(Y轴方向)上的宽度Oy。然而，开口OP、第一子区域SA1和/或第二子区域SA2的位置和尺寸不限于图6中所示的实施例，而可以不同地改变。
堤BNK可以包括围绕开口OP和第一区域A1的第二区域A2。第一区域A1和第二区域A2可以由相同的材料制成。例如，第一区域A1和第二区域A2可以一体地设置。第一区域A1和第二区域A2可以使用半色调掩模通过同一工艺同时形成，但是公开不限于此。
图7示出了设置在非发光区域NEA中的堤BNK的第一区域A1和第二区域A2的剖面。参照图7，堤BNK可以设置在发光基底SUB上。下面将参照图10描述发光基底SUB的剖面结构的详细描述。
在堤BNK中，第二区域A2的在第三方向(Z轴方向)上的厚度T2可以比第一区域A1的在第三方向(Z轴方向)上的厚度T1厚(或大)。例如，第一区域A1可以部分地补偿由于第二区域A2引起的台阶(或高度或厚度差)。在这种情况下，即使在后续工艺中光致抗蚀剂设置在堤BNK的第一区域A1上，也能够防止由于第二区域A2中的台阶而引起的气泡的出现，因此能够使由于气泡而引起的光致抗蚀剂破裂的现象最小化。换句话说，因为能够减少在后续工艺中由光致抗蚀剂的变形和残留引起的污点缺陷，所以能够改善显示质量。例如，在第二区域A2的在第三方向(Z轴方向)上的厚度T2形成为约11μm至约15μm的情况下，第一区域A1的在第三方向(Z轴方向)上的厚度T1可以形成为约6μm或更大，但是公开不限于此。
在实施例中，堤BNK可以具有倒锥形形状。堤BNK的侧表面可以与发光基底SUB的表面形成钝角。然而，公开不限于此，堤BNK的剖面形状可以不同地改变。
图8示出了设置在第一像素至第三像素PXL1、PXL2和PXL3中的堤BNK、颜色转换层CCL、光学层OPL和/或滤色器层CFL。
参照图8，堤BNK的第二区域A2可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间或者在第一像素至第三像素PXL1、PXL2和PXL3之间的边界处。堤BNK可以包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光区域EA(见图5)叠置的开口OP。堤BNK的开口OP可以提供其中可以设置颜色转换层CCL的空间。
堤BNK可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，堤BNK可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
在一些实施例中，堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻像素PXL之间的漏光。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。例如，堤BNK可以以可以阻挡光的透射的黑色不透明图案形成。在实施例中，反射膜(未示出)可以形成在堤BNK的表面(例如，侧壁)上，以提高每个像素PXL的光效率。
除了发光元件LD之外，颜色转换层CCL可以在堤BNK的开口OP内设置在发光基底SUB上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的散射层LSL。
在实施例中，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL分别设置在第一像素至第三像素PXL1、PXL2和PXL3中，从而显示全色图像。
第一颜色转换层CCL1可以包括将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在基质材料(诸如基体树脂)中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光以根据能量跃迁变换波长而发射红光。在第一像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在基质材料(诸如基体树脂)中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光以根据能量跃迁变换波长而发射绿光。在第二像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，可见光波段之中的具有相对短的波长的蓝光分别入射在第一量子点QD1和第二量子点QD2上，因此可以提高第一量子点QD1和第二量子点QD2中的每个的吸收系数。因此，可以提高从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保可期望的颜色再现性。另外，通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来构造第一像素至第三像素PXL1、PXL2和PXL3的发光部分EMU，因此可以提高显示装置的制造效率。
可以提供散射层LSL以有效地使用从发光元件LD发射的第三颜色(或蓝色)光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，散射层LSL可以包括至少一种类型的散射体SCT以有效地使用从发光元件LD发射的光。
例如，散射层LSL可以包括分散在基质材料(诸如基体树脂)中的散射体SCT。例如，散射层LSL可以包括诸如二氧化硅的散射体SCT，但是包括在散射体SCT中的材料不限于此。散射体SCT不仅设置在第三像素PXL3中，而且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在一些实施例中，可以省略散射体SCT以提供由透明聚合物制成的散射层LSL。
第一盖层CP1可以设置在颜色转换层CCL上。第一盖层CP1可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。第一盖层CP1可以覆盖颜色转换层CCL(或者例如在平面图中与颜色转换层CCL叠置)。第一盖层CP1可以防止诸如湿气或空气的杂质从外部渗透而损坏或污染颜色转换层CCL。
第一盖层CP1是无机层，其可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
光学层OPL可以设置在第一盖层CP1上。光学层OPL可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。
光学层OPL可以用于通过全反射经由使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，与颜色转换层CCL相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以为约1.6至约2.0，光学层OPL的折射率可以为约1.1至约1.3，但是公开不限于此。
在一些实施例中，光学层OPL可以包括基体树脂和分散在基体树脂中的中空颗粒。中空颗粒可以包括中空二氧化硅颗粒。另外，中空颗粒可以是由致孔剂形成的孔，但是公开不限于此。另外，光学层OPL可以包括二氧化钛(TiO2)颗粒和纳米硅酸盐颗粒中的至少一种，但是公开不限于此。
第二盖层CP2可以设置在光学层OPL上。第二盖层CP2可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。第二盖层CP2可以覆盖光学层OPL。第二盖层CP2可以防止诸如湿气或空气的杂质从外部渗透而损坏或污染光学层OPL。
第二盖层CP2是无机层，其可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
平坦化层OL可以设置在第二盖层CP2上。平坦化层OL可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。
平坦化层OL可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，平坦化层OL可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
滤色器层CFL可以设置在平坦化层OL上。滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器CF1、CF2和CF3。可以通过设置与第一像素至第三像素PXL1、PXL2和PXL3的各个颜色匹配的滤色器CF1、CF2和CF3来显示全色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以选择性地透射由第一像素PXL1发射的光的第一滤色器CF1、设置在第二像素PXL2中以选择性地透射由第二像素PXL2发射的光的第二滤色器CF2以及设置在第三像素PXL3中以选择性地透射由第三像素PXL3发射的光的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不限于此。在下文中，在提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的一个的情况下，或者在全面提及第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的两个或更多个的情况下，其将被称为“滤色器CF”或“多个滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一像素PXL1的发光基底SUB(或发光元件LD)和第一颜色转换层CCL1叠置。第一滤色器CF1可以包括选择性地透射第一颜色(或红色)的光的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二像素PXL2的发光基底SUB(或发光元件LD)和第二颜色转换层CCL2叠置。第二滤色器CF2可以包括选择性地透射第二颜色(或绿色)的光的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与第三像素PXL3的发光基底SUB(或发光元件LD)和散射层LSL叠置。第三滤色器CF3可以包括选择性地透射第三颜色(或蓝色)的光的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在一些实施例中，光阻挡层BM还可以设置在第一滤色器至第三滤色器CF1、CF2和CF3之间或在第一滤色器至第三滤色器CF1、CF2和CF3之间的边界处。因此，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，能够防止从显示装置的前面或侧面观看的颜色混合缺陷。光阻挡层BM的材料不受特别地限制，而可以由各种光阻挡材料制成。例如，光阻挡层BM可以通过将第一滤色器至第三滤色器CF1、CF2和CF3彼此堆叠来形成。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。外涂层OC可以覆盖滤色器层CFL和设置在其下面的下构件。外涂层OC可以防止湿气或空气渗透到以上提及的设置在其下面的下构件中。另外，外涂层OC可以保护以上提及的下构件免受诸如灰尘的异物的影响。
外涂层OC可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，外涂层OC可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
图9示出了根据实施例的像素的示意性平面图。图10示出了沿着图9的线C-C’截取的示意性剖视图。
作为示例，图9可以是构成图3的像素部分PXU的第一像素至第三像素PXL1、PXL2和PXL3中的一个，并且第一像素至第三像素PXL1、PXL2和PXL3可以彼此基本上相同或相似。另外，图9示出了其中每个像素PXL包括如图4中所示设置在四个串联级中的发光元件LD的实施例，但是每个像素PXL的串联级的数量可以根据实施例不同地改变。
在下文中，在任意提及第一发光元件至第四发光元件LD1、LD2、LD3和LD4之中的至少一个发光元件，或者全面提及两个或更多个发光元件的情况下，它或它们将被称为“发光元件LD”或“多个发光元件LD”。另外，在任意提及包括第一电极ALE1、第二电极ALE2、第三电极ALE3和第四电极ALE4的电极中的至少一个的情况下，它或它们将被称为“电极ALE”或“多个电极ALE”，并且在任意提及包括第一连接电极至第五连接电极ELT1、ELT2、ELT3、ELT4和ELT5的电极中的至少一个的情况下，它或它们将被称为“连接电极ELT”或“多个连接电极ELT”。
参照图9，每个像素PXL可以包括发光区域EA和非发光区域NEA。发光区域EA可以是可以通过包括发光元件LD来发光的区域。非发光区域NEA可以设置为围绕发光区域EA。非发光区域NEA可以是其中设置有围绕发光区域EA的第二堤图案BNP2的区域。例如，第二堤图案BNP2可以设置为(例如，在平面图中)与参照图5描述的堤BNK至少部分地叠置。
每个像素PXL可以包括电极ALE、发光元件LD和/或连接电极ELT。电极ALE可以设置在至少发光区域EA中。电极ALE可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。电极ALE可以从发光区域EA延伸到非发光区域NEA。例如，第一电极至第四电极ALE1、ALE2、ALE3和ALE4可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开以顺序地设置。
电极ALE中的一些可以通过接触孔电连接到像素电路PXC(见图4)和/或电力线。例如，第一电极ALE1可以通过接触孔电连接到像素电路PXC和/或第一电力线PL1，并且第三电极ALE3可以通过接触孔电连接到第二电力线PL2。
在一些实施例中，电极ALE中的一些可以通过接触孔电连接到连接电极ELT中的一些。例如，第一电极ALE1可以通过接触孔电连接到第一连接电极ELT1，第三电极ALE3可以通过接触孔电连接到第五连接电极ELT5。
在发光元件LD的对准步骤中，彼此相邻的一对电极ALE可以接收不同的信号。例如，在第一电极至第四电极ALE1、ALE2、ALE3和ALE4在发光区域EA中在第一方向(X轴方向)上顺序地布置的情况下，第一电极ALE1和第二电极ALE2可以形成一对以接收不同的对准信号，并且第三电极ALE3和第四电极ALE4可以形成一对以接收不同的对准信号。
在实施例中，第二电极ALE2和第三电极ALE3可以在发光元件LD的对准步骤中接收相同的信号。图9示出了第二电极ALE2和第三电极ALE3彼此分离，但是在发光元件LD的对准步骤中，第二电极ALE2和第三电极ALE3可以一体地或非一体地彼此电连接。
在一些实施例中，第一堤图案BNP1(见图10)可以设置在电极ALE下方。第一堤图案BNP1可以设置在至少发光区域EA中。第一堤图案BNP1可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。
由于第一堤图案BNP1设置在电极ALE中的每个的区域下方，因此，电极ALE中的每个的在其中形成有第一堤图案BNP1的区域中的区域可以在像素PXL的向上方向(即，第三方向(Z轴方向))上突出。在第一堤图案BNP1和/或电极ALE包括反射材料的情况下，反射壁结构可以形成在发光元件LD周围。因此，由于从发光元件LD发射的光可以指向像素PXL的向上方向(例如，显示面板PNL的包括视角范围(例如，预定或选择的视角范围)的前向方向)，因此可以改善像素PXL的发光效率。
发光元件LD中的每个可以在发光区域EA中在一对电极ALE之间对准。另外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1与第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1与第二连接电极ELT2之间。作为示例，第一发光元件LD1可以在第一电极ALE1和第二电极ALE2的第一区域(例如，上端区域)中对准，并且第一发光元件LD1的第一端部EP1可以电连接到第一连接电极ELT1，第一发光元件LD1的第二端部EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1与第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2与第三连接电极ELT3之间。作为示例，第二发光元件LD2可以在第一电极ALE1和第二电极ALE2的第二区域(例如，下端区域)中对准，并且第二发光元件LD2的第一端部EP1可以电连接到第二连接电极ELT2，第二发光元件LD2的第二端部EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第三电极ALE3与第四电极ALE4之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3与第四连接电极ELT4之间。作为示例，第三发光元件LD3可以在第三电极ALE3和第四电极ALE4的第二区域(例如，下端区域)中对准，并且第三发光元件LD3的第一端部EP1可以电连接到第三连接电极ELT3，第三发光元件LD3的第二端部EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第三电极ALE3与第四电极ALE4之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4与第五连接电极ELT5之间。作为示例，第四发光元件LD4可以在第三电极ALE3和第四电极ALE4的第一区域(例如，上端区域)中对准，并且第四发光元件LD4的第一端部EP1可以电连接到第四连接电极ELT4，第四发光元件LD4的第二端部EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以设置在发光区域EA的左上区域中，第二发光元件LD2可以设置在发光区域EA的左下区域中。第三发光元件LD3可以设置在发光区域EA的右下区域中，第四发光元件LD4可以设置在发光区域EA的右上区域中。然而，发光元件LD的布置和/或连接结构可以根据发光部分EMU的结构和/或串联级的数量而不同地改变。
连接电极ELT中的每个可以至少设置在发光区域EA中，并且可以设置为与至少一个电极ALE和/或至少一个发光元件LD叠置。例如，连接电极ELT中的每个可以形成在电极ALE和/或发光元件LD上，以便与电极ALE和/或发光元件LD叠置以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，上端区域)和第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，上端区域)和第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。另外，第二连接电极ELT2可以设置在第一电极ALE1的第二区域(例如，下端区域)和第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。例如，第二连接电极ELT2可以在发光区域EA中将第一发光元件LD1的第二端部EP2电连接到第二发光元件LD2的第一端部EP1。为此，第二连接电极ELT2可以具有弯曲形状。例如，第二连接电极ELT2可以在其中布置有至少一个第一发光元件LD1的区域与其中布置有至少一个第二发光元件LD2的区域之间的边界处具有弯曲或弯折结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，下端区域)和第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。另外，第三连接电极ELT3可以设置在第四电极ALE4的第二区域(例如，下端区域)和第三发光元件LD3的第一端部EP1上，以电连接到第三发光元件LD3的第一端部EP1。例如，第三连接电极ELT3可以在发光区域EA中将第二发光元件LD2的第二端部EP2电连接到第三发光元件LD3的第一端部EP1。为此，第三连接电极ELT3可以具有弯曲形状。例如，第三连接电极ELT3可以在其中布置有至少一个第二发光元件LD2的区域与其中布置有至少一个第三发光元件LD3的区域之间的边界处具有弯曲或弯折结构。
第四连接电极ELT4可以设置在第三电极ALE3的第二区域(例如，下端区域)和第三发光元件LD3的第二端部EP2上，以电连接到第三发光元件LD3的第二端部EP2。另外，第四连接电极ELT4可以设置在第四电极ALE4的第一区域(例如，上端区域)和第四发光元件LD4的第一端部EP1上，以电连接到第四发光元件LD4的第一端部EP1。例如，第四连接电极ELT4可以在发光区域EA中将第三发光元件LD3的第二端部EP2电连接到第四发光元件LD4的第一端部EP1。为此，第四连接电极ELT4可以具有弯曲形状。例如，第四连接电极ELT4可以在其中布置有至少一个第三发光元件LD3的区域与其中布置有至少一个第四发光元件LD4的区域之间的边界处具有弯曲或弯折结构。
第五连接电极ELT5可以设置在第三电极ALE3的第一区域(例如，上端区域)和第四发光元件LD4的第二端部EP2上，以电连接到第四发光元件LD4的第二端部EP2。
根据上述方式，布置在电极ALE之间的发光元件LD可以通过使用连接电极ELT以期望的形状电连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用连接电极ELT顺序地串联电连接。
在下文中，将集中于发光元件LD参照图10详细地描述每个像素PXL的剖面结构。图10示出了像素PXL的发光基底SUB。图10示出了构成像素电路PXC(见图4)的各种电路元件之中的第一晶体管M1，在不需要单独表示第一晶体管至第三晶体管M1、M2和M3的情况下，它们将被全面地称为“晶体管M”。晶体管M的结构和/或晶体管M的每层的位置不限于图10中所示的实施例，而可以根据实施例不同地改变。
参照图10，根据实施例的像素PXL的发光基底SUB可以包括电路元件，该电路元件包括设置在基体层BSL上的晶体管M以及电连接到晶体管M的各种布线。构成发光部分EMU的电极ALE、发光元件LD和/或连接电极ELT可以设置在电路元件上。
基体层BSL构成基体构件，并且可以是刚性或柔性基底或膜。例如，基体层BSL可以是由玻璃或钢化玻璃制成的硬基底、由塑料或金属材料制成的柔性基底(或薄膜)或者至少一个绝缘层。基体层BSL的材料和/或物理性质不受特别地限制。在实施例中，基体层BSL可以是基本上透明的。“基本上透明”可以意味着光可以以一定透射率(例如，预定或选择的透射率或更高的透射率)透射。在实施例中，基体层BSL可以是半透明的或不透明的。另外，根据实施例，基体层BSL可以包括反射材料。
下导电层BML和第一电力导电层PL2a可以设置在基体层BSL上。下导电层BML和第一电力导电层PL2a可以设置在同一层。例如，下导电层BML和第一电力导电层PL2a可以在同一工艺中同时形成，但是公开不限于此。第一电力导电层PL2a可以构成参照图4等描述的第二电力线PL2。
下导电层BML和第一电力导电层PL2a中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)或锡(Sn)或其合金制成(或者包括钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)或锡(Sn)或其合金)的单层或多层。
缓冲层BFL可以设置在下导电层BML和第一电力导电层PL2a上。缓冲层BFL可以防止杂质扩散到电路元件中。缓冲层BFL可以形成为单层，但是也可以形成为至少双层的多层。在缓冲层BFL形成为多层的情况下，缓冲层BFL的各个层可以由相同的材料或不同的材料制成。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以包括接触第一晶体管电极TE1的第一区、接触第二晶体管电极TE2的第二区以及设置在第一区与第二区之间的沟道区。在一些实施例中，第一区和第二区中的一个可以是源区，第一区和第二区中的另一个可以是漏区。
在一些实施例中，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等制成。另外，半导体图案SCP的沟道区可以是作为未掺杂有杂质的半导体图案的本征半导体，半导体图案SCP的第一区和第二区中的每个可以是掺杂有杂质的半导体。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。另外，栅极绝缘层GI可以设置在缓冲层BFL与第二电力导电层PL2b之间。栅极绝缘层GI可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
晶体管M的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。栅电极GE和第二电力导电层PL2b可以设置在同一层。例如，栅电极GE和第二电力导电层PL2b可以在同一工艺中同时形成，但是公开不限于此。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与半导体图案SCP叠置。第二电力导电层PL2b可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与第一电力导电层PL2a叠置。第二电力导电层PL2b与第一电力导电层PL2a一起可以构成参照图4等描述的第二电力线PL2。
栅电极GE和第二电力导电层PL2b中的每个可以形成为由钛(Ti)、铜(Cu)、钼(Mo)、铬(Cr)、金(Au)、镍(Ni)、铟(In)、锡(Sn)和钕(Nd)中的至少一种或其合金制成的单层或多层。例如，栅电极GE和第二电力导电层PL2b中的每个可以形成为其中钛(Ti)、铜(Cu)和/或氧化铟锡(ITO)顺序地或重复地堆叠的多层。
层间绝缘层ILD可以设置在栅电极GE和第二电力导电层PL2b上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。另外，层间绝缘层ILD可以设置在第二电力导电层PL2b与第三电力导电层PL2c之间。
层间绝缘层ILD可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以在同一工艺中同时形成，但是公开不限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向(Z轴方向)上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区。另外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
第三电力导电层PL2c可以设置为在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b叠置。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。另外，第三电力导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c与第一电力导电层PL2a和/或第二电力导电层PL2b一起可以构成参照图4等描述的第二电力线PL2。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以形成为由铝(Al)、钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)或锡(Sn)或其合金制成的单层或多层。
钝化层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c上。钝化层PSV可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
过孔层VIA可以设置在钝化层PSV上。过孔层VIA可以由有机材料制成，以使其下面的台阶平坦化。例如，过孔层VIA可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，过孔层VIA可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
第一堤图案BNP1可以设置在过孔层VIA上。根据实施例，第一堤图案BNP1可以具有各种形状。在实施例中，第一堤图案BNP1可以在基体层BSL上具有在第三方向(Z轴方向)上突出的形状。另外，第一堤图案BNP1可以形成为具有相对于基体层BSL以一角度(例如，预定或选择的角度)倾斜的倾斜表面。然而，公开不限于此，第一堤图案BNP1可以具有侧壁，该侧壁具有弯曲表面或台阶形状。例如，第一堤图案BNP1可以具有半圆形或半椭圆形形状的剖面。
设置在第一堤图案BNP1的上部处的电极和绝缘层可以具有与第一堤图案BNP1对应的形状。作为示例，设置在第一堤图案BNP1上的电极ALE可以包括具有与第一堤图案BNP1的形状对应的形状的倾斜表面或弯曲表面。因此，第一堤图案BNP1与设置在其上的电极ALE一起可以用作在像素PXL的前向方向(例如，第三方向(Z轴方向))上引导从发光元件LD发射的光的反射构件，以改善显示面板PNL的发光效率。
第一堤图案BNP1可以包括至少一种有机和/或无机材料。例如，第一堤图案BNP1可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，第一堤图案BNP1可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
电极ALE可以设置在过孔层VIA和第一堤图案BNP1上。电极ALE可以设置在像素PXL中以彼此间隔开。电极ALE可以设置在同一层。例如，电极ALE可以在同一工艺中同时形成，但是公开不限于此。
电极ALE可以在发光元件LD的对准步骤中接收对准信号。因此，在电极ALE之间形成电场，使得设置在每个像素PXL中的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括：包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)的各种金属材料中的至少一种金属或包括其的合金；诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO)的导电氧化物；以及诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物之中的至少一种导电材料，但公开不限于此。
第一电极ALE1可以通过穿透过孔层VIA和钝化层PSV的接触孔电连接到晶体管M的第一晶体管电极TE1。第三电极ALE3可以通过穿透过孔层VIA和钝化层PSV的接触孔电连接到第三电力导电层PL2c。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
第二堤图案BNP2可以设置在第一绝缘层INS1上。第二堤图案BNP2可以形成分隔在将发光元件LD供应到像素PXL中的每个的步骤中发光元件LD将被供应到的发光区域的坝结构。例如，可以将期望的类型和/或量的发光元件墨供应到由第二堤图案BNP2分隔的区域。
第二堤图案BNP2可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，第二堤图案BNP2可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
在一些实施例中，第二堤图案BNP2可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻像素PXL之间的漏光。例如，第二堤图案BNP2可以包括黑矩阵材料和滤色器材料中的至少一种。例如，第二堤图案BNP2可以以可以阻挡光的透射的黑色不透明图案形成。在实施例中，反射膜(未示出)可以形成在第二堤图案BNP2的表面(例如，侧壁)上，以提高每个像素PXL的光效率。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以在第一绝缘层INS1上设置在电极ALE之间。发光元件LD可以以分散在发光元件墨中的形式制备，并且可以通过喷墨印刷方法等被供应到每个像素PXL。例如，发光元件LD可以分散在挥发性溶剂中以设置在每个像素PXL中。随后，在将对准信号供应到电极ALE的情况下，在电极ALE之间形成电场，使得发光元件LD可以在电极ALE之间对准。在使发光元件LD对准之后，可以通过使溶剂挥发或以其他方式消除溶剂来将发光元件LD稳定地布置在电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2部分地设置在发光元件LD上，并且可以使发光元件LD的第一端部EP1和第二端部EP2暴露。在第二绝缘层INS2在完成发光元件LD的对准之后形成在发光元件LD上的情况下，能够防止发光元件LD偏离对准位置。
第二绝缘层INS2可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
连接电极ELT可以设置在发光元件LD的由第二绝缘层INS2暴露的第一端部EP1和第二端部EP2上。第一连接电极ELT1可以直接设置在第一发光元件LD1的第一端部EP1上，以接触第一发光元件LD1的第一端部EP1。
另外，第二连接电极ELT2可以直接设置在第一发光元件LD1的第二端部EP2上，以接触第一发光元件LD1的第二端部EP2。另外，第二连接电极ELT2可以直接设置在第二发光元件LD2的第一端部EP1上，以接触第二发光元件LD2的第一端部EP1。例如，第二连接电极ELT2可以将第一发光元件LD1的第二端部EP2电连接到第二发光元件LD2的第一端部EP1。
类似地，第三连接电极ELT3可以直接设置在第二发光元件LD2的第二端部EP2上，以接触第二发光元件LD2的第二端部EP2。另外，第三连接电极ELT3可以直接设置在第三发光元件LD3的第一端部EP1上，以接触第三发光元件LD3的第一端部EP1。例如，第三连接电极ELT3可以将第二发光元件LD2的第二端部EP2电连接到第三发光元件LD3的第一端部EP1。
类似地，第四连接电极ELT4可以直接设置在第三发光元件LD3的第二端部EP2上，以接触第三发光元件LD3的第二端部EP2。另外，第四连接电极ELT4可以直接设置在第四发光元件LD4的第一端部EP1上，以接触第四发光元件LD4的第一端部EP1。例如，第四连接电极ELT4可以将第三发光元件LD3的第二端部EP2电连接到第四发光元件LD4的第一端部EP1。
类似地，第五连接电极ELT5可以直接设置在第四发光元件LD4的第二端部EP2上，以接触第四发光元件LD4的第二端部EP2。
在实施例中，连接电极ELT中的一些可以设置在同一层。例如，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在同一层。另外，第二连接电极ELT2和第四连接电极ELT4可以设置在同一层。例如，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在第二绝缘层INS2上。第三绝缘层INS3可以设置在第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上。第二连接电极ELT2和第四连接电极ELT4可以设置在第三绝缘层INS3上。
第三绝缘层INS3可以使发光元件LD的第二端部EP2暴露。连接电极ELT可以形成在发光元件LD的由第三绝缘层INS3暴露的第二端部EP2上。
如上所述，在第三绝缘层INS3设置在由不同导电层制成的连接电极ELT之间的情况下，由于连接电极ELT可以通过第三绝缘层INS3稳定地分离，因此能够确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。
连接电极ELT可以由各种透明导电材料制成。例如，连接电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO)的各种透明导电材料中的至少一种，并且可以实现为基本上透明或半透明以满足一定透光率(例如，预定或选择的透光率)。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以穿过连接电极ELT以发射到显示面板PNL的外部。
第三绝缘层INS3可以被构造为单层或多层，并且可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种以及各种类型的无机材料。
根据上述实施例，堤BNK的第一区域A1可以提供可以容纳在将颜色转换层CCL供应到开口OP(或发光区域EA)中的工艺中从开口OP溢出的颜色转换层CCL的空间。因此，能够防止设置在每个像素PXL中的颜色转换层CCL溢出到相邻的像素PXL中。
另外，由于堤BNK的第一区域A1部分地补偿了由第二区域A2引起的台阶，因此即使光致抗蚀剂在后续工艺中设置在堤BNK上，也能够防止由于台阶而产生气泡。换句话说，通过使由于气泡引起的光致抗蚀剂的破裂最小化，能够改善在后续工艺中由光致抗蚀剂的变形和残留引起的污点缺陷，因此，能够改善显示质量。
在下文中，将描述实施例。在下面的实施例中，与上述元件相同的元件将由相同的附图标记表示，并且将省略或简化其重复描述。
图11和图12示出了根据另一实施例的像素的示意性平面图。图13示出了沿着图11的线D-D’截取的示意性剖视图。图14示出了沿着图11的线E-E’截取的示意性剖视图。
参照图11和图12，实施例与图1至图10的实施例的区别在于：堤BNK’包括第一开口OP1和第二开口OP2。
堤BNK’可以包括与发光区域EA叠置的第一开口OP1。堤BNK’的第一开口OP1可以使发光区域EA暴露。堤BNK’的第一开口OP1可以限定在将颜色转换层CCL供应到像素PXL的步骤中颜色转换层CCL将被供应到的区域。例如，发光区域EA由堤BNK’的第一开口OP1分隔，使得期望的类型和/或量的颜色转换层CCL可以被供应到发光区域EA中。
堤BNK’可以包括与非发光区域NEA叠置的第二开口OP2。第二开口OP2可以与第一开口OP1间隔开。第二开口OP2可以提供可以容纳在将颜色转换层CCL供应到第一开口OP1(或发光区域EA)中的工艺中从第一开口OP1溢出的颜色转换层CCL的空间。因此，能够防止设置在每个像素PXL中的颜色转换层CCL溢出到相邻的像素PXL中。
第二开口OP2可以包括彼此间隔开的第一子开口SO1和第二子开口SO2。参照图11，第一子开口SO1和第二子开口SO2可以在第二方向(Y轴方向)上与第一开口OP1间隔开。例如，第一开口OP1、第一子开口SO1和第二子开口SO2可以在第二方向(Y轴方向)上顺序地布置。
第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’可以与第二子开口SO2的在第一方向(X轴方向)上的宽度S2x’基本上相同。另外，第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’和/或第二子开口SO2的在第一方向(X轴方向)上的宽度S2x’可以与第一开口OP1的在第一方向(X轴方向)上的宽度Ox’基本上相同。另外，第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’可以与第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’基本上相同。另外，第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’和/或第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’可以与第一开口OP1的在第二方向(Y轴方向)上的宽度Oy’不同。例如，第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’和/或第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’可以小于第一开口OP1的在第二方向(Y轴方向)上的宽度Oy’。然而，第一开口OP1、第一子开口SO1和/或第二子开口SO2的位置和尺寸不限于图11中所示的实施例，而可以不同地改变。
参照图12，第一子开口SO1可以在第一方向(X轴方向)上与第一开口OP1间隔开，第二子开口SO2可以在第二方向(Y轴方向)上与第一开口OP1间隔开。例如，第一子开口SO1可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间。
第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’可以与第二子开口SO2的在第一方向(X轴方向)上的宽度S2x’不同。例如，第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’可以小于第二子开口SO2的在第一方向(X轴方向)上的宽度S2x’。另外，第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’可以与第一开口OP1的在第一方向(X轴方向)上的宽度Ox’不同。例如，第一子开口SO1的在第一方向(X轴方向)上的宽度S1x’可以小于第一开口OP1的在第一方向(X轴方向)上的宽度Ox’。另外，第二子开口SO2的在第一方向(X轴方向)上的宽度S2x’可以与第一开口OP1的在第一方向(X轴方向)上的宽度Ox’基本上相同。
第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’可以与第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’不同。例如，第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’可以大于第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’。另外，第一子开口SO1的在第二方向(Y轴方向)上的宽度S1y’可以与第一开口OP1的在第二方向(Y轴方向)上的宽度Oy’基本上相同。另外，第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’可以与第一开口OP1的在第二方向(Y轴方向)上的宽度Oy’不同。例如，第二子开口SO2的在第二方向(Y轴方向)上的宽度S2y’可以小于第一开口OP1的在第二方向(Y轴方向)上的宽度Oy’。然而，第一开口OP1、第一子开口SO1和/或第二子开口SO2的位置和尺寸不限于图12中所示的实施例，而可以不同地改变。
图13示出了设置在非发光区域NEA中的堤BNK’的第二开口OP2的剖面。参照图13，堤BNK’可以设置在发光基底SUB上。下面将参照图14描述发光基底SUB的剖面结构的详细描述。
第二光学层OPL2可以设置在堤BNK’的第二开口OP2内。堤BNK’的在第三方向(Z轴方向)上的厚度TB可以大于第二光学层OPL2的在第三方向(Z轴方向)上的厚度TOP。第二光学层OPL2可以部分地补偿由堤BNK’引起的台阶。在这种情况下，即使在后续工艺中光致抗蚀剂设置在堤BNK’上，也能够防止由于堤BNK’的台阶而引起的气泡的产生，因此能够使由于气泡引起的光致抗蚀剂的破裂最小化。换句话说，因为能够减少在后续工艺中由光致抗蚀剂的变形和残留引起的污点缺陷，所以能够改善显示质量。例如，在堤BNK’的在第三方向(Z轴方向)上的厚度TB形成为约11μm至约15μm的情况下，第二光学层OPL2的在第三方向(Z轴方向)上的厚度TOP可以形成为约6μm或更大，但是公开不限于此。
第二光学层OPL2的折射率可以为约1.1至约1.3，但是公开不限于此。在一些实施例中，第二光学层OPL2可以包括基体树脂和分散在基体树脂中的中空颗粒。中空颗粒可以包括中空二氧化硅颗粒。另外，中空颗粒可以是由致孔剂形成的孔，但公开不限于此。另外，第二光学层OPL2可以包括二氧化钛(TiO2)颗粒和纳米硅酸盐颗粒中的至少一种，但是公开不限于此。
图14示出了设置在第一像素至第三像素PXL1、PXL2和PXL3中的堤BNK’、颜色转换层CCL、第一光学层OPL1和/或滤色器层CFL。
参照图14，堤BNK’设置在第一像素至第三像素PXL1、PXL2和PXL3之间或在第一像素至第三像素PXL1、PXL2和PXL3之间的边界处，并且可以包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光区域EA(见图11)叠置的第一开口OP1。堤BNK’的第一开口OP1可以提供其中可以设置颜色转换层CCL的空间。
颜色转换层CCL可以在堤BNK’的第一开口OP1内设置在发光元件LD和发光基底SUB上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的散射层LSL。
第一盖层CP1可以设置在颜色转换层CCL上。第一盖层CP1可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。
第一光学层OPL1可以设置在第一盖层CP1上。第一光学层OPL1可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。
第一光学层OPL1可以用于通过全反射经由使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，与颜色转换层CCL相比，第一光学层OPL1可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以为约1.6至约2.0，第一光学层OPL1的折射率可以为约1.1至约1.3，但是公开不限于此。
第一光学层OPL1可以包括基体树脂和分散在基体树脂中的中空颗粒。中空颗粒可以包括中空二氧化硅颗粒。另外，中空颗粒可以是由致孔剂形成的孔，但公开不限于此。另外，第一光学层OPL1可以包括二氧化钛(TiO2)颗粒和纳米硅酸盐颗粒中的至少一种，但是公开不限于此。在一些实施例中，上述第一光学层OPL1和第二光学层OPL2可以由相同的材料制成。例如，第一光学层OPL1和第二光学层OPL2可以在同一工艺中同时设置。
第二盖层CP2可以设置在第一光学层OPL1上。第二盖层CP2可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。第二盖层CP2可以覆盖第一光学层OPL1。第二盖层CP2可以防止诸如湿气或空气的杂质从外部渗透而损坏或污染第一光学层OPL1。
平坦化层OL可以设置在第二盖层CP2上。平坦化层OL可以完全跨第一像素至第三像素PXL1、PXL2和PXL3设置。
滤色器层CFL可以设置在平坦化层OL上。滤色器层CFL可以包括与像素PXL的各个颜色匹配的滤色器CF1、CF2和CF3。可以通过设置与第一像素至第三像素PXL1、PXL2和PXL3的各个颜色匹配的滤色器CF1、CF2和CF3来显示全色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以选择性地透射由第一像素PXL1发射的光的第一滤色器CF1、设置在第二像素PXL2中以选择性地透射由第二像素PXL2发射的光的第二滤色器CF2以及设置在第三像素PXL3中以选择性地透射由第三像素PXL3发射的光的第三滤色器CF3。
在一些实施例中，光阻挡层BM还可以设置在第一滤色器至第三滤色器CF1、CF2和CF3之间或在第一滤色器至第三滤色器CF1、CF2和CF3之间的边界处，在这种情况下，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，能够防止从显示装置的前面或侧面观看的颜色混合缺陷。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以完全设置在第一像素至第三像素PXL1、PXL2和PXL3中。
根据上述实施例，堤BNK’的第二开口OP2可以提供可以容纳在将颜色转换层CCL供应到第一开口OP1(或发光区域EA)中的工艺中从第一开口OP1溢出的颜色转换层CCL的空间。因此，能够防止设置在每个像素PXL中的颜色转换层CCL溢出到相邻的像素PXL中。
另外，由于设置在堤BNK’的第二开口OP2中的第二光学层OPL2部分地补偿了由于堤BNK’引起的台阶，所以即使在后续工艺中光致抗蚀剂设置在堤BNK’上，也能够防止由于台阶产生气泡。换句话说，如上所述，通过使由于气泡引起的光致抗蚀剂的破裂最小化，能够改善在后续工艺中由光致抗蚀剂的变形和残留引起的污点缺陷，因此，能够改善显示质量。
以上描述是公开的技术特征的示例，公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独实现或者彼此组合实现。
因此，公开中公开的实施例不旨在限制公开的技术精神，而旨在描述公开的技术精神，公开的技术精神的范围不受这些实施例的限制。公开的保护范围应由权利要求解释，并且应解释的是，等同范围内的所有技术精神都包括在公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
像素，包括发光区域和非发光区域；以及
堤，设置在所述非发光区域中，
其中，所述堤包括：开口，在平面图中与所述发光区域叠置；第一区域，与所述开口间隔开；以及第二区域，围绕所述开口和所述第一区域，并且所述第二区域的厚度大于所述第一区域的厚度。
2.根据权利要求1所述的显示装置，其特征在于，所述第一区域包括：
第一子区域，在第一方向上与所述开口间隔开；以及
第二子区域，在与所述第一方向相交的第二方向上与所述开口间隔开。
3.根据权利要求2所述的显示装置，其特征在于，所述第一子区域的在所述第二方向上的宽度等于所述开口的在所述第二方向上的宽度。
4.根据权利要求2所述的显示装置，其特征在于，所述第二子区域的在所述第一方向上的宽度等于所述开口的在所述第一方向上的宽度。
5.根据权利要求1所述的显示装置，其特征在于，
所述第一区域包括彼此间隔开的第一子区域和第二子区域，并且
所述开口、所述第一子区域和所述第二子区域在第二方向上布置。
6.根据权利要求5所述的显示装置，其特征在于，所述第一子区域的在与所述第二方向相交的第一方向上的宽度和/或所述第二子区域的在所述第一方向上的宽度等于所述开口的在所述第一方向上的宽度。
7.一种显示装置，其特征在于，所述显示装置包括：
像素，包括发光区域和非发光区域；
堤，包括在平面图中与所述发光区域叠置的第一开口和与所述非发光区域叠置的第二开口；
第一光学层，设置在所述第一开口上方；以及
第二光学层，设置在所述第二开口中。
8.根据权利要求7所述的显示装置，其特征在于，所述堤的厚度大于所述第二光学层的厚度。
9.根据权利要求7所述的显示装置，其特征在于，所述第一光学层的折射率和/或所述第二光学层的折射率为1.1至1.3。
10.根据权利要求9所述的显示装置，其特征在于，所述第一光学层和所述第二光学层包括相同的材料。
CN202222624794.1U 2021-10-07 2022-09-30 显示装置 Active CN218632042U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0133444 2021-10-07
KR1020210133444A KR20230050547A (ko) 2021-10-07 2021-10-07 표시 장치

Publications (1)

Publication Number Publication Date
CN218632042U true CN218632042U (zh) 2023-03-14

Family

ID=85467766

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211210195.3A Pending CN115955873A (zh) 2021-10-07 2022-09-30 显示装置
CN202222624794.1U Active CN218632042U (zh) 2021-10-07 2022-09-30 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211210195.3A Pending CN115955873A (zh) 2021-10-07 2022-09-30 显示装置

Country Status (4)

Country Link
US (1) US20230114254A1 (zh)
KR (1) KR20230050547A (zh)
CN (2) CN115955873A (zh)
WO (1) WO2023059048A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140236B (zh) * 2015-07-31 2019-08-06 京东方科技集团股份有限公司 基板组件及其制备方法以及显示装置
KR102491590B1 (ko) * 2017-10-16 2023-01-20 엘지디스플레이 주식회사 표시장치와 그의 제조방법
CN109427847B (zh) * 2017-08-29 2020-12-11 京东方科技集团股份有限公司 发光层的制造方法、电致发光器件及显示装置
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20230050547A (ko) 2023-04-17
CN115955873A (zh) 2023-04-11
WO2023059048A1 (ko) 2023-04-13
US20230114254A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20230117019A (ko) 표시 장치 및 그 제조 방법
CN218632042U (zh) 显示装置
CN116964744A (zh) 显示装置
KR20230020627A (ko) 표시 장치
EP4227997A1 (en) Display device and method of fabricating the same
US20230395018A1 (en) Display device
US20230085647A1 (en) Display device
US20230187427A1 (en) Display device and method of manufacturing the same
US20240088165A1 (en) Display device
US20230154937A1 (en) Display device and method of fabricating the same
US20230223497A1 (en) Display device
US20230317907A1 (en) Display device
US20230282681A1 (en) Display device and method of fabricating the same
US20230178691A1 (en) Display device and method of manufacturing the display device
US20230395744A1 (en) Light emitting element and display device
US20230111396A1 (en) Display device
US20230317766A1 (en) Display device
CN116895678A (zh) 显示设备
CN117253952A (zh) 显示设备
KR20230120175A (ko) 표시 장치 및 그 제조 방법
CN115692456A (zh) 显示设备
KR20240018013A (ko) 표시 장치
CN116056501A (zh) 显示装置及制造显示装置的方法
KR20240010636A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant