CN116056501A - 显示装置及制造显示装置的方法 - Google Patents

显示装置及制造显示装置的方法 Download PDF

Info

Publication number
CN116056501A
CN116056501A CN202211277053.9A CN202211277053A CN116056501A CN 116056501 A CN116056501 A CN 116056501A CN 202211277053 A CN202211277053 A CN 202211277053A CN 116056501 A CN116056501 A CN 116056501A
Authority
CN
China
Prior art keywords
layer
light emitting
emitting element
pixel
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211277053.9A
Other languages
English (en)
Inventor
金昤究
朴允熙
朴志奫
崔淑景
卓炅善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116056501A publication Critical patent/CN116056501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/04—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of organic materials, e.g. plastics
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及制造显示装置的方法。所述显示装置包括：像素和堤，所述堤包括在平面图中与像素中的每个叠置的开口，其中，所述像素包括：发光元件，设置在像素中；颜色转换层，在堤的开口中设置在发光元件上；光学层，在堤的开口中设置在颜色转换层上。光学层包括围绕光学层的空隙的有机层。

Description

显示装置及制造显示装置的方法
本申请要求于2021年10月27日在韩国知识产权局提交的第10-2021-0144873号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置和一种制造该显示装置的方法。
背景技术
最近，对信息显示的兴趣已经增大。因此，对显示装置的研究和开发正在不断进行。
将理解的是，技术部分的该背景部分地意图提供用于理解技术的有用背景。然而，技术部分的该背景还可以包括不是在这里公开的主题的对应的有效申请日之前相关领域技术人员已知或理解的内容的部分的想法、构思或认识。
发明内容
公开的目的是提供一种包括具有超低折射率的光学层的显示装置。
公开的目的不限于上面的目的，并且本领域普通技术人员将从下面的描述中清楚地理解其它目的。
根据实施例，显示装置可以包括：像素；堤，包括在平面图中与像素中的每个叠置的开口，其中，像素包括：发光元件，设置在像素中；颜色转换层，在堤的开口中设置在发光元件上；以及光学层，在堤的开口中设置在颜色转换层上，其中，光学层可以包括围绕光学层的空隙的有机层。
光学层可以具有约1.25或更小的折射率。
光学层可以具有在约0.2μm至约3.0μm范围内的厚度。
光学层的空隙可以具有不同的直径。
光学层的空隙中的每个可以具有在约2nm至约150nm范围内的直径。
像素可以包括第一像素、第二像素和第三像素，并且第一像素的光学层、第二像素的光学层和第三像素的光学层可以彼此分离。
显示装置还可以包括设置在颜色转换层与光学层之间的第一覆盖层。
显示装置还可以包括在平面图中与光学层叠置的第二覆盖层。
第二覆盖层可以在堤上与第一覆盖层接触。
发光元件可以均包括：第一半导体层；第二半导体层，设置在第一半导体层上；以及活性层，设置在第一半导体层与第二半导体层之间。
根据实施例，制造显示装置的方法可以包括：设置堤，所述堤包括在平面图中与像素的发光元件叠置的开口；在堤的开口中设置颜色转换层；在颜色转换层上设置包括空隙形成材料的光学材料层；以及对光学材料层执行热处理以使空隙形成材料挥发而形成光学层。
制造显示装置的方法还可以包括使空隙形成材料挥发以在光学层中形成空隙。
热处理可以在约200℃或更低的温度下进行。
基于光学材料层的总重量，空隙形成材料的含量可以在约40wt％至约70wt％范围内。
可以将光学层的空隙形成为具有不同的直径。
可以将光学层的空隙中的每个形成为具有在约2nm至约150nm范围内的直径。
可以将光学层形成为具有在约0.2μm至约3.0μm范围内的厚度。
可以在堤的开口中设置光学材料层。
像素可以包括第一像素、第二像素和第三像素，并且可以在第一像素、第二像素和第三像素中分开地设置光学材料层。
可以通过喷墨印刷设置光学材料层。
其它实施例包括在详细描述和附图中。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其它方面和特征将变得更加明显，在附图中：
图1是示出根据实施例的发光元件的示意性透视图；
图2是示出根据实施例的发光元件的示意性剖视图；
图3是示出根据实施例的显示装置的示意性平面图；
图4是根据实施例的像素的等效电路的示意图；
图5是示出根据实施例的像素的示意性平面图；
图6是沿着图5的线A-A'截取的示意性剖视图；
图7是示出根据实施例的第一像素至第三像素的示意性剖视图；
图8是示出图7的光学层的示意性剖视图；并且
图9至图15是根据实施例的制造显示装置的方法的逐步工艺的示意性剖视图。
具体实施方式
将参照下面参照附图详细描述的实施例来阐明公开的优点和特征以及实现它们的方法。然而，公开不限于以下实施例，并且可以以不同的各种形式实施。公开不限于下面公开的实施例，而是将以各种不同的形式实现。提供实施例使得公开是完整的，并且提供实施例以充分告知公开所属领域的普通技术人员公开的范围。公开可以由权利要求的范围限定。
这里使用的术语是出于描述实施例的目的，而不意图限制公开。
在附图中，为了易于描述和清楚起见，可以夸大元件的大小、厚度、比率和尺寸。同样的附图标记始终表示同样的元件。
除非上下文另有明确说明，否则这里使用的单数形式“一”、“一个(种/者)”和“所述(该)”意图也包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的意图包括术语“和”与“或”的任何组合。例如，“A和/或B”可以被理解为意味着“A、B、或A和B”。术语“和”与“或”可以以连接或分离的意义来使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个”出于其含义和解释的目的意图包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为意味着“A、B、或A和B”。
当在本说明书中使用术语“包括”、“包含”、“具有”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
短语“在平面图中”意味着从顶部观看目标，并且短语“在示意性剖视图中”意味着从侧面观看目标被竖直切割的剖面。
另外，术语“连接”或“结合”可以指包括物理和/或电连接或结合。其通常还可以指直接或间接连接或结合以及一体或非一体连接或结合。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，它可以直接或间接地在所述另一元件或层上。例如，可以在其间存在居间元件或层。在整个说明书中，相同的附图标记表示相同的元件。
将理解的是，尽管这里可以使用“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，明显的是，在公开的精神和范围内，下面描述的第一元件可以是第二元件。
为了易于描述，可以在这里使用诸如“在……下方”、“在……之下”、“下”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或组件与另一元件或组件的关系。将理解的是，除图中所描绘的方位之外，空间相对术语意图还包含装置在使用中或操作中的不同方位。例如，在图中所示的装置被翻转的情况下，定位“在”另一装置“下方”或“之下”的装置可以放置在另一装置“上方”。因此，说明性术语“下方”可以包括下和上两种位置。装置也可以在其它方向上定位，因此空间相对术语可以根据取向而不同地解释。
术语“叠置”或“叠置的”意味着第一目标可以在第二目标的上方或下方或一侧，反之亦然。另外，术语“叠置”可以包括层、堆叠、面对或面向、在……之上延伸、覆盖或部分覆盖或者本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“不与”另一元件“叠置”时，这可以包括元件彼此间隔开、彼此偏移、或彼此偏置或者本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对”及其变型意味着第一元件可以直接或间接地与第二元件相对。在第三元件置于第一元件与第二元件之间的情况下，第一元件和第二元件尽管仍然彼此面对，但是可以被理解为彼此间接相对。
这里所使用的“约(大约)”或“大致(近似)”包括所陈述的值，并且意味着：考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，在特定值的如由本领域普通技术人员所确定的可接受偏差范围之内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。
除非这里另有定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不将以理想化或过于形式化的含义来解释，除非在这里明确地如此定义。
将参照附图详细描述公开的实施例。
图1是示出根据实施例的发光元件的示意性透视图。图2是示出根据实施例的发光元件的示意性剖视图。尽管在图1和图2中示出了柱形发光元件LD，但是发光元件LD的类型和/或形状不限于此。将理解的是，这里公开的形状可以包括与所述形状基本上相同或相似的形状。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为在一个方向或一定方向上延伸的柱形。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一者可以设置在发光元件LD的第一端EP1上。第一半导体层11和第二半导体层13中的另一者可以设置在发光元件LD的第二端EP2上。例如，第一半导体层11可以设置在发光元件LD的第一端EP1上，第二半导体层13可以设置在发光元件LD的第二端EP2上。
在实施例中，发光元件LD可以是在公开的精神和范围内通过蚀刻方法等制造为柱形的发光元件。在本说明书中，柱形包括长宽比(高宽比)大于1的棒状形状或条状形状，诸如圆柱体或多棱柱，并且其剖面形状不限于此。
发光元件LD可以具有小至纳米级至微米级的尺寸。作为示例，发光元件LD中的每个可以具有在纳米级至微米级范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据各种装置(例如，其中使用发光元件LD的发光装置用作光源的显示装置)的设计条件而变化。
第一半导体层11可以是第一导电类型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括选自InAlGaN、GaN、AlGaN、InGaN和AlN中的至少一种半导体材料，并且可以包括掺杂有第一导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的材料不限于此，并且可以使用各种其它材料来形成第一半导体层11。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的一种，但是公开不必限于此。
活性层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，并且各种材料可以构成活性层12。
在等于或大于阈值电压的电压被施加到发光元件LD的两端的情况下，在电子-空穴对在活性层12中复合的同时发光元件LD发光。通过使用该原理控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括选自InAlGaN、GaN、AlGaN、InGaN和AlN中的一种半导体材料，并且可以包括掺杂有第二导电类型掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第二半导体层13的材料不限于此，并且可以使用各种其它材料来形成第二半导体层13。
电极层14可以设置在发光元件LD的第一端EP1和/或第二端EP2上。图2示出了其中电极层14形成在第一半导体层11上的情况，但是公开不必限于此。例如，单独的电极层可以进一步设置在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但是公开不必限于此。如此，在电极层14可以包括透明金属或透明金属氧化物的情况下，在发光元件LD的活性层12中产生的光可以通过电极层14发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以设置(例如，直接设置)在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以使发光元件LD的具有不同极性的第一端EP1和第二端EP2暴露。在实施例中，绝缘膜INF可以使电极层14和/或第二半导体层13的与发光元件LD的第一端EP1和第二端EP2相邻的侧部暴露。
绝缘膜INF可以防止在活性层12与除第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。绝缘膜INF可以使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以包括双层，并且构成双层的各个层可以包括不同的材料。例如，绝缘膜INF可以包括包含氧化铝(AlOx)和氧化硅(SiOx)的双层，但是公开不必限于此。在实施例中，可以省略绝缘膜INF。
包括上述发光元件LD的发光装置可以用于需要光源的各种类型的装置(包括显示装置)。例如，发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD还可以用于需要光源的其它类型的装置，诸如照明装置。
图3是示出根据实施例的显示装置的示意性平面图。
图3示出了显示装置(例如，设置在显示装置中的显示面板PNL)，作为可以使用图1和图2的实施例中描述的发光元件LD作为光源的电子装置的示例。
为了便于说明，在图3中以显示区域DA为焦点简要示出了显示面板PNL的结构。然而，根据实施例，至少一个驱动电路部分(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或垫(pad，又称为“焊盘”或“焊垫”)(未示出)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和不包括显示区域DA的非显示区域NDA。显示区域DA可以构成在其上显示图像的屏幕，非显示区域NDA可以是除显示区域DA之外的区域。
像素单元PXU可以设置在显示区域DA中。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，可以将第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个称为“像素PXL”，或者可以将两种或更多种像素统称为“像素PXL”。
像素PXL可以根据stripe(条带)或
Figure BDA0003896083010000071
布置结构规则地布置或设置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置或设置在显示区域DA中。
根据实施例，发射不同颜色的光的两种或更多种像素PXL可以设置在显示区域DA中。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3可以布置或设置在显示区域DA中。彼此相邻设置的第一像素至第三像素PXL1、PXL2和PXL3可以构成发射各种颜色的光的一个像素单元PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射一种颜色的光的像素。根据实施例，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射蓝光的蓝色像素，但是公开不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3包括发射彼此相同颜色的光的发光元件。然而，通过包括设置在每个发光元件上的不同颜色的颜色转换层和/或滤色器层，可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3包括第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有特别限制。例如，由每个像素PXL发射的光的颜色可以进行各种改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电力(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括例如具有如根据图1和图2的实施例之一的至少一个发光元件LD一样小至纳米级至微米级的尺寸的超小柱形发光元件LD。然而，公开不必限于此，并且可以使用各种类型的发光元件LD作为像素PXL的光源。
在实施例中，每个像素PXL可以是有源像素。然而，适用于显示装置的像素PXL的类型、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以是具有各种结构和/或驱动方法的无源或有源型发光显示装置的像素。
图4是根据实施例的像素的等效电路的示意图。
根据实施例，图4中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或相似的结构。
参照图4，每个像素PXL还可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光单元EMU之间。像素电路PXC可以连接到对应像素PXL的扫描线SL和数据线DL，并且可以响应于分别从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光单元EMU的操作。像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制供应到发光单元EMU的驱动电流。例如，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以可选地包括下导电层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和下导电层BML可以彼此叠置，且绝缘层设置在第一晶体管M1的栅电极与下导电层BML之间。在实施例中，下导电层BML可以连接到第一晶体管M1的一个电极，例如，源电极或漏电极。
在第一晶体管M1可以包括下导电层BML的情况下，在像素PXL被驱动的情况下，可以应用反向偏压(back-biasing)技术(或sync技术)。例如，反向偏压电压被施加到第一晶体管M1的下导电层BML，以使第一晶体管M1的阈值电压在负方向或正方向上移位。例如，通过将下导电层BML连接到第一晶体管M1的源电极并且应用源-汇(source-sink)技术，第一晶体管M1的阈值电压可以在负方向或正方向上移位。在下导电层BML设置在构成第一晶体管M1的沟道的半导体图案下面或下方的情况下，下导电层BML可以用作光阻挡图案以使第一晶体管M1的操作特性稳定。然而，下导电层BML的功能和/或使用方法不限于此。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。在从扫描线SL供应栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管M2可以导通，并且可以将数据线DL连接到第一节点N1。
对于每个帧周期，对应帧的数据信号可以被供应到数据线DL，并且数据信号可以通过在供应栅极导通电压的扫描信号的时段期间导通的第二晶体管M2被传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间被充有与被供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据被供应到感测信号线SSL的感测信号将被施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。提取的特性信息可以用于转换图像数据，使得补偿像素PXL之间的特性偏差。
尽管在图4中将像素电路PXC中包括的所有晶体管示出为n型晶体管，但是公开不必限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
像素PXL的结构和驱动方法可以进行各种改变。例如，除图4中所示的实施例之外，像素电路PXC还可以包括具有各种结构和/或驱动方法的像素电路。
例如，像素电路PXC可以不包括第三晶体管M3。像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于使第一节点N1和/或第一连接电极ELT1的电压初始化的初始化晶体管、用于控制驱动电流被供应到发光单元EMU的时段的发射控制晶体管和/或用于使第一节点N1的电压升压的升压电容器。
发光单元EMU可以包括至少一个发光元件LD，例如，连接在第一电源VDD与第二电源VSS之间的发光元件LD。
例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电源VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二电源VSS的第五连接电极ELT5以及连接在第一连接电极ELT1与第五连接电极ELT5之间的发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD发射光。例如，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。
在实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和在正向方向上连接在该对电极之间的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量没有特别限制。例如，构成每个串联级的发光元件LD的数量可以彼此相同或不同，并且发光元件LD的数量没有特别限制。
例如，发光单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级和包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1与第二连接电极ELT2之间的至少一个第一发光元件LD1。第一发光元件LD1中的每个可以在正向方向上连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，第一发光元件LD1的第一端EP1可以连接到第一连接电极ELT1，第一发光元件LD1的第二端EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及连接在第二连接电极ELT2与第三连接电极ELT3之间的至少一个第二发光元件LD2。第二发光元件LD2中的每个可以在正向方向上连接在第二连接电极ELT2与第三连接电极ELT3之间。例如，第二发光元件LD2的第一端EP1可以连接到第二连接电极ELT2，第二发光元件LD2的第二端EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及连接在第三连接电极ELT3与第四连接电极ELT4之间的至少一个第三发光元件LD3。第三发光元件LD3中的每个可以在正向方向上连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，第三发光元件LD3的第一端EP1可以连接到第三连接电极ELT3，第三发光元件LD3的第二端EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及连接在第四连接电极ELT4与第五连接电极ELT5之间的至少一个第四发光元件LD4。第四发光元件LD4中的每个可以在正向方向上连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，第四发光元件LD4的第一端EP1可以连接到第四连接电极ELT4，第四发光元件LD4的第二端EP2可以连接到第五连接电极ELT5。
发光单元EMU的第一电极(例如，第一连接电极ELT1)可以是发光单元EMU的阳电极。发光单元EMU的最后一个电极(例如，第五连接电极ELT5)可以是发光单元EMU的阴电极。
发光单元EMU的剩余电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以构成中间电极。例如，第二连接电极ELT2可以构成第一中间电极IET1，第三连接电极ELT3可以构成第二中间电极IET2，第四连接电极ELT4可以构成第三中间电极IET3。
在发光元件LD以串联/并联结构连接的情况下，与相同数量的发光元件LD仅并联连接的情况相比，可以改善功率效率。在其中发光元件LD以串联/并联结构连接的像素PXL中，即使在一些或多个串联端子中发生短路缺陷，也可以通过剩余串联级的发光元件LD表现亮度，从而降低像素PXL中有缺陷的暗点的可能性。然而，公开不必限于此，并且发光元件LD可以仅串联连接以形成发光单元EMU，或者可以仅并联连接以形成发光单元EMU。
发光元件LD可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电源VDD的第一端EP1(例如，p型端)，以及经由至少一个其它电极(例如，第五连接电极ELT5)和第二电力线PL2连接到第二电源VSS的第二端EP2(例如，n型端)。例如，发光元件LD可以在正向方向上连接在第一电源VDD与第二电源VSS之间。在正向方向上连接的发光元件LD可以构成发光单元EMU的有效光源。
在通过像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU供应与将在对应帧中表现的灰度值对应的驱动电流。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以表现与驱动电流对应的亮度。
图5是示出根据实施例的像素的示意性平面图。图6是沿着图5的线A-A'截取的示意性剖视图。
作为示例，图5可以示出构成图3的像素单元PXU的第一像素至第三像素PXL1、PXL2和PXL3中的一个，并且第一像素至第三像素PXL1、PXL2和PXL3可以具有彼此基本上相同或相似的结构。此外，图5公开了其中每个像素PXL可以包括如图4中所示地设置在四个串联级中的发光元件LD的实施例，但是每个像素PXL的串联级的数量可以根据实施例进行各种改变。
在下文中，第一发光元件至第四发光元件LD1、LD2、LD3和LD4中的一个或更多个可以被称为“发光元件LD”，或者两种或更多种类型的发光元件可以被称为“发光元件LD”。包括第一电极至第四电极ALE1、ALE2、ALE3、ALE4的电极中的至少一个可以被称为“电极ALE”，包括第一连接电极至第五连接电极ELT1、ELT2、ELT3、ELT4和ELT5的电极中的至少一个可以被称为“连接电极ELT”。
参照图5，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是包括发光元件LD的发射光的区域。非发射区域NEA可以设置为围绕发射区域EA。非发射区域NEA可以是其中设置有围绕发射区域EA的第二堤图案BNP2的区域。
像素PXL中的每个可以包括电极ALE、发光元件LD和/或连接电极ELT。电极ALE可以至少设置在发射区域EA中。电极ALE可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此分开。电极ALE可以从发射区域EA延伸到非发射区域NEA。例如，第一电极至第四电极ALE1、ALE2、ALE3和ALE4可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此分开的同时顺序地设置。
一些或多个电极ALE可以通过接触孔连接到像素电路(图4的PXC)和/或电力线。例如，第一电极ALE1可以通过接触孔连接到像素电路PXC和/或第一电力线PL1，第三电极ALE3可以通过接触孔连接到第二电力线PL2。
在实施例中，一些或多个电极ALE可以通过接触孔电连接到一些或多个连接电极ELT。例如，第一电极ALE1可以通过接触孔电连接到第一连接电极ELT1，第三电极ALE3可以通过接触孔电连接到第五连接电极ELT5。
彼此相邻的一对电极ALE可以在发光元件LD的对准步骤中接收不同的信号。例如，在第一电极至第四电极ALE1、ALE2、ALE3和ALE4在发射区域EA中在第一方向(X轴方向)上顺序地布置或设置的情况下，第一电极ALE1和第二电极ALE2可以形成一对以接收不同的对准信号，并且第三电极ALE3和第四电极ALE4可以形成一对以接收不同的对准信号。
在实施例中，第二电极ALE2和第三电极ALE3可以在发光元件LD的对准步骤中接收相同的信号。图5示出了第二电极ALE2和第三电极ALE3是分离的，但是在发光元件LD的对准步骤中，第二电极ALE2和第三电极ALE3可以一体地或非一体地彼此连接。
在实施例中，第一堤图案(图6的BNP1)可以设置在电极ALE下面或下方。第一堤图案BNP1可以至少设置在发射区域EA中。第一堤图案BNP1可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此分开。
由于第一堤图案BNP1设置在电极ALE中的每个的一个区域或一定区域的下面或下方，因此电极ALE中的每个的在形成有第一堤图案BNP1的区域中的一个区域或一定区域可以在像素PXL的上方向上突出，例如，在第三方向(Z轴方向)上突出。在第一堤图案BNP1和/或电极ALE包括反射材料的情况下，反射壁结构可以形成在发光元件LD周围。因此，从发光元件LD发射的光可以在像素PXL的上方向(例如，包括视角范围的显示面板PNL的前方方向)上发射，从而改善显示面板PNL的光输出效率。
发光元件LD中的每个可以在发射区域EA中在一对电极ALE之间对准。此外，发光元件LD可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1与第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，第一发光元件LD1可以与第一电极ALE1和第二电极ALE2的第一区域(例如，上部区域)对准，第一发光元件LD1的第一端EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1与第二电极ALE2之间对准。第二发光元件LD2可以电连接在第一连接电极ELT2与第二连接电极ELT3之间。例如，第二发光元件LD2可以与第一电极ALE1和第二电极ALE2的第二区域(例如，下部区域)对准，第二发光元件LD2的第一端EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端EP2可以电连接到第二连接电极ELT3。
第三发光元件LD3可以在第三电极ALE3与第四电极ALE4之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，第三发光元件LD3可以与第三电极ALE3和第四电极ALE4的第二区域(例如，下部区域)对准，第三发光元件LD3的第一端EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第三电极ALE3与第四电极ALE4之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，第四发光元件LD4可以与第三电极ALE3和第四电极ALE4的第一区域(例如，上部区域)对准，第四发光元件LD4的第一端EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以位于发射区域EA的左上区域中，并且第二发光元件LD2可以位于发射区域EA的左下区域中。第三发光元件LD3可以位于发射区域EA的右下区域中，并且第四发光元件LD4可以位于发射区域EA的右上区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而进行各种改变。
连接电极ELT中的每个可以至少设置在发射区域EA中，并且可以设置为与至少一个电极ALE和/或发光元件LD叠置。例如，连接电极ELT可以形成在电极ALE和/或发光元件LD上以与电极ALE和/或发光元件LD叠置，并且可以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，上部区域)和第一发光元件LD1的第一端EP1上，并且可以电连接到第一发光元件LD1的第一端EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，上部区域)和第一发光元件LD1的第二端EP2上，并且可以电连接到第一发光元件LD1的第二端EP2。第二连接电极ELT2可以设置在第一电极ALE1的第二区域(例如，下部区域)和第二发光元件LD2的第一端EP1上，并且可以电连接到第二发光元件LD2的第一端EP1。例如，第二连接电极ELT2可以在发射区域EA中电连接到第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1。第二连接电极ELT2可以具有弯曲形状。例如，第二连接电极ELT2可以在其中布置或设置至少一个第一发光元件LD1的区域与其中布置或设置至少一个第二发光元件LD2的区域之间的边界处具有弯折或弯曲结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，下部区域)和第二发光元件LD2的第二端EP2上，并且可以电连接到第二发光元件LD2的第二端EP2。第三连接电极ELT3可以设置在第四电极ALE4的第二区域(例如，下部区域)和第三发光元件LD3的第一端EP1上，并且可以电连接到第三发光元件LD3的第一端EP1。例如，第三连接电极ELT3可以在发射区域EA中电连接到第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1。第三连接电极ELT3可以具有弯曲形状。例如，第三连接电极ELT3可以在其中布置或设置至少一个第二发光元件LD2的区域与其中布置或设置至少一个第三发光元件LD3的区域之间的边界处具有弯折或弯曲结构。
第四连接电极ELT4可以设置在第三电极ALE3的第二区域(例如，下部区域)和第三发光元件LD3的第二端EP2上，并且可以电连接到第三发光元件LD3的第二端EP2。第四连接电极ELT4可以设置在第四电极ALE4的第一区域(例如，上部区域)和第四发光元件LD4的第一端EP1上，并且可以电连接到第四发光元件LD4的第一端EP1。例如，第四连接电极ELT4可以在发射区域EA中电连接到第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1。第四连接电极ELT4可以具有弯曲形状。例如，第四连接电极ELT4可以在其中布置或设置至少一个第三发光元件LD3的区域与其中布置或设置至少一个第四发光元件LD4的区域之间的边界处具有弯折或弯曲结构。
第五连接电极ELT5可以设置在第三电极ALE3的第一区域(例如，上部区域)和第四发光元件LD4的第二端EP2上，并且可以电连接到第四发光元件LD4的第二端EP2。
以上述方式，布置或设置在电极ALE之间的发光元件LD可以通过使用连接电极ELT以期望的形状连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4通过使用连接电极ELT顺序地串联连接。
在下文中，将参照图6以发光元件LD为中心详细描述每个像素PXL的剖面结构。图6示出了像素PXL的发光元件层EL。图6示出了构成像素电路(图4中的PXC)的各种电路元件之中的第一晶体管M1。在不需要单独描述第一晶体管至第三晶体管M1、M2和M3的情况下，它们将被统称为“晶体管M”。作为示例，晶体管M的每层的结构和/或位置不限于图6中所示的实施例，并且可以根据实施例进行各种改变。
参照图6，根据实施例的像素PXL的发光元件层EL可以包括包含设置在基体层BSL上的晶体管M和连接到晶体管M的各种布线的电路元件。构成发光单元EMU的电极ALE、发光元件LD和/或连接电极ELT可以设置在电路元件上。
基体层BSL构成基体构件，并且可以是刚性或柔性基底或膜。例如，基体层BSL可以是包括玻璃或钢化玻璃的刚性基底、包括塑料或金属的柔性基底(或薄膜)或者至少一个绝缘层。基体层BSL的材料和/或物理性质没有特别限制。在实施例中，基体层BSL可以是基本上透明的。这里，术语“基本上透明”可以意味着光可以以一定的透射率或更高的透射率透射。在实施例中，基体层BSL可以是半透明的或不透明的。根据实施例，基体层BSL可以包括反射材料。
下导电层BML和第一电力导电层PL2a可以设置在基体层BSL上。下导电层BML和第一电力导电层PL2a可以设置在同一层。例如，下导电层BML和第一电力导电层PL2a可以在同一工艺中同时形成，但是公开不必限于此。在公开的精神和范围内，第一电力导电层PL2a可以构成参照图4等描述的第二电力线PL2。
下导电层BML和第一电力导电层PL2a可以包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金的单层或多层。
缓冲层BFL可以设置在下导电层BML和第一电力导电层PL2a上。缓冲层BFL可以防止杂质扩散到电路元件中。缓冲层BFL可以是单层，但也可以包括至少双层。在缓冲层BFL形成为多层的情况下，每个层可以包括相同的材料或类似的材料，或者可以包括不同的材料。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区域、与第二晶体管电极TE2接触的第二区域以及在第一区域与第二区域之间的沟道区。根据实施例，第一区域和第二区域中的一个可以是源区，第一区域和第二区域中的另一个可以是漏区。
在实施例中，在公开的精神和范围内，半导体图案SCP可以包括多晶硅、非晶硅、氧化物半导体等。半导体图案SCP的沟道区可以是作为未掺杂杂质的半导体图案的本征半导体，并且半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有杂质的半导体。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以设置在缓冲层BFL与第二电力导电层PL2b之间。栅极绝缘层GI可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
晶体管M的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。栅电极GE和第二电力导电层PL2b可以设置在同一层。例如，栅电极GE和第二电力导电层PL2b可以在同一工艺中同时形成，但是公开不必限于此。栅电极GE可以设置为在栅极绝缘层GI上在第三方向(Z轴方向)上与半导体图案SCP叠置。第二电力导电层PL2b可以设置为在栅极绝缘层GI上在第三方向(Z轴方向)上与第一电力导电层PL2a叠置。第二电力导电层PL2b可以与第一电力导电层PL2a一起构成参照图4等描述的第二电力线PL2。
栅电极GE和第二电力导电层PL2b可以包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金的单层或多层。
层间绝缘层ILD可以设置在栅电极GE和第二电力导电层PL2b上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。层间绝缘层ILD可以设置在第二电力导电层PL2b与第三电力导电层PL2c之间。
层间绝缘层ILD可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以在同一工艺中同时形成，但是公开不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向(Z轴方向)上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。第一晶体管电极TE1可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。根据实施例，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
第三电力导电层PL2c可以设置为在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b叠置。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。第三电力导电层PL2c可以通过穿过层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c可以与第一电力导电层PL2a和/或第二电力导电层PL2b一起构成参照图4描述的第二电力线PL2等。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金的单层或多层。
钝化层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c上。钝化层PSV可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
过孔层VIA可以设置在钝化层PSV上。过孔层VIA可以包括有机材料，以便使下面的台阶平坦化。例如，过孔层VIA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此。过孔层VIA可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
第一堤图案BNP1可以设置在过孔层VIA上。根据实施例，第一堤图案BNP1可以具有各种形状。在实施例中，第一堤图案BNP1可以具有在第三方向(Z轴方向)上从基体层BSL突出的形状。第一堤图案BNP1可以形成为具有相对于基体层BSL以一定角度倾斜的倾斜表面。然而，公开不必限于此，并且第一堤图案BNP1可以具有拥有弯曲表面或阶梯形状的侧壁。例如，第一堤图案BNP1可以具有呈半圆形或半椭圆形形状的剖面。
设置在第一堤图案BNP1上的电极和绝缘层可以具有与第一堤图案BNP1对应的形状。例如，设置在第一堤图案BNP1上的电极ALE可以包括具有与第一堤图案BNP1的形状对应的形状的倾斜表面或弯曲表面。因此，第一堤图案BNP1可以与设置在其上的电极ALE一起用作将从发光元件LD发射的光在像素PXL的前方方向(例如，在第三方向(Z轴方向))上引导的反射构件，从而改善显示面板PNL的光输出效率。
第一堤图案BNP1可以包括至少一种有机材料和/或至少一种无机材料。例如，第一堤图案BNP1可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此。第一堤图案BNP1可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
多个电极ALE可以设置在过孔层VIA和第一堤图案BNP1上。多个电极ALE可以设置为在像素PXL中彼此分开。多个电极ALE可以设置在同一层。例如，多个电极ALE可以在同一工艺中同时形成，但是公开不必限于此。
电极ALE可以在发光元件LD的对准步骤中接收对准信号。因此，在电极ALE之间形成电场，使得提供给像素PXL中的每个的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括选自诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)以及包括它们的合金的各种金属材料中的至少一种、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO)的导电氧化物以及诸如PEDOT的导电聚合物中的至少一种导电材料，但是公开不必限于此。
第一电极ALE1可以通过穿过过孔层VIA和钝化层PSV的接触孔电连接到晶体管M的第一晶体管电极TE1。第三电极ALE3可以通过穿过过孔层VIA和钝化层PSV的接触孔电连接到第三电力导电层PL2c。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
第二堤图案BNP2可以设置在第一绝缘层INS1上。第二堤图案BNP2可以形成使发射区域分隔的坝状结构，在将发光元件LD供应到像素PXL中的每个的步骤中，发光元件LD将被供应到所述发射区域。例如，可以将期望的类型和/或量的发光元件墨供应到被第二堤图案BNP2分隔的区域。
第二堤图案BNP2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此。第二堤图案BNP2可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
在实施例中，第二堤图案BNP2可以包括至少一种光阻挡材料和/或反射材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，第二堤图案BNP2可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。例如，第二堤图案BNP2可以包括阻挡光透射的黑色不透明图案。在实施例中，可以在第二堤图案BNP2的表面(例如，侧壁)上形成反射层(未示出)，以便提高每个像素PXL的光学效率。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以在第一绝缘层INS1上设置在电极ALE之间。在公开的精神和范围内，发光元件LD可以在发光元件墨中以分散形式制备，并且可以通过喷墨印刷方法等供应到像素PXL中的每个。例如，发光元件LD可以分散在挥发性溶剂中并且提供给像素PXL中的每个。在对准信号被供应到电极ALE的情况下，在电极ALE之间形成电场，使得发光元件LD可以在电极ALE之间对准。在使发光元件LD对准之后，可以通过以其它方式蒸发或去除溶剂来将发光元件LD稳定地布置或设置在电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上并且使发光元件LD的第一端EP1和第二端EP2暴露。在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2的情况下，可以防止发光元件LD离开对准位置。
第二绝缘层INS2可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
连接电极ELT可以设置在发光元件LD的通过第二绝缘层INS2暴露的第一端EP1和第二端EP2上。第一连接电极ELT1可以设置(例如，直接设置)在第一发光元件LD1的第一端EP1上，并且可以与第一发光元件LD1的第一端EP1接触。
第二连接电极ELT2可以设置(例如，直接设置)在第一发光元件LD1的第二端EP2上，并且可以与第一发光元件LD1的第二端EP2接触。第二连接电极ELT2可以设置(例如，直接设置)在第二发光元件LD2的第一端EP1上，并且可以与第二发光元件LD2的第一端EP1接触。例如，第二连接电极ELT2可以将第一发光元件LD1的第二端EP2与第二发光元件LD2的第一端EP1电连接。
类似地，第三连接电极ELT3可以设置(例如，直接设置)在第二发光元件LD2的第二端EP2上，并且可以与第二发光元件LD2的第二端EP2接触。第三连接电极ELT3可以设置(例如，直接设置)在第三发光元件LD3的第一端EP1上，并且可以与第三发光元件LD3的第一端EP1接触。例如，第三连接电极ELT3可以将第二发光元件LD2的第二端EP2与第三发光元件LD3的第一端EP1电连接。
类似地，第四连接电极ELT4可以设置(例如，直接设置)在第三发光元件LD3的第二端EP2上，并且可以与第三发光元件LD3的第二端EP2接触。第四连接电极ELT4可以设置(例如，直接设置)在第四发光元件LD4的第一端EP1上，并且可以与第四发光元件LD4的第一端EP1接触。例如，第四连接电极ELT4可以将第三发光元件LD3的第二端EP2与第四发光元件LD4的第一端EP1电连接。
类似地，第五连接电极ELT5可以设置(例如，直接设置)在第四发光元件LD4的第二端EP2上，并且可以与第四发光元件LD4的第二端EP2接触。
在实施例中，一些或多个连接电极ELT可以设置在同一层。例如，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在同一层。第二连接电极ELT2和第四连接电极ELT4可以设置在同一层。例如，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在第二绝缘层INS2上。第三绝缘层INS3可以设置在第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上。第二连接电极ELT2和第四连接电极ELT4可以设置在第三绝缘层INS3上。
第三绝缘层INS3可以使发光元件LD的第二端EP2暴露。第二连接电极ELT2可以形成在发光元件LD的通过第三绝缘层INS3暴露的第二端EP2上。
如此，在第三绝缘层INS3设置在包括不同导电层的连接电极ELT之间的情况下，连接电极ELT可以通过第三绝缘层INS3稳定地分离，从而确保发光元件LD的第一端EP1与第二端EP2之间的电稳定性。
连接电极ELT可以包括各种透明导电材料。例如，连接电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO)的各种透明导电材料中的至少一种，并且可以实现为基本上透明或半透明的以满足透光率。因此，从发光元件LD的第一端EP1和第二端EP2发射的光可以穿过连接电极ELT，并且可以发射到显示面板PNL的外部。
第三绝缘层INS3可以包括单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
图7是示出根据实施例的第一像素至第三像素的示意性剖视图。图8是示出图7的光学层的示意性剖视图。
图7示出了设置在参照图6描述的像素PXL的发光元件层EL上的分隔壁WL、颜色转换层CCL、光学层OPL和/或滤色器层CFL。
参照图7，分隔壁WL(或堤)可以设置在第一像素至第三像素PXL1、PXL2和PXL3的发光元件层EL上。例如，分隔壁WL可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间或它们之间的边界处，并且可以包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个叠置的开口。分隔壁WL的开口可以提供其中可以设置颜色转换层CCL和/或光学层OPL的空间。
分隔壁WL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此。分隔壁WL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
在实施例中，分隔壁WL可以包括至少一种光阻挡材料和/或反射材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，分隔壁WL可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。例如，分隔壁WL可以包括阻挡光透射的黑色不透明图案。在实施例中，可以在分隔壁WL的表面(例如，侧壁)上形成反射层(未示出)，以便提高每个像素PXL的光学效率。
颜色转换层CCL可以在分隔壁WL的开口内设置在包括发光元件LD的发光元件层EL上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的散射层LSL。
在实施例中，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射彼此相同颜色的光的发光元件LD。例如，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。可以通过分别在第一像素至第三像素PXL1、PXL2和PXL3上设置包括颜色转换颗粒的颜色转换层CCL来显示全色图像。
第一颜色转换层CCL1可以包括将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的基质材料中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且根据能量跃迁改变波长以发射红光。作为示例，在第一像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的基质材料中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光并且根据能量跃迁改变波长以发射绿光。例如，在第二像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，在可见光带中具有相对短波长的蓝光入射在第一量子点QD1和第二量子点QD2上，以增大第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光效率，并且可以确保优异的颜色再现性。通过利用相同颜色的发光元件LD(例如，蓝色发光元件)形成第一像素至第三像素PXL1、PXL2和PXL3的发光单元EMU，从而提高显示装置的制造效率。
可以设置散射层LSL以有效地利用从发光元件LD发射的第三颜色(或蓝色)的光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，散射层LSL可以包括至少一种类型的散射体SCT，以便有效地利用从发光元件LD发射的光。
例如，散射层LSL可以包括分散在诸如基体树脂的基质材料中的散射体SCT。例如，散射层LSL可以包括诸如TiO2、Al2O3、SiO2、ZnO、ZrO2、BaTiO3、Ta2O5、Ti3O5、ITO、IZO、ATO、Nb2O3、SnO和/或MgO的散射体SCT。然而，散射体SCT的构成材料不限于此。作为示例，散射体SCT不仅布置在第三像素PXL3中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在实施例中，可以省略散射体SCT以提供包括透明聚合物的散射层LSL。
第一覆盖层CPL1可以设置在颜色转换层CCL上。第一覆盖层CPL1可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL或与颜色转换层CCL叠置。第一覆盖层CPL1可以防止诸如湿气或空气的杂质从外部渗透以损坏或污染颜色转换层CCL。
第一覆盖层CPL1是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以通过经由全反射再循环从颜色转换层CCL提供的光来改善光提取效率。与颜色转换层CCL相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以在约1.6至约2.0的范围内，光学层OPL的折射率可以在约1.10至约1.25的范围内。光学层OPL的折射率可以在约1.10至约1.12的范围内。为了形成具有这种超低折射率的光学层OPL，光学层OPL可以包括围绕空隙VD的有机层OL。将参照图8详细描述光学层。
参照图8，光学层OPL的空隙VD可以被有机层OL围绕或直接被有机层OL围绕。有机层OL可以包括诸如硅树脂、丙烯酸树脂、环氧树脂、酚醛树脂、聚氨酯树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。例如，有机层OL可以通过控制硅树脂的官能团的数量来控制反应和交联度，但是公开不必限于此。作为示例，有机层OL可以包括具有有机改性的硅酸盐组合物的有机取代基。例如，有机层OL可以通过使R1 xSi(OR2)4-x和R3 ySi(OR4)4-y聚合而形成。R1是具有1至10个碳原子的烷基基团、具有6至10个碳原子的芳基基团或具有3至10个碳原子的烯基基团，R2是具有1至6个碳原子的烷基基团，R3是具有1至12个碳原子的氟烷基基团，R4可以是具有1至6个碳原子的烷基基团。作为示例，有机层OL可以包括倍半硅氧烷(例如，氢倍半硅氧烷、烷基倍半硅氧烷、芳基倍半硅氧烷)。作为示例，有机层OL可以包括被氟(F)取代的聚合物，但是公开不限于此。
当空隙形成材料通过热处理挥发时，光学层OPL的空隙VD可以是有机层OL中的空间(或腔或孔)。与通常包括在低折射率光学层中的中空颗粒(例如，通过使用空隙VD的中空二氧化硅)不同，光学层OPL可以不包括单独的壳。因此，可以形成与中空二氧化硅相比具有超低折射率的光学层OPL，中空二氧化硅的折射率通过SiO2壳而增大。由于可以无需昂贵的中空颗粒地形成光学层OPL，因此可以降低成本。
在其中空隙形成材料挥发的工艺中，空隙VD可以形成为各种形状和尺寸。例如，空隙VD中的每个可以形成为诸如圆形、椭圆形和/或不规则形状的各种形状。空隙VD的直径Dv可以彼此不同。例如，空隙VD的直径Dv可以在约2nm至约150nm的范围内，但是公开不必限于此。在其中空隙形成材料挥发的工艺中，一些或多个空隙VD可以形成为彼此连接的形状。下面将参照图9至图15描述形成光学层OPL的空隙VD的工艺的详细描述。
作为示例，在形成光学层OPL的空隙VD的工艺中，由于基质与空隙形成材料之间的收缩差异，裂纹裕度减小，并且在光学层OPL的厚度由于下面的台阶而部分增厚的情况下可能发生裂纹。为了防止由于裂纹裕度的减小而导致的缺陷，光学层OPL可以设置在第一像素至第三像素PXL1、PXL2和PXL3中的每个中以具有恒定的厚度。例如，如图7中所示，光学层OPL可以设置在分隔壁WL的开口中。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个的光学层OPL可以通过分隔壁WL彼此分离。通过将光学层OPL形成为恒定厚度而不受下面的台阶的影响，可以防止由于裂纹裕度的减小而导致的缺陷。例如，为了防止裂纹发生，光学层OPL可以形成为具有在约0.2μm至约3.0μm范围内的厚度。例如，为了防止裂纹发生，光学层OPL可以形成为具有在约0.3μm至约2.0μm范围内的厚度。
光学层OPL可以在分隔壁WL的开口中设置在颜色转换层CCL上。例如，第一像素PXL1的光学层OPL可以在分隔壁WL的开口中设置在第一颜色转换层CCL1上，第二像素PXL2的光学层OPL可以在分隔壁WL的开口中设置在第二颜色转换层CCL2上，第三像素PXL3的光学层OPL可以在分隔壁WL的开口中设置在散射层LSL上。
第二覆盖层CPL2可以设置在光学层OPL上。第二覆盖层CPL2可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL或与光学层OPL叠置。第二覆盖层CPL2可以防止诸如湿气或空气的杂质从外部渗透以损坏或污染光学层OPL。
在实施例中，由于光学层OPL设置在分隔壁WL的开口中并且通过分隔壁WL分离，第二覆盖层CPL2和第一覆盖层CPL1可以在分隔壁WL上彼此接触。
第二覆盖层CPL2是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
平坦化层PLL可以设置在第二覆盖层CPL2上。平坦化层PLL可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。
平坦化层PLL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此。平坦化层PLL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器CF1、CF2和CF3。与第一像素至第三像素PXL1、PXL2和PXL3的颜色对应的滤色器CF1、CF2和CF3可以设置为显示全色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以选择性地透射从第一像素PXL1发射的光的第一滤色器CF1、设置在第二像素PXL2中以选择性地透射从第二像素PXL2发射的光的第二滤色器CF2以及设置在第三像素PXL3中以选择性地透射从第三像素PXL3发射的光的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器。然而，公开不必限于此。在下文中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任何滤色器可以被称为“滤色器CF”，并且两种或更多种类型的滤色器可以被称为“滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一像素PXL1的发光元件层EL(或发光元件LD)和第一颜色转换层CCL1叠置。第一滤色器CF1可以包括选择性地透射第一颜色(或红色)的光的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二像素PXL2的发光元件层EL(或发光元件LD)和第二颜色转换层CCL2叠置。第二滤色器CF2可以包括选择性地透射第二颜色(或绿色)的光的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与第三像素PXL3的发光元件层EL(或发光元件LD)和散射层LSL叠置。第三滤色器CF3可以包括选择性地透射第三颜色(或蓝色)的光的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施例中，光阻挡层BM可以进一步设置在第一滤色器至第三滤色器CF1、CF2和CF3之间。如此，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，可以防止从显示装置的前表面或侧表面识别的混色缺陷。光阻挡层BM的材料没有特别限制，并且可以包括各种光阻挡材料。例如，可以通过将第一滤色器至第三滤色器CF1、CF2和CF3彼此堆叠来实现光阻挡层BM。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下面的构件或与包括滤色器层CFL的下面的构件叠置。外涂层OC可以防止湿气或空气渗透到上述下面的构件中。外涂层OC可以保护上述下面的构件免受诸如灰尘的异物的影响。
外涂层OC可以包括诸如多羟基低聚倍半硅氧烷(POSS)化合物、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不必限于此，并且外涂层OC可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)的各种类型的无机材料。
根据上述实施例，由于可以使用空隙VD形成具有超低折射率的光学层OPL而无需昂贵的低折射材料，因此可以降低成本。
随后，将描述根据实施例的制造显示装置的方法。
图9至图15是根据实施例的制造显示装置的方法的逐步工艺的示意性剖视图。图9至图15是用于描述制造图7和图8的显示装置的方法的示意性剖视图。与图7和图8的元件基本上相同的元件由相同的附图标记表示，并且省略了附图标记的详细描述。
参照图9，在发光元件层EL上形成分隔壁WL(或堤)。可以在第一像素至第三像素PXL1、PXL2和PXL3之间或它们之间的边界处设置分隔壁WL，并且分隔壁WL可以包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个叠置的开口。分隔壁WL的开口可以与参照图6描述的发光元件LD叠置。分隔壁WL的开口可以提供其中可以在后续工艺中设置颜色转换层CCL和/或光学层OPL的空间。
参照图10，在分隔壁WL的开口中形成颜色转换层CCL。可以在分隔壁WL的开口内在包括发光元件LD的发光元件层EL上设置颜色转换层CCL。可以在第一像素PXL1中设置第一颜色转换层CCL1，可以在第二像素PXL2中设置第二颜色转换层CCL2，可以在第三像素PXL3中设置散射层LSL。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且根据能量跃迁改变波长以发射红光。作为示例，在第一像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光并且根据能量跃迁改变波长以发射绿光。作为示例，在第二像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，在可见光带中具有相对短波长的蓝光入射在第一量子点QD1和第二量子点QD2上，以增大第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光效率，并且可以确保优异的颜色再现性。通过利用相同颜色的发光元件LD(例如，蓝色发光元件)形成第一像素至第三像素PXL1、PXL2和PXL3的发光单元EMU，从而提高了如上所述的显示装置的制造效率。
可以设置散射层LSL以有效地利用从发光元件LD发射的第三颜色(或蓝色)的光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，散射层LSL可以包括至少一种类型的散射体SCT，以便有效地利用从发光元件LD发射的光。
例如，散射层LSL可以包括分散在诸如基体树脂的基质材料中的散射体SCT。作为示例，散射层LSL可以包括诸如二氧化硅的散射体SCT，但是散射体SCT的材料不限于此。作为示例，散射体SCT不仅设置在第三像素PXL3中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在实施例中，可以省略散射体SCT以提供包括透明聚合物的散射层LSL。
参照图11至图13，在颜色转换层CCL上形成第一覆盖层CPL1，并且在第一像素至第三像素PXL1、PXL2和PXL3中的每个中设置光学材料层OPLa。
可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置第一覆盖层CPL1。第一覆盖层CPL1可以覆盖颜色转换层CCL或与颜色转换层CCL叠置。如上所述，第一覆盖层CPL1可以防止诸如湿气或空气的杂质从外部渗透以损坏或污染颜色转换层CCL。
可以在分隔壁WL的开口中在第一覆盖层CPL1和/或颜色转换层CCL上设置光学材料层OPLa。
光学材料层OPLa可以包括与包括有机材料的基质混合的空隙形成材料。基于光学材料层OPLa的总重量，空隙形成材料的含量可以在约40wt％至约70wt％的范围内，但公开不必限于此。
基质可以包括诸如硅树脂、丙烯酸树脂、环氧树脂、酚醛树脂、聚氨酯树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。例如，基质可以通过控制硅树脂的官能团的数量来控制反应和交联度，但公开不必限于此。作为示例，基质可以包括具有有机改性的硅酸盐组合物的有机取代基。例如，可以通过使R1 xSi(OR2)4-x和R3 ySi(OR4)4-y聚合来形成基质。R1是具有1至10个碳原子的烷基基团、具有6至10个碳原子的芳基基团或具有3至10个碳原子的烯基基团，R2是具有1至6个碳原子的烷基基团，R3是具有1至12个碳原子的氟烷基基团，R4可以是具有1至6个碳原子的烷基基团。作为示例，基质可以包括倍半硅氧烷(例如，氢倍半硅氧烷、烷基倍半硅氧烷、芳基倍半硅氧烷)。作为示例，基质可以包括被氟(F)取代的聚合物，但是公开不必限于此。
空隙形成材料的分子量可以在约100至约50000的范围内。作为示例，空隙形成材料的分子量可以在约1000至约7000的范围内，但公开不必限于此。空隙形成材料可以包括单体或二聚体，并且可以包括环己醇、十二烷醇、甲基丙烯酸缩水甘油酯、二甲基丙烯酸乙二醇酯、正丁醇、烃(CHx-CHy)、聚环氧乙烷(PEO)、聚环氧丙烷(PPO)、树枝状大分子、环糊精、聚酯纤维、聚苯乙烯、聚丙烯酸酯、聚碳酸酯、聚醚、聚环氧烷、聚己内酯、聚戊内酯、聚甲基丙烯酸甲酯和/或十四烷。然而，公开不必限于此，并且空隙形成材料可以包括在后续工艺中通过热处理通过挥发形成空隙的各种材料。空隙形成材料可以与基质分离存在。作为示例，基质和空隙形成材料可以在侧链之间形成结合。
可以通过喷墨印刷方法设置光学材料层OPLa。例如，可以通过喷墨印刷设备IJ在颜色转换层CCL上设置光学材料层OPLa。光学材料层OPLa是溶液状态的墨，并且可以在公开的精神和范围内通过喷墨印刷设备IJ的喷嘴等排放或喷涂到颜色转换层CCL上。在实施例中，由于光学材料层OPLa不使用诸如中空颗粒的低折射材料，因此可以改善喷墨喷射性质。例如，可以防止喷墨印刷设备IJ的喷嘴被中空颗粒堵塞或由于不良排放而发生光学材料层OPLa的厚度差异的现象，从而防止污渍被识别。
光学材料层OPLa可以选择性地排放或喷涂到第一像素至第三像素PXL1、PXL2和PXL3中的每个上。如上所述，在将光学材料层OPLa选择性地提供给第一像素至第三像素PXL1、PXL2和PXL3中的每个的情况下，即使在后续工艺中在光学材料层OPLa的热处理期间由于基质与空隙形成材料之间的收缩差异而导致裂纹裕度减小，也可以通过将光学层OPL形成为不受下面的台阶影响的厚度来防止裂纹发生。在实施例中，光学层OPL可以形成为厚度在约0.2μm至约3.0μm的范围内，以便防止裂纹发生。例如，为了防止裂纹发生，光学层OPL可以形成为具有在约0.3μm至约2.0μm范围内的厚度。
参照图14和图15，对光学材料层OPLa进行热处理以形成光学层OPL。在光学材料层OPLa的热处理期间，空隙形成材料可以挥发以在有机层OL(或基质)中形成空隙VD。如此，在有机层OL中形成空隙VD的情况下，与包括在低折射率光学层中的中空二氧化硅不同，不包括单独的壳，因此，可以形成超低折射率光学层OPL。由于可以在没有昂贵的中空颗粒的情况下形成光学层OPL，因此可以降低成本。
例如，在空隙形成材料的含量基于光学材料层OPLa的总重量为约40wt％的情况下，光学层OPL的折射率可以为约1.25。在空隙形成材料的含量基于光学材料层OPLa的总重量为约50wt％的情况下，光学层OPL的折射率可以为约1.21。在空隙形成材料的含量基于光学材料层OPLa的总重量为约60wt％的情况下，光学层OPL的折射率可以为约1.16。在空隙形成材料的含量基于光学材料层OPLa的总重量为约70wt％的情况下，光学层OPL的折射率可以为约1.12。
在其中空隙形成材料挥发的工艺中，可以将空隙VD形成为各种形状和尺寸。例如，可以将空隙VD中的每个形成为诸如圆形、椭圆形和/或不规则形状的各种形状。空隙VD的直径Dv可以彼此不同。例如，空隙VD的直径Dv可以在约2nm至约150nm的范围内，但是公开不必限于此。在其中空隙形成材料挥发的工艺中，可以将一些或多个空隙VD形成为彼此连接的形状。
为了防止下部的颜色转换层CCL在使空隙形成材料挥发的工艺中被热处理损坏，热处理工艺可以在约200℃或更低的温度下执行。
在光学层OPL上形成第二覆盖层CPL2、平坦化层PLL、滤色器层CFL和/或外涂层OC以完成图7中所示的显示装置。
根据上述实施例，可以通过使空隙形成材料挥发以形成空隙VD来形成光学层OPL。例如，由于在形成光学层OPL的工艺中不使用昂贵的中空颗粒，因此改善了喷墨排放性质，降低了成本，并且可以形成具有超低折射率的光学层OPL。即使在形成空隙VD的工艺中裂纹裕度减小的情况下，通过使像素PXL中的每个中的光学层OPL分离并且将光学层形成为一定厚度，也可以防止由于裂纹裕度减小而导致的缺陷。
根据实施例，因为可以通过使用空隙形成具有超低折射率的光学层而无需昂贵的低折射率材料，所以可以降低成本。
即使在形成空隙的工艺中裂纹裕度减小的情况下，也可以通过使像素中的每个中的光学层分离并且将光学层形成为一定厚度来防止由于裂纹裕度减小而导致的缺陷。
根据实施例的效果不受上面出现的上面的描述的限制，并且更多的各种效果包含在说明书中。
将理解的是，在不脱离上面的描述的特征的情况下，本领域普通技术人员可以对公开进行各种修改。因此，该描述将被认为是说明性的而不是限制性的。除前述的描述之外，公开的范围还在权利要求中表明，并且与其等同的范围内的所有差异应被解释为包括在公开内。

Claims (20)

1.一种显示装置，所述显示装置包括：
像素；以及
堤，包括在平面图中与所述像素中的每个叠置的开口，
其中，所述像素包括：
发光元件，设置在所述像素中；
颜色转换层，在所述堤的所述开口中设置在所述发光元件上；以及
光学层，在所述堤的所述开口中设置在所述颜色转换层上，
其中，所述光学层包括围绕所述光学层的空隙的有机层。
2.根据权利要求1所述的显示装置，其中，所述光学层具有1.25或更小的折射率。
3.根据权利要求1所述的显示装置，其中，所述光学层具有在0.2μm至3.0μm范围内的厚度。
4.根据权利要求1所述的显示装置，其中，所述光学层的所述空隙具有不同的直径。
5.根据权利要求1所述的显示装置，其中，所述光学层的所述空隙中的每个具有在2nm至150nm范围内的直径。
6.根据权利要求1所述的显示装置，其中，
所述像素包括第一像素、第二像素和第三像素，并且
所述第一像素的光学层、所述第二像素的光学层和所述第三像素的光学层彼此分离。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
第一覆盖层，设置在所述颜色转换层与所述光学层之间。
8.根据权利要求7所述的显示装置，所述显示装置还包括：
第二覆盖层，在平面图中与所述光学层叠置。
9.根据权利要求8所述的显示装置，其中，所述第二覆盖层在所述堤上与所述第一覆盖层接触。
10.根据权利要求1所述的显示装置，其中，所述发光元件均包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
活性层，设置在所述第一半导体层与所述第二半导体层之间。
11.一种制造显示装置的方法，所述方法包括以下步骤：
设置堤，所述堤包括在平面图中与像素的发光元件叠置的开口；
在所述堤的所述开口中设置颜色转换层；
在所述颜色转换层上设置包括空隙形成材料的光学材料层；以及
对所述光学材料层执行热处理以使所述空隙形成材料挥发而形成光学层。
12.根据权利要求11所述的方法，所述方法还包括以下步骤：
使所述空隙形成材料挥发以在所述光学层中形成空隙。
13.根据权利要求11所述的方法，其中，所述热处理在200℃或更低的温度下进行。
14.根据权利要求11所述的方法，其中，基于所述光学材料层的总重量，所述空隙形成材料的含量在40wt％至70wt％范围内。
15.根据权利要求12所述的方法，其中，将所述光学层的所述空隙形成为具有不同的直径。
16.根据权利要求12所述的方法，其中，将所述光学层的所述空隙中的每个形成为具有在2nm至150nm范围内的直径。
17.根据权利要求11所述的方法，其中，将所述光学层形成为具有在0.2μm至3.0μm范围内的厚度。
18.根据权利要求11所述的方法，其中，在所述堤的所述开口中设置所述光学材料层。
19.根据权利要求11所述的方法，其中，
所述像素包括第一像素、第二像素和第三像素，并且
在所述第一像素、所述第二像素和所述第三像素中分开地设置所述光学材料层。
20.根据权利要求11所述的方法，其中，通过喷墨印刷设置所述光学材料层。
CN202211277053.9A 2021-10-27 2022-10-18 显示装置及制造显示装置的方法 Pending CN116056501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210144873A KR20230060623A (ko) 2021-10-27 2021-10-27 표시 장치 및 그 제조 방법
KR10-2021-0144873 2021-10-27

Publications (1)

Publication Number Publication Date
CN116056501A true CN116056501A (zh) 2023-05-02

Family

ID=86056743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211277053.9A Pending CN116056501A (zh) 2021-10-27 2022-10-18 显示装置及制造显示装置的方法

Country Status (3)

Country Link
US (1) US20230128904A1 (zh)
KR (1) KR20230060623A (zh)
CN (1) CN116056501A (zh)

Also Published As

Publication number Publication date
US20230128904A1 (en) 2023-04-27
KR20230060623A (ko) 2023-05-08

Similar Documents

Publication Publication Date Title
US20230187583A1 (en) Pixel, display device including the same, and method of fabricating the display device
CN116964744A (zh) 显示装置
CN116056501A (zh) 显示装置及制造显示装置的方法
CN218632042U (zh) 显示装置
EP4156264A1 (en) Display device
US20230155069A1 (en) Display device and method of fabricating the same
US20230395018A1 (en) Display device
EP4227997A1 (en) Display device and method of fabricating the same
US20230282681A1 (en) Display device and method of fabricating the same
US20230163258A1 (en) Display device
US20230187427A1 (en) Display device and method of manufacturing the same
US11774796B1 (en) Display device and method of manufacturing the same
CN221352786U (zh) 显示装置
US20230154937A1 (en) Display device and method of fabricating the same
US20230395744A1 (en) Light emitting element and display device
EP4333057A1 (en) Display device and method of fabricating the same
US20230223497A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
US20240213275A1 (en) Display device and method of fabricating the same
US20230178691A1 (en) Display device and method of manufacturing the display device
US20240038785A1 (en) Display device
CN116895678A (zh) 显示设备
CN117253952A (zh) 显示设备
CN117276249A (zh) 显示设备
CN116896939A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination