CN116896939A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116896939A
CN116896939A CN202310350446.6A CN202310350446A CN116896939A CN 116896939 A CN116896939 A CN 116896939A CN 202310350446 A CN202310350446 A CN 202310350446A CN 116896939 A CN116896939 A CN 116896939A
Authority
CN
China
Prior art keywords
light emitting
emitting element
electrode
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310350446.6A
Other languages
English (en)
Inventor
秋昇辰
金东佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116896939A publication Critical patent/CN116896939A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示装置。显示装置包括：下电极；中间电极，在下电极上方，并且彼此间隔开；上电极，在中间电极上方，并且彼此间隔开；发光元件，在上电极之间；以及连接电极，在发光元件上方，并且电连接到发光元件。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年4月4日在韩国知识产权局提交的第10-2022-0041730号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示装置。
背景技术
近来，对信息显示的兴趣日益增加。因此，正持续进行对显示装置的研究和开发。
发明内容
本公开的一个方面提供了能够改善发光元件的对准效率的显示装置。
本公开不限于以上方面，并且本领域普通技术人员将从以下描述清楚地理解本文中未提及的其它方面。
根据本公开的一个或多个实施方式的显示装置包括：下电极；中间电极，在下电极上方，并且彼此间隔开；上电极，在中间电极上方，并且彼此间隔开；发光元件，在上电极之间；以及连接电极，在发光元件上方，并且电连接到发光元件。
中间电极之间的间隔可以小于发光元件的长度。
上电极之间的间隔可以大于发光元件的长度。
发光元件可以与下电极重叠。
显示装置还可以包括在下电极和中间电极之间的第一绝缘层。
显示装置还可以包括在中间电极和上电极之间的第二绝缘层。
显示装置还可以包括在上电极上方的第三绝缘层。
发光元件可以在第三绝缘层上方。
显示装置还可以包括在发光元件上方的第四绝缘层。
连接电极可以在发光元件的由第四绝缘层暴露的端部分上方。
根据本公开的一个或多个其它实施方式的显示装置包括：下电极；第一中间电极和第二中间电极，在下电极上方并且彼此间隔开；第一上电极，在第一中间电极上方；第二上电极，在第二中间电极上方；以及发光元件，在平面图中在第一上电极和第二上电极之间。
第一中间电极可以与发光元件的第一端部分重叠，并且其中第二中间电极与发光元件的第二端部分重叠。
第一中间电极和第二中间电极可以在相同的层处。
第一上电极和第二上电极可以在相同的层处。
下电极可以配置成接收第一对准信号。
第一中间电极可以配置成接收第二对准信号。
第二中间电极可以配置成接收第二对准信号。
第一上电极和第二上电极可以配置成接收第一对准信号。
第二中间电极可以配置成接收第一对准信号。
第一上电极可以配置成接收第一对准信号，并且其中第二上电极配置成接收第二对准信号。
其它实施方式的事项包括在详细描述和附图中。
附图说明
图1是示出根据一个或多个实施方式的发光元件的立体图。
图2是示出根据一个或多个实施方式的发光元件的剖视图。
图3是示出根据一个或多个实施方式的显示装置的平面图。
图4是示出根据一个或多个实施方式的像素的电路图。
图5和图6是示出根据一个或多个实施方式的像素的平面图。
图7是沿着图5的线A-A'截取的剖视图。
图8是沿着图5的线B-B'截取的剖视图。
图9是沿着图6的线C-C'截取的剖视图。
图10是沿着图6的线D-D'截取的剖视图。
图11是根据一个或多个实施方式的用于描述下电极、中间电极和上电极的剖视图。
图12是示出根据一个或多个实施方式的第一像素至第三像素的剖视图。
图13是根据一个或多个实施方式的像素的剖视图。
具体实施方式
通过参考实施方式的详细描述和附图，可以更容易地理解本公开的一些实施方式的方面和实现其的方法。在下文中，将参考附图更详细地描述实施方式。然而，所描述的实施方式可以具有各种修改并且可以以各种不同的形式来实施，并且不应被解释为仅限于本文中所示的实施方式。相反，提供这些实施方式作为示例，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的方面，并且应当理解，本公开涵盖在本公开的思想和技术范围内的所有修改、等同和替换。因此，可以不描述对于本领域普通技术人员用于完全理解本公开的方面而言不是必需的工艺、元件和技术。
除非另有说明，否则在全部附图和书面描述中，相同的附图标号、附图标记或其组合表示相同的元件，并且因此，将不重复其描述。此外，与实施方式的描述无关或不相关的部分可不被示出以使描述清楚。
在附图中，为了清楚起见，可以夸大元件、层和区域的相对尺寸。此外，附图中的交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。因此，除非指定，否则交叉影线或阴影的存在或缺失都不传达或表示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。
本文中参考作为实施方式和/或中间结构的示意图的剖视图描述各种实施方式。因此，应预期例如由于制造技术和/或公差而导致的图示的形状的变型。此外，本文中所公开的特定结构性或功能性描述仅仅被例示以用于描述根据本公开的构思的实施方式的目的。因此，本文中所公开的实施方式不应被解释为受限于具体示出的区域形状，而是应包括例如由制造而导致的形状的偏差。
例如，示出为矩形的植入区域将通常在其边缘处具有圆化或曲化的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。同样地，通过植入而形成的埋置区域可能导致在埋置区域与通过其发生植入的表面之间的区域中的某些植入。
因此，附图中所示的区域在本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在进行限制。此外，如本领域技术人员将认识到的，在均不背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
在详细描述中，出于解释的目的，阐述了许多具体细节，以提供对各种实施方式的透彻理解。然而，显而易见，可以在没有这些具体细节或具有一个或多个等同布置的情况下实践各种实施方式。在其它情况下，以框图形式示出了公知的结构和装置，以便避免不必要地模糊各种实施方式。
为了便于解释的，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“下”、“之下”、“上方”、“上”等来描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解，除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用中或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其它元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包含上方和下方两种定向。装置可以以其它方式定向(例如，旋转90度或处于其它定向)，并且本文中使用的空间相对描述语应被相应地解释。类似地，当第一部分被描述为布置“在”第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于其基于重力方向的上侧。
此外，在本说明书中，短语“在平面上”或“平面图”是指从顶部观察目标部分，并且短语“在截面上”是指从侧面观察通过竖直切割目标部分而形成的截面。
将理解，当元件、层、区域或组件被称为“形成在”另一元件、层、区域或组件“上”、“在”另一元件、层、区域或组件“上”、“连接到”或“联接到”另一元件、层、区域或组件时，其可以直接形成在另一元件、层、区域或组件上、直接在另一元件、层、区域或组件上、直接连接到或直接联接到另一元件、层、区域或组件，或者间接形成在另一元件、层、区域或组件上、间接在另一元件、层、区域或组件上、间接连接到或间接联接到另一元件、层、区域或组件，使得可以存在一个或多个居间的元件、层、区域或组件。此外，这可以共同意味着直接联接或直接连接或者间接联接或间接连接以及整体联接或整体连接或者非整体联接或非整体连接。例如，当层、区域或组件被称为“电连接”或“电联接”到另一层、区域或组件时，其可以直接电连接或直接电联接到另一层、区域或组件，或者可以存在居间的层、区域或组件。然而，“直接连接/直接联接”或“直接在…上”是指一个组件直接连接或直接联接另一组件，或者直接在另一组件上，而没有中间组件。此外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于向上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域、板等的一部分形成在另一部分“之下”时，这不仅包括该部分“直接在”另一部分“下面”的情况，而且包括在该部分和该另一部分之间存在又一部分的情况。同时，描述组件之间的关系的其它表述(诸如“在…之间”、“直接在…之间”或“与…相邻”和“与…直接相邻”)可以类似地解释。此外，还将理解，当元件或层被称为“在”两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间的元件或层。
出于本公开的目的，当位于一列表的元素之后时，诸如“…中的至少一个”的表述修饰整个列表的元素而不修饰该列表中的个别元素。例如，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的群组中选择的至少一个”可以解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任何组合(诸如例如XYZ、XYY、YZ和ZZ)或者其任何变型。类似地，诸如“A和B中的至少一个”的表述可以包括A、B或者A和B。如本文中所使用的，“或”通常表示“和/或”，并且术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解，尽管可以在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。作为“第一”元件的元件的描述可以不需要或暗示第二元件或其它元件的存在。术语“第一”、“第二”等在本文中也可以用于将不同类或不同组的元件区分开。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类(或第一组)”、“第二类(或第二组)”等。
在示例中，X轴、Y轴和/或Z轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义来解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中所使用的术语仅出于描述特定实施方式的目的，并且不旨在限制本公开。如本文中所使用的，单数形式“一(a)”和“一个(an)”旨在还包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
当一个或多个实施方式可以不同地实施时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在为将由本领域普通技术人员认识到的测量值或计算值中的固有偏差留有余量。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。此外，在描述本公开的实施方式时使用的“可以”表示“本公开的一个或多个实施方式”。
此外，本文中公开和/或记载的任何数值范围旨在包括包含在所述范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所述最小值1.0和所述最大值10.0之间(并且包括1.0和10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如例如2.4至7.6。本文中所记载的任何最大数值限制旨在包括其中所包含的所有较低数值限制，并且本说明书中所记载的任何最小数值限制旨在包括其中所包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地叙述包含在本文中明确叙述的范围内的任何子范围。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解，术语(诸如在常用字典中定义的术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
图1是示出根据一个或多个实施方式的发光元件的立体图。图2是示出根据一个或多个实施方式的发光元件的剖视图。尽管在图1和图2中示出了柱形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、有源层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为在一个方向上延伸的柱形状。发光元件LD可以具有第一端部分EP1和第二端部分EP2。第一半导体层11和第二半导体层13中的一个可以位于发光元件LD的第一端部分EP1处。第一半导体层11和第二半导体层13中的另一个可以位于发光元件LD的第二端部分EP2处。例如，第一半导体层11可以位于发光元件LD的第一端部分EP1处，并且第二半导体层13可以位于发光元件LD的第二端部分EP2处。
在一些实施方式中，发光元件LD可以是通过蚀刻方法等制造成柱形状的发光元件。在本说明书中，柱形状包含具有纵横比大于1的杆状形状或棒状形状，诸如圆柱体或多棱柱，并且其截面的形状不受限制。
发光元件LD可以具有小至纳米级或微米级的尺寸。作为示例，发光元件LD中的每一个可以具有在纳米级至微米级的范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据其中发光元件LD用作光源的各种装置(例如，显示装置)的设计条件而变化。
第一半导体层11可以是第一导电类型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括从InAlGaN、GaN、AlGaN、InGaN和AlN中选择的至少一种半导体材料，并且可以包括掺杂有第一导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的材料不限于此，并且可以使用各种其它材料来形成第一半导体层11。
有源层12可以位于第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的一种，但不限于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，并且各种材料可以构成有源层12。
当等于或大于阈值电压的电压施加到发光元件LD的两端时，发光元件LD在电子-空穴对在有源层12中复合的同时发射光。通过使用该原理控制发光元件LD的光发射，发光元件LD可以用作显示装置的各种发光器件(包括像素)的光源。
第二半导体层13可以位于有源层12上，并且可以包括与第一半导体层11的类型不同类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括从InAlGaN、GaN、AlGaN、InGaN和AlN中选择的一种半导体材料，并且可以包括掺杂有第二导电类型掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第二半导体层13的材料不限于此，并且可以使用各种其它材料来形成第二半导体层13。
电极层14可以位于发光元件LD的第一端部分EP1和/或第二端部分EP2处。图2示出了其中电极层14形成在第一半导体层11上的情况，但是本公开不一定限于此。例如，单独的电极层还可以位于第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但是本公开不一定限于此。如此，当电极层14包括透明金属或透明金属氧化物时，在发光元件LD的有源层12中生成的光可以通过电极层14发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以直接位于第一半导体层11、有源层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以暴露发光元件LD的具有不同极性的第一端部分EP1和第二端部分EP2。在一些实施方式中，绝缘膜INF可以暴露电极层14和/或第二半导体层13的与发光元件LD的第一端部分EP1和第二端部分EP2相邻的侧部分。
绝缘膜INF可以减小或防止当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路的可能性。此外，绝缘膜INF可以减少或最小化发光元件LD的表面缺陷，从而改善发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以包括双层，并且构成双层的各个层可以包括不同的材料。例如，绝缘膜INF可以包括包含氧化铝(AlOx)和氧化硅(SiOx)的双层，但是本公开不一定限于此。在一些实施方式中，可以省略绝缘膜INF。
包括上面所描述的发光元件LD的发光器件可以用于需要光源的各种类型的装置(包括显示装置)中。例如，发光元件LD可以位于显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于以上所描述的示例。例如，发光元件LD也可以用于需要光源的其它类型的装置(诸如照明装置)中。
图3是示出根据一个或多个实施方式的显示装置的平面图。
图3示出了显示装置(例如，设置在显示装置中的显示面板PNL)作为可以使用图1和图2的实施方式中所描述的发光元件LD作为光源的电子装置的示例。
为了便于描述，图3集中于显示区域DA简要地示出了显示面板PNL的结构。然而，根据一个或多个实施方式，至少一个驱动电路部分(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘还可以位于显示面板PNL上。
参考图3，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。显示区域DA可以构成在其上显示图像的屏幕，并且非显示区域NDA可以是除了显示区域DA之外的区域。
像素单元PXU可以位于显示区域DA中。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个可以被称为“像素PXL”，或者两种或更多种类型的像素可以被统称为“像素PXL”。
像素PXL可以根据条纹布置结构或布置结构(例如，RGBG矩阵结构、矩阵结构、/>结构或RGBG结构)规则地布置，/>是三星显示有限公司(韩国)的注册商标。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置在显示区域DA中。
根据一个或多个实施方式，用于分别发射不同颜色的光的两种或更多种类型的像素PXL可以位于显示区域DA中。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。定位成彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以是用于发射颜色(例如，预定颜色)的光的像素。根据一个或多个实施方式，第一像素PXL1可以是用于发射红光的红色像素，第二像素PXL2可以是用于发射绿光的绿色像素，并且第三像素PXL3可以是用于发射蓝光的蓝色像素，但是本公开不限于此。
在一个或多个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3包括用于发射彼此相同颜色的光的发光元件。然而，通过包括位于每个发光元件上的不同颜色的相应颜色转换层和/或滤色器层，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在一个或多个其它实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3分别包括第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件，以发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量不受特别限制。也就是说，由每个像素PXL发射的光的颜色可以各种改变。
像素PXL可以包括由控制信号(例如，预定控制信号，诸如扫描信号和数据信号)和/或电力(例如，预定电力，诸如第一电力和第二电力)驱动的至少一个光源。在一个或多个实施方式中，光源可以包括例如具有小至纳米级或微米级的尺寸的超小柱形状的发光元件LD，诸如根据图1和图2的实施方式中的一个的至少一个发光元件LD。然而，本公开不一定限于此，并且可以使用各种类型的发光元件LD作为像素PXL的光源。
在一个或多个实施方式中，每个像素PXL可以配置为有源像素。然而，适用于显示装置的像素PXL的类型、结构和/或驱动方法不受特别限制。例如，每个像素PXL可以配置为具有各种结构和/或驱动方法的无源或有源类型发光显示装置的像素。
图4是示出根据一个或多个实施方式的像素的电路图。
图4中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或相似的结构。
参考图4，每个像素PXL还可以包括用于生成具有与数据信号对应的亮度的光的发射单元EMU以及用于驱动发射单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD和发射单元EMU之间。此外，像素电路PXC可以连接到相应像素PXL的扫描线SL和数据线DL，并且可以响应于从扫描线SL和数据线DL提供的扫描信号和数据信号来控制发射单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD和第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制提供到发射单元EMU的驱动电流。也就是说，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在一个或多个实施方式中，第一晶体管M1可以可选地包括下导电层BML(也被称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和下导电层BML可以彼此重叠，且绝缘层位于其之间。在一个或多个实施方式中，下导电层BML可以连接到第一晶体管M1的一个电极，例如，源电极或漏电极。
当第一晶体管M1包括下导电层BML时，当像素PXL被驱动时可以应用反向偏置技术(或同步技术)。也就是说，反向偏置电压施加到第一晶体管M1的下导电层BML，以在负方向或正方向上偏移第一晶体管M1的阈值电压。例如，通过将下导电层BML连接到第一晶体管M1的源电极并且应用源-漏技术(source-sink technology)，第一晶体管M1的阈值电压可以在负方向或正方向上偏移。此外，当下导电层BML位于构成第一晶体管M1的沟道的半导体图案之下时，下导电层BML可以用作光阻挡图案以使第一晶体管M1的工作特性稳定。然而，下导电层BML的功能和/或使用方法不限于此。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。此外，第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL提供栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2可以导通，并且可以将数据线DL连接到第一节点N1。
对于每个帧周期，相应帧的数据信号可以提供到数据线DL，并且数据信号可以通过在其中提供栅极导通电压的扫描信号的周期期间导通的第二晶体管M2传输到第一节点N1。也就是说，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以充入与在每个帧周期期间提供到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)和感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据提供到感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。所提取的特性信息可以用于转换图像数据，从而补偿像素PXL之间的特性偏差。
另一方面，尽管包括在像素电路PXC中的晶体管中的全部在图4中示出为n型晶体管，但是本公开不一定限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
此外，像素PXL的结构和驱动方法可以各种改变。例如，除了图4中所示的实施方式之外，像素电路PXC可以是具有各种结构和/或驱动方法的像素电路。
例如，像素电路PXC可以省略第三晶体管M3。此外，像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于初始化第一节点N1和/或第一连接电极ELT1的电压的初始化晶体管、用于控制其中向发射单元EMU提供驱动电流的周期的发射控制晶体管和/或用于提升第一节点N1的电压的升压电容器。
发射单元EMU可以包括连接在第一电源VDD和第二电源VSS之间的至少一个发光元件LD(例如，多个发光元件LD)。
例如，发射单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电源VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二电源VSS的第五连接电极ELT5以及连接在第一连接电极ELT1和第五连接电极ELT5之间的多个发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电势，使得发光元件LD发光。例如，第一电源VDD可以设定为高电势电源，并且第二电源VSS可以设定为低电势电源。
在一个或多个实施方式中，发射单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和在正向方向上连接在该一对电极之间的至少一个发光元件LD。构成发射单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量不受特别限制。例如，构成每个串联级的发光元件LD的数量可以彼此相同或不同，并且发光元件LD的数量不受特别限制。
例如，发射单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级以及包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1和第二连接电极ELT2之间的至少一个第一发光元件LD1。第一发光元件LD1中的每一个可以在正向方向上连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1的第一端部分EP1可以连接到第一连接电极ELT1，并且第一发光元件LD1的第二端部分EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及连接在第二连接电极ELT2和第三连接电极ELT3之间的至少一个第二发光元件LD2。第二发光元件LD2中的每一个可以在正向方向上连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2的第一端部分EP1可以连接到第二连接电极ELT2，并且第二发光元件LD2的第二端部分EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及连接在第三连接电极ELT3和第四连接电极ELT4之间的至少一个第三发光元件LD3。第三发光元件LD3中的每一个可以在正向方向上连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3的第一端部分EP1可以连接到第三连接电极ELT3，并且第三发光元件LD3的第二端部分EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及连接在第四连接电极ELT4和第五连接电极ELT5之间的至少一个第四发光元件LD4。第四发光元件LD4中的每一个可以在正向方向上连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4的第一端部分EP1可以连接到第四连接电极ELT4，并且第四发光元件LD4的第二端部分EP2可以连接到第五连接电极ELT5。
发射单元EMU的第一电极(例如，第一连接电极ELT1)可以是发射单元EMU的阳极电极。发射单元EMU的最后的电极(例如，第五连接电极ELT5)可以是发射单元EMU的阴极电极。
发射单元EMU的剩余电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以构成中间电极。例如，第二连接电极ELT2可以构成第一中间电极IET1，第三连接电极ELT3可以构成第二中间电极IET2，并且第四连接电极ELT4可以构成第三中间电极IET3。
当发光元件LD以串联/并联结构连接时，与相同数量的发光元件LD仅并联连接的情况相比，可以改善电力效率。此外，在其中发光元件LD以串联/并联结构连接的像素PXL中，即使在一些串联级中发生短路缺陷，也可以通过剩余串联级的发光元件LD来呈现亮度(例如，预定亮度)，从而降低像素PXL中的有缺陷的暗点的可能性。然而，本公开不一定限于此，并且发光元件LD可以仅串联连接以形成发射单元EMU，或者可以仅并联连接以形成发射单元EMU。
发光元件LD可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电源VDD的第一端部分EP1(例如，p型端部分)，并且可以包括经由至少一个其它电极(例如，第五连接电极ELT5)和第二电力线PL2连接到第二电源VSS的第二端部分EP2(例如，n型端部分)。也就是说，发光元件LD可以在正向方向上连接在第一电源VDD和第二电源VSS之间。在正向方向上连接的发光元件LD可以构成发射单元EMU的有效光源。
当通过像素电路PXC提供驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发射单元EMU提供与要在相应帧中呈现的灰度级值对应的驱动电流。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发射单元EMU可以呈现与驱动电流对应的亮度。
图5和图6是示出根据一个或多个实施方式的像素的平面图。图7是沿着图5的线A-A'截取的剖视图。图8是沿着图5的线B-B'截取的剖视图。图9是沿着图6的线C-C'截取的剖视图。图10是沿着图6的线D-D'截取的剖视图。图11是根据一个或多个实施方式的用于描述下电极、中间电极和上电极的剖视图。
作为示例，图5和图6中所示的像素PXL可以是构成图3的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。此外，图5和图6公开了其中每个像素PXL包括位于如图4中所示的四个串联级中的发光元件LD的一个或多个实施方式，但是每个像素PXL的串联级的数量可以根据一个或多个实施方式而各种改变。
在下文中，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3至第四发光元件LD4中的一个或多个可以被称为“发光元件LD”，或者两种或更多种类型的发光元件可以被称为“发光元件LD”。此外，包括第一中间电极ME1、第二中间电极ME2和第三中间电极ME3的中间电极中的至少一个可以被称为“中间电极ME”，包括第一上电极UE1、第二上电极UE2和第三上电极UE3的上电极中的至少一个被称为“上电极UE”，并且包括第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5的连接电极中的至少一个被称为“连接电极ELT”。
参考图5和图6，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是包括发光元件LD的能够发射光的区域。非发射区域NEA可以位于发射区域EA周围。非发射区域NEA可以是其中设置围绕发射区域EA的第一堤BNK1的区域。第一堤BNK1可以设置在非发射区域NEA中，以至少部分地围绕发射区域EA。
第一堤BNK1可以包括/限定与发射区域EA重叠的开口。第一堤BNK1的开口可以在向每个像素PXL提供发光元件LD的操作中提供其中可以设置发光元件LD的空间。例如，所期望的类型和/或量的发光元件墨水可以提供到由第一堤BNK1的开口分隔的区域。
第一堤BNK1可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。第一堤BNK1可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
在一些实施方式中，第一堤BNK1可以包括至少一种光阻挡和/或反射材料。因此，可以减少或防止相邻像素PXL之间的光泄漏。例如，第一堤BNK1可以包括黑色颜料，但是本公开不一定限于此。
像素PXL可以包括分隔壁WL、下电极BE、中间电极ME、上电极UE、发光元件LD和/或连接电极ELT。
分隔壁WL可以至少设置在发射区域EA中。分隔壁WL可以至少部分地位于非发射区域NEA中。分隔壁WL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此隔开。
分隔壁WL中的每一个可以至少在发射区域EA中与下电极BE、中间电极ME和上电极UE中的至少一个部分地重叠。例如，分隔壁WL可以设置在下电极BE、中间电极ME和/或上电极UE之下。由于分隔壁WL设置在下电极BE、中间电极ME和上电极UE中的每一个的区域之下，因此下电极BE、中间电极ME和上电极UE中的每一个的区域可以在其中形成分隔壁WL的区域中在像素PXL的向上方向(即，第三方向(Z轴方向))上突出。当分隔壁WL和/或下电极BE、中间电极ME和/或上电极UE包括反射材料时，可以在发光元件LD周围形成反射壁结构。因此，从发光元件LD发射的光可以在像素PXL的向上方向(例如，包括视角范围(例如，预定视角范围)的显示面板PNL的前方向)上发射，从而改善显示面板PNL的光输出效率。
下电极BE、中间电极ME和/或上电极UE可以至少设置在发射区域EA中。下电极BE、中间电极ME和/或上电极UE可以至少部分地彼此重叠。下电极BE、中间电极ME和/或上电极UE可以在第二方向(Y轴方向)上延伸。中间电极ME和/或上电极UE可以在第一方向(X轴方向)上彼此间隔开。
第一中间电极ME1、第二中间电极ME2和第三中间电极ME3可以在第二方向(Y轴方向)上延伸，并且可以在在第一方向(X轴方向)上彼此间隔开的同时顺序地定位。第一上电极UE1、第二上电极UE2和第三上电极UE3可以在第二方向(Y轴方向)上延伸，并且可以在在第一方向(X轴方向)上彼此间隔开的同时顺序地定位。第一上电极UE1可以与第一中间电极ME1重叠，第二上电极UE2可以与第二中间电极ME2重叠，并且第三上电极UE3可以与第三中间电极ME3重叠。
在对准发光元件LD的工艺期间，下电极BE、中间电极ME和/或上电极UE可以接收不同的信号。在一个或多个实施方式中，下电极BE可以接收第一对准信号，第一中间电极ME1、第二中间电极ME2和第三中间电极ME3可以接收第二对准信号，并且第一上电极UE1、第二上电极UE2和第三上电极UE3可以接收第一对准信号。
在一个或多个其它实施方式中，下电极BE可以接收第一对准信号，第一中间电极ME1和/或第三中间电极ME3可以接收第二对准信号，并且第二中间电极ME2可以接收第一对准信号。在此情况下，第一上电极UE1和/或第三上电极UE3可以接收第一对准信号，并且第二上电极UE2可以接收第二对准信号。
在一个或多个其它实施方式中，下电极BE可以接收第一对准信号，第一中间电极ME1和/或第三中间电极ME3可以接收第一对准信号，并且第二中间电极ME2可以接收第二对准信号。在此情况下，第一上电极UE1和/或第三上电极UE3可以接收第二对准信号，并且第二上电极UE2可以接收第一对准信号。例如，第一对准信号可以是AC电压，并且第二对准信号可以是AC电压，但是本公开不一定限于此。
如上面所描述的，当下电极BE、中间电极ME和/或上电极UE接收到不同的对准信号时，可以在下电极BE、中间电极ME和/或上电极UE之间形成水平电场以及竖直电场，从而改善发光元件LD的对准效率。然而，提供到下电极BE、中间电极ME和/或上电极UE的对准信号不一定限于上面所描述的范围，并且可以在用于形成竖直电场和水平电场的范围内各种变化。
发光元件LD中的每一个可以在发射区域EA中在一对中间电极ME之间和/或一对上电极UE之间对准。此外，发光元件LD可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一中间电极ME1和第二中间电极ME2之间(或者在第一上电极UE1和第二上电极UE2之间)对准。第一发光元件LD1可以电连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1可以在第一中间电极ME1和第二中间电极ME2的第一区域(例如，上区域)(或者第一上电极UE1和第二上电极UE2的第一区域(例如，上区域))中对准，第一发光元件LD1的第一端部分EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端部分EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一中间电极ME1和第二中间电极ME2之间(或者在第一上电极UE1和第二上电极UE2之间)对准。第二发光元件LD2可以电连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2可以在第一中间电极ME1和第二中间电极ME2的第二区域(例如，下区域)(或者第一上电极UE1和第二上电极UE2的第二区域(例如，下区域))中对准，第二发光元件LD2的第一端部分EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端部分EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第二中间电极ME2和第三中间电极ME3之间(或者在第二上电极UE2和第三上电极UE3之间)对准。第三发光元件LD3可以电连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3可以在第二中间电极ME2和第三中间电极ME3的第二区域(例如，下区域)(或者第二上电极UE2和第三上电极UE3的第二区域(例如，下区域))中对准，第三发光元件LD3的第一端部分EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端部分EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第二中间电极ME2和第三中间电极ME3之间(或者在第二上电极UE2和第三上电极UE3之间)对准。第四发光元件LD4可以电连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4可以在第二中间电极ME2和第三中间电极ME3的第一区域(例如，上区域)(或者第二上电极UE2和第三上电极UE3的第一区域(例如，上区域))中对准，第四发光元件LD4的第一端部分EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端部分EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以定位在发射区域EA的左上区域中，并且第二发光元件LD2可以定位在发射区域EA的左下区域中。第三发光元件LD3可以定位在发射区域EA的右下区域中，并且第四发光元件LD4可以定位在发射区域EA的右上区域中。然而，发光元件LD的布置和/或连接结构可以根据发射单元EMU的结构和/或串联级的数量而各种改变。
连接电极ELT中的每一个可以至少设置在发射区域EA中，并且可以定位成与下电极BE、中间电极ME、上电极UE和发光元件LD中的至少一个重叠。例如，连接电极ELT可以形成在发光元件LD上，以与发光元件LD重叠，并且可以电连接到发光元件LD。
第一连接电极ELT1可以位于第一发光元件LD1的第一端部分EP1上，并且可以电连接到第一发光元件LD1的第一端部分EP1。
第二连接电极ELT2可以位于第一发光元件LD1的第二端部分EP2上，并且可以电连接到第一发光元件LD1的第二端部分EP2。此外，第二连接电极ELT2可以位于第二发光元件LD2的第一端部分EP1上，并且可以电连接到第二发光元件LD2的第一端部分EP1。例如，第二连接电极ELT2可以在发射区域EA中电连接到第一发光元件LD1的第二端部分EP2和第二发光元件LD2的第一端部分EP1。为此，第二连接电极ELT2可以具有曲化的形状。例如，第二连接电极ELT2可以在布置至少一个第一发光元件LD1的区域和布置至少一个第二发光元件LD2的区域之间的边界处具有弯曲或曲化的结构。
第三连接电极ELT3可以位于第二发光元件LD2的第二端部分EP2上，并且可以电连接到第二发光元件LD2的第二端部分EP2。此外，第三连接电极ELT3可以位于第三发光元件LD3的第一端部分EP1上，并且可以电连接到第三发光元件LD3的第一端部分EP1。例如，第三连接电极ELT3可以在发射区域EA中电连接到第二发光元件LD2的第二端部分EP2和第三发光元件LD3的第一端部分EP1。为此，第三连接电极ELT3可以具有曲化的形状。例如，第三连接电极ELT3可以在布置至少一个第二发光元件LD2的区域和布置至少一个第三发光元件LD3的区域之间的边界处具有弯曲或曲化的结构。
第四连接电极ELT4可以位于第三发光元件LD3的第二端部分EP2上，并且可以电连接到第三发光元件LD3的第二端部分EP2。此外，第四连接电极ELT4可以位于第四发光元件LD4的第一端部分EP1上，并且可以电连接到第四发光元件LD4的第一端部分EP1。例如，第四连接电极ELT4可以在发射区域EA中电连接到第三发光元件LD3的第二端部分EP2和第四发光元件LD4的第一端部分EP1。为此，第四连接电极ELT4可以具有曲化的形状。例如，第四连接电极ELT4可以在布置至少一个第三发光元件LD3的区域和布置至少一个第四发光元件LD4的区域之间的边界处具有弯曲或曲化的结构。
第五连接电极ELT5可以位于第四发光元件LD4的第二端部分EP2上，并且可以电连接到第四发光元件LD4的第二端部分EP2。
第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以包括相同的导电层。此外，第二连接电极ELT2和第四连接电极ELT4可以包括相同的导电层。在一个或多个实施方式中，如图5中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以包括相同的导电层。在此情况下，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以在相同的工艺中同时或基本上同时形成。如此，当同时或基本上同时形成连接电极ELT时，可以减少掩模的数量并且可以简化制造工艺。
在一个或多个其它实施方式中，如图6中所示，连接电极ELT可以包括多个导电层。第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以包括一个导电层，并且第二连接电极ELT2和第四连接电极ELT4可以包括位于第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5上的不同导电层。
在上面所描述的方式中，在中间电极ME(或上电极UE)之间对准的发光元件LD可以通过使用连接电极ELT以所期望的形状连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用连接电极ELT依次串联连接。
在下文中，将参考图7至图11详细描述像素PXL的截面结构。图7和图9示出了构成像素电路(图4中的PXC)的各种电路元件中的第一晶体管M1。当不需要分别描述第一晶体管M1、第二晶体管M2和第三晶体管M3时，它们将被统称为“晶体管M”。另一方面，晶体管M的结构和/或层位置不限于图7和图9中所示的实施方式，并且可以根据一个或多个实施方式而各种改变。
根据一个或多个实施方式的像素PXL可以包括包含位于基础层BSL上的晶体管M和连接到其的各种线的电路元件。构成上面所描述的发射单元EMU的元件可以位于电路元件上。
基础层BSL构成基础构件，并且可以是刚性衬底或刚性膜或者柔性衬底或柔性膜。例如，基础层BSL可以是包括玻璃或钢化玻璃的刚性衬底、包括塑料或金属的柔性衬底(或薄膜)或者至少一个绝缘层。基础层BSL的材料和/或物理性质不受特别限制。在一个或多个实施方式中，基础层BSL可以是基本上透明的。这里，术语“基本上透明的”可以意味着光可以以透射率(例如，预定透射率)或更高透射率透射。在一个或多个其它实施方式中，基础层BSL可以是半透明的或不透明的。此外，根据一个或多个实施方式，基础层BSL可以包括反射材料。
下导电层BML和第一电力导电层PL2a可以位于基础层BSL上。下导电层BML和第一电力导电层PL2a可以位于相同的层处。例如，下导电层BML和第一电力导电层PL2a可以在相同的工艺中同时或基本上同时形成，但是本公开不一定限于此。第一电力导电层PL2a可以构成参考图4所描述的第二电力线PL2等。
下导电层BML和第一电力导电层PL2a可以包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及其氧化物或合金的单层或多层。
缓冲层BFL可以位于下导电层BML和第一电力导电层PL2a上。缓冲层BFL可以减少或防止杂质扩散到电路元件中。缓冲层BFL可以是单层，但是也可以包括至少双层或更多层。当缓冲层BFL形成为多层时，每个层可以包括相同的材料或者可以包括不同的材料。
半导体图案SCP可以位于缓冲层BFL上。例如，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区域、与第二晶体管电极TE2接触的第二区域以及在第一区域和第二区域之间的沟道区域。根据一个或多个实施方式，第一区域和第二区域中的一个可以是源极区域，并且其另一个可以是漏极区域。
在一些实施方式中，半导体图案SCP可以包括多晶硅、非晶硅、氧化物半导体等。此外，半导体图案SCP的沟道区域可以是作为未掺杂杂质的半导体图案的本征半导体，并且半导体图案SCP的第一区域和第二区域中的每一个可以是掺杂杂质(例如，预定杂质)的半导体。
栅极绝缘层GI可以位于缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以位于半导体图案SCP和栅电极GE之间。此外，栅极绝缘层GI可以位于缓冲层BFL和第二电力导电层PL2b之间。栅极绝缘层GI可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
晶体管M的栅电极GE和第二电力导电层PL2b可以位于栅极绝缘层GI上。栅电极GE和第二电力导电层PL2b可以位于相同的层处。例如，栅电极GE和第二电力导电层PL2b可以在相同的工艺中同时或基本上同时形成，但是本公开不限于此。栅电极GE可以定位成在栅极绝缘层GI上在第三方向(Z轴方向)上与半导体图案SCP重叠。第二电力导电层PL2b可以定位成在栅极绝缘层GI上在第三方向(Z轴方向)上与第一电力导电层PL2a重叠。第二电力导电层PL2b可以与第一电力导电层PL2a一起构成参考图4所描述的第二电力线PL2等。
栅电极GE和第二电力导电层PL2b可以各自包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及其氧化物或合金的单层或多层。例如，栅电极GE和第二电力导电层PL2b可以各自包括其中钛(Ti)、铜(Cu)和/或氧化铟锡(ITO)顺序堆叠或重复堆叠的多层。
层间绝缘层ILD可以位于栅电极GE和第二电力导电层PL2b上。例如，层间绝缘层ILD可以位于栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以位于第二电力导电层PL2b和第三电力导电层PL2c之间。
层间绝缘层ILD可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以位于层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以位于相同的层处。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以在相同的工艺中同时或基本上同时形成，但是本公开不一定限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以定位成在第三方向(Z轴方向)上与半导体图案SCP重叠。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。此外，第一晶体管电极TE1可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。根据一个或多个实施方式，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且其另一个可以是漏电极。
第三电力导电层PL2c可以定位成在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b重叠。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。此外，第三电力导电层PL2c可以通过穿过层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c可以与第一电力导电层PL2a和/或第二电力导电层PL2b一起构成参考图4所描述的第二电力线PL2等。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以包括包含钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及其氧化物或合金的单层或多层。
钝化层PSV可以位于第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c上。钝化层PSV可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
通孔层VIA可以位于钝化层PSV上。通孔层VIA可以包括有机材料，以使下台阶平坦化。例如，通孔层VIA可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。通孔层VIA可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
分隔壁WL可以位于通孔层VIA上。分隔壁WL可以用于形成高度差(例如，预定高度差)，使得发光元件LD可以在发射区域EA中容易地对准。
根据实施方式，分隔壁WL可以具有各种形状。在一个或多个实施方式中，分隔壁WL可以具有在第三方向(Z轴方向)上从基础层BSL突出的形状。此外，分隔壁WL可以形成为具有相对于基础层BSL以角度(例如，预定角度)倾斜的倾斜表面。然而，本公开不一定限于此，并且分隔壁WL可以具有拥有曲化表面或台阶式形状的侧壁。例如，分隔壁WL可以具有拥有半圆形形状或半椭圆形形状的截面。
分隔壁WL可以包括至少一种有机材料和/或至少一种无机材料。例如，分隔壁WL可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。分隔壁WL可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
下电极BE可以位于通孔层VIA和分隔壁WL上。下电极BE可以至少部分地覆盖分隔壁WL的侧表面和/或上表面。位于分隔壁WL上的下电极BE可以具有与分隔壁WL对应的形状。例如，位于分隔壁WL上的下电极BE可以包括具有与分隔壁WL的形状对应的形状的倾斜表面或曲化表面。在此情况下，分隔壁WL和下电极BE是反射构件，其反射从发光元件LD发射的光并且在像素PXL的前方向(即，第三方向(Z轴方向))上引导光，从而改善显示面板PNL的光输出效率。
下电极BE可以包括至少一种导电材料。例如，下电极BE可以包括从各种金属材料(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)和包括其的合金)中的至少一种、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))以及导电聚合物(诸如PEDOT)中选择的至少一种导电材料，但是本公开不一定限于此。
第一绝缘层INS1可以位于下电极BE上。第一绝缘层INS1可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
中间电极ME可以位于第一绝缘层INS1上。中间电极ME可以位于下电极BE上，以与下电极BE至少部分地重叠。中间电极ME可以位于分隔壁WL上并且具有与分隔壁WL对应的形状。例如，中间电极ME可以包括具有与分隔壁WL的形状对应的形状的倾斜表面或曲化表面。在此情况下，分隔壁WL和中间电极ME是反射构件，其反射从发光元件LD发射的光，并且在像素PXL的前方向(即，第三方向(Z轴方向))上引导光，从而改善显示面板PNL的光输出效率。
中间电极ME可以彼此间隔开。如图11中所示，中间电极ME之间的第一方向(X轴方向)上的间隔M'可以小于发光元件LD的第一方向(X轴方向)上的长度L。
中间电极ME可以位于相同的层处。例如，中间电极ME可以在相同的工艺中同时或基本上同时形成，但是本公开不一定限于此。
中间电极ME可以包括至少一种导电材料。例如，中间电极ME可以包括从各种金属材料(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)和包括其的合金)中的至少一种、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))以及导电聚合物(诸如PEDOT)中选择的至少一种导电材料，但是本公开不一定限于此。
第二绝缘层INS2可以位于中间电极ME上。第二绝缘层INS2可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
上电极UE可以位于第二绝缘层INS2上。上电极UE可以位于中间电极ME上以与中间电极ME至少部分地重叠。上电极UE可以位于分隔壁WL上并且具有与分隔壁WL对应的形状。例如，上电极UE可以包括具有与分隔壁WL的形状对应的形状的倾斜表面或曲化表面。在此情况下，分隔壁WL和上电极UE是反射构件，其反射从发光元件LD发射的光，并且在像素PXL的前方向(即，第三方向(Z轴方向))上引导光，从而改善显示面板PNL的光输出效率。
上电极UE可以彼此间隔开。如图11中所示，上电极UE之间的第一方向(X轴方向)上的间隔U'可以大于发光元件LD的第一方向(X轴方向)上的长度L。
上电极UE可以位于相同的层处。例如，上电极UE可以在相同的工艺中同时或基本上同时形成，但是本公开不一定限于此。
上电极UE可以包括至少一种导电材料。例如，上电极UE可以包括从各种金属材料(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)和包括其的合金)中的至少一种、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))以及导电聚合物(诸如PEDOT)中选择的至少一种导电材料，但是本公开不一定限于此。
第三绝缘层INS3可以位于上电极UE上。第三绝缘层INS3可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
第一堤BNK1可以位于第三绝缘层INS3上。第一堤BNK1可以包括/限定与发射区域EA重叠的开口。第一堤BNK1的开口可以在向每个像素PXL提供发光元件LD的操作中提供其中可以设置发光元件LD的空间。例如，所期望的类型和/或量的发光元件墨水可以提供到由第一堤BNK1的开口分隔的区域。
第一堤BNK1可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。第一堤BNK1可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
发光元件LD可以位于第三绝缘层INS3上。发光元件LD可以设置在第一堤BNK1的开口中并且位于分隔壁WL之间。发光元件LD可以与下电极BE重叠，并且可以位于中间电极ME之间(或者上电极UE之间)。
发光元件LD可以在发光元件墨水中以分散形式制备，并且可以通过喷墨印刷方法等提供到像素PXL中的每一个。例如，发光元件LD可以分散在挥发性溶剂中，并且提供到像素PXL中的每一个。之后，如上面所描述的，当对准信号提供到下电极BE、中间电极ME和/或上电极UE时，在下电极BE、中间电极ME和/或上电极UE之间形成竖直电场和水平电场。因此，发光元件LD可以布置在中间电极ME之间(或者上电极UE之间)。在发光元件LD对准之后，发光元件LD可以通过蒸发溶剂或以其它方式去除溶剂来稳定地布置。
第四绝缘层INS4可以位于发光元件LD上。例如，第四绝缘层INS4可以部分地设置在发光元件LD上，并且可以暴露发光元件LD的第一端部分EP1和第二端部分EP2。当在完成发光元件LD的对准之后在发光元件LD上形成第四绝缘层INS4时，可以减小或防止发光元件LD与对准位置分离的可能性。
第四绝缘层INS4可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。第四绝缘层INS4可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
连接电极ELT可以分别位于发光元件LD的由第四绝缘层INS4暴露的第一端部分EP1和第二端部分EP2上。
第一连接电极ELT1可以直接位于第一发光元件LD1的第一端部分EP1上，以与第一发光元件LD1的第一端部分EP1接触。
此外，第二连接电极ELT2可以直接位于第一发光元件LD1的第二端部分EP2上，以与第一发光元件LD1的第二端部分EP2接触。此外，第二连接电极ELT2可以直接位于第二发光元件LD2的第一端部分EP1上，以与第二发光元件LD2的第一端部分EP1接触。也就是说，第二连接电极ELT2可以电连接第一发光元件LD1的第二端部分EP2和第二发光元件LD2的第一端部分EP1。
类似地，第三连接电极ELT3可以直接位于第二发光元件LD2的第二端部分EP2上，以与第二发光元件LD2的第二端部分EP2接触。此外，第三连接电极ELT3可以直接位于第三发光元件LD3的第一端部分EP1上，以与第三发光元件LD3的第一端部分EP1接触。也就是说，第三连接电极ELT3可以电连接第二发光元件LD2的第二端部分EP2和第三发光元件LD3的第一端部分EP1。
类似地，第四连接电极ELT4可以直接位于第三发光元件LD3的第二端部分EP2上，以与第三发光元件LD3的第二端部分EP2接触。此外，第四连接电极ELT4可以直接位于第四发光元件LD4的第一端部分EP1上，以与第四发光元件LD4的第一端部分EP1接触。也就是说，第四连接电极ELT4可以电连接第三发光元件LD3的第二端部分EP2和第四发光元件LD4的第一端部分EP1。
类似地，第五连接电极ELT5可以直接位于第四发光元件LD4的第二端部分EP2上，以与第四发光元件LD4的第二端部分EP2接触。
第一连接电极ELT1可以通过穿过位于第一连接电极ELT1之下的绝缘层的接触孔电连接到晶体管M的第一晶体管电极TE1。第五连接电极ELT5可以通过穿过位于其之下的绝缘层的接触孔电连接到第三电力导电层PL2c。
在一个或多个实施方式中，连接电极ELT可以包括相同的导电层。例如，如图7和图8中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以位于相同的层处。作为示例，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以在相同的工艺中同时或基本上同时形成。如此，当同时或基本上同时形成连接电极ELT时，可以减少掩模的数量并且可以简化制造工艺。
在一个或多个其它实施方式中，连接电极ELT可以包括多个导电层。例如，如图9和图10中所示，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以位于相同的层处。此外，第二连接电极ELT2和第四连接电极ELT4可以位于相同的层处。第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以位于第四绝缘层INS4上。第五绝缘层INS5可以位于第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上。第二连接电极ELT2和第四连接电极ELT4可以位于第五绝缘层INS5上。
因此，当第五绝缘层INS5位于包括不同导电层的连接电极ELT之间时，连接电极ELT可以由第五绝缘层INS5稳定地分离，从而确保发光元件LD的第一端部分EP1和第二端部分EP2之间的电稳定性。
第五绝缘层INS5可以包括单层或多层，并且可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
连接电极ELT可以分别包括各种透明导电材料。因此，从发光元件LD的第一端部分EP1和第二端部分EP2发射的光可以穿过连接电极ELT并且可以发射到显示面板PNL的外部。
图12是示出根据一个或多个实施方式的第一像素至第三像素的剖视图。图13是根据一个或多个实施方式的像素的剖视图。
图12示出了第二堤BNK2、颜色转换层CCL、光学层OPL和/或滤色器层CFL。在图12中，为了便于描述，省略了除了图7至图10的基础层BSL之外的元件。图13是与第二堤BNK2、颜色转换层CCL、光学层OPL和/或滤色器层CFL相关的像素PXL的堆叠结构的详细视图。
参考图12和图13，第二堤BNK2可以位于第一像素PXL1、第二像素PXL2和第三像素PXL3之间，或者位于其之间的边界处，并且可以包括/限定与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个重叠的开口。第二堤BNK2的开口可以提供其中可以设置颜色转换层CCL的空间。例如，所期望的类型和/或量的颜色转换层CCL可以提供到由第二堤BNK2的开口分隔的空间。
第二堤BNK2可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。第二堤BNK2可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
在一些实施方式中，第二堤BNK2可以包括至少一种光阻挡和/或反射材料。因此，可以减少或防止相邻像素PXL之间的光泄漏。例如，第二堤BNK2可以包括黑色颜料，但是本公开不一定限于此。
颜色转换层CCL可以在第二堤BNK2的开口中位于发光元件LD上。颜色转换层CCL可以包括位于第一像素PXL1中的第一颜色转换层CCL1、位于第二像素PXL2中的第二颜色转换层CCL2以及位于第三像素PXL3中的散射层LSL。
在一个或多个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射彼此相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。全色图像可以通过将包括颜色转换颗粒的颜色转换层CCL分别放置在第一像素PXL1、第二像素PXL2和第三像素PXL3中来显示。
第一颜色转换层CCL1可以包括将从发光元件LD发射的第三颜色的光转换成第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在基质材料(例如，预定的基质材料)(诸如基础树脂)中的多个第一量子点QD1。
在一个或多个实施方式中，当发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换成红光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且可以根据能量转换来偏移波长以发射红光。另一方面，当第一像素PXL1是不同颜色的像素时，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括将从发光元件LD发射的第三颜色的光转换成第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在基质材料(例如，预定的基质材料)(诸如，基础树脂)中的多个第二量子点QD2。
在一个或多个实施方式中，当发光元件LD是发射蓝光的蓝色发光元件并且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换成绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光并且可以根据能量转换来偏移波长以发射绿光。另一方面，当第二像素PXL2是不同颜色的像素时，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在一个或多个实施方式中，可见光带中的具有相对短波长的蓝光入射在第一量子点QD1和第二量子点QD2上，以增加第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光效率，并且可以确保优异的颜色再现性。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3的发射单元EMU是通过使用相同颜色的发光元件LD(例如，蓝色发光元件)形成的，从而改善了显示装置的制造效率。
散射层LSL可以设置成有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。例如，当发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素时，散射层LSL可以包括至少一种类型的散射体SCT，以有效地使用从发光元件LD发射的光。例如，散射层LSL的散射体SCT可以包括从硫酸钡(BaSO4)、碳酸钙(CaCO3)、氧化钛(TiO2)、氧化硅(SiO2)、氧化铝(Al2O3)和氧化锌(ZnO)中选择的至少一种。另一方面，散射体SCT不仅位于第三像素PXL3中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在一些实施方式中，可以省略散射体SCT以设置包括透明聚合物的散射层LSL。
第一封盖层CPL1可以位于颜色转换层CCL上。第一封盖层CPL1可以设置成遍及第一像素PXL1、第二像素PXL2和第三像素PXL3。第一封盖层CPL1可以覆盖颜色转换层CCL。第一封盖层CPL1可以减少或防止诸如湿气或空气的杂质从外部渗透以损坏或污染颜色转换层CCL。
第一封盖层CPL1是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
光学层OPL可以位于第一封盖层CPL1上。光学层OPL可以通过由全反射使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，与颜色转换层CCL相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以是约1.6至约2.0，并且光学层OPL的折射率可以是约1.1至约1.3。
第二封盖层CPL2可以位于光学层OPL上。第二封盖层CPL2可以设置成遍及第一像素PXL1、第二像素PXL2和第三像素PXL3。第二封盖层CPL2可以覆盖光学层OPL。第二封盖层CPL2可以减少或防止诸如湿气或空气的杂质从外部渗透以损坏或污染光学层OPL。
第二封盖层CPL2是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)或氮氧化硅(SiOxNy)。
平坦化层PLL可以位于第二封盖层CPL2上。平坦化层PLL可以设置成遍及第一像素PXL1、第二像素PXL2和第三像素PXL3。
平坦化层PLL可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此。平坦化层PLL可以包括各种类型的无机材料，包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
滤色器层CFL可以位于平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器CF1、CF2和CF3。与第一像素PXL1、第二像素PXL2和第三像素PXL3的颜色对应的滤色器CF1、CF2和CF3可以定位成显示全色图像。
滤色器层CFL可以包括位于第一像素PXL1中以选择性地透射从第一像素PXL1的第一颜色转换层CCL1发射的光的第一滤色器CF1、位于第二像素PXL2中以选择性地透射从第二像素PXL2的第二颜色转换层CCL2发射的光的第二滤色器CF2以及位于第三像素PXL3中以选择性地透射从第三像素PXL3的散射层LSL发射的光的第三滤色器CF3。
在一个或多个实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器。然而，本公开不一定限于此。在下文中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的任何滤色器可以被称为“滤色器CF”，并且两种或更多种类型的滤色器可以被称为“滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一颜色转换层CCL1重叠。第一滤色器CF1可以包括选择性地透射第一颜色(或红色)的光的滤色器材料。例如，当第一像素PXL1是红色像素时，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二颜色转换层CCL2重叠。第二滤色器CF2可以包括选择性地透射第二颜色(或绿色)的光的滤色器材料。例如，当第二像素PXL2是绿色像素时，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与散射层LSL重叠。第三滤色器CF3可以包括选择性地透射第三颜色(或蓝色)的光的滤色器材料。例如，当第三像素PXL3是蓝色像素时，第三滤色器CF3可以包括蓝色滤色器材料。
在一些实施方式中，光阻挡层BM可以进一步位于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。如此，当光阻挡层BM形成在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间时，可以减少或防止从显示装置的前表面或侧表面识别的颜色混合缺陷。光阻挡层BM的材料不受特别限制，并且可以包括各种光阻挡材料。例如，光阻挡层BM可以通过将第一滤色器CF1、第二滤色器CF2和第三滤色器CF3彼此堆叠来实现。
外涂层OC可以位于滤色器层CFL上。外涂层OC可以设置成遍及第一像素PXL1、第二像素PXL2和第三像素PXL3。外涂层OC可以覆盖包括滤色器层CFL的下构件。外涂层OC可以减少或防止湿气或空气渗透到上面所描述的下构件中。此外，外涂层OC可以保护上面所描述的下构件免受异物(诸如灰尘)的影响。
外涂层OC可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不一定限于此，并且外涂层OC可以包括各种类型的无机材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。
根据上面所描述的实施方式，通过使用下电极BE、中间电极ME和/或上电极UE同时或基本上同时利用竖直电场和水平电场，可以改善发光元件LD的对准效率。
根据实施方式的效果不受上面所陈述的以上描述的限制，并且更多的各种效果并入在本说明书中。
将理解，在不背离以上描述的基本特征的情况下，本领域普通技术人员可以修改本公开。因此，所公开的方法应被认为是示例性的含义而非限制性的含义。本公开的范围在权利要求书中而不是在前面的描述中表明，并且在其等同的范围内的所有差异应当被解释为落入本公开内。

Claims (10)

1.显示装置，包括：
下电极；
中间电极，在所述下电极上方，并且彼此间隔开；
上电极，在所述中间电极上方，并且彼此间隔开；
发光元件，在所述上电极之间；以及
连接电极，在所述发光元件上方，并且电连接到所述发光元件。
2.根据权利要求1所述的显示装置，其中，所述中间电极之间的间隔小于所述发光元件的长度。
3.根据权利要求1所述的显示装置，其中，所述上电极之间的间隔大于所述发光元件的长度。
4.根据权利要求1所述的显示装置，其中，所述发光元件与所述下电极重叠。
5.根据权利要求1所述的显示装置，还包括在所述下电极和所述中间电极之间的第一绝缘层。
6.根据权利要求1所述的显示装置，还包括在所述中间电极和所述上电极之间的第二绝缘层。
7.根据权利要求1所述的显示装置，还包括在所述上电极上方的第三绝缘层。
8.根据权利要求7所述的显示装置，其中，所述发光元件在所述第三绝缘层上方。
9.根据权利要求1所述的显示装置，还包括在所述发光元件上方的第四绝缘层。
10.根据权利要求9所述的显示装置，其中，所述连接电极在所述发光元件的由所述第四绝缘层暴露的端部分上方。
CN202310350446.6A 2022-04-04 2023-04-03 显示装置 Pending CN116896939A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220041730A KR20230143263A (ko) 2022-04-04 2022-04-04 표시 장치
KR10-2022-0041730 2022-04-04

Publications (1)

Publication Number Publication Date
CN116896939A true CN116896939A (zh) 2023-10-17

Family

ID=88193718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310350446.6A Pending CN116896939A (zh) 2022-04-04 2023-04-03 显示装置

Country Status (3)

Country Link
US (1) US20230317766A1 (zh)
KR (1) KR20230143263A (zh)
CN (1) CN116896939A (zh)

Also Published As

Publication number Publication date
KR20230143263A (ko) 2023-10-12
US20230317766A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN116525638A (zh) 显示设备
CN115224068A (zh) 显示装置及制造显示装置的方法
CN116964744A (zh) 显示装置
CN116896939A (zh) 显示装置
CN220441192U (zh) 显示装置
CN218632042U (zh) 显示装置
US20230282684A1 (en) Transistor and display device
US20230395744A1 (en) Light emitting element and display device
CN116895678A (zh) 显示设备
US20230282681A1 (en) Display device and method of fabricating the same
US11961844B2 (en) Pixel and display device including the same
US20230307461A1 (en) Display device
US20240213411A1 (en) Display device
US20230223497A1 (en) Display device
EP4224525A1 (en) Display device and method of manufacturing the same
US20230154937A1 (en) Display device and method of fabricating the same
US20240088165A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
EP4227997A1 (en) Display device and method of fabricating the same
CN116264264A (zh) 显示装置
CN117253952A (zh) 显示设备
CN117276249A (zh) 显示设备
CN115867072A (zh) 显示装置
CN116581140A (zh) 显示装置
KR20240113023A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication