CN116264264A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116264264A
CN116264264A CN202211581957.0A CN202211581957A CN116264264A CN 116264264 A CN116264264 A CN 116264264A CN 202211581957 A CN202211581957 A CN 202211581957A CN 116264264 A CN116264264 A CN 116264264A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
connection electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211581957.0A
Other languages
English (en)
Inventor
金仁杓
康起宁
金宰熙
文洪俊
王丁国
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116264264A publication Critical patent/CN116264264A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：电极，彼此间隔开；发光元件，设置在电极之间；以及连接电极，电连接到发光元件。连接电极包括：第一区域，与发光元件电接触；以及第二区域，从发光元件向上延伸。在发光元件与连接电极的第二区域之间形成有空间。

Description

显示装置
本申请要求于2021年12月13日在韩国知识产权局(KIPO)提交的第10-2021-0178130号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开总体上涉及一种显示装置和一种制造该显示装置的方法。
背景技术
最近，随着对信息显示的兴趣的增加，显示装置的研究和开发正在不断进行。
发明内容
实施例提供了显示装置和制造该显示装置的方法，其可以改善发光效率并简化制造工艺。
根据公开的方面，提供了一种显示装置，该显示装置可以包括：电极，彼此间隔开；发光元件，设置在电极之间；以及连接电极，电连接到发光元件。连接电极可以包括与发光元件电接触的第一区域和从发光元件向上延伸的第二区域。在发光元件与连接电极的第二区域之间可以形成有空间。
连接电极可以包括电连接到发光元件的第一端部的第一连接电极和电连接到发光元件的第二端部的第二连接电极。
第一连接电极可以包括与发光元件的第一端部电接触的第一区域和从发光元件向上延伸的第二区域。
第二连接电极可以包括与发光元件的第二端部电接触的第一区域和从发光元件向上延伸的第二区域。
第一连接电极的第二区域和第二连接电极的第二区域可以彼此间隔开。
第一连接电极和第二连接电极可以设置在同一层。
连接电极的第一区域和第二区域可以彼此一体地设置。
显示装置还可以包括设置在连接电极之上的覆盖层。
显示装置还可以包括设置在覆盖层上的颜色转换层。
显示装置还可以包括设置在颜色转换层上方的滤色器层。
根据公开的另一方面，提供了一种制造显示装置的方法。该方法可以包括以下步骤：在基底上形成彼此间隔开的电极；在电极上设置发光元件；在发光元件上形成固定层；在固定层之上形成连接电极层；以及通过去除固定层来形成空间。
可以将固定层部分地形成在发光元件的顶部上，以使发光元件的侧表面暴露。
连接电极层可以包括形成在发光元件的侧表面上的第一区域和形成在固定层之上的第二区域。
该方法还可以包括使连接电极层的第二区域分离。
可以将连接电极层分离为电连接到发光元件的第一端部的第一电极和电连接到发光元件的第二端部的第二电极。
该方法还可以包括在连接电极层中形成开口。
可以通过开口蚀刻并去除固定层。
可以通过开口将连接电极层分离为连接电极。
该方法还可以包括形成覆盖开口的覆盖层。
该方法还可以包括在覆盖层上形成颜色转换层。
附图说明
现在将在下文中参照附图更充分地描述实施例；然而，公开可以以不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达公开的范围。
图1是示出根据公开的实施例的发光元件的示意性透视图。
图2是示出根据公开的实施例的发光元件的示意性剖视图。
图3是示出根据公开的实施例的显示装置的示意性平面图。
图4是示出根据公开的实施例的像素的示意性电路图。
图5是示出根据公开的实施例的像素的示意性平面图。
图6是沿着图5中所示的线A-A’截取的示意性剖视图。
图7是沿着图5中所示的线B-B’截取的示意性剖视图。
图8是示出根据公开的实施例的第一像素至第三像素的示意性剖视图。
图9至图15是示出根据公开的实施例的制造显示装置的方法的示意性工艺剖视图。
具体实施方式
在下文中，将参照附图更详细地描述公开的实施例。通过参照下面详细描述的实施例以及附图，公开的效果和特性以及实现效果和特性的方法将是清楚的。然而，公开不限于在此公开的实施例，而是可以以各种形式实现。实施例仅作为示例提供，使得本领域普通技术人员可以充分理解公开中的特征及其范围。
在附图中，为了清楚说明，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，该元件可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。同样的附图标记始终指同样的元件。
在此使用的术语仅用于描述特定实施例的目的，并且不被解释为限制公开。如在此所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。当在本说明书中使用时，术语“包括/包含/具有”及其变型说明存在提及的组件、步骤、操作和/或元件，但是不排除存在或添加一个或更多个其它组件、步骤、操作和/或元件。
当描述为任何元件“连接”、“结合”或“到达(accessed)”到(至)另一元件时，应当理解的是，可以在这两个元件之间“连接”、“结合”或“到达”又一元件是可能的，并且这两个元件彼此直接“连接”、“结合”或“到达”是可能的。
用于指定元件或层在另一元件或层上的术语“在……上”包括元件或层直接位于另一元件或层上的情况以及元件或层经由又一元件或层位于另一元件或层上的情况两者。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的“第一”元件也可以被命名为“第二”元件。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B或A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或A和B”。
术语“叠置(重叠)”或其变型意指第一对象可以在第二对象上方或下方或侧面，反之亦然。另外，术语“叠置(重叠)”可以包括层叠、堆叠、面对或面向、在……之上延伸、覆盖或部分覆盖或者如由本领域普通技术人员将领会和理解的任何其它合适的术语。
如在此使用的“约(大约)”或“近似”包括所述值，并且意指在如本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)确定的特定值的可接受偏差范围内。例如，“约(大约)”可以表示在一个或更多个标准偏差内，或者在所述值的±30％、±20％、±10％、±5％内。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非在此明确地如此定义。
图1是示出根据公开的实施例的发光元件的示意性透视图。图2是示出根据公开的实施例的发光元件的示意性剖视图。尽管在图1和图2中示出了柱状的发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以设置为在一方向上延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。例如，第一半导体层11可以设置在发光元件LD的第一端部EP1处，并且第二半导体层13可以设置在发光元件LD的第二端部EP2处。
在一些实施例中，发光元件LD可以是通过蚀刻工艺等以柱形状制造的发光元件。在本说明书中，术语“柱形状”可以包括其纵横比大于1的杆状形状或棒状形状(诸如圆柱形或多棱柱形)，并且其剖面的形状没有特别限制。
发光元件LD可以具有小到纳米级至微米级的程度的尺寸。在示例中，发光元件LD可以具有在纳米级至微米级的范围内的直径(或宽度)D和/或在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据各种类型的装置(例如，显示装置等)的设计条件而不同地改变，各种类型的装置(例如，显示装置等)将使用发光元件LD的发光装置用作光源。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括p型半导体层。在示例中，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第一导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的材料不限于此。第一半导体层11可以用各种材料构造。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构之中的至少一种结构，但是公开不限于此。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN、AlN等或它们的组合。活性层12可以用各种材料构造。
在将电压(其是阈值电压或更高的电压)施加到发光元件LD的两端的情况下，因为电子-空穴对可以在活性层12中结合，所以发光元件LD发射光。可以通过使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
第二半导体层13可以形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括n型半导体层。在示例中，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第二导电类型掺杂剂(诸如Si、Ge或Sn或它们的组合)的n型半导体层。然而，构成第二半导体层13的材料不限于此。第二半导体层13可以用各种材料构造。
电极层14可以设置在发光元件LD的第一端部EP1和/或第二端部EP2上。尽管图2中示出了电极层14可以形成在第一半导体层11上的情况，但是公开不必限于此。例如，可以在第二半导体层13上进一步设置单独的电极层。
电极层14可以包括透明金属或透明金属氧化物。在示例中，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化锌锡(ZTO)中的至少一种，但是公开不必限于此。在电极层14可以由透明金属或透明金属氧化物制成的情况下，在发光元件LD的活性层12中产生的光可以穿过电极层14并发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以直接设置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以使发光元件LD的第一端部EP1和第二端部EP2暴露，发光元件LD的第一端部EP1和第二端部EP2可以具有不同的极性。在一些实施例中，绝缘膜INF可以使电极层14和/或第二半导体层13的与发光元件LD的第一端部EP1和第二端部EP2相邻的侧部暴露。
绝缘膜INF可以防止在活性层12与除了第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。此外，绝缘膜INF可以使发光元件LD的表面缺陷最少化，从而改善发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以被构造为双层，并且构成双层的层可以包括不同的材料。在示例中，绝缘膜INF可以被构造为包括氧化铝(AlOx)和氧化硅(SiOx)的双层，但是公开不必限于此。在一些实施例中，可以省略绝缘膜INF。
包括上述发光元件LD的发光装置可以用于包括显示装置的需要光源的各种类型的装置。例如，发光元件LD可以设置在显示面板的每个像素中，并且用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的装置，诸如照明装置。
图3是示出根据公开的实施例的显示装置的示意性平面图。
在图3中，显示装置(具体地，设置在显示装置中的显示面板PNL)将被示出为电子装置的示例，该电子装置可以使用图1和图2中所示的实施例中描述的发光元件LD作为光源。
为了便于描述，在图3中，将基于显示区域DA简要示出显示面板PNL的结构。然而，在一些实施例中，图中未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，焊盘或焊垫)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。显示区域DA可以构成可以在其上显示图像的屏幕，并且非显示区域NDA可以是除了显示区域DA之外的其它区域。
像素单元PXU可以设置在显示区域DA中。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意指定第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素时，或者当包含地指定第一像素PXL1、第二像素PXL2和第三像素PXL3之中的两种或更多种类型的像素时，对应的一个像素或对应的多个像素将被称为“像素PXL”或“多个像素PXL”。
像素PXL可以根据条纹结构、
Figure BDA0003988252640000071
结构等规则地布置。然而，像素PXL的布置结构不限于此，并且可以通过使用各种结构和/或方法将像素PXL布置在显示区域DA中。
在一些实施例中，可以提供发射不同颜色的光的两种或更多种类型的像素PXL。在示例中，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。可以彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射一定颜色的光的像素。在一些实施例中，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，并且第三像素PXL3可以是发射蓝色光的蓝色像素。然而，公开不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有发射相同颜色的光的发光元件，并且可以包括可以设置在相应的发光元件上的不同颜色的滤色器和/或颜色转换层，以分别发射第一颜色、第二颜色和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别具有第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，使得发光元件可以分别发射第一颜色、第二颜色和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、种类和/或数量没有特别限制。在示例中，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2中所示的实施例的至少一个发光元件LD，例如具有小到纳米级至微米级程度的尺寸的超小型柱状发光元件LD。然而，公开不必限于此。可以使用各种类型的发光元件LD作为像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。然而，可以应用于显示装置的像素PXL的种类、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以被构造为使用各种结构和/或驱动方法的无源或有源发光显示装置的像素。
图4是示出根据公开的实施例的像素的示意性电路图。
在一些实施例中，图4中所示的像素PXL可以是可以设置在图3中所示的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本相同或相似的结构。
参照图4，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光单元EMU之间。此外，像素电路PXC可以连接到对应像素PXL的扫描线SL和数据线DL，以对应于可以从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光单元EMU的操作。此外，像素电路PXC可以选择性地进一步连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和存储电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以对应于第一节点N1的电压控制供应到发光单元EMU的驱动电流。例如，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以选择性地包括下导电层(也称为“下电极”、“背栅电极”或“下光阻挡层”)BML。第一晶体管M1的栅电极和下导电层BML可以彼此叠置，且绝缘层置于第一晶体管M1的栅电极与下导电层BML之间。在实施例中，下导电层BML可以连接到第一晶体管M1的一个电极(例如，源电极或漏电极)。
在第一晶体管M1包括下导电层BML的情况下，可以应用用于通过在像素PXL的驱动中向第一晶体管M1的下导电层BML施加反向偏置电压来使第一晶体管M1的阈值电压在负方向或正方向上移动的反向偏置技术(或同步技术)。在示例中，可以通过将下导电层BML连接到第一晶体管M1的源电极来应用源极同步技术，使得第一晶体管M1的阈值电压可以在负方向或正方向上移动。在下导电层BML设置在构成第一晶体管M1的沟道的半导体图案的底部上的情况下，下导电层BML用作光阻挡图案，从而使第一晶体管M1的操作特性稳定。然而，下导电层BML的功能和/或应用方法不限于此。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。第二晶体管M2可以在从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下导通，以将数据线DL和第一节点N1彼此连接。
可以针对每个帧周期将对应帧的数据信号供应到数据线DL。在其中可以供应具有栅极导通电压的扫描信号的时段期间，可以通过导通的第二晶体管M2将数据信号传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的电极可以连接到第一节点N1，并且存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间充有与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来提取特性信息(例如，第一晶体管M1的阈值电压等)。所提取的特性信息可以用于转换图像数据，使得可以补偿像素PXL之间的特性偏差。
尽管在图4中已经示出了包括在像素电路PXC中的晶体管都可以用n型晶体管实现的情况，但是公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
在一些实施例中，可以不同地改变像素PXL的结构和驱动方法。例如，除了图4中所示的实施例之外，像素电路PXC还可以被构造为具有各种结构和/或各种驱动方法的像素电路。
在示例中，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压等的补偿晶体管、用于使第一节点N1和/或第一连接电极ELT1的电压初始化的初始化晶体管、用于控制其中可以将驱动电流供应到发光单元EMU的时段的发射控制晶体管和/或用于使第一节点N1的电压升压的升压电容器。
发光单元EMU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD，例如，多个发光元件LD。
例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电源VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二电源VSS的第五连接电极ELT5以及连接在第一连接电极ELT1与第五连接电极ELT5之间的发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。在示例中，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。
在实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和在正向方向上连接在这一对电极之间的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量没有特别限制。在示例中，构成相应串联级的发光元件LD的数量可以彼此相等或不同，并且发光元件LD的数量没有特别限制。
例如，发光单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级以及包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1与第二连接电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以在正向方向上连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，第一发光元件LD1的第一端部EP1可以连接到第一连接电极ELT1，并且第一发光元件LD1的第二端部EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2和第三连接电极ELT3以及连接在第二连接电极ELT2与第三连接电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以在正向方向上连接在第二连接电极ELT2与第三连接电极ELT3之间。例如，第二发光元件LD2的第一端部EP1可以连接到第二连接电极ELT2，并且第二发光元件LD2的第二端部EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3和第四连接电极ELT4以及连接在第三连接电极ELT3与第四连接电极ELT4之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以在正向方向上连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，第三发光元件LD3的第一端部EP1可以连接到第三连接电极ELT3，并且第三发光元件LD3的第二端部EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4和第五连接电极ELT5以及连接在第四连接电极ELT4与第五连接电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以在正向方向上连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，第四发光元件LD4的第一端部EP1可以连接到第四连接电极ELT4，并且第四发光元件LD4的第二端部EP2可以连接到第五连接电极ELT5。
发光单元EMU的第一电极(例如，第一连接电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后一个电极(例如，第五连接电极ELT5)可以是发光单元EMU的阴极电极。
发光单元EMU的其它电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以构成相应的中间电极。例如，第二连接电极ELT2可以构成第一中间电极IET1，第三连接电极ELT3可以构成第二中间电极IET2，并且第四连接电极ELT4可以构成第三中间电极IET3。
在发光元件LD以串联/并联结构连接的情况下，与其数量等于上述发光元件LD的数量的发光元件LD仅并联连接的情况相比，可以改善功率效率。在其中发光元件LD以串联/并联结构连接的像素PXL中，尽管在一些串联级中出现短路缺陷等，但是可以通过另一串联级的发光元件LD来表达亮度。因此，可以降低在像素PXL中将出现暗点缺陷的可能性。然而，公开不必限于此，并且可以通过仅串联连接发光元件LD或通过仅并联连接发光元件LD来构造发光单元EMU。
发光元件LD中的每个可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电源VDD的第一端部EP1(例如，p型端部)以及经由至少另一电极(例如，第五连接电极ELT5)和第二电力线PL2连接到第二电源VSS的第二端部EP2(例如，n型端部)。例如，发光元件LD可以在正向方向上连接在第一电源VDD与第二电源VSS之间。在正向方向上连接的发光元件LD可以构成发光单元EMU的有效光源。
在通过对应的像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与将要在对应帧中表达的灰度值对应的驱动电流供应到发光单元EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光的同时，发光单元EMU可以表达与驱动电流对应的亮度。
图5是示出根据公开的实施例的像素的示意性平面图。图6是沿着图5中所示的线A-A’截取的示意性剖视图。图7是沿着图5中所示的线B-B’截取的示意性剖视图。
在示例中，图5中所示的像素PXL可以是构成图3中所示的像素单元PXU的第一像素至第三像素PXL1、PXL2和PXL3中的任一个，并且第一像素至第三像素PXL1、PXL2和PXL3可以具有彼此基本相同或相似的结构。尽管在图5中公开了其中如图4中所示每个像素PXL包括设置在四个串联级中的发光元件LD的实施例，但是在一些实施例中，每个像素PXL的串联级的数量可以不同地改变。
在下文中，当任意指定第一发光元件至第四发光元件LD1、LD2、LD3和LD4中的至少一个时，或者当包含地指定两种或更多种类型的发光元件时，对应的发光元件或对应的多个发光元件将被称为“发光元件LD”或“多个发光元件LD”。当任意指定包括第一电极至第四电极ALE1、ALE2、ALE3和ALE4的电极之中的至少一个电极时，或者当包含地指定两种或更多种类型的电极时，对应的电极或对应的多个电极将被称为“电极ALE”或“多个电极ALE”。当任意指定包括第一连接电极至第五连接电极ELT1、ELT2、ELT3、ELT4和ELT5的连接电极之中的至少一个连接电极时，或者当包含地指定两种或更多种类型的连接电极时，对应的连接电极或对应的多个连接电极将被称为“连接电极ELT”或“多个连接电极ELT”。
参照图5，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是包括发光元件LD以发射光的区域。非发射区域NEA可以设置为围绕发射区域EA。非发射区域NEA可以是其中可以设置有围绕发射区域EA的堤BNK的区域。堤BNK可以包括与发射区域EA叠置的第一开口区域OPA1和与非发射区域NEA叠置的第二开口区域OPA2。
每个像素PXL可以包括电极ALE、发光元件LD和/或连接电极ELT。电极ALE可以设置在至少发射区域EA中。电极ALE可以在第二方向(Y轴方向)上延伸，并且在第一方向(X轴方向)上彼此间隔开。电极ALE可以从发射区域EA延伸到非发射区域NEA。例如，电极ALE可以从发射区域EA延伸到第二开口区域OPA2。第一电极至第四电极ALE1、ALE2、ALE3和ALE4中的每个可以在第二方向(Y轴方向)上延伸，并且在第一方向(X轴方向)上彼此间隔开以被顺序地设置。
一些电极ALE可以连接到像素电路(图4中所示的PXC)和/或电力线。例如，第一电极ALE1可以连接到像素电路PXC和/或第一电力线PL1，并且第三电极ALE3可以连接到第二电力线PL2。
在一些实施例中，一些电极ALE可以通过接触孔CH电连接到一些连接电极ELT。例如，第一电极ALE1可以通过第一接触孔CH1电连接到第一连接电极ELT1，第二电极ELT2可以通过第二接触孔CH2电连接到第二连接电极ELT2，第三电极ALE3可以通过第三接触孔CH3电连接到第五连接电极ELT5，并且第四电极ELT4可以通过第四接触孔CH4电连接到第四连接电极ELT4。第一接触孔至第四接触孔CH1、CH2、CH3和CH4可以位于第二开口区域OPA2中，但公开不必限于此。
在使发光元件LD对准的工艺中，可以使彼此相邻的一对电极ALE供应有不同的信号。例如，在第一电极至第四电极ALE1、ALE2、ALE3和ALE4在发射区域EA中在第一方向(X轴方向)上顺序地布置的情况下，第一电极ALE1和第二电极ALE2可以形成一对以被供应有不同的对准信号，并且第三电极ALE3和第四电极ALE4可以形成一对以被供应有不同的对准信号。
在实施例中，在使发光元件LD对准的工艺中，可以使第二电极ALE2和第三电极ALE3供应有相同的信号。尽管在图5中示出了其中第二电极ALE2和第三电极ALE3彼此分离的形式，但是在使发光元件LD对准的工艺中，第二电极ALE2和第三电极ALE3可以一体地或非一体地彼此连接。
在一些实施例中，堤图案BNP可以设置在电极ALE的底部上。堤图案BNP可以包括第一堤图案BNP1、第二堤图案BNP2和第三堤图案BNP3。可以在至少发射区域EA中设置堤图案BNP。堤图案BNP可以在第二方向(Y轴方向)上延伸，并且在第一方向(X轴方向)上彼此间隔开。
在堤图案BNP中的每个设置在电极ALE中的每个的区域的底部上的情况下，电极ALE中的每个的区域可以在其中可以形成有堤图案BNP中的每个的区域中在像素PXL的向上方向(即，第三方向(Z轴方向))上突出。在堤图案BNP和/或电极ALE包括反射材料的情况下，可以在发光元件LD的外围处形成反射壁结构。因此，从发光元件LD发射的光可以在像素PXL的向上方向(例如，显示面板PNL的前向方向，包括视角范围)上发射，因此可以改善显示面板PNL的发光效率。
发光元件LD中的每个可以在发射区域EA中在一对电极ALE之间对准。此外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1与第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1与第二连接电极ELT2之间。在示例中，第一发光元件LD1可以在第一电极ALE1和第二电极ALE2的第一区域(例如，上端区域)中对准。第一发光元件LD1的第一端部EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1与第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2与第三连接电极ELT3之间。在示例中，第二发光元件LD2可以在第一电极ALE1和第二电极ALE2的第二区域(例如，下端区域)中对准。第二发光元件LD2的第一端部EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端部EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第三电极ALE3与第四电极ALE4之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3与第四连接电极ELT4之间。在示例中，第三发光元件LD3可以在第三电极ALE3和第四电极ALE4的第二区域(例如，下端区域)中对准。第三发光元件LD3的第一端部EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端部EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第三电极ALE3与第四电极ALE4之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4与第五连接电极ELT5之间。在示例中，第四发光元件LD4可以在第三电极ALE3和第四电极ALE4的第一区域(例如，上端区域)中对准。第四发光元件LD4的第一端部EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端部EP2可以电连接到第五连接电极ELT5。
在示例中，第一发光元件LD1可以位于发射区域EA的左上端区域中，并且第二发光元件LD2可以位于发射区域EA的左下端区域中。第三发光元件LD3可以位于发射区域EA的右下端区域处，并且第四发光元件LD4可以位于发射区域EA的右上端区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而不同地改变。
连接电极ELT中的每个可以设置在至少发射区域EA中，并且设置为与至少一个电极ALE和/或至少一个发光元件LD叠置。例如，连接电极ELT中的每个可以形成在电极ALE和/或发光元件LD上，以与电极ALE和/或发光元件LD叠置。因此，电极ELT中的每个可以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，上端区域)和第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，上端区域)和第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。此外，第二连接电极ELT2可以设置在第一电极ALE1的第二区域(例如，下端区域)和第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。例如，第二连接电极ELT2可以在发射区域EA中将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1彼此电连接。为此，第二连接电极ELT2可以具有弯曲形状。例如，第二连接电极ELT2可以具有在其中可以布置有至少一个第一发光元件LD1的区域与其中可以布置有至少一个第二发光元件LD2的区域之间的边界处弯曲或弯折的结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，下端区域)和第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。此外，第三连接电极ELT3可以设置在第四电极ALE4的第二区域(例如，下端区域)和第三发光元件LD3的第一端部EP1上，以电连接到第三发光元件LD3的第一端部EP1。例如，第三连接电极ELT3可以在发射区域EA中将第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1彼此电连接。为此，第三连接电极ELT3可以具有弯曲形状。例如，第三连接电极ELT3可以具有在其中可以布置有至少一个第二发光元件LD2的区域与其中可以布置有至少一个第三发光元件LD3的区域之间的边界处弯曲或弯折的结构。
第四连接电极ELT4可以设置在第三电极ALE3的第二区域(例如，下端区域)和第三发光元件LD3的第二端部EP2上，以电连接到第三发光元件LD3的第二端部EP2。此外，第四连接电极ELT4可以设置在第四电极ALE4的第一区域(例如，上端区域)和第四发光元件LD4的第一端部EP1上，以电连接到第四发光元件LD4的第一端部EP1。例如，第四连接电极ELT4可以在发射区域EA中将第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1彼此电连接。为此，第四连接电极ELT4可以具有弯曲形状。例如，第四连接电极ELT4可以具有在其中可以布置有至少一个第三发光元件LD3的区域与其中可以布置有至少一个第四发光元件LD4的区域之间的边界处弯曲或弯折的结构。
第五连接电极ELT5可以设置在第三电极ALE3的第一区域(例如，上端区域)和第四发光元件LD4的第二端部EP2上，以电连接到第四发光元件LD4的第二端部EP2。
以上述方式，在电极ALE之间对准的发光元件LD可以通过使用连接电极ELT以期望的形式连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用连接电极ELT顺序地串联连接。
在下文中，基于发光元件LD，将参照图6和图7详细描述每个像素PXL的剖面结构。图6和图7示出了像素电路层PCL和发光元件层LEL。图7中示出了构成像素电路(图4中所示的PXC)的各种电路元件之中的第一晶体管M1。当第一晶体管至第三晶体管M1、M2和M3被指定而不彼此区分时，第一晶体管至第三晶体管M1、M2和M3中的每个将被包含地称为“晶体管M”。晶体管M的结构和/或晶体管M的针对每层的位置不限于图7中所示的实施例，并且在一些实施例中可以不同地改变。
参照图6和图7，根据公开的实施例的像素PXL的像素电路层PCL和发光元件层LEL可以包括电路元件，该电路元件包括设置在基体层BSL上的晶体管M和与其连接的各种线。包括电极ALE、发光元件LD和/或连接电极ELT的发光元件层LEL可以设置在像素电路层PCL上。
基体层BSL可以是刚性基底或柔性基底或者膜。在示例中，基体层BSL可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属材料制成的柔性基底(或薄膜)或者至少一个绝缘层。基体层BSL的材料和/或性质没有特别限制。在实施例中，基体层BSL可以是基本透明的。术语“基本透明”可以意指光可以以一定透射率或更高透射率透射。在另一实施例中，基体层BSL可以是半透明的或不透明的。此外，在一些实施例中，基体层BSL可以包括反射材料。
下导电层BML和第一电力导电层PL2a可以设置在基体层BSL上。下导电层BML和第一电力导电层PL2a可以设置在同一层。例如，可以通过同一工艺同时形成下导电层BML和第一电力导电层PL2a，但是公开不必限于此。第一电力导电层PL2a可以构成参照图4等描述的第二电力线PL2。
下导电层BML和第一电力导电层PL2a中的每个可以形成为单层或多层，单层或多层可以由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的任何氧化物或合金中的至少一种制成。
缓冲层BFL可以设置在下导电层BML和第一电力导电层PL2a之上。缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以被构造为单层，而且可以被构造为包括至少两层的多层。在缓冲层BFL被设置为多层的情况下，所述层可以由相同的材料形成或由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。在示例中，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区、与第二晶体管电极TE2接触的第二区以及位于第一区与第二区之间的沟道区。在一些实施例中，第一区和第二区中的一个可以是源区，并且第一区和第二区中的另一个可以是漏区。
在一些实施例中，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等或它们的组合制成。半导体图案SCP的沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体。半导体图案SCP的第一区和第二区中的每个可以是掺杂有杂质的半导体图案。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。在示例中，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL与第二电力导电层PL2b之间。栅极绝缘层GI可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
晶体管M的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。例如，栅电极GE和第二电力导电层PL2b可以设置在同一层。例如，栅电极GE和第二电力导电层PL2b可以通过同一工艺同时形成，但是公开不必限于此。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与半导体图案SCP叠置。第二电力导电层PL2b可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与第一电力导电层PL2a叠置。第二电力导电层PL2b连同第一电力导电层PL2a可以构成参照图4等描述的第二电力线PL2。
栅电极GE和第二电力导电层PL2b中的每个可以形成为单层或多层，单层或多层可以由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的任何氧化物或合金中的至少一种制成。
层间绝缘层ILD可以设置在栅电极GE和第二电力导电层PL2b之上。在示例中，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电力导电层PL2b与第三电力导电层PL2c之间。
层间绝缘层ILD可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以通过同一工艺同时形成，但是公开不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以被设置为在第三方向(Z轴方向)上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区。此外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
第三电力导电层PL2c可以设置为在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b叠置。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。此外，第三电力导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c连同第一电力导电层PL2a和/或第二电力导电层PL2b可以构成参照图4等描述的第二电力线PL2。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以形成为单层或多层，单层或多层可以由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的任何氧化物或合金中的至少一种制成。
保护层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c之上。保护层PSV可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
过孔层VIA可以设置在保护层PSV上。过孔层VIA可以由有机材料制成，以使较低的台阶差平坦化。例如，过孔层VIA可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，并且过孔层VIA可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
发光元件层LEL的堤图案BNP可以设置在像素电路层PCL的过孔层VIA上。在一些实施例中，堤图案BNP可以具有各种形状。在实施例中，堤图案BNP可以在基体层BSL上具有在第三方向(Z轴方向)上突出的形状。另外，堤图案BNP可以具有相对于基体层BSL以一定角度倾斜的倾斜表面。然而，公开不必限于此，并且堤图案BNP可以具有具备弯曲形状、台阶形状等的侧壁。在示例中，堤图案BNP可以具有具备半圆形状、半椭圆形状等的剖面。
可以设置在堤图案BNP的顶部上的电极和绝缘层可以具有与堤图案BNP对应的形状。在示例中，设置在堤图案BNP上的电极ALE可以包括具有与堤图案BNP的形状对应的形状的倾斜表面或弯曲表面。因此，堤图案BNP连同设置在其顶部上的电极ALE可以用作用于在像素PXL的前向方向(即，第三方向(Z轴方向))上引导从发光元件LD发射的光的反射构件，从而改善显示面板PNL的发光效率。
堤图案BNP可以包括至少一种有机材料和/或至少一种无机材料。在示例中，堤图案BNP可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，并且堤图案BNP可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
电极ALE可以设置在过孔层VIA和堤图案BNP上。电极ALE可以设置为在像素PXL中彼此间隔开。电极ALE可以设置在同一层。电极ALE可以通过同一工艺同时形成，但是公开不必限于此。
在使发光元件LD对准的工艺中，可以使电极ALE供应有对准信号。因此，可以在电极ALE之间形成电场，使得设置在每个像素PXL中的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。在示例中，电极ALE可以包括：各种金属材料之中的至少一种金属或包括所述至少一种金属的任何合金，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等；至少一种导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO)；以及诸如PEDOT的导电聚合物之中的至少一种导电材料，但是公开不必限于此。
第一绝缘层INS1可以设置在电极ALE之上。第一绝缘层INS1可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
堤BNK可以设置在第一绝缘层INS1上。堤BNK可以形成限定其中在将发光元件LD供应到像素PXL中的每个的工艺中可以供应有发光元件LD的发射区域EA的坝结构。例如，可以将所需种类和/或量的发光元件墨供应到由堤BNK限定的区域。
堤BNK可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，堤BNK可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
在一些实施例中，堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻的像素PXL之间的漏光。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。在示例中，堤BNK可以形成为能够阻挡光透射的黑色不透明图案。在实施例中，反射层等可以形成在堤BNK的表面(例如，侧壁)上，以增加每个像素PXL的光效率。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以在第一绝缘层INS1上设置在电极ALE之间。发光元件LD可以以其中发光元件LD可以分散在发光元件墨中的形式准备，以通过喷墨印刷工艺等供应到像素PXL中的每个。在示例中，发光元件LD可以分散在挥发性溶剂中以提供到每个像素PXL。随后，在通过电极ALE供应对准信号的情况下，在电极ALE之间可以形成电场的同时，发光元件LD可以在电极ALE之间对准。在可以使发光元件LD对准之后，可以通过其它工艺使溶剂挥发或去除溶剂，使得发光元件LD可以稳定地布置在电极ALE之间。
连接电极ELT可以设置在发光元件LD上。连接电极ELT可以设置在同一层。例如，连接电极ELT可以被构造为同一导电层。连接电极ELT可以通过同一工艺同时形成。因此，可以减少掩模的数量，从而简化显示装置的制造工艺。在示例中，在将连接电极ELT在发光元件LD上形成为一个导电层之后，可以部分地去除这一个导电层以被分离成独立的连接电极ELT。然而，公开不必限于此，并且一些连接电极ELT可以形成为不同的导电层。
连接电极ELT可以包括与发光元件LD接触的第一区域A1和从发光元件LD向上延伸的第二区域A2。连接电极ELT的第一区域A1和第二区域A2可以彼此一体地设置。
连接电极ELT的第一区域A1可以与发光元件LD的侧表面接触。例如，连接电极ELT的第一区域A1可以与发光元件LD的端部EP1或EP2接触。在连接电极ELT的第二区域A2与发光元件LD之间可以形成有空间SP。通常，在有机层、无机层等位于发光元件LD上的情况下，由于折射率差异可能发生光损失。因此，可以通过使用连接电极ELT在发光元件LD上形成空间，使得可以防止从发光元件LD发射的光由于折射率差异而损失，从而改善发光效率。
第一连接电极ELT1可以直接设置在第一发光元件LD1的第一端部EP1上，以与第一发光元件LD1的第一端部EP1接触。第一连接电极ELT1可以包括与第一发光元件LD1的第一端部EP1接触的第一区域A1和从第一发光元件LD1向上延伸的第二区域A2。
类似地，第二连接电极ELT2可以直接设置在第一发光元件LD1的第二端部EP2上，以与第一发光元件LD1的第二端部EP2接触。第二连接电极ELT2可以包括与第一发光元件LD1的第二端部EP2接触的第一区域A1和从第一发光元件LD1向上延伸的第二区域A2。此外，第二连接电极ELT2可以直接设置在第二发光元件LD2的第一端部EP1上，以与第二发光元件LD2的第一端部EP1接触。例如，第二连接电极ELT2可以将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1彼此电连接。第二连接电极ELT2可以包括与第二发光元件LD2的第一端部EP1接触的第一区域A1和从第二发光元件LD2向上延伸的第二区域A2。
类似地，第三连接电极ELT3可以直接设置在第二发光元件LD2的第二端部EP2上，以与第二发光元件LD2的第二端部EP2接触。第三连接电极ELT3可以包括与第二发光元件LD2的第二端部EP2接触的第一区域A1和从第二发光元件LD2向上延伸的第二区域A2。此外，第三连接电极ELT3可以直接设置在第三发光元件LD3的第一端部EP1上，以与第三发光元件LD3的第一端部EP1接触。例如，第三连接电极ELT3可以将第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1彼此电连接。第三连接电极ELT3可以包括与第三发光元件LD3的第一端部EP1接触的第一区域A1和从第三发光元件LD3向上延伸的第二区域A2。
类似地，第四连接电极ELT4可以直接设置在第三发光元件LD3的第二端部EP2上，以与第三发光元件LD3的第二端部EP2接触。第四连接电极ELT4可以包括与第三发光元件LD3的第二端部EP2接触的第一区域A1和从第三发光元件LD3向上延伸的第二区域A2。此外，第四连接电极ELT4可以直接设置在第四发光元件LD4的第一端部EP1上，以与第四发光元件LD4的第一端部EP1接触。例如，第四连接电极ELT4可以将第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1彼此电连接。第四连接电极ELT4可以包括与第四发光元件LD4的第一端部EP1接触的第一区域A1和从第四发光元件LD4向上延伸的第二区域A2。
第五连接电极ELT5可以直接设置在第四发光元件LD4的第二端部EP2上，以与第四发光元件LD4的第二端部EP2接触。第五连接电极ELT5可以包括与第四发光元件LD4的第二端部EP2接触的第一区域A1和从第四发光元件LD4向上延伸的第二区域A2。
第一连接电极ELT2的第二区域A2和第二连接电极ELT2的第二区域A2可以彼此间隔开。在示例中，第一连接电极ELT2的第二区域A2和第二连接电极ELT2的第二区域A2可以在第一发光元件LD1上方的空间上彼此分离以彼此间隔开。
第二连接电极ELT2的第二区域A2和第三连接电极ELT3的第二区域A2可以彼此间隔开。在示例中，第二连接电极ELT2的第二区域A2和第三连接电极ELT3的第二区域A2可以在第二发光元件LD2上方的空间上彼此分离以彼此间隔开。
第三连接电极ELT3的第二区域A2和第四连接电极ELT4的第二区域A2可以彼此间隔开。在示例中，第三连接电极ELT3的第二区域A2和第四连接电极ELT4的第二区域A2可以在第三发光元件LD3上方的空间上彼此分离以彼此间隔开。
第四连接电极ELT4的第二区域A2和第五连接电极ELT5的第二区域A2可以彼此间隔开。在示例中，第四连接电极ELT4的第二区域A2和第五连接电极ELT5的第二区域A2可以在第四发光元件LD4上方的空间上彼此分离以彼此间隔开。
连接电极ELT可以用各种透明导电材料构造。在示例中，连接电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO)的各种透明导电材料中的至少一种，并且可以基本透明地或半透明地实现以满足透射率。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以在穿过连接电极ELT的同时发射到显示面板PNL的外部。
第一覆盖层CPL1可以进一步设置在连接电极ELT之上。第一覆盖层CPL1可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。第一覆盖层CPL1可以使连接电极ELT之间闭合，使得可以保持连接电极ELT与发光元件LD之间的空间SP。
根据上述实施例，可以通过使用连接电极ELT在发光元件LD上方形成空间SP，使得可以改善发光效率。此外，可以同时形成连接电极ELT，使得可以减少掩模的数量，从而简化显示装置的制造工艺。
图8是示出根据公开的实施例的第一像素至第三像素的示意性剖视图。
图8示出了可以设置在参照图6和图7描述的像素PXL的像素电路层PCL和发光元件层LEL上的分隔壁WL、颜色转换层CCL、光学层OPL和/或滤色器层CFL。
参照图8，分隔壁WL可以设置在第一像素至第三像素PXL1、PXL2和PXL3的发光元件层LEL上。在示例中，分隔壁WL可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间或者设置在第一像素至第三像素PXL1、PXL2和PXL3之间的边界处，并且包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个叠置的开口。分隔壁WL的开口可以提供其中可以设置有颜色转换层CCL的空间。
分隔壁WL可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，并且分隔壁WL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
在一些实施例中，分隔壁WL可以包括至少一种光阻挡材料和/或反射材料。因此，可以防止相邻的像素PXL之间的漏光。例如，分隔壁WL可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。在示例中，分隔壁WL可以形成为能够阻挡光透射的黑色不透明图案。在实施例中，可以在分隔壁WL的表面(例如，侧壁)上形成反射层(未示出)等，以便改善每个像素PXL的光效率。
颜色转换层CCL可以在分隔壁WL的开口中设置在包括发光元件LD的发光元件层LEL上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的光散射层LSL。
在实施例中，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL可以设置在第一像素至第三像素PXL1、PXL2和PXL3中的每个上，使得可以显示全色图像。
第一颜色转换层CCL1可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的基质材料中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝色光的蓝色发光元件，并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括用于将可以从蓝色发光元件发射的蓝色光转换为红色光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且通过根据能量跃迁使蓝光的波长变换而发射红光。在第一像素PXL1是另一颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括用于将可以从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的基质材料中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝色光的蓝色发光元件，并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括用于将可以从蓝色发光元件发射的蓝色光转换为绿色光的第二量子点QD2。第二量子点QD2可以吸收蓝光并且通过根据能量跃迁使蓝色光的波长变换而发射绿光。在第二像素PXL2是另一颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，具有可见光波段中的相对短波长的蓝色光可以入射到第一量子点QD1和第二量子点QD2中，使得可以提高第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光单元EMU可以通过使用相同颜色的发光元件(例如，蓝色发光元件)来构造，使得可以改善显示装置的制造效率。
可以设置光散射层LSL以有效地利用从发光元件LD发射的第三颜色(或蓝色)的光。在示例中，在发光元件LD是发射蓝色光的蓝色发光元件，并且第三像素PXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种类型的光散射颗粒SCT以有效地利用从发光元件LD发射的光。
例如，光散射层LSL可以包括分散在诸如基体树脂的基质材料中的光散射颗粒SCT。在示例中，光散射层LSL可以包括诸如二氧化硅的光散射颗粒SCT，但是构成光散射颗粒SCT的材料不限于此。光散射颗粒SCT可以不仅仅设置在第三像素PXL3中，并且即使在第一颜色转换层CCL1或第二颜色转换层CCL2的内部处也可以选择性地包括光散射颗粒SCT。在一些实施例中，可以省略光散射颗粒，使得可以设置用透明聚合物构造的光散射层LSL。
第二覆盖层CPL2可以设置在颜色转换层CCL之上。第二覆盖层CPL2可以贯穿第一像素至第三像素PXL1、PXL2和PXL3设置。第二覆盖层CPL2可以覆盖颜色转换层CCL。第二覆盖层CPL2可以防止颜色转换层CCL由于来自外部的杂质(诸如湿气或空气)的渗透而被损坏或污染。
第二覆盖层CPL2可以是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等或它们的组合。
光学层OPL可以设置在第二覆盖层OPL2上。光学层OPL可以用于通过经由全反射使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，光学层OPL可以具有比颜色转换层CCL的折射率相对低的折射率。例如，颜色转换层CCL的折射率可以为约1.6至约2.0，并且光学层OPL的折射率可以为约1.1至约1.3。
第三覆盖层CPL3可以设置在光学层OPL上。第三覆盖层CPL3可以贯穿第一像素至第三像素PXL1、PXL2和PXL3设置。第三覆盖层CPL3可以覆盖光学层OPL。第三覆盖层CPL3可以防止光学层OPL由于来自外部的杂质(诸如湿气或空气)的渗透而被损坏或污染。
第三覆盖层CPL3可以是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等或它们的组合。
平坦化层PLL可以设置在第三覆盖层CPL3上。平坦化层PLL可以贯穿第一像素至第三像素PXL1、PXL2和PXL3设置。
平坦化层PLL可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或它们的组合。然而，公开不必限于此，并且平坦化层PLL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括滤色器CF1、CF2和CF3，滤色器CF1、CF2和CF3可以与每个像素PXL的颜色一致。可以设置与第一像素至第三像素PXL1、PXL2和PXL3中的每个的颜色一致的滤色器CF1、CF2和CF3，使得可以显示全色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以允许从第一像素PXL1发射的光选择性地透射穿过的第一滤色器CF1、设置在第二像素PXL2中以允许从第二像素PXL2发射的光选择性地透射穿过的第二滤色器CF2以及设置在第三像素PXL3中以允许从第三像素PXL3发射的光选择性地透射穿过的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不必限于此。在下文中，当指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任意滤色器时，或者当包含地指定两种或更多种类型的滤色器时，对应的滤色器或对应的多个滤色器被称为“滤色器CF”或“多个滤色器CF”。
第一滤色器CF1可以在第三方向(Z轴方向)上与发光元件层LEL(或发光元件LD)和第一颜色转换层CCL1叠置。第一滤色器CF1可以包括用于允许第一颜色(或红色)的光选择性地透射穿过的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与发光元件层LEL(或发光元件LD)和第二颜色转换层CCL2叠置。第二滤色器CF2可以包括用于允许第二颜色(或绿色)的光选择性地透射穿过的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与发光元件层LEL(或发光元件LD)和光散射层LSL叠置。第三滤色器CF3可以包括用于允许第三颜色(或蓝色)的光选择性地透射穿过的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在一些实施例中，光阻挡层BM可以进一步设置在第一滤色器至第三滤色器CF1、CF2和CF3之间，或者设置在第一滤色器至第三滤色器CF1、CF2和CF3之间的边界处。如上所述，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，可以防止在显示装置的前向或侧面处观看到的混色缺陷。光阻挡层BM的材料没有特别限制，并且光阻挡层BM可以用各种光阻挡材料构造。在示例中，可以通过堆叠第一滤色器至第三滤色器CF1、CF2和CF3来实现光阻挡层BM。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以贯穿第一像素至第三像素PXL1、PXL2和PXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下部构件。外涂层OC可以防止湿气或空气渗透到上述下部构件中。此外，外涂层OC可以保护上述下部构件免受诸如灰尘的异物的影响。
外涂层OC可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，并且外涂层OC可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
接下来，将描述根据上述实施例的制造显示装置的方法。
图9至图15是示出根据公开的实施例的制造显示装置的方法的示意性工艺剖视图。图9至图15是示出制造图1至图8中所示的显示装置的方法的剖视图。在图9至图15中，与图1至图8中所示的组件基本相同的组件由同样的附图标记表示，并且将省略详细的附图标记。
参照图9，首先，可以在其上可以形成有堤图案BNP的像素电路层PCL上形成电极ALE，并且可以在电极ALE之上形成第一绝缘层INS1。电极ALE可以形成在堤图案BNP上，以至少部分地与堤图案BNP叠置。
参照图10，随后，可以在电极ALE之间设置发光元件LD。发光元件LD可以在第一绝缘层INS上设置在堤图案BNP之间，以布置在电极ALE之间。在示例中，可以以其中发光元件LD可以分散在发光元件墨中的形式来准备发光元件LD，以通过喷墨印刷工艺等供应到像素PXL中的每个。在示例中，发光元件LD可以分散在挥发性溶剂中以提供到每个像素PXL。随后，在通过电极ALE供应对准信号的情况下，在可以在电极ALE之间形成电场的同时，发光元件LD可以在电极ALE之间对准。在可以使发光元件LD对准之后，可以通过其它工艺使溶剂挥发或去除溶剂，使得发光元件LD可以稳定地布置在电极ALE之间。
参照图11，随后，可以在发光元件LD上形成固定层INS2。固定层INS2可以部分地形成在发光元件LD的顶部上，并且使发光元件LD的侧表面(即，端部EP1和EP2)暴露。在发光元件LD的对准完成之后在发光元件LD上形成固定层INS2的情况下，可以防止发光元件LD与可以布置发光元件LD所处的位置分离。在示例中，固定层INS2可以由光致抗蚀剂形成。然而，公开不必限于此，并且固定层INS2可以由可以在后续工艺中去除固定层INS2所在的范围内的各种材料形成。例如，固定层INS2可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)或者它们的组合。然而，公开不必限于此，并且固定层INS2可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的组合的各种类型的无机绝缘材料。
参照图12，随后，可以在固定层INS2之上形成连接电极层ELT’。连接电极层ELT’可以形成在发光元件LD的可以通过固定层INS2暴露的侧表面上。在示例中，连接电极层ELT’可以包括形成在发光元件LD的侧表面上的第一区域A1和形成在固定层INS2之上的第二区域A2。连接电极层ELT’的第一区域A1可以与发光元件LD的侧表面(即，端部EP1和EP2)接触。连接电极层ELT’的第二区域A2可以包括沿着固定层INS2的侧表面和顶表面的倾斜表面、弯曲表面或弯曲部分。
参照图13，随后，可以在连接电极层ELT’中形成开口OP。连接电极层ELT’可以通过开口OP被分离为连接电极ELT。开口OP可以形成在连接电极层ELT’的第二区域A2中。例如，连接电极层ELT’的第二区域A2可以通过开口OP分离。
连接电极层ELT’可以在第一发光元件LD1上方通过开口OP被分离为在第一发光元件LD1的第一端部EP1上的第一连接电极ELT1和在第一发光元件LD1的第二端部EP2上的第二连接电极ELT2。类似地，连接电极层ELT’可以在第二发光元件LD2上方通过开口OP被分离为在第二发光元件LD2的第一端部EP1上的第二连接电极ELT2和在第二发光元件LD2的第二端部EP2上的第三连接电极ELT3。类似地，连接电极层ELT’可以在第三发光元件LD3上方通过开口OP被分离为在第三发光元件LD3的第一端部EP1上的第三连接电极ELT3和在第三发光元件LD3的第二端部EP2上的第四连接电极ELT4。类似地，连接电极层ELT’可以在第四发光元件LD4上方通过开口OP被分离为在第四发光元件LD4的第一端部EP1上的第四连接电极ELT4和在第四发光元件LD4的第二端部EP2上的第五连接电极ELT5。
第一连接电极ELT1可以直接设置在第一发光元件LD1的第一端部EP1上，以与第一发光元件LD1的第一端部EP1接触。第一连接电极ELT1可以包括与第一发光元件LD1的第一端部EP1接触的第一区域A1和形成在固定层INS2之上的第二区域A2。
第二连接电极ELT2可以直接设置在第一发光元件LD1的第二端部EP2上，以与第一发光元件LD1的第二端部EP2接触。第二连接电极ELT2可以包括与第一发光元件LD1的第二端部EP2接触的第一区域A1和形成在固定层INS2之上的第二区域A2。此外，第二连接电极ELT2可以直接设置在第二发光元件LD2的第一端部EP1上，以与第二发光元件LD2的第一端部EP1接触。例如，第二连接电极ELT2可以将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1彼此电连接。第二连接电极ELT2可以包括与第二发光元件LD2的第一端部EP1接触的第一区域A1和形成在固定层INS2之上的第二区域A2。
第三连接电极ELT3可以直接设置在第二发光元件LD2的第二端部EP2上，以与第二发光元件LD2的第二端部EP2接触。第三连接电极ELT3可以包括与第二发光元件LD2的第二端部EP2接触的第一区域A1和形成在固定层INS2之上的第二区域A2。此外，第三连接电极ELT3可以直接设置在第三发光元件LD3的第一端部EP1上，以与第三发光元件LD3的第一端部EP1接触。例如，第三连接电极ELT3可以将第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1彼此电连接。第三连接电极ELT3可以包括与第三发光元件LD3的第一端部EP1接触的第一区域A1和形成在固定层INS2之上的第二区域A2。
第四连接电极ELT4可以直接设置在第三发光元件LD3的第二端部EP2上，以与第三发光元件LD3的第二端部EP2接触。第四连接电极ELT4可以包括与第三发光元件LD3的第二端部EP2接触的第一区域A1和形成在固定层INS2之上的第二区域A2。此外，第四连接电极ELT4可以直接设置在第四发光元件LD4的第一端部EP1上，以与第四发光元件LD4的第一端部EP1接触。例如，第四连接电极ELT4可以将第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1彼此电连接。第四连接电极ELT4可以包括与第四发光元件LD4的第一端部EP1接触的第一区域A1和形成在固定层INS2之上的第二区域A2。
第五连接电极ELT5可以直接设置在第四发光元件LD4的第二端部EP2上，以与第四发光元件LD4的第二端部EP2接触。第五连接电极ELT5可以包括与第四发光元件LD4的第二端部EP2接触的第一区域A1和形成在固定层INS2之上的第二区域A2。
开口OP可以形成为与固定层INS2叠置。开口OP可以至少部分地使固定层INS2暴露。
参照图14，随后，可以去除固定层INS2。可以通过开口OP蚀刻并去除固定层INS2。连接电极ELT可以形成因固定层INS2可以被去除而留下的空间SP。尽管固定层INS2可以被去除，但是连接电极ELT可以保持其中连接电极ELT已经形成在固定层INS2上的形状。例如，空间SP的形状可以等于固定层INS2的形状。如上所述，在通过使用连接电极ELT在发光元件LD上形成空间的情况下，可以防止从发光元件LD发射的光由于折射率差异而损失，从而改善发光效率，这已经在上面描述。
参照图15，随后，可以在连接电极ELT之上形成第一覆盖层CPL1。第一覆盖层CPL1可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。第一覆盖层CPL1可以使连接电极ELT之间(即，开口OP)闭合，使得可以保持连接电极ELT与发光元件LD之间的空间SP。
随后，可以在第一覆盖层CPL1上形成颜色转换层CCL和/或滤色器层CFL，使得可以完成图8中所示的显示装置。
根据公开，可以通过使用连接电极在发光元件上形成空间，使得可以改善发光效率。此外，可以同时形成连接电极，使得可以减少掩模的数量，从而简化显示装置的制造工艺。
在此已经公开了实施例，并且尽管采用了特定术语，但是它们被使用并且仅在一般和描述性意义上被解释，而不是为了限制的目的。在一些情况下，如对本领域普通技术人员在提交申请时将明显的是，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (10)

1.一种显示装置，所述显示装置包括：
电极，彼此间隔开；
发光元件，设置在所述电极之间；以及
连接电极，电连接到所述发光元件，其中，
所述连接电极包括：第一区域，与所述发光元件电接触；以及第二区域，从所述发光元件向上延伸，并且
在所述发光元件与所述连接电极的所述第二区域之间形成有空间。
2.根据权利要求1所述的显示装置，其中，所述连接电极包括：
第一连接电极，电连接到所述发光元件的第一端部；以及
第二连接电极，电连接到所述发光元件的第二端部。
3.根据权利要求2所述的显示装置，其中，所述第一连接电极包括：
第一区域，与所述发光元件的所述第一端部电接触；以及
第二区域，从所述发光元件向上延伸。
4.根据权利要求3所述的显示装置，其中，所述第二连接电极包括：
第一区域，与所述发光元件的所述第二端部电接触；以及
第二区域，从所述发光元件向上延伸。
5.根据权利要求4所述的显示装置，其中，所述第一连接电极的所述第二区域和所述第二连接电极的所述第二区域彼此间隔开。
6.根据权利要求2所述的显示装置，其中，所述第一连接电极和所述第二连接电极设置在同一层。
7.根据权利要求1所述的显示装置，其中，所述连接电极的所述第一区域和所述第二区域彼此成一体。
8.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述连接电极之上的覆盖层。
9.根据权利要求8所述的显示装置，所述显示装置还包括设置在所述覆盖层上的颜色转换层。
10.根据权利要求9所述的显示装置，所述显示装置还包括设置在所述颜色转换层上方的滤色器层。
CN202211581957.0A 2021-12-13 2022-12-08 显示装置 Pending CN116264264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210178130A KR20230089634A (ko) 2021-12-13 2021-12-13 표시 장치 및 그 제조 방법
KR10-2021-0178130 2021-12-13

Publications (1)

Publication Number Publication Date
CN116264264A true CN116264264A (zh) 2023-06-16

Family

ID=86695036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211581957.0A Pending CN116264264A (zh) 2021-12-13 2022-12-08 显示装置

Country Status (3)

Country Link
US (1) US20230187427A1 (zh)
KR (1) KR20230089634A (zh)
CN (1) CN116264264A (zh)

Also Published As

Publication number Publication date
KR20230089634A (ko) 2023-06-21
US20230187427A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
CN116525638A (zh) 显示设备
CN116964744A (zh) 显示装置
CN220441192U (zh) 显示装置
US20230187427A1 (en) Display device and method of manufacturing the same
EP4156264A1 (en) Display device
CN218632042U (zh) 显示装置
EP4224525A1 (en) Display device and method of manufacturing the same
US20230178691A1 (en) Display device and method of manufacturing the display device
EP4227997A1 (en) Display device and method of fabricating the same
EP4333057A1 (en) Display device and method of fabricating the same
EP4239684A1 (en) Transistor and display device
CN116435444A (zh) 显示装置
US20230163258A1 (en) Display device
US20230154937A1 (en) Display device and method of fabricating the same
CN116705822A (zh) 显示设备及制造显示设备的方法
CN116581140A (zh) 显示装置
CN117174730A (zh) 显示装置
CN117253952A (zh) 显示设备
CN116895678A (zh) 显示设备
CN117276249A (zh) 显示设备
CN116896939A (zh) 显示装置
CN116759427A (zh) 显示装置及用于制造显示装置的方法
CN117810242A (zh) 显示装置
CN116056501A (zh) 显示装置及制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication