CN116705822A - 显示设备及制造显示设备的方法 - Google Patents

显示设备及制造显示设备的方法 Download PDF

Info

Publication number
CN116705822A
CN116705822A CN202310220085.3A CN202310220085A CN116705822A CN 116705822 A CN116705822 A CN 116705822A CN 202310220085 A CN202310220085 A CN 202310220085A CN 116705822 A CN116705822 A CN 116705822A
Authority
CN
China
Prior art keywords
light emitting
electrode
emitting element
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310220085.3A
Other languages
English (en)
Inventor
金宰熙
康起宁
金仁杓
王丁国
李效定
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116705822A publication Critical patent/CN116705822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示设备及制造显示设备的方法，显示设备包括：电极，设置在显示区域中且彼此间隔开；发光元件，设置在电极之间；导电线，设置在非显示区域中并且电连接到电极；以及虚设像素，设置在导电线上。虚设像素各自可以包括彼此间隔开的虚设分隔壁以及设置在分隔壁上并且彼此间隔开的虚设电极。

Description

显示设备及制造显示设备的方法
相关申请的交叉引用
本申请要求于2022年3月3日在韩国知识产权局提交的第10-2022-0027526号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
实施方式涉及显示设备和制造显示设备的方法。
背景技术
近来，随着对信息显示的兴趣增加，对显示设备的研究和开发已经持续进行。
应当理解，此背景技术部分部分地旨在为理解该技术提供有用的背景。然而，此背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或理解的部分的思想、概念或认识。
发明内容
各种实施方式涉及能够最小化点缺陷的显示设备以及制造显示设备的方法。
本公开的目的不限于上述目的，并且本领域技术人员将从所附权利要求清楚地理解其它目的。
根据实施方式的显示设备可以包括设置在显示区域中并且彼此间隔开的电极、设置在电极之间的发光元件、设置在非显示区域中并且电连接到电极的导电线以及设置在导电线上的虚设像素。虚设像素各自可以包括彼此间隔开的虚设分隔壁以及设置在虚设分隔壁上并且彼此间隔开的虚设电极。
电极和虚设电极可以设置在相同的层上。
电极可以包括与发光元件的第一端相邻的第一电极和与发光元件的第二端相邻的第二电极。
导电线可以包括电连接到第一电极的第一导电线和电连接到第二电极的第二导电线。
显示设备还可以包括在平面图中与电极重叠的分隔壁。
分隔壁和虚设分隔壁可以设置在相同的层上。
根据实施方式的制造显示设备的方法可以包括：在基板上形成对准线和导电线；在对准线和导电线上形成虚设电极；形成与对准线连接的电极；在基板上设置发光元件；以及通过将对准电压施加到对准线来在电极之间对准发光元件。
电极和虚设电极可以同时形成。
该方法还可以包括在对准线和虚设电极之间形成虚设分隔壁。
该方法还可以包括在平面图中形成与电极重叠的分隔壁。
分隔壁和虚设分隔壁可以同时形成。
对准线可以形成在基板的切割区域中。
虚设电极可以形成在基板的切割区域中。
电极可以形成在基板的面板区域中。
导电线形成在基板的面板区域中，导电线将对准线和电极彼此连接。
该方法还可以包括通过切割基板的切割区域来形成显示面板。
电极可以包括与发光元件的第一端相邻的第一电极和与发光元件的第二端相邻的第二电极。
对准线可以包括连接到第一电极的第一对准线和连接到第二电极的第二对准线。
在实施方式中，将对准电压施加到对准线可以包括将第一对准电压施加到第一对准线以及将第二对准电压施加到第二对准线。
第一对准电压可以是接地电压，并且第二对准电压可以是交流电压。
各种实施方式的细节被包括在详细描述和附图中。
根据上述实施方式，可以在虚设像素中形成与像素的分隔壁和/或电极相同或相似的虚设分隔壁和/或虚设电极。因此，由于分隔壁和/或电极的密度差异而导致的点缺陷可以被最小化以免出现在显示区域中。
本公开的效果不受前述的限制，并且本文中预期其它各种效果。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加清楚。
图1是示出根据实施方式的发光元件的示意性立体图。
图2是示出根据实施方式的发光元件的示意性剖视图。
图3是示出根据实施方式的显示设备的示意性平面图。
图4是示出根据实施方式的其上设置显示设备的母基板的示意性平面图。
图5是根据实施方式的像素的等效电路的示意图。
图6和图7是示出根据实施方式的像素的示意性平面图。
图8是沿图6的线A-A’截取的示意性剖视图。
图9是沿图6的线B-B’截取的示意性剖视图。
图10是沿图7的线C-C’截取的示意性剖视图。
图11是沿图7的线D-D’截取的示意性剖视图。
图12是示出根据实施方式的虚设像素的示意性平面图。
图13是沿图12的线E-E’截取的示意性剖视图。
图14是示出根据实施方式的第一像素至第三像素的示意性剖视图。
图15是示出根据实施方式的像素的示意性剖视图。
图16至图23是通过工艺步骤示出根据实施方式的制造显示设备的方法的示意性剖视图。
具体实施方式
参考稍后结合附图详细描述的实施方式，将理解本公开的优点和特征以及用于实现本公开的优点和特征的方法。本公开不限于以下实施方式，并且各种修改是可能的。提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员完全传达本公开，并且本公开也将由所附权利要求来限定。
本文中使用的术语是出于描述实施方式的目的，而不旨在限制实施方式。
在附图中，为了便于描述和清楚起见，可以夸大元件的尺寸、厚度、比率和大小。相同的标号始终表示相同的元件。
在本说明书中，除非特别提及，否则单数形式的术语可以包括复数形式。例如，如本文中所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚地指示。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B，或者A和B”。术语“和”和“或”可以以结合或单独的含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B，或者A和B”。
还应理解，当用于本说明书中时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变化形式指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
此外，术语“联接”或“连接”可以全面地指物理和/或电联接或连接。术语“联接”或“连接”可以全面地指直接或间接联接或连接以及整体或非整体联接或连接。
应当理解，当元件或层被称为在另一元件或层“上”时，其可以直接在该另一元件或层上，直接连接到或直接联接到该另一元件或层上，或者可以存在一个或多个居间的元件或层。相同的附图标号始终表示相同的元件。
术语“与……重叠(overlap)”或“与……重叠(overlapped)”意指第一对象可以在第二对象的上方或下方或一侧，并且反之，第二对象可以在第一对象的上方或下方或一侧。另外，术语“重叠”可以包括层、叠层、面对(face)或面对(facing)、延伸遍及、覆盖或部分地覆盖，或者如本领域普通技术人员将认识和理解的任何其它合适的术语。
当元件被描述为“不与另一元件重叠(not overlapping)”或“不与另一元件重叠(to not overlap)”时，这可以包括元件彼此间隔开，彼此偏移或彼此并排设置，或者如本领域普通技术人员将认识和理解的任何其它合适的术语。
术语“面对(face)”和“面对(facing)”意指第一元件可以直接或间接地与第二元件相对。在第三元件插入第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，尽管仍然彼此面对。
应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。
如本文中使用的，“约”或“近似”包括所陈述的值并且意指在如本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过于正式的含义，除非在本文中明确地如此定义。
在下文中，将参考附图详细描述本公开的实施方式。
图1是示出根据实施方式的发光元件LD的立体图。图2是示出根据实施方式的发光元件LD的示意性剖视图。尽管图1和图2示出了柱型发光元件LD，但发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、有源层12、第二半导体层13和/或电极层14。
发光元件LD可以设置成在一个方向或一方向上延伸的柱的形式。发光元件LD可以包括第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端EP1上。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端EP2上。例如，第一半导体层11可以设置在发光元件LD的第一端EP1上，并且第二半导体层13可以设置在发光元件LD的第二端EP2上。
在实施方式中，发光元件LD可以是在本公开的精神和范围内通过蚀刻方案等制造成柱形状的发光元件。在本说明书中，术语“柱型”包括具有大于1的纵横比的杆状形状和棒状形状，诸如圆柱形状和棱柱形状，并且其截面形状不受限制。
发光元件LD可以具有与从纳米级到微米级的范围对应的小尺寸。例如，发光元件LD可以具有纳米级到微米级的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用具有发光元件LD的发光器件作为光源的各种设备(例如，显示设备)的设计条件以各种方式改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括p型半导体层，其可以包括InAlGaN、GaN、AlGaN、InGaN和AlN中的任何一种半导体材料，并且掺杂有诸如Mg的第一导电掺杂剂。然而，用于形成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种其它材料形成。
有源层12可以设置在第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的任何一种结构，但本公开不限于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN。可以使用各种其它材料来形成有源层12。
如果在发光元件LD的相对端之间施加等于或大于阈值电压的电压，则发光元件LD可以通过有源层12中的电子-空穴对的耦合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，因此发光元件LD可以用作各种发光器件(包括显示设备的像素)的光源。
第二半导体层13可以设置在有源层12上并且包括与第一半导体层11的类型不同的类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括n型半导体层，其可以包括InAlGaN、GaN、AlGaN、InGaN和AlN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其它材料形成。
电极层14可以设置在发光元件LD的第一端EP1和/或第二端EP2上。尽管图2示出了在第一半导体层11上形成电极层14的情况，但本公开不限于此。例如，还可以在第二半导体层13上设置单独的电极层。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但本公开不限于此。这样，在电极层14由透明金属或透明金属氧化物形成的情况下，从发光元件LD的有源层12产生的光可以通过电极层14发射出发光元件LD。
发光元件LD的表面上可以设置有绝缘层INF。绝缘层INF可以设置在或直接设置在第一半导体层11的表面、有源层12的表面、第二半导体层13的表面和/或电极层14的表面上。绝缘层INF可以允许具有不同极性的发光元件LD的第一端EP1和第二端EP2被暴露。在实施方式中，绝缘层INF可以允许设置成与发光元件LD的第一端EP1和第二端EP2相邻的电极层14和/或第二半导体层13的侧壁被暴露。
绝缘层INF可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘层INF可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和光发射效率。
绝缘层INF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。例如，绝缘层INF可以具有双层结构，并且形成双层结构的各层可以包括不同的材料。例如，绝缘层INF可以具有由铝氧化物(AlOx)和硅氧化物(SiOx)形成的双层结构，但本公开不限于此。在实施方式中，可以省略绝缘层INF。
包括以上描述的发光元件LD的发光器件不仅可以用在显示设备中，而且还可以用在需要光源的各种设备中。例如，发光元件LD可以设置在显示面板的每个像素中，使得发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用在需要光源的其它类型的设备(诸如，照明设备)中。
图3是示出根据实施方式的显示设备的示意性平面图。
图3示出了显示设备(例如，设置在显示设备中的显示面板PNL)作为可以使用图1和图2的实施方式中描述的发光元件LD作为光源的电子设备的示例。
为了解释起见，图3集中于显示区域DA简单地示出了根据实施方式的显示面板PNL的结构。在实施方式中，虽然没有示出，但显示面板PNL中还可以设置有至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘。
参考图3，显示面板PNL和用于形成显示面板PNL的基础层BSL(或基板)可以包括用于显示图像的显示区域DA以及除了显示区域DA之外的非显示区域NDA。显示区域DA可以形成其上显示图像的屏幕。非显示区域NDA可以是除显示区域DA之外的区域。
显示区域DA中可以设置有像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。下文中，术语“像素PXL”将用于任意地指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素，或者共同指定两种或更多种像素。
像素PXL可以根据条纹或布置结构规则地布置或设置。像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方案布置在显示区域DA中。
在实施方式中，显示区域DA中可以设置有发射不同颜色的光的两种或更多种像素PXL。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以形成可以发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射给定颜色的光的像素。在实施方式中，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射蓝光的蓝光。然而，本公开不限于此。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括发射相同颜色的光的发光元件，并且属于不同颜色的颜色转换层和/或滤色器层可以设置在相应的发光元件上，使得第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括与第一颜色相关的发光元件、与第二颜色相关的发光元件和与第三颜色相关的发光元件作为光源，并且因此可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，形成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有特别限制。换句话说，从每个像素PXL发射的光的颜色可以以各种方式改变。
像素PXL可以包括至少一个光源，其由控制信号(例如，扫描信号和数据信号)和/或电力源(例如，第一电力源和第二电力源)驱动。在实施方式中，光源可以包括根据图1和图2的实施方式中的任何一个的至少一个发光元件LD，例如，具有与从纳米级到微米级的范围对应的小尺寸的超小型柱型发光元件LD。然而，本公开不限于此，并且可以使用不同类型的发光元件LD作为像素PXL的光源。
在实施方式中，每个像素PXL可以由有源像素形成。然而，适用于显示设备的像素PXL的类型、结构和/或驱动方案没有特别限制。例如，每个像素PXL可以由用于具有各种结构和/或可以以各种驱动方案操作的无源或有源发光显示设备的像素形成。
非显示区域NDA可以设置在显示区域DA周围。第一虚设像素DP1可以设置在非显示区域NDA中。第一虚设像素DP1可以形成为最小化在制造显示设备的工艺期间可能出现的诸如工艺偏差或加载效应的副作用，并且第一虚设像素DP1可以形成为围绕像素PXL，并且因此用作一种缓冲区。例如，可以在第一虚设像素DP1中均匀地形成与形成在显示区域DA中的像素PXL的图案相同或相似的图案，使得可以最小化由于图案的密度差异而在显示区域DA中出现点缺陷的现象。以下将参考图12进行与上述有关的详细描述。
第一虚设像素DP1可以布置成行或列。然而，第一虚设像素DP1的布置结构不限于此。第一虚设像素DP1可以以各种结构和/或方案布置在非显示区域NDA中。
在实施方式中，导电线CL可以设置在非显示区域NDA中。导电线CL可以与第一虚设像素DP1重叠。换句话说，形成第一虚设像素DP1的电极和/或图案可以形成在导电线CL上。导电线CL可以设置成至少部分地围绕显示区域DA。
导电线CL可以包括第一导电线CL1和第二导电线CL2。第一导电线CL1可以电连接到第一电力焊盘，从而用于向像素PXL提供施加到第一电力焊盘的第一电力。此外，在制造显示面板PNL的工艺期间，在对准像素PXL中的发光元件LD的步骤处，第一导电线CL1可以连接到设置在母基板(或基板)上的第一对准焊盘，并且将施加到第一对准焊盘的第一对准电压提供给像素PXL的第一电极ALE1和/或第三电极ALE3。为此，第一导电线CL1可以连接到像素PXL中的每个的第一电极ALE1和/或第三电极ALE3。
第二导电线CL2可以电连接到第二电力焊盘，从而用于向像素PXL提供施加到第二电力焊盘的第二电力。此外，在制造显示面板PNL的工艺期间，在对准像素PXL中的发光元件LD的步骤处，第二导电线CL2可以连接到设置在母基板上的第二对准焊盘，并且将施加到第二对准焊盘的第二对准电压提供给像素PXL的第二电极ALE2。为此，第二导电线CL2可以连接到像素PXL中的每个的第二电极ALE2。例如，第一对准电压可以是接地电压，并且第二对准电压可以是交流(AC)电压，但本公开不限于此。
图4是示出根据实施方式的其上设置显示设备的母基板MSUB的示意性平面图。
参考图4，母基板MSUB可以是作为显示面板PNL的基底的母板。例如，母基板MSUB可以包括面板区域PNA和切割区域CA。切割区域CA可以围绕面板区域PNA。与面板区域PNA对应的显示面板PNL可以通过切割母基板MSUB的切割区域CA来制造。
第二虚设像素DP2可以设置在切割区域CA中。第二虚设像素DP2可以形成为最小化在制造显示设备的工艺期间可能出现的诸如工艺偏差或加载效应的副作用，并且因此用作一种缓冲区。例如，可以在第二虚设像素DP2中均匀地形成与形成在显示区域DA中的像素PXL的图案相同或相似的图案，从而可以最小化由于图案的密度差异而在显示区域DA中出现点缺陷的现象。
第二虚设像素DP2可以布置成行或列。然而，第二虚设像素DP2的布置结构不限于此。第二虚设像素DP2可以以各种结构和/或方案布置在切割区域CA中。第二虚设像素DP2可以具有与第一虚设像素DP1的结构相同或相似的结构。将参考图12和图13进行与其相关的详细描述。
在实施方式中，对准焊盘PP和对准线AL可以设置在切割区域CA中。对准线AL可以与第二虚设像素DP2重叠。换句话说，形成第二虚设像素DP2的电极和/或图案可以形成在对准线AL上。对准线AL可以设置成至少部分地围绕面板区域PNA。
对准焊盘PP可以包括第一对准焊盘PP1和第二对准焊盘PP2。对准线AL可以包括连接到第一对准焊盘PP1的第一对准线AL1以及连接到第二对准焊盘PP2的第二对准线AL2。第一对准线AL1可以与第一导电线CL1连接，并向像素PXL提供施加到第一对准焊盘PP1的第一对准电压。第二对准线AL2可以与第二导电线CL2连接，并向像素PXL提供施加到第二对准焊盘PP2的第二对准电压。
图5是根据实施方式的像素PXL的等效电路的示意图。
图5中所示的像素PXL可以是在图3的显示面板PNL中设置的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有相同或相似的结构。
参考图5，每个像素PXL可以包括发射组件EMU和像素电路PXC，发射组件EMU用于产生具有与数据信号对应的亮度的光，像素电路PXC用于驱动发射组件EMU。
像素电路PXC可以连接在第一电力源VDD和发射组件EMU之间。此外，像素电路PXC可以连接到相应像素PXL的扫描线SL和数据线DL，并且响应于从扫描线SL和数据线DL提供的扫描信号和数据信号来控制发射组件EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电力源VDD和第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制待提供给发射组件EMU的驱动电流。换句话说，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施方式中，第一晶体管M1可以选择性地包括底部导电层BML(也称为“底部电极”、“背栅电极”或“底部遮光层”)。第一晶体管M1的栅电极和底部导电层BML可以彼此重叠，且绝缘层插置在它们之间。在实施方式中，底部导电层BML可以连接到第一晶体管M1的一个电极(例如，第一晶体管M1的源电极或漏电极)。
在第一晶体管M1可以包括底部导电层BML的情况下，可以使用反向偏置技术(或同步技术)，反向偏置技术是在像素PXL被驱动的情况下通过向第一晶体管M1的底部导电层BML施加反向偏置电压而在负方向上或正方向上使第一晶体管M1的阈值电压偏移的技术。例如，可以通过将底部导电层BML连接到第一晶体管M1的源电极来使用源极同步技术，使得第一晶体管M1的阈值电压可以在负方向上或正方向上偏移。在底部导电层BML设置在形成第一晶体管M1的沟道的半导体图案之下或下方的情况下，底部导电层BML可以用作遮光图案并稳定第一晶体管M1的操作特性。然而，底部导电层BML的功能和/或应用方案不限于此。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。在从扫描线SL提供具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管M2可以导通以将数据线DL与第一节点N1连接。
在每个帧周期期间，可以将相应帧的数据信号提供给数据线DL，并且可以通过在具有栅极导通电压的扫描信号被提供给扫描线SL的时段期间导通的第二晶体管M2将数据信号传输到第一节点N1。换句话说，第二晶体管M2可以是将每个数据信号传输到像素PXL内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以利用与在每个帧周期期间待提供给第一节点N1的数据信号对应的电压来充电。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)和感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以响应于提供给感测信号线SSL的感测信号而将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供给外部电路(例如，时序控制器)。外部电路可以基于所提供的电压值来提取关于每个像素PXL的特性(例如，第一晶体管M1的阈值电压等)的信息。提取的特性信息可以用于转换图像数据以补偿像素PXL之间的特性偏差。
在实施方式中，感测信号可以是等于或不同于上述扫描信号的信号。在感测信号是等于扫描信号的信号的情况下，感测信号线SSL可以选择性地与扫描线SL集成。
尽管图5示出了包括在像素电路PXC中的晶体管中的全部由n型晶体管形成的情况，但本公开不一定限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
像素PXL的结构和驱动方案可以以各种方式改变。例如，像素电路PXC不仅可以由图5中所示的实施方式的像素电路形成，而且还可以由可以具有各种结构和/或以各种驱动方案操作的像素电路形成。
例如，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于初始化第一节点N1和/或第一连接电极ELT1的电压的初始化晶体管、用于控制其间驱动电流提供给发射组件EMU的时段的发射控制晶体管和/或用于升高第一节点N1的电压的升压电容器。
发射组件EMU可以包括连接在第一电力源VDD和第二电力源VSS之间的至少一个发光元件LD(例如，多个发光元件LD)。
例如，发射组件EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电力源VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二电力源VSS的第五连接电极ELT5以及连接在第一连接电极ELT1和第五连接电极ELT5之间的发光元件LD。
第一电力源VDD和第二电力源VSS可以具有不同的电位以允许发光元件LD发射光。例如，第一电力源VDD可以设置为高电位电力源，并且第二电力源VSS可以设置为低电位电力源。
在实施方式中，发射组件EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)以及在该一对电极之间以正向方向连接的至少一个发光元件LD。这里，形成发射组件EMU的串联级的数量和形成每个串联级的发光元件LD的数量没有特别限制。例如，形成相应串联级的发光元件LD的数量可以彼此相同或不同。每个串联级的发光元件LD的数量没有特别限制。
例如，发射组件EMU可以包括：第一串联级，包括至少一个第一发光元件LD1；第二串联级，包括至少一个第二发光元件LD2；第三串联级，包括至少一个第三发光元件LD3；以及第四串联级，包括至少一个第四发光元件LD4。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1和第二连接电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以以正向方向连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1的第一端EP1可以连接到第一连接电极ELT1。第一发光元件LD1的第二端EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及连接在第二连接电极ELT2和第三连接电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以以正向方向连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2的第一端EP1可以连接到第二连接电极ELT2。第二发光元件LD2的第二端EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及连接在第三连接电极ELT3和第四连接电极ELT4之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以以正向方向连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3的第一端EP1可以连接到第三连接电极ELT3。第三发光元件LD3的第二端EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及连接在第四连接电极ELT4和第五连接电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以以正向方向连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4的第一端EP1可以连接到第四连接电极ELT4。第四发光元件LD4的第二端EP2可以连接到第五连接电极ELT5。
发射组件EMU的第一个电极(例如，第一连接电极ELT1)可以是发射组件EMU的阳电极。发射组件EMU的最后一个电极(例如，第五连接电极ELT5)可以是发射组件EMU的阴电极。
发射组件EMU的其它电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)各自可以形成中间电极。例如，第二连接电极ELT2可以形成第一中间电极IET1。第三连接电极ELT3可以形成第二中间电极IET2。第四连接电极ELT4可以形成第三中间电极IET3。
在发光元件LD连接成具有串联/并联结构的情况下，与相等数量的发光元件LD仅彼此并联连接的情况相比，可以提高电力效率。此外，在其中发光元件LD连接成具有串联/并联结构的像素PXL中，即使在串联级中的一些中出现短路缺陷等，也可以通过其它串联级的发光元件LD来表达足够的亮度，从而可以降低像素PXL中出现黑点缺陷的概率。然而，本公开不限于此。发射组件EMU可以通过仅串联连接发光元件LD来形成。举例来说，可以通过仅并联连接发光元件LD来形成发射组件EMU。
发光元件LD中的每个可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电力源VDD的第一端EP1(例如，p型端)以及经由至少另一电极(例如，第五连接电极ELT5)和第二电力线PL2连接到第二电力源VSS的第二端EP2(例如，n型端)。换句话说，发光元件LD可以以正向方向连接在第一电力源VDD和第二电力源VSS之间。以正向方向连接的发光元件LD可以形成发射组件EMU的有效光源。
在通过相应像素电路PXC向发光元件LD提供驱动电流的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发射组件EMU提供与待在相应帧中表达的灰度级值对应的驱动电流。因此，发光元件LD可以发射具有与驱动电流对应的亮度的光，使得发射组件EMU可以表达与驱动电流对应的亮度。
图6和图7是示出根据实施方式的像素PXL的示意性平面图。图8是沿图6的线A-A’截取的示意性剖视图。图9是沿图6的线B-B’截取的示意性剖视图。图10是沿图7的线C-C’截取的示意性剖视图。图11是沿图7的线D-D’截取的示意性剖视图。
例如，图6和图7的像素PXL可以是形成图3的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有相同或相似的结构。尽管图6和图7示出了其中如图5中所示的每个像素PXL可以包括设置在四个串联级中的发光元件LD的实施方式，但像素PXL中的串联级的数量可以根据实施方式以各种方式改变。
在下文中，术语“发光元件LD”将用于任意地指定第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的至少一个发光元件，或者共同指定两种或更多种发光元件。此外，术语“电极ALE”将用于任意地指定包括第一电极ALE1、第二电极ALE2和第三电极ALE3的电极中的至少一个。术语“连接电极ELT”将用于任意地指定包括第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5的电极中的至少一个。
参考图6和图7，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是可以包括发光元件LD并且能够发射光的区域。非发射区域NEA可以设置成围绕发射区域EA。非发射区域NEA可以是设置围绕发射区域EA的第一堤BNK1的区域。第一堤BNK1可以设置在非发射区域NEA中，并且设置成至少部分地围绕发射区域EA。
第一堤BNK1可以包括与发射区域EA重叠的开口。在向每个像素PXL提供发光元件LD的步骤处，第一堤BNK1的开口可以提供发光元件LD待设置到的空间。例如，可以向由第一堤BNK1的开口限定的空间提供所需种类和/或量的发光元件油墨。
第一堤BNK1可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，本公开不限于此。第一堤BNK1可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
在实施方式中，第一堤BNK1可以包括至少一种遮光材料和/或反光材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，第一堤BNK1可以包括黑色颜料，但本公开不限于此。
像素PXL各自可以包括分隔壁WL、电极ALE、发光元件LD和/或连接电极ELT。
分隔壁WL可以至少设置在发射区域EA中。分隔壁WL可以至少部分地设置在非发射区域NEA中。分隔壁WL可以在第二方向(Y轴方向)上延伸并且在第一方向(X轴方向)上彼此间隔开。
分隔壁WL各自可以在至少发射区域EA中与至少一个电极ALE部分地重叠。例如，分隔壁WL可以分别设置在电极ALE之下或下方。由于分隔壁WL设置在电极ALE的相应部分区域之下或下方，因此电极ALE的相应部分区域可以在形成有分隔壁WL的区域中在像素PXL的向上方向上(例如，在第三方向(Z轴方向)上)突出。在分隔壁WL和/或电极ALE包括反射材料的情况下，发光元件LD周围可以形成反射壁结构。因此，从发光元件LD发射的光可以在像素PXL的向上方向上(例如，在显示面板PNL的包括给定视角范围的正面方向上)发射，使得可以提高显示面板PNL的光输出效率。
电极ALE可以至少设置在发射区域EA中。电极ALE可以在第二方向(Y轴方向)上延伸并且在第一方向(X轴方向)上彼此间隔开。
第一电极ALE1、第二电极ALE2和第三电极ALE3各自可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开并且依次设置。电极ALE中的一些可以通过接触孔连接到像素电路(图5的PXC)和/或电力线。例如，第一电极ALE1可以通过接触孔连接到像素电路PXC和/或第一电力线PL1，并且第二电极ALE2可以通过接触孔连接到第二电力线PL2。
在实施方式中，电极ALE中的一些可以通过接触孔电连接到连接电极ELT中的一些。例如，第一电极ALE1可以通过接触孔电连接到第一连接电极ELT1。第二电极ALE2可以通过接触孔电连接到第五连接电极ELT5。
在对准发光元件LD的步骤处，可以向彼此相邻的一对电极ALE提供不同的信号。例如，在第一电极ALE1、第二电极ALE2和第三电极ALE3在第一方向(X轴方向)上依次布置的情况下，可以向第一电极ALE1和第二电极ALE2提供不同的对准电压，并且可以向第二电极ALE2和第三电极ALE3提供不同的对准电压。尽管向第一电极ALE1和第三电极ALE3提供相同的对准电压，但本公开不限于此。
发光元件LD可以在每个发射区域EA中的一对电极ALE之间对准。此外，发光元件LD各自可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1和第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1可以在第一电极ALE1和第二电极ALE2的第一区域(例如，上端区域)中对准。第一发光元件LD1的第一端EP1可以电连接到第一连接电极ELT1。第一发光元件LD1的第二端EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1和第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2可以在第一电极ALE1和第二电极ALE2的第二区域(例如，下端区域)中对准。第二发光元件LD2的第一端EP1可以电连接到第二连接电极ELT2。第二发光元件LD2的第二端EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第二电极ALE2和第三电极ALE3之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3可以在第二电极ALE2和第三电极ALE3的第二区域(例如，下端区域)中对准。第三发光元件LD3的第一端EP1可以电连接到第三连接电极ELT3。第三发光元件LD3的第二端EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第二电极ALE2和第三电极ALE3之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4可以在第二电极ALE2和第三电极ALE3的第一区域(例如，上端区域)中对准。第四发光元件LD4的第一端EP1可以电连接到第四连接电极ELT4。第四发光元件LD4的第二端EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以设置在发射区域EA的左上端区域中。第二发光元件LD2可以设置在发射区域EA的左下端区域中。第三发光元件LD3可以设置在发射区域EA的右下端区域中。第四发光元件LD4可以设置在发射区域EA的右上端区域中。这里，发光元件LD的布置和/或连接结构可以根据发射组件EMU的结构和/或串联级的数量以各种方式改变。
连接电极ELT各自可以设置在至少发射区域EA中，并且设置成与至少一个电极ALE和/或发光元件LD重叠。例如，连接电极ELT可以设置在电极ALE和/或发光元件LD上，使得连接电极ELT中的每个与相应的电极ALE和/或相应的发光元件LD重叠，由此连接电极ELT可以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，上端区域)和第一发光元件LD1的第一端EP1上，并且因此电连接到第一发光元件LD1的第一端EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，上端区域)和第一发光元件LD1的第二端EP2上，并且因此电连接到第一发光元件LD1的第二端EP2。此外，第二连接电极ELT2还可以设置在第一电极ALE1的第二区域(例如，下端区域)和第二发光元件LD2的第一端EP1上，并且因此电连接到第二发光元件LD2的第一端EP1。例如，第二连接电极ELT2可以在发射区域EA中将第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1彼此电连接。为此，第二连接电极ELT2可以具有弯曲形状。例如，第二连接电极ELT2可以在设置有至少一个第一发光元件LD1的区域和设置有至少一个第二发光元件LD2的区域之间的边界上具有弯曲或曲形结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，下端区域)和第二发光元件LD2的第二端EP2上，并且因此电连接到第二发光元件LD2的第二端EP2。此外，第三连接电极ELT3还可以设置在第三电极ALE3的第二区域(例如，下端区域)和第三发光元件LD3的第一端EP1上，并且因此电连接到第三发光元件LD3的第一端EP1。例如，第三连接电极ELT3可以在发射区域EA中将第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1彼此电连接。为此，第三连接电极ELT3可以具有弯曲形状。例如，第三连接电极ELT3可以在设置有至少一个第二发光元件LD2的区域和设置有至少一个第三发光元件LD3的区域之间的边界上具有弯曲或曲形结构。
第四连接电极ELT4可以设置在第二电极ALE2的第二区域(例如，下端区域)和第三发光元件LD3的第二端EP2上，并且因此电连接到第三发光元件LD3的第二端EP2。此外，第四连接电极ELT4还可以设置在第三电极ALE3的第一区域(例如，上端区域)和第四发光元件LD4的第一端EP1上，并且因此电连接到第四发光元件LD4的第一端EP1。例如，第四连接电极ELT4可以在发射区域EA中将第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1彼此电连接。为此，第四连接电极ELT4可以具有弯曲形状。例如，第四连接电极ELT4可以在设置有至少一个第三发光元件LD3的区域和设置有至少一个第四发光元件LD4的区域之间的边界上具有弯曲或曲形结构。
第五连接电极ELT5可以设置在第二电极ALE2的第一区域(例如，上端区域)和第四发光元件LD4的第二端EP2上，并且因此电连接到第四发光元件LD4的第二端EP2。
第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由相同的导电层形成。此外，第二连接电极ELT2和第四连接电极ELT4可以由相同的导电层形成。在实施方式中，如图6中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以由相同的导电层形成。第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以通过相同的工艺同时形成。这样，在同时形成连接电极ELT的情况下，可以减少掩模的数量，可以简化制造工艺。
在实施方式中，如图7中所示，连接电极ELT可以由导电层形成。第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由一导电层形成。第二连接电极ELT2和第四连接电极ELT4可以由设置在第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5上的另一导电层形成。
以这种方式，在电极ALE之间对准的发光元件LD可以通过使用连接电极ELT以期望的形式连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用连接电极ELT依次串联连接。
在下文中，将参考图8至图11更详细地描述像素PXL的截面结构。图8和图10示出了形成像素电路(参考图5的PXC)的各种电路元件的第一晶体管M1。在不需要分别指定第一晶体管M1、第二晶体管M2和第三晶体管M3的情况下，将共同使用术语“晶体管M”。晶体管M的结构和/或其在层中的位置不限于图8和图10中所示的实施方式的结构和/或其在层中的位置，并且可以根据实施方式以各种方式改变。
根据实施方式的像素PXL可以包括电路元件(包括设置在基础层BSL上的晶体管M)以及连接到电路元件的各种线。形成上述发射组件EMU的元件可以设置在电路元件上。
基础层BSL可以形成基础组件并且由刚性或柔性基板或膜形成。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性基板、由塑料或金属形成的柔性基板(或薄膜)或至少一个绝缘层。基础层BSL的材料和/或性质没有特别限制。在实施方式中，基础层BSL可以是透明的。这里，词语“透明的”可以意指光可以以给定的透射率或更大的透射率穿过基础层BSL。在实施方式中，基础层BSL可以是半透明的或不透明的。此外，在实施方式中，基础层BSL可以包括反射材料。
底部导电层BML和第一电力导电层PL2a可以设置在基础层BSL上。底部导电层BML和第一电力导电层PL2a可以设置在相同的层上。例如，底部导电层BML和第一电力导电层PL2a可以通过相同的工艺同时形成，但本公开不限于此。在本公开的精神和范围内，第一电力导电层PL2a可以形成参考图5描述的第二电力线PL2等。
底部导电层BML和第一电力导电层PL2a各自可以具有由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金形成的单层结构或多层结构。
底部导电层BML和第一电力导电层PL2a上可以设置有缓冲层BFL。缓冲层BFL可以防止杂质扩散到电路元件中。缓冲层BFL可以由单层形成，或者可以由具有至少两层的多层形成。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。
缓冲层BFL上可以设置有半导体图案SCP。例如，半导体图案SCP可以包括接触第一晶体管电极TE1的第一区域、接触第二晶体管电极TE2的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
在实施方式中，在本公开的精神和范围内，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等形成。半导体图案SCP的沟道区域可以是本征半导体，其是未掺杂的半导体图案。半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有掺杂剂的半导体。
缓冲层BFL和半导体图案SCP上可以设置有栅极绝缘层GI。例如，栅极绝缘层GI可以设置在半导体图案SCP和栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL和第二电力导电层PL2b之间。栅极绝缘层GI可以由单层或多层形成，并且包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
晶体管M的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。栅电极GE和第二电力导电层PL2b可以设置在相同的层上。例如，栅电极GE和第二电力导电层PL2b可以通过相同的工艺同时形成，但本公开不限于此。栅电极GE可以设置在栅极绝缘层GI上，并且在第三方向(Z轴方向)上与半导体图案SCP重叠。第二电力导电层PL2b可以设置在栅极绝缘层GI上，并且在第三方向(Z轴方向)上与第一电力导电层PL2a重叠。第二电力导电层PL2b连同第一电力导电层PL2a可以在本公开的精神和范围内形成参考图5等描述的第二电力线PL2。
栅电极GE和第二电力导电层PL2b可以各自具有由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金形成的单层结构或多层结构。例如，栅电极GE和第二电力导电层PL2b各自可以具有通过依次或重复地彼此堆叠钛(Ti)、铜(Cu)和/或氧化铟锡(ITO)而形成的多层结构。
栅电极GE和第二电力导电层PL2b上可以设置有层间绝缘层ILD。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电力导电层PL2b和第三电力导电层PL2c之间。
层间绝缘层ILD可以由单层或多层形成，并且包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在相同的层上。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以通过相同的工艺同时形成，但本公开不限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置成在第三方向(Z轴方向)上与半导体图案SCP重叠。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的接触孔与半导体图案SCP的第一区域电连接。此外，第一晶体管电极TE1可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔与底部导电层BML电连接。第二晶体管电极TE2可以通过穿过层间绝缘层ILD的接触孔与半导体图案SCP的第二区域电连接。在实施方式中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
第三电力导电层PL2c可以设置成在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b重叠。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。此外，第三电力导电层PL2c可以通过穿过层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。在本公开的精神和范围内，第三电力导电层PL2c连同第一电力导电层PL2a和/或第二电力导电层PL2b可以形成参考图5描述的第二电力线PL2等。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c各自可以具有由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其氧化物或合金形成的单层结构或多层结构。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c上可以设置有钝化层PSV。钝化层PSV可以由单层或多层形成，并且包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
钝化层PSV上可以设置有过孔层VIA。过孔层VIA可以由有机材料形成，用于平坦化在其下形成的台阶结构。例如，过孔层VIA可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。过孔层VIA可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
分隔壁WL可以设置在过孔层VIA上。分隔壁WL可以用于形成给定的台阶结构，以允许发光元件LD在发射区域EA中容易地对准。
根据实施方式，分隔壁WL可以具有各种形状。在实施方式中，分隔壁WL可以具有在第三方向(Z轴方向)上从基础层BSL突出的形状。此外，分隔壁WL各自可以具有相对于基础层BSL以给定角度倾斜的倾斜表面。然而，本公开不限于此。分隔壁WL各自可以具有具备曲形或台阶形状的侧壁。例如，分隔壁WL各自可以具有诸如半圆形或半椭圆形的截面形状。
分隔壁WL各自可以包括至少一种有机材料和/或无机材料。例如，分隔壁WL各自可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。分隔壁WL各自可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
电极ALE可以设置在过孔层VIA和分隔壁WL上。电极ALE可以至少部分地覆盖分隔壁WL的侧壁和/或上表面。设置在分隔壁WL之上的电极ALE可以具有与分隔壁WL对应的形状。例如，设置在分隔壁WL上的电极ALE可以包括具有与分隔壁WL的倾斜表面或曲形表面的形状对应的形状的倾斜表面或曲形表面。分隔壁WL和电极ALE可以用作反射器，并且反射从发光元件LD发射的光，并且在像素PXL的正面方向上(例如，在第三方向(Z轴方向)上)引导光，由此可以提高显示面板PNL的光输出效率。
电极ALE可以设置在彼此间隔开的位置处。电极ALE可以设置在相同的层上。例如，电极ALE可以通过相同的工艺同时形成，但本公开不限于此。
在对准发光元件LD的步骤处，可以向电极ALE提供对准电压。因此，可以在电极ALE之间形成电场，使得在像素PXL中的每个中设置的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)、导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))以及导电聚合物(诸如，PEDOT)之中的至少一种导电材料，但本公开不限于此。
第一电极ALE1可以通过穿过过孔层VIA和钝化层PSV的接触孔电连接到晶体管M的第一晶体管电极TE1。第二电极ALE2可以通过穿过过孔层VIA和钝化层PSV的接触孔电连接到第三电力导电层PL2c。
电极ALE上可以设置有第一绝缘层INS1。第一绝缘层INS1可以由单层或多层形成，并且包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
第一堤BNK1可以设置在第一绝缘层INS1上。第一堤BNK1可以包括与发射区域EA重叠的开口。在向每个像素PXL提供发光元件LD的步骤处，第一堤BNK1的开口可以提供发光元件LD待设置到的空间。例如，可以向由第一堤BNK1的开口限定的空间提供所需种类和/或量的发光元件油墨。
第一堤BNK1可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。第一堤BNK1可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
发光元件LD可以设置在电极ALE之间。发光元件LD可以设置在第一堤BNK1的开口中并且设置在分隔壁WL之间。
发光元件LD可以在发光元件油墨中以分散的形式制备，并且在本公开的精神和范围内通过喷墨印刷方案等提供给像素PXL中的每个。例如，发光元件LD可以在挥发性溶剂中分散并提供给像素PXL中的每个。此后，如果向电极ALE提供对准电压，则可以在电极ALE之间形成电场，使得发光元件LD可以在电极ALE之间对准。在发光元件LD已经对准之后，可以通过挥发方案或其它方案去除溶剂。以这种方式，发光元件LD可以可靠地布置在电极ALE之间。
发光元件LD上可以设置有第二绝缘层INS2。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，使得发光元件LD的第一端EP1和第二端EP2从第二绝缘层INS2暴露。在已经完成发光元件LD的对准之后在发光元件LD上形成第二绝缘层INS2的情况下，可以防止发光元件LD从对准的位置移除。
第二绝缘层INS2可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。第二绝缘层INS2可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
连接电极ELT可以设置在发光元件LD的从第二绝缘层INS2暴露的第一端EP1和第二端EP2上。
第一连接电极ELT1可以设置在第一发光元件LD1的第一端EP1上或直接设置在第一发光元件LD1的第一端EP1上并接触第一发光元件LD1的第一端EP1。
此外，第二连接电极ELT2可以设置在第一发光元件LD1的第二端EP2上或直接设置在第一发光元件LD1的第二端EP2上并接触第一发光元件LD1的第二端EP2。此外，第二连接电极ELT2还可以设置在第二发光元件LD2的第一端EP1上或直接设置在第二发光元件LD2的第一端EP1上并接触第二发光元件LD2的第一端EP1。换句话说，第二连接电极ELT2可以将第一发光元件LD1的第二端EP2与第二发光元件LD2的第一端EP1电连接。
同样，第三连接电极ELT3可以设置在第二发光元件LD2的第二端EP2上或直接设置在第二发光元件LD2的第二端EP2上并接触第二发光元件LD2的第二端EP2。此外，第三连接电极ELT3还可以设置在第三发光元件LD3的第一端EP1上或直接设置在第三发光元件LD3的第一端EP1上并接触第三发光元件LD3的第一端EP1。换句话说，第三连接电极ELT3可以将第二发光元件LD2的第二端EP2与第三发光元件LD3的第一端EP1电连接。
同样，第四连接电极ELT4可以设置在第三发光元件LD3的第二端EP2上或直接设置在第三发光元件LD3的第二端EP2上并接触第三发光元件LD3的第二端EP2。此外，第四连接电极ELT4还可以设置在第四发光元件LD4的第一端EP1上或直接设置在第四发光元件LD4的第一端EP1上并接触第四发光元件LD4的第一端EP1。换句话说，第四连接电极ELT4可以将第三发光元件LD3的第二端EP2与第四发光元件LD4的第一端EP1电连接。
同样，第五连接电极ELT5可以设置在第四发光元件LD4的第二端EP2上或直接设置在第四发光元件LD4的第二端EP2上并接触第四发光元件LD4的第二端EP2。
第一连接电极ELT1可以通过穿过第一绝缘层INS1的相应接触孔电连接到第一电极ALE1。第五连接电极ELT5可以通过穿过第一绝缘层INS1的相应接触孔电连接到第二电极ALE2。
在实施方式中，连接电极ELT可以由相同的导电层形成。例如，如图8和图9中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以由相同的导电层形成。例如，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以通过相同的工艺同时形成。这样，在同时形成连接电极ELT的情况下，可以减少掩模的数量，可以简化制造工艺。
在实施方式中，连接电极ELT可以由导电层形成。例如，如图10和图11中所示，第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在相同的层上。此外，第二连接电极ELT2和第四连接电极ELT4可以设置在相同的层上。第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在第二绝缘层INS2上。第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上可以设置有第三绝缘层INS3。第二连接电极ELT2和第四连接电极ELT4可以设置在第三绝缘层INS3上。
这样，在第三绝缘层INS3设置在由不同的导电层形成的连接电极ELT之间的情况下，连接电极ELT可以通过第三绝缘层INS3彼此可靠地分离，使得可以确保发光元件LD的第一端EP1和第二端EP2之间的电稳定性。
第三绝缘层INS3可以由单层或多层形成，并且包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
连接电极ELT各自可以由各种透明导电材料形成。因此，从发光元件LD的第一端EP1和第二端EP2发射的光可以穿过连接电极ELT并发射到显示面板PNL之外。
图12是示出根据实施方式的虚设像素DP的示意性平面图。图13是沿图12的线E-E’截取的示意性剖视图。
参考图12和图13，虚设像素DP可以是图3和图4的第一虚设像素DP1和第二虚设像素DP2中的任一个。第一虚设像素DP1和第二虚设像素DP2可以具有相同或相似的结构。
虚设像素DP可以包括虚设分隔壁DWL和虚设电极DALE。
虚设分隔壁DWL可以在第二方向(Y轴方向)上延伸并且在第一方向(X轴方向)上彼此间隔开。虚设分隔壁DWL可以具有与上述分隔壁WL的形状相同的形状。虚设分隔壁DWL可以设置在上述过孔层VIA上。虚设分隔壁DWL可以设置在与分隔壁WL的层相同的层上。
虚设分隔壁DWL可以包括至少一种有机材料和/或无机材料。例如，虚设分隔壁DWL各自可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。虚设分隔壁DWL可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。虚设分隔壁DWL可以包括与上述分隔壁WL的材料相同的材料。例如，虚设分隔壁DWL和分隔壁WL可以通过相同的工艺同时形成，但本公开不限于此。
虚设电极DALE可以在第二方向(Y轴方向)上延伸并且在第一方向(X轴方向)上彼此间隔开。虚设电极DALE各自可以与虚设分隔壁DWL中的至少一个部分地重叠。例如，虚设电极DALE可以设置在虚设分隔壁DWL上。虚设电极DALE可以至少部分地覆盖虚设分隔壁DWL的侧壁和/或上表面。设置在虚设分隔壁DWL之上的虚设电极DALE可以具有与虚设分隔壁DWL对应的形状。例如，设置在虚设分隔壁DWL上的虚设电极DALE可以包括具有与虚设分隔壁DWL的倾斜表面或曲形表面的形状对应的形状的倾斜表面或曲形表面。虚设电极DALE可以具有与上述电极ALE的形状相同的形状。虚设电极DALE可以设置在与电极ALE的层相同的层上。
虚设电极DALE可以包括至少一种导电材料。例如，虚设电极DALE可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)、导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))和导电聚合物(诸如，PEDOT)之中的至少一种材料，但本公开不限于此。虚设电极DALE可以具有与上述电极ALE的材料相同的材料。例如，虚设电极DALE和电极ALE可以通过相同的工艺同时形成，但本公开不限于此。这样，由于虚设像素DP包括与像素PXL的分隔壁WL和/或电极ALE相同或相似的虚设分隔壁DWL和/或虚设电极DALE，因此可以最小化由于分隔壁和/或电极之间的密度差异而在显示区域DA中出现点缺陷的现象。
图14是示出根据实施方式的第一像素PXL1、第二像素PXL2和第三像素PXL3的示意性剖视图。图15是示出根据实施方式的像素PXL的示意性剖视图。
图14示出了在本公开的精神和范围内的第二堤BNK2、颜色转换层CCL、光学层OPL、滤色器层CFL等。在图14中，为了方便起见，将省略除了基础层BSL之外的配置。图15详细示出了像素PXL的关于第二堤BNK2、颜色转换层CCL、光学层OPL和/或滤色器层CFL的堆叠结构。
参考图14和图15，第二堤BNK2可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之间或者设置在它们之间的边界上，并且包括分别与第一像素PXL1、第二像素PXL2和第三像素PXL3重叠的开口。第二堤BNK2的开口可以提供其中可以设置颜色转换层CCL的空间。例如，可以将所需种类和/或量的颜色转换层CCL提供给由第二堤BNK2的开口中的每个限定的空间。
第二堤BNK2可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。第二堤BNK2可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
在实施方式中，第二堤BNK2可以包括至少一种遮光材料和/或反光材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，第二堤BNK2可以包括黑色颜料，但本公开不限于此。
颜色转换层CCL可以在第二堤BNK2的开口中设置在发光元件LD上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2以及设置在第三像素PXL3中的光散射层LSL。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色的光(或蓝光)的发光元件LD。由于包括颜色转换颗粒的颜色转换层CCL设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个中，因此可以显示全色图像。
第一颜色转换层CCL1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基础树脂的基质材料中的第一量子点QD1。
在实施方式中，在发光元件LD是发射蓝光的蓝光发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝光发光元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光，根据能量跃迁改变其波长，并且因此发射红光。在第一像素PXL1是不同颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基础树脂的基质材料中的第二量子点QD2。
在实施方式中，在发光元件LD是发射蓝光的蓝光发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝光发光元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光，根据能量跃迁改变其波长，并且因此发射绿光。在第二像素PXL2是不同颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施方式中，当在可见光区域中具有相对短波长的蓝光入射到第一量子点QD1和第二量子点QD2中的每个上时，可以增加第一量子点QD1和第二量子点QD2的吸收系数。因此，最终，可以提高从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保令人满意的颜色再现性。此外，由于用于第一像素PXL1、第二像素PXL2和第三像素PXL3的发射组件EMU由发射相同颜色的光的发光元件LD(例如，蓝光发光元件)形成，因此可以提高制造显示设备的工艺的效率。
光散射层LSL可以设置成有效地利用从发光元件LD发射的第三颜色的光(或蓝光)。例如，在发光元件LD是发射蓝光的蓝光发光元件并且第三像素PXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种类型的光散射体SCT以有效地利用从发光元件LD发射的光。例如，光散射层LSL的光散射体SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、二氧化钛(TiO2)、二氧化硅(SiO2)、氧化铝(Al2O3)和氧化锌(ZnO)中的至少一种。光散射体SCT不仅可以设置在第三像素PXL3中，而且还可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在实施方式中，可以省略光散射体SCT，并且光散射层LSL可以由透明聚合物形成。
颜色转换层CCL上可以设置有第一覆盖层CPL1。第一覆盖层CPL1可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以防止颜色转换层CCL被外部杂质(诸如，水或空气)的渗透损坏或污染。
第一覆盖层CPL1可以是无机层，并且由硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)或硅氮氧化物(SiOxNy)形成。
光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以用于通过全反射来使从颜色转换层CCL提供的光再循环，并且因此提高光提取效率。因此，与颜色转换层CCL的折射率相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以近似为1.6至2.0，并且光学层OPL的折射率可以近似为1.1至1.3。
光学层OPL上可以设置有第二覆盖层CPL2。第二覆盖层CPL2可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以防止光学层OPL被外部杂质(诸如，水或空气)的渗透损坏或污染。
第二覆盖层CPL2可以是无机层，并且由硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)或硅氮氧化物(SiOxNy)形成。
第二覆盖层CPL2上可以设置有平坦化层PLL。平坦化层PLL可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。
平坦化层PLL可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。平坦化层PLL可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括与相应像素PXL的颜色对应的滤色器CF1、CF2和CF3。由于设置了与第一像素PXL1、第二像素PXL2和第三像素PXL3的相应颜色对应的滤色器CF1、CF2和CF3，因此可以显示全色图像。
滤色器层CFL可以包括：第一滤色器CF1，设置在第一像素PXL1中并且允许从第一像素PXL1发射的光选择性地从中穿过；第二滤色器CF2，设置在第二像素PXL2中并且允许从第二像素PXL2发射的光选择性地从中穿过；以及第三滤色器CF3，设置在第三像素PXL3中并且允许从第三像素PXL3发射的光选择性地从中穿过。
在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但本公开不限于此。下文中，术语“滤色器CF”将用于指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任何滤色器，或共同指定两种或更多种滤色器。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一颜色转换层CCL1重叠。第一滤色器CF1可以包括用于允许第一颜色的光(或红光)选择性地从中穿过的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二颜色转换层CCL2重叠。第二滤色器CF2可以包括用于允许第二颜色的光(或绿光)选择性地从中穿过的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与光散射层LSL重叠。第三滤色器CF3可以包括用于允许第三颜色的光(或蓝光)选择性地从中穿过的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间还可以设置有遮光层BM。在遮光层BM形成在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间的情况下，可以防止出现从显示设备的前表面或侧表面可见的混色缺陷。遮光层BM的材料没有特别限制，并且可以使用各种遮光材料来形成遮光层BM。例如，遮光层BM可以通过将第一滤色器CF1、第二滤色器CF2和第三滤色器CF3彼此堆叠来实现。
滤色器层CFL上可以设置有外涂层OC。外涂层OC可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下部组件。外涂层OC可以防止水或空气渗入下部组件。此外，外涂层OC可以保护下部组件免受诸如灰尘的外来物质的影响。
外涂层OC可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此。外涂层OC可以包括各种无机材料，包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)。
在下文中，将描述根据实施方式的制造显示设备的方法。
图16至图23是通过工艺步骤示出根据实施方式的制造显示设备的方法的示意性剖视图。图16至图23是用于描述制造图8和图11的显示设备的方法的示意性剖视图。相同的附图标记将被用于表示与图8和图11的实施方式的组件基本上相同的组件，并且将省略对其的详细说明。
参考图16和图17，首先在其上形成有包括晶体管M的电路元件以及包括导电线CL和对准线AL的各种线的基础层BSL上形成分隔壁WL和虚设分隔壁DWL。
基础层BSL可以形成已经参考图4描述的母基板MSUB的基础组件。母基板MSUB可以是作为显示面板PNL的基底的母板。例如，晶体管M和导电线CL可以形成在母基板MSUB的基础层BSL的面板区域PNA中，并且对准线AL可以形成在切割区域CA中。
分隔壁WL可以形成在像素PXL中，并且虚设分隔壁DWL可以形成在虚设像素DP中。例如，虚设分隔壁DWL可以分别形成于设置在母基板MSUB的面板区域PNA中的第一虚设像素DP1和设置在母基板MSUB的切割区域CA中的第二虚设像素DP2中。分隔壁WL和虚设分隔壁DWL可以通过相同的工艺同时形成。
参考图18和图19，此后形成电极ALE和虚设电极DALE。电极ALE可以形成在像素PXL中。电极ALE可以形成在分隔壁WL上并且与分隔壁WL重叠。
虚设电极DALE可以形成在虚设像素DP中。虚设电极DALE可以形成在虚设分隔壁DWL上并且与虚设分隔壁DWL重叠。电极ALE和虚设电极DALE可以通过相同的工艺同时形成。
虚设电极DALE可以分别形成于设置在母基板MSUB的面板区域PNA中的第一虚设像素DP1和设置在母基板MSUB的切割区域CA中的第二虚设像素DP2中。形成在第一虚设像素DP1中的虚设电极DALE可以形成在上述导电线CL上并且与导电线CL重叠。此外，形成在第二虚设像素DP2中的虚设电极DALE可以形成在上述对准线AL上并且与对准线AL重叠。
参考图20，此后在电极ALE上形成第一绝缘层INS1和第一堤BNK1。在将发光元件LD提供给像素PXL的步骤处，第一堤BNK1可以限定发光元件LD可以设置到的空间。例如，可以向由第一堤BNK1的开口限定的空间提供所需种类和/或量的发光元件油墨。
参考图21，此后在电极ALE之间设置发光元件LD。发光元件LD可以设置在分隔壁WL之间的第一绝缘层INS1上并且设置在电极ALE之间。发光元件LD可以在发光元件油墨中以分散的形式制备，并且在本公开的精神和范围内通过喷墨印刷方案等提供给像素PXL。例如，发光元件LD可以分散在挥发性溶剂中并提供给像素PXL。此后，如果通过对准线AL向电极ALE提供对准电压，则可以在电极ALE之间形成电场，使得发光元件LD可以在电极ALE之间对准。例如，发光元件LD可以电极ALE之间以给定方向对准，使得发光元件LD的第一端EP1与第一电极ALE1相邻，并且发光元件LD的第二端EP2与第二电极ALE2相邻。在发光元件LD已经对准之后，可以通过挥发方案或其它方案去除溶剂。以这种方式，发光元件LD可以可靠地布置在电极ALE之间。
参考图22，此后在发光元件LD上形成第二绝缘层INS2。第二绝缘层INS2可以部分地形成在发光元件LD上，使得发光元件LD的第一端EP1和第二端EP2从第二绝缘层INS2暴露。在已经完成发光元件LD的对准之后在发光元件LD上形成第二绝缘层INS2的情况下，可以防止发光元件LD从对准的位置移除。
参考图23，此后在发光元件LD的从第二绝缘层INS2暴露的第一端EP1和第二端EP2上形成连接电极ELT(例如，参考图6和图7)。第一连接电极ELT1可以形成在发光元件LD的第一端EP1上并接触发光元件LD的第一端EP1。第二连接电极ELT2可以形成在发光元件LD的第二端EP2上并接触发光元件LD的第二端EP2。
随后，切割母基板MSUB的切割区域CA，使得可以制造与面板区域PNA对应的显示面板PNL。
根据上述实施方式，由于在母基板MSUB的面板区域PNA和切割区域CA中形成与像素PXL的分隔壁WL和/或电极ALE相同或相似的虚设分隔壁DWL和/或虚设电极DALE，因此可以最小化由于分隔壁和/或电极之间的密度差异而在显示区域DA中出现点缺陷的现象。
本领域技术人员将理解，在不背离本公开的精神和范围的情况下并且如所附权利要求所限定的，可以对其在形式和细节上进行各种改变。因此，上述实施方式应该被认为仅仅是描述性含义，而不是出于限制的目的。本公开的范围不仅由详细描述限定，而且由所附权利要求限定，并且范围内的所有差异将被解释为包括在本公开中。

Claims (10)

1.显示设备，包括：
电极，设置在显示区域中并且彼此间隔开；
发光元件，设置在所述电极之间；
导电线，设置在非显示区域中并且电连接到所述电极；以及
虚设像素，设置在所述导电线上，
其中，所述虚设像素各自包括：
虚设分隔壁，彼此间隔开；以及
虚设电极，设置在所述虚设分隔壁上并且彼此间隔开。
2.根据权利要求1所述的显示设备，其中，所述电极和所述虚设电极设置在相同的层上。
3.根据权利要求1所述的显示设备，其中，所述电极包括与所述发光元件的第一端相邻的第一电极和与所述发光元件的第二端相邻的第二电极。
4.根据权利要求3所述的显示设备，其中，所述导电线包括电连接到所述第一电极的第一导电线和电连接到所述第二电极的第二导电线。
5.根据权利要求1所述的显示设备，还包括：
在平面图中与所述电极重叠的分隔壁。
6.根据权利要求5所述的显示设备，其中，所述分隔壁和所述虚设分隔壁设置在相同的层上。
7.制造显示设备的方法，包括：
在基板上形成对准线和导电线；
在所述对准线和所述导电线上形成虚设电极；
形成与所述对准线连接的电极；
在所述基板上设置发光元件；以及
通过向所述对准线施加对准电压来在所述电极之间对准所述发光元件。
8.根据权利要求7所述的方法，其中，所述电极和所述虚设电极同时形成。
9.根据权利要求7所述的方法，还包括：
在所述对准线和所述虚设电极之间形成虚设分隔壁。
10.根据权利要求7所述的方法，其中，所述对准线形成在所述基板的切割区域中。
CN202310220085.3A 2022-03-03 2023-03-02 显示设备及制造显示设备的方法 Pending CN116705822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220027526A KR20230131330A (ko) 2022-03-03 2022-03-03 표시 장치 및 그 제조 방법
KR10-2022-0027526 2022-03-03

Publications (1)

Publication Number Publication Date
CN116705822A true CN116705822A (zh) 2023-09-05

Family

ID=87834605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310220085.3A Pending CN116705822A (zh) 2022-03-03 2023-03-02 显示设备及制造显示设备的方法

Country Status (3)

Country Link
US (1) US20230282681A1 (zh)
KR (1) KR20230131330A (zh)
CN (1) CN116705822A (zh)

Also Published As

Publication number Publication date
US20230282681A1 (en) 2023-09-07
KR20230131330A (ko) 2023-09-13

Similar Documents

Publication Publication Date Title
US20230187583A1 (en) Pixel, display device including the same, and method of fabricating the display device
CN116525638A (zh) 显示设备
CN116964744A (zh) 显示装置
CN116705822A (zh) 显示设备及制造显示设备的方法
CN221352786U (zh) 显示装置
CN220441192U (zh) 显示装置
EP4227997A1 (en) Display device and method of fabricating the same
CN218632042U (zh) 显示装置
US20230420616A1 (en) Display device and method of repairing the same
EP4224525A1 (en) Display device and method of manufacturing the same
US11961844B2 (en) Pixel and display device including the same
EP4333057A1 (en) Display device and method of fabricating the same
CN117174730A (zh) 显示装置
EP4239684A1 (en) Transistor and display device
US20230317766A1 (en) Display device
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20230154937A1 (en) Display device and method of fabricating the same
US20240213411A1 (en) Display device
CN116435444A (zh) 显示装置
US20230187427A1 (en) Display device and method of manufacturing the same
CN116581140A (zh) 显示装置
CN117253952A (zh) 显示设备
CN117810242A (zh) 显示装置
CN117276249A (zh) 显示设备
CN116895678A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication