CN117253952A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN117253952A
CN117253952A CN202310718398.1A CN202310718398A CN117253952A CN 117253952 A CN117253952 A CN 117253952A CN 202310718398 A CN202310718398 A CN 202310718398A CN 117253952 A CN117253952 A CN 117253952A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310718398.1A
Other languages
English (en)
Inventor
赵炳勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117253952A publication Critical patent/CN117253952A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示设备包括与发射区域重叠且彼此隔开的分隔壁、在分隔壁上且彼此隔开的电极、在电极上且在非发射区域中的第一堤、在发射区域中在电极之间的发光元件以及在第一堤上的第二堤，并且电极包括与第一堤重叠的孔。

Description

显示设备
技术领域
本公开的实施方式涉及显示设备。
背景技术
近来，随着对信息显示的兴趣的增加，对显示设备的研究和开发在不断地进行。
发明内容
本公开的实施方式的方面涉及能够防止由出气引起的缺陷并提高发光元件的均匀性的显示设备。
本公开的实施方式的方面不限于上述方面，并且本领域技术人员将从以下描述清楚地理解未描述的其它方面。
根据本公开的一个或更多个实施方式，显示设备包括与发射区域重叠且彼此隔开的分隔壁、在分隔壁上且彼此隔开的电极、在电极上且在非发射区域中的第一堤、在发射区域中在电极之间的发光元件以及在第一堤上的第二堤，并且电极包括与第一堤重叠的孔。
显示设备还可以包括在电极和第一堤之间的绝缘层。
发光元件可以在绝缘层上。
绝缘层可以包括与电极的孔重叠的孔。
第一堤可以通过电极的孔和绝缘层的孔与分隔壁接触。
第一堤可以通过电极的孔与分隔壁接触。
第二堤可以包括与发射区域重叠的开口。
显示设备还可以包括在第二堤的开口中的颜色转换层。
显示设备还可以包括在颜色转换层上的滤色器层。
第一堤可以包括沿着第一方向延伸的第一区域和沿着与第一方向交叉的第二方向延伸的第二区域，并且电极的孔可以在第一堤的第一区域和第二区域的交叉处。
根据本公开的一个或更多个实施方式，显示设备包括与发射区域重叠且彼此隔开的分隔壁、在分隔壁上且彼此隔开的电极、在电极上的绝缘层、在绝缘层上且在非发射区域中的第一堤、在绝缘层上在分隔壁之间的发光元件以及与第一堤重叠且穿过绝缘层和电极的孔。
第一堤可以通过孔与分隔壁接触。
分隔壁可以包括与孔重叠的凹槽。
第一堤可以在凹槽中。
显示设备还可以包括在第一堤上在非发射区域中的第二堤。
第二堤可以与孔重叠。
第二堤可以包括与发射区域重叠的开口。
显示设备还可以包括在第二堤的开口中的颜色转换层。
显示设备还可以包括在颜色转换层上的滤色器层。
第一堤可以包括沿着第一方向延伸的第一区域和沿着与第一方向交叉的第二方向延伸的第二区域，并且孔可以在第一堤的第一区域和第二区域的交叉处。
其它实施方式的进一步细节被包括在详细描述和附图中。
根据上述实施方式，可以在像素的发射区域周围形成孔，以防止由于出气而导致的缺陷，并最小化其中在向每个像素提供发光元件墨水的步骤中墨水溢出到相邻像素的现象。因此，可以改善可加工性并且可以改善发光元件的均匀性。
根据实施方式的效果不受上述内容的限制，并且本说明书中包括更多的各种效果。
附图说明
通过参考附图更详细地描述本公开的实施方式，本公开的上述和其它方面将变得更加清楚，在附图中：
图1是示出根据一个或更多个实施方式的发光元件的立体图；
图2是示出根据一个或更多个实施方式的发光元件的剖视图；
图3是示出根据一个或更多个实施方式的显示设备的平面图；
图4是示出根据一个或更多个实施方式的像素的电路图；
图5至图7是示出根据一个或更多个实施方式的像素的平面图；
图8是沿着图5的线A-A'截取的剖视图；
图9是沿着图5的线B-B'截取的剖视图；
图10是沿着图5的线C-C'截取的剖视图；
图11是沿着图7的线D-D'截取的剖视图；
图12是沿着图7的线E-E'截取的剖视图；
图13是示出根据一个或更多个实施方式的第一像素至第三像素的剖视图；以及
图14是根据一个或更多个实施方式的像素的剖视图。
具体实施方式
参考以下结合附图更详细描述的实施方式，本公开的实施方式的方面和实现它们的方法将变得显而易见。然而，本公开不限于以下公开的实施方式，并且可以以各种不同的形式来实现。提供本实施方式使得本公开将是彻底的和完整的，并且本公开所属领域的技术人员可以完全理解本公开的范围。本公开由权利要求书及其等同的范围来限定。
本说明书中使用的术语用于描述实施方式，而不是旨在限制本公开。在本说明书中，除非另有说明，否则单数形式也包括复数形式。术语“包括(comprise)”和/或“包括(comprising)”不排除将一个或更多个其它组件、步骤、操作和/或元件存在或添加到所描述的组件、步骤、操作和/或元件。
此外，术语“联接”或“连接”可以共同意指物理和/或电联接或连接。此外，这可以共同意指直接或间接联接或连接以及整体或非整体联接或连接。
其中元件或层被称为在另一个元件或层“上”的情况包括其中所述元件或层直接设置在所述另一个元件或层上的情况以及其中在所述元件或层与所述另一个元件或层之间存在居间元件或层的情况。在整个说明书中，相同的附图标记表示相同的组件。
尽管第一、第二等被用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于将一个组件和另一个组件区分开。因此，在本公开的技术精神内，以下描述的第一组件可以是第二组件。
在下文中，将参考附图更详细地描述本公开的实施方式。
图1是示出根据一个或更多个实施方式的发光元件的立体图。图2是示出根据一个或更多个实施方式的发光元件的剖视图。图1和图2示出了柱形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、有源层12、第二半导体层13和/或电极层14。
发光元件LD可以形成为沿着一个方向延伸的柱形状。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端EP2处。例如，第一半导体层11可以设置在发光元件LD的第一端EP1处，并且第二半导体层13可以设置在发光元件LD的第二端EP2处。
根据一个或更多个实施方式，发光元件LD可以是通过蚀刻方法等制造成柱形状的发光元件。在本说明书中，柱形状包括长宽比大于1的杆状形状或棒状形状(诸如，圆形柱或多边形柱)，并且其截面的形状不受限制。
发光元件LD可以具有小到纳米级至微米级的尺寸。例如，每个发光元件LD可以具有纳米级到微米级范围的直径D和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光器件的各种设备(例如，显示设备等)的设计条件而不同地改变。
第一半导体层11可以是第一导电类型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括选自InAlGaN、GaN、AlGaN、InGaN和AlN中的至少一种半导体材料，并且可以包括掺杂有第一导电类型掺杂剂(诸如，Mg)的p型半导体层。然而，配置第一半导体层11的材料不限于此，并且各种其它合适的材料可以配置第一半导体层11。
有源层12可以设置在第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的任一个，但是不限于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，并且各种其它合适的材料可以配置有源层12。
当在发光元件LD的两端之间施加等于或大于阈值电压的电压时，电子-空穴对在有源层12中复合，并且因此发光元件LD发射光。通过使用这样的原理控制发光元件LD的光发射，发光元件LD可以用作各种合适的发光器件(包括显示设备的像素)的光源。
第二半导体层13可以设置在有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。第二半导体层13可以包括n型半导体层。例如，第二半导体层13可以包括选自InAlGaN、GaN、AlGaN、InGaN和AlN之中的任何一种半导体材料，并且可以包括掺杂有第二导电类型掺杂剂(诸如，Si、Ge和Sn)的n型半导体层。然而，配置第二半导体层13的材料不限于此，并且各种其它合适的材料可以配置第二半导体层13。
电极层14可以设置在发光元件LD的第一端EP1和/或第二端EP2上。图2示出了其中电极层14形成在第一半导体层11上的情况，但是本公开不限于此。例如，还可以在第二半导体层13上进一步设置单独的接触电极。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)和锌锡氧化物(ZTO)中的至少一种，但是不限于此。如上所述，当电极层14由透明金属或透明金属氧化物形成时，在发光元件LD的有源层12中产生的光可以穿过电极层14并且可以被发射到发光元件LD的外部。
绝缘层INF可以设置在发光元件LD的表面(例如，外周表面或外圆周表面)上。绝缘层INF可以直接设置在第一半导体层11、有源层12、第二半导体层13和/或电极层14的表面(例如，外周表面或外圆周表面)上。绝缘层INF可以暴露发光元件LD的具有不同极性的第一端EP1和第二端EP2。根据一个或更多个实施方式，绝缘层INF可以暴露电极层14和/或第二半导体层13的与发光元件LD的第一端EP1和第二端EP2相邻的侧部分。
绝缘层INF可以防止当有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时可能发生的电短路。此外，绝缘层INF可以减少或最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和发射效率。
绝缘层INF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。例如，绝缘层INF可以配置为双层，并且配置双层中的每个层可以包括不同的材料。例如，绝缘层INF可以配置为由铝氧化物(AlOx)和硅氧化物(SiOx)配置的双层，但是不限于此。根据一个或更多个实施方式，可以省略绝缘层INF。
包括以上描述的发光元件LD的发光器件可以用在利用光源的各种合适类型的设备(包括显示设备)中。例如，发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD也可以用在利用光源的其它合适类型的设备(诸如，照明设备)中。
图3是示出根据一个或更多个实施方式的显示设备的平面图。
在图3中，示出了显示设备(例如，设置在显示设备中的显示面板PNL)作为可以使用在图1和图2的实施方式中描述的发光元件LD作为光源的电子设备的示例。
为了便于描述，在图3中，基于显示区域DA简要地示出了显示面板PNL的结构。然而，根据一个或更多个实施方式，显示面板PNL中还可以设置有至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘。
参考图3，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的在显示区域DA的边缘或外围周围的非显示区域NDA。显示区域DA可以包括在其上显示图像的屏幕，并且非显示区域NDA可以是除了显示区域DA之外的不显示图像的区域。
像素单元PXU可以设置在显示区域DA中。像素单元PXU可包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素被任意地提及时，或者当两种或更多种类型的像素被共同地提及时，所述至少一个像素或所述两种或更多种类型的像素被称为“像素PXL”。
像素PXL可以根据条纹或布置结构规则地布置，但是本公开不限于此。此/>布置结构可以被称为RGBG矩阵结构(例如，/>矩阵结构或RGBG结构(例如，/>结构))。/>是韩国三星显示有限公司的注册商标。然而，本公开不限于此，并且可以应用各种其它合适的实施方式。
根据一个或更多个实施方式，可以在显示区域DA中设置发射不同颜色的光的两种或更多种类型的像素PXL。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1，发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3。设置成彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个可以配置能够发射各种合适颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射期望的颜色(例如，设定或预定颜色)的光的像素。根据一个或更多个实施方式，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射蓝光的蓝色像素，但是不限于此。
在一个或更多个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件，并且可以包括设置在相应发光元件上的不同颜色的颜色转换层和/或滤色器层，以分别发射第一颜色、第二颜色和第三颜色的光。在一个或更多个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，以分别发射第一颜色、第二颜色和第三颜色的光。然而，配置每个像素单元PXU的像素PXL的颜色、类型、数量等没有特别限制。例如，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由合适的控制信号(例如，设定的或预定的控制信号(例如，扫描信号和数据信号))和/或合适的电力(例如，设定的或预定的电力(例如，第一电力和第二电力))驱动的至少一个光源。在一个或更多个实施方式中，光源可以包括根据图1和图2的实施方式中的任何一个的至少一个发光元件LD，例如，具有小到纳米级至微米级的尺寸的超小型柱形状的发光元件LD。然而，本公开不限于此，并且可以使用各种合适类型的发光元件LD作为像素PXL的光源。
在一个或更多个实施方式中，可以将每个像素PXL配置为有源像素。然而，适用于显示设备的像素PXL的类型、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以配置为具有各种合适的结构和/或驱动方法的无源或有源发光显示设备的像素。
图4是示出根据一个或更多个实施方式的像素的电路图。
图4中所示的像素PXL可以是在图3的显示面板PNL中设置的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或相似的结构。
参考图4，每个像素PXL还可以包括用于产生与数据信号对应的亮度的光的发光单元EMU以及用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电力VDD和发光单元EMU之间。此外，像素电路PXC可以连接到相应像素PXL的扫描线SL和数据线DL，并且可以响应于从扫描线SL和数据线DL提供的扫描信号和数据信号来控制发光单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电力VDD和第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压来控制提供给发光单元EMU的驱动电流。例如，第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在一个或更多个实施方式中，第一晶体管M1可以选择性地包括下部导电层BML(也称为“下部电极”、“背栅电极”或“下部光阻挡层”)。第一晶体管M1的栅电极和下部导电层BML可以彼此重叠，且绝缘层插置在它们之间。在一个或更多个实施方式中，下部导电层BML可以连接到第一晶体管M1的一个电极，例如源电极或漏电极。
在第一晶体管M1包括下部导电层BML的情况下，当驱动像素PXL时，可以应用通过向第一晶体管M1的下部导电层BML施加反向偏置电压而在负方向上或正方向上移动第一晶体管M1的阈值电压的反向偏置技术(或同步技术)。例如，通过将下部导电层BML连接到第一晶体管M1的源电极，第一晶体管M1的阈值电压可以通过应用源极同步技术而在负方向上或正方向上移动。此外，当下部导电层BML设置在配置第一晶体管M1的沟道的半导体图案之下时，下部导电层BML可以用作光阻挡图案并稳定第一晶体管M1的工作特性。然而，下部导电层BML的功能和/或利用方法不限于此。
第二晶体管M2可以连接在数据线DL和第一节点N1之间。此外，第二晶体管M2的栅电极可以连接到扫描线SL。当从扫描线SL提供栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2可以导通，以将数据线DL和第一节点N1电连接。
对于每个帧周期，可以将相应帧的数据信号提供给数据线DL，并且在其中提供栅极导通电压的扫描信号的时段期间，可以通过导通的第二晶体管M2将数据信号传输到第一节点N1。例如，第二晶体管M2可以是将每个数据信号传输到像素PXL内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，并且另一个电极可以连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间利用与提供给第一节点N1的数据信号对应的电压进行充电。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)和感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据提供给感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取每个像素PXL的特征信息(例如，第一晶体管M1的阈值电压等)。所提取的特征信息可以用于转换图像数据，从而补偿像素PXL之间的特性偏差。
在图4中，包括在像素电路PXC中的所有晶体管是n型晶体管，但是不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
此外，像素PXL的结构和驱动方法可以不同地改变。例如，除了图4中所示的实施方式之外，像素电路PXC可以由各种合适的结构和/或驱动方法的像素电路配置。
例如，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压等的补偿晶体管、用于初始化第一节点N1和/或第一连接电极ELT1的电压的初始化晶体管、用于控制其中向发光单元EMU提供驱动电流的时段的发射控制晶体管、用于升高第一节点N1的电压的升压电容器等。
发光单元EMU可以包括连接在第一电力VDD和第二电力VSS之间的至少一个发光元件LD，例如多个发光元件LD。
例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一电力VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二电力VSS的第五连接电极ELT5以及连接在第一连接电极ELT1和第五连接电极ELT5之间的多个发光元件LD。
第一电力VDD和第二电力VSS可以具有不同的电位，使得发光元件LD可以发射光。例如，第一电力VDD可以设置为高电位电力，并且第二电力VSS可以设置为低电位电力。
在一个或更多个实施方式中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极(例如，两个电极)和以正向方向连接在所述一对电极之间的至少一个发光元件LD。这里，配置发光单元EMU的串联级的数量和配置每个串联级的发光元件LD的数量没有特别限制。例如，配置每个串联级的发光元件LD的数量可以彼此相似(例如，相同)或不同，并且发光元件LD的数量没有特别限制。
例如，发光单元EMU可以包括：第一串联级，包括至少一个第一发光元件LD1；第二串联级，包括至少一个第二发光元件LD2；第三串联级，包括至少一个第三发光元件LD3；以及第四串联级，包括至少一个第四发光元件LD4。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1和第二连接电极ELT2之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以以正向方向连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1的第一端EP1可以连接到第一连接电极ELT1，并且第一发光元件LD1的第二端EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2、第三连接电极ELT3以及连接在第二连接电极ELT2和第三连接电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以以正向方向连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2的第一端EP1可以连接到第二连接电极ELT2，并且第二发光元件LD2的第二端EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3、第四连接电极ELT4以及连接在第三连接电极ELT3和第四连接电极ELT4之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以以正向方向连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3的第一端EP1可以连接到第三连接电极ELT3，并且第三发光元件LD3的第二端EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4、第五连接电极ELT5以及连接在第四连接电极ELT4和第五连接电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以以正向方向连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4的第一端EP1可以连接到第四连接电极ELT4，并且第四发光元件LD4的第二端EP2可以连接到第五连接电极ELT5。
发光单元EMU的第一个电极(例如，第一连接电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后电极(例如，第五连接电极ELT5)可以是发光单元EMU的阴极电极。
发光单元EMU的其余电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以配置每个中间电极。例如，第二连接电极ELT2可以配置第一中间电极IET1，第三连接电极ELT3可以配置第二中间电极IET2，并且第四连接电极ELT4可以配置第三中间电极IET3。
当发光元件LD以串联/并联结构连接时，与相同数量的发光元件LD仅并联连接的情况相比，可以提高电力效率。此外，在其中发光元件LD以串联/并联结构连接的像素PXL中，因为即使在部分串联级处出现短路缺陷等也可以通过其余串联级的发光元件LD表达期望的亮度(例如，设定的或预定的亮度)，因此可以降低像素PXL的暗点缺陷的可能性。然而，本公开不限于此，并且发光单元EMU可以通过仅串联连接发光元件LD来配置，或者发光单元EMU可以通过仅并联连接发光元件LD来配置。
发光元件LD中的每个可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC、第一电力线PL1等连接到第一电力VDD的第一端EP1(例如，p型端)以及经由至少另一个电极(例如，第五连接电极ELT5)、第二电力线PL2等连接到第二电力VSS的第二端EP2(例如，n型端)。例如，发光元件LD可以以正向方向连接在第一电力VDD和第二电力VSS之间。以正向方向连接的发光元件LD可以配置发光单元EMU的有效光源。
当通过相应的像素电路PXC提供驱动电流时，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU提供与在相应帧中表达的灰度级值对应的驱动电流。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以表达与驱动电流对应的亮度。
图5至图7是示出根据一个或更多个实施方式的像素的平面图。图8是沿着图5的线A-A'截取的剖视图。图9是沿着图5的线B-B'截取的剖视图。图10是沿着图5的线C-C'截取的剖视图。图11是沿着图7的线D-D'截取的剖视图。图12是沿着图7的线E-E'截取的剖视图。
作为示例，图5至图7中的每个的像素PXL可以是配置图3的像素单元PXU的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任何一个，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上彼此相同或相似的结构。此外，图5至图7公开了其中每个像素PXL包括如图4中所示的设置在四个串联级中的发光元件LD的实施方式，但是每个像素PXL的串联级的数量可以根据一个或更多个实施方式而不同地改变。
在下文中，当第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的一个或更多个被任意地提及时，或者当两种或更多种类型的发光元件被共同地提及时，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的一个或更多个或者两种或更多种类型的发光元件被称为“发光元件LD”。此外，当包括第一电极ALE1、第二电极ALE2和第三电极ALE3的电极中的至少一个被任意地提及时，所述电极中的至少一个被称为“电极ALE”，并且当包括第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5的连接电极中的至少一个被任意地提及时，所述连接电极中的至少一个被称为“连接电极ELT”。
参考图5至图7，每个像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是包括发光元件LD的能够发射光的区域。非发射区域NEA可以设置成在发射区域EA周围(例如，围绕发射区域EA)。非发射区域NEA可以是其中设置围绕发射区域EA的第一堤BNK1的区域。第一堤BNK1可以设置在非发射区域NEA中，以至少部分地围绕发射区域EA。
第一堤BNK1可以包括与发射区域EA重叠的开口。第一堤BNK1的开口可以在向像素PXL中的每个提供发光元件LD的步骤中提供其中可以设置发光元件LD的空间。例如，可以将所需类型和/或量的包含发光元件的墨水(例如，发光元件墨水)提供给由第一堤BNK1的开口分隔的空间。
第一堤BNK1可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且第一堤BNK1可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
根据一个或更多个实施方式，第一堤BNK1可以包括至少一种光阻挡和/或反射材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，第一堤BNK1可以包括至少一种黑色颜料。
每个像素PXL可以包括分隔壁WL、电极ALE、发光元件LD和/或连接电极ELT。
分隔壁WL可以与发射区域EA重叠并且可以彼此隔开。分隔壁WL可以至少部分地设置在非发射区域NEA中。分隔壁WL可以沿着第二方向(Y轴方向)延伸，并且可以沿着第一方向(X轴方向)彼此隔开。
分隔壁WL中的每个可以在第三方向(例如，Z轴方向)上在至少发射区域EA中与至少一个电极ALE部分地重叠。例如，分隔壁WL中的每个可以设置在电极ALE之下。由于分隔壁WL设置在电极ALE中的每个的一个区域之下，所以电极ALE中的每个的一个区域可以在其中形成分隔壁WL的区域中在像素PXL的上部方向(即，第三方向(Z轴方向))上突出。当分隔壁WL和/或电极ALE包括反射材料时，可以在发光元件LD周围形成反射壁结构。因此，因为从发光元件LD发射的光可以被发射到像素PXL的上部方向(例如，Z轴方向)(例如，在包括合适的视角范围(例如，设定的或预定的视角范围)的显示面板PNL的前表面方向上)，所以可以改善显示面板PNL的光输出效率。
电极ALE可以设置在至少发射区域EA中。电极ALE可以沿着第二方向(Y轴方向)延伸，并且可以沿着第一方向(X轴方向)彼此隔开。
第一电极ALE1、第二电极ALE2和第三电极ALE3中的每个可以沿着第二方向(Y轴方向)延伸，并且可以顺序地设置成沿着第一方向(X轴方向)隔开。电极ALE中的一些可以通过接触孔连接到图4的像素电路PXC和/或合适的电力线(例如，设定的或预定的电力线)。例如，第一电极ALE1可以通过接触孔连接到像素电路PXC和/或第一电力线PL1，并且第二电极ALE2可以通过接触孔连接到第二电力线PL2。
根据一个或更多个实施方式，电极ALE中的一些可以通过接触孔电连接到连接电极ELT中的一些。例如，第一电极ALE1可以通过相应的接触孔电连接到第一连接电极ELT1，并且第二电极ALE2可以通过相应的接触孔电连接到第五连接电极ELT5。
彼此相邻的一对电极ALE可以在发光元件LD的对准步骤中接收不同的信号。例如，当第一电极ALE1、第二电极ALE2和第三电极ALE3沿着第一方向(X轴方向)顺序地布置时，第一电极ALE1和第二电极ALE2可以接收不同的对准信号，并且第二电极ALE2和第三电极ALE3可以接收不同的对准信号。
在一个或更多个实施方式中，可以在电极ALE中形成孔HL。在这种情况下，即使在显示设备的制造工艺期间从由有机材料形成的过孔层VIA和/或分隔壁WL产生出气，因为出气可以通过形成在电极ALE中的孔HL被散发到外部，所以由出气引起的缺陷可以被减小或最小化。
孔HL可以设置在非发射区域NEA中。例如，孔HL可以设置成在第三方向(例如，Z轴方向)上与分隔壁WL重叠。此外，孔HL可以设置成在第三方向(例如，Z轴方向)上与第一堤BNK1重叠。例如，当第一堤BNK1包括沿着第一方向(X轴方向)延伸的第一区域和沿着第二方向(Y轴方向)延伸的第二区域时，孔HL可以设置在第一区域和第二区域交叉的交叉点处。例如，孔HL可以在发射区域EA的边缘或外围处的非发射区域NEA中设置在每个像素PXL的拐角处。然而，本公开不限于此，并且孔HL可以在发射区域EA周围设置在各种合适的位置中并且以各种合适的形状设置。例如，如图5中所示，可以在每个像素PXL的拐角处设置一个孔HL。在一些实施方式中，如图6中所示，可以在每个像素PXL的拐角处设置多个孔HL。如上所述，当形成多个孔HL时，即使由孔HL形成合适的台阶差(例如，设定的或预定的台阶差)，设置在其上的第一堤BNK1也可以容易地实现调平。
如上所述，当孔HL形成在像素PXL的除了被提供发光元件墨水的发射区域EA之外的拐角中时，可以通过孔HL减小或最小化其中提供给每个像素PXL的发光元件墨水溢出到相邻像素PXL的现象。因此，可以改善可加工性并且可以使发光元件LD均匀地分布。稍后将参考图10描述孔HL的详细描述。
发光元件LD中的每个可以在发射区域EA中在一对电极ALE之间对准。此外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1和第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1和第二连接电极ELT2之间。例如，第一发光元件LD1可以在第一电极ALE1和第二电极ALE2的第一区域(例如，上部区域)中对准，第一发光元件LD1的第一端EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1和第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2和第三连接电极ELT3之间。例如，第二发光元件LD2可以在第一电极ALE1和第二电极ALE2的第二区域(例如，下部区域)中对准，第二发光元件LD2的第一端EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第二电极ALE2和第三电极ALE3之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3和第四连接电极ELT4之间。例如，第三发光元件LD3可以在第二电极ALE2和第三电极ALE3的第二区域(例如，下部区域)中对准，第三发光元件LD3的第一端EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第二电极ALE2和第三电极ALE3之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4和第五连接电极ELT5之间。例如，第四发光元件LD4可以在第二电极ALE2和第三电极ALE3的第一区域(例如，上部区域)中对准，第四发光元件LD4的第一端EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以位于发射区域EA的左上区域中，并且第二发光元件LD2可以位于发射区域EA的左下区域中。第三发光元件LD3可以位于发射区域EA的右下区域中，并且第四发光元件LD4可以位于发射区域EA的右上区域中。然而，发光元件LD的布置、连接结构等可以根据发光单元EMU的结构、串联级的数量等而不同地改变。
连接电极ELT中的每个可以设置在至少发射区域EA中，并且可以设置成在第三方向(例如，Z轴方向)上与至少一个电极ALE和/或发光元件LD重叠。例如，连接电极ELT中的每个可以形成在电极ALE和/或发光元件LD上以在第三方向(例如，Z轴方向)上与电极ALE和/或发光元件LD重叠，并且可以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，上部区域)中并且在第一发光元件LD1的第一端EP1上，并且可以电连接到第一发光元件LD1的第一端EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，上部区域)中并且在第一发光元件LD1的第二端EP2上，并且可以电连接到第一发光元件LD1的第二端EP2。此外，第二连接电极ELT2可以设置在第一电极ALE1的第二区域(例如，下部区域)中并且在第二发光元件LD2的第一端EP1上，并且可以电连接到第二发光元件LD2的第一端EP1。例如，第二连接电极ELT2可以在发射区域EA中将第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1电连接。为此，第二连接电极ELT2可以具有弯曲的形状。例如，第二连接电极ELT2可以在其中布置有至少一个第一发光元件LD1的区域与其中布置有至少一个第二发光元件LD2的区域之间的边界处具有弯曲或曲形结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，下部区域)中并且在第二发光元件LD2的第二端EP2上，并且可以电连接到第二发光元件LD2的第二端EP2。此外，第三连接电极ELT3可以设置在第三电极ALE3的第二区域(例如，下部区域)中并且在第三发光元件LD3的第一端EP1上，并且可以电连接到第三发光元件LD3的第一端EP1。例如，第三连接电极ELT3可以在发射区域EA中将第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1电连接。为此，第三连接电极ELT3可以具有曲形形状。例如，第三连接电极ELT3可以在其中布置有至少一个第二发光元件LD2的区域与其中布置有至少一个第三发光元件LD3的区域之间的边界处具有弯曲或曲形结构。
第四连接电极ELT4可以设置在第二电极ALE2的第二区域(例如，下部区域)中并且在第三发光元件LD3的第二端EP2上，并且可以电连接到第三发光元件LD3的第二端EP2。此外，第四连接电极ELT4可以设置在第三电极ALE3的第一区域(例如，上部区域)中并且在第四发光元件LD4的第一端EP1上，并且可以电连接到第四发光元件LD4的第一端EP1。例如，第四连接电极ELT4可以在发射区域EA中将第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1电连接。为此，第四连接电极ELT4可以具有曲形形状。例如，第四连接电极ELT4在其中布置有至少一个第三发光元件LD3的区域与其中布置有至少一个第四发光元件LD4的区域之间的边界处具有弯曲或曲形结构。
第五连接电极ELT5可以设置在第二电极ALE2的第一区域(例如，上部区域)中并且在第四发光元件LD4的第二端EP2上，并且可以电连接到第四发光元件LD4的第二端EP2。
第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由相同的导电层形成。此外，第二连接电极ELT2和第四连接电极ELT4可以由相同的导电层形成。例如，如图5中所示，连接电极ELT可以由多个导电层形成。例如，第一连接电极ELT1、第三连接电极ELT3和/或第五连接电极ELT5可以由第一导电层形成，并且第二连接电极ELT2和第四连接电极ELT4可以由不同于第一导电层的第二导电层形成。在一些实施方式中，如图7中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以由相同的导电层形成。
在以上描述的方法中，在电极ALE之间对准的发光元件LD可以使用连接电极ELT以期望的形状连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以使用连接电极ELT顺序地串联连接。
在下文中，参考图8至图12更详细地描述像素PXL的截面结构。图8和图11示出了配置图4的像素电路PXC的各种电路元件之中的第一晶体管M1，当不需要分别指定第一晶体管M1、第二晶体管M2和第三晶体管M3时，第一晶体管M1、第二晶体管M2和第三晶体管M3被共同称为“晶体管M”。在一个或更多个实施方式中，晶体管M的结构、每个层的位置等不限于图8和图11中所示的实施方式，并且可以根据一个或更多个实施方式进行各种改变。
根据一个或更多个实施方式的像素PXL可以包括电路元件和连接到电路元件的各种合适的线，所述电路元件包括设置在基础层BSL上的晶体管M。配置发光单元EMU的电极ALE、发光元件LD、连接电极ELT、分隔壁WL、第一堤BNK1和第二堤BNK2可以设置在电路元件上。
基础层BSL可以配置基础构件，并且可以是刚性或柔性衬底或膜。例如，基础层BSL可以是由玻璃或钢化玻璃形成的刚性衬底、塑料或金属材料的柔性衬底(或薄膜)或者至少一层的绝缘层。基础层BSL的材料和/或物理性质没有特别限制。在一个或更多个实施方式中，基础层BSL可以是基本上透明的。这里，“基本上透明”可以意指光可以以合适的透射率(例如，设定的或预定的透射率)或更大的透射率透射。在一个或更多个实施方式中，基础层BSL可以是半透明的或不透明的。此外，基础层BSL可以根据一个或更多个实施方式包括反射材料。
下部导电层BML和第一电力导电层PL2a可以设置在基础层BSL上。下部导电层BML和第一电力导电层PL2a可以设置在相同的层中。例如，下部导电层BML和第一电力导电层PL2a可以同步地(例如，同时)在相同的工艺中形成，但是不限于此。第一电力导电层PL2a可以配置参考图4描述的第二电力线PL2等。
下部导电层BML和第一电力导电层PL2a中的每个可以形成为单层或多层，所述单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的氧化物或合金形成。
缓冲层BFL可以设置在下部导电层BML、第一电力导电层PL2a和基础层BSL上。缓冲层BFL可以防止或减少杂质扩散到电路元件中。缓冲层BFL可以配置为单层，但是也可以配置为至少两层的多层。当缓冲层BFL由多层形成时，每个层可以由相同的材料形成或者可以由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。例如，每个半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区域、与第二晶体管电极TE2接触的第二区域以及位于第一区域和第二区域之间的沟道区域。根据一个或更多个实施方式，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
根据一个或更多个实施方式，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等形成。此外，半导体图案SCP的沟道区域可以是作为未掺杂杂质的半导体图案的本征半导体，并且半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有合适的杂质(例如，设定的或预定的杂质)的半导体。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP和栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL和第二电力导电层PL2b之间。栅极绝缘层GI可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
晶体管M的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。栅电极GE和第二电力导电层PL2b可以设置在相同的层中。例如，栅电极GE和第二电力导电层PL2b可以在相同的工艺中同步地(例如，同时)形成，但是不限于此。栅电极GE可以在栅极绝缘层GI上设置成在第三方向(Z轴方向)上与半导体图案SCP重叠。第二电力导电层PL2b可以在栅极绝缘层GI上设置成在第三方向(Z轴方向)上与第一电力导电层PL2a重叠。第二电力导电层PL2b可以与第一电力导电层PL2a一起配置参考图4描述的第二电力线PL2等。
栅电极GE和第二电力导电层PL2b中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)和其氧化物或合金形成的单层或多层。例如，栅电极GE和第二电力导电层PL2b中的每个可以形成为其中钛(Ti)、铜(Cu)和/或铟锡氧化物(ITO)顺序地或重复地堆叠的多层。
层间绝缘层ILD可以设置在栅电极GE、第二电力导电层PL2b和缓冲层BFL上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电力导电层PL2b和第三电力导电层PL2c之间。
层间绝缘层ILD可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在相同的层中。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以在相同的工艺中同步地(例如，同时)形成，但是不限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置成在第三方向(Z轴方向)上与半导体图案SCP重叠。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。此外，第一晶体管电极TE1可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到下部导电层BML。第二晶体管电极TE2可以通过穿过层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。根据一个或更多个实施方式，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
第三电力导电层PL2c可以设置成在第三方向(Z轴方向)上与第一电力导电层PL2a和/或第二电力导电层PL2b重叠。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。此外，第三电力导电层PL2c可以通过穿过层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c可以与第一电力导电层PL2a和/或第二电力导电层PL2b一起配置参考图4描述的第二电力线PL2等。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及其氧化物或合金形成的单层或多层。
保护层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2、第三电力导电层PL2c和层间绝缘层ILD上。保护层PSV可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
过孔层VIA可以设置在保护层PSV上。过孔层VIA可以由有机材料形成，以平坦化下部的台阶差。例如，过孔层VIA可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且过孔层VIA可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
分隔壁WL可以设置在过孔层VIA上。分隔壁WL可以用于形成合适的台阶差(例如，设定的或预定的台阶差)，使得发光元件LD可容易地在发射区域EA中对准。
根据一个或更多个实施方式，分隔壁WL可以具有各种合适的形状。在一个或更多个实施方式中，分隔壁WL可以在基础层BSL上具有在第三方向(Z轴方向)上突出的形状。此外，分隔壁WL可以形成为具有相对于基础层BSL以合适的角度(例如，设定的或预定的角度)倾斜的倾斜表面。然而，本公开不限于此，并且分隔壁WL可以具有曲形表面、台阶形状等的侧壁。例如，分隔壁WL可以具有半圆形状、半椭圆形状等的截面。
分隔壁WL可以包括至少一种有机材料和/或无机材料。例如，分隔壁WL可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且分隔壁WL可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
电极ALE可以设置在过孔层VIA和分隔壁WL上。电极ALE可以至少部分地覆盖分隔壁WL的侧表面和/或上表面。设置在分隔壁WL上的电极ALE可以具有与分隔壁WL对应的形状。例如，设置在分隔壁WL上的电极ALE可以包括具有与分隔壁WL的形状对应的形状的倾斜表面或曲形表面。在这种情况下，因为分隔壁WL和电极ALE可以反射从发光元件LD发射的光，并且作为反射构件在像素PXL的正面方向(例如，Z轴方向)上(即，在第三方向(Z轴方向)上)引导光，所以可以改善显示面板PNL的光输出效率。
电极ALE可以设置成彼此隔开。电极ALE可以设置在相同的层中。例如，电极ALE可以在相同的工艺中同步地(例如，同时)形成，但是本公开不限于此。
电极ALE可以在发光元件LD的对准步骤中接收对准信号。因此，可以在电极ALE之间形成电场，并且因此提供给像素PXL中的每个的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括以下中的至少一种导电材料：各种合适的金属材料(所述金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu))或者包括上述金属材料中的至少一种金属的合金；导电氧化物(诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)、镓锌氧化物(GZO)、锌锡氧化物(ZTO)或镓锡氧化物(GTO))；以及导电聚合物(诸如，PEDOT)，但是不限于此。
第一电极ALE1可以通过穿过过孔层VIA和保护层PSV的接触孔电连接到晶体管M的第一晶体管电极TE1。第二电极ALE2可以通过穿过过孔层VIA和保护层PSV的接触孔电连接到第三电力导电层PL2c。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
参考图10，可以在电极ALE和第一绝缘层INS1中形成孔HL。孔HL可以穿过电极ALE和第一绝缘层INS1以暴露设置在其下的分隔壁WL。设置在第一绝缘层INS1上的第一堤BNK1可以通过孔HL与分隔壁WL接触。虽然图10中示出了第一堤BNK1和分隔壁WL之间可形成有第一绝缘层INS1，但根据一个或更多个实施方式，第一绝缘层INS1可以不设置在第一堤BNK1和分隔壁WL之间，在这种情况下，第一堤BNK1通过电极ALE中形成的孔HL与分隔壁WL接触。根据一个或更多个实施方式，可以在通过蚀刻电极ALE和第一绝缘层INS1形成孔HL的工艺中部分地蚀刻分隔壁WL。因此，凹槽WLR可以形成在分隔壁WL中。也就是说，凹槽WLR可以与孔HL重叠并且可以与孔HL并行地(例如，同时)形成。第一堤BNK1可以设置在凹槽WLR中。根据一个或更多个实施方式，由于第一堤BNK1设置在凹槽WLR中，可能形成台阶差。例如，第一堤BNK1可以在凹槽WLR上部分地凹陷。在这种情况下，第一堤BNK1凹陷的深度可以小于形成在分隔壁WL中的凹槽WLR的深度，但是不限于此。根据一个或更多个实施方式，通过调平由凹槽WLR产生的台阶差，可以将第一堤BNK1形成为平坦的。
如上所述，当在电极ALE和第一绝缘层INS1中形成孔HL时，即使在显示设备的制造工艺期间从由有机材料形成的过孔层VIA和/或分隔壁WL产生出气，因为可以通过形成在电极ALE中的孔HL将出气排放到外部，所以可以减小或最小化由于出气引起的缺陷。
此外，即使在形成孔HL的工艺中在分隔壁WL中形成凹槽WLR(即，台阶差)，因为在如上所述的像素PXL的除了被提供发光元件墨水的发射区域EA之外的拐角处产生台阶差，因此通过台阶差也可以防止其中提供给每个像素PXL的发光元件墨水溢出到相邻像素PXL的现象。因此，可以改善可加工性并且可以改善发光元件LD的均匀性。
第一堤BNK1可以设置在第一绝缘层INS1上。第一堤BNK1可以包括与发射区域EA重叠的开口。第一堤BNK1的开口可以在向像素PXL中的每个提供发光元件LD的步骤中提供其中可以设置发光元件LD的空间。例如，可以将所需类型和/或量的发光元件墨水提供给由第一堤BNK1的开口分隔的空间。
第一堤BNK1可包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且第一堤BNK1可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
发光元件LD可以设置在电极ALE之间。发光元件LD可以设置在第一堤BNK1的开口中，并且可以设置在分隔壁WL之间。
发光元件LD可以以分散形式制备在发光元件墨水中，并且可以通过喷墨印刷方法等提供给像素PXL中的每个。例如，发光元件LD可以分散在挥发性溶剂中，并且可以提供给像素PXL中的每个。随后，当将对准信号提供给电极ALE时，可以在电极ALE之间形成电场，并且因此可以在电极ALE之间对准发光元件LD。在发光元件LD对准之后，通过以另一种方法蒸发溶剂或去除溶剂，发光元件LD可以稳定地布置在电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。当在完成发光元件LD的对准之后在发光元件LD上形成第二绝缘层INS2时，可以防止发光元件LD与对准位置分离。
第二绝缘层INS2可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
连接电极ELT可以设置在发光元件LD的由第二绝缘层INS2暴露的第一端EP1和第二端EP2上。第一连接电极ELT1可以直接设置在第一发光元件LD1的第一端EP1上以接触第一发光元件LD1的第一端EP1。
此外，第二连接电极ELT2可以直接设置在第一发光元件LD1的第二端EP2上，以接触第一发光元件LD1的第二端EP2。此外，第二连接电极ELT2可以直接设置在第二发光元件LD2的第一端EP1上，以接触第二发光元件LD2的第一端EP1。即，第二连接电极ELT2可以将第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1电连接。
类似地，第三连接电极ELT3可以直接设置在第二发光元件LD2的第二端EP2上，以接触第二发光元件LD2的第二端EP2。此外，第三连接电极ELT3可以直接设置在第三发光元件LD3的第一端EP1上，以接触第三发光元件LD3的第一端EP1。即，第三连接电极ELT3可以将第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1电连接。
类似地，第四连接电极ELT4可以直接设置在第三发光元件LD3的第二端EP2上，以接触第三发光元件LD3的第二端EP2。此外，第四连接电极ELT4可以直接设置在第四发光元件LD4的第一端EP1上，以接触第四发光元件LD4的第一端EP1。即，第四连接电极ELT4可以将第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1电连接。
类似地，第五连接电极ELT5可以直接设置在第四发光元件LD4的第二端EP2上，以接触第四发光元件LD4的第二端EP2。
在一个或更多个实施方式中，第一连接电极ELT1可以通过穿过第一绝缘层INS1的接触孔电连接到第一电极ALE1。第五连接电极ELT5可以通过穿过第一绝缘层INS1的接触孔电连接到第二电极ALE2。
在一个或更多个实施方式中，连接电极ELT可以由多个导电层配置。例如，如图8和图9中所示，第一连接电极ELT1、第三连接电极ELT3(参考图5)和第五连接电极ELT5可以设置在相同的层中。此外，第二连接电极ELT2和第四连接电极ELT4可以设置在相同的层中。第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5可以设置在第二绝缘层INS2上。第三绝缘层INS3可以设置在第一连接电极ELT1、第三连接电极ELT3和第五连接电极ELT5上。第二连接电极ELT2和第四连接电极ELT4可以设置在第三绝缘层INS3上。
如上所述，当第三绝缘层INS3设置在由不同的导电层形成的连接电极ELT之间时，因为连接电极ELT可以被第三绝缘层INS3稳定地分开，所以可以确保发光元件LD的第一端EP1和第二端EP2之间的电稳定性。
第三绝缘层INS3可以配置为单层或多层，并且可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
在一个或更多个实施方式中，连接电极ELT可以由相同的导电层配置。例如，如图11和图12中所示，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3(参考图7)、第四连接电极ELT4和第五连接电极ELT5可以设置在相同的层中。例如，第一连接电极ELT1、第二连接电极ELT2、第三连接电极ELT3、第四连接电极ELT4和第五连接电极ELT5可以在相同的工艺中并行地(例如，同时)形成。如上所述，当并行地(例如，同时)形成连接电极ELT时，可以减少掩模的数量并且可以简化制造工艺。
连接电极ELT可以由各种合适的透明导电材料形成。例如，连接电极ELT可以包括各种合适的透明导电材料中的至少一种，所述透明导电材料包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)、镓锌氧化物(GZO)、锌锡氧化物(ZTO)或镓锡氧化物(GTO)，并且可以被实现为基本上透明的或半透明的以满足合适的透射率(例如，设定的或预定的透射率)。因此，从发光元件LD的第一端EP1和第二端EP2发射的光可以穿过连接电极ELT并且可以发射到显示面板PNL的外部。
第二堤BNK2可以设置在第一堤BNK1上。第二堤BNK2可以设置在非发射区域NEA中。第二堤BNK2可以与以上描述的孔HL重叠，但是不限于此。
第二堤BNK2可以包括与发射区域EA重叠的开口。第二堤BNK2的开口可以提供其中设置稍后将描述的颜色转换层的空间。例如，可以将所需类型和/或量的颜色转换层提供给由第二堤BNK2的开口分隔的空间。
第二堤BNK2可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且第二堤BNK2可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
根据一个或更多个实施方式，第二堤BNK2可以包括至少一种光阻挡和/或反射材料。因此，可以防止相邻像素PXL之间的光泄漏。例如，第二堤BNK2可以包括至少一种黑色颜料。
根据上述实施方式，通过在像素PXL的发射区域EMA周围形成孔HL，可以防止由于出气引起的缺陷，并且可以减少或最小化其中在发光元件墨水提供给每个像素PXL的步骤中墨水溢出到相邻像素PXL的现象。因此，可以改善可加工性且可以使发光元件LD均匀地分布。
图13是示出根据一个或更多个实施方式的第一像素至第三像素的剖视图。图14是根据一个或更多个实施方式的像素的剖视图。
图13示出了颜色转换层CCL、光学层OPL、滤色器层CFL等。在图13中，为了便于描述，省略了除了图7至图12的基础层BSL和第二堤BNK2之外的配置。图14更详细地示出了与颜色转换层CCL、光学层OPL和/或滤色器层CFL相关的像素PXL的堆叠结构。
参考图13和图14，第二堤BNK2可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之间，或者设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之间的边界处，并且可以包括与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个重叠的开口。第二堤BNK2的开口可以提供其中可以设置颜色转换层CCL的空间。
颜色转换层CCL可以在第二堤BNK2的开口中设置在发光元件LD上。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2以及设置在第三像素PXL3中的散射层LSL。
在一个或更多个实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。可以在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个上设置包括颜色转换颗粒的颜色转换层CCL，以显示全色图像。
第一颜色转换层CCL1可以包括第一颜色转换颗粒，其将从发光元件LD发射的第三颜色的光转换成第一颜色的光。例如，第一颜色转换层CCL1可以包括分散在合适的基质材料(例如，设定的或预定的基质材料)(诸如，基础树脂)中的多个第一量子点QD1。
在一个或更多个实施方式中，当发光元件LD是发射蓝光的蓝光发射元件并且第一像素PXL1是红色像素时，第一颜色转换层CCL1可以包括第一量子点QD1，其将从蓝光发射元件发射的蓝光转换为红光。第一量子点QD1可以吸收蓝光并根据能量转换移动波长以发射红光。在一个或更多个实施方式中，当第一像素PXL1是不同颜色的像素时，第一颜色转换层CCL1可以包括用于发射具有与第一像素PXL1的颜色对应的颜色的光的第一量子点QD1。
第二颜色转换层CCL2可以包括第二颜色转换颗粒，其将从发光元件LD发射的第三颜色的光转换成第二颜色的光。例如，第二颜色转换层CCL2可以包括分散在合适的基质材料(例如，设定的或预定的基质材料)(诸如，基础树脂)中的多个第二量子点QD2。
在一个或更多个实施方式中，当发光元件LD是发射蓝光的蓝光发射元件并且第二像素PXL2是绿色像素时，第二颜色转换层CCL2可以包括第二量子点QD2，其将从蓝光发射元件发射的蓝光转换成绿光。第二量子点QD2可以吸收蓝光并根据能量转换移动波长以发射绿光。在一个或更多个实施方式中，当第二像素PXL2是不同颜色的像素时，第二颜色转换层CCL2可以包括用于发射具有与第二像素PXL2的颜色对应的颜色的光的第二量子点QD2。
在一个或更多个实施方式中，第一量子点QD1和第二量子点QD2的吸收系数可以通过允许在可见光区域中具有相对短波长的蓝光入射到第一量子点QD1和第二量子点QD2中的每个上来增加。因此，最后，可以改善从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保良好的颜色再现性。此外，通过使用相同颜色的发光元件LD(例如，蓝光发光元件)配置第一像素PXL1、第二像素PXL2和第三像素PXL3的发光单元EMU，可以提高显示设备的制造效率。
散射层LSL可以设置成有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。例如，当发光元件LD是发射蓝光的蓝光发光元件并且第三像素PXL3是蓝色像素时，散射层LSL可以包括至少一种类型的散射体SCT，以便有效地使用从发光元件LD发射的光。例如，散射层LSL的散射体SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、氧化钛(TiO2)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)和氧化锌(ZnO)中的至少一种。在一个或更多个实施方式中，散射体SCT还可以设置在除了第三像素PXL3之外的其它区域中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。根据一个或更多个实施方式，可以省略散射体SCT，并且可以提供由透明聚合物形成的散射层LSL。
第一覆盖层CPL1可以设置在颜色转换层CCL上。第一覆盖层CPL1可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以防止诸如湿气或空气的杂质从外部渗透并且损坏或污染颜色转换层CCL。
第一覆盖层CPL1可以是无机层，并且可以包括硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)、硅氮氧化物(SiOxNy)等。
光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以用于通过全反射使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，与颜色转换层CCL相比，光学层OPL可以具有相对低的折射率。例如，颜色转换层CCL的折射率可以是约1.6至2.0，并且光学层OPL的折射率可以是约1.1至1.3。
第二覆盖层CPL2可以设置在光学层OPL上。第二覆盖层CPL2可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以防止诸如湿气或空气的杂质从外部渗透并损坏或污染光学层OPL。
第二覆盖层CPL2可以是无机层，并且可以包括硅氮化物(SiNx)、铝氮化物(AlNx)、钛氮化物(TiNx)、硅氧化物(SiOx)、铝氧化物(AlOx)、钛氧化物(TiOx)、硅碳氧化物(SiOxCy)、硅氮氧化物(SiOxNy)等。
平坦化层PLL可以设置在第二覆盖层CPL2上。平坦化层PLL可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。
平坦化层PLL可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且平坦化层PLL可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色匹配的滤色器CF1、CF2和CF3。当设置与第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的颜色匹配的滤色器CF1、CF2和CF3时，可以显示全色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以选择性地透射从第一像素PXL1发射的光的第一滤色器CF1、设置在第二像素PXL2中以选择性地透射从第二像素PXL2发射的光的第二滤色器CF2以及设置在第三像素PXL3中以选择性地透射从第三像素PXL3发射的光的第三滤色器CF3。
在一个或更多个实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是不限于此。
第一滤色器CF1可以在第三方向(Z轴方向)上与第一颜色转换层CCL1重叠。第一滤色器CF1可以包括选择性地透射第一颜色(或红色)的光的滤色器材料。例如，当第一像素PXL1是红色像素时，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向(Z轴方向)上与第二颜色转换层CCL2重叠。第二滤色器CF2可以包括选择性地透射第二颜色(或绿色)的光的滤色器材料。例如，当第二像素PXL2是绿色像素时，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向(Z轴方向)上与散射层LSL重叠。第三滤色器CF3可以包括选择性地透射第三颜色(或蓝色)的光的滤色器材料。例如，当第三像素PXL3是蓝色像素时，第三滤色器CF3可以包括蓝色滤色器材料。
根据一个或更多个实施方式，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间还可以设置有光阻挡层BM。如上所述，在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间形成光阻挡层BM，可以防止从显示设备的正面或侧面在视觉上识别的混色缺陷。光阻挡层BM的材料没有特别限制，并且可以由各种合适的光阻挡材料形成。例如，光阻挡层BM可以通过将第一滤色器CF1、第二滤色器CF2和第三滤色器CF3彼此堆叠来实现。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以遍及第一像素PXL1、第二像素PXL2和第三像素PXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下部构件。外涂层OC可以防止湿气或空气渗透到上述下部构件中。此外，外涂层OC可以保护上述下部构件不受诸如灰尘的外来物质的影响。
外涂层OC可以包括有机材料，诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，本公开不限于此，并且外涂层OC可以包括各种合适类型的无机材料，所述无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。
本领域的技术人员可以理解，在不背离上述基本特征的情况下，可以以变型的形式实现本公开。因此，应从描述性的角度而不是限制性的角度来考虑所公开的方法。本公开的范围在权利要求中示出，而不是在以上描述中示出，并且所述范围内的所有不同之处将被解释为包括在本公开中。

Claims (10)

1.显示设备，包括：
分隔壁，与发射区域重叠且彼此隔开；
电极，在所述分隔壁上且彼此隔开；
第一堤，在所述电极上且在非发射区域中；
发光元件，在所述发射区域中在所述电极之间；以及
第二堤，在所述第一堤上，
其中，所述电极包括与所述第一堤重叠的孔。
2.根据权利要求1所述的显示设备，还包括：
在所述电极和所述第一堤之间的绝缘层。
3.根据权利要求2所述的显示设备，其中，所述发光元件在所述绝缘层上。
4.根据权利要求2所述的显示设备，其中，所述绝缘层包括与所述电极的所述孔重叠的孔。
5.根据权利要求4所述的显示设备，其中，所述第一堤通过所述电极的所述孔和所述绝缘层的所述孔与所述分隔壁接触。
6.根据权利要求1所述的显示设备，其中，所述第一堤通过所述电极的所述孔与所述分隔壁接触。
7.根据权利要求1所述的显示设备，其中，所述第二堤包括与所述发射区域重叠的开口。
8.根据权利要求7所述的显示设备，还包括：
颜色转换层，在所述第二堤的所述开口中。
9.根据权利要求8所述的显示设备，还包括：
滤色器层，在所述颜色转换层上。
10.根据权利要求1所述的显示设备，其中，所述第一堤包括沿着第一方向延伸的第一区域和沿着与所述第一方向交叉的第二方向延伸的第二区域，以及
其中，所述电极的所述孔在所述第一堤的所述第一区域与所述第二区域的交叉处。
CN202310718398.1A 2022-06-17 2023-06-16 显示设备 Pending CN117253952A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0073875 2022-06-17
KR1020220073875A KR20230174308A (ko) 2022-06-17 2022-06-17 표시 장치

Publications (1)

Publication Number Publication Date
CN117253952A true CN117253952A (zh) 2023-12-19

Family

ID=89125385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310718398.1A Pending CN117253952A (zh) 2022-06-17 2023-06-16 显示设备

Country Status (3)

Country Link
US (1) US20230411440A1 (zh)
KR (1) KR20230174308A (zh)
CN (1) CN117253952A (zh)

Also Published As

Publication number Publication date
KR20230174308A (ko) 2023-12-28
US20230411440A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
CN116525638A (zh) 显示设备
CN116964744A (zh) 显示装置
CN220441192U (zh) 显示装置
CN117253952A (zh) 显示设备
CN218632042U (zh) 显示装置
EP4224525A1 (en) Display device and method of manufacturing the same
US20230223497A1 (en) Display device
CN117276249A (zh) 显示设备
US20240186474A1 (en) Display device
US20240213411A1 (en) Display device
US20230154937A1 (en) Display device and method of fabricating the same
CN116264264A (zh) 显示装置
CN116895678A (zh) 显示设备
CN116705822A (zh) 显示设备及制造显示设备的方法
CN116581140A (zh) 显示装置
CN117174730A (zh) 显示装置
CN116581138A (zh) 显示装置及其制造方法
CN117810242A (zh) 显示装置
KR20230143263A (ko) 표시 장치
CN115867072A (zh) 显示装置
KR20230149912A (ko) 표시 장치 및 그 제조 방법
KR20230146706A (ko) 표시 장치 및 그 제조 방법
CN116417492A (zh) 显示装置
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN116759427A (zh) 显示装置及用于制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication