CN116759427A - 显示装置及用于制造显示装置的方法 - Google Patents

显示装置及用于制造显示装置的方法 Download PDF

Info

Publication number
CN116759427A
CN116759427A CN202310066979.1A CN202310066979A CN116759427A CN 116759427 A CN116759427 A CN 116759427A CN 202310066979 A CN202310066979 A CN 202310066979A CN 116759427 A CN116759427 A CN 116759427A
Authority
CN
China
Prior art keywords
electrode
light emitting
layer
insulating layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310066979.1A
Other languages
English (en)
Inventor
韦德和·巴塞尔
孙玉秀
康起宁
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116759427A publication Critical patent/CN116759427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

公开了一种显示装置和用于制造显示装置的方法，所述显示装置包括像素。像素中的每个包括：电极，设置在基体层上；第一绝缘层，设置在电极上；发光元件，设置在第一绝缘层上；堤，设置在第一绝缘层上，并且在基体层的厚度方向上突出；以及第二绝缘层，第二绝缘层的至少一部分设置在第一绝缘层上。像素之中的一个像素的电极的至少一部分与同所述一个像素相邻的另一像素的电极的至少一部分间隔开，且开口区域设置在两者之间。第一绝缘层包括在平面图中与开口区域叠置的第一开口，第二绝缘层包括在平面图中与开口区域叠置的第二开口。

Description

显示装置及用于制造显示装置的方法
本申请要求于2022年3月14日在韩国知识产权局(KIPO)提交的第10-2022-0031470号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开总体上涉及一种显示装置和用于显示装置的制造方法。
背景技术
最近，随着对信息显示的兴趣的增加，显示装置的研究和开发已经在持续地进行。
发明内容
实施例提供了一种显示装置和用于显示装置的制造方法，其中，减少了所需掩模的数量，使得可以节省工艺成本。
根据公开的方面，提供了一种包括像素的显示装置，其中，像素中的每个包括：电极，设置在基体层上；第一绝缘层，设置在电极上；发光元件，设置在第一绝缘层上；堤，设置在第一绝缘层上，并且在基体层的厚度方向上突出；以及第二绝缘层，第二绝缘层的至少一部分设置在第一绝缘层上，像素之中的一个像素的电极的至少一部分与同所述一个像素相邻的另一像素的电极的至少一部分间隔开，且开口区域设置在两者之间，第一绝缘层包括在平面图中与开口区域叠置的第一开口，第二绝缘层包括在平面图中与开口区域叠置的第二开口，并且第二开口在平面图中与第一开口完全叠置。
在平面图中，发光元件可以设置在由堤围绕的区域中。
第二绝缘层的一部分可以设置在堤上，并且第二绝缘层的另一部分可以设置在发光元件上。
第二开口可以暴露第一绝缘层和电极中的每个的至少一部分。
第一开口可以与电极的顶表面叠置，并且在平面图中暴露电极的侧表面。
在平面图中，第二开口可以与第一开口完全叠置。
第一开口可以具有第一宽度，并且第二开口可以具有第二宽度。第二宽度可以大于第一宽度。
开口区域可以具有开口宽度。第二宽度可以大于开口宽度。
第一宽度可以大于开口宽度。
像素中的每个还可以包括：第一连接电极，供应用于发光元件发光的阳极信号。电极可以包括电连接到第一连接电极的第一电极。像素之中的一个像素的第一电极可以与同该像素相邻的另一像素的第一电极间隔开，且开口区域设置在两者之间。
像素中的每个可以包括电连接到发光元件的连接电极。连接电极可以包括第一连接电极、第二连接电极、第三连接电极、第四连接电极和第五连接电极。发光元件可以包括第一发光元件、第二发光元件、第三发光元件和第四发光元件。第一发光元件可以电连接在第一连接电极与第二连接电极之间，第二发光元件可以电连接在第二连接电极与第三连接电极之间，第三发光元件可以电连接在第三连接电极与第四连接电极之间，第四发光元件可以电连接在第四连接电极与第五连接电极之间。
根据公开的方面，提供了一种用于制造显示装置的方法，所述方法包括：在基体层上设置电极；在电极上设置第一绝缘层；在第一绝缘层上形成残留堤图案和堤；在第一绝缘层上设置发光元件；在发光元件上设置基体绝缘层；通过将基体绝缘层上的光致抗蚀剂层图案化并使用图案化的光致抗蚀剂层去除基体绝缘层的至少一部分来设置第二绝缘层；去除残留堤图案；以及通过使用图案化的光致抗蚀剂层去除电极的部分。
形成残留堤图案和堤的步骤可以包括：在第一绝缘层上设置堤；以及在由第一绝缘层形成的第一开口中形成残留堤图案。
残留堤图案可以具有与第一开口的形状对应的形状。
形成残留堤图案和堤的步骤还可以包括：形成基体堤层，并且通过使用包括全色调区域和半色调区域的掩模来图案化基体堤层。
形成残留堤图案和堤的步骤还可以包括：形成残留堤图案以接触电极。
去除电极的部分的步骤可以包括：在去除残留堤图案的步骤之后蚀刻电极的部分而不进一步形成单独的蚀刻掩模。
设置基体绝缘层的步骤可以包括：设置基体绝缘层以接触残留堤图案，使得电极不暴露。
设置发光元件的步骤可以包括：将包括发光元件的墨提供到第一绝缘层上；向电极供应对准信号；以及基于根据对准信号的电场，在第一绝缘层上使发光元件对准。
蚀刻电极的部分的步骤可以包括：通过使用图案化的光致抗蚀剂层作为蚀刻掩模执行蚀刻工艺来形成开口区域，开口区域具有与形成在第一绝缘层中的第一开口的宽度对应的宽度。形成在第二绝缘层中的第二开口的宽度可大于第一开口的宽度。
附图说明
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得公开将是彻底的和完整的，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了清楚示出，可以夸大尺寸。将理解的是，在元件被称为“在”两个元件“之间”的情况下，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记始终表示同样的元件。
图1是示出根据公开的实施例的发光元件的示意性透视图。
图2是示出根据公开的实施例的发光元件的示意性剖视图。
图3是示出根据公开的实施例的显示装置的示意性平面图。
图4是示出根据公开的实施例的像素的等效电路的示意图。
图5是示出根据本公开的实施例的像素的示意性平面图。
图6是沿着图5中所示的线A-A'截取的示意性剖视图。
图7是沿着图5中所示的线B-B'截取的示意性剖视图。
图8是沿着图5中所示的线C-C'截取的示意性剖视图。
图9是示出根据公开的实施例的第一像素至第三像素的示意性剖视图。
图10是示出根据公开的实施例的像素的示意性剖视图。
图11至图21是示出根据公开的实施例的用于显示装置的制造方法的示意性剖视图。
具体实施方式
公开可以应用各种改变和不同的形状，因此仅使用具体示例进行详细说明。然而，示例不限于某些形状，而是适用于所有改变和等同材料和替换。为了更好地理解，所包括的附图以附图被扩展的方式示出。
除非另外说明，否则示出的实施例将被理解为提供发明的示例特征。因此，除非另外说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独地称为或统称为“元件”)可以另外组合、分离、交换和/或重新布置。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。如在这里使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在和/或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。此外，诸如层、区域、基底或板的元件放置“在”另一元件“上”或“上方”的表述不仅表示该元件“直接”放置“在”所述另一元件“上”或“正上方”的实施例，而且表示其他元件置于该元件与所述另一元件之间的实施例。相反，诸如层、区域、基底或板的元件放置“在”另一元件“下面”或“下方”的表述不仅表示该元件被放置“在”所述另一元件“下面”或“正下方”的实施例，而且表示其他元件置于在该元件与所述另一元件之间的实施例。
通常提供附图中的交叉影线和/或阴影的使用，以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或指示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚的目的和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者以与描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件(诸如层)被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、连接到或结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的情况下的物理连接、电气连接和/或流体连接。
在这里使用的术语是为了描述具体实施例的目的，而不意图成为限制。除非上下文另外清楚地指示，否则如在这里使用的单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当术语“包含”、“包括”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在这里使用的，术语“基本上”、“大约(约)”和其他类似术语用作近似术语而不用作程度术语，如此，被用来解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
在这里参照作为实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种实施例。如此，将预期例如由制造技术和/或公差引起的图示的形状的变化。因此，在这里公开的实施例应该不必被解释为限于具体示出的区域的形状，而是将包括由例如制造引起的形状上的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必意图成为限制。
短语“……中的至少一个(种/者)”出于其意思和解释的目的而意图包括“选自……的组中的至少一个(种/者)”的意思。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
除非在这里另外定义或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，除非在这里如此明确定义，诸如在通用词典中定义的术语应该被解释为具有与它们在相关领域和公开的上下文中的意思一致的意思，而不应该以理想或过于形式化的意义来解释。
公开总体上涉及一种显示装置和用于显示装置的制造方法。在下文中，将参照附图描述根据公开的实施例的显示装置和用于显示装置的制造方法。
图1是示出根据公开的实施例的发光元件的示意性透视图。图2是示出根据公开的实施例的发光元件的示意性剖视图(或剖视图)。尽管在图1和图2中示出了柱形状的发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以设置为在一个方向上延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。例如，第一半导体层11可以设置在发光元件LD的第一端部EP1处，第二半导体层13可以设置在发光元件LD的第二端部EP2处。
在实施例中，发光元件LD可以是通过蚀刻工艺等以柱形状制造的发光元件。在本说明书中，术语“柱形状”可以包括诸如圆柱体或多棱柱的纵横比大于约1的棒状形状或条状形状，并且其剖面的形状不受限制。
发光元件LD可以具有小到纳米级至微米级的程度的尺寸。例如，发光元件LD可以具有在纳米级至微米级的范围内的直径D(或宽度)和/或在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，发光元件LD的尺寸可以根据使用利用发光元件LD的发光装置作为光源的各种类型的装置(例如，显示装置)等的设计条件而各种地改变。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料或它们的任何组合，并且可以包括掺杂有第一导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的至少一种半导体材料不限于此。可以使用各种材料构造第一半导体层11。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的任何一种，但是公开不限于此。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN、AlN等。可以使用各种材料构造活性层12。
在将阈值电压或更高的电压施加到发光元件LD的端部的情况下，发光元件LD可以随着电子-空穴对在活性层12中复合而发光。可以通过使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作用于各种发光装置(包括显示装置的像素)的光源。
第二半导体层13可以形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括n型半导体层。在实施例中，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何半导体材料，并且可以包括掺杂有诸如Si、Ge或Sn的第二导电类型掺杂剂的n型半导体层。然而，构成第二半导体层13的半导体材料不限于此。可以使用各种材料构造第二半导体层13。
电极层14可以设置在发光元件LD的第一端部EP1和/或第二端部EP2上。尽管在图2中作为示例描述了电极层14形成在第一半导体层11上的实施例，但是公开不必限于此。例如，可以在第二半导体层13上进一步设置单独的电极层。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化锌锡(ZTO)中的至少一种，但是公开不必限于此。在电极层14可以由透明金属或透明金属氧化物制成(或包括透明金属或透明金属氧化物)的情况下，在发光元件LD的活性层12中产生的光可以穿过电极层14，并且可以发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以设置(例如，直接设置)在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以暴露发光元件LD的具有不同极性的第一端部EP1和第二端部EP2。在实施例中，绝缘膜INF可以暴露电极层14和/或第二半导体层13的与发光元件LD的第一端部EP1和第二端部EP2相邻的侧部。
绝缘膜INF可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。此外，绝缘膜INF可以使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种或它们的任何组合。例如，绝缘膜INF可以被构造为双层，并且构成双层的层可以包括不同的材料。例如，绝缘膜INF可以被构造为包括氧化铝(AlOx)或氧化硅(SiOx)的双层，但是公开不必限于此。在实施例中，可以省略绝缘膜INF。
包括上述发光元件LD的发光装置可以用于需要光源的各种类型的装置(包括显示装置)。例如，发光元件LD可以设置在显示面板(设置在显示装置中)的每个像素中，并且可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的装置(诸如照明装置)。
图3是示出根据公开的实施例的显示装置的示意性平面图。
在图3中，显示装置(具体地，设置在显示装置中的显示面板PNL)将被示出为可以使用图1和图2中所示的实施例中描述的发光元件LD作为光源的电子装置的示例。
为了便于描述，在图3中，将基于显示区域DA简要示出显示面板PNL的结构。然而，在实施例中，附图中未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，也被称为“焊盘”或“焊垫”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。显示区域DA可以构成在其上显示图像的屏幕，非显示区域NDA可以是除了显示区域DA之外的剩余区域。
像素单元PXU可以设置在显示区域DA中。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，在任意指定第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素的情况下，或者在包括地指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的两种或更多种像素的情况下，对应的像素将被称为“像素PXL”。
像素PXL可以根据条纹结构、结构等规则地布置。然而，像素PXL的布置结构不限于此，并且可以通过使用各种结构和/或方法将像素PXL布置在显示区域DA中。
在实施例中，发射不同颜色的光的两种或更多种像素PXL可以设置在显示区域DA中。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射各种颜色的光的像素单元PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射彩色(例如，预定的或可选择的颜色)的光的像素。在实施例中，第一像素PXL1可以是发射红色的光的红色像素，第二像素PXL2可以是发射绿色的光的绿色像素，第三像素PXL3可以是发射蓝色的光的蓝色像素。然而，公开不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有发射相同颜色的光的发光元件，并且可以包括设置在各个发光元件上的颜色转换层和/或不同颜色的滤色器以发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，使得发光元件可以发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、种类和/或数量不受限制。例如，由每个像素PXL发射的光的颜色可以各种地改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，至少一个光源可以包括根据图1和图2中所示的实施例的至少一个发光元件LD(例如，具有小到纳米级到微米级的尺寸的超小型柱形状的发光元件LD)。然而，公开不必限于此。可以使用各种类型的发光元件LD作为像素PXL的光源。
在实施例中，每个像素PXL可以被构造为有源像素。然而，可以应用于显示装置的像素PXL的种类、结构和/或驱动方法不受限制。例如，每个像素PXL可以被构造为使用各种结构和/或驱动方法的无源发光显示装置或有源发光显示装置的像素。
图4是示出根据公开的实施例的像素的等效电路的示意图。
在实施例中，图4中所示的像素PXL可以是设置在图3中所示的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或相似的结构。
参照图4，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光单元EMU之间。此外，像素电路PXC可以连接到对应的像素PXL的扫描线SL和数据线DL以与从扫描线SL和数据线DL供应的扫描信号和数据信号对应地来控制发光单元EMU的操作。此外，像素电路PXC可以选择性地进一步连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与第一连接电极ELT1之间。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以与第一节点N1的电压对应地控制供应给发光单元EMU的驱动电流。例如，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以选择性地包括下导电层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。在平面图中，第一晶体管M1的栅电极和下导电层BML可以彼此叠置，且绝缘层置于栅电极与下导电层BML之间。在实施例中，下导电层BML可以连接到电极(例如，第一晶体管M1的源电极或漏电极)。
在第一晶体管M1包括下导电层BML的情况下，可以应用用于通过在像素PXL的驱动中向第一晶体管M1的下导电层BML施加反向偏置电压来在负方向或正方向上移动第一晶体管M1的阈值电压的反向偏置技术(或同步技术)。例如，可以通过将下导电层BML连接到第一晶体管M1的源电极来应用源同步技术，使得第一晶体管M1的阈值电压可以在负方向或正方向上移动。在下导电层BML设置在构成第一晶体管M1的沟道的半导体图案的底部的情况下，下导电层BML可以用作光阻挡图案，从而稳定第一晶体管M1的操作特性。然而，下导电层BML的功能和/或施加方法不限于此。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极可以连接到扫描线SL。第二晶体管M2可以在从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下被导通，以将数据线DL和第一节点N1彼此连接。
对应帧的数据信号可以针对每个帧周期被供应给数据线DL。在其中具有栅极导通电压的扫描信号被供应的时段期间，数据信号可以通过导通的第二晶体管M2被传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的电极可以连接到第一节点N1，并且存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极(例如，源电极或漏电极)。存储电容器Cst可以在每个帧周期期间充入与供应给第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据供应给感测信号线SSL的感测信号将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来提取特性信息(例如，第一晶体管M1的阈值电压等)。被提取的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差被补偿。
虽然已经在图4中示出了包括在像素电路PXC中的晶体管M1、M2、M3都是使用n型晶体管来实现的实施例，但是公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
在实施例中，可以对像素PXL的结构和驱动方法进行各种改变。例如，除了图4中所示的实施例之外，像素电路PXC可以被构造为具有各种结构和/或各种驱动方法的像素电路。
例如，像素电路PXC可以不包括第三晶体管M3。此外，像素电路PXC还可以包括其他电路元件，诸如用于补偿第一晶体管M1的阈值电压等的补偿晶体管、用于初始化第一节点N1和/或第一连接电极ELT1的电压的初始化晶体管、用于控制其中向发光单元EMU供应驱动电流的时段的发射控制晶体管和/或用于升压第一节点N1的电压的升压电容器。
发光单元EMU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD(例如，发光元件LD)。
例如，发光单元EMU可以包括通过像素电路PXC和第一电源线PL1连接到第一电源VDD的第一连接电极ELT1、通过第二电源线PL2连接到第二电源VSS的第五连接电极ELT5以及连接在第一连接电极ELT1与第五连接电极ELT5之间的发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。例如，可以将第一电源VDD设定为高电位电源，并且可以将第二电源VSS设定为低电位电源。
在实施例中，发光单元EMU可以包括至少一个串联级。至少一个串联级可以包括一对电极(例如，两个电极)和在该对电极之间在正向方向上连接的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成至少一个串联级的发光元件LD的数量不受限制。例如，构成串联级中的每个的发光元件LD的数量可以彼此相等或彼此不同，并且发光元件LD的数量不受限制。
例如，发光单元EMU可以包括包含至少一个第一发光元件LD1的第一串联级、包含至少一个第二发光元件LD2的第二串联级、包含至少一个第三发光元件LD3的第三串联级和包含至少一个第四发光元件LD4的第四串联级。
第一串联级可以包括第一连接电极ELT1、第二连接电极ELT2以及连接在第一连接电极ELT1与第二连接电极ELT2之间的至少一个第一发光元件LD1。至少一个第一发光元件LD1可以在正向方向上连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，至少一个第一发光元件LD1的第一端部EP1可以连接到第一连接电极ELT1，并且至少一个第一发光元件LD1的第二端部EP2可以连接到第二连接电极ELT2。
第二串联级可以包括第二连接电极ELT2和第三连接电极ELT3以及连接在第二连接电极ELT2与第三连接电极ELT3之间的至少一个第二发光元件LD2。至少一个第二发光元件LD2可以在正向方向上连接在第二连接电极ELT2与第三连接电极ELT3之间。例如，至少一个第二发光元件LD2的第一端部EP1可以连接到第二连接电极ELT2，并且至少一个第二发光元件LD2的第二端部EP2可以连接到第三连接电极ELT3。
第三串联级可以包括第三连接电极ELT3和第四连接电极ELT4以及连接在第三连接电极ELT3与第四连接电极ELT4之间的至少一个第三发光元件LD3。至少一个第三发光元件LD3可以在正向方向上连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，至少一个第三发光元件LD3的第一端部EP1可以连接到第三连接电极ELT3，并且至少一个第三发光元件LD3的第二端部EP2可以连接到第四连接电极ELT4。
第四串联级可以包括第四连接电极ELT4和第五连接电极ELT5以及连接在第四连接电极ELT4与第五连接电极ELT5之间的至少一个第四发光元件LD4。至少一个第四发光元件LD4可以在正向方向上连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，至少一个第四发光元件LD4的第一端部EP1可以连接到第四连接电极ELT4，并且至少一个第四发光元件LD4的第二端部EP2可以连接到第五连接电极ELT5。
发光单元EMU的电极(例如，第一连接电极ELT1)可以是发光单元EMU的阳电极。发光单元EMU的另一电极(例如，第五连接电极ELT5)可以是发光单元EMU的阴电极。
发光单元EMU的其他电极(例如，第二连接电极ELT2、第三连接电极ELT3和/或第四连接电极ELT4)可以构成中间电极。例如，第二连接电极ELT2可以构成第一中间电极IET1，第三连接电极ELT3可以构成第二中间电极IET2，第四连接电极ELT4可以构成第三中间电极IET3。
与数量等于上述发光元件LD的发光元件LD仅并联连接的情况相比，在发光元件LD以串联/并联结构连接的情况下，可以改善功率效率。在其中发光元件LD以串联/并联结构连接的像素中，尽管在串联级中发生短路缺陷等，但是可以通过另一串联级的发光元件LD表现预定的亮度。因此，可以减少像素PXL中发生暗点缺陷的概率。然而，公开不必限于此，可以通过仅串联连接发光元件LD或通过仅并联连接发光元件LD来构造发光单元EMU。
至少一个发光元件LD可以包括经由至少一个电极(例如，第一连接电极ELT1)、像素电路PXC和/或第一电源线PL1连接到第一电源VDD的第一端部EP1(例如，p型端部)，以及经由至少另一个电极(例如，第五连接电极ELT5)和第二电源线PL2连接到第二电源VSS的第二端部EP2(例如，n型端部)。例如，发光元件LD可以在正向方向上连接在第一电源VDD与第二电源VSS之间。在正向方向上连接的发光元件LD可以构成发光单元EMU的有效光源。
在驱动电流通过对应的像素电路PXC被供应的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU供应与将要在对应帧中表现的灰度值对应的驱动电流。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以表现与驱动电流对应的亮度。
在下文中，将参照图5至图10描述根据公开的实施例的像素PXL的平面结构和剖面结构。
图5是示出根据公开的实施例的像素的示意性平面图。图6是沿着图5中所示的线A-A'截取的示意性剖视图。图7是沿着图5中所示的线B-B'截取的示意性剖视图。图8是沿着图5中所示的线C-C'截取的示意性剖视图。图9是示出根据公开的实施例的第一像素至第三像素的示意性剖视图。图10是示出根据公开的实施例的像素的示意性剖视图。
例如，图5示出了其中设置有像素PXL的像素区域PXA。图5中所示的像素PXL可以是构成图3中所示的像素单元PXU的第一像素至第三像素PXL1、PXL2和PXL3中的任何一个，并且第一像素至第三像素PXL1、PXL2和PXL3可以具有彼此基本上相同或相似的结构。尽管在图5中公开了每个像素PXL包括如图4中所示的设置在四个串联级中的发光元件LD的实施例，但是每个像素PXL的串联级的数量可以在实施例中各种地改变。
在下文中，在任意指定第一发光元件至第四发光元件LD1、LD2、LD3和LD4中的至少一个的情况下，或者在包括地指定两种或更多种的发光元件的情况下，对应的发光元件将被称为“发光元件LD”。在任意指定包括第一电极至第四电极ALE1、ALE2、ALE3和ALE4的至少一个电极的情况下，或者在包括地指定两种或更多种电极的情况下，对应的电极将被称为“电极ALE”。在任意指定包括第一连接电极至第五连接电极ELT1、ELT2、ELT3、ELT4和ELT5的连接电极之中的至少一个连接电极的情况下，或者在包括地指定两种或更多种的连接电极的情况下，对应的连接电极将被称为“连接电极ELT”。
参照图5，像素PXL可以包括发射区域EA和非发射区域NEA。发射区域EA可以是包括发光元件LD以发射光的区域。非发射区域NEA可以设置为围绕发射区域EA。非发射区域NEA可以是其中设置有围绕发射区域EA的第一堤BNK1的区域。第一堤BNK1可以包括开口区域OPA，开口区域OPA包括在平面图中与发射区域EA叠置的第一开口区域OPA1和在平面图中与非发射区域NEA叠置的第二开口区域OPA2。
根据实施例，第二开口区域OPA2可以包括开口区域OA。例如，开口区域OA可以包括在第二开口区域OPA2中。开口区域OA可以意味着包括在电极ALE与电极ALE'之间彼此间隔开的区域的区域。电极ALE'可以与电极ALE相邻。
每个像素PXL可以包括电极ALE、发光元件LD和/或连接电极ELT。电极ALE可以设置在至少发射区域EA中。电极ALE可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。电极ALE可以从发射区域EA延伸到非发射区域NEA。例如，电极ALE可以从发射区域EA延伸到第二开口区域OPA2。第一电极至第四电极ALE1、ALE2、ALE3和ALE4中的每个可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开以顺序设置。
电极ALE中的一些可以连接到像素电路PXC(见例如图4)和/或电源线。例如，第一电极ALE1可以连接到像素电路PXC和/或第一电源线PL1(见例如图4)，第三电极ALE3可以连接到第二电源线PL2(见例如图4)。
在实施例中，电极ALE中的一些可以通过接触孔CH电连接到连接电极ELT中的一些。例如，第一电极ALE1可以通过第一接触孔CH1电连接到第一连接电极ELT1，第二电极ALE2可以通过第二接触孔CH2电连接到第二连接电极ELT2，第三电极ALE3可以通过第三接触孔CH3电连接到第五连接电极ELT5，第四电极ALE4可以通过第四接触孔CH4电连接到第四连接电极ELT4。第一接触孔至第四接触孔CH1、CH2、CH3和CH4可以位于第二开口区域OPA2中。然而，公开不限于此。
在对准发光元件LD的工艺中，彼此相邻的一对电极ALE可以被供应有不同的信号。例如，在第一电极至第四电极ALE1、ALE2、ALE3和ALE4在发射区域EA中在第一方向DR1上顺序地布置的情况下，第一电极ALE1和第二电极ALE2可以形成一对以被供应有不同的对准信号，第三电极ALE3和第四电极ALE4可以形成一对以被供应有不同的对准信号。对准信号可以具有不同的波形、不同的电位和/或不同的相位。因此，可以在第一电极ALE1与第二电极ALE2之间形成电场，使得发光元件LD可以在第一电极ALE1与第二电极ALE2之间对准。此外，因此，可以在第三电极ALE3与第四电极ALE4之间形成电场，使得发光元件LD可以在第三电极ALE3与第四电极ALE4之间对准。
在实施例中，第二电极ALE2和第三电极ALE3在对准发光元件LD的工艺中可以被供应有相同的信号。尽管在图5中示出了其中第二电极ALE2和第三电极ALE3彼此分离的形式，但是在对准发光元件LD的工艺中，第二电极ALE2和第三电极ALE3可以一体地或非一体地彼此连接。
根据实施例，像素PXL的电极ALE中的至少一些可以与同像素PXL相邻的另一像素PXL'的电极ALE'中的至少一些分离，且开口区域OA置于像素PXL的电极ALE中的至少一些与另一像素PXL'的电极ALE'中的至少一些之间。例如，像素PXL的第一电极ALE1可以与另一像素PXL'的在第二方向DR2上同第一电极ALE1相邻的第一电极ALE1'间隔开。像素PXL的第二电极ALE2可以与另一像素PXL'的在第二方向DR2上同第二电极ALE2相邻的第二电极ALE2'间隔开。像素PXL的第三电极ALE3可以与另一像素PXL'的在第二方向DR2上同第三电极ALE3相邻的第三电极ALE3'间隔开。像素PXL的第四电极ALE4可以与另一像素PXL'的在第二方向DR2上同第四电极ALE4相邻的第四电极ALE4'间隔开。
根据实施例，为了使发光元件LD发光，阳极信号可以被供应到第一电极ALE1，并且阴极信号可以被供应到第三电极ALE3。像素PXL的第一电极ALE1和第三电极ALE3可以与同像素PXL相邻的另一像素PXL'的第一电极ALE1'和第三电极ALE3'分离，使得可以单独驱动像素PXL。然而，公开不限于上述示例。在实施例中，像素PXL的第三电极ALE3和另一像素PXL'的第三电极ALE3'可以彼此为一体。
在实施例中，绝缘图案INP可以设置在电极ALE的底部上。绝缘图案INP可以设置在至少发射区域EA中。绝缘图案INP可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。
由于绝缘图案INP中的每个设置在电极ALE中的每个的区域的底部上，因此电极ALE中的每个的区域可以在其中形成有绝缘图案INP中的每个的区域中在像素PXL的上方向(即，第三方向DR3)上突出。在绝缘图案INP和/或电极ALE包括反射材料的情况下，可以在发光元件LD的周边处形成反射壁结构。因此，从发光元件LD发射的光可以在像素PXL的上方向(例如，显示面板PNL的包括预定的视角范围的前方向)上发射，因此可以改善显示面板PNL的发光效率。
发光元件LD中的每个可以在发射区域EA中的一对电极ALE之间对准。此外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
第一发光元件LD1可以在第一电极ALE1与第二电极ALE2之间对准。第一发光元件LD1可以电连接在第一连接电极ELT1与第二连接电极ELT2之间。例如，第一发光元件LD1可以在第一电极ALE1和第二电极ALE2的第一区域(例如，在第二方向DR2上的上端区域)中对准。第一发光元件LD1的第一端部EP1可以电连接到第一连接电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第二连接电极ELT2。
第二发光元件LD2可以在第一电极ALE1与第二电极ALE2之间对准。第二发光元件LD2可以电连接在第二连接电极ELT2与第三连接电极ELT3之间。例如，第二发光元件LD2可以在第一电极ALE1和第二电极ALE2的第二区域(例如，在第二方向DR2上的下端区域)中对准。第二发光元件LD2的第一端部EP1可以电连接到第二连接电极ELT2，并且第二发光元件LD2的第二端部EP2可以电连接到第三连接电极ELT3。
第三发光元件LD3可以在第三电极ALE3与第四电极ALE4之间对准。第三发光元件LD3可以电连接在第三连接电极ELT3与第四连接电极ELT4之间。例如，第三发光元件LD3可以在第三电极ALE3和第四电极ALE4的第二区域(例如，在第二方向DR2上的下端区域)中对准。第三发光元件LD3的第一端部EP1可以电连接到第三连接电极ELT3，并且第三发光元件LD3的第二端部EP2可以电连接到第四连接电极ELT4。
第四发光元件LD4可以在第三电极ALE3与第四电极ALE4之间对准。第四发光元件LD4可以电连接在第四连接电极ELT4与第五连接电极ELT5之间。例如，第四发光元件LD4可以在第三电极ALE3和第四电极ALE4的第一区域(例如，在第二方向DR2上的上端区域)中对准。第四发光元件LD4的第一端部EP1可以电连接到第四连接电极ELT4，并且第四发光元件LD4的第二端部EP2可以电连接到第五连接电极ELT5。
例如，第一发光元件LD1可以位于发射区域EA的左上端区域中，第二发光元件LD2可以位于发射区域EA的左下端区域中。第三发光元件LD3可以位于发射区域EA的右下端区域处，第四发光元件LD4可以位于发射区域EA的右上端区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而各种地改变。
在平面图中，连接电极ELT中的每个可以设置在至少发射区域EA中，并且可以设置为与至少一个电极ALE和/或至少一个发光元件LD叠置。例如，在平面图中，连接电极ELT中的每个可以形成在电极ALE和/或发光元件LD上，以与电极ALE和/或发光元件LD叠置。因此，连接电极ELT中的每个可以电连接到发光元件LD。
第一连接电极ELT1可以设置在第一电极ALE1的第一区域(例如，在第二方向DR2上的上端区域)和第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。
第二连接电极ELT2可以设置在第二电极ALE2的第一区域(例如，第二方向DR2上的上端区域)和第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。此外，第二连接电极ELT2可以设置在第一电极ALE1的第二区域(例如，在第二方向DR2上的下端区域)和第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。例如，第二连接电极ELT2可以在发射区域EA中将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1彼此电连接。为此，第二连接电极ELT2可以具有弯折形状。例如，第二连接电极ELT2可以具有在其中布置有至少一个第一发光元件LD1的区域与其中布置有至少一个第二发光元件LD2的区域之间的边界处弯折或弯曲的结构。
第三连接电极ELT3可以设置在第二电极ALE2的第二区域(例如，在第二方向DR2上的下端区域)和第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。此外，第三连接电极ELT3可以设置在第四电极ALE4的第二区域(例如，在第二方向DR2上的下端区域)和第三发光元件LD3的第一端部EP1上，以电连接到第三发光元件LD3的第一端部EP1。例如，第三连接电极ELT3可以在发射区域EA中将第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1彼此电连接。为此，第三连接电极ELT3可以具有弯折形状。例如，第三连接电极ELT3可以具有在其中布置有至少一个第二发光元件LD2的区域与其中布置有至少一个第三发光元件LD3的区域之间的边界处弯折或弯曲的结构。
第四连接电极ELT4可以设置在第三电极ALE3的第二区域(例如，在第二方向DR2上的下端区域)和第三发光元件LD3的第二端部EP2上，以电连接到第三发光元件LD3的第二端部EP2。此外，第四连接电极ELT4可以设置在第四电极ALE4的第一区域(例如，在第二方向DR2上的上端区域)和第四发光元件LD4的第一端部EP1上，以电连接到第四发光元件LD4的第一端部EP1。例如，第四连接电极ELT4可以在发射区域EA中将第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1彼此电连接。为此，第四连接电极ELT4可以具有弯折形状。例如，第四连接电极ELT4可以具有在其中布置有至少一个第三发光元件LD3的区域与其中布置有至少一个第四发光元件LD4的区域之间的边界处弯折或弯曲的结构。
第五连接电极ELT5可以设置在第三电极ALE3的第一区域(例如，在第二方向DR2上的上端区域)和第四发光元件LD4的第二端部EP2上，以电连接到第四发光元件LD4的第二端部EP2。
以上述方式，在电极ALE之间对准的发光元件LD可以通过使用连接电极ELT以期望的形式连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用连接电极ELT顺序地串联连接。
在下文中，基于发光元件LD，将参照图6和图7详细描述每个像素PXL的剖面结构。图6和图7示出了像素电路层PCL和发光元件层LEL。图7中示出了构成像素电路PXC的各种电路元件之中的第一晶体管M1。在第一晶体管至第三晶体管M1、M2和M3被指定而不彼此区分的情况下，第一晶体管至第三晶体管M1、M2和M3中的每个将被包括地称为“晶体管M”。针对每层的晶体管M的结构和/或晶体管M的位置不限于图7中所示的实施例，并且可以在实施例中各种改变。
参照图6和图7，根据公开的实施例的像素PXL的像素电路层PCL和发光元件层LEL可以包括包含设置在基体层BSL上的晶体管M和与晶体管M连接的各种线的电路元件。包括电极ALE(例如，第一电极ALE1至第四电极ALE4)、发光元件LD(例如，第一发光元件LD1和第四发光元件LD4)和/或连接电极ELT(例如，第一连接电极ELT1、第二连接电极ELT2、第四连接电极ELT4和第五连接电极ELT5)的发光元件层LEL可以设置在像素电路层PCL上。
基体层BSL可以是刚性的或柔性的基底或膜。例如，基体层BSL可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属材料制成的柔性基底(或薄膜)、或者至少一个绝缘层。基体层BSL的材料和/或性质不受限制。在实施例中，基体层BSL可以是基本上透明的。术语“基本上透明”可以意味着可以以预定的或可选择的透射率或者更多透射率来透射光。在另一个实施例中，基体层BSL可以是半透明的或不透明的。此外，在实施例中，基体层BSL可以包括反射材料。
下导电层BML和第一电源导电层PL2a可以设置在基体层BSL上。下导电层BML和第一电源导电层PL2a可以设置在同一层。例如，可以通过同一工艺同时形成下导电层BML和第一电源导电层PL2a，但是公开不必限于此。第一电源导电层PL2a可以构成参照图4等描述的第二电源线PL2。
下导电层BML和第一电源导电层PL2a中的每个可以形成为单层或多层，单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)和锡(Sn)中的至少一种和它们的任何氧化物或合金或者它们的任何组合制成。
缓冲层BFL可以设置在下导电层BML和第一电源导电层PL2a上。缓冲层BFL可以防止杂质扩散到电路元件中的每个中。缓冲层BFL可以被构造为单层，但是可以被构造为包括至少两层的多层。在缓冲层BFL设置为多层的情况下，层中的每个可以由相同的材料形成或由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以包括接触第一晶体管电极TE1的第一区域、接触第二晶体管电极ET2的第二区域和位于第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，并且第一区域和第二区域中的另一个可以是漏区。
在实施例中，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等中的至少一种制成。半导体图案SCP的沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体。半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有杂质的半导体图案。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL与第二电源导电层PL2b之间。栅极绝缘层GI可以被构造为单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
晶体管M的栅电极GE和第二电源导电层PL2b可以设置在栅极绝缘层GI上。例如，栅电极GE和第二电源导电层PL2b可以设置在同一层。例如，栅电极GE和第二电源导电层PL2b可以通过同一工艺同时形成，但是公开不必限于此。在平面图中，栅电极GE可以设置在栅极绝缘层GI上以在第三方向DR3上与半导体图案SCP叠置。在平面图中，第二电源导电层PL2b可以设置在栅极绝缘层GI上以在第三方向DR3上与第一电源导电层PL2a叠置。第二电源导电层PL2b连同第一电源导电层PL2a一起可以构成参照图4等描述的第二电源线PL2。
栅电极GE和第二电源导电层PL2b中的每个可以形成为单层或多层，单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)和锡(Sn)及其任何氧化物或合金或者它们的任何组合制成。
层间绝缘层ILD可以设置在栅电极GE和第二电源导电层PL2b上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电源导电层PL2b与第三电源导电层PL2c之间。
层间绝缘层ILD可以被构造为单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以通过同一工艺同时形成，但是公开不必限于此。
在平面图中，第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向DR3上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。此外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。在实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。
在平面图中，第三电源导电层PL2c可以设置为在第三方向DR3上与第一电源导电层PL2a和/或第二电源导电层PL2b叠置。第三电源导电层PL2c可以电连接到第一电源导电层PL2a和/或第二电源导电层PL2b。例如，第三电源导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电源导电层PL2a。此外，第三电源导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电源导电层PL2b。第三电源导电层PL2c连同第一电源导电层PL2a和/或第二电源导电层PL2b一起可以构成参照图4等描述的第二电源线PL2。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以形成为单层或多层，单层或多层由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)和锡(Sn)及其任何氧化物或合金或者它们的任何组合制成。
保护层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c上。保护层PSV可以被构造为单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
过孔层VIA可以设置在保护层PSV上。过孔层VIA可以由有机材料制成以使较低的台阶差平坦化。例如，过孔层VIA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂、苯并环丁烯(BCB)等的有机材料。然而，公开不必限于此，过孔层VIA可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
发光元件层LEL的绝缘图案INP可以设置在像素电路层PCL的过孔层VIA上。在实施例中，绝缘图案INP可以具有各种形状。在实施例中，绝缘图案INP可以具有在基体层BSL上在第三方向DR3上突出的形状。此外，绝缘图案INP可以具有相对于基体层BSL以一定角度(例如，预定的或可选择的角度)倾斜的倾斜表面。然而，公开不必限于此，绝缘图案INP可以具有拥有弯曲形状、阶梯形状等的侧壁。例如，绝缘图案INP可以具有拥有半圆形状、半椭圆形状等的剖面。
在实施例中，过孔层VIA可以被指定为下绝缘层。
设置在绝缘图案INP的顶部上的电极ALE和第一绝缘层INS1可以具有与绝缘图案INP对应的形状。例如，设置在绝缘图案INP上的具有与绝缘图案INP的形状对应的形状的电极ALE可以包括倾斜表面或弯曲表面。因此，绝缘图案INP连同设置在其顶部上的电极ALE一起可以用作用于将从发光元件LD发射的光在像素PXL的前方向(即，第三方向DR3)上引导的反射构件，从而改善显示面板PNL的发光效率。
绝缘图案INP可以包括至少一种有机材料和/或至少一种无机材料。例如，绝缘图案INP可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂、苯并环丁烯(BCB)等的有机材料。然而，公开不必限于此，绝缘图案INP可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
电极ALE可以设置在过孔层VIA和绝缘图案INP上。电极ALE可以设置为在像素PXL中彼此间隔开。电极ALE可以设置在同一层。电极ALE可以通过同一工艺同时形成，但是公开不必限于此。
电极ALE可以在对准发光元件LD的工艺中被供应有对准信号。因此，可以在电极ALE之间形成电场，使得设置在每个像素PXL中的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属材料之中的至少一种金属或合金或者它们的任何组合，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氟掺杂的氧化锡(FTO)的至少一种导电氧化物，以及诸如PEDOT的导电聚合物之中的至少一种导电材料，但是公开不必限于此。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以被构造为单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
第一堤BNK1可以设置在第一绝缘层INS1上。第一堤BNK1可以在向像素PXL中的每个供应发光元件LD的工艺中形成限定其中将被供应发光元件LD的发射区域的坝结构。第一堤BNK1可以在基体层BSL的厚度方向(例如，第三方向DR3)上突出。例如，可以将所需种类和/或量的发光元件墨供应到由第一堤BNK1限定的发射区域。
第一堤BNK1可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂、苯并环丁烯(BCB)等的的有机材料。然而，公开不必限于此，第一堤BNK1可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
在实施例中，第一堤BNK1可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻的像素PXL之间的漏光。例如，第一堤BNK1可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。例如，第一堤BNK1可以形成为被构造为阻挡光的透射的黑色不透明图案。在实施例中，反射层等可以形成在第一堤BNK1的表面(例如，侧壁)上以改善每个像素PXL的光效率。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在由第一堤BNK1围绕的区域中。发光元件LD可以在第一绝缘层INS1上设置在电极ALE之间。发光元件LD可以以其中发光元件LD分散在发光元件墨中的形式制备，以通过喷墨印刷工艺等供应给像素PXL中的每个。例如，发光元件LD可以分散在挥发性溶剂中以提供给每个像素PXL。随后，在对准信号通过电极ALE被供应的情况下，发光元件LD可以在电极ALE之间形成电场的同时在电极ALE之间对准。在发光元件LD对准之后，挥发性溶剂可以通过其他工艺挥发或去除，使得发光元件LD可以稳定地布置在电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，并且可以暴露发光元件LD的第一端部EP1和第二端部EP2。在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2的情况下，可以防止发光元件LD与在其处对准发光元件LD的位置分离。
在实施例中，第二绝缘层INS2的部分可以设置在第一绝缘层INS1和/或第一堤BNK1上。例如，第二绝缘层INS2可以设置在像素PXL的至少部分区域中，同时暴露发光元件LD的至少一部分。
第二绝缘层INS2可以被构造为单层或多层，并且可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
连接电极ELT可以设置在发光元件LD的被第二绝缘层INS2暴露的第一端部EP1和第二端部EP2上。连接电极ELT可以设置在同一层。例如，连接电极ELT可以被构造为相同的导电层。连接电极ELT可以通过同一工艺同时形成。然而，公开不限于上述示例。例如，连接电极ELT可以通过不同的工艺形成。例如，可以通过工艺将第一连接电极ELT1、第三连接电极ELT3(图5的ELT3)和第五连接电极ELT5图案化，并且可以通过另一工艺将第二连接电极ELT2和第四连接电极ELT4图案化。
第一连接电极ELT1可以设置(例如，直接设置)在第一发光元件LD1的第一端部EP1上，以接触第一发光元件LD1的第一端部EP1。
第二连接电极ELT2可以设置(例如，直接设置)在第一发光元件LD1的第二端部EP2上以接触第一发光元件LD1的第二端部EP2。此外，尽管未在图6和图7中示出，但是第二连接电极ELT2可以设置(例如，直接设置)在第二发光元件LD2的第一端部上以接触第二发光元件LD2的第一端部。例如，第二连接电极ELT2可以将第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部彼此电连接。
尽管未在图6和图7中示出，但是类似地，第三连接电极ELT3可以设置(例如，直接设置)在第二发光元件LD2的第二端部上以接触第二发光元件LD2的第二端部。此外，尽管未在图6和图7中示出，但是第三连接电极ELT3可以设置(例如，直接设置)在第三发光元件LD3的第一端部上以接触第三发光元件LD3的第一端部。例如，第三连接电极ELT3可以将第二发光元件LD2的第二端部和第三发光元件LD3的第一端部彼此电连接。
尽管在图6和图7中未示出，但是类似地，第四连接电极ELT4可以设置(例如，直接设置)在第三发光元件LD3的第二端部EP2上以接触第三发光元件LD3的第二端部EP2(图6和图7中未示出)。此外，第四连接电极ELT4可以设置(例如，直接设置)在第四发光元件LD4的第一端部EP1上以接触第四发光元件LD4的第一端部EP1。例如，第四连接电极ELT4可以将第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1彼此电连接。
类似地，第五连接电极ELT5可以设置(例如，直接设置)在第四发光元件LD4的第二端部EP2上以接触第四发光元件LD4的第二端部EP2。
连接电极ELT可以被构造有各种透明导电材料。例如，连接电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO)的各种透明导电材料中的至少一种或它们的任何组合，并且可以基本上透明或半透明地实现以满足透射率(例如，预定的或可选择的透射率)。因此，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以在穿过连接电极ELT的同时发射到显示面板PNL的外部。
根据实施例，连接电极ELT可以通过接触孔CH电连接到电极ALE。例如，第一连接电极ELT1可以通过第一接触孔CH1电连接到第一电极ALE1，第二连接电极ELT2可以通过第二接触孔CH2电连接到第二电极ALE2。
如上所述，开口区域OA可以设置在第二开口区域OPA2中。可以通过在沉积基体电极之后蚀刻用于形成电极ALE的基体电极来形成开口区域OA。根据实施例，在用于形成开口区域OA的蚀刻工艺中使用的掩模可以与在用于形成第二绝缘层INS2的蚀刻工艺中使用的掩模相同。因此，可以减少掩模的数量，使得可以节省工艺成本。这将在下面详细描述。
像素PXL的堆叠结构不局限于上述示例。例如，尽管未在单独的附图中示出，但是可以在发光元件层LEL的外部部分处进一步设置附加绝缘层。
图8示出了基于其中形成有开口区域OA的区域的像素PXL的示意性剖面结构。在图8中，为了便于描述，第一电极ALE1可以被包括地描述为电极ALE。
参照图8，第一绝缘层INS1可以形成第一开口1200。根据实施例，在平面图中，第一开口1200可以与开口区域OA叠置。第一开口1200可以是其中未设置第一绝缘层INS1的区域，并且可以暴露电极ALE的部分和过孔层VIA的部分。例如，第一开口1200可以覆盖电极ALE的顶表面(或与电极ALE的顶表面叠置)，并且可以暴露电极ALE的侧表面。
根据实施例，第二绝缘层INS2可以形成第二开口1400。根据实施例，在平面图中，第二开口1400可以与开口区域OA叠置。第二开口1400可以是其中未设置第二绝缘层INS2的区域，并且可以暴露第一绝缘层INS1的部分、电极ALE的部分和过孔层VIA的部分。例如，第二开口1400可以暴露第一绝缘层INS1的顶表面和侧表面。第二开口1400可以暴露电极ALE的侧表面。
根据实施例，第二开口1400可以形成为比第一开口1200宽。例如，在平面图中，第一开口1200可以设置在第二开口1400中。在实施例中，第二开口1400可以完全覆盖第一开口1200。例如，在平面图中，第二开口1400可以与第一开口1200完全叠置。
根据实施例，第一开口1200可以具有第一宽度1220，第二开口1400可以具有第二宽度1420。开口区域OA可以具有开口宽度1620。在实施例中，第二宽度1420可以大于第一宽度1220和开口宽度1620中的每个。第二宽度1420可以大于开口宽度1620。第一宽度1220、第二宽度1420和开口宽度1620中的每个可以是相对于其中电极ALE彼此间隔开以形成开口区域OA的方向的宽度。
根据实施例，在平面图中，第一绝缘层INS1可以包括与电极ALE叠置但不与第二绝缘层INS2叠置的第一区域以及与电极ALE叠置并且与第二绝缘层INS2叠置的第二区域。
因此，在平面图中，开口区域OA可以设置在与开口区域OA完全叠置的第二开口1400中。这可以由于在蚀刻电极ALE之前的阶段中在第一开口1200中形成与第一堤BNK1相同的工艺中形成的残留堤图案RBNK(见例如图13)用以制造开口区域OA。这将在下面详细描述。
图9示出了第二堤BNK2、颜色转换层CCL、光学层OPL和/或滤色器层CFL。在图9中，为了便于描述，将省略图6和图7中所示的像素电路层PCL和发光元件层LEL的详细构造的部分。图10详细示出了像素PXL的关于第二堤BNK2、颜色转换层CCL、光学层OPL和/或滤色器层CFL的堆叠结构。在图10中，为了便于描述，省略了电极层和绝缘层的部分。
参照图9和图10，在平面图中，第二堤BNK2可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间或者设置在第一像素至第三像素PXL1、PXL2和PXL3的边界处，并且可以包括与第一像素至第三像素PXL1、PXL2和PXL3中的每个像素叠置的开口。第二堤BNK2的开口可以提供其中可以设置颜色转换层CCL的空间。例如，可以将期望种类和/或期望量的颜色转换层CCL供应到由第二堤BNK2的开口分隔的空间。
第二堤BNK2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或它们的任何组合的有机材料。然而，公开不必限于此，第二堤BNK2可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
在实施例中，第二堤BNK2可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻像素PXL之间的漏光。例如，第二堤BNK2可以包括黑色颜料，但是公开不必限于此。
颜色转换层CCL可以在第二堤BNK2的开口中设置在发光元件LD上方。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的光散射层LSL。
在实施例中，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL可以设置在第一像素至第三像素PXL1、PXL2和PXL3中的每个上，使得可以显示全彩色图像。
第一颜色转换层CCL1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的矩阵材料中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括用于将从蓝色发光元件发射的蓝色的光转换为红色的光的第一量子点QD1。第一量子点QD1可以吸收蓝光，并且可以通过根据能量跃迁使蓝光的波长移位来发射红光。在第一像素PXL1是其他颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的矩阵材料中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括用于将从蓝色发光元件发射的蓝色的光转换为绿色的光的第二量子点QD2。第二量子点QD2可以吸收蓝光，并且可以通过根据能量跃迁使蓝光的波长移位来发射绿光。在第二像素PXL2是其他颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，在可见光带中具有相对短的波长的蓝色的光可以入射到第一量子点QD1和第二量子点QD2中，使得第一量子点QD1和第二量子点QD2的吸收系数可以增加。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现。第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光单元EMU可以通过使用相同颜色的发光元件(例如，蓝色发光元件)来构造，使得可以改善显示装置的制造效率。
可以设置光散射层LSL以有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。例如，在发光元件LD是发射蓝色的光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种类型的光散射颗粒SCT以有效地使用从发光元件LD发射的光。例如，光散射层LSL的至少一种类型的光散射颗粒SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、氧化钛(TiO2)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化锌(ZnO)和它们的任何组合中的至少一种。光散射颗粒SCT可以不仅设置在第三像素PXL3中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在实施例中，可以省略光散射颗粒SCT，使得设置构造有透明聚合物的光散射层LSL。
第一覆盖层CPL1可以设置在颜色转换层CCL上。第一覆盖层CPL1可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以防止颜色转换层CCL由于来自外部的诸如湿气或空气的杂质的渗透而被损坏或污染。
第一覆盖层CPL1可以是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等或它们的任何组合。
光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以用于通过经过全反射使从颜色转换层CCL提供的光再循环来提高光提取效率。为此，光学层OPL可以具有比颜色转换层CCL的折射率相对低的折射率。例如，颜色转换层的折射率可以在约1.6至约2.0的范围内，光学层OPL的折射率可以在约1.1至约1.3的范围内。
第二覆盖层CPL2可以设置在光学层OPL上。第二覆盖层CPL2可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以防止光学层OPL由于来自外部的诸如湿气或空气的杂质的渗透而被损坏或污染。
第二覆盖层CPL2可以是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等或它们的任何组合。
平坦化层PLL可以设置在第二覆盖层CPL2上。平坦化层PLL可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。
平坦化层PLL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)等的有机材料。然而，公开不必限于此，平坦化层PLL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色一致的滤色器CF1、CF2和CF3。可以设置与第一像素至第三像素PXL1、PXL2和PXL3中的每个的颜色一致的滤色器CF1、CF2和CF3，使得可以显示全彩色图像。
滤色器层CFL可以包括设置在第一像素PXL1中以允许从第一像素PXL1发射的光选择性地透射通过其的第一滤色器CF1、设置在第二像素PXL2中以允许从第二像素PXL2发射的光选择性地透射通过其的第二滤色器CF2以及设置在第三像素PXL3中以允许从第三像素PXL3发射的光选择性地透射通过其的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不必限于此。在下文中，在指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任意滤色器的情况下，或者在包括地指定滤色器中的两种或更多种的情况下，对应的滤色器被称为“滤色器CF”。
在平面图中，第一滤色器CF1可以在第三方向DR3上与第一像素PXL1的第一颜色转换层CCL1叠置。第一滤色器CF1可以包括用于允许第一颜色(或红色)的光选择性地透射通过其的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
在平面图中，第二滤色器CF2可以在第三方向DR3上与第二像素PXL2的第二颜色转换层CCL2叠置。第二滤色器CF2可以包括用于允许第二颜色(或绿色)的光选择性地透射通过其的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
在平面图中，第三滤色器CF3可以在第三方向DR3上与第三像素PXL3的光散射层LSL叠置。第三滤色器CF3可以包括用于允许第三颜色(或蓝色)的光选择性地透射通过其的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施例中，光阻挡层BM可以进一步设置在第一滤色器至第三滤色器CF1、CF2和CF3之间。如上所述，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，可以防止在显示装置的前面或侧面观察到的混色缺陷。光阻挡层BM的材料不受限制，并且光阻挡层BM可以被构造有各种光阻挡材料。例如，可以通过堆叠第一滤色器至第三滤色器CF1、CF2和CF3来实现光阻挡层BM。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下构件。外涂层OC可以防止湿气或空气渗透到上述的下构件中。此外，外涂层OC可以保护上述的下构件免受诸如灰尘的外来物质的影响。
外涂层OC可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)等的有机材料。然而，公开不必限于此，外涂层OC可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)或它们的任何组合的各种类型的无机绝缘材料。
在下文中，将参照图11至图21描述根据公开的实施例的用于显示装置的制造方法。
图11至图21是示出根据公开的实施例的用于显示装置的制造方法的示意性剖视图。
图11、图13、图16、图18和图20是示出根据公开的实施例的用于显示装置的制造方法的工艺阶段的图，并且可以是示出相对于沿着图5中所示的线C-C'截取的剖面结构的制造方法的视图。图12、图14、图15、图17、图19和图21是示出根据公开的实施例的用于显示装置的制造方法的工艺阶段的视图，并且可以是示出相对于沿着图5中所示的线A-A'截取的剖面结构的制造方法的视图。在图11至图21中，为了便于描述，作为设置在基体层BSL与过孔层VIA之间的层的除了导电层CL之外的层被包括地描述为下层100。为了便于描述，省略了设置在导电层CL上的保护层PSV的图示。
参照图11和图12，可以在基体层BSL上设置下层100，可以在下层100上设置导电层CL。可以在过孔层VIA上设置电极ALE，并且可以在过孔层VIA和电极ALE上图案化第一绝缘层INS1。
在该阶段中，可以通过使用掩模通过普通工艺对导电层(或金属层)、无机材料、有机材料等进行图案化来形成设置在基体层BSL上的组件(例如，包括在像素电路层PCL中的组件)。
根据实施例，导电层CL可以意味着第一晶体管电极TE1、第二晶体管电极TE2和第三电源导电层PL2c中的至少一个或者设置在同一导电层中的任何配置。
在该阶段中，可以在下层100上形成导电层CL以被过孔层VIA覆盖。为了便于描述，省略了保护层PSV的图示。然而，根据实施例，可以提供其中保护层PSV设置在导电层CL上并且过孔层VIA设置在保护层PSV上的结构。
在该阶段中，可以将第一电极ALE1至第四电极ALE4设置为彼此间隔开，以形成发光元件LD可以在其中对准的区域。根据实施例，可以将电极ALE中的一些设置在绝缘图案INP上以形成反射壁。在实施例中，电极ALE可以通过接触部分电连接到导电层CL。
在该阶段中，可以在过孔层VIA、绝缘图案INP和第一电极ALE1至第四电极ALE4上图案化第一绝缘层INS1。
根据实施例，当执行后续工艺时，可以不将第一绝缘层INS1设置在用于形成开口区域OA的区域中。因此，第一绝缘层INS1可以形成具有第一宽度1220的第一开口1200。根据实施例，当执行后续工艺时，可以不将第一绝缘层INS1设置在用于形成残留堤图案RBNK的区域中。例如，在形成绝缘层之后，可以通过去除绝缘层的一部分来设置其中形成有第一开口1200的第一绝缘层INS1，绝缘层的所述一部分设置在其中将要形成开口区域OA的区域(或用于形成残留堤图案RBNK的区域)中。
参照图13和图14，可以在第一绝缘层INS1上设置第一堤BNK1。可以在未设置第一绝缘层INS1的区域中设置残留堤图案RBNK。
在该阶段中，根据实施例，可以通过使用包括第一区域(例如，全色调区域)和第二区域(例如，半色调区域)的掩模在整个表面上形成基体堤层并且图案化(或蚀刻)基体堤层来形成第一堤BNK1和残留堤图案RBNK。
在执行用于图案化基体堤层的工艺的情况下，掩模的全色调区域可以与其中形成有第一堤BNK1的区域叠置，并且掩模的半色调区域可以与其中形成有残留堤图案RBNK的区域叠置。因此，可以设置沿基体层BSL的厚度方向(例如，第三方向DR3)突出的第一堤BNK1，并且可以设置填充其中未设置第一绝缘层INS1的区域的至少一部分的残留堤图案RBNK。
例如，根据实施例，可以通过与第一堤BNK1相同的工艺形成(或图案化)残留堤图案RBNK。
根据实施例，可以将残留堤图案RBNK图案化以与形成在第一绝缘层INS1中的第一开口1200的形状和尺寸对应。因此，残留堤图案RBNK可以形成为具有第一宽度1220。
在该阶段中，第一堤BNK1可以具有围绕其中设置有发光元件LD的区域的至少一部分的形状。例如，第一堤BNK1可以限定其中可以容纳流体的空间。例如，在图15中，流体可以被容纳在设置在一侧处的第一堤BNK1与设置在另一侧处的第一堤BNK1之间。
在该阶段中，形成的残留堤图案RBNK可以接触电极ALE。例如，在执行该阶段之前，由第一绝缘层INS1暴露的电极ALE中的一些可以被残留堤图案RBNK覆盖。残留堤图案RBNK可以填充由第一绝缘层INS1形成的凹槽。在实施例中，其中形成有残留堤图案RBNK的区域可以随着执行后续工艺而与用于形成开口区域OA的区域对应。
参照图15，可以在第一绝缘层INS1上设置发光元件LD。例如，可以将包括发光元件LD的墨供应(或喷涂)到第一绝缘层INS1上，并且可以将电信号施加到电极ALE。发光元件LD可以根据基于电信号的电场对准(或设置)在电极ALE上。
根据实施例，可以通过被构造为喷射流体的打印设置提供墨。墨可以包括溶剂和发光元件LD。发光元件LD可以设置为多个以分散并设置在具有流动性的溶剂中。例如，在实施例中，溶剂可以具有流动性，因此，发光元件LD可以分散在溶剂中。溶剂可以意味着其中分散和设置有发光元件LD的液相材料而不是固相材料。在实施例中，溶剂可以包括有机溶剂。例如，溶剂可以是丙二醇甲醚乙酸酯(PGMEA)、二丙二醇正丙醚(DGPE)和三乙二醇正丁醚(TGBE)中的一种。然而，公开不限于上述示例，溶剂可以包括各种有机溶剂。
在该阶段中，墨可以被容纳在由第一堤BNK1限定的空间中。包括在墨中的发光元件LD可以以其中发光元件LD随机地位于空间中的状态提供。随后，可以向电极ALE提供对准信号，使得可以在电极ALE上形成电场。例如，可以向第一电极ALE1供应第一对准信号，并且可以向第二电极ALE2供应第二对准信号，使得可以在第一电极ALE1与第二电极ALE2之间形成电场。可以将第二对准信号供应给第三电极ALE3，并且可以将第一对准信号供应给第四电极ALE4，使得可以在第三电极ALE3与第四电极ALE4之间形成电场。在实施例中，第一对准信号可以是AC信号，第二对准信号可以是接地信号。然而，公开不限于上述示例。AC信号可以是正弦波、三角波、方波、梯形波和脉冲波中的任何一种。然而，公开不限于此，AC信号可以通过本领域中的处理具有各种AC信号形式。
在该阶段中，发光元件LD可以通过根据电场的力(例如，介电泳(DEP)力)移动(或旋转)，以对准(或设置)在第一绝缘层INS1上。
参照图16和图17，可以在第一堤BNK1、第一绝缘层INS1、残留堤图案RBNK和发光元件LD上设置基体绝缘层BINS。可以形成用于去除(或蚀刻)基体绝缘层BINS的一部分的光致抗蚀剂层PR。为了便于描述，在图17中，省略了光致抗蚀剂层PR的图示。
在该阶段中，可以在整个表面上沉积基体绝缘层BINS，以至少覆盖残留堤图案RBNK和发光元件LD。可以以预定形状将光致抗蚀剂层PR图案化，以在其中将要去除基体绝缘层BINS的区域中形成开口。图案化的光致抗蚀剂层PR可以用作蚀刻掩模。例如，图案化的光致抗蚀剂层PR可以是用于图案化第二绝缘层INS2的蚀刻掩模。此外，图案化的光致抗蚀剂层PR可以是用于通过图案化电极ALE来形成开口区域OA的蚀刻掩模。这将在下面参照图20进行描述。
在该阶段中，基体绝缘层BINS可以接触残留堤图案RBNK和第一绝缘层INS1的与残留堤图案RBNK相邻的部分。
参照图18和图19，当去除(或蚀刻)第二绝缘层INS2的至少一部分时，可以暴露残留堤图案RBNK和第一绝缘层INS1的部分，并且可以暴露发光元件LD中的每个的至少一部分。
在该阶段中，可以暴露发光元件LD的第一端部EP1和第二端部EP2。第二绝缘层INS2的至少一部分可以保留在发光元件LD上以固定发光元件LD的位置，并且在平面图中与发光元件LD的活性层12叠置，从而减少对发光元件LD的外部影响。
在该阶段中，可以提供第二绝缘层INS2以形成第二开口1400。在平面图中，第二开口1400可以完全覆盖残留堤图案RBNK或与残留堤图案RBNK叠置。例如，由第二绝缘层INS2暴露的区域可以大于其中设置有残留堤图案RBNK的区域。例如，如上所述，由第二绝缘层INS2限定的第二开口1400的第二宽度1420可以大于残留堤图案RBNK的第一宽度1220。这是为了在随着后续执行的工艺执行去除(例如，灰化)残留堤图案RBNK的工艺的情况下充分去除残留堤图案RBNK的目的。
根据实施例，电极ALE可以被残留堤图案RBNK覆盖，因此可以基本上防止电极ALE在执行用于形成第二绝缘层INS2的蚀刻工艺的情况下的损坏。
因此，由第一绝缘层INS1形成的第一开口1200可以形成为小于由第二绝缘层INS2形成的第二开口1400，使得残留堤图案RBNK可以形成为小于第二开口1400。因此，在执行用于形成第二绝缘层INS2的蚀刻工艺的情况下，可以在随后的工艺中有效地去除残留堤图案RBNK，同时显著减少对电极ALE的影响。
参照图20，可以通过去除(或蚀刻)电极ALE的至少一部分来形成开口区域OA。
在该阶段中，可以通过湿法蚀刻工艺蚀刻电极ALE。然而，公开不必限于上述示例。在实施例中，可以通过干法蚀刻工艺来蚀刻电极ALE。
根据实施例，即使在通过使用用于将第二绝缘层INS2图案化的蚀刻掩模(例如，图案化的光致抗蚀剂层PR)蚀刻电极ALE的情况下，也可以防止相邻组件的损坏。例如，在蚀刻电极ALE的情况下，第二绝缘层INS2仍然可以具有其中第二绝缘层INS2被光致抗蚀剂层PR覆盖的状态，并且除了将要被蚀刻的区域之外的电极ALE可以具有其中电极ALE被第一绝缘层INS1和第二绝缘层INS2覆盖的状态。
尽管未在任何单独的附图中示出，但是可以在执行该阶段之后去除光致抗蚀剂层PR。
根据实施例，可以基于用于将第二绝缘层INS2图案化的蚀刻掩模来执行作为用于形成开口区域OA的工艺的对电极ALE的至少一部分进行蚀刻的工艺。例如，对电极ALE的至少一部分进行蚀刻的工艺可以在残留堤图案RBNK被灰化之后在不进一步形成任何单独的蚀刻掩模的情况下执行。因此，可以减少所需掩模的数量，从而可以节省工艺成本。
参照图21，发光元件LD和连接电极ELT可以通过将连接电极ELT图案化而彼此电连接。
在该阶段中，可以将第一连接电极ELT1至第五连接电极ELT5图案化，使得发光元件LD可以被构造为发光。
随后，尽管在任何单独的附图中未示出，但是可以设置颜色转换层CCL、光学层OPL和滤色器层CFL，从而制造根据公开的实施例的像素。
根据公开，可以提供一种显示装置和用于显示装置的制造方法，其中减少了所需掩模的数量，使得可以节省工艺成本。
上面的描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独实现或彼此组合实现。
因此，公开中公开的实施例不意图限制公开的技术精神，而是描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应当由权利要求解释，并且应当解释的是，等同范围内的所有技术精神包括在公开的范围内。

Claims (10)

1.一种显示装置，所述显示装置包括像素，
其中，所述像素中的每个包括：
电极，设置在基体层上；
第一绝缘层，设置在所述电极上；
发光元件，设置在所述第一绝缘层上；
堤，设置在所述第一绝缘层上，并且在所述基体层的厚度方向上突出；以及
第二绝缘层，所述第二绝缘层的至少一部分设置在所述第一绝缘层上，
所述像素之中的一个像素的所述电极的至少一部分与同所述一个像素相邻的另一像素的所述电极的至少一部分间隔开，且开口区域设置在两者之间，
所述第一绝缘层包括：第一开口，在平面图中与所述开口区域叠置，
所述第二绝缘层包括：第二开口，在平面图中与所述开口区域叠置，并且
所述第二开口在平面图中与所述第一开口完全叠置。
2.根据权利要求1所述的显示装置，其中，所述发光元件在平面图中设置在由所述堤围绕的区域中，
所述第二绝缘层的一部分设置在所述堤上，并且
所述第二绝缘层的另一部分设置在所述发光元件上。
3.根据权利要求1所述的显示装置，其中，所述第二开口暴露所述第一绝缘层和所述电极中的每个的至少一部分，
所述第一开口在平面图中与所述电极的顶表面叠置，并且暴露所述电极的侧表面，并且
所述第二开口在平面图中与所述第一开口完全叠置。
4.根据权利要求1所述的显示装置，其中，
所述第一开口具有第一宽度，
所述第二开口具有第二宽度，
所述第二宽度大于所述第一宽度，
所述开口区域具有开口宽度，
所述第二宽度大于所述开口宽度，并且
所述第一宽度大于所述开口宽度。
5.根据权利要求1所述的显示装置，其中，
所述像素中的每个还包括：第一连接电极，供应用于所述发光元件发光的阳极信号，
所述电极包括电连接到所述第一连接电极的第一电极，并且
所述像素之中的所述一个像素的所述第一电极与同所述一个像素相邻的所述另一像素的所述第一电极间隔开，且所述开口区域设置在两者之间。
6.一种用于制造显示装置的方法，所述方法包括：
在基体层上设置电极；
在所述电极上设置第一绝缘层；
在所述第一绝缘层上形成残留堤图案和堤；
在所述第一绝缘层上设置发光元件；
在所述发光元件上设置基体绝缘层；
通过将所述基体绝缘层上的光致抗蚀剂层图案化并使用图案化的光致抗蚀剂层去除所述基体绝缘层的至少一部分来设置第二绝缘层；
去除所述残留堤图案；以及
通过使用所述图案化的光致抗蚀剂层去除所述电极的部分。
7.根据权利要求6所述的方法，其中，形成所述残留堤图案和所述堤的步骤包括：
在所述第一绝缘层上设置所述堤；以及
在由所述第一绝缘层形成的第一开口中形成所述残留堤图案，并且
所述残留堤图案具有与所述第一开口的形状对应的形状。
8.根据权利要求7所述的方法，其中，形成所述残留堤图案和所述堤的步骤还包括：形成基体堤层，以及通过使用包括全色调区域和半色调区域的掩模来图案化所述基体堤层，并且
形成所述残留堤图案和所述堤的步骤还包括：形成所述残留堤图案以接触所述电极。
9.根据权利要求6所述的方法，其中，去除所述电极的所述部分的步骤包括：在去除所述残留堤图案的步骤之后蚀刻所述电极的部分而不进一步形成单独的蚀刻掩模，并且
设置所述基体绝缘层的步骤包括：设置所述基体绝缘层以接触所述残留堤图案，使得所述电极不暴露。
10.根据权利要求9所述的方法，其中，
蚀刻所述电极的所述部分的步骤包括：通过使用所述图案化的光致抗蚀剂层作为蚀刻掩模执行蚀刻工艺来形成开口区域，所述开口区域具有与形成在所述第一绝缘层中的第一开口的宽度对应的宽度，并且
形成在所述第二绝缘层中的第二开口的宽度大于所述第一开口的所述宽度。
CN202310066979.1A 2022-03-14 2023-01-12 显示装置及用于制造显示装置的方法 Pending CN116759427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0031470 2022-03-14
KR1020220031470A KR20230134643A (ko) 2022-03-14 2022-03-14 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN116759427A true CN116759427A (zh) 2023-09-15

Family

ID=87931176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310066979.1A Pending CN116759427A (zh) 2022-03-14 2023-01-12 显示装置及用于制造显示装置的方法

Country Status (3)

Country Link
US (1) US20230290790A1 (zh)
KR (1) KR20230134643A (zh)
CN (1) CN116759427A (zh)

Also Published As

Publication number Publication date
KR20230134643A (ko) 2023-09-22
US20230290790A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
EP3890019A1 (en) Display device and manufacturing method therefor
CN117242576A (zh) 显示装置
CN116525638A (zh) 显示设备
CN116759427A (zh) 显示装置及用于制造显示装置的方法
CN220324475U (zh) 显示装置
CN220441192U (zh) 显示装置
US20240021658A1 (en) Display device and method of manufacturing the display device
US20230178691A1 (en) Display device and method of manufacturing the display device
US20230327055A1 (en) Display device and manufacturing method for the same
US20230335698A1 (en) Display device and manufacturing method for the same
US20230253413A1 (en) Display device and method of fabricating the same
US11774796B1 (en) Display device and method of manufacturing the same
CN218632042U (zh) 显示装置
EP4333057A1 (en) Display device and method of fabricating the same
US20230008145A1 (en) Display device and method of manufacturing the same
US20230187427A1 (en) Display device and method of manufacturing the same
US20230282681A1 (en) Display device and method of fabricating the same
US20230395744A1 (en) Light emitting element and display device
US20240113270A1 (en) Display device, tiled display device, and manufacturing method for display device
EP4224525A1 (en) Display device and method of manufacturing the same
US20230163258A1 (en) Display device
US20230307583A1 (en) Display device
CN116435444A (zh) 显示装置
CN117253952A (zh) 显示设备
CN117276249A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication