CN117242576A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117242576A
CN117242576A CN202280031107.5A CN202280031107A CN117242576A CN 117242576 A CN117242576 A CN 117242576A CN 202280031107 A CN202280031107 A CN 202280031107A CN 117242576 A CN117242576 A CN 117242576A
Authority
CN
China
Prior art keywords
pattern
light emitting
electrode
emitting element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280031107.5A
Other languages
English (en)
Inventor
尹海柱
金振永
文秀贤
闵隽晳
张宇根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117242576A publication Critical patent/CN117242576A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括在发光区域中彼此间隔开的第一图案和第二图案。发光元件设置在第一图案和第二图案之间。第一电极设置在第一图案上。第二电极设置在第二图案上。光阻挡图案设置在发光元件下方并且在第一图案和第二图案之间。

Description

显示装置
技术领域
本公开总体上涉及显示装置。
背景技术
近来，对信息显示的兴趣业已增加。因此，对显示装置的研究和开发在持续进行。
发明内容
技术问题
实施方式提供了一种显示装置，该显示装置能够防止由于光朝向后表面前进而导致的晶体管的劣化。
本发明的技术问题不限于上述内容，并且本领域技术人员将从以下描述中清楚地理解未提及的其它技术问题。
技术方案
根据本公开的方面，提供一种显示装置，可以包括：第一图案和第二图案，在发光区域中彼此间隔开；第一发光元件，设置在第一图案和第二图案之间；第一电极，设置在第一图案上；第二电极，设置在第二图案上；以及光阻挡图案，设置在第一发光元件下方并且在第一图案和第二图案之间。
光阻挡图案可以包括光阻挡材料，该光阻挡材料阻挡从第一发光元件发射的光。
第一图案和第二图案可以在第一方向上彼此间隔开。光阻挡图案在第一方向上的宽度可以大于第一电极和第二电极之间在第一方向上的距离，并且光阻挡图案的宽度可以小于第一图案和第二图案之间在第一方向上的距离。
光阻挡图案可以设置在第一电极和第二电极上并且在第一图案和第二图案之间，并且光阻挡图案可以覆盖第一电极和第二电极之间的区域。
光阻挡图案可以不与第一图案和第二图案重叠。第一电极的第一倾斜表面和第二电极的第二倾斜表面可以彼此面对并且可以由光阻挡图案暴露。
光阻挡图案可以延伸到第一电极、第二电极和第一发光元件。
第一电极和第二电极中的每一个可以包括反射从第一发光元件发射的光的反射材料。
显示装置还可以包括：晶体管和电力线，设置在第一图案和第二图案下方；第一像素电极，将第一发光元件的第一端部和晶体管彼此电连接；以及第二像素电极，将第一发光元件的第二端部和电力线彼此电连接。
第一像素电极和第二像素电极中的每一个可以包括透明导电材料，该透明导电材料允许从第一发光元件发射的光透射通过第一像素电极和第二像素电极。
显示装置还可以包括：堤，限定发光区域；以及颜色转换层，在发光区域中设置在第一发光元件上，该颜色转换层转换从第一发光元件发射的光的颜色。
光阻挡图案可以设置在第一电极和第二电极下方，并且光阻挡图案可以与第一电极和第二电极之间的区域重叠。
光阻挡图案可以设置在第一图案和第二图案之间，并且光阻挡图案可以延伸到第一电极和第二电极。
显示装置还可以包括在第一图案和第二图案之间的区域中设置在第一发光元件和光阻挡图案之间的第一绝缘层。
显示装置还可以包括设置在第一图案和第二图案下方的晶体管。光阻挡图案可以设置在第一图案和第二图案与晶体管之间。
第一图案和第二图案可以是保护层的部分，保护层的顶表面在该部分处突出，以及
光阻挡图案可以设置在保护层和晶体管之间。
显示装置还可以包括：第三图案，在发光区域中与第二图案间隔开；第二发光元件，设置在第二图案和第三图案之间；第三电极，设置在第二图案上，该第三电极具有面对第二发光元件的第一端部的倾斜表面；以及第四电极，设置在第三图案上，该第四电极具有面对第二发光元件的第二端部的倾斜表面。光阻挡图案可以与第二电极和第三电极之间的区域以及第三电极和第四电极之间的区域重叠。
根据本公开的另一方面，提供一种显示装置，可以包括：基础层；第一图案和第二图案，在发光区域中可以在基础层上彼此间隔开；发光元件，设置在第一图案和第二图案之间；第一电极，设置在第一图案上；第二电极，设置在第二图案上；以及绝缘层，设置在发光元件下方并且在第一图案和第二图案之间，其中，第一电极和第二电极中的每一个包括反射从发光元件发射的光的反射材料，并且绝缘层的折射率可以高于基础层的折射率。
绝缘层的折射率可以高于第一图案的折射率和第二图案的折射率。
显示装置还可以包括在第一电极和第二电极之间的区域中设置在发光元件和绝缘层之间的第一绝缘图案。绝缘层的折射率可以高于第一绝缘层的折射率。
绝缘层可以设置在发光区域的基本上整个区域中。
根据本公开的又一方面，提供一种显示装置，可以包括：第一电极，具有第一倾斜表面；第二电极，具有面对第一倾斜表面的第二倾斜表面，第一电极和第二电极在发光区域中彼此间隔开；发光元件，设置在第一电极的第一倾斜表面和第二电极的第二倾斜表面之间；以及光阻挡图案，在发光区域中设置在发光元件下方。
其它实施方式细节包括在详细描述和附图中。
技术效果
根据本公开，显示装置可以包括：第一图案和第二图案，设置成彼此间隔开；发光元件，对准在第一图案和第二图案之间；以及第一电极和第二电极，可以分别设置在第一图案和第二图案上，并且具有分别面对发光元件的端部的倾斜表面。显示装置可以包括光阻挡图案或高折射层，其可以设置在发光元件下方并且覆盖第一电极和第二电极之间的区域(或间隙)，并且从发光元件发射并朝向显示装置的后表面前进的光可以由光阻挡图案阻挡或由高折射层全反射。因此，可以防止或减少可能由光造成的内部元件(例如，晶体管)的劣化。
根据实施方式的效果不受以上例示的内容的限制，并且在说明书中包括更多的各种效果。
附图说明
图1a是示出根据本公开的实施方式的发光元件的示意性立体图。
图1b至图1d是示出图1a中所示的发光元件的示意性剖视图。
图2是示出根据本公开的实施方式的显示装置的示意性平面图。
图3a至图3c是示出包括在图2中所示的显示装置中的像素的示意性电路图。
图4是示出包括在图2中所示的显示装置中的像素的实施方式的示意性平面图。
图5a是示出沿着图4中所示的线I-I'截取的像素的实施方式的示意性剖视图。
图5b是示出图5a中所示的像素的实施方式的示意性剖视图。
图5c是示出沿着图4中所示的线II-II'截取的像素的实施方式的示意性剖视图。
图5d是示出沿着图4中所示的线I-I'截取的像素的另一实施方式的示意性剖视图。
图5e是示出沿着图4中所示的线I-I'截取的像素的又一实施方式的示意性剖视图。
图6a至图6d是示出图2中所示的显示装置的实施方式的示意性剖视图。
图7是示出包括在图2中所示的显示装置中的像素的另一实施方式的示意性剖视图。
图8是示出包括在图2中所示的显示装置中的像素的又一实施方式的示意性剖视图。
图9是示出包括在图2中所示的显示装置中的像素的又一实施方式的示意性剖视图。
具体实施方式
现在将参照附图在下文中更全面地描述本公开，在附图中示出了实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。更确切地说，提供这些实施方式使得本公开将是全面且完整的，并且将向本领域技术人员充分传达本公开的范围。
如本文中所使用的，单数形式(例如，一、一个、该)旨在也包括复数形式(并且反之亦然)，除非上下文另外清楚地指示。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”与“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B、或A和B”。术语“和”与“或”可以以结合或分离的含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或A和B”。
下面公开的每个实施方式可以独立地实施或者与至少另一实施方式组合。
在以下实施方式和附图中，与本公开不直接相关的元件可以从描述中省略，并且附图中的各个元件之间的尺寸关系可以仅为了易于理解而示出，而不是为了限制实际的比例。
将理解，术语“连接到”或“联接到”可以包括物理或电的连接或联接。
术语“重叠”或“重叠的”意味着第一对象可以在第二对象的上面或下面，或者在第二对象的一侧，并且反之亦然。另外，术语“重叠”可以包括层、叠层、面对或面向、在上面延伸、覆盖或部分覆盖或者本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对”和“面向”意味着第一元件可以直接或间接地与第二元件相对。在第三元件插入第一元件和第二元件之间的情况下，第一元件和第二元件可以理解为虽然仍彼此面对但彼此间接相对。
当元件被描述为“不”与另一元件“重叠”或“不重叠”另一元件时，这可以包括元件彼此间隔开、彼此偏置、或彼此分开、或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
“约”、“大约”和“基本上”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员的通常理解相同的含义。还将理解，术语，诸如在常用字典中定义的那些术语，应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
图1a是示出根据本公开的实施方式的发光元件的示意性立体图。图1b至图1d是示出图1a中所示的发光元件的示意性剖视图。例如，图1b至图1d示出了图1a中所示的发光元件LD的配置的不同实施方式。尽管在图1a至图1d中示出了具有圆柱形形状的杆型发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1a至图1d，发光元件LD可以包括第一半导体层SCL1、第二半导体层SCL2以及插入在第一半导体层SCL1和第二半导体层SCL2之间的有源层ACT。在示例中，发光元件LD可以包括可以沿着长度L方向彼此顺序堆叠的第一半导体层SCL1、有源层ACT和第二半导体层SCL2。
发光元件LD可以以沿着一个方向延伸的杆形状设置。当假设发光元件LD的延伸方向可以是长度L方向时，发光元件LD可以沿着长度L方向具有第一端部EP1和第二端部EP2。
第一半导体层SCL1和第二半导体层SCL2中的任何一个可以设置在发光元件LD的第一端部EP1处。第一半导体层SCL1和第二半导体层SCL2中的另一个可以设置在发光元件LD的第二端部EP2处。在示例中，第二半导体层SCL2可以设置在发光元件LD的第一端部EP1处，并且第一半导体层SCL1可以设置在发光元件LD的第二端部EP2处。
在一些实施方式中，发光元件LD可以是通过蚀刻工艺等以杆形状制造的杆型发光元件(也称为“杆型发光二极管”)。在本说明书中，术语“杆形状”可以包括诸如圆柱体或多棱柱的杆状形状或棒状形状，其可以在长度L方向上长(即，其纵横比可以大于1)，并且其截面的形状没有特别限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或横截面的宽度)。
发光元件LD可以具有小至微米级或纳米级的程度的尺寸。在示例中，发光元件LD可以具有在微米级至纳米级的范围内的直径D和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据可以使用发光元件LD作为光源的各种类型的装置(例如，显示装置等)的设计条件而不同地修改。
第一半导体层SCL1可以是第一导电类型半导体层。例如，第一半导体层SCL1可以包括N型半导体层。在示例中，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有诸如Si、Ge或Sn的第一导电类型掺杂剂的N型半导体层。第一半导体层SCL1可以由各种材料形成。
有源层ACT可以形成在第一半导体层SCL1上，并且可以以单量子阱结构或多量子阱结构形成。有源层ACT的位置可以根据发光元件LD的种类而不同地改变。有源层ACT可以发射具有约400nm至约900nm的波长的光，并且使用双异质结构。
掺杂有导电掺杂剂的包层(未示出)可以形成在有源层ACT的顶部和/或底部上。在示例中，包层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，诸如AlGaN或AlInGaN的材料可以用于形成有源层ACT。有源层ACT可以由各种材料形成。
第二半导体层SCL2可以形成在有源层ACT上，并且可以包括具有与第一半导体层SCL1的类型不同的类型的半导体层。例如，第二半导体层SCL2可以包括P型半导体层。在示例中，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有诸如Mg的第二导电类型掺杂剂的P型半导体层。第二半导体层SCL2可以由各种材料形成。
在实施方式中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度L方向上具有不同的长度(或厚度)。在示例中，沿着发光元件LD的长度L方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度(或厚度)更长(或更厚)的长度(或厚度)。因此，相比于第二端部EP2，发光元件LD的有源层ACT可以定位为更靠近第一端部EP1。
在可以是阈值电压或更高的电压施加到发光元件LD的两端的情况下，发光元件LD在电子-空穴对在有源层ACT中复合的同时发射光。发光元件LD的发光可以通过使用这样的原理来控制，使得发光元件LD可以用作包括显示装置的像素在内的各种发光装置的光源。
在实施方式中，除第一半导体层SCL1、有源层ACT和第二半导体层SCL2之外，发光元件LD还可以包括附加部件。例如，发光元件LD可以另外包括可以设置在第一半导体层SCL1、有源层ACT、和/或第二半导体层SCL2的末端处的至少一个荧光层、至少一个有源层、至少一个半导体层、和/或至少一个电极层。
例如，如图1c中所示，发光元件LD还可以包括设置在第二半导体层SCL2的末端处的电极层ETL1。电极层ETL1可以位于发光元件LD的第一端部EP1处。
如图1d中所示，发光元件LD还可以包括设置在第一半导体层SCL1的末端处的另一电极层ETL2。在示例中，电极层ETL1和ETL2可以设置在发光元件LD的第一端部EP1和第二端部EP2处。
电极层ETL1和ETL2可以是欧姆接触电极，但是本公开不限于此。例如，电极层ETL1和ETL2可以是肖特基接触电极。
电极层ETL1和ETL2可以包括金属或金属氧化物。在示例中，电极层ETL1和ETL2可以包括铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其任何氧化物或合金以及铟锡氧化物(ITO)中的一种或混合物。电极层ETL1和ETL2可以包括相同的材料或不同的材料。
电极层ETL1和ETL2可以是基本上透明或半透明的。因此，在发光元件LD中产生的光可以通过透射通过电极层ETL1和ETL2而发射到发光元件LD的外部。在另一实施方式中，在发光元件LD中产生的光不透射通过电极层ETL1和ETL2而是通过发光元件LD的除端部之外的区域发射到发光元件LD的外部的情况下，电极层ETL1和ETL2可以是不透明的。
在实施方式中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以围绕至少有源层ACT的外周表面。绝缘膜INF还可以围绕第一半导体层SCL1和第二半导体层SCL2的区域。
在发光元件LD包括电极层ETL1和ETL2的情况下，绝缘膜INF可以至少部分地围绕电极层ETL1和ETL2的外周表面，或者可以不围绕电极层ETL1和ETL2的外周表面。例如，绝缘膜INF可以选择性地形成在电极层ETL1和ETL2的表面上。
绝缘膜INF可以暴露发光元件LD的在发光元件LD的长度L方向上的端部。例如，绝缘膜INF可以在发光元件LD的第一端部EP1和第二端部EP2处暴露第一半导体层SCL1和第二半导体层SCL2以及电极层ETL1和ETL2中的至少一个。在其它实施方式中，绝缘膜INF可以不设置在发光元件LD中。
在将绝缘膜INF设置成覆盖发光元件LD的表面，特别是有源层ACT的外周表面的情况下，绝缘膜INF可以防止有源层ACT与至少一个电极(未示出)(例如，将在后面描述的对准电极和/或像素电极)短路。因此，可以确保发光元件LD的电稳定性。
绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括SiO2和不由此确定的硅氧化物(SiOx)、Si3N4或不由此确定的硅氮化物(SiNx)、Al2O3或不由此确定的铝氧化物(AlxOy)、以及TiO2或不由此确定的钛氧化物(TiOx)中的至少一种绝缘材料，但是本公开不限于此。也就是说，构成绝缘膜INF的材料没有特别限制。
在将绝缘膜INF设置在发光元件LD的表面上的情况下，可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和效率。在绝缘膜INF形成在每个发光元件LD中的情况下，即使在发光元件LD密集设置的情况下，绝缘膜INF也可以防止在发光元件LD之间发生意外短路。
在本公开的实施方式中，发光元件LD可以通过表面处理工艺制造。例如，在将发光元件LD混合在要供应给每个发光区域(例如，每个像素的发光区域)的液体溶液(或溶剂)中的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD不会在溶液中不均等地聚集，而是在溶液中均等地分散。在与此相关的非限制性实施方式中，可以通过使用疏水材料使绝缘膜INF本身形成为疏水层，或者可以在绝缘膜INF上另外形成由疏水材料制成的疏水层。
绝缘膜INF可以配置为单层或多层。例如，绝缘膜INF可以配置为双层。
绝缘膜INF可以在至少一个区域(例如，在其上部区域和下部区域中的至少一个)中被部分蚀刻。绝缘膜INF可以在其至少一个区域中具有圆形形状，但是本公开不限于此。
例如，在绝缘膜INF的上部区域和下部区域中的至少一个中，可以部分或完全去除绝缘膜INF。因此，第一半导体层SCL1、第二半导体层SCL2以及电极层ETL1和ETL2中的至少一个可以部分暴露。
发光元件LD可以用于包括显示装置在内的需要光源的各种类型的装置中。例如，在发光元件LD设置在显示面板的每个像素中的情况下，发光元件LD可以用于每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于诸如照明装置的需要光源的其它类型的装置。
图2是示出根据本公开的实施方式的显示装置的示意性平面图。在图2中，显示装置DD，特别是设置在显示装置DD中的显示面板PNL将作为电子装置的示例示出，其可以使用在图1a至图1d中所示的实施方式中所描述的发光元件LD作为光源。在示例中，显示面板PNL的每个像素单元PXU和构成该像素单元PXU的每个像素可以包括至少一个发光元件LD。
为了方便起见，在图2中，将基于显示区域DA简要示出显示面板PNL的结构。然而，在一些实施方式中，还可以在显示面板PNL中设置未在附图中示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘。
参照图2，根据本公开的实施方式的显示面板PNL可以包括基础层BSL和设置在基础层BSL上的像素。像素可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在本公开的实施方式的描述中，在任意指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素的情况下，或者在包含性地指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的两种或更多种像素的情况下，相应的像素或相应的多个像素将称为“像素PXL”或“多个像素PXL”。
具体地，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。像素PXL可以在基础层BSL上布置在显示区域DA中。
显示区域DA可以设置在显示面板PNL的中心区域中，并且非显示区域NDA可以设置在显示面板PNL的边缘区域中以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且可以改变。显示区域DA可以构成其上可以显示图像的屏幕，并且非显示区域NDA可以是除显示区域DA之外的其它区域。
基础层BSL可以用于构成显示面板PNL的基础构件，并且可以是刚性或柔性的衬底或膜。在示例中，基础层BSL可以配置为由玻璃或钢化玻璃制成的刚性衬底、由塑料或金属材料制成的柔性衬底(或薄膜)、或至少一个绝缘层。基础层BSL的材料和/或性质没有特别限制。
在实施方式中，基础层BSL可以是基本上透明的。术语“基本上透明”可以意味着光可以以一定的透射率或更高的透射率透射。在另一实施方式中，基础层BSL可以是半透明或不透明的。在一些实施方式中，基础层BSL可以包括反射材料。
基础层BSL上的区域可以限定为显示区域DA，从而可以设置像素PXL，并且其他区域可以限定为非显示区域NDA。在示例中，基础层BSL可以包括显示区域DA以及设置在显示区域DA的外部处的非显示区域NDA，显示区域DA包括可以在其中形成各个像素PXL的像素区域。可以连接到显示区域DA的像素PXL的各种线、焊盘和/或内置电路可以设置在非显示区域NDA中。
像素PXL可以布置在显示区域DA中。在示例中，像素PXL可以根据条纹布置结构、PentileTM布置结构等规则地布置在显示区域DA中。然而，像素PXL的布置结构不限于此，并且可以通过使用各种结构和/或方法将像素PXL布置在显示区域DA中。
在一些实施方式中，显示区域DA中可以设置发射不同颜色的光的两种或更多种像素PXL。在示例中，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2、以及发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。可以彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以构成能够发射各种颜色的光的像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以是发射彩色的光的子像素。在一些实施方式中，第一像素PXL1可以是发射蓝光的蓝色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射红光的红色像素。然而，本公开不限于此。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有光源、第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件，以分别发射第一颜色、第二颜色和第三颜色的光。在另一实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有发射相同颜色的光的发光元件，并且包括可以设置在发光元件上的不同颜色的颜色转换层和/或不同颜色的滤色器，以分别发射第一颜色、第二颜色和第三颜色的光。
然而，构成每个像素单元PXU的像素PXL的颜色、种类和/或数量没有特别限制。在示例中，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施方式中，光源可以包括根据图1a至图1d中所示的实施方式的至少一个发光元件LD，例如，具有小至纳米级至微米级的程度的尺寸的至少一个杆型发光元件LD。可以使用各种类型的发光元件作为像素PXL的光源。例如，在另一实施方式中，每个像素PXL的光源可以通过使用具有核-壳结构的发光元件来配置。
每个像素PXL可以具有根据将在下文中描述的各种实施方式中的至少一个实施方式的结构。例如，每个像素PXL可以具有根据图4至图9中公开的实施方式中的任何实施方式的结构，或者具有其中组合了实施方式中的多个实施方式的结构。
在实施方式中，每个像素PXL可以配置为有源像素。然而，可以应用于本公开的显示装置的像素PXL的种类、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以配置为使用各种结构和/或驱动方法的无源或有源的发光显示装置的像素。
图3a至图3c是示出包括在图2中所示的显示装置中的像素的示意性电路图。例如，图3a至图3c示出了可以应用于有源显示装置的像素PXL的实施方式，并且示出了与发光单元EMU的结构相关的不同实施方式。
在一些实施方式中，图3a至图3c中所示的像素PXL中的每一个可以是图2中所示的设置在显示区域DA中的像素PXL中的任一个。设置在显示区域DA中的像素PXL可以具有彼此基本相同或相似的结构。
参照图3a至图3c，像素PXL可以包括发光单元EMU，用于产生具有与数据信号相对应的亮度的光。像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以电连接在第一电源VDD和发光单元EMU之间。像素电路PXC可以电连接到相应像素PXL的扫描线SL和数据线DL，以与分别从扫描线SL和数据线DL供应的扫描信号和数据信号相对应地控制发光单元EMU的操作。像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以电连接在第一电源VDD和第一像素电极ELT1之间。第一晶体管M1的栅电极可以电连接到第一节点N1。第一晶体管M1可以与第一节点N1的电压相对应地控制供应给发光单元EMU的驱动电流。例如，第一晶体管M1可以是用于控制像素PXL的驱动电流的驱动晶体管。
在实施方式中，第一晶体管M1可以选择性地包括底部金属层BML(也称为“下部电极”、“背栅电极”或“下部光阻挡层”)。第一晶体管M1的栅电极和底部金属层BML可以在绝缘层插入其间的情况下彼此重叠。在实施方式中，底部金属层BML可以电连接到电极，例如第一晶体管M1的源电极或漏电极。
在第一晶体管M1包括底部金属层BML的情况下，可以应用反向偏置技术(或同步技术)，用于通过在像素PXL的驱动中向第一晶体管M1的底部金属层BML施加反向偏置电压来在负方向或正方向上移动第一晶体管M1的阈值电压。在示例中，可以通过将底部金属层BML连接到第一晶体管M1的源电极来应用源极同步技术，使得第一晶体管M1的阈值电压可以在负方向或正方向上移动。在底部金属层BML设置在构成第一晶体管M1的沟道的半导体图案下方的情况下，底部金属层BML用作光阻挡图案，从而稳定第一晶体管M1的操作特性。然而，底部金属层BML的功能和/或应用方法不限于此。
第二晶体管M2可以电连接在数据线DL和第一节点N1之间。第二晶体管M2的栅电极可以电连接到扫描线SL。在从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管M2可以导通，以将数据线DL和第一节点N1彼此电连接。
对于每个帧周期，可以将相应帧的数据信号供应给数据线DL。在可以供应具有栅极导通电压的扫描信号的周期期间，可以通过导通的第二晶体管M2将数据信号传送到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传送到像素PXL的内部的开关晶体管。
存储电容器Cst的电极可以电连接到第一节点N1，并且存储电容器Cst的另一电极可以电连接到第一晶体管M1的第二电极。存储电容器Cst可以在每个帧周期期间充入与供应给第一节点N1的数据信号相对应的电压。
第三晶体管M3可以电连接在第一像素电极ELT1(或第一晶体管M1的第二电极)和感测线SENL之间。第三晶体管M3的栅电极可以电连接到感测信号线SSL。第三晶体管M3可以根据供应给感测信号线SSL的感测信号将施加到第一像素电极ELT1的电压值传送到感测线SENL。通过感测线SENL传送的电压值可以提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取特征信息(例如，第一晶体管M1的阈值电压等)。所提取的特征信息可以用于转换图像数据，从而可以补偿像素PXL之间的特征偏差。
尽管在图3a至图3c中已经示出了包括在像素电路PXC中的晶体管全部可以用N型晶体管实现的情况，但是本公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。
像素PXL的结构和驱动方法可以不同地改变。例如，除图3a至图3c中所示的实施方式之外，像素电路PXC可以配置为具有各种结构和/或各种驱动方法的像素电路。
在示例中，像素电路PXC可以不包括第三晶体管M3。像素电路PXC还可以包括其它电路元件，诸如用于补偿第一晶体管M1的阈值电压等的补偿晶体管、用于初始化第一节点N1和/或第一像素电极ELT1的电压的初始化晶体管、用于控制可以向发光单元EMU供应驱动电流的周期的发射控制晶体管、和/或用于升压第一节点N1的电压的升压电容器。
在另一实施方式中，在像素PXL是无源发光显示装置的像素的情况下，可以省略像素电路PXC。发光单元EMU可以直接连接到扫描线SL、数据线DL、第一电力线PL1、第二电力线PL2和/或另一信号线或电力线。
发光单元EMU可以包括至少一个发光元件LD，例如电连接在第一电源VDD和第二电源VSS之间的发光元件LD。
例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一像素电极ELT1(也称为“第一电极”或“第一接触电极”)、通过第二电力线PL2电连接到第二电源VSS的第二像素电极ELT2(也称为“第二电极”或“第二接触电极”)、以及电连接在第一像素电极ELT1和第二像素电极ELT2之间的发光元件LD。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。在示例中，第一电源VDD可以设定为高电位电源，并且第二电源VSS可以设定为低电位电源。
在实施方式中，发光单元EMU可以包括在第一像素电极ELT1和第二像素电极ELT2之间以相同的方向彼此并联连接的发光元件LD，如图3a中所示的实施方式中所示。例如，每个发光元件LD可以包括通过第一像素电极ELT1和/或像素电路PXC电连接到第一电源VDD的第一端部EP1(例如，P型端部)、以及通过第二像素电极ELT2电连接到第二电源VSS的第二端部EP2(例如，N型端部)。例如，发光元件LD可以以正向方向并联连接在第一像素电极ELT1和第二像素电极ELT2之间。
以正向方向连接在第一电源VDD和第二电源VSS之间的发光元件LD可以分别构成有效光源。这些有效光源可以构成像素PXL的发光单元EMU。
发光元件LD的第一端部EP1可以通过发光单元EMU的电极(例如，第一像素电极ELT1)共同连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1电连接到第一电源VDD。发光元件LD的第二端部EP2可以通过发光单元EMU的另一电极(例如，第二像素电极ELT2)和第二电力线PL2共同连接到第二电源VSS。
尽管在图3a中示出了像素PXL包括具有并联结构的发光单元EMU的实施方式，但是本公开不限于此。例如，像素PXL可以包括具有串联结构或串联/并联结构的发光单元EMU。在示例中，发光单元EMU可以包括如图3b和图3c中所示的实施方式中所示的分开连接到串联级的发光元件LD。
参照图3b，发光单元EMU可以包括第一串联级和第二串联级，第一串联级包括至少一个第一发光元件LD1，第二串联级包括至少一个第二发光元件LD2。
第一串联级可以包括第一像素电极ELT1、第三像素电极ELT3(也称为“第三电极”或“第三接触电极”)、以及电连接在第一像素电极ELT1和第三像素电极ELT3之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以以正向方向连接在第一像素电极ELT1和第三像素电极ELT3之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一像素电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第三像素电极ELT3。第三像素电极ELT3可以构成将第一串联级和第二串联级彼此连接的第一中间电极IET1。
第二串联级可以包括第三像素电极ELT3、第二像素电极ELT2、以及电连接在第二像素电极ELT2和第三像素电极ELT3之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以以正向方向连接在第二像素电极ELT2和第三像素电极ELT3之间。例如，第二发光元件LD2的第一端部EP1可以电连接到第三像素电极ELT3，并且第二发光元件LD2的第二端部EP2可以电连接到第二像素电极ELT2。
构成每个发光单元EMU的串联级的数目可以根据实施方式而不同地改变。例如，如图3c中所示的实施方式中所示，发光单元EMU可以包括分开连接到四个串联级的发光元件LD。
参照图3c，发光单元EMU可以包括第一串联级、第二串联级、第三串联级和第四串联级，第一串联级包括至少一个第一发光元件LD1，第二串联级包括至少一个第二发光元件LD2，第三串联级包括至少一个第三发光元件LD3，第四串联级包括至少一个第四发光元件LD4。
第一串联级可以包括第一像素电极ELT1、第三像素电极ELT3、以及电连接在第一像素电极ELT1和第三像素电极ELT3之间的至少一个第一发光元件LD1。每个第一发光元件LD1可以以正向方向连接在第一像素电极ELT1和第三像素电极ELT3之间。例如，第一发光元件LD1的第一端部EP1可以电连接到第一像素电极ELT1，并且第一发光元件LD1的第二端部EP2可以电连接到第三像素电极ELT3。
第二串联级可以包括第三像素电极ELT3、第四像素电极ELT4(也称为“第四电极”或“第四接触电极”)、以及电连接在第三像素电极ELT3和第四像素电极ELT4之间的至少一个第二发光元件LD2。每个第二发光元件LD2可以以正向方向连接在第三像素电极ELT3和第四像素电极ELT4之间。例如，第二发光元件LD2的第一端部EP1可以电连接到第三像素电极ELT3，并且第二发光元件LD2的第二端部EP2可以电连接到第四像素电极ELT4。
第三串联级可以包括第四像素电极ELT4、第五像素电极ELT5(也称为“第五电极”或“第五接触电极”)、以及电连接在第四像素电极ELT4和第五像素电极ELT5之间的至少一个第三发光元件LD3。每个第三发光元件LD3可以以正向方向连接在第四像素电极ELT4和第五像素电极ELT5之间。例如，第三发光元件LD3的第一端部EP1可以电连接到第四像素电极ELT4，并且第三发光元件LD3的第二端部EP2可以电连接到第五像素电极ELT5。
第四串联级可以包括第五像素电极ELT5、第二像素电极ELT2和电连接在第二像素电极ELT2和第五像素电极ELT5之间的至少一个第四发光元件LD4。每个第四发光元件LD4可以以正向方向连接在第二像素电极ELT2和第五像素电极ELT5之间。例如，第四发光元件LD4的第一端部EP1可以电连接到第五像素电极ELT5，并且第四发光元件LD4的第二端部EP2可以电连接到第二像素电极ELT2。
在图3a至图3c中所示的实施方式中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对像素电极(例如，两个像素电极)和以正向方向连接在一对像素电极之间的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量没有特别的限制。在示例中，构成相应串联级的发光元件LD的数量可以彼此相等或不同，并且发光元件LD的数量没有特别限制。
第一电极(例如发光单元EMU的第一像素电极ELT1)可以是发光单元EMU的阳极电极。最后的电极(例如发光单元EMU的第二像素电极ELT2)可以是发光单元EMU的阴极电极。
发光单元EMU的其它电极(例如图3b和图3c中所示的第三像素电极ELT3、第四像素电极ELT4和/或第五像素电极ELT5)可以分别构成中间电极。例如，第三像素电极ELT3可以构成第一中间电极IET1，第四像素电极ELT4可以构成第二中间电极IET2，并且第五像素电极ELT5可以构成第三中间电极IET3。
在如图3a中所示的实施方式中所示的发光元件LD仅并联连接的情况下，可以简化像素PXL的结构。在如图3b和图3c中所示的实施方式中所示的发光元件LD以串联结构或串联/并联结构连接的情况下，与相同数量的发光元件LD仅并联连接的实施方式(例如，图3a中所示的实施方式)相比，可以提高功率效率。在发光元件LD以串联结构或串联/并联结构连接的像素PXL中，可以通过其它串联级的发光元件LD来表示亮度。因此，可以减少将在像素PXL中发生暗点故障的概率。
尽管在图3a至图3c中已经示出了发光元件LD以并联结构或串联/并联结构连接的实施方式，但是本公开不限于此。例如，在另一实施方式中，发光单元EMU可以通过仅串联连接发光元件LD来配置。
发光元件LD中的每一个可以包括经由至少一个像素电极(例如，第一像素电极ELT1)、像素电路PXC和/或第一电力线PL1连接到第一电源VDD的第一端部EP1(例如，P型端部)、以及经由至少另一电极(例如，第二像素电极ELT2)和第二电力线PL2连接到第二电源VSS的第二端部EP2(例如，N型端部)。例如，发光元件LD可以以正向方向连接在第一电源VDD和第二电源VSS之间。以正向方向连接的发光元件LD可以构成发光单元EMU的有效光源。
在通过相应的像素电路PXC供应驱动电流的情况下，发光元件LD可以发射具有与驱动电流相对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU供应与要在相应帧中表示的灰度值相对应的驱动电流。因此，在发光元件LD可以发射具有与驱动电流相对应的亮度的光的时候，发光单元EMU可以表示与驱动电流相对应的亮度。
在实施方式中，除构成相应有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。在示例中，可以布置在相反方向上或具有至少一个浮置端部的至少一个无效发光元件可以进一步连接到至少一个串联级。即使在像素电极之间以正向方向施加驱动电压的情况下，无效发光元件也保持非激活状态。因此，无效发光元件可以保持基本非发光状态。
图4是示出包括在图2中所示的显示装置中的像素的实施方式的示意性平面图。例如，图4示出了基于像素PXL的发光单元EMU的像素PXL的像素区域PXA的实施方式，其如图3c中所示的实施方式中所示包括四个串联级。
参照图2、图3c和图4，像素PXL可以包括发光区域EA、非发光区域NEA和分离区域SPA。例如，可以在其中设置各个像素PXL的像素区域PXA可以包括可以在其中设置和/或对准发光元件LD的发光区域EA、围绕发光区域EA的非发光区域NEA、以及在非发光区域NEA插入其间的情况下与发光区域EA间隔开的分离区域SPA。
发光区域EA可以是包括发光元件LD以发射光的区域。非发光区域NEA可以是其中可以设置围绕发光区域EA的堤BNK的区域。发光区域EA可以位于堤BNK的第一开口OPA1中。分离区域SPA可以是可位于堤BNK的在除发光区域EA之外的其它像素区域PXA中的第二开口OPA2中的区域，并且具有在其中切断的至少一个对准电极ALE。
像素PXL可以包括至少设置在发光区域EA中的像素电极ELT、电连接在像素电极ELT之间的发光元件LD、设置在与像素电极ELT相对应的位置处的对准电极ALE、以及设置在对准电极ALE下方以各自与至少一个对准电极ALE重叠的图案BNP(或堤图案)。例如，像素PXL可以包括至少设置在发光区域EA中的第一像素电极ELT1至第五像素电极ELT5、电连接在第一像素电极ELT1至第五像素电极ELT5之间的第一发光元件LD1至第四发光元件LD4、设置在第一像素电极ELT1至第五像素电极ELT5下方以各自与至少一个像素电极ELT重叠的第一对准电极ALE1至第四对准电极ALE4、以及设置在第一对准电极ALE1至第四对准电极ALE4下方以各自与至少一个对准电极ALE部分重叠的第一图案BNP1至第三图案BNP3。像素PXL还可以包括将第一像素电极ELT1电连接到像素电路PXC(参见图3c)的第一连接电极ALE5(或第五对准电极)、以及将第二像素电极ELT2电连接到第二电力线PL2(参见图3c)的第二连接电极ALE6(或第六对准电极)。通过与对准电极ALE相同的工艺，第一连接电极ALE5和第二连接电极ALE6可以包括与对准电极ALE相同的材料。在一些实施方式中，第一连接电极ALE5可以与第一对准电极ALE1一体形成，并且是第一对准电极ALE1的一部分。类似地，第二连接电极ALE6可以与第二对准电极ALE2一体形成，并且是第二对准电极ALE2的一部分。
像素PXL可以包括至少一对像素电极ELT、至少一对对准电极ALE、和/或至少一对图案BNP，并且像素电极ELT、对准电极ALE、和/或图案BNP中的每一个的数量、形状、尺寸、和布置结构可以根据像素PXL(特别是，参照图3a至图3c描述的发光单元EMU)的结构而不同地改变。
在实施方式中，图案BNP、对准电极ALE、发光元件LD和像素电极ELT可以相对于其上可以形成像素PXL的基础层BSL(参见图2)的表面顺序设置。在另一实施方式中，对准电极ALE、图案BNP、发光元件LD和像素电极ELT可以相对于其上可以形成像素PXL的基础层BSL(参见图2)的表面顺序设置。构成像素PXL的电极图案和/或绝缘图案的位置和形成顺序可以根据实施方式而不同地改变。像素PXL的截面结构将在后面详细描述。
图案BNP可以至少设置在发光区域EA中。图案BNP可以在发光区域EA中沿着第一方向DR1彼此间隔开，并且图案BNP中的每一个可以沿着第二方向DR2延伸。在实施方式中，第一方向DR1可以是横向方向或行方向，并且第二方向DR2可以是纵向方向或列方向。然而，本公开不限于此。
每个图案BNP(也称为“壁图案”或“突起图案”)可以在发光区域EA中具有均匀的宽度。在示例中，在平面图中，第一图案BNP1、第二图案BNP2和第三图案BNP3中的每一个可以在发光区域EA中具有有着恒定宽度的线性图案形状。
图案BNP可以具有彼此相等或不同的宽度。例如，第一图案BNP1和第三图案BNP3可以至少在发光区域EA中具有相同的宽度，并且在第二图案BNP2插入其间的情况下彼此面对。在示例中，第一图案BNP1和第三图案BNP3可以在发光区域EA中相对于第二图案BNP2彼此对称地形成。
图案BNP可以以均匀的距离布置在发光区域EA中。例如，第一图案BNP1、第二图案BNP2和第三图案BNP3可以在发光区域EA中沿着第一方向DR1以与第一距离GAP1(参见图5b)相对应的恒定距离顺序布置。
每个图案BNP可以至少在发光区域EA中与至少一个对准电极ALE部分重叠。例如，第一图案BNP1可以设置在第一对准电极ALE1下方以与第一对准电极ALE1的区域重叠，第二图案BNP2可以设置在第二对准电极ALE2和第三对准电极ALE3下方以与第二对准电极ALE2和第三对准电极ALE3的区域重叠，并且第三图案BNP3可以设置在第四对准电极ALE4下方以与第四对准电极ALE4的区域重叠。
在将图案BNP设置在对准电极ALE中的每一个的区域下方的情况下，对准电极ALE中的每一个的区域可以在其中形成图案BNP的区域中在像素PXL的上方向上突出。因此，可以在发光元件LD的周边处形成壁结构。例如，可以在发光区域EA中形成壁结构，以面对发光元件LD的第一端部EP1和第二端部EP2。
在实施方式中，在图案BNP和/或对准电极ALE包括反射材料的情况下，可以在发光元件LD的周边处形成反射壁结构。因此，从发光元件LD发射的光可以进一步定向在像素PXL的上方向(例如，显示面板PNL的包括视角范围的前方向)上，从而提高像素PXL的光效率。
在实施方式中，至少一个图案BNP可以从发光区域EA延伸到非发光区域NEA。至少一个图案BNP可以在非发光区域NEA和分离区域SPA之间的边界(例如，相对于发光区域EA的下端边缘区域和/或上端边缘区域)处与堤BNK的边缘区域重叠。例如，第二图案BNP2可以具有相对于发光区域EA垂直对称的形状。然而，本公开不限于此。例如，在另一实施方式中，第二图案BNP2甚至可以延伸到分离区域SPA。与第二图案BNP2类似，第一图案BNP1和第三图案BNP3可以从发光区域EA延伸到非发光区域NEA。在像素PXL的制造工艺中，在发光区域EA中，在设置在第一图案BNP1、第二图案BNP2和第三图案BNP3上的第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4之间可以均匀地产生电场(以及根据电场的电渗透或交流电渗透(ACO)现象)。特别地，即使在发光区域EA的与非发光区域NEA相邻的边缘处也可以均匀地产生电场，并且发光元件LD可以在第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4之间更均匀地对准。
对准电极ALE可以至少设置在发光区域EA中。对准电极ALE可以在发光区域EA中沿着第一方向DR1彼此间隔开，并且对准电极ALE中的每一个可以沿着第二方向DR2延伸。对准电极ALE可以经由非发光区域NEA从发光区域EA延伸到分离区域SPA，并且在分离区域SPA中被切断。例如，第一对准电极ALE1至第四对准电极ALE4中的每一个可以从发光区域EA延伸到分离区域SPA，并且在分离区域SPA(或分离区域SPA中的去除区域RA)中被切断，以与相邻像素PXL的对准电极ALE分离。在另一实施方式中，对准电极ALE中的至少一个(例如第二对准电极ALE2)可以在分离区域SPA中不被切断，而是可以一体连接到相邻像素PXL的第二对准电极ALE2。
第一连接电极ALE5和第二连接电极ALE6可以至少设置在分离区域SPA中，并且设置成与对准电极ALE间隔开。例如，第一连接电极ALE5可以从第一对准电极ALE1的左侧点延伸到非发光区域NEA。第二连接电极ALE6可以设置在第四对准电极ALE4的右侧处。
第一连接电极ALE5和第二连接电极ALE6可以通过各自的接触部分(或接触孔)电连接到像素电路PXC和/或电力线。例如，第一连接电极ALE5可以通过第一接触部分CNT1电连接到像素电路PXC(参见图3c)和/或第一电力线PL1(参见图3c)，并且第二连接电极ALE6可以通过第二接触部分CNT2电连接到第二电力线PL2(参见图3c)。第一接触部分CNT1和第二接触部分CNT2可以形成在覆盖像素电路PXC(参见图3c)的至少一个绝缘层(例如，图5b中所示的钝化层PSV)中。
第一接触部分CNT1和第二接触部分CNT2可以形成在分离区域SPA或非发光区域NEA中。例如，可以在非发光区域NEA中形成第一接触部分CNT1，并且可以在分离区域SPA中形成第二接触部分CNT2。第一接触部分CNT1和第二接触部分CNT2的位置不限于此，并且可以与像素电路PXC(或第一晶体管M1(参见图3c)、第一电力线PL1和第二电力线PL2)的布置相对应地进行不同地改变。第一连接电极ALE5和第二连接电极ALE6的形状可以根据第一接触部分CNT1和第二接触部分CNT2的位置而不同地改变。
在一些实施方式中，第一连接电极ALE5和第二连接电极ALE6可以通过接触部分连接到像素电极ELT。例如，第一连接电极ALE5可以通过第五接触部分CNT5(或第一接触孔)连接到第一像素电极ELT1，并且第二连接电极ALE6可以通过第六接触部分CNT6(或第二接触孔)连接到第二像素电极ELT2。第五接触部分CNT5和第六接触部分CNT6可以设置在分离区域SPA中。例如，第五接触部分CNT5和第六接触部分CNT6可以形成在覆盖第一连接电极ALE5和第二连接电极ALE6(以及对准电极ALE)的至少一个绝缘层(例如，如图5c中所示的光阻挡图案LS或第一绝缘层INS1)中。
对准电极ALE中的至少一些可以通过接触部分连接到像素电路PXC和/或电力线。例如，第一对准电极ALE1可以通过第三接触部分CNT3连接到第一电力线PL1(参见图3c)，并且第四对准电极ALE4可以通过第四接触部分CNT4连接到第一电力线PL1。第二对准电极ALE2和第三对准电极ALE3可以通过虚设对准电极ALE_D和虚设接触部分CNT_D连接到第二电力线PL2(参见图3c)。例如，第一对准电极ALE1至第四对准电极ALE4中的每一个可以在分离区域SPA(或分离区域SPA中的去除区域RA)中被切断，以与第一电力线PL1和第二电力线PL2分离。
每个对准电极ALE可以位于图案BNP上。例如，第一对准电极ALE1可以位于第一图案BNP1的区域上，第二对准电极ALE2和第三对准电极ALE3可以位于第二图案BNP2的不同区域上，并且第四对准电极ALE4可以位于第三图案BNP3的区域上。在实施方式中，在第三对准电极ALE3位于第一对准电极ALE1和第二对准电极ALE2之间的情况下，第三对准电极ALE3可以位于第二图案BNP2的左区域上，并且第二对准电极ALE2可以位于第二图案BNP2的右区域上。尽管在图4中示出了第一对准电极ALE1与第一图案BNP1部分重叠并且第四对准电极ALE4与第二图案BNP2部分重叠的情况，但是本公开不限于此。例如，第一对准电极ALE1可以设置成覆盖第一图案BNP1，并且第四对准电极ALE4可以设置成覆盖第二图案BNP2。
每个对准电极ALE可以在发光区域EA中具有均匀的宽度。在示例中，在平面图中，第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4中的每一个可以在发光区域EA中具有有着恒定宽度的线性图案形状。对准电极ALE可以具有彼此相等或不同的宽度。
每个对准电极ALE可以在发光区域EA中沿着第二方向DR2连续地形成。例如，每个对准电极ALE可以在发光区域EA中沿着第二方向DR2延伸而不被切断。
在对准发光元件LD的工艺中，彼此相邻的一对对准电极ALE可以供应有不同的信号，并且在发光区域EA中彼此间隔开均匀的距离。当假设在发光区域EA中设置至少两对对准电极ALE时，每对对准电极ALE可以彼此间隔开相同的距离。
例如，将假设第一对准电极ALE1、第三对准电极ALE3、第二对准电极ALE2和第四对准电极ALE4在发光区域EA中沿着第一方向DR1顺序布置，第一对准电极ALE1和第三对准电极ALE3形成要供应有不同的对准信号的一对，并且第二对准电极ALE2和第四对准电极ALE4形成要供应有不同的对准信号的一对。在发光区域EA中，第一对准电极ALE1和第三对准电极ALE3可以沿着第一方向DR1以与第二距离GAP2(参见图5b)相对应的恒定距离彼此间隔开，并且第二对准电极ALE2和第四对准电极ALE4也可以沿着第一方向DR1以与第二距离GAP2相对应的恒定距离彼此间隔开。
在实施方式中，在制造像素PXL的工艺期间，第二对准电极ALE2和第三对准电极ALE3可以在对准发光元件LD的工艺中供应有相同的信号。第二对准电极ALE2和第三对准电极ALE3可以彼此隔开等于或不同于第二距离的距离。在对准发光元件LD的工艺中，第二对准电极ALE2和第三对准电极ALE3可以彼此一体或非一体地连接。
每个对准电极ALE在非发光区域NEA和/或分离区域SPA中可以具有或可以不具有弯折部分，并且每个对准电极ALE在除发光区域EA之外的区域中的形状和/或尺寸没有特别限制。例如，对准电极ALE的形状和/或尺寸可以在非发光区域NEA和/或分离区域SPA中不同地改变。
发光元件LD中的每一个可以在一对图案BNP之间对准，并且连接在一对像素电极ELT之间。
例如，每个第一发光元件LD1可以在第一图案BNP1和第二图案BNP2之间对准，以电连接在第一像素电极ELT1和第三像素电极ELT3之间，并且每个第二发光元件LD2可以在第一图案BNP1和第二图案BNP2之间对准，以电连接在第三像素电极ELT3和第四像素电极ELT4之间。在示例中，每个第一发光元件LD1可以在第一图案BNP1和第二图案BNP2之间的区域中的下端区域中对准，并且第一发光元件LD1的第一端部EP1和第二端部EP2可以分别连接到第一像素电极ELT1和第三像素电极ELT3。每个第二发光元件LD2可以在第一图案BNP1和第二图案BNP2之间的区域中的上端区域中对准，并且第二发光元件LD2的第一端部EP1和第二端部EP2可以分别连接到第三像素电极ELT3和第四像素电极ELT4。
类似地，每个第三发光元件LD3可以在第二图案BNP2和第三图案BNP3之间对准，以电连接在第四像素电极ELT4和第五像素电极ELT5之间，并且每个第四发光元件LD4可以在第二图案BNP2和第三图案BNP3之间对准，以电连接在第二像素电极ELT2和第五像素电极ELT5之间。在示例中，每个第三发光元件LD3可以在第二图案BNP2和第三图案BNP3之间的区域中的上端区域中对准，并且第三发光元件LD3的第一端部EP1和第二端部EP2可以分别连接到第四像素电极ELT4和第五像素电极ELT5。每个第四发光元件LD4可以在第二图案BNP2和第三图案BNP3之间的区域中的下端区域中对准，并且第四发光元件LD4的第一端部EP1和第二端部EP2可以分别连接到第五像素电极ELT5和第二像素电极ELT2。
在示例中，第一发光元件LD1可以位于发光区域EA的左下端区域中，并且第二发光元件LD2可以位于发光区域EA的左上端区域中。第三发光元件LD3可以位于发光区域EA的右上端区域中，并且第四发光元件LD4可以位于发光区域EA的右下端区域中。然而，发光元件LD的布置和/或连接结构可以根据发光单元EMU的结构和/或串联级的数量而不同地改变。
像素电极ELT可以至少设置在发光区域EA中，并且各自设置在与至少一个对准电极ALE和至少一个发光元件LD相对应的位置处。例如，每个像素电极ELT可以形成在每个对准电极ALE和每个发光元件LD上，以与对准电极ALE和发光元件LD重叠。因此，每个像素电极ELT可以至少电连接到发光元件LD。在示例中，每个像素电极ELT可以在发光区域EA中连接到至少一个发光元件LD的端部。
第一像素电极ELT1可以形成在第一对准电极ALE1的第一区域(例如，下端区域)和第一发光元件LD1的第一端部EP1上，以电连接到第一发光元件LD1的第一端部EP1。例如，第一像素电极ELT1可以在发光区域EA中连接到第一发光元件LD1的第一端部EP1。
第二像素电极ELT2可以形成在第二对准电极ALE2的第一区域(例如，下端区域)和第四发光元件LD4的第二端部EP2上，以电连接到第四发光元件LD4的第二端部EP2。例如，第二像素电极ELT2可以在发光区域EA中连接到第四发光元件LD4的第二端部EP2。
第一像素电极ELT1可以经由至少另一像素电极ELT和/或至少另一发光元件LD电连接到第四发光元件LD4的第一端部EP1。在示例中，第一像素电极ELT1可以经由第一发光元件LD1、第三像素电极ELT3、第二发光元件LD2、第四像素电极ELT4、第三发光元件LD3和第五像素电极ELT5连接到第四发光元件LD4的第一端部EP1。
第三像素电极ELT3可以形成在第三对准电极ALE3的第一区域(例如，下端区域)和第一发光元件LD1的第二端部EP2上，以电连接到第一发光元件LD1的第二端部EP2。第三像素电极ELT3可以形成在第一对准电极ALE1的第二区域(例如，上端区域)和第二发光元件LD2的第一端部EP1上，以电连接到第二发光元件LD2的第一端部EP1。例如，第三像素电极ELT3可以在发光区域EA中连接到第一发光元件LD1的第二端部EP2和第二发光元件LD2的第一端部EP1。
为此，第三像素电极ELT3可以具有弯折形状。例如，第三像素电极ELT3可以具有这样的结构，在该结构中，第三像素电极ELT3可以在其中可以布置至少一个第一发光元件LD1的区域和其中可以布置至少一个第二发光元件LD2的区域之间的边界处扭曲或弯曲。
第三像素电极ELT3可以位于第一像素电极ELT1和第二像素电极ELT2之间，并且通过发光元件LD电连接在第一像素电极ELT1和第二像素电极ELT2之间。例如，第三像素电极ELT3可以通过至少一个第一发光元件LD1连接到第一像素电极ELT1，并且可以通过至少一个第二发光元件LD2、至少一个第三发光元件LD3和/或至少一个第四发光元件LD4连接到第二像素电极ELT2。
第四像素电极ELT4可以形成在第三对准电极ALE3的第二区域(例如，上端区域)和第二发光元件LD2的第二端部EP2上，以电连接到第二发光元件LD2的第二端部EP2。第四像素电极ELT4可以形成在第四对准电极ALE4的第二区域(例如，上端区域)和第三发光元件LD3的第一端部EP1上，以电连接到第三发光元件LD3的第一端部EP1。例如，第四像素电极ELT4可以在发光区域EA中连接到第二发光元件LD2的第二端部EP2和第三发光元件LD3的第一端部EP1。
为此，第四像素电极ELT4可以具有弯折形状。例如，第四像素电极ELT4可以具有这样的结构，在该结构中，第四像素电极ELT4可以在其中可以布置至少一个第二发光元件LD2的区域和其中可以布置至少一个第三发光元件LD3的区域之间的边界处或者在其周边处扭曲或弯曲。在实施方式中，第四像素电极ELT4可以不延伸到非发光区域NEA，而是可以仅在发光区域EA中形成。然而，本公开不限于此。
第四像素电极ELT4可以通过发光元件LD电连接在第一像素电极ELT1和第二像素电极ELT2之间。例如，第四像素电极ELT4可以通过至少一个第一发光元件LD1和/或至少一个第二发光元件LD2连接到第一像素电极ELT1，并且可以通过至少一个第三发光元件LD3和/或至少一个第四发光元件LD4连接到第二像素电极ELT2。
第五像素电极ELT5可以形成在第二对准电极ALE2的第二区域(例如，上端区域)和第三发光元件LD3的第二端部EP2上，以电连接到第三发光元件LD3的第二端部EP2。第五像素电极ELT5可以形成在第四对准电极ALE4的第一区域(例如，下端区域)和第四发光元件LD4的第一端部EP1上，以电连接到第四发光元件LD4的第一端部EP1。例如，第五像素电极ELT5可以在发光区域EA中连接到第三发光元件LD3的第二端部EP2和第四发光元件LD4的第一端部EP1。
为此，第五像素电极ELT5可以具有弯折形状。例如，第五像素电极ELT5可以具有这样的结构，在该结构中，第五像素电极ELT5可以在其中可以布置至少一个第三发光元件LD3的区域和其中可以布置至少一个第四发光元件LD4的区域之间的边界处扭曲或弯曲。
第五像素电极ELT5可以通过发光元件LD电连接在第一像素电极ELT1和第二像素电极ELT2之间。例如，第五像素电极ELT5可以通过至少一个第一发光元件LD1、至少一个第二发光元件LD2和/或至少一个第三发光元件LD3连接到第一像素电极ELT1，并且可以通过至少一个第四发光元件LD4连接到第二像素电极ELT2。
在本公开的实施方式中，至少一个像素电极ELT可以经由非发光区域NEA从发光区域EA延伸到分离区域SPA，并且各自在分离区域SPA中通过各个接触部分连接到任何一个对准电极ALE。例如，第一像素电极ELT1和第二像素电极ELT2可以从发光区域EA延伸到分离区域SPA。在分离区域SPA中，第一像素电极ELT1可以通过第五接触部分CNT5连接到第一连接电极ALE5，并且第二像素电极ELT2可以通过第六接触部分CNT6连接到第二连接电极ALE6。
以上述方式，在对准电极ALE和/或与其相对应的图案BNP之间对准的发光元件LD可以通过使用像素电极ELT而以期望的形式连接。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过使用像素电极ELT而顺序串联连接。
为了增加对供应到每个发光区域EA的发光元件LD的利用，可以通过调整用于对准发光元件LD的对准信号、通过形成磁场等来对准发光元件LD，从而在每个发光区域EA中在特定方向上对准更多数量(或比率)的发光元件LD。通过使用像素电极ELT，可以沿着可以对准发光元件LD的方向连接更多数量的发光元件LD。因此，可以增加对发光元件LD的利用，并且可以提高像素PXL的光效率。
在实施方式中，每个像素电极ELT可以直接形成在相邻发光元件LD的第一端部EP1或第二端部EP2上，以连接到发光元件LD的第一端部EP1或第二端部EP2。
像素电极ELT以及第一连接电极ALE5和第二连接电极ALE6可以通过在发光区域EA的外部(例如，分离区域SPA)处的每个接触部分彼此连接。接触部分可以在避开其中可以供应并对准发光元件LD的发光区域EA的同时形成，从而在对准发光元件LD的工艺中可以在发光区域EA中形成更均匀的电场。因此，可以防止发光元件LD的分离。
堤BNK可以设置在非发光区域NEA中，以围绕发光区域EA和分离区域SPA。堤BNK可以设置在每个像素区域PXA的外部和/或相邻像素区域PXA之间，以包括与像素PXL的发光区域EA和分离区域SPA相对应的开口OPA。在示例中，在每个像素区域PXA中，堤BNK可以包括与发光区域EA相对应的第一开口OPA1和与分离区域SPA相对应的第二开口OPA2。
在向每个像素PXL供应发光元件LD的工艺中，堤BNK可以是限定要向其供应发光元件LD的每个发光区域EA的坝结构。例如，每个发光区域EA可以由堤BNK划分，从而可以向发光区域EA供应期望量和/或期望种类的发光元件墨水。
堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料，并且因此，可以防止相邻像素PXL之间的光泄漏。例如，堤BNK可以包括至少一种黑矩阵材料和/或至少一种滤色器材料。在示例中，堤BNK可以形成为能够阻挡光透射通过的黑色不透明图案。在实施方式中，可以在堤BNK的表面(例如，侧壁)上形成反射层等，以便提高每个像素PXL的光效率。
通过与形成图案BNP的工艺分开的工艺，可以在与图案BNP的层不同的层中形成堤BNK。在示例中，堤BNK可以形成在设置在图案BNP和对准电极ALE上的绝缘层(例如，图5a和图5a中所示的第一绝缘层INS1)的顶部上。
堤BNK可以设置在与图案BNP相同的层中，或者可以设置在与图案BNP的层不同的层中。在堤BNK和图案BNP顺序形成的情况下，不特别限制堤BNK和图案BNP的位置和/或形成顺序。堤BNK可以与图案BNP一体形成，或者与图案BNP分开形成。
在实施方式中，图案BNP可以首先形成在基础层BSL的表面上。随后，对准电极ALE和堤BNK可以顺序形成在基础层BSL的其上可以形成图案BNP的表面上。在另一实施方式中，对准电极ALE可以首先形成在基础层BSL的表面上。随后，图案BNP和堤BNK可以同时或顺序形成在基础层BSL的其上可以形成对准电极ALE的表面上。在又一实施方式中，图案BNP和堤BNK可以首先形成在基础层BSL的表面上。随后，对准电极ALE可以形成在基础层BSL的其可以形成图案BNP和堤BNK的表面上。
在图案BNP和堤BNK同时形成的情况下，图案BNP和堤BNK可以形成为彼此连接或彼此不连接。在示例中，图案BNP和堤BNK可以一体形成，使得下表面等可以彼此连接。在其它实施方式中，尽管图案BNP和堤BNK可以同时形成，但是图案BNP和堤BNK可以形成为彼此不连接。在示例中，图案BNP和堤BNK可以同时形成在相同的层中，并且在具有彼此独立的图案的同时彼此分离。
图5a是示出沿着图4中所示的线I-I'截取的像素的实施方式的示意性剖视图。在图5a中，将可以不包括任何底部金属层BML的任意晶体管M(例如，图3a至图3c中所示的第二晶体管M2)示为要设置在电路层PCL中的电路元件的示例。图5b是示出图5a中所示的像素的实施方式的示意性剖视图。在图5b中，基于发光元件LD、第一对准电极ALE1和第三对准电极ALE3以及晶体管M的半导体图案SCP来简要说明图5a中所示的像素PXL。图5c是示出沿着图4中所示的线II-II'截取的像素的实施方式的示意性剖视图。在图5c中，示出了像素PXL的包括接触部分的截面。在图5c中，将可以通过第一接触部分CNT1连接到第一连接电极ALE5并且包括底部金属层BML的晶体管M(例如，图3a至图3c中所示的第一晶体管M1)示为设置在电路层PCL中的电路元件的示例，并且将通过第二接触部分CNT2连接到第二对准电极ALE2的第二电力线PL2示为要设置在电路层PCL中的示例。图5d是示出沿着图4中所示的线I-I'截取的像素的另一实施方式的示意性剖视图。图5e是示出沿着图4中所示的线I-I'截取的像素的又一实施方式的示意性剖视图。示出与图5a相对应的截面。
首先，参照图2、图3a至图3c、图4、图5a、图5b和图5c，像素PXL和具有像素PXL的显示装置DD(参见图2)可以包括电路层PCL(或像素电路层)和显示层DPL(或显示元件层)，它们设置在基础层BSL的表面上以彼此重叠。例如，显示区域DA可以包括设置在基础层BSL的表面上的电路层PCL和设置在电路层PCL上的显示层DPL。然而，电路层PCL和显示层DPL在基础层BSL上的相互位置可以根据实施方式改变。在电路层PCL和显示层DPL在彼此分离的层中彼此重叠的情况下，可以在平面上充分地确保用于形成像素电路(参见图3a至图3c中所示的“PXC”)和发光单元(参见图3a至图3c中所示的“EMU”)的每个布局空间。
构成相应像素PXL的像素电路PXC的电路元件(例如，晶体管M)和与其连接的各种类型的线可以设置在电路层PCL的每个像素区域PXA中。构成相应像素PXL的发光单元EMU的对准电极ALE、发光元件LD和/或像素电极ELT可以设置在显示层DPL的每个像素区域PXA中。
除电路元件和线之外，电路层PCL可以包括绝缘层(或绝缘膜)。例如，电路层PCL可以包括顺序堆叠在基础层BSL的表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。
电路层PCL还可以选择性地包括第一导电层，该第一导电层包括可以设置在至少一个晶体管M(例如，第一晶体管M1)下方的底部金属层BML等。
在示例中，第一导电层可以包括底部金属层BML，底部金属层BML可以设置在基础层BSL和缓冲层BFL之间并且与至少一个晶体管M(例如，第一晶体管M1)的栅电极GE和/或半导体图案SCP重叠。
在实施方式中，底部金属层BML可以连接到相应晶体管M的一个电极。在示例中，在第一晶体管M1包括底部金属层BML的情况下，底部金属层BML可以连接到第一晶体管M1的源电极(或漏电极)。
缓冲层BFL可以设置在基础层BSL的其上可以选择性地形成第一导电层的表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括每个晶体管M的半导体图案SCP等。半导体图案SCP可以包括与栅电极GE重叠的沟道区、以及设置在沟道区的两侧处的第一导电区和第二导电区(例如，源极区和漏极区)。例如，半导体图案SCP可以包括氧化物半导体。
栅极绝缘层GI可以设置在半导体层上。第二导电层可以设置在栅极绝缘层GI上。
第二导电层可以包括每个晶体管M的栅电极GE。第二导电层还可以包括存储电容器Cst(参见图3c)的一个电极和/或线。
层间绝缘层ILD可以设置在第二导电层上。第三导电层可以设置在层间绝缘层ILD上。
第三导电层可以包括每个晶体管M的第一晶体管电极TE1和第二晶体管电极TE2。第一晶体管电极TE1和第二晶体管电极TE2可以是源电极和漏电极。第一晶体管电极TE1和第二晶体管电极TE2中的一个(例如第一晶体管M1的第一晶体管电极TE1)可以通过第一接触部分CNT1直接连接到每个发光单元EMU的第一连接电极ALE5。
第三导电层可以包括线(例如，第二电力线(参见图3a至图3c中所示的“PL2”)和/或第一电力线(参见图3a至图3c中所示的“PL1”)。
第二电力线PL2可以通过第二接触部分CNT2直接连接到每个发光单元EMU的第二连接电极ALE6。第一接触部分CNT1和第二接触部分CNT2中的每一个可以配置为形成在钝化层PSV中的通孔和/或接触孔。
在另一实施方式中，可以在第三导电层上设置附加层间绝缘层，并且可以在附加层间绝缘层上设置第四导电层。可以在第四导电层上设置线。可以在第一导电层上设置桥接图案，并且第一连接电极ALE5可以通过第一接触部分CNT1和桥接图案连接到第一晶体管M1的第一晶体管电极TE1(或第二晶体管电极TE2)。
第一电力线PL1和/或第二电力线PL2的(多个)位置可以根据实施方式不同地改变。在示例中，第一电力线PL1和第二电力线PL2中的每一个可以设置在第一导电层、第二导电层或第三导电层中。在第一电力线PL1和/或第二电力线PL2具有多层结构的情况下，第一电力线PL1和/或第二电力线PL2可以包括设置在第一导电层至第三导电层中的至少两个层中的多层线。
钝化层PSV可以设置在第三导电层上。在一些实施方式中，钝化层PSV至少可以包括有机绝缘层，并且基本上平坦化电路层PCL的表面。显示层DPL可以设置在钝化层PSV的顶部上。
显示层DPL可以包括每个像素PXL的发光单元(参见图3a至图3c中所示的“EMU”)。例如，显示层DPL可以包括每个像素PXL的对准电极ALE、第一连接电极ALE5和第二连接电极ALE6、在对准电极ALE之间对准的发光元件LD、以及像素电极ELT。在实施方式中，至少一些像素电极ELT可以通过在至少一个绝缘层中形成的光阻挡图案LS(或光阻挡层、光吸收图案、光吸收层、第一绝缘层INS1)或接触部分(或开口)连接到不同的对准电极ALE。
显示层DPL可以包括设置在对准电极ALE下方的图案BNP。在示例中，显示层DPL可以包括位于对准电极ALE下方的图案BNP，以允许对准电极ALE中的每一个的区域在上方向上突出。显示层DPL还可以包括至少一个导电层和/或至少一个绝缘层。
例如，显示层DPL可以包括图案BNP、对准电极ALE、光阻挡图案LS(或第一绝缘层INS1)、发光元件LD、第二绝缘层INS2、第一像素电极ELT1、第二像素电极ELT2和第四像素电极ELT4、第三绝缘层INS3以及第三像素电极ELT3和第五像素电极ELT5。
图案BNP可以设置在基础层BSL的其上可以形成电路层PCL的表面上。例如，图案BNP可以设置在钝化层PSV的顶部上。图案BNP可以在基础层BSL的表面上在像素PXL的高度方向(例如，第三方向DR3)上突出。因此，对准电极ALE的设置在图案BNP上的区域可以向上突出，并且对准电极ALE可以具有倾斜表面。
图案BNP可以包括绝缘材料，该绝缘材料包括至少一种无机材料和/或至少一种有机材料。在示例中，图案BNP可以包括至少一个无机层，该无机层包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)和硅氮氧化物(SiOxNy)的各种无机绝缘材料。在其它实施方式中，图案BNP可以包括至少一个有机层和/或配置有包括有机/无机材料的组合的单层或多层绝缘体，所述至少一个有机层包括诸如光刻胶材料的各种有机绝缘材料。
通过图案BNP和设置在其顶部上的对准电极ALE，可以在发光元件LD的周边处形成反射壁结构。在示例中，在对准电极ALE包括反射电极层的情况下，通过发光元件LD的第一端部EP1和第二端部EP2发射的光可以由反射电极层反射，以在每个像素PXL的上方向上输出。
图案BNP可以具有各种形状。在实施方式中，图案BNP可以具有以图5a和图5b中所示的范围内的角度倾斜的倾斜表面。在另一实施方式中，图案BNP可以有具有弯曲形状的侧表面、具有半圆形(或半椭圆形)的截面、或相对于基础层BSL具有阶梯状形状的侧表面。可以设置在图案BNP的顶部上的导电层(或电极)和/或绝缘层可以具有与图案BNP相对应的表面轮廓。
对准电极ALE可以设置在图案BNP的顶部上。对准电极ALE可以设置成在每个发光区域EA中彼此间隔开。在一些实施方式中，每个对准电极ALE可以具有用于每个像素PXL的分离的图案。例如，第一对准电极ALE1至第四对准电极ALE4中的每一个可以具有独立的图案，该图案的两端在位于相应像素区域PXA的外部处或相邻像素区域PXA之间的分离区域SPA中被切断。
第一连接电极ALE5和第二连接电极ALE6可以通过与对准电极ALE相同的工艺形成。
在一些实施方式中，第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE中的每一个可以具有包括电极层的多层结构。例如，第一连接电极ALE5和第二连接电极ALE6以及对准电极ALE中的每一个可以包括第一电极层和第二电极层。第一电极层和第二电极层中的一个可以具有相对高的反射率，并且第一电极层和第二电极层中的另一个可以具有相对高的导电率(或导电性)。例如，第一电极层和第二电极层中的一个可以由具有恒定反射率的材料制成，以允许从发光元件LD发射的光在第三方向DR3(或显示装置的图像显示方向)上前进，并且第一电极层和第二电极层中的另一个可以包括低电阻材料，以减小电阻(或接触电阻)。例如，第一电极层可以具有相对高的反射率，并且包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属或其任何合金。例如，第二电极层可以具有相对高的导电率，并且包括诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag)的金属或其任何合金。
在一些实施方式中，光阻挡图案LS(或第一绝缘层INS1)可以设置在对准电极ALE和/或第一连接电极ALE5和第二连接电极ALE6的区域上。例如，光阻挡图案LS可以形成为覆盖对准电极ALE的区域，并且包括暴露对准电极ALE的另一区域(例如，面对发光元件LD的第一端部EP1和第二端部EP2的倾斜表面)的开口。
如图5a和图5b中所示，光阻挡图案LS可以形成为覆盖第一对准电极ALE1和第三对准电极ALE3中的每一个在第一图案BNP1和第二图案BNP2之间的区域，并且暴露第一对准电极ALE1的面对发光元件LD的倾斜表面SS1和第三对准电极ALE3的面对发光元件LD的倾斜表面SS2。类似地，如图5a中所示，光阻挡图案LS可以形成为覆盖第二对准电极ALE2和第四对准电极ALE4中的每一个在第二图案BNP2和第三图案BNP3之间的区域，并且暴露第二对准电极ALE2的面对发光元件LD的倾斜表面和第四对准电极ALE4的面对发光元件LD的倾斜表面。光阻挡图案LS可以在平面图中不与图案BNP重叠。
为此，光阻挡图案LS在第一方向DR1上的宽度W_LS可以小于或等于图案BNP之间的第一距离GAP1(或第一间隔)。例如，如图5b中所示，可以设置在第一图案BNP1和第二图案BNP2之间的光阻挡图案LS在第一方向DR1上的宽度W_LS可以小于或等于第一图案BNP1和第二图案BNP2之间的第一距离GAP1。
在实施方式中，光阻挡图案LS可以覆盖对准电极ALE之间的区域(或间隙)。为此，光阻挡图案LS在第一方向DR1上的宽度W_LS可以大于对准电极ALE之间的第二距离GAP2(或第二间隔)。例如，如图5b中所示，可以设置在第一图案BNP1和第二图案BNP2之间的光阻挡图案LS在第一方向DR1上的宽度W_LS可以大于第一对准电极ALE1和第三对准电极ALE3之间的第二距离GAP2。
如图5c中所示，光阻挡图案LS可以形成为覆盖第一连接电极ALE5和第二连接电极ALE6。然而，本公开不限于此，并且光阻挡图案LS可以不设置在分离区域SPA(和非发光区域NEA)中。换句话说，光阻挡图案LS可以仅设置在发光区域EA中。
光阻挡图案LS(或第一绝缘层INS1)可以初步形成为完全覆盖对准电极ALE以及第一连接电极ALE5和第二连接电极ALE6。光阻挡图案LS可以防止在后续工艺中损坏对准电极ALE或者金属的沉积。在将发光元件LD供应并对准在光阻挡图案LS上之后，光阻挡图案LS可以部分开口以暴露对准电极ALE。光阻挡图案LS可以具有暴露第一连接电极ALE5和第二连接电极ALE6的区域的第五接触部分CNT5和第六接触部分CNT6。
然而，本公开不限于此，并且光阻挡图案LS可以在完全供应并对准发光元件LD之后以局部设置在发光元件LD下方的单独图案的形式图案化。
光阻挡图案LS可以设置在发光元件LD下方，以稳定地支承发光元件LD。光阻挡图案LS可以与发光元件LD(和对准电极ALE)接触。
在实施方式中，光阻挡图案LS可以包括各种种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)和/或特定颜色的滤色器材料。在示例中，光阻挡图案LS可以形成为黑色不透明图案以阻挡光的透射。
从发光元件LD发射的光的大部分可以由对准电极ALE在上方向(即，第三方向DR3)上发射。从发光元件LD发射的光的一部分可以在下方向(即，第三方向DR3的相反方向)上前进，同时由设置在像素PXL的发光区域EA中的部件(例如，像素电极ELT和第三绝缘层INS3(和绝缘层))折射。在下部方向上前进的光入射到晶体管M的半导体图案SCP上的情况下，晶体管M可能劣化。例如，半导体图案SCP包括氧化物半导体，在其中电荷可以自由移动的空的空间(即，氧空位)中可能发生缺陷，并且晶体管M的导电性可能增加。
在像素PXL的光发射效率相对不高的情况下，朝向后表面发射的光的量可能小，并且因此，晶体管M的劣化可能不是问题。然而，在匹配像素PXL中的部件(例如，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3、像素电极ELT以及填充物(参见图6b中所示的“FLR”))的折射率以提高像素PXL的发光效率的情况下，朝向后表面发射的光的量增加，并且因此，晶体管M可能劣化。因此，根据本公开的实施方式的显示装置DD(参见图2)包括设置成覆盖对准电极ALE之间的区域(或间隙)的光阻挡图案LS，以阻挡从发光元件LD发射并在下部方向上前进的光，并且防止可能由光造成的晶体管M的劣化。
堤BNK可以设置在基础层BSL的包括光阻挡图案LS(或第一绝缘层INS1)的表面上。例如，堤BNK可以设置在围绕发光区域EA和分离区域SPA的非发光区域NEA中。
堤BNK可以设置成不与第五接触部分CNT5和第六接触部分CNT6重叠。在堤BNK形成之后，第一连接电极ALE5和第二连接电极ALE6可以容易地连接到第一像素电极ELT1和第二像素电极ELT2。
堤BNK可以包括绝缘材料，该绝缘材料包括至少一种无机材料和/或至少一种有机材料。在实施方式中，堤BNK可以包括光阻挡材料或滤色器材料，从而可以防止相邻像素PXL之间发生光泄漏。堤BNK可以包括构成图案BNP的材料中的至少一种材料，或者包括与图案BNP的材料不同的材料。
在实施方案中，堤BNK可以具有疏水表面。例如，堤BNK本身可以通过使用疏水材料形成为疏水图案，或者可以在堤BNK上形成由疏水材料制成的疏水膜，使得堤BNK可以形成为具有疏水表面。在示例中，堤BNK可以通过使用诸如聚丙烯酸酯的具有大接触角的疏水有机绝缘材料来形成。在供应发光元件LD的工艺中，可以防止包括发光元件LD的发光元件墨水溢出到发光区域EA的周边，并且可以容易地控制发光元件墨水的供应区域。
可以在每个发光区域EA中供应并对准发光元件LD。在一些实施方式中，可以通过喷墨工艺、狭缝涂覆工艺或其它各种工艺将发光元件LD供应到每个像素PXL的发光区域EA，并且可以将对准信号(或对准电压)施加到对准电极ALE中的每一个(或在分离成对准电极ALE之前的对准线)，从而在对准电极ALE之间对准发光元件LD。在示例中，发光元件LD可以在位于供应有不同对准信号的一对对准电极ALE下方的一对图案BNP之间的区域(例如，第一图案BNP1和第二图案BNP2之间的区域、以及第二图案BNP2和第三图案BNP3之间的区域)中对准。
在实施方式中，发光元件LD中的至少一些可以在一对相邻对准电极ALE之间在横向方向(或第一方向DR1)、倾向方向(例如，第一方向DR1和第二方向DR2之间的方向)等上对准，使得在其长度方向上的两端部(即，第一端部EP1和第二端部EP2(参见图4))与该对对准电极ALE重叠或者可以不与该对对准电极ALE重叠。发光元件LD的两端部可以连接到相应的像素电极ELT。
第二绝缘层INS2(或第二绝缘图案)可以设置在发光元件LD中的每一个的区域上。第二绝缘层INS2可以局部设置在发光元件LD中的每一个的区域上，以暴露发光元件LD中的每一个的两端部。例如，第二绝缘层INS2可以局部设置在第一发光元件LD1的区域上以暴露第一发光元件LD1的两端部，并且可以局部设置在第四发光元件LD4的区域上以暴露第四发光元件LD4的两端部。发光元件LD的未被第二绝缘层INS2覆盖的两端部可以连接到相应的像素电极ELT。第二绝缘层INS2可以在发光元件LD完全对准之后形成在发光元件LD上的情况下，可以稳定地固定发光元件LD。
在第二绝缘层INS2形成之前在光阻挡图案LS(或第一绝缘层INS1)和发光元件LD之间存在分离空间的情况下，该空间可以由第二绝缘层INS2填充。因此，可以更稳定地支承发光元件LD。
第二绝缘层INS2可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第二绝缘层INS2可以包括诸如硅氮化物(SiNx)的各种种类的有机/无机绝缘材料，并且构成第二绝缘层INS2的材料没有特别限制。
第一像素电极ELT1可以设置在第一发光元件LD1的第一端部和第一连接电极ALE5上。第一像素电极ELT1可以与第一发光元件LD1的第一端部接触，并且通过第五接触部分CNT5与第一连接电极ALE5接触。例如，第一像素电极ELT1可以将第一发光元件LD1的第一端部和第一连接电极ALE5彼此电连接。在一些实施方式中，第一像素电极ELT1也可以设置在第二绝缘层INS2的区域上。
第二像素电极ELT2可以设置在第四发光元件LD4的第二端部和第二连接电极ALE6上。第二像素电极ELT2可以与第四发光元件LD4的第二端部接触，并且通过第六接触部分CNT6与第二连接电极ALE6接触。例如，第二像素电极ELT2可以将第四发光元件LD4的第二端部和第二连接电极ALE6彼此电连接。
如参照图4所描述的，第四像素电极ELT4可以设置在第二发光元件LD2的第二端部和第三发光元件LD3的第一端部上，并且将第二发光元件LD2的第二端部和第三发光元件LD3的第一端部彼此电连接。
第三绝缘层INS3(或第三绝缘图案)可以设置在第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)上。第三绝缘层INS3可以覆盖第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)，并且防止第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)直接连接到第三像素电极ELT3和第五像素电极ELT5(即发生短路)。例如，第一像素电极ELT1和第二像素电极ELT2(以及第四像素电极ELT4)可以通过第三绝缘层INS3与第三像素电极ELT3和第五像素电极ELT5间隔开。
第三绝缘层INS3可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第三绝缘层INS3可以包括诸如硅氮化物(SiNx)的各种种类的有机/无机绝缘材料，并且构成第三绝缘层INS3的材料没有特别限制。
第二绝缘层INS2和第三绝缘层INS3可以包括不同的绝缘材料。在其它实施方式中，第二绝缘层INS2和第三绝缘层INS3可以包括相同的绝缘材料。
第三像素电极ELT3可以设置在第一发光元件LD1的第二端部上，并且与第一发光元件LD1的第二端部接触。如参照图4所描述的，第三像素电极ELT3可以设置在第二发光元件LD2的第一端部上，并且与第二发光元件LD2的第一端部接触。例如，第三像素电极ELT3可以将第一发光元件LD1的第二端部和第二发光元件LD2的第一端部彼此电连接。在一些实施方式中，第三像素电极ELT3也可以设置在第三绝缘层INS3的区域上。
第五像素电极ELT5可以设置在第四发光元件LD4的第一端部上，并且与第四发光元件LD4的第一端部接触。如参照图4所描述的，第五像素电极ELT5可以设置在第三发光元件LD3的第二端部上，并且与第三发光元件LD3的第二端部接触。例如，第五像素电极ELT5可以将第三发光元件LD3的第二端部和第四发光元件LD4的第一端部彼此电连接。
第一像素电极ELT1至第五像素电极ELT5可以由各种透明导电材料制成。在示例中，像素电极ELT可以包括各种透明导电材料(或物质)中的至少一种，并且是基本上透明或半透明的以满足透射率，各种透明导电材料(或物质)包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)、铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)等。因此，从发光元件LD的两端部发射的光可以透射通过第一像素电极ELT1至第五像素电极ELT5并发射到像素PXL的外部。
在一些实施方式中，还可以在像素电极ELT和对准电极ALE之间设置至少一个绝缘层。至少一个绝缘层可以设置在对准电极ALE的顶部上，以至少在发光区域EA中覆盖对准电极ALE。像素电极ELT可以通过该至少一个绝缘层与对准电极ALE间隔开，并且像素电极ELT中的至少一些可以不电连接到对准电极ALE。
在实施方式中，可以遍及像素电极ELT设置至少一个绝缘层。例如，绝缘层可以完全形成在显示区域DA中以覆盖图案BNP、像素电极ELT、第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3、发光元件LD、像素电极ELT以及堤BNK的顶部。在实施方式中，绝缘层可以包括单层或多层封装层。在一些实施方式中，还可以在绝缘层的顶部上设置至少一个外涂层。
如上所述，光阻挡图案LS可以在图案BNP之间设置在发光元件LD下方，并且覆盖对准电极ALE之间的区域(或间隙)，从而阻挡在对准电极ALE之间前进的光。因此，可以防止可能由从发光元件LD发射并在下方向上前进的光造成的晶体管M的劣化。
尽管已经在图5a和图5c中示出了第一像素电极ELT1和第二像素电极ELT2以及第三像素电极ELT3和第五像素电极ELT5设置在不同的层中的情况，但是本公开不限于此。例如，如图5d中所示，第一像素电极ELT1和第二像素电极ELT2以及第三像素电极ELT3和第五像素电极ELT5可以设置在相同的层中。
尽管已经在图5a至图5c中示出了第一图案BNP1至第三图案BNP3彼此分离的情况，但是本公开不限于此。例如，如图5e中所示，第一图案BNP1_1、第二图案BNP2_1和第三图案BNP3_1可以包括完全设置在钝化层PSV上的图案层BNPL，并且可以将图案层BNPL的顶表面在第三方向DR3上突出的部分限定为第一图案BNP1_1至第三图案BNP3_1。光阻挡图案LS可以在第一图案BNP1_1至第三图案BNP3_1之间设置在图案层BNPL上。第一图案BNP1_1至第三图案BNP3_1可以通过使用半色调掩模的光工艺形成。钝化层PSV可以省略。
图6a至图6d是示出图2中所示的显示装置的实施方式的示意性剖视图。例如，图6a公开了显示面板PNL的可以不包括颜色转换颗粒(例如，红色量子点QDr和绿色量子点QDg)的实施方式，并且图6b至图6d公开了包括颜色转换颗粒的显示面板PNL的不同实施方式。例如，根据本公开的显示装置可以选择性地包括设置在像素PXL中的每一个的上部处的颜色转换颗粒。
在图6a至图6d中，将基于其中可以设置像素单元PXU的区域来示出显示面板PNL的截面，该像素单元PXU配置有可以彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3。已经参照上述实施方式详细公开了每个像素的示例结构。因此，在图6a至图6d中，基于对准电极ALE、发光元件LD和像素电极ELT示意性示出每个像素的结构，并且将省略其详细描述。在示例中，图6a至图6d示意性示出了显示面板PNL在水平方向上的其中可以设置图2中所示的像素单元PXU的截面。在图6a至图6d中所示的实施方式中，与上述实施方式类似或相同的部件用相同的附图标记表示，并且将省略它们的详细描述。
首先，参照图2、图5a和图6a，每个像素PXL的发光单元EMU可以设置在基础层BSL和/或电路层PCL上的显示层DPL中。例如，相应像素PXL的发光单元EMU可以设置在显示层DPL的每个发光区域EA(或构成发光区域EA的子发光区域SEA)中。在示例中，如上所述的图案BNP、对准电极ALE、发光元件LD和像素电极ELT可以设置在每个发光区域EA中。还可以设置至少一个绝缘层(例如，光阻挡图案LS(或第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3))。还可以选择性地在第三绝缘层INS3的顶部上设置外涂层、填充层等。发光单元EMU的结构可以根据实施方式而不同地改变。
围绕每个发光区域EA和/或每个子发光区域SEA的堤BNK可以设置在相邻的发光区域EA和/或子发光区域SEA之间。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射不同颜色的光的发光元件LD。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括第一颜色发光元件LD_C1、第二颜色发光元件LD_C2和第三颜色发光元件LD_C3，并且第一颜色发光元件LD_C1、第二颜色发光元件LD_C2和第三颜色发光元件LD_C3可以分别发射第一颜色、第二颜色以及第三颜色的光。在示例中，第一颜色发光元件LD_C1可以是发射蓝光的蓝色发光元件，第二颜色发光元件LD_C2可以是发射绿光的绿色发光元件，并且第三颜色发光元件LD_C3可以是发射红光的红色发光元件。
在一些实施方式中，上衬底UPL可以设置在像素PXL上方。例如，封装显示区域DA的上衬底UPL(也称为“封装衬底”或“滤色衬底”)可以设置在基础层BSL的其上可以设置像素PXL的表面上。
上衬底UPL可以是刚性或柔性衬底(或膜)。在实施方式中，在上衬底UPL是刚性衬底的情况下，上衬底UPL可以是玻璃衬底、石英衬底、玻璃陶瓷衬底、结晶玻璃衬底或其组合。在另一实施方式中，在上衬底UPL是柔性衬底的情况下，上衬底UPL可以是膜衬底或塑料衬底，其可以包括聚合物有机材料。上衬底UPL可以包括纤维玻璃增强塑料(FRP)。
上衬底UPL可以选择性地包括与像素PXL重叠的光控制层LCP。在示例中，包括滤色器层CFL的光控制层LCP可以设置在上衬底UPL的面对像素PXL的表面上。
滤色器层CFL可以包括与每个像素PXL的颜色相对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一像素PXL1上方以允许在第一像素PXL1中产生的光选择性地透射通过的第一滤色器CF1、设置在第二像素PXL2上方以允许在第二像素PXL2中产生的光选择性地透射通过的第二滤色器CF2、以及设置在第三像素PXL3上方以允许在第三像素PXL3中产生的光选择性地透射通过的第三滤色器CF3。在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是蓝色滤色器、绿色滤色器和红色滤色器，但是本公开不限于此。
第一滤色器CF1可以设置在第一像素PXL1和上衬底UPL之间，并且包括用于允许第一颜色的光选择性地透射通过的滤色器材料，第一颜色的光可以在第一像素PXL1中产生。例如，在第一像素PXL1是蓝色像素的情况下，第一滤色器CF1可以包括蓝色滤色器材料。
第二滤色器CF2可以设置在第二像素PXL2和上衬底UPL之间，并且包括用于允许第二颜色的光选择性地透射通过的滤色器材料，第二颜色的光可以在第二像素PXL2中产生。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以设置在第三像素PXL3和上衬底UPL之间，并且包括用于允许第三颜色的光选择性地透射通过的滤色器材料，第三颜色的光可以在第三像素PXL3中产生。例如，在第三像素PXL3是红色像素的情况下，第三滤色器CF3可以包括红色滤色器材料。
光阻挡构件LBP可以设置在滤色器CF之间。例如，光阻挡构件LBP可以设置在上衬底UPL的表面上以面对堤BNK，并且与第一滤色器CF1至第三滤色器CF3中的每一个的边缘重叠。光阻挡构件LBP可以在与每个发光区域EA和/或每个子发光区域SEA相对应的区域中开口。
光阻挡构件LBP可以包括各种种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)、和/或特定颜色的滤色器材料。光阻挡构件LBP可以由与堤BNK相同的材料形成，但是本公开不限于此。例如，光阻挡构件LBP和堤BNK可以包括相同的材料或者包括不同的材料。
在实施方式中，具有相对低的折射率的填充物FLR可以填充在显示面板PNL的包括基础层BSL、显示层DPL等的底板和显示面板PNL的包括上衬底UPL、光控制层LCP等的顶板之间的空间中，使得从发光元件LD发射的光可以在像素PXL的上方向上平滑地发射。在另一实施方式中，显示面板PNL的底板和顶板之间的空间可以填充有空气层。
虽然在图6a中已经公开了上衬底UPL可以设置在基础层BSL的其上可以设置像素PXL的顶部上的实施方式，但是本公开不限于此。例如，滤色器CF和光阻挡构件LBP可以形成在基础层BSL的其上可以设置像素PXL的表面上，并且基础层BSL的表面可以通过使用薄膜封装层等来封装。
参照图6b，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件LD。例如，所有发光元件LD可以发射第一颜色的光。在示例中，发光元件LD可以发射属于约400nm至约500nm的波长带的蓝色的光。
包括至少一种颜色转换颗粒的颜色转换层CCL可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一些像素PXL上。因此，根据本公开的实施方式的显示装置可以显示全色图像。
例如，光控制层LCP可以包括设置在上衬底UPL的表面上以面对像素PXL的滤色器层CFL和/或颜色转换层CCL。颜色转换层CCL可以设置在滤色器层CFL和像素PXL之间，并且包括颜色转换颗粒。
具体地，光控制层LCP可以包括设置在第一像素PXL1上方的第一光控制层LCP1、设置在第二像素PXL2上方的第二光控制层LCP2、以及设置在第三像素PXL3上方的第三光控制层LCP3。第一光控制层LCP1、第二光控制层LCP2和第三光控制层LCP3中的每一个可以包括与颜色相对应的颜色转换层CCL和/或滤色器CF。
例如，第一光控制层LCP1可以包括光散射层LSL以及允许第一颜色的光选择性地透射通过的第一滤色器CF1中的至少一个，光散射层LSL包括光散射颗粒SCT。第二光控制层LCP2可以包括第一颜色转换层CCL1以及允许第二颜色的光选择性地透射通过的第二滤色器CF2中的至少一个，第一颜色转换层CCL1包括与第二颜色相对应的第一颜色转换颗粒。类似地，第三光控制层LCP3可以包括第二颜色转换层CCL2以及允许第三颜色的光选择性地透射通过的第三滤色器CF3中的至少一个，第二颜色转换层CCL2包括与第三颜色相对应的第二颜色转换颗粒。
在实施方式中，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以形成在上衬底UPL的其上可以设置第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP的表面上。保护层PRL可以设置在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的表面上。
在一些实施方式中，可以在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2之间另外设置能够阻挡光的图案。例如，可以在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2之间设置黑矩阵图案BM。
黑矩阵图案BM可以包括各种种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)、和/或特定颜色的滤色器材料。黑矩阵图案BM可以由与堤BNK和/或光阻挡构件LBP相同的材料形成，但是本公开不限于此。例如，黑矩阵图案BM、堤BNK和/或光阻挡构件LBP可以包括相同的材料或者包括不同的材料。
如图6b中所示的实施方式中已经示出的，显示面板PNL具有这样的结构，在该结构中，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以首先形成在上衬底UPL的表面上，并且黑矩阵图案BM可以形成在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2之间。然而，可以形成黑矩阵图案BM的顺序可以改变。例如，黑矩阵图案BM可以首先在上衬底UPL的其上可以设置滤色器CF等的表面上形成，并且光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2可以形成在由黑矩阵图案BM划分的区域中。
在示例中，在黑矩阵图案BM首先形成之后，光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2可以通过喷墨工艺等形成在由黑矩阵图案BM划分的区域中。在其它实施方式中，在根据工艺方法和/或印刷设备的性能可能不需要首先形成黑矩阵图案BM的情况下，可以在首先形成光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2之后形成黑矩阵图案BM。例如，形成光散射层LSL、第一颜色转换层CCL1、第二颜色转换层CCL2和/或黑矩阵图案BM的顺序和/或根据其的位置或形状可以根据实施方式而不同地改变。显示面板PNL可以包括或可以不包括在光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2之间的黑矩阵图案BM。
光散射层LSL可以设置在第一像素PXL1上方。在示例中，光散射层LSL可以设置在第一发光元件LD1和第一滤色器CF1之间。根据实施方式，光散射层LSL可以省略。
在一些实施方式中，在设置在第一像素PXL1中的发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是蓝色像素的情况下，可以选择性地设置光散射层LSL以有效地使用从蓝色发光元件发射的光。光散射层LSL可以包括至少一种光散射颗粒SCT。第一滤色器CF1可以是蓝色滤色器。
例如，光散射层LSL可以包括分散在矩阵材料中的光散射颗粒SCT。在示例中，光散射层LSL可以包括光散射颗粒SCT，诸如包括二氧化钛(TiO2)的钛氧化物(TixOy)、或二氧化硅，但是本公开不限于此。光散射颗粒SCT可以不仅仅设置在第一像素PXL1上方。在示例中，第一颜色转换层CCL1和/或第二颜色转换层CCL2可以选择性地包括光散射颗粒SCT。
在本公开中，光散射层LSL不限于仅配置为用于透射光的透射层和/或用于散射光的散射层。例如，在一些实施方式中，光散射层LSL可以包括至少一种颜色转换颗粒。在示例中，光散射层LSL可以包括蓝色量子点。
第一颜色转换层CCL1可以设置在第二像素PXL2上方，以将可以从发光元件LD发射的第一颜色的光转换为第二颜色的光。为此，第一颜色转换层CCL1可以设置在发光元件LD和第二滤色器CF2之间，并且包括第一颜色转换颗粒。在示例中，在设置在第二像素PXL2中的发光元件LD是发射蓝光的蓝色发光元件，并且第二像素PXL2是绿色像素的情况下，第一颜色转换层CCL1可以包括绿色量子点QDg，用于将可以从蓝色发光元件发射的蓝色的光转换为绿光。例如，第一颜色转换层CCL1可以包括分散在诸如透明树脂的矩阵材料中的绿色量子点QDg。第二滤色器CF2可以是绿色滤色器。
绿色量子点QDg可以吸收蓝光并且通过根据能量转换移动蓝光的波长来发射具有约500nm至约570nm的波长带的绿光。在第二像素PXL2是另一颜色的像素的情况下，第一颜色转换层CCL1可以包括与第二像素PXL2的颜色相对应的第一量子点。
第一颜色转换层CCL1可以选择性地包括至少一种光散射颗粒。例如，第一颜色转换层CCL1还可以包括具有与包括在光散射层LSL中的光散射颗粒SCT的种类和/或材料相同或不同的种类和/或材料的光散射颗粒。
第二颜色转换层CCL2可以设置在第三像素PXL3上方，以将可以从发光元件LD发射的第一颜色的光转换为第三颜色的光。为此，第二颜色转换层CCL2可以设置在发光元件LD和第三滤色器CF3之间，并且包括第二颜色转换颗粒。在示例中，在设置在第三像素PXL3中的发光元件LD是发射蓝色的光的蓝色发光元件，并且第三像素PXL3是红色像素的情况下，第二颜色转换层CCL2可以包括红色量子点QDr，用于将可以从蓝色发光元件发射的蓝色的光转换为红光。第三滤色器CF3可以是红色滤色器。
例如，第二颜色转换层CCL2可以包括分散在诸如透明树脂的矩阵材料中的红色量子点QDr。红色量子点QDr可以吸收蓝光并且通过根据能量转换移动蓝光的波长来发射具有约620nm至约780nm的波长带的红光。在第三像素PXL3是另一颜色的像素的情况下，第二颜色转换层CCL2可以包括与第三像素PXL3的颜色相对应的第二量子点。
第二颜色转换层CCL2可以选择性地包括至少一种光散射颗粒。例如，第二颜色转换层CCL2还可以包括具有与包括在光散射层LSL中的光散射颗粒SCT的种类和/或材料相同或不同的种类和/或材料的光散射颗粒。
在本公开的实施方式中，在可见光带中具有相对短波长的蓝光可以入射到绿色量子点QDg和红色量子点QDr上，从而可以增加绿色量子点QDg和红色量子点QDr的吸收系数。因此，可以提高最终从第二像素PXL2和第三像素PXL3发射的光的效率，并且可以确保优异的颜色再现性。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的发光单元EMU可以通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来配置，从而可以提高显示装置的制造效率。
根据图6b中所示的实施方式，通过使用单色的发光元件LD(例如，蓝色发光元件)，可以容易地制造像素PXL和具有该像素PXL的显示装置。此外，颜色转换层CCL可以设置在至少一些像素PXL上，从而可以制造全色像素单元PXU和具有该全色像素单元PXU的显示装置。
参照图6c，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以形成在基础层BSL的其上可以形成像素PXL的表面上。例如，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以形成在基础层BSL的表面上，以覆盖第一像素PXL1、第二像素PXL2和第三像素PXL3的发光区域EA。在图6c中所示的实施方式中，至少一个保护层(未示出)也可以形成在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的表面上。
在实施方式中，堤BNK可以形成得更高以划分其中形成光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2的区域。在另一实施方式中，堤BNK可以形成有能够划分其中供应有发光元件LD的区域的程度的高度，并且附加图案(或堤图案)可以形成在堤BNK的顶部上。例如，堤BNK可以包括第一堤BNK1和形成为与第一堤BNK1重叠的第二堤BNK2。例如，堤BNK可以形成为单层或多层，并且堤BNK的结构、位置和/或高度可以不同地改变。
第一堤BNK1和第二堤BNK2中的每一个可以包括各种种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)、和/或特定颜色的滤色器材料。在示例中，第一堤BNK1和第二堤BNK2中的每一个可以形成为黑色不透明图案，以阻挡光的透射。第一堤BNK1和第二堤BNK2可以包括相同的材料或者包括不同的材料。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在上衬底UPL上。例如，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在上衬底UPL的表面上，以分别面对光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2。
参照图6d，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2、第一滤色器CF1至第三滤色器CF3以及光阻挡构件LBP可以全部形成在基础层BSL的表面上。例如，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以形成在基础层BSL的其上设置有发光元件LD等的表面上，并且平坦化层PLL可以形成在光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2上。
在一些实施方式中，平坦化层PLL可以配置为包括至少一个有机层的单层或多层。例如，平坦化层PLL可以包括低折射有机层，并且因此，可以确保像素PXL的光效率。
第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP可以形成在基础层BSL的其上可以设置平坦化层PLL的表面上。随后，可以形成覆盖基础层BSL的其上设置有第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP的表面的封装层ENC，以封装显示区域DA。
在实施方式中，封装层ENC可以配置为包括至少一个有机层和/或至少一个无机层的单层或多层。例如，封装层ENC可以配置为多层，其包括设置在基础层BSL的其上可以设置第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP的表面上的至少一个无机层和堆叠在无机层上的至少一个有机层。封装层ENC还可以选择性地包括设置在有机层上的至少一个无机层。然而，封装层ENC的结构不限于此。例如，在另一实施方式中，封装层ENC可以配置为仅具有多层的无机层。例如，封装层ENC的材料和/或结构可以根据实施方式而不同地改变。
在包括图6d中所示的实施方式的至少一个实施方式中，可以形成光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2以及黑矩阵图案BM的顺序、根据顺序的形状和/或是否将形成黑矩阵图案BM可以根据实施方式而不同地改变。例如，当假设光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2可以通过喷墨工艺形成时，可以根据喷墨设备的性能首先形成黑矩阵图案BM，或者可以在不形成黑矩阵图案BM的情况下形成光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2。在示例中，显示面板PNL可以包括或可以不包括在光散射层LSL、第一颜色转换层CCL1和/或第二颜色转换层CCL2之间的黑矩阵图案BM(或堤BNK)。在一些实施方式中，堤BNK和黑矩阵图案BM可以是一体的。
类似地，形成第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP的顺序和/或根据顺序的形状可以根据实施方式而不同地改变。例如，形成第一滤色器CF1至第三滤色器CF3和光阻挡构件LBP的顺序和/或根据顺序的形状可以根据形成第一滤色器CF1至第三滤色器CF3的方法等来改变。
根据图6c和图6d中所示的实施方式，光散射层LSL、第一颜色转换层CCL1和第二颜色转换层CCL2可以直接形成在基础层BSL的其上可以设置发光元件LD的表面上，从而可以提高像素PXL的光效率。
在图6b至图6d中所示的实施方式中，已经描述了第一像素PXL1、第二像素PXL2和第三像素PXL3包括发射相同颜色的光的发光元件LD，并且颜色转换层CCL可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3上方。然而，本公开不限于此。例如，即使在如图6a中所示的实施方式等中所示的第一像素PXL1、第二像素PXL2和第三像素PXL3包括发射不同颜色的光的发光元件LD的情况下，也可以在第一像素PXL1、第二像素PXL2和/或第三像素PXL3上方选择性地设置包括至少一种颜色转换颗粒的颜色转换层CCL。
图7是示出包括在图2中所示的显示装置中的像素的另一实施方式的示意性剖视图。在图7中示出与图5b相对应的图。
参照图2、图4、图5a至图5e和图7，图7中所示的像素PXL_1可以不同于图5b中所示的像素PXL，不同之处在于像素PXL_1可以包括光阻挡图案LS_1和第一绝缘层INS1(或第一绝缘图案)。除光阻挡图案LS_1和第一绝缘层INS1之外，图7中所示的像素PXL_1可以与图5b中所示的像素PXL基本相同或相似，并且因此，可以不重复重叠的描述。省略了参照图4和图5a至图5e描述的像素PXL的部件(例如，电路层PCL、图案BNP、对准电极ALE、像素电极ELT、第二绝缘层INS2和第三绝缘层INS3等)，但是其也可以应用于图7中所示的像素PXL_1。图7中所示的光阻挡图案LS_1和第一绝缘层INS1可以应用于图4和图5a至图5e中所示的像素PXL。
光阻挡图案LS_1可以设置在对准电极ALE的区域下方。
如图7中所示，光阻挡图案LS_1可以在第一图案BNP1和第二图案BNP2之间设置在钝化层PSV上。在平面图中，光阻挡图案LS_1可以基本上不在第三方向DR3上与第一图案BNP1和第二图案BNP2重叠。例如，光阻挡图案LS_1可以在平面图中基本上不与图案BNP(参见图4)重叠。
可以设置在第一图案BNP1和第二图案BNP2之间的光阻挡图案LS_1在第一方向DR1上的宽度W_LS可以小于或等于第一图案BNP1和第二图案BNP2之间的第一距离GAP1(或第一间隔)。例如，光阻挡图案LS_1在第一方向DR1上的宽度W_LS可以小于或等于图案BNP(参见图4)之间的第一距离GAP1。
对准电极ALE(参见图4)可以设置在图案BNP和光阻挡图案LS_1上。如图7中所示，第一对准电极ALE1和第三对准电极ALE3可以设置成与光阻挡图案LS_1的一部分重叠。第一对准电极ALE1和第三对准电极ALE3之间的区域(即，间隙)可以与光阻挡图案LS_1重叠。为此，光阻挡图案LS_1在第一方向DR1上的宽度W_LS可以大于对准电极ALE(参见图4)之间的第二距离GAP2(或第二间隔)。例如，如图7中所示，可以设置在第一图案BNP1和第二图案BNP2之间的光阻挡图案LS_1在第一方向DR1上的宽度W_LS可以大于第一对准电极ALE1和第三对准电极ALE3之间的第二距离GAP2。
根据本公开的实施方式，光阻挡图案LS_1在第三方向DR3的相反方向上覆盖对准电极ALE之间的区域(或间隙)，并且因此从发光元件LD发射并且在下方向上前进的光可以由光阻挡图案LS_1阻挡。因此，可以防止可能由光造成的晶体管M的劣化。
第一绝缘层INS1可以设置在对准电极ALE(参见图4)的至少一个区域上。例如，如图7中所示，第一绝缘层INS1可以设置在第一对准电极ALE1和第三对准电极ALE3的区域上，并且暴露第一对准电极ALE1的倾斜表面SS1和第三对准电极ALE3的倾斜表面SS2。然而，第一绝缘层INS1不限于此。例如，第一绝缘层INS1可以形成为覆盖对准电极ALE。
将参照图4描述示例。第一绝缘层INS1可以初步形成为完全覆盖对准电极ALE以及第一连接电极ALE5和第二连接电极ALE6。第一绝缘层INS1可以防止在后续工艺中损坏对准电极ALE或者金属的沉积。在将发光元件LD供应并对准在第一绝缘层INS1上之后，第一绝缘层INS1可以部分开口以暴露对准电极ALE。第一绝缘层INS1可以具有暴露第一连接电极ALE5和第二连接电极ALE6的区域的第五接触部分CNT5和第六接触部分CNT6。
然而，本公开不限于此，并且在完全供应并对准发光元件LD之后，第一绝缘层INS1可以以局部设置在发光元件LD下方的单独图案的形式图案化。
第一绝缘层INS1可以设置在发光元件LD下方，以稳定地支承发光元件LD。
第一绝缘层INS1可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层INS1可以包括诸如硅氮化物(SiNx)的各种种类的有机/无机绝缘材料，并且构成第一绝缘层INS1的材料没有特别限制。第一绝缘层INS1可以包括与第二绝缘层INS2和第三绝缘层INS3(参见图5a)的绝缘材料不同的绝缘材料，或者包括与第二绝缘层INS2和第三绝缘层INS3中的至少一个相同的绝缘材料。
参照图4、图5a和图5c描述的堤BNK、第二绝缘层INS2、像素电极ELT、以及第二绝缘层INS2和第三绝缘层INS3可以设置在第一绝缘层INS1上。
如上所述，光阻挡图案LS_1可以在图案BNP之间设置在对准电极ALE下方。光阻挡图案LS_1可以与对准电极ALE之间的区域(或间隙)重叠，从而阻挡在对准电极ALE之间前进的光。因此，可以防止可能由从发光元件LD发射并且在下方向上前进的光造成的晶体管M的劣化。
图8是示出包括在图2中所示的显示装置中的像素的又一实施方式的示意性剖视图。在图8中示出与图5a相对应的图。
参照图2、图4、图5a至图5e和图8，图8中所示的像素PXL_2可以不同于图5e中所示的像素PXL，不同之处在于像素PXL_2可以包括第一绝缘层INS1和光阻挡层LSDL。除第一绝缘层INS1和光阻挡层LSDL之外，图8中所示的像素PXL_2可以与图5e中所示的像素PXL基本相同或相似，并且因此，可以不重复重叠的描述。
光阻挡层LSDL可以设置在图案层BNPL和晶体管M之间。光阻挡层LSDL可以设置在图案层BNPL下方。光阻挡层LSDL可以完全设置在发光区域EA中。光阻挡层LSDL可以设置成在第三方向DR3上不仅与第一对准电极ALE1至第四对准电极ALE4(或对准电极ALE(参见图4))之间的区域(或间隙)重叠，而且与第一图案BNP1_1至第三图案BNP3_1重叠。
光阻挡层LSDL可以包括各种种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种光阻挡材料)、和/或特定颜色的滤色器材料。在示例中，光阻挡层LSDL可以形成为黑色不透明图案以阻挡光的透射。
光阻挡层LSDL可以不是单独形成的，但是图案层BNPL可以包括黑矩阵材料。然而，黑矩阵材料的曝光轮廓(或曝光中的侧表面轮廓)可能不令人满意，并且因此可能难以通过光工艺在图案层BNPL(即，包含黑矩阵材料的图案层BNPL)中形成接触部分(例如，第一接触部分CNT1(参见图4和图5c))。因此，光阻挡层LSDL可以与图案层BNPL分开地形成在图案层BNPL下方。如参照图4所描述的，第一接触部分CNT1和第二接触部分CNT2可以形成在非发光区域NEA和/或分离区域SPA中，并且因此，光阻挡层LSDL可以完全设置在发光区域EA中。在一些实施方式中，与第一接触部分CNT1和第二接触部分CNT2相对应的开口可以形成在光阻挡层LSDL中，并且除了开口，光阻挡层LSDL可以完全设置在像素区域PXA(参见图4)中。
如上所述，光阻挡层LSDL可以设置在图案层BNPL(或第一图案BNP1_1至第三图案BNP3_1)下方，并且可以完全设置在发光区域EA中。光阻挡层LSDL可以阻挡在发光区域EA中在对准电极ALE之间前进的光。因此，可以防止可能由从发光元件LD发射并且在下方向上前进的光造成的晶体管M的劣化。
图9是示出包括在图2中所示的显示装置中的像素的又一实施方式的示意性剖视图。在图9中示出与图5b相对应的图。
参照图2、图4、图5a至图5e、图7和图9，图9中所示的像素PXL_3可以不同于图5b中所示的像素PXL和图7中所示的像素PXL_1，不同之处在于像素PXL_3可以包括高折射层HRFL而不是光阻挡图案LS或LS_1。除高折射层HRFL之外，图9中所示的像素PXL_3可以与图7中所示的像素PXL_1基本相同或相似，并且因此，可以不重复重叠的描述。省略了参照图4和图5a至图5e描述的像素PXL的部件(例如，电路层PCL、图案BNP、对准电极ALE、像素电极ELT、第二绝缘层INS2和第三绝缘层INS3等)，但是其也可以应用于图9中所示的像素PXL_3。换句话说，图9中所示的高折射层HRFL可以应用于图4和图5a至图5e中所示的像素PXL。
高折射层HRFL可以设置在晶体管M与第一图案BNP1和第二图案BNP2(或图案BNP(参见图4))之间。高折射层HRFL可以完全设置在钝化层PSV(或基础层)上。
高折射层HRFL可以具有比相邻部件的折射率相对较高的折射率，并且允许入射光在高折射层HRFL中全反射。从发光元件LD发射并且在下方向上前进的光的量可以减小，并且因此可以防止或减少可能由光造成的晶体管M的劣化。
高折射层HRFL的折射率可以高于第一绝缘层INS1、钝化层PSV以及第一图案BNP1和第二图案BNP2的折射率中的最高折射率。例如，在第一绝缘层INS1、钝化层PSV以及第一图案BNP1和第二图案BNP2具有约1.4至约1.6的折射率或约1.47至约1.52的折射率的情况下，高折射层HRFL可以具有高于约1.6或约1.52的折射率。
例如，为了实现通过考虑从发光元件LD入射到第一对准电极ALE1和第三对准电极ALE3之间的区域(或间隙)上的光的角度而造成的全反射，高折射层HRFL的折射率可以比第一绝缘层INS1、钝化层PSV、以及第一图案BNP1和第二图案BNP2的折射率中的最高折射率高出至少约0.1或约0.2。
高折射层HRFL可以包括诸如硅氮化物(SiNx)和硅氧化物(SiOx)的各种种类的有机/无机绝缘材料，并且构成高折射层HRFL的材料没有特别限制。
如上所述，高折射层HRFL可以设置在图案BNP和对准电极ALE下方，具有比相邻部件(例如，第一绝缘层INS1、钝化层PSV以及第一图案BNP1和第二图案BNP2)的折射率相对较高的折射率，并且允许入射光在其中全反射。在透射通过高折射层HRFL的同时朝向晶体管M前进的光的量可以由于全反射而减小，并且可以防止或减少可能由光造成的晶体管M的劣化。
尽管已经根据上述实施方式具体描述了本发明的技术精神，但是应当注意，上述实施方式用于解释而不是用于限制。此外，本领域技术人员将理解，在本发明的技术精神的范围内，各种修改是可能的。
本发明的范围不限于在说明书的详细描述中描述的内容，而应由权利要求限定。此外，从权利要求及其等同概念的含义和范围得到的所有改变或修改都应被解释为包括在本发明的范围内。

Claims (21)

1.一种显示装置，包括：
第一图案和第二图案，在发光区域中彼此间隔开；
第一发光元件，设置在所述第一图案和所述第二图案之间；
第一电极，设置在所述第一图案上；
第二电极，设置在所述第二图案上；以及
光阻挡图案，设置在所述第一发光元件下方并且在所述第一图案和所述第二图案之间。
2.根据权利要求1所述的显示装置，其中，所述光阻挡图案包括光阻挡材料，所述光阻挡材料阻挡从所述第一发光元件发射的光。
3.根据权利要求1所述的显示装置，其中，
所述第一图案和所述第二图案在第一方向上彼此间隔开，
所述光阻挡图案在所述第一方向上的宽度大于所述第一电极与所述第二电极之间在所述第一方向上的距离，以及
所述光阻挡图案的所述宽度小于所述第一图案与所述第二图案之间在所述第一方向上的距离。
4.根据权利要求1所述的显示装置，其中，
所述光阻挡图案设置在所述第一电极和所述第二电极上并且在所述第一图案和所述第二图案之间，以及
所述光阻挡图案覆盖所述第一电极和所述第二电极之间的区域。
5.根据权利要求4所述的显示装置，其中，
所述光阻挡图案不与所述第一图案和所述第二图案重叠，以及
所述第一电极的第一倾斜表面与所述第二电极的第二倾斜表面彼此面对，并且由所述光阻挡图案暴露。
6.根据权利要求5所述的显示装置，其中，所述光阻挡图案延伸到所述第一电极、所述第二电极和所述第一发光元件。
7.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极中的每一个包括反射从所述第一发光元件发射的光的反射材料。
8.根据权利要求1所述的显示装置，还包括：
晶体管和电力线，设置在所述第一图案和所述第二图案下方；
第一像素电极，将所述第一发光元件的第一端部和所述晶体管彼此电连接；以及
第二像素电极，将所述第一发光元件的第二端部和所述电力线彼此电连接。
9.根据权利要求8所述的显示装置，其中，所述第一像素电极和所述第二像素电极中的每一个包括透明导电材料，所述透明导电材料允许从所述第一发光元件发射的光透射通过所述第一像素电极和所述第二像素电极。
10.根据权利要求8所述的显示装置，还包括：
堤，限定所述发光区域；以及
颜色转换层，在所述发光区域中设置在所述第一发光元件上，所述颜色转换层转换从所述第一发光元件发射的光的颜色。
11.根据权利要求1所述的显示装置，其中，
所述光阻挡图案设置在所述第一电极和所述第二电极下方，以及
所述光阻挡图案与所述第一电极和所述第二电极之间的区域重叠。
12.根据权利要求11所述的显示装置，其中，
所述光阻挡图案设置在所述第一图案和所述第二图案之间，以及
所述光阻挡图案延伸到所述第一电极和所述第二电极。
13.根据权利要求12所述的显示装置，还包括：
第一绝缘层，在所述第一图案和所述第二图案之间的区域中设置在所述第一发光元件和所述光阻挡图案之间。
14.根据权利要求11所述的显示装置，还包括设置在所述第一图案和所述第二图案下方的晶体管，
其中，所述光阻挡图案设置在所述第一图案和所述第二图案与所述晶体管之间。
15.根据权利要求14所述的显示装置，其中，
所述第一图案和所述第二图案是保护层的部分，所述保护层的顶表面在所述部分处突出，以及
所述光阻挡图案设置在所述保护层和所述晶体管之间。
16.根据权利要求14所述的显示装置，还包括：
第三图案，在所述发光区域中与所述第二图案间隔开；
第二发光元件，设置在所述第二图案和所述第三图案之间；
第三电极，设置在所述第二图案上，所述第三电极具有面对所述第二发光元件的第一端部的倾斜表面；以及
第四电极，设置在所述第三图案上，所述第四电极具有面对所述第二发光元件的第二端部的倾斜表面，
其中，所述光阻挡图案与所述第二电极和所述第三电极之间的区域以及所述第三电极和所述第四电极之间的区域重叠。
17.一种显示装置，包括：
基础层；
第一图案和第二图案，在发光区域中在所述基础层上彼此间隔开；
发光元件，设置在所述第一图案和所述第二图案之间；
第一电极，设置在所述第一图案上；
第二电极，设置在所述第二图案上；以及
绝缘层，设置在所述发光元件下方并且在所述第一图案和所述第二图案之间，
其中，所述第一电极和所述第二电极中的每一个包括反射从所述发光元件发射的光的反射材料，以及
所述绝缘层的折射率高于所述基础层的折射率。
18.根据权利要求17所述的显示装置，其中，所述绝缘层的所述折射率高于所述第一图案的折射率和所述第二图案的折射率。
19.根据权利要求18所述的显示装置，还包括：
第一绝缘图案，在所述第一电极和所述第二电极之间的区域中设置在所述发光元件和所述绝缘层之间，
其中，所述绝缘层的所述折射率高于所述第一绝缘层的折射率。
20.根据权利要求18所述的显示装置，其中，所述绝缘层设置在所述发光区域的基本上整个区域中。
21.一种显示装置，包括：
第一电极，具有第一倾斜表面；
第二电极，具有面对所述第一倾斜表面的第二倾斜表面，所述第一电极和所述第二电极在发光区域中彼此间隔开；
发光元件，设置在所述第一电极的所述第一倾斜表面和所述第二电极的所述第二倾斜表面之间；以及
光阻挡图案，在所述发光区域中设置在所述发光元件下方。
CN202280031107.5A 2021-04-26 2022-04-11 显示装置 Pending CN117242576A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210053879A KR20220147187A (ko) 2021-04-26 2021-04-26 표시 장치
KR10-2021-0053879 2021-04-26
PCT/KR2022/005203 WO2022231170A1 (ko) 2021-04-26 2022-04-11 표시 장치

Publications (1)

Publication Number Publication Date
CN117242576A true CN117242576A (zh) 2023-12-15

Family

ID=83693494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280031107.5A Pending CN117242576A (zh) 2021-04-26 2022-04-11 显示装置

Country Status (4)

Country Link
US (1) US20220344379A1 (zh)
KR (1) KR20220147187A (zh)
CN (1) CN117242576A (zh)
WO (1) WO2022231170A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592392B1 (ko) * 2004-10-26 2006-06-22 엘지전자 주식회사 유기 전계발광표시소자 및 그 제조방법
KR20130126408A (ko) * 2012-05-11 2013-11-20 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
KR102317835B1 (ko) * 2014-11-04 2021-10-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20210044938A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220147187A (ko) 2022-11-03
WO2022231170A1 (ko) 2022-11-03
US20220344379A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
CN117242576A (zh) 显示装置
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
CN115707313A (zh) 显示装置和制造该显示装置的方法
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
CN116018014A (zh) 显示装置及其制造方法
US11705478B2 (en) Display device
CN116457939A (zh) 显示装置
CN116964744A (zh) 显示装置
US20240145643A1 (en) Display device and manufacturing method thereof
US11785824B2 (en) Display device and manufacturing method thereof
CN218632042U (zh) 显示装置
US20230206836A1 (en) Display device
US20240014351A1 (en) Display device and method of fabricating the same
CN220441192U (zh) 显示装置
US11695094B2 (en) Pixel and display device including the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240079527A1 (en) Display device and method of fabricating the same
CN117410290A (zh) 显示装置
CN116435444A (zh) 显示装置
CN116264264A (zh) 显示装置
CN116137790A (zh) 显示装置
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR20240018013A (ko) 표시 장치
CN116805630A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination