CN116805630A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116805630A
CN116805630A CN202310004082.6A CN202310004082A CN116805630A CN 116805630 A CN116805630 A CN 116805630A CN 202310004082 A CN202310004082 A CN 202310004082A CN 116805630 A CN116805630 A CN 116805630A
Authority
CN
China
Prior art keywords
sub
pixel
layer
pixels
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310004082.6A
Other languages
English (en)
Inventor
申东熹
李起昌
朴鲁卿
孙宣权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116805630A publication Critical patent/CN116805630A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：数据线，在第一方向上布置，数据线在第二方向上延伸；以及子像素，在第一方向上布置，子像素电连接到数据线。数据线之间的距离大于子像素之间的距离，并且子像素包括：第一子像素，发射第一颜色的光；以及第二子像素，发射第二颜色的光。第一子像素之中的在第一方向上彼此相邻的两个第一子像素电连接到数据线之中的一条数据线。

Description

显示装置
本申请要求于2022年3月24日在韩国知识产权局(KIPO)提交的第10-2022-0036882号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开总体上涉及一种显示装置。
背景技术
随着对信息显示的兴趣和对便携式信息媒体的需求增加，研究和商业化已经集中于显示装置。
发明内容
实施例提供了一种显示装置，在该显示装置中，信号线的负载降低。
根据公开的方面，提供了一种显示装置，所述显示装置包括：数据线，在第一方向上布置，数据线在第二方向上延伸；以及子像素，在第一方向上布置，子像素电连接到数据线，其中，数据线之间的距离大于子像素之间的距离。子像素包括：第一子像素，发射第一颜色的光；以及第二子像素，发射第二颜色的光。第一子像素之中的在第一方向上彼此相邻的两个第一子像素电连接到数据线之中的一条数据线。
第二子像素之中的在第一方向上彼此相邻的两个第二子像素可以电连接到数据线之中的另一条数据线。
数据线可以彼此间隔开，且子像素中的两个子像素设置在数据线之间。
子像素还可以包括发射第三颜色的光的第三子像素。电连接到所述两个第一子像素的所述一条数据线可以定位在彼此相邻的第二子像素之中的第二子像素与第三子像素之中的第三子像素之间。
第三子像素之中的彼此相邻的两个第三子像素可以电连接到数据线之中的另一条数据线。所述另一条数据线可以定位在彼此相邻的第一子像素之中的第一子像素与第二子像素之中的第二子像素之间。
显示装置还可以包括：感测线，在第一方向上布置，感测线在第二方向上延伸。子像素之中的彼此相邻的两个子像素可以电连接到感测线之中的一条感测线。
感测线之间的距离可以基本上等于数据线之间的距离。
数据线和感测线可以在第一方向上交替地布置，且子像素中的一个子像素设置在数据线与感测线之间。
所述两个第一子像素可以电连接到感测线之中的不同感测线。
感测线中的每条可以电连接到子像素之中的与感测线中的每条最相邻的两个子像素。所述两个子像素可以发射不同颜色的光。
子像素中的每个可以包括：像素电路，包括至少一个晶体管；以及至少一个发光元件，电连接到像素电路。所述两个第一子像素可以在平面图中具有在第二方向上彼此反转的电路结构。
所述至少一个发光元件可以包括彼此并联电连接的无机发光二极管。
所述至少一个发光元件可以包括有机发光二极管。
子像素中的每个可以包括：至少一个发光元件，设置在基底上；波长转换图案，设置在所述至少一个发光元件上方，波长转换图案对从所述至少一个发光元件入射的光进行转换；以及滤色器，设置在波长转换图案上方。
根据公开的方面，提供了一种显示装置，所述显示装置包括：第一数据线、第二数据线和第三数据线，在第一方向上布置并且在第二方向上延伸；第一扫描线和第二扫描线，在第一方向上延伸；以及第一像素和第二像素，电连接到第一扫描线和第二扫描线并且在一个像素行中彼此相邻。第一像素和第二像素中的每个包括在第一方向上顺序地布置的第一子像素、第二子像素和第三子像素。第一像素的第一子像素和第二像素的第一子像素共享第一数据线，并且第一像素的第三子像素和第二像素的第三子像素共享第二数据线。
第二像素的第二子像素可以电连接到第三数据线，并且第一像素的第二子像素可以电连接到与第三数据线不同的参考数据线。
第一数据线可以定位在第一像素的第二子像素与第一像素的第三子像素之间，并且第二数据线可以定位在第二像素的第一子像素与第二像素的第二子像素之间。
显示装置还可以包括在第一方向上布置的感测线，感测线在第二方向上延伸。感测线中的每条可以电连接到第一子像素、第二子像素和第三子像素之中的与感测线中的每条最相邻的两个子像素。
感测线可以包括第一感测线、第二感测线和第三感测线。
第一像素的第一子像素和第一像素的第二子像素可以共享第一感测线。第一像素的第三子像素和第二像素的第一子像素可以共享第二感测线。
第一子像素、第二子像素和第三子像素中的每个可以包括：像素电路，包括至少一个晶体管；以及至少一个发光元件，电连接到像素电路。所述至少一个发光元件可以包括彼此并联电连接的无机发光二极管。
附图说明
现在将在下文中参照附图更充分地描述示例实施例，然而，示例实施例可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将更彻底和更完整，并且将向本领域技术人员更充分地传达示例实施例的范围。
在附图中，为了示出清楚，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，该元件可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。同样的附图标记始终指代同样的元件。
图1是示出根据公开的实施例的显示装置的示意性平面图。
图2A、图2B和图2C是示出包括在图1中所示的显示装置中的子像素的实施例的等效电路的示意图。
图3是示出包括在图1中所示的显示装置中的子像素的实施例的等效电路的示意图。
图4和图5是示出图3中所示的子像素的示意性布局图。
图6是示出图5中所示的第一子像素的实施例的示意图。
图7是示出沿着图6中所示的线I-I'截取的第一子像素的实施例的示意性剖视图。
图8A和图8B是示出图5中所示的第一子像素的其它实施例的示意图。
图9A和图9B是示出包括在图1中所示的显示装置中的像素的剖视图。
图10是示出包括在图1中所示的显示装置中的子像素的另一实施例的剖视图。
图11是示出包括在图1中所示的显示装置中的子像素的对比实施例的等效电路的示意图。
图12是示出图11中所示的子像素的示意性布局图。
图13是示出包括在图1中所示的显示装置中的子像素的另一实施例的等效电路的示意图。
图14是示出图13中所示的子像素的示意性布局图。
图15是示出根据公开的实施例的发光元件的示意图。
具体实施方式
公开可以应用各种改变和不同的形状，因此仅利用特定示例进行详细说明。然而，示例不限于某些形状，而是适用于所有改变以及等同材料和替换。为了更好地理解，所包括的附图以图可以扩展的方式被示出。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的“第一”元件也可以被命名为“第二”元件。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也旨在包括复数形式。
还将理解的是，当在本说明书中使用术语“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在和/或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。此外，元件(诸如层、区域、基底或板)放置在另一元件“上”或“上方”的表述不仅表示该元件“直接”放置在所述另一元件“上”或放置在所述另一元件“紧挨着的上方”的情况，而且还表示其它元件置于该元件与所述另一元件之间的情况。相反，元件(诸如层、区域、基底或板)放置在另一元件“之下”或“下方”的表述不仅表示该元件“直接”放置在所述另一元件“之下”或放置在所述另一元件“紧挨着的下方”的情况，而且还表示其它元件置于该元件与所述另一元件之间的情况。
通过一起参照下面详细描述的实施例以及附图，将清楚地描述公开的效果和特性以及实现效果和特性的方法。然而，公开不限于这里公开的实施例，而是可以以各种形式实现。在整个说明书中，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者间接连接或间接结合到所述另一元件且一个或更多个居间元件置于该元件与所述另一元件之间。在公开的实施例中，两个组件之间的“连接”术语可以包括电连接和物理连接两者。将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理接触和/或电接触、物理连接和/或电连接或者物理结合和/或电结合。
为了描述性目的，这里可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下(下部)”、“在……上”、“在……上方”、“上(上部)”、“在……之上”、“较高的”、“侧(侧部、侧面)”(例如，如在“侧壁”中)等的空间相对术语，从而来描述如附图中所示的一个元件与其它元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定向为“在”所述其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以以其它方式定向(例如，旋转90度或处于其它方位)，如此，应当相应地解释这里使用的空间相对描述语。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、连接到或结合到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
如这里所使用的术语“约(大约)”或“大致(近似)”包括所陈述的值，并且表示：考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，在特定值的如本领域普通技术人员所确定的可接受偏差范围内。例如，“大约(约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
术语“和/或”包括相关构造的一个或更多个的所有组合。例如，“A和/或B”可以被理解为表示“A、B或者A和B”。
短语“……中的至少一个(种/者)”出于其含义和解释的目的而旨在包括“从……的组中选择的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为表示“A、B或者A和B”。
除非在这里另外定义或暗示，否则这里所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应当被解释为具有与它们在相关领域和公开的上下文(背景)中的含义一致的含义，并且不应以理想化或过于形式化的意义来解释，除非这里明确地如此定义。
在下文中，将参照附图描述根据公开的实施例的显示装置。
图1是示出根据公开的实施例的显示装置的示意性平面图。图1示出了设置在显示装置中的显示面板PNL。
图1基于显示区域DA示出了显示面板PNL的结构。然而，在一些实施例中，还可以在显示面板PNL中设置附图中未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，或称为“焊盘”或“焊垫”)。
参照图1，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素PXL。
基底SUB用于构成显示面板PNL的基体构件，并且可以是刚性基底或刚性膜或者柔性基底或柔性膜。在示例中，基底SUB可以形成为(或被构造为)由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)或者至少一个绝缘层。基底SUB的材料和/或性质不被具体(特别)限制。
在实施例中，基底SUB可以是基本上透明的。术语“基本上透明的”可以表示光可以以一定透射率(例如，预定透射率或可选透射率)或更大的透射率透射。在另一实施例中，基底SUB可以是半透明的或不透明的。在一些实施例中，基底SUB可以包括反射材料。
显示面板PNL和用于形成显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。
像素PXL可以布置在显示区域DA中。连接到显示区域DA的像素PXL的各种线、垫和/或内置电路可以设置在非显示区域NDA中。
像素PXL可以包括子像素SPX1至SPX3。例如，像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
子像素SPX1至SPX3中的每个可以发射一定颜色(例如，预定颜色或可选颜色)的光。在一些实施例中，子像素SPX1至SPX3可以发射不同颜色的光线(或光)。在示例中，第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一子像素SPX1可以是发射红色的光(红光)的红色像素，第二子像素SPX2可以是发射绿色的光(绿光)的绿色像素，并且第三子像素SPX3可以是发射蓝色的光(蓝光)的蓝色像素。然而，公开不限于此。
在实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，以分别发射第一颜色的光线、第二颜色的光线和第三颜色的光线。在另一实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有发射相同颜色的光的发光元件，并且包括设置在相应的发光元件上方的不同颜色的颜色转换层和/或滤色器，以分别发射第一颜色的光线、第二颜色的光线和第三颜色的光线。然而，形成每个像素PXL的子像素SPX1至SPX3的颜色、类型和/或数量不被具体限制。例如，从每个像素PXL发射的光的颜色可以各种地改变。
子像素SPX1至SPX3可以根据条结构或结构等规则地布置。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以在第一方向DR1上顺序地且重复地设置。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以在第二方向DR2上重复地设置。至少一个第一子像素SPX1、至少一个第二子像素SPX2和至少一个第三子像素SPX3可以构成能够发射各种颜色的光线的像素PXL。然而，子像素SPX1至SPX3的布置结构不限于此，并且子像素SPX1至SPX3可以以各种结构和/或各种方式布置在显示区域DA中。
在实施例中，子像素SPX1至SPX3中的每个可以形成为有效像素。例如，子像素SPX1至SPX3中的每个可以包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源(例如，至少一个发光元件)。但是，可以应用于显示装置的子像素SPX1至SPX3的种类、结构和/或驱动方法不被具体限制。
图2A、图2B和图2C是示出包括在图1中所示的显示装置中的子像素的实施例的等效电路的示意图。
在一些实施例中，图2A至图2C中所示的子像素SPX可以是设置在图1中所示的显示面板PNL中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的至少一者。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以具有彼此基本上相同或相似的结构。
参照图2A至图2C，子像素SPX可以包括用于产生具有与数据信号对应的亮度的光的光源部分LSU和用于驱动光源部分LSU的像素电路PXC。
光源部分LSU可以包括电连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。在示例中，第一电源VDD可以设定为高电位电源，并且第二电源VSS可以设定为低电位电源。至少在子像素SPX的发射时段期间，第一电源VDD与第二电源VSS之间的电位差可以设定为基本上等于或大于发光元件LD的阈值电压。
发光元件LD可以发射具有与通过像素电路PXC供应的驱动电流对应的亮度的光。发光元件LD可以形成为有机发光二极管或无机发光二极管，诸如微发光二极管或量子点发光二极管。在实施例中，发光元件LD可以是通过使用具有无机晶体结构的材料制造的具有超小型尺寸(例如，小至纳米级至微米级的程度的尺寸)的发光二极管。
在实施例中，光源部分LSU可以包括彼此并联连接的发光元件LD。
如图2B中所示，光源部分LSU可以包括第一电极CNE1、第二电极CNE2和发光元件LD，第一电极CNE1经由像素电路PXC和第一电力线PL1电连接到第一电源VDD，第二电极CNE2通过第二电力线PL2电连接到第二电源VSS，发光元件LD在第一电极CNE1与第二电极CNE2之间在相同方向上彼此电连接。在实施例中，第一电极CNE1可以是阳极电极或对应于阳极电极，并且第二电极CNE2可以是阴极电极或对应于阴极电极。
发光元件LD可以包括通过第一电极CNE1和/或像素电路PXC电连接到第一电源VDD的第一端部部分(例如，p型端部部分)以及通过第二电极CNE2电连接到第二电源VSS的第二端部部分(例如，n型端部部分)。例如，发光元件LD可以在第一电极CNE1与第二电极CNE2之间在正向方向上并联连接。在第一电极CNE1与第二电极CNE2之间在正向方向上连接的发光元件LD可以分别形成有效光源，并且这些有效光源可以构成像素PXL的光源部分LSU。
发光元件LD的端部部分(例如，p型端部部分)可以通过光源部分LSU的电极(例如，第一电极CNE1)共同连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1电连接到第一电源VDD。发光元件LD的另一端部部分(例如，n型端部部分)可以通过光源部分LSU的另一电极(例如，第二电极CNE2)和第二电力线PL2共同连接到第二电源VSS。
在另一实施例中，光源部分LSU可以包括串联连接的发光元件LD。例如，光源部分LSU可以包括构成至少两个串联级并且彼此串联/并联连接的发光元件LD。
如图2C中所示，光源部分LSU可以包括构成至少两个串联级并且彼此串联/并联连接的发光元件LD。每个串联级可以包括一对电极(例如，两个电极)和电连接在所述一对电极之间的至少一个发光元件LD。构成各个串联级的发光元件LD的数量可以彼此基本上相等或不同，并且发光元件LD的数量不被具体限制。例如，第一串联级可以包括电连接在第一电极CNE1与中间电极CTE(或第三电极)之间的至少一个第一发光元件LD1，并且第二串联级可以包括电连接在中间电极CTE与第二电极CNE2之间的至少一个第二发光元件LD2。
在通过使用具有相同条件(例如，相同尺寸和/或相同数量)的发光元件LD作为有效光源来构造光源部分LSU的情况下，电力效率可以在发光元件LD以串联结构或串联/并联混合结构连接的情况下改善。例如，与其中发光元件LD仅并联连接的光源部分LSU相比，在其中发光元件LD串联连接或串联/并联连接的光源部分LSU中，可以通过使用相同的电流来呈现较高的亮度。与其中发光元件LD仅并联连接的光源部分LSU相比，在其中发光元件LD串联连接或串联/并联连接的光源部分LSU中，可以通过使用较低的驱动电流来呈现相同的亮度。在其中发光元件LD以串联结构或串联/并联混合结构连接的子像素SPX中，尽管在一些串联级中发生短路缺陷等，但是可以通过其它串联级的发光元件LD来呈现一定程度的亮度。因此，可以降低在子像素SPX中发生暗点缺陷的可能性。
像素电路PXC可以电连接在第一电源VDD与光源部分LSU之间。像素电路PXC可以电连接到扫描线Si(或栅极线)和数据线Dj。像素电路PXC还可以电连接到感测控制线SSi和感测线SLj。在示例中，在子像素SPX设置在显示区域DA的第i(其中，i是大于0的自然数)水平线(行或像素行)和第j(其中，j是大于0的自然数)竖直线(列或像素列)上的情况下，子像素SPX的像素电路PXC可以电连接到第i扫描线Si、第i感测控制线SSi、第j数据线Dj和第j感测线SLj。
在一些实施例中，像素电路PXC可以包括晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1可以电连接在第一电源VDD与光源部分LSU之间。例如，第一晶体管T1的第一电极(例如，漏电极)可以电连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，源电极)可以电连接到光源部分LSU的电极(例如，阳极电极)。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1的背栅电极可以电连接到第二节点N2。第一晶体管T1可以与第一节点N1的电压对应地来控制供应到光源部分LSU的驱动电流。例如，第一晶体管T1可以是用于控制子像素SPX的驱动电流的驱动晶体管。
第二晶体管T2可以电连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以电连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以电连接到第一节点N1。第二晶体管T2的栅电极可以电连接到扫描线Si。在从扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号SCi的情况下，第二晶体管T2可以导通，以将数据线Dj和第一节点N1彼此电连接。可以针对每个帧周期将对应帧的数据信号DSj供应到数据线Dj。数据信号DSj可以通过在其中供应具有栅极导通电压的扫描信号SCi的时段期间导通的第二晶体管T2传输到第一节点N1。例如，第二晶体管T2可以是用于将每个数据信号DSj传输到子像素SPX的内部的开关晶体管。
第三晶体管T3可以电连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的第一电极可以电连接到感测线SLj，并且第三晶体管T3的第二电极可以电连接到第二节点N2(或第一晶体管T1的第二电极)。第三晶体管T3的栅电极可以连接到感测控制线SSi。在省略感测控制线SSi的情况下，第三晶体管T3的栅电极可以连接到扫描线(定位在扫描线Si所定位在的行之前的行上的前一扫描线或者定位在扫描线Si所定位在的行之后的行上的后一扫描线)。在感测时段(例如，预定感测时段或可选感测时段)期间，第三晶体管T3可以通过供应到感测控制线SSi的具有栅极导通电压的感测控制信号SSCi导通，以将感测线SLj和第一晶体管T1彼此电连接。
在一些实施例中，感测时段可以是用于提取设置在显示区域DA中的子像素SPX的特性(例如，第一晶体管T1的阈值电压等)的时段。在感测时段期间，可以通过数据线Dj和第二晶体管T2来供应可以使第一晶体管T1导通的参考电压(例如，预定参考电压或可选参考电压)，或者可以通过将每个子像素SPX连接到电流源等来使第一晶体管T1导通。当通过将具有栅极导通电压的感测控制信号SSCi供应到第三晶体管T3而使第三晶体管T3导通时，第一晶体管T1可以电连接到感测线SLj。随后，通过感测线SLj将感测信号SENj输出到外部装置，并且通过使用感测信号SENj来检测每个子像素SPX的特性(包括第一晶体管T1的阈值电压等)。
存储电容器Cst的第一电极可以电连接到第二节点N2，并且存储电容器Cst的第二电极可以电连接到第一节点N1。在每个帧周期期间，存储电容器Cst充有与供应到第一节点N1的数据信号DSj对应的电压。
尽管图2A至图2C示出了包括在像素电路PXC中的晶体管(例如，第一晶体管T1、第二晶体管T2和第三晶体管T3)全部是n型晶体管，但公开不限于此，并且第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为p型晶体管。像素电路PXC可以形成为使用各种结构和/或各种驱动方法的像素电路。
图3是示出包括在图1中所示的显示装置中的子像素的实施例的等效电路的示意图。作为示例，图3示出了包括在水平线中的一些子像素。
参照图1和图3，第一像素PXL_ODD(奇数像素或奇数列的像素)和第二像素PXL_EVEN(偶数像素或偶数列的像素)可以定位在一条水平线上。第一像素PXL_ODD和第二像素PXL_EVEN仅根据它们的位置而命名，并且第一像素PXL_ODD和第二像素PXL_EVEN中的每个可以与像素PXL基本上相同。第一像素PXL_ODD和第二像素PXL_EVEN可以在第一方向DR1上顺序地且重复地布置。
第一像素PXL_ODD和第二像素PXL_EVEN中的每个可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3(见图1)。第一子像素SPX1_O、第二子像素SPX2_O和第三子像素SPX3_O(或奇数第一子像素、奇数第二子像素和奇数第三子像素)分别表示包括在第一像素PXL_ODD中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3，并且第一子像素SPX1_E、第二子像素SPX2_E和第三子像素SPX3_E(或偶数第一子像素、偶数第二子像素和偶数第三子像素)分别表示包括在第二像素PXL_EVEN中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
栅极线SC_ODD和SC_EVEN可以在第一方向DR1上延伸，并且在第二方向DR2上布置。包括在水平线中的子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E可以在第一方向DR1上顺序地布置。子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E可以基本上定位在第一栅极线SC_ODD与第二栅极线SC_EVEN之间，并且连接到第一栅极线SC_ODD和第二栅极线SC_EVEN。第一栅极线SC_ODD(奇数扫描线或第一扫描线)和第二栅极线SC_EVEN(偶数扫描线或第二扫描线)中的每条可以对应于图2A至图2C中所示的扫描线Si或感测控制线SSi。
数据线D0至D6可以在第二方向DR2上延伸，并且在第一方向DR1上布置。数据线D0至D6之间的距离可以大于子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E之间的距离。例如，数据线D0至D6可以彼此间隔开，且子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E中的两个子像素置于彼此间隔开的数据线之间。然而，数据线D0至D6之间的距离不限于此。例如，数据线D0至D6可以彼此间隔开，且子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E中的三个子像素置于彼此间隔开的数据线之间。
与数据线D0至D6类似，感测线SL1至SL5可以在第二方向DR2上延伸，并且在第一方向DR1上布置。感测线SL1至SL5之间的距离可以基本上等于数据线D0至D6之间的距离。例如，感测线SL1至SL5可以彼此间隔开，且子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E中的两个子像素置于彼此间隔开的感测线之间。
在一些实施例中，数据线D0至D6和感测线SL1至SL6可以在第一方向DR1上交替地布置，且子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E中的一个子像素置于数据线与感测线之间。
第一感测线SL1(或第一信号线)可以定位在第一像素PXL_ODD的第一子像素SPX1_O与第二子像素SPX2_O之间，并且第二数据线D2(或第二信号线)可以定位在第一像素PXL_ODD的第二子像素SPX2_O与第三子像素SPX3_O之间。类似地，第三感测线SL3(或第三信号线)可以定位在第一像素PXL_ODD的第三子像素SPX3_O与第二像素PXL_EVEN的第一子像素SPX1_E之间，并且第四数据线D4(或第四信号线)可以定位在第二像素PXL_EVEN的第一子像素SPX1_E与第二子像素SPX2_E之间。第五感测线SL5(或第五信号线)可以定位在第二像素PXL_EVEN的第二子像素SPX2_E与第三子像素SPX3_E之间，并且第六数据线D6(或第六信号线)可以定位在第二像素PXL_EVEN的第三子像素SPX3_E的右侧处。参考数据线D0可以定位在第一像素PXL_ODD的第一子像素SPX1_O的左侧处。例如，数据线D0至D6可以对应于偶数列(或奇数列)定位，并且感测线SL1至SL5可以对应于奇数列(或偶数列)定位。
在实施例中，子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E之中的发射相同颜色的光并且彼此相邻的两个子像素可以共享一条数据线。
例如，如图3中所示，发射第一颜色的光的两个第一子像素SPX1_O和SPX1_E可以电连接到第二数据线D2。发射第三颜色的光的两个第三子像素SPX3_O和SPX3_E可以电连接到第四数据线D4。发射第二颜色的光的第二子像素SPX2_E可以电连接到第六数据线D6，并且与定位在第二像素PXL_EVEN的右侧处的另一第二子像素(例如，第三像素的第二子像素)共享第六数据线D6。第一像素PXL_ODD的第二子像素SPX2_O可以电连接到参考数据线D0。第一像素PXL_ODD的第二子像素SPX2_O可以不与另一第二子像素共享任何数据线，但公开不限于此。例如，虚设子像素可以设置在第一像素PXL_ODD的左侧处，并且第一像素PXL_ODD的第二子像素SPX2_O可以与虚设子像素共享参考数据线D0。
两个子像素共享一条数据线，从而可以减少显示装置中的数据线的数量。随着子像素SPX1_O至SPX3_O与SPX1_E至SPX3_E之间的距离减小，显示装置的分辨率可以相对地改善。发射相同颜色的光的两个子像素共享一条数据线，从而可以更充分地确保充电时间(或关于子像素的数据信号的记录时间)。例如，针对第一颜色子像素的第一数据信号的第一电压范围可以与针对第二颜色子像素的第二数据信号的第二电压范围不同。在第一颜色子像素和第二颜色子像素共享一条数据线的情况下的数据信号的波动范围会大于在第一颜色子像素(或第二颜色子像素)共享一条数据线的情况下的数据信号的波动范围。因此，在第一颜色子像素和第二颜色子像素共享一条数据线的情况下的数据信号的转变时间(例如，数据信号在第一电压范围和第二电压范围内波动的时间)会大于在第一颜色子像素(或第二颜色子像素)共享一条数据线的情况下的数据信号的转变时间(例如，数据信号在第一电压范围(或第二电压范围)内波动的时间)。因此，在发射相同颜色的光的子像素共享一条数据线的情况下，可以更充分地确保同一水平时间中的除了转变时间之外的充电时间，因此，基于更准确(精确)地记录的数据信号，子像素可以发射具有更准确的亮度的光。作为另一示例，在已经充分确保充电时间的情况下(或在充电时间固定的情况下)，可以减少水平时间，并且显示装置可以以更高的驱动频率(或刷新率)来驱动。
在实施例中，子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E之中的彼此相邻的两个子像素可以共享一条感测线。
例如，第一像素PXL_ODD的第一子像素SPX1_O和第二子像素SPX2_O可以电连接到第一感测线SL1。第一像素PXL_ODD的第三子像素SPX3_O和第二像素PXL_EVEN的第一子像素SPX1_E可以电连接到第三感测线SL3。第二像素PXL_EVEN的第二子像素SPX2_E和第三子像素SPX3_E可以电连接到第五感测线SL5。
图4和图5是示出图3中所示的子像素的示意性布局图。图4和图5基于图2C中所示的子像素SPX的像素电路PXC(或像素电路层)示出了子像素的布局。
参照图3至图5，第一像素PXL_ODD的第一子像素SPX1_O和第三子像素SPX3_O以及第二像素PXL_EVEN的第二子像素SPX2_E可以具有基本上相同的像素结构(或电路结构)，第一像素PXL_ODD的第二子像素SPX2_O以及第二像素PXL_EVEN的第一子像素SPX1_E和第三子像素SPX3_E可以具有基本上相同的像素结构，并且第一子像素SPX1_O和第一子像素SPX1_E可以具有在第二方向DR2上彼此反转的像素结构。因此，将基于第一像素PXL_ODD的第一子像素SPX1_O(和第二像素PXL_EVEN的第一子像素SPX1_E)来描述子像素SPX1_O至SPX3_E的共同构造，并且将不重复重复的描述。
第一竖直电力线PL1_V、感测线SL1至SL5、数据线D2至D6和第二竖直电力线PL2_V可以基本上在第二方向DR2上延伸，并且在第一方向DR1上布置。感测线SL1至SL5可以具有部分弯曲的形状，但公开不限于此。
相对于第一子像素SPX1_O的第一电容器电极CE1，第一竖直电力线PL1_V可以设置在左方向上，并且第二竖直电力线PL2_V可以设置在右方向上。感测线SL1至SL5和数据线D2至D6可以设置在对应的子像素的第一电容器电极CE1的右方向上。例如，第一感测线SL1可以设置在第一子像素SPX1_O的第一电容器电极CE1的右方向上，并且第四数据线D4可以设置在第一子像素SPX1_E的右方向上。
第一竖直电力线PL1_V、感测线SL1至SL5、数据线D2至D6、第二竖直电力线PL2_V和第一电容器电极CE1可以包括相同的材料，并且通过同一工艺设置在同一层中。
第二水平电力线PL2_H、第一栅极线SC_ODD、第二栅极线SC_EVEN和第一水平电力线PL1_H可以在第一方向DR1上延伸，并且在第二方向DR2上布置。相对于第一子像素SPX1_O的第二电容器电极CE2，第二水平电力线PL2_H和第一栅极线SC_ODD可以设置在上方向上，并且第二栅极线SC_EVEN和第一水平电力线PL1_H可以设置在下方向上。
第二水平电力线PL2_H、第一栅极线SC_ODD、第二栅极线SC_EVEN、第一水平电力线PL1_H、第二电容器电极CE2以及第一连接图案CNP1、第二连接图案CNP2和第三连接图案CNP3可以包括相同的材料，并且通过同一工艺设置在同一层中。
第二电容器电极CE2和第一电容器电极CE1可以彼此叠置并且构成存储电容器Cst(见图2C)。
第二水平电力线PL2_H可以与第二竖直电力线PL2_V交叉，并且在它们之间的交叉区域中通过接触孔(和桥图案)连接到第二竖直电力线PL2_V。第二水平电力线PL2_H和第二竖直电力线PL2_V可以完全形成网状结构，并且构成第二电力线PL2(见图2C)。
类似地，第一水平电力线PL1_H可以与第一竖直电力线PL1_V交叉，并且在它们之间的交叉区域中通过接触孔(和桥图案)连接到第一竖直电力线PL1_V。第一水平电力线PL1_H和第一竖直电力线PL1_V可以完全形成网状结构，并且构成第一电力线PL1(见图2C)。第一水平电力线PL1_H和第二水平电力线PL2_H的布置可以改变。
第一半导体图案ACT1定位在第一电容器电极CE1和第二电容器电极CE2的下方向上，并且可以与第一电容器电极CE1和第二电容器电极CE2部分地叠置。第一半导体图案ACT1的与第一电容器电极CE1和第二电容器电极CE2叠置的中心部分可以构成第一晶体管T1(见图2C)的沟道，第二电容器电极CE2可以构成第一晶体管T1的栅电极，并且第一电容器电极CE1可以构成第一晶体管T1的背栅电极。第一半导体图案ACT1的第一部分可以通过第一桥图案BRP1(见图5)(和接触孔)电连接到第一竖直电力线PL1_V的突出部分。第一半导体图案ACT1的第一部分或桥图案BRP1可以是第一晶体管T1的第一电极。第一半导体图案ACT1的第二部分可以在第二电容器电极CE2的开口部分处通过第二桥图案BRP2(见图5)电连接到第一电容器电极CE1。第一半导体图案ACT1的第二部分或第二桥图案BRP2可以是第一晶体管T1的第二电极。
第二半导体图案ACT2定位在第二电容器电极CE2的上方向上，并且可以与第一栅极线SC_ODD部分地叠置。第二半导体图案ACT2的与第一栅极线SC_ODD叠置的中心部分可以构成第二晶体管T2(见图2C)的沟道，并且第一栅极线SC_ODD可以构成第二晶体管T2的栅电极。第一栅极线SC_ODD可以用作第一子像素SPX1_O的扫描线Si(见图2C)。第二半导体图案ACT2的第二部分可以通过第四桥图案BRP4(和接触孔)电连接到第二电容器电极CE2。第二半导体图案ACT2的第二部分或第四桥图案BRP4可以是第二晶体管T2的第二电极。第二半导体图案ACT2的第一部分可以通过第三桥图案BRP3(和接触孔)电连接到第一连接图案CNP1。第二半导体图案ACT2的第一部分或第三桥图案BRP3可以是第二晶体管T2的第一电极。第一连接图案CNP1可以跨第二竖直电力线PL2_V和第一竖直电力线PL1_V(或跨第二子像素SPX2_O)在第一方向DR1上延伸到第二数据线D2，并且通过第七桥图案BRP7电连接到第二数据线D2。
第三半导体图案ACT3定位在第一电容器电极CE1的上方向上，并且可以与第一栅极线SC_ODD部分地叠置。第三半导体图案ACT3的与第一栅极线SC_ODD叠置的中心部分可以构成第三晶体管T3(见图2C)的沟道，并且第一栅极线SC_ODD可以构成第三晶体管T3的栅电极。第一栅极线SC_ODD可以用作第一子像素SPX1_O的感测控制线SSi(见图2C)。第三半导体图案ACT3的第二部分可以通过第六桥图案BRP6(和接触孔)电连接到第一电容器电极CE1。第三半导体图案ACT3的第二部分或第六桥图案BRP6可以是第三晶体管T3的第二电极。第三半导体图案ACT3的第一部分可以通过第五桥图案BRP5(和接触孔)电连接到第一感测线SL1。第三半导体图案ACT3的第一部分或第五桥图案BRP5可以是第三晶体管T3的第一电极。
在第二像素PXL_EVEN的第一子像素SPX1_E中，第一半导体图案ACT1_1可以定位在第一电容器电极CE1和第二电容器电极CE2的上方向上。第一半导体图案ACT1_1可以构成第一子像素SPX1_E的第一晶体管T1(见图2C)。
在第二像素PXL_EVEN的第一子像素SPX1_E中，第二半导体图案ACT2_1定位在第二电容器电极CE2的下方向上，并且可以与第二栅极线SC_EVEN部分地叠置。第二半导体图案ACT2_1的与第二栅极线SC_EVEN叠置的中心部分可以构成第二晶体管T2(见图2C)的沟道，并且第二栅极线SC_EVEN可以构成第二晶体管T2的栅电极。第二栅极线SC_EVEN可以用作第二像素PXL_EVEN的第一子像素SPX1_E的扫描线Si(见图2C)。第二半导体图案ACT2_1的第一部分可以通过第三桥图案BRP3_1(和接触孔)电连接到第二连接图案CNP2。第二连接图案CNP2可以跨第一竖直电力线PL1_V和第二竖直电力线PL2_V(或跨第三子像素SPX3_O)在第一方向DR1的相反方向上延伸到第二数据线D2，并且通过第八桥图案BRP8电连接到第二数据线D2。
在第二像素PXL_EVEN的第一子像素SPX1_E中，第三半导体图案ACT3_1定位在第一电容器电极CE1的下方向上，并且可以与第二栅极线SC_EVEN部分地叠置。第三半导体图案ACT3_1的与第二栅极线SC_EVEN叠置的中心部分可以构成第三晶体管T3(见图2C)的沟道，并且第二栅极线SC_EVEN可以构成第三晶体管T3的栅电极。第二栅极线SC_EVEN可以用作第二像素PXL_EVEN的第一子像素SPX1_E的感测控制线SSi(见图2C)。第三半导体图案ACT3_1的第一部分可以通过第五桥图案BRP5_1(和接触孔)电连接到第三连接图案CNP3。第三连接图案CNP3可以在第一方向DR1的相反方向上延伸到第三感测线SL3，并且通过第九桥图案BRP9电连接到第三感测线SL3。
半导体图案ACT1至ACT3和ACT1_1至ACT3_1可以包括相同的材料，并且通过同一工艺设置在同一层中。半导体图案ACT1至ACT3和ACT1_1至ACT3_1可以包括多晶硅、非晶硅、氧化物半导体等。
第一对准电极ELT1、第二对准电极ELT2和第三对准电极ELT3可以在第二方向DR2上延伸，并且在第一方向DR1上布置。第一对准电极ELT1、第二对准电极ELT2和第三对准电极ELT3可以分别与虚设电力线PL_D、第二竖直电力线PL2_V和第一竖直电力线PL1_V叠置。第二对准电极ELT2可以通过接触孔(和桥图案)电连接到第二竖直电力线PL2_V。类似地，第三对准电极ELT3可以通过接触孔(和桥图案)电连接到第一竖直电力线PL1_V，但公开不限于此。第一对准电极ELT1也可以通过接触孔(和桥图案)电连接到虚设电力线PL_D，但公开不限于此。对准电极ELT1至ELT3和桥图案BRP1至BRP9可以包括相同的材料，并且通过同一工艺设置在同一层中。
图6是示出图5中所示的第一子像素的实施例的示意图。图6基于光源部分LSU(见图2C)示出了第一子像素SPX1_O。图5中所示的子像素SPX1_O至SPX3_O和SPX1_E至SPX3_E可以包括基本上相同的光源部分LSU。
参照图5和图6，对准电极ELT1至ELT3可以用作用于使发光元件LD对准的对准电极。在显示装置的制造工艺中，发光元件LD可以通过在对准电极ELT1至ELT3之间形成的电场而在期望的方向上和/或在期望的位置处对准。在一些实施例中，对准电极ELT1至ELT3中的至少一些可以用作用于驱动发光元件LD的驱动电极。
第一电极CNE1可以与第一发光元件LD1的第一端部部分和第一对准电极ELT1叠置。第一电极CNE1可以与第二桥图案BRP2叠置。第一电极CNE1可以将第一发光元件LD1的第一端部部分和第二桥图案BRP2彼此电连接。
第二电极CNE2可以与第二发光元件LD2的第二端部部分和第二对准电极ELT2叠置。第二电极CNE2可以将第二发光元件LD2的第二端部部分和第二对准电极ELT2彼此电连接。
中间电极CTE可以与第一发光元件LD1的第二端部部分和第二对准电极ELT2叠置。中间电极CTE可以与第二发光元件LD2的第一端部部分和第三对准电极ELT3叠置。中间电极CTE可以将第一发光元件LD1的第二端部部分和第二发光元件LD2的第一端部部分彼此电连接。中间电极CTE可以以在第二电极CNE2周围迂回的形状延伸，但公开不限于此。例如，中间电极CTE可以设置为围绕第二电极CNE2的形状。中间电极CTE的形状可以在其中将第一发光元件LD1的第二端部部分和第二发光元件LD2的第一端部部分彼此连接的范围内各种地改变。
对准电极ELT1至ELT3以及第一电极CNE1和第二电极CNE2中的每个可以具有在平面图中在第二方向DR2上延伸的条形状，但公开不限于此。在一些实施例中，对准电极ELT1至ELT3以及第一电极CNE1和第二电极CNE2中的每个的形状可以根据发光元件LD的布置和/或串联/并联结构而各种地改变。
发光元件LD可以设置在对准电极ELT1至ELT3之间，使得发光元件LD的长度方向平行于第一方向DR1。例如，第一发光元件LD1可以设置在第一对准电极ELT1与第二对准电极ELT2之间，并且第二发光元件LD2可以设置在第二对准电极ELT2与第三对准电极ELT3之间。发光元件LD在第一方向DR1上的长度可以基本上等于或类似于对准电极ELT1至ELT3之间的间距。
图7是示出沿着图6中所示的线I-I'截取的第一子像素的实施例的示意性剖视图。
图7示出了其中每个电极仅是单膜电极并且每个绝缘层仅是单膜绝缘层的第一子像素SPX1_O(或子像素)。然而，公开不限于此。
参照图5至图7，第一子像素SPX1_O可以包括设置在基底SUB上的像素电路层PCL和显示元件层DPL。
为了便于描述，将首先描述像素电路层PCL，然后将描述显示元件层DPL。
像素电路层PCL可以包括第一导电层(或第一金属层)、第一晶体管T1和第二导电层(或第二金属层)。
第一导电层可以设置在基底SUB上，并且包括第一竖直电力线PL1_V、背栅电极BGE、第一电容器电极CE1、第一感测线SL1、虚设电力线PL_D和第二竖直电力线PL2_V。
第一导电层可以形成为包括从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的组中选择的至少一种的单层，或者形成为包括作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构，以降低布线电阻。
缓冲层BFL可以设置和/或形成在基底SUB和第一导电层上，并且防止杂质扩散到第一晶体管T1中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和金属氧化物(诸如氧化铝(AlOx))中的至少一种。缓冲层BFL可以设置为单层，但是也可以设置为包括至少两层的多层。在缓冲层BFL设置为多层的情况下，层可以由相同的材料形成或者由不同的材料形成。可以根据基底SUB的材料、工艺条件等而省略缓冲层BFL。
第一晶体管T1的第一半导体图案ACT1可以设置和/或形成在缓冲层BFL上。第一半导体图案ACT1可以包括第一接触区域(或第一晶体管电极TE1)、第二接触区域(或第二晶体管电极TE2)以及在第一接触区域与第二接触区域之间的沟道区。第一接触区域可以接触图5中所示的第一桥图案BRP1，并且第二接触区域可以接触第二桥图案BRP2。沟道区可以与第一晶体管T1的栅电极GE叠置。第一半导体图案ACT1可以是由非晶硅、多晶硅、低温多晶硅、氧化物半导体、有机半导体等制成的半导体图案。沟道区是例如未掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体图案。
栅极绝缘层GI可以设置在第一半导体图案ACT1之上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。在示例中，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和金属氧化物(诸如氧化铝(AlOx))中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。在一些实施例中，可以应用赋予栅极绝缘层GI绝缘性质的各种材料。在示例中，栅极绝缘层GI可以是包括有机材料的有机绝缘层。栅极绝缘层GI可以设置为单层，并且也可以设置为包括至少两层的多层。
第二导电层可以设置在栅极绝缘层GI上，并且可以包括第一晶体管T1的栅电极GE和第二电容器电极CE2。栅电极GE可以与第一半导体图案ACT1的沟道区叠置。第二电容器电极CE2可以与第一电容器电极CE1叠置，并且第一电容器电极CE1和第二电容器电极CE2可以构成存储电容器Cst。第二导电层和第一导电层可以包括相同的材料，或者第二导电层可以包括从可以用于形成第一导电层的材料(例如，如这里所讨论的材料)中选择的一种或更多种材料。
层间绝缘层ILD(或保护层PSV)可以设置在第二导电层之上。层间绝缘层ILD(或保护层PSV)可以以包括有机绝缘层、无机绝缘层和/或设置在无机绝缘层上的有机绝缘层的形式设置。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和金属氧化物(诸如氧化铝(AlOx))中的至少一种。有机绝缘层可以包括例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
显示元件层DPL可以设置在层间绝缘层ILD(或保护层PSV)上。
显示元件层DPL可以包括堤图案BNP1至BNP3、第二桥图案BRP2、对准电极ELT1至ELT3、发光元件LD、第一电极CNE1和第二电极CNE2以及中间电极CTE。显示元件层DPL可以包括第一绝缘层INS1和第二绝缘层INS2。
堤图案BNP1至BNP3可以设置在层间绝缘层ILD(或保护层PSV)上，并且彼此间隔开。堤图案BNP1至BNP3可以是分别支撑对准电极ELT1至ELT3的支撑构件，以改变对准电极ELT1至ELT3的表面轮廓(或形状)，使得从发光元件LD发射的光被引导在显示装置的图像显示方向(例如，第三方向DR3)上。例如，堤图案BNP1至BNP3可以分别改变对准电极ELT1至ELT3在第三方向DR3上的表面轮廓(或形状)。
堤图案BNP1至BNP3中的每个可以设置和/或形成在层间绝缘层ILD(或保护层PSV)与对应的对准电极之间。例如，第一堤图案BNP1可以设置在第一对准电极ELT1的底部，第二堤图案BNP2可以设置在第二对准电极ELT2的底部，并且第三堤图案BNP3可以设置在第三对准电极ELT3的底部。
堤图案BNP1至BNP3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施例中，第一堤图案BNP1和第二堤图案BNP2可以包括单膜有机绝缘层和/或单膜无机绝缘层，但公开不限于此。在一些实施例中，第一堤图案BNP1和第二堤图案BNP2可以以其中至少一个有机绝缘层和至少一个无机绝缘层彼此堆叠的多层的形式设置。然而，堤图案BNP1至BNP3的材料不限于上述实施例。在一些实施例中，堤图案BNP1至BNP3可以包括导电材料。
堤图案BNP1至BNP3可以具有呈梯形形状的剖面，所述剖面的宽度在第三方向DR3上朝向其顶部变窄，但公开不限于此。在一些实施例中，堤图案BNP1至BNP3可以包括具有呈半椭圆形形状、半圆形(或半球形)形状等的剖面的弯曲表面，所述剖面的宽度朝向其顶部变窄。在剖视图中，堤图案BNP1至BNP3的形状不限于上述实施例，并且可以在其中可以改善从发光元件LD中的每个发射的光的效率的范围内各种地改变。堤图案BNP1至BNP3可以在第三方向DR3上具有相同的高度(或厚度)。
尽管在上述实施例中描述了堤图案BNP1至BNP3设置和/或形成在层间绝缘层ILD(或保护层PSV)上的情况，但公开不限于此。在一些实施例中，堤图案BNP1至BNP3和层间绝缘层ILD(或保护层PSV)可以通过同一工艺形成。堤图案BNP1至BNP3可以是层间绝缘层ILD(或保护层PSV)的区域。在一些实施例中，可以省略堤图案BNP1至BNP3。
对准电极ELT1至ELT3可以设置和/或形成在堤图案BNP1至BNP3之上。
对准电极ELT1至ELT3中的每个可以由具有恒定反射率的材料形成(或以具有恒定反射率的材料构造)，以使从发光元件LD发射的光在显示装置的图像显示方向上行进。在示例中，对准电极ELT1至ELT3中的每个可以以具有恒定反射率的导电材料构造。导电材料可以包括有利于使从发光元件LD发射的光反射在显示装置的图像显示方向上的不透明金属。不透明金属可以包括诸如以银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金为例的金属。在一些实施例中，对准电极ELT1至ELT3中的每个可以包括透明导电材料。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))、导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))等。
在对准电极ELT1至ELT3中的每个包括透明导电材料的情况下，可以添加单独的导电层，单独的导电层由用于使从发光元件LD发射的光反射在显示装置的图像显示方向上的不透明金属制成。然而，对准电极ELT1至ELT3中的每个的材料不限于上述材料。
对准电极ELT1至ELT3中的每个可以设置和/或形成为单层，但公开不限于此。在一些实施例中，对准电极ELT1至ELT3中的每个可以设置和/或形成为其中金属、合金、导电氧化物和导电聚合物之中的至少两种材料彼此堆叠的多层。对准电极ELT1至ELT3中的每个可以形成为包括至少两层的多层，以使在向发光元件LD传输信号(或电压)的情况下由信号延迟导致的失真最小化。在示例中，对准电极ELT1至ELT3中的每个可以形成为其中氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)彼此顺序地堆叠的多层。
对准电极ELT1至ELT3中的每个可以用作用于接收对准信号(或对准电压)以使发光元件LD对准的对准线。在示例中，第一对准电极ELT1和第三对准电极ELT3可以接收从像素电路层PCL的一些组件传输的第一对准信号(或第一对准电压)以用作第一对准线，并且第二对准电极ELT2可以接收从像素电路层PCL的其它组件传输的第二对准信号(或第二对准电压)以用作第二对准线。
在发光元件LD对准之后，对准电极ELT1至ELT3可以用作用于驱动发光元件LD的驱动电极。
第二桥图案BRP2和对准电极ELT1至ELT3可以包括相同的材料，并且可以通过同一工艺设置在同一层中(或上)。
在一些实施例中，第二桥图案BRP2可以通过穿过层间绝缘层ILD(或保护层PSV)的接触孔电连接到第一晶体管T1。
第一绝缘层INS1可以设置和/或形成在对准电极ELT1至ELT3和第二桥图案BRP2之上。第一绝缘层INS1可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。第一绝缘层INS1可以形成为有利于保护发光元件LD免受像素电路层PCL影响的无机绝缘层。在示例中，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和金属氧化物(诸如氧化铝(AlOx))中的至少一种，但公开不限于此。在一些实施例中，第一绝缘层INS1可以形成为有利于使发光元件LD的支撑表面平坦化的有机绝缘层。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以在对准电极ELT1至ELT3之间对准。
发光元件LD可以是通过使用具有无机晶体结构的材料制造的具有超小型尺寸(例如，小至纳米级至微米级的程度的尺寸)的发光二极管。例如，发光元件LD可以包括第一半导体层、第二半导体层、活性层和绝缘膜。第一半导体层可以包括一定类型(例如，预定类型或可选类型)的半导体层，并且第二半导体层可以包括具有与第一半导体层的类型不同的类型的半导体层。在示例中，第一半导体层可以包括n型半导体层，并且第二半导体层可以包括p型半导体层。第一半导体层和第二半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料。活性层可以定位在第一半导体层与第二半导体层之间，并且具有单量子阱结构或多量子阱结构。在将具有一定电压(例如，预定电压或可选电压)或更高电压的电场施加到发光元件LD的端部的情况下，发光元件LD可以在电子-空穴对在活性层中结合时发光。
设置在第一子像素SPX1_O中的发光元件LD的数量可以是至少两个至几十个。在一些实施例中，设置在第一子像素SPX1_O中的发光元件LD的
发光元件LD可以发射彩色光和/或白光。在实施例中，发光元件LD可以发射短波段中的蓝光，但公开不限于此。
第二绝缘层INS2(或第二绝缘图案)可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD的外周表面(或表面)。发光元件LD的活性层可以由于第二绝缘层INS2而不接触外部导电材料。第二绝缘层INS2可以通过仅覆盖发光元件LD的外周表面(或表面)的一部分来使发光元件LD的端部部分暴露于外部。
第二绝缘层INS2可以形成为单层或多层，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。根据发光元件LD所应用于的显示装置的设计条件等，第二绝缘层INS2可以形成为包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在发光元件LD完全对准之后，在发光元件LD上形成第二绝缘层INS2，从而可以防止发光元件LD在发光元件LD在其处对准的位置处分离。
第一电极CNE1可以设置在第一对准电极ELT1上。第一电极CNE1可以设置和/或形成在第一发光元件LD1的第一端部部分EP1上，并且连接到第一发光元件LD1的第一端部部分EP1。第一电极CNE1可以设置在第二桥图案BRP2上，并且通过穿过第一绝缘层INS1的接触孔来接触第二桥图案BRP2。因此，第二桥图案BRP2和第一发光元件LD1的第一端部部分EP1可以通过第一电极CNE1彼此电连接。
在一些实施例中，在暴露第一对准电极ELT1的开口形成在第一绝缘层INS1中的情况下，第一电极CNE1可以通过该开口接触或连接到第一对准电极ELT1。在一些实施例中，在覆盖层(未示出)设置在第一对准电极ELT1上的情况下，第一电极CNE1可以设置在覆盖层上以通过覆盖层连接到第一对准电极ELT1。上述覆盖层可以保护第一对准电极ELT1免受在显示装置的制造工艺中发生的缺陷的影响，并且进一步增强第一对准电极ELT1与定位在其下面的像素电路层PCL之间的粘合性。覆盖层可以包括透明导电材料(或物质)，诸如氧化铟锌(IZO)。
第二电极CNE2可以设置在第二对准电极ELT2上。第二电极CNE2可以设置和/或形成在第二发光元件LD2的第二端部部分EP2上，并且连接到第二发光元件LD2的第二端部部分EP2。第二对准电极ELT2和第二发光元件LD2的第二端部部分EP2可以通过第二电极CNE2彼此电连接。
中间电极CTE可以设置在第二对准电极ELT2和第三对准电极ELT3上。中间电极CTE可以设置和/或形成在第一发光元件LD1的第二端部部分EP2和第二发光元件LD2的第一端部部分EP1上，并且将第一发光元件LD1的第二端部部分EP2和第二发光元件LD2的第一端部部分EP1彼此电连接。
为了使从发光元件LD发射然后被对准电极ELT1至ELT3反射的光没有任何损失地在显示装置的图像显示方向上行进，第一电极CNE1和第二电极CNE2以及中间电极CTE可以由各种透明导电材料形成。第一电极CNE1和第二电极CNE2以及中间电极CTE可以基本上透明地或半透明地构造，以满足透射比(或透射率)(例如，预定透射比或可选透射比)。例如，第一电极CNE1和第二电极CNE2以及中间电极CTE可以基本上透明地构造，以具有约80％或更大的透射率或者约90％或更大的透射率。
然而，第一电极CNE1和第二电极CNE2以及中间电极CTE的材料不限于上述实施例。在一些实施例中，第一电极CNE1和第二电极CNE2以及中间电极CTE可以由各种不透明导电材料(或物质)形成。第一电极CNE1和第二电极CNE2以及中间电极CTE可以形成为单层或多层。
第一电极CNE1和第二电极CNE2以及中间电极CTE的形状不限于特定形状，并且可以在其中将第一电极CNE1和第二电极CNE2以及中间电极CTE稳定地电连接到发光元件LD的范围内各种地改变。考虑到与设置在第一电极CNE1和第二电极CNE2以及中间电极CTE的底部上的电极的连接关系，可以各种地改变第一电极CNE1和第二电极CNE2以及中间电极CTE的形状。
第一电极CNE1和第二电极CNE2以及中间电极CTE可以彼此间隔开。在示例中，第一电极CNE1和第二电极CNE2以及中间电极CTE可以彼此间隔开，且第二绝缘层INS2置于它们之间。第一电极CNE1和第二电极CNE2以及中间电极CTE可以通过同一工艺形成在同一层中，但公开不限于此。例如，第一电极CNE1和第二电极CNE2以及中间电极CTE中的至少两个可以设置在不同的层中并且通过不同的工艺形成。
在一些实施例中，可以在第一电极CNE1和第二电极CNE2以及中间电极CTE上设置和/或形成第三绝缘层(或涂覆层)。第三绝缘层可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在示例中，第三绝缘层可以具有其中至少一个无机绝缘层和至少一个有机绝缘层彼此交替堆叠的结构。第三绝缘层可以完全覆盖显示元件层DPL，并且阻挡外部水分或湿气引入到包括发光元件LD的显示元件层DPL中。第三绝缘层可以使显示元件层DPL的顶表面平坦化。
在一些实施例中，显示元件层DPL可以被构造为选择性地还包括光学层。在示例中，显示元件层DPL还可以包括颜色转换层，颜色转换层包括用于将从发光元件LD发射的光转换为特定颜色的光的颜色转换颗粒。显示元件层DPL还可以包括滤色器，滤色器用于仅使特定波段中的光透射通过。稍后将参照图9A和图9B描述颜色转换层。
图8A和图8B是示出图5中所示的第一子像素的其它实施例的示意图。与图6类似，图8A和图8B基于光源部分LSU(见图2C)示意性示出了第一子像素SPX1_O_2和SPX1_O_3。
参照图5、图6、图8A和图8B，除了电极的部分形状和布置位置之外，图8A和图8B中所示的第一子像素SPX1_O_2和SPX1_O_3与图6中所示的第一子像素SPX1_O基本上相同或相似，因此，将不重复重复的描述。
如图8A中所示，第一对准电极ELT1_1可以朝向第二桥图案BRP2突出，并且第一对准电极ELT1_1和第二桥图案BRP2可以一体地形成(或者可以彼此成一体)。第一电极CNE1_1可以在平面上(或在平面图中)具有条形状，但公开不限于此。例如，第一子像素SPX1_O_2可以包括图6中所示的第一电极CNE1。
尽管已经参照图6描述了第一电极CNE1连接到定位在第一子像素SPX1_O的左侧处(例如，在第一方向DR1的相反方向上定位在第一子像素SPX1_O的左侧处)的第二桥图案BRP2的情况，但公开不限于此。
例如，如图8B中所示，第一电极CNE1_2可以与第三对准电极ELT3叠置，并且连接到定位在第一子像素SPX1_O_3的右侧处(例如，在第一方向DR1上定位在第一子像素SPX1_O_3的右侧处)的第二桥图案BRP2_2。
第一电极CNE1_2、第二电极CNE2_2和中间电极CTE_2的布置(和布置位置)可以与图6中所示的第一电极CNE1、第二电极CNE2和中间电极CTE的布置(和布置位置)在第一方向DR1上相反(或对称)。
如上所述，电极的形状和/或布置(和布置位置)可以各种地改变。
图9A和图9B是示出包括在图1中所示的显示装置中的像素的示意性剖视图。为了便于描述，图9A和图9B简略地示出了像素电路层PCL和显示元件层DPL的个别组件。
首先，参照图9A，设置在子像素SPX1至SPX3中的发光元件LD可以发射相同颜色的光。例如，子像素SPX1至SPX3可以包括发射第三颜色的光(例如，蓝光)的发光元件LD。颜色转换层CCL和/或滤色器层CFL可以设置在子像素SPX1至SPX3中，以显示全颜色图像。然而，公开不限于此，并且子像素SPX1至SPX3可以包括发射不同颜色的光线的发光元件LD。
颜色转换层CCL和显示元件层DPL可以设置在同一层中(或上)。例如，颜色转换层CCL可以设置在堤BNK之间。
堤BNK可以定位在子像素SPX1至SPX3的非发射区域NEA中。堤BNK可以形成在子像素SPX1至SPX3之间，以围绕每个发射区域EMA。因此，堤BNK可以限定子像素SPX1至SPX3中的每个的发射区域EMA。堤BNK可以用作防止用于在发射区域EMA中形成波长转换图案WCP和光透射图案LTP的溶液引入到相邻的子像素的发射区域EMA中或者控制将供应到每个发射区域EMA的溶液的特定量的坝结构。
堤BNK可以包括有机材料或无机材料。在一些实施例中，堤BNK可以包括黑矩阵材料(或光阻挡材料)。堤BNK可以防止在子像素(例如，第二子像素SPX2)中产生的光朝向相邻的子像素(例如，第一子像素SPX1或第三子像素SPX3)行进。
与发射区域EMA对应地暴露显示元件层DPL的开口可以形成在堤BNK中。
颜色转换层CCL可以包括波长转换图案WCP、光透射图案LTP和第一覆盖层CAP1。波长转换图案WCP可以包括第一波长转换图案WCP1和第二波长转换图案WCP2。
第一波长转换图案WCP1可以设置为与第一子像素SPX1的发射区域EMA叠置。例如，第一波长转换图案WCP1可以设置在堤BNK的开口中。第二波长转换图案WCP2可以设置为与第二子像素SPX2的发射区域EMA叠置。光透射图案LTP可以设置为与第三子像素SPX3的发射区域EMA叠置。
在实施例中，第一波长转换图案WCP1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。在示例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第一子像素SPX1是红色像素的情况下，第一波长转换图案WCP1可以包括用于将从蓝色发光元件发射的蓝色的光转换为红色的光的第一量子点。
例如，第一波长转换图案WCP1可以包括分散在诸如基体树脂的基质材料中的第一量子点。第一量子点可以通过根据能量跃迁使蓝光的波长偏移来吸收蓝光并发射红光。在第一子像素SPX1是另一颜色的像素的情况下，第一波长转换图案WCP1可以包括与第一子像素SPX1的颜色对应的第一量子点。
在实施例中，第二波长转换图案WCP2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。在示例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第二子像素SPX2是绿色像素的情况下，第二波长转换图案WCP2可以包括用于将从蓝色发光元件发射的蓝色的光转换为绿色的光的第二量子点。
例如，第二波长转换图案WCP2可以包括分散在诸如基体树脂的基质材料中的第二量子点。第二量子点可以通过根据能量跃迁使蓝光的波长偏移来吸收蓝光并发射绿光。
第一量子点和第二量子点可以具有诸如球形形状、棱锥形状、多臂形状、立方纳米颗粒、纳米管、纳米线、纳米织物、纳米板状颗粒的形状。然而，公开不限于此，并且第一量子点和第二量子点的形状可以各种地改变。
在实施例中，使可见光波段中的具有相对短的波长的蓝色的光入射到第一量子点和第二量子点中，从而可以提高第一量子点和第二量子点的吸收系数。因此，可以改善最终从第一子像素SPX1和第二子像素SPX2发射的光的效率，并且可以确保优异的颜色再现性。可以通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来构造像素PXL，从而可以改善显示装置的制造效率。
在实施例中，光透射图案LTP可以设置为有效地使用从发光元件LD发射的第三颜色的光。在示例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第三子像素SPX3是蓝色像素的情况下，光透射图案LTP可以包括至少一种光散射颗粒，以有效地使用从发光元件LD发射的光。
例如，光透射图案LTP可以包括分散在诸如基体树脂的基质材料中的光散射颗粒。在示例中，光透射图案LTP可以包括诸如二氧化硅的光散射颗粒，但是构成光散射颗粒的材料不限于此。
光散射颗粒不需要仅设置在第三子像素SPX3的发射区域EMA中。在示例中，即使在第一波长转换图案WCP1和/或第二波长转换图案WCP2的内部处也可以选择性地包括光散射颗粒。
第一覆盖层CAP1可以密封(或覆盖)波长转换图案WCP和光透射图案LTP。第一覆盖层CAP1可以设置在低折射层LRL与显示元件层DPL之间。第一覆盖层CAP1可以遍及子像素SPX1至SPX3设置。第一覆盖层CAP1可以防止颜色转换层CCL由于来自外部的杂质(诸如水分或空气)的渗透而被损坏或污染。
在实施例中，第一覆盖层CAP1可以形成为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料的单层或多层，但公开不限于此。
光学层OPL可以包括低折射层LRL和第二覆盖层CAP2。光学层OPL可以设置在颜色转换层CCL上。光学层OPL可以设置在显示元件层DPL上。
低折射层LRL可以设置在第一覆盖层CAP1与第二覆盖层CAP2之间。低折射层LRL可以设置在颜色转换层CCL与滤色器层CFL之间。低折射层LRL可以遍及子像素SPX1至SPX3设置。
低折射层LRL可以用于使从颜色转换层CCL提供的光通过全反射再循环，从而改善光效率。为此，低折射层LRL可以具有比颜色转换层CCL的折射率相对低的折射率。
在实施例中，低折射层LRL可以包括基体树脂和分散在基体树脂中的中空颗粒。中空颗粒可以包括中空二氧化硅颗粒。作为另一示例，中空颗粒可以是通过致孔剂(porogen)形成的孔，但公开不限于此。低折射层LRL可以包括氧化锌(ZnOx)颗粒、二氧化钛(TiOx)颗粒和纳米硅酸盐颗粒中的至少一种，但公开不限于此。
第二覆盖层CAP2可以设置在低折射层LRL上。第二覆盖层CAP2可以设置在滤色器层CFL与低折射层LRL之间。第二覆盖层CAP2可以遍及子像素SPX1至SPX3设置。第二覆盖层CAP2可以防止低折射层LRL由于来自外部的杂质(诸如水分或空气)的渗透而被损坏或污染。第二覆盖层CAP2和第一覆盖层CAP1可以包括相同的材料，或者第二覆盖层CAP2可以包括从可以用于形成第一覆盖层CAP1的材料(例如，如这里所讨论的材料)中选择的一种或更多种材料。
根据实施例，第二覆盖层CAP2可以形成为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料的单层或多层，但公开不限于此。
滤色器层CFL可以设置在第二覆盖层CAP2上。滤色器层CFL可以遍及子像素SPX1至SPX3设置。滤色器层CFL可以包括滤色器CF1、CF2和CF3以及平坦化层PLA。
在实施例中，滤色器CF1、CF2和CF3可以设置在第二覆盖层CAP2上。在平面图中，滤色器CF1、CF2和CF3可以与子像素SPX1至SPX3的发射区域EMA叠置。
在实施例中，第一滤色器CF1使第一颜色的光透射通过，并且可以使第二颜色的光和第三颜色的光不透射通过。例如，第一滤色器CF1可以包括第一颜色的着色剂(colorant)。
在实施例中，第二滤色器CF2使第二颜色的光透射通过，并且可以使第一颜色的光和第三颜色的光不透射通过。例如，第二滤色器CF2可以包括第二颜色的着色剂。
在实施例中，第三滤色器CF3使第三颜色的光透射通过，并且可以使第一颜色的光和第二颜色的光不透射通过。例如，第三滤色器CF3可以包括第三颜色的着色剂。
在实施例中，平坦化层PLA可以设置在滤色器CF1至CF3之上。平坦化层PLA可以覆盖滤色器CF1至CF3。平坦化层PLA可以消除由于滤色器CF1至CF3而发生的台阶差。平坦化层PLA可以遍及子像素SPX1至SPX3设置。
根据实施例，平坦化层PLA可以包括有机材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂(例如，不饱和聚酯树脂)、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，公开不限于此，并且平坦化层PLA可以包括不同种类的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
涂覆层OC可以设置在平坦化层PLA上。涂覆层OC可以设置在上膜层UFL与滤色器层CFL之间。涂覆层OC可以遍及子像素SPX1至SPX3设置。涂覆层OC可以覆盖包括滤色器层CFL的下构件。涂覆层OC可以防止水分或空气渗透到上述下构件中。涂覆层OC可以保护上述下构件免受诸如灰尘的异物的影响。
涂覆层OC可以包括有机材料或无机材料。例如，涂覆层OC可以包括从可以用于形成平坦化层PLA的材料(例如，如这里所讨论的材料)中选择的一种或更多种材料。
上膜层UFL可以设置在滤色器层CFL上。上膜层UFL可以设置在显示装置的外部处，以减少外部对显示装置的影响。上膜层UFL可以遍及子像素SPX1至SPX3设置。
在实施例中，上膜层UFL可以包括抗反射(AR)涂层。AR涂层可以表示通过在特定组件的表面上涂覆具有抗反射功能的材料而形成的组件。所涂覆的材料可以具有低反射率。在示例中，用于AR涂层的材料可以包括氧化硅(SiOx)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种。然而，公开不限于此，并且可以应用各种材料。
尽管已经参照图9A描述了颜色转换层CCL和显示元件层DPL设置在同一层中的情况，但公开不限于此。
参照图9B，颜色转换层CCL可以设置在显示元件层DPL上。例如，第一覆盖层CAP1可以密封(或覆盖)其中设置有发光元件LD的区域，并且颜色转换层CCL可以设置在第一覆盖层CAP1上。
在实施例中，颜色转换层CCL还可以包括光阻挡层LBL(或光阻挡图案)。光阻挡层LBL可以设置在显示元件层DPL上。光阻挡层LBL可以设置在第一覆盖层CAP1与第二覆盖层CAP2之间。光阻挡层LBL可以设置为在子像素SPX1至SPX3的边界处围绕第一波长转换图案WCP1、第二波长转换图案WCP2和光透射图案LTP。
光阻挡层LBL可以限定发射区域EMA和非发射区域NEA。在示例中，光阻挡层LBL在平面图中可以不与发射区域EMA叠置。在平面图中，光阻挡层LBL可以与非发射区域NEA叠置。在示例中，其中未设置光阻挡层LBL的区域可以被限定为子像素SPX1至SPX3的发射区域EMA。
在实施例中，光阻挡层LBL可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，或者由包括铬(Cr)的金属材料形成。然而，材料不受限制，只要其可以阻挡光透射和吸收光即可。
第二覆盖层CAP2可以密封(或覆盖)第一波长转换图案WCP1、第二波长转换图案WCP2和光透射图案LTP。
低折射层LRL可以设置在第二覆盖层CAP2与第三覆盖层CAP3之间。第三覆盖层CAP3和第一覆盖层CAP1可以包括相同的材料，或者第三覆盖层CAP3可以包括从可以用于形成第一覆盖层CPA1的材料(例如，如这里所讨论的材料)中选择的一种或更多种材料。
图10是示出包括在图1中所示的显示装置中的子像素的另一实施例的示意性剖视图。
参照图1、图7和图10，子像素SPX_1可以包括设置在基底SUB上的像素电路层PCL和显示元件层DPL_1。已经参照图7描述了基底SUB和像素电路层PCL，因此，将不重复重复的描述。
显示元件层DPL_1可以包括像素限定层PDL和发光元件LD_1。发光元件LD_1可以包括第一像素电极AE、发射层EML和第二像素电极CE(或共电极)。例如，发光元件LD_1可以是有机发光二极管。
第一像素电极AE可以设置在保护层PSV上。第一像素电极AE可以通过穿过层间绝缘层ILD(或保护层PSV)的接触孔电连接到第一晶体管T1。
像素限定层PDL可以包括开口，并且第一像素电极AE的至少一部分可以通过该开口暴露。在一些实施例中，可以省略像素限定层PDL。像素限定层PDL可以包括有机材料。
发射层EML可以设置在第一像素电极AE上，并且第二像素电极CE可以设置在发射层EML上。
第一像素电极AE和第二像素电极CE中的一个可以是阳极电极，并且第一像素电极AE和第二像素电极CE中的另一个可以是阴极电极。例如，第一像素电极AE可以是阳极电极，并且第二像素电极CE可以是阴极电极。
第一像素电极AE和第二像素电极CE中的至少一个可以是透射电极。例如，在显示装置是顶发射显示装置的情况下，第一像素电极AE可以是反射电极，并且第二像素电极CE可以是透射电极。
发射层EML可以设置在第一像素电极AE的暴露的表面上。发射层EML可以具有至少包括光产生层的多层薄膜结构。发射层EML可以包括空穴注入层、空穴传输层、光产生层、空穴阻挡层、电子传输层和电子注入层，空穴注入层用于注入空穴，空穴传输层的空穴传输性优异并且用于通过抑制未在光产生层中结合的电子的移动来增加空穴-电子复合机会，光产生层用于通过注入的电子和空穴的复合来发光，空穴阻挡层用于抑制未在光产生层中结合的空穴的移动，电子传输层用于将电子顺利地传输到光产生层，电子注入层用于注入电子。
空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以是公共层，其中，空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层在相邻的子像素中彼此连接。
第二像素电极CE可以设置在发射层EML上。第二像素电极CE可以是半透射反射层。例如，第二像素电极CE可以是薄金属层，该薄金属层具有达到第二像素电极CE能够使光透射通过的程度的厚度。第二像素电极CE可以使在光产生层中产生的光中的一部分透射通过，并且反射在光产生层中产生的光中的其它部分。
从发射层EML发射的光中的一部分不透射通过第二像素电极CE，并且从第二像素电极CE反射的光可以再次从第一像素电极AE反射。例如，从发射层EML发射的光可以在第一像素电极AE与第二像素电极CE之间谐振。可以通过光的谐振来改善发光元件LD_1的发光效率。
显示元件层DPL_1还可以包括薄膜封装层TFE。
薄膜封装层TFE可以设置在第二像素电极CE上。薄膜封装层TFE可以公共地设置在子像素中。薄膜封装层TFE可以直接覆盖第二像素电极CE。
薄膜封装层TFE可以包括在第二像素电极CE上顺序地彼此堆叠的第一封装无机层IOL1、第一封装有机层OL和第二封装无机层IOL2。封装无机层可以由无机绝缘材料(诸如聚硅氧烷、氮化硅、氧化硅和氮氧化硅)制成。封装有机层可以由有机绝缘材料(诸如聚丙烯酰类化合物、聚酰亚胺类化合物、氟类碳化合物(诸如特氟隆)或苯并环丁烯类化合物)制成。
图11是示出包括在图1中所示的显示装置中的子像素的对比实施例的等效电路的示意图。图12是示出图11中所示的子像素的示意性布局图。将主要基于与上述实施例(例如，图3和图4)的部分不同的部分来描述图11和图12，并且将省略相对于上述实施例的部分的重复描述。
参照图3、图4、图11和图12，第一像素PXL_ODD_C和第二像素PXL_EVEN_C可以定位在一条水平线上。
第一像素PXL_ODD_C可以包括第一子像素SPX1_O_C、第二子像素SPX2_O_C和第三子像素SPX3_O_C，并且第二像素PXL_EVEN_C可以包括第一子像素SPX1_E_C、第二子像素SPX2_E_C和第三子像素SPX3_E_C。
如图12中所示，第一像素PXL_ODD_C的第一子像素SPX1_O_C、第二子像素SPX2_O_C和第三子像素SPX3_O_C可以具有相同的像素结构，并且第二像素PXL_EVEN_C的第一子像素SPX1_E_C、第二子像素SPX2_E_C和第三子像素SPX3_E_C可以具有相同的像素结构。第一像素PXL_ODD_C和第二像素PXL_EVEN_C可以具有在第二方向DR2上彼此反转的像素结构。
第一栅极线SC_ODD和第二栅极线SC_EVEN可以(大致地)在第一方向DR1上延伸，并且在第二方向DR2上布置。如图12中所示，第一栅极线SC_ODD和第二栅极线SC_EVEN可以在第一像素PXL_ODD_C与第二像素PXL_EVEN_C之间具有部分弯曲的形状，但公开不限于此。
第一子像素SPX1_O_C、第二子像素SPX2_O_C和第三子像素SPX3_O_C可以电连接到第一栅极线SC_ODD，并且第一子像素SPX1_E_C、第二子像素SPX2_E_C和第三子像素SPX3_E_C可以电连接到第二栅极线SC_EVEN。
数据线D1至D6可以在第二方向DR2上延伸，并且在第一方向DR1上布置。数据线D1至D6之间的距离可以基本上等于子像素SPX1_O_C至SPX3_O_C和SPX1_E_C至SPX3_E_C之间的距离。例如，数据线D1至D6可以彼此间隔开，且子像素SPX1_O_C至SPX3_O_C和SPX1_E_C至SPX3_E_C中的一个子像素置于彼此间隔开的数据线之间。
与数据线D1至D6类似，感测线SL1至SL6可以在第二方向DR2上延伸，并且在第一方向DR1上布置。感测线SL1至SL6之间的距离可以基本上等于数据线D1至D6之间的距离。
数据线D1至D6和感测线SL1至SL6可以成对地设置。数据线D1至D6中的一条和感测线SL1至SL6中的一条可以设置在子像素SPX1_O_C至SPX3_O_C和SPX1_E_C至SPX3_E_C之中的相邻的两个子像素之间，同时形成对。
子像素SPX1_O_C至SPX3_O_C和SPX1_E_C至SPX3_E_C中的每个可以连接到数据线D1至D6之中的在特定方向上与其最相邻的数据线，并且连接到感测线SL1至SL6之中的在特定方向上与其最相邻的感测线。在第一像素PXL_ODD_C中，第一子像素SPX1_O_C可以电连接到第一感测线SL1和第一数据线D1，第二子像素SPX2_O_C可以电连接到第二感测线SL2和第二数据线D2，并且第三子像素SPX3_O_C可以电连接到第三感测线SL3和第三数据线D3。在第二像素PXL_EVEN_C中，第一子像素SPX1_E_C可以连接到第四感测线SL4和第四数据线D4，第二子像素SPX2_E_C可以连接到第五感测线SL5和第五数据线D5，并且第三子像素SPX3_E_C可以连接到第六感测线SL6和第六数据线D6。
感测线SL1至SL6可以彼此电连接，但公开不限于此。
与子像素SPX1_O_C至SPX3_O_C和SPX1_E_C至SPX3_E_C之中的发射相同颜色的光的子像素对应的数据线可以彼此电连接。例如，第一数据线D1可以通过桥线BRL(见图12)电连接到第四数据线D4。桥线BRL可以定位在非显示区域NDA中(见图1)。类似地，第二数据线D2可以连接到第五数据线D5，并且第三数据线D3可以连接到第六数据线D6。
发射相同颜色的光的两个子像素共享一条数据线，从而可以减少向数据线D1至D6提供信号的驱动器的通道的数量。然而，与图3和图4相比，数据线D1至D6(和感测线SL1至SL6)的数量相对大，因此，关于向数据线D1至D6提供信号的数据驱动器，数据线D1至D6(和感测线SL1至SL6)的负载会大。例如，形成在第一数据线D1和第四数据线D4(以及桥线BRL)中的寄生电容会大于形成在第二数据线D2(例如，图4中所示的第二数据线D2)中的寄生电容。因此，根据图11和图12中所示的对比实施例的充电时间会比根据图3和图4中所示的实施例的充电时间长(即，根据图11和图12中所示的对比实施例的充电速率会比根据图3和图4中所示的实施例的充电速率慢)。换言之，在图3和图4中所示的实施例中，数据线D1至D6(和感测线SL1至SL6)的负载减小，从而可以更充分地确保充电时间。
图13是示出包括在图1中所示的显示装置中的子像素的另一实施例的等效电路的示意图。图14是示出图13中所示的子像素的示意性布局图。将主要基于与上述实施例(例如，图3至图5)的部分不同的部分来描述图13和图14，并且将省略相对于上述实施例的部分的重复描述。
参照图3、图4、图13和图14，第一像素PXL_ODD_1和第二像素PXL_EVEN_1可以定位在一条水平线上。
第一像素PXL_ODD_1可以包括第一子像素SPX1_O_1、第二子像素SPX2_O_1和第三子像素SPX3_O_1，并且第二像素PXL_EVEN_1可以包括第一子像素SPX1_E_1、第二子像素SPX2_E_1和第三子像素SPX3_E_1。
在实施例中，子像素SPX1_O_1至SPX3_O_1和SPX1_E_1至SPX3_E_1之中的两个相邻的子像素可以共享一条数据线。
例如，第一像素PXL_ODD_1的第二子像素SPX2_O_1和第三子像素SPX3_O_1可以电连接到第二数据线D2。第二像素PXL_EVEN_1的第一子像素SPX1_E_1和第二子像素SPX2_E_1可以电连接到第四数据线D4。第二像素PXL_EVEN_1的第三子像素SPX3_E_1可以电连接到第六数据线D6。第一像素PXL_ODD_1的第一子像素SPX1_O_1可以电连接到参考数据线D0。第一像素PXL_ODD_1的第一子像素SPX1_O_1可以不与另一子像素共享任何数据线，但公开不限于此。例如，连接到参考数据线D0的虚设子像素可以设置在第一像素PXL_ODD_1的左侧处。
参照图4、图5和图14，除了第二半导体图案ACT2_2和ACT2_3以及第三半导体图案ACT3_2和ACT3_3之外，图14中所示的组件与图4和图5中所示的组件基本上相同或相似，因此，将不重复重复的描述。
在第一像素PXL_ODD_1的第一子像素SPX1_O_1中，第二半导体图案ACT2_2定位在第二电容器电极CE2的上方向上，并且可以与第一栅极线SC_ODD部分地叠置。第二半导体图案ACT2_2的第二部分可以通过桥图案(例如，图5中示出的第四桥图案BRP4和接触孔)电连接到第二电容器电极CE2。第二半导体图案ACT2_2的第一部分可以在第一方向DR1的相反方向上延伸到参考数据线D0(见图13)，并且通过桥图案(和接触孔)电连接到参考数据线D0。
第三半导体图案ACT3_2定位在第一电容器电极CE1的上方向上，并且可以与第一栅极线SC_ODD部分地叠置。第三半导体图案ACT3_2的第二部分可以通过桥图案(例如，图5中所示的第六桥图案BRP6和接触孔)电连接到第一电容器电极CE1。第三半导体图案ACT3_2的第一部分可以电连接到第一感测线SL1。
与图4和图5中所示的实施例相比，在图14中所示的实施例中，不包括连接图案CNP1至CNP3(见图4)，从而可以进一步简化电路结构。
图15是示出根据公开的实施例的发光元件的示意图。尽管图15示出了柱状的发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图15，发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。在示例中，在发光元件LD的延伸方向是长度(L)方向的情况下，发光元件LD可以包括在长度(L)方向上彼此顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以以在一定方向上延伸的柱形状设置。发光元件LD可以具有第一端部部分EP1和第二端部部分EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部部分EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部部分EP2处。
在一些实施例中，发光元件LD可以是通过蚀刻工艺等制造为柱形状的发光元件。在本说明书中，术语“柱形状”可以包括在长度(L)方向上长(例如，其长宽比大于约1)的棒状形状或条状形状(诸如圆柱体或多面体)，并且其剖面形状不被具体限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或剖面的宽度)。
发光元件LD可以具有小至纳米级至微米级的程度的尺寸。在示例中，发光元件LD可以具有在纳米级至微米级的范围内的直径D(或宽度)和/或在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据利用使用发光元件LD的发光器件作为光源的各种类型的装置(例如，显示装置等)的设计条件而各种地改变。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括n型半导体层。在示例中，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第一导电类型掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第一半导体层11的材料不限于此。第一半导体层11可以由各种材料形成。
活性层12形成在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。活性层12的位置可以根据发光元件LD的种类而各种地改变。
掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12的顶部和/或底部上。在示例中，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施例中，诸如AlGaN或AlInGaN的材料可以用于形成活性层12。活性层12可以由各种材料形成。
第二半导体层13形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括p型半导体层。在示例中，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第二导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第二半导体层13的材料不限于此。第二半导体层13可以由各种材料形成。
在将作为阈值电压的电压或更高的电压施加到发光元件LD的端部的情况下，发光元件LD在电子-空穴对在活性层12中结合时发光。通过使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作用于各种发光器件(包括显示装置的像素)的光源。
发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以围绕至少活性层12的外周表面。绝缘膜INF还可以围绕第一半导体层11和第二半导体层13中的每个的区域。
在一些实施例中，绝缘膜INF可以使发光元件LD的具有不同极性的端部部分暴露。例如，绝缘膜INF可以使第一半导体层11和第二半导体层13中的每个的定位在发光元件LD的第一端部部分EP1和第二端部部分EP2处的端部暴露。在另一实施例中，绝缘膜INF可以使第一半导体层11和第二半导体层13中的每个的与发光元件LD的具有不同极性的第一端部部分EP1和第二端部部分EP2相邻的侧面部分暴露。
根据实施例，绝缘膜INF可以形成为包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料的单层或多层(例如，由氧化铝(AlOx)和氧化硅(SiOx)形成的双层)，但公开不限于此。例如，根据另一实施例，可以省略绝缘膜INF。
在绝缘膜INF设置为覆盖发光元件LD的表面(特别是活性层12的外周表面)的情况下，可以防止活性层12与第一像素电极、第二像素电极等短路，这将在稍后描述。因此，可以确保发光元件LD的电稳定性。
在绝缘膜INF设置在发光元件LD的表面上的情况下，发光元件LD的表面缺陷被最小化，从而改善发光元件LD的寿命和效率。此外，即使在发光元件LD密集地设置的情况下，也可以防止在发光元件LD之间发生不希望的短路。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕第一半导体层11、活性层12、第二半导体层13的绝缘膜INF之外，发光元件LD还可以包括另外的组件。例如，发光元件LD可以另外地包括设置在第一半导体层11、活性层12和/或第二半导体层13的端部(或第一端部)处的至少一个磷光体层、至少一个活性层、至少一个半导体层和/或至少一个电极层。在示例中，可以在发光元件LD的第一端部部分EP1和第二端部部分EP2中的每个处设置接触电极层。作为示例，尽管图15示出了柱状的发光元件LD，但是发光元件LD的种类、结构和/或形状可以各种地改变。例如，发光元件LD可以以具有多棱锥形状的核-壳结构形成。
包括上述发光元件LD的发光器件可以用于需要光源的各种装置(包括显示装置)中。例如，发光元件LD可以设置在显示面板的每个像素中，并且用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的装置(诸如照明装置)中。
在根据公开的显示装置中，两个子像素可以共享一条数据线。与两个子像素连接到两条数据线时相比，在两个子像素共享一条数据线的情况下，可以减少数据线的数量和根据数据线的整个负载。
此外，发射相同颜色的光的两个子像素可以共享一条数据线。因此，可以相对地减小提供到数据线的数据信号的波动范围(和转变时间)，并且可以更充分地确保将数据信号记录在子像素中的充电时间。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够做出各种修改和变化。因此，上面描述的公开的实施例可以单独实现或彼此组合实现。
因此，公开中所公开的实施例不旨在限制公开的技术精神，而是旨在描述公开的技术精神，并且公开的技术精神的范围不受这些实施例限制。公开的保护范围应由权利要求解释，并且应当说明的是，等同范围内的所有技术精神都包括在公开的范围内。

Claims (15)

1.一种显示装置，所述显示装置包括：
数据线，在第一方向上布置，所述数据线在第二方向上延伸；以及
子像素，在所述第一方向上布置，所述子像素电连接到所述数据线，其中，
所述数据线之间的距离大于所述子像素之间的距离，
所述子像素包括：第一子像素，发射第一颜色的光；以及第二子像素，发射第二颜色的光，并且
所述第一子像素之中的在所述第一方向上彼此相邻的两个第一子像素电连接到所述数据线之中的一条数据线。
2.根据权利要求1所述的显示装置，其中，所述第二子像素之中的在所述第一方向上彼此相邻的两个第二子像素电连接到所述数据线之中的另一条数据线。
3.根据权利要求1所述的显示装置，其中，
所述数据线彼此间隔开，且所述子像素中的两个子像素设置在所述数据线之间。
4.根据权利要求1所述的显示装置，其中，
所述子像素还包括发射第三颜色的光的第三子像素，并且
电连接到所述两个第一子像素的所述一条数据线定位在彼此相邻的所述第二子像素之中的第二子像素与所述第三子像素之中的第三子像素之间。
5.根据权利要求4所述的显示装置，其中，
所述第三子像素之中的彼此相邻的两个第三子像素电连接到所述数据线之中的另一条数据线，
所述另一条数据线定位在彼此相邻的所述第一子像素之中的第一子像素与所述第二子像素之中的第二子像素之间。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
感测线，在所述第一方向上布置，所述感测线在所述第二方向上延伸，
其中，所述子像素之中的彼此相邻的两个子像素电连接到所述感测线之中的一条感测线。
7.根据权利要求6所述的显示装置，其中，所述感测线之间的距离等于所述数据线之间的距离。
8.根据权利要求6所述的显示装置，其中，所述数据线和所述感测线在所述第一方向上交替地布置，且所述子像素中的一个子像素设置在所述数据线与所述感测线之间。
9.根据权利要求6所述的显示装置，其中，所述两个第一子像素电连接到所述感测线之中的不同感测线。
10.根据权利要求6所述的显示装置，其中，
所述感测线中的每条电连接到所述子像素之中的与所述感测线中的每条最相邻的两个子像素，并且
所述两个子像素发射不同颜色的光。
11.根据权利要求1所述的显示装置，其中，
所述子像素中的每个包括：像素电路，包括至少一个晶体管；以及至少一个发光元件，电连接到所述像素电路，并且
所述两个第一子像素在平面图中具有在所述第二方向上彼此反转的电路结构。
12.根据权利要求11所述的显示装置，其中，所述至少一个发光元件包括彼此并联电连接的无机发光二极管。
13.根据权利要求11所述的显示装置，其中，所述至少一个发光元件包括有机发光二极管。
14.根据权利要求1所述的显示装置，其中，所述子像素中的每个包括：
至少一个发光元件，设置在基底上；
波长转换图案，设置在所述至少一个发光元件上方，所述波长转换图案对从所述至少一个发光元件入射的光进行转换；以及
滤色器，设置在所述波长转换图案上方。
15.一种显示装置，所述显示装置包括：
第一数据线、第二数据线和第三数据线，在第一方向上布置并且在第二方向上延伸；
第一扫描线和第二扫描线，在所述第一方向上延伸；以及
第一像素和第二像素，电连接到所述第一扫描线和所述第二扫描线并且在一个像素行中彼此相邻，其中，
所述第一像素和所述第二像素中的每个包括在所述第一方向上顺序地布置的第一子像素、第二子像素和第三子像素，
所述第一像素的所述第一子像素和所述第二像素的所述第一子像素共享所述第一数据线，并且
所述第一像素的所述第三子像素和所述第二像素的所述第三子像素共享所述第二数据线。
CN202310004082.6A 2022-03-24 2023-01-03 显示装置 Pending CN116805630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220036882A KR20230139885A (ko) 2022-03-24 2022-03-24 표시 장치
KR10-2022-0036882 2022-03-24

Publications (1)

Publication Number Publication Date
CN116805630A true CN116805630A (zh) 2023-09-26

Family

ID=88078615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310004082.6A Pending CN116805630A (zh) 2022-03-24 2023-01-03 显示装置

Country Status (3)

Country Link
US (1) US20230307461A1 (zh)
KR (1) KR20230139885A (zh)
CN (1) CN116805630A (zh)

Also Published As

Publication number Publication date
KR20230139885A (ko) 2023-10-06
US20230307461A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
US20230005898A1 (en) Pixel and display device including the same
CN117242576A (zh) 显示装置
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
EP3965161A1 (en) Display device
CN116805630A (zh) 显示装置
US20240088165A1 (en) Display device
CN219800895U (zh) 显示装置
US20230187472A1 (en) Display device and method of fabricating the same
US11785824B2 (en) Display device and manufacturing method thereof
US11705544B2 (en) Display device with low refractive layer disposed on color conversion layer
CN218632042U (zh) 显示装置
EP4138536A2 (en) Tiled display device
US20240038785A1 (en) Display device
CN220474629U (zh) 显示装置
CN220106526U (zh) 显示装置
US20240038956A1 (en) Pixel and display device including the same
US20240021658A1 (en) Display device and method of manufacturing the display device
US20230111396A1 (en) Display device
US20240097074A1 (en) Display device
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20230016774A (ko) 표시 장치
CN117716506A (zh) 显示装置
CN116435444A (zh) 显示装置
CN116417468A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication