CN117716506A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117716506A
CN117716506A CN202280051155.0A CN202280051155A CN117716506A CN 117716506 A CN117716506 A CN 117716506A CN 202280051155 A CN202280051155 A CN 202280051155A CN 117716506 A CN117716506 A CN 117716506A
Authority
CN
China
Prior art keywords
pixel
electrode
light emitting
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280051155.0A
Other languages
English (en)
Inventor
李恒在
金景燮
南毓铉
尹晟在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117716506A publication Critical patent/CN117716506A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0542—12th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置可以包括：板；多个像素列，设置在板上，并且具有多个像素组，该多个像素组各自包括在第一方向上布置的第一像素和第二像素；以及堤部，围绕多个像素组中的每个的周边，并且包括第一开口和第二开口，第一开口分别对应于多个像素组，第二开口位于多个像素组中的在第一方向上彼此相邻的两个像素组之间。

Description

显示装置
技术领域
本公开的各种实施方式涉及显示装置。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息介质的需求的增加，对显示装置的需求显著增加，并且其商业化也在进行中。
发明内容
技术问题
本公开的各种实施方式涉及显示装置，在该显示装置中，可以确保包括发光元件的油墨的供应(或排放)表面区域，从而可以提高显示装置的光输出效率。
技术解决方案
根据本公开的实施方式的显示装置可以包括：衬底；多个像素列，设置在衬底上，并且包括多个像素组，该多个像素组各自包括在第一方向上布置的第一像素和第二像素；以及堤部，包围多个像素组中的每个的周边，并且包括第一开口和第二开口，第一开口对应于多个像素组中的每个，第二开口位于多个像素组中的在第一方向上彼此相邻的两个像素组之间。
在实施方式中，多个像素组中的每个可以包括对应于第一开口的发射区域。
在实施方式中，在多个像素列中的每个中，相应像素列的多个像素组中的一个像素组和第二开口在第一方向上交替地设置。
在实施方式中，第一像素和第二像素中的每个可以包括：第一电极和第二电极，在第一方向上延伸并且在与第一方向相交的第二方向上彼此间隔开；以及多个发光元件，设置在第一电极和第二电极之间。
在实施方式中，第一像素的第一电极和第二像素的第一电极可以在第一开口中彼此电断开(或分离)。第一像素的第二电极和第二像素的第二电极可以在第一开口中彼此电断开。
在实施方式中，发射区域可以包括第一发射区域和第二发射区域，在第一发射区域中，光从第一像素发射，在第二发射区域中，光从第二像素发射。
在实施方式中，第一像素和第二像素中的每个还可以包括：第一连接电极，将第一电极与发光元件电连接；第二连接电极，将第二电极与发光元件电连接；以及颜色转换层，设置在发光元件之上，并且将从发光元件发射的第一颜色的光转换为第二颜色的光。
在实施方式中，显示装置还可以包括设置在第一像素的颜色转换层和第二像素的颜色转换层之间的光阻挡图案。光阻挡图案可以对应于第一发射区域和第二发射区域之间的区域。
在实施方式中，多个像素列可以包括在第二方向上依次布置的第一像素列、第二像素列和第三像素列。
在实施方式中，第一像素列的多个像素组、第二像素列的多个像素组和第三像素列的多个像素组可以发射彼此不同的第二颜色的光。
在实施方式中，从第一像素列的多个像素组中的每个发射的光可以是红光。从第二像素列的多个像素组中的每个发射的光可以是绿光。从第三像素列的多个像素组中的每个发射的光可以是蓝光。
在实施方式中，第一像素列的多个像素组、第二像素列的多个像素组和第三像素列的多个像素组可以在第二方向上设置在相同的像素行上。
在实施方式中，第一像素列的多个像素组中的至少一个、第二像素列的多个像素组中的至少一个、以及第三像素列的多个像素组中的至少一个各自可以设置在与在第二方向上与其相邻的像素列的至少一个像素组不同的像素行上。
在实施方式中，第一像素和第二像素中的每个还可以包括像素电路层，该像素电路层设置在衬底上并且包括与发光元件电连接的至少一个晶体管。
在实施方式中，第一像素和第二像素中的每个还可以包括堤部图案，该堤部图案各自设置在像素电路层和第一电极之间以及像素电路层和第二电极之间。
在实施方式中，第一像素和第二像素中的每个可以包括：第一电极、第二电极、第三电极和第四电极，在第一方向上延伸，并且彼此间隔开；以及多个发光元件，设置在第一电极至第四电极中的两个相邻电极之间。多个发光元件可以包括设置在第一电极和第二电极之间的至少一个第一发光元件、以及设置在第三电极和第四电极之间的至少一个第二发光元件。
在实施方式中，第一像素的第一电极和第二像素的第一电极可以在第一开口中彼此电断开。第一像素的第二电极和第二像素的第二电极可以在第一开口中彼此电断开。第一像素的第三电极和第二像素的第三电极可以在第一开口中彼此电断开。第一像素的第四电极和第二像素的第四电极可以在第一开口中彼此电断开。
在实施方式中，第一像素和第二像素中的每个还可以包括：第一连接电极，设置在第一电极上，并且将第一发光元件的一端与第一电极电连接；中间电极，设置在第二电极和第四电极中的每个上，并且将第一发光元件的另一端与第二发光元件的一端电连接；以及第二连接电极，设置在第三电极上，并且配置成将第二发光元件的另一端与第三电极电连接。
根据本公开的实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域；第一像素列，设置在显示区域中，并且包括多个第一像素组，该多个第一像素组各自包括在第一方向上布置的两个像素；第二像素列，在显示区域中设置于在与第一方向相交的第二方向上与第一像素列相邻的位置处，并且包括多个第二像素组，该多个第二像素组各自包括在第一方向上布置的两个像素；第三像素列，在显示区域中设置于在第二方向上与第二像素列相邻的位置处，并且包括多个第三像素组，该多个第三像素组各自包括在第一方向上布置的两个像素；以及堤部，包围多个第一像素组、多个第二像素组和多个第三像素组中的每个的周边，并且包括第一开口和第二开口，第一开口与多个第一像素组、多个第二像素组和多个第三像素组中的每个对应，第二开口位于包括在第一像素列至第三像素列中的每个中的相应多个像素组中的在第一方向上彼此相邻的两个像素组之间。
在实施方式中，多个第一像素组、多个第二像素组和多个第三像素组中的每个可以包括对应于第一开口的发射区域。
在实施方式中，在第一像素列中，多个第一像素组中的一个第一像素组和第二开口可以在第一方向上交替地设置。在第二像素列中，多个第二像素组中的一个第二像素组和第二开口可以在第一方向上交替地设置。在第三像素列中，多个第三像素组中的一个第三像素组和第二开口可以在第一方向上交替地设置。
有益效果
在根据本公开的实施方式的显示装置中，在一个方向上彼此相邻的第一像素和第二像素可以被限定成形成一个像素组，并且包括多个发光元件的油墨可以被供应(或排放)到所述一个像素组，从而可以完全确保油墨的排放表面区域。
此外，在本公开的实施方式中，可以确保每个像素的足够数量的有效光源，从而可以提高相应像素的光输出效率。
本公开的效果不受前述内容的限制，并且本文中预期其它各种效果。
附图说明
图1a和图1b是示意性地示出根据实施方式的发光元件的立体图。
图2是示出图1a的发光元件的剖视图。
图3示出了根据实施方式的显示装置，并且特别地，是示出使用图1a中所示的发光元件作为光源的显示装置的示意性平面图。
图4是示出包括在图3中所示的每个像素中的组件的电连接关系的实施方式的电路图。
图5是示意性地示出图3中所示的每个像素的平面图。
图6是沿着图5的线I-I’截取的剖视图。
图7是沿着图5的线II-II’截取的剖视图。
图8是示意性地示出根据实施方式的像素的平面图。
图9是沿着图8的线III-III’截取的剖视图。
图10a和图10b示出了图9的堤部图案的不同实施方式，并且是对应于图8的线III-III’的剖视图。
图11示出了图9的第一连接电极和第二连接电极的不同实施方式，并且是对应于图8的线III-III’的剖视图。
图12a是图3的部分EA1的示意性放大平面图。
图12b是仅示意性地示出图12a的部分EA1中的堤部的放大平面图。
图13是图12a的部分EA2的示意性放大平面图。
图14a至图14c是沿着图13的线IV-IV’截取的剖视图。
图14d和图14e是示意性地示出第一像素组的剖视图，并且是对应于图13的线IV-IV’的剖视图。
图15a示出了图12a的第一像素组至第三像素组的其它实施方式，并且是对应于图3的部分EA1的示意性放大平面图。
图15b是仅示意性地示出图15a中所示的部分EA1中的堤部的放大平面图。
图16是示出包括在图3中所示的每个像素中的组件的电连接关系的另一实施方式的电路图。
图17是示意性地示出图16的像素的平面图。
图18a和图18b是沿着图17的线V-V’截取的剖视图。
图19是仅示意性地示出包括在图3的部分EA1中的一些组件的放大平面图。
图20是详细示出包括在图19的部分EA3中的组件的放大平面图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限于特定的实践模式，并且将理解的是，不背离本公开的技术范围的所有改变、等同物和替代物都包含在本公开中。
在整个本公开中，在本公开的各个附图和实施方式中，相同的附图标记表示相同的部分。为了清楚地说明，附图中的元件的尺寸可以被夸大。将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区域或板的第一部分设置在第二部分上的情况下，第一部分不仅可以直接设置在第二部分上，而且第三部分可以介于它们之间。此外，在表达了在第二部分上形成诸如层、膜、区域或板的第一部分的情况下，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括诸如第二部分的侧表面或下表面的其它表面。相反，在诸如层、膜、区域或板的第一部分在第二部分之下的情况下，第一部分不仅可以直接在第二部分之下，而且第三部分可以介于它们之间。
将理解的是，当元件(例如，第一元件)被称为(可操作地或通信地)与另一元件(例如，第二元件)“联接”/“联接到”另一元件(例如，第二元件)、或与另一元件(例如，第二元件)“连接”/“连接到”另一元件(例如，第二元件)时，第一元件可以直接与第二元件联接或连接/直接联接或直接连接到第二元件、或经由另一元件(例如，第三元件)与第二元件联接或连接/经由另一元件(例如，第三元件)联接或连接到第二元件。相反，将理解的是，当元件(例如，第一元件)被称为“直接”与另一元件(例如，第二元件)“联接”/“直接联接到”另一元件(例如，第二元件)、或“直接”与另一元件(例如，第二元件)“连接”/“直接连接到”另一元件(例如，第二元件)时，没有其它元件(例如，第三元件)介于该元件和所述另一元件之间。
参考附图描述本公开的实施方式和所需的细节，以便详细描述本公开，使得本公开所属技术领域中的普通技术人员可以容易地实践本公开。此外，只要在句子中没有具体提及，单数形式也可以包括复数形式。
图1a和图1b是示意性地示出根据实施方式的发光元件LD的立体图。图2是示出图1a的发光元件LD的剖视图。
在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1a至图2中所示的实施方式。
参考图1a至图2，发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以被实现为通过依次堆叠第一半导体层11、有源层12和第二半导体层13而形成的叠层(或被称为“发射叠层”)。
发光元件LD可以形成为在一个方向上延伸的形状。如果发光元件LD沿其延伸的方向被限定为纵向方向，则发光元件LD可以具有相对于纵向方向的一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的任一个半导体层可以设置在发光元件LD的一端(或下端)上。第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的另一端(或上端)上。例如，第一半导体层11可以设置在发光元件LD的一端(或下端)上，并且第二半导体层13可以设置在发光元件LD的另一端(或上端)上。
发光元件LD可以具有各种形状。例如，如图1a中所示，发光元件LD可以具有相对于纵向方向为长(即，具有大于1的纵横比)的杆状形状、棒状形状或柱状形状。在实施方式中，发光元件LD相对于纵向方向的长度L可以大于其直径D(或剖面的宽度)。然而，本公开不限于此。在实施方式中，如图1b中所示，发光元件LD可以具有相对于纵向方向为短(即，具有小于1的纵横比)的杆状形状、棒状形状或柱状形状。发光元件LD可以具有其中其长度L和直径D彼此相同的杆状形状、棒状形状或柱状形状。
发光元件LD可以包括制造成具有超小型尺寸(例如，具有对应于微米级或纳米级的直径D和/或长度L)的发光二极管(LED)。
在发光元件LD相对于纵向方向为长(即，具有大于1的纵横比)的情况下，发光元件LD的直径D可以在约0.5μm至6μm的范围内，并且其长度L可以在约1μm至10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。可以改变发光元件LD的尺寸以满足发光元件LD所应用的照明装置或自发射显示装置的条件(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN的任一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)。然而，第一半导体层11的组成材料不限于此，并且第一半导体层11可以由各种其它材料形成。在实施方式中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。相对于发光元件LD的纵向方向，第一半导体层11可以包括接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以对应于发光元件LD的一端(或下端)。
有源层12可以设置在第一半导体层11上并具有单量子阱结构或多量子阱结构。例如，在有源层12具有多量子阱结构的情况下，有源层12可以通过周期性地重复堆叠作为一个单元提供的势垒层、应变增强层和阱层来形成。应变增强层可以具有比势垒层的晶格常数小的晶格常数，从而可以进一步增强要施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于前述实施方式的结构。
有源层12可以发射波长范围从400nm至900nm的光，并且使用双异质结构。在实施方式中，掺杂有导电掺杂剂的包覆层可以相对于发光元件LD的纵向方向形成在有源层12之上或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或InAlGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
如果将具有合适电压(例如，设定或预定电压)或更大电压的电场施加到发光元件LD的相对端，则发光元件LD可以通过在有源层12中耦合电子-空穴对来发射光。由于可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件以及显示装置的像素的光源(发光源)。
第二半导体层13可以设置在有源层12的第二表面上，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN的任一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)。然而，用于形成第二半导体层13的材料不限于此，且第二半导体层13可以由各种其它材料形成。在实施方式中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。相对于发光元件LD的纵向方向，第二半导体层13可以包括接触有源层12的第二表面的下表面以及暴露于外部的上表面。这里，第二半导体层13的上表面可以对应于发光元件LD的另一端(或上端)。
在实施方式中，第一半导体层11和第二半导体层13可以相对于发光元件LD的纵向方向具有不同的厚度。例如，相对于发光元件LD的纵向方向，第一半导体层11可以具有比第二半导体层13的厚度大的厚度。因此，发光元件LD的有源层12可以设置在相比于第一半导体层11的下表面更靠近第二半导体层13的上表面的位置处。
尽管第一半导体层11和第二半导体层13各自由单层形成，但是本公开不限于此。在实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13各自还可以包括一个或多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是其晶格结构设置在其它半导体层之间的应变释放层，使得应变释放层用作缓冲层以减小晶格常数的差异。尽管TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但本公开不限于此。
在实施方式中，除了包括第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13(例如，发光元件LD的上端)之上的接触电极(以下称为“第一接触电极”)。此外，在实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端(例如，发光元件LD的下端)上的另一接触电极(以下称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但本公开不限于此。在实施方式中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括不透明的金属，诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金，它们可以单独使用或组合使用，但本公开不限于此。在实施方式中，第一接触电极和第二接触电极还可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以穿过第一接触电极和第二接触电极，并且然后被发射到发光元件LD外部。在一些实施方式中，在从发光元件LD产生的光通过发光元件LD的相对端以外的区域而不是穿过第一接触电极和第二接触电极发射到发光元件LD外部的情况下，第一接触电极和第二接触电极可以包括不透明的金属。
在实施方式中，发光元件LD还可以包括绝缘层14。然而，在一些实施方式中，可以省略绝缘层14，或者绝缘层14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘层14可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命及其发射效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘层14可以防止在发光元件LD之间发生不希望的短路。不限制是否设置绝缘层14，只要可以防止有源层12与外部导电材料短路即可。
绝缘层14可以设置成包围包括第一半导体层11、有源层12和第二半导体层13的发射叠层的整个外圆周表面。
虽然在前述实施方式中，绝缘层14被描述为包围第一半导体层11、有源层12和第二半导体层13的全部的相应外圆周表面，但是本公开不限于此。在实施方式中，在发光元件LD包括第一接触电极的情况下，绝缘层14可以包围第一半导体层11、有源层12、第二半导体层13和第一接触电极的全部的相应外圆周表面。在实施方式中，绝缘层14可以不包围第一接触电极的全部外圆周表面，或者可以仅包围第一接触电极的外圆周表面的一部分，而不包围第一接触电极的外圆周表面的另一部分。此外，在实施方式中，在第一接触电极设置在发光元件LD的另一端(或上端)上并且第二接触电极设置在发光元件LD的一端(或下端)上的情况下，绝缘层14可以允许第一接触电极和第二接触电极中的每个的至少一个区域被暴露。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、铝基聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)组成的组中的一种或多种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性的各种材料作为绝缘层14的材料。这里，锌氧化物(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
绝缘层14可以设置成单层的形式或包括至少双层的多层的形式。例如，在绝缘层14由包括依次堆叠的第一层和第二层的双层结构形成的情况下，第一层和第二层可以由不同的材料(或物质)制成并通过不同的工艺形成。在实施方式中，绝缘层14的第一层和第二层可以包括相同的材料并且通过连续的工艺形成。
在实施方式中，发光元件LD可以被实现为具有核-壳结构的发光图案。在这种情况下，第一半导体层11可以设置在发光元件LD的核处，即设置发光元件LD的中心部分处。有源层12可以设置和/或形成为包围第一半导体层11的外圆周表面。第二半导体层13可以设置和/或形成为包围有源层12。此外，发光元件LD还可以包括接触电极，其形成为包围第二半导体层13的至少一侧。在实施方式中，发光元件LD还可以包括绝缘层14，其设置在具有核-壳结构的发光图案的外圆周表面上并且具有透明绝缘材料。实现为具有核-壳结构的发光图案的发光元件LD可以以生长方式制造。
发光元件LD可以用作用于各种显示装置的发光源(或称为“光源”)。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合并且然后供应给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，发光元件LD可以均匀地分布，而不是在溶液中不均匀地聚集。
包括上述发光元件LD的发光单元(或发光器件)可以用于包括需要光源的显示装置的各种类型的装置。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于需要光源的诸如照明装置的其它类型的电子装置。
图3示出了根据实施方式的显示装置，并且特别地，是示出使用图1a中所示的发光元件LD作为光源的显示装置的示意性平面图。
为了说明起见，图3示意性地示出了显示装置的结构，其聚焦于在其上显示图像的显示区域DA。
参考图1a至图3，根据实施方式的显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且配置成驱动像素PXL的驱动器、以及设置成将像素PXL与驱动器连接的线组件。
如果显示装置是在其至少一个表面上具有显示表面的电子装置，例如智能电话、电视、平板PC、移动电话、视频电话、电子阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗器械、相机或可佩戴装置，则本公开可以应用于显示装置。
根据驱动发光元件LD的方法，显示装置可以分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可以包括配置成控制要供应给发光元件LD的电流量的驱动晶体管、以及配置成向驱动晶体管发送数据信号的开关晶体管。
显示装置可以设置成各种形式，例如，具有两对平行边的矩形板的形式，但是本公开不限于此。在显示装置设置成矩形板的形式的情况下，两对边中的一对边可以比另一对边长。为了说明起见，示出了显示装置具有矩形形状的情况，该矩形形状具有一对长边和一对短边。在图3中，长边沿其延伸的方向由第二方向DR2表示，并且短边沿其延伸的方向由第一方向DR1表示。此外，附图中的第三方向DR3可以指衬底SUB的厚度方向。在设置成矩形平面形状的显示装置中，一个长边和一个短边在其上彼此接触(或相交)的每个角部可以具有圆化形状，但是本公开不限于此。
衬底SUB可以包括显示区域DA和沿着显示区域DA的边缘围绕显示区域DA的非显示区域NDA。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL联接到驱动器的线组件的一部分的区域。为了说明起见，图3仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在衬底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以包围显示区域DA的周边(或边缘)。电连接到像素PXL的线组件以及电连接到线组件并且配置成驱动像素PXL的驱动器可以设置在非显示区域NDA中。
线组件可以将驱动器与像素PXL电连接。线组件可以包括与信号线(例如，扫描线、数据线和发射控制线)联接的扇出线，该信号线联接到每个像素PXL以向像素PXL提供信号。此外，线组件可以包括电连接到信号线(例如，控制线和感测线)的扇出线，该信号线电连接到每个像素PXL以实时补偿像素PXL的电特性的变化。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域可以被设置为其中设置有像素PXL的显示区域DA，而其另一区域可以被设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA以及设置在显示区域DA的周边周围(或与显示区域DA相邻)的非显示区域NDA，该显示区域DA包括其中设置有相应像素PXL的多个像素区域。
像素PXL可以设置在衬底SUB的显示区域DA中。在实施方式中，像素PXL可以以条纹布置方式等布置在显示区域DA中，但是本公开不限于此。
像素PXL中的每个可以包括至少一个发光元件LD，其配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有对应于纳米级或微米级的小尺寸，并且与和其相邻设置的发光元件LD并联电连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
像素PXL中的每个可以包括至少一个光源，例如图1a中所示的发光元件LD，其由合适的信号(例如，设定信号，诸如扫描信号和数据信号)和/或合适的电源(例如，设定电源，诸如第一驱动电源和第二驱动电源)驱动。然而，在实施方式中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过线组件向像素PXL中的每个提供合适的信号(例如，设定信号)和合适的电力电压(例如，设定的电力电压)，并且因此控制像素PXL的操作。驱动器可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器。
图4是示出包括在图3中所示的每个像素PXL中的组件的电连接关系的实施方式的电路图。
例如，图4示出了根据实施方式的包括在可以用于有源显示装置的像素PXL中的组件的电连接关系。然而，包括在本公开的实施方式可以应用于其的像素PXL中的组件的类型不限于此。
在图4中，不仅包括在图3中所示的像素PXL中的每个中的组件，而且其中设置有所述组件的区域都包含在术语“像素PXL”的限定中。
参考图1a至图4，每个像素PXL(以下称为“像素”)可以包括发射单元EMU(或发射器)，其配置成生成亮度对应于数据信号的光。此外，像素PXL可以选择性地还包括配置成驱动发射单元EMU的像素电路PXC。
在实施方式中，发射单元EMU可以包括电连接在第一驱动电源VDD的电压施加到其的第一电力线PL1和第二驱动电源VSS的电压施加到其的第二电力线PL2之间的多个发光元件LD。例如，发射单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2电连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1和第二电极EL2之间以相同方向彼此并联电连接的多个发光元件LD。在实施方式中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1、像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的一端、以及通过第二电极EL2和第二电力线PL2电连接到第二驱动电源VSS的另一端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，而第二驱动电源VSS可以被设定为低电位电源。这里，第一驱动电源VDD和第二驱动电源VSS之间的电位差可以被设定为在像素PXL的发射周期期间等于或大于发光元件LD的阈值电压的值。
如上所述，在分别被供应具有不同电位的电压的第一电极EL1和第二电极EL2之间以相同方向(例如，以正向方向)彼此并联电连接的发光元件LD可以形成相应的有效光源。可以收集有效光源以形成像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可以发射亮度与通过像素电路PXC供应给其的驱动电流对应的光。例如，在每个帧周期期间，像素电路PXC可以向发射单元EMU供应与相应帧数据的灰度级值对应的驱动电流。供应给发射单元EMU的驱动电流可以被分成流入到相应发光元件LD的多个部分。因此，发光元件LD中的每个可以发射亮度与施加到其的电流对应的光，使得发射单元EMU可以发射亮度与驱动电流对应的光。
尽管已经示出了其中发光元件LD的相对端在第一驱动电源VDD和第二驱动电源VSS之间以相同方向电连接的实施方式，但是本公开不限于此。在实施方式中，除了包括形成相应有效光源的发光元件LD之外，发射单元EMU还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起可以在第一电极EL1和第二电极EL2之间彼此并联电连接。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向电连接在第一电极EL1和第二电极EL2之间。即使当在第一电极EL1和第二电极EL2之间施加合适的驱动电压(例如，设定的驱动电压，诸如正常方向驱动电压)时，反向发光元件LDr也保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到相应像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。此外，像素电路PXC可以联接到显示区域DA的第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3、以及存储电容器Cst。
第一晶体管T1可以是驱动晶体管，其配置成控制要施加到发射单元EMU的驱动电流，并且电连接在第一驱动电源VDD和发射单元EMU之间。详细地说，第一晶体管T1的第一端子可以通过第一电力线PL1电连接到第一驱动电源VDD。第一晶体管T1的第二端子可以电连接到用于发光元件LD的第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。这里，第一晶体管T1的第一端子和第二端子是不同的端子。例如，如果第一端子是漏电极，则第二端子是源电极，或者反之亦然。第一晶体管T1可以响应于第一节点N1的电压来控制要供应给发光元件LD的驱动电流的量。
第二晶体管T2可以是开关晶体管，其响应于扫描信号选择像素PXL并激活像素PXL，并且可以电连接在数据线Dj和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj，并且其第二端子可以电连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，如果第一端子是源电极，则第二端子是漏电极，或者反之亦然。第二晶体管T2的栅电极可以电连接到第i扫描线Si。
当从扫描线Si供应具有能够导通第二晶体管T2的电压(例如，高电平电压)的扫描信号时，第二晶体管T2被导通以将数据线Dj与第一节点N1电连接。这里，相应帧的数据信号被供应给数据线Dj，由此数据信号被发送到第一节点N1。发送到第一节点N1的数据信号可以被存储到存储电容器Cst中(例如，存储电容器Cst可以保持与发送到第一节点N1的数据信号对应的电荷)。
第三晶体管T3可以电连接在第一晶体管T1和第j感测线SENj之间。例如，第三晶体管T3的第一端子可以电连接到第一晶体管T1的电连接到第一电极EL1的第二端子(例如，源电极)。第三晶体管T3的第二端子可以电连接到第j感测线SENj。第三晶体管T3的栅电极可以电连接到第i控制线CLi。第三晶体管T3可以由在感测周期(例如，设定的感测周期)期间供应给第i控制线CLi的栅极导通电压(例如，高电平电压)的控制信号导通，使得第j感测线SENj和第一晶体管T1可以彼此电连接。
感测周期可以是其中提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的周期。
存储电容器Cst的第一电极可以电连接到第一节点N1，并且其第二电极可以电连接到第一晶体管T1的电连接到第一电极EL1的第二端子(例如，源电极)。可以用与供应给第一节点N1的数据信号对应的电压对存储电容器Cst进行充电，并且存储电容器Cst保持充电的电压直到后续帧的数据信号被供应。
尽管图4示出了所有的第一晶体管T1至第三晶体管T3是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，尽管图4示出了发射单元EMU电连接在像素电路PXC和第二驱动电源VSS之间的实施方式，但是发射单元EMU也可以电连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以以各种方式改变。例如，像素电路PXC还可以包括诸如配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发射时间的晶体管元件的至少一个晶体管元件或诸如用于提高第一节点N1的电压的升压电容器的其它电路元件。
此外，尽管图4示出了其中形成发射单元EMU的所有发光元件LD彼此并联电连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU可以包括至少一个串联组，该至少一个串联组包括彼此并联电连接的多个发光元件LD。换言之，发射单元EMU可以由串联-并联组合结构形成。
可以应用于本公开的像素PXL的结构不限于图4中所示的实施方式，并且像素PXL可以具有各种结构。例如，每个像素PXL可以配置在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且包括在发射单元EMU中的发光元件LD的相对端可以直接电连接到第i扫描线Si、第j数据线Dj、第一驱动电源VDD将要施加到其的第一电力线PL1、第二驱动电源VSS将要施加到其的第二电力线PL2、和/或控制线(例如，设定的控制线)。
图5是示意性地示出图3中所示的每个像素PXL的平面图。
在图5中，为了说明起见，省略了电连接到发光元件LD的晶体管T和电连接到晶体管T的信号线的图示。
在实施方式中，为了说明起见，平面图中的横向方向(或水平方向)由第一方向DR1表示，平面图中的纵向方向(或竖直方向)由第二方向DR2表示，并且剖视图中的衬底SUB的厚度方向由第三方向DR3表示。第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图3至图5，每个像素PXL可以设置和/或形成于在衬底SUB上限定的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
在实施方式中，每个像素PXL可以包括设置在非发射区域NEMA中的堤部BNK。
堤部BNK可以是用于限定(或划分)相应像素PXL(或子像素)和与其相邻的像素PXL的相应像素区域PXA或相应发射区域EMA的结构，并且例如可以是像素限定层。
在实施方式中，堤部BNK可以是像素限定层或坝结构，用于限定在向每个像素PXL供应(或输入)发光元件LD的工艺期间要向其供应发光元件LD的每个发射区域EMA。例如，由于每个像素PXL的发射区域EMA由堤部BNK限定，因此可以向发射区域EMA供应(或输入)包括目标量和/或类型的发光元件LD的混合溶液(例如，油墨)。
堤部BNK可以包括至少一种光阻挡材料和/或反射材料，从而防止其中光(或光线)在每个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在实施方式中，堤部BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在实施方式中，为了增强从每个像素PXL发射的光的效率，可以在堤部BNK上设置和/或形成单独的反射材料层。
堤部BNK可以包括至少一个开口，该开口暴露在相应像素PXL的像素区域PXA中设置在堤部BNK之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在相应像素PXL的像素区域PXA中设置在堤部BNK之下的组件。在实施方式中，每个像素PXL的发射区域EMA和堤部BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，堤部BNK的第二开口OP2可以设置于在第二方向DR2上与第一开口OP1间隔开的位置处，并且设置成与像素区域PXA的一侧(例如，上侧或下侧)相邻。
每个像素PXL可以包括在第一方向DR1上彼此间隔开的第一电极EL1和第二电极EL2。第一电极EL1可以对应于参考图4描述的第一电极EL1。第二电极EL2可以对应于参考图4描述的第二电极EL2。
第一电极EL1和第二电极EL2可以设置在绝缘层INS(例如，设定的绝缘层INS)上。像素电路(参考图4的“PXC”)和电连接到像素电路(参考图4的“PXC”)并且配置成驱动相应像素PXL的线可以形成在绝缘层INS之下。
第一电极EL1和第二电极EL2可以在第一方向DR1上依次布置。第一电极EL1和第二电极EL2可以在不同于第一方向DR1的第二方向DR2上延伸。
在制造显示装置的工艺期间，在发光元件LD被供应到像素区域PXA中并在像素区域PXA中对准之后，第一电极EL1和第二电极EL2可以在第一开口OP1和第二开口OP2中与其它电极(例如，设置于在第二方向DR2上与其相邻的像素PXL中的每个中的第一电极EL1和第二电极EL2)分离。例如，第一电极EL1的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第一电极EL1分离。第一电极EL1的另一端可以在第一开口OP1中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第一电极分离。此外，第二电极EL2的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第二电极EL2分离。第二电极EL2的另一端可以在第一开口OP1中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第二电极分离。在实施方式中，堤部BNK的第二开口OP2可以设置成用于第一电极EL1和第二电极EL2的分离工艺。
第一电极EL1可以通过第一接触孔CH1与参考图4描述的第一晶体管T1电连接。第二电极EL2可以通过第二接触孔CH2与参考图4描述的第二驱动电源VSS(或第二电力线PL2)(例如，图6的DVL)电连接。第一电极EL1可以是每个像素PXL的发射单元(参考图4的“EMU”)的阳极。第二电极EL2可以是发射单元EMU的阴极。
在每个像素PXL的像素区域PXA(或发射区域EMA)中，第一电极EL1和第二电极EL2可以在第一方向DR1上彼此间隔开。
第一电极EL1和第二电极EL2可以具有包括反射电极和导电封盖层的多层结构。此外，反射电极可以具有单层层结构或多层结构。例如，反射电极可以包括至少一个不透明金属层，并且选择性地还包括设置在不透明金属层之上和/或之下的至少一个透明导电层。
第一电极EL1和第二电极EL2中的每个可以用作对准电极(或对准线)，该对准电极(或对准线)配置成在发光元件LD在每个像素PXL的发射区域EMA中对准之前从设置在非显示区域(参考图3的“NDA”)中的对准焊盘接收对准信号(例如，设定的对准电压)并且然后对准发光元件LD。
例如，第一电极EL1可以用作第一对准电极(或第一对准线)，以从第一对准焊盘接收第一对准信号(或第一对准电压)。例如，第二电极EL2可以用作第二对准电极(或第二对准线)，以从第二对准焊盘接收第二对准信号(或第二对准电压)。
上述第一对准信号和第二对准信号可以是具有使发光元件LD能够在第一电极EL1和第二电极EL2之间对准的电压差和/或相位差的信号。第一对准信号和第二对准信号中的至少一个对准信号可以是AC信号(或电压)，但是本公开不限于此。
每个像素PXL可以包括多个发光元件LD。在实施方式中，每个像素PXL还可以包括参考图4描述的反向发光元件LDr。
尽管至少两个至数十个发光元件LD可以对准和/或设置在每个像素PXL的发射区域EMA中，但是发光元件LD的数量不限于此。在实施方式中，对准和/或设置在像素区域PXA中的发光元件LD的数量可以以各种方式改变。
发光元件LD可以设置在第一电极EL1和第二电极EL2之间。发光元件LD中的每个可以包括相对于纵向方向设置在其相对端上的第一端EP1(或一端)和第二端EP2(或另一端)。在实施方式中，包括p型半导体层的第二半导体层13可以设置在第一端EP1上，并且包括n型半导体层的第一半导体层11可以设置在第二端EP2上。发光元件LD可以并联电连接在第一电极EL1和第二电极EL2之间。发光元件LD中的每个可以具有与参考图1a描述的发光元件LD的结构相同的结构。
发光元件LD中的每个可以由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成，并且具有例如从纳米级至微米级的超小尺寸。
发光元件LD中的每个可以发射有色光和/或白光中的任一种光。发光元件LD中的每个可以设置在第一电极EL1和第二电极EL2之间，使得其延伸方向(或纵向方向)平行于第一方向DR1。在实施方式中，发光元件LD可以在第一电极EL1和第二电极EL2之间对准，使得发光元件LD中的至少一些不完全平行于第一方向DR1。例如，一些发光元件LD可以在第一电极EL1和第二电极EL2之间对准成相对于第一方向DR1倾斜。发光元件LD可以在溶液中扩散，并且包括发光元件LD的溶液可以被供应(或输入)到每个像素PXL的发射区域EMA。
发光元件LD可以通过喷墨印刷方案、狭缝涂覆方案或其它各种方案输入(或供应)到每个像素PXL的发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合，并且然后通过喷墨印刷方案或狭缝涂覆方案输入(或供应)到发射区域EMA。这里，如果第一电极EL1和第二电极EL2被供应有相应的对准信号，则可以在第一电极EL1和第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1和第二电极EL2之间对准。在发光元件LD对准之后，溶剂可以通过挥发方案或其它方案去除。这样，发光元件LD可以在第一电极EL1和第二电极EL2之间可靠地对准。
在实施方式中，每个像素PXL可以包括第一连接电极CNE1和第二连接电极CNE2。
第一连接电极CNE1和第二连接电极CNE2可以是配置成更可靠地电连接第一电极EL1和第二电极EL2以及发光元件LD的组件。
第一连接电极CNE1可以形成在发光元件LD的第一端EP1和第一电极EL1的对应于第一端EP1的至少一个区域上，使得发光元件LD的第一端EP1可以物理地连接和/或电连接到第一电极EL1。
在平面图中，第一连接电极CNE1可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在实施方式中，第一连接电极CNE1的形状可以在其中第一连接电极CNE1可以可靠地与发光元件LD的第一端EP1电连接的范围内以各种方式改变。此外，第一连接电极CNE1的形状可以根据与设置在其下的第一电极EL1的连接关系而以各种方式改变。
第二连接电极CNE2可以形成在发光元件LD的第二端EP2和第二电极EL2的对应于第二端EP2的至少一个区域上，使得发光元件LD的第二端EP2可以物理地连接和/或电连接到第二电极EL2。
在平面图中，第二连接电极CNE2可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在实施方式中，第二连接电极CNE2的形状可以在其中第二连接电极CNE2可以可靠地与发光元件LD的第二端EP2电连接的范围内以各种方式改变。此外，第二连接电极CNE2的形状可以根据与设置在其下的第二电极EL2的连接关系而以各种方式改变。
在下文中，将主要参考图6和图7描述根据前述实施方式的每个像素PXL的堆叠结构。
图6是沿着图5的线I-I’截取的剖视图。图7是沿着图5的线II-II’截取的剖视图。
尽管图6和图7简单地示出了像素PXL，例如，示出了每个电极由单个电极形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
参考图5至图7，像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底SUB可以是包括聚合物有机材料的塑料衬底或膜衬底。例如，柔性衬底SUB可以包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、至少一个存储电容器Cst和过孔层VIA。
缓冲层BFL可以设置在衬底SUB的整个表面上。缓冲层BFL可以防止杂质扩散到包括在像素电路(参考图4的“PXC”)中的晶体管T中。缓冲层BFL可以是由无机材料形成的无机绝缘层。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。尽管缓冲层BFL可以设置成单层结构，但是缓冲层BFL也可以设置成具有至少两个或更多个层的多层结构。在缓冲层BFL具有多层结构的情况下，相应的层可以由相同的材料或不同的材料形成。根据衬底SUB的材料或工艺条件，可以省略缓冲层BFL。底部金属层BML可以设置在衬底SUB和缓冲层BFL之间。
晶体管T可以包括配置成控制发光元件LD的驱动电流的驱动晶体管Tdr、以及电连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本公开不限于此。除了包括驱动晶体管Tdr和开关晶体管Tsw之外，像素电路PXC还可以包括配置成执行其它功能的电路元件。驱动晶体管Tdr可以是参考图4描述的第一晶体管T1。开关晶体管Tsw可以是参考图4描述的第二晶体管T2。在以下实施方式中，驱动晶体管Tdr和开关晶体管Tsw可以包含在术语“晶体管T”或“多个晶体管T”中。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案和与半导体图案的一部分重叠的栅电极。这里，半导体图案可以包括有源图案ACT、源区域SE和漏区域DE。半导体图案(例如，ACT、SE和DE)可以形成在缓冲层BFL上。
栅电极GE可以具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的一种或组合形成的单层结构，或者可以具有由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层或多层结构，以降低线电阻。栅电极GE可以在栅极绝缘层GI上设置成在第三方向DR3上与有源图案ACT重叠。
栅极绝缘层GI可以设置和/或形成在半导体图案和缓冲层BFL的整个表面上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于前述实施方式的材料。在实施方式中，栅极绝缘层GI可以由包括有机材料的有机绝缘层形成。尽管栅极绝缘层GI可以设置成单层结构，但是栅极绝缘层GI也可以设置成具有至少两个或更多个层的多层结构。
有源图案ACT、源区域SE和漏区域DE可以设置和/或形成在缓冲层BFL上。
有源图案ACT、源区域SE和漏区域DE各自可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。有源图案ACT、源区域SE和漏区域DE各自可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，源区域SE和漏区域DE中的每个可以由掺杂有杂质的半导体层形成。有源图案ACT可以由未掺杂的半导体层形成。例如，n型杂质可以用作杂质，但本公开不限于此。
有源图案ACT可以是在第三方向DR3上与相应晶体管T的栅电极GE重叠的区域，并且可以是晶体管T的沟道区域。例如，驱动晶体管Tdr的有源图案ACT可以在第三方向DR3上与驱动晶体管Tdr的栅电极GE重叠，并且从而形成驱动晶体管Tdr的沟道区域。开关晶体管Tsw的有源图案ACT可以在第三方向DR3上与开关晶体管Tsw的栅电极GE重叠，并且从而形成开关晶体管Tsw的沟道区域。
驱动晶体管Tdr的源区域SE可以电连接到相应晶体管T的有源图案ACT的一端(或与其接触)。此外，驱动晶体管Tdr的源区域SE可以通过第一连接器ET1电连接到桥接图案BRP。
第一连接器ET1可以设置和/或形成在层间绝缘层ILD上，该层间绝缘层ILD设置在栅电极GE和栅极绝缘层GI上。第一连接器ET1的一端可以通过依次穿过层间绝缘层ILD和栅极绝缘层GI的接触孔与驱动晶体管Tdr的源区域SE电连接和物理连接。此外，第一连接器ET1的另一端可以通过穿过钝化层PSV的接触孔电连接和物理地连接到桥接图案BRP。第一连接器ET1可以包括与栅电极GE的材料相同的材料，或者包括选自作为用于形成栅电极GE的材料的示例的材料中的一种或多种材料。
层间绝缘层ILD可以设置和/或形成在栅电极GE、存储电容器Cst的下电极LE以及栅极绝缘层GI的整个表面上。层间绝缘层ILD可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括选自作为用于形成栅极绝缘层GI的材料的示例的材料中的一种或多种材料。
钝化层PSV可以设置在层间绝缘层ILD、第一连接器ET1、第二连接器ET2和存储电容器Cst的上电极UE上。桥接图案BRP可以设置和/或形成在钝化层PSV上。桥接图案BRP的一端可以通过第一连接器ET1电连接到驱动晶体管Tdr的源区域SE。此外，桥接图案BRP的另一端可以通过依次穿过钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔与底部金属层BML电连接和物理连接。底部金属层BML和驱动晶体管Tdr的源区域SE可以通过桥接图案BRP和第一连接器ET1彼此电连接。
底部金属层BML可以是设置在衬底SUB上的导电层中的第一导电层。例如，底部金属层BML可以是设置在衬底SUB和缓冲层BFL之间的第一导电层。底部金属层BML可以电连接到驱动晶体管Tdr，并且因此增大将供应到驱动晶体管Tdr的栅电极GE的电压(例如，设定电压)的驱动范围。例如，底部金属层BML可以电连接到驱动晶体管Tdr的源区域SE，并且从而稳定驱动晶体管Tdr的沟道区域。此外，底部金属层BML可以电连接到驱动晶体管Tdr的源区域SE，从而防止底部金属层BML浮置。
驱动晶体管Tdr的漏区域DE可以电连接到相应晶体管T的有源图案ACT的另一端(或与其接触)。此外，驱动晶体管Tdr的漏区域DE可以电连接到第二连接器ET2(或与其接触)。
第二连接器ET2可以设置和/或形成在层间绝缘层ILD上。第二连接器ET2的一端可以通过穿过层间绝缘层ILD和栅极绝缘层GI的接触孔与驱动晶体管Tdr的漏区域DE电连接和物理连接。第二连接器ET2的另一端可以通过穿过过孔层VIA和钝化层PSV的第一接触孔CH1与显示元件层DPL的第一电极EL1电连接和/或物理连接。在实施方式中，第二连接器ET2可以是用于将像素电路层PCL的驱动晶体管Tdr与显示元件层DPL的第一电极EL1连接的介质。
开关晶体管Tsw的源区域SE可以电连接到相应的晶体管T的有源图案ACT的一端(或与其接触)。此外，尽管未示出，但是开关晶体管Tsw的源区域SE可以与驱动晶体管Tdr的栅电极GE电连接。例如，开关晶体管Tsw的源区域SE可以通过附加的第一连接器ET1与驱动晶体管Tdr的栅电极GE电连接。附加的第一连接器ET1可以设置和/或形成在层间绝缘层ILD上。
开关晶体管Tsw的漏区域DE可以电连接到相应晶体管T的有源图案ACT的另一端(或与其接触)。此外，尽管未示出，但是开关晶体管Tsw的漏区域DE可以与数据线(参考图4的“Dj”)电连接。例如，开关晶体管Tsw的漏区域DE可以通过附加的第二连接器ET2与数据线Dj电连接。附加的第二连接器ET2可以设置和/或形成在层间绝缘层ILD上。
层间绝缘层ILD可以设置和/或形成在驱动晶体管Tdr和开关晶体管Tsw上。
尽管在前述实施方式中已经说明了晶体管T中的每个是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。晶体管T的结构可以以各种方式改变。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE、以及设置在层间绝缘层ILD上并且在第三方向DR3上与下电极LE重叠的上电极UE。
下电极LE可以设置在与驱动晶体管Tdr的栅电极GE的层相同的层上，并且包括与栅电极GE的材料相同的材料。下电极LE可以与驱动晶体管Tdr的栅电极GE一体地提供。在这种情况下，下电极LE可以被认为是驱动晶体管Tdr的栅电极GE的一个区域。在实施方式中，下电极LE可以设置为与驱动晶体管Tdr的栅电极GE分离的组件。在这种情况下，下电极LE可以通过单独的连接器与驱动晶体管Tdr的栅电极GE电连接。
上电极UE可以在第三方向DR3上与下电极LE重叠并覆盖下电极LE。存储电容器Cst的容量可以通过增加上电极UE和下电极LE之间的重叠面积来增加。上电极UE可以与第一电力线(参考图4的“PL1”)电连接。上电极UE可以设置在与第一连接器ET1和第二连接器ET2的层相同的层上，并且包括与第一连接器ET1和第二连接器ET2的材料相同的材料。
存储电容器Cst和晶体管T可以被钝化层PSV覆盖。
钝化层PSV可以是包括无机材料的无机层(无机绝缘层)或包括有机材料的有机层(或有机绝缘层)。在实施方式中，钝化层PSV可以具有与层间绝缘层ILD的材料相同的材料，但是本公开不限于此。钝化层PSV可以设置成单层结构或具有至少两个或更多个层的多层结构。钝化层PSV可以包括第一接触孔CH1，其暴露与驱动晶体管Tdr的漏区域DE电连接的第二连接器ET2。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的驱动电压线DVL。驱动电压线DVL可以具有与参考图4描述的第二电力线PL2的配置相同的配置。因此，第二驱动电源VSS的电压可以被施加到驱动电压线DVL。像素电路层PCL还可以包括联接到第一驱动电源VDD的第一电力线PL1。尽管在图5至图7中没有直接示出，但是第一电力线PL1可以设置在与驱动电压线DVL的层相同的层上，或者设置在与驱动电压线DVL的层不同的层上。尽管在前述实施方式中驱动电压线DVL已经被描述为设置和/或形成在钝化层PSV上，但是本公开不限于此。在实施方式中，驱动电压线DVL可以设置在与设置在像素电路层PCL中的导电层中的任一个导电层的层相同的层上。换言之，驱动电压线DVL在像素电路层PCL中的位置可以以各种方式改变。例如，驱动电压线DVL可以设置和/或形成在层间绝缘层ILD上，在层间绝缘层ILD上设置有与晶体管T电连接的第一连接器ET1和第二连接器ET2。在这种情况下，可以省略设置在钝化层PSV上的导电层。
第一电力线PL1和驱动电压线DVL中的每个可以包括导电材料。例如，第一电力线PL1和驱动电压线DVL中的每个可以由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的一种或组合形成的单层结构，或者可以具有由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层或多层结构，以降低线电阻。例如，第一电力线PL1和驱动电压线DVL中的每个可以具有通过以钛(Ti)和铜(Cu)的顺序堆叠层而形成的双层结构。
第一电力线PL1可以与显示元件层DPL的组件(例如，显示元件层DPL的第一电极EL1)电联接。驱动电压线DVL可以与显示元件层DPL的另一组件(例如，显示元件层DPL的第二电极EL2)电联接。
过孔层VIA可以设置和/或形成在晶体管T、桥接图案BRP和驱动电压线DVL上。
过孔层VIA可以设置成有机绝缘层、无机绝缘层或包括设置在无机绝缘层上的有机绝缘层的结构的形式。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括与钝化层PSV的暴露与驱动晶体管Tdr电连接的第二连接器ET2的第一接触孔CH1对应的第一接触孔CH1、以及暴露驱动电压线DVL的第二接触孔CH2。
显示元件层DPL可以设置在过孔层VIA上。
显示元件层DPL可以包括堤部BNK、第一电极EL1和第二电极EL2、发光元件LD、第一连接电极CNE1和第二连接电极CNE2以及绝缘层INS。这里，绝缘层INS可以包括第一绝缘层INS1至第三绝缘层INS3。
堤部BNK可以设置和/或形成于设置在每个像素PXL的非发射区域NEMA中的第一绝缘层INS1上，并限定(或划分)相应像素PXL的发射区域EMA。堤部BNK可以包括第一开口OP1和第二开口OP2，第二开口OP2在第二方向DR2上与第一开口OP1间隔开。堤部BNK的第一开口OP1可以对应于像素PXL中的每个的发射区域EMA。
第一电极EL1和第二电极EL2可以在第一方向DR1上彼此间隔开。第一电极EL1和第二电极EL2中的每个的相对端中的一端可以设置在堤部BNK的第一开口OP1中，并且其另一端可以设置在堤部BNK的第二开口OP2中。在制造显示装置的工艺期间，在发光元件LD被供应到相应像素PXL的发射区域EMA中并在相应像素PXL的发射区域EMA中对准之后，第一电极EL1和第二电极EL2可以在相应的第一开口OP1和第二开口OP2中与其它电极分离。
第一电极EL1和第二电极EL2各自可以由具有恒定(或规则)反射率的材料形成，以使得从发光元件LD中的每个发射的光能够在显示装置的图像显示方向(例如，在正面方向或第三方向DR3)上行进。例如，第一电极EL1和第二电极EL2各自可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括不透明金属，其在第三方向DR3上(在显示装置的图像显示方向上)反射从发光元件LD发射的光方面具有优势。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)和钛(Ti)的金属及其合金。在实施方式中，第一电极EL1和第二电极EL2中的每个可以由透明导电材料(或物质)形成。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物以及诸如PEDOT(聚(3,4-亚乙基二氧噻吩))的导电聚合物。在第一电极EL1和第二电极EL2包括透明导电材料(物质)的情况下，可以添加由不透明金属形成的单独的导电层，用于在显示装置的图像显示方向上反射从发光元件LD发射的光。第一电极EL1和第二电极EL2的材料不限于上述材料。
尽管第一电极EL1和第二电极EL2中的每个可以设置和/或形成为单层结构，但是本公开不限于此。在实施方式中，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为通过堆叠金属、合金、导电氧化物和导电聚合物中的至少两种材料而形成的多层结构。第一电极EL1和第二电极EL2中的每个可以由包括至少两个层的多层结构形成，以减小或最小化当信号(或电压)被发送到发光元件LD中的每个的相对端EP1和EP2时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以由通过以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序堆叠层而形成的多层结构形成。替代地，第一电极EL1和第二电极EL2中的每个可以由由铝(Al)制成的单层结构、由以钼(Mo)/铝(Al)的顺序堆叠层形成的双层结构、由以铝(Al)/钼(Mo)/铝(Al)的顺序堆叠层形成的多层结构、或由以钛(Ti)/铜(Cu)的顺序堆叠层形成的双层结构形成。
第一电极EL1可以通过钝化层PSV的第一接触孔CH1和过孔层VIA的第一接触孔CH1与像素电路层PCL的驱动晶体管Tdr电连接。第二电极EL2可以通过过孔层VIA的第二接触孔CH2与像素电路层PCL的驱动电压线DVL电连接。第一电极EL1和第二电极EL2中的每个可以用作对准电极，用于在每个像素PXL中对准发光元件LD。此外，在发光元件LD对准之后，第一电极EL1和第二电极EL2连同第一连接电极CNE1和第二连接电极CNE2可以用作用于驱动发光元件LD的驱动电极。此外，第一电极EL1和第二电极EL2可以用作反射电极，用于在显示装置的图像显示方向上反射从发光元件LD发射的光。
第一绝缘层INS1可以设置和/或形成在第一电极EL1和第二电极EL2上。
第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。第一绝缘层INS1可以由在保护发光元件LD免受像素电路层PCL的影响方面具有优势的无机绝缘层形成。例如，第一绝缘层INS1可以包括氮化硅SiNx、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由在发光元件LD的支承表面的平坦化方面具有优势的有机绝缘层形成。
第一绝缘层INS1可以由单层或多个层形成。在第一绝缘层INS1由多个层形成的情况下，第一绝缘层INS1可以具有通过交替堆叠由无机绝缘层形成并具有不同折射率的第一层和第二层而形成的分布式布拉格反射器(DBR)结构。例如，通过使具有低折射率的第一层和具有比第一层的折射率大的折射率的第二层交替，第一绝缘层INS1可以具有堆叠结构。如上所述，在第一绝缘层INS1由多个层形成的情况下，第一绝缘层INS1可以用作反射器，该反射器配置成使用由于第一层和第二层之间的折射率差异而引起的相长干涉来在目标方向上反射从发光元件LD发射的光。这里，第一层和第二层中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、碳氧化硅(SiOxCy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
第一绝缘层INS1可以设置和/或形成在过孔层VIA上，以覆盖第一电极EL1和第二电极EL2的整个表面。如图6和图7中所示，在发光元件LD被供应到第一绝缘层INS1上并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以部分地打开以暴露第一电极EL1和第二电极EL2中的每个的一个区域。第一绝缘层INS1可以以单独图案的形式被图案化，该单独图案在发光元件LD的供应和对准之后被分段地设置在发光元件LD之下。第一绝缘层INS1可以覆盖第一电极EL1和第二电极EL2的除了第一电极EL1和第二电极EL2中的每个的所述一个区域之外的其它区域。在实施方式中，可以省略第一绝缘层INS1。
堤部BNK可以设置和/或形成在第一绝缘层INS1上。堤部BNK可以在其它像素PXL之间形成为包围每个像素PXL的发射区域EMA，从而可以形成用于限定相应像素PXL的发射区域EMA的像素限定层。在将发光元件LD供应到发射区域EMA的步骤处，堤部BNK可以是坝结构，其配置成防止与发光元件LD混合的溶液被引入到相邻像素PXL的发射区域EMA中，或者控制溶液量，使得将恒定量的溶液供应到每个发射区域EMA。
发光元件LD可以被供应到每个像素PXL的其中形成有第一绝缘层INS1的发射区域EMA并且在其中对准。例如，可以通过喷墨印刷方案等将多个发光元件LD供应(或输入)到发射区域EMA，并且可以通过分别施加到第一电极EL1和第二电极EL2的合适的对准信号(例如，设定的对准信号)或对准电压将发光元件LD对准在第一电极EL1和第二电极EL2之间。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)，使得发光元件LD中的每个的第一端EP1和第二端EP2暴露于外部。
第二绝缘层INS2可以具有单层结构或多层结构，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以包括无机绝缘层，该无机绝缘层在保护发光元件LD中的每个的有源层(参考图1a的“12”)免受外部氧气、水等的影响方面具有优势。然而，本公开不限于此。第二绝缘层INS2可以由包括有机材料的有机绝缘层形成，这取决于发光元件LD应用于其的显示装置的设计条件等。由于第二绝缘层INS2在发光元件LD在每个像素PXL的像素区域PXA(或发射区域EMA)中的对准已经完成之后形成在发光元件LD上，所以可以防止发光元件LD从对准的位置移除。
在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺期间，可以用第二绝缘层INS2填充该间隙。在这种情况下，第二绝缘层INS2可以由有机绝缘层形成，其在用第二绝缘层INS2填充第一绝缘层INS1和发光元件LD之间的间隙方面具有优势。
第一连接电极CNE1可以设置和/或形成在第一电极EL1以及发光元件LD的第一端EP1上。第一连接电极CNE1可以将第一电极EL1与发光元件LD的第一端EP1电连接。
例如，第一连接电极CNE1可以设置成在第一电极EL1的未被第一绝缘层INS1覆盖的一个区域中接触第一电极EL1。此外，第一连接电极CNE1可以设置在发光元件LD的与第一电极EL1相邻的第一端EP1上，使得第一连接电极CNE1可以接触发光元件LD的第一端EP1。换言之，第一连接电极CNE1可以设置成覆盖发光元件LD的第一端EP1和相应的第一电极EL1的至少一个区域。
同样，第二连接电极CNE2可以设置在第二电极EL2以及发光元件LD的第二端EP2上。第二连接电极CNE2可以将第二电极EL2与发光元件LD的第二端EP2电连接。
第二连接电极CNE2可以设置成在第二电极EL2的未被第一绝缘层INS1覆盖的一个区域中接触第二电极EL2。此外，第二连接电极CNE2可以设置在发光元件LD的与第二电极EL2相邻的第二端EP2上，使得第二连接电极CNE2可以接触发光元件LD的第二端EP2。换言之，第二连接电极CNE2可以设置成覆盖发光元件LD的第二端EP2和相应的第二电极EL2的至少一个区域。
第一连接电极CNE1和第二连接电极CNE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射并被第一电极EL1和第二电极EL2反射的光在显示装置的图像显示方向(例如，第三方向DR3)上无损耗地行进。例如，第一连接电极CNE1和第二连接电极CNE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料中的至少一种，并且基本上透明或半透明以满足所需的透射率(例如，设定的透光率)或透光率。第一连接电极CNE1和第二连接电极CNE2的材料不限于上述材料。在实施方式中，第一连接电极CNE1和第二连接电极CNE2也可以由各种不透明导电材料(或物质)形成。第一连接电极CNE1和第二连接电极CNE2各自可以具有单层结构或多层结构。
在一些实施方式中，第一连接电极CNE1和第二连接电极CNE2可以设置在相同的层上。在这种情况下，第一连接电极CNE1和第二连接电极CNE2可以通过相同的工艺形成。然而，本公开不限于此。在一些实施方式中，第一连接电极CNE1和第二连接电极CNE2可以通过不同的工艺形成并且设置在不同的层上。下面将参考图11进行与其相关的描述。
第三绝缘层INS3可以设置和/或形成在第一连接电极CNE1和第二连接电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3可以具有通过交替堆叠至少一个无机绝缘层和至少一个有机绝缘层而形成的结构。第三绝缘层INS3可以覆盖显示元件层DPL的全部，并且防止水或湿气从外部被引入到包括发光元件LD的显示元件层DPL中。此外，在实施方式中，至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)还可以设置在第三绝缘层INS3之上。
图8是示意性地示出根据实施方式的像素PXL的平面图。图9是沿着图8的线III-III’截取的剖视图。图10a和图10b示出了图9的堤部图案BNKP的不同实施方式，并且是对应于图8的线III-III’的剖视图。图11示出了图9的第一连接电极CNE1和第二连接电极CNE2的不同实施方式，并且是对应于图8的线III-III’的剖视图。
图8至图11中所示的像素PXL，除了堤部图案BNKP设置在过孔层VIA与第一电极EL1和第二电极EL2中的每个之间的事实之外，可以具有与图5至图7中所示的像素PXL的配置基本上相同或相似的配置。
因此，为了避免冗余说明，图8至图11的像素PXL的描述将聚焦于与前述实施方式的内容的不同之处。
参考图8至图11，支承组件可以设置在第一电极EL1和第二电极EL2中的每个与过孔层VIA之间。例如，如图8至图11中所示，堤部图案BNKP可以设置在第一电极EL1和第二电极EL2中的每个与过孔层VIA之间。
堤部图案BNKP可以在每个像素PXL的像素区域PXA中设置在从其发射光的发射区域EMA中。堤部图案BNKP可以是支承第一电极EL1和第二电极EL2中的每个的支承组件，以改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或表面形状)，使得从发光元件LD发射的光可以在第三方向DR3(或显示装置的图像显示方向)上被引导。
堤部图案BNKP可以在相应像素PXL的发射区域EMA中设置在过孔层VIA与第一电极EL1和第二电极EL2之间。
堤部图案BNKP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在实施方式中，堤部图案BNKP可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但本公开不限于此。在实施方式中，堤部图案BNKP可以设置成通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构。然而，堤部图案BNKP的材料不限于前述实施方式。在实施方式中，堤部图案BNKP可以包括导电材料。
堤部图案BNKP可以具有梯形剖面，其宽度在第三方向DR3上从过孔层VIA的一个表面(例如，上表面)向上减小，但是本公开不限于此。在实施方式中，如图10a和图10b中所示，堤部图案BNKP可以包括具有诸如半椭圆形形状或半圆形形状(或半球形形状)的剖面形状的曲化表面，其宽度在第三方向DR3上从过孔层VIA的一个表面向上减小。在剖视图中，堤部图案BNKP的形状不限于前述示例，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。
第一电极EL1和第二电极EL2中的每个可以设置和/或形成在相应的堤部图案BNKP上。在这种情况下，在剖视图中，第一电极EL1和第二电极EL2中的每个可以具有与设置在其下的堤部图案BNKP的形状对应的表面轮廓。因此，从发光元件LD发射的光可以被第一电极EL1和第二电极EL2中的每个反射，并且更可靠地在第三方向DR3(或显示装置的图像显示方向)上行进。第一电极EL1和第二电极EL2中的每个以及堤部图案BNKP可以用作反射组件，该反射组件配置成在期望的方向上引导从发光元件LD发射的光，并且从而提高显示装置的光学效率。因此，可以进一步提高发光元件LD的光输出效率。
在平面图中，第一连接电极CNE1和第二连接电极CNE2设置在相对于第一方向DR1彼此间隔开的位置处。例如，第一连接电极CNE1和第二连接电极CNE2可以在以合适距离(例如，设定距离)彼此间隔开的位置处设置在发光元件LD上的第二绝缘层INS2上。第一连接电极CNE1和第二连接电极CNE2可以设置在相同的层上并通过相同的工艺形成。然而，本公开不限于此。在实施方式中，第一连接电极CNE1和第二连接电极CNE2可以通过不同的工艺形成在不同的层上。在这种情况下，如图11中所示，辅助绝缘层AUINS(或第四绝缘层)可以设置和/或形成在第一连接电极CNE1和第二连接电极CNE2之间。辅助绝缘层AUINS可以设置在第一连接电极CNE1上，以防止第一连接电极CNE1被暴露，从而可以防止第一连接电极CNE1被腐蚀。辅助绝缘层AUINS可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。例如，辅助绝缘层AUINS可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。此外，辅助绝缘层AUINS可以具有单层结构或多层结构。
在实施方式中，如果第一连接电极CNE1和第一电极EL1之间的电连接以及第二连接电极CNE2和第二电极EL2之间的电连接形成在发射区域EMA中(例如，如果第一连接电极CNE1和第一电极EL1在发射区域EMA中彼此电连接，并且第二连接电极CNE2和第二电极EL2在发射区域EMA中彼此电连接)，则设置在第一连接电极CNE1和第一电极EL1之间以及第二连接电极CNE2和第二电极EL2之间的第一绝缘层INS1可以在发射区域EMA中被部分地打开，如图10a中所示。在这种情况下，第一连接电极CNE1和第一电极EL1通过在发射区域EMA中被部分地打开的第一绝缘层INS1彼此电连接。第二连接电极CNE2和第二电极EL2也可以通过在发射区域EMA中被部分地打开的第一绝缘层INS1彼此电连接。在实施方式中，如果第一连接电极CNE1和第一电极EL1之间的电连接以及第二连接电极CNE2和第二电极EL2之间的电连接形成在非发射区域NEMA中(例如，如果第一连接电极CNE1和第一电极EL1在非发射区域NEMA中彼此电连接，并且第二连接电极CNE2和第二电极EL2在非发射区域NEMA中彼此电连接)，则设置在第一连接电极CNE1和第一电极EL1之间以及第二连接电极CNE2和第二电极EL2之间的第一绝缘层INS1在发射区域EMA中可以不被打开，如图10b中所示。因此，第一电极EL1和第二电极EL2中的每个可以在发射区域EMA中被第一绝缘层INS1覆盖。
第三绝缘层INS3可以设置和/或形成在第一连接电极CNE1和第二连接电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3可以具有通过交替堆叠至少一个无机绝缘层和至少一个有机绝缘层而形成的结构。第三绝缘层INS3可以覆盖整个显示元件层DPL，并且防止水或湿气从外部被引入到包括发光元件LD的显示元件层DPL中。在实施方式中，至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)还可以设置在第三绝缘层INS3之上。
在下文中，将对实施方式进行描述，其中在将发光元件LD供应给每个像素PXL的像素区域PXA的步骤处，可以增加将被供应给(或排放到)每个像素PXL的油墨(例如，包括发光元件LD的混合溶液)的排放表面区域。
图12a是图3的部分EA1的示意性放大平面图。图12b是仅示意性地示出图12a的部分EA1中的堤部BNK的放大平面图。图13是图12a的部分EA2的示意性放大平面图。
参考图12a至图13的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。
在图12a至图13中，平面图中的横向方向(或水平方向)由第一方向DR1表示，平面图中的纵向方向(或竖直方向)由第二方向DR2表示，并且剖视图中的衬底SUB的厚度方向由第三方向DR3表示。第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图3以及图12a至图13，各自包括多个像素PXL的多个像素列可以设置在衬底SUB的显示区域DA中。
在实施方式中，像素列可以包括在第一方向DR1上依次布置并且在第二方向DR2上延伸的第一像素列C1、第二像素列C2和第三像素列C3。可以在第一像素列C1、第二像素列C2和第三像素列C3中的每个中设置在第二方向DR2上布置的多个像素PXL。
在第一像素列C1中，可以设置第一像素组PGR1，其包括作为一个单元的第一像素PXL1和第二像素PXL2，第一像素PXL1和第二像素PXL2布置在相应像素列的延伸方向上(例如，在第二方向DR2上)。在实施方式中，多个第一像素组PGR1可以设置在第一像素列C1中。第一像素组PGR1中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第一像素组PGR1中设置在第一像素区域PXA1中。第二像素PXL2可以在第一像素组PGR1中设置在第二像素区域PXA2中。
在实施方式中，包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2可以发射相同颜色的光。包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2可以发射白光和/或有色光。例如，第一像素PXL1和第二像素PXL2可以发射红光。
在第二像素列C2中，可以设置第二像素组PGR2，其包括作为一个单元的第一像素PXL1和第二像素PXL2，第一像素PXL1和第二像素PXL2布置在作为相应像素列的延伸方向的第二方向DR2上。在实施方式中，多个第二像素组PGR2可以设置在第二像素列C2中。第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第二像素组PGR2中设置在第一像素区域PXA1中。第二像素PXL2可以在第二像素组PGR2中设置在第二像素区域PXA2中。
在实施方式中，包括在第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以发射相同颜色的光。包括在第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以发射白光和/或有色光。包括在第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以发射颜色与从包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2发射的光的颜色不同的光。例如，包括在第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以发射绿光或蓝光。在实施方式中，包括在第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以发射绿光。
在第三像素列C3中，可以设置第三像素组PGR3，其包括作为一个单元的第一像素PXL1和第二像素PXL2，第一像素PXL1和第二像素PXL2布置在作为相应像素列的延伸方向的第二方向DR2上。在实施方式中，多个第三像素组PGR3可以设置在第三像素列C3中。第三像素组PGR3中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第三像素组PGR3中设置在第一像素区域PXA1中。第二像素PXL2可以在第三像素组PGR3中设置在第二像素区域PXA2中。
在实施方式中，包括在第三像素组PGR3中的第一像素PXL1和第二像素PXL2可以发射相同颜色的光。包括在第三像素组PGR3中的第一像素PXL1和第二像素PXL2可以发射白光和/或有色光。例如，第一像素PXL1和第二像素PXL2可以发射蓝光。
第一像素组PGR1的第一像素PXL1和第二像素PXL2、第二像素组PGR2的第一像素PXL1和第二像素PXL2、以及第三像素组PGR3的第一像素PXL1和第二像素PXL2可以发射不同颜色的光。
在实施方式中，第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个可以设置在与在第一方向DR1上与其相邻的像素组的像素行相同的像素行上。第一像素组PGR1的第一像素PXL1可以设置在与在第一方向DR1上与其相邻的第二像素组PGR2的第一像素PXL1的像素行相同的像素行上。第二像素组PGR2的第一像素PXL1可以设置在与在第一方向DR1上的第一像素组PGR1的第一像素PXL1和第三像素组PGR3的第一像素PXL1的像素行相同的像素行上。第三像素组PGR3的第一像素PXL1可以设置在与在第一方向DR1上的第二像素组PGR2的第一像素PXL1的像素行相同的像素行上。此外，第一像素组PGR1的第二像素PXL2可以设置在与在第一方向DR1上与其相邻的第二像素组PGR2的第二像素PXL2的像素行相同的像素行上。第二像素组PGR2的第二像素PXL2可以设置在与在第一方向DR1上的第一像素组PGR1的第二像素PXL2和第三像素组PGR3的第二像素PXL2的像素行相同的像素行上。第三像素组PGR3的第二像素PXL2可以设置在与在第一方向DR1上的第二像素组PGR2的第二像素PXL2的像素行相同的像素行上。
尽管在前述实施方式中已经描述了第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个设置在与在第一方向DR1上与其相邻的像素组的像素行相同的像素行上，但是本公开不限于此。在实施方式中，第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个可以设置在与在第一方向DR1上其相邻的像素组的像素行不同的像素行上。例如，第一像素组PGR1可以相对于第一方向DR1与第二像素组PGR2不对准。第二像素组PGR2可以相对于第一方向DR1与第一像素组PGR1和第三像素组PGR3中的每个不对准。第三像素组PGR3可以相对于第一方向DR1与第二像素组PGR2不对准。
堤部BNK可以设置在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个周围。例如，堤部BNK可以设置在衬底SUB上，以包围第一像素组PGR1的发射区域EMA、第二像素组PGR2的发射区域EMA和第三像素组PGR3的发射区域EMA。
堤部BNK可以是参考图5至图7描述的堤部BNK。堤部BNK可以是用于限定(或划分)第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个以及与其相邻的像素组的发射区域EMA的结构，例如像素限定层。
堤部BNK可以包括一个或多个开口，其暴露在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个中设置在堤部BNK之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个中设置在堤部BNK之下的组件。
在实施方式中，堤部BNK的第一开口OP1可以对应于第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个的发射区域EMA。
堤部BNK的第二开口OP2可以在第一像素列C1、第二像素列C2和第三像素列C3中的每个中设置于在第二方向DR2上彼此相邻的像素组之间。
在第一像素列C1中，堤部BNK的第二开口OP2可以位于第一像素组PGR1的相对于第二方向DR2的上端和下端中的每个处。换言之，在第一像素列C1中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的第一像素组PGR1之间。在平面图中，在第一像素列C1中，第一像素组PGR1和第二开口OP2可以在第二方向DR2上交替地设置。
此外，在第二像素列C2中，堤部BNK的第二开口OP2可以位于第二像素组PGR2的相对于第二方向DR2的上端和下端中的每个处。换言之，在第二像素列C2中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的第二像素组PGR2之间。在平面图中，在第二像素列C2中，第二像素组PGR2和第二开口OP2可以在第二方向DR2上交替地设置。
此外，在第三像素列C3中，堤部BNK的第二开口OP2可以位于第三像素组PGR3的相对于第二方向DR2上端和下端中的每个处。换言之，在第三像素列C3中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的第三像素组PGR3之间。在平面图中，在第三像素列C3中，第三像素组PGR3和第二开口OP2可以在第二方向DR2上交替地设置。
第一像素组PGR1、第二像素组PGR2和第三像素组PGR3可以具有基本上相似或相同的结构。参考图13对第一像素组PGR1的描述将代替对第二像素组PGR2和第三像素组PGR3的描述。
包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2中的每个可以包括设置在彼此间隔开的位置处的第一电极EL1和第二电极EL2。在实施方式中，第一像素PXL1和第二像素PXL2中的每个可以具有与参考图5描述的像素PXL的结构基本上相似或相同的结构。
在发光元件LD被供应到相应像素PXL的像素区域并且在相应像素PXL的像素区域中对准之后，第一像素PXL1和第二像素PXL2中的每个的第一电极EL1和第二电极EL2可以在第一开口OP1和第二开口OP2中与其它电极分离。
详细地说，在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第一电极EL1的一端可以与在第二方向DR2上与其相邻的像素PXL的第一电极EL1分离。该第一电极EL1的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第一电极EL1的一端分离。在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第二电极EL2的一端可以与在第二方向DR2上与其相邻的像素PXL的第二电极EL2分离。该第二电极EL2的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第二电极EL2的一端分离。
第二像素PXL2的第一电极EL1的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第一像素PXL1的第一电极EL1的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第一电极EL1的另一端可以与在第二方向DR2上与其相邻的像素PXL的第一电极EL1分离。第二像素PXL2的第二电极EL2的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第一像素PXL1的第二电极EL2的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第二电极EL2的另一端可以与在第二方向DR2上与其相邻的像素PXL的第二电极EL2分离。
第一像素PXL1和第二像素PXL2中的每个的第一电极EL1可以通过第一接触孔CH1与参考图4描述的第一晶体管T1电连接。第一像素PXL1和第二像素PXL2中的每个的第二电极EL2可以通过第二接触孔CH2与参考图4描述的第二驱动电源VSS(或第二电力线PL2)电连接。第一像素PXL1和第二像素PXL2中的每个的第一电极EL1可以是相应像素PXL的发射单元(参考图4的“EMU”)的阳极。第一像素PXL1和第二像素PXL2中的每个的第二电极EL2可以是发射单元EMU的阴极。
第一像素PXL1的第一电极EL1和第二电极EL2可以设置在第一像素区域PXA1(或第一发射区域EMA1)中。第二像素PXL2的第一电极EL1和第二电极EL2可以设置在第二像素区域PXA2(或第二发射区域EMA2)中。
第一像素PXL1和第二像素PXL2中的每个的第一电极EL1和第二电极EL2可以用作对准电极(或对准线)，用于在发光元件LD对准之前通过向其发送的合适的对准信号(例如，设定的对准信号)而使发光元件LD在第一像素组PGR1的发射区域EMA中对准。在发光元件LD在第一像素组PGR1中对准之前，第一像素PXL1和第二像素PXL2的第一电极EL1和第二电极EL2中的每个可以形成在显示区域DA中在第二方向DR2上延伸的对准电极(或对准线)，而不是由每个像素PXL划分成多个部分。例如，第一像素PXL1的第一电极EL1和第二像素PXL2的第一电极EL1可以一体地设置并形成一个第一对准电极(或一个第一对准线)。第一像素PXL1的第二电极EL2和第二像素PXL2的第二电极EL2可以一体地设置并形成一个第二对准电极(或一个第二对准线)。
第一像素PXL1和第二像素PXL2中的每个可以包括多个发光元件LD。
发光元件LD可以在第一像素PXL1和第二像素PXL2中的每个中设置在第一电极EL1和第二电极EL2之间。发光元件LD中的每个可以包括第一端EP1和第二端EP2，它们分别设置在其相对于纵向方向的相对端上。p型半导体层可以设置在第一端EP1上。n型半导体层可以设置在第二端EP2上。发光元件LD中的每个可以是参考图1a描述的发光元件LD。
在实施方式中，第一像素PXL1和第二像素PXL2中的每个可以包括第一连接电极CNE1和第二连接电极CNE2。
第一连接电极CNE1可以设置和/或形成在发光元件LD的相应第一端EP1以及第一电极EL1的对应于第一端EP1的一个区域上，使得发光元件LD的相应第一端EP1可以物理连接和/或电连接到第一电极EL1。第一连接电极CNE1可以设置和/或形成在第一电极EL1上并且与第一电极EL1重叠。
第二连接电极CNE2可以设置和/或形成在发光元件LD的相应第二端EP2以及第二电极EL2的对应于第二端EP2的一个区域上，使得发光元件LD的相应第二端EP2可以物理连接和/或电连接到第二电极EL2。第二连接电极CNE2可以设置和/或形成在第二电极EL2上并且与第二电极EL2重叠。
发光元件LD可以分散在溶剂中并通过喷墨印刷装置的喷嘴等供应(或排放)到第一像素组PGR1的发射区域EMA(或堤部BNK的第一开口OP1)。例如，包括溶剂和分散在溶剂中的多个发光元件LD的油墨可以沿着喷墨印刷装置中的内管流动并通过喷嘴排放到目标区域。这里，喷墨印刷装置的喷嘴可以设置成与堤部BNK的第一开口OP1对应，从而油墨可以被供应(或排放)到第一像素组PGR1的发射区域EMA。
如上所述，在第一像素列C1中，堤部BNK的第二开口OP2以及第一像素组PGR1在第二方向DR2上交替地设置，使得第二开口OP2可以不设置在第一像素PXL1和第二像素PXL2之间。换言之，在第一像素组PGR1中，包括第二开口OP2的堤部BNK可以不设置于在第二方向DR2上彼此相邻的第一像素PXL1和第二像素PXL2之间。
由于包括第二开口OP2的堤部BNK不设置在第一像素PXL1和第二像素PXL2之间，因此在对准发光元件LD的步骤处，可以通过喷墨印刷装置的喷嘴将包括多个发光元件LD的油墨供应(或排放)到第一像素组PGR1的整个发射区域EMA。换言之，在第一像素组PGR1中，包括多个发光元件LD的油墨可以完全供应(或排放)到第一像素区域PXA1、第二像素区域PXA2、以及甚至第一像素区域PXA1和第二像素区域PXA2之间的区域。由于包括第二开口OP2的堤部BNK不设置在第一像素PXL1和第二像素PXL2之间，所以可以进一步增加第一像素PXL1和第二像素PXL2中的每个的油墨供应表面区域(或油墨排放表面区域)。因此，供应(或排放)到第一像素PXL1和第二像素PXL2中的每个的油墨的量增加，从而可以增加在第一像素PXL1和第二像素PXL2中的每个中对准的发光元件LD的数量，由此可以进一步增加每个像素PXL的有效光源的数量。因此，可以提高每个像素PXL的光输出效率。
在下文中，将主要参考图14a至图14c来描述第一像素组PGR1的第一像素PXL1和第二像素PXL2的堆叠结构。
图14a至图14c是沿着图13的线IV-IV’截取的剖视图。
参考图14a至图14c的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。
参考图12a至图14c，包括在第一像素列C1的一个第一像素组PGR1中的第一像素PXL1和第二像素PXL2中的每个可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1和第二像素PXL2中的每个的像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、至少一个存储电容器Cst和过孔层VIA。像素电路层PCL可以是参考图6和图7描述的像素电路层PCL。这里，至少一个晶体管T可以包括栅电极GE和半导体图案SCL，该半导体图案SCL在第三方向DR3上部分地与栅电极GE重叠。半导体图案SCL可以包括源区域、有源区域和漏区域。
第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL可以设置在相应像素PXL的像素电路层PCL上。例如，第一像素PXL1的显示元件层DPL可以设置在第一像素PXL1的像素电路层PCL上。第二像素PXL2的显示元件层DPL可以设置在第二像素PXL2的像素电路层PCL上。
第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL可以包括堤部BNK、第一电极EL1和第二电极EL2、发光元件LD、第一连接电极CNE1和第二连接电极CNE2、以及第一绝缘层INS1至第三绝缘层INS3。显示元件层DPL可以是参考图6和图7描述的显示元件层DPL。
在实施方式中，第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL可以包括壁WAL(或分隔壁)，如图14b中所示。壁WAL可以设置在相应像素PXL的像素电路层PCL与在第一像素PXL1和第二像素PXL2之间的像素电路层PXL中的每个上。例如，壁WAL可以设置在相应像素PXL的过孔层VIA上。壁WAL可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施方式中，壁WAL可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但本公开不限于此。在实施方式中，壁WAL可以设置成通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构。然而，壁WAL的材料不限于上述实施方式。在一些实施方式中，壁WAL可以包括导电材料，用于在显示装置的图像显示方向(例如，第三方向DR3)上反射从发光元件LD发射的光。
壁WAL可以包括暴露过孔层VIA的一部分的开口OPN。开口OPN可以通过去除壁WAL的不与包括在相应像素PXL的像素电路层PCL中的例如晶体管T的组件重叠的一部分来形成，但是本公开不限于此。如上所述，在第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL包括壁WAL的情况下，发光元件LD可以设置在通过图案化壁WAL而形成的空间中。换言之，相应像素PXL中的发光元件LD可以设置在与壁WAL的开口OPN对应的过孔层VIA上。壁WAL可以是支承组件，其支承第一电极EL1和第二电极EL2中的每个，以便改变第一电极EL1和第二电极EL2中的每个的表面轮廓，使得从发光元件LD发射的光可以更可靠地在显示装置的图像显示方向上行进。在剖视图中，壁WAL的其间插置有开口OPN的相对侧壁可以具有斜坡形状，该斜坡形状具有合适的倾斜度(例如，设定的倾斜度)，但本公开不限于此。在实施方式中，壁WAL的其间插置有开口OPN的相对侧壁可以具有曲化形状，该曲化形状具有合适的曲率(例如，设定的曲率)。在剖视图中，壁WAL的其间插置有开口OPN的相对侧壁的形状不限于前述实施方式，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。
如图14c中所示，上衬底还可以设置在第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL上。
上衬底可以设置在显示元件层DPL上，以覆盖其中设置有第一像素PXL1和第二像素PXL2的显示区域(参考图3的“DA”)。上衬底可以由封装衬底(或薄膜封装层)和/或显示装置的窗组件形成。中间层CTL可以设置在上衬底和显示元件层DPL之间。
中间层CTL可以是例如光学透明粘合剂层的透明粘合剂层(或透明粘结层)，用于增强显示元件层DPL和上衬底之间的粘合力，但本公开不限于此。在实施方式中，中间层CTL可以是折射率转换层，其配置成改变从发光元件LD朝向上衬底发射的光的折射率，并增强每个像素PXL的发射亮度。
上衬底可以包括基础层BSL和光转换图案层LCP。
基础层BSL可以是刚性衬底或柔性衬底，并且对其材料或特性没有特别限制。基础层BSL可以由与衬底SUB的材料相同的材料形成，或者可以由与衬底SUB的材料不同的材料形成。
光转换图案层LCP可以设置在基础层BSL的一个表面上，以面对衬底SUB的像素PXL。光转换图案层LCP可以包括颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。滤色器CF可以允许具有特定颜色的光选择性地穿过。
第一像素PXL1和第二像素PXL2中的每个的颜色转换层CCL可以设置在基础层BSL的一个表面上以面对相应的像素PXL，并且包括将从设置在相应的像素PXL中的发光元件LD发射的第一颜色的光转换为第二颜色的光的颜色转换颗粒QD。例如，在第一像素PXL1和第二像素PXL2中的每个是红色像素(或红色子像素)的情况下，颜色转换层CCL可以包括由红色量子点形成的颜色转换颗粒QD，红色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如红光。例如，在第一像素PXL1和第二像素PXL2中的每个是绿色像素(或绿色子像素)的情况下，相应像素PXL的颜色转换层CCL可以包括由绿色量子点形成的颜色转换颗粒QD，绿色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如绿光。例如，在第一像素PXL1和第二像素PXL2中的每个是蓝色像素(或蓝色子像素)的情况下，相应像素PXL的颜色转换层CCL可以包括由蓝色量子点形成的颜色转换颗粒QD，蓝色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如蓝光。在实施方式中，在第一像素PXL1和第二像素PXL2中的每个是蓝色像素(或蓝色子像素)的情况下，可以设置具有光散射颗粒的光散射层来代替具有颜色转换颗粒QD的颜色转换层CCL。例如，在发光元件LD发射基于蓝色的光的情况下，第一像素PXL1和第二像素PXL2中的每个可以包括包含光散射颗粒的光散射层。根据实施方式，可以省略光散射层。在实施方式中，在第一像素PXL1和第二像素PXL2中的每个是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物来代替颜色转换层CCL。
在第一像素列C1的第一像素PXL1和第二像素PXL2中的每个是红色像素(或红色子像素)的情况下，相对于第一方向DR1与第一像素列C1的第一像素PXL1和第二像素PXL2相邻设置的第二像素列C2的第一像素PXL1和第二像素PXL2中的每个可以是绿色像素(或绿色子像素)，并且相对于第一方向DR1与第二像素列C2的第一像素PXL1和第二像素PXL2相邻设置的第三像素列C3的第一像素PXL1和第二像素PXL2中的每个可以是蓝色像素(或蓝色子像素)。在这种情况下，包括由红色量子点形成的颜色转换颗粒QD的用于发射红光的颜色转换层CCL可以设置在基础层BSL的一个表面上，以面对包括在第一像素列C1中的第一像素PXL1和第二像素PXL2。包括由绿色量子点形成的颜色转换颗粒QD的用于发射绿光的颜色转换层CCL可以设置在基础层BSL的一个表面上，以面对包括在第二像素列C2中的第一像素PXL1和第二像素PXL2。包括用于漫射和/或散射蓝光的光散射颗粒的光散射层、或者包括由蓝色量子点形成的颜色转换颗粒QD的用于发射蓝光的颜色转换层CCL可以设置在基础层BSL的一个表面上，以面对包括在第三像素列C3中的第一像素PXL1和第二像素PXL2。
滤色器CF可以允许特定颜色的光选择性地穿过。滤色器CF连同颜色转换层CCL可以形成光转换图案层LCP，并且包括允许由颜色转换层CCL转换的特定颜色的光选择性地穿过的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。滤色器CF可以设置在相应像素PXL的像素区域PXA中，以对应于颜色转换层CCL。
包括颜色转换层CCL和滤色器CF的光转换图案层LCP可以对应于像素PXL的发射区域。例如，设置在基础层BSL的一个表面上以面对第一像素PXL1的光转换图案层LCP可以对应于第一像素PXL1的第一发射区域EMA1。设置在基础层BSL的一个表面上以面对第二像素PXL2的光转换图案层LCP可以对应于第二像素PXL2的第二发射区域EMA2。
第一光阻挡图案LBP1可以设置在对应于第一像素PXL1的滤色器CF和对应于第二像素PXL2的滤色器CF之间。换言之，第一光阻挡图案LBP1可以设置在对应于一个像素PXL的滤色器CF和对应于与所述一个像素PXL相邻的像素PXL的滤色器CF之间。第一光阻挡图案LBP1可以设置在基础层BSL的一个表面上，以与设置在相应像素PXL的像素区域PXA中的堤部BNK重叠。此外，第一光阻挡图案LBP1可以设置在基础层BSL的一个表面上，以与第一像素组PGR1的发射区域EMA(或堤部BNK的第一开口OP1)中的第一像素PXL1的第一发射区域EMA1和第二像素PXL2的第二发射区域EMA2之间的区域对应。
在实施方式中，第一光阻挡图案LBP1可以设置成多层结构的形式，该多层结构通过使红色滤色器、绿色滤色器和蓝色滤色器中的允许不同颜色的光选择性地穿过的至少两个滤色器重叠而形成。例如，第一光阻挡图案LBP1可以设置成包括红色滤色器、设置在红色滤色器上并与红色滤色器重叠的绿色滤色器、以及设置在绿色滤色器上并与绿色滤色器重叠的蓝色滤色器的结构的形式。换言之，第一光阻挡图案LBP1可以设置成通过依次堆叠红色滤色器、绿色滤色器和蓝色滤色器而形成的结构的形式。在这种情况下，在相应像素PXL的像素区域PXA的非发射区域NEMA中，红色滤色器、绿色滤色器和蓝色滤色器可以用作用于阻挡光的透射的第一光阻挡图案LBP1。
在实施方式中，第二光阻挡图案LBP2可以设置在第一光阻挡图案LBP1上。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。第一光阻挡图案LBP1和第二光阻挡图案LBP2各自可以由黑色矩阵形成。
尽管在前述实施方式中已经描述了包括基础层BSL和光转换图案层LCP的上衬底设置在第一像素PXL1和第二像素PXL2中的每个之上，但是本公开不限于此。在实施方式中，光转换图案层LCP可以形成在衬底SUB的其上设置有第一像素PXL1和第二像素PXL2的一个表面上。此外，在实施方式中，光转换图案层LCP的一些组件可以形成在衬底SUB的其上设置有第一像素PXL1和第二像素PXL2的一个表面上。光转换图案层LCP的其它组件(或其余组件)可以设置成面对一些组件，且中间层CTL插置在它们之间。将参考图14d和图14e进行与其相关的详细描述。
图14d和图14e是示意性地示出第一像素组PGR1的剖视图，并且是对应于图13的线IV-IV’的剖视图。
除了颜色转换层CCL设置在衬底SUB的一个表面上并且滤色器CF设置在基础层BSL的一个表面上的事实之外，图14d中所示的第一像素组PGR1可以具有与图14c中所示的第一像素组PGR1的配置和结构基本上相似的配置和结构。
除了光转换图案层LCP设置在衬底SUB的一个表面上的事实之外，图14e中所示的第一像素组PGR1可以具有与图14d中所示的第一像素组PGR1的配置和结构基本上相似的配置和结构。
因此，为了避免冗余的说明，图14d和图14e的描述将集中于与前述实施方式的不同之处。
参考图13和图14d，第二堤部BNK2可以设置在第一像素PXL1和第二像素PXL2中的每个的第一堤部BNK1上。这里，第一堤部BNK1可以具有与参考图6和图7描述的堤部BNK的配置相同的配置；因此，将省略其详细说明。
第二堤部BNK2可以设置在相应像素PXL的第一堤部BNK1上，并与第一堤部BNK1一起实现坝部DAM。由坝部DAM包围的区域可以对应于其中光从第一像素组PGR1发射的发射区域EMA。坝部DAM可以是最终限定第一像素组PGR1的发射区域EMA的结构。在实施方式中，在向第一像素组PGR1供应包括颜色转换颗粒QD的颜色转换层CCL的工艺期间，坝部DAM可以是最终限定要向其供应颜色转换层CCL的发射区域EMA的结构。例如，由于第一像素组PGR1的发射区域EMA最终由坝部DAM限定，因此可以向发射区域EMA供应(或输入)包括目标量和/或类型的颜色转换颗粒QD的颜色转换层CCL。
第二堤部BNK2可以包括光阻挡材料，用于防止其中光(或光线)在第一像素组PGR1和与其相邻的像素组之间泄漏的光泄漏缺陷。例如，第二堤部BNK2可以是黑色矩阵。在实施方式中，第二堤部BNK2可以包括至少一种光阻挡材料和/或反射材料，并且允许从设置在第一像素组PGR1中的发光元件LD发射的光在显示装置的图像显示方向(或第三方向DR3)上更可靠地行进，从而提高发光元件LD的光输出效率。
颜色转换层CCL可以设置和/或形成在其上设置有相应像素PXL的衬底SUB上，以便覆盖设置在包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2中的每个中的发光元件LD。颜色转换层CCL可以被供应到由坝部DAM限定的第一像素组PGR1的发射区域EMA，并且将从发光元件LD发射的光转换为期望颜色的光(例如，预定颜色的光)。前述颜色转换层CCL可以是参考图14c描述的颜色转换层CCL。颜色转换层CCL可以设置在第一像素组PGR1的发射区域EMA的整个表面上，但是本公开不限于此。在实施方式中，颜色转换层CCL可以不设置在第一像素组PGR1中的第一像素PXL1和第二像素PXL2之间的区域中。将参考图14e进行与其相关的详细描述。
中间层CTL可以设置在颜色转换层CCL和第二堤部BNK2上。中间层CTL可以是至少一个绝缘层，但是本公开不限于此。在实施方式中，中间层CTL可以是参考图14c描述的中间层CTL。
包括滤色器CF和光阻挡图案LBP的基础层BSL可以设置和/或形成在中间层CTL上。
滤色器CF和光阻挡图案LBP可以设置在基础层BSL的一个表面上，并且面对颜色转换层CCL和第二堤部BNK2，且中间层CTL插置在它们之间。滤色器CF可以对应于颜色转换层CCL。光阻挡图案LBP可以对应于第二堤部BNK2。前述滤色器CF可以是参考图14c描述的滤色器CF。前述光阻挡图案LBP可以是参考图14c描述的第一光阻挡图案LBP1。
设置在第一像素PXL1之上的滤色器CF可以面对设置在第一像素PXL1的第三绝缘层INS3上的颜色转换层CCL，且中间层CTL插置在它们之间。设置在第二像素PXL2之上的滤色器CF可以面对设置在第二像素PXL2的第三绝缘层INS3上的颜色转换层CCL，且中间层CTL插置在它们之间。
形成光转换图案层LCP的颜色转换层CCL和滤色器CF可以设置在不同的衬底(或板)上。在实施方式中，颜色转换层CCL可以设置在其上设置有第一像素PXL1和第二像素PXL2的衬底SUB(例如，下衬底)上。滤色器CF可以设置在基础层BSL(例如，上衬底)上。
参考图13和图14e，第二堤部BNK2可以设置在第一像素PXL1和第二像素PXL2中的每个的第一堤部BNK1上。此外，中间第二堤部BNK2’可以在第一像素PXL1和第二像素PXL2之间设置在第三绝缘层INS3上。第二堤部BNK2和中间第二堤部BNK2’(以下称为“中间堤部”)可以具有与参考图14d描述的第二堤部BNK2的配置相同的配置；因此，将省略其详细说明。
虚设图案DMP可以设置和/或形成在中间堤部BNK2’上。虚设图案DMP可以包括绝缘材料，但本公开不限于此。在实施方式中，虚设图案DMP可以包括光阻挡材料。虚设图案DMP可以设置在中间堤部BNK2’上，并与中间堤部BNK2’一起实现坝部DAM。由于设置在第一像素组PGR1中的第一像素PXL1和第二像素PXL2之间的坝部DAM，因此可以最终限定第一像素PXL1的第一发射区域EMA1和第二像素PXL2的第二发射区域EMA2。例如，第一像素PXL1的第一发射区域EMA1和第二像素PXL2的第二发射区域EMA2最终由设置在第一像素PXL1和第二像素PXL2之间的坝部DAM(以下称为“中间坝部”)和设置在第一像素PXL1和第二像素PXL2中的每个的外围区域(或非发射区域NEMA)中的坝部DAM(由第一堤部BNK1和第二堤部BNK2实现)限定，使得包括目标量和/或类型的颜色转换颗粒QD的颜色转换层CCL可以被供应(或输入)到第一发射区域EMA1和第二发射区域EMA2中的每个。
颜色转换层CCL可以设置在第一像素PXL1和第二像素PXL2中的每个的第三绝缘层INS3上。例如，颜色转换层CCL可以设置在第一像素PXL1的第三绝缘层INS3上，使得颜色转换层CCL被充入到由设置在第一像素PXL1的非发射区域NEMA中的坝部DAM和设置在第一像素PXL1和第二像素PXL2之间的区域中的中间坝部DAM包围的空间中。此外，颜色转换层CCL可以设置在第二像素PXL2的第三绝缘层INS3上，使得颜色转换层CCL被充入到由设置在第二像素PXL2的非发射区域NEMA中的坝部DAM和设置在第一像素PXL1和第二像素PXL2之间的区域中的中间坝部DAM包围的空间中。前述颜色转换层CCL可以包括颜色转换颗粒QD，该颜色转换颗粒QD配置成将从设置在相应像素PXL中的发光元件LD发射的光转换为相同颜色的光。换言之，设置在第一像素PXL1的第三绝缘层INS3上的颜色转换层CCL和设置在第二像素PXL2的第三绝缘层INS3上的颜色转换层CCL可以最终在显示装置的图像显示方向(例如，第三方向DR3)上发射相同颜色的光。
第四绝缘层INS4可以设置和/或形成在颜色转换层CCL、坝部DAM和中间坝部DAM的整个表面上。
第四绝缘层INS4可以是保护层，其形成为覆盖设置在其下的组件，例如颜色转换层CCL、坝部DAM和中间坝部DAM。第四绝缘层INS4可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层，但是第四绝缘层INS4的材料不限于前述示例。在实施方式中，可以省略第四绝缘层INS4。
滤色器CF可以设置在第一像素PXL1的颜色转换层CCL和第二像素PXL2的颜色转换层CCL中的每个之上。例如，滤色器CF可以设置在第一像素PXL1的颜色转换层CCL上的第四绝缘层INS4上。滤色器CF可以设置在第二像素PXL2的颜色转换层CCL上的第四绝缘层INS4上。第一像素PXL1的滤色器CF和第二像素PXL2的滤色器CF可以包括滤色器材料，其允许由相应像素PXL的颜色转换层CCL转换的特定颜色的光选择性地穿过。例如，第一像素PXL1的滤色器CF和第二像素PXL2的滤色器CF各自可以是红色滤色器，其配置成允许红光选择性地穿过。前述滤色器CF可以设置在相应像素PXL的发射区域EMA中，以对应于相应像素PXL中的颜色转换层CCL。例如，第一像素PXL1中的滤色器CF可以设置在第一发射区域EMA1中，以对应于第一像素PXL1的颜色转换层CCL。第二像素PXL2中的滤色器CF可以设置在第二发射区域EMA2中，以对应于第二像素PXL2的颜色转换层CCL。
封装层ENC可以设置和/或形成在滤色器CF的整个表面上。封装层ENC可以具有单层结构或包括双层的多层结构。详细地说，为了覆盖滤色器CF，封装层ENC可以具有包括至少一个有机层或至少一个无机层的单层结构，或通过堆叠至少一个有机层和至少一个无机层形成的双层结构。
在实施方式中，封装层ENC可以包括第一封装层ENC1和第二封装层ENC2。
第一封装层ENC1可以形成在滤色器CF和第四绝缘层INS4的整个表面上。第一封装层ENC1可以是用于减轻由设置在其下的组件形成的阶梯差的平坦化层。在实施方式中，第一封装层ENC1可以由包括有机材料的有机层形成。
第二封装层ENC2可以形成在第一封装层ENC1的整个表面上。第二封装层ENC2可以覆盖第一封装层ENC1以覆盖设置在其下的例如光转换图案层LCP的组件，从而可以保护光转换图案层LCP免受外部氧气、湿气等的影响。在实施方式中，第二封装层ENC2可以由包括无机材料的无机层形成。
形成光转换图案层LCP的颜色转换层CCL和滤色器CF可以设置在相同的衬底上。在实施方式中，光转换图案层LCP可以设置在其上设置有第一像素PXL1和第二像素PXL2的衬底SUB上。换言之，光转换图案层LCP可以设置在与第一像素PXL1和第二像素PXL2的衬底SUB相同的衬底SUB上。
图15a示出了图12a的第一像素组PGR1、第二像素组PGR2和第三像素组PGR3的其它实施方式，并且是对应于图3的部分EA1的示意性放大平面图。图15b是仅示意性地示出图15a中所示的部分EA1中的堤部BNK的放大平面图。
参考图15a和图15b的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。
在图15a和图15b中，第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图3、图15a和图15b，在衬底SUB的显示区域DA中，各自包括多个像素PXL的第一像素列C1、第二像素列C2和第三像素列C3可以在第一方向DR1上布置。第一像素列C1、第二像素列C2和第三像素列C3可以在第一方向DR1上交替地布置。例如，第一像素列C1、第二像素列C2和第三像素列C3可以以第一像素列C1、第二像素列C2、第三像素列C3、第一像素列C1、第二像素列C2、第三像素列C3…的顺序布置在显示区域DA中。
包括第一像素PXL1和第二像素PXL2的至少一个第一像素组PGR1设置在第一像素列C1中。包括第一像素PXL1和第二像素PXL2的至少一个第二像素组PGR2设置在第二像素列C2中。包括第一像素PXL1和第二像素PXL2的至少一个第三像素组PGR3设置在第三像素列C3中。
第一像素组PGR1可以设置在与在第一方向DR1上与其相邻的像素列的像素组的像素行不同的像素行上。例如，第一像素组PGR1可以设置在与在第一方向DR1上与其相邻的第二像素列C2的第二像素组PGR2的像素行不同的像素行上。换言之，第一像素组PGR1的第一像素PXL1和第二像素组PGR2的第一像素PXL1可以设置在不同的像素行上。第一像素组PGR1的第二像素PXL2和第二像素组PGR2的第二像素PXL2可以设置在不同的像素行上。在这种情况下，第一像素列C1中的堤部BNK的第二开口OP2和第二像素列C2中的堤部BNK的第二开口OP2可以在位置上彼此不同。
此外，第二像素组PGR2可以设置在与在第一方向DR1上与其相邻的像素列的像素组的像素行不同的像素行上。例如，第二像素组PGR2可以设置在与在第一方向DR1上与其相邻的第三像素列C3的第三像素组PGR3的像素行不同的像素行上。换言之，第二像素组PGR2的第一像素PXL1和第三像素组PGR3的第一像素PXL1可以设置在不同的像素行上。第二像素组PGR2的第二像素PXL2和第三像素组PGR3的第二像素PXL2可以设置在不同的像素行上。在这种情况下，第二像素列C2中的堤部BNK的第二开口OP2和第三像素列C3中的堤部BNK的第二开口OP2可以在位置上彼此不同。
在平面图中，第一像素组PGR1可以相对于第一方向DR1与第二像素组PGR2不对准。第二像素组PGR2可以相对于第一方向DR1与第一像素组PGR1和第三像素组PGR3中的每个不对准。第三像素组PGR3可以相对于第一方向DR1与第二像素组PGR2不对准。此外，第一像素组PGR1可以与在第一方向DR1上与其相邻的第三像素组不对准。第三像素组PGR3可以与在第一方向DR1上与其相邻的第一像素组不对准。
包括第二开口OP2的堤部BNK可以不设置在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个中包括的第一像素PXL1和第二像素PXL2之间。因此，在供应(或输入)发光元件LD的步骤处，可以将包括多个发光元件LD的油墨供应(或排放)到第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个的整个发射区域EMA(或堤部BNK的第一开口OP1)。换言之，在每个像素组中，油墨可以被完全供应(或排放)到第一像素PXL1要被设置到的第一像素区域PXA1、第二像素PXL2要被设置到的第二像素区域PXA2、以及甚至第一像素区域PXA1和第二像素区域PXA2之间的区域。因此，可以进一步增加相应像素组中的第一像素PXL1和第二像素PXL2中的每个的油墨供应表面区域(或油墨排放表面区域)。
此外，由于第一像素组PGR1、第二像素组PGR2和第三像素组PGR3彼此不对准，使得第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个设置在与在第一方向DR1上与其相邻的像素组的像素行不同的像素行上，因此在对准发光元件LD的步骤处可以更容易地控制喷墨印刷装置的喷嘴的位置。
图16是示出包括在图3中所示的每个像素PXL中的组件的电连接关系的实施方式的电路图。
参考图3和图16，每个像素PXL可以包括发射单元EMU和像素电路PXC。像素电路PXC与参考图4描述的像素电路PXC基本上相同；因此，将省略对其的重复说明。
发射单元EMU可以包括在第一电力线PL1和第二电力线PL2之间并联电连接的多个发光元件LD，第一电力线PL1电连接到第一驱动电源VDD并且第一驱动电源VDD的电压被施加到第一电力线PL1，第二电力线PL2电连接到第二驱动电源VSS并且第二驱动电源VSS的电压被施加到第二电力线PL2。
发射单元EMU可以包括至少一个串联组，该串联组包括彼此并联电连接的多个发光元件LD。换言之，如图16中所示，发射单元EMU可以具有串联-并联组合结构。
发射单元EMU可以包括依次连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联组(或级)SET1和第二串联组(或级)SET2。第一串联组SET1和第二串联组SET2中的每个可以包括两个电极。例如，第一串联组SET1可以包括电极EL1和CTE1，并且第二串联级SET2可以包括电极CTE2和EL2。第一串联级SET1和第二串联级SET2中的每个可以包括构成相应串联组的电极对的两个电极EL1和CTE1、CTE2和EL2、以及在两个电极EL1和CTE1、CTE2和EL2之间以相同方向彼此并联电连接的多个发光元件LD。
第一串联组SET1可以包括第一电极EL1、第一中间电极CTE1和电连接在第一电极EL1和第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联组SET1可以包括反向发光元件LDr，其以与第一发光元件LD1的方向相反的方向电连接在第一电极EL1和第一中间电极CTE1之间。
第二串联组SET2可以包括第二中间电极CTE2、第二电极EL2和电连接在第二中间电极CTE2和第二电极EL2之间的至少一个第二发光元件LD2。此外，第二串联组SET2可以包括反向发光元件LDr，其以与第二发光元件LD2的方向相反的方向电连接在第二中间电极CTE2和第二电极EL2之间。
第一串联组SET1的第一中间电极CTE1和第二串联组SET2的第二中间电极CTE2可以一体地设置并且彼此电连接。换言之，第一中间电极CTE1和第二中间电极CTE2可以形成中间电极CTE，该中间电极CTE电连接依次设置的第一串联组SET1和第二串联组SET2。在第一中间电极CTE1和第二中间电极CTE2一体地设置的情况下，第一中间电极CTE1和第二中间电极CTE2可以分别是中间电极CTE的不同区域。
在前述实施方式中，第一串联组SET1的第一电极EL1可以是每个像素PXL的发射单元EMU的阳极。第二串联组SET2的第二电极EL2可以是发射单元EMU的阴极。
如上所述，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以响应于发射单元EMU将应用于其的产品的规格而容易地调节驱动电流/电压条件。
例如，与具有使得发光元件LD仅彼此并联电连接的结构的发射单元EMU相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以减小驱动电流。此外，与具有使得所有发光元件LD(其数量与发射单元EMU的数量相同)彼此串联电连接的结构的发射单元相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2的发射单元EMU可以减少施加到发射单元EMU相对端的驱动电流。此外，与具有使得所有串联组(或级)彼此串联联接的结构的发射单元相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以增加包括在电极EL1、CTE1、CTE2和EL2之间的发光元件LD的数量。在这种情况下，可以提高发光元件LD的光输出效率。即使在特定的串联组(或级)中出现缺陷，也可以降低由于该缺陷而无法发射光的发光元件LD的比例，从而可以减轻发光元件LD的光输出效率的降低。
图17是示意性地示出图16的像素PXL的平面图。
在图17中，为了说明起见，省略了电连接到发光元件LD的晶体管T和电连接到晶体管T的信号线的图示。
在图17中，第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图16至图17，每个像素PXL可以设置和/或形成于设置在衬底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
在实施方式中，每个像素PXL可以包括设置在非发射区域NEMA中的堤部BNK。
堤部BNK可以是用于限定(或划分)相应像素PXL和与其相邻的像素PXL的相应像素区域PXA或相应发射区域EMA的结构，并且例如可以是像素限定层。
在实施方式中，堤部BNK可以是像素限定层或坝结构，用于限定在向每个像素PXL供应(或输入)发光元件LD的工艺期间将要向其供应发光元件LD的每个发射区域EMA。例如，由于每个像素PXL的发射区域EMA由堤部BNK限定，因此可以向发射区域EMA供应(或输入)包括目标量和/或类型的发光元件LD的混合溶液(例如，油墨)。上述堤部BNK可以是对应于参考图5至图7描述的堤部BNK的组件。因此，将省略对堤部BNK的重复说明。
堤部BNK可以包括至少一个开口，其暴露在相应像素PXL的像素区域PXA中设置在堤部BNK之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在相应像素PXL的像素区域PXA中设置在堤部BNK之下的组件。在实施方式中，每个像素PXL的发射区域EMA和堤部BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，堤部BNK的第二开口OP2可以设置于在第二方向DR2上与第一开口OP1间隔开的位置处，并且设置成与像素区域PXA的一侧(例如，上侧或下侧)相邻。
每个像素PXL可以包括在第一方向DR1上彼此间隔开的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4。
在制造显示装置的工艺期间，在发光元件LD被供应到相应像素PXL的像素区域PXA并且在相应像素PXL的像素区域PXA中对准之后，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在第一开口OP1和第二开口OP2中与其它电极(例如，设置于在第二方向DR2上与其相邻的像素PXL中的第一电极EL1至第四电极EL4)分离。详细地说，第一电极EL1的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第一电极EL1分离。第一电极EL1的另一端可以在第一开口OP1(或发射区域EMA)中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第一电极分离。第二电极EL2的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第二电极EL2分离。第二电极EL2的另一端可以在第一开口OP1(或发射区域EMA)中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第二电极分离。第三电极EL3的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第三电极EL3分离。第三电极EL3的另一端可以在第一开口OP1(或发射区域EMA)中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第三电极分离。第四电极EL4的一端可以在第二开口OP2中与设置在相应像素PXL的在第二方向DR2上的上侧上的像素PXL的第四电极EL4分离。第四电极EL4的另一端可以在第一开口OP1(或发射区域EMA)中与设置在相应像素PXL的在第二方向DR2上的下侧上的像素的第四电极分离。
在实施方式中，堤部BNK的第二开口OP2可以设置成用于第一电极EL1至第四电极EL4的分离工艺。
第一电极EL1可以包括在每个像素PXL的像素区域PXA中在第一方向DR1上朝向第二电极EL2突出的突出部。第一电极EL1的突出部可以设置成在相应像素PXL的像素区域PXA中保持第一电极EL1和第二电极EL2之间的恒定距离。同样，第四电极EL4可以包括在像素区域PXA中在第一方向DR1上朝向第三电极EL3突出的突出部。第四电极EL4的突出部可以设置成在像素区域PXA中保持第三电极EL3和第四电极EL4之间的恒定距离。
然而，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个的形状不限于此。在实施方式中，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4的形状和/或相互布置关系可以以各种方式改变。例如，第一电极EL1和第四电极EL4中的每个可以具有曲化形状，而不包括突出部。例如，第三电极EL3可以延伸到在第二方向DR2上与其相邻的像素PXL。
第一电极EL1可以通过第一接触孔CH1与参考图16描述的第一晶体管T1电连接。第三电极EL3可以通过第二接触孔CH2与参考图16描述的第二驱动电源VSS(或第二电力线PL2)电连接。在实施方式中，第一电极EL1可以是参考图16描述的第一电极EL1。第三电极EL3可以是参考图16描述的第二电极EL2。换言之，第一电极EL1可以是每个像素PXL的发射单元(参考图16的“EMU”)的阳极。第三电极EL3可以是发射单元EMU的阴极。
在每个像素PXL的像素区域PXA中，第一电极EL1至第四电极EL4中的每个可以设置于在第一方向DR1上与其相邻的电极间隔开的位置处。例如，第一电极EL1可以设置在与第二电极EL2间隔开的位置处。第二电极EL2可以设置在与第三电极EL3间隔开的位置处。第三电极EL3可以设置在与第四电极EL4间隔开的位置处。尽管第一电极EL1和第二电极EL2之间的距离、第二电极EL2和第三电极EL3之间的距离以及第三电极EL3和第四电极EL4之间的距离可以彼此相同，但是本公开不限于此。在实施方式中，第一电极EL1和第二电极EL2之间的距离、第二电极EL2和第三电极EL3之间的距离、以及第三电极EL3和第四电极EL4之间的距离可以彼此不同。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个可以具有包括反射电极和导电封盖层的多层结构。此外，反射电极可以具有单层结构或多层结构。例如，反射电极可以包括至少一个不透明金属层，并且选择性地还包括设置在不透明金属层之上和/或之下的至少一个透明导电层。
第一电极EL1至第四电极EL4中的每个可以用作对准电极(或对准线)，其配置成在发光元件LD在每个像素PXL的发射区域EMA中对准之前从设置在非显示区域(参考图3的“NDA”)中的对准焊盘接收对准信号(例如，设定的对准电压)并且然后对准发光元件LD。
例如，第一电极EL1可以用作第一对准电极(或第一对准线)，以从第一对准焊盘接收第一对准信号(或第一对准电压)。例如，第二电极EL2可以用作第二对准电极(或第二对准线)，以从第二对准焊盘接收第二对准信号(或第二对准电压)。例如，第三电极EL3可以用作第三对准电极(或第三对准线)，以从第三对准焊盘接收第三对准信号(或第三对准电压)。例如，第四电极EL4可以用作第四对准电极(或第四对准线)，以从第四对准焊盘接收第四对准信号(或第四对准电压)。这里，可以将相同的对准信号施加到第二电极EL2和第三电极EL3。
上述第一对准信号至第四对准信号可以是具有使发光元件LD能够在第一电极EL1至第四电极EL4之间对准的电压差和/或相位差的信号。第一对准信号至第四对准信号中的至少一个对准信号可以是AC信号(或电压)，但是本公开不限于此。
在实施方式中，每个像素PXL可以包括支承组件，其支承第一电极EL1至第四电极EL4中的每个以改变第一电极EL1至第四电极EL4中的每个的表面轮廓(或表面形状)，使得从发光元件LD发射的光在显示装置的图像显示方向(或正面方向)上被引导。支承组件可以包括与第一电极EL1的一个区域重叠的第一堤部图案BNKP1、与第二电极EL2的一个区域重叠的第二堤部图案BNKP2、与第三电极EL3的一个区域重叠的第三堤部图案BNKP3、以及与第四电极EL4的一个区域重叠的第四堤部图案BNKP4。
第一堤部图案BNKP1、第二堤部图案BNKP2、第三堤部图案BNKP3和第四堤部图案BNKP4可以在每个像素PXL的像素区域PXA(或发射区域EMA)中设置于在第一方向DR1上彼此间隔开的位置处，并且使第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个的一个区域向上突出。例如，第一电极EL1(或第一电极EL1的突出部)可以设置在第一堤部图案BNKP1上，并且通过第一堤部图案BNKP1在第三方向(即，衬底SUB的厚度方向)上突出。第二电极EL2可以设置在第二堤部图案BNKP2上，并且通过第二堤部图案BNKP2在第三方向DR3上突出。第三电极EL3可以设置在第三堤部图案BNKP3上，并且通过第三堤部图案BNKP3在第三方向DR3上突出。第四电极EL4(或第四电极EL4的突出部)可以设置在第四堤部图案BNKP4上，并且通过第四堤部图案BNKP4在第三方向DR3上突出。
每个像素PXL可以包括多个发光元件LD。发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。在实施方式中，每个像素PXL还可以包括参考图16描述的反向发光元件LDr。
尽管至少两个至数十个发光元件LD可以对准和/或设置在每个像素PXL的像素区域PXA中，但是发光元件LD的数量不限于此。在实施方式中，对准和/或设置在像素区域PXA中的发光元件LD的数量可以以各种方式改变。
发光元件LD可以设置在第一电极EL1至第四电极EL4中的两个相邻电极之间。发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。在以下实施方式中，第一发光元件LD1和第二发光元件LD2可以包含在术语“发光元件LD”或“多个发光元件LD”中。
第一发光元件LD1可以设置和/或对准在第一电极EL1和第二电极EL2之间。第一发光元件LD1的第一端EP1(或一端)可以面对第一电极EL1。第一发光元件LD1的第二端EP2(或另一端)可以面对第二电极EL2。在设置有多个第一发光元件LD1的情况下，多个第一发光元件LD1可以在第一电极EL1和第二电极EL2之间并联电连接，并且与第一电极EL1和第二电极EL2一起形成参考图16描述的第一串联组SET1。
第二发光元件LD2可以设置和/或对准在第三电极EL3和第四电极EL4之间。第二发光元件LD2的第一端EP1(或一端)可以面对第四电极EL4。第二发光元件LD2的第二端EP2(或另一端)可以面对第三电极EL3。在设置有多个第二发光元件LD2的情况下，多个第二发光元件LD2可以在第三电极EL3和第四电极EL4之间并联电连接，并且与第三电极EL3和第四电极EL4一起形成参考图16描述的第二串联组SET2。
在实施方式中，第一发光元件LD1的第一端EP1和第二发光元件LD2的第一端EP1可以包括相同类型的半导体层(例如，参考图1a描述的第二半导体层13)。第一发光元件LD1的第二端EP2和第二发光元件LD2的第二端EP2可以包括相同类型的半导体层(例如，参考图1a描述的第一半导体层11)。
尽管已经示出了发光元件LD在第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4之间在第一方向DR1上对准，但是发光元件LD的对准方向不限于此。在实施方式中，发光元件LD中的至少一个可以在第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的两个相邻电极之间相对于第一方向DR1或第二方向DR2倾斜的斜线方向上对准。
在实施方式中，第一发光元件LD1的第一端EP1可以通过至少一个连接电极(例如，第一连接电极CNE1)与第一电极EL1电连接和/或物理连接，而不是直接设置在第一电极EL1上。同样，第二发光元件LD2的第二端EP2可以通过至少一个连接电极(例如，第二连接电极CNE2)与第三电极EL3电连接和/或物理连接，而不是直接设置在第三电极EL3上。
发光元件LD中的每个可以由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成，并且具有例如范围从纳米级至微米级的超小尺寸。例如，发光元件LD中的每个可以是参考图1a描述的发光元件LD。发光元件LD中的每个可以发射有色光和/或白光中的任一种光。
发光元件LD可以在溶液(或油墨)中扩散，并且包括发光元件LD的溶液可以被输入(或供应)到每个像素PXL的发射区域EMA。发光元件LD可以通过喷墨印刷方案、狭缝涂覆方案或其它各种方案输入(或供应)到每个像素PXL的发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合并且然后通过喷墨印刷方案或狭缝涂覆方案输入(或供应)到发射区域EMA。如果相应的对准信号分别被施加到第一电极EL1至第四电极EL4，则可以在第一电极EL1至第四电极EL4中的两个相邻电极之间形成电场。因此，发光元件LD可以在第一电极EL1至第四电极EL4中的两个相邻电极之间对准。如上所述，由于相同的对准信号被施加到第二电极EL2和第三电极EL3中的每个，所以发光元件LD可以不在第二电极EL2和第三电极EL3之间对准。本公开不限于此。在实施方式中，当对准信号被施加到第二电极EL2和第三电极EL3中的每个时，由于两个电极的线电阻、由相邻电极之间感应的电场引起的效应等，在施加到第二电极EL2和第三电极EL3的对准信号之间可能出现电位差。在这种情况下，发光元件LD也可以在第二电极EL2和第三电极EL3之间对准。在发光元件LD对准之后，溶剂可以通过挥发方案或其它方案去除。以这种方式，发光元件LD可以可靠地在第一电极EL1至第四电极EL4之间对准。
在实施方式中，每个像素PXL可以包括第一连接电极CNE1、第二连接电极CNE2和中间电极CTE。
第一连接电极CNE1、第二连接电极CNE2和中间电极CTE可以是配置成更可靠地电连接第一电极EL1至第四电极EL4和发光元件LD的组件。
第一连接电极CNE1可以形成在第一发光元件LD1的第一端EP1和第一电极EL1的对应于第一端EP1的至少一个区域上，使得第一发光元件LD1的第一端EP1可以物理连接和/或电连接到第一电极EL1。
第二连接电极CNE2可以形成在第二发光元件LD2的第二端EP2和第三电极EL3的对应于第二端EP2的至少一个区域上，使得第二发光元件LD2的第二端EP2可以物理连接和/或电连接到第三电极EL3。
中间电极CTE可以包括在第二方向DR2上延伸的第一中间电极CTE1和第二中间电极CTE2。
第一中间电极CTE1可以设置和/或形成在第一发光元件LD1的第二端EP2和第二电极EL2的对应于第二端EP2的至少一个区域上。第一中间电极CTE1可以将第一发光元件LD1的第二端EP2物理连接和/或电连接到第二电极EL2。在实施方式中，在平面图中，第一中间电极CTE1可以设置成在第一连接电极CNE1和第二连接电极CNE2之间在第二方向DR2上延伸的形状。
第二中间电极CTE2可以设置和/或形成在第二发光元件LD2的第一端EP1和第四电极EL4的对应于第一端EP1的至少一个区域上。第二中间电极CTE2可以将第二发光元件LD2的第一端EP1物理连接和/或电连接到第四电极EL4。在实施方式中，在平面图中，第二中间电极CTE2可以设置成在第二连接电极CNE2和设置在外围区域PPA中的堤部BNK之间在第二方向DR2上延伸的形状。
第一中间电极CTE1和第二中间电极CTE2可以一体地设置并且彼此电连接。第一中间电极CTE1和第二中间电极CTE2可以分别是中间电极CTE的不同区域。第一中间电极CTE1可以具有与参考图16描述的第一中间电极CTE1的配置相同的配置。第二中间电极CTE2可以具有与参考图16描述的第二中间电极CTE2的配置相同的配置。中间电极CTE可以是桥接电极(或连接电极)，其配置成将第一发光元件LD1的第二端EP2与第二发光元件LD2的第一端EP1电连接。换言之，中间电极CTE可以是配置成将第一串联组SET1与第二串联组SET2连接的桥接电极。
在平面图中，包括第一中间电极CTE1和第二中间电极CTE2的中间电极CTE可以与第二连接电极CNE2间隔开，并且具有包围第二连接电极CNE2的外围(或周边)的闭环形状，但是本公开不限于此。在实施方式中，中间电极CTE可以以各种形状改变，只要它可以可靠地连接依次设置的第一串联组SET1和第二串联组SET2即可。例如，中间电极CTE可以具有包围第二连接电极CNE2的除了第二连接电极CNE2的至少一个区域之外的部分的形状，并且例如具有部分地打开的形状，而不是具有完全闭环的形状
在平面图中，第一连接电极CNE1、第二连接电极CNE2和中间电极CTE可以彼此间隔开。
第一连接电极CNE1可以面对中间电极CTE的一个区域，例如第一中间电极CTE1。第一连接电极CNE1和第一中间电极CTE1可以在相同的方向上延伸，例如在第二方向DR2上延伸，并且在第一方向DR1上彼此间隔开。
第二连接电极CNE2可以面对中间电极CTE的另一区域，例如第二中间电极CTE2。第二连接电极CNE2和第二中间电极CTE2可以在第二方向DR2上延伸，并且在第一方向DR1上彼此间隔开。
下文中，将主要参考图18a和图18b来描述根据前述实施方式的像素PXL的堆叠结构。
图18a和图18b是沿着图17的线V-V’截取的剖视图。
参考图18a和图18b的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。
参考图17至图18b，每个像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、至少一个存储电容器Cst和过孔层VIA。像素电路层PCL可以是参考图6和图7描述的像素电路层PCL。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括堤部BNK、第一堤部图案BNKP1、第二堤部图案BNKP2、第三堤部图案BNKP3和第四堤部图案BNKP4、第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4、发光元件LD、第一连接电极CNE1和第二连接电极CNE2、中间电极CTE以及第一绝缘层INS1至第三绝缘层INS3。显示元件层DPL可以是参考图6至图11描述的显示元件层DPL。
第一堤部图案BNKP1、第二堤部图案BNKP2、第三堤部图案BNKP3和第四堤部图案BNKP4可以在每个像素PXL的像素区域PXA(或发射区域EMA)中设置在彼此间隔开的位置处。第一堤部图案BNKP1至第四堤部图案BNKP4可以在像素电路层PCL上在第三方向DR3上突出。第一堤部图案BNKP1至第四堤部图案BNKP4可以具有基本上相同的高度，但是本公开不限于此。在实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4可以具有不同的高度。
第一堤部图案BNKP1可以设置和/或形成在过孔层VIA和第一电极EL1之间。第二堤部图案BNKP2可以设置和/或形成在过孔层VIA和第二电极EL2之间。第三堤部图案BNKP3可以设置和/或形成在过孔层VIA和第三电极EL3之间。第四堤部图案BNKP4可以设置和/或形成在过孔层VIA和第四电极EL4之间。
第一堤部图案BNKP1至第四堤部图案BNKP4可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4各自可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但本公开不限于此。在实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4各自可以设置成通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构的形式。这里，第一堤部图案BNKP1至第四堤部图案BNKP4的材料不限于前述实施方式的材料。在一些实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4各自可以包括导电材料(或物质)。
第一堤部图案BNKP1至第四堤部图案BNKP4中的每个可以具有梯形剖面，其宽度在第三方向DR3上从过孔层VIA的一个表面(例如，上表面)向上减小，但是本公开不限于此。在实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4中的每个可以包括具有诸如半椭圆形形状或半圆形形状(或半球形形状)的剖面形状的曲化表面，该剖面形状的宽度在第三方向DR3上从过孔层VIA的一个表面向上减小。在剖视图中，第一堤部图案BNKP1至第四堤部图案BNKP4的形状不限于前述示例，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。在实施方式中，可以省略第一堤部图案BNKP1至第四堤部图案BNKP4中的至少一个或改变第一堤部图案BNKP1至第四堤部图案BNKP4中的至少一个的位置。
在实施方式中，第一堤部图案BNKP1至第四堤部图案BNKP4中的每个可以用作反射器。例如，第一堤部图案BNKP1至第四堤部图案BNKP4连同设置在其上的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以用作反射器，其在期望的方向上引导从每个发光元件LD发射的光，从而提高每个像素PXL的光输出效率。
第一电极EL1至第四电极EL4可以分别设置在第一堤部图案BNKP1至第四堤部图案BNKP4之上。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在每个像素PXL的像素区域PXA(或发射区域EMA)中设置在彼此间隔开的位置处。
在实施方式中，分别设置在第一堤部图案BNKP1至第四堤部图案BNKP4之上的第一电极EL1至第四电极EL4等可以具有与第一堤部图案BNKP1至第四堤部图案BNKP4的相应形状对应的形状。例如，第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以具有对应于第一堤部图案BNKP1、第二堤部图案BNKP2、第三堤部图案BNKP3和第四堤部图案BNKP4的倾斜表面或曲化表面，并且在第三方向DR3上突出。
第一电极EL1至第四电极EL4中的每个可以由具有恒定(或规则)反射率的材料形成，以使得从发光元件LD中的每个发射的光能够在显示装置的图像显示方向上(例如，在正面方向上)行进。
第一电极EL1可以通过第一接触孔CH1与像素电路(参考图16的“PXC”)的第一晶体管(参考图16的“T1”)电连接。第三电极EL3可以通过第二接触孔CH2与像素电路PXC的第二电力线(参考图16的“PL2”)电连接。第一电极EL1至第四电极EL4可以用作用于对准发光元件LD的对准电极(或对准线)。此外，第一电极EL1至第四电极EL4中的第一电极EL1和第三电极EL3可以用作配置成驱动发光元件LD的驱动电极。
第一绝缘层INS1可以设置和/或形成在第一电极EL1至第四电极EL4上。例如，第一绝缘层INS1可以形成为覆盖第一电极EL1至第四电极EL4中的每个的一个区域，并且包括开口以暴露第一电极EL1至第四电极EL4中的每个的另一区域。在实施方式中，第一绝缘层INS1可以是部分地打开的，以暴露第一电极EL1至第四电极EL4中的第一电极EL1和第三电极EL3中的每个的一个区域。在实施方式中，第一绝缘层INS1可以是部分地打开的，以暴露第二电极EL2和第四电极EL4中的每个的一个区域。在这种情况下，第二电极EL2可以接触设置在其上的第一中间电极CTE1。第四电极EL4可以接触设置在其上的第二中间电极CTE2。第一中间电极CTE1可以接触第二电极EL2以形成双层结构，以减小线电阻并减小或最小化由于信号延迟而引起的失真。第二中间电极CTE2可以接触第四电极EL4以形成双层结构，以减小线电阻并最小化由于信号延迟而引起的失真。
堤部BNK可以设置和/或形成在第一绝缘层INS1上。
堤部BNK可以形成在每个像素PXL的非发射区域NEMA中，以包围相应像素PXL的发射区域EMA。堤部BNK可以设置在第一绝缘层INS1上，并且实现坝结构。在将发光元件LD供应(或输入)到相应像素PXL的发射区域EMA的步骤处，坝结构可以是配置成防止包括发光元件LD的油墨被引入到相邻像素PXL的发射区域EMA中或控制油墨的量使得恒定量的油墨被供应到每个发射区域EMA的结构。堤部BNK可以包括第一开口OP1和第二开口OP2。第一开口OP1可以对应于每个像素PXL的发射区域EMA。第二开口OP2可以对应于每个像素PXL的一侧。
发光元件LD可以被供应(或输入)到其中形成有堤部BNK的每个像素PXL的像素区域PXA(或发射区域EMA)并且在其中对准。例如，在通过喷墨印刷方案等将发光元件LD供应(或输入)到像素区域PXA的情况下，发光元件LD可以通过施加到第一电极EL1至第四电极EL4中的每个的对准信号(例如，设定的对准信号)而在第一电极EL1至第四电极EL4之间对准。例如，至少一个第一发光元件LD1可以在第一电极EL1和第二电极EL2之间对准。至少一个第二发光元件LD2可以在第三电极EL3和第四电极EL4之间对准。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)，使得发光元件LD中的每个的第一端EP1和第二端EP2暴露于外部。
第一连接电极CNE1可以设置成在第一电极EL1的未被第一绝缘层INS1覆盖的一个区域中接触第一电极EL1。此外，第一连接电极CNE1可以设置在第一发光元件LD1的与第一电极EL1相邻的第一端EP1上，使得第一连接电极CNE1可以接触第一发光元件LD1的第一端EP1。换言之，第一连接电极CNE1可以设置成覆盖第一发光元件LD1的第一端EP1和相应第一电极EL1的至少一个区域。
同样，第二连接电极CNE2可以设置成在第三电极EL3的未被第一绝缘层INS1覆盖的一个区域中接触第三电极EL3。此外，第二连接电极CNE2可以设置在第二发光元件LD2的与第三电极EL3相邻的第二端EP2上，使得第二连接电极CNE2可以接触第二发光元件LD2的第二端EP2。换言之，第二连接电极CNE2可以设置成覆盖第二发光元件LD2的第二端EP2和相应第三电极EL3的至少一个区域。
第一连接电极CNE1和第二连接电极CNE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极EL1和第三电极EL3反射的光在显示装置的图像显示方向上无损耗地行进。
在一些实施方式中，第一连接电极CNE1和第二连接电极CNE2可以设置在相同的层上。在这种情况下，第一连接电极CNE1和第二连接电极CNE2可以通过相同的工艺形成。然而，本公开不限于此。在一些实施方式中，第一连接电极CNE1和第二连接电极CNE2可以通过不同的工艺形成并且设置在不同的层上。
中间电极CTE可以包括第一中间电极CTE1和第二中间电极CTE2。
第一中间电极CTE1可以设置和/或形成在第二电极EL2以及第一发光元件LD1的第二端EP2上。第一中间电极CTE1可以与完全被第一绝缘层INS1覆盖的第二电极EL2电绝缘(或分离)。然而，本公开不限于此。在实施方式中，在第二电极EL2的一个区域从第一绝缘层INS1部分地暴露的情况下，第一中间电极CTE1可以与第二电极EL2电连接。因此，第一中间电极CTE1可以具有双层结构。第二中间电极CTE2可以与完全被第一绝缘层INS1覆盖的第四电极EL4电绝缘(或分离)。然而，本公开不限于此。在实施方式中，在第四电极EL4的一个区域从第一绝缘层INS1部分地暴露的情况下，第二中间电极CTE2可以与第四电极EL4电连接。因此，第二中间电极CTE2可以具有双层结构。
中间电极CTE可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4反射的光在显示装置的图像显示方向上无损耗地行进。例如，中间电极CTE可以包括与第一连接电极CNE1和第二连接电极CNE2的材料相同的材料。
中间电极CTE可以设置在与第一连接电极CNE1和第二连接电极CNE2的层相同的层上，并通过与第一连接电极CNE1和第二连接电极CNE2的工艺相同的工艺形成。例如，中间电极CTE以及第一连接电极CNE1和第二连接电极CNE2可以设置和/或形成在第二绝缘层INS2上。然而，本公开不限于此。在实施方式中，中间电极CTE可以设置在与第一连接电极CNE1和第二连接电极CNE2的层不同的层上，并通过与其不同的工艺形成。
第三绝缘层INS3可以设置和/或形成在第一连接电极CNE1、第二连接电极CNE2和中间电极CTE上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3可以具有通过交替堆叠至少一个无机绝缘层和至少一个有机绝缘层而形成的结构。第三绝缘层INS3可以覆盖整个显示元件层DPL，并且防止水或湿气从外部被引入到包括发光元件LD的显示元件层DPL中。此外，在实施方式中，至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)还可以设置在第三绝缘层INS3之上。
在实施方式中，如图18b中所示，上衬底还可以设置在第三绝缘层INS3上。上衬底可以包括基础层BSL和光转换图案层LCP。光转换图案层LCP可以设置在基础层BSL的一个表面上，以面对衬底SUB的像素PXL。光转换图案层LCP可以包括颜色转换层CCL和设置在颜色转换层CCL上的滤色器CF，颜色转换层CCL包括颜色转换颗粒QD，颜色转换颗粒QD将从发光元件LD发射的第一颜色的光转换为第二颜色的光。
包括基础层BSL和光转换图案层LCP的上衬底与参考图14c描述的上衬底相同；因此，将省略对其的重复说明。
当驱动电流通过包括在每个像素PXL中的像素电路PXC的第一晶体管T1从第一电力线PL1流到第二电力线PL2时，驱动电流可以通过第一接触孔CH1被引入到相应像素PXL的发射单元(参考图16的“EMU”)。
例如，驱动电流可以通过第一接触孔CH1供应到第一电极EL1。驱动电流可以通过与第一电极EL1接触(或连接)的第一连接电极CNE1经由第一发光元件LD1流向中间电极CTE。因此，在第一串联组SET1中，第一发光元件LD1可以以对应于输入电流的亮度发射光。
流向中间电极CTE的驱动电流可以经由中间电极CTE和第二发光元件LD2流向第二连接电极CNE2。因此，在第二串联组SET2中，第二发光元件LD2可以以对应于输入电流的亮度发射光。
如上所述，每个像素PXL的驱动电流可以依次流经第一串联组SET1的第一发光元件LD1和第二串联组SET2的第二发光元件LD2。因此，每个像素PXL可以以对应于在每个帧周期期间供应的数据信号的亮度发射光。
根据前述实施方式，在形成第一连接电极CNE1和第二连接电极CNE2的步骤处，中间电极CTE可以与第一连接电极CNE1和第二连接电极CNE2同时形成。因此，可以简化制造每个像素PXL和包括像素PXL的显示装置的工艺，从而可以提高产品的产量。
此外，在前述实施方式中，发射单元EMU具有串联-并行组合结构。因此，可以可靠地驱动每个像素PXL，从而可以降低流向显示装置的显示面板的驱动电流，从而可以提高功耗效率。
图19是仅示意性地示出包括在图3的部分EA1中的一些组件的放大平面图。图20是详细示出包括在图19的部分EA3中的组件的放大平面图。特别地，为了说明起见，图19仅示意性地示出了包括在第一像素组PGR1至第三像素组PGR3中的每个中的第一像素PXL1和第二像素PXL2中的每个的一些组件。
参考图19和图20的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。
在图19和图20中，第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图3、图19和图20，各自包括多个像素PXL的多个像素列可以设置在衬底SUB的显示区域DA中。
在实施方式中，像素列可以包括第一像素列C1、第二像素列C2和第三像素列C3，它们在第一方向DR1上依次布置并且在第二方向DR2上延伸。在第二方向DR2上布置的多个像素PXL可以设置在第一像素列C1、第二像素列C2和第三像素列C3中的每个中。
在第一像素列C1中，可以设置第一像素组PGR1，其包括作为一个单元的在第二方向DR2上布置的第一像素PXL1和第二像素PXL2。在实施方式中，第一像素组PGR1可以设置在第一像素列C1中。第一像素组PGR1中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第一像素组PGR1中设置在第一像素区域PXA1中。第二像素PXL2可以在第一像素组PGR1中设置在第二像素区域PXA2中。包括在第一像素列C1中的像素PXL可以发射相同颜色的光。例如，包括在第一像素列C1中的第一像素PXL1和第二像素PXL2中的每个可以发射红光。
在第二像素列C2中，可以设置第二像素组PGR2，其包括作为一个单元的在第二方向DR2上布置的第一像素PXL1和第二像素PXL2。在实施方式中，多个第二像素组PGR2可以设置在第二像素列C2中。第二像素组PGR2中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第二像素组PGR2中设置在第一像素区域PXA1中。第二像素PXL2可以在第二像素组PGR2中设置在第二像素区域PXA2中。包括在第二像素列C2中的像素PXL可以发射相同颜色的光。例如，包括在第二像素列C2中的第一像素PXL1和第二像素PXL2中的每个可以发射绿光。在实施方式中，包括在第二像素列C2中的像素PXL可以发射颜色与包括在第一像素列C1中的像素PXL的颜色不同的光。
在第三像素列C3中，可以设置第三像素组PGR3，其包括作为一个单元的在第二方向DR2上布置第一像素PXL1和第二像素PXL2。在实施方式中，多个第三像素组PGR3可以设置在第三像素列C3中。第三像素组PGR3中的第一像素PXL1和第二像素PXL2可以彼此电断开并且独立地(或单独地)被驱动。第一像素PXL1可以在第三像素组PGR3中设置在第一像素区域PXA1中。第二像素PXL2可以在第三像素组PGR3中设置在第二像素区域PXA2中。包括在第三像素列C3中的像素PXL可以发射相同颜色的光。例如，包括在第三像素列C3中的第一像素PXL1和第二像素PXL2中的每个可以发射蓝光。在实施方式中，包括在第三像素列C3中的像素PXL可以发射颜色与包括在第一像素列C1中的像素PXL或包括在第二像素列C2中的像素PXL的颜色不同的光。
在实施方式中，第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个可以设置在与在第一方向DR1上其相邻的像素组的像素行不同的像素行上。例如，第一像素组PGR1可以设置在与在第一方向DR1上与其相邻的第二像素组PGR2的像素行不同的像素行上。第二像素组PGR2可以设置在与在第一方向DR1上与其相邻的第一像素组PGR1和第三像素组PGR3中的每个的像素行不同的像素行上。第三像素组PGR3可以设置在与在第一方向DR1上与其相邻的第二像素组PGR2的像素行不同的像素行上。在平面图中，第一像素组PGR1可以相对于第一方向DR1与第二像素组PGR2不对准。第二像素组PGR2可以相对于第一方向DR1与第一像素组PGR1和第三像素组PGR3中的每个不对准。第三像素组PGR3可以相对于第一方向DR1与第二像素组PGR2不对准。
堤部BNK可以设置在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个周围。例如，堤部BNK可以设置在衬底SUB上，以包围第一像素组PGR1的发射区域EMA、第二像素组PGR2的发射区域EMA和第三像素组PGR3的发射区域EMA。
堤部BNK可以是用于限定(或划分)第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个以及与其相邻的像素组的发射区域EMA的结构，例如像素限定层。堤部BNK可以设置在非发射区域NEMA中，该非发射区域NEMA包围第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个的发射区域EMA。
堤部BNK可以包括至少一个开口，其暴露在相应像素组中设置在堤部BNK之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在相应像素组中设置在堤部BNK之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个中设置在堤部BNK之下的组件。
在实施方式中，堤部BNK的第一开口OP1可以对应于第一像素组PGR1、第二像素组PGR2和第三像素组PGR3中的每个的发射区域EMA。
堤部BNK的第二开口OP2可以在第一像素列C1、第二像素列C2和第三像素列C3中的每个中设置于在第二方向DR2上彼此相邻的像素组之间。
在第一像素列C1中，堤部BNK的第二开口OP2可以位于第一像素组PGR1的相对于第二方向DR2的上端和下端中的每个处。换言之，在第一像素列C1中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的第一像素组PGR1之间。在平面图中，在第一像素列C1中，第一像素组PGR1和第二开口OP2可以在第二方向DR2上交替地设置。
在第二像素列C2中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的两个第二像素组PGR2之间。例如，由于第二像素组PGR2与第一像素组PGR1不对准，所以第二像素列C2中的堤部BNK的第二开口OP2可以对应于第一像素列C1的发射区域EMA(或堤部BNK的第一开口OP1)的至少一部分。在平面图中，在第二像素列C2中，第二像素组PGR2和第二开口OP2可以在第二方向DR2上交替地设置。
在第三像素列C3中，堤部BNK的第二开口OP2可以位于第三像素组PGR3的相对于第二方向DR2的上端和下端中的每个处。换言之，在第三像素列C3中，堤部BNK的第二开口OP2可以位于在第二方向DR2上彼此相邻的第三像素组PGR3之间。例如，由于第三像素组PGR3与第二像素组PGR2不对准，所以第三像素列C3中的堤部BNK的第二开口OP2和第二像素列C2中的堤部BNK的第二开口OP2可以设置在不同的位置处。例如，在第三像素列C3中，堤部BNK的设置在第三像素组PGR3的上端上的第二开口OP2可以对应于第二像素列C2的两个第二像素组PGR2中的前一个第二像素组PGR2的第二像素区域PXA2的至少一部分。在第三像素列C3中，堤部BNK的设置在第三像素组PGR3的下端上的第二开口OP2可以对应于两个第二像素组PGR2的后一个第二像素组PGR2的第二像素区域PXA2的至少一部分。在平面图中，在第三像素列C3中，第三像素组PGR3和第二开口OP2可以在第二方向DR2上交替地设置。
第一像素组PGR1、第二像素组PGR2和第三像素组PGR3可以具有基本上相似或相同的结构。参考图20对第一像素组PGR1的描述将代替对第二像素组PGR2和第三像素组PGR3的描述。
包括在第一像素组PGR1中的第一像素PXL1和第二像素PXL2中的每个可以包括第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4。在实施方式中，第一像素PXL1和第二像素PXL2中的每个可以具有与参考图17描述的像素PXL的结构基本上相似或相同的结构。例如，第一像素PXL1可以具有与参考图17描述的像素PXL的结构相同的结构。
在发光元件LD被供应到相应像素PXL的像素区域和/或在相应像素PXL的像素区域中对准之后，第一像素PXL1和第二像素PXL2中的每个的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在第一开口OP1和第二开口OP2中与其它电极分离。
在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第一电极EL1的一端可以与在第二方向DR2上与其相邻的像素PXL的第一电极EL1分离。该第一电极EL1的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第一电极EL1的一端分离。
在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第二电极EL2的一端可以与在第二方向DR2上与其相邻的像素PXL的第二电极EL2分离。该第二电极EL2的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第二电极EL2的一端分离。
在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第三电极EL3的一端可以与在第二方向DR2上与其相邻的像素PXL的第三电极EL3分离。该第三电极EL3的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第三电极EL3的一端分离。
在位于第一像素PXL1的上端上的第二开口OP2中，第一像素PXL1的第四电极EL4的一端可以与在第二方向DR2上与其相邻的像素PXL的第四电极EL4分离。该第四电极EL4的另一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第二像素PXL2的第四电极EL4的一端分离。
此外，第二像素PXL2的第一电极EL1的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的像素PXL的第一电极EL1的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第一电极EL1的另一端可以与在第二方向DR2上与其相邻的像素PXL的第一电极EL1分离。
第二像素PXL2的第二电极EL2的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第一像素PXL1的第二电极EL2的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第二电极EL2的另一端可以与在第二方向DR2上与其相邻的像素PXL的第二电极EL2分离。
第二像素PXL2的第三电极EL3的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第一像素PXL1的第三电极EL3的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第三电极EL3的另一端可以与在第二方向DR2上与其相邻的像素PXL的第三电极EL3分离。
第二像素PXL2的第四电极EL4的一端可以在第一开口OP1(或第一像素组PGR1的发射区域EMA)中与在第二方向DR2上与其相邻的第一像素PXL1的第四电极EL4的另一端分离。在位于第二像素PXL2的下端上的第二开口OP2中，该第四电极EL4的另一端可以与在第二方向DR2上与其相邻的像素PXL的第四电极EL4分离。
第一像素PXL1和第二像素PXL2中的每个的第一电极EL1可以通过第一接触孔CH1与参考图16描述的第一晶体管T1电连接。第一像素PXL1和第二像素PXL2中的每个的第三电极EL3可以通过第二接触孔CH2与参考图16描述的第二驱动电源VSS(或第二电力线PL2)电连接。第一像素PXL1和第二像素PXL2中的每个的第一电极EL1可以是相应像素PXL的发射单元(参考图16的“EMU”)的阳极。第一像素PXL1和第二像素PXL2中的每个的第三电极EL3可以是发射单元EMU的阴极。
第一像素PXL1的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以设置在第一像素区域PXA1(或第一发射区域EMA1)中。第二像素PXL2的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以设置在第二像素区域PXA2(或第二发射区域EMA2)中。
第一像素PXL1和第二像素PXL2中的每个的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个可以用作对准电极(或对准线)，用于在发光元件LD对准之前通过向其发送的对准信号(例如，设定的对准信号)而使发光元件LD在第一像素组PGR1的发射区域EMA中对准。在发光元件LD在第一像素组PGR1中对准之前，第一像素PXL1和第二像素PXL2中的每个的第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个可以形成在显示区域DA中在第二方向DR2上延伸的对准电极(或对准线)，而不是被每个像素PXL分成多个部分。例如，第一像素PXL1的第一电极EL1和第二像素PXL2的第一电极EL1可以一体地设置以形成一个第一对准电极(或一个第一对准线)。第一像素PXL1的第二电极EL2和第二像素PXL2的第二电极EL2可以一体地设置以形成一个第二对准电极(或一个第二对准线)。第一像素PXL1的第三电极EL3和第二像素PXL2的第三电极EL3可以一体地设置以形成一个第三对准电极(或一个第三对准线)。第一像素PXL1的第四电极EL4和第二像素PXL2的第四电极EL4可以一体地设置以形成一个第四对准电极(或一个第四对准线)。
第一像素PXL1和第二像素PXL2中的每个可以包括多个发光元件LD。发光元件LD可以在第一像素PXL1和第二像素PXL2中的每个中设置在两个相邻电极之间。发光元件LD可以包括在第一像素PXL1和第二像素PXL2中的每个中设置在第一电极EL1和第二电极EL2之间的第一发光元件LD1、以及在第一像素PXL1和第二像素PXL2中的每个中设置在第三电极EL3和第四电极EL4之间的第二发光元件LD2。
在实施方式中，第一像素PXL1和第二像素PXL2中的每个可以包括第一连接电极CNE1、第二连接电极CNE2和中间电极CTE。
根据前述实施方式，在第一像素列C1中，堤部BNK的第二开口OP2和第一像素组PGR1在第二方向DR2上交替地设置，使得包括第二开口OP2的堤部BNK可以不设置在第一像素PXL1和第二像素PXL2之间。由于包括第二开口OP2的堤部BNK不设置在第一像素PXL1和第二像素PXL2之间，因此在对准发光元件LD的步骤处，可以通过喷墨印刷装置的喷嘴将包括多个发光元件LD的油墨供应(或排放)到第一像素组PGR1的整个发射区域EMA。换言之，在第一像素组PGR1中，包括多个发光元件LD的油墨可以被完全供应(或排放)到第一像素区域PXA1、第二像素区域PXA2、甚至第一像素区域PXA1和第二像素区域PXA2之间的区域。由于包括第二开口OP2的堤部BNK不设置在第一像素PXL1和第二像素PXL2之间，可以进一步增加第一像素PXL1和第二像素PXL2中的每个的油墨供应表面区域(或油墨排放表面区域)。因此，向第一像素PXL1和第二像素PXL2中的每个供应(或排放)的油墨的量增加，从而可以增加在第一像素PXL1和第二像素PXL2中的每个中对准的发光元件LD的数量，由此可以进一步增加每个像素PXL的有效光源的数量。因此，可以提高每个像素PXL的光输出效率。
虽然上面已经描述了各种实施方式，但是本领域中的技术人员将理解的是，在不背离本公开的范围的情况下，各种修改、添加和替代是可能的。
因此，本说明书中所公开的实施方式仅用于说明目的，而不是限制本公开的技术范围。本公开的范围必须由所附权利要求限定。

Claims (20)

1.一种显示装置，包括：
衬底；
多个像素列，设置在所述衬底上，并且包括多个像素组，所述多个像素组各自包括在第一方向上布置的第一像素和第二像素；以及
堤部，配置成包围所述多个像素组中的每个的周边，并且包括第一开口和第二开口，所述第一开口对应于所述多个像素组中的每个，所述第二开口位于所述多个像素组中的在所述第一方向上彼此相邻的两个像素组之间。
2.根据权利要求1所述的显示装置，其中，所述多个像素组中的每个包括对应于所述第一开口的发射区域。
3.根据权利要求2所述的显示装置，其中，在所述多个像素列中的每个中，相应像素列的所述多个像素组中的一个像素组和所述第二开口在所述第一方向上交替地设置。
4.根据权利要求3所述的显示装置，其中，所述第一像素和所述第二像素中的每个包括：
第一电极和第二电极，在所述第一方向上延伸并且在与所述第一方向相交的第二方向上彼此间隔开；以及
多个发光元件，设置在所述第一电极和所述第二电极之间。
5.根据权利要求4所述的显示装置，
其中，所述第一像素的所述第一电极和所述第二像素的所述第一电极在所述第一开口中彼此电断开，以及
其中，所述第一像素的所述第二电极和所述第二像素的所述第二电极在所述第一开口中彼此电断开。
6.根据权利要求5所述的显示装置，其中，所述发射区域包括第一发射区域和第二发射区域，在所述第一发射区域中，光从所述第一像素发射，在所述第二发射区域中，光从所述第二像素发射。
7.根据权利要求6所述的显示装置，其中，所述第一像素和所述第二像素中的每个还包括：
第一连接电极，将所述第一电极与所述发光元件电连接；
第二连接电极，将所述第二电极与所述发光元件电连接；以及
颜色转换层，设置在所述发光元件之上，并且将从所述发光元件发射的第一颜色的光转换为第二颜色的光。
8.根据权利要求7所述的显示装置，还包括设置在所述第一像素的所述颜色转换层与所述第二像素的所述颜色转换层之间的光阻挡图案，以及
其中，所述光阻挡图案对应于所述第一发射区域和所述第二发射区域之间的区域。
9.根据权利要求7所述的显示装置，其中，所述多个像素列包括在所述第二方向上依次布置的第一像素列、第二像素列和第三像素列。
10.根据权利要求9所述的显示装置，其中，所述第一像素列的所述多个像素组、所述第二像素列的所述多个像素组和所述第三像素列的所述多个像素组发射彼此不同的所述第二颜色的光。
11.根据权利要求10所述的显示装置，
其中，从所述第一像素列的所述多个像素组中的每个发射的所述光是红光，
其中，从所述第二像素列的所述多个像素组中的每个发射的所述光是绿光，以及
其中，从所述第三像素列的所述多个像素组中的每个发射的所述光是蓝光。
12.根据权利要求9所述的显示装置，其中，所述第一像素列的所述多个像素组、所述第二像素列的所述多个像素组和所述第三像素列的所述多个像素组在所述第二方向上布置在相同的像素行中。
13.根据权利要求9所述的显示装置，其中，所述第一像素列的所述多个像素组中的至少一个、所述第二像素列的所述多个像素组中的至少一个、以及所述第三像素列的所述多个像素组中的至少一个各自设置在与在所述第二方向上与其相邻的像素列的至少一个像素组不同的像素行上。
14.根据权利要求7所述的显示装置，其中，所述第一像素和所述第二像素中的每个还包括像素电路层，所述像素电路层设置在所述衬底上并且包括与所述发光元件电连接的至少一个晶体管。
15.根据权利要求14所述的显示装置，其中，所述第一像素和所述第二像素中的每个还包括堤部图案，所述堤部图案各自设置在所述像素电路层与所述第一电极之间以及所述像素电路层与所述第二电极之间。
16.根据权利要求2所述的显示装置，其中，所述第一像素和所述第二像素中的每个包括：
第一电极、第二电极、第三电极和第四电极，在所述第一方向上延伸，并且彼此间隔开；以及
多个发光元件，设置在所述第一电极至所述第四电极中的两个相邻电极之间，以及
其中，所述多个发光元件包括设置在所述第一电极和所述第二电极之间的至少一个第一发光元件、以及设置在所述第三电极和所述第四电极之间的至少一个第二发光元件。
17.根据权利要求16所述的显示装置，
其中，所述第一像素的所述第一电极和所述第二像素的所述第一电极在所述第一开口中彼此电断开，
其中，所述第一像素的所述第二电极和所述第二像素的所述第二电极在所述第一开口中彼此电断开，
其中，所述第一像素的所述第三电极和所述第二像素的所述第三电极在所述第一开口中彼此电断开，以及
其中，所述第一像素的所述第四电极和所述第二像素的所述第四电极在所述第一开口中彼此电断开。
18.根据权利要求17所述的显示装置，其中，所述第一像素和所述第二像素中的每个还包括：
第一连接电极，设置在所述第一电极上，并且将所述第一发光元件的一端与所述第一电极电连接；
中间电极，设置在所述第二电极和所述第四电极中的每个上，并且将所述第一发光元件的另一端与所述第二发光元件的一端电连接；以及
第二连接电极，设置在所述第三电极上，并且将所述第二发光元件的另一端与所述第三电极电连接。
19.一种显示装置，包括：
衬底，包括显示区域和非显示区域；
第一像素列，设置在所述显示区域中，并且包括多个第一像素组，所述多个第一像素组各自包括在第一方向上布置的两个像素；
第二像素列，在所述显示区域中设置于在与所述第一方向相交的第二方向上与所述第一像素列相邻的位置处，并且包括多个第二像素组，所述多个第二像素组各自包括在所述第一方向上布置的两个像素；
第三像素列，在所述显示区域中设置于在所述第二方向上与所述第二像素列相邻的位置处，并且包括多个第三像素组，所述多个第三像素组各自包括在所述第一方向上布置的两个像素；以及
堤部，包围所述多个第一像素组、所述多个第二像素组和所述多个第三像素组中的每个的周边，并且包括第一开口和第二开口，所述第一开口与所述多个第一像素组、所述多个第二像素组和所述多个第三像素组中的每个对应，所述第二开口位于包括在所述第一像素列至所述第三像素列中的每个的相应多个像素组中的在所述第一方向上彼此相邻的两个像素组之间，
其中，所述多个第一像素组、所述多个第二像素组和所述多个第三像素组中的每个包括与所述第一开口对应的发射区域。
20.根据权利要求19所述的显示装置，
其中，在所述第一像素列中，所述多个第一像素组中的一个第一像素组和所述第二开口在所述第一方向上交替地设置，
其中，在所述第二像素列中，所述多个第二像素组中的一个第二像素组和所述第二开口在所述第一方向上交替地设置，以及
其中，在所述第三像素列中，所述多个第三像素组中的一个第三像素组和所述第二开口在所述第一方向上交替地设置。
CN202280051155.0A 2021-07-23 2022-07-22 显示装置 Pending CN117716506A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210097369A KR20230016133A (ko) 2021-07-23 2021-07-23 표시 장치
KR10-2021-0097369 2021-07-23
PCT/KR2022/010770 WO2023003419A1 (ko) 2021-07-23 2022-07-22 표시 장치

Publications (1)

Publication Number Publication Date
CN117716506A true CN117716506A (zh) 2024-03-15

Family

ID=84976029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280051155.0A Pending CN117716506A (zh) 2021-07-23 2022-07-22 显示装置

Country Status (4)

Country Link
US (1) US20230028194A1 (zh)
KR (1) KR20230016133A (zh)
CN (1) CN117716506A (zh)
WO (1) WO2023003419A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440237B1 (ko) * 2015-11-03 2022-09-05 엘지디스플레이 주식회사 유기발광다이오드표시장치
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
KR20200072162A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 유기발광 표시장치
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
JP2021034441A (ja) * 2019-08-20 2021-03-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
WO2023003419A1 (ko) 2023-01-26
KR20230016133A (ko) 2023-02-01
US20230028194A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US20220130922A1 (en) Pixel and display device including the same
US20230005898A1 (en) Pixel and display device including the same
EP4075502A1 (en) Pixel and display device including the same
US20230041748A1 (en) Display device and method of fabricating the same
US20230044364A1 (en) Display device
US20230121816A1 (en) Display device and manufacturing method thereof
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN117716506A (zh) 显示装置
US11961844B2 (en) Pixel and display device including the same
US20220399398A1 (en) Display device and method of fabricating the same
US20220367433A1 (en) Display device and method of fabricating the same
CN220106526U (zh) 显示装置
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20230108716A1 (en) Pixel and display device including the same
US20230420622A1 (en) Display device
US20230290921A1 (en) Pixel and display device including the same
US20230282796A1 (en) Pixel and display device including the same
US20240038956A1 (en) Pixel and display device including the same
US20220199677A1 (en) Display device
US20230327065A1 (en) Pixel and display device having the same
US20240079527A1 (en) Display device and method of fabricating the same
CN117293143A (zh) 显示装置和修复该显示装置的方法
CN114388551A (zh) 显示装置及其制造方法
CN116264241A (zh) 显示装置和制造该显示装置的方法
CN113644093A (zh) 像素和包括像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination