CN116264241A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN116264241A
CN116264241A CN202211613449.6A CN202211613449A CN116264241A CN 116264241 A CN116264241 A CN 116264241A CN 202211613449 A CN202211613449 A CN 202211613449A CN 116264241 A CN116264241 A CN 116264241A
Authority
CN
China
Prior art keywords
layer
light emitting
bank
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211613449.6A
Other languages
English (en)
Inventor
李宗璨
金珍泽
金�显
朴浈洙
郑雄喜
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116264241A publication Critical patent/CN116264241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和制造该显示装置的方法。所述显示装置可以包括多个像素，每个像素包括发射区域和非发射区域。多个像素中的每个可以包括：过孔层，在基底上并包括有机层；第一对准电极和第二对准电极，在发射区域中在过孔层上并且彼此间隔开；第一绝缘层，在发射区域的第一对准电极和第二对准电极上并且包括亲液性有机材料；第一堤图案和第二堤图案，在发射区域的第一绝缘层上并且彼此间隔开；第一堤，在非发射区域中，包括对应于发射区域的开口，并且包括拒液性有机材料；以及发光元件，在发射区域中在第一堤图案与第二堤图案之间设置在第一绝缘层上。

Description

显示装置和制造该显示装置的方法
本申请要求于2021年12月15日在韩国知识产权局(KIPO)提交的第10-2021-0180104号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置和制造该显示装置的方法。
背景技术
近来，随着对信息显示的兴趣增加，显示装置的研究和开发正在不断地进行。
发明内容
公开的目的中的一个是例如提供一种能够提高可靠性的显示装置和制造该显示装置的方法。
根据一个或更多个实施例，显示装置可以包括：基底；以及多个像素，设置在基底上并且均包括发射区域和非发射区域。多个像素中的每个可以包括：过孔层，设置在基底上并包括有机层；第一对准电极和第二对准电极，在发射区域中设置在过孔层上并且彼此间隔开；第一绝缘层，设置在发射区域的第一对准电极和第二对准电极上并且包括亲液性有机材料；第一堤图案和第二堤图案，设置在发射区域的第一绝缘层上并且彼此间隔开；第一堤，设置在非发射区域中，包括对应于发射区域的开口，并且包括拒液性有机材料；以及发光元件，在发射区域中在第一堤图案与第二堤图案之间设置在第一绝缘层上。
在一个或更多个实施例中，第一堤图案和第二堤图案可以包括亲液性有机材料。
在一个或更多个实施例中，第一绝缘层、第一堤图案和第二堤图案可以彼此成一体。
在一个或更多个实施例中，拒液性有机材料可以包括包含拒液剂和自由基引发剂的丙烯酸聚合物。在此，拒液剂可以是氟类拒液剂。
在一个或更多个实施例中，第一堤可以在非发射区域中设置在第一绝缘层上。
在一个或更多个实施例中，过孔层、第一绝缘层、第一堤图案和第二堤图案以及第一堤可以彼此连接。
在一个或更多个实施例中，第一绝缘层可以覆盖发射区域中的第一对准电极、第二对准电极和过孔层，并且在平面图中，第一绝缘层可以不与第一堤叠置。
在一个或更多个实施例中，其中，第一堤可以在非发射区域中设置在过孔层上。
在一个或更多个实施例中，第一堤图案可以在发射区域中与发光元件的第一端相邻，并且可以接触第一堤的一个侧表面。第二堤图案可以在发射区域中与发光元件的第二端相邻，并且可以接触第一堤的另一侧表面。
在一个或更多个实施例中，多个像素中的每个还可以包括：第一电极，直接设置在第一堤图案上并电连接到发光元件的第一端和第一对准电极；以及第二电极，直接设置在第二堤图案上并电连接到发光元件的第二端和第二对准电极。
在一个或更多个实施例中，多个像素中的每个还可以包括：第二绝缘层，设置在发光元件上并暴露发光元件的第一端和第二端；以及第三绝缘层，设置在第一电极上。第二绝缘层和第三绝缘层可以包括无机层。
在一个或更多个实施例中，第一电极和第二电极可以设置在不同的层。
在一个或更多个实施例中，第一电极和第二电极可以设置在同一层。
在一个或更多个实施例中，第一绝缘层可以包括：第一接触孔，暴露第一对准电极的一部分；以及第二接触孔，暴露第二对准电极的一部分。第一电极可以通过第一接触孔电连接到第一对准电极，并且第二电极可以通过第二接触孔电连接到第二对准电极。
在一个或更多个实施例中，第一接触孔和第二接触孔可以设置在非发射区域中。
在一个或更多个实施例中，多个像素中的每个还可以包括：颜色转换层，在发射区域中设置在第一电极和第二电极上，并将从发光元件发射的第一颜色的光转换成第二颜色的光；第二堤，在非发射区域中设置在第一堤上并围绕颜色转换层；以及滤色器，设置在颜色转换层上以选择性地透射第二颜色的光。
在一个或更多个实施例中，第二堤和第一堤可以包括相同的材料。
在一个或更多个实施例中，多个像素中的每个可以包括至少一个晶体管，至少一个晶体管设置在基底与过孔层之间并且电连接到发光元件。
根据公开，可以通过在基底上形成包括发射区域和非发射区域的至少一个像素来制造显示装置。形成至少一个像素的步骤可以包括：在基底上形成包括有机层的过孔层；在发射区域的过孔层上形成彼此间隔开的第一对准电极和第二对准电极；在发射区域的第一对准电极和第二对准电极上形成包括亲液性有机材料并具有平坦表面的第一绝缘层；在发射区域的第一绝缘层上形成在平面图中与第一对准电极叠置的第一堤图案和在平面图中与第二对准电极叠置的第二堤图案；在非发射区域的第一绝缘层上形成第一堤，第一堤包括对应于发射区域的开口并且包括拒液性有机材料；在发射区域中在第一堤图案与第二堤图案之间在第一绝缘层上将至少一个发光元件对准；直接在第一堤图案上形成电连接到至少一个发光元件的第一端中的每个和第一对准电极的第一电极；直接在第二堤图案上形成电连接到至少一个发光元件的第二端中的每个和第二对准电极的第二电极。在此，第一堤图案和第二堤图案可以包括亲液性有机材料。
根据一个或更多个实施例的显示装置和制造该显示装置的方法可以通过在非发射区域中形成包括拒液性有机材料的堤以省略用于赋予堤拒液性的拒液工艺来提高制造工艺效率。
此外，根据一个或更多个实施例的显示装置和制造该显示装置的方法可以在发射区域中设置均包括亲液性(或液体接触)有机材料的绝缘层和堤图案(或壁结构)。因此，其中设置有像素的像素区域可以被划分成疏水区域和亲水区域而无需额外工艺，使得发光元件仅在亲水区域中对准，从而防止其中发光元件在不想要的区域中对准的异常对准缺陷。
此外，根据一个或更多个实施例的显示装置和制造该显示装置的方法可以在发光元件对准之前仅将包括在显示元件层中的绝缘层构造为有机绝缘层(或有机层)。因此，在有机绝缘层改变为无机绝缘层(或无机层)的情况下，或者当无机绝缘层改变为有机绝缘层时，可以省略用于提高层间特性变化的额外工艺。
根据一个或更多个实施例的效果不限于上面示出的内容，并且各种效果中的一些在说明书中描述。
附图说明
通过参照附图更详细地描述公开的实施例，公开的上面和其它特征将变得更加明显，在附图中：
图1是示意性地示出根据一个或更多个实施例的发光元件的透视图；
图2是图1的发光元件的示意性剖视图；
图3是示意性地示出根据一个或更多个实施例的显示装置的示意性平面图；
图4和图5是示出包括在图3中所示的每个像素中的组件之间的电连接关系的等效电路的示意图；
图6是示意性地示出图3中所示的像素的平面图；
图7和图8是沿着图6的线II-II’截取的示意性剖视图；
图9至图13是沿着图6的线III-III’截取的示意性剖视图；
图14是沿着图6的线IV-IV’截取的示意性剖视图；
图15A至图15H是用于示意性地示出制造图9中所示的像素的方法的剖视图；
图16和图17示意性地示出了根据一个或更多个实施例的像素，并且是对应于图6的线III-III’的示意性剖视图；并且
图18是沿着图3的线I-I’截取的示意性剖视图。
具体实施方式
公开可以以各种方式修改并且具有各种形式。因此，将在附图中示出并且将在说明书中详细描述具体实施例。然而，应该理解的是，公开不旨在限于所公开的具体形式，并且公开包括在公开的精神和技术范围内的所有修改、等同物和替换物。
在描述每个附图中，类似的附图标记用于类似的组件。在附图中，为了公开的清楚起见，结构的尺寸被示出为由实际尺寸放大。术语“第一”、“第二”等可以用于描述各种组件，但是组件不应该受术语的限制。术语仅用于将一个组件与另一组件区分开的目的。例如，在不脱离公开的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件也可以被称为第一组件。
应该理解的是，在申请中，术语“包括”、“具有”等用于说明存在说明书中所描述的特征、标号、步骤、操作、组件、部分或它们的组合，但是不排除预先存在或添加一个或更多个其它特征、标号、步骤、操作、组件、部分或它们的组合的可能性。此外，其中层、膜、区域、板等的一部分被称为“在”另一部分“上”的情况，其不仅包括其中该部分“直接在”所述另一部分“上”的情况，而且包括其中该部分与所述另一部分之间还存在另一部分的情况。此外，在说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域、板等的一部分形成“在”另一部分“下面”时，这不仅包括其中该部分“直接在”所述另一部分“之下”的情况，而且包括其中在该部分与所述另一部分之间还存在另一部分的情况。
在本申请中，在其中组件(例如，‘第一组件’)与另一组件(例如，‘第二组件’)可操作地或通信地结合/组件(例如，‘第一组件’)可操作地或通信地结合到或连接到另一组件(例如，‘第二组件’)的情况下，该情况应该被理解的是，该组件可以直接连接到所述另一组件，或者可以通过另一组件(例如，‘第三组件’)连接到所述另一组件。相反，在其中组件(例如，‘第一组件’)与另一组件(例如，‘第二组件’)“直接结合”/组件(例如，‘第一组件’)“直接结合到”另一组件(例如，‘第二组件’)或“直接连接到”另一组件(例如，‘第二组件’)的情况下，该情况可以被理解的是，在该组件与所述另一组件之间不存在另一组件(例如，‘第三组件’)。将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理接触、物理连接、物理结合以及/或者电接触、电连接或电结合。
在下文中，将参照附图详细描述公开的实施例和本领域技术人员理解公开所必需的其它实施例。在以下描述中，除非上下文另外清楚地指示，否则单数表达包括复数表达(或含义)。
出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意味着“A、B或者A和B”。
考虑到所讨论的测量和与具体量的测量相关的误差(即，测量系统的局限性)，如在此所使用的术语“约(大约)”或“近似地”包括所陈述的值，并且意味着在如本领域普通技术人员确定的具体值的可接受的偏差的范围内。例如，“约”可以意味着在一个或更多个标准偏差内，或在所陈述值的±30％、±20％、±10％、±5％内。
除非在此另外定义或暗示，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应该被解释为具有与它们在相关领域和公开的上下文中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释，除非在此清楚地如此定义。
图1是示意性地示出根据一个或更多个实施例的发光元件LD的透视图，图2是图1的发光元件LD的示意性剖视图。
在一个或更多个实施例中，发光元件LD的类型和/或形状不限于图1和图2中所示的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现其中顺序地堆叠有第一半导体层11、活性层12和第二半导体层13的发光堆叠件(或堆叠图案)。
发光元件LD可以以在一方向上延伸的形状设置。在发光元件LD的延伸方向被称为纵向方向的情况下，发光元件LD可以包括在纵向方向上的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以位于发光元件LD的第一端EP1处，并且第一半导体层11和第二半导体层13中的另一个可以位于发光元件LD的第二端EP2处。例如，第二半导体层13可以位于发光元件LD的第一端EP1处，并且第一半导体层11可以设置在发光元件LD的第二端EP2处。
发光元件LD可以以各种形状设置。例如，如图1中所示，发光元件LD可以具有如图1中所示的在纵向方向上长(或具有大于约1的纵横比)的杆状形状、棒状形状或柱状形状。作为另一示例，发光元件LD可以具有在纵向方向上短(或具有小于约1的纵横比)的杆状形状、棒状形状或柱状形状。作为又一示例，发光元件LD可以具有杆状形状、棒状形状或具有约1的纵横比的柱状形状。
发光元件LD可以包括例如被制造为极小以具有约纳米级(或纳米)至约微米级(微米)的直径D和/或长度L的发光二极管(LED)。
在发光元件LD在长度(L)方向上是长的(或细长的)(例如，纵横比大于约1)的情况下，发光元件LD的直径D可以是约0.5μm至约6μm，并且长度L可以是约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此。发光元件LD的尺寸可以改变以满足发光元件LD应用到其的照明装置或发光显示装置的需求条件(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成(或构造)第一半导体层11的材料不限于此，并且其它各种材料可以形成第一半导体层11。第一半导体层11可以包括在发光元件LD的长度(L)方向上接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一端部(或下端部)。
活性层12(或发射层)可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。例如，在活性层12以多量子阱结构形成的情况下，在活性层12中，势垒层、应变增强层和阱层可以周期性地且重复地堆叠为一个单元。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的增强应变(例如，压缩应变)。然而，活性层12的结构不限于上述实施例。
活性层12可以发射约400nm至约900nm的波长的光，并且可以使用双异质结构。在一个或更多个实施例中，掺杂有导电掺杂剂的覆层可以在发光元件LD的长度(L)方向上形成在活性层12上和/或下面。例如，覆层可以由AlGaN层或InAlGaN层形成(或形成为AlGaN层或InAlGaN层)。根据一个或更多个实施例，可以使用诸如AlGaN或InAlGaN的材料来形成活性层12。此外，其它各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在电压(例如，预定的或选择的电压)或更大电压的电场施加到发光元件LD的端部的情况下，发光元件LD在电子-空穴对在活性层12中复合的同时发射光。通过使用这种原理通过控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源(或发光源)。
第二半导体层13可以设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此，并且其它各种材料可以形成第二半导体层13。第二半导体层13可以包括在发光元件LD的长度(L)方向上接触活性层12的第二表面的下表面和暴露于外部的上表面。在此，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在一个或更多个实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度(L)方向上具有彼此不同的厚度。例如，第一半导体层11可以在发光元件LD的长度(L)方向上具有比第二半导体层13的厚度相对厚的厚度。因此，发光元件LD的活性层12可以被定位成比第一半导体层11的下表面更靠近第二半导体层13的上表面。
尽管第一半导体层11和第二半导体层13被示出为形成为单个层，但是公开不限于此。在一个或更多个实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层(例如，覆层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同的晶格结构的半导体层之间的应变减轻层，并且用作减小晶格常数的差异的缓冲件。TSBR层可以形成为诸如p-GaInP、p-AlInP和p-AlGaInP的p型半导体层，但是不限于此。
根据一个或更多个实施例，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的接触电极(在下文中，被称为“第一接触电极”)。此外，根据实施例，发光元件LD还可以包括设置在第一半导体层11的端部处的另一接触电极(在下文中，被称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是不限于此。根据一个或更多个实施例，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括单独或组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、它们的氧化物、它们的合金等的不透明金属，但是不限于此。根据一个或更多个实施例，第一接触电极和第二接触电极也可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过第一接触电极和第二接触电极中的每个，并且可以发射到发光元件LD的外部。根据一个或更多个实施例，在由发光元件LD产生的光不穿过第一接触电极和第二接触电极并且通过除了发光元件LD的端部之外的区域发射到发光元件LD的外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在一个或更多个实施例中，发光元件LD还可以包括绝缘层14(或绝缘膜)。然而，根据一个或更多个实施例，绝缘层14可以被省略或者可以设置为仅覆盖第一半导体层11、活性层12和第二半导体层13的一部分。
绝缘层14可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。此外，绝缘层14可以使发光元件LD的表面缺陷最小化，以提高发光元件LD的寿命和光发射效率。此外，在紧密设置发光元件LD的情况下，绝缘层14可以防止发光元件LD之间可能发生的不希望的短路。在活性层12可以防止与外部导电材料发生短路的情况下，绝缘层14的存在或不存在不受限制。
绝缘层14可以以完全围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠件的外周表面的形式设置。
在上述实施例中，绝缘层14完全围绕第一半导体层11、活性层12和第二半导体层13中的每个的外周表面，但是公开不限于此。根据一个或更多个实施例，在发光元件LD包括第一接触电极的情况下，绝缘层14可以完全围绕第一半导体层11、活性层12、第二半导体层13和第一接触电极中的每个的外周表面。此外，根据另一实施例，绝缘层14可以完全不围绕第一接触电极的外周表面，或者可以仅围绕第一接触电极的外周表面的一部分并且可以不围绕第一接触电极的外周表面的其余部分。此外，根据一个或更多个实施例，在第一接触电极设置在发光元件LD的另一端部(或上端部)处且第二接触电极设置在发光元件LD的一端部(或下端部)处的情况下，绝缘层14可以暴露第一接触电极和第二接触电极中的每个的至少一个区域。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自于由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(TiSrOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、Alucone聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)组成的组中的至少一种绝缘材料，但是公开不限于此，并且具有绝缘性质的各种材料可以用作绝缘层14的材料。
绝缘层14可以以单个层的形式设置，或者可以以包括双层的多层的形式设置。例如，在绝缘层14形成为包括顺序堆叠的第一绝缘层和第二绝缘层的双层的情况下，第一绝缘层和第二绝缘层可以由不同的材料(或物质)形成，并且可以通过不同的工艺形成。根据一个或更多个实施例，第一绝缘层和第二绝缘层可以使用相同的材料通过连续工艺形成。
根据一个或更多个实施例，发光元件LD可以用具有芯-壳结构的发光图案来实现。在这种情况下，上述第一半导体层11可以位于发光元件LD的芯(例如，中间(或中心))中，活性层12可以以围绕第一半导体层11的外周表面的形式设置和/或形成，并且第二半导体层13可以以围绕活性层12的外周表面的形式设置和/或形成。此外，发光元件LD还可以包括围绕第二半导体层13的至少一侧的接触电极(未示出)。此外，根据一个或更多个实施例，发光元件LD还可以包括绝缘层14，绝缘层14设置在具有芯-壳结构的发光图案的外周表面上且包括透明绝缘材料。用具有芯-壳结构的发光图案实现的发光元件LD可以通过生长方法制造。
上述发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，在发光元件LD混合在流体溶液(或溶剂)中并被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，可以对发光元件LD中的每个执行表面处理，使得发光元件LD可以均匀地喷射而不在溶液中不均匀地聚集。
包括上面描述的发光元件LD的发光部分(或发光装置)可以用在需要光源的各种类型的电子装置(诸如显示装置)中。例如，在发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其它类型的电子装置(诸如照明装置)中。
图3是示意性地示出根据一个或更多个实施例的显示装置的平面图。
为了方便起见，图3示出了显示装置的着重在于其中显示图像的显示区域DA的结构。
在显示装置是其中显示表面应用于至少一个表面的电子装置(诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)的情况下，公开可以应用于显示装置。
参照图1至图3，显示装置可以包括基底SUB、设置在基底SUB上且分别包括至少一个发光元件LD的像素PXL、驱动像素PXL的驱动器以及将像素PXL和驱动器连接的线部分。
可以根据驱动发光元件LD的方法将显示装置分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置实现为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流量的驱动晶体管、将数据信号传递到驱动晶体管的开关晶体管等。
显示装置可以以各种形状设置，并且例如，可以以具有彼此平行的两对边的矩形板形状设置，但是公开不限于此。在显示装置以矩形板形状设置的情况下，两对边中的一对边可以设置为比另一对边长。为了方便起见，图3示出了其中显示装置具有含有一对长边和一对短边的矩形形状的情况。此外，长边的延伸方向被表示为第二方向DR2，并且短边的延伸方向被表示为第一方向DR1。在以矩形板形状设置的显示装置中，其中长边和短边彼此接触(或相遇)的角部可以具有圆形(倒圆)形状，但是不限于此。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置有显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及将像素PXL和驱动器连接的线部分的一部分的区域。
非显示区域NDA可以与显示区域DA相邻地定位。非显示区域NDA可以设置在显示区域DA的至少一侧上。例如，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。电连接到像素PXL的线部分以及电连接到线部分并驱动像素PXL的驱动器可以设置在非显示区域NDA中。
线部分可以将驱动器与像素PXL电连接。线部分可以包括电连接到信号线(例如，扫描线、数据线或发射控制线等)的扇出线，信号线(例如，扫描线、数据线或发射控制线等)将信号提供到像素PXL并电连接到每个像素PXL。此外，根据一个或更多个实施例，线部分可以包括电连接到信号线(例如，控制线、感测线等)的扇出线，信号线(例如，控制线、感测线等)电连接到每个像素PXL以实时补偿每个像素PXL的电特性变化。另外地，线部分可以包括电连接到电力线的扇出线，电力线将电压提供到每个像素PXL且电连接到每个像素PXL。
基底SUB可以包括透明绝缘材料并且可以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB上的一个区域可以设置为显示区域DA，并且因此可以设置像素PXL。基底SUB上的其余区域可以设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围(或与显示区域DA相邻地设置)。
像素PXL中的每个可以在基底SUB上设置在显示区域DA中。在一个或更多个实施例中，像素PXL可以以条带布置结构等布置在显示区域DA中，但是公开不限于此。
像素PXL中的每个可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有与纳米级(或纳米)至微米级(或微米)一样小的尺寸，并且可以与相邻的发光元件LD并联电连接，但是公开不限于此。发光元件LD可以形成像素PXL中的每个的光源。
像素PXL中的每个可以包括由信号(例如，扫描信号、数据信号等)和/或电力(例如，第一驱动电力、第二驱动电力等)驱动的至少一个光源(例如，图1和图2中所示的发光元件LD)。然而，在一个或更多个实施例中，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
驱动器可以通过线部分将信号和电力供应到每个像素PXL，并且因此可以控制像素PXL的驱动。
图4和图5是示出包括在图3中所示的每个像素PXL中的组件之间的电连接关系的等效电路的示意图。
例如，图4和图5示出了可以应用于根据各种实施例的有源矩阵型显示装置的包括在像素PXL中的组件之间的电连接关系。然而，可以应用于实施例的包括在像素PXL中的组件的类型不限于此。
参照图1至图5，像素PXL可以包括产生与数据信号对应的亮度的光的发光部分(或发光单元或发射部分)EMU。此外，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
根据一个或更多个实施例，发光单元EMU可以包括发光元件LD，发光元件LD并联电连接在第一电力线PL1与第二电力线PL2之间，第一电力线PL1电连接到第一驱动电力VDD的电压施加到其的第一驱动电力VDD，第二电力线PL2电连接到第二驱动电力VSS的电压施加到其的第二驱动电力VSS。例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1电连接到第一驱动电力VDD的第一像素电极PE1、通过第二电力线PL2电连接到第二驱动电力VSS的第二像素电极PE2以及在第一像素电极PE1与第二像素电极PE2之间在同一方向上并联电连接的发光元件LD。在一个或更多个实施例中，第一像素电极PE1可以是阳极，并且第二像素电极PE2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1电连接到第一驱动电力VDD的一端部和通过第二像素电极PE2电连接到第二驱动电力VSS的另一端部。第一驱动电力VDD和第二驱动电力VSS可以具有不同的电位。例如，第一驱动电力VDD可以被设定为高电位电力，并且第二驱动电力VSS可以被设定为低电位电力。在这种情况下，在像素PXL的发射时段期间，第一驱动电力VDD与第二驱动电力VSS之间的电位差可以被设定为发光元件LD的阈值电压或更高电压。
如上面所描述的，在不同的电力的电压供应到其的第一像素电极PE1与第二像素电极PE2之间在同一方向(例如，正向方向)上并联电连接的各个发光元件LD可以形成各个有效的光源。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，可以在每个帧周期期间将与像素电路PXC的对应的帧数据的灰度值对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被分流并流到发光元件LD中的每个。因此，发光元件LD中的每个可以发射具有与流过发光元件LD的电流对应的亮度的光，并且因此发光单元EMU可以发射与驱动电流对应的亮度的光。
描述了其中发光元件LD的端部在第一驱动电力VDD与第二驱动电力VSS之间在同一方向上电连接的一个或更多个实施例，但是公开不限于此。根据一个或更多个实施例，除了形成每个有效的光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效的光源(例如，反向发光元件LDr)。反向发光元件LDr可以与形成有效的光源的发光元件LD一起并联电连接在第一像素电极PE1与第二像素电极PE2之间，并且可以在与发光元件LD相反的方向上电连接在第一像素电极PE1与第二像素电极PE2之间。即使在第一像素电极PE1与第二像素电极PE2之间施加驱动电压(例如，预定的或选择的驱动电压)(例如，正向方向的驱动电压)，反向发光元件LDr也保持非激活状态，并且因此电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj。此外，像素电路PXC可以电连接到像素PXL的控制线CLi和感测线SENj。例如，在像素PXL设置在显示区域DA的第i行第j列的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电力VDD与发光单元EMU之间。特别地，第一晶体管T1的第一端子可以通过第一电力线PL1电连接(或结合)到第一驱动电力VDD，第一晶体管T1的第二端子可以电连接到第二节点N2，并且第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制通过第二节点N2从第一驱动电力VDD施加到发光单元EMU的驱动电流的量。在一个或更多个实施例中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，但是公开不限于此。根据一个或更多个实施例，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以电连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj，第二晶体管T2的第二端子可以电连接到第一节点N1，并且第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是漏电极的情况下，第二端子可以是源电极。
第二晶体管T2可以在从扫描线Si供应栅极导通电压(例如，高电平电压)的扫描信号的情况下导通，以使数据线Dj和第一节点N1电连接。第一节点N1可以是其中第二晶体管T2的第二端子和第一晶体管T1的栅电极电连接的点，并且第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。
第三晶体管T3可以将第一晶体管T1连接到感测线SENj以通过感测线SENj获得感测信号，并且通过使用感测信号来检测包括第一晶体管T1的阈值电压等的每个像素PXL的特性。关于每个像素PXL的特性的信息可以用于转换图像数据，从而可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以电连接到感测线SENj，并且第三晶体管T3的栅电极可以电连接到控制线CLi。此外，第三晶体管T3的第一端子可以电连接到初始化电力。第三晶体管T3可以是能够使第二节点N2初始化的初始化晶体管，并且可以在从控制线CLi供应感测控制信号的情况下导通，以将初始化电力的电压传输到第二节点N2。因此，可以使电连接到第二节点N2的存储电容器Cst的第二存储电极初始化。
存储电容器Cst的第一存储电极可以电连接到第一节点N1，并且存储电容器Cst的第二存储电极可以电连接到第二节点N2。在帧周期期间，存储电容器Cst被充电有与供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的电压差对应的电压。
尽管图4示出了其中形成发光单元EMU的所有发光元件LD并联电连接的一个或更多个实施例，但是公开不限于此。根据一个或更多个实施例，发光单元EMU可以被构造为包括包含彼此并联电连接的发光元件LD的至少一个串联级。例如，发光部分EMU可以以如图5中所示的串并联混合的结构构造。
参照图5，发光单元EMU可以包括顺序电连接在第一驱动电力VDD与第二驱动电力VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每个可以分别包括形成对应的串联级的电极对的两个电极PE1和CTE1以及CTE2和PE2以及在两个电极PE1和CTE1与CTE2和PE2之间在同一方向上并联电连接的发光元件LD。
第一串联级SET1可以包括第一像素电极PE1、第一中间电极CTE1和电连接在第一像素电极PE1与第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括在与第一发光元件LD1相反的方向上电连接在第一像素电极PE1与第一中间电极CTE1之间的反向发光元件LDr。
第二串联级SET2可以包括第二中间电极CTE2、第二像素电极PE2和电连接在第二中间电极CTE2与第二像素电极PE2之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括在与第二发光元件LD2相反的方向上电连接在第二中间电极CTE2与第二像素电极PE2之间的反向发光元件LDr。
第一中间电极CTE1和第二中间电极CTE2可以彼此电连接/物理连接。第一中间电极CTE1和第二中间电极CTE2可以形成将连续的第一串联级SET1和第二串联级SET2电连接的中间电极CTE。
在上述实施例中，第一串联级SET1的第一像素电极PE1可以是每个像素PXL的阳极，并且第二串联级SET2的第二像素电极PE2可以是对应的像素PXL的阴极。
如上面所描述的，包括以串并联混合的结构电连接的第一串联级SET1和第二串联级SET2(或发光元件LD)的像素PXL的发光单元EMU可以根据应用的产品规格容易地调节驱动电流/电压条件。
具体地，与具有其中发光元件LD仅并联电连接的结构的发光部分相比，包括以串并联混合的结构电连接的第一串联级SET1和第二串联级SET2(或发光元件LD)的像素PXL的发光单元EMU可以减小驱动电流。此外，与具有其中相同数量的发光元件LD全部串联电连接的结构的发光部分相比，包括以串并联混合的结构电连接的第一串联级SET1和第二串联级SET2的像素PXL的发光单元EMU可以减小施加到发光单元EMU的端部的驱动电压。此外，与具有其中所有串联级串联电连接的结构的发光部分相比，包括以串并联混合的结构电连接的第一串联级SET1和第二串联级SET2(或发光元件LD)的像素PXL的发光单元EMU可以在相同数量的电极PE1和CTE1与CTE2和PE2之间包括更多数量的发光元件LD。在这种情况下，可以提高发光元件LD的光发射效率，并且即使在特定串联级中发生缺陷，由于缺陷而不发射光的发光元件LD的比率也可以相对减小，并且因此可以减轻发光元件LD的光发射效率的降低。
图4和图5示出了其中包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3全部是N型晶体管的一个或更多个实施例，但是公开不限于此。例如，上述第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。此外，图4和图5示出了其中发光单元EMU电连接在像素电路PXC与第二驱动电力VSS之间的一个或更多个实施例，但是发光单元EMU可以电连接在第一驱动电力VDD与像素电路PXC之间。
像素电路PXC的结构可以不同地改变。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件)以及其它电路元件(诸如用于升高第一节点N1的电压的升压电容器)。
可以应用于一个或更多个实施例的像素PXL的结构不限于图4和图5中所示的实施例，并且对应的像素PXL可以具有各种结构。例如，每个像素PXL可以形成在无源发光显示装置等内部。在这种情况下，可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的端部可以直接电连接到扫描线Si、数据线Dj、第一驱动电力VDD施加到其的第一电力线PL1、第二驱动电力VSS施加到其的第二电力线PL2和/或控制线CLi等。
图6是示意性地示出图3中所示的像素PXL的平面图。
在图6中，为了方便起见，省略了电连接到发光元件LD的晶体管和电连接到晶体管的信号线。
在图6中，为了便于描述，平面图中的水平方向被表示为第一方向DR1，并且平面图中的竖直方向被表示为第二方向DR2。
在以下实施例中，不仅包括在图6中所示的像素PXL中的组件而且其中设置(或定位)有组件的区域被称为像素PXL。
参照图1至图6，像素PXL可以位于布置(或设置)在基底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括位于非发射区域NEMA中的第一堤BNK1和位于发射区域EMA中的发光元件LD。
第一堤BNK1可以是限定(或分隔)像素PXL和与其相邻的相邻的像素PXL中的每个的像素区域PXA(或发射区域EMA)的结构，并且可以是例如像素限定层。
在一个或更多个实施例中，第一堤BNK1可以是限定其中在向像素PXL供应(或输入)发光元件LD的工艺中将供应发光元件LD的每个发射区域EMA的像素限定层或坝结构。例如，可以通过由第一堤BNK1划分像素PXL的发射区域EMA来将包括目标量和/或目标类型的发光元件LD的液体混合物(例如，墨)供应(或输入)到发射区域EMA。根据一个或更多个实施例，在将颜色转换层(未示出)供应到像素PXL的工艺中，第一堤BNK1可以是最终限定将需要的颜色转换层供应到其的每个发射区域EMA的像素限定层。
根据一个或更多个实施例，第一堤BNK1可以被构造为包括至少一种光阻挡材料和/或反射材料(或散射材料)，以防止其中光在像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷。根据一个或更多个实施例，第一堤BNK1可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是公开不限于此。根据实施例，反射材料层可以单独设置和/或形成在第一堤BNK1上，以进一步提高从像素PXL发射的光的效率。
第一堤BNK1可以包括有机层(或有机绝缘层)。第一堤BNK1可以用作电连接到包括在像素PXL中的其它绝缘层(与包括在像素PXL中的其它绝缘层接触或接触包括在像素PXL中的其它绝缘层)并由有机层形成的排出部分，以排出(发射)从绝缘层产生的废气。
在一个或更多个实施例中，第一堤BNK1可以是包括拒液性有机材料的有机层。例如，第一堤BNK1可以包括包含拒液剂和自由基引发剂的丙烯酸聚合物，但是不限于此。拒液剂可以包括氟类拒液剂，但是不限于此。氟类拒液剂可以为包括衍生自具有约4个至约6个碳原子的氟烷基的氟化化合物的结构单元的加成聚合物，但是不限于此。
第一堤BNK1可以包括暴露位于其下面的构造的至少一个开口OP。例如，第一堤BNK1可以包括在像素区域PXA中暴露位于第一堤BNK1下面的构造的第一开口OP1和第二开口OP2。在一个或更多个实施例中，像素PXL的发射区域EMA和第一堤BNK1的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2可以定位为与第一开口OP1间隔开，并且可以与像素区域PXA的一侧(例如，上侧)相邻地定位。在一个或更多个实施例中，第二开口OP2可以是其中至少一个对准电极ALE与设置到在第二方向DR2上相邻的像素PXL的至少一个对准电极ALE分离的电极分离区域。
像素PXL可以包括至少设置在发射区域EMA中的像素电极PE、电连接到像素电极PE的发光元件LD以及设置在与像素电极PE对应的位置处的对准电极ALE。例如，像素PXL可以包括至少设置在发射区域EMA中的第一像素电极PE1和第二像素电极PE2、发光元件LD以及第一对准电极ALE1和第二对准电极ALE2。
像素电极PE和对准电极ALE中的每个的数量、形状、尺寸、布置结构等可以根据像素PXL(具体地，发光单元EMU)的结构而不同地改变。
在一个或更多个实施例中，对准电极ALE、发光元件LD和像素电极PE可以顺序地设置在基底SUB的其上设置有像素PXL的表面上，但是公开不限于此。在一些实施例中，形成像素PXL(或发光单元EMU)的电极图案的位置和形成顺序可以不同地改变。将参照图7至图14描述像素PXL的堆叠件。
对准电极ALE可以包括布置为在第一方向DR1上彼此间隔开的第一对准电极ALE1和第二对准电极ALE2。
在显示装置的制造工艺中，在将发光元件LD供应并对准到像素区域PXA之后，第一对准电极ALE1和第二对准电极ALE2中的至少一个可以在第二开口OP2(或电极分离区域)中与另一电极(例如，设置到在第二方向DR2上相邻的相邻的像素PXL中的每个的对准电极ALE)分离。例如，第一对准电极ALE1的端部可以在第二开口OP2内在第二方向DR2上与位于对应的像素PXL上面的第一对准电极ALE1分离。
第一对准电极ALE1可以通过第一接触部分CNT1电连接到参照图4和图5描述的第一晶体管T1，并且第二对准电极ALE2可以通过第二接触部分CNT2电连接到参照图4和图5描述的第二电力线PL2(或第二驱动电力VSS)。
第一接触部分CNT1可以通过去除位于第一对准电极ALE1与第一晶体管T1之间的至少一个绝缘层的一部分而形成，第二接触部分CNT2可以通过去除位于第二对准电极ALE2与第二电力线PL2之间的至少一个绝缘层的一部分而形成。在一个或更多个实施例中，第一接触部分CNT1和第二接触部分CNT2可以位于非发射区域NEMA中以与第一堤BNK1叠置。然而，公开不限于此，并且根据一个或更多个实施例，第一接触部分CNT1和第二接触部分CNT2可以位于发射区域EMA中，或者可以位于第一堤BNK1的第二开口OP2中。
第一对准电极ALE1可以通过第一堤BNK1的第二开口OP2中的第一接触孔CH1电连接到第一像素电极PE1。第二对准电极ALE2可以通过第一堤BNK1的第二开口OP2中的第二接触孔CH2电连接到第二像素电极PE2。
在发光元件LD的对准步骤中，第一对准电极ALE1和第二对准电极ALE2中的每个可以从位于非显示区域NDA中的对准垫(pad，或被称为“焊盘”)(未示出)接收信号(或对准信号)。例如，第一对准电极ALE1可以从第一对准垫接收第一对准信号(或第一对准电压)，并且第二对准电极ALE2可以从第二对准垫接收第二对准信号(或第二对准电压)。上述第一对准信号和第二对准信号可以是具有达到使得发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准的程度的电压差和/或相位差的信号。第一对准信号和第二对准信号中的至少一个可以是AC信号，但是不限于此。
每个对准电极ALE可以以在第二方向DR2上具有恒定宽度的棒状形状(或“I”形状)设置，但是不限于此。根据一个或更多个实施例，每个对准电极ALE在第一堤BNK1的作为电极分离区域的非发射区域NEMA和/或第二开口OP2中可以具有或可以不具有弯曲部分，并且除了发射区域EMA之外的其余区域中的每个对准电极ALE的形状和/或尺寸没有具体地限制并且可以不同地改变。
作为精确地限定(或规定)像素PXL的发射区域EMA中的发光元件LD的对准位置的结构的堤图案(未示出)可以位于上述对准电极ALE上。稍后参照图7至图14描述这种堤图案。
发光元件LD中的至少两个至几十个可以布置和/或设置在发射区域EMA(或像素区域PXA)中，但是发光元件LD的数量限于此。根据一个或更多个实施例，布置和/或设置在发射区域EMA(或像素区域PXA)中的发光元件LD的数量可以不同地改变。
发光元件LD可以设置在第一对准电极ALE1与第二对准电极ALE2之间。发光元件LD中的每个可以是参照图1描述的发光元件LD。发光元件LD中的每个可以包括在纵向方向上位于其端部处的第一端EP1(或一端部)和第二端EP2(或另一端部)。在一个或更多个实施例中，包括p型半导体层的第二半导体层13可以位于第一端EP1处，并且包括n型半导体层的第一半导体层11可以位于第二端EP2处。发光元件LD可以并联电连接在第一对准电极ALE1与第二对准电极ALE2之间。
发光元件LD中的每个可以发射颜色光和/或白光中的任何一种。发光元件LD中的每个可以在第一对准电极ALE1与第二对准电极ALE2之间对准，使得长度方向平行于第一方向DR1。根据一个或更多个实施例，发光元件LD中的至少一些可以在第一对准电极ALE1与第二对准电极ALE2之间对准，以不完全平行于第一方向DR1。例如，发光元件LD中的一些可以以相对于第一方向DR1倾斜的方式在第一对准电极ALE1与第二对准电极ALE2之间对准。发光元件LD可以以分散在溶液(或墨)中的形式设置，并输入(或供应)到像素区域PXA(或发射区域EMA)。
发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其它各种方法向像素区域PXA(或发射区域EMA)输入(或供应)。例如，发光元件LD可以与挥发性溶剂混合，并通过喷墨印刷方法或狭缝涂覆方法输入(或供应)到像素区域PXA。在施加与第一对准电极ALE1和第二对准电极ALE2中的每个对应的对准信号的情况下，可以在第一对准电极ALE1与第二对准电极ALE2之间形成电场。因此，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准。在发光元件LD对准之后，发光元件LD可以通过挥发溶剂或通过其它方法去除溶剂而在第一对准电极ALE1与第二对准电极ALE2之间稳定地对准。
像素电极PE(或电极)至少设置在发射区域EMA中，并且可以分别设置在与至少一个对准电极ALE和发光元件LD对应的位置处。例如，每个像素电极PE可以形成在每个对准电极ALE和对应的发光元件LD上以与每个对准电极ALE和对应的发光元件LD叠置，并且可以至少电连接到发光元件LD。
第一像素电极PE1(“第一电极”或“阳极”)可以形成在发光元件LD中的每个的第一端EP1和第一对准电极ALE1上，并且可以电连接到发光元件LD中的每个的第一端EP1。此外，第一像素电极PE1可以至少在非发射区域NEMA中(例如，在作为电极分离区域的第二开口OP2中)通过第一接触孔CH1直接接触第一对准电极ALE1，以电连接和/或物理连接到第一对准电极ALE1。第一接触孔CH1可以通过去除位于第一像素电极PE1与第一对准电极ALE1之间的至少一个绝缘层的一部分来形成，并且可以暴露第一对准电极ALE1的一部分。
作为第一像素电极PE1与第一对准电极ALE1之间的连接点(或接触点)的第一接触孔CH1位于作为非发射区域NEMA的电极分离区域的第二开口OP2中，但是公开不限于此。根据一个或更多个实施例，第一像素电极PE1与第一对准电极ALE1之间的连接点(或接触点)可以至少位于发射区域EMA中。
第一晶体管T1、第一对准电极ALE1和第一像素电极PE1可以通过第一接触部分CNT1和第一接触孔CH1彼此电连接。
第一像素电极PE1可以具有在第二方向DR2上延伸的棒状形状，但是不限于此。根据一个或更多个实施例，第一像素电极PE1的形状可以在其中第一像素电极PE1稳定地电连接和/或物理连接到发光元件LD的第一端EP1的范围内不同地改变。此外，考虑到与设置在第一像素电极PE1下面的第一对准电极ALE1的连接关系，第一像素电极PE1的形状可以不同地改变。
第二像素电极PE2(“第二电极”或“阴极”)可以形成在发光元件LD中的每个的第二端EP2和第二对准电极ALE2上，并且可以电连接到发光元件LD中的每个的第二端EP2。此外，第二像素电极PE2可以通过第二接触孔CH2直接接触第二对准电极ALE2，以电连接和/或物理连接到第二对准电极ALE2。第二接触孔CH2可以通过去除位于第二像素电极PE2与第二对准电极ALE2之间的至少一个绝缘层的一部分来形成，并且可以暴露第二对准电极ALE2的一部分。根据一个或更多个实施例，作为第二像素电极PE2与第二对准电极ALE2之间的连接点(或接触点)的第二接触孔CH2可以位于发射区域EMA中。
第二电力线PL2、第二对准电极ALE2和第二像素电极PE2可以通过第二接触部分CNT2和第二接触孔CH2彼此电连接。
第二像素电极PE2可以具有在第二方向DR2上延伸的棒状形状，但是不限于此。根据一个或更多个实施例，第二像素电极PE2的形状可以在其中第二像素电极PE2稳定地电连接和/或物理连接到发光元件LD的第二端EP2的范围内不同地改变。此外，考虑到与设置在第二像素电极PE2下面的第二对准电极ALE2的连接关系，第二像素电极PE2的形状可以不同地改变。
在一个或更多个实施例中，因为位于每个像素PXL的非发射区域NEMA中的第一堤BNK1由包括拒液性有机材料的有机层形成，所以非发射区域NEMA的其中定位有第一堤BNK1的区域可以变成疏水区域。在将墨喷射到每个像素PXL的步骤中，疏水区域可以仅将墨诱导(或引导)到被确定为对应的像素PXL的墨喷射位置的区域(例如，与印刷喷嘴对应的区域)。例如，包括拒液性有机材料的第一堤BNK1可以是将在每个像素PXL中的其中分散有发光元件LD的墨诱导为仅位于特定区域中的结构。第一堤BNK1可以赋予每个像素PXL的非发射区域NEMA的一区域疏水性，而无需赋予拒液性的单独处理工艺(例如，等离子体处理工艺等)。
在下文中，主要参照图7至图14描述根据上述实施例的像素PXL的堆叠结构。
图7和图8是沿着图6的线II-II’截取的示意性剖视图，图9至图13是沿着图6的线III-III’截取的示意性剖视图，图14是沿着图6的线IV-IV’截取的示意性剖视图。
在描述实施例时，“形成和/或设置在同一层”意味着“通过同一工艺形成”，并且“形成和/或设置在不同的层”意味着“通过不同的工艺形成”。
图8示出了关于设置在第一像素电极PE1和第二像素电极PE2上的第四绝缘层INS4的图7的修改实施例。
图10和图11示出了关于第一绝缘层INS1等的图9的修改实施例。
图12示出了关于第一堤图案BNP1和第二堤图案BNP2的图9的修改实施例。
图7至图14示出了剖视图中的竖直方向(或基底SUB的厚度方向)被表示为第三方向DR3。
参照图1至图14，像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以设置在基底SUB的表面上且彼此叠置。例如，基底SUB的显示区域DA可以包括设置在基底SUB的表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。然而，基底SUB上的像素电路层PCL和显示元件层DPL的相互位置可以根据一个或更多个实施例而变化。在像素电路层PCL和显示元件层DPL作为单独的层分离且叠置的情况下，可以在平面图中充分地确保用于形成像素电路PXC和发光单元EMU的每个布局空间。
基底SUB可以包括透明绝缘材料并且可以透射光。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
柔性基底可以是膜基底和包括聚合物有机材料的塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在像素电路层PCL的每个像素区域PXA中，可以设置形成对应的像素PXL的像素电路PXC的电路元件(例如，晶体管T)以及电连接到电路元件的信号线。此外，在显示元件层DPL的每个像素区域PXA中，可以设置形成对应的像素PXL的发光单元EMU的对准电极ALE、发光元件LD和/或像素电极PE。
除了电路元件和信号线之外，像素电路层PCL还可以包括至少一个绝缘层。例如，像素电路层PCL可以包括在第三方向DR3上顺序堆叠在基底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。
缓冲层BFL可以整体地设置和/或形成在基底SUB上。缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的至少一种无机材料。缓冲层BFL可以设置为单个层，或者可以设置为至少双层的多层。在缓冲层BFL设置为多层的情况下，每个层可以由相同的材料形成或者可以由不同的材料形成。可以根据基底SUB的材料、工艺条件等省略缓冲层BFL。
栅极绝缘层GI可以整体地设置在缓冲层BFL上。栅极绝缘层GI和上述缓冲层BFL可以包括相同的材料，或者栅极绝缘层GI可以包括(例如，如在此所描述的)可以用于形成缓冲层BFL的材料之中的合适材料。例如，栅极绝缘层GI可以是包括无机材料的无机绝缘层。
层间绝缘层ILD可以整体地设置和/或形成在栅极绝缘层GI上。层间绝缘层ILD和栅极绝缘层GI可以包括相同的材料，或者层间绝缘层ILD可以包括(例如，如在此所描述的)选自于可以用于形成栅极绝缘层GI的材料中的一种或更多种材料。
钝化层PSV可以整体地设置和/或形成在层间绝缘层ILD上。钝化层PSV可以是包括无机材料的无机层(或无机绝缘层)或包括有机材料的有机层(或有机绝缘层)。无机层可以包括例如无机材料(诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx))中的至少一种。有机层可以包括例如丙烯酸树脂(或聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以部分地打开以暴露像素电路PXC的部分构造(例如，暴露第二连接构件TE2的一区域的第一接触部分CNT1)。此外，钝化层PSV可以部分地打开以暴露像素电路PXC的其它构造(例如，第一连接构件TE1的一区域和底部金属层BML的一区域)。
根据一个或更多个实施例，钝化层PSV和层间绝缘层ILD可以包括相同的材料，但是不限于此。钝化层PSV可以设置为单个层，或者也可以设置为至少双层的多层。
过孔层VIA可以整体地设置和/或形成在钝化层PSV上。过孔层VIA可以形成为包括有机层的单个层或者双层或更多层的多层。根据一个或更多个实施例，过孔层VIA可以以包括无机层和设置在无机层上的有机层的形式设置。在过孔层VIA设置为双层或更多层的多层的情况下，形成过孔层VIA的有机层可以位于最上层上。过孔层VIA可以包括丙烯酸树脂(或聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括与钝化层PSV的第一接触部分CNT1对应的第一接触部分CNT1和暴露第二电力线PL2的第二接触部分CNT2。在一个或更多个实施例中，由有机层形成的过孔层VIA可以用作平坦化层，以减轻由像素电路层PCL中位于过孔层VIA下面的组件(例如，晶体管T、电力线、桥接图案BRP等)产生的台阶差。
像素电路层PCL可以包括设置在上述绝缘层之间的至少一个导电层。例如，像素电路层PCL可以包括设置在基底SUB与缓冲层BFL之间的第一导电层、设置在栅极绝缘层GI上的第二导电层、设置在层间绝缘层ILD上的第三导电层和设置在钝化层PSV上的第四导电层。
第一导电层可以形成为由选自于由铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)和它们的合金组成的组中的至少一种单独地或混合地形成的单个层，或者可以以钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构形成，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)是降低线电阻的低电阻材料。第二导电层至第四导电层以及第一导电层中的每个可以包括相同的材料，或者第二导电层至第四导电层中的每个可以包括(例如，如在此所描述的)可以用于形成第一导电层的材料之中的一种或更多种合适材料，但是不限于此。
像素电路PXC可以包括用于控制发光元件LD的驱动电流的至少一个晶体管T。例如，晶体管T可以是参照图4和图5描述的第一晶体管T1。
晶体管T可以包括半导体图案和与半导体图案的一部分叠置的栅电极GE。在此，半导体图案可以包括有源图案ACT、第一接触区域SE和第二接触区域DE。第一接触区域SE可以是源区和漏区中的一个，并且第二接触区域DE可以是源区和漏区中的另一个。
栅电极GE可以是设置在栅极绝缘层GI与层间绝缘层ILD之间的第二导电层。
有源图案ACT、第一接触区域SE和第二接触区域DE可以设置在缓冲层BFL与栅极绝缘层GI之间，并且可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。有源图案ACT、第一接触区域SE和第二接触区域DE可以形成为未掺杂有杂质或掺杂有杂质的半导体层。例如，第一接触区域SE和第二接触区域DE可以形成为掺杂有杂质的半导体层，并且有源图案ACT可以形成为未掺杂有杂质的半导体层。作为杂质，例如，可以使用n型杂质，但是不限于此。
有源图案ACT可以是与晶体管T的栅电极GE叠置的区域，并且可以是沟道区。
第一接触区域SE可以电连接到晶体管T的有源图案ACT的端部(或与晶体管T的有源图案ACT的端部接触)。此外，第一接触区域SE可以通过第一连接构件TE1电连接到桥接图案BRP。
第一连接构件TE1可以是设置在层间绝缘层ILD与钝化层PSV之间的第三导电层。第一连接构件TE1的一端部可以通过顺序穿过层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一接触区域SE。此外，第一连接构件TE1的另一端部可以通过穿过位于层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理连接到桥接图案BRP。
桥接图案BRP可以是设置在钝化层PSV与过孔层VIA之间的第四导电层。桥接图案BRP的一端部可以通过第一连接构件TE1电连接到第一接触区域SE。此外，桥接图案BRP的另一端部可以通过顺序穿过钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接和/或物理连接到底部金属层BML。底部金属层BML和第一接触区域SE可以通过桥接图案BRP和第一连接构件TE1彼此电连接。
底部金属层BML可以是第一导电层。例如，底部金属层BML可以是位于基底SUB与缓冲层BFL之间的导电层。底部金属层BML可以电连接到晶体管T，以加宽供应到栅电极GE的电压(例如，预定的或选择的电压)的驱动范围。例如，底部金属层BML可以电连接到第一接触区域SE，以稳定晶体管T的沟道区。此外，由于底部金属层BML电连接到第一接触区域SE，因此可以防止底部金属层BML的浮置。
第二接触区域DE可以电连接到(或接触)晶体管T的有源图案ACT的另一端部。此外，第二接触区域DE可以连接到(或接触)第二连接构件TE2。
第二连接构件TE2可以是第三导电层。第二连接构件TE2的一端部可以通过穿过层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到晶体管T的第二接触区域DE。第二连接构件TE2的另一端部可以通过顺序穿过过孔层VIA和钝化层PSV的第一接触部分CNT1电连接和/或物理连接到显示元件层DPL的第一对准电极ALE1。在一个或更多个实施例中，第二连接构件TE2可以是用于将像素电路层PCL的晶体管T和显示元件层DPL的第一对准电极ALE1连接的连接器件。
在上述实施例中，其中晶体管T是具有顶栅结构的薄膜晶体管的情况被描述为示例，但是公开不限于此，并且晶体管T的结构可以不同地改变。
钝化层PSV可以设置和/或形成在晶体管T以及第一连接构件TE1和第二连接构件TE2上。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的电力线。例如，电力线可以包括第二电力线PL2。第二电力线PL2可以设置在钝化层PSV与过孔层VIA之间。第二驱动电力VSS的电压可以施加到第二电力线PL2。尽管未直接在图7至图14中示出，但是像素电路层PCL还可以包括参照图4和图5描述的第一电力线PL1。第一电力线PL1和第二电力线PL2可以设置在同一层或者可以设置在不同的层。在上述实施例中，第二电力线PL2设置和/或形成在钝化层PSV上，但是公开不限于此。根据一个或更多个实施例，第二电力线PL2可以设置在其中设置有包括在像素电路层PCL中的第一导电层至第四导电层中的任何一个的绝缘层中。例如，第二电力线PL2的位置可以在像素电路层PCL中不同地改变。
过孔层VIA可以设置和/或形成在桥接图案BRP和第二电力线PL2上。显示元件层DPL可以设置在过孔层VIA上。
显示元件层DPL可以包括对准电极ALE、堤图案BNP1和BNP2、第一堤BNK1、发光元件LD以及像素电极PE。此外，显示元件层DPL可以包括位于上述构造之间的至少一个绝缘层。
对准电极ALE可以设置和/或形成在过孔层VIA上。对准电极ALE可以设置在同一平面上，并且可以在第三方向DR3上具有相同的厚度。对准电极ALE可以通过同一工艺同时形成。
对准电极ALE可以由具有反射率的材料形成，以允许从发光元件LD发射的光在显示装置的图像显示方向(或正面方向)上行进。例如，对准电极ALE可以由导电材料(或物质)形成。导电材料可以包括适合于在显示装置的图像显示方向上反射从发光元件LD发射的光的不透明金属。不透明金属可以包括例如金属(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti))及它们的合金。然而，对准电极ALE的材料不限于上述实施例。根据一个或更多个实施例，对准电极ALE可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))、导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))等。在对准电极ALE包括透明导电材料(或物质)的情况下，可以添加由用于在显示装置的图像显示方向上反射从发光元件LD发射的光的不透明金属形成的单独的导电层。然而，对准电极ALE的材料不限于上述材料。
对准电极ALE中的每个可以设置和/或形成为单个层，但是不限于此。根据一个或更多个实施例，对准电极ALE中的每个可以设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物之中的至少两种材料的多层。对准电极ALE中的每个可以形成为至少双层的多层，以在对准电极ALE将信号(或电压)传输到发光元件LD中的每个的第一端EP1和第二端EP2的情况下使由于信号延迟引起的失真最小化。例如，对准电极ALE中的每个可以形成为选择性地进一步包括至少一个反射电极层、设置在反射电极层上和/或下面的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的至少一个导电盖层中的至少一个的多层。
如上面所描述的，在对准电极ALE由具有反射率的导电材料形成的情况下，从发光元件LD中的每个的端部(例如，第一端EP1和第二端EP2)发射的光可以进一步在显示装置的图像显示方向上行进。
第一对准电极ALE1可以通过第一接触部分CNT1电连接到像素电路层PCL的晶体管T，并且第二对准电极ALE2可以通过第二接触部分CNT2电连接到像素电路层PCL的第二电力线PL2。
第一绝缘层INS1可以设置和/或形成在对准电极ALE上。
第一绝缘层INS1可以设置在对准电极ALE和过孔层VIA上。第一绝缘层INS1可以部分地打开以暴露至少在非发射区域NEMA中位于其下面的构造。作为示例，如图14中所示，第一绝缘层INS1可以部分地打开以包括通过去除至少在非发射区域NEMA中的一区域并暴露第一对准电极ALE1的一部分而形成的第一接触孔CH1和通过去除至少在非发射区域NEMA中的另一区域并暴露第二对准电极ALE2的一部分而形成的第二接触孔CH2。在此，至少非发射区域NEMA可以是第一堤BNK1的作为电极分离区域的第二开口OP2，但是不限于此。
第一绝缘层INS1可以形成为包括有机材料的有机层。例如，第一绝缘层INS1可以形成为适合于使发光元件LD的支撑表面平坦化的有机层，同时减轻由设置在其下面的构造(例如，第一对准电极ALE1和第二对准电极ALE2)产生的台阶差。由于第一绝缘层INS1形成为有机层，因此第一绝缘层INS1的表面(或上表面)可以具有平坦的轮廓(或表面)。在一个或更多个实施例中，第一绝缘层INS1可以是包括亲液性(或液体接触)有机材料的有机层。例如，第一绝缘层INS1可以包括其与墨的表面能不同于第一堤BNK1与墨之间的表面能的材料。例如，在水滴落在第一绝缘层INS1的表面上的情况下，第一绝缘层INS1可以包括具有约5°至约30°的接触角的亲液性有机材料，但是不限于此。亲液性质可以意味着被有机溶剂、水等润湿的性质等，所述有机溶剂、水等是衍生自喷墨装置的液体。
如上面所描述的，包括亲液性有机材料的第一绝缘层INS1可以设置在形成为有机层的过孔层VIA上，以接触过孔层VIA。
第一绝缘层INS1可以整体地设置为遍及每个像素PXL的发射区域EMA和非发射区域NEMA，但是公开不限于此。根据一个或更多个实施例，如在图11的一个或更多个实施例中，第一绝缘层INS1可以仅位于每个像素PXL的特定区域(例如，发射区域EMA)中。在这种情况下，过孔层VIA可以至少在发射区域EMA中被第一绝缘层INS1覆盖，并且过孔层VIA可以至少在非发射区域NEMA中暴露。在第一堤BNK1直接设置在暴露的过孔层VIA上的情况下，第一堤BNK1可以不与第一绝缘层INS1叠置。然而，公开不限于此，并且第一堤BNK1可以直接设置在暴露的过孔层VIA上并与第一绝缘层INS1叠置。在第一堤BNK1直接设置在过孔层VIA上的情况下，可以基于基底SUB的表面顺序地设置和/或形成过孔层VIA、第一堤BNK1和第一绝缘层INS1。例如，具有拒液性的第一堤BNK1可以形成在非发射区域NEMA的过孔层VIA上，并且具有亲液性质的第一绝缘层INS1可以通过连续工艺形成在发射区域EMA的过孔层VIA上。在图11的实施例中，首先在非发射区域NEMA的过孔层VIA上形成第一堤BNK1，然后在发射区域EMA的过孔层VIA上形成第一绝缘层INS1，但是公开不限于此。根据一个或更多个实施例，相反的情况也可以是可能的。例如，在图11的实施例中，可以首先在发射区域EMA的过孔层VIA上形成具有亲液性质的第一绝缘层INS1，然后可以在非发射区域NEMA的过孔层VIA上形成具有拒液性的第一堤BNK1。
堤图案BNP1和BNP2以及第一堤BNK1可以设置在第一绝缘层INS1上。
第一堤BNK1可以至少在非发射区域NEMA中设置在第一绝缘层INS1上，但是公开不限于此。根据一个或更多个实施例，第一堤BNK1可以至少在非发射区域NEMA中设置在过孔层VIA上。第一堤BNK1可以形成在相邻的像素PXL之间以围绕每个像素PXL的发射区域EMA，以形成分隔对应的像素PXL的发射区域EMA的像素限定层。在将发光元件LD供应到发射区域EMA的步骤中，第一堤BNK1可以是防止其中混合有发光元件LD的溶液(或墨)流入到相邻的像素PXL的发射区域EMA中或者控制向每个发射区域EMA供应溶液的量的坝结构。
第一堤BNK1可以是包括拒液性有机材料的有机层。拒液性有机材料可以包括例如其中拒液剂与光敏树脂组合物混合的光敏树脂组合物，但是不限于此。拒液剂可以包括氟类拒液剂，但是不限于此。第一堤BNK1可以包括包含在光敏丙烯酸树脂中的氟类聚合物的拒液性组合物。例如，在水滴落在第一堤BNK1的表面上的情况下，第一堤BNK1可以包括具有约60°至约130°的接触角的拒液性有机材料，但是不限于此。拒液性可以意味着例如排斥有机溶剂的性质等，所述有机溶剂是衍生自喷墨装置的液体。
在一个或更多个实施例中，术语“拒液性”和“亲液性质”可以以相对含义使用。
堤图案BNP1和BNP2(或壁图案)可以在对准电极ALE上设置在第一绝缘层INS1上。在一个或更多个实施例中，堤图案BNP1和BNP2可以包括第一堤图案BNP1和第二堤图案BNP2。第一堤图案BNP1可以至少在发射区域EMA中设置和/或形成在第一绝缘层INS1上以对应于第一对准电极ALE1，并且第二堤图案BNP2可以在发射区域EMA中设置和/或形成在第一绝缘层INS1上以对应于第二对准电极ALE2。
第一堤图案BNP1可以形成为在第一对准电极ALE1上单独地设置在第一绝缘层INS1上以与第一对准电极ALE1的一部分叠置的单独的图案，但是公开不限于此。根据一个或更多个实施例，如图12中所示，第一堤图案BNP1可以在发射区域EMA中具有对应于第一对准电极ALE1与第二对准电极ALE2之间的区域的开口或凹部，可以与第二堤图案BNP2间隔开，并且可以形成为对于显示区域DA整体地连接(或延伸)的一体图案。例如，第一堤图案BNP1可以在发射区域EMA中与发光元件LD中的每个的第一端EP1相邻，并且可以接触第一堤BNK1的侧表面。
第二堤图案BNP2可以形成为在第二对准电极ALE2上单独地设置在第一绝缘层INS1上以与第二对准电极ALE2的一部分叠置的单独的图案，但是公开不限于此。根据一个或更多个实施例，如图12中所示，第二堤图案BNP2可以在发射区域EMA中具有对应于第一对准电极ALE1与第二对准电极ALE2之间的区域的开口或凹部，可以与第一堤图案BNP1间隔开，并且可以形成为对于显示区域DA整体地连接的一体图案。例如，第二堤图案BNP2可以在发射区域EMA中与发光元件LD中的每个的第二端EP2相邻，并且可以接触第一堤BNK1的侧表面。
第一堤图案BNP1和第二堤图案BNP2可以具有其宽度在第三方向DR3上从第一绝缘层INS1的表面向上变窄的梯形形状的剖面，但是公开不限于此。根据一个或更多个实施例，第一堤图案BNP1和第二堤图案BNP2可以包括具有其中宽度在第三方向DR3上从第一绝缘层INS1的表面向上变窄的半椭圆形形状、半圆形形状(或半球形形状)等的剖面的弯曲表面。在剖视图中，第一堤图案BNP1和第二堤图案BNP2的形状不限于上述实施例，并且可以不同地改变。
第一堤图案BNP1和第二堤图案BNP2以及第一绝缘层INS1可以包括相同的材料。例如，第一堤图案BNP1和第二堤图案BNP2可以形成为包括亲液性有机材料的有机层。根据一个或更多个实施例，第一堤图案BNP1和第二堤图案BNP2可以形成为自组织层(或自组装单层)，其拒液性通过光照射改变为亲液性质。可以通过在拒液性有机薄膜(例如，由氟烷基硅烷形成的自组织层)处照射光(例如，紫外线)并将照射区域的性质改变为亲液性质来形成第一堤图案BNP1和第二堤图案BNP2。
根据一个或更多个实施例，第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2可以如图10中所示一体地设置。例如，在过孔层VIA和对准电极ALE上整体地形成包括亲液性有机材料的有机材料层之后，可以使用半色调掩模形成包括与第一对准电极ALE1和第二对准电极ALE2部分地叠置并具有第一厚度d1的区域以及除了该区域之外的具有第二厚度d2的其余区域的第一绝缘层INS1。在这种情况下，第一厚度d1可以大于第二厚度d2。第一绝缘层INS1中具有第一厚度d1的区域可以对应于上面描述的第一堤图案BNP1和第二堤图案BNP2。在这种情况下，第一堤图案BNP1和第二堤图案BNP2可以被视为第一绝缘层INS1的一部分。
上述第一堤图案BNP1和第二堤图案BNP2可以设置为至少在发射区域EMA中彼此间隔开，以用作精确地限定发光元件LD的对准位置的结构。
由于包括亲液性有机材料的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2位于每个像素PXL的发射区域EMA中，因此发射区域EMA可以实现为亲水区域。此外，由于包括拒液性有机材料的第一堤BNK1位于对应的像素PXL的非发射区域NEMA中，因此非发射区域NEMA可以实现为拒液(或疏水)区域。
形成为有机层的过孔层VIA、第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2可以彼此接触以形成有机堆叠结构。有机堆叠结构可以直接连接到形成为有机层的第一堤BNK1。因此，在有机堆叠结构中产生的废气可以排出(或发射)到第一堤BNK1。在一个或更多个实施例中，第一堤BNK1可以排出包括在像素PXL中的有机层中产生的废气。因此，可以防止像素PXL的组件(例如，显示元件层DPL)由于废气停留在有机层中而劣化。
发光元件LD可以在其中形成有第一堤图案BNP1和第二堤图案BNP2的发射区域EMA中被供应和对准。例如，发光元件LD可以通过喷墨印刷方法等供应(或输入)到发射区域EMA，并且发光元件LD可以通过由施加到对准电极ALE中的每个的信号(或对准信号)形成的电场而在对准电极ALE之间对准。例如，发光元件LD可以在第一对准电极ALE1上的第一堤图案BNP1与第二对准电极ALE2上的第二堤图案BNP2之间在第一绝缘层INS1的平坦表面上对准。
第二绝缘层INS2(或绝缘图案)可以在发射区域EMA中设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，可以部分地覆盖发光元件LD中的每个的外周表面(或表面)，并且可以使发光元件LD的第一端EP1和第二端EP2暴露于外部。
第二绝缘层INS2可以包括无机绝缘层或有机绝缘层，无机绝缘层包括无机材料，有机绝缘层包括有机材料。例如，第二绝缘层INS2可以包括适合于保护发光元件LD中的每个的活性层12免受外部氧、湿气等影响的无机绝缘层。然而，公开不限于此，并且根据发光元件LD应用到其的显示装置的设计条件等，第二绝缘层INS2可以形成为包括有机材料的有机绝缘层。第二绝缘层INS2可以被构造为单个层或多层。
通过在像素PXL的像素区域PXA(或发射区域EMA)中完成对准的发光元件LD上形成第二绝缘层INS2，可以防止发光元件LD与对准位置分离。
像素电极PE可以至少在发射区域EMA中设置在发光元件LD、发光元件LD上的第二绝缘层INS2、第一堤图案BNP1和第二堤图案BNP2以及第一绝缘层INS1上。
至少在发射区域EMA中，第一像素电极PE1可以设置在发光元件LD中的每个的第一端EP1、发光元件LD上的第二绝缘层INS2、第一堤图案BNP1和第一绝缘层INS1上。第一像素电极PE1可以通过第一接触孔CH1直接接触第一对准电极ALE1，以电连接到第一对准电极ALE1。在一个或更多个实施例中，第一像素电极PE1可以直接设置在第一堤图案BNP1上。
至少在发射区域EMA中，第二像素电极PE2可以设置在发光元件LD中的每个的第二端EP2、发光元件LD上的第二绝缘层INS2、第二堤图案BNP2和第一绝缘层INS1上。第二像素电极PE2可以通过第二接触孔CH2电连接到第二对准电极ALE2并直接接触第二对准电极ALE2。在一个或更多个实施例中，第二像素电极PE2可以直接设置在第二堤图案BNP2上。
第一像素电极PE1和第二像素电极PE2可以在发光元件LD上设置在第二绝缘层INS2上且彼此间隔开。
第一像素电极PE1和第二像素电极PE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，第三方向DR3)上无损失地行进。例如，第一像素电极PE1和第二像素电极PE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料(或物质)中的至少一种，并且可以形成为基本上透明的或半透明的以满足透射率(例如，预定的或选择的透射率)。然而，第一像素电极PE1和第二像素电极PE2的材料不限于上述实施例。根据一个或更多个实施例，第一像素电极PE1和第二像素电极PE2可以由各种不透明导电材料(或物质)形成。第一像素电极PE1和第二像素电极PE2可以形成为单个层或多层。
在一个或更多个实施例中，第一像素电极PE1和第二像素电极PE2可以通过不同的工艺形成并设置在不同的层。在这种情况下，第三绝缘层INS3可以设置和/或形成在第一像素电极PE1与第二像素电极PE2之间。第三绝缘层INS3可以设置在第一像素电极PE1上，并且可以覆盖第一像素电极PE1(或防止第一像素电极PE1暴露于外部)，以防止第一像素电极PE1的腐蚀等。第三绝缘层INS3可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。例如，第三绝缘层INS3可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种，但是不限于此。此外，第三绝缘层INS3可以形成为单个层或多层。
可以选择性地设置第三绝缘层INS3。例如，如图13中所示，在第一像素电极PE1和第二像素电极PE2通过同一工艺形成并设置在同一层的情况下，可以省略第三绝缘层INS3。换句话说，在第一像素电极PE1和第二像素电极PE2通过同一工艺形成并且设置在第二绝缘层INS2上以彼此间隔开的情况下，可以省略覆盖第一像素电极PE1的第三绝缘层INS3。
如图8中所示，第四绝缘层INS4可以选择性地设置在第一像素电极PE1和第二像素电极PE2上。
第四绝缘层INS4可以是包括无机材料的无机层(或无机绝缘层)或包括有机材料的有机层(或有机绝缘层)。例如，第四绝缘层INS4可以具有其中至少一个无机层和至少一个有机层交替地堆叠的结构。第四绝缘层INS4可以整体地覆盖显示元件层DPL，以防止水、湿气等从外部流入到包括发光元件LD的显示元件层DPL中。
根据上述实施例，在使发光元件LD对准之前，可以至少在发射区域EMA中形成具有亲液性质的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2，并且可以在围绕发射区域EMA的非发射区域NEMA中形成具有拒液性的第一堤BNK1。在这种情况下，每个像素PXL的像素区域PXA可以被划分成疏水区域和亲水区域。发射区域EMA可以变成亲水区域，并且非发射区域NEMA可以变成疏水区域。在其中分散有发光元件LD的墨供应到像素区域PXA的情况下，墨可以与具有亲液性质的第一绝缘层INS1、第一堤图案BNP1和第二堤图案BNP2形成强吸引力，并且可以移动到发射区域EMA(或亲水区域)。例如，在显示装置的制造工艺中，可以防止供应到每个像素PXL的墨扩散到除了亲水区域之外的区域(疏水区域或非发射区域NEMA)中，并且墨可以被诱导为仅位于亲水区域中。因此，可以增加在对应的像素PXL的发射区域EMA中对准的发光元件LD的数量，以进一步确保形成对应的像素PXL的发光单元EMU的有效光源的数量。因此，可以提高每个像素PXL的光输出效率。
此外，根据上述实施例，通过在非发射区域NEMA中用具有拒液性的有机材料形成第一堤BNK1，可以省略用于赋予堤拒液性的单独工艺(例如，等离子体表面处理工艺等)，从而提高制造工艺效率。因此，通过由较简单的工艺制造显示装置，可以降低显示装置的制造成本。
另外地，根据上述实施例，在发光元件LD对准之前，通过形成包括在显示元件层DPL中(或位于像素电路层PCL上)的作为有机绝缘层(或有机层)的绝缘层和/或绝缘图案(例如，第一绝缘层INS1、第一堤图案BNP1和第二堤图案BNP2以及第一堤BNK1)，在有机绝缘层改变为无机绝缘层或无机绝缘层改变为有机绝缘层的情况下，可以省略用于提高层间特性变动的额外工艺。
此外，在上述实施例中，形成为有机层的过孔层VIA、第一绝缘层INS1、第一堤图案BNP1和第二堤图案BNP2以及形成为有机层的第一堤BNK1可以彼此连接。因此，通过将从有机层产生的废气排出到第一堤BNK1，可以省略形成用于废气排出的单独路径的工艺。
图15A至图15H是用于示出制造图9中所示的像素PXL的方法的示意性剖视图。
在下文中，根据参照图15A至图15H的制造方法顺序地描述根据图9中所示的实施例的像素PXL。
在实施例中，根据剖视图顺序地执行制造像素PXL的步骤，但是除非改变公开的精神，否则明显的是，可以同时执行被示出为连续地执行的一些步骤，可以改变每个步骤的顺序，可以省略一些步骤，或者可以在每个步骤之间进一步包括另一步骤。
在图15A至图15H中，主要描述与上述实施例的点不同的点，以避免重复描述。
参照图6、图9和图15A，在基底SUB上形成像素电路层PCL。像素电路层PCL可以包括缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。过孔层VIA可以是包括有机材料的有机层。
在过孔层VIA上形成第一对准电极ALE1和第二对准电极ALE2。
参照图6、图9、图15A和图15B，在过孔层VIA上形成第一绝缘层INS1。第一绝缘层INS1可以形成为包括具有亲液性质的有机材料的有机层。
第一绝缘层INS1可以部分地打开以暴露每个像素PXL的非发射区域NEMA中的第一对准电极ALE1的一部分和第二对准电极ALE2的一部分。例如，第一绝缘层INS1可以部分地打开以在非发射区域NEMA中包括暴露第一对准电极ALE1的一部分的第一接触部分CNT1和暴露第二对准电极ALE2的一部分的第二接触部分CNT2。
参照图6、图9以及图15A至图15C，在每个像素PXL的发射区域EMA中形成第一堤图案BNP1和第二堤图案BNP2。第一堤图案BNP1和第二堤图案BNP2可以设置在第一绝缘层INS1的表面上且彼此间隔开。
在一个或更多个实施例中，第一堤图案BNP1、第二堤图案BNP2和第一绝缘层INS1可以包括相同的材料。例如，第一堤图案BNP1和第二堤图案BNP2可以形成为包括具有亲液性质的有机材料的有机层。根据一个或更多个实施例，第一堤图案BNP1和第二堤图案BNP2可以与第一绝缘层INS1一体地形成。
由于具有亲液性质的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2形成在每个像素PXL的发射区域EMA中，因此发射区域EMA可以变成亲水区域。
过孔层VIA、第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2可以彼此连接。
参照图6、图9以及图15A至图15D，在每个像素PXL中形成第一堤BNK1。第一堤BNK1可以形成为包括具有拒液性的有机材料的有机层。由于在每个像素PXL的非发射区域NEMA中形成具有拒液性的第一堤BNK1，因此非发射区域NEMA可以变为疏水区域。
参照图6、图9以及图15A至图15E，通过施加对应于第一对准电极ALE1和第二对准电极ALE2中的每个的对准信号，在第一对准电极ALE1与第二对准电极ALE2之间形成电场。
发光元件LD在第一对准电极ALE1与第二对准电极ALE2之间对准。通过喷墨印刷方法将发光元件LD供应(或输入)到像素区域PXA。例如，喷墨头部分IJH可以设置为使得喷嘴120在第一绝缘层INS1上适当地定位在第一堤图案BNP1与第二堤图案BNP2之间。
喷墨头部分IJH可以包括印刷头110和位于印刷头110的下表面上的至少一个喷嘴120。印刷头110可以具有在一方向上延伸的形状，但是公开不限于此。印刷头110可以包括在延伸方向上形成的内管130。喷嘴120可以连接到印刷头110的内管130。包括溶剂和包括(或分散)在溶剂中的发光元件LD的墨INK可以供应到内管130，并且墨INK可以沿着内管130流动并且可以通过喷嘴120在预设位置处喷射(或排出)。通过喷嘴120喷射的墨INK可以供应到像素PXL的第一绝缘层INS1。可以根据施加到对应的喷嘴120的信号来调节通过喷嘴120喷射的墨INK的量。将发光元件LD输入到像素区域PXA中的方法不限于上述实施例，并且输入发光元件LD的方法可以不同地改变。
在发光元件LD输入到像素区域PXA中的情况下，包括发光元件LD的墨INK可以仅施加到具有亲水性的发射区域EMA。在一个或更多个实施例中，由于具有亲液性质的第一堤图案BNP1和第二堤图案BNP2形成在具有亲液性质的第一绝缘层INS1上，因此可以将亲液性质进一步赋予发射区域EMA的被第一堤图案BNP1、第二堤图案BNP2和第一绝缘层INS1围绕的区域。因此，通过引导墨INK仅位于一个区域中，可以增大在发射区域EMA中对准的发光元件LD的数量。
可以在具有平坦表面的第一绝缘层INS1上在第一堤图案BNP1与第二堤图案BNP2之间诱导发光元件LD的自对准。
在发光元件LD自对准之后，可以通过其它方法蒸发或去除包括在墨INK中的溶剂。
参照图6、图9以及图15A至图15F，在发光元件LD在像素区域PXA(或发射区域EMA)中对准之后，在发光元件LD上形成第二绝缘层INS2。第二绝缘层INS2可以覆盖发光元件LD中的每个的表面(例如，在第三方向DR3上的上表面)的至少一部分，以除了发光元件LD中的每个的活性层12(参照图1)之外使第一端EP1和第二端EP2暴露于外部。第二绝缘层INS2可以通过固定发光元件LD来防止发光元件LD与对准位置分离。
在执行形成第二绝缘层INS2的工艺的情况下，可以从第一堤BNK1的作为电极分离区域的第二开口OP2去除第一对准电极ALE1的一部分，使得像素PXL可以同与其相邻的像素PXL独立地驱动或单独地驱动。因此，第一对准电极ALE1可以与设置到位于同一像素列中的相邻的像素PXL的第一对准电极ALE1电分离和/或物理分离。根据一个或更多个实施例，在上述工艺中，也可以从第一堤BNK1的第二开口OP2去除第二对准电极ALE2的一部分，以与设置到相邻的像素PXL的第二对准电极ALE2电分离和/或物理分离。
参照图6、图9以及图15A至图15G，在第二绝缘层INS2、发光元件LD中的每个的第一端EP1、第一堤图案BNP1和第一绝缘层INS1上形成第一像素电极PE1。
第一像素电极PE1可以通过第一绝缘层INS1的在非发射区域NEMA中的第一接触孔CH1电连接和/或物理连接到第一对准电极ALE1。
参照图6、图9以及图15A至图15H，在第一像素电极PE1上形成第三绝缘层INS3。在一个或更多个实施例中，第三绝缘层INS3可以形成为包括无机材料的无机绝缘层。第三绝缘层INS3可以覆盖第一像素电极PE1，同时暴露发光元件LD中的每个的第二端EP2的一部分、第二堤图案BNP2和第一绝缘层INS1。
可以在第三绝缘层INS3上形成第二像素电极PE2。第二像素电极PE2可以位于第三绝缘层INS3、第二绝缘层INS2、发光元件LD中的每个的第二端EP2、第二堤图案BNP2和第一绝缘层INS1上。
第二像素电极PE2可以通过第一绝缘层INS1的在非发射区域NEMA中的第二接触孔CH2电连接和/或物理连接到第二对准电极ALE2。
图16和图17示意性地示出了根据一个或更多个实施例的像素PXL，并且是对应于图6的线III-III’的示意性剖视图。
图16和图17示出了关于颜色转换层CCL的位置的图14的修改示例。例如，图16示出了其中颜色转换层CCL通过连续工艺而位于显示元件层DPL中的一个或更多个实施例，图17示出了其中包括颜色转换层CCL的上基底U_SUB通过使用中间层CTL的粘合工艺而位于显示元件层DPL上的一个或更多个实施例。
关于图16和图17的实施例，主要描述与上述实施例的点不同的点，以避免重复描述。
参照图1至图17，每个像素PXL还可以包括位于发射区域EMA中的颜色转换层CCL和位于非发射区域NEMA中的第二堤BNK2。
第二堤BNK2可以在像素PXL的非发射区域NEMA中设置和/或形成在第一堤BNK1上。第二堤BNK2可以是围绕发射区域EMA并且通过限定颜色转换层CCL将供应到其的位置来最终限定发射区域EMA的结构。例如，第二堤BNK2可以是对于每个像素PXL通过限定颜色转换层CCL供应(或供给)到其的位置来最终限定对应的像素PXL的发射区域EMA的结构。
第二堤BNK2可以包括光阻挡材料。例如，第二堤BNK2可以是黑矩阵。根据一个或更多个实施例，第二堤BNK2可以被构造为包括至少一种光阻挡材料和/或反射材料，以允许从颜色转换层CCL发射的光在图像显示方向(或第三方向DR3)上进一步行进，从而提高颜色转换层CCL的光输出效率。根据一个或更多个实施例，第二堤BNK2和第一堤BNK1可以包括相同的材料。例如，第二堤BNK2可以是包括拒液性有机材料的有机层。第二堤BNK2可以是包括氟类拒液剂的有机层。由于具有拒液性的第二堤BNK2位于第一堤BNK1上，因此非发射区域NEMA可以被分隔成疏水区域。
颜色转换层CCL可以在被第二堤BNK2围绕的发射区域EMA中形成在第一像素电极PE1和第二像素电极PE2上。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。例如，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换成第二颜色(或特定颜色)的光的颜色转换颗粒QD。
在像素PXL是红色像素(或红色子像素)的情况下，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换成第二颜色的光(例如，红色的光)的红色量子点的颜色转换颗粒QD。
在像素PXL是绿色像素(或绿色子像素)的情况下，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换成第二颜色的光(例如，绿色的光)的绿色量子点的颜色转换颗粒QD。
在像素PXL是蓝色像素(或蓝色子像素)的情况下，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换成第二颜色的光(例如，蓝色的光)的蓝色量子点的颜色转换颗粒QD。根据一个或更多个实施例，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置包括光散射颗粒SCT的光散射层来代替包括颜色转换颗粒QD的颜色转换层CCL。例如，在发光元件LD发射蓝色的光的情况下，像素PXL可以包括包含光散射颗粒SCT的光散射层。根据一个或更多个实施例，可以省略上述光散射层。根据实施例，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物来代替颜色转换层CCL。
由于具有拒液性的第二堤BNK2位于非发射区域NEMA的第一堤BNK1上，因此可以防止包括颜色转换颗粒QD的墨扩散到除了亲水区域之外的区域(疏水区域或非发射区域NEMA)，并且可以引导墨使得墨仅位于作为亲水区域的发射区域EMA中。墨可以位于发射区域EMA中并固化以变成颜色转换层CCL。
显示元件层DPL可以包括设置在颜色转换层CCL和第二堤BNK2上的盖层CPL。
盖层CPL可以整体地(或完全地)设置在像素PXL的像素区域PXA中，以覆盖第二堤BNK2和颜色转换层CCL。盖层CPL可以直接设置在第二堤BNK2和颜色转换层CCL上。盖层CPL可以是包括无机材料的无机绝缘层。盖层CPL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。盖层CPL可以完全地覆盖第二堤BNK2和颜色转换层CCL，以防止水、湿气等从外部流入到显示元件层DPL中。
盖层CPL可以具有平坦的表面，并且可以减轻由设置在其下面的组件产生的台阶差(或高度差)。例如，盖层CPL可以包括包含有机材料的有机绝缘层。盖层CPL可以是对于显示区域DA公共地设置的共层，但是不限于此。
滤色器层CFL可以设置和/或形成在盖层CPL上。
在图16的实施例中，滤色器层CFL可以包括与每个像素PXL的颜色对应的滤色器CF和与滤色器CF相邻的光阻挡图案LBP。
滤色器CF可以包括选择性地透射由颜色转换层CCL转换的特定颜色的光的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器CF可以设置在盖层CPL的表面上以对应于颜色转换层CCL。
光阻挡图案LBP可以设置在盖层CPL的表面上以与滤色器CF相邻。例如，光阻挡图案LBP可以位于盖层CPL的表面上以对应于非发射区域NEMA。光阻挡图案LBP可以对应于第二堤BNK2。光阻挡图案LBP可以包括防止其中光(或光线)在像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷的光阻挡材料。例如，光阻挡图案LBP可以包括黑矩阵。光阻挡图案LBP可以防止从相邻的像素PXL中的每个发射的光的颜色混合。
光阻挡图案LBP可以以其中叠置有选择性地透射不同颜色的光的至少两个滤色器的多层(或多个膜)的形式设置。例如，光阻挡图案LBP可以包括位于非发射区域NEMA的盖层CPL上的第一滤色器、位于第一滤色器上并与第一滤色器叠置的第二滤色器和位于第二滤色器上并与第二滤色器叠置的第三滤色器。在这种情况下，在像素区域PXA的非发射区域NEMA中，第一滤色器、第二滤色器和第三滤色器可以用作阻挡光的透射的光阻挡图案LBP。
封装层ENC可以设置和/或形成在滤色器层CFL上。
封装层ENC可以包括第五绝缘层INS5。第五绝缘层INS5可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。第五绝缘层INS5可以整体地覆盖位于其下面的构造，并且可以阻挡水、湿气等从外部流入到滤色器层CFL和显示元件层DPL中。
在根据上述实施例的显示装置(“每个子像素”或“每个像素PXL”)中，颜色转换层CCL和滤色器CF可以设置在发光元件LD上。因此，可以通过颜色转换层CCL和滤色器CF发射具有优异的颜色再现性的光，因此可以提高光输出效率。
在一个或更多个实施例中，第五绝缘层INS5可以形成为多层。例如，第五绝缘层INS5可以包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层。然而，第五绝缘层INS5的材料和/或结构可以不同地改变。此外，根据一个或更多个实施例，至少一个外涂层、填料层和/或上基底等还可以设置在第五绝缘层INS5上。
在上述实施例中，颜色转换层CCL直接形成在第三绝缘层INS3和第二像素电极PE2上，但是公开不限于此。根据一个或更多个实施例，如图17中所示，颜色转换层CCL可以形成在单独的基底(例如，上基底U_SUB)中，并且可以通过中间层CTL与包括第一像素电极PE1和第二像素电极PE2的显示元件层DPL结合。
中间层CTL可以是用于加强显示元件层DPL与上基底U_SUB之间的粘合力的透明粘合层(例如，光学透明粘合剂)，但是不限于此。根据一个或更多个实施例，中间层CTL可以是用于通过转换从发光元件LD发射并行进到上基底U_SUB的光的折射率来提高像素PXL的发射亮度的折射率转换层。根据一个或更多个实施例，中间层CTL可以包括由具有绝缘性质和粘合性质的绝缘材料形成的填料。
上基底U_SUB可以形成显示装置的封装基底和/或窗构件。上基底U_SUB可以包括基体层BSL(或基体基底)、颜色转换层CCL、第二堤BNK2、滤色器CF、光阻挡图案LBP以及第一盖层CPL1和第二盖层CPL2。
基体层BSL可以是刚性基底或柔性基底，并且其材料或性质没有具体地限制。基体层BSL和基底SUB可以由相同的材料形成，或者可以由不同的材料形成。
在图17中，颜色转换层CCL可以设置在第一盖层CPL1的表面上以面对显示元件层DPL。滤色器CF可以设置在基体层BSL的表面上以对应于颜色转换层CCL。
第一盖层CPL1可以设置和/或形成在滤色器CF与颜色转换层CCL之间。
第一盖层CPL1可以设置在滤色器CF上以覆盖滤色器CF，从而保护滤色器CF。第一盖层CPL1可以是包括无机材料的无机层或包括有机材料的有机层。
光阻挡图案LBP可以与滤色器CF相邻地定位。光阻挡图案LBP可以设置在基体层BSL的表面上以对应于每个像素PXL的非发射区域NEMA。
光阻挡图案LBP可以位于基体层BSL的表面上，并且可以与滤色器CF相邻地定位。第一盖层CPL1可以设置和/或形成在光阻挡图案LBP上。
颜色转换层CCL和第二堤BNK2可以设置在第一盖层CPL1的表面上。第二堤BNK2可以是最终限定每个像素PXL的发射区域EMA的结构，并且可以形成为包括具有拒液性的有机材料的有机层。在供应颜色转换层CCL的步骤中，第二堤BNK2可以是最终限定颜色转换层CCL将供应到其的发射区域EMA的坝结构。
第二盖层CPL2可以整体地设置和/或形成在颜色转换层CCL和第二堤BNK2上。
第二盖层CPL2可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种，但是不限于此。根据一个或更多个实施例，第二盖层CPL2可以形成为包括有机材料的有机层。第二盖层CPL2可以设置在颜色转换层CCL上以保护颜色转换层CCL免受外部水、湿气等影响，从而进一步提高颜色转换层CCL的可靠性。
上述上基底U_SUB可以通过使用中间层CTL与显示元件层DPL结合。
图18是沿着图3的线I-I’截取的示意性剖视图。
关于图18的第一像素PXL1至第三像素PXL3，为了避免重复描述，主要描述与上述实施例的点不同的点。在实施例中未特别地描述的部分与上述实施例一致，相同的附图标记表示相同的组件，并且相似的附图标记表示相似的组件。
为了方便起见，图18仅示出了第一像素PXL1至第三像素PXL3中的每个的部分构造。
参照图3和图18，第一像素PXL1(或第一子像素)、第二像素PXL2(或第二子像素)和第三像素PXL3(或第三子像素)可以在一个方向上布置。第一像素PXL1、第二像素PXL2和第三像素PXL3以及参照图6至图14描述的像素PXL中的每个可以具有相同的构造。
基底SUB的显示区域DA可以包括其中设置(或布置)有第一像素PXL1的第一像素区域PXA1、其中设置(或布置)有第二像素PXL2的第二像素区域PXA2以及其中设置(或布置)有第三像素PXL3的第三像素区域PXA3。在一个或更多个实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，公开不限于此，并且根据一个或更多个实施例，第二像素PXL2可以是红色像素，第一像素PXL1可以是绿色像素，并且第三像素PXL3可以是蓝色像素。此外，根据实施例，第三像素PXL3可以是红色像素，第一像素PXL1可以是绿色像素，并且第二像素PXL2可以是蓝色像素。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括发射区域EMA。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括与对应的像素PXL的发射区域EMA相邻的非发射区域NEMA。第一堤BNK1可以位于非发射区域NEMA中。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的显示元件层DPL可以包括第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、第一堤图案BNP1和第二堤图案BNP2、第一堤BNK1和第二堤BNK2、第二绝缘层INS2、至少一个发光元件LD、第三绝缘层INS3、第一像素电极PE1和第二像素电极PE2、颜色转换层CCL以及盖层CPL。颜色转换层CCL可以包括第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3。第一颜色转换层CCL1可以位于第一像素PXL1的第一像素电极PE1和第二像素电极PE2上，第二颜色转换层CCL2可以位于第二像素PXL2的第一像素电极PE1和第二像素电极PE2上，并且第三颜色转换层CCL3可以位于第三像素PXL3的第一像素电极PE1和第二像素电极PE2上。
滤色器层CFL和封装层ENC可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的显示元件层DPL上。滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2、第三滤色器CF3和光阻挡图案LBP。第一滤色器CF1可以位于盖层CPL的表面上以对应于第一颜色转换层CCL1，第二滤色器CF2可以位于盖层CPL的表面上以对应于第二颜色转换层CCL2，并且第三滤色器CF3可以位于盖层CPL的表面上以对应于第三颜色转换层CCL3。
在发光元件LD在其中设置有第一像素PXL1的第一像素区域PXA1中对准之前，具有亲液性质的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2位于发射区域EMA中，并且具有拒液性的第一堤BNK1位于非发射区域NEMA中。因此，第一像素区域PXA1可以被划分成具有亲水性的发射区域EMA和具有疏水性的非发射区域NEMA。
在发光元件LD在其中设置有第二像素PXL2的第二像素区域PXA2中对准之前，具有亲液性质的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2位于发射区域EMA中，并且具有拒液性的第一堤BNK1位于非发射区域NEMA中。因此，第二像素区域PXA2可以被划分成具有亲水性的发射区域EMA和具有疏水性的非发射区域NEMA。
在发光元件LD在其中设置有第三像素PXL3的第三像素区域PXA3中对准之前，具有亲液性质的第一绝缘层INS1以及第一堤图案BNP1和第二堤图案BNP2位于发射区域EMA中，并且具有拒液性的第一堤BNK1位于非发射区域NEMA中。因此，第三像素区域PXA3可以被划分成具有亲水性的发射区域EMA和具有疏水性的非发射区域NEMA。
在上述实施例中，根据第一绝缘层INS1、第一堤图案BNP1、第二堤图案BNP2和第一堤BNK1的材料性质，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的像素区域PXA可以被划分成具有亲水性的发射区域EMA和具有疏水性的非发射区域NEMA。因此，在发光元件LD供应到第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的情况下，发光元件LD可以仅在对应的像素PXL的亲水区域中对准。因此，可以防止其中发光元件LD在不想要的区域中对准的异常对准缺陷。
此外，在上述实施例中，通过在对应的像素PXL的非发射区域NEMA中形成具有拒液性的第一堤BNK1，可以省略用于将拒液性提供到堤的拒液工艺，从而提高显示装置的制造工艺效率。
上面的描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上面描述的公开的实施例可以单独实现或彼此组合实现。
因此，公开中所公开的实施例不旨在限制公开的技术精神，而是为了描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应该由权利要求解释，并且应该解释的是，等同范围内的所有技术精神包括在公开的范围内。

Claims (14)

1.一种显示装置，所述显示装置包括：
基底；以及
多个像素，设置在所述基底上并且均包括发射区域和非发射区域，
所述多个像素中的每个包括：过孔层，设置在所述基底上并包括有机层；第一对准电极和第二对准电极，在所述发射区域中设置在所述过孔层上并且彼此间隔开；第一绝缘层，设置在所述发射区域的所述第一对准电极和所述第二对准电极上并且包括亲液性有机材料；第一堤图案和第二堤图案，设置在所述发射区域的所述第一绝缘层上并且彼此间隔开；第一堤，设置在所述非发射区域中，包括对应于所述发射区域的开口，并且包括拒液性有机材料；以及发光元件，在所述发射区域中在所述第一堤图案与所述第二堤图案之间设置在所述第一绝缘层上。
2.根据权利要求1所述的显示装置，其中，所述第一堤图案和所述第二堤图案包括所述亲液性有机材料。
3.根据权利要求2所述的显示装置，其中，所述第一绝缘层、所述第一堤图案和所述第二堤图案彼此成一体。
4.根据权利要求2所述的显示装置，其中，所述拒液性有机材料包括包含拒液剂和自由基引发剂的丙烯酸聚合物，所述拒液剂是氟类拒液剂。
5.根据权利要求2所述的显示装置，其中，所述第一堤在所述非发射区域中设置在所述第一绝缘层上，并且其中，所述过孔层、所述第一绝缘层、所述第一堤图案和所述第二堤图案以及所述第一堤彼此连接。
6.根据权利要求2所述的显示装置，其中，
所述第一绝缘层在所述发射区域中覆盖所述第一对准电极、所述第二对准电极和所述过孔层，并且
在平面图中，所述第一绝缘层不与所述第一堤叠置。
7.根据权利要求6所述的显示装置，其中，所述第一堤在所述非发射区域中设置在所述过孔层上。
8.根据权利要求2所述的显示装置，其中，
所述第一堤图案在所述发射区域中与所述发光元件的第一端相邻，并且接触所述第一堤的一侧表面，并且
所述第二堤图案在所述发射区域中与所述发光元件的第二端相邻，并且接触所述第一堤的另一侧表面。
9.根据权利要求2所述的显示装置，其中，所述多个像素中的每个还包括：
第一电极，直接设置在所述第一堤图案上并电连接到所述发光元件的第一端和所述第一对准电极；以及
第二电极，直接设置在所述第二堤图案上并电连接到所述发光元件的第二端和所述第二对准电极。
10.根据权利要求9所述的显示装置，其中，
所述多个像素中的每个还包括：第二绝缘层，设置在所述发光元件上并暴露所述发光元件的所述第一端和所述第二端；以及第三绝缘层，设置在所述第一电极上，并且
所述第二绝缘层和所述第三绝缘层包括无机层。
11.根据权利要求10所述的显示装置，其中，
所述第一绝缘层包括：第一接触孔，暴露所述第一对准电极的一部分；以及第二接触孔，暴露所述第二对准电极的一部分，
所述第一电极通过所述第一接触孔电连接到所述第一对准电极，并且
所述第二电极通过所述第二接触孔电连接到所述第二对准电极。
12.根据权利要求11所述的显示装置，其中，所述第一接触孔和所述第二接触孔设置在所述非发射区域中。
13.根据权利要求10所述的显示装置，其中，所述多个像素中的每个还包括：
颜色转换层，在所述发射区域中设置在所述第一电极和所述第二电极上，并将从所述发光元件发射的第一颜色的光转换成第二颜色的光；
第二堤，在所述非发射区域中设置在所述第一堤上并围绕所述颜色转换层；以及
滤色器，设置在所述颜色转换层上以选择性地透射所述第二颜色的所述光。
14.一种制造显示装置的方法，所述方法包括以下步骤：
在基底上形成包括发射区域和非发射区域的至少一个像素，其中，
形成所述至少一个像素的步骤包括：在所述基底上形成包括有机层的过孔层；在所述发射区域的所述过孔层上形成彼此间隔开的第一对准电极和第二对准电极；在所述发射区域的所述第一对准电极和所述第二对准电极上形成包括亲液性有机材料并具有平坦表面的第一绝缘层；在所述发射区域的所述第一绝缘层上形成在平面图中与所述第一对准电极叠置的第一堤图案和在所述平面图中与所述第二对准电极叠置的第二堤图案；在所述非发射区域的所述第一绝缘层上形成第一堤，所述第一堤包括对应于所述发射区域的开口并且包括拒液性有机材料；在所述发射区域中在所述第一堤图案与所述第二堤图案之间在所述第一绝缘层上将至少一个发光元件对准；直接在所述第一堤图案上形成电连接到所述至少一个发光元件的第一端中的每个和所述第一对准电极的第一电极；直接在所述第二堤图案上形成电连接到所述至少一个发光元件的第二端中的每个和所述第二对准电极的第二电极，并且
所述第一堤图案和所述第二堤图案包括所述亲液性有机材料。
CN202211613449.6A 2021-12-15 2022-12-15 显示装置和制造该显示装置的方法 Pending CN116264241A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0180104 2021-12-15
KR1020210180104A KR20230091246A (ko) 2021-12-15 2021-12-15 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN116264241A true CN116264241A (zh) 2023-06-16

Family

ID=86695031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211613449.6A Pending CN116264241A (zh) 2021-12-15 2022-12-15 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230187428A1 (zh)
KR (1) KR20230091246A (zh)
CN (1) CN116264241A (zh)

Also Published As

Publication number Publication date
KR20230091246A (ko) 2023-06-23
US20230187428A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US20230005898A1 (en) Pixel and display device including the same
US20230121816A1 (en) Display device and manufacturing method thereof
CN114388553A (zh) 显示设备及其制造方法
EP4135031A1 (en) Display device and method of fabricating the same
CN115223458A (zh) 像素及包括其的显示装置
CN113644090A (zh) 显示装置
EP4102562A1 (en) Display device and method of fabricating the same
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN116264241A (zh) 显示装置和制造该显示装置的方法
US11961844B2 (en) Pixel and display device including the same
EP4207322A1 (en) Display device and method of fabricating the same
US12048221B2 (en) Display device and manufacturing method thereof
US20230327065A1 (en) Pixel and display device having the same
CN219800895U (zh) 显示装置
US20240038956A1 (en) Pixel and display device including the same
US20240014351A1 (en) Display device and method of fabricating the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
EP4333057A1 (en) Display device and method of fabricating the same
US20220367433A1 (en) Display device and method of fabricating the same
US20240072103A1 (en) Display device and method of fabricating the same
CN117529816A (zh) 显示装置及其制造方法
CN117716506A (zh) 显示装置
KR20240002279A (ko) 표시 장치
CN114388551A (zh) 显示装置及其制造方法
CN116805630A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication