CN115223458A - 像素及包括其的显示装置 - Google Patents

像素及包括其的显示装置 Download PDF

Info

Publication number
CN115223458A
CN115223458A CN202210390957.6A CN202210390957A CN115223458A CN 115223458 A CN115223458 A CN 115223458A CN 202210390957 A CN202210390957 A CN 202210390957A CN 115223458 A CN115223458 A CN 115223458A
Authority
CN
China
Prior art keywords
electrode
pixel
light emitting
conductive pattern
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210390957.6A
Other languages
English (en)
Inventor
辛珉暻
金东佑
李世贤
仓学璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115223458A publication Critical patent/CN115223458A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及像素以及包括该像素的显示装置。像素包括：第一导电图案、第二导电图案和第三导电图案，彼此间隔开；第一电极，与第一导电图案至少部分地重叠，并且直接接触第一导电图案；第二电极，与第一电极相邻；第三电极，在第三导电图案上，并直接接触第三导电图案；第四电极，与第二导电图案至少部分地重叠，并且直接接触第二导电图案；第一像素电极和第二像素电极，在第一电极、第二电极、第三电极和第四电极中的至少一个上；以及发光元件，电连接到第一像素电极和第二像素电极。第一导电图案、第一电极和第一像素电极彼此电连接。第三导电图案、第三电极和第二像素电极彼此电连接。

Description

像素及包括其的显示装置
相关申请的交叉引用
本申请要求于2021年4月15日在韩国知识产权局提交的第10-2021-0049357号韩国专利申请的优先权和利益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素和包括该像素的显示装置。
背景技术
随着对信息显示的兴趣和对便携式信息媒体的需求的增加，已经聚焦于显示装置进行研究和商业化。
将理解的是，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括并非是本文中公开的主题的相应有效申请日之前被相关领域的技术人员已知或理解的内容的一部分的概念、构思或认识。
发明内容
实施方式提供了具有改善的可靠性的像素和包括该像素的显示装置。
在实施方式中，像素可以包括：第一导电图案、第二导电图案和第三导电图案，彼此间隔开；第一电极，与第一导电图案至少部分地重叠，并且直接接触第一导电图案；第二电极，与第一电极相邻；第三电极，与第二电极相邻，第三电极设置在第三导电图案上，并直接接触第三导电图案；第四电极，与第三电极相邻，第四电极与第二导电图案至少部分地重叠，并且直接接触第二导电图案；第一像素电极和第二像素电极，设置在第一电极、第二电极、第三电极和第四电极中的至少一个上，第一像素电极和第二像素电极彼此间隔开；以及发光元件，电连接到第一像素电极和第二像素电极。第一导电图案、第一电极和第一像素电极彼此电连接。第三导电图案、第三电极和第二像素电极彼此电连接。
在实施方式中，像素还可以包括：第一堤部图案，位于第一导电图案和第一电极之间，第一堤部图案与第一导电图案和第一电极中的每个重叠；第二堤部图案，位于第二电极和第三电极下方，第二堤部图案与第二电极和第三电极中的每个重叠；第三堤部图案，位于第二导电图案和第四电极之间，第三堤部图案与第二导电图案和第四电极中的每个重叠；以及绝缘层，设置在第一电极、第二电极、第三电极和第四电极上。
在实施方式中，像素可以包括：发射区域，发光元件设置在发射区域中；以及非发射区域，与发射区域相邻。像素可以包括设置在非发射区域中的堤部，通过堤部限定与发射区域对应的第一开口和与第一开口间隔开的第二开口。第一导电图案的至少一部分和第一电极的至少一部分可以在第二开口中被去除。第二导电图案的至少一部分和第四电极的至少一部分可以在第二开口中被去除。
在实施方式中，第一导电图案可以与第一电极的至少一部分重叠，可以沿着第一电极的延伸方向延伸，并且可以在发射区域中与堤部相邻。第二导电图案可以与第四电极的至少一部分重叠，可以沿着第四电极的延伸方向延伸，并且可以在发射区域中与堤部相邻。
在实施方式中，绝缘层可以包括：第一接触孔，暴露第一导电图案的一部分；以及第二接触孔，暴露第三电极的一部分。第一接触孔可以位于第一开口内。第二接触孔可以位于第二开口内。
在实施方式中，在将发光元件设置在发射区域中之前，可以向第一导电图案、第一电极、第二导电图案和第四电极施加第一对准信号。在将发光元件设置在发射区域中之前，可以向第二电极和第三电极施加第二对准信号。
在实施方式中，第一对准信号和第二对准信号可以彼此不同。第二对准信号可以是交流信号。第一对准信号可以是接地电压。
在实施方式中，像素还可以包括：至少一个晶体管，设置在衬底上；至少一个电力线，设置在衬底上，向至少一个电力线提供预定电源；以及钝化层，设置在至少一个晶体管和至少一个电力线之上，钝化层包括暴露至少一个晶体管的一部分的第一接触部和暴露至少一个电力线的一部分的第二接触部。
在实施方式中，第一导电图案的至少一部分可以与第一接触部重叠。第三导电图案可以与第二接触部重叠。
在实施方式中，第一导电图案可以通过第一接触部电连接到至少一个晶体管。第三导电图案可以通过第二接触部电连接到至少一个电力线。
在实施方式中，第一电极可以电连接到至少一个晶体管并且可以直接接触第一导电图案。第三电极可以电连接到至少一个电力线并可以直接接触第三导电图案。
在实施方式中，第一接触部和第二接触部可以与堤部重叠。
在实施方式中，像素还可以包括：颜色转换层，位于发光元件上方，颜色转换层将第一颜色的光转换成第二颜色的光，第一颜色的光从发光元件发射；以及滤色器，位于颜色转换层的顶部上。第二颜色的光可以选择性地透射穿过滤色器。
在实施方式中，像素还可以包括设置在绝缘层上的中间电极，中间电极与第一像素电极和第二像素电极间隔开。
在实施方式中，中间电极可以包括设置成彼此间隔开的第一中间电极、第二中间电极和第三中间电极。第一中间电极、第二中间电极和第三中间电极中的至少一个以及第一像素电极和第二像素电极中的至少一个可以设置在相同的层上。
在实施方式中，发光元件可以包括：第一发光元件，设置在第一像素电极和第一中间电极之间，第一发光元件电连接到第一像素电极和第一中间电极；第二发光元件，设置在第一中间电极和第二中间电极之间，第二发光元件电连接到第一中间电极和第二中间电极；第三发光元件，设置在第二中间电极和第三中间电极之间，第三发光元件电连接到第二中间电极和第三中间电极；以及第四发光元件，设置在第三中间电极和第二像素电极之间，第四发光元件电连接到第三中间电极和第二像素电极。
在实施方式中，中间电极可以包括：第一中间电极；第二中间电极，与第二像素电极相邻；以及连接电极，将第一中间电极和第二中间电极彼此连接。第一中间电极、第二中间电极和连接电极可以与彼此成一体。
在实施方式中，发光元件可以包括：第一发光元件，设置在第一像素电极和第一中间电极之间，第一发光元件电连接到第一像素电极和第一中间电极；以及第二发光元件，设置在第二中间电极和第二像素电极之间，第二发光元件电连接到第二中间电极和第二像素电极。
在实施方式中，显示装置可以包括各自包括发射区域和非发射区域的多个像素区域。显示装置可以包括：衬底；以及像素，在像素区域中的每个中位于衬底上。像素可以包括：第一导电图案、第二导电图案和第三导电图案，在衬底上彼此间隔开；第一电极，与第一导电图案至少部分地重叠，并且直接接触第一导电图案；第二电极，与第一电极相邻；第三电极，与第二电极相邻，第三电极设置在第三导电图案上，并直接接触第三导电图案；第四电极，与第三电极相邻并且与第二导电图案部分地重叠，并且直接接触第二导电图案；绝缘层，覆盖第一电极、第二电极、第三电极和第四电极，绝缘层包括暴露第一导电图案的一部分的第一接触孔和暴露第三电极的一部分的第二接触孔；堤部，在非发射区域中位于绝缘层上，堤部具有与发射区域对应的第一开口和与第一开口间隔开的第二开口；第一像素电极和第二像素电极，设置在绝缘层上，第一像素电极和第二像素电极彼此间隔开；中间电极，与第一像素电极和第二像素电极间隔开；以及发光元件，电连接到第一像素电极、第二像素电极和中间电极。第一导电图案、第一电极和第一像素电极彼此电连接。第三导电图案、第三电极和第二像素电极彼此电连接。
在实施方式中，第一导电图案可以在发射区域中邻近堤部地延伸。第二导电图案可以在发射区域中与堤部相邻。第一像素电极与第一导电图案可以至少部分地重叠，并且可以通过第一接触孔直接接触第一导电图案。
附图说明
现将在下文中参考附图更全面地描述示例性实施方式；然而，这些示例性实施方式可以以不同的形式来实现，并且不应被解释为限于本文中所描述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达示例实施方式的范围。
在附图中，为了图示的清楚，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记通篇表示相同的元件。
图1和图2是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3是图1中所示的发光元件的示意性剖视图。
图4是示意性地示出根据本公开的实施方式的显示装置的平面图。
图5A和图5B是示意性地示出图4中所示的像素中所包括的部件之间的电连接关系的各种实施方式的电路图。
图6是示意性地示出图4中所示的像素的平面图。
图7是仅示意性地示出图6中所示的像素的一些部件的平面图。
图8至图10是沿着图6中所示的线I-I'截取的示意性剖视图。
图11是沿着图6中所示的线II-II'截取的示意性剖视图。
图12是沿着图6中所示的线III-III'截取的示意性剖视图。
图13是示出根据本公开的实施方式的流过像素的驱动电流的示意性平面图，并且例如示出了流过图6中所示的像素的驱动电流。
图14是示意性地示出对准发光元件之前的像素的平面图。
图15是根据本公开的实施方式的像素的示意性平面图。
具体实施方式
现将在下文中参考示出了实施方式的附图更全面地描述本公开。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
相同的附图标记通篇表示相同的元件。在附图中，为了清楚，特定线、层、部件、元件或特征的厚度可能被夸大。将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。
还将理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在和/或添加。此外，诸如层、区域、衬底或板的元件被放置在另一元件“上”或“上方”的表述不仅指示该元件被“直接”放置在另一元件“上”或放置在另一元件“正上方”的情况，也指示又一元件插置在该元件和另一元件之间的情况。相反，诸如层、区域、衬底或板的元件被放置在另一元件“下面”或“下方”的表述不仅指示该元件被“直接”放置在另一元件“下面”或放置在另一元件“正下方”的情况，也指示又一元件插置在该元件和另一元件之间的情况。
在本说明书中，将理解的是，当元件(例如，第一元件)“与”另一元件(例如，第二元件)“(可操作地或通信地)联接”/“(可操作地或通信地)联接到”另一元件(例如，第二元件)、或者“连接到”另一元件(例如，第二元件)时，该元件可以与另一元件直接联接/直接联接到另一元件，并且在该元件和另一元件之间可以存在中间元件(例如，第三元件)。此外，在本说明书中，术语“连接”或“联接”可以意为包括物理和/或电连接、或者物理和/或电联接。
如本文中所使用的，诸如“一”、“一个”和“该”的单数形式旨在也包括复数形式，除非上下文另外清楚地指示。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意为“A、B、或A和B”。术语“和”和“或”可以以连接词性含义或反意连接词性含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意为“A、B、或A和B”。
本文中所使用的“约”或“近似”包括所述值以及如本领域普通技术人员考虑所讨论的测量以及与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意为在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
术语“重叠”或“重叠的”意为第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，并且意为第二对象可以在第一对象的上方或下方，或者在第一对象的一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、在…之上延伸、覆盖或部分覆盖，或者可以是如本领域普通技术人员将领会和理解的任何其它合适的术语。
将理解的是，当在说明书中诸如区域、层、部分等的元件被称为“在”另一元件“上”、“连接到”另一元件、或“联接到”另一元件时，该元件可以直接设置在以上描述的另一元件上、直接连接到以上描述的另一元件、或直接联接到以上描述的另一元件，或者中间元件可以设置在该元件与另一元件之间。
将理解的是，术语“连接到”或“联接到”可以包括物理或电连接、或者物理或电联接。
在下文中，将参考附图详细描述本公开的实施方式和本领域技术人员容易理解本公开的内容所需的事项。在以下描述中，本公开中的单数形式旨在也包括复数形式，除非上下文另外清楚地指示。
图1和图2是示意性地示出根据本公开的实施方式的发光元件LD的立体图。图3是图1中所示的发光元件LD的示意性剖视图。
在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1至图3中所示的实施方式。
参考图1至图3，发光元件LD可以包括第一半导体层11、第二半导体层13、以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实施为第一半导体层11、有源层12和第二半导体层13在其中顺序地堆叠的发光堆叠结构(或堆叠结构)。
发光元件LD可以设置成在一个方向上延伸的形状。当假设发光元件LD的延伸方向是长度方向时，发光元件LD沿着延伸方向可以包括端部分(或下端部分)和另一端部分(或上端部分)。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一个端部分处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部分处。例如，第一半导体层11可以设置在发光元件LD的一个端部分处，并且第二半导体层13可以设置在发光元件LD的另一端部分处。
发光元件LD可以设置成各种形状。例如，发光元件LD可以具有如图1中所示在其长度方向上长(即，其纵横比大于1)的棒状形状、条状形状、柱状形状等。在实施方式中，发光元件LD在长度方向上的长度L可以大于发光元件LD的直径D(或剖面的宽度)。然而，本公开不限于此。在一些实施方式中，发光元件LD可以具有如图2中所示在其长度方向上短(即，其纵横比小于1)的棒状形状、条状形状、柱状形状等。此外，在一些实施方式中，发光元件LD可以具有长度L和直径D相同的棒状形状、条状形状、柱状形状等。
发光元件LD可以包括例如发光二极管(LED)，其制造得足够小以具有在纳米至微米的范围内的直径D和/或长度L。
当发光元件LD在其长度方向上长(即，其纵横比大于1)时，发光元件LD的直径D可以是约0.5μm至约6μm，并且发光元件LD的长度L可以是约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以根据应用发光元件LD的照明装置或自发光显示装置的需求条件(或设计条件)而改变。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何半导体材料，并且包括掺杂有第一导电掺杂剂(或n型掺杂剂)(诸如Si、Ge或Sn)的n型半导体层。然而，构成第一半导体层11的材料不限于此。第一半导体层11可以由各种材料构成。第一半导体层11沿着发光元件LD的长度方向可以包括接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的端部分(或下端部分)。
有源层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。例如，当有源层12形成为多量子阱结构时，在有源层12中可以周期性地且重复地堆叠构成一个单元的阻挡层(未示出)、应变增强层和阱层。应变增强层可以具有比阻挡层的晶格常数小的晶格常数，以进一步增强应变(例如，施加到阱层的压缩应变)。然而，有源层12的结构不限于以上描述的实施方式。
有源层12可以发射具有400nm至900nm的波长的光，并且有源层12可以使用双异质结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以沿着发光元件LD的长度方向形成在有源层12的顶部和/或底部上。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12。有源层12可以由各种材料构成。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
当向发光元件LD的两个端部分施加电场时，当电子-空穴对在有源层12中复合时，发光元件LD发光。通过使用这种原理来控制发光元件LD的发光，使得发光元件LD可以用作各种发光装置(包括显示装置的像素)的光源(或发光源)。
第二半导体层13形成在有源层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有第二导电掺杂剂(或p型掺杂剂)(诸如Mg、Zn、Ca、Sr或Ba)的p型半导体层。然而，构成第二半导体层13的材料不限于此。第二半导体层13可以由各种材料构成。第二半导体层13沿着发光元件LD的长度方向可以包括接触有源层12的第二表面的下表面和暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的另一端部分(或上端部分)。
在实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的厚度。例如，沿着发光元件LD的长度方向，第一半导体层11可以具有比第二半导体层13的厚度相对更厚的厚度。因此，发光元件LD的有源层12可以定位成与到第一半导体层11的下表面相比，更邻近第二半导体层13的上表面。
尽管第一半导体层11和第二半导体层13中的每个均被示出为单层，但是本公开不限于此。在实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每个可以进一步包括至少一个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，以执行用于减小晶格常数差的缓冲功能。TSBR层可以配置成p型半导体层，诸如p-GaInP、p-AlInP或p-AlGaInP，但本公开不限于此。
在一些实施方式中，除了第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13的顶部上的接触电极(未示出)(下文中，称为“第一接触电极”)。在其它实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端处的另一接触电极(未示出)(下文中，称为“第二接触电极”)。
第一接触电极和第二接触电极可以是欧姆接触电极，但本公开不限于此。在一些实施方式中，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其任何氧化物或合金的中的一种或多种的不透明金属，但本公开不限于此。在一些实施方式中，第一接触电极和第二接触电极可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。
第一接触电极和第二接触电极中分别包括的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，发光元件LD中生成的光可以穿过第一接触电极和第二接触电极被发射到发光元件LD的外部。在一些实施方式中，当发光元件LD中生成的光不穿过第一接触电极和第二接触电极并且通过发光元件LD的除了端部分以外的区域发射到外部时，第一接触电极和第二接触电极可以包括不透明的金属。
在本公开的实施方式中，发光元件LD还可以包括绝缘膜14。然而，在一些实施方式中，可以省略绝缘膜14，并且绝缘膜14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的部分。
绝缘膜14可以防止当有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。此外，绝缘膜14使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。此外，当密集地设置发光元件LD时，绝缘膜14可以防止在发光元件LD之间可能发生的不期望的短路。是否设置绝缘膜14不作限制，只要可以防止有源层12与外部导电材料发生短路即可。
绝缘膜14可以设置成完全地围绕包括第一半导体层11、有源层12和第二半导体层13的发光堆叠结构的外圆周的形状。
尽管绝缘膜14被示出为完全地围绕第一半导体层11、有源层12和第二半导体层13中的每个的外圆周，但是本公开不限于此。在一些实施方式中，当发光元件LD包括第一接触电极时，绝缘膜14可以完全地围绕第一半导体层11、有源层12、第二半导体层13和第一接触电极中的每个的外圆周。在其它实施方式中，绝缘膜14可以不完全地围绕第一接触电极的外圆周，或者可以仅围绕第一接触电极的外圆周的一部分，并且可以不围绕第一接触电极的外圆周的另一部分。在一些实施方式中，当第一接触电极设置在发光元件LD的端部分(或上端部分)处并且第二接触电极设置在发光元件LD的另一端部分(或下端部分)处时，绝缘膜14可以暴露第一接触电极和第二接触电极中的每个的至少一部分。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由以下构成的组中的至少一种绝缘材料：硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、二氧化钛(TiO2)、铪氧化物(HfOx)、锶钛氧化物(SrTiOx)、钴氧化物(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx)、钌氧化物(RuOx)、氧化镍(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO:Al、ZnO:B、InxOy:H、铌氧化物(NbxOy)、镁氟化物(MgFx)、铝氟化物(AlFx)、Alucone聚合物膜、氮化钛(TiN)、氮化钽(TaN)、铝氮化物(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)、氮化钒(VN)等。然而，本公开不限于此，并且可以使用具有绝缘特性的各种材料作为绝缘膜14的材料。
绝缘膜14可以设置成单层的形式，或者可以设置成包括至少两层的多层的形式。例如，当绝缘膜14可以配置为包括顺序堆叠的第一层和第二层的双层时，第一层和第二层可以由不同的材料(或成分)制成，并通过不同的工艺形成。在一些实施方式中，第一层和第二层可以通过连续工艺由相同的材料形成。
在一些实施方式中，发光元件LD可以实施成具有核-壳结构的发光图案。第一半导体层11可以位于核处，即，在发光元件LD的中间(或中央)处，有源层12可以设置和/或形成为围绕第一半导体层11的外圆周的形状，并且第二半导体层13可以设置和/或形成为围绕有源层12的形状。此外，发光元件LD还可以包括围绕第二半导体层13的至少一侧的接触电极(未示出)。在一些实施方式中，发光元件LD还可以包括设置在具有核-壳结构的发光图案的外圆周上并且包括透明绝缘材料的绝缘膜。实施成具有核-壳结构的发光图案的发光元件LD可以通过生长工艺来制造。
以上描述的发光元件LD可以用作用于各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当将发光元件LD混合在将被提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的液体溶液(或溶剂)中时，可以对每个发光元件LD进行表面处理，使得发光元件LD不会在溶液中不均匀地聚集，而是均匀地分散在溶液中。
包括以上描述的发光元件LD的发光单元(或发光装置)可以用于需要光源的各种类型的装置(包括显示装置)中。当发光元件LD设置在显示面板的每个像素的发射区域中时，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD可以用于需要光源的其它类型的装置，诸如照明装置。
图4是示意性地示出根据本公开的实施方式的显示装置的平面图。
在图4中，为了方便，基于在其中显示图像的显示区域DA简要地示出了显示装置。
本公开可以应用于显示表面被应用到其至少一个表面上的任何电子装置，诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可佩戴装置。
参考图1至图4，显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL、设置在衬底SUB上并且驱动像素PXL的驱动单元、以及连接像素PXL和驱动单元的线单元。
根据驱动发光元件LD的方法，显示装置可以划分为无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置实施为有源矩阵型显示装置时，像素PXL中的每个可以包括用于控制提供给发光元件LD的电流的量的驱动晶体管、用于将数据信号传输到驱动晶体管的开关晶体管等。
显示装置可以设置成各种形状。例如，显示装置可以设置成具有彼此平行的两对侧边的矩形板形状，但是本公开不限于此。当显示装置设置成矩形板形状时，两对侧边中的任何一对侧边可以设置成比另一对侧边长。为了方便，示出了显示装置设置成具有一对长边和一对短边的矩形形状的情况。长边的延伸方向表示为第二方向DR2，短边的延伸方向表示为第一方向DR1，并且与长边和短边的延伸方向垂直的方向表示为第三方向DR3。在设置成矩形板形状的显示装置中，长边和短边彼此接触(或相交)的拐角部分可以具有圆形形状。
显示装置可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是在其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是在其中设置有用于驱动像素PXL的驱动单元以及连接像素PXL和驱动单元的线单元的一部分的区域。为了方便，在图4中仅示出了一个像素PXL，但是在衬底SUB的显示区域DA中实质上可以设置多个像素PXL。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有电连接到像素PXL的线单元、以及电连接到线单元并驱动像素PXL的驱动单元。
线单元可以电连接驱动单元和像素PXL。线单元可以是扇出线，其向每个像素PXL提供信号，并且电连接到与每个像素PXL连接的、例如扫描线、数据线、发射控制线等的信号线。此外，线单元可以是电连接到与每个像素PXL电连接的、例如控制线、感测线等的信号线的扇出线，以便实时地补偿每个像素PXL的电特性变化。
衬底SUB可以包括透明绝缘材料，以使光能够透射穿过该衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域可以对应于显示区域DA，以便像素PXL被设置在其中，并且衬底SUB的其它区域可以对应于非显示区域NDA。例如，显示区域DA可以包括其中设置有相应像素PXL的像素区域，以及非显示区域NDA可以设置在显示区域DA的外围处(或设置成与显示区域DA相邻)。
像素PXL中的每个可以在显示区域DA中设置在衬底SUB上。在实施方式中，像素PXL可以在显示区域DA中布置成条纹或
Figure BDA0003595532850000141
布置结构，但是本公开不限于此。
每个像素PXL可以包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有在纳米至微米的范围内的小尺寸，并且与设置成与其相邻的发光元件LD并联连接。然而，本公开不限于此。发光元件LD可以构成每个像素PXL的光源。
每个像素PXL可以包括至少一个光源(例如，图1至图3中所示的发光元件LD)，其由预定信号(例如，扫描信号、数据信号等)和/或预定电源(例如，第一驱动电源、第二驱动电源等)驱动。然而，在本公开的实施方式中，可以用作像素PXL的光源的发光元件LD的类型不限于此。
驱动单元通过线单元向每个像素PXL提供预定信号和预定电源。因此，驱动单元可以控制像素PXL的驱动。
图5A和图5B是示意性地示出图4中所示的像素PXL中所包括的部件之间的电连接关系的各种实施方式的电路图。
例如，图5A和图5B示出了可应用于有源矩阵型显示装置的像素PXL中包括的部件之间的电连接关系的各种实施方式。然而，可应用于本公开的实施方式的像素PXL中所包括的部件的类型不限于此。
在图5A和图5B中，更全面地，像素PXL不仅包括图4中所示的像素PXL中所包括的部件，还包括其中设置所述部件的区域。
参考图1至图5B，像素PXL可以包括发光单元EMU，其生成具有与数据信号对应的亮度的光。此外，像素PXL可以选择性地进一步包括用于驱动发光单元EMU的像素电路PXC。
在一些实施方式中，发光单元EMU可以包括并联连接在第一电力线PL1和第二电力线PL2之间的发光元件LD，其中第一电力线PL1电连接到第一驱动电源VDD以被施加有第一驱动电源VDD的电压，第二电力线PL2电连接到第二驱动电源VSS以被施加有第二驱动电源VSS的电压。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一像素电极PE1、通过第二电力线PL2电连接到第二驱动电源VSS的第二像素电极PE2、以及在第一像素电极PE1和第二像素电极PE2之间以相同方向并联连接的发光元件LD。在实施方式中，第一像素电极PE1可以是阳极，并且第二像素电极PE2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1电连接到第一驱动电源VDD的一个端部分、以及通过第二像素电极PE2电连接到第二驱动电源VSS的另一端部分。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设定为高电势电源，并且第二驱动电源VSS可以设定为低电势电源。在像素PXL的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设定为等于或高于发光元件LD的阈值电压。
如上所述，在向其提供具有不同电势的电压的第一像素电极PE1和第二像素电极PE2之间以相同方向(例如，正向方向)并联连接的发光元件LD可以分别形成有效的光源。
发光单元EMU的发光元件LD中的每个可以发射具有与通过相应的像素电路PXC提供的驱动电流对应的亮度的光。例如，像素电路PXC可以向发光单元EMU提供与每个帧周期期间的相应帧数据的灰度级值对应的驱动电流。提供给发光单元EMU的驱动电流可以分流，以流过发光元件LD中的每个。因此，在每个发光元件LD发射具有与流过其中的电流对应的亮度的光的同时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
已经描述了发光元件LD的两个端部分在第一驱动电源VDD和第二驱动电源VSS之间以相同方向连接的实施方式，但是本公开不限于此。在一些实施方式中，除了形成相应有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起并联连接在第一像素电极PE1和第二像素电极PE2之间，并且可以以与发光元件LD沿其连接的方向相反的方向连接在第一像素电极PE1和第二像素电极PE2之间。尽管在第一像素电极PE1和第二像素电极PE2之间施加预定的驱动电压(例如，正向驱动电压)，但是反向发光元件LDr保持未激活状态，并且因此，基本上没有电流流过反向发光元件LDr。
像素电路PXC可以电连接到与像素PXL电连接的扫描线Si和数据线Dj。此外，像素电路PXC可以电连接到与像素PXL电连接的控制线CLi和感测线SENj。例如，当像素PXL可以设置在显示区域DA的第i行第j列上时，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电源VDD和发光单元EMU之间。第一晶体管T1的第一端子可以通过第一电力线PL1电连接(或联接)到第一驱动电源VDD，第一晶体管T1的第二端子可以电连接到第二节点N2，并且第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2施加到发光单元EMU的驱动电流的量。在实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极。然而，本公开不限于此。在一些实施方式中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以电连接在数据线Dj和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj，第二晶体管T2的第二端子可以电连接到第一节点N1，并且第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子。例如，当第一端子是漏电极时，第二端子可以是源电极。
当从扫描线Si提供具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管T2可以导通，以将数据线Dj和第一节点N1彼此电连接。第一节点N1是第二晶体管T2的第二端子和第一晶体管T1的栅电极彼此电连接的点，并且第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。
第三晶体管T3将第一晶体管T1连接到感测线SENj，以通过感测线SENj获取感测信号，并通过使用感测信号检测像素PXL的特性(包括第一晶体管T1的阈值电压等)。与像素PXL的特性有关的信息可以用于转换图像数据，从而可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以电连接到感测线SENj，并且第三晶体管T3的栅电极可以电连接到控制线CLi。此外，第三晶体管T3的第一端子可以电连接到初始化电源。第三晶体管T3是能够初始化第二节点N2的初始化晶体管。当从控制线CLi提供感测控制信号时，第三晶体管T3可以导通，以将初始化电源的电压传输到第二节点N2。因此，可以初始化存储电容器Cst的电连接到第二节点N2的第二存储电极。
存储电容器Cst的第一存储电极可以电连接到第一节点N1，并且存储电容器Cst的第二存储电极可以电连接到第二节点N2。存储电容器Cst在一个帧周期期间充入与提供给第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
发光单元EMU可以配置成包括至少一个串联级(或级)，其包括彼此并联连接的发光元件LD。发光单元EMU可以配置成如图5A和图5B中所示的串联/并联混合结构。
参考图5A，发光单元EMU可以包括顺序地连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每个可以包括构成相应串联级的电极对的两个电极PE1和CTE1或CTE2和PE2、以及在两个电极PE1和CTE1或CTE2和PE2之间以相同方向并联连接的发光元件LD。
第一串联级SET1(或第一级)包括第一像素电极PE1和第一中间电极CTE1，并且可以包括电连接在第一像素电极PE1和第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括反向发光元件LDr，其以与第一发光元件LD1沿其连接的方向相反的方向连接在第一像素电极PE1和第一中间电极CTE1之间。
第二串联级SET2(或第二级)包括第二中间电极CTE2和第二像素电极PE2，并且可以包括电连接在第二中间电极CTE2和第二像素电极PE2之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括反向发光元件LDr，其以与第二发光元件LD2沿其连接的方向相反的方向连接在第二中间电极CTE2和第二像素电极PE2之间。
第一中间电极CTE1和第二中间电极CTE2可以彼此电连接和/或物理连接。第一中间电极CTE1和第二中间电极CTE2可以构成电连接连续的第一串联级SET1和第二串联级SET2的中间电极CTE。
在上述实施方式中，第一串联级SET1的第一像素电极PE1可以是每个像素PXL的阳极，并且第二串联级SET2的第二像素电极PE2可以是相应像素PXL的阴极。
如上所述，像素PXL的包括以串联/并联混合结构连接的串联级SET1和SET2(或发光元件LD)的发光单元EMU可以容易地将驱动电流/电压条件控制为适配于应用发光单元EMU的产品的规格。
与具有发光元件LD仅并联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构连接的串联级SET1和SET2(或发光元件LD)的发光单元EMU可以减小驱动电流。与具有相同数量的发光元件LD仅串联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构连接的串联级SET1和SET2(或发光元件LD)的发光单元EMU可以降低施加到发光单元EMU的两端的驱动电压。此外，与具有串联级(或级)全部串联连接的结构的发光单元相比，像素PXL的包括以串联/并联混合结构连接的串联级SET1和SET2(或发光元件LD)的发光单元EMU可以在相同数量的电极PE1、CTE1、CTE2和PE2之间包括较大数量的发光元件LD。因此，可以改善发光元件LD的发光效率，并且即使在特定的串联级(或级)中出现故障时，也可以相对降低由于故障而不发光的发光元件LD的比率。因此，可以降低发光元件LD的发光效率的劣化。
尽管在以上描述的实施方式中描述了包括第一串联级SET1和第二串联级SET2的发光单元EMU，但本公开不限于此。在一些实施方式中，如图5B中所示，发光单元EMU可以配置成包括第一串联级SET1、第二串联级SET2、第三串联级SET3和第四串联级SET4。
参考图5B，发光单元EMU可以包括顺序地连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1、第二串联级SET2、第三串联级SET3和第四串联级SET4。第一串联级SET1、第二串联级SET2、第三串联级SET3和第四串联级SET4中的每个可以包括构成相应串联级的电极对的两个电极PE1和CTE1_1、或CTE1_2和CTE2_1、或CTE2_2和CTE3_1、或CTE3_2和PE2、以及在两个电极PE1和CTE1_1、或CTE1_2和CTE2_1、或CTE2_2和CTE3_1、或CTE3_2和PE2之间以相同方向并联连接的发光元件LD。
第一串联级SET1(或第一级)包括第一像素电极PE1和第(1-1)中间电极CTE1_1，并且可以包括连接在第一像素电极PE1和第(1-1)中间电极CTE1_1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括反向发光元件LDr，其以与第一发光元件LD1沿其连接的方向相反的方向连接在第一像素电极PE1和第(1-1)中间电极CTE1_1之间。
第二串联级SET2(或第二级)包括第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1，并且可以包括连接在第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括反向发光元件LDr，其以与第二发光元件LD2沿其连接的方向相反的方向连接在第(1-2)中间电极CTE1_2和第(2-1)中间电极CTE2_1之间。
第(1-1)中间电极CTE1_1和第(1-2)中间电极CTE1_2可以彼此电连接和/或物理连接。第(1-1)中间电极CTE1_1和第(1-2)中间电极CTE1_2可以构成电连接连续的第一串联级SET1和第二串联级SET2的第一中间电极CTE1。
第三串联级SET3(或第三级)包括第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1，并且可以包括连接在第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1之间的至少一个第三发光元件LD3。此外，第三串联级SET3可以包括反向发光元件LDr，其以与第三发光元件LD3沿其连接的方向相反的方向连接在第(2-2)中间电极CTE2_2和第(3-1)中间电极CTE3_1之间。
第(2-1)中间电极CTE2_1和第(2-2)中间电极CTE2_2可以彼此电连接和/或物理连接。第(2-1)中间电极CTE2_1和第(2-2)中间电极CTE2_2可以构成电连接连续的第二串联级SET2和第三串联级SET3的第二中间电极CTE2。
第四串联级SET4(或第四级)包括第(3-2)中间电极CTE3_2和第二像素电极PE2，并且可以包括连接在第(3-2)中间电极CTE3_2和第二像素电极PE2之间的至少一个第四发光元件LD4。此外，第四串联级SET4可以包括反向发光元件LDr，其以与第四发光元件LD4沿其连接的方向相反的方向连接在第(3-2)中间电极CTE3_2和第二像素电极PE2之间。
第(3-1)中间电极CTE3_1和第(3-2)中间电极CTE3_2可以彼此电连接和/或物理连接。第(3-1)中间电极CTE3_1和第(3-2)中间电极CTE3_2可以构成电连接连续的第三串联级SET3和第四串联级SET4的第三中间电极CTE3。
在以上描述的实施方式中，第一串联级SET1的第一像素电极PE1可以是发光单元EMU的阳极，并且第四串联级SET4的第二像素电极PE2可以是发光单元EMU的阴极。
尽管在图5A和图5B中示出了包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3全部是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以用P型晶体管代替。此外，尽管图5A和图5B中示出了发光单元EMU连接在像素电路PXC和第二驱动电源VSS之间的实施方式，但是发光单元EMU可以电连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以不同地修改和实施。例如，像素电路PXC可以包括诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件的至少一个晶体管元件、或者诸如用于升高第一节点N1的电压的升压电容器的其它电路元件。
应用于本公开的像素PXL的结构不限于图5A和图5B中所示的实施方式，并且相应的像素PXL可以具有各种结构。例如，每个像素PXL可以配置在无源发光显示装置等中。可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的两个端部分可以直接连接到扫描线Si、数据线Dj、向其施加第一驱动电源VDD的第一电力线PL1、向其施加第二驱动电源VSS的第二电力线PL2、和/或预定的控制线。
图6是示意性地示出图4中所示的像素PXL的平面图。图7是仅示意性地示出图6中所示的像素PXL的一些部件的平面图。
在图6中，为了方便，将省略电连接到发光元件LD的晶体管和电连接到晶体管的信号线的图示。
在本公开的实施方式中，为了便于描述，在平面上的横向方向(或水平方向)被表示为第一方向DR1，在平面上的纵向方向(或竖直方向)被表示为第二方向DR2，并且在剖面上的衬底SUB的厚度方向被表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以意为分别由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
在本公开的实施方式中，术语，两个部件之间的“连接”，可以包括电连接和物理连接二者，但是本公开不一定限于此。
参考图4至图7，像素PXL可以在衬底SUB上位于像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括位于非发射区域NEMA中的堤部BNK。
堤部BNK是限定(或分隔)像素PXL和与其相邻的相邻像素PXL中的每个的像素区域PXA(或发射区域EMA)的结构，并且可以是例如像素限定层。
在实施方式中，堤部BNK可以是限定在向像素PXL提供(或输入)发光元件LD的工艺中待向其提供发光元件LD的每个发射区域EMA的像素限定层或坝结构。例如，像素PXL的发射区域EMA被堤部BNK分隔开，从而可以向发射区域EMA提供(或输入)包括期望量和/或期望类型的发光元件LD的混合液体(例如，油墨)。
堤部BNK包括至少一种光阻挡材料和/或至少一种反射材料，以防止在像素PXL和与其相邻的像素PXL之间泄漏光(或光束)的光泄漏缺陷。在一些实施方式中，堤部BNK可以包括透明材料(或物质)。例如，透明材料可以包括聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在另一实施方式中，反射材料层可以单独设置和/或形成在堤部BNK上，以便进一步改善从像素PXL发射的光的效率。
在像素区域PXA中，可以通过堤部BNK来限定至少一个开口OP以暴露位于堤部BNK下方的部件。例如，可以通过堤部BNK来限定第一开口OP1和第二开口OP2，它们暴露位于堤部BNK下方的部件。在实施方式中，像素PXL的发射区域EMA和第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2定位成与第一开口OP1间隔开，并且可以定位成与像素区域PXA的一侧(例如，下侧)相邻。在实施方式中，第二开口OP2可以是电极分离区域，其中至少一个对准电极ALE(或电极)与设置于在第二方向DR2上相邻的像素PXL中的至少一个对准电极ALE分离。
像素PXL可以包括：像素电极PE和中间电极CTE，设置在至少发射区域EMA中；发光元件LD，电连接在像素电极PE和中间电极CTE之间；对准电极ALE，设置在与像素电极PE和中间电极CTE对应的位置处；堤部图案BNP(或图案)，设置在对准电极ALE的底部上，以使得堤部图案BNP中的每个与至少一个对准电极ALE重叠；以及导电图案CP，设置在堤部图案BNP的底部上，以使得导电图案CP中的至少一些与至少一个堤部图案BNP重叠。例如，像素PXL可以包括设置在至少发射区域EMA中的第一像素电极PE1和第二像素电极PE2、第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3、发光元件LD、第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4、第一堤部图案BNP1、第二堤部图案BNP2和第三堤部图案BNP3、以及第一导电图案CP1、第二导电图案CP2和第三导电图案CP3。像素PXL可以包括至少一对像素电极PE、至少一对中间电极CTE、至少一对对准电极ALE、至少一对堤部图案BNP和/或至少一对导电图案CP。像素电极PE、中间电极CTE、对准电极ALE和/或导电图案CP中的每个的数量、形状、尺寸和布置结构可以根据像素PXL的结构(例如，发光单元EMU的结构)而不同地改变。
在实施方式中，导电图案CP、堤部图案BNP、对准电极ALE、发光元件LD、像素电极PE和/或中间电极CTE可以相对于衬底SUB的在其上设置像素PXL的一个表面顺序地设置，但本公开不限于此。在一些实施方式中，构成像素PXL的电极图案和/或绝缘层的位置和形成顺序可以不同地改变。稍后将参考图8至图12来描述像素PXL的堆叠结构。
导电图案CP可以包括第一导电图案CP1和第二导电图案CP2，其在发射区域EMA中沿着第一方向DR1彼此间隔开，并且各自在第二方向DR2上延伸。此外，导电图案CP可以包括位于至少非发射区域NEMA中的第三导电图案CP3。
由于第一导电图案CP1和第二导电图案CP2的一部分在第二开口OP2中被去除，因而第一导电图案CP1和第二导电图案CP2可以与相邻的像素PXL的第一导电图案CP1和第二导电图案CP2分离并且在第二方向DR2上与之相邻，其中，第一导电图案CP1和第二导电图案CP2位于至少发射区域EMA中，并且从发射区域EMA经过非发射区域NEMA延伸到第二开口OP2。
第一导电图案CP1可以与至少一个对准电极ALE(例如，第一对准电极ALE1(或第一电极))部分地重叠，并且具有在至少发射区域EMA中邻近堤部BNK地延伸的形状。例如，第一导电图案CP1可以具有在至少发射区域EMA中延伸以比第一对准电极ALE1更邻近非发射区域NEMA的形状。
第二导电图案CP2可以定位成与第一导电图案CP1间隔开，与至少一个对准电极ALE(例如，第四对准电极ALE4(或第四电极))部分地重叠，并且具有在至少发射区域EMA中邻近堤部BNK地延伸的形状。例如，第二导电图案CP2可以具有在至少发射区域EMA中延伸以比第四对准电极ALE4更邻近非发射区域NEMA的形状。
在平面图中，第一导电图案CP1和第二导电图案CP2可以彼此面对，且第二对准电极ALE2和第三对准电极ALE3插置在其间。
第三导电图案CP3可以定位成与第一导电图案CP1和第二导电图案CP2间隔开，并且在至少非发射区域NEMA中与至少一个对准电极ALE(例如，第三对准电极ALE3)的一个区域重叠。
堤部图案BNP可以设置在至少发射区域EMA中，在发射区域EMA中沿着第一方向DR1彼此间隔开，并且各自沿着第二方向DR2延伸。
每个堤部图案BNP(也称为“壁图案”、“突出图案”、“支承图案”或“图案”)可以在发射区域EMA中具有均匀的宽度。例如，在平面图中，第一堤部图案BNP1、第二堤部图案BNP2和第三堤部图案BNP3中的每个可以具有条状形状，其在发射区域EMA中沿着相应堤部图案沿其延伸的方向具有恒定宽度。
堤部图案BNP可以具有彼此相等或不同的宽度。例如，第一堤部图案BNP1和第三堤部图案BNP3可以在至少发射区域EMA中在第一方向DR1上具有相同的宽度，并且彼此面对，且第二堤部图案BNP2插置在其间。例如，第一堤部图案BNP1和第三堤部图案BNP3可以在发射区域EMA中形成为相对于第二堤部图案BNP2彼此对称。
堤部图案BNP可以在发射区域EMA中以均匀的距离布置。例如，第一堤部图案BNP1、第二堤部图案BNP2和第三堤部图案BNP3可以在发射区域EMA中沿着第一方向DR1以恒定的距离顺序地布置。
第一堤部图案BNP1和第三堤部图案BNP3中的每个可以在至少发射区域EMA中与至少一个导电图案CP和至少一个对准电极ALE部分地重叠。例如，第一堤部图案BNP1可以在第一导电图案CP1和第一对准电极ALE1之间设置成与第一导电图案CP1的一区域和第一对准电极ALE1的一区域重叠，并且第三堤部图案BNP3可以在第二导电图案CP2和第四对准电极ALE4之间设置成与第二导电图案CP2的一区域和第四对准电极ALE4的一区域重叠。
第二堤部图案BNP2可以在至少发射区域EMA中与第二对准电极ALE2和第三对准电极ALE3部分地重叠。例如，第二堤部图案BNP2可以设置在第二对准电极ALE2和第三对准电极ALE3的底部上，以与第二对准电极ALE2(或第二电极)的一区域和第三对准电极ALE3(或第三电极)的一区域中的每个重叠。
由于堤部图案BNP在发射区域EMA中设置在对准电极ALE中的每个的一区域的底部上，对准电极ALE中的每个的一个区域可以在其中形成堤部图案BNP的区域中在像素PXL的向上方向上突出。因此，可以在发光元件LD的外围处形成壁结构。例如，壁结构可以在发射区域EMA中形成为面对发光元件LD的第一端部分EP1和第二端部分EP2。
在实施方式中，当堤部图案BNP和/或对准电极ALE包括反射材料时，可以在发光元件LD的外围处形成反射壁结构。因此，从发光元件LD发射的光被定向在像素PXL的向上方向(例如，显示装置的图像显示方向)上，从而进一步改善像素PXL的光效率。
对准电极ALE可以包括在第一方向DR1上彼此间隔开的第一对准电极ALE1(或第一对准线)、第二对准电极ALE2(或第二对准线)、第三对准电极ALE3(或第三对准线)和第四对准电极ALE4(或第四对准线)。
第一对准电极ALE1可以位于第一堤部图案BNP1上，并且与第一堤部图案BNP1重叠。此外，第一对准电极ALE1可以在至少非发射区域NEMA中定位在第一导电图案CP1上，并且与第一导电图案CP1部分地重叠。在实施方式中，第一对准电极ALE1可以在至少非发射区域NEMA中直接设置在第一导电图案CP1上，以电连接到第一导电图案CP1。第一对准电极ALE1可以在至少非发射区域NEMA中具有与第一导电图案CP1相同的平面形状。第一对准电极ALE1和第一导电图案CP1可以在第二开口OP2(或电极分离区域)中与设置于在第二方向DR2上与像素PXL相邻的相邻像素PXL中的第一对准电极ALE1和第一导电图案CP1分离。
第二对准电极ALE2可以位于第二堤部图案BNP2的一个侧表面上，并且与第二堤部图案BNP2部分地重叠。
第三对准电极ALE3可以位于第二堤部图案BNP2的另一侧表面上，并且与第二堤部图案BNP2部分地重叠。第三对准电极ALE3可以在至少非发射区域NEMA中定位在第三导电图案CP3上，并且与第三导电图案CP3重叠。在实施方式中，第三对准电极ALE3可以在至少非发射区域NEMA中直接设置在第三导电图案CP3上，以电连接到第三导电图案CP3。
第四对准电极ALE4可以位于第三堤部图案BNP3上，并且与第三堤部图案BNP3重叠。此外，第四对准电极ALE4可以在至少非发射区域NEMA中定位在第二导电图案CP2上，并且与第二导电图案CP2部分地重叠。在实施方式中，第四对准电极ALE4可以在至少非发射区域NEMA中直接设置在第二导电图案CP2上，以电连接到第二导电图案CP2。第四对准电极ALE4可以在至少非发射区域NEMA中具有与第二导电图案CP2相同的平面形状。在至少非发射区域NEMA中具有相同平面形状的第四对准电极ALE4和第二导电图案CP2可以在第二开口OP2(或电极分离区域)中与设置于在第二方向DR2上与像素PXL相邻的相邻像素PXL中的第四对准电极ALE4和第二导电图案CP2分离。
导电图案CP和对准电极ALE中的任何一个可以通过接触部电连接到相应像素PXL的像素电路PXC和/或预定电力线。例如，第一导电图案CP1和第一对准电极ALE1可以通过第一接触部CNT1电连接到像素电路PXC和/或第一电力线PL1，并且第三导电图案CP3和第三对准电极ALE3可以通过第二接触部CNT2电连接到第二电力线PL2。
在实施方式中，第一接触部CNT1和第二接触部CNT2可以在非发射区域NEMA中定位成与堤部BNK重叠。然而，本公开不限于此。在一些实施方式中，第一接触部CNT1和第二接触部CNT2可以位于第二开口OP2(其为电极分离区域)中。
可以在发光元件LD的对准工艺中向一对彼此相邻的对准电极ALE提供不同的信号，并且多对彼此相邻的对准电极ALE在发射区域EMA中以均匀的距离彼此间隔开。当在发射区域EMA中设置至少两对对准电极ALE时，每对对准电极ALE可以以相同的距离彼此间隔开。例如，第一对准电极ALE1和第二对准电极ALE2可以形成将向其提供不同的对准信号的一对对准电极，并且第三对准电极ALE3和第四对准电极ALE4可以形成将向其提供不同的对准信号的一对对准电极。在发射区域EMA中，第一对准电极ALE1和第二对准电极ALE2可以沿着第一方向DR1以恒定距离彼此间隔开，并且第三对准电极ALE3和第四对准电极ALE4也可以沿着第一方向DR1以恒定距离彼此间隔开。
可以在发光元件LD的对准工艺中向第二对准电极ALE2和第三对准电极ALE3提供相同的信号。在发光元件LD的对准工艺中，第二对准电极ALE2和第三对准电极ALE3可以彼此一体地连接或者彼此非一体地连接。
以上描述的对准信号可以是具有电压差和/或相位差的信号，所述电压差和/或相位差达到发光元件LD可以在对准电极ALE之间对准的程度。对准信号中的至少一个可以是交流(AC)信号(或电压)，但本公开不限于此。
每个对准电极ALE可以在非发射区域NEMA和/或第二开口OP2(其是电极分离区域)中具有或不具有弯曲部分，并且对准电极ALE的在除了发射区域EMA之外的其它区域中的形状和/或尺寸不作特别限制并且可以被不同地改变。
第一对准电极ALE1可以通过第一导电图案CP1电连接到像素电路PXC的部件和第一像素电极PE1中的每个。例如，像素电路PXC的其一个区域被第一接触部CNT1暴露的部件可以通过第一接触部CNT1在与第一接触部CNT1的顶部上及其内部的第一导电图案CP1(例如，第一导电图案CP1可以与第一接触部CNT1重叠)直接接触的同时，电连接到第一导电图案CP1。因此，直接设置在第一导电图案CP1的一个区域上的第一对准电极ALE1可以电连接到像素电路PXC的部件。其另一区域通过第一接触孔CH1暴露的第一导电图案CP1可以通过第一接触孔CH1在与位于第一接触孔CH1的顶部上及其内部的第一像素电极PE1直接接触的同时，连接到第一像素电极PE1。因此，第一对准电极ALE1可以电连接到第一像素电极PE1。
第三对准电极ALE3可以通过第三导电图案CP3连接到第二电力线PL2(其为像素电路PXC的另一部件)。其一个区域被第二接触部CNT2暴露的第二电力线PL2可以通过第二接触部CNT2在与位于第二接触部CNT2的顶部上及其内部的第三导电图案CP3(例如，第三导电图案CP3可以与第二接触部CNT2重叠)直接接触的同时，连接到第三导电图案CP3。因此，直接设置在第三导电图案CP3上的第三对准电极ALE3可以电连接到第二电力线PL2。第三对准电极ALE3可以通过第二接触孔CH2连接到第二像素电极PE2。其一个区域被第二接触孔CH2暴露的第三对准电极ALE3可以通过第二接触孔CH2在与位于第二接触孔CH2的顶部上及其内部的第二像素电极PE2直接接触的同时，连接到第二像素电极PE2。如上所述，第二电力线PL2和第二像素电极PE2可以通过第二接触部CNT2、至少一个导电图案CP(例如，第三导电图案CP3)和第三对准电极ALE3彼此电连接。
第二对准电极ALE2可以与第三对准电极ALE3一体地设置以连接到第三对准电极ALE3。
第二接触孔CH2可以位于第二开口OP2(其为电极分离区域)中。第二接触孔CH2可以通过去除位于第二开口OP2中并且位于像素电极PE与导电图案CP和/或对准电极ALE之间的至少一个绝缘层的一部分来形成。例如，可以通过去除位于第二开口OP2中并且位于第三对准电极ALE3和第二像素电极PE2之间的至少一个绝缘层的一部分来形成第二接触孔CH2。
第一接触孔CH1可以位于发射区域EMA中，但是本公开不限于此。在一些实施方式中，第一接触孔CH1可以位于第二开口OP2中。
可以在像素区域PXA中对准和/或提供两个至数十个发光元件LD，但是发光元件LD的数量不限于此。在一些实施方式中，对准和/或提供在发射区域EMA(或像素区域PXA)中的发光元件LD的数量可以不同地改变。
发光元件LD可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4。
第一发光元件LD1可以对准在第一对准电极ALE1和第二对准电极ALE2之间，以电连接在第一像素电极PE1和第一中间电极CTE1之间，并且第二发光元件LD2可以对准在第一对准电极ALE1和第二对准电极ALE2之间，以电连接在第一中间电极CTE1和第二中间电极CTE2之间。在平面图中，第一发光元件LD1可以对准在第一对准电极ALE1和第二对准电极ALE2之间的区域中的下端处，并且第二发光元件LD2可以对准在所述区域中的上端处。
在实施方式中，可以提供多个第一发光元件LD1和多个第二发光元件LD2。第一发光元件LD1中的每个的第一端部分EP1可以连接到第一像素电极PE1，并且第一发光元件LD1中的每个的第二端部分EP2可以连接到第一中间电极CTE1。第二发光元件LD2中的每个的第一端部分EP1可以连接到第一中间电极CTE1，并且第二发光元件LD2中的每个的第二端部分EP2可以连接到第二中间电极CTE2。
第三发光元件LD3可以对准在第三对准电极ALE3和第四对准电极ALE4之间，以电连接在第二中间电极CTE2和第三中间电极CTE3之间，并且第四发光元件LD4可以对准在第三对准电极ALE3和第四对准电极ALE4之间，以电连接在第三中间电极CTE3和第二像素电极PE2之间。在平面图中，第三发光元件LD3可以对准在第三对准电极ALE3和第四对准电极ALE4之间的区域中的上端处，并且第四发光元件LD4可以对准在所述区域中的下端处。
在实施方式中，可以提供多个第三发光元件LD3和多个第四发光元件LD4。第三发光元件LD3中的每个的第一端部分EP1可以连接到第二中间电极CTE2，并且第三发光元件LD3中的每个的第二端部分EP2可以连接到第三中间电极CTE3。第四发光元件LD4中的每个的第一端部分EP1可以连接到第三中间电极CTE3，并且第四发光元件LD4中的每个的第二端部分EP2可以连接到第二像素电极PE2。
如上所述，第一发光元件LD1可以位于发射区域EMA的左下端处，第二发光元件LD2可以位于发射区域EMA的左上端处，第三发光元件LD3可以位于发射区域EMA的右上端处，并且第四发光元件LD4可以位于发射区域EMA的右下端处。然而，发光元件LD的布置和/或连接结构不限于上述实施方式。在一些实施方式中，发光元件LD的布置和/或连接结构可以根据包括在发光单元EMU中的部件和/或串联级(或级)的数量而不同地改变。
第一发光元件LD1可以在第一像素电极PE1和第一中间电极CTE1之间彼此并联连接，并且构成第一串联级SET1。第二发光元件LD2可以在第一中间电极CTE1和第二中间电极CTE2之间彼此并联连接，并构成第二串联级SET2。第三发光元件LD3可以在第二中间电极CTE2和第三中间电极CTE3之间彼此并联连接，并构成第三串联级SET3。第四发光元件LD4可以在第三中间电极CTE3和第二像素电极PE2之间彼此并联连接，并构成第四串联级SET4。
在一些实施方式中，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的每个可以是通过使用具有无机晶体结构的材料制造的具有超小尺寸(例如，小至纳米至微米的范围内的尺寸)的发光二极管。例如，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4中的每个可以是参考图1至图3描述的发光元件LD。
像素电极PE和中间电极CTE可以设置在至少发射区域EMA中，并且分别设置在与至少一个对准电极ALE和至少一个发光元件LD对应的位置处。例如，每个像素电极PE和每个中间电极CTE可以形成在每个对准电极ALE和相应的发光元件LD上，以与对准电极ALE和相应的发光元件LD重叠。因此，像素电极PE和中间电极CTE可以电连接到至少发光元件LD。
第一像素电极PE1可以形成在第一对准电极ALE1的一个区域(例如，下端区域)和第一发光元件LD1中的每个的第一端部分EP1上，以电连接到第一发光元件LD1中的每个的第一端部分EP1。
第二像素电极PE2可以形成在第三对准电极ALE3的一个区域(例如，下端区域)和第四发光元件LD4中的每个的第二端部分EP2上，以电连接到第四发光元件LD4中的每个的第二端部分EP2。此外，第二像素电极PE2可以经由至少一个中间电极CTE和/或发光元件LD电连接到第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。例如，第二像素电极PE2可以经由第一中间电极CTE1、第二发光元件LD2、第二中间电极CTE2、第三发光元件LD3、第三中间电极CTE3和第四发光元件LD4电连接到每个第一发光元件LD1的第二端部分EP2。
第一中间电极CTE1可以形成在第二对准电极ALE2的一区域(例如，下端区域)和第一发光元件LD1中的每个的第二端部分EP2上，以电连接到第一发光元件LD1中的每个的第二端部分EP2。此外，第一中间电极CTE1可以形成在第一对准电极ALE1的另一区域(例如，上端区域)和第二发光元件LD2中的每个的第一端部分EP1上，以电连接到第二发光元件LD2中的每个的第一端部分EP1。以上描述的第一中间电极CTE1可以是将第一串联级SET1(或第一发光元件LD1)和第二串联级SET2(或第二发光元件LD2)彼此连接的第一桥接电极。
第一中间电极CTE1可以具有弯曲至少一次的形状。例如，第一中间电极CTE1可以具有在其中布置有至少一个第一发光元件LD1的区域与其中布置有至少一个第二发光元件LD2的区域之间(例如，在所述区域之间的边界处)弯曲、翘曲或弯折至少一次的形状，但本公开不限于此。在一些实施方式中，在连续的第一串联级SET1和第二串联级SET2彼此稳定连接的范围内，第一中间电极CTE1可以修改成各种形状。
第一中间电极CTE1可以位于第一像素电极PE1和第二像素电极PE2之间，并且通过发光元件LD电连接在第一像素电极PE1和第二像素电极PE2之间。例如，第一中间电极CTE1可以通过至少一个第一发光元件LD1连接到第一像素电极PE1，并且通过至少一个第二发光元件LD2、至少一个第三发光元件LD3和/或至少一个第四发光元件LD4连接到第二像素电极PE2。
第二中间电极CTE2可以形成在第二对准电极ALE2的另一区域(例如，上端区域)以及第二发光元件LD2中的每个的第二端部分EP2上，以电连接到第二发光元件LD2中的每个的第二端部分EP2。此外，第二中间电极CTE2可以形成在第四对准电极ALE4的一个区域(例如，上端区域)以及第三发光元件LD3中的每个的第一端部分EP1上，以电连接到第三发光元件LD3中的每个的第一端部分EP1。例如，第二中间电极CTE2可以在发射区域EMA中连接到第二发光元件LD2中的每个的第二端部分EP2和第三发光元件LD3中的每个的第一端部分EP1。以上描述的第二中间电极CTE2可以是将第二串联级SET2(或第二发光元件LD2)和第三串联级SET3(或第三发光元件LD3)彼此连接的第二桥接电极。
第二中间电极CTE2可以具有弯曲至少一次的形状。例如，第二中间电极CTE2可以具有在其中布置有至少一个第二发光元件LD2的区域与其中布置有至少一个第三发光元件LD3的区域之间的边界处(或在所述区域之间)或在其外围处弯曲、翘曲或弯折的形状，但本公开不限于此。在一些实施方式中，在连续的第二串联级SET2和第三串联级SET3彼此稳定连接的范围内，第二中间电极CTE2可以修改成各种形状。在实施方式中，第二中间电极CTE2不延伸到第二开口OP2(其为电极分离区域)，而是可以仅位于发射区域EMA中。然而，本公开不限于此。
此外，第二中间电极CTE2可以通过发光元件LD电连接在第一像素电极PE1和第二像素电极PE2之间。例如，第二中间电极CTE2可以通过至少一个第一发光元件LD1和/或至少一个第二发光元件LD2连接到第一像素电极PE1，并且通过至少一个第三发光元件LD3和/或至少一个第四发光元件LD4连接到第二像素电极PE2。
第三中间电极CTE3可以形成在第三对准电极ALE3的另一区域(例如，上端区域)以及第三发光元件LD3中的每个的第二端部分EP2上，以电连接到第三发光元件LD3中的每个的第二端部分EP2。此外，第三中间电极CTE3可以形成在第四对准电极ALE4的另一区域(例如，下端区域)以及第四发光元件LD4中的每个的第一端部分EP1上，以电连接到第四发光元件LD4中的每个的第一端部分EP1。例如，第三中间电极CTE3可以在发射区域EMA中连接到第三发光元件LD3中的每个的第二端部分EP2和第四发光元件LD4中的每个的第一端部分EP1。以上描述的第三中间电极CTE3可以是将第三串联级SET3(或第三发光元件LD3)和第四串联级SET4(或第四发光元件LD4)彼此连接的第三桥接电极。
第三中间电极CTE3可以具有弯曲至少一次的形状。例如，第三中间电极CTE3可以具有在其中布置有至少一个第三发光元件LD3的区域与其中布置有至少一个第四发光元件LD4的区域之间(或在所述区域之间的边界处)弯曲、翘曲或弯折的形状，但本公开不限于此。在一些实施方式中，在连续的第三串联级SET3和第四串联级SET4彼此稳定连接的范围内，第三中间电极CTE3可以修改成各种形状。
此外，第三中间电极CTE3可以通过发光元件LD电连接在第一像素电极PE1和第二像素电极PE2之间。例如，第三中间电极CTE3可以通过至少一个第一发光元件LD1、至少一个第二发光元件LD2和/或至少一个第三发光元件LD3连接到第一像素电极PE1，并且可以通过至少一个第四发光元件LD4连接到第二像素电极PE2。
如上所述，第一发光元件LD1可以通过第一中间电极CTE1与第二发光元件LD2串联连接，第二发光元件LD2可以通过第二中间电极CTE2与第三发光元件LD3串联连接，并且第三发光元件LD3可以通过第三中间电极CTE3与第四发光元件LD4串联连接。
在像素PXL中，驱动电流可以在每个帧周期期间从第一像素电极PE1途经第一发光元件LD1、第一中间电极CTE1、第二发光元件LD2、第二中间电极CTE2、第三发光元件LD3、第三中间电极CTE3和第四发光元件LD4流到第二像素电极PE2。
第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4可以通过第一像素电极PE1和第二像素电极PE2之间的第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3彼此串联连接。以这种方式，在发射区域EMA中对准的发光元件LD以串联/并联混合结构连接，以构成像素PXL的发光单元EMU。因此，发光单元EMU可以配置成包括四个串联级SET1、SET2、SET3和SET4的串联/并联混合结构，同时最小化由对准电极ALE占据的面积(或不增加对准电极ALE的数量)。因此，可以容易地实现具有高分辨率和高清晰度的显示装置。
在本公开的实施方式中，第一导电图案CP1和第二导电图案CP2中的每个可以设置成邻近于位于非发射区域NEMA中的堤部BNK延伸的形状。例如，第一导电图案CP1和第二导电图案CP2可以设置成充分覆盖包括在像素电路PXC中的部件延伸的形状。第一导电图案CP1和第二导电图案CP2可以用作屏蔽构件，其阻挡从构成像素电路PXC的晶体管(例如，第一晶体管T1至第三晶体管T3)以及连接到第一晶体管T1至第三晶体管T3的信号线引入的电场。
当通过将第一对准电极ALE1直接设置在第一导电图案CP1上而使得第一导电图案CP1和第一对准电极ALE1彼此电连接时，可以在将发光元件LD对准在发射区域EMA中的工艺中，将施加到第一对准电极ALE1的对准信号施加到第一导电图案CP1。可以将相同的对准信号施加到第一导电图案CP1和第一对准电极ALE1。如上所述，向其施加预定信号的第一导电图案CP1设置成延伸成插置在像素电路PXC和第一对准电极ALE1之间并充分覆盖包括在像素电路PXC中的部件的形状，从而可以屏蔽第一对准电极ALE1和像素电路PXC之间的寄生电容。
当通过将第四对准电极ALE4直接设置在第二导电图案CP2上而使得第二导电图案CP2和第四对准电极ALE4彼此电连接时，可以在将发光元件LD对准在发射区域EMA中的工艺中，将施加到第四对准电极ALE4的对准信号施加到第二导电图案CP2。可以将相同的对准信号施加到第二导电图案CP2和第四对准电极ALE4。如上所述，向其施加预定信号的第二导电图案CP2设置成延伸成插置在像素电路PXC和第四对准电极ALE4之间并充分覆盖包括在像素电路PXC中的部件的形状，从而可以屏蔽第四对准电极ALE4和像素电路PXC之间的寄生电容。
当通过向第一对准电极ALE1至第四对准电极ALE4施加对准信号来对准发光元件LD，从而在第一对准电极ALE1和第二对准电极ALE2之间以及在第三对准电极ALE3和第四对准电极ALE4之间形成电场时，第一导电图案CP1和第二导电图案CP2阻挡可能影响发光元件LD的对准的电场，以免其通过像素电路PXC和与像素电路PXC连接的信号线引入。发光元件LD可以更稳定地对准，而不会从期望的区域(在对准电极之间)错位。因此，减小了发光元件LD的间距，从而可以进一步确保每个像素PXL的有效光源，从而改善发光元件LD的发光效率。
如上所述，当第一导电图案CP1和第二导电图案CP2用作屏蔽构件时，可以减小或最小化由像素电路PXC和与其连接的信号线所引发的电场所导致的对发光元件LD的对准和/或驱动的影响，并且因此可以防止发光元件LD的误对准和/或故障。
根据以上描述的实施方式，当第一导电图案CP1和第一像素电极PE1通过第一接触孔CH1在彼此接触的同时彼此连接时，由于制造工艺中出现的材料特性和/或氧化，具有相对高电阻的第一对准电极ALE1与第一像素电极PE1彼此不直接接触，并且因此，可以不增加第一像素电极PE1的接触电阻。
在下文中，将参考图8至图12来主要描述根据以上描述的实施方式的像素PXL的堆叠结构。
图8至图10是沿着图6中所示的线I-I'截取的剖视图。图11是沿着图6中所示的线II-II'截取的剖视图。图12是沿着图6中所示的线III-III'截取的剖视图。
在本公开的实施方式中，术语“形成和/或设置在相同层中”可以意为在相同的工艺中形成，并且术语“形成和/或设置在不同的层中”可以意为在不同的工艺中形成。
图8和图9中所示的实施方式表示针对形成像素电极PE和中间电极CTE的工艺以及是否存在第三绝缘层INS3的不同实施方式。例如，在图8中示出了在形成像素电极PE和第三绝缘层INS3之后形成中间电极CTE的实施方式，并且在图9中示出了在相同的层中形成像素电极PE和中间电极CTE的实施方式。图10示出了针对光学图案LCP等对图8中所示实施方式的修改。
在图8至图12中，像素PXL被简化且示意性地示出，诸如其被简化且示意性地示出为每个电极被示出为具有单层(或单个膜)的电极，并且每个绝缘层被示出为设置为单层(或单个膜)的绝缘层，但是本公开不限于此。
此外，在图8至图12中，在剖面上的横向方向(或水平方向)被表示为第一方向DR1，在平面上的纵向方向(或竖直方向)被表示为第二方向DR2，并且在剖面上的衬底SUB的厚度方向被表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以意为分别由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参考图4至图12，像素PXL可以包括在衬底SUB上的像素电路层PCL和显示元件层DPL。像素电路层PCL和显示元件层DPL可以在衬底SUB的表面上设置成彼此重叠。例如，在显示区域DA中，像素PXL可以包括设置在衬底SUB的一个表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。然而，在一些实施方式中，可以改变像素电路层PCL和显示元件层DPL在衬底SUB上的相互位置。当像素电路层PCL和显示元件层DPL在彼此分离的层中彼此重叠时，可以在平面上充分地确保用于形成像素电路PXC和发光单元EMU的每个布局空间。
衬底SUB可以包括透明绝缘材料，以使光能够透射穿过该衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
刚性衬底可以是例如玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
构成相应像素PXL的像素电路PXC的电路元件(例如，晶体管T和存储电容器Cst)和电连接到电路元件的信号线可以在像素电路层PCL中设置在每个像素区域PXA中。构成相应像素PXL的发光单元EMU的导电图案CP、对准电极ALE、发光元件LD和/或像素电极PE可以在显示元件层DPL中设置在每个像素区域PXA中。
除了电路元件和信号线之外，像素电路层PCL可以包括至少一个绝缘层。例如，像素电路层PCL可以包括沿着第三方向DR3顺序地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘层。例如，缓冲层BFL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和金属氧化物(诸如，铝氧化物(AlOx))中的至少一种。缓冲层BFL可以设置成单层，或者可以设置成包括至少两层的多层。当缓冲层BFL设置成多层时，这些层可以包括相同的材料或包括不同的材料。根据衬底SUB的材料和工艺条件，可以省略缓冲层BFL。
像素电路PXC可以包括第一晶体管T1(或驱动晶体管)和电连接到第一晶体管T1的第二晶体管T2(或开关晶体管)。然而，本公开不限于此，并且除了第一晶体管T1和第二晶体管T2之外，像素电路PXC还可以包括用于执行其它功能的电路元件。在以下实施方式中，当指定包括第一晶体管T1和第二晶体管T2时，第一晶体管T1和第二晶体管T2中的每个或第一晶体管T1和第二晶体管T2两者被称为一个晶体管T或多个晶体管T。
晶体管T中的每个可以包括半导体图案SCP、栅电极GE、第一端子TE1和第二端子TE2。第一端子TE1可以是源电极和漏电极中的任何一个，并且第二端子TE2可以是源电极和漏电极中的另一个。例如，当第一端子TE1是漏电极时，第二端子TE2可以是源电极。
半导体图案SCP可以被设置和/或形成在缓冲层BFL上。半导体图案SCP可以包括接触第一端子TE1的第一接触区域和接触第二端子TE2的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以与相应晶体管T的栅电极GE重叠。半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区域是未掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在栅极绝缘层GI上，以对应于半导体图案SCP的沟道区域。栅电极GE可以设置在栅极绝缘层GI上，以与半导体图案SCP的沟道区域重叠。栅电极GE可以形成为单层，其包括选自铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物构成的组中的一种，或者形成为诸如双层结构的多层结构，其包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)(其是低电阻材料以便降低布线电阻)。
栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和金属氧化物(诸如，铝氧化物(AlOx))中的至少一种。然而，栅极绝缘层GI的材料不限于以上描述的实施方式。在一些实施方式中，栅极绝缘层GI可以是包括有机材料的有机绝缘层。栅极绝缘层GI可以设置为单层，或者可以设置为包括至少两层的多层。
第一端子TE1和第二端子TE2可以设置和/或形成在层间绝缘层ILD上，并且通过顺序地穿透栅极绝缘层GI和层间绝缘层ILD的接触孔分别接触半导体图案SCP的第一接触区域和第二接触区域。例如，第一端子TE1可以接触半导体图案SCP的第一接触区域，并且第二端子TE2可以接触半导体图案SCP的第二接触区域。第一端子TE1和第二端子TE2中的每个以及栅电极GE可以包括相同的材料或包括选自栅电极GE中包括的材料的至少一种材料。
层间绝缘层ILD可以包括与栅极绝缘层GI相同的材料，或者包括选自栅极绝缘层GI中包括的材料中的至少一种。
尽管已经描述了晶体管T中的每个的第一端子TE1和第二端子TE2是通过顺序地穿透栅极绝缘层GI和层间绝缘层ILD的接触孔电连接到半导体图案SCP的单独电极，但是本公开不限于此。在一些实施方式中，晶体管T中的每个的第一端子TE1可以是与相应的半导体图案SCP的沟道区域相邻的第一接触区域，并且晶体管T中的每个的第二端子TE2可以是与相应的半导体图案SCP的沟道区域相邻的第二接触区域。第一晶体管T1(其为驱动晶体管)的第一端子TE1可以通过单独的连接器件(诸如，桥接电极)电连接到发光元件LD。
在实施方式中，晶体管T可以实施成低温多晶硅(LTPS)薄膜晶体管，但是本公开不限于此。在一些实施方式中，晶体管T可以实施成氧化物半导体薄膜晶体管。此外，在上述实施方式中，已描述了晶体管T实施成具有顶栅结构的薄膜晶体管的情况作为示例。然而，本公开不限于此，并且晶体管T的结构可以被不同地修改。
在一些实施方式中，可以在衬底SUB和缓冲层BFL之间设置和/或形成与第一晶体管T1重叠的底部金属层。底部金属层可以是设置在衬底SUB上的导电层中的第一导电层。尽管在附图中没有直接示出，但是底部金属层可以电连接到第一晶体管T1，以扩大提供给第一晶体管T1的栅电极GE的预定电压的驱动范围。例如，底部金属层可以电连接和/或物理地连接到第一晶体管T1的第一端子TE1和第二端子TE2中的一个。
像素电路层PCL可以包括设置和/或形成在层间绝缘层ILD上的预定电力线。例如，预定电力线可以包括第二电力线PL2。第二电力线PL2可以与晶体管T中的每个的第一端子TE1和第二端子TE2设置在相同的层中。第二驱动电源VSS的电压可以施加到第二电力线PL2。尽管在图8至图12中没有直接示出，但是像素电路层PCL还可以包括第一电力线PL1。第一电力线PL1可以设置在与第二电力线PL2相同的层中，或者设置在与第二电力线PL2的层不同的层中。在以上描述的实施方式中，已经描述了第二电力线PL2设置和/或形成在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，第二电力线PL2可以设置在与设置在像素电路层PCL中的导电层中的任何一个导电层相同的层中。第二电力线PL2在像素电路层PCL中的位置可以不同地改变。
第一电力线PL1和第二电力线PL2中的每个可以包括导电材料(或物质)。例如，第一电力线PL1和第二电力线PL2中的每个可以形成为单层，其包括选自铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物构成的组中的一种，或者形成为诸如双层结构的多层结构，其包括钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)(其是低电阻材料以便降低布线电阻)。例如，第一电力线PL1和第二电力线PL2中的每个可以配置为钛(Ti)和铜(Cu)在其中顺序堆叠的双层。
第一电力线PL1可以电连接到显示元件层DPL的一部件，并且第二电力线PL2可以电连接到显示元件层DPL的另一部件。
钝化层PSV可以设置和/或形成在晶体管T和第二电力线PL2之上。
钝化层PSV(也称为“保护层”或“过孔层”)可以是包括无机材料的无机层(或无机绝缘层)或者包括有机材料的有机层(或有机绝缘层)。例如，无机绝缘层可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和金属氧化物(诸如，铝氧化物(AlOx))中的至少一种。例如，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在一些实施方式中，钝化层PSV和层间绝缘层ILD可以包括相同的材料，但是本公开不限于此。钝化层PSV可以设置为单层，或者可以设置为包括至少两层的多层。钝化层PSV可以包括暴露第一晶体管T1的第一端子TE1的第一接触部CNT1和暴露第二电力线PL2的一部分的第二接触部CNT2。
显示元件层DPL可以设置和/或形成在钝化层PSV上。
显示元件层DPL可以包括导电图案CP、堤部图案BNP、对准电极ALE、堤部BNK、发光元件LD、像素电极PE和中间电极CTE。显示元件层DPL可以包括位于上述部件之间的至少一个绝缘层。例如，显示元件层DPL可以包括第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。在一些实施方式中，可以选择性地设置第三绝缘层INS3。
导电图案CP可以设置在像素电路层PCL的表面上。例如，导电图案CP可以设置在钝化层PSV的表面上。导电图案CP可以在第三方向DR3上具有相同的厚度，并且可以通过相同的工艺同时形成。
导电图案CP可以由导电材料(或物质)制成。例如，导电图案CP可以包括透明导电材料。透明导电材料(或物质)可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))、导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))等。然而，导电图案CP的材料不限于上述材料。
第一导电图案CP1可以通过第一接触部CNT1电连接到第一晶体管T1，并且第三导电图案CP3可以通过第二接触部CNT2电连接到第二电力线PL2。
在实施方式中，第一导电图案CP1设置在钝化层PSV的表面上，并且可以沿着第一方向DR1从发射区域EMA朝向非发射区域NEMA邻近堤部BNK地延伸。第一导电图案CP1在第一方向DR1上可以具有比位于其顶部上的第一堤部图案BNP1和第一对准电极ALE1中的每个的宽度大的宽度d1。第二导电图案CP2设置在钝化层PSV的表面上，并且可以沿着第一方向DR1从发射区域EMA朝向非发射区域NEMA邻近堤部BNK地延伸。第二导电图案CP2在第一方向DR1上可以具有比位于其顶部上的第三堤部图案BNP3和第四对准电极ALE4中的每个的宽度大的宽度d2。
如上所述，当第一导电图案CP1和第二导电图案CP2邻近堤部BNK地延伸时，第一导电图案CP1和第二导电图案CP2中的每个可以用作屏蔽构件，其阻挡由位于像素电路层PCL中的部件(例如，晶体管T和电连接到晶体管T的信号线)引发的电场。
堤部图案BNP可以设置和/或形成在第一导电图案CP1和第二导电图案CP2以及钝化层PSV上。
堤部图案BNP可以设置在至少一个导电图案CP和钝化层PSV的表面上。例如，堤部图案BNP可以在第一导电图案CP1、第二导电图案CP2和钝化层PSV中的每个的表面上在第三方向DR3上突出。因此，对准电极ALE的设置在堤部图案BNP上的区域可以在第三方向DR3(或衬底SUB的厚度方向)上突出。
堤部图案BNP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，堤部图案BNP可以包括设置为单层的有机绝缘层和/或设置为单层的无机绝缘层，但本公开不限于此。在一些实施方式中，堤部图案BNP可以设置成至少一个有机绝缘层和至少一个无机绝缘层在其中彼此堆叠的多层的形式。然而，堤部图案BNP的材料不限于上述实施方式。在一些实施方式中，堤部图案BNP可以包括导电材料(或物质)。
堤部图案BNP可以具有呈梯形形状的剖面，其宽度从第一导电图案CP1、第二导电图案CP2和钝化层PSV中的每个的表面(例如，上表面)沿着第三方向DR3朝向其顶部越来越窄，但是本公开不限于此。在一些实施方式中，堤部图案BNP可以包括曲形表面，其具有半椭圆形形状、半圆形形状(对应于立体图中的半球形形状)等的剖面，其宽度从第一导电图案CP1、第二导电图案CP2和钝化层PSV中的每个的一个表面沿着第三方向DR3朝向其顶部越来越窄。在剖视图中，堤部图案BNP的形状不限于上述实施方式，并且在可以改善从发光元件LD中的每个发射的光的效率的范围内，堤部图案BNP的形状可以被不同地改变。此外，在一些实施方式中，可以省略堤部图案BNP中的至少一个，或者可以改变堤部图案BNP中的至少一个的位置。
第一堤部图案BNP1可以位于第一导电图案CP1和钝化层PSV的至少一部分上，并且与第一导电图案CP1部分地重叠。第三堤部图案BNP3可以位于第二导电图案CP2和钝化层PSV的至少一部分上，并且与第二导电图案CP2部分地重叠。
在实施方式中，堤部图案BNP可以用作反射构件。例如，堤部图案BNP连同设置在其顶部上的对准电极ALE可以用作在期望的方向上引导从每个发光元件LD发射的光的反射构件，从而改善像素PXL的发光效率。
对准电极ALE可以设置和/或形成在堤部图案BNP上。
第一对准电极ALE1可以设置和/或形成在钝化层PSV和第一堤部图案BNP1上。此外，第一对准电极ALE1可以设置和/或形成在第一导电图案CP1的不与第一堤部图案BNP1重叠的区域上，以在与第一导电图案CP1直接接触的同时被连接到第一导电图案CP1。第二对准电极ALE2可以设置和/或形成在钝化层PSV和第二堤部图案BNP2上。第三对准电极ALE3可以设置在钝化层PSV和第二堤部图案BNP2上。第四对准电极ALE4可以设置和/或形成在钝化层PSV和第三堤部图案BNP3上。此外，第四对准电极ALE4可以设置和/或形成在第二导电图案CP2的不与第三堤部图案BNP3重叠的区域上，以在与第二导电图案CP2直接接触的同时被连接到第二导电图案CP2。
第一对准电极ALE1可以具有与位于其底部上的第一堤部图案BNP1的梯度对应的形状，第二对准电极ALE2可以具有与位于其底部上的第二堤部图案BNP2的梯度对应的形状，第三对准电极ALE3可以具有与位于其底部上的第二堤部图案BNP2的梯度对应的形状，并且第四对准电极ALE4可以具有与位于其底部上的第三堤部图案BNP3的梯度对应的形状。
对准电极ALE可以设置在相同的平面上，并且在第三方向DR3上具有相同的厚度。此外，对准电极ALE可以通过相同的工艺同时形成。
对准电极ALE可以由具有恒定(或均匀)反射性的材料制成，以便允许从发光元件LD发射的光在显示装置的图像显示方向上传输。例如，对准电极ALE可以由导电材料制成。导电材料(或物质)可以包括不透明的金属，其有利于在显示装置的图像显示方向上反射从发光元件LD发射的光。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。然而，对准电极ALE的材料不限于上述实施方式。
对准电极ALE中的每个可以设置和/或形成为单层，但是本公开不限于此。在一些实施方式中，对准电极ALE中的每个可以设置和/或形成为金属、合金、导电氧化物和导电聚合物中的至少两种材料在其中彼此堆叠的多层。对准电极ALE中的每个可以形成为具有至少两个层的多层，以便最小化在向发光元件LD中的每个的两个端部分EP1和EP2传输信号(或电压)时由信号延迟引起的失真。例如，对准电极ALE中的每个可以包括至少一个反射电极层。此外，对准电极ALE中的每个可以选择性地进一步包括设置在反射电极层的顶部和/或底部上的至少一个透明电极层和覆盖透明电极层的顶部的至少一个导电封盖层中的至少一个。
如上所述，当对准电极ALE由具有恒定反射性的导电材料制成时，对准电极ALE使得从发光元件LD中的每个的两个端部分(即，第一端部分EP1和第二端部分EP2)发射的光能够在显示装置的图像显示方向(或第三方向DR3)上传输。当对准电极ALE设置成面对发光元件LD的第一端部分EP1和第二端部分EP2，同时具有与堤部图案BNP的形状对应的梯度或曲形表面时，从发光元件LD中的每个的第一端部分EP1和第二端部分EP2发射的光被对准电极ALE反射，以在显示装置的图像显示方向上传输。因此，可以改善从发光元件LD发射的光的效率。
第一绝缘层INS1可以设置和/或形成在对准电极ALE之上。
第一绝缘层INS1可以部分地开口，以在至少发射区域EMA和/或至少非发射区域NEMA中暴露位于第一绝缘层INS1的底部上的部件。例如，第一绝缘层INS1可以部分地开口，以包括第一接触孔CH1和第二接触孔CH2，其中，当第一绝缘层INS1的一个区域在发射区域EMA中被去除时，第一接触孔CH1暴露第一导电图案CP1的一部分，当第一绝缘层INS1的另一区域在非发射区域NEMA(或者第二开口OP2)中被去除时，第二接触孔CH2暴露第三对准电极ALE3的一部分。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。第一绝缘层INS1可以配置为无机绝缘层，其有利于保护发光元件LD免受像素电路层PCL的影响。例如，第一绝缘层INS1可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和金属氧化物(诸如，铝氧化物(AlOx))中的至少一种，但是本公开不限于此。在一些实施方式中，第一绝缘层INS1可以配置为有机绝缘层，其有利于使发光元件LD的支承表面平坦化。
第一绝缘层INS1可以设置为单层或多层。当第一绝缘层INS1被设置为多层时，第一绝缘层INS1可以设置成第一层和第二层(它们被配置为具有不同折射率的无机绝缘层)在其中交替堆叠的分布式布拉格反射器(distributed Bragg reflector，DBR)。例如，第一绝缘层INS1可以设置成具有低折射率的第一层和具有比第一层的折射率高的折射率的第二层在其中交替堆叠的结构。如上所述，当第一绝缘层INS1设置为多层时，第一绝缘层INS1可以用作反射构件，其通过使用由第一层和第二层之间的折射率差引起的相长干涉来在期望的方向上反射从发光元件LD发射的光。第一层和第二层中的每个可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅碳氧化物(SiOxCy)、硅碳氮化物(SiCxNy)、铝氧化物(AlOx)、铝氮化物(AlNx)、铪氧化物(HfOx)、锆氧化物(ZrOx)、钛氧化物(TiOx)和钽氧化物(TaOx)中的至少一种。
堤部BNK可以设置和/或形成在第一绝缘层INS1上。
堤部BNK可以形成在像素PXL与其它像素PXL之间，以围绕该像素PXL的发射区域EMA。因此，堤部BNK可以构成将相应像素PXL的发射区域EMA分隔开的像素限定层。堤部BNK可以用作坝结构，其在将发光元件LD形成到发射区域EMA的工艺中，防止其中混合有发光元件LD的液体溶液被引入到相邻像素PXL的发射区域EMA，或者可以控制将恒定量的液体溶液提供到每个发射区域EMA。
可以在其中形成有第一绝缘层INS1的像素PXL的发射区域EMA中提供并对准发光元件LD。例如，发光元件LD可以通过喷墨印刷工艺等在混合在液体溶液中的同时被提供(或输入)到发射区域EMA，并且通过施加到对准电极ALE中的每个的预定对准电压(或对准信号)在对准电极ALE之间对准。可以向第一对准电极ALE1和第四对准电极ALE4施加相同的对准信号。例如，可以向第一对准电极ALE1和第四对准电极ALE4施加接地电压。可以向第二对准电极ALE2和第三对准电极ALE3施加相同的对准信号。例如，可以向第二对准电极ALE2和第三对准电极ALE3施加AC信号。在向对准电极ALE施加对准信号的情况下，可以在对准电极ALE之间形成电场，并且该电场可以拉动和重新定向在液体溶液中混合(或悬浮或漂浮)的发光元件LD。发光元件LD可以通过电场而被定位和对准在对准电极ALE之间。在发光元件LD被定位和对准之后，可以去除(例如，蒸发)液体溶液，留下对准在对准电极ALE之间的发光元件LD。
第二绝缘层INS2可以在发射区域EMA中设置和/或形成在发光元件LD上。第二绝缘层INS2设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)，并将发光元件LD中的每个的第一端部分EP1和第二端部分EP2暴露于外部。
第二绝缘层INS2可以配置为单层或多层，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以包括无机绝缘层，其有利于保护发光元件LD中的每个的有源层12(参考图1中所示的“12”)免受外部氧气、水分等的影响。然而，本公开不限于此。根据应用发光元件LD的显示装置的设计条件，第二绝缘层INS2可以配置为包括有机材料的有机绝缘层。在完成发光元件LD在像素PXL的像素区域PXA(或发射区域EMA)中的对准之后，在发光元件LD上形成第二绝缘层INS2，从而可以防止发光元件LD从发光元件LD所对准的位置移动(或干扰)。
当在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在空的间隙(或空间)时，在形成第二绝缘层INS2的工艺中可以利用第二绝缘层INS2填充所述空的间隙。第二绝缘层INS2可以配置为有机绝缘层，其有利于填充第一绝缘层INS1和发光元件LD之间的空的间隙，但是本公开不一定限于此。
第三绝缘层INS3可以设置成覆盖设置在发光元件LD的第一端部分EP1和第二端部分EP2上的像素电极PE和至少一个中间电极CTE中的任何一个。例如，如图8和图10中所示，第三绝缘层INS3可以设置在第一像素电极PE1和第二像素电极PE2上，以覆盖第一像素电极PE1和第二像素电极PE2中的每个。第三绝缘层INS3可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。例如，第三绝缘层INS3可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和金属氧化物(诸如，铝氧化物(AlOx))中的至少一种，但是本公开不限于此。此外，第三绝缘层INS3可以形成为单层或多层。
当第二绝缘层INS2和/或第三绝缘层INS3形成在发光元件LD的顶部上时，可以确保发光元件LD的第一端部分EP1和第二端部分EP2之间的电稳定性。例如，彼此相邻的像素电极PE和中间电极CTE可以通过第二绝缘层INS2和/或第三绝缘层INS3彼此稳定地间隔开。因此，可以防止在发光元件LD的第一端部分EP1和第二端部分EP2之间发生短路缺陷。
如图9中所示，在像素电极PE和中间电极CTE设置在相同的层中的实施方式中，可以不设置第三绝缘层INS3。
像素电极PE可以在至少发射区域EMA中设置在发光元件LD、在发光元件LD上的第二绝缘层INS2、以及在对准电极ALE上的第一绝缘层INS1上。
第一像素电极PE1可以在至少发射区域EMA中设置在第一发光元件LD1的第一端部分EP1、在第一发光元件LD1上的第二绝缘层INS2上、以及在第一对准电极ALE1上的第一绝缘层INS1上。此外，第一像素电极PE1可以在至少发射区域EMA中设置在由第一接触孔CH1暴露的第一导电图案CP1上。第一像素电极PE1可以通过第一接触孔CH1在直接接触第一导电图案CP1的同时电连接到第一导电图案CP1。
第二像素电极PE2可以在至少发射区域EMA中设置在第四发光元件LD4的第二端部分EP2、在第四发光元件LD4上的第二绝缘层INS2、以及在第三对准电极ALE3上的第一绝缘层INS1上。此外，第二像素电极PE2可以在至少第二开口OP2(或非发射区域NEMA)中设置在由第二接触孔CH2暴露的第三对准电极ALE3上。第二像素电极PE2可以通过第二接触孔CH2在接触第三对准电极ALE3的同时电连接到第三对准电极ALE3和位于第三对准电极ALE3下方的第三导电图案CP3。
第一像素电极PE1和第二像素电极PE2可以通过相同工艺形成，以设置在相同的层中。然而，本公开不限于此。在一些实施方式中，第一像素电极PE1和第二像素电极PE2可以通过不同工艺形成，以设置在不同层中。
像素电极PE可以由各种透明导电材料制成。例如，像素电极PE可以包括各种透明导电材料(或物质)(其包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等)中的至少一种，并且可以是基本上透明或半透明的，以满足预定的透射率(或透射比)。然而，像素电极PE的材料不限于上述实施方式。在一些实施方式中，像素电极PE可以由各种不透明导电材料(或物质)制成。像素电极PE可以形成为单层或多层。在一些实施方式中，像素电极PE和导电图案CP可以包括相同的材料。
中间电极CTE中的至少一个可以通过与像素电极PE相同的工艺形成，以与像素电极PE形成在相同的层中，并且中间电极CTE中的另外中间电极可以通过与像素电极PE的工艺不同的工艺形成，以与像素电极PE形成在不同的层中。例如，第一中间电极CTE1和第三中间电极CTE3可以形成在第三绝缘层INS3上，以与被第三绝缘层INS3覆盖的像素电极PE间隔开。第二中间电极CTE2可以与像素电极PE通过相同的工艺形成，以与像素电极PE设置在相同的层中。然而，本公开不限于上述实施方式。在一些实施方式中，第一中间电极CTE1、第二中间电极CTE2和第三中间电极CTE3全部可以与像素电极PE通过相同的工艺形成，以与像素电极PE设置在相同的层中。
中间电极CTE可以由各种透明导电材料制成。中间电极CTE可以与像素电极PE包括相同的材料，或包括像素电极PE中包括的材料中的至少一种。
第四绝缘层INS4可以设置和/或形成在中间电极CTE之上。第四绝缘层INS4可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第四绝缘层INS4可以具有至少一个无机绝缘层和至少一个有机绝缘层在其中交替堆叠的结构。第四绝缘层INS4完全地覆盖显示元件层DPL，以阻止水分、湿气等从外部被引入到包括发光元件LD的显示元件层DPL。在一些实施方式中，至少一个外涂层(例如，平坦化显示元件层DPL的顶表面的层)可以进一步设置在第四绝缘层INS4的顶部上。
在一些实施方式中，上衬底可以进一步设置在第四绝缘层INS4上。上衬底可以设置在显示元件层DPL上，以覆盖在其上在显示区域DA中设置有像素PXL的衬底SUB。中间层CTL可以设置在显示元件层DPL上。
中间层CTL可以是透明粘合剂层(或粘合层)，例如用于增强显示元件层DPL和上衬底之间的粘合性的光学透明粘合剂，但本公开不限于此。在一些实施方式中，中间层CTL可以是折射率转换层，其用于转换从发光元件LD发射并且然后朝向上衬底传输的光的折射率，从而改善每个像素PXL的光发射亮度。
上衬底可以配置为显示装置的封装衬底(或薄膜封装层)和/或窗构件。上衬底可以包括基础层BSL和光转换图案层LCP。
基础层BSL可以是刚性衬底或柔性衬底，并且基础层BSL的材料或特性没有特别限制。基础层BSL可以与衬底SUB由相同的材料制成，或者由与衬底SUB的材料不同的材料制成。
光转换图案层LCP可以设置在基础层BSL的一个表面上，以面对在衬底SUB上的像素PXL。光转换图案层LCP可以包括颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括对应于一颜色的颜色转换颗粒QD。滤色器CF可以允许所述颜色的光选择性地透射穿过其。
颜色转换层CCL可以设置在基础层BSL的一个表面上以面对像素PXL，并且包括颜色转换颗粒QD，其用于将从设置在相应像素PXL中的发光元件LD发射的第一颜色的光转换成第二颜色的光。例如，当像素PXL是红色像素(或红色子像素)时，相应像素PXL的颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换成第二颜色的光，例如红光。在另一示例中，当像素PXL是绿色像素(或绿色子像素)时，相应像素PXL的颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换成第二颜色的光，例如绿光。在另一示例中，当像素PXL是蓝色像素(或蓝色子像素)时，相应像素PXL的颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换成第二颜色的光，例如蓝光。在一些实施方式中，当像素PXL是蓝色像素(或蓝色子像素)时，可以设置包括光散射颗粒的光散射层，来代替颜色转换颗粒QD的颜色转换层CCL。例如，当发光元件LD发射蓝光时，像素PXL可以包括包含光散射颗粒的光散射层。在一些实施方式中，可以省略上述光散射层。在其它实施方式中，当像素PXL是蓝色像素(或蓝色子像素)时，可以设置透明聚合物来代替颜色转换层CCL。
滤色器CF可以选择性地透射一颜色的光。滤色器CF与颜色转换层CCL一起构成光转换图案层LCP，并且滤色器CF可以包括滤色器材料，以允许由颜色转换层CCL转换的光选择性地透射穿过其。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器CF可以设置在像素PXL的像素区域PXA中，以对应于颜色转换层CCL。
包括颜色转换层CCL和滤色器CF的光转换图案层LCP可以对应于像素PXL的发射区域EMA。
第一光阻挡图案LBP1可以设置在相邻的像素PXL的滤色器CF之间。第一光阻挡图案LBP1可以设置在基础层BSL的表面上，以与设置在像素PXL的像素区域PXA中的堤部BNK重叠。
在一些实施方式中，第一光阻挡图案LBP1可以设置成多层，其中红色滤色器、绿色滤色器和蓝色滤色器中的允许不同颜色的光选择性地透射穿过其的至少两个滤色器彼此重叠。例如，第一光阻挡图案LBP1可以设置成包括红色滤色器、与红色滤色器重叠同时位于红色滤色器上的绿色滤色器、以及与绿色滤色器重叠同时位于绿色滤色器上的蓝色滤色器的形式。第一光阻挡图案LBP1可以设置成其中红色滤色器、绿色滤色器和蓝色滤色器彼此顺序地堆叠的结构的形式。红色滤色器、绿色滤色器和蓝色滤色器可以用作第一光阻挡图案LBP1，其阻挡光在像素区域PXA的非发射区域NEMA中的传输。
在一些实施方式中，第二光阻挡图案LBP2可以设置在第一光阻挡图案LBP1上。例如，第一光阻挡图案LBP1和第二光阻挡图案LBP2可以对应于黑色矩阵。
在上述实施方式中，已经描述了包括基础层BSL和光转换图案层LCP的上衬底设置在像素PXL的上部分处，但是本公开不限于此。在一些实施方式中，光转换图案层LCP可以形成在衬底SUB的其上设置有像素PXL的表面上。
如上所述，当具有延伸形状的至少一个导电图案CP在与对准电极ALE接触的同时电连接到对准电极ALE、且在至少发射区域EMA中在其间插置有堤部图案BNP时，可以阻挡从晶体管T和与之连接的信号线引入的电场。可以阻挡除了对准电极ALE的电场之外的电场，以免对发光元件LD的对准和定位的影响。因此，可以防止发光元件LD的误对准，并且可以防止发光元件LD从发光元件LD所对准的位置错位。
此外，当第一导电图案CP1和第一像素电极PE1通过第一接触孔CH1在彼此直接接触的同时彼此电连接时，第一像素电极PE1可以不直接连接到第一对准电极ALE1，而是可以通过第一导电图案CP1间接连接到第一对准电极ALE1，由此可以不增加第一像素电极PE1的接触电阻。
图13是示出了根据本公开的实施方式的流过像素PXL的驱动电流的平面图，并且图13例如示出了流过图6中所示的像素PXL的驱动电流。
参考图4至图13，当假设驱动电流从第一电力线PL1经过像素PXL中包括的第一晶体管T1流到第二电力线PL2时，驱动电流可以通过第一接触部CNT1被引入到像素PXL的发光单元EMU。
例如，驱动电流通过第一接触部CNT1被提供到第一导电图案CP1和第一对准电极ALE1。驱动电流通过第一像素电极PE1(其通过第一接触孔CH1直接接触第一导电图案CP1)途经第一发光元件LD1流入第一中间电极CTE1中。因此，第一发光元件LD1可以发射具有与在第一串联级SET1中分配给第一发光元件LD1中的每个的电流对应的亮度的光。
流入到第一中间电极CTE1中的驱动电流途经第二发光元件LD2流入到第二中间电极CTE2中。因此，第二发光元件LD2可以发射具有与在第二串联级SET2中分配给第二发光元件LD2中的每个的电流对应的亮度的光。
流入到第二中间电极CTE2中的驱动电流途经第三发光元件LD3流入到第三中间电极CTE3中。因此，第三发光元件LD3可以发射具有与在第三串联级SET3中分配给第三发光元件LD3中的每个的电流对应的亮度的光。
流入到第三中间电极CTE3中的驱动电流途经第四发光元件LD4流入到第二像素电极PE2中。因此，第四发光元件LD4可以发射具有与在第四串联级SET4中分配给第四发光元件LD4中的每个的电流对应的亮度的光。
以上述方式，像素PXL的驱动电流可以顺序地流动经过第一串联级SET1的第一发光元件LD1、第二串联级SET2的第二发光元件LD2、第三串联级SET3的第三发光元件LD3和第四串联级SET4的第四发光元件LD4。因此，像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
图14是示意性地示出在对准发光元件LD之前的像素PXL的平面图。
关于图14中所示的像素PXL，对实施方式的描述将主要侧重于与以上描述的部分不同的部分，以避免重复。
参考图4至图14，在发光元件LD在像素PXL中对准之前，可以从外部对准焊盘(未示出)向对准电极ALE提供对准信号。
可以向第一对准电极ALE1提供来自第一对准焊盘的第一对准信号。第一对准信号可以是例如接地电压。可以向第二对准电极ALE2提供来自第二对准焊盘的不同于第一对准信号的第二对准信号。第二对准信号可以是例如AC电压。第三对准电极ALE3可以连接到第二对准电极ALE2，使得从第二对准电极ALE2施加第二对准信号。可以向第四对准电极ALE4提供来自第一对准焊盘或另一对准焊盘的第一对准信号。可以向第一对准电极ALE1和第四对准电极ALE4施加相同的第一对准信号，并且可以向第二对准电极ALE2和第三对准电极ALE3施加相同的第二对准信号。
向第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4中的每个施加相应的对准信号，从而在第一对准电极ALE1和第二对准电极ALE2之间以及第三对准电极ALE3和第四对准电极ALE4之间形成电场。因此，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间以及第三对准电极ALE3和第四对准电极ALE4之间对准。邻近堤部BNK地延伸的第一导电图案CP1和第二导电图案CP2通过阻挡从像素电路PXC的其它部件引发的电场来防止发光元件LD从发光元件LD所对准的位置处错位。因此，可以进一步确保像素PXL的有效光源。
在完成发光元件LD的对准之后，第一对准电极ALE1的一部分和第四对准电极ALE4的一部分中的每个可以在第二开口OP2中被去除。因此，沿着第二方向DR2布置在同一像素列上的像素PXL中的每个可以包括以像素为单位分离的第一对准电极ALE1和第四对准电极ALE4。
图15是根据本公开的实施方式的像素PXL的示意性平面图。
在图15中所示的实施方式中，可以通过改变像素电极PE的设计来配置包括两个串联级的发光单元(参考图5A中所示的“EMU”)。可以通过不同地改变像素电极PE的设计来改变发光单元EMU的结构。
在图15中所示的实施方式中，对实施方式的描述将主要侧重于与以上描述的部分不同的部分，以避免重复。未描述的部分遵循以上描述的部分。相同的附图标记表示相同的部件，并且类似的附图标记表示类似的部件。
参考图5A和图15，通过改变像素电极PE和中间电极CTE的设计，可以改变像素PXL的发光单元EMU的配置。例如，可以通过改变像素电极PE和中间电极CTE的形状、位置、数量和/或连接结构来改变构成发光单元EMU的串联级(或级)的数量。可以通过改变像素电极PE和中间电极CTE的设计来配置包括两个串联级的发光单元EMU。
像素电极PE可以包括第一像素电极PE1和第二像素电极PE2。
第一像素电极PE1可以与第一对准电极ALE1、以及对准在第一对准电极ALE1和第二对准电极ALE2之间的第一发光元件LD1的第一端部分EP1重叠。在实施方式中，第一像素电极PE1可以通过第一接触孔CH1直接连接到第一导电图案CP1，并且通过第一导电图案CP1间接连接到第一对准电极ALE1。在至少非发射区域NEMA中在位于第一对准电极ALE1的底部上的同时直接接触第一对准电极ALE1的第一导电图案CP1可以通过第一接触部CNT1电连接到像素电路PXC的第一晶体管T1。此外，第一像素电极PE1可以在与第一发光元件LD1的第一端部分EP1直接或间接接触的同时连接到第一发光元件LD1的第一端部分EP1。
第二像素电极PE2可以与第三对准电极ALE3、以及对准在第三对准电极ALE3和第四对准电极ALE4之间的第二发光元件LD2的第二端部分EP2重叠。在实施方式中，第二像素电极PE2可以通过第二接触孔CH2连接到第三对准电极ALE3和位于第三对准电极ALE3的底部上的第三导电图案CP3。第三对准电极ALE3可以在至少非发射区域NEMA中通过第二接触部CNT2连接到第二电力线PL2。此外，第二像素电极PE2可以在与第二发光元件LD2的第二端部分EP2直接或间接接触的同时连接到第二发光元件LD2的第二端部分EP2。
中间电极CTE可以包括第一中间电极CTE1、第二中间电极CTE2和连接电极CNE。第一中间电极CTE1、第二中间电极CTE2和连接电极CNE可以设置成彼此成一体，并且可以彼此连接。在实施方式中，第一中间电极CTE1、第二中间电极CTE2和连接电极CNE可以是中间电极CTE的不同区域。
第一中间电极CTE1可以与第一发光元件LD1的第二端部分EP2以及与其对应的第二对准电极ALE2的至少一个区域重叠。第一中间电极CTE1可以在与第一发光元件LD1的第二端部分EP2直接或间接接触的同时连接到第一发光元件LD1的第二端部分EP2。在平面图中，第一中间电极CTE1可以设置成在第一像素电极PE1和第二像素电极PE2之间沿着第二方向DR2延伸的形状。
第二中间电极CTE2可以与第二发光元件LD2的第一端部分EP1、与其对应的第四对准电极ALE4的至少一个区域、以及位于第四对准电极ALE4的底部上的第二导电图案CP2重叠。第二中间电极CTE2可以在与第二发光元件LD2的第一端部分EP1直接或间接接触的同时连接到第二发光元件LD2的第一端部分EP1。在平面图中，第二中间电极CTE2可以设置成在第二像素电极PE2和堤部BNK之间沿着第二方向DR2延伸的形状。
连接电极CNE可以设置在第一中间电极CTE1和第二中间电极CTE2之间。
在平面图中，包括第一中间电极CTE1、连接电极CNE和第二中间电极CTE2的中间电极CTE可以具有与第一像素电极PE1和第二像素电极PE2间隔开的形状，围绕第二像素电极PE2的外围(或周边)，并且具有被开口的任何一个部分。然而，本公开不限于此。在一些实施方式中，中间电极CTE可以具有围绕第二像素电极PE2的外围(或周边)的闭环。在两个连续的串联级可以彼此稳定地连接的范围内，中间电极CTE的形状可以被不同地改变。
第一像素电极PE1、中间电极CTE和第二像素电极PE2可以在平面上设置成彼此间隔开。
以上描述的像素PXL可以包括配置有两个串联级的发光单元EMU。
根据本公开，通过在对准电极(或对准线)和像素电路层之间设置导电图案来阻挡从像素电路层引发的电场，从而可以减小或最小化电场的影响，从而防止发光元件的误对准。
此外，根据本公开，对准电极和像素电极通过导电图案彼此电连接，从而不增加像素电极的接触电阻。因此，可以更稳定地驱动发光元件，从而可以改善显示装置的可靠性。
本文中已经公开了实施方式，并且尽管使用了特定的术语，但是其仅以概述性和描述性的含义来使用，并且将仅以概述性和描述性的含义进行解释，而不是出于限制的目的。在一些情况下，如将对本领域普通技术人员显而易见的，除非另外特别指示，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解的是，在不背离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.像素，包括：
第一导电图案、第二导电图案和第三导电图案，彼此间隔开；
第一电极，与所述第一导电图案至少部分地重叠，并且直接接触所述第一导电图案；
第二电极，与所述第一电极相邻；
第三电极，与所述第二电极相邻，所述第三电极设置在所述第三导电图案上，并直接接触所述第三导电图案；
第四电极，与所述第三电极相邻，所述第四电极与所述第二导电图案至少部分地重叠，并且直接接触所述第二导电图案；
第一像素电极和第二像素电极，设置在所述第一电极、所述第二电极、所述第三电极和所述第四电极中的至少一个上，所述第一像素电极和所述第二像素电极彼此间隔开；以及
发光元件，电连接到所述第一像素电极和所述第二像素电极，其中，
所述第一导电图案、所述第一电极和所述第一像素电极彼此电连接，以及
所述第三导电图案、所述第三电极和所述第二像素电极彼此电连接。
2.根据权利要求1所述的像素，还包括：
第一堤部图案，位于所述第一导电图案和所述第一电极之间，所述第一堤部图案与所述第一导电图案和所述第一电极中的每个重叠；
第二堤部图案，位于所述第二电极和所述第三电极下方，所述第二堤部图案与所述第二电极和所述第三电极中的每个重叠；
第三堤部图案，位于所述第二导电图案和所述第四电极之间，所述第三堤部图案与所述第二导电图案和所述第四电极中的每个重叠；以及
绝缘层，设置在所述第一电极、所述第二电极、所述第三电极和所述第四电极上。
3.根据权利要求2所述的像素，其中，
所述像素包括：
发射区域，所述发光元件设置在所述发射区域中；以及
非发射区域，与所述发射区域相邻，
所述像素还包括设置在所述非发射区域中的堤部，通过所述堤部限定与所述发射区域对应的第一开口和与所述第一开口间隔开的第二开口，
所述第一导电图案的至少一部分和所述第一电极的至少一部分在所述第二开口中被去除，以及
所述第二导电图案的至少一部分和所述第四电极的至少一部分在所述第二开口中被去除。
4.根据权利要求3所述的像素，其中，
所述第一导电图案与所述第一电极的至少一部分重叠，沿着所述第一电极的延伸方向延伸，并且在所述发射区域中与所述堤部相邻，以及
所述第二导电图案与所述第四电极的至少一部分重叠，沿着所述第四电极的延伸方向延伸，并且在所述发射区域中与所述堤部相邻。
5.根据权利要求4所述的像素，其中，
所述绝缘层包括：
第一接触孔，暴露所述第一导电图案的一部分；以及
第二接触孔，暴露所述第三电极的一部分，
所述第一接触孔位于所述第一开口内，以及
所述第二接触孔位于所述第二开口内。
6.根据权利要求4所述的像素，其中，
在将所述发光元件设置在所述发射区域中之前，向所述第一导电图案、所述第一电极、所述第二导电图案和所述第四电极施加第一对准信号，以及
在将所述发光元件设置在所述发射区域中之前，向所述第二电极和所述第三电极施加第二对准信号。
7.根据权利要求6所述的像素，其中，
所述第一对准信号和所述第二对准信号彼此不同，
所述第二对准信号是交流信号，以及
所述第一对准信号是接地电压。
8.根据权利要求4所述的像素，还包括：
至少一个晶体管，设置在衬底上；
至少一个电力线，设置在所述衬底上，向所述至少一个电力线提供预定电源；以及
钝化层，设置在所述至少一个晶体管和所述至少一个电力线之上，所述钝化层包括暴露所述至少一个晶体管的一部分的第一接触部和暴露所述至少一个电力线的一部分的第二接触部。
9.根据权利要求8所述的像素，其中，
所述第一导电图案的至少一部分与所述第一接触部重叠，以及
所述第三导电图案与所述第二接触部重叠。
10.根据权利要求9所述的像素，其中，
所述第一导电图案通过所述第一接触部电连接到所述至少一个晶体管，以及
所述第三导电图案通过所述第二接触部电连接到所述至少一个电力线。
11.根据权利要求10所述的像素，其中，
所述第一电极电连接到所述至少一个晶体管并且直接接触所述第一导电图案，以及
所述第三电极电连接到所述至少一个电力线并直接接触所述第三导电图案。
12.根据权利要求10所述的像素，其中，所述第一接触部和所述第二接触部与所述堤部重叠。
13.根据权利要求4所述的像素，还包括：
颜色转换层，位于所述发光元件上方，所述颜色转换层将第一颜色的光转换成第二颜色的光，所述第一颜色的所述光从所述发光元件发射；以及
滤色器，位于所述颜色转换层的顶部上，
其中，所述第二颜色的所述光选择性地透射穿过所述滤色器。
14.根据权利要求4所述的像素，还包括设置在所述绝缘层上的中间电极，所述中间电极与所述第一像素电极和所述第二像素电极间隔开。
15.根据权利要求14所述的像素，其中，
所述中间电极包括设置成彼此间隔开的第一中间电极、第二中间电极和第三中间电极，以及
所述第一中间电极、所述第二中间电极和所述第三中间电极中的至少一个以及所述第一像素电极和所述第二像素电极中的至少一个设置在相同的层上。
16.根据权利要求15所述的像素，其中，所述发光元件包括：
第一发光元件，设置在所述第一像素电极和所述第一中间电极之间，所述第一发光元件电连接到所述第一像素电极和所述第一中间电极；
第二发光元件，设置在所述第一中间电极和所述第二中间电极之间，所述第二发光元件电连接到所述第一中间电极和所述第二中间电极；
第三发光元件，设置在所述第二中间电极和所述第三中间电极之间，所述第三发光元件电连接到所述第二中间电极和所述第三中间电极；以及
第四发光元件，设置在所述第三中间电极和所述第二像素电极之间，所述第四发光元件电连接到所述第三中间电极和所述第二像素电极。
17.根据权利要求14所述的像素，其中，
所述中间电极包括：
第一中间电极；
第二中间电极，与所述第二像素电极相邻；以及
连接电极，将所述第一中间电极和所述第二中间电极彼此连接，以及
所述第一中间电极、所述第二中间电极和所述连接电极与彼此成一体。
18.根据权利要求17所述的像素，其中，所述发光元件包括：
第一发光元件，设置在所述第一像素电极和所述第一中间电极之间，所述第一发光元件电连接到所述第一像素电极和所述第一中间电极；以及
第二发光元件，设置在所述第二中间电极和所述第二像素电极之间，所述第二发光元件电连接到所述第二中间电极和所述第二像素电极。
19.显示装置，包括像素区域，所述像素区域中的每个包括发射区域和非发射区域，所述显示装置包括：
衬底；以及
像素，在所述像素区域中的每个中位于所述衬底上，其中，
所述像素包括：
第一导电图案、第二导电图案和第三导电图案，在所述衬底上彼此间隔开；
第一电极，与所述第一导电图案至少部分地重叠，并且直接接触所述第一导电图案；
第二电极，与所述第一电极相邻；
第三电极，与所述第二电极相邻，所述第三电极设置在所述第三导电图案上，并直接接触所述第三导电图案；
第四电极，与所述第三电极相邻并且与所述第二导电图案至少部分地重叠，并且直接接触所述第二导电图案；
绝缘层，覆盖所述第一电极、所述第二电极、所述第三电极和所述第四电极，所述绝缘层包括暴露所述第一导电图案的一部分的第一接触孔和暴露所述第三电极的一部分的第二接触孔；
堤部，在所述非发射区域中位于所述绝缘层上，所述堤部具有与所述发射区域对应的第一开口和与所述第一开口间隔开的第二开口；
第一像素电极和第二像素电极，设置在所述绝缘层上，所述第一像素电极和所述第二像素电极彼此间隔开；
中间电极，与所述第一像素电极和所述第二像素电极间隔开；以及
发光元件，电连接到所述第一像素电极、所述第二像素电极和所述中间电极，
所述第一导电图案、所述第一电极和所述第一像素电极彼此电连接，以及
所述第三导电图案、所述第三电极和所述第二像素电极彼此电连接。
20.根据权利要求19所述的显示装置，其中，
所述第一导电图案在所述发射区域中邻近所述堤部地延伸，
所述第二导电图案在所述发射区域中与所述堤部相邻，以及
所述第一像素电极与所述第一导电图案至少部分地重叠，并通过所述第一接触孔直接接触所述第一导电图案。
CN202210390957.6A 2021-04-15 2022-04-14 像素及包括其的显示装置 Pending CN115223458A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210049357A KR20220143225A (ko) 2021-04-15 2021-04-15 화소 및 이를 구비한 표시 장치
KR10-2021-0049357 2021-04-15

Publications (1)

Publication Number Publication Date
CN115223458A true CN115223458A (zh) 2022-10-21

Family

ID=81327417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210390957.6A Pending CN115223458A (zh) 2021-04-15 2022-04-14 像素及包括其的显示装置

Country Status (4)

Country Link
US (1) US20220336707A1 (zh)
EP (1) EP4075502A1 (zh)
KR (1) KR20220143225A (zh)
CN (1) CN115223458A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20240055975A (ko) * 2022-10-20 2024-04-30 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
KR102558690B1 (ko) * 2018-07-31 2023-07-21 엘지디스플레이 주식회사 발광 표시 장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102668520B1 (ko) * 2018-12-31 2024-05-22 엘지디스플레이 주식회사 투명 표시장치
EP3944324A4 (en) * 2019-03-18 2022-11-23 Samsung Display Co., Ltd. ELECTROLUMINESCENT ELEMENT SOLVENT, PHOTODEGRADABLE THICKENER, ELECTROLUMINESCENT ELEMENT INK AND METHOD OF MAKING DISPLAY DEVICE
KR102662908B1 (ko) * 2019-04-16 2024-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4075502A1 (en) 2022-10-19
US20220336707A1 (en) 2022-10-20
KR20220143225A (ko) 2022-10-25

Similar Documents

Publication Publication Date Title
US12095018B2 (en) Display device
EP4075502A1 (en) Pixel and display device including the same
US20230005898A1 (en) Pixel and display device including the same
CN113675235A (zh) 像素和包括其的显示设备
US20230121816A1 (en) Display device and manufacturing method thereof
EP4135031A1 (en) Display device and method of fabricating the same
CN113644093A (zh) 像素和包括像素的显示装置
US20230044364A1 (en) Display device
EP4102562A1 (en) Display device and method of fabricating the same
US20220199677A1 (en) Display device
US11961844B2 (en) Pixel and display device including the same
US20230108716A1 (en) Pixel and display device including the same
US20220367433A1 (en) Display device and method of fabricating the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240038956A1 (en) Pixel and display device including the same
EP4207322A1 (en) Display device and method of fabricating the same
US20230411406A1 (en) Display device and method of manufacturing the same
US20230028194A1 (en) Display device
US20230290921A1 (en) Pixel and display device including the same
US20230327065A1 (en) Pixel and display device having the same
CN115377140A (zh) 显示设备及其制造方法
CN116632025A (zh) 像素和包括该像素的显示装置
KR20240002279A (ko) 표시 장치
CN116264241A (zh) 显示装置和制造该显示装置的方法
CN117015263A (zh) 包括像素的显示装置以及制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination