CN115377140A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN115377140A
CN115377140A CN202210533744.4A CN202210533744A CN115377140A CN 115377140 A CN115377140 A CN 115377140A CN 202210533744 A CN202210533744 A CN 202210533744A CN 115377140 A CN115377140 A CN 115377140A
Authority
CN
China
Prior art keywords
layer
light emitting
disposed
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210533744.4A
Other languages
English (en)
Inventor
金昤究
李昌熙
朴允熙
朴志奫
徐奉成
全栢均
卓炅善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115377140A publication Critical patent/CN115377140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备和制造显示设备的方法。显示设备可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素各自包括发射区域和非发射区域。多个像素中的每一个可以包括：至少一个发光元件，在发射区域中；第一像素电极和第二像素电极，电连接到至少一个发光元件；堤，包括与发射区域对应的第一开口；颜色转换层，设置在发射区域中以与至少一个发光元件对应；阻挡层，设置在堤和颜色转换层上；以及低折射层，设置在阻挡层上。阻挡层可以包括具有固化的聚硅氮烷的氧化硅(SiOx)。

Description

显示设备及其制造方法
相关申请的交叉引用
本申请要求于2021年5月18日在韩国知识产权局(KIPO)提交的韩国专利申请10-2021-0064382的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开总体上涉及显示设备及其制造方法。
背景技术
随着对信息显示的兴趣和对便携式信息媒介的需求的增加，已经集中于显示设备进行研究和商业化。
发明内容
实施方式提供一种能够通过改善颜色转换层的可靠性来改善显示质量的显示设备及显示设备的制造方法。
根据本公开的方面，提供了显示设备，该显示设备包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素各自包括发射区域和非发射区域，其中，多个像素中的每一个可以包括：至少一个发光元件，位于发射区域中；第一像素电极和第二像素电极，至少位于发射区域中，第一像素电极和第二像素电极电连接到至少一个发光元件；堤，设置在非发射区域中，堤包括与发射区域对应的第一开口；颜色转换层，位于至少一个发光元件上方，颜色转换层设置在发射区域中以与至少一个发光元件对应，颜色转换层包括颜色转换颗粒；阻挡层，设置在堤和颜色转换层上；以及低折射层，设置在阻挡层上。阻挡层可以包括具有固化的聚硅氮烷的氧化硅(SiOx)。
阻挡层可以在发射区域中直接设置在颜色转换层上。低折射层可以在发射区域中直接设置在颜色转换层上的阻挡层上。颜色转换层、阻挡层和低折射层可以依次设置在发射区域中。
低折射层可以在发射区域和非发射区域中设置在阻挡层的整个侧上。
低折射层可以仅设置在位于发射区域中的阻挡层上，以与颜色转换层对应。
低折射层可以补偿堤与颜色转换层之间的高度差。
多个像素中的每一个还可以包括设置在低折射层的整个侧上的封盖层。封盖层和阻挡层可以包括相同的材料。
封盖层可以与低折射层重叠并且可以保护低折射层。
多个像素中的每一个还可以包括：滤色器，在发射区域中设置在封盖层上，以与颜色转换层对应。
阻挡层、低折射层和封盖层中的每一个可以是设置在多个像素中的公共层。
多个像素中的每一个还可以包括：像素电路层，位于衬底和至少一个发光元件之间，像素电路层包括：至少一个晶体管；以及至少一个电力线，其中，至少一个晶体管和至少一个电力线电连接到至少一个发光元件；第一电极，设置在像素电路层上，第一电极电连接到至少一个晶体管；第二电极，设置在像素电路层上并且与第一电极隔开，第二电极电连接到至少一个电力线；以及绝缘层，设置在第一电极和第二电极上，绝缘层包括至少一个开口部分。
第一电极可以通过绝缘层的至少一个开口部分中的一开口部分电连接到第一像素电极，并且第二电极可以通过绝缘层的至少一个开口部分中的另一开口部分电连接到第二像素电极。
堤还可以包括与第一开口隔开的第二开口。第一电极和第二电极中的至少一个可以包括在第二开口中的开口部分。
绝缘层的一开口部分和绝缘层的另一开口部分可以位于第二开口中。
根据本公开的另一方面，提供了显示设备，该显示设备包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素各自包括发射区域和非发射区域，其中，多个像素中的每一个可以包括：至少一个发光元件，位于发射区域中；第一像素电极和第二像素电极，至少位于发射区域中，第一像素电极和第二像素电极电连接到至少一个发光元件；堤，设置在非发射区域中，堤包括与发射区域对应的开口；基础层，位于堤和至少一个发光元件上方，使得基础层的表面面向衬底；滤色器，设置在基础层的表面上，以与发射区域对应；第一光阻挡图案，设置在基础层的表面上，以与非发射区域对应；低折射层，完全设置在第一光阻挡图案和滤色器上；封盖层，设置在低折射层上；第二光阻挡图案，设置在封盖层上以与第一光阻挡图案对应；颜色转换层，由第二光阻挡图案围绕，颜色转换层设置在封盖层上以与至少一个发光元件对应；以及阻挡层，完全设置在颜色转换层和第二光阻挡图案上，以及其中，阻挡层包括具有固化的聚硅氮烷的氧化硅(SiOx)。
第一光阻挡图案和第二光阻挡图案可以与堤对应。
根据本公开的又一方面，提供了制造显示设备的方法，该方法包括：提供衬底，衬底具有设置在发射区域中的至少一个发光元件和包括与发射区域对应的开口的堤，堤设置在非发射区域中；在至少一个发光元件上方形成包括颜色转换颗粒的颜色转换层；在颜色转换层和堤上形成聚硅氮烷层；通过固化聚硅氮烷层形成阻挡层；在阻挡层上形成低折射层；以及在低折射层上形成封盖层。
颜色转换层、阻挡层和低折射层可以通过连续的喷墨印刷形成。
阻挡层可以包括氧化硅(SiOx)。
该方法还可以包括在封盖层上形成与颜色转换层对应的滤色器。
可以通过热固化执行固化聚硅氮烷层。
附图说明
现在将在下文中参考附图更全面地描述示例性实施方式。然而，它们可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员传达示例性实施方式的范围。
在附图中，为了清楚示出，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。相同的附图标记始终表示相同的元件。
图1和图2是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3是图1中所示的发光元件的示意性剖视图。
图4是示意性地示出根据本公开的实施方式的显示设备的平面图。
图5和图6是示出图4中所示的像素中所包括的组件之间的电连接关系的各种实施方式的等效电路的示意图。
图7是示意性地示出图4中所示的像素的平面图。
图8是沿着图7中所示的线II-II'截取的示意性剖视图。
图9是沿着图7中所示的线III-III'截取的示意性剖视图。
图10示意性地示出了图8中所示的低折射层的另一实施方式，并且是与图7中所示的线II-II'对应的剖视图。
图11是示意性地示出根据本公开的另一实施方式的像素的平面图。
图12至图14是沿着图11中所示的线IV-IV'截取的示意性剖视图。
图15是示意性地示出根据本公开的又一实施方式的像素的平面图。
图16是沿着图15中所示的线V-V'截取的示意性剖视图。
图17是沿着图15中所示的线VI-VI'截取的示意性剖视图。
图18至图24是示意性地示出根据本公开的实施方式的显示设备的制造方法的剖视图。
图25示意性地示出了根据本公开的实施方式的像素，并且是与图7中所示的线II-II'对应的剖视图。
图26和图27是沿着图4中所示的线I-I'截取的示意性剖视图。
具体实施方式
本公开可以适用于各种变化和不同的形式，因此仅通过特定示例详细说明。然而，示例不限于特定形式，而是适用于所有的变化以及等同材料和替换。为了更好地理解，所包括的附图以对图进行扩展的方式示出。
相同的标号始终表示相同的元件。在附图中，为了清楚起见，可以夸大特定线、层、组件、元件或特征的厚度。应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。如本文中所使用的，单数形式旨在也包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在说明书中使用时，术语“包括(includes)”和/或“包括(including)”指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在和/或添加。此外，诸如层、区域、衬底或板的元件放置在另一元件“上”或“上方”的表述不仅表示元件直接放置在另一元件“上”或恰好放置在另一元件“上方”的情况，而且还表示又一元件插置在该元件和另一元件之间的情况。相反，诸如层、区域、衬底或板的元件放置在另一元件“下面”或“下方”的表述不仅表示该元件直接放置在另一元件“下面”或恰好放置在另一元件“下方”的情况，而且还表示又一元件插置在该元件和另一元件之间的情况。
在本说明书中，应当理解，当元件(例如，第一元件)与另一元件(例如，第二元件)“(可操作地或通信地)联接”/“(可操作地或通信地)联接至”另一元件(例如，第二元件)或“连接至”另一元件(例如，第二元件)时，该元件可以与另一元件直接联接/直接联接至另一元件，或者在该元件和另一元件之间可以存在居间元件(例如，第三元件)。此外，在本说明书中，术语“连接”或“联接”可以包含地意味着物理连接或物理联接和/或电连接或电联接。
如本文中所使用的，术语“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
出于其含义和解释的目的，短语“…中的至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。
除非本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
在下文中，将参考附图详细描述本公开的实施方式和本领域技术人员容易理解本公开内容所需的项目。在以下描述中，除非上下文另有明确指示，否则本公开中的单数形式也旨在包括复数含义。
图1和图2是示意性地示出根据实施方式的发光元件LD的立体图。图3是图1中所示的发光元件LD的示意性剖视图。
在实施方式中，发光元件LD的种类(或类型)和/或形状不限于图1至图3中所示的实施方式。
参考图1至图3，发光元件LD可以包括第一半导体层11、第二半导体层13和插置(或设置)在第一半导体层11和第二半导体层13之间的有源层12。在示例中，发光元件LD可以用发光堆叠结构(或发光堆叠图案)来实现(或者实现为发光堆叠结构(或发光堆叠图案))，在发光堆叠结构(或发光堆叠图案)中，第一半导体层11、有源层12和第二半导体层13依次堆叠。
发光元件LD可以在一方向上延伸。当假设发光元件LD的延伸方向是长度方向时，发光元件LD可以包括在长度方向上的一个端部(或者下端部或第一端部)和另一端部(或者上端部或第二端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部处。在示例中，第一半导体层11可以设置在发光元件LD的一个端部处，并且第二半导体层13可以设置在发光元件LD的另一端部处。
发光元件LD可以设置成各种形状。在示例中，如图1中所示，发光元件LD可以具有在其长度方向(或延伸方向)上长(即，其纵横比大于1)的杆状形状、棒状形状、柱状形状(或圆柱状形状)等。在实施方式中，发光元件LD在长度方向上的长度L可以大于发光元件LD的直径D(或截面的宽度)。然而，本公开不限于此。在一些实施方式中，如图2中所示，发光元件LD可以具有在其长度方向上短(即，其纵横比小于1)的杆状形状、棒状形状、柱状形状等。在一些实施方式中，发光元件LD可以具有其长度L和直径D相同的杆状形状、棒状形状、柱状形状等。
发光元件LD可以包括例如制造得足够小以具有纳米级或微米级的程度的直径D和/或长度L的发光二极管(LED)。
在发光元件LD在其长度方向上长(即，其纵横比大于1)的情况下，发光元件LD的直径D可以是约0.5μm至约6μm，并且发光元件LD的长度L可以是约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以根据应用发光元件LD的照明设备或自发光显示设备的要求条件(或设计条件)而改变。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何半导体材料，并且包括掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成(或构成)第一半导体层11的材料不限于此。第一半导体层11可以用各种材料配置。第一半导体层11可以包括在发光元件LD的长度方向上的、接触有源层12(或与有源层12接触)的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部(或下端部)。
有源层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在示例中，在有源层12形成为多量子阱结构的情况下，构成单元的阻挡层(未示出)、应变增强层和阱层可以周期性地和重复地堆叠在有源层12中。应变增强层可以具有比阻挡层的晶格常数小的晶格常数，以进一步增强应变，例如，施加到阱层的压缩应变。然而，有源层12的结构不限于上述实施方式。
有源层12可以发射波长为约400nm至约900nm的光，并且使用双异质结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12在发光元件LD的长度方向上的顶部和/或底部上。在示例中，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，诸如AlGaN或AlInGaN的材料可以用于形成有源层12。有源层12可以用各种材料配置。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在具有预定电压或更高电压的电场施加到发光元件LD的两个端部的情况下，发光元件LD在电子-空穴对在有源层12中复合时发光。通过使用这种原理来控制发光元件LD的发光，使得发光元件LD可以用作包括显示设备的像素的各种发光设备的光源(或发光源)。
第二半导体层13形成在有源层12的第二表面上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。在示例中，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且包括掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此。第二半导体层13可以用各种材料配置。第二半导体层13可以包括在发光元件LD的长度方向上的、接触有源层12的第二表面的下表面和暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的第二端部(或上端部)。
在实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的厚度。在示例中，第一半导体层11在发光元件LD的长度方向上的厚度可以比第二半导体层13在发光元件LD的长度方向上的厚度相对更厚或更大。因此，相比于第一半导体层11的下表面，发光元件LD的有源层12可以定位得更邻近第二半导体层13的上表面。
尽管图1至图3示出第一半导体层11和第二半导体层13中的每一个用一层配置，但是本公开不限于此。在实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每一个还可以包括至少一个层，例如，包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，以执行用于减小晶格常数差的缓冲功能。TSBR层可以用诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层配置，但本公开不限于此。
在一些实施方式中，除了如上所述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13的顶部上的接触电极(未示出)(在下文中，称为“第一接触电极”)。在一些实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端处的另一接触电极(未示出)(在下文中，称为“第二接触电极”)。
第一接触电极和第二接触电极中的每一个可以是欧姆接触电极，但本公开不限于此。在一些实施方式中，第一接触电极和第二接触电极中的每一个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金中的一种或混合物的不透明金属，但本公开不限于此。在一些实施方式中，第一接触电极和第二接触电极可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)。
分别包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以通过穿过第一接触电极和第二接触电极而发射到发光元件LD的外部。在一些实施方式中，在从发光元件LD产生的光不穿过第一接触电极和第二接触电极并且通过除了发光元件LD的两个端部之外的区域发射到发光元件LD的外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在实施方式中，发光元件LD还可以包括绝缘膜14。然而，在一些实施方式中，绝缘膜14可以被省略，或者也可以设置为仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘膜14可以防止在有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。绝缘膜14使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。在发光元件LD密集设置的情况下，绝缘膜14可以防止在发光元件LD之间可能发生的不希望的短路。只要可以防止有源层12与外部导电材料短路，则是否设置绝缘膜14不受限制。
绝缘膜14可以设置成完全围绕包括第一半导体层11、有源层12和第二半导体层13的发光堆叠结构的外周边的形状。
尽管在上述实施方式中，绝缘膜14设置成完全围绕第一半导体层11、有源层12和第二半导体层13中的每一个的外周边的形状，但是本公开不限于此。在一些实施方式中，在发光元件LD包括第一接触电极的情况下，绝缘膜14可以完全围绕第一半导体层11、有源层12、第二半导体层13和第一接触电极中的每一个的外周边。在一些实施方式中，绝缘膜14可以不完全围绕第一接触电极的外周边，或者可以仅围绕第一接触电极的外周边的一部分，并且可以不围绕第一接触电极的外周边的另一部分。在一些实施方式中，在第一接触电极设置在发光元件LD的另一端部(例如，上端部)处并且第二接触电极设置在发光元件LD的一个端部(例如，下端部)处的情况下，绝缘膜14可以暴露第一接触电极和第二接触电极中的每一个的至少一个区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiO2)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、Alucone聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)、氮化钒(VN)等构成的群组中的至少一种绝缘材料。然而，本公开不限于此，并且具有绝缘性质的各种材料可以用作绝缘膜14的材料。
绝缘膜14可以设置成单层的形式，或者可以设置成包括至少两层的多层的形式。在示例中，在绝缘膜14形成为包括顺序堆叠的第一层和第二层的双层的情况下，第一层和第二层可以由不同的材料(或成分)制成(或者包括不同的材料(或成分))并且通过不同的工艺形成。在一些实施方式中，第一层和第二层可以由相同的材料形成，并且可以通过连续工艺形成。
在一些实施方式中，发光元件LD可以实现为具有核-壳结构的发光图案。第一半导体层11可以位于核处，例如，位于发光元件LD的中间(或中心)中，有源层12可以设置和/或形成为围绕第一半导体层11的外周边的形状，并且第二半导体层13可以设置和/或形成为围绕有源层12的形状。发光元件LD还可以包括围绕第二半导体层13的至少一侧的接触电极(未示出)。在一些实施方式中，发光元件LD还可以包括绝缘膜14，绝缘膜14设置在具有核-壳结构的发光图案的外周边上并且包括透明绝缘材料。实现为具有核-壳结构的发光图案的发光元件LD可以通过生长工艺来制造。
上述发光元件LD可以用作用于各种显示设备的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，在发光元件LD混合在要提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的液体溶液(或溶剂)中的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD不会在溶液中不均匀地聚集，而是可以在溶液中均匀地分散。
包括上述发光元件LD的发光单元(或发光部分)(或发光器件)可以用于需要光源的各种类型的设备(包括显示设备)。在发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的设备，诸如照明设备。
图4是示意性地示出根据实施方式的显示设备的平面图。
为了方便起见，图4基于显示图像的显示区域DA示出了显示设备的结构。
只要显示设备是其中显示表面应用至其至少一个表面的电子设备(诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、网络书计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴设备)，就可以应用本公开。
参考图1至图4，显示设备可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL、设置在衬底SUB上并且驱动像素PXL的驱动单元(或驱动部分)以及电连接像素PXL和驱动部分的线单元(或线部分)。
根据驱动发光元件LD的方法，可以将显示设备分为无源矩阵型显示设备和有源矩阵型显示设备。在示例中，在显示设备实现为有源矩阵型显示设备的情况下，像素PXL中的每一个可以包括用于控制提供给发光元件LD的电流量的驱动晶体管、用于将数据信号传送到驱动晶体管的开关晶体管等。
显示设备可以设置成各种形状。在示例中，显示设备可以设置成具有彼此平行的两对边的矩形板形状，但是本公开不限于此。在显示设备设置成矩形板形状的情况下，两对边中的任一对边可以比另一对边长。为方便起见，示出了显示设备设置成具有一对长边和一对短边的矩形形状的情况。长边的延伸方向表示为第二方向DR2，短边的延伸方向表示为第一方向DR1，并且垂直于长边的延伸方向和短边的延伸方向的方向表示为第三方向DR3。在设置成矩形板形状的显示设备中，长边和短边彼此接触(或相交)的拐角可以具有圆润形状。
衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动部分和电连接像素PXL和驱动部分的线部分的一部分的区域。
非显示区域NDA可以定位成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧处。例如，非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有电连接到像素PXL的线部分和电连接到线部分并驱动像素PXL的驱动部分。
线部分可以电连接驱动部分和像素PXL。线部分可以包括向每个像素PXL提供信号并且电连接到信号线的扇出线，信号线例如为电连接到每个像素PXL的扫描线、数据线、发射控制线等。在一些实施方式中，线部分可以包括电连接到信号线(例如，电连接到每个像素PXL以实时补偿每个像素PXL的电特性的变化的控制线、感测线等)的扇出线。此外，线部分可以包括向每个像素PXL提供预定电压并且电连接到与每个像素PXL电连接的电力线的扇出线。
衬底SUB可以包括透明绝缘材料，以使光能够从其透射通过。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB上的一区域可以设置为显示区域DA，使得像素PXL设置在显示区域DA中，并且衬底SUB上的其他区域可以设置为非显示区域NDA。在示例中，衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有相应像素PXL的像素区域，非显示区域NDA设置在显示区域DA的外围处(或者设置成与显示区域DA相邻)。
像素PXL中的每一个可以在衬底SUB上设置在显示区域DA中。在实施方式中，像素PXL可以在显示区域DA中布置成条纹布置结构，但是本公开不限于此。
每个像素PXL可以包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小至微米级或纳米级的尺寸，并且与设置成与其相邻的发光元件LD并联电连接。然而，本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL可以包括由信号(例如，扫描信号、数据信号等)和/或电源(例如，第一驱动电源、第二驱动电源等)驱动的至少一个光源，例如，图1至图3中所示的发光元件LD。然而，在本公开的实施方式中，可以用作像素PXL的光源的发光元件LD的类型不限于此。在示例中，每个像素PXL可以包括配置为有机发光二极管的发光元件。有机发光二极管可以具有其中阳极、空穴传输层、有机发射层、电子传输层和阴极顺序堆叠的形式，但本公开不限于此。
驱动部分通过线部分向每个像素PXL提供信号和电源。因此，驱动部分可以控制像素PXL的驱动。
图5和图6是示出图4中所示的像素PXL中所包括的组件之间的电连接关系的各种实施方式的等效电路的示意图。
例如，图5和图6示出了可应用于有源矩阵型显示设备的像素PXL中所包括的组件之间的电连接关系的各种实施方式。然而，可应用于本公开的实施方式的像素PXL中所包括的组件的种类不限于此。
在图5和图6中，像素PXL综合地不仅包括图4中所示的像素PXL中所包括的组件，而且还包括其中设置(或定位)组件的区域。
参考图1至图6，像素PXL可以包括产生具有与数据信号对应的亮度的光的发光部分EMU。像素PXL还可以选择性地包括用于驱动发光部分EMU的像素电路PXC。
在一些实施方式中，发光部分EMU可以包括并联电连接在第一电力线PL1和第二电力线PL2之间的发光元件LD，第一电力线PL1电连接到第一驱动电源VDD以被施加第一驱动电源VDD的电压，第二电力线PL2电连接到第二驱动电源VSS以被施加第二驱动电源VSS的电压。例如，发光部分EMU可以包括通过像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一像素电极PE1、通过第二电力线PL2电连接到第二驱动电源VSS的第二像素电极PE2以及在相同的方向上并联电连接在第一像素电极PE1和第二像素电极PE2之间的发光元件LD。在实施方式中，第一像素电极PE1可以是阳极，并且第二像素电极PE2可以是阴极。
包括在发光部分EMU中的发光元件LD中的每一个可以包括通过第一像素电极PE1电连接到第一驱动电源VDD的一个端部(或第一端部)以及通过第二像素电极PE2电连接到第二驱动电源VSS的另一端部(或第二端部)。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。在示例中，第一驱动电源VDD可以设置为高电势电源，并且第二驱动电源VSS可以设置为低电势电源。在像素PXL的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设置为等于或高于发光元件LD的阈值电压。
如上所述，在相同的方向(例如，正向方向)上并联电连接在提供有具有不同电势的电压的第一像素电极PE1和第二像素电极PE2之间的发光元件LD可以分别形成有效光源。
发光部分EMU的发光元件LD中的每一个可以发射具有与通过相应的像素电路PXC提供的驱动电流对应的亮度的光。例如，像素电路PXC可以在每个帧周期期间向发光部分EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发光部分EMU的驱动电流可以被分流并且流过发光元件LD中的每一个。因此，发光部分EMU可以在每个发光元件LD发射具有与从其流过的电流对应的亮度的光的同时发射具有与驱动电流对应的亮度的光。
已经描述了其中发光元件LD在相同的方向上彼此电连接在第一驱动电源VDD和第二驱动电源VSS之间的实施方式，但是本公开不限于此。在一些实施方式中，除了形成相应有效光源的发光元件LD之外，发光部分EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起并联电连接在第一像素电极PE1和第二像素电极PE2之间，并且可以在与发光元件LD所连接的方向相反的方向上电连接在第一像素电极PE1和第二像素电极PE2之间。尽管预定的驱动电压(例如，正向驱动电压)施加在第一像素电极PE1和第二像素电极PE2之间，但是反向发光元件LDr保持未激活状态，并且因此，基本上没有电流流过反向发光元件LDr。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj。像素电路PXC可以电连接到像素PXL的控制线CLi和感测线SENj。在示例中，在像素PXL可以设置在显示区域DA的第i行和第j列上的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1是用于控制施加到发光部分EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电源VDD和发光部分EMU之间。第一晶体管T1的第一端子可以通过第一电力线PL1电连接(或联接)到第一驱动电源VDD，第一晶体管T1的第二端子可以电连接到第二节点N2，并且第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2施加到发光部分EMU的驱动电流量。在实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极。然而，本公开不限于此。在一些实施方式中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且第二晶体管T2可以电连接在数据线Dj和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj，第二晶体管T2的第二端子可以电连接到第一节点N1，并且第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子。例如，在第一端子是漏电极的情况下，第二端子可以是源电极。
在从扫描线Si提供具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将数据线Dj和第一节点N1彼此电连接。第一节点N1是第二晶体管T2的第二端子和第一晶体管T1的栅电极彼此电连接的点，并且第二晶体管T2可以将数据信号传送到第一晶体管T1的栅电极。
第三晶体管T3可以将第一晶体管T1电连接到感测线SENj以通过感测线SENj获取感测信号，并且可以通过使用感测信号来检测像素PXL的特性(包括第一晶体管T1的阈值电压等)。关于像素PXL的特性的信息可以用于转换图像数据，从而可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以电连接到感测线SENj，并且第三晶体管T3的栅电极可以电连接到控制线CLi。第三晶体管T3的第一端子可以电连接到初始化电源。第三晶体管T3是能够初始化第二节点N2的初始化晶体管。在从控制线CLi提供感测控制信号的情况下，第三晶体管T3可以导通以将初始化电源的电压传送到第二节点N2。因此，存储电容器Cst的电连接到第二节点N2的第二存储电极可以被初始化。
存储电容器Cst的第一存储电极可以电连接到第一节点N1，并且存储电容器Cst的第二存储电极可以电连接到第二节点N2。存储电容器Cst充入与在帧周期期间提供给第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
尽管已经在图5中示出了构成发光部分EMU的发光元件LD全部并联电连接的实施方式，但是本公开不限于此。在一些实施方式中，发光部分EMU可以配置为包括至少一个串联级(或级)，该串联级(或级)包括彼此并联电连接的发光元件LD。例如，发光部分EMU可以配置成如图6中所示的串联-并联混合结构。
参考图6，发光部分EMU可以包括顺序电连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每一个可以包括构成相应串联级的电极对的两个电极PE1和CTE1或者CTE2和PE2以及在相同的方向上并联电连接在两个电极PE1和CTE1或者CTE2和PE2之间的发光元件LD。
第一串联级SET1(或第一级)包括第一像素电极PE1和第一中间电极CTE1，并且可以包括电连接在第一像素电极PE1和第一中间电极CTE1之间的至少一个第一发光元件LD1。第一串联级SET1可以包括在与第一发光元件LD1所连接的方向相反的方向上电连接在第一像素电极PE1和第一中间电极CTE1之间的反向发光元件LDr。
第二串联级SET2(或第二级)包括第二中间电极CTE2和第二像素电极PE2，并且可以包括电连接在第二中间电极CTE2和第二像素电极PE2之间的至少一个第二发光元件LD2。第二串联级SET2可以包括在与第二发光元件LD2所连接的方向相反的方向上电连接在第二中间电极CTE2和第二像素电极PE2之间的反向发光元件LDr。
第一中间电极CTE1和第二中间电极CTE2可以彼此电连接和/或物理连接。第一中间电极CTE1和第二中间电极CTE2可以构成电连接连续的第一串联级SET1和第二串联级SET2的中间电极CTE。
在上述实施方式中，第一串联级SET1的第一像素电极PE1可以是每个像素PXL的阳极，并且第二串联级SET2的第二像素电极PE2可以是相应像素PXL的阴极。
如上所述，像素PXL的发光部分EMU(包括以串联-并联混合结构电连接的串联级(或第一串联级和第二串联级)SET1和SET2(或者发光元件LD))可以容易地将驱动电流/电压条件控制为适于应用发光部分EMU的产品的规格。
与具有其中发光元件LD仅并联电连接的结构的发光部分相比，像素PXL的发光部分EMU(包括以串联-并联混合结构电连接的第一串联级SET1和第二串联级SET2(或者发光元件LD))可以减小驱动电流。与具有其中相同数量的发光元件LD仅串联电连接的结构的发光部分相比，像素PXL的发光部分EMU(包括以串联-并联混合结构电连接的第一串联级SET1和第二串联级SET2)可以降低施加到发光部分EMU的两端的驱动电压。此外，与具有其中串联级(或级)串联电连接的结构的发光部分相比，像素PXL的发光部分EMU(包括以串联-并联混合结构电连接的第一串联级SET1和第二串联级SET2(或者发光元件LD))可以在相同数量的电极PE1、CTE1、CTE2和PE2之间包括更多数量的发光元件LD。因此，可以改善发光元件LD的发光效率，并且即使在特定的串联级(或级)中发生故障的情况下，也可以相对降低由于故障而不发光的发光元件LD的比例。因此，可以降低发光元件LD的发光效率的劣化。
尽管在图5和图6中示出了其中包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以用P型晶体管代替。尽管在图5和图6中示出了其中发光部分EMU电连接在像素电路PXC和第二驱动电源VSS之间的实施方式，但是发光部分EMU可以电连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以被各种修改和实现。在示例中，像素电路PXC还可以附加地包括至少一个晶体管元件，诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件或者诸如用于提高第一节点N1的电压的升压电容器的其他电路元件。
适用于本公开的像素PXL的结构不限于图5和图6中所示的实施方式，并且相应的像素PXL可以具有各种结构。例如，每个像素PXL可以配置在无源类型发光显示设备等中。在这种情况下，可以省略像素电路PXC，并且包括在发光部分EMU中的发光元件LD的两个端部可以直接电连接到扫描线Si、数据线Dj、施加第一驱动电源VDD的电压的第一电力线PL1、施加第二驱动电源VSS的电压的第二电力线PL2和/或控制线CLi。
图5和图6示出了形成像素PXL的光源的发光元件LD包括微无机发光二极管，该微无机发光二极管小至微米级或纳米级的程度并且以其中生长氮化物基半导体的结构制造。然而，本公开不限于此。在一些实施方式中，像素PXL的发光元件LD可以包括有机发光二极管。
图7是示意性地示出图4中所示的像素PXL的平面图。
在图7中，为了方便起见，将省略电连接到发光元件LD的晶体管和电连接到晶体管的信号线的图示。
在实施方式中，为了便于描述，平面上(或平面图中)的横向方向(或水平方向)表示为第一方向DR1，平面上的纵向方向(或竖直方向)表示为第二方向DR2，并且截面(或剖视图)上的衬底SUB的厚度方向表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以指分别由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图4至图7，像素PXL可以位于布置(或设置)在衬底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括位于非发射区域NEMA中的堤BNK和位于发射区域EMA中的滤色器CF。
堤BNK是限定(或划分)像素PXL和与其相邻的相邻像素PXL中的每一个的像素区域PXA(或发射区域EMA)的结构，并且可以是例如像素限定层。
在实施方式中，堤BNK可以是像素限定层或坝结构，在向像素PXL提供(或输入)发光元件LD的工艺中，其限定待向其提供发光元件LD的每个发射区域EMA。在示例中，像素PXL的发射区域EMA由堤BNK划分，使得可以向发射区域EMA提供(或输入)包括期望量和/或期望种类的发光元件LD的混合液体(例如，墨水)。堤BNK可以是像素限定层，在向像素PXL提供颜色转换层的工艺中，其最终限定待向其提供颜色转换层(未示出)的每个发射区域EMA。
堤BNK包括至少一种光阻挡材料和/或至少一种反射材料(或散射材料)，以防止在像素PXL和与其相邻的像素PXL之间泄漏光(或光束)的光泄漏缺陷。在一些实施方式中，堤BNK可以包括透明材料(或物质)。在示例中，透明材料可以包括聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在实施方式中，反射材料层可以单独设置和/或形成在堤BNK上，以进一步改善从像素PXL发射的光的效率。
堤BNK可以包括至少一个开口OP，至少一个开口OP暴露像素区域PXA中的位于堤BNK之下的组件。在示例中，堤BNK可以包括暴露位于堤BNK之下的组件的第一开口OP1和第二开口OP2。在实施方式中，像素PXL的发射区域EMA和堤BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2定位成与第一开口OP1隔开，并且可以定位成与一侧(例如，像素区域PXA的上侧)相邻。在实施方式中，第二开口OP2可以是电极分离区域，在电极分离区域中，至少一个对准电极AL(或电极)与设置在于第二方向DR2上与该像素PXL相邻的像素PXL中的至少一个对准电极AL分离。
滤色器CF可以位于发光元件LD上方，以对应于像素PXL的发射区域EMA。滤色器CF可以允许朝向滤色器CF前进的光选择性地从其透射通过。滤色器CF可以包括红色滤色器、绿色滤色器或蓝色滤色器。在示例中，在图7中所示的像素PXL是红色像素的情况下，滤色器CF可以包括红色滤色器。在像素PXL是绿色像素的情况下，滤色器CF可以包括绿色滤色器。在像素PXL是蓝色像素的情况下，滤色器CF可以包括蓝色滤色器。滤色器CF可以与第一开口OP1对应地位于像素PXL的发射区域EMA中。
像素PXL可以包括至少设置在发射区域EMA中的像素电极PE、电连接到像素电极PE的发光元件LD以及设置在与像素电极PE对应的位置处的对准电极AL。在示例中，像素PXL可以包括第一像素电极PE1和第二像素电极PE2、发光元件LD以及第一对准电极AL1和第二对准电极AL2。像素电极PE和对准电极AL中的每一个的数量、形状、尺寸和布置结构可以根据像素PXL(具体地，发光部分EMU)的结构而各种改变。
在实施方式中，对准电极AL、发光元件LD和像素电极PE可以相对于衬底SUB的其上设置像素PXL的表面顺序地设置，但本公开不限于此。在一些实施方式中，构成像素PXL(或发光部分EMU)的电极图案的位置和形成顺序可以各种改变。下面将参考图8至图10描述像素PXL的堆叠结构。
对准电极AL可以包括布置成在第一方向DR1上彼此隔开的第一对准电极AL1(或第一电极)和第二对准电极AL2(或第二电极)。
在显示设备的制造工艺中，在像素区域PXA中提供和对准发光元件LD之后，第一对准电极AL1和第二对准电极AL2中的至少一个可以在第二开口OP2(或电极分离区域)中与另一电极(例如，设置在于第二方向DR2上彼此相邻的相邻像素PXL中的每一个中的对准电极AL)分离。在示例中，第一对准电极AL1的一端(或第一端)可以在第二开口OP2中与在第二方向DR2上位于相应像素PXL的上侧处的像素PXL的第一对准电极AL1分离。
第一对准电极AL1可以通过第一接触部分CNT1电连接到参考图5和图6描述的第一晶体管T1，并且第二对准电极AL2可以通过第二接触部分CNT2电连接到参考图5和图6描述的第二驱动电源VSS(或第二电力线PL2)。
可以通过去除位于第一对准电极AL1和第一晶体管T1之间的至少一个绝缘层的一部分来形成第一接触部分CNT1，并且可以通过去除位于第二对准电极AL2和第二电力线PL2之间的至少一个绝缘层的一部分来形成第二接触部分CNT2。第一接触部分CNT1和第二接触部分CNT2可以位于非发射区域NEMA中以与堤BNK重叠。然而，本公开不限于此。在一些实施方式中，第一接触部分CNT1和第二接触部分CNT2可以位于作为电极分离区域的第二开口OP2中或者位于发射区域EMA中。
在对准发光元件LD的工艺中，第一对准电极AL1和第二对准电极AL2中的每一个可以接收从位于非显示区域NDA中的对准焊盘(未示出)传送的信号(或对准信号)。例如，第一对准电极AL1可以接收从第一对准焊盘传送的第一对准信号(或第一对准电压)，并且第二对准电极AL2可以接收从第二对准焊盘传送的第二对准信号(或第二对准电压)。上述第一对准信号和第二对准信号可以是具有电压差和/或相位差的信号，该电压差和/或相位差达到发光元件LD可以在第一对准电极AL1和第二对准电极AL2之间对准的程度。第一对准信号和第二对准信号中的至少一个可以是AC信号，但是本公开不限于此。
每个对准电极AL可以设置成在第二方向DR2上具有恒定宽度的棒状形状，但是本公开不限于此。在一些实施方式中，每个对准电极AL在非发射区域NEMA和/或作为电极分离区域的第二开口OP2中可以具有或者可以不具有弯曲部分。每个对准电极AL在除了发射区域EMA之外的其他区域中的形状和/或尺寸不受特别限制，并且可以各种改变。
至少两个至几十个发光元件LD可以对准和/或设置在像素区域PXA中，但是发光元件LD的数量不限于此。在一些实施方式中，在发射区域EMA(或像素区域PXA)中对准和/或设置的发光元件LD的数量可以各种改变。
发光元件LD可以设置在第一对准电极AL1和第二对准电极AL2之间。发光元件LD中的每一个可以是参考图1和图3描述的发光元件LD。发光元件LD中的每一个可以包括位于发光元件LD的在其长度方向上的两端处的第一端部EP1(或一个端部)和第二端部EP2(或另一端部)。在实施方式中，包括p型半导体层的第二半导体层13可以位于第一端部EP1处，并且包括n型半导体层的第一半导体层11可以位于第二端部EP2处。发光元件LD可以彼此并联电连接在第一对准电极AL1和第二对准电极AL2之间。
发光元件LD中的每一个可以发射彩色光中的任一种和/或白光。发光元件LD中的每一个可以在第一对准电极AL1和第二对准电极AL2之间对准，使得其长度方向平行于第一方向DR1。在一些实施方式中，发光元件LD中的至少一些可以在第一对准电极AL1和第二对准电极AL2之间对准成不完全平行于第一方向DR1。在示例中，一些发光元件LD可以在第一对准电极AL1和第二对准电极AL2之间对准成相对于第一方向DR1倾斜。发光元件LD可以以发光元件LD喷散或分散在溶液中的形式提供，以输入(或供应)到像素区域PXA(或发射区域EMA)。
发光元件LD可以通过喷墨印刷工艺、狭缝涂覆工艺或各种工艺输入(或供应)到像素区域PXA(或发射区域EMA)。在示例中，发光元件LD可以与挥发性溶剂混合，以通过喷墨印刷工艺或狭缝涂覆工艺输入(或供应)到像素区域PXA。在相应的对准信号施加到第一对准电极AL1和第二对准电极AL2中的每一个的情况下，可以在第一对准电极AL1和第二对准电极AL2之间形成电场。因此，发光元件LD可以在第一对准电极AL1和第二对准电极AL2之间对准。在发光元件LD对准之后，可以通过另一工艺挥发或去除溶剂，使得发光元件LD可以在第一对准电极AL1和第二对准电极AL2之间稳定地对准。
像素电极PE可以至少设置在发射区域EMA中，并且像素电极PE中的每一个可以设置在与至少一个对准电极AL和至少一个发光元件LD对应的位置处。例如，每个像素电极PE可以形成在每个对准电极AL和相应的发光元件LD上，以与对准电极AL和相应的发光元件LD重叠。因此，像素电极PE可以至少电连接到发光元件LD。
第一像素电极PE1可以形成在第一对准电极AL1和发光元件LD中的每一个的第一端部EP1上，以电连接到发光元件LD中的每一个的第一端部EP1。第一像素电极PE1可以至少在发射区域EMA中电连接和/或物理连接到通过去除位于第一像素电极PE1和第一对准电极AL1之间的至少一个绝缘层的一部分而暴露的第一对准电极AL1，同时直接接触第一对准电极AL1。尽管已经描述了第一像素电极PE1和第一对准电极AL1的连接点(或接触点)位于发射区域EMA中，但是本公开不限于此。在一些实施方式中，第一像素电极PE1和第一对准电极AL1的连接点(或接触点)可以位于非发射区域NEMA中，例如，位于作为电极分离区域的第二开口OP2中。下面将参考图15至图17描述第一像素电极PE1和第一对准电极AL1的连接点(或接触点)位于第二开口OP2中的实施方式。
第一像素电极PE1可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在一些实施方式中，第一像素电极PE1的形状可以在其中第一像素电极PE1稳定地电连接和/或物理连接到发光元件LD中的每一个的第一端部EP1的范围内各种变化。通过考虑第一像素电极PE1和设置在其底部上的第一对准电极AL1之间的连接关系，第一像素电极PE1的形状可以各种改变。
第二像素电极PE2可以形成在第二对准电极AL2和发光元件LD中的每一个的第二端部EP2上，以电连接到发光元件LD中的每一个的第二端部EP2。第二像素电极PE2可以至少在发射区域EMA中电连接和/或物理连接到通过去除位于第二像素电极PE2和第二对准电极AL2之间的至少一个绝缘层的一部分而暴露的第二对准电极AL2，同时接触第二对准电极AL2。第二像素电极PE2和第二对准电极AL2的连接点(或接触点)可以位于发射区域EMA或非发射区域NEMA中。
第二像素电极PE2可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在一些实施方式中，第二像素电极PE2的形状可以在其中第二像素电极PE2稳定地电连接和/或物理连接到发光元件LD中的每一个的第二端部EP2的范围内各种变化。通过考虑第二像素电极PE2和设置在其底部上的第二对准电极AL2之间的连接关系，第二像素电极PE2的形状可以各种改变。
在下文中，将主要参考图8至图10来描述根据上述实施方式的像素PXL的堆叠结构。
图8是沿着图7中所示的线II-II'截取的示意性剖视图。图9是沿着图7中所示的线III-III'截取的示意性剖视图。图10示出了图8中所示的低折射层SL的另一实施方式，并且是与图7中所示的线II-II'对应的示意性剖视图。
在本公开的实施方式中，短语“形成和/或设置在相同的层中”可以是指通过相同的工艺形成，并且短语“形成和/或设置在不同的层中”可以是指通过不同的工艺形成。
图8和图10中所示的实施方式表示与低折射层SL的布置有关的不同实施方式。例如，图8中示出了其中低折射层SL完全设置在像素区域PXA中的实施方式，并且图10中示出了其中低折射层SL仅设置在像素区域PXA的一部分(例如，发射区域EMA)中的实施方式。
在图8至图10中，简化并示出了像素PXL，诸如，每个电极示出为具有单个层(或单个膜)的电极，并且每个绝缘层示出为设置为单个层(或单个膜)的绝缘层，但是本公开不限于此。
此外，在图8至图10中，截面上的横向方向(或水平方向)表示为第一方向DR1，平面上的纵向方向(或竖直方向)表示为第二方向DR2，并且截面上的衬底SUB的厚度方向表示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以表示分别由第一方向DR1、第二方向DR2和第三方向DR3表示的方向。
参考图4至图10，像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。像素电路层PCL和显示元件层DPL可以设置在衬底SUB的一个表面(或第一表面)上以彼此重叠。在示例中，衬底SUB的显示区域DA可以包括设置在衬底SUB的一个表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。然而，在一些实施方式中，可以改变衬底SUB上的像素电路层PCL和显示元件层DPL的相互位置。在像素电路层PCL和显示元件层DPL在彼此分离的层中彼此重叠的情况下，可以在平面上充分地确保用于形成像素电路PXC和发光部分EMU的每个布局空间。因此，可以容易地实现具有高分辨率和高清晰度的显示设备。
衬底SUB可以包括透明绝缘材料，以使光能够透射通过衬底SUB。衬底SUB可以是刚性衬底或柔性衬底。
刚性衬底可以是例如玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
构成相应像素PXL的像素电路PXC的电路元件(例如，晶体管T)和电连接到电路元件的信号线可以设置在像素电路层PCL的每个像素区域PXA中。构成相应像素PXL的发光部分EMU的对准电极AL、发光元件LD和像素电极PE可以设置在显示元件层DPL的每个像素区域PXA中。
除了电路元件和信号线之外，像素电路层PCL可以包括至少一个绝缘层。例如，像素电路层PCL可以包括在第三方向DR3上顺序堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、通孔层VIA和钝化层PSV。
缓冲层BFL可以防止杂质扩散到像素电路PXC中所包括的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置成(或设置为)单层，但是缓冲层BFL可以设置成包括至少两层的多层。在缓冲层BFL设置成多层的情况下，多层可以由相同的材料形成或者由不同的材料形成。根据衬底SUB的材料和工艺条件，可以省略缓冲层BFL。
像素电路PXC可以包括第一晶体管T1(或驱动晶体管)和电连接到第一晶体管T1的第二晶体管T2(或开关晶体管)。然而，本公开不限于此，并且像素电路PXC还可以包括除第一晶体管T1和第二晶体管T2之外的、用于执行其他功能的电路元件。在以下实施方式中，第一晶体管T1和第二晶体管T2可以统称为晶体管T或多个晶体管T。
晶体管T中的每一个可以包括半导体图案和与半导体图案的一部分重叠的栅电极GE。半导体图案可以包括有源图案ACT、第一接触区域SE和第二接触区域DE。第一接触区域SE可以是源极区域，并且第二接触区域DE可以是漏极区域。
栅电极GE可以形成为包括选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的群组中的一种的单层，或者形成为包括作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)以降低布线电阻的至少双层结构。
栅极绝缘层GI可以完全设置和/或形成在半导体图案和缓冲层BFL上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。在示例中，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施方式。在一些实施方式中，栅极绝缘层GI可以是包括有机材料的有机绝缘层。栅极绝缘层GI可以设置为单层，但是栅极绝缘层GI可以设置为包括至少两层的多层。
有源图案ACT、第一接触区域SE和第二接触区域DE中的每一个可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。有源图案ACT、第一接触区域SE和第二接触区域DE中的每一个可以形成为掺杂有杂质或未掺杂杂质的半导体层。在实施方式中，第一接触区域SE和第二接触区域DE中的每一个可以形成为掺杂有杂质的半导体层，并且有源图案ACT可以由未掺杂杂质的半导体层形成。杂质可以包括例如n型杂质，但本公开不限于此。
有源图案ACT是与相应晶体管T的栅电极GE重叠的区域，并且可以是沟道区域。在示例中，第一晶体管T1的有源图案ACT可以形成第一晶体管T1的沟道区域，同时与第一晶体管T1的栅电极GE重叠，并且第二晶体管T2的有源图案ACT可以形成第二晶体管T2的沟道区域，同时与第二晶体管T2的栅电极GE重叠。
第一晶体管T1的第一接触区域SE可以连接到(或接触)相应晶体管T的有源图案ACT的第一端。第一晶体管T1的第一接触区域SE可以通过第一连接构件TE1电连接到桥接图案BRP。
第一连接构件TE1可以设置和/或形成在层间绝缘层ILD上。第一连接构件TE1的一端(或第一端)可以通过依次穿过层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1的第一接触区域SE。此外，第一连接构件TE1的另一端(或第二端)可以通过穿过位于层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理连接到桥接图案BRP。第一连接构件TE1和栅电极GE可以包括相同的材料，或者第一连接构件TE1可以包括从可以用于形成栅电极GE的材料中选择的至少一种材料。
层间绝缘层ILD可以完全设置和/或形成在栅电极GE和栅极绝缘层GI上。层间绝缘层ILD和栅极绝缘层GI可以包括相同的材料，或者层间绝缘层ILD可以包括从可以用于形成栅极绝缘层GI的材料中选择的至少一种材料。
桥接图案BRP可以设置和/或形成在钝化层PSV上。桥接图案BRP的一端(或第一端)可以通过第一连接构件TE1电连接到第一晶体管T1的第一接触区域SE。此外，桥接图案BRP的另一端(或第二端)可以通过依次穿过钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接和/或物理连接到底部金属层BML。底部金属层BML和第一晶体管T1的第一接触区域SE可以通过桥接图案BRP和第一连接构件TE1电连接。
底部金属层BML可以是设置在衬底SUB上的导电层中的第一导电层。在示例中，底部金属层BML可以是位于衬底SUB和缓冲层BFL之间的第一导电层。底部金属层BML可以电连接到第一晶体管T1，以扩大提供给第一晶体管T1的栅电极GE的预定电压的驱动范围。在示例中，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE以稳定第一晶体管T1的沟道区域。由于底部金属层BML电连接到第一晶体管T1的第一接触区域SE，所以可以防止底部金属层BML的浮置。
第一晶体管T1的第二接触区域DE可以连接到(或接触)相应晶体管T的有源图案ACT的第二端。第一晶体管T1的第二接触区域DE可以电连接到(或接触)第二连接构件TE2。
第二连接构件TE2可以设置和/或形成在层间绝缘层ILD上。第二连接构件TE2的一端(或第一端)可以通过依次穿过层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1的第二接触区域DE。第二连接构件TE2的另一端(或第二端)可以通过依次穿过通孔层VIA和钝化层PSV的第一接触部分CNT1电连接和/或物理连接到显示元件层DPL的第一对准电极AL1。在实施方式中，第二连接构件TE2可以是用于将像素电路层PCL的第一晶体管T1电连接到显示元件层DPL的第一对准电极AL1的媒介。
第二晶体管T2的第一接触区域SE可以连接到(或接触)相应晶体管T的有源图案ACT的一端(或第一端)。尽管在图中没有直接示出，但是第二晶体管T2的第一接触区域SE可以电连接到第一晶体管T1的栅电极GE。在示例中，第二晶体管T2的第一接触区域SE可以通过另一第一连接构件TE1电连接到第一晶体管T1的栅电极GE。另一第一连接构件TE1可以设置和/或形成在层间绝缘层ILD上。
第二晶体管T2的第二接触区域DE可以连接到(或接触)相应晶体管T的有源图案ACT的另一端。尽管在图中没有直接示出，但是第二晶体管T2的第二接触区域DE可以电连接到数据线Dj。例如，第二晶体管T2的第二接触区域DE可以通过另一第二连接构件TE2电连接到数据线Dj。另一第二连接构件TE2可以设置和/或形成在层间绝缘层ILD上。
层间绝缘层ILD可以设置和/或形成在上述第一晶体管T1和第二晶体管T2之上。
在上述实施方式中，作为示例描述了晶体管T中的每一个是具有顶栅结构的薄膜晶体管的情况。然而，本公开不限于此，并且晶体管T的结构可以各种修改。
钝化层PSV可以设置和/或形成在晶体管T以及第一连接构件TE1和第二连接构件TE2之上。
钝化层PSV(或保护层)可以完全设置和/或形成在第一连接构件TE1和第二连接构件TE2以及层间绝缘层ILD上。钝化层PSV可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。例如，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在一些实施方式中，钝化层PSV和层间绝缘层ILD可以包括相同的材料，但是本公开不限于此。钝化层PSV可以设置为单层，但是钝化层PSV可以设置为包括至少两层的多层。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的电力线。在示例中，电力线可以包括第二电力线PL2。第二电力线PL2和桥接图案BRP可以设置在相同的层中。第二驱动电源VSS的电压可以施加到第二电力线PL2。尽管在图8至图10中没有直接示出，但是像素电路层PCL还可以包括参考图5和图6描述的第一电力线PL1。第一电力线PL1和第二电力线PL2可以设置在相同的层中或不同的层中。在上述实施方式中，已经描述了第二电力线PL2设置和/或形成在钝化层PSV上，但是本公开不限于此。在一些实施方式中，第二电力线PL2可以设置在其上定位有设置在像素电路层PCL中的导电层中的任何导电层的绝缘层上。例如，第二电力线PL2在像素电路层PCL中的位置可以各种改变。
第一电力线PL1和第二电力线PL2中的每一个可以包括导电材料(或物质)。在示例中，第一电力线PL1和第二电力线PL2中的每一个可以形成为包括选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其任何合金或其混合物组成的群组中的至少一种的单层(或单层膜)，或者形成为具有包括作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)以降低布线电阻的至少双层(或至少双层膜)的结构。在示例中，第一电力线PL1和第二电力线PL2中的每一个可以配置为其中钛(Ti)/铜(Cu)顺序堆叠的双层。
第一电力线PL1可以电连接到显示元件层DPL的一组件，并且第二电力线PL2可以电连接到显示元件层DPL的另一组件。
通孔层VIA可以设置和/或形成在桥接图案BRP和第二电力线PL2之上。
通孔层VIA可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。例如，有机绝缘层可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
通孔层VIA可以包括与钝化层PSV的第一接触部分CNT1对应的、暴露电连接到第一晶体管T1的第二连接构件TE2的第一接触部分CNT1以及暴露第二电力线PL2的第二接触部分CNT2。
显示元件层DPL可以设置在通孔层VIA上。
显示元件层DPL可以包括对准电极AL、堤BNK、发光元件LD、像素电极PE、颜色转换层CCL、阻挡层FL、低折射层SL和封盖层TL。显示元件层DPL可以包括位于上述组件之间的至少一个绝缘层。在示例中，显示元件层DPL可以包括第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。
对准电极AL可以设置和/或形成在通孔层VIA上。对准电极AL可以设置在相同的平面上，并且在第三方向DR3上具有相同的厚度。在示例中，第一对准电极AL1和第二对准电极AL2可以设置在通孔层VIA上，并且在第三方向DR3上具有相同的厚度。对准电极AL可以通过相同的工艺同时形成。
对准电极AL可以由具有恒定(或均匀)反射性的材料制成(或者包括具有恒定(或均匀)反射性的材料)，以允许从发光元件LD发射的光在显示设备的图像显示方向上前进。在示例中，对准电极AL可以由导电材料(或物质)制成。导电材料可以包括不透明金属，其有利于在显示设备的图像显示方向上反射从发光元件LD发射的光。不透明金属可包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。然而，对准电极AL的材料不限于上述实施方式。在一些实施方式中，对准电极AL可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)的导电氧化物、诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)的导电聚合物等。在对准电极AL包括透明导电材料(或物质)的情况下，可以另外包括由不透明金属制成的单独的导电层，以用于在显示设备的图像显示方向上反射从发光元件LD发射的光。然而，对准电极AL的材料不限于上述材料。
对准电极AL中的每一个可以设置和/或形成为单层，但是本公开不限于此。在一些实施方式中，对准电极AL中的每一个可以设置和/或形成为其中金属、合金、导电氧化物和导电聚合物中的两种或更多种材料堆叠的多层。对准电极AL中的每一个可以设置为包括至少两个层的多层，以在信号(或电压)传送到发光元件LD中的每一个的两个端部EP1和EP2的情况下最小化由信号延迟引起的失真。在示例中，对准电极AL中的每一个可以设置为多层，其选择性地还包括至少一个反射电极层、设置在反射电极层的顶部和/或底部上的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的顶部的至少一个导电封盖层中的至少一个。
如上所述，在对准电极AL由具有恒定反射性的导电材料制成的情况下，从发光元件LD中的每一个的两个端部(例如，第一端部EP1和第二端部EP2)发射的光可以在显示设备的图像显示方向(或正向方向)上进一步前进。
第一对准电极AL1可以通过第一接触部分CNT1电连接到像素电路层PCL的第一晶体管T1，并且第二对准电极AL2可以通过第二接触部分CNT2电连接到像素电路层PCL的第二电力线PL2。
第一绝缘层INS1可以设置和/或形成在对准电极AL上。
第一绝缘层INS1可以至少在发射区域EMA中部分地开口，以暴露位于其底部上的组件。在示例中，第一绝缘层INS1可以部分地开口，从而在发射区域EMA中去除第一绝缘层INS1的一区域以暴露第一对准电极AL1的一部分，并且在发射区域EMA中去除第一绝缘层INS1的另一区域以暴露第二对准电极AL2的一部分。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。第一绝缘层INS1可以配置为有利于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响的无机绝缘层。在示例中，第一绝缘层INS1可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。在一些实施方式中，第一绝缘层INS1可以配置为有利于使发光元件LD的支承表面平坦化的有机绝缘层。
第一绝缘层INS1可以设置为单层或多层。在第一绝缘层INS1设置为多层的情况下，第一绝缘层INS1可以设置为分布式布拉格反射器(DBR)结构，在分布式布拉格反射器结构中，具有不同折射率的、各自配置为无机层的第一层和第二层交替地堆叠。
堤BNK可以设置和/或形成在第一绝缘层INS1上。
堤BNK可以形成在像素PXL之间，以围绕像素PXL的发射区域EMA。因此，堤BNK可以形成划分相应像素PXL的发射区域EMA的像素限定层。在将发光元件LD提供给发射区域EMA的工艺中，堤BNK可以起坝结构的作用(或者用作坝结构)，其防止其中混合有发光元件LD的溶液引入到相邻像素PXL的发射区域EMA中，或者其控制待提供给每个发射区域EMA的溶液的恒定量。在提供颜色转换层CCL的工艺中，堤BNK可以用作坝结构，其防止颜色转换层CCL引入到相邻像素PXL的发射区域EMA中，或者其控制待提供给每个发射区域EMA的颜色转换层CCL的恒定量。
可以在像素PXL的其中形成有第一绝缘层INS1的发射区域EMA中提供并对准发光元件LD。在示例中，通过喷墨处理器等将发光元件LD提供(或输入)到发射区域EMA，并且可以通过施加到对准电极AL中的每一个的信号(或对准信号)在对准电极AL之间对准发光元件LD。
第二绝缘层INS2可以在发射区域EMA中设置和/或形成在发光元件LD中的每一个上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每一个的外圆周表面(或表面)，从而将发光元件LD中的每一个的第一端部EP1和第二端部EP2暴露于外部。
第二绝缘层INS2可以配置为单层或多层，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以包括有利于保护发光元件LD中的每一个的有源层12(参见图1)免受外部氧气、湿气等的影响的无机绝缘层。然而，本公开不限于此。根据应用发光元件LD的显示设备的设计条件，第二绝缘层INS2可以配置为包括有机材料的有机绝缘层。在完成在像素PXL的像素区域PXA(或发射区域EMA)中对准发光元件LD之后，在发光元件LD上形成第二绝缘层INS2，从而可以防止发光元件LD与发光元件LD对准的位置分离。
在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在空间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺中，该空间隙可以用第二绝缘层INS2填充。第二绝缘层INS2可以配置为有利于填充第一绝缘层INS1和发光元件LD之间的空间隙的有机绝缘层。然而，本公开不一定限于此。
像素电极PE可以至少在发射区域EMA中设置在发光元件LD、发光元件LD上的第二绝缘层INS2以及对准电极AL上的第一绝缘层INS1上。
至少在发射区域EMA中的第一像素电极PE1可以设置在发光元件LD的第一端部EP1、发光元件LD上的第二绝缘层INS2以及第一对准电极AL1上的第一绝缘层INS1上。第一像素电极PE1可以电连接到通过部分开口的第一绝缘层INS1而暴露的第一对准电极AL1，同时直接接触第一对准电极AL1。
至少在发射区域EMA中的第二像素电极PE2可以设置在发光元件LD的第二端部EP2、发光元件LD上的第二绝缘层INS2以及第二对准电极AL2上的第一绝缘层INS1上。第二像素电极PE2可以电连接到通过部分开口的第一绝缘层INS1而暴露的第二对准电极AL2，同时直接接触第二对准电极AL2。
第一像素电极PE1和第二像素电极PE2可以在发光元件LD上的第二绝缘层INS2上设置成彼此隔开。
第一像素电极PE1和第二像素电极PE2可以由各种透明导电材料制成，以允许从发光元件LD中的每一个发射并且然后被第一对准电极AL1和第二对准电极AL2反射的光在显示设备的图像显示方向上无损耗地前进。在示例中，第一像素电极PE1和第二像素电极PE2可以包括各种透明导电材料(或物质)中的至少一种，各种透明导电材料(或物质)包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等，并且可以是基本上透明的或半透明的，以满足预定的透射率(或透射比)。然而，第一像素电极PE1和第二像素电极PE2的材料不限于上述实施方式。在一些实施方式中，第一像素电极PE1和第二像素电极PE2可以由各种不透明导电材料制成。第一像素电极PE1和第二像素电极PE2可以形成为单层或多层。
在实施方式中，第一像素电极PE1和第二像素电极PE2可以设置在相同的层中。第一像素电极PE1和第二像素电极PE2可以通过相同的工艺形成。然而，本公开不限于此。在一些实施方式中，第一像素电极PE1和第二像素电极PE2可以通过不同的工艺形成为设置在不同的层中。下面将参考图14对此进行描述。
第三绝缘层INS3可以设置和/或形成在第一像素电极PE1和第二像素电极PE2之上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在示例中，第三绝缘层INS3可以具有其中至少一个无机绝缘层和至少一个有机绝缘层交替堆叠的结构。第三绝缘层INS3可以完全覆盖显示元件层DPL，以阻止水分、湿气等从外部引入到包括发光元件LD的显示元件层DPL中。
颜色转换层CCL可以至少在发射区域EMA中设置和/或形成在第三绝缘层INS3上。
颜色转换层CCL可以在像素PXL的由堤BNK围绕的发射区域EMA中位于发光元件LD之上。颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD。在示例中，颜色转换层CCL可以包括用于将从发光元件LD发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒QD。在像素PXL是红色像素(或红色子像素)的情况下，颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，红色的光。在像素PXL是绿色像素(或绿色子像素)的情况下，颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，绿色的光。在像素PXL是蓝色像素(或蓝色子像素)的情况下，颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如，蓝色的光。在一些实施方式中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置包括光散射颗粒的光散射层来代替包括颜色转换颗粒QD的颜色转换层CCL。在示例中，在发光元件LD发射蓝色系列光的情况下，像素PXL可以包括包含光散射颗粒的光散射层。在一些实施方式中，可以省略上述光散射层。在一些实施方式中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物而不是颜色转换层CCL。
阻挡层(或第一层)FL可以设置和/或形成在颜色转换层CCL和堤BNK上。
阻挡层FL完全设置在像素PXL的像素区域PXA中，并且可以直接设置在堤BNK和颜色转换层CCL上。阻挡层FL可以包括氧化硅(SiOx)。在示例中，由氧化硅制成的阻挡层FL可以通过经由喷墨印刷工艺将其中分散有聚硅氮烷的溶剂施加(或涂覆)到颜色转换层CCL上并固化所施加的溶剂来形成。聚硅氮烷可以是无机聚硅氮烷(全氢聚硅氮烷(PHPS))，但本公开不一定限于此。无机聚硅氮烷是不包括碳但仅由Si-N和Si-N组成以使用“-(SiH2-NH)-”作为重复单元(recurring unit)的无机聚合物。由于无机聚硅氮烷与空气中的水分和氧气具有优异的反应性，因此无机聚硅氮烷可以在高温下释放NH和H分子的同时形成高硬度氧化硅层。
由于通过固化聚硅氮烷形成的阻挡层FL具有优异的粘合性、耐化学性、耐湿性等，因此与通过化学气相沉积(CVD)形成的阻挡层相比，阻挡层FL更稳定地保护位于其底部上的颜色转换层CCL免受外部水分和湿气的影响，从而改善颜色转换层CCL的可靠性。因此，阻挡层FL防止颜色转换层CCL的退化，或者使得尽可能晚地延迟退化的发生，从而改善像素PXL的亮度，从而改善显示设备的显示质量。
下面将参考图19和图20描述形成阻挡层FL的方法。
低折射层SL(或低折射率层)可以设置和/或形成在阻挡层FL上。
低折射层(或第二层)SL可以使用折射率差异在正向方向(或显示方向的图像显示方向)上改变从颜色转换层CCL发射的光(或光束)中的损耗光的路径，从而改善正向方向上的光发射的亮度。低折射层SL可再利用不与颜色转换层CCL反应的蓝色系列光，使得蓝色的光可与颜色转换层CCL反应，从而增加从颜色转换层CCL发射的光的亮度。
低折射层SL可以包括树脂和分散在树脂中的中空颗粒，并且具有在从约1.1至约1.3的范围内的折射率。中空颗粒可以是指其中在有机或无机颗粒的表面和/或内部处存在空的空间的形式的颗粒。中空颗粒可以是中空二氧化硅颗粒。“中空二氧化硅颗粒”是衍生自硅化物或有机硅化物的二氧化硅颗粒，并且可以是指其中在二氧化硅颗粒的表面和/或内部处存在空的空间的形式的颗粒。在一些实施方式中，低折射层SL可以包括抗反射膜，该抗反射膜包括其中交替堆叠具有不同折射率的材料的层。每个层可以配置为包括有机材料的有机绝缘层，但本公开不限于此。在一些实施方式中，所述层可以配置为包括无机材料的无机绝缘层。
低折射层SL可以完全设置在像素PXL的像素区域PXA中。低折射层SL可以具有约0.1μm至约5.0μm的厚度。在示例中，低折射层SL可以具有约0.5μm至约2.5μm的厚度。
在实施方式中，低折射层SL可以完全设置在阻挡层FL上，或者可以设置在阻挡层FL的整个侧上，但是本公开不限于此。在一些实施方式中，如图10中所示，低折射层SL可以仅设置在位于发射区域EMA中的阻挡层FL上。在示例中，低折射层SL可以设置在位于颜色转换层CCL的顶部上的阻挡层FL上，以与颜色转换层CCL重叠(对应)。在低折射层SL仅设置在位于发射区域EMA中的阻挡层FL上的情况下，低折射层SL可以用作用于补偿堤BNK和颜色转换层CCL之间的台阶差(或高度差)的台阶差补偿部分。在堤BNK和颜色转换层CCL之间出现台阶差的情况下，在通过后续工艺形成的滤色器CF和相邻像素PXL中的每一个的滤色器CF之间出现厚度差，并且因此，可能在像素PXL之间出现颜色平衡差。此外，可能出现的问题在于，在随后的工艺中形成的组件(例如，封盖层TL和第四绝缘层INS4)之间的粘合性在堤BNK和颜色转换层CCL之间的台阶不同部分处劣化。因此，在实施方式中，低折射层SL仅设置在位于发射区域EMA中的阻挡层FL上，从而可以减小或最小化堤BNK和颜色转换层CCL之间的台阶差，从而解决上述问题。与当低折射层SL完全设置在像素PXL的像素区域PXA中时相比，在低折射层SL仅设置在像素PXL的发射区域EMA中的情况下，用于低折射层SL的材料的量减少，从而可以降低显示设备的制造成本。
封盖层(或第三层)TL可以设置和/或形成在上述低折射层SL上。
封盖层TL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。在示例中，封盖层TL可以包括通过使用化学气相沉积(CVD)形成在低折射层SL上的氧化硅，但是本公开不限于此。在一些实施方式中，与阻挡层FL类似地或相同地，封盖层TL可以包括通过经由喷墨印刷工艺将其中分散有聚硅氮烷的溶剂施加到低折射层SL上并且然后固化所施加的溶剂而形成的氧化硅。封盖层TL可以用作完全覆盖低折射层SL的另一阻挡层，从而阻挡水分、湿气等从外部引入到低折射层SL中。在实施方式中，封盖层TL可以完全设置在像素PXL的像素区域PXA中。
滤色器CF可以设置和/或形成在封盖层TL上。
滤色器CF可以包括滤色器材料，其允许在像素PXL的颜色转换层CCL中转换的第二颜色的光(或特定颜色的光)选择性地从其透射通过。在像素PXL是红色像素(或红色子像素)的情况下，滤色器可以包括红色滤色器。在像素PXL是绿色像素(或绿色子像素)的情况下，滤色器可以包括绿色滤色器。在像素PXL是蓝色像素(或蓝色子像素)的情况下，滤色器可以包括蓝色滤色器。滤色器CF可以设置在像素PXL的发射区域EMA中，以与相应像素PXL的颜色转换层CCL对应(或重叠)。
第四绝缘层INS4可以完全设置和/或形成在滤色器CF和封盖层TL上。
第四绝缘层INS4可以是减小由设置在其底部上的组件产生的台阶差的平坦化层。第四绝缘层INS4可以设置为单层，但是第四绝缘层INS4可以设置为包括双层的多层。第四绝缘层INS4可以配置为包括至少一个有机层或至少一个无机层的单层或者配置为其中堆叠至少一个有机层和至少一个无机层的双层以覆盖滤色器CF。第四绝缘层INS4位于滤色器CF上并且覆盖(或重叠)滤色器CF，从而可以保护滤色器CF免受外部水分、湿气等的影响。
在实施方式中，颜色转换层CCL可以通过喷墨印刷工艺在像素PXL的发射区域EMA中形成在发光元件LD之上，阻挡层FL可以通过喷墨印刷工艺形成在颜色转换层CCL和堤BNK上，并且低折射层SL可以通过喷墨印刷工艺形成在阻挡层FL上。例如，在上述实施方式中，通过连续的喷墨印刷工艺在相同的装置中形成颜色转换层CCL、阻挡层FL和低折射层SL，从而可以减少产品生产时间，并且可以改善产品生产效率。
此外，在上述实施方式中，包括通过固化聚硅氮烷形成的氧化硅的阻挡层FL直接设置在颜色转换层CCL上，从而可以保护颜色转换层CCL免受外部水分、湿气等的影响，从而改善颜色转换层CCL的可靠性。因此，通过防止颜色转换层CCL的退化来改善像素PXL的亮度，从而可以改善显示设备的显示质量。
图11是示意性地示出根据另一实施方式的像素PXL的平面图。图12至图14是沿着图11中所示的线IV-IV'截取的示意性剖视图。
图11至图14中所示的像素PXL可以具有与图7至图10中所示的像素PXL不同的配置，其区别至少在于，堤图案BNKP分别设置在通孔层VIA和对准电极AL之间。
因此，关于图11至图14中所示的像素PXL，将主要描述与上述实施方式的部分不同的部分，以避免冗余。
参考图11至图14，堤图案BNKP可以分别位于对准电极AL和通孔层VIA之间。在示例中，堤图案BNKP可以分别位于第一对准电极AL1和通孔层VIA之间以及第二对准电极AL2和通孔层VIA之间。
堤图案BNKP可以至少设置在发射区域EMA中，并且在发射区域EMA中在第二方向DR2上延伸。堤图案BNKP(也称为“壁图案”、“突起图案”、“支承图案”或“图案”)可以具有在其中堤图案BNKP在发射区域EMA中延伸的方向上具有恒定宽度的棒状形状。
堤图案BNKP可以是支承第一对准电极AL1和第二对准电极AL2中的每一个的支承构件，以改变第一对准电极AL1和第二对准电极AL2中的每一个的表面轮廓(或形状)，从而在第三方向DR3(或显示设备的图像显示方向)上引导从发光元件LD发射的光。
堤图案BNKP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，堤图案BNKP可以包括单个有机绝缘层和/或单个无机绝缘层，但本公开不限于此。在一些实施方式中，堤图案BNKP可以设置成其中堆叠至少一个有机绝缘层和至少一个无机绝缘层的多层的形式。然而，堤图案BNKP的材料不限于上述实施方式。在一些实施方式中，堤图案BNKP可以包括导电材料。
堤图案BNKP可以具有拥有梯形形状的截面，其宽度在第三方向DR3上从通孔层VIA的表面(例如，上表面)朝向其顶部变窄，但是本公开不限于此。在一些实施方式中，如图13中所示，堤图案BNKP可以包括具有半椭圆形状、半圆形形状(或半球形形状)等的截面的曲化表面，其宽度在第三方向DR3上从通孔层VIA的表面朝向其顶部变窄。在剖视图中，堤图案BNKP的形状不限于上述实施方式，并且可以在可以改善从发光元件LD中的每一个发射的光的效率的范围内各种改变。
当堤图案BNKP在发射区域EMA中设置在第一对准电极AL1和第二对准电极AL2中的每一个的一个区域的底部上时，第一对准电极AL1和第二对准电极AL2中的每一个的一个区域可以在其中形成堤图案BNKP的区域中在像素PXL的上部方向上突出。因此，壁结构可以形成在发光元件LD的周边处。例如，壁结构可以形成在发射区域EMA中，以面对发光元件LD的第一端部EP1和第二端部EP2。
第一对准电极AL1和第二对准电极AL2中的每一个可以设置和/或形成在相应的堤图案BNKP上。第一对准电极AL1和第二对准电极AL2中的每一个可以具有与设置在其底部上的堤图案BNKP的形状对应的表面轮廓。因此，从发光元件LD发射的光被第一对准电极AL1和第二对准电极AL2中的每一个反射，以在第三方向DR3(或显示设备的图像显示方向)上进一步前进。堤图案BNKP以及第一对准电极AL1和第二对准电极AL2中的每一个可以用作反射构件，其在期望的方向上引导从发光元件LD发射的光，从而改善显示设备的光效率。因此，可以进一步改善发光元件LD的发光效率。
第一像素电极PE1和第二像素电极PE2可以设置成在第一方向DR1上彼此隔开。在示例中，第一像素电极PE1和第二像素电极PE2可以在发光元件LD上的第二绝缘层INS2上设置成彼此隔开。第一像素电极PE1和第二像素电极PE2可以设置在相同的层中并且通过相同的工艺形成。然而，本公开不限于此。在一些实施方式中，第一像素电极PE1和第二像素电极PE2可以设置在不同的层中并且通过不同的工艺形成。如图14中所示，第五绝缘层INS5(或另一绝缘层)可以设置和/或形成在第一像素电极PE1和第二像素电极PE2之间。第五绝缘层INS5可以设置在第一像素电极PE1上，以覆盖第一像素电极PE1(或允许第一像素电极PE1不暴露于外部)，从而防止第一像素电极PE1的腐蚀。第五绝缘层INS5可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。在示例中，第五绝缘层INS5可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。第五绝缘层INS5可以形成为单层或多层。
在实施方式中，在发射区域EMA中实现像素电极PE和对准电极AL之间的电连接的情况下(例如，在第一像素电极PE1和第一对准电极AL1在发射区域EMA中彼此电连接并且第二像素电极PE2和第二对准电极AL2在发射区域EMA中彼此电连接的情况下)，位于第一像素电极PE1和第一对准电极AL1之间以及第二像素电极PE2和第二对准电极AL2之间的第一绝缘层INS1可以在发射区域EMA中部分地开口。第一像素电极PE1和第一对准电极AL1可以通过在发射区域EMA中部分开口的第一绝缘层INS1彼此电连接和/或物理连接，并且第二像素电极PE2和第二对准电极AL2可以通过在发射区域EMA中部分开口的第一绝缘层INS1彼此电连接和/或物理连接。
第三绝缘层INS3可以设置和/或形成在第一像素电极PE1和第二像素电极PE2之上。
包括颜色转换颗粒QD的颜色转换层CCL可以至少在发射区域EMA中位于第三绝缘层INS3上。包括通过固化聚硅氮烷形成的氧化硅的阻挡层FL可以位于颜色转换层CCL上。低折射层SL可以位于阻挡层FL上。封盖层TL可以位于低折射层SL上。滤色器CF可以至少在发射区域EMA中位于封盖层TL上，以与颜色转换层CCL对应(或重叠)。第四绝缘层INS4可以形成在滤色器CF上。
图15是示意性地示出根据又一实施方式的像素PXL的平面图。图16是沿着图15中所示的线V-V'截取的示意性剖视图。图17是沿着图15中所示的线VI-VI'截取的示意性剖视图。
图15至图17中所示的像素PXL可以具有与图7至图10中所示的像素PXL不同的配置，其区别之处至少在于，在堤BNK的第二开口OP2中实现像素电极PE和对准电极AL之间的电连接。
因此，关于图15至图17中所示的像素PXL，将主要描述与上述实施方式的部分不同的部分，以避免冗余。
参考图15至图17，像素电极PE和对准电极AL可以在像素PXL的非发射区域NEMA中彼此电连接。在示例中，第一像素电极PE1和第一对准电极AL1可以通过包括在非发射区域NEMA中的堤BNK的第二开口OP2(或电极分离区域)中的第一接触孔CH1彼此电连接和/或物理连接。第二像素电极PE2和第二对准电极AL2可以通过第二开口OP2中的第二接触孔CH2彼此电连接和/或物理连接。
第一接触孔CH1和第二接触孔CH2可以位于作为电极分离区域的第二开口OP2中，并且通过去除位于对准电极AL和像素电极PE之间的至少一个绝缘层的一部分来形成。在示例中，第一接触孔CH1可以位于第二开口OP2中并且通过去除位于第一对准电极AL1和第一像素电极PE1之间的第一绝缘层INS1的一部分来形成。第一接触孔CH1可以至少在非发射区域NEMA中暴露第一对准电极AL1的一区域。第二接触孔CH2可以位于第二开口OP2中，并且通过去除位于第二对准电极AL2和第二像素电极PE2之间的第一绝缘层INS1的一部分来形成。第二接触孔CH2可以至少在非发射区域NEMA中暴露第二对准电极AL2的一区域。
如图16中所示，在作为电极分离区域的第二开口OP2中实现第一像素电极PE1和第一对准电极AL1之间的电连接以及第二像素电极PE2和第二对准电极AL2之间的电连接的情况下(例如，在第一像素电极PE1和第一对准电极AL1在非发射区域NEMA中彼此电连接，并且第二像素电极PE2和第二对准电极AL2在非发射区域NEMA中彼此电连接的情况下)，位于第一像素电极PE1和第一对准电极AL1之间以及第二像素电极PE2和第二对准电极AL2之间的第一绝缘层INS1可以在至少发射区域EMA中不开口。因此，第一对准电极AL1和第二对准电极AL2可以在至少发射区域EMA中被第一绝缘层INS1完全覆盖。
图18至图24是示意性地示出根据本公开的实施方式的显示设备的制造方法的剖视图。
在本说明书中，根据剖视图描述了依次执行的显示设备的一些制造步骤。然而，应显而易见的是，在不脱离本公开的范围的情况下，可以改变剖视图的每个步骤。例如，可以改变步骤的顺序，可以省略一些步骤，或者在步骤之间还可以包括另一步骤。
关于图18至图24，将主要描述与上述实施方式的部分不同的部分，以避免冗余。
参考图7至图10以及图18，通过喷墨印刷工艺将第一墨水INK1提供(或输入)到位于像素PXL的由堤BNK限定的发射区域EMA中的第三绝缘层INS3上。例如，可以设置喷墨头单元(或喷墨头部分)IJH，使得喷嘴120适当地位于其上设置有像素电路层PCL、对准电极AL、第一绝缘层INS1、堤BNK、发光元件LD、第二绝缘层INS2、像素电极PE和第三绝缘层INS3的衬底SUB上方。
喷墨头部分IJH可以包括印刷头110和位于印刷头110的底表面处的至少一个喷嘴120。印刷头110可以具有在一方向上延伸的形状，但是本公开不限于此。印刷头110可包括在延伸方向上形成的内管130。喷嘴120可以连接到印刷头110的内管130。包括溶剂SLV和包含(或分散)在溶剂SLV中的颜色转换颗粒QD的第一墨水INK1可以供应到内管130。第一墨水INK1可以沿着内管130流动，并且然后通过喷嘴120提供到由堤BNK限定的发射区域EMA。第一墨水INK1可以通过喷嘴120提供到位于发射区域EMA中的第三绝缘层INS3上。为了方便起见，在图18中示出了通过喷嘴120将第一墨水INK1提供到发射区域EMA的情况。然而，本公开不限于此，并且第一墨水INK1也可以通过与该喷嘴120相邻的喷嘴120提供到发射区域EMA。所提供的第一墨水INK1的量可以根据施加到喷嘴120的信号来调节。
在通过喷嘴120将第一墨水INK1提供到像素PXL的发射区域EMA中的第三绝缘层INS3上之后，通过固化第一墨水INK1形成包括颜色转换颗粒QD的颜色转换层CCL。颜色转换层CCL可以至少在发射区域EMA中位于第三绝缘层INS3上，以对应于发光元件LD。
参考图7至图10、图18和图19，通过喷墨印刷工艺将第二墨水INK2施加到颜色转换层CCL和堤BNK上。例如，可以设置另一喷墨头部分IJH'，使得喷嘴220位于处于像素PXL的非发射区域NEMA中的堤BNK和处于像素PXL的发射区域EMA中的颜色转换层CCL上方的预定距离处，从而将第二墨水INK2施加(或涂覆)到堤BNK和颜色转换层CCL上。喷墨头部分IJH'可以包括印刷头210和位于印刷头210的底表面处的至少一个喷嘴220。喷嘴220可以连接到印刷头210的内管230。第二墨水INK2可以被提供到内管230。第二墨水INK2可以沿着内管230流动并通过喷嘴220施加到堤BNK和颜色转换层CCL上。在实施方式中，第二墨水INK2可以是包含溶剂和分散在溶剂中的聚硅氮烷的聚硅氮烷层PSL。聚硅氮烷可以是无机聚硅氮烷，并且甲苯、苯、四氢呋喃、己烷、二甲苯等可以用作溶剂。然而，本公开不限于此。
可以通过喷墨印刷工艺将上述聚硅氮烷层PSL施加(或形成)到堤BNK和颜色转换层CCL上。可以根据施加到喷嘴220的信号来调节所提供的第二墨水INK2的量。在一些实施方式中，可以通过狭缝涂覆、旋转涂覆等在堤BNK和颜色转换层CCL上形成聚硅氮烷层PSL。
参考图7至图10以及图18至图20，随后，通过固化聚硅氮烷层PSL形成阻挡层FL。聚硅氮烷层PSL可以通过各种工艺固化，各种工艺包括热固化(或烘烤工艺)、蒸汽处理等。在下文中，将主要描述聚硅氮烷层PSL的热固化。
当通过向聚硅氮烷层PSL施加热量执行热固化时，聚硅氮烷层PSL的Si-H和Si-N偶联改变为Si-O偶联，并且因此，可以形成由氧化硅(SiOx)制成的阻挡层FL。聚硅氮烷层PSL转化成阻挡层FL的转化速率和转化速度可以根据工艺条件(温度、湿度等)而改变。
在聚硅氮烷层PSL被热固化的情况下，可以通过初级热固化和次级热固化来执行聚硅氮烷层PSL的热固化。可以在约100℃的条件下执行初级热固化(或预烘烤)，并且去除聚硅氮烷层PSL中包含的溶剂。可以在约180℃至约200℃的加热温度下加热约30分钟来执行次级热固化。次级热固化可以去除残留在聚硅氮烷层PSL中的溶剂并增加聚硅氮烷层PSL的Si-H和Si-N偶联改变为Si-O偶联的固化率。
通过上述方法在堤BNK和颜色转换层CCL上形成的阻挡层FL可以具有约50nm至约5μm的厚度，但本公开不限于此。
接下来，参考图7至图10以及图18至图21，通过喷墨印刷工艺将第三墨水INK3施加到阻挡层FL上。例如，可以设置又一喷墨头部分IJH”，使得喷嘴320位于完全形成在像素PXL的像素区域PXA中的阻挡层FL上方的预定距离处，从而将第三墨水INK3施加(或涂覆)到阻挡层FL上。喷墨头部分IJH”可以包括印刷头310和位于印刷头310的底表面处的至少一个喷嘴320。喷嘴320可以连接到印刷头310的内管330。第三墨水INK3可以提供到内管330。第三墨水INK3可以沿着内管330流动，并且然后通过喷嘴320施加到阻挡层FL上。在实施方式中，第三墨水INK3可以包括固体和溶剂。固体可以包括树脂和中空二氧化硅颗粒。
可以通过喷墨印刷工艺将上述第三墨水INK3施加到阻挡层FL上。可以根据施加到喷嘴320的信号来调节所提供的第三墨水INK3的量。
参考图7至图10以及图18至图22，随后，通过固化第三墨水INK3形成低折射层SL。低折射层SL可以通过各种工艺固化，各种工艺包括热固化或蒸汽处理等。低折射层SL可以遍及像素PXL的整个像素区域PXA完全设置在阻挡层FL上，但是本公开不限于此。在一些实施方式中，在上述喷墨印刷工艺中，在将第三墨水INK3仅施加到位于像素PXL的发射区域EMA中的阻挡层FL上的情况下，低折射层SL可以设置在发射区域EMA中，以与颜色转换层CCL对应(或重叠)。
通过上述工艺在阻挡层FL上形成的低折射层SL可以具有约0.1μm至约5μm的厚度，但本公开不限于此。
参考图7至图10以及图18至图23，在低折射层SL上形成封盖层TL。在实施方式中，可以通过使用化学气相沉积(CVD)将封盖层TL完全设置在低折射层SL上。封盖层TL可以是包括无机材料的无机绝缘层。在示例中，封盖层TL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
在一些实施方式中，类似于阻挡层FL，封盖层TL可以包括通过经由喷墨印刷工艺将其中分散有聚硅氮烷的溶剂施加到低折射层SL上并且然后固化所施加的溶剂而形成的氧化硅。
参考图7至图10以及图18至图24，在封盖层TL上形成滤色器CF。滤色器CF可以通过使用掩模的光刻工艺形成，并且形成在位于像素PXL的发射区域EMA中的封盖层TL上，以与相应像素PXL的颜色转换层CCL对应(或重叠)。
在通过上述制造方法形成的显示设备中，通过连续的喷墨印刷工艺形成颜色转换层CCL、阻挡层FL和低折射层SL，从而根据相同装置的有效空间布置是可能的。因此，可以减少工艺时间，从而改善产品生产效率。此外，包括通过固化聚硅氮烷形成的氧化硅的阻挡层FL直接设置在颜色转换层CCL上，从而可以保护颜色转换层CCL免受外部水分、湿气等的影响，从而改善颜色转换层CCL的可靠性。
图25示意性地示出了根据实施方式的像素PXL，并且是与图7中所示的线II-II'对应的示意性剖视图。
图25中所示的像素PXL可以具有与图8中所示的像素PXL不同的配置，其区别之处至少在于，中间层CTL和上衬底设置在显示元件层DPL的第三绝缘层INS3上。因此，在图25中，将主要描述与上述实施方式的部分不同的部分以避免冗余。图25中所示的实施方式中没有具体描述的部分可以遵循上述实施方式的部分。相同的附图标记表示相同的组件，并且类似的附图标记表示类似的组件。
参考图7和图25，上衬底可以设置在显示元件层DPL的第三绝缘层INS3上。
上衬底可以设置在显示元件层DPL上，以覆盖(或重叠)其中设置有像素PXL的显示区域(参见图4中所示的显示区域DA)。上衬底可以用作封装衬底和/或窗构件。
中间层CTL可以设置和/或形成在上衬底和显示元件层DPL之间。
中间层CTL可以是用于增强显示元件层DPL和上衬底之间的粘合性的透明粘合层(或透明内聚层)，例如，光学透明粘合剂，但本公开不限于此。在一些实施方式中，中间层CTL可以是用于转换从发光元件LD发射并且然后朝向上衬底前进的光的折射率的折射率转换层，从而改善像素PXL的发光亮度。
上衬底可以包括基础层BSL、第一光阻挡图案LBP1、滤色器CF、低折射层ARL、封盖层CPL、第二光阻挡图案LBP2、颜色转换层CCL和阻挡层BRL。
基础层BSL可以是刚性衬底或柔性衬底，并且基础层BSL的材料或性质不受特别限制。基础层BSL和衬底SUB可以由相同的材料或不同的材料制成(或者包括相同的材料或不同的材料)。
第一光阻挡图案LBP1可以设置在基础层BSL的表面上以面对堤BNK。在示例中，第一光阻挡图案LBP1可以设置在位于非发射区域NEMA中的基础层BSL的表面上，以与堤BNK对应(或重叠)。第一光阻挡图案LBP1可以防止像素PXL的发射区域EMA和相邻像素(未示出)的发射区域之间的泄漏光(或光束)的光泄漏缺陷。为此，第一光阻挡图案LBP1可以包括光阻挡材料。在示例中，第一光阻挡图案LBP1可以是由光阻挡材料制成的黑矩阵图案等。
第一光阻挡图案LBP1可以设置成多层的形式，在多层中，红色滤色器、绿色滤色器和蓝色滤色器中的允许不同颜色的光选择性地从其透射通过的至少两个滤色器彼此重叠。在示例中，第一光阻挡图案LBP1可以设置成包括红色滤色器、与红色滤色器重叠同时位于红色滤色器上的绿色滤色器以及与绿色滤色器重叠同时位于绿色滤色器上的蓝色滤色器的形式。例如，第一光阻挡图案LBP1可以设置成其中依次堆叠红色滤色器、绿色滤色器和蓝色滤色器的结构的形式。顺序堆叠在相应像素PXL的非发射区域NEMA中的红色滤色器、绿色滤色器和蓝色滤色器可以用作阻挡光的透射的第一光阻挡图案LBP1。
滤色器CF可以设置在基础层BSL的一个表面上以面对发光元件LD。在示例中，滤色器CF可以设置在位于发射区域EMA中的基础层BSL的一个表面上，以与发光元件LD对应(或重叠)。滤色器CF可以允许特定颜色的光选择性地从其透射通过。
低折射层ARL可以设置和/或形成在滤色器CF和第一光阻挡图案LBP1上。在实施方式中，低折射层ARL和参考图8至图10所描述的低折射层SL可以是相同的组件。
低折射层ARL可以是用于最小化入射到显示设备的显示表面上的光的反射的抗反射膜。在实施方式中，低折射层ARL可以通过喷墨印刷工艺形成在第一光阻挡图案LBP1和滤色器CF上。
封盖层CPL可以设置和/或形成在低折射层ARL上。在实施方式中，封盖层CPL和参考图8至图10所描述的封盖层TL可以是相同的组件。
封盖层CPL可以完全覆盖低折射层ARL并且阻止水分、湿气等从外部引入到低折射层ARL中，从而保护低折射层ARL。封盖层CPL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。在示例中，封盖层CPL可以包括通过使用化学气相沉积(CVD)形成在低折射层ARL上的氧化硅。在一些实施方式中，封盖层CPL可以包括通过经由喷墨印刷工艺将其中分散有聚硅氮烷的溶剂施加到低折射层ARL上并且然后固化所施加的溶剂而形成的氧化硅。
第二光阻挡图案LBP2可以设置和/或形成在封盖层CPL上。
第二光阻挡图案LBP2可以设置在位于非发射区域NEMA中的封盖层CPL上，以与第一光阻挡图案LBP1对应。第二光阻挡图案LBP2可以与显示元件层DPL的堤BNK重叠。第二光阻挡图案LBP2与第一光阻挡图案LBP1一起可以构成坝部分DAM。由坝部分DAM围绕的区域可以对应于堤BNK的第一开口OP1并对应于像素PXL的发射区域EMA。坝部分DAM可以是最终限定像素PXL的发射区域EMA的结构。在实施方式中，在提供颜色转换层CCL的工艺中，坝部分DAM可以是最终限定其中待提供包括颜色转换颗粒QD的颜色转换层CCL的发射区域EMA的结构。在示例中，像素PXL的发射区域EMA通过坝部分DAM最终分割，从而可以向发射区域EMA提供(或输入)期望量和/或期望类型的颜色转换层CCL。
第二光阻挡图案LBP2可以包括光阻挡材料，并且第二光阻挡图案LBP2和第一光阻挡图案LBP1可以由相同的材料制成。在示例中，第二光阻挡图案LBP2可以是黑矩阵图案。
颜色转换层CCL可以设置在像素PXL的由坝部分DAM限定的发射区域EMA中。在实施方式中，颜色转换层CCL可以设置在位于发射区域EMA中的封盖层CPL上，以与显示元件层DPL的滤色器CF和发光元件LD对应(或重叠)。颜色转换层CCL可以通过喷墨印刷工艺以颜色转换层CCL填充由坝部分DAM围绕的发射区域EMA的形式提供(或输入)。颜色转换层CCL可以包括颜色转换颗粒QD。
阻挡层BRL可以设置和/或形成在颜色转换层CCL和第二光阻挡图案LBP2上。在实施方式中，阻挡层BRL和参考图8至图10所描述的阻挡层FL可以是相同的组件。
阻挡层BRL可以包括氧化硅(SiOx)。在示例中，由氧化硅制成的阻挡层BRL可以通过将其中分散有聚硅氮烷的溶剂施加到颜色转换层CCL上并且然后固化所施加的溶剂而形成。
如上所述，通过固化聚硅氮烷形成的阻挡层BRL直接位于颜色转换层CCL上，从而可以保护颜色转换层CCL免受外部水分、湿气等的影响，从而进一步改善颜色转换层CCL的可靠性。
图26和图27是沿着图4中所示的线I-I'截取的示意性剖视图。
关于图26和图27中所示的第一像素PXL1至第三像素PXL3，将描述与上述实施方式的不同之处，以避免冗余。在本公开中没有具体描述的组件遵循上述实施方式的组件。相同的附图标记表示相同的组件，并且类似的附图标记表示类似的组件。
为了方便起见，图26和图27中仅示出了第一像素PXL1至第三像素PXL3中的每一个的部分配置。
参考图4、图26和图27，第一像素PXL1(或第一子像素)、第二像素PXL2(或第二子像素)和第三像素PXL3(或第三子像素)可以布置在第一方向DR1上。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以是与参考图7和图8描述的像素PXL相同的组件。
衬底SUB的显示区域DA可以包括其中设置(或布置)第一像素PXL1的第一像素区域PXA1、其中设置(或布置)第二像素PXL2的第二像素区域PXA2以及其中设置(或布置)第三像素PXL3的第三像素区域PXA3。在实施方式中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，本公开不限于此。在一些实施方式中，第二像素PXL2可以是红色像素，第一像素PXL1可以是绿色像素，并且第三像素PXL3可以是蓝色像素。在其他实施方式中，第三像素PXL3可以是红色像素，第一像素PXL1可以是绿色像素，并且第二像素PXL2可以是蓝色像素。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以包括发射区域EMA。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以包括与相应像素PXL的发射区域EMA相邻的非发射区域NEMA。堤BNK可以位于非发射区域NEMA中。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1的显示元件层DPL可以包括第一对准电极AL1和第二对准电极AL2、堤BNK、发光元件LD、第一像素电极PE1和第二像素电极PE2以及第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。第一像素PXL1的显示元件层DPL可以包括第一颜色转换层CCL1、阻挡层FL、低折射层SL、封盖层TL和第一滤色器CF1。
在实施方式中，第一颜色转换层CCL1可以通过喷墨印刷工艺提供(或输入)到第一像素PXL1的由堤BNK限定的发射区域EMA。第一颜色转换层CCL1可以包括用于将从发光元件LD发射的光转换为红色光的第一颜色转换颗粒QD1。在示例中，第一颜色转换颗粒QD1可以是红色量子点。
第一滤色器CF1可以是红色滤色器。
第二像素PXL2的显示元件层DPL可以包括第一对准电极AL1和第二对准电极AL2、堤BNK、发光元件LD、第一像素电极PE1和第二像素电极PE2以及第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。第二像素PXL2的显示元件层DPL可以包括第二颜色转换层CCL2、阻挡层FL、低折射层SL、封盖层TL和第二滤色器CF2。
在实施方式中，第二颜色转换层CCL2可以通过喷墨印刷工艺提供(或输入)到第二像素PXL2的由堤BNK限定的发射区域EMA。第二颜色转换层CCL2可以包括用于将从发光元件LD发射的光转换为绿色光的第二颜色转换颗粒QD2。在示例中，第二颜色转换颗粒QD2可以是绿色量子点。
第二滤色器CF2可以是绿色滤色器。
第三像素PXL3的显示元件层DPL可以包括第一对准电极AL1和第二对准电极AL2、堤BNK、发光元件LD、第一像素电极PE1和第二像素电极PE2以及第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。第三像素PXL3的显示元件层DPL可以包括第三颜色转换层CCL3、阻挡层FL、低折射层SL、封盖层TL和第三滤色器CF3。
在实施方式中，第三颜色转换层CCL3可以通过喷墨印刷工艺提供(或输入)到第三像素PXL3的由堤BNK限定的发射区域EMA。第三颜色转换层CCL3可以包括用于将从发光元件LD发射的光转换为蓝色光的第三颜色转换颗粒QD3。在示例中，第三颜色转换颗粒QD3可以是蓝色量子点。在一些实施方式中，第三像素PXL3可以包括包含光散射颗粒SCT的光散射层来代替包含第三颜色转换颗粒QD3的第三颜色转换层CCL3。
第三滤色器CF3可以是蓝色滤色器。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的阻挡层FL可以位于相应像素PXL的颜色转换层CCL和堤BNK上。在实施方式中，阻挡层FL可以公共设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中。例如，阻挡层FL可以是设置在相邻像素PXL中的公共层(膜)。在实施方式中，阻挡层FL可以包括氧化硅。在示例中，由氧化硅制成的阻挡层FL可以通过经由喷墨印刷工艺将其中分散有聚硅氮烷的溶剂施加到第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3以及堤BNK上并且然后固化所施加的溶剂而形成。由于通过固化聚硅氮烷形成的阻挡层FL直接设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的颜色转换层CCL上，所以阻挡层FL保护相应像素PXL的颜色转换层CCL免受外部水分、湿气等的影响，从而改善颜色转换层CCL的可靠性。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的低折射层SL可以完全设置在阻挡层FL上。在实施方式中，低折射层SL可以公共设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中。例如，低折射层SL可以是设置在相邻像素PXL中的公共层(膜)。低折射层SL可以使用折射率差在正向方向(或显示设备的图像显示方向)上改变从第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每一个发射的光中的损耗光的路径，从而改善在正向方向上发射的光的亮度。低折射层SL可以通过喷墨印刷工艺涂覆在阻挡层FL上。
低折射层SL可以仅位于第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3中的每一个的部分区域中。在示例中，如图27中所示，低折射层SL可以仅位于处于第一像素PXL1的发射区域EMA中的阻挡层FL、处于第二像素PXL2的发射区域EMA中的阻挡层FL和处于第三像素PXL3的发射区域EMA中的阻挡层FL中的每一个上。第一像素PXL1的低折射层SL可以用作用于补偿第一颜色转换层CCL1和堤BNK之间的台阶差(或高度差)的台阶差补偿部分，第二像素PXL2的低折射层SL可以用作用于补偿第二颜色转换层CCL2和堤BNK之间的台阶差(或高度差)的台阶差补偿部分，并且第三像素PXL3的低折射层SL可以用作用于补偿第三颜色转换层CCL3和堤BNK之间的台阶差(或高度差)的台阶差补偿部分。如上所述，在低折射层SL仅设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的发射区域EMA中的情况下，减少了所使用的低折射层SL的量，并且因此可以降低显示设备的制造成本。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的封盖层TL可以完全设置在低折射层SL上。在实施方式中，封盖层TL可以公共设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中。例如，封盖层TL可以是设置在相邻像素PXL中的公共层(膜)。封盖层TL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
在上述实施方式中，第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每一个通过喷墨印刷工艺在相应像素PXL的发射区域EMA中形成在发光元件LD上方，阻挡层FL通过喷墨印刷工艺形成在相应像素PXL的颜色转换层CCL和堤BNK上，并且低折射层SL通过喷墨印刷工艺形成在阻挡层FL上。因此，通过连续的喷墨印刷工艺在相同的装置中形成相应像素PXL的颜色转换层CCL、阻挡层FL和低折射层SL，从而可以减少产品生产时间，从而改善产品生产效率。
此外，在上述实施方式中，包括通过固化聚硅氮烷形成的氧化硅的阻挡层FL直接设置在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个的颜色转换层CCL上，从而可以保护颜色转换层CCL免受外部水分、湿气等的影响，从而改善颜色转换层CCL的可靠性。
根据本公开，包括通过固化聚硅氮烷形成的氧化硅的阻挡层直接设置在颜色转换层上，从而阻止外部水分、湿气等引入到颜色转换层中。因此，可以改善颜色转换层的可靠性。
根据本公开，可以提供一种显示设备及其制造方法，其中通过连续的喷墨印刷工艺形成颜色转换层、阻挡层和低折射层，从而改善产品生产效率。
已经在本文中公开了示例性实施方式，并且尽管采用了特定术语，但是它们仅以一般和描述性意义使用和解释，而不是为了限制的目的。在一些情况下，在提交本申请时，如将对于本领域普通技术人员显而易见的，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离本公开的范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.显示设备，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，所述多个像素各自包括发射区域和非发射区域，其中，
所述多个像素中的每一个包括：
至少一个发光元件，位于所述发射区域中；
第一像素电极和第二像素电极，至少位于所述发射区域中，所述第一像素电极和所述第二像素电极电连接到所述至少一个发光元件；
堤，设置在所述非发射区域中，所述堤包括与所述发射区域对应的第一开口；
颜色转换层，位于所述至少一个发光元件上方，所述颜色转换层设置在所述发射区域中以与所述至少一个发光元件对应，所述颜色转换层包括颜色转换颗粒；
阻挡层，设置在所述堤和所述颜色转换层上；以及
低折射层，设置在所述阻挡层上，以及
所述阻挡层包括具有固化的聚硅氮烷的氧化硅。
2.根据权利要求1所述的显示设备，其中，
所述阻挡层在所述发射区域中直接设置在所述颜色转换层上，
所述低折射层在所述发射区域中直接设置在所述颜色转换层上的所述阻挡层上，以及
所述颜色转换层、所述阻挡层和所述低折射层依次设置在所述发射区域中。
3.根据权利要求2所述的显示设备，其中，所述低折射层在所述发射区域和所述非发射区域中设置在所述阻挡层的整个侧上。
4.根据权利要求2所述的显示设备，其中，所述低折射层仅设置在位于所述发射区域中的所述阻挡层上，以与所述颜色转换层对应。
5.根据权利要求4所述的显示设备，其中，所述低折射层补偿所述堤与所述颜色转换层之间的高度差。
6.根据权利要求2所述的显示设备，其中，
所述多个像素中的每一个还包括：
封盖层，设置在所述低折射层的整个侧上，以及
所述封盖层和所述阻挡层包括相同的材料。
7.根据权利要求6所述的显示设备，其中，所述封盖层与所述低折射层重叠并且保护所述低折射层。
8.根据权利要求6所述的显示设备，还包括：
滤色器，在所述发射区域中设置在所述封盖层上，以与所述颜色转换层对应。
9.根据权利要求6所述的显示设备，其中，所述阻挡层、所述低折射层和所述封盖层中的每一个是设置在所述多个像素中的公共层。
10.根据权利要求2所述的显示设备，其中，所述多个像素中的每一个还包括：
像素电路层，位于所述衬底和所述至少一个发光元件之间，所述像素电路层包括：
至少一个晶体管；以及
至少一个电力线，其中，所述至少一个晶体管和所述至少一个电力线电连接到所述至少一个发光元件；
第一电极，设置在所述像素电路层上，所述第一电极电连接到所述至少一个晶体管；
第二电极，设置在所述像素电路层上并且与所述第一电极隔开，所述第二电极电连接到所述至少一个电力线；以及
绝缘层，设置在所述第一电极和所述第二电极上，所述绝缘层包括至少一个开口部分。
11.根据权利要求10所述的显示设备，其中，
所述第一电极通过所述绝缘层的所述至少一个开口部分中的一开口部分电连接到所述第一像素电极，以及
所述第二电极通过所述绝缘层的所述至少一个开口部分中的另一开口部分电连接到所述第二像素电极。
12.根据权利要求11所述的显示设备，其中，
所述堤还包括与所述第一开口隔开的第二开口，以及
所述第一电极和所述第二电极中的至少一个包括在所述第二开口中的开口部分。
13.根据权利要求12所述的显示设备，其中，所述绝缘层的所述一开口部分和所述绝缘层的所述另一开口部分位于所述第二开口中。
14.显示设备，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，所述多个像素各自包括发射区域和非发射区域，
所述多个像素中的每一个包括：
至少一个发光元件，位于所述发射区域中；
第一像素电极和第二像素电极，至少位于所述发射区域中，所述第一像素电极和所述第二像素电极电连接到所述至少一个发光元件；
堤，设置在所述非发射区域中，所述堤包括与所述发射区域对应的开口；
基础层，位于所述堤和所述至少一个发光元件上方，使得所述基础层的表面面向所述衬底；
滤色器，设置在所述基础层的所述表面上，以与所述发射区域对应；
第一光阻挡图案，设置在所述基础层的所述表面上，以与所述非发射区域对应；
低折射层，完全设置在所述第一光阻挡图案和所述滤色器上；
封盖层，设置在所述低折射层上；
第二光阻挡图案，设置在所述封盖层上以与所述第一光阻挡图案对应；
颜色转换层，由所述第二光阻挡图案围绕，所述颜色转换层设置在所述封盖层上以与所述至少一个发光元件对应；以及
阻挡层，完全设置在所述颜色转换层和所述第二光阻挡图案上，以及
其中，所述阻挡层包括具有固化的聚硅氮烷的氧化硅。
15.根据权利要求14所述的显示设备，其中，所述第一光阻挡图案和所述第二光阻挡图案与所述堤对应。
16.制造显示设备的方法，所述方法包括：
提供衬底，所述衬底具有设置在发射区域中的至少一个发光元件和包括与所述发射区域对应的开口的堤，所述堤设置在非发射区域中；
在所述至少一个发光元件上方形成包括颜色转换颗粒的颜色转换层；
在所述颜色转换层和所述堤上形成聚硅氮烷层；
通过固化所述聚硅氮烷层形成阻挡层；
在所述阻挡层上形成低折射层；以及
在所述低折射层上形成封盖层。
17.根据权利要求16所述的方法，其中，所述颜色转换层、所述阻挡层和所述低折射层通过连续的喷墨印刷形成。
18.根据权利要求17所述的方法，其中，所述阻挡层包括氧化硅。
19.根据权利要求17所述的方法，还包括在所述封盖层上形成与所述颜色转换层对应的滤色器。
20.根据权利要求17所述的方法，其中，通过热固化执行固化所述聚硅氮烷层。
CN202210533744.4A 2021-05-18 2022-05-16 显示设备及其制造方法 Pending CN115377140A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210064382A KR20220156719A (ko) 2021-05-18 2021-05-18 표시 장치 및 그의 제조 방법
KR10-2021-0064382 2021-05-18

Publications (1)

Publication Number Publication Date
CN115377140A true CN115377140A (zh) 2022-11-22

Family

ID=84060739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210533744.4A Pending CN115377140A (zh) 2021-05-18 2022-05-16 显示设备及其制造方法

Country Status (3)

Country Link
US (1) US20220375996A1 (zh)
KR (1) KR20220156719A (zh)
CN (1) CN115377140A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220016425A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230023111A (ko) * 2021-08-09 2023-02-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230056859A (ko) * 2021-10-20 2023-04-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230060573A (ko) * 2021-10-27 2023-05-08 삼성디스플레이 주식회사 표시 장치
KR20230087688A (ko) * 2021-12-09 2023-06-19 삼성디스플레이 주식회사 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230121204A (ko) * 2022-02-09 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR20230147248A (ko) * 2022-04-13 2023-10-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220375996A1 (en) 2022-11-24
KR20220156719A (ko) 2022-11-28

Similar Documents

Publication Publication Date Title
US20230005898A1 (en) Pixel and display device including the same
EP4075502A1 (en) Pixel and display device including the same
EP4135031A1 (en) Display device and method of fabricating the same
US20230187583A1 (en) Pixel, display device including the same, and method of fabricating the display device
US20230044364A1 (en) Display device
US20230121816A1 (en) Display device and manufacturing method thereof
CN115377140A (zh) 显示设备及其制造方法
US20240038956A1 (en) Pixel and display device including the same
US20220367433A1 (en) Display device and method of fabricating the same
US11961844B2 (en) Pixel and display device including the same
US20230307461A1 (en) Display device
CN218632042U (zh) 显示装置
US20220399398A1 (en) Display device and method of fabricating the same
US20230187428A1 (en) Display device and method of manufacturing the same
US20230215980A1 (en) Display device and method of fabricating the same
KR20240002279A (ko) 표시 장치
KR20240033728A (ko) 표시 장치 및 그의 제조 방법
KR20240027935A (ko) 표시 장치 및 그의 제조 방법
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR20230134636A (ko) 화소 및 이를 포함한 표시 장치
KR20230016133A (ko) 표시 장치
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20220166692A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination