KR20220016425A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220016425A
KR20220016425A KR1020200096338A KR20200096338A KR20220016425A KR 20220016425 A KR20220016425 A KR 20220016425A KR 1020200096338 A KR1020200096338 A KR 1020200096338A KR 20200096338 A KR20200096338 A KR 20200096338A KR 20220016425 A KR20220016425 A KR 20220016425A
Authority
KR
South Korea
Prior art keywords
layer
wiring
light emitting
electrode
display
Prior art date
Application number
KR1020200096338A
Other languages
English (en)
Inventor
백경민
성현아
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200096338A priority Critical patent/KR20220016425A/ko
Priority to US17/172,742 priority patent/US11626575B2/en
Priority to CN202110804318.5A priority patent/CN114068637A/zh
Publication of KR20220016425A publication Critical patent/KR20220016425A/ko

Links

Images

Classifications

    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3244—
    • H01L27/3272—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 면 및 제2 면을 포함하는 베이스층; 상기 제1 면 위에 위치하는 제1 배선을 포함하는 화소 회로층; 상기 화소 회로층 위에 위치하고, 표시 소자를 포함하는 표시 소자층; 상기 표시 소자층 위에 위치하는 박막 봉지층; 상기 박막 봉지층 위에 위치하는 제1 보호층; 및 상기 제1 배선과 대응되도록 상기 제2 면 위에 위치하는 제2 배선을 포함하고, 상기 제1 보호층은 투명한 절연 물질로 이루어질 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 표시 패널을 보호하기 위한 보호층을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 면 및 제2 면을 포함하는 베이스층; 상기 제1 면 위에 위치하는 제1 배선을 포함하는 화소 회로층; 상기 화소 회로층 위에 위치하고, 표시 소자를 포함하는 표시 소자층; 상기 표시 소자층 위에 위치하는 박막 봉지층; 상기 박막 봉지층 위에 위치하는 제1 보호층; 및 상기 제1 배선과 대응되도록 상기 제2 면 위에 위치하는 제2 배선을 포함하고, 상기 제1 보호층은 투명한 절연 물질로 이루어진다.
상기 제1 보호층은 산화 몰리브덴(MoO3) 또는 실리콘 산화물(SiOx)을 포함할 수 있다.
상기 표시 소자층은 발광 소자를 포함하고, 상기 발광 소자는 유기 발광 다이오드 또는 무기 발광 다이오드를 포함할 수 있다.
상기 표시 소자층과 상기 박막 봉지층 사이에 위치하는 광 변환층을 더 포함할 수 있다.
상기 광 변환층은, 상기 발광 소자의 상부에 배치되며, 상기 발광 소자로부터 방출되는 제1 색 광을 제2 색 광으로 변환하는 컬러 변환 입자들을 포함하는 컬러 변환층; 및 상기 표시 소자층 또는 상기 컬러 변환층 위에 위치하는 컬러 필터를 포함할 수 있다.
상기 화소 회로층은 적어도 하나의 트랜지스터 및 복수의 절연층을 포함하고, 상기 적어도 하나의 트랜지스터는, 상기 베이스층의 제1 면 위에 위치하고, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체 패턴; 상기 채널 영역과 중첩하도록 위치하는 게이트 전극; 및 상기 소스 영역 및 상기 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 포함하고, 상기 복수의 절연층은, 상기 반도체 패턴 및 상기 게이트 전극 사이에 위치하는 게이트 절연층; 및 상기 게이트 전극 위에 위치하는 제1 층간 절연층을 포함할 수 있다.
상기 제1 배선은, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트선, 및 상기 제1 소스 전극과 동일한 층에 위치하는 제1 데이터선 중 적어도 하나를 포함할 수 있다.
상기 제2 배선은, 상기 베이스층을 관통하는 베이스홀을 통해 상기 제1 게이트선과 전기적으로 연결되는 제2 게이트선, 및 상기 베이스홀을 통해 상기 제1 데이터선과 전기적으로 연결되는 제2 데이터선 중 적어도 하나를 포함할 수 있다.
상기 베이스홀은 도전 물질로 채워지고, 상기 제1 배선 및 상기 제2 배선은 상기 도전 물질을 통해 물리적 및 전기적으로 연결될 수 있다.
상기 제2 배선을 포함한 상기 제2 면 위에 전면적으로 배치되고, 소정의 영역에서 상기 제2 배선의 일 부분을 노출하는 하부 보호막을 더 포함할 수 있다.
상기 하부 보호막에 의해 노출된 상기 제2 배선의 일 부분과 접촉하는 연결 필름을 더 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 베이스홀 영역이 규정된 베이스층을 준비하고, 상기 베이스홀 영역에 레이저를 조사하는 단계; 상기 레이저로 가공된 상기 베이스홀에 도전 물질을 형성하는 단계; 상기 베이스층의 제1 면에 제1 면 보호 필름을 부착하고, 상기 베이스층의 제2 면에 제2 면 보호 필름을 부착하는 단계; 상기 제1 면 보호 필름을 제거하고, 상기 제1 면 위에 제1 배선을 포함하는 회로 소자층, 표시 소자층 및 박막 봉지층을 순차적으로 형성하는 단계; 상기 박막 봉지층 위에 제1 보호층 및 제2 보호층을 형성하는 단계; 상기 베이스층을 상하 회전시켜, 상기 제2 면 보호 필름을 제거하고, 상기 제2 면 위에 제2 배선을 형성하는 단계; 및 상기 베이스층을 상하 회전시키고, 상기 제2 보호층을 제거하는 단계를 포함한다.
상기 제1 보호층은 산화 몰리브덴(MoO3) 또는 실리콘 산화물(SiOx)을 포함하는 절연 물질로 형성할 수 있다.
상기 제2 보호층은 알루미늄(Al)을 포함하는 도전 물질로 형성될 수 있다.
상기 제2 보호층은 30Å 내지 100Å의 두께로 형성할 수 있다.
상기 제2 배선은 상기 제1 배선과 중첩하도록 배치되어, 상기 제1 배선 및 상기 도전 물질과 물리적 및 전기적으로 연결되도록 형성될 수 있다.
상기 제2 배선을 형성하고, 상기 제2 배선을 커버하는 하부 보호막을 형성하는 단계; 및 상기 제2 배선의 일 부분이 노출되도록 상기 하부 보호막을 식각하는 단계를 더 포함할 수 있다.
상기 제2 배선의 노출된 일 부분에 연결 필름을 부착하는 단계를 더 포함할 수 있다.
상기 표시 소자층에 유기 발광 다이오드 또는 무기 발광 다이오드를 포함하는 발광 소자를 형성할 수 있다.
상기 표시 소자층 및 상기 박막 봉지층 사이에 광 변환층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 표시 패널의 박막 봉지층 위에 투명 절연 물질을 포함하는 보호층을 위치시킴으로써, 외부로부터 유입되는 정전기, 스크래치 등으로부터 표시 패널을 보호할 수 있다.
일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3a 및 도 3b는 일 실시예에 따른 표시 패널의 구성을 개략적으로 나타낸 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면도이다.
도 5는 일 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 6은 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 7은 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 8a 내지 도 8f는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 9는 일 실시예에 따른 표시 장치의 식각 공정에서 증착 전압에 따른 제2 보호층의 식각율을 도시한 것이다.
도 10은 일 실시예에 따른 표시 장치에서 제1 보호층의 파장에 따른 투과율을 도시한 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이며, 도 3a 및 도 3b는 일 실시예에 따른 표시 패널의 구성을 개략적으로 나타낸 단면도이고, 도 4는 일 실시예에 따른 표시 패널의 개략적인 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 복수의 표시 장치를 포함하는 멀티 스크린 표시 장치일 수 있다.
멀티 스크린 표시 장치(TDD)(“타일드 디스플레이(Tiled display)라고도 함)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 매트릭스 형태로 배열된 복수의 표시 장치(DD) 및 하우징(HS)을 포함한다. 복수의 표시 장치(DD)는 개별 영상을 표시하거나, 하나의 영상을 분할하여 표시할 수 있다. 복수의 표시 장치(DD)는 서로 동일한 종류, 구조, 크기 또는 방식의 표시 패널들을 포함할 수 있으나, 이에 한정되지 않는다.
하우징(HS)은 복수의 표시 장치(DD)가 하나의 멀티 스크린 표시 장치(TDD)를 구성할 수 있도록 표시 장치(DD)들을 물리적으로 결합한다. 이러한 하우징(HS)은 표시 장치(DD)들의 하부에서 표시 장치(DD)들을 지지하며, 표시 장치(DD)들을 안정적으로 고정하기 위한 체결 부재, 홈 구조 등을 가질 수 있다.
복수의 표시 장치(DD) 중 하나의 표시 장치(DD)를 살펴보면, 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NA)은 표시 영역(DA)을 제외한 영역으로써 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 표시 영역(DA)을 둘러싸는 베젤(Bezel) 영역일 수 있다.
표시 영역(DA)은 표시 장치(DD)의 일면에 위치할 수 있다. 일 예로, 표시 영역(DA)은 표시 장치(DD)의 전면에 위치할 수 있고, 이 외에도 표시 장치(DD)의 측면, 배면에도 추가적으로 위치할 수 있다.
비표시 영역(NA)은 표시 영역(DA)의 주변에 위치하고, 표시 영역(DA)의 화소(도 4의 PX)들에 연결되는 배선들, 패드들, 구동 회로 등을 선택적으로 포함할 수 있다.
표시 장치(DD)들 사이의 경계 영역에 위치한 비표시 영역(NA), 즉 심(Seam) 영역으로 인해 멀티 스크린 표시 장치(TDD)의 화면에 표시되는 영상은 단절될 수 있다. 특히, 비표시 영역(NA)의 폭(또는 면적)이 상대적으로 큰 경우, 표시 장치(DD)들 사이의 경계 영역에서 영상의 단절감이 심화될 수 있다.
반면, 비표시 영역(NA)의 폭(또는 면적)이 축소되는 경우, 표시 장치(DD)의 크기를 증가시키지 않고 표시 영역(DA)의 크기를 확장시킬 수 있다. 이에 따라, 보다 큰 표시 영역(DA)을 제공할 수 있다. 또한, 비표시 영역(NA)이 축소될 경우, 복수의 표시 장치(DD)를 이용하여 멀티 스크린 표시 장치(TDD)를 구현할 때, 표시 장치(DD)들 사이의 경계가 시인되는 것을 최소화하고, 보다 자연스러운 화면을 구성할 수 있다. 표시 장치(DD)의 비표시 영역(NA)을 최소화할 수 있는 본 실시예에 따른 구조는 이하에서 상세히 살펴본다.
표시 장치(DD)는 다양한 형상으로 구현될 수 있다. 도 1에서는 표시 장치(DD)가 직사각형의 판 형상을 가지는 것으로 도시되었으나, 이에 한정되지 않고 표시 장치(DD)는 원형 또는 타원형 등의 형상을 가질 수 있다.
도 2를 참조하면, 하나의 표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP)의 상부에 배치되는 윈도우(WD)를 포함한다.
표시 패널(DP)은 영상을 표시하기 위한 화소(도 4의 PX)들을 포함하며, 다양한 종류, 구조의 표시 패널일 수 있다. 일 예로, 표시 패널(DP)은 유기 발광 다이오드를 발광 소자로 이용하는 유기 발광 표시 패널(Organic Light Emitting Display panel, OLED panel), 초소형 발광 다이오드를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널(Nano-scale LED Display panel, Nano LED panel), 유기 발광 다이오드와 퀀텀 닷(Quantum dot)을 이용하는 퀀텀 닷 유기 발광 표시 패널(Quantum dot Organic Light Emitting Display panel, QD OLED panel), 초소형 발광 다이오드와 퀀텀 닷을 이용하는 퀀텀 닷 초소형 발광 다이오드 표시 패널(Quantum dot Nano-scale LED Display panel, QD Nano LED panel) 등과 같이 자발광이 가능한 표시 패널일 수 있다. 또는, 표시 패널(DP)은 액정 표시 패널(Liquid Crystal Display panel, LCD panel), 전기영동 표시 패널(Electro-Phoretic Display panel, EPD panel), 및 일렉트로웨팅 표시 패널(Electro-Wetting Display panel, EWD panel)과 같은 비발광성 표시 패널일 수 있다. 표시 패널(DP)로써 비발광성 표시 패널이 이용되는 경우, 표시 장치(DD)는 표시 패널(DP)로 광을 공급하기 위한 별개의 광원 장치(일 예로, 백라이트 유닛)를 더 포함할 수 있다.
윈도우(WD)는 표시 패널(DP) 위에 위치한다. 윈도우(WD)는 외부 충격으로부터 표시 패널(DP)을 보호하고, 사용자에게 입력면 또는 표시면을 제공할 수 있다. 윈도우(WD)는 유리 또는 플라스틱을 비롯한 다양한 물질로 구현될 수 있고, 단일층 또는 다중층으로 구성될 수 있다.
일 예로, 윈도우(WD)는 표시 패널(DP)과 일체로 제조될 수 있다. 즉, 윈도우(WD)는 표시 패널(DP)의 일면 상에 직접 형성될 수 있다. 실시예에 따라, 윈도우(WD)는 표시 패널(DP)과 별개로 제조된 후, 광학 투명 점착(또는 접착) 부재(OCA)를 통해 표시 패널(DP)과 결합될 수 있다.
또한, 표시 패널(DP)과 광학 투명 점착 부재(OCA) 사이에는 감지 장치(미도시)가 위치할 수 있다. 감지 장치는 터치 센서, 지문 센서, 압력 센서, 온도 센서 등을 포함할 수 있다.
도 3a를 참조하면, 표시 패널(DP)은 베이스층(BSL) 및 베이스층(BSL)의 일면 위에 제3 방향(DR3)으로 순차적으로 배치된 화소 회로층(PCL), 표시 소자층(DPL) 및 박막 봉지층(TFE)을 포함한다.
베이스층(BSL)은 경성(Rigid) 또는 가요성(Flexible)의 기판일 수 있다. 예를 들면, 베이스층(BSL)이 경성의 기판인 경우, 베이스층(BSL)은 유리 기판, 석영 기판, 유리 세라믹 기판, 결정질 유리 기판 등으로 구현될 수 있다. 반면, 베이스층(BSL)이 가요성의 기판인 경우, 베이스층(BSL)은 폴리이미드(polyimide), 폴리아마이드(polyamide) 등을 포함하는 고분자 유기물 기판, 플라스틱 기판 등으로 구현될 수 있다.
베이스층(BSL) 위에는 화소 회로층(PCL)이 위치한다. 화소 회로층(PCL)은 각 화소(도 4의 PX)의 화소 회로를 구성하기 위한 회로 소자들 및 회로 소자들에 연결되는 각종 배선들을 포함할 수 있다. 예를 들면, 화소 회로층(PCL)은 적어도 하나의 트랜지스터, 스토리지 커패시터, 게이트선, 데이터선, 전원선 등을 포함할 수 있다.
화소 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다. 표시 소자층(DPL)은 각 화소(도 4의 PX)의 광원을 구성하는 발광 소자(도 5 이하의 LD)를 포함할 수 있다. 예를 들면, 발광 소자(도 5 이하의 LD)는 유기 발광 다이오드, 무기 발광 다이오드, 나노 내지 마이크로 스케일의 크기를 가진 초소형의 무기 발광 다이오드일 수 있다. 다만, 본 발명에서 각 화소에 구비되는 발광 소자의 종류, 구조, 형상 및/또는 크기가 특별히 한정되지는 않는다.
표시 소자층(DPL) 위에는 박막 봉지층(TFE)이 위치한다. 박막 봉지층(TFE)은 봉지 기판이거나 다중층의 봉지막일 수 있다. 예를 들면, 박막 봉지층(TFE)은 무기막, 유기막 및 무기막이 차례로 적층된 형태의 다중층 구조를 가질 수 있다. 박막 봉지층(TFE)은 외부의 공기 및 수분이 표시 소자층(DPL) 및 화소 회로층(PCL)으로 침투하는 것을 방지함으로써, 화소(도 4의 PX)들을 보호할 수 있다.
실시예에 따라, 베이스층(BSL) 위에 먼저 표시 소자층(DPL)이 위치하고, 표시 소자층(DPL) 위에 화소 회로층(PCL)이 위치할 수 있다.
상술한 실시예에서는, 표시 소자층(DPL) 위에 박막 봉지층(TFE)이 위치하는 경우에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 도 3b에 도시된 바와 같이, 표시 소자층(DPL)과 박막 봉지층(TFE) 사이에는 광 변환층(LCL)이 위치할 수 있다.
광 변환층(LCL)은 표시 소자층(DPL)으로부터 방출되는 광을 변환하기 위한 것으로, 소정 색의 컬러 필터 물질을 포함한 컬러 필터, 소정 색에 대응하는 컬러 변환 입자(일 예로, 퀀텀 닷)을 포함함으로써, 표시 소자층(DPL)에서 생성된 광을 변환할 수 있다. 예를 들면, 광 변환층(LCL)은 표시 소자층(DPL)에서 생성된 광 중 특정 파장 대역의 광을 선택적으로 투과시키거나, 표시 소자층(DPL)에서 생성된 광의 파장대역을 변환할 수 있다.
도 3a 및 도 3b에서는 표시 패널(DP)이 발광 표시 패널인 것으로 가정하여, 표시 패널(DP)의 실시예적 구성을 개략적으로 설명하였으나, 본 발명은 이에 한정되지는 않는다. 예를 들어, 표시 장치의 종류에 따라 표시 패널(DP)의 구성은 다양하게 변경될 수 있다.
도 4를 참조하면, 표시 패널(DP)은 베이스층(BSL) 및 베이스층(BSL) 위에 위치하는 화소(PX)를 포함할 수 있다.
베이스층(BSL)은 대략 직사각 형상을 갖는 하나의 영역으로 이루어질 수 있다. 베이스층(BSL)에 제공되는 영역의 개수는 이와 다를 수 있으며, 베이스층(BSL)의 형상은 제공되는 영역에 따라 다른 형상을 가질 수 있다.
베이스층(BSL)은 유리, 수지(resin)와 같은 절연성 재료로 이루어질 수 있다. 또한, 베이스층(BSL)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
베이스층(BSL)은 표시 영역(DA) 및 비표시 영역(NA)을 포함할 수 있다. 표시 패널(DP)의 표시 영역(DA)은 표시 장치(DD)의 표시 영역(DA)에 대응되고, 표시 패널(DP)의 비표시 영역(NA)은 표시 장치(DD)의 비표시 영역(NA)에 대응될 수 있다.
비표시 영역(NA)에는 화소(PX)들을 구동하기 위한 구동부(미도시) 및 화소(PX)들과 구동부를 연결하는 배선(미도시)의 일부가 제공될 수 있다. 비표시 영역(NA)은 표시 장치(DD)의 베젤 영역에 대응할 수 있다.
화소(PX)들은 베이스층(BSL)의 표시 영역(DA)에 제공될 수 있다. 화소(PX)들 각각은 영상을 표시하는 최소 단위일 수 있다. 화소(PX)들은 백색광 및/또는 컬러 광을 출사하는 발광 소자(도 5 이하의 LD)를 포함할 수 있다. 화소(PX)들 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다. 화소(PX)들 각각은 베이스층(BSL) 상에 제공된 화소 회로층(PCL) 및 화소 회로층(PCL) 상에 제공된 표시 소자층(DPL)을 포함할 수 있다. 도면상 화소(PX)는 직사각형 형상을 갖는 것으로 도시되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 다양하게 변형될 수 있다.
설명의 편의를 위해, 도 4에서는 하나의 화소(PX)만이 도시되었으나, 실질적으로 복수의 화소(PX)가 표시 영역(DA)에 분산되어 배치될 수 있다. 일 예로, 화소(PX)들은 매트릭스, 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다.
이하에서는, 도 5 내지 도 7을 참조하여 일 실시예에 따른 표시 패널의 구체적인 구성을 살펴본다.
도 5는 일 실시예에 따른 표시 패널의 일부를 나타낸 단면도이고, 도 6은 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이며, 도 7은 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BSL)의 제1 면(BS1) 위에 제3 방향(DR3)으로 순차적으로 배치된 화소 회로층(PCL), 표시 소자층(DPL) 및 박막 봉지층(TFE)을 포함한다. 다만, 화소 회로층(PCL), 표시 소자층(DPL) 및 박막 봉지층(TFE)의 상호 위치는 실시예에 따라 달라질 수 있다.
베이스층(BSL)은 제1 면(BS1) 및 제2 면(BS2)을 관통하는 베이스홀(BSH)을 포함하고, 베이스홀(BSH) 내부에는 도전 물질(CM)이 채워질 수 있다. 베이스홀(BSH)에 채워진 도전 물질(CM)은 제1 면(BS1) 및 제2 면(BS2) 위에 각각 위치하는 제1 배선(FL) 및 제2 배선(RL)과 직접 접촉하여, 제1 면(BS1) 및 제2 면(BS2) 위에 각각 위치하는 제1 배선(FL) 및 제2 배선(RL)을 전기적, 물리적으로 연결할 수 있다. 일 예로, 베이스층(BSL)은 유리, 석영, 유리 세라믹 등으로 이루어질 수 있다.
화소 회로층(PCL)은 화소(도 4의 PX 참고)들 각각의 화소 회로를 구성하는 회로 소자와 화소(PX)의 화소 회로 및 발광 소자(LD)에 연결되는 제1 배선(FL)을 포함한다.
회로 소자는 트랜지스터(M), 커패시터(미도시) 등을 포함할 수 있고, 제1 배선(FL)은 회로 소자와 전기적으로 연결될 수 있는 적어도 하나의 제1 게이트선(GL_F)(“전면 게이트선”이라고도 함), 제1 데이터선(DL_F)(“전면 데이터선”이라고도 함), 제1 구동 전압선(VDD_F)(“전면 구동 전압선”이라고도 함) 등을 포함할 수 있다. 또한, 제1 배선(FL)은 화소(PX)의 특성 정보를 검출하기 위한 전면 센싱선들을 더 포함할 수 있다.
제1 배선(FL)은 베이스층(BSL)의 제1 면(BS1) 위에 위치하는 배선들로, 베이스층(BSL)의 제2 면(BS2) 위에 위치하는 제2 배선(RL)과 전기적으로 연결될 수 있다. 제1 면(BS1)에 위치하는 제1 브릿지 패턴(BRP1)은 후술하는 배면 구동 전압선을 제1 구동 전압선(VDD_F)과 전기적으로 연결할 수 있다.
제2 배선(RL)은 적어도 하나의 제2 게이트선(GL_R)(“배면 게이트선”이라고도 함), 제2 데이터선(DL_R)(“배면 데이터선”이라고도 함) 및 제2 구동 전압선(VDD_R)(“배면 구동 전압선”이라고도 함)을 포함할 수 있다. 또한, 제2 배선(RL)은 화소(PX)의 특성 정보를 검출하기 위한 배면 센싱선들을 더 포함할 수 있다.
제2 배선(RL)은 제1 배선(FL)에 연결될 수 있도록 제1 배선(FL)에 대응하는 위치에 중첩하도록 형성될 수 있다. 제2 게이트선(GL_R)은 베이스홀(BSH)을 통해 제1 게이트선(GL_F)에 전기적, 물리적으로 연결될 수 있고, 제2 데이터선(DL_R)은 제1 데이터선(DL_F)에 전기적, 물리적으로 연결될 수 있다. 제2 구동 전압선(VDD_R)은 베이스홀(BSH) 및 제1 브릿지 패턴(BRP1)을 통해 제1 구동 전압선(VDD_F)에 전기적, 물리적으로 연결될 수 있다. 실시예에 따라, 제2 배선(RL)은 베이스홀(BSH)의 도전 물질(CM)과 일체로 형성될 수 있다.
베이스층(BSL)의 제2 면(BS2)에는 제2 배선(RL)을 덮도록, 하부 보호막(BPRL)이 위치한다. 하부 보호막(BPRL)은 유기 물질을 포함한 유기 절연막일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 하부 보호막(BPRL)은 무기 물질을 포함하는 무기 절연막일 수도 있다. 하부 보호막(BPRL)은 제2 배선(RL)을 포함하는 베이스층(BSL)의 제2 면(BS2) 상에 전면적으로 배치될 수 있고, 소정의 영역에서 제2 배선(RL)의 일 부분을 노출할 수 있다. 제2 배선(RL)에서 노출된 일 부분은 후술하는 연결 필름(COF)과 접촉할 수 있다.
제2 배선(RL)은 연결 필름(COF)을 통해 소정의 영역에서 구동 회로(또는 구동부)와 전기적으로 연결될 수 있다. 제2 배선(RL)의 배면에 위치하는 연결 필름(COF)에는 게이트 구동부(미도시), 데이터 구동부(미도시) 및 전원 구동부(미도시)가 실장되어 있을 수 있다. 여기서, 연결 필름(COF)은 칩 온 필름(Chip On Film), 플렉서블 인쇄 회로 기판(Flexible Printed Circuit Board, FPCB)으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제2 게이트선(GL_R)은 연결 필름(COF)을 통해 게이트 구동부와 전기적으로 연결될 수 있고, 제2 데이터선(DL_R)은 연결 필름(COF)을 통해 데이터 구동부와 전기적으로 연결될 수 있으며, 제2 구동 전압선(VDD_R)도 연결 필름(COF)을 통해 전원 구동부와 전기적으로 연결될 수 있다.
일 실시예에서, 하나의(또는 동일한) 연결 필름(COF)에 게이트 구동부, 데이터 구동부 및 전원 구동부가 실장된 것으로 도시하였으나, 이에 한정되지 않는다. 실시예에 따라, 게이트 구동부, 데이터 구동부 등은 서로 분리된 별개의 연결 필름(COF)에 실장될 수 있고, 배면 게이트선(GL_R), 배면 데이터선(DL_R)은 각각 별개의 연결 필름(COF)에 연결될 수도 있다.
추가적으로, 화소 회로층(PCL)은 화소(PX)들에 연결되는 다른 종류의 신호선 등을 포함할 수 있다.
화소 회로층(PCL)은 복수의 절연층을 더 포함한다. 구체적으로, 화소 회로층(PCL)은 베이스층(BSL)의 제1 면(BS1) 위에 제3 방향(DR3)으로 순차적으로 배치된 버퍼층(BFL), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2) 및 패시베이션층(PSV)을 더 포함한다.
베이스층(BSL) 및 버퍼층(BFL) 사이에는 제1 브릿지 패턴(BRP1)이 위치한다. 제1 브릿지 패턴(BRP1)은 제1 구동 전압선(VDD_F)과 제2 구동 전압선(VDD_R)을 물리적, 전기적으로 연결할 수 있다.
버퍼층(BFL) 위에는 반도체층이 위치한다. 반도체층은 제1 반도체 패턴(SCP)을 포함하며, 복수의 트랜지스터 중 각 트랜지스터의 반도체 패턴을 포함할 수 있다. 제1 반도체 패턴(SCP)은 제1 게이트 전극(GE)과 중첩되는 채널 영역과 채널 영역의 양측에 배치된 제1 소스 영역 및 제1 드레인 영역을 포함할 수 있다. 또한, 버퍼층(BFL) 위에는 제1 브릿지 패턴(BRP1)이 위치할 수 있다.
반도체층 위에는 게이트 절연층(GI)이 위치한다. 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함하는 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 위에는 게이트 도전체가 위치한다. 게이트 도전체는 제1 게이트 전극(GE)을 포함한다. 제1 게이트 전극(GE)은 제1 반도체 패턴(SCP)의 채널 영역과 중첩하도록 위치할 수 있다. 게이트 도전체는 복수의 트랜지스터 중 각 트랜지스터의 게이트 전극, 스토리지 커패시터의 일 전극 및 제1 게이트선(GL_F), 제2 브릿지 패턴(BRP2) 등을 포함할 수 있다.
게이트 도전체 위에는 제1 층간 절연층(ILD1)이 위치한다.
제1 층간 절연층(ILD1) 위에는 제1 데이터 도전체가 위치한다. 제1 데이터 도전체는 트랜지스터(M)의 제1 전극(TE1) 및 제2 전극(TE2)을 포함한다. 제1 전극(TE1)은 제1 반도체 패턴(SCP)의 제1 소스 영역과 연결되는 소스 전극일 수 있고, 제2 전극(TE2)은 제1 반도체 패턴(SCP)의 제1 드레인 영역과 연결되는 드레인 전극일 수 있다. 또한, 제1 전극(TE1)이 트랜지스터(M)의 드레인 전극일 수 있고, 제2 전극(TE2)이 소스 전극일 수 있다. 제1 데이터 도전체는 복수의 트랜지스터 중 각 트랜지스터(M)의 제1 전극(TE1) 및 제2 전극(TE2)을 포함할 수 있고, 스토리지 커패시터의 타 전극, 제1 데이터선(DL_F) 등을 포함할 수 있다.
제1 데이터 도전체 위에는 제2 층간 절연층(ILD2)이 위치한다.
제2 층간 절연층(ILD2) 위에는 제2 데이터 도전체가 위치한다. 제2 데이터 도전체는 화소 회로층(PCL)과 표시 소자층(DPL)을 연결하는 애노드 연결 패턴(ACP)을 포함한다. 제2 데이터 도전체는 제1 구동 전압선(VDD_F), 구동 저전압선(미도시) 등을 더 포함할 수 있다. 애노드 연결 패턴(ACP)은 컨택홀(CH)을 통해 각 화소(PX)의 발광 소자(LD)의 제1 전극(ELT1)에 연결될 수 있다. 일 예로, 발광 소자(LD)는 유기 발광 다이오드 또는 적어도 하나의 초소형 무기 발광 다이오드일 수 있다.
제2 데이터 도전체 위에는 패시베이션층(PSV)이 위치한다. 패시베이션층(PSV)을 포함한 화소 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다. 패시베이션층(PSV)의 컨택홀(CH)은 화소 회로층(PCL)의 애노드 연결 패턴(ACP)과 표시 소자층(DPL)의 제1 전극(ELT1)을 연결할 수 있다.
표시 소자층(DPL)은 화소(PX)들의 발광 소자(LD) 및 발광 소자(LD)에 연결되는 전극들을 포함한다. 발광 소자(LD)는 질화물계 반도체를 성장시킨 구조로 이루어진 나노 스케일 내지 마이크로 스케일 정도로 작은 초소형의 무기 발광 다이오드일 수 있다. 일 실시예에서, 각각의 발광 소자(LD)는 종횡비가 1보다 큰 기둥 형상의 초소형 무기 발광 다이오드일 수 있으나, 이에 한정되지는 않는다.
표시 소자층(DPL)은 제1 뱅크(BNK1), 제2 뱅크(BNK2), 제1 전극(ETL1), 제2 전극(ETL2), 제1 절연층(INS1), 제2 절연층(INS2), 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 포함한다.
제1 뱅크(BNK1)는 패시베이션층(PSV) 위에 위치한다. 제1 뱅크(BNK1)는 각각의 화소(PX)에서 광이 방출되는 발광 영역에 위치할 수 있다. 제1 뱅크(BNK1)는 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(예를 들면, 각 화소(PX)의 상부 방향)으로 유도하도록 제1 전극(ELT1) 및 제2 전극(ELT2)의 일 부분 하부에 배치되어, 제1 전극(ELT1) 및 제2 전극(ELT2)의 일 부분을 상부 방향, 즉 제3 방향(DR3)으로 돌출시킬 수 있다. 제1 뱅크(BNK1)는 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 제1 뱅크(BNK1)는 단일막의 유기 절연막 또는 단일막의 무기 절연막을 포함할 수 있으나, 이에 한정되지는 않는다.
제2 뱅크(BNK2)는 패시베이션층(PSV) 위에 위치한다. 제2 뱅크(BNK2)는 화소(PX)들 각각의 발광 영역을 구분하는 구조로써, 각 화소(PX)의 발광 영역을 둘러싸도록 각 화소(PX)의 비발광 영역, 화소(PX)들 사이의 비발광 영역에 위치할 수 있다. 예를 들면, 제2 뱅크(BNK2)는 화소 정의막, 댐 구조물일 수 있다. 제2 뱅크(BNK2)는 적어도 하나의 차광 물질, 반사 물질을 포함하도록 구성될 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 각각 제1 뱅크(BNK1) 위에 위치하고, 제1 뱅크(BNK1)의 형상에 대응하는 표면을 가진다. 제1 전극(ELT1) 및 제2 전극(ELT2)은 균일한 반사율을 갖는 재료를 포함할 수 있다. 이에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2)에 의해 발광 소자(LD)에서 방출되는 광은 표시 장치의 화상 표시 방향으로 진행될 수 있다.
제1 전극(ELT1)은 패시베이션층(PSV)을 관통하는 컨택홀(CH)을 통해 트랜지스터(M)의 제1 전극(TE1)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 도시되지 않은 영역에서 패시베이션층(PSV)을 관통하는 적어도 하나의 컨택홀(미도시)을 통해 구동 전원에 연결될 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드(anode) 일 수 있고, 제2 전극(ELT2)은 캐소드(cathode)일 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2)은 각각 오믹(Ohmic) 컨택 전극 또는 쇼트키(Schottky) 컨택 전극일 수 있으나, 본 발명이 이에 한정되지는 않는다.
제1 절연층(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2) 각각과 패시베이션층(PSV) 사이에 위치할 수 있다. 제1 절연층(INS1)은 발광 소자(LD)와 패시베이션층(PSV) 사이의 공간을 메워 발광 소자(LD)를 안정적으로 지지할 수 있다. 제1 절연층(INS1)은 무기 절연막, 유기 절연막 중 적어도 하나의 물질을 포함할 수 있고, 단일층 또는 다수층으로 구성될 수 있다.
발광 소자(LD)는 제1 절연층(INS1) 위에 위치한다. 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에는 적어도 하나의 발광 소자(LD)가 배치될 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에는 복수의 발광 소자(LD)들이 배치되고, 복수의 발광 소자(LD)들은 서로 병렬로 연결될 수 있다.
발광 소자(LD)들 각각은 소정 색의 광, 백색 광 중 어느 하나의 광을 출사할 수 있다. 일 실시예에서, 발광 소자(LD)들은 용액 내에 분사될 수 있는 형태로 마련되어 각각의 화소(PX)에 투입될 수 있다.
발광 소자(LD)는 일 방향으로 순차적으로 배치된 제1 반도체층(SCL1), 활성층(ACT) 및 제2 반도체층(SCL2)을 포함한다. 발광 소자(LD)는 제1 반도체층(SCL1), 활성층(ACT) 및 제2 반도체층(SCL2)의 외주면을 감싸는 절연막(미도시)을 더 포함할 수 있다.
제1 반도체층(SCL1)은 제1 도전형의 반도체를 포함할 수 있다. 예를 들면, 제1 반도체층(SCL1)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(SCL1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다.
활성층(ACT)은 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(ACT)을 구성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질로 활성층(ACT)을 구성할 수 있다. 활성층(ACT)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다. 활성층(ACT)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero-structure)를 사용할 수 있다.
제2 반도체층(SCL2)은 제1 반도체층(SCL1)과 상이한 타입의 반도체층을 포함한다. 예를 들면, 제2 반도체층(SCL2)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(SCL2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다.
제1 반도체층(SCL1) 방향의 일 단부는 발광 소자(LD)의 제1 단부(EP1)라 할 수 있고, 제2 반도체층(SCL2) 방향의 타 단부는 발광 소자(LD)의 제2 단부(EP2)라 할 수 있다.
발광 소자(LD)들의 일 부분 위에는 제2 절연층(INS2)이 위치한다. 제2 절연층(INS2)은 발광 소자(LD)들 각각의 상면 일부를 커버하며, 발광 소자(LD)들 각각의 제1 단부(EP1) 및 제2 단부(EP2)를 노출할 수 있다. 제2 절연층(INS2)은 발광 소자(LD)들을 안정적으로 고정시킬 수 있다. 제2 절연층(INS2) 형성 이전에 제1 절연층(INS1)과 발광 소자(LD)들의 사이에 빈 공간이 존재할 경우, 빈 공간은 제2 절연층(INS2)에 의해 적어도 부분적으로 채워질 수 있다.
제1 전극(ELT1) 위에는 제1 전극(ELT1)과 발광 소자(LD)들 각각의 양 단부 중 하나의 단부(일 예로, 제1 단부(EP1))를 전기적, 물리적으로 연결하는 제1 컨택 전극(CNE1)이 위치한다. 제1 컨택 전극(CNE1)은 제1 절연층(INS1), 제2 절연층(INS2) 및 발광 소자(LD)의 일 부분과 중첩하도록 위치할 수 있다. 제1 전극(ELT1)과 제1 컨택 전극(CNE1)이 연결되는 부분, 즉 제1 전극(ELT1)과 제1 컨택 전극(CNE1)이 직접 접촉하는 부분에는 제1 절연층(INS1)이 제거될 수 있다.
제2 전극(ELT2) 위에는 제2 전극(ELT2)과 발광 소자(LD)들 각각의 양 단부 중 하나의 단부(일 예로, 제2 단부(EP2))를 전기적, 물리적으로 연결하는 제2 컨택 전극(CNE2)이 위치한다. 제2 컨택 전극(CNE2)은 제1 절연층(INS1), 제2 절연층(INS2) 및 발광 소자(LD)의 일 부분과 중첩하도록 위치할 수 있다. 제2 전극(ELT2)과 제2 컨택 전극(CNE2)이 연결되는 부분, 즉 제2 전극(ELT2)과 제2 컨택 전극(CNE2)이 직접 접촉하는 부분에는 제1 절연층(INS1)이 제거될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 투명 도전성 물질로 구성될 수 있다. 이에 따라, 발광 소자(LD)들 각각으로부터 방출되어 제1 전극(ELT1) 및 제2 전극(ELT2)에 의해 반사된 광은 표시 장치의 화상 표시 방향으로 진행될 수 있다.
표시 소자층(DPL) 위에는 광 변환층(LCL)이 위치한다.
광 변환층(LCL)은 퀀텀 닷(QD)을 포함하는 컬러 변환층(CCL)과 표시 소자층(DPL) 또는 컬러 변환층(CCL) 위에 위치하는 컬러 필터(CF) 중 적어도 하나를 포함한다. 또한, 광 변환층(LCL)은 표시 소자층(DPL) 위에 순차적으로 배치된 컬러 변환층(CCL), 커버층(CVL), 제1 차광 패턴(LBP1), 평탄화막(PLL), 컬러 필터(CF) 및 제2 차광 패턴(LBP2)을 더 포함한다.
일 실시예에서, 광 변환층(LCL)이 표시 소자층(DPL) 위에 직접 형성될 경우, 표시 소자층(DPL)은 제3 절연층(INS3)을 더 포함한다. 제3 절연층(INS3)은 적어도 하나의 유기막, 무기막을 포함하며, 표시 소자층(DPL)의 표면에 전면적으로 위치할 수 있다.
컬러 변환층(CCL)은 발광 소자(LD)의 상부에 배치되며, 발광 소자(LD)로부터 방출되는 제1 색의 광을 제2 색의 광으로 변환하기 위한 컬러 변환 입자들(일 예로, 소정 색의 퀀텀 닷(QD))을 포함한다.
예를 들어, 적어도 하나의 화소(PX)가 적색(또는, 녹색)의 화소(PX)로 설정되고, 화소(PX)의 광원으로써 청색의 발광 소자(LD)가 배치되었을 경우, 화소(PX)의 상부에는, 청색의 광을 적색(또는, 녹색)의 광으로 변환하기 위한 적색(또는, 녹색)의 퀀텀 닷(QD)을 포함한 컬러 변환층(CCL)이 배치될 수 있다. 그리고, 컬러 변환층(CCL)의 상부에는 적색(또는, 녹색)의 컬러 필터(CF)가 배치될 수 있다.
컬러 변환층(CCL)을 포함한 베이스층(BSL)의 제1 면(BS1) 위에는 컬러 변환층(CCL)을 보호하기 위한 커버층(CVL)이 위치할 수 있다. 또한, 컬러 변환층(CCL)의 외곽에 대응하는 영역 위에는 제1 차광 패턴(LBP1)이 배치될 수 있다. 도 5에는 컬러 변환층(CCL)이 먼저 형성된 이후 제1 차광 패턴(LBP1)이 형성되는 실시예를 개시하였으나, 본 발명은 이제 한정되지 않는다. 예를 들면, 컬러 변환층(CCL)의 형성에 적용되는 공정 방식, 설비의 성능 등에 따라 컬러 변환층(CCL)과 제1 차광 패턴(LBP1)의 형성 순서가 달라질 수 있다.
커버층(CVL) 및 제1 차광 패턴(LBP1) 위에는 평탄화막(PLL)이 위치할 수 있다. 평탄화막(PLL)은 컬러 변환층(CCL) 및 제1 차광 패턴(LBP1)의 상면을 평탄화할 수 있고, 유기 물질 또는 무기 물질을 포함할 수 있다.
컬러 필터(CF)는 각각의 화소(PX)에서 광이 방출되는 발광 영역 상에 배치될 수 있다. 이러한 컬러 필터(CF)는 각 화소(PX)의 색에 대응하는 색의 빛을 선택적으로 투과시킬 수 있는 컬러 필터 물질을 포함한다. 컬러 필터(CF)의 외곽에는 제2 차광 패턴(LBP2)이 배치될 수 있다.
광 변환층(LCL) 위에는 박막 봉지층(TFE)이 위치한다.
박막 봉지층(TFE)은 단일층 또는 다중층의 막으로 이루어질 수 있다. 일 실시예에서, 박막 봉지층(TFE)은 표시 소자층(DPL)을 커버하는 복수의 절연막들을 포함할 수 있다. 일 예로, 박막 봉지층(TFE)은 적어도 한 층의 무기막 및 적어도 한 층의 유기막을 포함할 수 있다.
예를 들어, 박막 봉지층(TFE)은 무기막 및 유기막이 교번적으로 적층된 구조를 가질 수 있다. 일 실시예에서, 박막 봉지층(TFE)은 제1 봉지층(ENC1), 제2 봉지층(ENC2) 및 제3 봉지층(ENC3)을 포함할 수 있다. 제1 봉지층(ENC1)은 표시 소자층(DPL) 위에 배치되며 표시 영역(도 1의 DA)과 비표시 영역(도 1의 NA)의 적어도 일부에 걸쳐 위치할 수 있다. 제2 봉지층(ENC2)은 제1 봉지층(ENC1) 상에 배치되며 표시 영역(DA)과 비표시 영역(NA)의 적어도 일부에 걸쳐 위치할 수 있다. 제3 봉지층(ENC3)은 제2 봉지층(ENC2) 상에 배치되며 표시 영역(DA)과 비표시 영역(NA)의 적어도 일부에 걸쳐 위치할 수 있다. 일 실시예에서, 제1 봉지층(ENC1), 제2 봉지층(ENC2) 및 제3 봉지층(ENC3)은 무기 물질을 포함한 무기막으로 이루어질 수 있고, 제2 봉지층(ENC2)은 유기 물질을 포함한 유기막으로 이루어질 수 있다.
박막 봉지층(TFE) 위에는 제1 보호층(PRL1)이 위치한다. 제1 보호층(PRL1)은 투명한 절연 물질로 이루어질 수 있다. 예를 들면, 산화 몰리브덴(MoO3), 실리콘 산화물(SiOx) 등을 포함할 수 있다. 이에 따라, 제1 보호층(PRL1) 발광 소자(LD)에서 방출되는 광을 투과시킬 수 있으므로, 제1 보호층(PRL1)은 표시 패널(DP)의 투과율에 영향을 미치지 않을 수 있다. 일 실시예에서, 제1 보호층(PRL1)은 1500Å 이하의 두께로 형성될 수 있으나, 이에 한정되지 않는다.
제1 보호층(PRL1)은 버퍼로써, 불순물 침투 방지, 외부 충격으로부터 완충 역할 등을 할 수 있다. 이에 따라, 표시 패널(DP)의 박막 봉지층(TFE) 위에 투명 절연 물질을 포함하는 제1 보호층(PRL1)을 위치시킴으로써, 외부로부터 유입되는 정전기, 스크래치 등으로부터 표시 패널(DP)을 보호할 수 있다.
도 6을 참조하면, 다른 실시예에 따른 표시 패널(DP)의 표시 소자층(DPL) 위에는 박막 봉지층(TFE)이 바로 위치한다. 도 6의 표시 패널(DP)은 광 변환층(LCL)을 포함하지 않으나, 박막 봉지층(TFE) 위에 위치하는 제1 보호층(PRL1)에 의해, 외부로부터 유입되는 정전기, 스크래치 등으로부터 표시 패널(DP)을 보호할 수 있다. 또한, 제1 보호층(PRL1)은 투과율이 높은 물질을 포함할 수 있으므로, 표시 패널(DP)의 투과율에 영향을 미치지 않을 수 있다.
도 7을 참조하면, 다른 실시예에 따른 표시 패널(DP)은 발광 소자(LD)로써, 유기 발광 다이오드를 포함한다. 베이스층(BSL), 화소 회로층(PCL), 박막 봉지층(TFE)은 전술한 바와 동일하므로, 이하에서는 표시 소자층(DPL)을 중심으로 살펴본다.
표시 소자층(DPL)은 발광 소자(LD)로써, 제1 전극(AE), 발광층(EML) 및 제2 전극(CE)을 포함하는 유기 발광 다이오드를 포함한다.
제1 전극(AE) 및 제2 전극(CE) 중 하나의 전극은 애노드(Anode)일 수 있고, 나머지 전극은 캐소드(Cathode)일 수 있다. 발광 소자(LD)가 전면 발광형 유기 발광 다이오드인 경우, 제1 전극(AE)은 반사형 전극일 수 있고, 제2 전극(CE)은 투과형 전극일 수 있다. 본 발명의 일 실시예에 있어서는, 발광 소자(LD)가 전면 발광형 유기 발광 다이오드이고, 제1 전극(AE)이 애노드인 경우를 예로써 설명하기로 한다.
제1 전극(AE)은 패시베이션층(PSV)을 관통하는 컨택홀(CH) 및 애노드 연결 패턴(ACP)을 통해 화소 회로층(PCL)의 트랜지스터(M)의 제2 전극(TE2)과 연결된다. 제1 전극(AE)은 광을 반사시킬 수 있는 반사막(미도시) 또는 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 일 예로, 제1 전극(AE)은 각각 인듐 주석 산화물(ITO, indium tin oxide)로 이루어진 하부 투명 도전막 및 상부 투명 도전막과, 하부 투명 도전막과 상부 투명 도전막의 사이에 제공되며 은(Ag)으로 이루어진 반사막을 포함한 다중 층의 도전막들로 구성될 수 있다.
표시 소자층(DPL)은 제1 전극(AE)의 일부, 예를 들면, 제1 전극(AE)의 상면을 노출시키는 개구부를 구비한 화소 정의막(PDL)을 더 포함할 수 있다. 여기서, 화소 정의막(PDL)은 도 5를 참고하여 설명한 표시 패널(DP)의 제2 뱅크(BNK2)에 대응되는 구성일 수 있다. 화소 정의막(PDL)과 제2 뱅크(BNK2)는 실질적으로 유사하거나 동일한 구성일 수 있다. 화소 정의막(PDL)은 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 화소 정의막(PDL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연막으로 이루어질 수 있다.
발광층(EML)은 화소 정의막(PDL)의 개구부에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 노출된 제1 전극(AE)의 일면 상에 배치될 수 있다. 발광층(EML)은 광 생성층(light generation layer)을 포함하는 다중 층의 박막 구조를 가질 수 있다. 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층(light generation layer), 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer), 전자를 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer), 및 전자를 주입하는 전자 주입층(electron injection layer)을 구비할 수 있다.
광 생성층은 각 화소(PX)의 발광 영역에 개별적으로 형성될 수 있고, 정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층 및 전자 주입층은 서로 인접하는 발광 영역들에서 연결되는 공통막일 수 있다. 다만, 도 6에서는 광 생성층을 기준으로 발광층(EML)을 도시하기로 한다.
발광층(EML) 위에는 제2 전극(CE)이 위치한다. 제2 전극(CE)은 화소(PX)들에 공통으로 제공되는 공통막일 수 있으나, 이에 한정되지는 않는다. 제2 전극(CE)은 투과형 전극으로, 투명 도전성 재료(또는 물질)를 포함할 수 있다. 투명 도전성 재료(또는 물질)는, 인듐 주석 산화물(ITO, indium tin oxide), 인듐 아연 산화물(IZO, indium zinc oxide), 아연 산화물(ZnO, zinc oxide), 인듐 주석 아연 산화물(ITZO, indium tin zinc oxide)과 같은 투명 전도성 산화물, 및 PEDOT와 같은 도전성 고분자 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다.
도 7의 표시 패널(DP)은 박막 봉지층(TFE) 위에 위치하는 제1 보호층(PRL1)에 의해, 외부로부터 유입되는 정전기, 스크래치 등으로부터 표시 패널(DP)을 보호할 수 있다.
또한, 제1 보호층(PRL1)은 투과율이 높은 물질을 포함할 수 있으므로, 표시 패널(DP)의 투과율에 영향을 미치지 않을 수 있다.
이하에서는 도 8a 내지 도 8f를 참조하여, 일 실시예에 따른 표시 장치의 제조 방법을 살펴본다.
도 8a 내지 도 8f는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도들이다.
먼저, 도 8a를 참조하면, 베이스홀(BSH) 영역들이 규정된 베이스층(BSL)을 준비하고, 베이스홀(BSH) 영역들에 레이저를 조사하여 베이스층(BSL)을 가공한다.
일 실시예에서, 베이스층(BSL)은 유리를 주재료로 한 유리 기판일 수 있으나, 이에 한정되지 않는다. 실시예에 따라, 베이스층(BSL)은 고분자 유기물을 포함하는 필름 기판일 수도 있다. 베이스홀(BSH) 영역들에 레이저가 조사되면, 베이스홀(BSH) 영역에서 베이스층(BSL)의 적어도 일부가 제거되거나 그 물성이 변경될 수 있다.
도 8b를 참조하면, 레이저로 가공된 베이스층(BSL)의 베이스홀(BSH)에 도전 물질(CM)을 투입한다.
일 실시예에서, 베이스홀(BSH)에는 금속 잉크젯 공법 등에 의해 도전 물질(CM)이 채워질 수 있으나, 이에 한정되는 것은 아니다. 도전 물질(CM)은 후술하는 제1 배선(FL) 및 제2 배선(RL)을 각각 물리적, 전기적으로 연결할 수 있다. 이에 따라, 베이스홀(BSH)에 채워지는 도전 물질(CM)은 제1 배선(FL)과 제2 배선(RL)의 연결부일 수 있다.
이후, 베이스층(BSL)의 제1 면(BS1) 및 제2 면(BS2) 위에 각각 보호 필름을 부착한다. 베이스층(BSL)의 제1 면(BS1)에 부착된 보호 필름은 제1 면 보호 필름(PTF1)이라 하고, 베이스층(BSL)의 제2 면(BS2)에 부착된 보호 필름은 제2 면 보호 필름(PTF2)이라 할 수 있다. 일 실시예에서, 제1 면(BS1)은 베이스층(BSL)의 상부면으로 정의하고, 제2 면(BS2)은 베이스층(BSL)의 하부면으로 정의할 수 있는바, 제1 면 보호 필름(PTF1)은 상부면 보호 필름, 제2 면 보호 필름(PTF2)은 하부면 보호 필름이라 할 수 있다.
도 8c를 참조하면, 베이스층(BSL)의 제1 면(BS1) 위에 부착되어 있는 제1 면 보호 필름(PTF1)을 제거하고, 베이스층(BSL)의 제1 면(BS1) 위에 순차적으로 화소 회로층(PCL), 표시 소자층(DPL), 광 변환층(LCL) 및 박막 봉지층(TFE)을 형성한다.
화소 회로층(PCL)은 도 5 내지 도 7에 도시된 화소 회로층(PCL)에 대응될 수 있다. 도 8c에 도시된, 베이스층(BSL)의 제1 면(BS1) 위에 형성된 제1 게이트선(GL_F), 제1 데이터선(DL_F) 및 제1 구동 전압선(VDD_F)은 제1 배선(FL)이라 할 수 있다. 도 8c에서 제1 게이트선(GL_F), 제1 데이터선(DL_F) 및 제1 구동 전압선(VDD_F)은 동일한 층에 위치하는 것으로 도시되었으나, 이는 대략적으로 도시한 것인바, 도 5 내지 도 7에 도시된 바와 같이, 제1 게이트선(GL_F), 제1 데이터선(DL_F) 및 제1 구동 전압선(VDD_F)은 서로 다른 층에 위치할 수 있다. 즉, 제1 게이트선(GL_F)과 제1 데이터선(DL_F) 사이에는 게이트 절연층(GI)이 위치하고, 제1 데이터선(DL_F)과 제1 구동 전압선(VDD_F) 사이에는 제1 층간 절연층(ILD1)이 위치할 수 있다.
또한, 표시 소자층(DPL), 광 변환층(LCL), 박막 봉지층(TFE)은 도 5 내지 도 7에 도시된 표시 소자층(DPL), 광 변환층(LCL), 박막 봉지층(TFE)일 수 있다. 즉, 도 8c 내지 도 8f에 도시된 표시 소자층(DPL)은 발광 소자(LD)로써, 유기 발광 다이오드, 무기 발광 다이오드, 초소형의 무기 발광 다이오드 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 광 변환층(LCL)이 형성되지 않는 경우에는, 표시 소자층(DPL) 위에 박막 봉지층(TFE)이 바로 형성될 수도 있다.
도 8d를 참조하면, 박막 봉지층(TFE) 위에 보호층(PRL)을 형성한다.
보호층(PRL)은 박막 봉지층(TFE)의 상면에 직접 형성되는 제1 보호층(PRL1) 및 제1 보호층(PRL1) 위에 형성되는 제2 보호층(PRL2)을 포함한다.
제1 보호층(PRL1)은 박막 봉지층(TFE)과 제2 보호층(PRL2) 사이에서 버퍼로써, 불순물 침투 방지, 외부 충격으로부터 완충 역할 등을 할 수 있다. 제1 보호층(PRL)은 투명한 절연 물질로 이루어질 수 있다. 예를 들면, 산화 몰리브덴(MoO3), 실리콘 산화물(SiOx) 등을 포함할 수 있다. 이에 따라, 표시 패널(DP)의 최종 구조에서 제1 보호층(PRL1)이 박막 봉지층(TFE) 위에 위치하더라도, 표시 소자층(DPL)에서 방출되는 광을 투과시킬 수 있으므로, 제1 보호층(PRL1)은 표시 패널(DP)의 투과율에 영향을 미치지 않을 수 있다. 일 실시예에서, 제1 보호층(PRL1)은 1500Å 이하의 두께로 형성될 수 있으나, 이에 한정되지 않는다.
제2 보호층(PRL2)은 표시 패널(DP)의 최상단에 위치하며, 박막 봉지층(TFE)이 하부면을 향하도록 위치하는 경우, 표시 패널(DP)의 최하단에 위치할 수 있다. 제2 보호층(PRL2)은 얇은 저저항 도전 물질로 이루어질 수 있다. 예를 들면, 106 Ω 미만의 저항 특성을 가지는 알루미늄(Al)을 포함할 수 있다. 또한, 일 실시예에서, 제2 보호층(PRL2)은 30Å 내지 100Å의 두께로 형성될 수 있고, 표시 패널(DP)의 최하단에서 발생될 수 있는 정전기 등을 방지할 수 있다.
도 8e를 참조하면, 베이스층(BSL)의 제2 면(BS2) 위에 제2 배선(RL)을 형성하기 위하여, 베이스층(BSL)을 상하 회전시켜 베이스층(BSL)의 제1 면(BS1)이 하부면을 향하고, 제2 면(BS2)이 상부면을 향하도록 위치시킨다. 이에 따라, 박막 봉지층(TFE)은 하부면을 향하도록 위치하고, 박막 봉지층(TFE)의 아래에는 제1 보호층(PRL1) 및 제2 보호층(PRL2)이 위치할 수 있다. 박막 봉지층(TFE)은 외부에 직접 노출되지 않고, 보호층(PRL)에 의해 보호될 수 있다. 구체적으로, 제1 보호층(PRL1)은 외부로부터의 충격 등을 흡수할 수 있고, 제2 보호층(PRL2)은 외부와의 정전기가 발생하지 않도록 정전기 발생을 방지할 수 있다.
제2 면 보호 필름(PTF2)을 베이스층(BSL)의 제2 면(BS2)으로부터 제거하고, 베이스층(BSL)의 제2 면(BS2) 위에 제2 배선(RL)을 형성한다. 제2 배선(RL)은 제2 게이트선(GL_R), 제2 데이터선(DL_R) 및 제2 구동 전압선(VDD_R)을 포함할 수 있다. 제2 배선(RL)은, 단면 상에서 볼 때, 제1 배선(FL)과 중첩하도록 배치되어, 베이스홀(BSH)의 도전 물질(CM)을 통해 제1 배선(FL)과 전기적, 물리적으로 연결될 수 있다.
제2 배선(RL)을 형성하고, 베이스층(BSL)의 제2 면(BS2) 및 제2 배선(RL)을 덮도록, 하부 보호막(BPRL)을 형성한다. 그리고, 제2 게이트선(GL_R), 제2 데이터선(DL_R) 및 제2 구동 전압선(VDD_R)의 일 부분이 노출되도록 하부 보호막(BPRL)을 식각한다.
이후, 제2 배선(RL)의 노출된 일 부분 위에 연결 필름(COF)을 부착할 수 있다. 연결 필름(COF)에는 게이트 구동부, 데이터 구동부, 전원 구동부 등이 실장되어 있을 수 있고, 제2 배선(RL)의 제2 게이트선(GL_R), 제2 데이터선(DL_R) 및 제2 구동 전압선(VDD_R)은 각각 게이트 구동부, 데이터 구동부, 전원 구동부에 연결될 수 있다.
베이스층(BSL)의 제2 면(BS2)에 제2 배선(RL) 및 하부 보호막(BPRL)을 형성하고, 연결 필름(COF)을 부착하는 배면 공정에서, 일 실시예에 따른 표시 패널(DP)은 보호층(PRL)에 의해 박막 봉지층(TFE)을 보호할 수 있다.
따라서, 베이스층(BSL)의 제2 면(BS2)에 제2 배선(RL)을 형성하고, 제2 배선(RL) 위에 하부 보호층(BPRL)을 형성하는 과정에서도, 표시 패널(DP)의 박막 봉지층(TFE)은 외부 손상으로부터 보호될 수 있다.
비교예에 따른 표시 장치에서는 박막 봉지층을 보호하기 위하여, 박막 봉지층의 상부면에 유기 보호 필름을 부착할 수 있다. 반면, 일 실시예에 따른 표시 장치는 유기 보호 필름보다 값싼 산화 몰리브덴(MnO3), 실리콘 산화물(SiOx), 알루미늄(Al) 막 등을 형성할 수 있으므로, 표시 장치를 제조하기 위한 비용이 감소할 수 있다.
도 8f를 참조하면, 베이스층(BSL)의 제2 면(BS2)에 제2 배선(RL) 및 하부 보호막(BPRL)을 형성하고, 베이스층(BSL)을 다시 상하 회전시킬 수 있다. 이에 따라, 베이스층(BSL)의 제1 면(BS1)이 상부면을 향하고, 제2 면(BS2)이 하부면을 향하도록 위치할 수 있다.
이후, 박리(strip) 공정에 의해, 제2 보호층(PRL2)은 스트리퍼에 의해 식각될 수 있다. 따라서, 제2 보호층(PRL2)은 제거되어 표시 패널(DP)에 남지 않고, 제1 보호층(PRL1)의 일부가 남게 된다.
이하에서 도 9를 참조하면, 도 8f에서 설명한 바와 같이, 제2 보호층을 제거하기 위한, 식각 공정의 시간을 알 수 있다.
도 9는 일 실시예에 따른 표시 장치의 식각 공정에서 증착 전압에 따른 제2 보호층의 식각율을 도시한 것이다.
일 실시예에서 제2 보호층(PRL2)은 알루미늄(Al)으로 이루어진 바, 도 9에서는 제2 보호층(PRL2)이 알루미늄(Al)일 때의 실험결과를 도시한 것이다. 그러나, 제2 보호층(PRL2)을 이루는 물질에 따라 식각률은 달라질 수 있으므로, 이에 한정되지 않는다.
또한, 일 실시예에서, 알카리성 식각 용액(일 예로, DIW)을 넣고, 증착 전압을 인가하는 경우, 증착 전압 및 식각 용액의 농도에 따른 제2 보호층(PRL2)의 식각율을 확인할 수 있다.
제1 전압, 제2 전압 및 제3 전압에서, 식각 용액(일 예로, DIW)의 농도가 97wt%이고, 99wt% 일때의 식각율을 살펴보면, 식각 용액의 농도가 더 낮을 때, 식각율이 증가할 수 있다.
예를 들면, 식각 용액의 농도가 97wt%이고, 제1 전압에서 제2 보호층(PRL2)의 식각율이 500Å/300sec(1.66Å/sec) 일 때, 제1 전압보다 약 2배 낮은 제2 전압을 인가하여도, 제2 보호층(PRL2)의 식각율은 700Å/300sec(2.33Å/sec) 이하일 수 있다. 또한, 제1 전압보다 약 2배 높은 제3 전압을 인가할 때, 제2 보호층(PRL2)의 식각율은 250Å/300sec(0.83Å/sec) 이하일 수 있다 즉, 평균적으로 제2 보호층(PRL2)의 식각율은 500Å/300sec(1.66Å/sec)일 수 있다. 이에 따라, 제2 보호층(PRL2)의 두께가 30~100Å일 때, 60초 내외의 식각 공정을 하면, 제2 보호층(PRL2)을 제거할 수 있다. 제2 보호층(PRL2)을 제거하기 위한 식각 공정에서는 표시 패널(DP)에 손상이 없는 스트리퍼(stripper)를 사용하므로, 표시 패널(DP)에 영향을 미치지 않을 수 있다.
이하, 도 10을 참조하여 도 5 내지 도 7에 도시된 일 실시예에 따른 표시 장치에서 제1 보호층의 투과율을 확인할 수 있다.
도 10은 일 실시예에 따른 표시 장치에서 제1 보호층의 파장에 따른 투과율을 도시한 것이다.
도 10을 참조하면, 400nm 이상의 파장일 때, 제1 보호층(PRL1)은 약 90% 이상의 투과율을 나타냄을 알 수 있다. 따라서, 전술한 도 5 내지 도 7에서 표시 패널(DP)의 박막 봉지층(TFE) 위에 제1 보호층(PRL1)이 위치하여도, 투과율이 높게 유지됨을 확인할 수 있다. 도 10에 도시된 투과율은 제1 보호층(PRL1)이 산화 몰리브덴(MnO3)으로 이루어진 경우에 따른 실험예이다. 실시예에 따라, 제1 보호층(PRL1)은 투과율이 높은 물질을 포함할 수 있으므로, 표시 패널(DP)의 투과율에 영향을 미치지 않을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
BSL: 베이스층 PCL: 화소 회로층
DPL: 표시 소자층 TFE: 박막 봉지층
CM: 도전 물질 FL: 제1 배선
RL: 제2 배선 M: 트랜지스터
BFL: 버퍼층 GI: 게이트 절연층
ILD1: 제1 층간 절연층 ILD2: 제2 층간 절연층
PSV: 패시베이션층 SCP: 제1 반도체 패턴
GE: 제1 게이트 전극 TE1: 제1 전극
TE2: 제2 전극 ACP: 애노드 연결 패턴
ELT1, AE1: 제1 전극 ELT2, CE: 제2 전극
BNK1: 제1 뱅크 BNK2: 제2 뱅크
INS1: 제1 절연층 INS2: 제2 절연층
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
ENC1: 제1 봉지층 ENC2: 제2 봉지층
ENC3: 제3 봉지층 PRL1: 제1 보호층
PRL2: 제2 보호층 GL_F: 제1 게이트선
DL_F: 제1 데이터선 VDD_F: 제1 구동 전압선
GL_R: 제2 게이트선 DL_R: 제2 데이터선
VDD_R: 제2 구동 전압선 COF: 연결 필름

Claims (20)

  1. 제1 면 및 제2 면을 포함하는 베이스층;
    상기 제1 면 위에 위치하는 제1 배선을 포함하는 화소 회로층;
    상기 화소 회로층 위에 위치하고, 표시 소자를 포함하는 표시 소자층;
    상기 표시 소자층 위에 위치하는 박막 봉지층;
    상기 박막 봉지층 위에 위치하는 제1 보호층; 및
    상기 제1 배선과 대응되도록 상기 제2 면 위에 위치하는 제2 배선을 포함하고,
    상기 제1 보호층은 투명한 절연 물질로 이루어진 표시 장치.
  2. 제1항에서,
    상기 제1 보호층은 산화 몰리브덴(MoO3) 또는 실리콘 산화물(SiOx)을 포함하는 표시 장치.
  3. 제1항에서,
    상기 표시 소자층은 발광 소자를 포함하고,
    상기 발광 소자는 유기 발광 다이오드 또는 무기 발광 다이오드를 포함하는 표시 장치.
  4. 제3항에서,
    상기 표시 소자층과 상기 박막 봉지층 사이에 위치하는 광 변환층을 더 포함하는 표시 장치.
  5. 제4항에서,
    상기 광 변환층은,
    상기 발광 소자의 상부에 배치되며, 상기 발광 소자로부터 방출되는 제1 색 광을 제2 색 광으로 변환하는 컬러 변환 입자들을 포함하는 컬러 변환층; 및
    상기 표시 소자층 또는 상기 컬러 변환층 위에 위치하는 컬러 필터를 포함하는 표시 장치.
  6. 제1항에서,
    상기 화소 회로층은 적어도 하나의 트랜지스터 및 복수의 절연층을 포함하고,
    상기 적어도 하나의 트랜지스터는,
    상기 베이스층의 제1 면 위에 위치하고, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 반도체 패턴;
    상기 채널 영역과 중첩하도록 위치하는 게이트 전극; 및
    상기 소스 영역 및 상기 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 포함하고,
    상기 복수의 절연층은,
    상기 반도체 패턴 및 상기 게이트 전극 사이에 위치하는 게이트 절연층; 및
    상기 게이트 전극 위에 위치하는 제1 층간 절연층을 포함하는 표시 장치.
  7. 제6항에서,
    상기 제1 배선은, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트선, 및 상기 소스 전극 또는 상기 드레인 전극과 동일한 층에 위치하는 제1 데이터선 중 적어도 하나를 포함하는 표시 장치.
  8. 제7항에서,
    상기 제2 배선은, 상기 베이스층을 관통하는 베이스홀을 통해 상기 제1 게이트선과 전기적으로 연결되는 제2 게이트선, 및 상기 베이스홀을 통해 상기 제1 데이터선과 전기적으로 연결되는 제2 데이터선 중 적어도 하나를 포함하는 표시 장치.
  9. 제8항에서,
    상기 베이스홀은 도전 물질로 채워지고, 상기 제1 배선 및 상기 제2 배선은 상기 도전 물질을 통해 물리적 및 전기적으로 연결되는 표시 장치.
  10. 제9항에서,
    상기 제2 배선을 포함한 상기 제2 면 위에 전면적으로 배치되고, 소정의 영역에서 상기 제2 배선의 일 부분을 노출하는 하부 보호막을 더 포함하는 표시 장치.
  11. 제10항에서,
    상기 하부 보호막에 의해 노출된 상기 제2 배선의 일 부분과 접촉하는 연결 필름을 더 포함하는 표시 장치.
  12. 베이스홀 영역이 규정된 베이스층을 준비하고, 상기 베이스홀 영역에 레이저를 조사하는 단계;
    상기 레이저로 가공된 상기 베이스홀에 도전 물질을 형성하는 단계;
    상기 베이스층의 제1 면에 제1 면 보호 필름을 부착하고, 상기 베이스층의 제2 면에 제2 면 보호 필름을 부착하는 단계;
    상기 제1 면 보호 필름을 제거하고, 상기 제1 면 위에 제1 배선을 포함하는 회로 소자층, 표시 소자층 및 박막 봉지층을 순차적으로 형성하는 단계;
    상기 박막 봉지층 위에 제1 보호층 및 제2 보호층을 형성하는 단계;
    상기 베이스층을 상하 회전시켜, 상기 제2 면 보호 필름을 제거하고, 상기 제2 면 위에 제2 배선을 형성하는 단계; 및
    상기 베이스층을 상하 회전시키고, 상기 제2 보호층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 보호층은 산화 몰리브덴(MoO3) 또는 실리콘 산화물(SiOx)을 포함하는 절연 물질로 형성하는 표시 장치의 제조 방법.
  14. 제12항에서,
    상기 제2 보호층은 알루미늄(Al)을 포함하는 도전 물질로 형성하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제2 보호층은 30Å 내지 100Å의 두께로 형성하는 표시 장치의 제조 방법.
  16. 제12항에서,
    상기 제2 배선은 상기 제1 배선과 중첩하도록 배치되어, 상기 제1 배선 및 상기 도전 물질과 물리적 및 전기적으로 연결되도록 형성되는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 제2 배선을 형성하고, 상기 제2 배선을 커버하는 하부 보호막을 형성하는 단계; 및
    상기 제2 배선의 일 부분이 노출되도록 상기 하부 보호막을 식각하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 제2 배선의 노출된 일 부분에 연결 필름을 부착하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 표시 소자층에 유기 발광 다이오드 또는 무기 발광 다이오드를 포함하는 발광 소자를 형성하는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 표시 소자층 및 상기 박막 봉지층 사이에 광 변환층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200096338A 2020-07-31 2020-07-31 표시 장치 및 그 제조 방법 KR20220016425A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200096338A KR20220016425A (ko) 2020-07-31 2020-07-31 표시 장치 및 그 제조 방법
US17/172,742 US11626575B2 (en) 2020-07-31 2021-02-10 Display device including a base layer having a base hole, and method of manufacturing the same
CN202110804318.5A CN114068637A (zh) 2020-07-31 2021-07-16 显示设备及制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200096338A KR20220016425A (ko) 2020-07-31 2020-07-31 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220016425A true KR20220016425A (ko) 2022-02-09

Family

ID=80003701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200096338A KR20220016425A (ko) 2020-07-31 2020-07-31 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11626575B2 (ko)
KR (1) KR20220016425A (ko)
CN (1) CN114068637A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220156719A (ko) * 2021-05-18 2022-11-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
KR20200047862A (ko) 2018-10-25 2020-05-08 삼성디스플레이 주식회사 표시장치, 타일형 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
CN114068637A (zh) 2022-02-18
US20220037620A1 (en) 2022-02-03
US11626575B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
KR102598778B1 (ko) 유기 발광 표시 장치
KR102554461B1 (ko) 스트레쳐블 표시 장치
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101629268B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102605472B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
US20200075699A1 (en) Light emitting display apparatus
KR20180018972A (ko) 유기 발광 표시 장치
KR102331813B1 (ko) 표시 장치
US11730042B2 (en) Display device including wirings electrically connecting oxide conductive layer and sensor electrode
KR20160054867A (ko) 플렉서블 유기 발광 표시 장치 및 이의 제조 방법
KR20210086816A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210017056A (ko) 발광 표시 장치
KR20180001206A (ko) 발광 다이오드 칩 및 이를 포함하는 디스플레이 장치와 이의 제조 방법
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR20220016425A (ko) 표시 장치 및 그 제조 방법
KR20210149292A (ko) 화소, 그 제조 방법 및 그를 포함하는 표시 장치
KR20220037042A (ko) 표시 장치
KR102311687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20220037420A1 (en) Display device and method of fabricating the same
KR102459573B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20220040576A (ko) 표시 장치 및 그의 제조 방법
KR20230167209A (ko) 표시 장치
US20220165816A1 (en) Display device
KR20240038895A (ko) 표시 장치 및 그 제조 방법
KR20240099548A (ko) 표시 장치 및 그의 제조 방법