KR20210149292A - 화소, 그 제조 방법 및 그를 포함하는 표시 장치 - Google Patents

화소, 그 제조 방법 및 그를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210149292A
KR20210149292A KR1020200066097A KR20200066097A KR20210149292A KR 20210149292 A KR20210149292 A KR 20210149292A KR 1020200066097 A KR1020200066097 A KR 1020200066097A KR 20200066097 A KR20200066097 A KR 20200066097A KR 20210149292 A KR20210149292 A KR 20210149292A
Authority
KR
South Korea
Prior art keywords
contact electrode
insulating layer
pixel
light emitting
electrode
Prior art date
Application number
KR1020200066097A
Other languages
English (en)
Inventor
이현욱
강기녕
김기범
김진택
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066097A priority Critical patent/KR20210149292A/ko
Priority to US17/222,434 priority patent/US20210376210A1/en
Priority to CN202110607928.6A priority patent/CN113808526A/zh
Publication of KR20210149292A publication Critical patent/KR20210149292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의하면, 기판, 상기 기판 상에 위치하는 제1 절연막, 상기 제1 절연막 상에 위치하고, 소정의 광을 발산할 수 있는 발광 소자, 상기 발광 소자의 적어도 일부를 커버하도록 상기 발광 소자 상에 위치하는 제2 절연막, 적어도 일부가 상기 제1 절연막 상에 위치하고, 상기 발광 소자의 적어도 일부와 전기적으로 연결되는 제1 접촉 전극 및 제2 접촉 전극, 및 감광성 물질(photosensitive material)을 포함하는 인캡층을 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은, 각각 상기 제2 절연막의 측면 상에 배치되되, 상기 제2 절연막의 상부 면에서 서로 비 접촉(non-contact)하고, 상기 인캡층은, 상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 위치하는, 화소가 제공될 수 있다.

Description

화소, 그 제조 방법 및 그를 포함하는 표시 장치{PIXEL, MANUFACTURING METHOD OF THE SAME AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소, 그 제조 방법 및 그를 포함하는 표시 장치에 관한 것으로서, 더욱 상세하게는 발광 소자 상에 서로 이격된 접촉 전극이 단일 공정에서 형성된 화소, 그 제조 방법 및 그를 포함하는 표시 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명의 일 과제는, 공정 단계의 일부가 생략될 수 있어 소요되는 비용이 감소되는 화소, 그 제조 방법 및 그를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 과제는, 접촉 전극의 형성이 용이한 화소, 그 제조 방법 및 그를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 기판, 상기 기판 상에 위치하는 제1 절연막, 상기 제1 절연막 상에 위치하고, 소정의 광을 발산할 수 있는 발광 소자, 상기 발광 소자의 적어도 일부를 커버하도록 상기 발광 소자 상에 위치하는 제2 절연막, 적어도 일부가 상기 제1 절연막 상에 위치하고, 상기 발광 소자의 적어도 일부와 전기적으로 연결되는 제1 접촉 전극 및 제2 접촉 전극, 및 감광성 물질(photosensitive material)을 포함하는 인캡층을 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은, 각각 상기 제2 절연막의 측면 상에 배치되되, 상기 제2 절연막의 상부 면에서 서로 비 접촉(non-contact)하고, 상기 인캡층은, 상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 위치하는, 화소가 제공될 수 있다.
본 발명의 또 다른 실시예에 의하면, 기판을 제공하는 단계, 상기 기판 상에 서로 이격된 제1 전극과 제2 전극을 형성하는 단계, 상기 제1 및 제2 전극들 상에 제1 절연막을 형성하는 단계, 소정의 광을 방출할 수 있는 발광 소자를 상기 제1 절연막 상에 배치되도록 위치시키는 단계, 상기 발광 소자의 적어도 일부가 커버되도록 제2 절연막을 형성하는 단계, 상기 발광 소자의 적어도 일부와 전기적으로 연결될 수 있는 소정의 접촉 전극을 적어도 상기 제2 절연막의 상부면이 커버되도록 증착하는 단계, 상기 증착하는 단계를 통해 획득한 물질 상에 감광성 물질을 도포하는 단계, 하프톤 영역을 적어도 포함하는 마스크를 이용하여 상기 감광성 물질의 적어도 일부를 제거하는 단계 및 상기 감광성 물질의 적어도 일부를 제거하는 단계에서 일부가 제거 된 물질을 식각 마스크로 사용하여 상기 소정의 접촉 전극의 일부 -상기 소정의 접촉 전극의 일부는 상기 제2 절연막의 상부면 상에 위치함-를 제거하는 단계를 포함하는, 화소 제조 방법이 제공될 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 화소를 포함하는 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 의하면, 별개로 진행되던 접촉 전극에 대한 공정이 단일 절차에서 수행될 수 있어, 공정 비용이 감소된 화소, 그 제조 방법 및 그를 포함하는 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 의하면, 하프톤 마스크를 이용하여 접촉 전극 및 절연막 등이 형성되어 접촉 전극의 형성이 용이한 화소, 그 제조 방법 및 그를 포함하는 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 화소를 포함하는 표시 장치를 나타낸 도면이다.
도 2는 본 명세서의 일 실시예에 따른 화소의 구조를 나타낸 도면이다.
도 3는 본 명세서의 일 실시예에 따른 화소의 상면을 나타낸 도면이다.
도 4는 본 명세서의 일 실시예에 따른 화소에 포함된 발광 소자를 동작시키기 위한 구동 회로를 개략적으로 나타낸 도면이다.
도 5는 본 명세서의 일 실시예에 따른 화소에 포함된 발광 소자를 나타낸 도면이다.
도 6은 본 명세서의 일 실시예에 따른 화소의 제조 방법을 나타낸 순서도이다.
도 7 내지 도 11은 본 명세서의 일 실시예에 따른 화소의 단면도로서, 화소의 제조 방법이 수행되는 중 특정 시점을 각각 도시한 도면이다.
도 12a 및 도 12b는 본 명세서의 일 실시예에 따른 화소의 단면도로서, 일부 구조가 변형된 화소를 도시한 도면이다.
도 13은 본 명세서의 또 다른 실시예에 따른 화소의 상면을 나타낸 도면이다.
도 14 내지 도 18은 본 명세서의 또 다른 실시예에 따른 화소의 단면도로서, 화소의 제조 방법이 수행되는 중 특정 시점을 각각 도시한 도면이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 화소, 그 제조 방법 및 그를 포함하는 표시 장치에 관한 것으로서, 더욱 상세하게는 발광 소자 상에 서로 이격된 접촉 전극이 단일 공정에서 수행된 화소, 그 제조 방법 및 그를 포함하는 표시 장치에 관한 것이다.
본 명세서의 일 실시예에 의하면, 기판, 상기 기판 상에 위치하는 제1 절연막, 상기 제1 절연막 상에 위치하고, 소정의 광을 발산할 수 있는 발광 소자, 상기 발광 소자의 적어도 일부를 커버하도록 상기 발광 소자 상에 위치하는 제2 절연막, 적어도 일부가 상기 제1 절연막 상에 위치하고, 상기 발광 소자의 적어도 일부와 전기적으로 연결되는 제1 접촉 전극 및 제2 접촉 전극, 및 감광성 물질(photosensitive material)을 포함하는 인캡층을 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은, 각각 상기 제2 절연막의 측면 상에 배치되되, 상기 제2 절연막의 상부 면에서 서로 비 접촉(non-contact)하고, 상기 인캡층은, 상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 위치하는, 화소가 제공될 수 있다.
상기 제2 절연막의 상기 발광 소자의 주면에 대한 높이는, 상기 제1 접촉 전극의 높이 및 상기 제2 접촉 전극의 높이와 같거나 큰, 화소가 제공될 수 있다.
상기 제1 접촉 전극은, 상기 제2 절연막과 물리적으로 접촉하고 상기 발광 소자와 가장 멀리 이격된 지점인 제1 지점을 가지고, 상기 제2 접촉 전극은, 상기 제2 절연막과 물리적으로 접촉하고 상기 발광 소자와 가장 멀리 이격된 지점인 제2 지점을 가지고, 상기 제1 지점과 상기 제2 지점은 각각 상기 기판으로부터 동일한 거리가 이격된, 화소가 제공될 수 있다.
상기 제1 지점과 상기 제2 지점 사이의 연장선은 상기 기판의 주면과 평행한, 화소가 제공될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극은, 상기 제2 절연막의 상부면에 위치함이 없이 상기 발광 소자 상에 위치하는, 화소가 제공될 수 있다.
상기 인캡층은, 상기 제2 절연막 상에 위치하지 않는, 화소가 제공될 수 있다.
상기 인캡층은 제1 인캡 영역 및 제2 인캡 영역을 포함하고, 상기 제1 인캡 영역은 상기 제2 인캡 영역에 비해 상기 제2 절연막에 인접하고, 상기 제1 인캡 영역 내 상기 제1 인캡층은 상기 제1 접촉 전극 및 상기 제2 접촉 전극과 동일한 높이를 가진, 화소가 제공될 수 있다.
상기 제2 절연막은 제1 물질을 포함하고, 상기 화소는, 상기 제1 절연막 상에 위치하고, 상기 제1 물질을 포함하고, 서로 이격 된 상기 제3 절연막 및 제4 절연막을 더 포함하는, 화소가 제공될 수 있다.
상기 제1 접촉 전극의 적어도 일부는 상기 제2 절연막의 제1 측면 상에 위치하고, 상기 제2 접촉 전극의 적어도 일부는 상기 제2 절연막의 제2 측면 -상기 제2 측면은 상기 제1 측면의 반대 면임- 상에 위치하는, 화소가 제공될 수 있다.
상기 인캡층, 상기 제1 접촉 전극, 상기 제2 접촉 전극 및 상기 제2 절연막은, 하프톤(halftone) 영역을 적어도 포함하는 마스크를 이용한 포토리소그래피(Photolithography) 공정에 의해 제공되고, 상기 공정이 수행되는 경우, 상부에서 볼 때 상기 제2 절연막의 상부면의 영역은 상기 하프톤 영역에 대응되는, 화소가 제공될 수 있다.
본 명세서의 또 다른 실시예에 의하면, 기판을 제공하는 단계, 상기 기판 상에 서로 이격된 제1 전극과 제2 전극을 형성하는 단계, 상기 제1 및 제2 전극들 상에 제1 절연막을 형성하는 단계, 소정의 광을 방출할 수 있는 발광 소자를 상기 제1 절연막 상에 배치되도록 위치시키는 단계, 상기 발광 소자의 적어도 일부가 커버되도록 제2 절연막을 형성하는 단계, 상기 발광 소자의 적어도 일부와 전기적으로 연결될 수 있는 소정의 접촉 전극을 적어도 상기 제2 절연막의 상부면이 커버되도록 증착하는 단계, 상기 증착하는 단계를 통해 획득한 물질 상에 감광성 물질을 도포하는 단계, 하프톤 영역을 적어도 포함하는 마스크를 이용하여 상기 감광성 물질의 적어도 일부를 제거하는 단계 및 상기 감광성 물질의 적어도 일부를 제거하는 단계에서 일부가 제거 된 물질을 식각 마스크로 사용하여 상기 소정의 접촉 전극의 일부 -상기 소정의 접촉 전극의 일부는 상기 제2 절연막의 상부면 상에 위치함-를 제거하는 단계를 포함하는, 화소 제조 방법이 제공될 수 있다.
상기 제조 방법은, 상기 소정의 접촉 전극의 일부를 제거하는 단계 이후, 적어도 일부가 제거된 상기 감광성 물질이 제거되는 단계가 수행되지 않는, 화소 제조 방법이 제공될 수 있다.
상부에서 볼 때, 상기 하프톤 영역은 상기 제2 절연막의 상부면에 대응되는, 화소 제조 방법이 제공될 수 있다.
상기 증착하는 단계에서 상기 소정의 접촉 전극은 제1 접촉 전극, 제2 접촉 전극 및 제3 접촉 전극을 포함하고, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제2 절연막의 상부면에 대응되는 위치에 배치되지 않고, 상기 제3 접촉 전극은 상기 제2 절연막의 상부면에 대응되는 위치에 배치되고, 상기 소정의 접촉 전극의 일부를 제거하는 단계에서 상기 제3 접촉 전극이 제거되는, 화소 제조 방법이 제공될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 동일 시점에 형성되는, 화소 제조 방법이 제공될 수 있다.
상기 기판의 주면을 기준으로 할 때, 상기 소정의 접촉 전극의 일부를 제거하는 단계 이후, 상기 제1 접촉 전극의 높이는 상기 제2 접촉 전극의 높이와 동일한, 화소 제조 방법이 제공될 수 있다.
상기 제2 절연막은 상기 발광 소자의 일면, 상기 제1 전극 상의 상기 제1 절연막, 및 상기 제2 전극 상의 상기 제2 절연막 상에 각각 제공되는, 화소 제조 방법이 제공될 수 있다.
본 명세서의 또 다른 실시예에 의하면, 상기 화소를 포함하는, 표시 장치가 제공될 수 있다.
이하에서는 도 1 내지 도 11, 도 12a 및 도 12b를 참조하여, 본 명세서의 일 실시예에 따른 화소에 관하여 서술하도록 한다.
도 1은 본 명세서의 일 실시예에 따른 화소를 포함하는 표시 장치를 나타낸 도면이다.
표시 장치(display device)는 시각 데이터를 사용자에게 제공할 수 있는 장치를 의미한다. 본 명세서에서 정의되는 표시 장치는 전기적 신호가 인가되는 경우 빛을 발산할 수 있는 발광 소자를 포함하는 장치를 의미한다. 즉 본 명세서의 실시예에 따른 화소가 포함된 표시 장치는, 태블릿 피씨, 텔레비전, 스마트 폰, 노트북 등 특정 적용 대상에 한정되지 않는다.
도 1을 참조하면, 표시 장치(1)는 기판(SUB), 표시 영역(DA), 비표시 영역(NDA), 화소(PXL), 구동부(미도시) 및 배선부(미도시)를 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)과 비표시 영역(NDA)은 물리적으로 구분될 수 있다.
화소(PXL)는 표시 영역(DA) 내에 위치할 수 있다.
구동부와 배선부는 비표시 영역(NDA) 내에 위치할 수 있다.
기판(SUB) 상에는 복수 개의 화소(PXL)가 배치될 수 있다. 즉 도 1에는 편의상 단일 화소만을 도시하였으나, 표시 장치(1)는 복수의 화소(PXL)를 포함할 수 있다.
상기 기판(SUB)은 상기 표시 장치(1)의 목적에 따라 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 다만, 본 발명의 실시예에 적용되는 기판(SUB)의 소재를 특정 예시에 한정되지 않는다.
표시 영역(DA)은 상부에서 볼 때, 상기 기판(SUB)의 영역에 포함될 수 있다. 일 예에 따르면, 상기 표시 영역(DA)은 상기 기판(SUB)의 중심 영역에 위치할 수 있다.
상기 표시 영역(DA)은 외부로 시각 데이터가 표시되는 영역일 수 있다. 상기 표시 영역(DA)은 상기 화소(PXL)가 위치한 영역을 의미할 수 있다.
비표시 영역(NDA)은 상부에서 볼 때, 상기 기판(SUB)의 일 영역에 포함될 수 있다. 상기 비표시 영역(NDA)은 상기 화소(PXL)가 위치하지 않은 영역을 의미할 수 있다.
상기 비표시 영역(NDA)은 상부에서 볼 때, 상기 표시 영역(DA)과 겹치지 않을 수 있다. 예를 들어, 상기 비표시 영역(DA)은 상기 표시 영역(DA)의 외면을 둘러싸는 영역에 위치할 수 있다.
화소(PXL)는 기판(SUB) 상에 위치할 수 있다. 상기 화소(PXL)는 상기 표시 영역(NDA)에 배치될 수 있다.
화소(PXL)는 발광 소자(LD; light emitting diode)를 적어도 포함할 수 있다. 상기 발광 소자(LD)는 전기 신호가 인가되는 경우 빛을 발산하는 광원으로 기능할 수 있다. 상기 발광 소자(LD)의 구체적인 구조, 동작 및 기능에 관한 내용은 도 5를 참조하여 후술하도록 한다.
구동부는 상부에서 볼 때, 비표시 영역(NDA) 내에 위치할 수 있다. 상기 구동부는 상기 화소(PXL)에 제공되는 전기적 정보를 출력할 수 있다. 상기 화소(PXL)에 상기 전기적 정보가 제공되는 경우, 상기 화소(PXL)에 포함된 발광 소자(LD)는 빛을 발산할 수 있다. 상기 구동부의 구체적인 전기적 정보 흐름을 나타낸 회로도에 관한 내용은 도 4를 참조하여 후술되므로 구체적인 내용은 생략하도록 한다.
배선부는 상부에서 볼 때, 비표시 영역(NDA) 내에 위치할 수 있다.
상기 배선부는 상기 구동부와 상기 화소(PXL)를 전기적으로 연결할 수 있다.
이하에서는 도 2 내지 도 5를 참조하여, 본 명세서의 실시예에 따른 화소에 관하여 상세히 설명하도록 한다.
도 2는 본 명세서의 일 실시예에 따른 화소의 구조를 나타낸 도면이다.
도 2를 참조하면, 화소(도 1의 'PXL'참고)는 화소 회로부(PCL) 및 발광 소자부(DPL)를 포함할 수 있다.
화소 회로부(PCL)는 적어도 하나 이상의 트랜지스터를 포함한 화소 구동 회로를 포함할 수 있다. 이하에서는 도 4를 참조하여, 화소 구동 회로에 관하여 설명하도록 한다.
도 4는 본 명세서의 일 실시예에 따른 화소에 포함된 발광 소자를 동작시키기 위한 화소 구동 회로에 관한 전기적 연결 관계를 개략적으로 나타낸 도면이다.
이하에서는 화소 구동 회로에 관한 예시적인 전기적 연결 관계를 후술하도록 한다. 다만 본 발명의 화소 구동 회로는 예시적으로 서술되는 전기적 연결 관계에 한정되는 것이 아니며, 추가적인 전기 소자가 포함되거나, 다양하게 변경되어 실시될 수 있다. 또한 서술되는 트랜지스터는 특정 타입의 트랜지스터에 한정되지 않는다.
발광 소자부(12)는, 제1 전원 라인(PL1)을 통해 제1 구동 전원(VDD)과 전기적으로 연결될 수 있고, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)과 전기적으로 연결될 수 있다.
발광 소자부(12)는 발광 소자(LD)를 포함할 수 있다. 상기 발광 소자(LD)는 전기적 신호의 흐름 방향을 기준으로 할 때, 제1 전극(EL1)과 제2 전극(EL2) 사이에 위치할 수 있다.
이 때, 제1 전극(EL1)이 애노드(anode) 전극인 경우, 제2 전극(EL2)은 캐소드(cathode) 전극일 수 있다. 혹은 제1 전극(EL1)이 캐소드 전극인 경우, 제2 전극(EL2)은 애노드 전극일 수 있다.
발광 소자부(12)는 복수 개의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)가 복수 개 포함되는 경우, 복수의 발광 소자(LD)는 소정의 기준에 따라 배열될 수 있다. 예를 들어, 복수의 발광 소자(LD)는 상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)의 전위 인가 지점을 기준으로 할 때, 병렬 연결되어 배열될 수 있다. (도 4에 도시된 배열 참조) 다만 복수의 발광 소자(LD)의 배열 형태는 상술된 예시에 한정되지 않고, 직렬 연결 등 다양한 배열 형태를 가질 수 있다.
상기 제1 구동 전원(VDD)과 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 상기 제1 구동 전원(VDD)과 상기 제2 구동 전원(VSS) 간의 전위 차로 인해, 상기 발광 소자(LD)에 미리 정해진 문턱 전압 이상의 전위 차가 인가되는 경우, 상기 발광 소자(LD)는 빛을 발산할 수 있다. 즉, 상기 제1 구동 전원(VDD)과 상기 제2 구동 전원(VSS) 간의 전위 차를 기초로 각각의 발광 소자(LD)는 발광할 수 있다.
발광 소자부(12)는 상기 화소 구동 회로(14)로부터 제공되는 발광에 관한 정보를 기초로 빛을 발산할 수 있다. 발광 소자(14)는 화소 구동 회로(14)로부터 인가되는 전기적 신호에 대응되는 휘도의 빛을 발광할 수 있다.
화소 구동 회로(14)는 화소(PXL)의 데이터 라인(Dj) 및 스캔 라인(Si)과 접속될 수 있다. 데이터 라인(Dj) 및 스캔 라인(Si)은 도 1을 참조하여 상술한 배선부일 수 있다.
도 1을 참조하여 상술한 구동부는 데이터 라인(Dj)을 통해 데이터 신호를 출력할 수 있고, 스캔 라인(Si)을 통해 스캔 신호를 출력할 수 있다.
데이터 라인(Dj)은 제1 라인을 따라 형성될 수 있다. 스캔 라인(Si)은 화소 구동 회로(14) 상에서 상기 제1 라인과 적어도 비평행한 제2 라인을 따라 형성될 수 있다. 일 예에 따르면 데이터 라인(Dj)은 표시 장치(1)의 상부에서 볼 때, 종 방향으로 배열되고, 스캔 라인(Si)은 표시 장치(1)의 상부에서 볼 때, 횡 방향으로 배열될 수 있다.
도 1을 참조하여 상술한 바와 같이, 표시 장치(1)는 복수의 화소(PXL)를 포함할 수 있다. 이 때, i번째 행 및 j번째 열 상에 위치한 화소(PXL)는, i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다.
화소 구동 회로(14)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 스토리지 캐패시터(Cst) 및 제1 노드(N1)를 포함할 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 상기 제1 트랜지스터(T1)는 제1 단자 및 제2 단자를 가질 수 있다. 이 때, 상기 제1 트랜지스터(T1)의 제1 단자 및 제2 단자는 각각 소스 전극 및 드레인 전극일 수 있다. 혹은 상기 제1 트랜지스터(T1)의 제1 단자 및 제2 단자는 각각 드레인 전극 및 소스 전극일 수 있다.
상기 제1 트랜지스터(T1)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 상기 제1 트랜지스터(T1)의 제2 단자는 제2 구동 전원(VSS)에 접속될 수 있다. 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)와 접속될 수 있다.
제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 상기 제2 트랜지스터(T2)는 제1 단자 및 제2 단자를 가질 수 있다. 상기 제2 트랜지스터(T2)의 제1 단자는 데이터 라인(Dj)에 접속될 수 있고, 상기 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 접속될 수 있다. 상기 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)과 접속될 수 있다.
스토리지 캐패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 상기 스토리지 캐패시터(Cst)의 또 다른 전극은 제1 노드(N1)에 접속될 수 있다.
제2 트랜지스터(T2)는 스캔 라인(Si)으로부터 상기 제2 트랜지스터(T2)가 턴-온될 수 있는 전압의 스캔 신호가 인가되는 경우, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다.
이 때, 상기 데이터 라인(Dj)에서 공급되는 데이터 신호는 상기 제1 노드(N1)를 통해 스토리지 캐패시터(Cst)에 제공되어 충전될 수 있다. 상기 스토리지 캐패시터(Cst)에 충전된 전압은 다음 프레임의 데이터 신호가 공급될 때까지 유지될 수 있다.
제1 트랜지스터(T1)는 상기 발광 소자부(12)에 제공되는 전기적 신호를 상기 제1 노드(N1)의 전위 데이터에 대응되도록 제어할 수 있다.
결국 상기 발광 소자부(12)에 전기적 신호가 상기 제1 트랜지스터(T1)를 통해 공급되는 경우, 상기 발광 소자부(12)에 포함된 발광 소자(LD)는 상기 전기적 신호에 대응되는 휘도의 빛을 발산할 수 있다.
다시 도 2를 참조하여, 본 명세서의 일 실시예에 따른 화소의 구조에 관하여 설명하도록 한다.
화소 회로부(PCL)는 버퍼막(BFL), 트랜지스터(T), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 보호막(PSV), 제1 도전 라인(CL1), 제2 도전 라인(CL2), 구동 전압 배선(DVL), 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)을 포함할 수 있다.
트랜지스터(T)는 반도체 패턴(SCL), 소스 전극(SE), 드레인 전극(DE), 게이트 전극(GE)을 포함할 수 있다. 상기 트랜지스터(T)는 도 4를 참조하여 설명한 제1 트랜지스터(T1)일 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 위치할 수 있다. 상기 버퍼막(BFL)은 불순물로부터 화소 회로부(PCL)의 트랜지스터(T)를 보호할 수 있다.
게이트 절연막(GI)은 버퍼막(BFL) 상에 위치할 수 있다.
반도체 패턴(SCL)은 버퍼막(BFL) 상에 위치할 수 있다.
상기 반도체 패턴(SCL)은 반도체층일 수 있다. 일 예에 따르면, 상기 반도체 패턴(SCL)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon) 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 반도체 패턴(SCL)은 소스 전극(SE)과 접촉하는 제1 접촉 영역 및 드레인 전극(DE)과 접촉하는 제2 접촉 영역을 포함할 수 있다.
상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
상기 반도체 패턴(SCL) 상에 게이트 절연막(GI)이 제공될 수 있다. 상기 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 상기 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 상기 게이트 절연막(GI)은 유기 재료를 포함할 수도 있다.
게이트 전극(GE)은 상기 게이트 절연막(GI) 상에 위치할 수 있다.
상기 게이트 전극(GE)의 위치는 상기 반도체 패턴(SCL)의 채널 영역의 위치와 대응될 수 있다. 예를 들어, 상기 게이트 전극(GE)은 상기 게이트 절연막(GI)을 사이에 두고 상기 반도체 패턴(SCL)의 채널 영역 상에 배치될 수 있다.
제1 층간 절연막(ILD1)은 상기 게이트 전극(GE) 상에 위치할 수 있다. 상기 제1 층간 절연막(ILD1)은 상기 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 상기 소스 전극(SE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 상기 반도체 패턴(SCL)의 제1 접촉 영역과 접촉하고, 상기 드레인 전극(DE)은 상기 게이트 절연막(GI)과 상기 제1 층간 절연막(ILD1)을 관통하여 상기 반도체 패턴(SCL)의 제2 접촉 영역과 접촉할 수 있다.
제2 층간 절연막(ILD2)은 상기 소스 전극(SE)과 상기 드레인 전극(DE) 상에 위치할 수 있다. 상기 제2 층간 절연막(ILD2)은 상기 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 상기 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 유기 재료를 포함할 수도 있다.
제1 도전 라인(CL1)은 제2 층간 절연막(ILD2) 상에 위치하며, 제2 층간 절연막(ILD2)을 관통하는 컨택 홀을 통해 상기 소스 전극(SE)과 전기적으로 연결될 수 있다.
제2 도전 라인(CL2)은 제2 층간 절연막(ILD2) 상에 위치하며, 상기 제2 층간 절연막(ILD2)을 관통하는 컨택 홀을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
구동 전압 배선(DVL)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 상기 구동 전압 배선(DVL)은 상기 제1 및 제2 도전 라인들(CL1, CL2)과 동일한 층에 형성될 수 있다. 상기 구동 전압 배선(DVL)은 도 4를 참조하여 상술한 제2 전원 라인(PL2)일 수 있다.
제1 도전 라인(CL1), 제2 도전 라인(CL2) 및 구동 전압 배선(DVL)은 전기적 신호가 흐를 수 있는 경로일 수 있다. 특히, 제2 도전 라인(CL2)은 트랜지스터(T)의 드레인 전극(DE)과 발광 소자부(DPL)의 일부 구성을 전기적으로 연결하는 브릿지 전극일 수 있다. 일 예에 의하면, 제1 도전 라인(CL1), 제2 도전 라인(CL2) 및 구동 전압 배선(DVL)은 몰리브덴(Mo), 텅스텐(W), 알루미늄-네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 중 적어도 어느 하나를 포함할 수 있다.
보호막(PSV)은 상기 제1 도전 라인(CL1) 및 상기 제2 도전 라인(CL2)과 상기 구동 전압 배선(DVL) 상에 제공될 수 있다.
상기 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다.
상기 보호막(PSV)은 제2 도전 라인(CL2)의 일 영역을 노출하는 제1 컨택 홀(CH1) 및 구동 전압 배선(DVL)의 일 영역을 노출하는 제2 컨택 홀(CH2)을 포함할 수 있다.
상기 제1 컨택홀(CH1)은 트랜지스터(T)로부터 제공된 전기적 신호가 전달되는 경로일 수 있다. 상기 제2 컨택홀(CH2)은 구동 전압 배선(DVL)으로부터 전원이 인가되는 경로일 수 있다.
발광 소자부(DPL)는 제1 연결 배선(CNL1), 제1 전극(EL1), 제2 연결 배선(CNL2), 제2 전극(EL2), 제1 절연막(INS1), 뱅크(BNK), 발광 소자(LD), 제2 절연막(INS2), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 제1 인캡층(ENC1), 및 제2 인캡층(ENC2)을 포함할 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 위치할 수 있다. 상기 제1 절연막(INS1)은 상기 제2 층간 절연막(ILD2)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
상기 제1 절연막(INS1) 상에는 발광 소자(LD)가 위치할 수 있다. 일 예에 따르면, 상기 제1 절연막(INS1)은 소정의 홈을 가질 수 있고, 발광 소자(LD)의 적어도 일부가 상기 홈으로부터 형성된 단부에 접하고, 발광 소자(LD)의 또 다른 일부가 상기 홈로 인해 형성된 또 다른 단부에 접할 수 있다.
제1 절연막(INS1)의 적어도 일부는 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 제1 전극(EL1), 및/또는 제2 전극(EL2) 상에 배치되어, 전기적 연결을 안정시키고, 외부 영향을 감쇄시킬 수 있다.
제1 연결 배선(CNL1)은 보호막(PSV) 상에 배열될 수 있다.
제1 연결 배선(CNL1)은 제1 전극(EL1)과 전기적으로 연결될 수 있다.
제2 연결 배선(CNL2)은 보호막(PSV) 상에 배열될 수 있다. 상기 제2 연결 배선(CNL2)은 제1 연결 배선(CNL1)과 동일한 층에 형성될 수 있다.
제2 연결 배선(CNL2)은 제2 전극(EL2)과 전기적으로 연결될 수 있다.
제1 연결 배선(CNL1)은 해당 화소(PXL)가 그에 인접한 화소(PXL)와 개별적으로(또는 독립적으로) 구동되도록 일부가 제거될 수 있다. 제2 연결 배선(CNL2)은 해당 화소(PXL)와 그에 인접한 화소들(PXL)에 공통으로 제공될 수 있다. 즉, 해당 화소(PXL)의 제2 연결 배선(CNL2)은 인접한 화소들(PXL) 각각의 제2 연결 배선(CNL2)과 전기적으로 연결될 수 있다.
제1 전극(EL1)은 보호막(PSV) 상에 배열될 수 있다. 상기 제1 전극(EL1)은 제1 연결 배선(CNL1)과 동일한 층에 형성될 수 있다. 특히, 일 예에 따르면 상기 제1 전극(EL1)은 상기 제1 연결 배선(CNL1)과 동일한 구성으로 형성될 수 있다. 상기 제1 전극(EL1)은 보호막(PSV)의 주면과 평행하게 배열될 수 있다.
상기 제1 전극(EL1)은 도 4를 참조하여 상술한 바와 같이, 제1 구동 전원(VDD)의 전압이 인가될 수 있는 경로일 수 있고, 화소 구동 회로(14)로부터 제공되는 전기적 신호가 제공되는 경로일 수 있다.
제2 전극(EL2)은 보호막(PSV) 상에 배열될 수 있다. 상기 제2 전극(EL2)은 제2 연결 배선(CNL2)과 동일한 층에 형성될 수 있다. 특히, 일 예에 따르면 상기 제2 전극(EL2)은 상기 제2 연결 배선(CNL2)과 동일한 구성으로 형성될 수 있다. 상기 제2 전극(EL2)은 보호막(PSV)의 주면과 평행하게 배열될 수 있다.
상기 제2 전극(EL2)은 도 4를 참조하여 상술한 바와 같이, 제2 구동 전원(VSS)으로부터 전압이 인가될 수 있는 경로일 수 있다.
상기 제1 전극(EL1) 및 상기 제2 전극(EL2)은 발광 소자(LD)의 발광 효율이 개선되도록 상기 발광 소자(LD)에서 발산된 빛을 표시 장치(1)의 화면 표시 방향으로 반사할 수 있다.
발광 소자(LD)는 제1 전극(EL1)과 제2 전극(EL2) 사이의 제1 절연막(INS1) 상에 위치할 수 있다. 상기 발광 소자(LD)는 나노 혹은 마이크로 스케일을 가질 수 있다.
상기 발광 소자(LD)는 상기 발광 소자(LD)가 포함된 화소(PXL)의 광원으로 기능할 수 있다. 즉, 상기 발광 소자(LD)는 도 4를 참조하여 상술한 바와 같이 트랜지스터(T)로부터 인가된 발광에 관한 전기적 신호를 기초로, 소정의 빛을 출력할 수 있다.
상기 발광 소자(LD)에 관한 상세한 구조는 도 5를 참조하여 설명하도록 한다.
도 5는 본 명세서의 일 실시예에 따른 화소에 포함된 발광 소자를 나타낸 도면이다.
도 5를 참조하면, 발광 소자(LD)는 제1 반도체층(120), 제2 반도체층(140), 활성층(160), 절연막(180) 및 추가 전극(190)을 포함할 수 있다.
발광 소자(LD)는 길이 방향으로 연장된 형상을 가질 수 있다. 예를 들어, 발광 소자(LD)의 높이(L)는 발광 소자(LD)의 직경(D)보다 클 수 있다. 구체적으로 발광 소자(LD)는 원기둥(cylinder) 형상, 막대(rod) 형상 혹은 바(bar) 형상을 가질 수 있으나, 특정 형상에 한정되지 않는다.
제1 반도체층(120)은 소정의 타입을 가지는 반도체층을 포함할 수 있다. 예를 들어, 상기 제1 반도체층(120)은 소정의 도펀트가 도핑된 N형 반도체층을 포함할 수 있다.
제2 반도체층(140)은 상기 제1 반도체층(120)과는 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 상기 제1 반도체층(120)이 N형 반도체층을 포함하는 경우, 상기 제2 반도체층(140)은 상기 소정의 도펀트와는 상이한 도펀트가 도핑된 P형 반도체층을 포함할 수 있다.
상기 제1 반도체층(120) 및 상기 제2 반도체층(140)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 어느 하나의 반도체 재료를 포함할 수 있다.
상기 제1 반도체층(120)과 상기 제2 반도체층(140)은 상기 발광 소자(LD)의 길이 방향으로 서로 상이한 높이를 가질 수 있다. 일 예에 따르면, 도 5를 참조할 때, 상기 제1 반도체층(120)의 높이는 상기 제2 반도체층(140)의 높이보다 더 클 수 있다.
활성층(160)은 제1 반도체층(120)과 제2 반도체층(140) 사이에 위치할 수 있다. 상기 활성층(160)은 단일 또는 다중 양자 우물 구조를 가질 수 있다.
발광 소자(LD)의 양단에 소정의 전압 이상의 전계가 인가되는 경우, 활성층(160) 내에서 전자-정공 쌍이 결합하며 빛이 발산될 수 있다. 이러한 원리를 이용하여, 활성층(160)을 포함하는 발광 소자(LD)는 화소(PXL)에 포함되어 다양한 표시 장치에 적용될 수 있다.
추가 전극(190)은 상기 제1 반도체층(120) 혹은 상기 제2 반도체층(140) 상에 위치할 수 있다. 상기 추가 전극(190)은 오믹(ohmic) 접촉 전극 혹은 쇼트키(schottky) 접촉 전극일 수 있다.
상기 추가 전극(190)은 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO(Indium tin oxide) 및 이들의 산화물 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되지 않는다.
절연막(180)은 발광 소자(LD)의 외면의 적어도 일부를 덮을 수 있다. 상기 절연막(180)은 활성층(160)이 제1 반도체층(120)과 제2 반도체층(140) 외 물질(특히 기타 전도성 물질)과 접촉하여 발생될 수 있는 전기적 단락 및 오염을 방지할 수 있다.
상기 절연막(180)은 투명한 절연 물질을 포함할 수 있다. 일 예에 따르면, 상기 절연막(180)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), 알루미늄 산화물(AlOx) 및 이산화 타이타늄(TiO2) 중 적어도 어느 하나를 포함할 수 있다.
다시 도 2를 참조하면, 제2 절연막(INS2)은 발광 소자(LD) 상에 위치할 수 있다. 상기 제2 절연막(INS2)은 적어도 상기 발광 소자(LD)의 활성층(160)에 대응되는 영역을 덮도록 형성될 수 있다.
다만, 실시 형태에 따라 상기 제2 절연막(INS2)의 적어도 일부는 상기 발광 소자(LD)의 배면 상에 위치할 수 있다. 상기 발광 소자(LD)의 배면 상에 형성된 상기 제2 절연막(INS2)은 상기 제2 절연막(INS2)이 상기 발광 소자(LD) 상에 형성되는 과정에서 제1 절연막(INS1)과 상기 발광 소자(LD) 사이의 빈 틈을 채울 수 있다.
상기 제2 절연막(INS2)은 상부에서 볼 때, 상기 발광 소자(LD)로부터 이격될수록 감소된 단면적을 가질 수 있다. 이 경우, 상기 제2 절연막(INS2)의 단면은 특정 방향에서 볼 때, 사다리꼴 모양을 가질 수 있다. 다만, 제2 절연막(INS2)의 형태는 상술된 예시에 한정되지 않으며, 다양한 형태로 제공될 수 있다.
상기 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다. 이 때, 상기 제2 절연막(INS2)이 유기 재료를 포함하는 경우, 상기 제2 절연막(INS2)은 유기 절연막일 수 있다.
제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)은 제1 절연막(INS1) 상에 위치할 수 있다.
도 2를 참조하면, 제1 방향(이하에서 서술되는 제1 방향은 도 2에 도시된 화소를 바라보는 방향을 의미할 수 있음)에서 볼 때, 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2) 각각은 발광 소자(LD)의 옆면 상에 배치될 수 있다. 상기 제1 접촉 전극(CNE1)은 발광 소자(LD)의 양 단부 중 하나의 단부의 노출면에 직접 접촉할 수 있고, 상기 제2 접촉 전극(CNE2)은 상기 발광 소자(LD)의 양 단부 중 나머지 단부의 노출면에 직접 접촉할 수 있다.
상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)은 상기 발광 소자(LD)의 주면을 기준으로할 때, 상부 방향으로 소정의 높이를 가질 수 있다. 상기 제1 접촉 전극(CNE1)은 제1 절연막(INS1)을 관통하는 컨택 홀을 통해 제1 전극(EL1)과 전기적으로 연결될 수 있고, 상기 제2 접촉 전극(CNE2)은 상기 제1 절연막(INS1)을 관통하는 컨택 홀을 통해 제2 전극(EL2)과 전기적으로 연결될 수 있다.
상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)은 각각 발광 소자(LD)와 전기적으로 연결될 수 있다. 일 예에 따르면, 상기 제1 접촉 전극(CNE1) 및 상기 제2 접촉 전극(CNE2)은 ITO(Indium tin oxide), IZO(Indium zinc oxide) 및 ITZO(Indium-tin-zinc-oxide)를 포함한 도전성 물질 중 적어도 어느 하나 일 수 있다.
구체적인 실시예에 의하면, 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)은 동일한 물질을 포함할 수 있다. 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)은 동일한 조성을 가질 수 있다.
제1 전극(EL1)을 통해 인가된 전기적 신호는 상기 제1 접촉 전극(CNE1)을 통해 상기 발광 소자(LD)에 제공될 수 있다. 이 때, 상기 인가된 전기적 신호는 트랜지스터(T)로부터 제1 컨택홀(CH1)을 통해 제공된 것일 수 있다.
결국, 도 4를 참조하여 상술한 바와 같이, 상기 발광 소자(LD)는 트랜지스터(T)를 통해 인가된 발광에 관한 정보(전기적 신호)를 기초로 빛을 발산할 수 있다.
제2 전극(EL2)을 통해 인가된 전기적 신호는 상기 제2 접촉 전극(CNE2)을 통해 상기 발광 소자(LD)에 제공될 수 있다.
뱅크(BNK)는 상기 제1 절연막(INS1) 상에 배치될 수 있다. 상기 뱅크(BNK)는 화소(PXL)의 발광 영역을 정의할 수 있다. 구체적으로 화소(PXL)는 상기 발광 영역의 주변을 둘러싸는 비발광 영역에 제공된 뱅크(BNK)를 포함할 수 있다. 즉, 뱅크(BNK)는 화소 정의막일 수 있다.
상기 뱅크(BNK)는 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
제1 인캡층(ENC1)은 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)의 위치에 대응되는 제1 절연막(INS1) 상에 위치할 수 있다.
상기 제1 인캡층(ENC1)은 감광성 물질(photosensitive material)을 포함할 수 있다. 즉 상기 제1 인캡층(ENC1)은 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)에 대한 포토리소그래피(Photolithography) 공정에서 적용된 포토레지스트일 수 있다.
상기 제1 인캡층(ENC1)은 제1 인캡 영역(106) 및 제2 인캡 영역(108)을 포함할 수 있다. 상기 제1 인캡 영역(106)의 두께는 상기 제2 인캡 영역(108)의 두께보다 작을 수 있다. 상기 제1 인캡 영역(106) 및 상기 제2 인캡 영역(108)에 관한 내용은 도 11을 참조하여 후술되므로 상세한 내용은 생략하도록 한다.
제2 인캡층(ENC2)은 제1 인캡층(ENC1) 상에 위치할 수 있다. 상기 제2 인캡층(ENC2)은 무기 재료 혹은 유기 재료 중 적어도 어느 하나를 포함할 수 있다. 다만, 필요에 따라 상기 제2 인캡층(ENC2)은 화소(PXL)에 포함되지 않을 수 있다.
상기 제1 인캡층(ENC) 및/또는 상기 제2 인캡층(ENC2)은 외부 영향으로부터 표시 소자부(DPL)를 보호할 수 있다.
도 3은 본 명세서의 일 실시예에 따른 화소의 상면을 나타낸 도면이다.
도 3을 참조하면, 화소(PXL)는 정렬 전극에 대한 병렬 구조로 배열된 복수의 발광 소자(LD)를 포함할 수 있다. 이 때, 제1 전극(EL1) 및 제2 전극(EL2)은 발광 소자(LD)에 대한 정렬 전극으로 기능할 수 있다.
화소(PXL)에 포함된 발광 소자(LD)는 제1 전극(EL1)을 통해 전기적으로 연결된 제1 접촉 전극(CNE1), 그리고 제2 전극(EL2)과 전기적으로 연결된 제2 접촉 전극(CNE2)과 전기적으로 연결될 수 있다. 이 때 상술한 바와 같이, 상기 제1 전극(EL1)은 제1 컨택홀(CH1)을 통해 소정의 전기적 신호를 인가받을 수 있다. 또한, 상기 제2 전극(EL2)은 제2 컨택홀(CH2)을 통해 소정의 전기적 신호를 인가받을 수 있다.
제2 연결 배선(CNL2)은 인접한 화소(PXL)의 적어도 일부와 전기적으로 연결되는 경로를 제공할 수 있다.
제2 절연막(INS2)의 적어도 일부는 발광 소자(LD) 상에 위치할 수 있다. 상기 제2 절연막(INS2)의 상부면 상에는 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)이 배치되지 않을 수 있다. 일 예로, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은, 상부에서 볼 때, 상기 제2 절연막(INS2)과 겹치지 않을 수 있다.
다만 발광 소자(LD), 전극 등에 대한 배치 관계는 도 3을 참조하여 상술된 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태에 따른 배치 관계가 구현될 수 있다.
이하에서는 도 6 내지 도 11, 도 12a 및 도 12b를 참조하여, 본 명세서의 일 실시예에 따른 화소의 제조 방법에 관하여 후술하도록 한다. 다만, 화소의 제조 방법에 관한 기술적 특징은 상술된 내용을 참조하여 해석되며, 중복될 수 있는 내용은 생략될 수 있다.
도 6은 본 명세서의 일 실시예에 따른 화소의 제조 방법을 나타낸 순서도이다.
도 7 내지 도 11는 본 명세서의 일 실시예에 따른 화소의 단면도로서, 화소의 제조 방법이 수행되는 중 특정 시점을 각각 도시한 도면이다.
도 12a 및 도 12b는 본 명세서의 일 실시예에 따른 화소의 단면도로서, 일부 구조가 변형된 화소를 도시한 도면이다.
구체적으로 도 7 내지 도 11, 도 12a 및 도 12b에 도시된 본 명세서의 일 실시예에 따른 화소에 관한 도면은 도 3의 I~I' 선에 따른 단면도일 수 있다.
본 명세서의 일 실시예에 따른 화소의 제조 방법은 기판을 제공하는 단계(S110), 제1 절연막을 형성하는 단계(S120), 발광 소자를 제1 절연막 상에 위치하는 단계(S130), 제2 절연막을 형성하는 단계(S140), 접촉 전극을 적어도 제2 절연막의 상부가 커버되도록 증착하는 단계(S160), 감광성 물질을 도포하는 단계(S180), 하프톤 영역을 포함하는 마스크를 이용하여 감광성 물질의 일부를 제거하는 단계(S190) 및 접촉 전극의 일부를 제거하는 단계(S195)를 포함할 수 있다.
상기 제공하는 단계(S110)에서는, 소정의 기판이 제공될 수 있다. 상기 기판은 도 2를 참조하여 상술된 기판(SUB)을 의미할 수 있다. 상기 제공하는 단계(S110)에서는, 상기 소정의 기판(SUB) 상에 화소 회로부(PCL)가 형성될 수 있다.
도면에 도시하지 않았으나, 상기 제공하는 단계(S110) 이후에는, 제1 전극(EL1) 및 제2 전극(EL2)을 형성하는 단계가 수행될 수 있다.
상기 제1 절연막을 형성하는 단계(S120)에서는, 화소 회로부(PCL)가 형성된 기판(SUB) 상에 제1 절연막(INS1)이 형성될 수 있다. 이 때, 제1 전극(EL1) 또는 제2 전극(EL2)이 배열되지 않은 층 상에 형성된 제1 절연막(INS1)은, 제1 전극(EL1) 또는 제2 전극(EL2)이 배열된 전극 상에 형성된 제1 절연막(INS1)과 상이한 높이에 형성되기 때문에, 단차를 가질 수 있다.
상기 위치하는 단계(S130)에서는, 발광 소자(LD)가 상기 제1 절연막(INS1) 상에 배치될 수 있다.
상기 위치하는 단계(S130) 이전에는, 상기 발광 소자(LD)의 배열이 용이하도록, 소정의 뱅크(도 2의 'BNK' 참조)가 배열되는 단계가 수행될 수 있다. 도 12b를 참조하면, 화소 회로부(PCL) 상에는 뱅크(BNK)가 형성될 수 있고, 상기 뱅크(BNK) 상에는 상기 제1 전극(EL1) 및/또는 상기 제2 전극(EL2)이 형성될 수 있다. 상기 뱅크(BNK) 상에 형성된 상기 제1 전극(EL1) 및/또는 상기 제2 전극(EL2)은 상기 발광 소자(LD)로부터 방출되는 광을 소정의 방향으로 유도하여, 상기 발광 소자(LD)의 광 발산 효율을 증가시킬 수 있다. 다만 본 단계는 필요에 따라 생략될 수 있다.
상기 제2 절연막을 형성하는 단계(S140)에서는, 발광 소자(LD) 상에 제2 절연막(INS2)이 배열될 수 있다. 이 때, 상기 제2 절연막(INS2)은, 상기 발광 소자(LD)의 제1 단부 및 상기 제1 단부와는 반대 측의 제2 단부가 개방되도록 상기 발광 소자(LD) 상에 위치할 수 있다. (도 7 참조)
상기 증착하는 단계(S160)에서는, 상기 적층하는 단계(S140)에서 획득된 물질, 일 예로, 제2 절연막(INS2)을 포함한 제1 절연막(INS1) 상에 소정의 접촉 전극(CNE0)을 증착할 수 있다. 도 8을 참조하면, 상기 소정의 접촉 전극(CNE0)은 제1 절연막(INS1) 상에 위치하되, 외부로 개방된 발광 소자(LD)의 영역 및 제2 절연막(INS2)의 영역 상에도 위치할 수 있다.
상기 도포하는 단계(S180)에서는, 인캡층(ENC0)이 상기 증착하는 단계(S160)를 통해 획득된 물질, 일 예로, 소정의 접촉 전극(CNE0) 상에 도포될 수 있다. 상기 인캡층(ENC0)은 도 2의 제1 인캡층(ENC1)을 참조하여 상술한 바와 같이, 감광성 물질을 적어도 포함할 수 있다.
상기 감광성 물질의 일부를 제거하는 단계(S190)에서는, 감광성 물질이 도포된 영역의 적어도 일부에 대한 노광 및 현상 공정이 수행되어 제1 인캡층(ENC1)이 형성될 수 있다. 본 단계에서 수행되는 노광 및 현상 공정에서는, 하프톤 마스크(100)가 이용될 수 있다.
상기 하프톤 마스크(100)는 하프톤(halftone) 영역(100a) 및 풀톤(full-tone) 영역(100b)을 포함할 수 있다. 상기 하프톤 마스크(100)는 상기 하프톤 영역(100a)에서 제1 투광도를 가지고, 상기 풀톤 영역(100b)에서는 상기 제1 투광도보다 작은 제2 투광도를 가질 수 있다.
상기 하프톤 마스크(100)의 하프톤 영역(100a)은 상기 제2 절연막(INS2)의 상부면에 대응될 수 있다. 기판(SUB)의 주면을 기준으로 상기 하프톤 영역(100a)의 길이(L2)는 상기 제2 절연막(INS2)의 상부면의 길이(L1)보다 적어도 같거나, 클 수 있다.
상기 하프톤 영역(100a)의 길이(L2)는, 상기 제2 절연막(INS2)의 상부면의 길이(L1), 상기 제2 절연막(INS2)의 옆면에 위치한 소정의 접촉 전극(CEN0)의 두께 및 상기 제2 절연막(INS2)의 또 다른 옆면에 소정의 접촉 전극(CNE0)의 두께의 합보다 더 클 수 있다.
상기 감광성 물질의 일부를 제거하는 단계(S190)에서, 상기 하프톤 마스크(100)의 하프톤 영역(100a)에 대응되는 상기 인캡층(ENC0)이 제거되어 도 2를 참조하여 상술한 제1 인캡층(ENC1)이 형성될 수 있다. 본 단계에서는, 인캡층(ENO)의 일부가 제거되어, 그 하부에 배치된 상기 소정의 접촉 전극(CNE0)이 외부로 노출될 수 있다.
상기 접촉 전극의 일부를 제거하는 단계(S195)에서는, 상기 제1 인캡층(ENC1)을 식각 마스크로 사용한 식각 공정을 진행하여 외부로 노출된 상기 소정의 접촉 전극(CNE0)을 제거할 수 있다. 상기 소정의 접촉 전극(CNE0)의 일부가 제거됨에 따라, 제2 절연막(INS2)의 적어도 일부가 외부로 노출될 수 있다.
실시예에 따라, 외부로 노출된 상기 소정의 접촉 전극(CNE0)이 제거되면서 그 하부에 위치한 제2 절연막(INS2)의 일부가 제거될 수도 있다. 상기 소정의 접촉 전극(CNE0)의 하부에 위치한 상기 제2 절연막(INS2)의 일부가 제거되는 정도에 따라, 상기 제2 절연막(INS2)의 높이가 상이할 수 있다. 상기 제2 절연막(INS2)의 높이는 상기 제1 접촉 전극(CNE1)의 높이 및/또는 상기 제2 접촉 전극(CNE2)의 높이와 대응될 수 있다.
상기 제2 절연막(INS2)의 높이는 상기 제1 접촉 전극(CNE1)의 높이 및/또는 상기 제2 접촉 전극(CNE2)의 높이 이상일 수 있다. 일 실시 형태에 의하면, 상기 제2 절연막(INS2)의 높이는 상기 제1 접촉 전극(CNE1)의 높이 및 상기 제2 접촉 전극(CNE2)의 높이와 동일할 수 있다. (도 11 참조) 혹은 변형된 실시 형태에 의하면, 상기 제2 절연막(INS2)의 높이는 상기 제1 접촉 전극(CNE1)의 높이 및 상기 제2 접촉 전극(CNE2)의 높이보다 클 수 있다. (도 12a 참조)
본 단계에서 제거되어 외부로 노출된 상기 소정의 접촉 전극(CNE0)은 상기 제2 절연막(INS2)의 상부면 상에 위치할 수 있다.
일 영역이 제거된 상기 소정의 접촉 전극(CNE0)은, 도 11, 도 12a 및 도 12b에 도시된 바와 같이, 상기 제2 절연막(INS2)의 상부면에서 서로 비 접촉하는 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)의 형태로 제공될 수 있다. 상기 제1 접촉 전극(CNE1)은 도 2 및 도 3을 참조하여 상술한 제1 접촉 전극(CNE1)일 수 있고, 상기 제2 접촉 전극(CNE2)은 도 2 및 도 3을 참조하여 상술한 제2 접촉 전극(CNE2)일 수 있다.
즉, 상기 제1 접촉 전극(CNE1) 및 상기 제2 접촉 전극(CNE2)은 동일 시점에 형성될 수 있다. 결국 본 실시예에 의하면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 적어도 상이한 시점에 각각 형성되지 않을 수 있다.
상술한 바와 같이, 일부가 제거된 제1 인캡층(ENC1)을 식각 마스크로하여 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)이 형성되도록 하므로, 상기 제2 절연막(INS2)의 상부면은 상기 제1 인캡층(ENC1)의 적어도 일부와 서로 동일 평면으로 형성될 수 있다.
상기 제1 접촉 전극(CNE1)은, 상기 제2 절연막(INS2)과 물리적으로 접촉하고, 상기 발광 소자(LD)의 제1 면과 가장 멀리 이격된 지점인 제1 지점(102)을 가질 수 있다.
상기 제1 면은 상기 제2 절연막(INS2)이 배치된 상기 발광 소자(LD)의 상부면을 의미할 수 있다.
그리고 상기 제2 접촉 전극(CNE2)은, 상기 제2 절연막(INS2)과 물리적으로 접촉하고, 상기 제1 면과 가장 멀리 이격된 지점인 제2 지점(104)을 가질 수 있다.
상기 제1 지점(102)과 상기 제1 면과의 최단 거리는 상기 제2 지점(104)과 상기 제1 면과의 최단 거리와 미리 정해진 차이 미만이거나 혹은 동일할 수 있다.
이로 인해, 상기 제1 지점(102)과 상기 제2 지점(104) 간의 연장선은 상기 발광 소자(LD)의 제1 면과 평행할 수 있다.
상술한 바와 같이, 상기 제1 접촉 전극(CNE1)과 상기 제2 접촉 전극(CNE2)은 제2 절연막(INS2)의 상부면에서 비 접촉할 수 있다. 이로인해, 상기 제2 절연막(INS2)의 상기 발광 소자(LD)의 주면에 대한 높이는 상기 제1 지점(102)과 상기 제1 면과의 최단 거리와 동일할 수 있다. 또는, 상기 제2 절연막(INS2)의 상기 발광 소자(LD)의 주면에 대한 높이는 상기 제2 지점(104)과 상기 제1 면과의 최단 거리와 동일할 수 있다.
하프톤 마스크(100)의 하프톤 영역(100a)에 대응되는 영역이 식각되는 높이는 균일할 수 있다. 기판(SUB)을 기준으로 할 때, 하프톤 영역(100a)에 대응되는 영역에 배치된 제1 인캡층(ENC1)의 높이는 균일할 수 있다.
상기 제1 인캡층(ENC1)은 제1 인캡 영역(106) 및 제2 인캡 영역(108)을 포함할 수 있다. 상기 제1 인캡 영역(106)은 상기 제2 인캡 영역(108)에 비해 상기 제2 절연막(INS2)에 더 인접할 수 있다. 상기 제1 인캡 영역(106) 내의 상기 제1 인캡층(ENC1)의 두께는 상기 제2 인캡 영역(108) 내의 상기 제1 인캡층(ENC1)의 두께보다 작을 수 있다.
상기 제1 인캡 영역(106) 내 상기 제1 인캡층(ENC1)은 상기 제1 접촉 전극(CNE1) 및 상기 제2 접촉 전극(CNE2)과 동일한 높이를 가질 수 있다.
상기 제1 인캡 영역(106) 내 상기 제1 인캡층(ENC1)의 상부면은 상기 제2 절연막(INS2)의 상부면과 동일 평면을 형성할 수 있다.
상기 접촉 전극의 일부를 제거하는 단계(S195) 이후, 상기 제1 인캡층(ENC1)이 제거되지 않을 수 있다. 결국 상기 제1 인캡층(ENC1)은 일 실시예에 따른 화소의 외부 보호층의 기능을 수행할 수 있다.
이하에서는 도 13 내지 도 18을 참조하여, 본 명세서의 또 다른 실시예에 따른 화소 및 그 제조 방법에 관한여 후술하도록 한다. 다만, 상술된 실시예에 관한 설명과 중복될 수 있는 내용은 생략하도록 하며, 상술된 실시예 및 상세한 설명을 참조하여 기술 내용이 해석되어야 할 것이다.
도 13은 본 명세서의 또 다른 실시예에 따른 화소의 상면을 나타낸 도면이다.
도 14 내지 도 18은 본 명세서의 또 다른 실시예에 따른 화소의 단면도로서, 화소 제조 방법이 수행되는 중 특정 시점을 각각 도시한 도면이다.
구체적으로 도 14 내지 도 18에 도시된 본 명세서의 또 다른 실시예에 따른 화소에 관한 도면은 도 13의 Ⅱ~Ⅱ' 선에 따른 단면도일 수 있다.
도 13을 참조하면, 발광 소자(LD)의 위치에 대응되는 제2 절연막(INS2)은 상부에서 볼 때 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 겹치지 않을 수 있다. 다만, 제1 전극(EL1) 및 제2 전극(EL2)에 대응되는 제2 절연막(INS2) 상에는 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)이 위치할 수 있다.
도 14 내지 도 18을 참조할 때, 본 명세서의 또 다른 실시예에 따른 화소(PXL)에 의하면, 제2 절연막(INS2)은 발광 소자(LD) 외의 영역 상에도 위치할 수 있다. 상기 제2 절연막(INS2)의 적어도 일부는 상기 발광 소자(LD) 상에 형성되고, 또 다른 적어도 일부는 제1 절연막(INS1) 상에 형성될 수 있다.
본 실시예에서 상기 제2 절연막(INS2)의 일 영역은 상부에서 볼 때 상기 제1 및 제2 접촉 전극들(CNE1, CNE2) 각각과 부분적으로 겹칠 수 있다. 또한, 상기 제2 절연막(INS2)의 일 영역은 상부에서 볼 때 상기 제1 및 제2 전극들(EL1, EL2)과 부분적으로 중첩하거나 중첩하지 않을 수 있다.
발광 소자들(LD) 상에 위치한 제2 절연막(INS2)과 상기 제1 절연막(INS1) 상에 위치한 제2 절연막(INS2)은 일체로 제공되어 서로 연결될 수 있다. 상부에서 볼 때, 상기 발광 소자들(LD) 상에 위치한 제2 절연막(INS2)은 상기 발광 소자들(LD)의 정렬 방향과 교차하는 방향으로 연장될 수 있다. 또한, 상부에서 볼 때, 상기 제1 절연막(INS1) 상에 위치한 제2 절연막(INS2)은 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 배치된 발광 소자들(LD)을 둘러싸는(또는 에워싸는) 형태로 제공될 수 있다.
도 14 내지 도 16을 참조하면, 기판(SUB) 상에 화소 회로부(PCL)가 위치하고, 화소 회로부(PCL) 상에 제1 전극(EL1) 및 제2 전극(EL2)이 배치될 수 있다. 이후 제1 절연막(INS1)이 위치되고, 상기 제1 절연막(INS1) 상에 발광 소자(LD)가 배열될 수 있다. 이후, 상기 발광 소자(LD)를 포함한 제1 절연막(INS1) 상에 제2 절연막(INS2)이 형성될 수 있다.
상기 화소(PXL)에 상기 발광 소자들(LD)이 정렬된 이후 상기 제1 절연막(INS1) 상에 절연 물질층을 도포하고 마스크를 이용하여 상기 절연 물질층의 일부를 제거하여 상기 제2 절연막(INS2)이 형성될 수 있다. 상기 제2 절연막(INS2)의 적어도 일부는, 상기 제1 전극(EL1)에 대응되는 영역에 위치한 상기 제1 절연막(INS1) 상에 위치하고, 상기 제2 절연막(INS2)의 다른 일부는 상기 제2 전극(EL2)에 대응되는 영역에 위치한 상기 제1 절연막(INS1) 상에 위치하며, 상기 제2 절연막(INS2)의 또 다른 일부는 상기 발광 소자들(LD) 상에 위치할 수 있다.
상기 제2 절연막(INS2)이 형성된 이후, 소정의 접촉 전극(CNE0)이 제공되고, 이후 인캡층(ENC0)이 상기 소정의 접촉 전극(CNE0) 상에 도포될 수 있다.
도 17을 참조하면, 본 명세서의 또 다른 실시예에 따른 화소 제조 방법에는 하프톤 마스크(200)가 이용될 수 있다. 상기 하프톤 마스크(200)는 하프톤 영역(200a) 및 풀톤 영역(200b)을 포함할 수 있다.
발광 소자(LD) 상에 위치한 상기 제2 절연막(INS2)의 상부면의 길이(L1)는 이에 대응되는 하프톤 영역(200a)의 길이(L2)보다 적어도 더 작을 수 있다.
도 18을 참조할 때 본 실시예에 의하면, 발광 소자(LD) 외의 영역인, 제1 절연층(INS1) 상에 위치한 제2 절연막(INS2)은 제1 및 제2 전극들(EL1, EL2)과 함께 발광 소자들(LD)에서 방출된 광을 원하는 방향으로 유도하여 상기 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다. 따라서, 반사 부재를 위한 추가적인 구성(일 예에 따르면, 도 12b를 참조하여 상술한 뱅크(BNK))이 생략될 수 있어 공정 비용이 감소될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
SUB: 기판
PXL: 화소
LD: 발광 소자
PCL: 화소 회로부
DPL: 발광 소자부
EL1, EL2: 제1 및 제2 전극
T: 트랜지스터
INS1, INS2: 제1 및 제2 절연막
CNE1, CNE2: 제1 및 제2 접촉 전극
CNL1, CNL2: 제1 및 제2 연결 배선
ENC1, ENC2: 제1 및 제2 인캡층
BNK: 뱅크

Claims (18)

  1. 기판;
    상기 기판 상에 위치하는, 제1 절연막;
    상기 제1 절연막 상에 위치하고, 소정의 광을 발산할 수 있는 발광 소자;
    상기 발광 소자의 적어도 일부를 커버하도록 상기 발광 소자 상에 위치하는 제2 절연막;
    적어도 일부가 상기 제1 절연막 상에 위치하고, 상기 발광 소자의 적어도 일부와 전기적으로 연결되는 제1 접촉 전극 및 제2 접촉 전극; 및
    감광성 물질을 포함하는 인캡층; 을 포함하고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은,
    각각 상기 제2 절연막의 측면 상에 배치되되, 상기 제2 절연막의 상부 면에서 서로 비 접촉(non-contact)하고,
    상기 인캡층은, 상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 위치하는,
    화소.
  2. 제1 항에 있어서,
    상기 제2 절연막의 상기 발광 소자의 주면에 대한 높이는, 상기 제1 접촉 전극의 높이 및 상기 제2 접촉 전극의 높이와 같거나 큰,
    화소.
  3. 제2 항에 있어서,
    상기 제1 접촉 전극은, 상기 제2 절연막과 물리적으로 접촉하고 상기 발광 소자와 가장 멀리 이격된 지점인 제1 지점을 가지고,
    상기 제2 접촉 전극은, 상기 제2 절연막과 물리적으로 접촉하고 상기 발광 소자와 가장 멀리 이격된 지점인 제2 지점을 가지고,
    상기 제1 지점과 상기 제2 지점은 각각 상기 기판으로부터 동일한 거리가 이격된,
    화소.
  4. 제3 항에 있어서,
    상기 제1 지점과 상기 제2 지점 사이의 연장선은 상기 기판의 주면과 평행한,
    화소.
  5. 제1 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은, 상기 제2 절연막의 상부면에 위치함이 없이 상기 발광 소자 상에 위치하는,
    화소.
  6. 제1 항에 있어서,
    상기 인캡층은, 상기 제2 절연막 상에 위치하지 않는,
    화소.
  7. 제1 항에 있어서,
    상기 인캡층은 제1 인캡 영역 및 제2 인캡 영역을 포함하고,
    상기 제1 인캡 영역은 상기 제2 인캡 영역에 비해 상기 제2 절연막에 인접하고,
    상기 제1 인캡 영역 내 상기 제1 인캡층은 상기 제1 접촉 전극 및 상기 제2 접촉 전극과 동일한 높이를 가진,
    화소.
  8. 제1 항에 있어서,
    상기 제2 절연막은 제1 물질을 포함하고,
    상기 화소는,
    상기 제1 절연막 상에 위치하고, 상기 제1 물질을 포함하고, 서로 이격 된 상기 제3 절연막; 및 제4 절연막; 을 더 포함하는,
    화소.
  9. 제1 항에 있어서,
    상기 제1 접촉 전극의 적어도 일부는 상기 제2 절연막의 제1 측면 상에 위치하고,
    상기 제2 접촉 전극의 적어도 일부는 상기 제2 절연막의 제2 측면 -상기 제2 측면은 상기 제1 측면의 반대 면임- 상에 위치하는,
    화소.
  10. 제1 항에 있어서,
    상기 인캡층, 상기 제1 접촉 전극, 상기 제2 접촉 전극 및 상기 제2 절연막은, 하프톤(halftone) 영역을 적어도 포함하는 마스크를 이용한 포토리소그래피 공정에 의해 제공되고,
    상기 공정이 수행되는 경우, 상부에서 볼 때 상기 제2 절연막의 상부면의 영역은 상기 하프톤 영역에 대응되는,
    화소.
  11. 기판을 제공하는 단계;
    상기 기판 상에 서로 이격된 제1 전극과 제2 전극을 형성하는 단계;
    상기 제1 및 제2 전극들 상에 제1 절연막을 형성하는 단계;
    소정의 광을 방출할 수 있는 발광 소자를 상기 제1 절연막 상에 배치되도록 위치시키는 단계;
    상기 발광 소자의 적어도 일부가 커버되도록 제2 절연막을 형성하는 단계;
    상기 발광 소자의 적어도 일부와 전기적으로 연결될 수 있는 소정의 접촉 전극을 적어도 상기 제2 절연막의 상부면이 커버되도록 증착하는 단계;
    상기 증착하는 단계를 통해 획득한 물질 상에 감광성 물질을 도포하는 단계;
    하프톤 영역을 적어도 포함하는 마스크를 이용하여 상기 감광성 물질의 적어도 일부를 제거하는 단계; 및
    상기 감광성 물질의 적어도 일부를 제거하는 단계에서 일부가 제거 된 물질을 식각 마스크로 사용하여 상기 소정의 접촉 전극의 일부 -상기 소정의 접촉 전극의 일부는 상기 제2 절연막의 상부면 상에 위치함-를 제거하는 단계; 를 포함하는,
    화소 제조 방법.
  12. 제11 항에 있어서,
    상기 제조 방법은,
    상기 소정의 접촉 전극의 일부를 제거하는 단계 이후, 적어도 일부가 제거된 상기 감광성 물질이 제거되는 단계가 수행되지 않는,
    화소 제조 방법.
  13. 제11 항에 있어서,
    상부에서 볼 때, 상기 하프톤 영역은 상기 제2 절연막의 상부면에 대응되는,
    화소 제조 방법.
  14. 제11 항에 있어서,
    상기 증착하는 단계에서 상기 소정의 접촉 전극은 제1 접촉 전극, 제2 접촉 전극 및 제3 접촉 전극을 포함하고,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제2 절연막의 상부면에 대응되는 위치에 배치되지 않고,
    상기 제3 접촉 전극은 상기 제2 절연막의 상부면에 대응되는 위치에 배치되고,
    상기 소정의 접촉 전극의 일부를 제거하는 단계에서 상기 제3 접촉 전극이 제거되는,
    화소 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 동일 시점에 형성되는,
    화소 제조 방법.
  16. 제14 항에 있어서,
    상기 기판의 주면을 기준으로 할 때, 상기 소정의 접촉 전극의 일부를 제거하는 단계 이후, 상기 제1 접촉 전극의 높이는 상기 제2 접촉 전극의 높이와 동일한,
    화소 제조 방법.
  17. 제11 항에 있어서,
    상기 제2 절연막은 상기 발광 소자의 일면, 상기 제1 전극 상의 상기 제1 절연막, 및 상기 제2 전극 상의 상기 제2 절연막 상에 각각 제공되는,
    화소 제조 방법.
  18. 제1 항 내지 제10 항에 따른 화소를 포함하는,
    표시 장치.
KR1020200066097A 2020-06-01 2020-06-01 화소, 그 제조 방법 및 그를 포함하는 표시 장치 KR20210149292A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200066097A KR20210149292A (ko) 2020-06-01 2020-06-01 화소, 그 제조 방법 및 그를 포함하는 표시 장치
US17/222,434 US20210376210A1 (en) 2020-06-01 2021-04-05 Pixel, method of manufacturing the same, and display device including the same
CN202110607928.6A CN113808526A (zh) 2020-06-01 2021-06-01 像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066097A KR20210149292A (ko) 2020-06-01 2020-06-01 화소, 그 제조 방법 및 그를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210149292A true KR20210149292A (ko) 2021-12-09

Family

ID=78705478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066097A KR20210149292A (ko) 2020-06-01 2020-06-01 화소, 그 제조 방법 및 그를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20210376210A1 (ko)
KR (1) KR20210149292A (ko)
CN (1) CN113808526A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569273B2 (en) 2020-09-15 2023-01-31 Samsung Display Co., Ltd. Pixel, display device including pixel, and method of manufacturing display device
US11901374B2 (en) 2021-02-18 2024-02-13 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536348B1 (ko) * 2018-07-19 2023-05-24 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569273B2 (en) 2020-09-15 2023-01-31 Samsung Display Co., Ltd. Pixel, display device including pixel, and method of manufacturing display device
US11901374B2 (en) 2021-02-18 2024-02-13 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20210376210A1 (en) 2021-12-02
CN113808526A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
KR102503168B1 (ko) 표시 장치 및 그의 제조 방법
JP2020088392A (ja) 表示装置及び表示装置の製造方法
KR20150073611A (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN113013193B (zh) 显示装置及其制造方法
KR101600816B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102591768B1 (ko) 표시 장치
TWI545773B (zh) 薄膜電晶體及含有其之有機發光顯示裝置
US11502147B2 (en) Display device
JP2020052155A (ja) 表示装置及びアレイ基板
KR20200133890A (ko) 표시 장치 및 그 제조 방법
KR20210149292A (ko) 화소, 그 제조 방법 및 그를 포함하는 표시 장치
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
JP7264694B2 (ja) 表示装置
KR20220016425A (ko) 표시 장치 및 그 제조 방법
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
US11894355B2 (en) Display device and method of fabricating the same
KR20200090313A (ko) 표시 장치
CN116097437A (zh) 显示装置
US11217648B2 (en) OLED display and related forming method
US11094774B2 (en) Organic light emitting diode display device
KR20220143228A (ko) 표시 장치 및 그 제조 방법
KR20220118597A (ko) 표시 장치 및 그의 제조 방법
CN111146228A (zh) 像素
US20220367768A1 (en) Display device and method of manufacturing the same
US11894393B2 (en) Display device