KR20220044060A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20220044060A
KR20220044060A KR1020200127494A KR20200127494A KR20220044060A KR 20220044060 A KR20220044060 A KR 20220044060A KR 1020200127494 A KR1020200127494 A KR 1020200127494A KR 20200127494 A KR20200127494 A KR 20200127494A KR 20220044060 A KR20220044060 A KR 20220044060A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting device
alignment
insulating layer
Prior art date
Application number
KR1020200127494A
Other languages
English (en)
Inventor
김근탁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200127494A priority Critical patent/KR20220044060A/ko
Priority to US17/347,411 priority patent/US20220102584A1/en
Priority to CN202111069544.XA priority patent/CN114335049A/zh
Publication of KR20220044060A publication Critical patent/KR20220044060A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 서로 이격하여 배치되는 제1 전극 및 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 제1 발광 소자 및 제2 발광 소자를 포함하고, 상기 제1 발광 소자와 상기 제2 발광 소자는 전기적으로 절연되도록 위치하고, 상기 제1 발광 소자와 상기 제2 발광 소자의 길이는 서로 다르다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 출광 효율을 개선할 수 있는 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 서로 이격하여 배치되는 제1 전극 및 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 제1 발광 소자 및 제2 발광 소자를 포함하고, 상기 제1 발광 소자와 상기 제2 발광 소자는 전기적으로 절연되도록 위치하고, 상기 제1 발광 소자와 상기 제2 발광 소자의 길이는 서로 다르다.
상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧을 수 있다.
상기 제1 발광 소자와 상기 제2 발광 소자 사이에 위치하는 절연층을 더 포함하고, 상기 제1 발광 소자 및 상기 제2 발광 소자는 기둥 형상이며, 상기 제2 발광 소자는 상기 제1 발광 소자를 덮는 상기 절연층의 오목한 부분에 위치할 수 있다.
상기 제2 발광 소자는 상기 제1 발광 소자의 일면과 적어도 일부 중첩하도록 배치될 수 있다.
상기 제1 전극은 절연층을 사이에 두고 위치하는 제1 하부 전극 및 제1 상부 전극을 포함하고, 상기 제2 전극은 상기 절연층을 사이에 두고 위치하는 제2 하부 전극 및 제2 상부 전극을 포함하며, 상기 제1 하부 전극 및 상기 제2 하부 전극은 제1 방향으로 서로 이격하여, 동일층에 위치하고, 상기 제1 상부 전극 및 상기 제2 상부 전극은 상기 제1 방향과 수직인 제2 방향으로 서로 이격하여, 동일층에 위치하며, 상기 제1 발광 소자는 상기 제1 하부 전극 및 상기 제2 하부 전극 사이에 배치되고, 상기 제2 발광 소자는 상기 제1 상부 전극 및 상기 제2 상부 전극 사이에 배치될 수 있다.
일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 위치하는 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 위에 위치하는 제1 발광 소자; 상기 제1 발광 소자 위에 위치하고, 상기 제1 발광 소자와 길이가 다른 제2 발광 소자; 상기 제1 발광 소자와 상기 제2 발광 소자 사이에 위치하는 절연층; 상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부를 상기 제1 전극과 연결하는 제1 접촉 전극; 및 상기 제1 발광 소자의 제2 단부 및 상기 제2 발광 소자의 제2 단부를 상기 제2 전극과 연결하는 제2 접촉 전극을 포함한다.
상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧을 수 있다.
상기 제1 전극 및 상기 제2 전극 위에 위치하는 제1 정렬 전극을 더 포함하고, 상기 제1 정렬 전극은 동일한 층에 위치하는 제1 서브 정렬 전극 및 제2 서브 정렬 전극을 포함하며, 상기 제1 서브 정렬 전극은 상기 제1 전극과 상기 제1 접촉 전극을 연결하고, 상기 제2 서브 정렬 전극은 상기 제2 전극과 상기 제2 접촉 전극을 연결할 수 있다.
상기 제1 발광 소자는 상기 제1 서브 정렬 전극 및 상기 제2 서브 정렬 전극과 적어도 일부 중첩하도록 위치할 수 있다.
상기 제1 정렬 전극과 동일한 층에 위치하는 두 개의 제2 정렬 전극을 더 포함하고, 상기 두 개의 제2 정렬 전극은 상기 제1 서브 정렬 전극 및 상기 제2 서브 정렬 전극과 이격하여, 상기 제1 서브 정렬 전극과 상기 제2 서브 정렬 전극 사이에 위치할 수 있다.
상기 제2 발광 소자는 상기 두 개의 제2 정렬 전극과 적어도 일부 중첩하도록 위치할 수 있다.
상기 제1 정렬 전극과 동일한 층에 위치하는 제1 보조 전극 및 제2 보조 전극을 더 포함하고, 상기 제1 보조 전극 및 상기 제2 보조 전극은 상기 제1 정렬 전극과 서로 이격하여, 상기 제1 정렬 전극을 사이에 두고 위치할 수 있다.
상기 제1 접촉 전극은 상기 절연층을 사이에 두고 서로 다른 층에 위치하는 제1 하부 접촉 전극 및 제1 상부 접촉 전극을 포함하고, 상기 제2 접촉 전극은 상기 절연층을 사이에 두고 서로 다른 층에 위치하는 제2 하부 접촉 전극 및 제2 상부 접촉 전극을 포함할 수 있다.
상기 제1 하부 접촉 전극은 상기 제1 서브 정렬 전극과 상기 제1 발광 소자의 제1 단부를 연결하고, 상기 제2 하부 접촉 전극은 상기 제2 서브 정렬 전극과 상기 제1 발광 소자의 제2 단부를 연결할 수 있다.
상기 제1 상부 접촉 전극은 상기 제1 보조 전극과 상기 제2 발광 소자의 제1 단부를 연결하고, 상기 제2 상부 접촉 전극은 상기 제2 보조 전극과 상기 제2 발광 소자의 제2 단부를 연결할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 상면에 제1 정렬 전극이 배치된 기판을 제공하는 단계; 상기 제1 정렬 전극과 중첩하는 일부 영역에 복수의 제1 발광 소자를 포함하는 제1 용액을 분사하여, 제1 발광 소자를 정렬하는 단계; 상기 제1 발광 소자를 덮도록 제1 절연층을 형성하는 단계; 및 상기 제1 절연층 위에 복수의 제2 발광 소자를 포함하는 제2 용액을 분사하여, 제2 발광 소자를 정렬하는 단계를 포함한다.
상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧을 수 있다.
상기 제2 발광 소자를 덮도록 제2 절연층을 형성하는 단계; 상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부가 노출되도록 상기 제2 절연층을 제거하는 단계; 및 노출된 상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부와 접촉하도록 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 절연층을 형성하고, 상기 제2 발광 소자를 정렬하기 전, 상기 제1 절연층 위에 제2 정렬 전극을 형성하는 단계를 더 포함하고, 상기 제2 발광 소자는 상기 제2 정렬 전극에 의해 정렬될 수 있다.
상기 제2 발광 소자 위에 제3 절연층을 형성하는 단계; 상기 제1 절연층 및 상기 제3 절연층의 일부 영역을 제거하는 단계; 및 노출된 상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부와 접촉하도록 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 표시 장치는 제2 발광 소자가 절연층을 사이에 두고 제1 발광 소자들 사이에서 위치하는바, 화소 내 발광 소자의 밀도를 증가시킬 수 있다. 이에 따라, 표시 장치의 휘도가 증가하고, 수명이 증가할 수 있다.
또한, 일 실시예에 따르면, 표시 장치는 1차 잉크젯 프린팅 공정, 2차 잉크젯 프린팅 공정을 통해, 제1 발광 소자 및 제2 발광 소자를 각각 정렬하는바, 한 번의 잉크젯 프린팅 공정을 시행할 때 보다, 발광 소자가 뭉치는 현상을 개선할 수 있다. 이에 따라, 표시 장치의 출광 효율을 개선시킬 수 있다.
일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 한 화소에 포함되는 구성 요소들의 전기적 연결 관계를 도시한 회로도이다.
도 3은 일 실시예에 따른 표시 장치의 한 화소에 포함되는 발광 소자를 개략적으로 도시한 사시도이다.
도 4는 일 실시예에 따른 표시 장치의 한 화소에서 발광 소자들의 배치를 개략적으로 도시한 평면도이다.
도 5a 및 도 5b는 도 4의 V-V'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 한 화소의 배치를 개략적으로 도시한 평면도이다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 8 내지 도 13은 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 14는 비교예에 따른 표시 장치의 제조 중 발광 소자가 정렬된 모습을 도시한 이미지이다.
도 15는 일 실시예에 따른 표시 장치의 단면도이다.
도 16 내지 도 21은 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 22는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 23은 일 실시예에 따른 표시 장치의 구동 효과를 설명하기 위한 그래프이다.
도 24, 도 25a, 및 도 25b는 일 실시예에 따른 표시 장치의 한 화소에서 발광 소자들의 배치를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명한다.
이하, 가로 방향은 제1 방향(DR1)으로 표시하였고, 가로 방향에 수직인 세로 방향은 제2 방향(DR2)으로 표시하였으며, 제1 방향(DR1) 및 제2 방향(DR2)에 수직인 방향은 제3 방향(DR3)으로 표시하였다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 기판(SUB), 및 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소(PXL)를 포함할 수 있다.
기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판으로 구현될 수 있고, 투명한 절연 물질을 포함하여 광의 투과가 가능할 수 있다.
기판(SUB)은 영상을 표시하는 표시 영역(DA), 및 영상을 표시하지 않고 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함한다.
표시 영역(DA)은 복수의 화소(PXL)가 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소(PXL)들을 구동하기 위한 구동부(미도시) 및 화소(PXL)들과 구동부를 연결하는 배선부(미도시)의 일부가 제공되는 영역일 수 있다.
화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호 등) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원)에 의해 구동되는 적어도 하나 이상의 발광 소자(LD, 도 2)를 포함할 수 있다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다. 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자(LD)들과 서로 병렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다.
구동부는 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 제공하며, 이에 따라 화소(PXL)의 구동을 제어할 수 있다. 구동부는 스캔 구동부, 발광 구동부, 및 데이터 구동부, 및 타이밍 제어부를 포함할 수 있다.
배선부는 구동부와 화소(PXL)들을 전기적으로 연결할 수 있다. 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터 라인, 발광 제어 라인 등과 연결되는 팬아웃(Fan-out) 라인일 수 있다. 또한, 배선부는 각 화소(PXL)의 전기적 특성 변화를 실시간으로 보상하기 위하여 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 제어 라인, 센싱 라인 등과 연결되는 팬아웃(Fan-out) 라인일 수 있다.
도 1에서는 하나의 화소(PXL)만이 도시되었으나, 실질적으로 복수개의 화소(PXL)가 표시 영역(DA)에 제공될 수 있다. 본 실시예에서, 화소(PXL)들은 스트라이프(stripe) 배열 구조 또는 펜타일(PenTile) 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 본 발명이 이에 한정되지는 않는다.
본 실시예에 따른 표시 장치는 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치에 적용될 수 있다.
본 실시예에 따른 표시 장치는 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로써, 모서리부가 라운드 형상을 가지는 것으로 도시되었으나, 본 발명은 이에 한정되는 것이 아니다. 실시예에 따라, 표시 장치는 모서리가 직각인 직사각형, 정사각형, 원형 등 다양한 형상으로 구현될 수 있다.
이하에서는, 도 2를 참조하여 일 실시예에 따른 표시 장치의 한 화소의 연결 관계를 살펴본다.
도 2는 일 실시예에 따른 표시 장치의 한 화소에 포함되는 구성 요소들의 전기적 연결 관계를 도시한 회로도이다.
도 2를 참조하면, 하나의 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자(LD)들을 포함한다.
구체적으로, 발광 유닛(EMU)은 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 전극(EL1)과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(EL2)과, 제1 및 제2 전극들(EL1, EL2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자(LD)를 포함할 수 있다. 일 실시예에서, 제1 전극(EL1)은 애노드(anode)일 수 있고, 제2 전극(EL2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자(LD)들 각각은, 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되는 일 단부 및 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다.
제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(EL1)과 제2 전극(EL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 각각의 유효 광원을 구성하는 발광 소자(LD)들 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자(LD)들과 함께 제1 및 제2 전극들(EL1, EL2) 사이에 병렬로 연결되되, 발광 소자(LD)들과는 반대 방향으로 제1 및 제2 전극(EL1, EL2) 사이에 연결된다. 이러한 역방향 발광 소자(LDr)는 제1 및 제2 전극들(EL1, EL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
발광 유닛(EMU)의 발광 소자(LD)들은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자(LD)들 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속된다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되는 경우, 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 표시 영역(DA)의 i번째 제어 라인(CLi) 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1~T3)과 스토리지 커패시터(Cst)를 포함한다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속되고, 제2 단자는 제1 전극(EL1)에 전기적으로 접속된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이에 따라, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 데이터 라인(Dj)에 접속되고, 제2 단자는 제1 노드(N1)에 접속된다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 접속된다. 제2 트랜지스터(T2)는 스캔 라인(Si)으로부터 턴-온 전압의 스캔 신호(하이 레벨)가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱 라인(SENj) 사이에 접속된다. 구체적으로, 제3 트랜지스터(T3)의 제1 단자는 제1 트랜지스터(T1)의 제1 단자에 접속되고, 제3 트랜지스터(T3)의 제2 단자는 센싱 라인(SENj)에 접속된다. 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 제어 라인(CLi)으로 공급되는 게이트-온 전압의 제어 신호(하이 레벨)에 의해 턴-온되어 센싱 라인(SENj)과 제1 트랜지스터(T1)를 전기적으로 연결한다. 센싱 기간은 표시 영역(DA)에 배치된 화소(PXL)들 각각의 특성 정보(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출하는 기간일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
도 2에서는 제1 내지 제3 트랜지스터들(T1~T3)이 모두 N타입 트랜지스터들인 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 제1 내지 제3 트랜지스터들(T1~T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다.
또한, 도 2에서는 발광 유닛(EMU)이 화소 회로(PXC)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 발광 유닛(EMU)은 제1 구동 전원(VDD)과 화소 회로(PXC)의 사이에 접속될 수도 있다.
또한, 도 2에서는 각각의 발광 유닛(EMU)을 구성하는 발광 소자(LD)들이 모두 병렬로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자(LD)들을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수도 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
이하에서는 도 3을 참조하여, 전술한 발광 소자의 구조에 대하여 살펴본다.
도 3은 일 실시예에 따른 표시 장치의 한 화소에 포함되는 발광 소자를 개략적으로 도시한 사시도이다. 도 3에서는 기둥 형상의 발광 소자를 도시하였으나, 본 발명에 의한 발광 소자의 종류 및/또는 형상은 이에 한정되지 않는다.
도 3을 참조하면, 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 및 제1 반도체층(11)과 제2 반도체층(13) 사이에 위치하는 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L1) 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L1) 방향이라고 하면, 발광 소자(LD)는 길이(L1) 방향을 따라 일 단부와 타 단부를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, “막대형”이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L1) 방향으로 긴(즉, 종횡비(aspect ratio)가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L1)는 그 직경(D1)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D1) 및/또는 길이(L1)를 가질 수 있다. 일례로, 발광 소자(LD)의 길이(L1)는 약 100 nm 내지 10㎛ 일 수 있고, 발광 소자(LD)의 직경(D1)은 약 2㎛ 내지 6㎛ 일 수 있으며, 발광 소자(LD)의 종횡비는 약 1.2 내지 약 100 사이의 범위일 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
상술한 실시예에서는, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연막(14)을 더 포함한다. 절연막(14)은 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 반도체층(11) 및 제2 반도체층(13)의 일 영역을 더 둘러쌀 수 있다. 실시예에 따라, 절연막(14)은 길이(L1) 방향에서 발광 소자(LD)의 양단에 위치한 제1 반도체층(11) 및 제2 반도체층(13) 각각의 일단, 일 예로 원기둥의 두 밑면(발광 소자(LD)의 상부면 및 하부면)은 커버하지 않고 노출할 수도 있다.
실시예에 따라, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 산화 티타늄(TiOx), 산화 하프늄(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnO), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFx), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNx), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 본 발명이 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 절연막(14)의 재료로 사용될 수 있다. 즉, 절연막(14)의 구성 물질이 특별히 한정되지는 않으며, 절연막(14)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
절연막(14)은 단일막의 형태로 제공되거나 적어도 이중막을 포함한 다중막의 형태로 제공될 수 있다. 일례로, 절연막(14)이 순차적으로 적층된 제1 레이어와 제2 레이어를 포함한 이중막으로 구성될 경우, 제1 레이어와 제2 레이어는 서로 상이한 물질(또는 재료)로 구성될 수 있으며, 상이한 공정으로 형성될 수 있다. 실시예에 따라, 제1 레이어와 제2 레이어는 동일한 물질(또는 재료)을 포함할 수도 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 절연막(14) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극을 추가적으로 포함할 수 있다.
발광 소자(LD)의 일단 측면에 배치될 수 있는 전극(미도시)은 오믹(Ohmic) 컨택 전극 또는 쇼트키(Schottky) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 전극은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연막(14)이 제공되면, 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연막(14)이 형성되면, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자(LD)들을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 발광 소자(LD)들이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
이하에서는 도 4, 도 5a, 및 도 5b를 참조하여, 일 실시예에 따른 표시 장치에서 배치되는 발광 소자들에 대하여 살펴본다.
도 4는 일 실시예에 따른 표시 장치의 한 화소에서 발광 소자들의 배치를 개략적으로 도시한 평면도이고, 도 5a 및 도 5b는 도 4의 V-V'선을 따라 자른 단면도이다.
한 화소(PXL)는 기판(SUB)의 표시 영역(DA)의 일부인 화소 영역(PXA)에 형성될 수 있다.
도 4를 참조하면, 한 화소(PXL)는 제1 전극(EL1), 제2 전극(EL2), 및 복수의 발광 소자(LD)를 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 서로 길이가 다른 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)를 포함할 수 있다. 제2 발광 소자(LD2)의 길이(L2)는 제1 발광 소자(LD1)의 길이(L1)보다 짧을 수 있다. 예를 들면, 제2 발광 소자(LD2)의 길이(L2)는 제1 발광 소자(LD1)의 길이(L1)보다 2㎛ 이상 짧을 수 있다.
제1 전극(EL1)과 제2 전극(EL2)은 기판(SUB) 상에서 제1 방향(DR1)으로 서로 이격하여 제2 방향(DR2)으로 나란하게 위치한다. 제1 전극(EL1)은 전술한 도 2의 제1 전극(EL1)에 대응되고, 제2 전극(EL2)은 전술한 도 2의 제2 전극(EL2)에 대응될 수 있다.
복수의 제1 발광 소자(LD1) 및 복수의 제2 발광 소자(LD2)는 제1 전극(EL1) 및 제2 전극(EL2) 사이에 배치된다.
복수의 제1 발광 소자(LD1)는 각각 서로 이격하여 제1 방향(DR1)(또는, 길이 방향)으로 나란하게 위치할 수 있다. 또한, 복수의 제2 발광 소자(LD2)는 각각 서로 이격하여, 제1 방향(DR1)(또는, 길이 방향)으로 나란하게 위치할 수 있다. 즉, 제2 방향(DR2)에서 서로 이격한 복수의 제1 발광 소자(LD1) 사이에는 제2 발광 소자(LD2)가 위치할 수 있다. 일 예로, 서로 인접한 두 개의 제1 발광 소자(LD1) 사이에는 하나의 제2 발광 소자(LD2)가 위치할 수 있다.
제1 전극(EL1) 및 제2 전극(EL2) 사이에 복수의 제1 발광 소자(LD1)가 배치된 후, 복수의 제1 발광 소자(LD1)와 다른 층에는 복수의 제2 발광 소자(LD2)가 배치될 수 있다. 제1 전극(EL1)과 제2 전극(EL2) 사이에서, 복수의 제1 발광 소자(LD1)와 복수의 제2 발광 소자(LD2)는 동일한 방향, 일 예로, 제1 방향(DR1)(또는, 해당 발광 소자의 길이 방향)으로 정렬될 수 있다. 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)의 정렬 방법은 도 8 이하에서 살펴본다.
도 4에서는, 평면상 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들이 서로 중첩하지 않도록 배치되어 있으나, 본 발명은 이에 한정되지 않는다. 실시예에 따라, 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들은 일면이 서로 중첩하도록 배치될 수 있다.
도 5a를 참조하면, 단면상 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들 사이에는 절연층(INS)이 위치한다. 이에 따라, 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들은 전기적으로 서로 절연될 수 있다.
절연층(INS)은 제1 발광 소자(LD1)들을 덮도록 위치한다. 절연층(INS)의 표면은 제1 발광 소자(LD1)의 표면에 대응하도록, 굴곡진 형상으로 구현될 수 있다. 일 실시예에서는, 원기둥 형상으로 구현된 제1 발광 소자(LD1)의 표면에 대응하여, 단면상에서 볼 때, 절연층(INS)의 표면이 반원 형상으로 구현되었으나, 본 발명은 이에 한정되지 않는다. 실시예에 따라, 제1 발광 소자(LD1)가 다각형 기둥으로 구현되는 경우, 단면에서 볼 때, 절연층(INS)의 표면은 다각형의 형상으로 구현될 수 있다.
제2 발광 소자(LD2)들은 절연층(INS) 위에 위치하며, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1) 사이에 위치한다. 이에 따라, 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1)를 덮는 절연층(INS)의 오목한 부분에 대응하도록 위치할 수 있다.
도 5b를 참조하면, 단면상 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들 사이에는 절연층(INS)이 위치한다. 이에 따라, 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들은 전기적으로 서로 절연될 수 있다.
제1 발광 소자(LD1)들은 서로 이격하여 기판(SUB) 위에 위치한다.
절연층(INS)은 제1 발광 소자(LD1)들과 기판(SUB)을 덮도록 위치한다. 절연층(INS)의 표면은 제1 발광 소자(LD1)의 표면에 대응하도록 굴곡진 형상으로 구현될 수 있다.
제2 발광 소자(LD2)들은 절연층(INS) 위에 위치하며, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1) 사이에 위치한다. 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1) 사이에서 기판(SUB)을 덮는 절연층(INS) 위에 위치할 수 있다. 구체적으로, 서로 이격된 두 개의 제1 발광 소자(LD1) 사이에 하나의 제2 발광 소자(LD2)가 위치한다. 이에 따라, 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들은 절연층(INS)을 사이에 두고 전기적으로 절연되어 있으나, 단면상 거의 동일한 높이에 위치할 수 있다.
일 실시예에 따른 표시 장치는 제2 발광 소자(LD2)가 절연층(INS)을 사이에 두고 제1 발광 소자(LD1)들 사이에서 위치하는바, 화소(PXL) 내의 발광 소자(LD)의 밀도를 증가시킬 수 있다. 이에 따라, 표시 장치의 휘도가 증가하고, 수명이 증가할 수 있다.
이하에서는, 도 6 및 도 7을 참조하여, 일 실시예에 따른 표시 장치의 구체적인 구조를 살펴본다.
도 6은 일 실시예에 따른 표시 장치의 한 화소의 배치를 개략적으로 도시한 평면도이고, 도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 6에서는 편의를 위하여 발광 소자(LD)들에 전기적으로 연결된 트랜지스터들 및 트랜지스터들에 전기적으로 연결된 신호선들의 도시를 생략하였다.
도 6을 참조하면, 각 화소(PXL)는 기판(SUB)의 표시 영역(DA)에 마련된 화소 영역(PXA)에 형성될 수 있다. 화소 영역(PXA)은 발광 영역(EMA)과 발광 영역(EMA)을 제외한 비발광 영역인 주변 영역을 포함할 수 있다.
각 화소(PXL)는 주변 영역에 위치한 뱅크(BNK)를 포함할 수 있다. 뱅크(BNK)는 해당 화소(PXL)와 그에 인접한 인접 화소(PXL)들 각각의 화소 영역(PXA) 또는 발광 영역(EMA)을 정의(또는 구획)하는 구조물 일 수 있다. 일 실시예에 있어서, 뱅크(BNK)는 각각의 화소(PXL)에 발광 소자(LD)들을 공급하는 과정에서, 발광 소자(LD)들이 공급되어야 할 영역을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예로, 뱅크(BNK)에 의해 각 화소(PXL)의 발광 영역(EMA)이 구획됨으로써, 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다.
뱅크(BNK)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 해당 화소(PXL)와 그에 인접한 화소(PXL)들 사이에서 빛이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 뱅크(BNK)는 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
뱅크(BNK)는 화소 영역(PXA)에서 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 적어도 하나 이상의 개구를 포함할 수 있다. 일 예로, 뱅크(BNK)는 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 개구(OP1) 및 제2 개구(OP2)를 포함할 수 있다.
일 실시예에 있어서, 각 화소(PXL)의 발광 영역(EMA)과 뱅크(BNK)의 제2 개구(OP2)는 대응될 수 있다. 화소 영역(PXA)에서, 뱅크(BNK)의 제1 개구(OP1)는 제2 개구(OP2)로부터 이격되어 위치하며, 화소 영역(PXA)의 일측(일 예로, 상측 또는 하측)에 인접하여 위치할 수 있다. 일 예로, 뱅크(BNK)의 제1 개구(OP1)는 화소 영역(PXA)의 상측에 인접하여 위치할 수 있다.
화소(PXL)는 제1 전극(EL1), 제2 전극(EL2), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 및 발광 소자(LD)를 포함할 수 있다.
제1 전극(EL1)과 제2 전극(EL2)은 제1 방향(DR1)으로 서로 이격되어 위치한다.
제1 전극(EL1)은 표시 장치의 제조 과정에서 발광 소자(LD)들이 화소 영역(PXA)에 공급 및 정렬된 이후, 제1 개구(OP1)에서 다른 전극들(일 예로, 제2 방향(DR2)으로 인접한 인접 화소(PXL)들 각각에 제공된 제1 전극(미도시))로부터 분리될 수 있다. 즉, 뱅크(BNK)의 제1 개구(OP1)는 제1 전극(EL1)에 대한 분리 공정을 위해 구비될 수 있다.
제1 전극(EL1)은 제1 컨택홀(CH1)을 통해 도 2를 참조하여 설명한 제1 트랜지스터(T1)와 전기적으로 연결될 수 있고, 제2 전극(EL2)은 제2 컨택홀(CH2)을 통해 도 2를 참조하여 설명한 제2 구동 전원(VSS)(또는 제2 전원 라인(PL2))과 전기적으로 연결될 수 있다.
제1 접촉 전극(CNE1)은 발광 소자(LD)들 각각의 제1 단부(EP1)와 제1 전극(EL1)과 중첩하도록 위치하며, 제1 단부(EP1)와 제1 전극(EL1)을 물리적 및/또는 전기적으로 연결한다.
제2 접촉 전극(CNE2)은 발광 소자(LD)들 각각의 제2 단부(EP2)와 제2 전극(EL2)과 중첩하도록 위치하며, 제2 단부(EP2)와 제2 전극(EL2)을 물리적 및/또는 전기적으로 연결한다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 평면상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)의 형상은 발광 소자(LD)들 각각과 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제1 접촉 전극(CNE1) 과 제2 접촉 전극(CNE2)의 형상은 각각 그 하부에 배치된 제1 전극(EL1) 및 제2 전극(EL2)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)들은 복수의 제1 발광 소자(LD1)와 복수의 제2 발광 소자(LD2)를 포함한다. 복수의 제1 발광 소자(LD1) 및 복수의 제2 발광 소자(LD2)는 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치될 수 있다.
복수의 제1 발광 소자(LD1) 및 복수의 제2 발광 소자(LD2)는 각각 길이(L1, L2) 방향으로 양단에 위치한 제1 단부(EP1)(또는 일 단부)와 제2 단부(EP2)(또는 타 단부)를 포함한다. 일 예로, 복수의 제1 발광 소자(LD1)는 길이(L1) 방향으로 양단에 위치한 제1 단부(EP1)와 제2 단부(EP2)를 포함하고, 복수의 제2 발광 소자(LD2)는 길이(L2) 방향으로 양단에 위치한 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다.
제1 및 제2 발광 소자들(LD1, LD2) 각각의 제1 단부(EP1)는 제1 전극(EL1)과 중첩하며, 제1 전극(EL1)과 연결될 수 있고, 제1 및 제2 발광 소자들(LD1, LD2) 각각의 제2 단부(EP2)는 제2 전극(EL2)과 중첩하며, 제2 전극(EL2)과 연결될 수 있다. 일 실시예에 있어서, 제1 단부(EP1)는 제1 전극(EL1) 상에 직접적으로 제공되지 않고, 적어도 하나의 접촉 전극(일 예로, 제1 접촉 전극(CNE1))을 통해 제1 전극(EL1)과 전기적으로 연결될 수 있다. 또한, 제1 및 제2 발광 소자들(LD1, LD2) 각각의 제2 단부(EP2)는 제2 전극(EL2) 상에 직접적으로 제공되지 않고, 적어도 다른 접촉 전극(일 예로, 제2 접촉 전극(CNE2))을 통해 제2 전극(EL2)과 전기적으로 연결될 수 있다.
복수의 제1 발광 소자(LD1) 및 복수의 제2 발광 소자(LD2)는 일 면이 서로 중첩하도록 배치될 수 있다.
도 6에는 평면상 복수의 제1 발광 소자(LD1) 및 복수의 제2 발광 소자(LD2)의 일면이 서로 중첩하여 배치된 구조가 도시되었다. 단면상 제1 발광 소자(LD1)와 제2 발광 소자(LD2)의 중첩 구조는 도 7에 도시되어 있다.
도 7을 참조하면, 표시 장치는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있고, 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다.
화소 회로층(PCL)은 버퍼층(BFL), 적어도 하나의 트랜지스터(T), 적어도 하나의 스토리지 커패시터(Cst), 구동 전압 배선(DLV), 복수의 절연층(GI, ILD1, ILD2), 및 보호층(PSV)을 포함할 수 있다.
버퍼층(BFL)은 화소 회로(도 2의 'PXC' 참고)에 포함된 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 예를 들면, 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
트랜지스터(T)는 발광 소자(LD)들의 구동 전류를 제어하는 구동 트랜지스터(T1) 및 구동 트랜지스터(T1)에 전기적으로 연결된 스위칭 트랜지스터(미도시)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로층(PCL)은 구동 트랜지스터(T1)와 스위칭 트랜지스터 외에 다른 기능을 수행하는 회로 소자들을 더 포함할 수 있다. 구동 트랜지스터(T1)는 도 2를 참조하여 설명한 제1 트랜지스터(T1)일 수 있고, 스위칭 트랜지스터는 도 2를 참조하여 설명한 제2 트랜지스터(T2)일 수 있다. 이하의 실시예에서는, 구동 트랜지스터(T1) 및 스위칭 트랜지스터를 포괄하여 명명할 때에는 트랜지스터(T)라고 한다.
트랜지스터(T)는 반도체 패턴(SCL), 게이트 전극(GE), 소스 전극(ET1), 및 드레인 전극(ET2)을 포함할 수 있다. 실시예에 따라, 소스 전극(ET1), 드레인 전극(ET2)은 서로 바뀔 수도 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 위에 위치한다. 반도체 패턴(SCL)은 소스 전극(ET1)에 연결되는 소스 영역과 드레인 전극(ET2)에 연결되는 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다. 채널 영역은 트랜지스터(T)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCL)은 다결정 실리콘(poly silicon), 비정질 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다.
게이트 절연층(GI)은 반도체 패턴(SCL) 및 버퍼층(BFL)을 덮도록 반도체 패턴(SCL) 위에 위치한다. 게이트 절연층(GL)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다.
게이트 전극(GE)은 반도체 패턴(SCL)의 채널 영역과 대응되도록 게이트 절연층(GI) 위에 위치한다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막으로 구성될 수 있다. 또한, 게이트 전극(GE)은 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 구성될 수 있다.
하부 전극(LE)은 구동 트랜지스터(T1)의 게이트 전극(GE)과 동일한 층에 위치하며, 동일한 물질을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 절연층(GI) 및 스토리지 커패시터(Cst)의 하부 전극(LE)을 덮도록, 스토리지 커패시터(Cst)의 하부 전극(LE) 위에 위치한다. 제1 층간 절연층(ILD1)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
상부 전극(LE)은 제1 층간 절연층(ILD1) 위에 위치하며, 제1 층간 절연층(ILD1)을 사이에 두고 하부 전극(LE)과 중첩하며, 스토리지 커패시터(Cst)를 구성한다.
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1), 상부 전극(UE)을 덮도록, 상부 전극(UE) 위에 위치한다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연층(ILD2)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다.
소스 전극(ET1) 및 드레인 전극(ET2)은 제2 층간 절연층(ILD2) 위에 위치하며, 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택홀들을 통해 각각 반도체 패턴(SCL)의 소스 영역 및 드레인 영역에 연결될 수 있다.
구동 전압 배선(DVL)은 제2 층간 절연층(ILD2) 위에 위치한다. 구동 전압 배선(DVL)은 도 2를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다. 이에 따라, 제2 구동 전원(VSS)의 전압이 구동 전압 배선(DVL)으로 인가될 수 있다. 도면에 도시되지 않았으나, 화소 회로층(PCL)은 제1 구동 전원(VDD)에 연결된 제1 전원 라인을 더 포함할 수 있다. 제1 전원 라인은 표시 소자층(DPL)의 일부 구성, 일 예로, 제1 전극(EL1)과 전기적으로 연결되고, 구동 전압 배선(DVL)은 상기 표시 소자층(DPL)의 다른 구성, 일 예로, 제2 전극(EL2)과 전기적으로 연결될 수 있다.
본 실시예에서, 구동 전압 배선(DVL)이 트랜지스터(T)의 소스 전극(ET1) 및 드레인 전극(ET2)과 동일한 층에 위치하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동 전압 배선(DVL)은 화소 회로층(PCL)에 구비된 도전층들 중 어느 하나의 도전층과 동일한 층에 위치할 수 있다.
보호층(PSV)은 트랜지스터(T), 구동 전압 배선(DVL), 및 제2 층간 절연막(ILD2)을 덮도록, 제2 층간 절연막(ILD2) 위에 위치한다. 보호층(PSV)은 유기 절연막 및/또는 무기 절연막을 포함할 수 있다. 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV)은 구동 트랜지스터(T1)의 드레인 전극(ET2)을 노출하는 제1 컨택홀(CH1)과 구동 전압 배선(DVL)을 노출하는 제2 컨택홀(CH2)을 포함한다.
보호층(PSV) 위에는 표시 소자층(DPL)이 위치한다.
표시 소자층(DPL)은 제1 전극(EL1), 제2 전극(EL2), 뱅크(BNK), 제1 정렬 전극(AIG1), 제2 정렬 전극(AIG2), 발광 소자(LD), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 및 복수의 절연층(INS1, INS2, INS3, INS4)을 포함할 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 보호층(PSV) 위에 위치한다. 제1 전극(EL1)과 제2 전극(EL2) 각각은 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 제3 방향(DR3))으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 제1 전극(EL1)과 제2 전극(EL2) 각각은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등을 포함하는 단일막으로 구성될 수 있다. 또한, 제1 전극(EL1)과 제2 전극(EL2) 각각은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 더 포함하는 다중막으로 구성될 수 있다.
제1 전극(EL1)은 보호층(PSV)의 제1 컨택홀(CH1)을 통해 트랜지스터(T)의 드레인 전극(ET2)과 물리적 및/또는 전기적으로 연결될 수 있다. 제2 전극(EL2)은 보호층(PSV)의 제2 컨택홀(CH2)을 통해 구동 전압 배선(DVL)과 물리적 및/또는 전기적으로 연결될 수 있다.
제1 절연층(INS1)은 제1 전극(EL1), 제2 전극(EL2), 및 보호층(PSV)을 덮도록, 제1 전극(EL1)과 제2 전극(EL2) 위에 위치한다. 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 일 예로, 제1 절연층(INS1)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자(LD)들을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있다.
제1 절연층(INS1) 위에는 제1 정렬 전극(AIG1) 및 제2 정렬 전극(AIG2)이 위치한다.
제1 정렬 전극(AIG1)은 제1 발광 소자(LD1)를 정렬시키기 위한 것으로, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)을 포함한다. 제1 정렬 전극(AIG1)에는 제1 발광 소자(LD1)를 정렬시키기 위한 전압이 인가될 수 있다.
제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 단부(EP2)는 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)을 향하도록 배치될 수 있다. 일 예로, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 서브 정렬 전극(AIG11)을 향하도록 배치될 수 있고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제2 서브 정렬 전극(AIG12)을 향하도록 배치될 수 있다. 제1 발광 소자(LD1)는 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)과 적어도 일부 중첩하도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 제1 발광 소자(LD1)는 단면 상에서 볼 때, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)과 중첩되지 않도록 배치될 수도 있다.
일 실시예에서, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이의 거리(dd1)는 제1 발광 소자(LD1)의 길이(L1)보다 길 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 서브 정렬 전극(AIG11)은 제1 절연층(INS1)의 제3 컨택홀(CH3)을 통해 제1 전극(EL1)과 물리적 및/또는 전기적으로 연결되어 있다. 또한, 제2 서브 정렬 전극(AIG12)은 제4 컨택홀(CH4)을 통해 제2 전극(EL2)과 물리적 및/또는 전기적으로 연결되어 있다. 이에 따라, 제1 서브 정렬 전극(AIG11)에는 제1 구동 전원(VDD, 도 2)의 전압이 인가될 수 있고, 제2 서브 정렬 전극(AIG12)에는 제2 구동 전원(VSS, 도 2)의 전압이 인가될 수 있다.
제2 정렬 전극(AIG2)은 제2 발광 소자(LD2)를 정렬시키기 위한 것으로, 제1 방향(DR1)에서 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 위치한다. 제2 정렬 전극(AIG2)은 두 개의 제2 정렬 전극(AIG2)으로 구성될 수 있고, 두 개의 제2 정렬 전극(AIG2)은 제1 방향(DR1)에서 서로 이격하여 위치하며, 각각의 제2 정렬 전극(AIG2)은 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)과 서로 이격하여 위치한다.
두 개의 제2 정렬 전극(AIG2)에는 제2 발광 소자(LD2)를 정렬시키기 위한 전압이 인가될 수 있다.
제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)을 향하도록 배치될 수 있다. 단면상에서 볼 때, 제2 발광 소자(LD2)는 두 개의 제2 정렬 전극(AIG2)과 적어도 일부 중첩하도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 발광 소자(LD2)는 두 개의 제2 정렬 전극(AIG2)과 중첩되지 않을 수도 있다. 일 실시예에서, 두 개의 제2 정렬 전극(AIG2) 사이의 거리(d2)는 제2 발광 소자(LD2)의 길이(L2)와 같거나 짧을 수 있다. 또한, 두 개의 제2 정렬 전극(AIG2) 사이의 거리(dd2)는 제1 발광 소자(LD1)의 길이(L1)보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 제2 정렬 전극(AIG2)은 생략될 수 있으며, 제2 발광 소자(LD2)는 제1 정렬 전극(AIG1)에 정렬 전압(또는, 정렬 신호)이 인가되어 정렬될 수도 있다. 또한, 제2 정렬 전극(AIG2)은 제2 발광 소자(LD2)의 하부에 직접 접촉하도록 위치할 수도 있다. 이러한 구조는 이하 도 15에서 살펴본다.
제2 절연층(INS2)은 제1 절연층(INS1)을 덮도록 제1 절연층(INS1) 위에 위치한다. 제2 절연층(INS2)은 제1 정렬 전극(AIG1) 및 제2 정렬 전극(AIG2)의 전면(또는, 상면)이 노출될 수 있도록 부분적으로 개구될 수 있다. 제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 일 예로, 제2 절연층(INS2)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 실시예에 따라, 제2 절연층(INS2)은 제1 발광 소자(LD1)들의 지지면을 평탄화시키는데 유리한 유기 절면막으로 이루어질 수 있다.
제2 절연층(INS2) 위에는 뱅크(BNK)가 위치한다. 뱅크(BNK)는 발광 영역(EMA)에 발광 소자(LD)들을 공급하는 단계에서, 발광 소자(LD)들이 혼합된 용액이 인접한 화소(PXL)의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 용액이 공급되도록 제어하는 댐 구조물일 수 있다.
제2 절연층(INS2) 위에는 제1 발광 소자(LD1)가 위치한다. 제1 발광 소자(LD1)는 그 길이(L1) 방향인 제1 방향(DR1)과 평행하도록 뱅크(BNK)들 사이의 제2 절연층(INS2)에 위치할 수 있다. 제1 발광 소자(LD1)는 제2 정렬 전극(AIG2)과 중첩하도록 위치하고, 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)의 가장자리를 벗어나도록(또는, 중첩하지 않도록) 위치할 수 있다.
제1 발광 소자(LD1), 제1 정렬 전극(AIG1), 제2 절연층(INS2), 뱅크(BNK) 위에는 제3 절연층(INS3)이 위치한다. 제3 절연층(INS3)은 제1 발광 소자(LD1), 제1 정렬 전극(AIG1), 및 제2 절연층(INS2)의 표면의 일부가 노출되도록 부분적으로 개구될 수 있다.
제3 절연층(INS3)은 제1 발광 소자(LD1)의 표면을 부분적으로 덮을 수 있다. 이에 따라, 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 단부(EP2)는 노출되어, 각각 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다. 또한, 제1 발광 소자(LD1)의 상면을 일부 덮는 제3 절연층(INS3)은 제1 발광 소자(LD1)가 정렬된 후, 제1 발광 소자(LD1)가 고정하여, 제1 발광 소자(LD1)가 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제3 절연층(INS3)은 제1 정렬 전극(AIG1)의 상면을 부분적으로 덮을 수 있는바, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG2)의 노출된 상부면은 각각 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다. 또한, 제3 절연층(INS3)은 제1 발광 소자(LD1)의 상면의 일부를 덮도록 배치될 수 있다.
제3 절연층(INS3)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
제3 절연층(INS3) 위에는 제2 발광 소자(LD2)가 위치한다. 제2 발광 소자(LD2)는 제2 정렬 전극(AIG2)과 중첩하도록 위치하고, 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)의 가장자리를 벗어날(또는, 중첩할) 수 있다. 또한, 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 제1 발광 소자(LD1)의 상면에 위치하는 제3 절연층(INS3)의 가장자리와 일치할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제3 절연층(INS3) 및 제2 발광 소자(LD2) 위에는 제4 절연층(INS4)이 위치한다. 제4 절연층(INS4)은 제2 발광 소자(LD2)의 표면 일부가 노출되도록 부분적으로 개구될 수 있다. 이에 따라, 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 각각 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다.
제3 절연층(INS3) 위에 위치하는 제4 절연층(INS4)의 가장자리는 제3 절연층(INS3)의 가장자리와 일치할 수 있다. 이에 따라, 제3 절연층(INS3)과 제4 절연층(INS4)은 제1 정렬 전극(AIG1)의 상면을 노출시켜, 제1 정렬 전극(AIG1)이 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결되도록 할 수 있다.
제4 절연층(INS4)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
제1 접촉 전극(CNE1)은 제1 정렬 전극(AIG1), 제1 발광 소자(LD1), 및 제2 발광 소자(LD2) 위에 위치한다. 구체적으로, 제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG11)의 상면 중 일 부분, 제1 발광 소자(LD1)의 제1 단부(EP1), 제2 발광 소자(LD2)의 제1 단부(EP1), 제3 절연층(INS3)의 일부분 및 제4 절연층(INS4)의 일부분과 접촉한다.
제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG1)으로부터 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 발광 소자(LD2)의 제1 단부(EP1)에 제1 구동 전원(VDD, 도 2)의 전압을 전달할 수 있다.
제2 접촉 전극(CNE2)은 제1 정렬 전극(AIG1), 제1 발광 소자(LD1), 및 제2 발광 소자(LD2) 위에 위치한다. 구체적으로, 제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG12)의 상면 중 일 부분, 제1 발광 소자(LD1)의 제2 단부(EP2), 제2 발광 소자(LD2)의 제2 단부(EP2), 제3 절연층(INS3)의 일부분 및 제4 절연층(INS4)의 일부분과 접촉한다.
제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG2)으로부터 제1 발광 소자(LD1)의 제2 단부(EP2) 및 제2 발광 소자(LD2)의 제2 단부(EP2)에 제2 구동 전원(VSS, 도 2)의 전압을 전달할 수 있다.
제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)은 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)로부터 방출되어 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG2)에 의해 반사된 광이 손실없이 표시 장치의 화상 표시 방향(예를 들면, 제3 방향(DR3))으로 진행되도록 하기 위하여 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 물질(또는 재료) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)은 다양한 불투명 도전성 물질(또는 재료)로 구성될 수도 있다. 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)은 단일막 또는 다중막으로 형성될 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 동일한 층에 제공될 수 있다. 이 경우, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 상이한 공정으로 형성되어 서로 상이한 층에 제공될 수도 있다.
도시되지 않았지만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 상에는 절연층이 위치할 수 있다. 절연층은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 절연층은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 절연층은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자(LD)들을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
실시예에 따라, 표시 소자층(DPL)은 절연층 외에도 광학층을 선택적으로 더 포함하여 구성될 수도 있다. 일 예로, 표시 소자층(DPL)은 발광 소자(LD)들에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들을 포함한 컬러 변환층을 더 포함할 수 있다.
다른 실시예에 따라, 절연층 상부에는 적어도 한 층의 오버코트층(일 예로, 표시 소자층(DPL)의 상면을 평탄화하는 층)이 더 배치될 수도 있다.
이하에서는 도 8 내지 도 14를 참조하며, 도 7의 표시 장치의 제조 방법을 구체적으로 살펴본다.
도 8 내지 도 13은 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이고, 도 14는 비교예에 따른 표시 장치의 제조 중 발광 소자가 정렬된 모습을 도시한 이미지이다.
도 8 내지 도 13에서는 도 7을 참조하는바, 도 7에서 설명한 내용과 중복된 내용은 생략하여 설명한다.
먼저, 도 8을 참조하면, 상면에 화소 회로층(PCL) 및 표시 소자층(DPL)의 일부가 형성된 기판(SUB)이 제공된다. 기판(SUB) 위에는 화소 회로층(PCL)이 형성되어 있고, 화소 회로층(PCL) 위에는 제1 절연층(INS1), 제2 절연층(INS2), 제1 정렬 전극(AIG1), 제2 정렬 전극(AIG2), 뱅크(BNK)가 형성되어 있다.
표시 소자층(DPL)에 제1 발광 소자(LD1)를 형성하기 위하여, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12)이 중첩하는 일부 영역에 소정의 제1 용액(INK1)이 분사된다.
제1 용액(INK1)은 솔벤트와 고형분을 포함할 수 있고, 고형분은 복수의 제1 발광 소자(LD1)를 포함할 수 있다. 일 예로, 솔벤트는 아세톤, 물, 알코올, 피그미아, 톨루엔 등으로 이루어지며, 상온 또는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 제1 용액(INK1)은 잉크젯 프린팅 방식에 의해 분사될 수 있다.
제1 용액(INK1)이 분사된 후, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12)에 소정의 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 전계가 형성되면서, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12)의 사이에 복수의 제1 발광 소자(LD1)가 정렬하게 된다. 복수의 제1 발광 소자(LD1)는 전술한 도 4 및 도 6에서와 같이, 평면상에서 볼 때, 제2 방향(DR2)에서 서로 이격하여 배치될 수 있다.
제1 발광 소자(LD1)가 정렬된 이후에는 제1 용액(INK1)을 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 제1 발광 소자(LD1)를 안정적으로 배열할 수 있다.
일 실시예에서, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에는 비교예에 따른 실시예에 비하여, 약 1/2정도 개수의 제1 발광 소자(LD1)들만이 배치되도록, 복수의 제1 발광 소자(LD1)를 포함하는 제1 용액(INK1)이 분사될 수 있다. 반면, 비교예에 따른 실시예에서는 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이를 전체적으로 채우도록 복수의 제1 발광 소자(LD1)를 포함하는 제1 용액(INK1)이 분사될 수 있다. 그러므로, 비교예에 따른 실시예에서는 제1 발광 소자(LD1)들이 정렬될 때, 일부 영역에 뭉침 현상이 발생할 수 있다. 도 14를 참조하면, 일부 영역에 발광 소자(LD)들이 뭉쳐있는 이미지를 확인할 수 있다.
일 실시예에서 제1 용액(INK1)에 포함된 제1 발광 소자(LD1)들의 개수는 비교예에 따른 실시예에서 제1 용액(INK1)에 포함된 제1 발광 소자(LD1)들의 개수보다 적을 수 있다. 이 경우, 일 실시예에서 제1 용액(INK1)이 분사되어 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에, 제1 발광 소자(LD1)들이 정렬될 때, 각각의 제1 발광 소자(LD1)와 그에 인접한 제1 발광 소자(LD1) 사이의 간격이 충분히 확보될 수 있다. 이에 따라, 일 실시예에서는 비교예보다 발광 소자(LD)들의 뭉침 현상이 개선될 수 있다.
도 9를 참조하면, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 정렬된 제1 발광 소자(LD1), 제1 서브 정렬 전극(AIG11), 제2 서브 정렬 전극(AIG12), 뱅크(BNK), 및 제2 절연층(INS2)의 표면을 덮도록 제3 절연층(INS3)을 형성한다.
도 10을 참조하면, 제1 발광 소자(LD1)의 상면과 대응되는 제3 절연층(INS3) 위에 제2 용액(INK2)이 분사된다. 제2 용액(INK2)은 두 개의 제2 정렬 전극(AIG2) 사이와 대응하는 영역과 중첩하도록 분사될 수 있다.
제2 용액(INK2)은 솔벤트와 고형분을 포함할 수 있고, 고형분은 복수의 제2 발광 소자(LD2)를 포함할 수 있다. 일 예로, 솔벤트는 아세톤, 물, 알코올, 피그미아, 톨루엔 등으로 이루어지며, 상온 또는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 제2 용액(INK2)은 잉크젯 프린팅 방식에 의해 분사될 수 있다.
제2 용액(INK2)이 분사된 후, 두 개의 제2 정렬 전극(AIG2)에 소정의 정렬 전압(또는, 정렬 신호)이 인가되면, 두 개의 제2 정렬 전극(AIG2) 사이에 전계가 형성되면서, 두 개의 제2 정렬 전극(AIG2)과 대응하는 제3 절연층(INS3)의 일 영역 위에 제2 발광 소자(LD2)가 정렬하게 된다. 제2 발광 소자(LD2)가 정렬된 이후에는 제2 용액(INK2)을 휘발시키거나 이 외의 다른 방식으로 제거하여 두 개의 제2 정렬 전극(AIG2) 사이에 제2 발광 소자(LD2)를 안정적으로 배열할 수 있다.
제2 발광 소자(LD2)는 제3 절연층(INS3)을 사이에 두고, 제1 발광 소자(LD1)와 다른 층에 형성될 수 있다. 도 10에서는, 단면상, 제1 발광 소자(LD1)와 중첩하도록 제2 발광 소자(LD2)가 형성된 것으로 도시되었으나, 전술한 도 4, 도 5a 및 도 5b를 참조하면, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1) 사이에 형성될 수 있다. 즉, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1)를 덮는 제3 절연층(INS3)의 오목한 부분에 대응하도록 위치하도록 형성될 수 있다.
일 실시예에서, 두 개의 제2 정렬 전극(AIG2) 사이에는 제1 발광 소자(LD1)들과 동일한 개수의 제2 발광 소자(LD2)들이 배치될 수 있다. 일례로, 두 개의 제2 정렬 전극(AIG2) 사이에는 비교예에 따른 실시예에 비하여, 약 1/2정도 개수의 제2 발광 소자(LD2)들만이 배치되도록 복수의 제2 발광 소자(LD2)를 포함하는 제2 용액(INK2)이 분사될 수 있다. 일 실시예에서는 1차, 2차 용액 분사를 통해 발광 소자(LD)들을 배치시킬 수 있다.
반면, 비교예에 따른 실시예에서는 한번에 복수의 발광 소자(LD)를 포함하는 용액이 분사될 수 있으므로, 발광 소자(LD)들이 정렬될 때, 일부 영역에 뭉침 현상이 발생할 수 있다. 도 14를 참조하면, 일부 영역에 발광 소자(LD)들이 뭉쳐있는 이미지를 확인할 수 있다.
일 실시예에서 제1 발광 소자(LD1)들을 포함하는 제1 용액(INK1)과 제2 발광 소자(LD2)들을 포함하는 제2 용액(INK2)을 별도의 단계에서 분사하므로, 제1 용액(INK1) 및 제2 용액(INK2)이 각각 분사된 후, 제1 발광 소자(LD1)들 및 제2 발광 소자(LD2)들이 정렬될 때, 비교예에 따른 실시예보다 발광 소자(LD)들의 뭉침 현상이 개선될 수 있다.
도 11을 참조하면, 제3 절연층(INS3) 및 제2 발광 소자(LD2)의 전면을 덮도록 제4 절연층(INS4)을 형성한다.
도 12를 참조하면, 제3 절연층(INS3) 및 제4 절연층(INS4)의 일부를 부분적으로 개구한다. 제3 절연층(INS3) 및 제4 절연층(INS4)은 포토 리소 그래피(Photo Lithography) 공정 등에 의해 제거될 수 있다. 제3 절연층(INS3) 및 제4 절연층(INS4)이 제거되는 영역은 후술하는 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)이 배치되는 영역에 대응될 수 있다.
제3 절연층(INS3) 및 제4 절연층(INS4)의 개구에 의해, 제1 정렬 전극(AIG1), 제1 발광 소자(LD1), 제2 발광 소자(LD2)의 표면은 부분적으로 노출되어 있다.
도 13을 참조하면, 제3 절연층(INS3) 및 제4 절연층(INS4)이 제거된 영역에, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)을 형성한다.
제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG11)의 상면 중 일 부, 제1 발광 소자(LD1)의 제1 단부(EP1), 제2 발광 소자(LD2)의 제1 단부(EP1), 제3 절연층(INS3)의 일부분 및 제4 절연층(INS4)의 일부분과 접촉하도록 형성될 수 있다.
제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG12)의 상면, 제1 발광 소자(LD1)의 제2 단부(EP2), 제2 발광 소자(LD2)의 제2 단부(EP2), 제3 절연층(INS3)의 일부분 및 제4 절연층(INS4)의 일부분과 접촉하도록 형성될 수 있다.
이와 같이, 일 실시예에 따른 표시 장치는 1차 잉크젯 프린팅 공정, 2차 잉크젯 프린팅 공정을 통해, 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)를 각각 정렬하는바, 한 번의 잉크젯 프린팅 공정을 시행할 때 보다, 발광 소자(LD)가 뭉치는 현상을 개선할 수 있다. 이에 따라, 표시 장치의 출광 효율을 개선시킬 수 있다.
이하에서는 도 15를 참조하여, 일 실시예에 따른 표시 장치의 다른 구조에 관하여 살펴본다.
도 15는 일 실시예에 따른 표시 장치의 단면도이다. 이하 도 15에서는 도 7과 유사한 구조를 포함하는바, 도 7에서 설명한 내용과 중복된 내용은 생략하여 설명한다.
도 15를 참조하면, 일 실시예에 따른 표시 장치는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB) 위에는 버퍼층(BFL), 적어도 하나의 트랜지스터(T), 적어도 하나의 스토리지 커패시터(Cst), 구동 전압 배선(DLV), 복수의 절연층(GI, ILD1, ILD2), 및 보호층(PSV)을 포함하는 화소 회로층(PCL)이 위치한다.
화소 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다.
표시 소자층(DPL)은 제1 전극(EL1), 제2 전극(EL2), 뱅크(BNK), 제1 정렬 전극(AIG1), 제2 정렬 전극(AIG2), 발광 소자(LD), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 및 복수의 절연층(INS1, INS2, INS3, INS4, INS5)을 포함할 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 보호층(PSV) 위에 위치한다. 제1 전극(EL1)과 제2 전극(EL2) 각각은 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 정면 방향)으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 구성될 수 있다.
제1 절연층(INS1)은 제1 전극(EL1), 제2 전극(EL2), 및 보호층(PSV)을 덮도록, 제1 전극(EL1)과 제2 전극(EL2) 위에 위치한다. 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
제1 절연층(INS1) 위에는 제1 정렬 전극(AIG1)이 위치한다.
제1 정렬 전극(AIG1)은 제1 발광 소자(LD1)를 정렬시키기 위한 것으로, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)을 포함한다. 제1 정렬 전극(AIG1)에는 제1 발광 소자(LD1)를 정렬시키기 위한 전압이 인가될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 단부(EP2)는 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)을 향하도록 배치될 수 있다.
제1 서브 정렬 전극(AIG11)은 제1 절연층(INS1)의 제3 컨택홀(CH3)을 통해 제1 전극(EL1)과 물리적 및/또는 전기적으로 연결되어 있다. 또한, 제2 서브 정렬 전극(AIG12)은 제4 컨택홀(CH4)을 통해 제2 전극(EL2)과 물리적 및/또는 전기적으로 연결되어 있다. 이에 따라, 제1 서브 정렬 전극(AIG11)에는 제1 구동 전원(VDD, 도 2)의 전압이 인가될 수 있고, 제2 서브 정렬 전극(AIG12)에는 제2 구동 전원(VSS, 도 2)의 전압이 인가될 수 있다.
제2 절연층(INS2)은 제1 절연층(INS1)을 덮도록 제1 절연층(INS1) 위에 위치한다. 제2 절연층(INS2)은 제1 정렬 전극(AIG1)의 전면이 노출될 수 있도록 부분적으로 개구될 수 있다. 제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
제2 절연층(INS2) 위에는 뱅크(BNK)가 위치한다. 또한, 제2 절연층(INS2) 위에는 제1 발광 소자(LD1)가 위치한다. 제1 발광 소자(LD1)는 제1 방향(DR1)에서 뱅크(BNK)들 사이에 위치할 수 있다.
제1 발광 소자(LD1)는 제1 정렬 전극(AIG1)의 적어도 중첩하도록 위치한다. 즉, 제1 발광 소자(LD1)의 제1 단부(EP1) 방향의 일 부분은 제1 서브 정렬 전극(AIG11)의 가장자리와 직접 접촉함으로써, 물리적 및/또는 전기적으로 연결될 수 있고, 제1 발광 소자(LD1)의 제2 단부(EP2) 방향의 일 부분은 제2 서브 정렬 전극(AIG12)의 가장자리와 직접 접촉함으로써, 물리적 및/또는 전기적으로 연결될 수 있다.
제1 발광 소자(LD1), 제1 정렬 전극(AIG1), 뱅크(BNK) 위에는 제3 절연층(INS3)이 위치한다. 제3 절연층(INS3)은 제1 발광 소자(LD1), 제1 정렬 전극(AIG1)의 표면의 일부가 노출되도록 부분적으로 개구될 수 있다. 이에 따라, 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 단부(EP2)는 노출되어, 각각 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다. 또한, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG2)의 상부면은 노출되어, 각각 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)과 물리적 및/또는 전기적으로 연결될 수 있다.
제3 절연층(INS3) 위에는 제2 정렬 전극(AIG2)이 위치한다.
제2 정렬 전극(AIG2)은 제2 발광 소자(LD2)를 정렬시키기 위한 것으로, 제1 방향(DR1)에서 제1 발광 소자(LD1)의 제1 단부(EP1)와 제2 단부(EP2) 사이에 위치한다. 제2 정렬 전극(AIG2)은 두 개의 제2 정렬 전극(AIG2)으로 구성될 수 있고, 두 개의 제2 정렬 전극(AIG2)은 제1 방향(DR1)에서 서로 이격하여 위치한다.
두 개의 제2 정렬 전극(AIG2)에는 제2 발광 소자(LD2)를 정렬시키기 위한 전압이 인가될 수 있다. 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)과 적어도 일부 중첩하도록 배치될 수 있다.
제3 절연층(INS3) 위에는 제4 절연층(INS4)이 위치한다. 제4 절연층(INS4)은 제1 정렬 전극(AIG1), 두 개의 제2 정렬 전극(AIG2), 제1 발광 소자(LD1)의 제1 단부(EP1)와 제2 단부(EP2)가 노출되도록 부분적으로 개구될 수 있다. 두 개의 제2 정렬 전극(AIG2) 사이에는 제4 절연층(INS4)이 위치할 수 있다. 또한, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 서브 정렬 전극(AIG11)과 물리적 및/또는 전기적으로 연결될 수 있고, 제1 발광 소자(LD1)의 제2 단부(EP2)는 두 개의 제2 서브 정렬 전극(AIG12) 중 하나의 제2 서브 정렬 전극(AIG12)과 물리적 및/또는 전기적으로 연결될 수 있다.
두 개의 제2 정렬 전극(AIG2) 및 제4 절연층(INS4)의 일 부분 위에는 제2 발광 소자(LD2)가 위치한다. 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)의 가장자리 내에 위치할 수 있다.
제5 절연층(INS5)은 제2 발광 소자(LD2) 위에 위치한다. 제5 절연층(INS5)은 두 개의 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)를 노출하도록, 제2 발광 소자(LD2) 위에 부분적으로 위치한다.
제5 절연층(INS5)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제5 절연층(INS5)은 외부의 산소 및 수분 등으로부터 발광 소자(LD) 각각의 활성층(12, 도 3) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 소자(LD)들이 적용되는 표시 장치의 설계 조건 등에 따라 제5 절연층(INS5)은 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 제2 발광 소자(LD2)의 정렬이 완료된 이후 제2 발광 소자(LD2) 상에 제5 절연층(INS5)을 형성함으로써 제2 발광 소자(LD5)가 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제5 절연층(INS5)을 사이에 두고 위치한다.
제1 접촉 전극(CNE1)은 제1 정렬 전극(AIG1), 제1 발광 소자(LD1), 두 개의 제2 정렬 전극(AIG2) 중 하나의 제2 정렬 전극(AIG2), 및 제2 발광 소자(LD2) 위에 위치한다. 구체적으로, 제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG11)의 상면 중 일 부분, 제1 발광 소자(LD1)의 제1 단부(EP1), 하나의 제2 정렬 전극(AIG2)의 상면 중 일 부분, 제2 발광 소자(LD2)의 제1 단부(EP1), 제3 절연층(INS3)의 일부분, 제4 절연층(INS4)의 일부분, 제5 절연층(INS5)의 측면과 접촉한다.
제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG1)으로부터 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 발광 소자(LD2)의 제1 단부(EP1)에 제1 구동 전원(VDD, 도 2)의 전압을 전달할 수 있다.
제2 접촉 전극(CNE2)은 제1 정렬 전극(AIG1), 두 개의 제2 정렬 전극(AIG2) 중 나머지 제2 정렬 전극(AIG2), 제1 발광 소자(LD1), 및 제2 발광 소자(LD2) 위에 위치한다. 구체적으로, 제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG12)의 상면 중 일 부분, 제1 발광 소자(LD1)의 제2 단부(EP2), 나머지 제2 정렬 전극(AIG2)의 상면 중 일 부분, 제2 발광 소자(LD2)의 제2 단부(EP2), 제3 절연층(INS3)의 일부분, 제4 절연층(INS4)의 일부분, 제5 절연층(INS5)의 측면과 접촉한다.
제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG2)으로부터 제1 발광 소자(LD1)의 제2 단부(EP2) 및 제2 발광 소자(LD2)의 제2 단부(EP2)에 제2 구동 전원(VSS, 도 2)의 전압을 전달할 수 있다.
실시예에 따라, 표시 소자층(DPL)은 절연층 외에도 광학층을 선택적으로 더 포함하여 구성될 수도 있다. 일 예로, 표시 소자층(DPL)은 발광 소자(LD)들에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들을 포함한 컬러 변환층을 더 포함할 수 있다.
다른 실시예에 따라, 절연층 상부에는 적어도 한 층의 오버코트층(일 예로, 표시 소자층(DPL)의 상면을 평탄화하는 층)이 더 배치될 수도 있다.
이하에서는, 도 16 내지 도 21을 참조하여, 도 15의 표시 장치의 제조 방법을 구체적으로 살펴본다.
도 16 내지 도 21은 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 16 내지 도 21은 도 8 내지 도 13과 유사한 내용을 포함하므로, 도 8 내지 도 13과 중복되는 내용은 생략하여 설명한다.
먼저, 도 16을 참조하면, 상면에 화소 회로층(PCL) 및 표시 소자층(DPL)의 일부가 형성된 기판(SUB)이 제공된다. 기판(SUB) 위에는 화소 회로층(PCL)이 형성되어 있고, 화소 회로층(PCL) 위에는 제1 절연층(INS1), 제2 절연층(INS2), 제1 정렬 전극(AIG1), 뱅크(BNK)가 형성되어 있다.
표시 소자층(DPL)에 제1 발광 소자(LD1)를 형성하기 위하여, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 소정의 제1 용액(INK1)이 분사된다.
제1 용액(INK1)이 분사된 후, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12)에 소정의 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 전계가 형성되면서, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12)의 사이에 복수의 제1 발광 소자(LD1)가 정렬하게 된다. 복수의 제1 발광 소자(LD1)는 전술한 도 4 및 도 6에서와 같이, 평면상에서 볼 때, 제2 방향(DR2)에서 서로 이격하여 배치될 수 있다.
제1 발광 소자(LD1)가 정렬된 이후에는 제1 용액(INK1)을 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 제1 발광 소자(LD1)를 안정적으로 배열할 수 있다.
일 실시예에서 제1 용액(INK1)에 포함된 제1 발광 소자(LD1)들의 개수는 비교예에 따른 실시예에서 제1 용액(INK1)에 포함된 제1 발광 소자(LD1)들의 개수보다 적을 수 있다. 이 경우, 일 실시예에서 제1 용액(INK1)이 분사되어 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에, 제1 발광 소자(LD1)들이 정렬될 때, 각각의 제1 발광 소자(LD1)와 그에 인접한 제1 발광 소자(LD1) 사이의 간격이 충분히 확보될 수 있다. 이에 따라, 일 실시예에서는 비교예보다 발광 소자(LD)들의 뭉침 현상이 개선될 수 있다.
도 17을 참조하면, 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 정렬된 제1 발광 소자(LD1), 제1 서브 정렬 전극(AIG11), 제2 서브 정렬 전극(AIG12), 뱅크(BNK), 및 제2 절연층(INS2)의 표면을 덮도록 제3 절연층(INS3)을 형성한다.
도 18을 참조하면, 제2 절연층(INS2) 위에 제2 정렬 전극(AIG2)을 형성한다. 제2 정렬 전극(AIG2)은 제1 발광 소자(LD1)와 중첩하는 제2 절연층(INS2) 위에 형성될 수 있다. 이후, 제2 정렬 전극(AIG2) 및 제3 절연층(INS3)을 덮도록 제4 절연층(INS4)을 형성하고, 제2 정렬 전극(AIG2)의 상면이 노출되도록 제4 절연층(INS4)의 일 부분을 제거한다.
도 19를 참조하면, 제4 절연층(INS4) 및 제2 정렬 전극(AIG2) 위에 제2 용액(INK2)이 분사된다. 제2 용액(INK2)은 두 개의 제2 정렬 전극(AIG2) 사이와 대응하는 영역과 중첩하도록 분사될 수 있다.
제2 용액(INK2)이 분사된 후, 두 개의 제2 정렬 전극(AIG2)에 소정의 정렬 전압(또는, 정렬 신호)이 인가되면, 두 개의 제2 정렬 전극(AIG2) 사이에 전계가 형성되면서, 두 개의 제2 정렬 전극(AIG2)과 대응하는 제3 절연층(INS3)의 일 영역에 제2 발광 소자(LD2)가 정렬하게 된다. 제2 발광 소자(LD2)가 정렬된 이후에는 제2 용액(INK2)을 휘발시키거나 이 외의 다른 방식으로 제거하여 두 개의 제2 정렬 전극(AIG2) 사이에 제2 발광 소자(LD2)를 안정적으로 배열할 수 있다.
제2 발광 소자(LD2)는 제3 절연층(INS3)과 제4 절연층(INS4)을 사이에 두고, 제1 발광 소자(LD1)와 다른 층에 형성될 수 있다. 도 19에서는, 단면상, 제1 발광 소자(LD1)와 중첩하도록 제2 발광 소자(LD2)가 형성된 것으로 도시되었으나, 전술한 도 4, 도 5a, 및 도 5b를 참조하면, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1) 사이에 형성될 수 있다. 즉, 하나의 제2 발광 소자(LD2)는 두 개의 제1 발광 소자(LD1)를 덮는 제3 절연층(INS3) 및 제4 절연층(INS4)의 오목한 부분에 대응하도록 위치하도록 형성될 수 있다.
일 실시예에서 제1 발광 소자(LD1)들을 포함하는 제1 용액(INK1)과 제2 발광 소자(LD2)들을 포함하는 제2 용액(INK2)을 별도의 단계에서 분사하므로, 제1 용액(INK1) 및 제2 용액(INK2)이 각각 분사된 후, 제1 발광 소자(LD1)들 및 제2 발광 소자(LD2)들이 정렬될 때, 비교예에 따른 실시예보다 발광 소자(LD)들의 뭉침 현상이 개선될 수 있다.
도 20을 참조하면, 제2 발광 소자(LD2) 위에 제5 절연층(INS5)을 형성하고, 제3 절연층(INS3) 및 제4 절연층(INS4)의 일부를 부분적으로 개구한다.
제3 절연층(INS3) 및 제4 절연층(INS4)의 개구에 의해, 제1 정렬 전극(AIG1), 제2 정렬 전극(AIG2), 제1 발광 소자(LD1), 제2 발광 소자(LD2)의 표면은 부분적으로 노출되어 있다.
도 21을 참조하면, 제3 절연층(INS3) 및 제4 절연층(INS4)이 제거된 영역에, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)을 형성한다.
제1 접촉 전극(CNE1)은 제1 서브 정렬 전극(AIG11)의 상면 중 일부, 제1 발광 소자(LD1)의 제1 단부(EP1), 제2 정렬 전극(AIG2)의 상면 중 일부, 제2 발광 소자(LD2)의 제1 단부(EP1), 제3 절연층(INS3)의 일부분, 제4 절연층(INS4)의 일부분 및 제5 절연층(INS5)의 측면과 접촉하도록 형성될 수 있다.
제2 접촉 전극(CNE2)은 제2 서브 정렬 전극(AIG12)의 상면 중 일 부분, 제1 발광 소자(LD1)의 제2 단부(EP2), 제2 정렬 전극(AIG2)의 상면 중 일 부분, 제2 발광 소자(LD2)의 제2 단부(EP2), 제3 절연층(INS3)의 일부분, 제4 절연층(INS4)의 일부분, 제5 절연층(INS5)의 측면과 접촉하도록 형성될 수 있다.
이와 같이, 일 실시예에 따른 표시 장치는 1차 잉크젯 프린팅 공정, 2차 잉크젯 프린팅 공정을 통해, 제1 발광 소자(LD1) 및 제2 발광 소자(LD2)를 각각 정렬하는바, 한 번의 잉크젯 프린팅 공정을 시행할 때 보다, 발광 소자(LD)가 뭉치는 현상을 개선할 수 있다. 이에 따라, 표시 장치의 출광 효율을 개선시킬 수 있다.
이하에서는, 도 22 및 도 23을 참조하여 일 실시예에 따른 표시 장치의 다른 구조에 관하여 살펴본다.
도 22는 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 23은 일 실시예에 따른 표시 장치의 구동 효과를 설명하기 위한 그래프이다. 도 22는 도 7과 유사한 구조를 포함하는바, 도 7에서 설명한 내용과 중복된 내용은 생략하여 설명한다.
도 7 및 도 22를 참조하면, 일 실시예에 따른 표시 장치는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB) 위에는 화소 회로층(PCL)이 위치하고, 화소 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다.
표시 소자층(DPL)은 제1 전극(EL1), 제2 전극(EL2), 뱅크(BNK), 제1 정렬 전극(AIG1), 제2 정렬 전극(AIG2), 발광 소자(LD), 제1 접촉 전극(CNE1), 제2 접촉 전극(CNE2), 및 복수의 절연층(INS2, INS3, INS6, INS7)을 포함할 수 있다.
도 22에 도시된 표시 소자층(DPL)은 제1 전극(EL1), 제2 전극(EL2), 제1 절연층(INS1)이 생략되어 있으나, 제1 전극(EL1)은 후술하는 제1 서브 정렬 전극(AIG11) 및/또는 제1 보조 전극(AUX1)과 물리적 및/또는 전기적으로 연결될 수 있고, 제2 전극(EL2)은 후술하는 제2 서브 정렬 전극(AIG12) 및/또는 제2 보조 전극(AUX2)과 물리적 및/또는 전기적으로 연결될 수 있다.
화소 회로층(PCL) 위에는 제1 정렬 전극(AIG1), 제1 보조 전극(AUX1), 제2 보조 전극(AUX2), 및 제2 정렬 전극(AIG2)이 위치한다. 제1 보조 전극(AUX1), 제2 보조 전극(AUX2)은 보조 전극(AUX)이라 할 수 있다.
제1 정렬 전극(AIG1)은 제1 발광 소자(LD1)를 정렬시키기 위한 것으로, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)을 포함한다.
제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)에는 제1 발광 소자(LD1)를 정렬시키기 위한 전압이 인가될 수 있다. 또한, 제1 서브 정렬 전극(AIG11)은 제1 전극(EL1, 도 2)과 물리적 및/또는 전기적으로 연결되어, 제1 구동 전원(VDD, 도 2)의 전압을 인가받을 수 있다. 제2 서브 정렬 전극(AIG12)은 제2 전극(EL2, 도 2)과 물리적 및/또는 전기적으로 연결되어, 제2 구동 전원(VSS, 도 2)의 전압을 인가받을 수 있다.
일 실시예에서, 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)에 인가되는 제1 구동 전원(VDD)의 전압 및 제2 구동 전원(VSS)의 전압은 제1 발광 소자(LD1)를 구동하기 위한 것일 수 있다. 또한, 일 실시예에서 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)에 인가되는 제1 구동 전원(VDD)의 전압 및 제2 구동 전원(VSS)의 전압은 저전류 영역을 구동하기 위한 전압일 수 있다.
도 23을 참조하면, 발광 소자의 종류에 따른 구동 전류와 출력 전력이 도시되어 있다. 제1 발광 소자(LD1)를 이루는 물질은 얇은 점선으로 도시되어 있는바, 저전류에서 소정의 전력을 출력할 수 있음을 확인할 수 있다.
제1 보조 전극(AUX1) 및 제2 보조 전극(AUX2)은 제1 정렬 전극(AIG1) 및 제2 정렬 전극(AIG2)과 동일한 층에 위치한다. 구체적으로, 제1 보조 전극(AUX1) 및 제2 보조 전극(AUX2)은 제1 방향(DR1)에서 제1 정렬 전극(AIG1)을 사이에 두고 서로 이격되어 위치한다.
제1 보조 전극(AUX1) 및 제2 보조 전극(AUX2)에는 제2 발광 소자(LD2)를 구동시키기 위한 전압이 인가될 수 있다. 제1 보조 전극(AUX1)은 제1 전극(EL1, 도 2)과 물리적 및/또는 전기적으로 연결되어, 제1 구동 전원(VDD, 도 2)의 전압을 인가받을 수 있다. 제2 보조 전극(AUX2)은 제2 전극(EL2, 도 2)과 물리적 및/또는 전기적으로 연결되어, 제2 구동 전원(VSS, 도 2)의 전압을 인가받을 수 있다. 여기서, 제1 보조 전극(AUX1)과 제2 보조 전극(AUX2)에 연결되는 제1 전극(EL1) 및 제2 전극(EL2)은 제1 정렬 전극(AIG1)이 연결되는 제1 전극(EL1), 제2 전극(EL2)과 동일한 전극일 수 있다. 다만 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 보조 전극(AUX1)과 제2 보조 전극(AUX2)이 연결되는 제1 전극(EL1) 및 제2 전극(EL2)은 제1 정렬 전극(AIG1)이 연결되는 제1 전극(EL1) 및 제2 전극(EL2)과 다른 별도로 구비된 전극일 수 있다.
일 실시예에서, 제1 보조 전극(AUX1) 및 제2 보조 전극(AUX2)에 인가되는 제1 구동 전원(VDD)의 전압 및 제2 구동 전원(VSS)의 전압은 제2 발광 소자(LD2)를 구동하기 위한 것일 수 있다. 또한, 일 실시예에서 제1 보조 전극(AUX1) 및 제2 보조 전극(AUX2)에 인가되는 제1 구동 전원(VDD)의 전압 및 제2 구동 전원(VSS)의 전압은 고전류 영역을 구동하기 위한 전압일 수 있다.
도 23을 참조하면, 발광 소자의 종류에 따른 구동 전류와 출력 전력이 도시되어 있다. 제2 발광 소자(LD2)를 이루는 물질은 굵은 점선으로 도시되었는바, 고전류에서 소정의 전력을 출력할 수 있음을 확인할 수 있다.
제2 정렬 전극(AIG2)은 제2 발광 소자(LD2)를 정렬시키기 위한 것으로, 제1 방향(DR1)에서 제1 서브 정렬 전극(AIG11)과 제2 서브 정렬 전극(AIG12) 사이에 위치한다. 제2 정렬 전극(AIG2)은 두 개의 제2 정렬 전극(AIG2)으로 구성될 수 있고, 두 개의 제2 정렬 전극(AIG2)은 제1 방향(DR1)에서 서로 이격하여 위치하며, 각각의 제2 정렬 전극(AIG2)은 제1 서브 정렬 전극(AIG11) 및 제2 서브 정렬 전극(AIG12)과 서로 이격하여 위치한다.
실시예에 따라, 제2 정렬 전극(AIG2)은 생략될 수 있다. 이 경우, 제2 발광 소자(LD2)는 제1 정렬 전극(AIG1)에 정렬 전압(또는, 정렬 신호)이 인가되어 정렬될 수도 있다. 또한, 제2 정렬 전극(AIG2)은 도 15를 참고하여 설명한 바와 같이, 제2 발광 소자(LD2)의 하부에 직접 접촉하도록 위치할 수도 있다.
제2 절연층(INS2)은 제1 정렬 전극(AIG1), 제1 보조 전극(AUX1), 제2 보조 전극(AUX2), 및 제2 정렬 전극(AIG2) 위에 위치할 수 있다. 제2 절연층(INS2)은 제1 정렬 전극(AIG1), 제1 보조 전극(AUX1), 제2 보조 전극(AUX2), 및 제2 정렬 전극(AIG2)의 전면이 노출될 수 있도록 부분적으로 개구될 수 있다.
제2 절연층(INS2) 위에는 뱅크(BNK)가 위치한다. 또한, 제2 절연층(INS2) 위에는 제1 발광 소자(LD1)가 위치한다.
뱅크(BNK), 제1 보조 전극(AUX1), 제2 보조 전극(AUX2) 위에는 제3 절연층(INS3)이 위치한다. 제3 절연층(INS3)은 제1 보조 전극(AUX1), 제2 보조 전극(AUX2)의 상면이 부분적으로 노출되도록 개구될 수 있다.
보조 전극(AUX)과 제1 정렬 전극(AIG1) 위에는 절연댐(DAM)이 위치한다. 구체적으로, 제1 보조 전극(AUX1) 및 제1 서브 정렬 전극(AIG11)의 적어도 일부와 중첩하도록 절연댐(DAM)은 위치할 수 있고, 제2 보조 전극(AUX2) 및 제2 서브 정렬 전극(AIG12)의 적어도 일부와 중첩하도록 절연댐(DAM)은 위치할 수 있다.
제1 접촉 전극(CNE1)은 제6 절연층(INS6)을 사이에 두고 서로 다른 층에 위치하는 제1 하부 접촉 전극(CNE11) 및 제1 상부 접촉 전극(CNE12)을 포함한다. 제1 하부 접촉 전극(CNE11)과 제1 상부 접촉 전극(CNE21)은 제6 절연층(INS6)에 의해 전기적으로 절연될 수 있다. 제2 접촉 전극(CNE2)은 제6 절연층(INS6)을 사이에 두고 서로 다른 층에 위치하는 제2 하부 접촉 전극(CNE21) 및 제2 상부 접촉 전극(CNE22)을 포함한다. 제2 하부 접촉 전극(CNE21)과 제2 상부 접촉 전극(CNE22)은 제6 절연층(INS6)에 의해 전기적으로 절연될 수 있다.
절연댐(DAM), 제1 서브 정렬 전극(AIG11) 및 제1 발광 소자(LD1) 위에는 제1 하부 접촉 전극(CNE11)이 위치한다. 제1 하부 접촉 전극(CNE11)은 절연댐(DAM), 제1 서브 정렬 전극(AIG11), 제1 발광 소자(LD1)의 일 부분과 중첩한다. 또한, 제1 하부 접촉 전극(CNE11)은 제1 서브 정렬 전극(AIG11)의 상면 중 일부분과 제1 발광 소자(LD1)의 제1 단부(EP1)에 접촉함으로써, 제1 서브 정렬 전극(AIG11)과 제1 발광 소자(LD1)의 제1 단부(EP1)를 물리적 및/또는 전기적으로 연결할 수 있다. 이에 따라, 제1 서브 정렬 전극(AIG11)을 통해 인가될 수 있는 제1 구동 전원(VDD, 도 2)의 전압은 제1 발광 소자(LD1)의 제1 단부(EP1)로 전달될 수 있다.
절연댐(DAM), 제2 서브 정렬 전극(AIG12) 및 제1 발광 소자(LD1) 위에는 제2 하부 접촉 전극(CNE21)이 위치한다. 제2 하부 접촉 전극(CNE21)은 절연댐(DAM), 제2 서브 정렬 전극(AIG12), 제1 발광 소자(LD1)의 일 부분과 중첩한다. 또한, 제2 하부 접촉 전극(CNE21)은 제2 서브 정렬 전극(AIG12)의 상면 중 일부분과 제1 발광 소자(LD1)의 제2 단부(EP2)에 접촉함으로써, 제2 서브 정렬 전극(AIG12)과 제1 발광 소자(LD1)의 제2 단부(EP2)를 물리적 및/또는 전기적으로 연결할 수 있다. 이에 따라, 제2 서브 정렬 전극(AIG12)을 통해 인가될 수 있는 제2 구동 전원(VSS, 도 2)의 전압은 제1 발광 소자(LD1)의 제2 단부(EP2)로 전달될 수 있다.
제1 하부 접촉 전극(CNE11), 제2 하부 접촉 전극(CNE21), 제1 발광 소자(LD1) 위에는 제6 절연층(INS6)이 위치한다. 제6 절연층(INS6)은 제1 하부 접촉 전극(CNE11), 제1 상부 접촉 전극(CNE21), 제1 발광 소자(LD1)의 전면을 덮도록 위치할 수 있다.
제6 절연층(INS6)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
제6 절연층(INS6) 위에는 제2 발광 소자(LD2)가 위치한다. 제2 발광 소자(LD2)는 두 개의 제2 정렬 전극(AIG2)과 중첩하도록 위치하고, 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)는 두 개의 제2 정렬 전극(AIG2)의 가장자리를 벗어날 수 있다.
제7 절연층(INS7)은 제2 발광 소자(LD2) 위에 위치한다. 제7 절연층(INS7)은 제2 발광 소자(LD2)의 제1 단부(EP1) 및 제2 단부(EP2)를 노출하도록, 제2 발광 소자(LD2) 위에 부분적으로 위치한다. 제7 절연층(INS7)은 도 21을 참고하여 설명한 제5 절연층(INS5)과 동일한 구성일 수 있다.
제1 상부 접촉 전극(CNE12)과 제2 상부 접촉 전극(CNE22)은 제7 절연층(INS7)을 사이에 두고 위치한다.
제1 상부 접촉 전극(CNE12) 및 제2 상부 접촉 전극(CNE22)은 제6 절연층(INS6), 제2 발광 소자(LD2), 제1 보조 전극(AUX1), 제2 보조 전극(AUX2) 위에 위치한다.
제1 상부 접촉 전극(CNE12)은 제1 보조 전극(AUX1)의 상면 중 일 부분, 제2 발광 소자(LD2)의 제1 단부(EP1), 제6 절연층(INS6)의 일부분, 제7 절연층(INS7)의 측면과 접촉한다. 제1 상부 접촉 전극(CNE12)은 제1 보조 전극(AUX1)으로부터 제2 발광 소자(LD2)의 제1 단부(EP1)에 제1 구동 전원(VDD, 도 2)의 전압을 전달할 수 있다.
제2 상부 접촉 전극(CNE22)은 제2 보조 전극(AUX2)의 상면 중 일 부분, 제2 발광 소자(LD2)의 제2 단부(EP2), 제6 절연층(INS6)의 일부분, 제7 절연층(INS7)의 측면과 접촉한다. 제2 상부 접촉 전극(CNE22)은 제2 보조 전극(AUX2)으로부터 제2 발광 소자(LD2)의 제2 단부(EP2)에 제2 구동 전원(VSS, 도 2)의 전압을 전달할 수 있다.
이와 같이, 일 실시예에 따른 표시 장치는 제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들을 개별 구동할 수 있으므로, 넓은 전류 범위에 대응하는 광을 방출할 수 있다. 그러므로, 휘도가 높고, 수명이 긴 표시 장치를 구현할 수 있다.
이하에서는, 도 24, 도 25a, 및 도 25b를 참조하여 일 실시예에 따른 표시 장치의 발광 소자의 다른 배치 구조를 살펴본다.
도 24, 도 25a, 및 도 25b는 일 실시예에 따른 표시 장치의 한 화소에서 발광 소자들의 배치를 개략적으로 도시한 평면도이다. 도 24, 도 25a, 및 도 25b에 있어서는, 편의를 위하여 기판(SUB) 상에 배치된 제1 및 제2 전극들(EL1, EL2)과 그 사이에 배치된 제1 및 제2 발광 소자들(LD1, LD2)만을 개략적으로 도시하였다.
도 24에는 기판(SUB) 위에 복수의 제1 발광 소자(LD1), 복수의 제2 발광 소자(LD2), 제1 전극(EL1)들, 제2 전극(EL2)들이 배치되어 있다. 도 25a에는 기판(SUB) 위에 복수의 제1 발광 소자(LD1), 제1 하부 전극(LEL1)들, 제2 하부 전극(LEL2)들이 배치되어 있고, 도 25b에는 기판(SUB) 위에 복수의 제2 발광 소자(LD2), 제1 상부 전극(UEL1)들, 제2 상부 전극(UEL2)들이 배치되어 있다.
먼저, 도 24와 도 25a를 참조하면, 기판(SUB) 위에서, 제1 하부 전극(LEL1), 제2 하부 전극(LEL2)이 제1 방향(DR1)으로 서로 이격하여 배치되어 있다. 도 24에는 제1 하부 전극(LEL1)과 제2 하부 전극(LEL2)이 각각 분리된 것으로 도시되어 있으나, 제1 하부 전극(LEL1)은 인접한 화소(PXL)에 제공되는 제1 하부 전극(LEL1)과 연결되고, 제2 하부 전극(LEL2)은 인접한 화소(PXL)에 제공되는 제2 하부 전극(LEL2)과 연결될 수 있다.
복수의 제1 발광 소자(LD1)는 제1 하부 전극(LEL1) 및 제2 하부 전극(EL2) 사이에 배치된다. 제1 발광 소자(LD1)들은 길이 방향(제1 방향(DR1))으로 제1 하부 전극(LEL1) 및 제2 하부 전극(EL2) 사이에 배치될 수 있다. 또한, 제1 발광 소자(LD1)들은 제2 방향(DR2)으로 서로 이격하여 배치될 수 있다.
도 24와 도 25b를 참조하면, 제1 상부 전극(UEL1)과 제2 상부 전극(UEL2)이 제2 방향(DR2)으로 서로 이격하여 배치되어 있다. 제1 상부 전극(UEL1) 및 제2 상부 전극(UEL2)과 제1 하부 전극(LEL1) 및 제2 하부 전극(LEL2) 사이에는 단일막 또는 다중막의 절연층이 위치할 수 있다. 일 예로, 제1 하부 전극(LEL1)과 제1 상부 전극(UEL1) 사이에는 절연층(INS, 도 5a)이 위치할 수 있고, 제2 하부 전극(LEL2)과 제2 상부 전극(UEL2) 사이에는 절연층(INS, 도 5a)이 위치할 수 있다.
복수의 제2 발광 소자(LD2)는 제1 상부 전극(UEL1) 및 제2 상부 전극(UEL2) 사이에 배치된다. 제2 발광 소자(LD2)들은 길이 방향(제1 방향(DR2))으로 제1 상부 전극(UEL1) 및 제2 상부 전극(UEL2) 사이에 배치될 수 있다. 또한, 제2 발광 소자(LD2)들은 제1 방향(DR1)으로 서로 이격하여 배치될 수 있다.
제1 발광 소자(LD1)들과 제2 발광 소자(LD2)들은 서로 다른 층에 위치하고, 교차하는 형태로 중첩하여 배치될 수 있다.
이와 같이, 일 실시예에 따른 표시 장치는 제2 발광 소자(LD2)가 절연층을 사이에 두고 제1 발광 소자(LD1)들 사이에서 위치하는바, 화소(PXL) 내의 발광 소자(LD)의 밀도를 증가시킬 수 있다. 이에 따라, 표시 장치의 휘도가 증가하고, 수명이 증가할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
SUB: 기판 PXL: 화소
DA: 표시 영역 NDA: 비표시 영역
LD: 발광 소자 LD1: 제1 발광 소자
LD2: 제2 발광 소자 EL1: 제1 전극
EL2: 제2 전극 CNE1: 제1 접촉 전극
CNE2: 제2 접촉 전극 EP1: 제1 단부
EP2: 제2 단부 BNK: 뱅크
T1: 구동 트랜지스터 DPL: 표시 소자층
PCL: 화소 회로층 AIG1: 제1 정렬 전극
AIG2: 제2 정렬 전극

Claims (20)

  1. 기판;
    상기 기판 위에 서로 이격하여 배치되는 제1 전극 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 제1 발광 소자 및 제2 발광 소자를 포함하고,
    상기 제1 발광 소자와 상기 제2 발광 소자는 전기적으로 절연되도록 위치하고,
    상기 제1 발광 소자와 상기 제2 발광 소자의 길이는 서로 다른 표시 장치.
  2. 제1항에서,
    상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧은 표시 장치.
  3. 제1항에서,
    상기 제1 발광 소자와 상기 제2 발광 소자 사이에 위치하는 절연층을 더 포함하고,
    상기 제1 발광 소자 및 상기 제2 발광 소자는 기둥 형상이며,
    상기 제2 발광 소자는 상기 제1 발광 소자를 덮는 상기 절연층의 오목한 부분에 위치하는 표시 장치.
  4. 제1항에서,
    상기 제2 발광 소자는 상기 제1 발광 소자의 일면과 적어도 일부 중첩하도록 배치되는 표시 장치.
  5. 제1항에서,
    상기 제1 전극은 절연층을 사이에 두고 위치하는 제1 하부 전극 및 제1 상부 전극을 포함하고,
    상기 제2 전극은 상기 절연층을 사이에 두고 위치하는 제2 하부 전극 및 제2 상부 전극을 포함하며,
    상기 제1 하부 전극 및 상기 제2 하부 전극은 제1 방향으로 서로 이격하여, 동일층에 위치하고,
    상기 제1 상부 전극 및 상기 제2 상부 전극은 상기 제1 방향과 수직인 제2 방향으로 서로 이격하여, 동일층에 위치하며,
    상기 제1 발광 소자는 상기 제1 하부 전극 및 상기 제2 하부 전극 사이에 배치되고,
    상기 제2 발광 소자는 상기 제1 상부 전극 및 상기 제2 상부 전극 사이에 배치되는 표시 장치.
  6. 기판;
    상기 기판 위에 위치하는 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 위에 위치하는 제1 발광 소자;
    상기 제1 발광 소자 위에 위치하고, 상기 제1 발광 소자와 길이가 다른 제2 발광 소자;
    상기 제1 발광 소자와 상기 제2 발광 소자 사이에 위치하는 절연층;
    상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부를 상기 제1 전극과 연결하는 제1 접촉 전극; 및
    상기 제1 발광 소자의 제2 단부 및 상기 제2 발광 소자의 제2 단부를 상기 제2 전극과 연결하는 제2 접촉 전극을 포함하는 표시 장치.
  7. 제6항에서,
    상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧은 표시 장치.
  8. 제7항에서,
    상기 제1 전극 및 상기 제2 전극 위에 위치하는 제1 정렬 전극을 더 포함하고,
    상기 제1 정렬 전극은 동일한 층에 위치하는 제1 서브 정렬 전극 및 제2 서브 정렬 전극을 포함하며,
    상기 제1 서브 정렬 전극은 상기 제1 전극과 상기 제1 접촉 전극을 연결하고,
    상기 제2 서브 정렬 전극은 상기 제2 전극과 상기 제2 접촉 전극을 연결하는 표시 장치.
  9. 제8항에서,
    상기 제1 발광 소자는 상기 제1 서브 정렬 전극 및 상기 제2 서브 정렬 전극과 적어도 일부 중첩하도록 위치하는 표시 장치.
  10. 제8항에서,
    상기 제1 정렬 전극과 동일한 층에 위치하는 두 개의 제2 정렬 전극을 더 포함하고,
    상기 두 개의 제2 정렬 전극은 상기 제1 서브 정렬 전극 및 상기 제2 서브 정렬 전극과 이격하여, 상기 제1 서브 정렬 전극과 상기 제2 서브 정렬 전극 사이에 위치하는 표시 장치.
  11. 제10항에서,
    상기 제2 발광 소자는 상기 두 개의 제2 정렬 전극과 적어도 일부 중첩하도록 위치하는 표시 장치.
  12. 제8항에서,
    상기 제1 정렬 전극과 동일한 층에 위치하는 제1 보조 전극 및 제2 보조 전극을 더 포함하고,
    상기 제1 보조 전극 및 상기 제2 보조 전극은 상기 제1 정렬 전극과 서로 이격하여, 상기 제1 정렬 전극을 사이에 두고 위치하는 표시 장치.
  13. 제12항에서,
    상기 제1 접촉 전극은 상기 절연층을 사이에 두고 서로 다른 층에 위치하는 제1 하부 접촉 전극 및 제1 상부 접촉 전극을 포함하고,
    상기 제2 접촉 전극은 상기 절연층을 사이에 두고 서로 다른 층에 위치하는 제2 하부 접촉 전극 및 제2 상부 접촉 전극을 포함하는 표시 장치.
  14. 제13항에서,
    상기 제1 하부 접촉 전극은 상기 제1 서브 정렬 전극과 상기 제1 발광 소자의 제1 단부를 연결하고,
    상기 제2 하부 접촉 전극은 상기 제2 서브 정렬 전극과 상기 제1 발광 소자의 제2 단부를 연결하는 표시 장치.
  15. 제14항에서,
    상기 제1 상부 접촉 전극은 상기 제1 보조 전극과 상기 제2 발광 소자의 제1 단부를 연결하고,
    상기 제2 상부 접촉 전극은 상기 제2 보조 전극과 상기 제2 발광 소자의 제2 단부를 연결하는 표시 장치.
  16. 상면에 제1 정렬 전극이 배치된 기판을 제공하는 단계;
    상기 제1 정렬 전극과 중첩하는 일부 영역에 복수의 제1 발광 소자를 포함하는 제1 용액을 분사하여, 제1 발광 소자를 정렬하는 단계;
    상기 제1 발광 소자를 덮도록 제1 절연층을 형성하는 단계; 및
    상기 제1 절연층 위에 복수의 제2 발광 소자를 포함하는 제2 용액을 분사하여, 제2 발광 소자를 정렬하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 제2 발광 소자의 길이는 상기 제1 발광 소자의 길이보다 짧은 표시 장치의 제조 방법.
  18. 제16항에서,
    상기 제2 발광 소자를 덮도록 제2 절연층을 형성하는 단계;
    상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부가 노출되도록 상기 제2 절연층을 제거하는 단계; 및
    노출된 상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부와 접촉하도록 접촉 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제16항에서,
    상기 제1 절연층을 형성하고, 상기 제2 발광 소자를 정렬하기 전, 상기 제1 절연층 위에 제2 정렬 전극을 형성하는 단계를 더 포함하고,
    상기 제2 발광 소자는 상기 제2 정렬 전극에 의해 정렬되는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제2 발광 소자 위에 제3 절연층을 형성하는 단계;
    상기 제1 절연층 및 상기 제3 절연층의 일부 영역을 제거하는 단계; 및
    노출된 상기 제1 정렬 전극의 상부, 상기 제1 발광 소자의 양 단부, 상기 제2 발광 소자의 양 단부와 접촉하도록 접촉 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200127494A 2020-09-29 2020-09-29 표시 장치 및 그의 제조 방법 KR20220044060A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200127494A KR20220044060A (ko) 2020-09-29 2020-09-29 표시 장치 및 그의 제조 방법
US17/347,411 US20220102584A1 (en) 2020-09-29 2021-06-14 Display device and manufacturing method thereof
CN202111069544.XA CN114335049A (zh) 2020-09-29 2021-09-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200127494A KR20220044060A (ko) 2020-09-29 2020-09-29 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220044060A true KR20220044060A (ko) 2022-04-06

Family

ID=80823580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200127494A KR20220044060A (ko) 2020-09-29 2020-09-29 표시 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20220102584A1 (ko)
KR (1) KR20220044060A (ko)
CN (1) CN114335049A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219248A1 (ko) * 2022-05-09 2023-11-16 주식회사 어드밴스트뷰테크널러지 적층형 마이크로 led 소자를 포함하는 led 디스플레이 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219248A1 (ko) * 2022-05-09 2023-11-16 주식회사 어드밴스트뷰테크널러지 적층형 마이크로 led 소자를 포함하는 led 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN114335049A (zh) 2022-04-12
US20220102584A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US20220130922A1 (en) Pixel and display device including the same
CN113257862A (zh) 显示设备
KR20220051084A (ko) 표시 장치 및 그의 제조 방법
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
US11901374B2 (en) Display device and method of manufacturing the same
US20220158054A1 (en) Display device
US20220130896A1 (en) Display device and method of fabricating the display device
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20230053798A (ko) 표시 장치
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
US20220109085A1 (en) Display device and manufacturing method thereof
US20230299120A1 (en) Display device and manufacturing method therefor
US20220149255A1 (en) Display device
US20240072103A1 (en) Display device and method of fabricating the same
EP3989279A1 (en) Display device and method of fabricating the same
US20220392948A1 (en) Display device and method of manufacturing the same
US20230268330A1 (en) Display device and manufacturing method therefor
KR20210155440A (ko) 화소 및 이를 구비한 표시 장치
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20220117415A (ko) 표시 장치
KR20230132667A (ko) 표시 장치 및 그의 제조 방법
KR20230105708A (ko) 잉크젯 프린팅 장치 및 이를 이용한 쌍극성 소자의 정렬 방법
CN113644093A (zh) 像素和包括像素的显示装置
KR20220153162A (ko) 표시 장치 및 그의 제조 방법
KR20230007610A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination