CN113808526A - 像素 - Google Patents

像素 Download PDF

Info

Publication number
CN113808526A
CN113808526A CN202110607928.6A CN202110607928A CN113808526A CN 113808526 A CN113808526 A CN 113808526A CN 202110607928 A CN202110607928 A CN 202110607928A CN 113808526 A CN113808526 A CN 113808526A
Authority
CN
China
Prior art keywords
insulating film
contact electrode
light emitting
emitting element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110607928.6A
Other languages
English (en)
Inventor
李炫旭
康起宁
金基范
金珍泽
蔡景泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113808526A publication Critical patent/CN113808526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

本申请涉及一种像素。像素包括：第一绝缘膜，设置在衬底上；发光元件，设置在第一绝缘膜上；第二绝缘膜，设置在发光元件上以覆盖发光元件的至少一部分；第一接触电极和第二接触电极，第一接触电极和第二接触电极中的每个包括设置在第一绝缘膜上并与发光元件电连接的至少一部分；以及封装层，包括光敏材料。

Description

像素
相关申请的交叉引用
本申请要求于2020年6月1日在韩国知识产权局(KIPO)提交的第10-2020-0066097号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素、制造其的方法以及包括其的显示装置，并且更具体地，涉及在单个工艺中形成在发光元件上彼此间隔开的接触电极的像素、制造该像素的方法以及包括该像素的显示装置。
背景技术
随着对信息显示的兴趣和对使用便携式信息媒介的需求的增加，对显示装置的需求和商业化已被关注。
发明内容
本公开的目的在于，提供像素、制造其的方法以及包括其的显示装置，对于所述像素，可以省略处理步骤中的一些，并且因此降低所需的成本。
本公开的另一目的在于，提供容易形成接触电极的像素、制造其的方法以及包括其的显示装置。
本公开的目的不限于以上目的，并且本领域技术人员将从以下描述清楚地理解未描述的其它技术问题。
根据本公开的实施方式，可以提供像素。像素可以包括：第一绝缘膜，设置在衬底上；发光元件，设置在第一绝缘膜上；第二绝缘膜，设置在发光元件上以覆盖发光元件的至少一部分；第一接触电极和第二接触电极，第一接触电极和第二接触电极中的每个包括设置在第一绝缘膜上并与发光元件电连接的至少一部分；以及封装层，包括光敏材料。第一接触电极和第二接触电极中的每个可以设置在第二绝缘膜的侧表面中的相应侧表面上，并且可以在第二绝缘膜的上表面上彼此不接触，以及封装层可以设置在第一接触电极和第二接触电极上。
在实施方式中，相对于发光元件的主表面，第二绝缘膜的高度可以等于或大于第一接触电极的高度和第二接触电极的高度。
在实施方式中，第一接触电极可以包括与第二绝缘膜物理接触并且与发光元件间隔开的远端。第二接触电极可以具有与第二绝缘膜物理接触并且与发光元件间隔开的远端。第一接触电极的远端和第二接触电极的远端中的每个可以与衬底间隔开相等的距离。
在实施方式中，第一接触电极的远端与第二接触电极的远端之间的顶表面可以平行于衬底的主表面。
在实施方式中，第一接触电极和第二接触电极可以设置在发光元件上并且可以不设置在第二绝缘膜的上表面上。
在实施方式中，封装层可以不设置在第二绝缘膜上。
在实施方式中，封装层可以包括第一封装区域和第二封装区域。与第二封装区域相比，第一封装区域可以与第二绝缘膜相邻。封装层的第一封装区域可以具有与第一接触电极和第二接触电极相同的高度。
在实施方式中，第二绝缘膜可以包括第一材料，以及像素还可以包括：第三绝缘膜和第四绝缘膜，第三绝缘膜和第四绝缘膜中的每个设置在第一绝缘膜上，包括第一材料，并且彼此间隔开。
在实施方式中，第一接触电极的至少一部分可以设置在第二绝缘膜的第一侧表面上，以及第二接触电极的至少一部分可以设置在第二绝缘膜的第二侧表面上，第二侧表面与第一侧表面相对。
在实施方式中，封装层、第一接触电极、第二接触电极和第二绝缘膜可以通过使用至少包括半色调区域的掩模通过光刻工艺来设置，以及在光刻工艺期间，在平面图中，第二绝缘膜的上表面可以对应于掩模的半色调区域。
根据本公开的另一实施方式，可以提供一种制造像素的方法。该方法可以包括：在衬底上形成彼此间隔开的第一电极和第二电极；在第一电极和第二电极上形成第一绝缘膜；在第一绝缘膜上设置发光元件；将第二绝缘膜形成为覆盖发光元件的至少一部分；沉积接触电极以电连接到发光元件并覆盖第二绝缘膜的至少上表面；在通过沉积接触电极而获得的第一材料上施加光敏材料；通过使用包括至少半色调区域的掩模来去除光敏材料中的至少一部分；以及通过使用第二材料作为蚀刻掩模来去除接触电极的设置在第二绝缘膜的上表面上的至少一部分，其中第二材料在去除光敏材料的至少一部分的过程中而获得。
在实施方式中，其中在去除预定接触电极的一部分之后，不对其至少一部分被去除的光敏材料执行去除。
在实施方式中，去除光敏材料的至少一部分可以包括将掩模的半色调区域布置成在平面图中对应于第二绝缘膜的上表面。
在实施方式中，接触电极的沉积可以包括：形成接触电极以包括第一接触电极、第二接触电极和第三接触电极；将第一接触电极和第二接触电极形成为不设置在与第二绝缘膜的上表面对应的位置处；以及将第三接触电极形成为设置在与第二绝缘膜的上表面对应的位置处。去除接触电极的至少一部分可以包括去除第三接触电极。
在实施方式中，第一接触电极和第二接触电极可以同时形成。
在实施方式中，该方法还可以包括在去除接触电极的至少一部分之后，将第一接触电极和第二接触电极中的每个形成为相对于衬底的主表面具有相等的高度。
在实施方式中，第二绝缘膜的形成可以包括在发光元件的表面、在第一电极上的第一绝缘膜和在第二电极上的第一绝缘膜中的每个上形成第二绝缘膜。
根据本公开的又一实施方式，可以提供包括像素的显示装置。
本公开不限于上述实施方式，并且本领域技术人员可以从本说明书和附图清楚地理解未描述的其它实施方式。
根据本公开的实施方式，可以在单个过程中执行已在传统方法中被单独执行的用于接触电极的工艺，并且因此可以提供具有降低的工艺成本的像素、制造该像素的方法以及包括该像素的显示装置。
根据本公开的另一实施方式，使用半色调掩模形成接触电极、绝缘膜等，并且可以提供容易形成接触电极的像素、制造该像素的方法以及包括该像素的显示装置。
本公开的效果不限于上述效果，并且本领域技术人员将从本说明书和附图清楚地理解未描述的效果。
附图说明
通过参考附图更详细地描述本公开的实施方式，本公开的以上和其它特征将变得更加显而易见，在附图中：
图1是示出根据本说明书的实施方式的包括像素的显示装置的示意性平面图；
图2是示出根据本说明书的实施方式的像素的结构的示意性剖视图；
图3是示出根据本说明书的实施方式的像素的上表面的示意性平面图；
图4是示出根据本说明书的实施方式的用于操作包括在像素中的发光元件的像素驱动电路的示意性电路图；
图5是示出根据本说明书的实施方式的包括在像素中的发光元件的示意性立体图；
图6是示出根据本说明书的实施方式的制造像素的方法的流程图；
图7至图11是根据本说明书的实施方式的像素的示意性剖视图，其分别示出了在执行制造像素的方法时的特定时间点；
图12A和图12B是根据本说明书的实施方式的像素的示意性剖视图，其示出了其中一些结构被修改的像素；
图13是示出根据本说明书的又一实施方式的像素的上表面的示意性平面图；以及
图14至图18是根据本说明书的又一实施方式的像素的示意性剖视图，其分别示出了在执行制造像素的方法时的特定时间点。
具体实施方式
由于本说明书中描述的实施方式是为了向本公开所属领域的技术人员清楚地描述本公开的精神，因此本公开不受本说明书中描述的实施方式的限制，并且本公开的范围应被解释为包括不背离本公开的精神的修改或变形。
除非在本文中另外限定或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些，应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义进行解释，除非在说明书中清楚地限定。
本说明书所附的附图旨在容易地描述本公开。由于附图中所示的元件可以被夸大并示出以帮助理解本公开，因此本公开不受附图的限制。
在说明书和权利要求书中，短语“…中的至少一个”出于其含义和解释的目的，旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或A和B”。
在本说明书中，当确定与本公开相关的已知配置或功能的详细描述可能模糊本公开的主题时，可以省略其详细描述。
本公开涉及像素、制造其的方法以及包括其的显示装置，并且更具体地，涉及在单个工艺中形成在发光元件上彼此间隔开的接触电极的像素、制造该像素的方法以及包括该像素的显示装置。
根据本说明书的又一实施方式，可以提供包括像素的显示装置。
在下文中，将参照图1至图11、图12A和图12B来描述根据本说明书的实施方式的像素。
图1是示出根据本说明书的实施方式的包括像素的显示装置的示意性平面图。
显示装置表示配置成向用户提供可视数据的装置。本说明书中限定的显示装置表示包括发光元件的装置，其中发光元件配置成在施加电信号的情况下发光。例如，包括根据本说明书的实施方式的像素的显示装置不限于诸如平板PC、电视、智能电话和膝上型计算机的特定的应用对象。
参照图1，显示装置1可以包括衬底SUB、像素PXL、驱动部分(未示出)和线部分(未示出)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA和非显示区域NDA可以被物理地划分。
像素PXL可以定位在显示区域DA中。
驱动部分和线部分可以定位在非显示区域NDA中。
多个像素PXL可以设置在衬底SUB上。例如，尽管为了方便，在图1中仅示出了单个像素，但是显示装置1可以包括多个像素PXL。
根据显示装置1的目的，衬底SUB可以包括刚性材料或柔性材料。然而，应用于本公开实施方式的衬底SUB的材料不限于特定示例。
在平面图中，显示区域DA可以包括在衬底SUB的一区域中。根据示例，显示区域DA可以定位在衬底SUB的中央区域中。
显示区域DA可以是向外部显示可视数据的区域。显示区域DA可以表示像素PXL定位在其中的区域。
在平面图中，非显示区域NDA可以包括在衬底SUB的一个区域中。非显示区域NDA可以表示像素PXL未定位在其中的区域。
在平面图中，非显示区域NDA可以不与显示区域DA重叠。例如，非显示区域NDA可以定位在围绕显示区域DA的外表面或与其相邻的区域中。
像素PXL可以设置在衬底SUB上。像素PXL可以设置在显示区域DA中。
像素PXL可以包括至少一个发光元件LD(发光二极管)(参见图2)。发光元件LD可以用作在施加电信号的情况下发光的光源。下面将参照图5描述发光元件LD的具体结构、操作和功能的细节。
在平面图中，驱动部分可以定位在非显示区域NDA中。驱动部分可以输出提供给像素PXL的电信号。在电信号被提供给像素PXL的情况下，包括在像素PXL中的发光元件LD可以发光。下面将参照图4来描述示出了驱动部分的特定电信号流的电路图的细节。
在平面图中，线部分可以定位在非显示区域NDA中。
线部分可以将驱动部分与像素PXL电连接。
在下文中，将参照图2至图5详细描述根据本说明书的实施方式的像素。
图2是示出根据本说明书的实施方式的像素的结构的示意性剖视图。
参照图2，像素(参照图1的“PXL”)可以包括像素电路单元PCL和显示元件单元DPL。
像素电路单元PCL可以包括像素驱动电路，该像素驱动电路包括至少一个晶体管。在下文中，将参照图4来描述像素驱动电路。
图4是示出根据本说明书的实施方式的用于操作包括在像素中的发光元件的像素驱动电路的电连接关系的示意性电路图。
在下文中，将描述与像素驱动电路相关的示例性电连接关系。然而，本公开的像素驱动电路不限于示例性描述的电连接关系，并且可以包括或不同地修改和实施另外的电元件。所描述的晶体管不限于特定类型的晶体管。
发光元件单元12可以通过第一电源线PL1电连接到第一驱动电源VDD，并且可以通过第二电源线PL2电连接到第二驱动电源VSS。
发光元件单元12可以包括发光元件LD。在参考电信号的流动方向的情况下，发光元件LD可以设置在第一电极EL1和第二电极EL2之间。
此时，在第一电极EL1是阳极电极的情况下，第二电极EL2可以是阴极电极。作为另一示例，在第一电极EL1是阴极电极的情况下，第二电极EL2可以是阳极电极。
发光元件单元12可以包括多个发光元件LD。在包括多个发光元件LD的情况下，发光元件LD可以以预定方式布置。例如，发光元件LD可以相对于第一驱动电源VDD和第二驱动电源VSS的电势施加点并联布置(参照图4中所示的布置)。然而，发光元件LD的布置形式不限于上述示例，并且可以具有诸如串联连接的不同的布置形式。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。在由于第一驱动电源VDD和第二驱动电源VSS之间的电势差而向发光元件LD施加等于或大于预定阈值电压的电势差的情况下，发光元件LD可以发光。例如，每个发光元件LD可以基于第一驱动电源VDD和第二驱动电源VSS之间的电势差发光。
发光元件单元12可以基于从像素驱动电路14提供的电信号来发光。发光元件LD可以发射具有与从像素驱动电路14施加的电信号对应的亮度的光。
像素驱动电路14可以电连接到像素PXL的数据线Dj和扫描线Si。数据线Dj和扫描线Si可以是以上参照图1描述的线部分。
以上参照图1描述的驱动部分可以通过数据线Dj输出数据信号，并且通过扫描线Si输出扫描信号。
数据线Dj可以沿着第一线形成。扫描线Si可以沿着第二线形成，其中第二线至少不平行于第一线。根据示例，数据线Dj可以在显示装置1的平面图中在纵向方向(或竖直方向)上布置，并且扫描线Si可以在显示装置1的平面图中在横向方向(或水平方向)上布置。
如以上参照图1描述的那样，显示装置1可以包括像素PXL。设置在第i行第j列上的像素PXL可以电连接到第i扫描线Si和第j数据线Dj。
像素驱动电路14可以包括第一晶体管T1、第二晶体管T2、存储电容器Cst和第一节点N1。
第一晶体管T1可以是驱动晶体管。第一晶体管T1可以具有第一端子和第二端子。第一晶体管T1的第一端子和第二端子可以分别是源电极和漏电极。作为另一示例，第一晶体管T1的第一端子和第二端子可以分别是漏电极和源电极。
第一晶体管T1的第一端子可以电连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以电连接到发光元件LD的第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。
第二晶体管T2可以是开关晶体管。第二晶体管T2可以具有第一端子和第二端子。第二晶体管T2的第一端子可以电连接到数据线Dj，并且第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的栅电极可以电连接到扫描线Si。
存储电容器Cst的一个电极可以电连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可以电连接到第一节点N1。
在从扫描线Si施加具有可以使第二晶体管T2导通的电压的扫描信号的情况下，第二晶体管T2可以将数据线Dj与第一节点N1电连接。
此时，从数据线Dj提供的数据信号可以通过第一节点N1被提供给存储电容器Cst，并且可以被充电在存储电容器Cst中。可以保持充电在存储电容器Cst中的电压，直到提供下一帧的数据信号。
第一晶体管T1可以控制提供给发光元件单元12的电信号对应于第一节点N1的电势数据。
最后，在通过第一晶体管T1将电信号提供给发光元件单元12的情况下，包括在发光元件单元12中的发光元件LD可以发射具有与电信号对应的亮度的光。
再次参照图2，将描述根据本说明书的实施方式的像素的结构。
像素电路单元PCL可以包括缓冲膜BFL、晶体管T、栅极绝缘膜GI、第一层间绝缘膜ILD1、第二层间绝缘膜ILD2、保护层PSV、第一导电线CL1、第二导电线CL2、驱动电压线DVL、第一接触孔CH1和第二接触孔CH2。
晶体管T可以包括半导体图案SCL、源电极SE、漏电极DE和栅电极GE。晶体管T可以是参照图4描述的第一晶体管T1。
缓冲膜BFL可以设置在衬底SUB上。缓冲膜BFL可以保护像素电路单元PCL的晶体管T免受杂质的影响。
栅极绝缘膜GI可以设置在缓冲膜BFL上。
半导体图案SCL可以设置在缓冲膜BFL上。
半导体图案SCL可以是半导体层。根据示例，半导体图案SCL可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
半导体图案SCL可以包括与源电极SE电接触的第一接触区域和与漏电极DE电接触的第二接触区域。
第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以是其中不掺杂杂质的本征半导体图案。
栅极绝缘膜GI可以设置在半导体图案SCL上。栅极绝缘膜GI可以包括无机材料。根据示例，栅极绝缘膜GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和铝氧化物(AlOx)中的至少一种。根据实施方式，栅极绝缘膜GI可以包括有机材料。
栅电极GE可以设置在栅极绝缘膜GI上。
栅电极GE的位置可以对应于半导体图案SCL的沟道区域的位置。例如，栅电极GE可以设置在半导体图案SCL的沟道区域上，且栅极绝缘膜GI插置在其间。
第一层间绝缘膜ILD1可以设置在栅电极GE上。与栅极绝缘膜GI类似，第一层间绝缘膜ILD1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和铝氧化物(AlOx)中的至少一种。
源电极SE和漏电极DE可以设置在第一层间绝缘膜ILD1上。源电极SE可以穿过栅极绝缘膜GI和第一层间绝缘膜ILD1以电接触半导体图案SCL的第一接触区域，并且漏电极DE可以穿过栅极绝缘膜GI和第一层间绝缘膜ILD1以电接触半导体图案SCL的第二接触区域。
第二层间绝缘膜ILD2可以设置在源电极SE和漏电极DE上。类似于第一层间绝缘膜ILD1和栅极绝缘膜GI，第二层间绝缘膜ILD2可以包括无机材料。无机材料可以包括示例为第一层间绝缘膜ILD1和栅极绝缘膜GI的配置材料(例如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和铝氧化物(AlOx))的材料中的至少一种。根据实施方式，第二层间绝缘膜ILD2可以包括有机材料。
第一导电线CL1可以设置在第二层间绝缘膜ILD2上，并且可以通过穿过第二层间绝缘膜ILD2的接触孔与源电极SE电连接。
第二导电线CL2可以设置在第二层间绝缘膜ILD2上，并且可以通过穿过第二层间绝缘膜ILD2的接触孔与漏电极DE电连接。
驱动电压线DVL可以设置在第二层间绝缘膜ILD2上。驱动电压线DVL可以与第一导电线CL1和第二导电线CL2形成在相同的层上。驱动电压线DVL可以是以上参照图4描述的第二电源线PL2。
第一导电线CL1、第二导电线CL2和驱动电压线DVL可以是电信号可流过的路径。第二导电线CL2可以是将晶体管T的漏电极DE和显示元件单元DPL的一些配置电连接的桥接电极。根据示例，第一导电线CL1、第二导电线CL2和驱动电压线DVL可以包括钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)和银(Ag)中的至少一种。
保护层PSV可以设置在第一导电线CL1、第二导电线CL2和驱动电压线DVL上。
保护层PSV可以设置成有机绝缘膜、无机绝缘膜和设置在无机绝缘膜上的有机绝缘膜的形式。
保护层PSV可以包括暴露第二导电线CL2的一个区域的第一接触孔CH1和暴露驱动电压线DVL的一个区域的第二接触孔CH2。
第一接触孔CH1可以是通过其传递从晶体管T提供的电信号的路径。第二接触孔CH2可以是通过其从驱动电压线DVL供电的路径。
显示元件单元DPL可以包括第一连接线CNL1、第一电极EL1、第二连接线CNL2、第二电极EL2、第一绝缘膜INS1、堤部BNK、发光元件LD、第二绝缘膜INS2、第一接触电极CNE1、第二接触电极CNE2、第一封装层ENC1、以及第二封装层ENC2。
第一绝缘膜INS1可以设置在保护层PSV上。类似于第二层间绝缘膜ILD2，第一绝缘膜INS1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和铝氧化物(AlOx)中的至少一种。
发光元件LD可以设置在第一绝缘膜INS1上。根据示例，第一绝缘膜INS1可以具有预定的槽，发光元件LD的至少一部分可以与从所述槽形成的一端电接触，并且发光元件LD的另一部分可以与从所述槽形成的另一端电接触。
第一绝缘膜INS1的至少一部分可以设置在第一连接线CNL1、第二连接线CNL2、第一电极EL1和/或第二电极EL2上，稳定电连接并减少外部影响。
第一连接线CNL1可以布置在保护层PSV上。
第一连接线CNL1可以电连接到第一电极EL1。
第二连接线CNL2可以布置在保护层PSV上。第二连接线CNL2和第一连接线CNL1可以形成在相同的层上。
第二连接线CNL2可以电连接到第二电极EL2。
第一连接线CNL1可以被部分地去除，使得相应的像素PXL与邻近所述相应的像素PXL的另一个像素PXL被单独地(或独立地)驱动。第二连接线CNL2可以公共地提供给相应的像素PXL和与其相邻的其它像素PXL。例如，相应的像素PXL的第二连接线CNL2可以电连接到相邻的像素PXL中的每个的第二连接线CNL2。
第一电极EL1可以布置在保护层PSV上。第一电极EL1可以形成在与第一连接线CNL1相同的层上。具体地，根据示例，第一电极EL1可以以与第一连接线CNL1相同的配置形成。第一电极EL1可以布置成平行于保护层PSV的主表面。
如以上参照图4所描述的那样，第一电极EL1可以是可通过其施加第一驱动电源VDD的电压的路径，并且可以是通过其提供从像素驱动电路14提供的电信号的路径。
第二电极EL2可以布置在保护层PSV上。第二电极EL2和第二连接线CNL2可以形成在相同的层上。具体地，根据示例，第二电极EL2可以以与第二连接线CNL2相同的配置形成。第二电极EL2可以布置成平行于保护层PSV的主表面。
如以上参照图4所描述的那样，第二电极EL2可以是可通过其施加来自第二驱动电源VSS的电压的路径。
第一电极EL1和第二电极EL2可以在显示装置1的显示方向上反射从发光元件LD发射的光，从而改善发光元件LD的发光效率。
发光元件LD可以在第一绝缘膜INS1上设置在第一电极EL1和第二电极EL2之间。发光元件LD可以具有纳米级或微米级尺寸。
发光元件LD可以用作包括发光元件LD的像素PXL的光源。例如，发光元件LD可以如以上参照图4所描述的那样基于从晶体管T施加的与光发射相关的电信号输出预定的光。
将参照图5描述发光元件LD的详细结构。
图5是示出根据本说明书的实施方式的包括在像素中的发光元件的示意性立体图。
参照图5，发光元件LD可以包括第一半导体层120、第二半导体层140、有源层160、绝缘膜180和附加电极190。
发光元件LD可以具有在纵向方向上延伸的形状。例如，发光元件LD的高度L可以大于发光元件LD的直径D。例如，发光元件LD可以具有圆柱形形状、棒形形状或杆形形状，但不限于特定的形状。
第一半导体层120可以包括具有预定类型的半导体层。例如，第一半导体层120可以包括掺杂有预定掺杂剂的N型半导体层。
第二半导体层140可以包括与第一半导体层120的类型不同的类型的半导体层。例如，在第一半导体层120包括N型半导体层的情况下，第二半导体层140可以包括掺杂有与预定掺杂剂不同的掺杂剂的P型半导体层。
第一半导体层120和第二半导体层140可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料。
第一半导体层120和第二半导体层140可以在发光元件LD的纵向方向上具有彼此不同的高度。根据示例，参照图5，第一半导体层120的高度可以大于第二半导体层140的高度。
有源层160可以设置在第一半导体层120和第二半导体层140之间。有源层160可以具有单个或多个量子阱结构。
在具有等于或大于预定电压的电压的电场被施加到发光元件LD的两端的情况下，电子-空穴对可以在有源层160中结合，并且可以发射光。使用这种原理，包括有源层160的发光元件LD可以被包括在像素PXL中，并且可以在各种显示装置中使用。
附加电极190可以设置在第一半导体层120或第二半导体层140上。附加电极190可以是欧姆接触电极或肖特基接触电极。
附加电极190可以包括铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物、氧化铟锡(ITO)中的至少一种，但不限于此。
绝缘膜180可以覆盖发光元件LD的外表面的至少一部分。绝缘膜180可以防止在有源层160接触除了第一半导体层120和第二半导体层140之外的材料(尤其是其它导电材料)的情况下可能发生的电短路和污染。
绝缘膜180可以包括透明绝缘材料。根据示例，绝缘膜180可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)和氧化钛(TiO2)中的至少一种。
再次参照图2，第二绝缘膜INS2可以设置在发光元件LD上。第二绝缘膜INS2可以被形成为覆盖发光元件LD的与有源层160对应的至少一个区域。
然而，根据实施方式，第二绝缘膜INS2的至少一部分可以设置在发光元件LD的后表面上。在将第二绝缘膜INS2形成在发光元件LD上的过程中，形成在发光元件LD的后表面上的第二绝缘膜INS2可以填充第一绝缘膜INS1和发光元件LD之间的空的间隙。
当从上方观察时，随着第二绝缘膜INS2的剖面区域与发光元件LD更远地间隔开，第二绝缘膜INS2的剖面区域可以减小。在这种情况下，第二绝缘膜INS2的剖面在剖视图中可以具有梯形形状。然而，第二绝缘膜INS2的形状不限于上述示例，并且可以设置成不同形状中的任一种。
第二绝缘膜INS2可以包括有机材料和无机材料中的至少一种。在第二绝缘膜INS2包括有机材料的情况下，第二绝缘膜INS2可以是有机绝缘膜。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一绝缘膜INS1上。
参照图2，当在第一方向(下面描述的第一方向可以表示面对图2中所示的像素的方向)上观察时，第一接触电极CNE1和第二接触电极CNE2中的每个可以设置在发光元件LD的侧表面上。第一接触电极CNE1可以直接接触发光元件LD的两端中的一端的暴露表面，并且第二接触电极CNE2可以直接接触发光元件LD的两端中的另一端的暴露表面。
第一接触电极CNE1和第二接触电极CNE2可以在相对于发光元件LD的主表面的向上方向上具有预定高度。第一接触电极CNE1可以通过穿过第一绝缘膜INS1的接触孔电连接到第一电极EL1，并且第二接触电极CNE2可以通过穿过第一绝缘膜INS1的接触孔电连接到第二电极EL2。
第一接触电极CNE1和第二接触电极CNE2中的每个可以电连接到发光元件LD。根据示例，第一接触电极CNE1和第二接触电极CNE2可以是包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的导电材料中的至少任何一种。
根据特定实施方式，第一接触电极CNE1和第二接触电极CNE2可以包括相同的材料。第一接触电极CNE1和第二接触电极CNE2可以具有相同的成分。
通过第一电极EL1施加的电信号可以通过第一接触电极CNE1提供给发光元件LD。所施加的电信号可以通过第一接触孔CH1从晶体管T提供。
如以上参照图4描述的那样，发光元件LD可以基于通过晶体管T施加的与光发射有关的电信号来发射光。
通过第二电极EL2施加的电信号可以通过第二接触电极CNE2提供给发光元件LD。
堤部BNK可以设置在第一绝缘膜INS1上。堤部BNK可以限定像素PXL的发射区域。具体地，像素PXL可以包括设置在围绕发射区域的周边的非发射区域中的堤部BNK。例如，堤部BNK可以是像素限定膜。
堤部BNK可以包括有机材料和无机材料中的至少任何一种。
第一封装层ENC1可以与第一接触电极CNE1和第二接触电极CNE2的位置对应地设置在第一绝缘膜INS1上。
第一封装层ENC1可以包括光敏材料。例如，第一封装层ENC1可以是在用于第一接触电极CNE1和第二接触电极CNE2的光刻工艺中施加的光刻胶。
第一封装层ENC1可以包括第一封装区域106和第二封装区域108。第一封装区域106的厚度可以小于第二封装区域108的厚度。下面将参照图11描述第一封装区域106和第二封装区域108的内容。
第二封装层ENC2可以设置在第一封装层ENC1上。第二封装层ENC2可以包括无机材料和有机材料中的至少任何一种。然而，根据需要，在像素PXL中可以不包括第二封装层ENC2。
第一封装层ENC1和/或第二封装层ENC2可以保护显示元件单元DPL免受外部影响。
图3是示出根据本说明书的实施方式的像素的上表面的示意性平面图。
参照图3，像素PXL可以包括布置成用于对准电极的并联结构的发光元件LD。例如，第一电极EL1和第二电极EL2可以用作用于发光元件LD的对准电极。
包括在像素PXL中的发光元件LD可以电连接到与第一电极EL1电连接的第一接触电极CNE1，并且电连接到与第二电极EL2电连接的第二接触电极CNE2。如上所述，第一电极EL1可以通过第一接触孔CH1接收预定的电信号。第二电极EL2可以通过第二接触孔CH2接收预定的电信号。
第二连接线CNL2可以提供电连接到相邻的像素PXL的至少一部分的路径。
第二绝缘膜INS2的至少一部分可以设置在发光元件LD上。第一接触电极CNE1和第二接触电极CNE2可以不设置在第二绝缘膜INS2的上表面上。例如，在平面图中，第一接触电极CNE1和第二接触电极CNE2可以不与第二绝缘膜INS2重叠。
然而，发光元件LD、电极等的设置关系不限于以上参照图3所描述的示例，并且可以实现根据各种可修改实施方式的设置关系。
在下文中，下面将参照图6至图11、图12A和图12B描述根据本说明书的实施方式的制造像素的方法。然而，可以参考以上描述的内容来解释与制造像素的方法有关的技术特征，并且可以省略重复内容。
图6是示出根据本说明书的实施方式的制造像素的方法的流程图。
图7至图11是根据本说明书的实施方式的像素的示意性剖视图，其是分别示出了在执行制造像素的方法时的特定时间点的视图。
图12A和图12B是根据本说明书的实施方式的像素的示意性剖视图，其示出了其中一些结构被修改的像素。
具体地，在图7至图11、图12A和图12B中示出的根据本说明书的实施方式的像素的视图是沿着图3的线I-I'截取的示意性剖视图。
根据本说明书的实施方式的制造像素的方法可以包括提供衬底(S110)、形成第一绝缘膜(S120)、将发光元件定位在第一绝缘膜上(S130)、形成第二绝缘膜(S140)、沉积接触电极使得第二绝缘膜的至少上部分被覆盖(S160)、施加光敏材料(S180)、使用包括半色调区域的掩模去除光敏材料的一部分(S190)、以及去除接触电极的一部分(S195)。
在提供衬底(S110)时，可以提供预定的衬底。衬底可以表示以上参照图2描述的衬底SUB。在提供衬底(S110)时，像素电路单元PCL可以形成在预定的衬底SUB上。
尽管图中未示出，但是在提供衬底(S110)之后，可以执行形成第一电极EL1和第二电极EL2。
在形成第一绝缘膜(S120)时，第一绝缘膜INS1可以形成在其上形成有像素电路单元PCL的衬底SUB上。形成在其上没有布置第一电极EL1或第二电极EL2的层上的第一绝缘膜INS1形成在与形成在其上布置有第一电极EL1或第二电极EL2的层上的第一绝缘膜INS1的高度不同的高度处，并且从而第一绝缘膜INS1可以具有高度差。
在定位发光元件(S130)时，发光元件LD可以设置在第一绝缘膜INS1上。
在定位发光元件(S130)之前，可以执行预定的堤部(参照图2的“BNK”)的布置，以便于发光元件LD的布置。参照图12B，可以在像素电路单元PCL上形成堤部BNK，并且可以在堤部BNK上形成第一电极EL1和/或第二电极EL2。形成在堤部BNK上的第一电极EL1和/或第二电极EL2可以在预定方向上引导从发光元件LD发射的光，以提高发光元件LD的发光效率。然而，如果需要，可以省略本步骤。
在形成第二绝缘膜(S140)时，第二绝缘膜INS2可以布置在发光元件LD上。第二绝缘膜INS2可以设置在发光元件LD上，使得发光元件LD的第一端和与第一端相对的第二端是敞开的(参照图7)。
在沉积接触电极(S160)时，可以将预定接触电极CNE0沉积在形成第二绝缘膜(S140)时获得的材料上，例如，其上设置有第二绝缘膜INS2的第一绝缘膜INS1上。参照图8，预定接触电极CNE0可以设置在第一绝缘膜INS1上，并且也可以设置在发光元件LD的向外部敞开的部分和第二绝缘膜INS2的向外部敞开的部分上。
在施加光敏材料(S180)时，可以将封装层ENC0施加在通过沉积接触电极(S160)而获得的材料上，例如，预定接触电极CNE0上。封装层ENC0可以包括如以上参照图2的第一封装层ENC1所描述的至少一种光敏材料。
在去除光敏材料的一部分(S190)时，可以通过在施加光敏材料的区域的至少一部分上执行曝光和显影处理来形成第一封装层ENC1。在本步骤中执行的曝光和显影过程中，可以使用半色调掩模100。
半色调掩模100可以包括半色调区域100a和全色调区域100b。半色调掩模100可以在半色调区域100a中具有第一透射率，并且在全色调区域100b中具有小于第一透射率的第二透射率。
半色调掩模100的半色调区域100a可以对应于第二绝缘膜INS2的上表面。基于衬底SUB的主表面，半色调区域100a的长度L2可以至少等于或大于第二绝缘膜INS2的上表面的长度L1。
半色调区域100a的长度L2可以大于第二绝缘膜INS2的上表面的长度L1、设置在第二绝缘膜INS2的侧表面上的预定接触电极CNE0的厚度、以及第二绝缘膜INS2的另一侧表面上的预定接触电极CNE0的厚度之和。
在去除光敏材料的一部分(S190)时，可以去除与半色调掩模100的半色调区域100a对应的封装层ENC0，并且可以形成以上参照图2描述的第一封装层ENC1。在本步骤中，可以去除封装层ENC0的一部分，并且可以将设置在其下方的预定接触电极CNE0暴露于外部。
在去除接触电极的一部分(S195)时，通过使用第一封装层ENC1作为蚀刻掩模执行蚀刻工艺，可以去除暴露于外部的预定接触电极CNE0。当预定接触电极CNE0的一部分被去除时，第二绝缘膜INS2的至少一部分可以暴露于外部。
根据实施方式，当暴露于外部的预定接触电极CNE0被去除时，可以去除第二绝缘膜INS2的设置在预定接触电极CNE0下方的一部分。根据第二绝缘膜INS2的设置在预定接触电极CNE0下方的一部分被去除的程度，第二绝缘膜INS2的高度可以不同。第二绝缘膜INS2的高度可以对应于第一接触电极CNE1的高度和/或第二接触电极CNE2的高度。
第二绝缘膜INS2的高度可以等于或大于第一接触电极CNE1的高度和/或第二接触电极CNE2的高度。根据实施方式，第二绝缘膜INS2的高度可以等于第一接触电极CNE1的高度和第二接触电极CNE2的高度(参照图11)。作为另一示例，根据修改的实施方式，第二绝缘膜INS2的高度可以大于第一接触电极CNE1的高度和第二接触电极CNE2的高度(参照图12A)。
预定接触电极CNE0的在本步骤中被去除并且暴露于外部的一部分可以设置在第二绝缘膜INS2的上表面上。
如图11、图12A和图12B中所示，从其中去除了一个区域的预定接触电极CNE0可以设置成在第二绝缘膜INS2的上表面上彼此不电接触的第一接触电极CNE1和第二接触电极CNE2的形状。第一接触电极CNE1可以是以上参照图2和图3描述的第一接触电极CNE1，并且第二接触电极CNE2可以是以上参照图2和图3描述的第二接触电极CNE2。
例如，可以同时形成第一接触电极CNE1和第二接触电极CNE2。根据本实施方式，第一接触电极CNE1和第二接触电极CNE2可以并非至少在不同的时间点时分别形成。
如上所述，由于通过使用第一封装层ENC1(其的一部分被去除)作为蚀刻掩模形成第一接触电极CNE1和第二接触电极CNE2，第二绝缘膜INS2的上表面和第一封装层ENC1的至少一部分可以形成在相同的平面或层上。
第一接触电极CNE1可以具有与第二绝缘膜INS2物理接触并且离发光元件LD的第一表面最远的第一点102。
第一表面可以意指发光元件LD的其上设置有第二绝缘膜INS2的上表面。
第二接触电极CNE2可以具有与第二绝缘膜INS2物理接触并且离第一表面最远的第二点104。
第一点102和第一表面之间的最短距离可以等于第二点104和第一表面之间的最短距离，或比第二点104和第一表面之间的最短距离小预定的差。
因此，第一点102和第二点104之间的延长线可以平行于发光元件LD的第一表面。例如，第一点102和第二点104之间的顶表面可以平行于发光元件LD的第一表面。
如上所述，第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘膜INS2的上表面上彼此不电接触。因此，第二绝缘膜INS2相对于发光元件LD的第一表面的高度可以等于第一点102和第一表面之间的最短距离。作为另一示例，第二绝缘膜INS2相对于发光元件LD的第一表面的高度可以等于第二点104和第一表面之间的最短距离。
蚀刻与半色调掩模100的半色调区域100a对应的区域的高度可以是相同的。相对于衬底SUB，设置在与半色调区域100a对应的区域中的第一封装层ENC1的高度可以是相同的。
第一封装层ENC1可以包括第一封装区域106和第二封装区域108。第一封装区域106可以比第二封装区域108更靠近第二绝缘膜INS2。第一封装层ENC1的第一封装区域106的厚度可以小于第一封装层ENC1的第二封装区域108的厚度。
第一封装层ENC1的第一封装区域106的高度可以等于第一接触电极CNE1的高度和第二接触电极CNE2的高度。
第一封装层ENC1的第一封装区域106的上表面可以形成在与第二绝缘膜INS2的上表面相同的平面处。
在去除接触电极的一部分(S195)之后，可以不去除第一封装层ENC1。根据实施方式，第一封装层ENC1可以用作像素的外部保护层。
在下文中，下面将参照图13至图18描述根据本说明书的另一实施方式的像素和制造该像素的方法。然而，可以省略可与上述实施方式的描述重复的内容，并且应参考上述实施方式和详细描述来解释技术内容。
图13是示出根据本说明书的又一实施方式的像素的上表面的示意性平面图。
图14至图18是根据本说明书的又一实施方式的像素的示意性剖视图，其分别示出了在执行制造像素的方法时的特定时间点。
具体地，在图14至图18中示出的根据本说明书的又一实施方式的与像素相关的视图可以是沿着图13的线II-II'截取的剖视图。
参照图13，在平面图中，与发光元件LD的位置对应的第二绝缘膜INS2可以不与第一接触电极CNE1和第二接触电极CNE2重叠。然而，第一接触电极CNE1和第二接触电极CNE2可以设置在与第一电极EL1和第二电极EL2对应的第二绝缘膜INS2上。
参照图14至图18，根据依据本说明书的又一实施方式的像素PXL，第二绝缘膜INS2可以定位在除了发光元件LD的两端之外的区域中。第二绝缘膜INS2的至少一部分可以形成在发光元件LD上，并且第二绝缘膜INS2的至少另一部分可以形成在第一绝缘膜INS1上。
在本实施方式中，在平面图中，第二绝缘膜INS2的一个区域可以与第一接触电极CNE1和第二接触电极CNE2中的每个部分地重叠。在平面图中，第二绝缘膜INS2的一个区域可以与第一电极EL1和第二电极EL2部分重叠，或者可以不与第一电极EL1和第二电极EL2部分重叠。
设置在发光元件LD上的第二绝缘膜INS2和设置在第一绝缘膜INS1上的第二绝缘膜INS2可以与彼此是一体的，并且可以彼此连接。在平面图中，设置在发光元件LD上的第二绝缘膜INS2可以在与发光元件LD的对准方向相交的方向上延伸。在平面图中，设置在第一绝缘膜INS1上的第二绝缘膜INS2可以设置成围绕(或包围)设置在第一电极EL1和第二电极EL2之间的发光元件LD的形状。
参照图14至图16，可以在衬底SUB上设置像素电路单元PCL，并且可以在像素电路单元PCL上设置第一电极EL1和第二电极EL2。此后，可以设置第一绝缘膜INS1，并且可以在第一绝缘膜INS1上布置发光元件LD。此后，可以在其上设置有发光元件LD的第一绝缘膜INS1上形成第二绝缘膜INS2。
在将发光元件LD在像素PXL中对准之后，第二绝缘膜INS2可以通过在第一绝缘膜INS1上施加绝缘材料层并使用掩模去除绝缘材料层的一部分来形成。第二绝缘膜INS2的至少一部分可以设置在定位于与第一电极EL1对应的区域中的第一绝缘膜INS1上，并且第二绝缘膜INS2的另一部分可以设置在定位于与第二电极EL2对应的区域中的第一绝缘膜INS1上，并且第二绝缘膜INS2的又一部分可以设置在发光元件LD上。
在形成第二绝缘膜INS2之后，可以提供预定接触电极CNE0，并且然后可以在预定接触电极CNE0上施加封装层ENC0。
参照图17，在根据本说明书的又一实施方式的制造像素的方法中可以使用半色调掩模200。半色调掩模200可以包括半色调区域200a和全色调区域200b。
设置在发光元件LD上的第二绝缘膜INS2的上表面的长度L1可以至少小于与其对应的半色调区域200a的长度L2。
参照图18，根据本实施方式，设置在除发光元件LD之外的区域中的第一绝缘膜INS1上的第二绝缘膜INS2可以用作反射构件，其连同第一电极EL1和第二电极EL2一起在期望的方向上引导从发光元件LD发射的光，以改善像素PXL的发光效率。因此，可省略用于反射构件的另外的配置(根据示例，以上参照图12B描述的堤部BNK)，并且因此可以降低工艺成本。
以上描述仅是对本公开的技术精神的说明，并且本公开所属领域的技术人员将能够在不背离本公开的基本特征的情况下做出各种修改和变化。因此，以上描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应由所附权利要求来解释，并且应理解的是，等同范围内的所有技术精神都包括在本公开的范围内。

Claims (10)

1.像素，包括：
第一绝缘膜，设置在衬底上；
发光元件，设置在所述第一绝缘膜上；
第二绝缘膜，设置在所述发光元件上以覆盖所述发光元件的至少一部分；
第一接触电极和第二接触电极，所述第一接触电极和所述第二接触电极中的每个包括设置在所述第一绝缘膜上并与所述发光元件电连接的至少一部分；以及
封装层，包括光敏材料，其中，
所述第一接触电极和所述第二接触电极中的每个设置在所述第二绝缘膜的侧表面中的相应侧表面上，并且在所述第二绝缘膜的上表面上彼此不接触，以及
所述封装层设置在所述第一接触电极和所述第二接触电极上。
2.根据权利要求1所述的像素，其中，相对于所述发光元件的主表面，所述第二绝缘膜的高度等于或大于所述第一接触电极的高度和所述第二接触电极的高度。
3.根据权利要求2所述的像素，其中，
所述第一接触电极包括与所述第二绝缘膜物理接触并且与所述发光元件间隔开的远端，
所述第二接触电极包括与所述第二绝缘膜物理接触并且与所述发光元件间隔开的远端，以及
所述第一接触电极的所述远端和所述第二接触电极的所述远端中的每个与所述衬底间隔开相等的距离。
4.根据权利要求3所述的像素，其中，所述第一接触电极的所述远端与所述第二接触电极的所述远端之间的顶表面平行于所述衬底的主表面。
5.根据权利要求1所述的像素，其中，所述第一接触电极和所述第二接触电极设置在所述发光元件上并且不设置在所述第二绝缘膜的所述上表面上。
6.根据权利要求1所述的像素，其中，所述封装层不设置在所述第二绝缘膜上。
7.根据权利要求1所述的像素，其中，
所述封装层包括第一封装区域和第二封装区域，
与所述第二封装区域相比，所述第一封装区域与所述第二绝缘膜相邻，以及
所述封装层的所述第一封装区域具有与所述第一接触电极和所述第二接触电极相同的高度。
8.根据权利要求1所述的像素，其中，
所述第二绝缘膜包括第一材料，以及
所述像素还包括：
第三绝缘膜和第四绝缘膜，所述第三绝缘膜和所述第四绝缘膜中的每个设置在所述第一绝缘膜上，包括所述第一材料，并且彼此间隔开。
9.根据权利要求1所述的像素，其中，
所述第一接触电极的至少一部分设置在所述第二绝缘膜的第一侧表面上，以及
所述第二接触电极的至少一部分设置在所述第二绝缘膜的第二侧表面上，所述第二侧表面与所述第一侧表面相对。
10.根据权利要求1所述的像素，其中，
所述封装层、所述第一接触电极、所述第二接触电极和所述第二绝缘膜通过使用至少包括半色调区域的掩模通过光刻工艺来设置，以及
在所述光刻工艺期间，在平面图中，所述第二绝缘膜的所述上表面对应于所述掩模的所述半色调区域。
CN202110607928.6A 2020-06-01 2021-06-01 像素 Pending CN113808526A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0066097 2020-06-01
KR1020200066097A KR20210149292A (ko) 2020-06-01 2020-06-01 화소, 그 제조 방법 및 그를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN113808526A true CN113808526A (zh) 2021-12-17

Family

ID=78705478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110607928.6A Pending CN113808526A (zh) 2020-06-01 2021-06-01 像素

Country Status (3)

Country Link
US (1) US20210376210A1 (zh)
KR (1) KR20210149292A (zh)
CN (1) CN113808526A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220036464A (ko) 2020-09-15 2022-03-23 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치와 그의 제조 방법
KR20220118597A (ko) 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536348B1 (ko) * 2018-07-19 2023-05-24 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20210376210A1 (en) 2021-12-02
KR20210149292A (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
US11114582B2 (en) Display apparatus with increased self-alignment efficiency
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
CN113169212A (zh) 显示装置及其制造方法
KR101600816B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20120129593A (ko) 유기발광표시장치 및 그 제조방법
EP3866202A1 (en) Light-emitting device, method for producing same, and display device including same
CN113169206A (zh) 发光器件和具有该发光器件的显示装置
CN113808526A (zh) 像素
CN112419908A (zh) 显示装置和半导体器件
US20220344379A1 (en) Display device
US20210202803A1 (en) Display device and method of manufacturing the same
CN116547814A (zh) 固态成像元件和电子设备
CN116583961A (zh) 发光二极管和包括该发光二极管的显示装置
US20220367768A1 (en) Display device and method of manufacturing the same
US20220109085A1 (en) Display device and manufacturing method thereof
CN116097437A (zh) 显示装置
TW202243234A (zh) 顯示裝置及其製造方法
KR20240065553A (ko) 표시 장치 및 그의 제조 방법
CN115497974A (zh) 显示设备
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20230013728A (ko) 표시 장치 및 이의 제조 방법
CN115666177A (zh) 显示设备及制造显示设备的方法
KR20230165925A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination