KR20120129593A - 유기발광표시장치 및 그 제조방법 - Google Patents

유기발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20120129593A
KR20120129593A KR1020110047945A KR20110047945A KR20120129593A KR 20120129593 A KR20120129593 A KR 20120129593A KR 1020110047945 A KR1020110047945 A KR 1020110047945A KR 20110047945 A KR20110047945 A KR 20110047945A KR 20120129593 A KR20120129593 A KR 20120129593A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
organic light
gate
Prior art date
Application number
KR1020110047945A
Other languages
English (en)
Inventor
박상일
안태경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110047945A priority Critical patent/KR20120129593A/ko
Priority to US13/443,485 priority patent/US8633490B2/en
Priority to TW101115598A priority patent/TWI553850B/zh
Priority to CN201210157449.XA priority patent/CN102820317B/zh
Publication of KR20120129593A publication Critical patent/KR20120129593A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 게이트라인과 데이터라인의 교차부의 기생용량을 줄이기 위해, 기판 상에 제1방향으로 연장되어 형성된 게이트라인; 상기 기판 상에 상기 제1방향과 실질적으로 수직한 제2방향으로 연장되어 형성되며, 상기 게이트라인과 교차부에서 중첩되는 데이터라인; 상기 게이트라인 및 상기 데이터라인과 전기적으로 연결되며, 게이트전극, 산화물반도체를 포함하는 활성층, 소스전극 및 드레인전극을 순차적으로 포함하며, 상기 게이트전극과 상기 활성층 사이에 개재된 게이트절연층을 포함하는 제1박막트랜지스터; 상기 제1박막트랜지스터와 전기적으로 연결되며 상기 게이트전극과 동일한 층에 형성된 하부전극, 상부전극 및 그 사이에 단일층으로 개재된 제1절연층을 포함하는 커패시터; 상기 커패시터와 전기적으로 연결된 제2박막트랜지스터; 및 상기 제2박막트랜지스터와 전기적으로 연결된 유기발광소자; 를 포함하며, 상기 교차부에는 상기 활성층과 분리되어 독립된 반도체섬이 형성되며, 상기 반도체섬은 산화물반도체를 포함하며, 상기 활성층과 동일한 층에 형성되고, 상기 교차부에는 상기 게이트라인과 상기 반도체섬 사이에 상기 게이트절연층과 분리되어 독립된 절연섬이 형성되며, 상기 절연섬은 상기 게이트절연층과 동일한 물질로 형성된 유기발광표시장치를 제공한다.

Description

유기발광표시장치 및 그 제조방법{An organic luminescence emitting display and the manufacturing method thereof}
본 발명의 실시예는 유기발광표시장치에 관한 것으로, 보다 상세하게는 산화물 반도체를 이용한 바텀 게이트(bottom gate) 방식의 박막트랜지스터(thin film transistor)를 포함하는 유기발광표시장치 및 그 제조방법에 관한 것이다.
액티브 매트릭스형 유기 발광 표시 장치는 다수의 게이트라인 및 데이터라인이 매트릭스 형태로 배열되어 각 화소를 정의한다. 각각의 화소는 박막트랜지스터와 커패시터 및 이들에 연결된 유기발광소자를 포함한다. 유기발광소자는 상기 박막트랜지스터와 커패시터로부터 적절한 구동 신호를 인가 받아서 발광하며 원하는 화상을 구현하게 된다.
그런데, 게이트라인 및 데이터라인은 매트릭스 형태로 배열되므로 항상 일정 부분이 중첩된다. 이러한 중첩부분은 게이트라인 및 데이터라인에 의해 기생용량을 갖게 된다. 이렇게 기생적으로 발생하는 커패시턴스(capacitance)는 고해상도 화상의 구현을 어렵게 하므로 개선이 필요하다.
본 발명의 실시예는 게이트라인과 데이터라인이 중첩되는 부분의 기생용량을 감소시키는 유기발광표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따르면 기판 상에 제1방향으로 연장되어 형성된 게이트라인; 상기 기판 상에 상기 제1방향과 실질적으로 수직한 제2방향으로 연장되어 형성되며, 상기 게이트라인과 교차부에서 중첩되는 데이터라인; 상기 게이트라인 및 상기 데이터라인과 전기적으로 연결되며, 게이트전극, 산화물반도체를 포함하는 활성층, 소스전극 및 드레인전극을 순차적으로 포함하며, 상기 게이트전극과 상기 활성층 사이에 개재된 게이트절연층을 포함하는 제1박막트랜지스터; 상기 제1박막트랜지스터와 전기적으로 연결되며 상기 게이트전극과 동일한 층에 형성된 하부전극, 상부전극 및 그 사이에 단일층으로 개재된 제1절연층을 포함하는 커패시터; 상기 커패시터와 전기적으로 연결된 제2박막트랜지스터; 및 상기 제2박막트랜지스터와 전기적으로 연결된 유기발광소자; 를 포함하며, 상기 교차부에는 상기 활성층과 분리되어 독립된 반도체섬이 형성되며, 상기 반도체섬은 산화물반도체를 포함하며, 상기 활성층과 동일한 층에 형성되고, 상기 교차부에는 상기 게이트라인과 상기 반도체섬 사이에 상기 게이트절연층과 분리되어 독립된 절연섬이 형성되며, 상기 절연섬은 상기 게이트절연층과 동일한 물질로 형성된 유기발광표시장치를 제공한다.
본 발명의 특징에 따르면, 상기 게이트전극은 상기 게이트라인에서 돌출 형성되고, 상기 소스전극은 상기 데이터라인에서 돌출 형성된다.
본 발명의 다른 특징에 따르면, 상기 게이트전극은 투명한 도전물질을 포함하는 제1도전층; 및 상기 제1도전층 상에 형성되며, 저저항의 도전물질을 포함하는 제2도전층;을 포함한다.
본 발명의 다른 특징에 따르면 상기 제1절연층은 상기 활성층과 상기 소스전극 및 드레인전극 사이에도 형성되어 양자를 절연한다.
본 발명의 다른 특징에 따르면 상기 제1절연층은 상기 교차부의 상기 반도체섬과 상기 데이터라인 사이에도 형성된다.
본 발명의 다른 특징에 따르면 상기 반도체섬과 상기 절연섬은 동일한 면적을 가진다.
본 발명의 다른 특징에 따르면 상기 반도체섬의 상기 제1방향의 폭은 상기 절연섬의 제1방향의 폭과 동일하며, 상기 반도체섬의 상기 제2방향의 폭은 상기 절연섬의 상기 제2방향의 폭과 동일하다.
본 발명의 다른 특징에 따르면 상기 하부전극은 상기 게이트전극과 동일한 층에 형성되며, 투명한 도전물질을 포함하는 제1층; 및 상기 제1층 상에 형성되며, 저저항의 도전물질을 포함하는 제2층; 을 포함한다.
본 발명의 다른 특징에 따르면 상기 유기발광소자는 상기 제2박막트랜지스터와 전기적으로 연결된 화소전극; 상기 화소전극에 대향된 대향전극; 및 상기 화소전극 및 상기 대향전극 사이에 개재된 유기발광층; 을 포함한다.
본 발명의 다른 특징에 따르면 상기 화소전극은 상기 유기발광층과 직결되며 투명한 도전물질을 포함하는 제1전극층; 및 상기 제2박막트랜지스터와 직결되며 저저항의 도전물질을 포함하는 제2전극층; 을 포함한다.
본 발명의 실시예에 따르면 제1방향으로 연장되는 게이트라인 및 상기 제1방향과 실질적으로 수직한 제2방향으로 연장되며, 상기 게이트라인과 교차부에서 중첩되는 데이터라인을 포함하는 유기발광표시장치의 제조방법에 있어서, 기판 상에 박막트랜지스터의 게이트전극, 커패시터의 하부전극 및 상기 게이트라인을 동일층으로 형성하는 단계; 상기 게이트전극 상에 게이트절연층을 형성하고, 상기 게이트라인의 상기 교차부에 상기 게이트절연층과 분리되어 독립된 절연섬을 동일층으로 형성하는 단계; 상기 게이트절연층 상에 산화물반도체를 포함하는 활성층을 형성하고, 상기 절연섬 상에 상기 활성층과 동일한 물질로 상기 활성층과 분리되어 독립된 반도체섬을 동일층으로 형성하는 단계; 상기 활성층, 상기 하부전극 및 상기 반도체섬 상에 제1절연층을 동일층으로 형성하는 단계; 및 상기 활성층에 대응하는 상기 제1절연층 상에 소스전극 및 드레인전극을 형성하고, 상기 하부전극에 대응하는 상기 제1절연층 상에 상부전극을 형성하며, 상기 반도체섬에 대응하는 상기 제1절연층 상에 데이터라인을 동일층으로 형성하는 단계; 를 포함하는 유기발광표시장치의 제조방법를 제공한다.
본 발명의 다른 특징에 따르면 상기 반도체섬과 상기 절연섬은 동일한 면적을 가지도록 형성한다.
본 발명의 다른 특징에 따르면 상기 반도체섬의 상기 제1방향의 폭은 상기 절연섬의 제1방향의 폭과 동일하게 형성하며, 상기 반도체섬의 상기 제2방향의 폭은 상기 절연섬의 상기 제2방향의 폭과 동일하게 형성한다.
본 발명의 다른 특징에 따르면 상기 유기발광표시장치는 유기발광소자를 더 포함하며, 상기 유기발광소자의 화소전극을 상기 게이트전극, 상기 하부전극 및 상기 게이트라인과 동시에 동일한 물질로 동일층에 형성하는 단계; 및 상기 화소전극 상에 상기 제1절연층을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면 상기 게이트전극, 상기 하부전극 상기 화소전극 및 상기 게이트라인을 형성하는 단계는 투명한 도전물질을 포함하는 투명도전층을 형성하는 단계; 및 상기 투명도전층 상에 저저항의 도전물질을 포함하는 저저항도전층을 형성하는 단계; 를 포함한다.
본 발명의 다른 특징에 따르면 상기 화소전극에 대응하는 상기 제1절연층을 및 저저항도전층을 제거하여 상기 투명도전층을 노출하도록 제1개구부를 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면 상기 소스전극, 상기 드레인전극, 상기 상부전극, 상기 데이터라인 및 상기화소전극 상에 화소정의막을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면 상기 화소전극에 대응하는 상기 화소정의막을 제거하고, 상기 제1개구부에 내에 형성되는 제2개구부를 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면 상기 제2개구부를 통해 노출된 상기 화소전극에 대응하는 상기 투명도전층에 직접 접촉하도록 유기발광층을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 특징에 따르면 상기 유기발광층 상에 대향전극을 형성하는 단계; 를 더 포함한다.
상술한 바와 같이 본 발명의 실시예에 따르면, 데이터배선의 교차부분에 독립된 절연섬 및 반도체섬을 형성함으로써, 기생용량을 감소시켜, 유기발광표시장치가 고해상도 화상을 구현할 수 있는 특징이 있다.
상술한 바와 같이 본 발명의 실시예에 따르면, 절연섬 및 반도체섬은 박막트랜지스터를 형성할 때 동시에 형성함으로써, 추가적인 마스크 및 공정 단계가 소요되지 않아 효율 및 경제면에서 유리한 효과가 있다.
도 1은 본 발명의 실시예에 따른 유기발광표시장치의 개략 평면도이다.
도 2는 도 1의 일부분을 확대한 상세 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ`을 절단한 단면도이다.
도 4는 도 2의 Ⅱ-Ⅱ`을 절단한 단면도이다.
도 5는 도 2의 Ⅲ-Ⅲ`을 절단한 단면도이다.
도 6 내지 도 12는 도 2에 도시된 유기발광표시장치의 제조과정을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 유기발광표시장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 유기발광표시장치는 x축 방향으로 연장되어 형성된 게이트라인(G) 및 x축 방향과 실질적으로 수직한 y축 방향으로 연장되어 형성된 데이터라인(D)을 포함한다. 한편, 도 1에서는 전원라인(도 2의 V)은 생략하고 도시하였다.
화소영역(P)은 게이트라인(G) 데이터라인(D)에 의해 정의된다. 다수개의 게이트라인(G) 및 데이터라인(D)이 매트릭스 형태로 교차할 때 형성되는 사각형 안의 영역이 화소영역(P)이다.
화소영역(P)에는 발광영역(EA) 및 회로영역(CA)이 포함된다. 발광영역(EA)은 유기발광소자(OLED)가 배치되며, 광을 발생시키는 영역이다. 회로영역(CA)은 데이터라인(D) 및 게이트라인(G)과 전기적으로 연결되며, 적어도 하나이상의 박막트랜지스터, 적어도 하나이상의 커패시터를 포함한다. 회로영역(CA)은 유기발광소자(OLED)를 구동하기 위한 영역이다.
교차부(X)는 게이트라인(G)과 데이터라인(D)이 교차하여 중첩되는 부분이다. 각 화소영역(P)에는 적어도 하나 이상의 교차부(X)가 포함된다. 본 발명의 일 실시 예에 의하면, 교차부(X)에는 회로영역(CA)과 분리되어 독립적으로 형성된 반도체섬(20) 및 절연섬(도 4의 13)이 형성된다.
도 2는 도 1의 화소영역(P)을 상세하게 나타낸 평면도이다. 도 3은 도 2의 Ⅰ-Ⅰ`을 절단한 단면도이다. 도 4는 도 2의 Ⅱ-Ⅱ`을 절단한 단면도이고, 도 5는 도 2의 Ⅲ-Ⅲ`을 절단한 단면도이다.
도 2 내지 도 5를 참조하면, 유기발광표시장치의 회로영역(CA)에는 2개의 트랜지스터(TR1, TR2) 및 하나의 커패시터(Cst)가 포함된다. 그러나 이것은 예시적인 것에 불과하며, 트랜지스터 및 커패시터의 개수는 이에 한정되지 않는다.
한편, 도 2, 3, 및 5에는 바텀 게이트(bottom gate) 방식의 박막트랜지스터를 도시하였다. 그러나 이것은 예시적인 것에 불과하며 트랜지스터의 형태는 이에 한정되지 않는다.
먼저, 도 3을 참조하여, 제1박막트랜지스터(TR1)에 대하여 설명한다.
제1박막트랜지스터(TR1)는 게이트라인(G) 및 데이터라인(D)과 전기적으로 연결되어 스위칭트랜지스터의 역할을 한다. 제1박막트랜지스터(TR1)는 소스단으로 인가되는 게이트신호에 의해 턴온되어 데이터신호를 드레인단으로 출력한다.
제1박막트랜지스터(TR1)는 기판(100) 상에 순차적으로 형성된 제1게이트전극(110), 산화물반도체를 포함하는 제1활성층(120), 제1소스전극(131) 및 제1드레인전극(132)을 포함한다.
제1게이트전극(110)은 게이트라인(G)에서 돌출 형성된다. 제1게이트전극(110)은 제1도전층(111) 및 제2도전층(112)을 포함한다. 여기서 제1도전층(111)은 투명한 도전물질을 포함하며, 예를 들어, ITO, IZO 및 ZnO 중 어느 하나 이상을 포함할 수 있다. 제2도전층(112)은 저저항의 도전물질을 포함하며, 예를 들어, Mo, Al, Pt, Pd, Au 및 Cu 중 어느 하나 이상을 포함할 수 있다.
본 발명의 실시예에 의하면, 제1게이트전극(110)이 이렇게 복수개의 층으로 이루어짐으로써, 화소전극(410) 및 게이트전극(110)을 동일한 층에 동시에 형성할 수 있다. 이로부터 유기발광표시장치를 제조할 때 사용하는 마스크 개수를 줄여 공정단계를 절감할 수 있다.
제1게이트전극(110) 상에는 제1게이트절연층(113)이 형성된다. 제1게이트절연층(113)은 제1게이트전극(110)과 제1활성층(120)을 절연한다. 제1게이트절연층(113)은 SiO2 또는 SiNx와 같은 무기물 또는 유기물을 포함할 수 있다.
본 발명의 일 실시 예에 의하면, 제1게이트절연층(113)은 기판(100) 전면에 형성되는 것이 아니라, 제1박막트랜지스터(TR1)의 제1게이트전극(110)과 제1활성층(120) 사이에 형성된다. 또한, 제2박막트랜지스터(TR2)의 제2게이트전극(210)과 제2활성층(220) 사이에는 제1게이트절연층(113)과 대응되도록 제2게이트절연층(213)이 형성된다. 한편, 교차부(X)의 게이트라인(G)과 반도체섬(20) 사이에는 제1게이트절연층(113)과 대응되도록 절연섬(13)이 형성된다. 그러나, 커패시터(Cst) 상부전극(330) 및 하부전극(310)의 사이에는 제1게이트절연층(113)에 대응되는 절연층이 형성되지 않는다. 따라서, 커패시터(Cst) 상하부전극(330, 310)사이의 거리가 줄어들어 충전용량을 증가시킬 수 있다. 또한, 교차부(X)에서는 절연섬(13)에 의해 데이터라인(D) 및 게이트라인(G) 사이의 거리가 늘어나 기생용량이 감소될 수 있다.
제1게이트절연층(113) 상에는 제1활성층(120)이 형성된다. 제1활성층(120)은 산화물반도체를 포함하는 것을 특징으로 한다. 예를 들어 제1활성층(120)은 G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수), 또는 Hf-In-Zn-O층 일 수 있다.
제1활성층(120) 상에는 제1절연층(105)이 형성되어 제1활성층(120)과 제1소스전극(131) 및 제1드레인전극(132)을 절연한다. 제1절연층(105)은 하부의 제1활성층(120)을 보호하기 위한 식각방지층(ESL)으로 기능할 수 있으며, SiO2 또는 SiNx와 같은 무기물 또는 유기물을 포함할 수 있다. 제1절연층(105)은 제1게이트절연층(113) 과 달리 기판(100) 전면에 형성된다.
제1절연층(105) 상의 제1활성층(120)에 대응하는 부분에는 제1소스전극(131) 및 제1드레인전극(132)이 형성된다. 여기서 제1소스전극(131)은 데이터라인(D)에서 돌출 형성된다.
한편, 도면부호 107은 화소정의막(pixel defining layer)이다.
다음으로 도 4를 참조하여 교차부(X)에 대하여 설명한다.
교차부(X)에는 게이트라인G), 절연섬(13), 반도체섬(20) 및 데이터라인(D)이 포함된다.
게이트라인(G)은 제1게이트전극(110)과 동일한 층에 동일한 물질로 형성된다. 왜냐하면, 제1게이트전극(110)은 게이트라인(G)에서 돌출 형성되기 때문이다. 따라서, 도면부호 11은 제1게이트전극(110)의 제1도전층(111)과 대응되는 투명도전층이며, 도면부호 12는 제1게이트전극(110)의 제2도전층(112)에 대응되는 저저항도전층이다.
절연섬(13)은 교차부(X)의 게이트라인(G) 상에 형성되며, 제1게이트절연층(113)과 동시에 동일한 물질로 형성된다. 절연섬(13)은 제1게이트절연층(113)과 분리되어 아일랜드 타입으로 독립적으로 교차부(X)에만 형성된다. 절연섬(13)의 x축 방향의 폭은 데이터라인(D)의 폭과 같거나 클 수 있다. 절연섬(13)의 y축방향의 폭은 게이트라인(G)의 폭과 같거나 클 수 있다. 왜냐하면, 만약 절연섬(13)의 폭이 데이터라인(D)의 폭 및 게이트라인(G)의 폭보다 작은 경우 기생용량을 최대한 감소시킬 수 없기 때문이다.
반도체섬(20)은 절연섬(13) 상에 형성되며, 제1활성층(120)과 동시에 동일한 물질로 형성된다. 따라서 반도체섬(20)은 산화물반도체를 포함할 수 있다. 반도체섬(20)은 제1활성층(120)과 분리되어 아일랜드 타입으로 독립적으로 교차부(X)에만 형성된다. 반도체섬(20)은 절연섬(13)과 동일한 면적을 가질 수 있다. 예를 들어, 반도체섬(20)의 x축방향의 폭은 절연섬(13)의 x축방향의 폭과 동일할 수 있으며, 반도체섬(20)의 y축방향의 폭은 절연섬(13)의 y축방향의 폭과 동일할 수 있다.
반도체섬(20) 상에는 제1절연층(105)이 형성된다. 앞서 설명하였듯이 제1절연층(105)은 기판(100) 전면에 형성되므로 교차부(X)에도 제1절연층(105)이 형성되는 것이다.
교차부(X)의 제1절연층(105) 상에는 데이터라인(D)이 형성된다. 데이터라인(D)은 게이트라인(G)과는 실질적으로 수직하게 연장되도록 형성된다. 데이터라인(D)은 제1소스전극(131) 및 제1드레인전극(132)과 동일한 층에 동일한 물질로 형성된다. 왜냐하면, 특히 제1소스전극(131)은 데이터라인(D)에서 돌출 형성되기 때문이다.
본 발명의 일 실시 예에 의하면, 교차부(X)에 절연섬(13) 및 반도체섬(20)이 형성됨으로써, 교차부(X)의 기생용량을 감소시킬 수 있다. 양 전극 사이의 충전용량은 다음의 수학식 1에 의해 결정된다. 수학식 1에서 C는 충전용량, ε은 유전상수, A는 전극의 면적을 나타내고 d는 전극 사이의 거리를 나타낸다.
Figure pat00001
즉, 게이트라인(G)과 데이터라인(D)이 교차부(X)에서 중첩됨으로써, 게이트라인(G) 및 데이터라인(D)에 의해 형성되는 충전용량은 게이트라인(G) 및 데이터라인(D) 사이의 제1절연층(105), 반도체섬(20) 및 절연섬(13) 각각의 유전상수ε, 양 전극으로 기능하는 게이트라인(G) 및 데이터라인(D)의 거리 d 및 게이트라인(G) 및 데이터라인(D)의 중첩된 영역의 면적 A에 의해 결정된다.
이와 같이 절연섬(13) 및 반도체섬(20)이 게이트라인(G) 및 데이터라인(D) 사이에 형성됨으로써, 게이트라인(G) 및 데이터라인(D)의 거리 d를 늘일 수 있게 되어 기생용량이 감소되는 것이다.
다음으로 도 5를 참조하여 커패시터(Cst)에 대하여 설명한다.
커패시터(Cst)는 제1박막트랜지스터(TR1)와 전기적으로 연결되며, 인가된 데이터신호를 충전한다.
커패시터(Cst)는 기판(100) 상에 순차적으로 형성된 하부전극(310), 상부전극(330) 및 그 사이에 단일층으로 개재된 제1절연층(105)을 포함한다.
하부전극(310)은 기판(100) 상에 형성되며, 제1게이트전극(110)과 동시에 동일한 층에 동일한 물질로 형성된다. 따라서, 하부전극(310)도 제1층(311) 및 제2층(312)을 포함한다. 제1층(311)은 제1도전층(111)과 동일하게 투명한 도전물질을 포함한다. 제2층(312)은 제2도전층(112)과 동일하게 저저항의 도전물질을 포함한다.
상부전극(330)은 제1소스전극(131) 및 제1드레인전극(132)과 동일한 층에 동일한 물질로 형성된다. 도면부호 V는 전원라인으로 상부전극(330)은 전원라인(V)이 돌출되어 형성된 것일 수 있다. 전원라인(V)은 데이터라인(D)과 동일한 물질로 동일한 층에 동시에 형성될 수 있다.
하부전극(310)과 상부전극(330) 사이에는 단일막으로써 제1절연층(105)이 개재된다.
본 발명의 일 실시 예에 의하면, 하부전극(310) 및 상부전극(330) 사이에 제1절연층(105)만 단일층으로 개재되기 때문에 커패시터(Cst)의 충전용량이 커질 수 있다. 수학식 1을 참조하면, 커패시터(Cst)의 충전용량은 두 전극 사이의 거리에 반비례하기 때문에 두 전극 간 거리 d를 줄일수록 큰 충전용량을 확보할 수 있게 된다. 본 구조에서는 하부전극(310) 및 상부전극(330) 사이에 제1절연층(105)만 개재되어 있어 큰 충전용량을 확보하는데 매우 유리하다.
본 발명의 일 실시 예에 의하면, 교차부(X)에서의 기생용량은 줄이는 동시에 커패시터(Cst)의 충전용량은 크게 할 수 있는 장점이 있다. 만약, 교차부(X)의 기생용량을 줄이기 위해 제1절연층(105)을 두껍게 구성하거나, 제1게이트절연층(113)을 기판(100)에 전면적으로 형성하는 경우 커패시터(Cst)의 충전용량은 감소하는 부작용이 있다. 그러나, 본 발명의 일 실시 예에 의하면, 교차부(X)에 독립된 절연섬(13) 및 반도체섬(20)을 형성함으로써 상술한 부작용을 방지할 수 있다.
다음으로 도 5를 참조하여 제2박막트랜지스터(TR2) 및 유기발광소자(OLED)에 대하여 설명한다.
제2박막트랜지스터(TR2)는 커패시터(Cst)와 전기적으로 연결되어 구동트랜지스터의 역할을 한다. 제2박막트랜지스터(TR2)의 드레인단에는 유기발광소자(OLED)가 연결되며, 제2박막트랜지스터(TR2)는 턴온되어 유기발광소자(OLED)로 구동전류를 출력한다.
제2박막트랜지스터(TR2)는 기판 상에 순차적으로 형성된 제2게이트전극(210), 산화물반도체를 포함하는 제2활성층(220), 제2소스전극(231) 및 제2드레인전극(232)을 포함한다. 또한, 제2게이트전극(210)과 제2활성층(220) 사이에는 제2게이트절연층(213)이 개재된다. 제2박막트랜지스터(TR2)의 구성은 제1박막트랜지스터(TR1)에서 설명한 구성과 대응되므로, 중복되는 설명은 생략한다.
특히, 제2게이트전극(210)은 제1게이트전극(110)에, 제2활성층(220)은 제1활성층(120)에, 제2소스전극(231) 및 제2드레인전극(232)은 제1소스전극(131) 및 제1드레인전극(132)에 대응하고, 제2게이트절연층(213)은 제1게이트절연층(113)에 대응한다. 한편, 도면부호 211은 제1게이트전극(110)의 제1도전층(111)과 대응되는 투명도전층이며, 도면부호 212는 제1게이트전극(110)의 제2도전층(112)에 대응되는 저저항도전층이다.
제2박막트랜지스터(TR2)의 제2드레인전극(232)은 유기발광소자(OLED)와 전기적으로 연결된다.
유기발광소자(OLED)는 화소전극(410), 대향전극(430) 및 그들 사이에 개재된 유기발광층(420)을 포함한다.
화소전극(410)은 기판(100) 상에 제1게이트전극(110)과 동일한 층에 형성되며, 제1게이트전극(110)과 동시에 동일한 물질로 형성된다. 화소전극(410)은 제1게이트전극(110)과 동일하게 제1전극층(411) 및 제2전극층(412)을 포함한다. 제1전극층(411)은 투명한 도전물질을 포함하며, 유기발광층(420)과 직접 접촉한다. 이를 위해 제2전극층(412)은 부분적으로 제거되어 일함수가 높은 ITO, IZO, ZnO와 같은 투명한 도전물질을 포함하는 제1전극층(411)이 노출되어야 한다. 제2전극층(412)은 저저항의 도전물질을 포함하며 제2드레인전극(232)과 직접 접촉한다.
본 발명의 일 실시 예에 의하면, 화소전극(410), 게이트전극들(110, 210) 및 커패시터(Cst)의 하부전극(310)까지 동시에 형성할 수 있으므로, 제조 공정이 단순화되는 장점이 있다.
대향전극(430)은 일함수가 작은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li등의 금속을 포함할 수 있다. 화소전극(410)은 애노우드 전극의 기능을 하고, 대향전극(430)은 캐소오드 전극의 기능을 할 수 있는 데, 물론, 양 전극의 극성은 서로 반대로 되어도 무방하다.
화소전극(410)과 대향전극(430) 사이에 개재된 유기발광층(420)은 정공 주입수송층, 발광층, 전자 주입수송층 등이 모두 또는 선택적으로 적층되어 구비될 수 있다. 다만, 발광층은 필수적으로 구비한다.
도면으로 도시하지는 않았지만 대향전극(430) 위로는 보호층이 더 형성될 수 있고, 글라스 등에 의한 밀봉이 이루어질 수 있다.
도면부호 107은 화소정의막(107)을 나타내며, 화소정의막(107)은 트랜지스터들(TR1, TR2), 커패시터(Cst) 및 화소전극(410) 상에 전면적으로 형성된다. 다만, 화소정의막(107)에는 화소전극(410)을 노출하도록 개구부가 형성되며 노출된 화소전극(410)의 제1전극층(411) 상부로 유기발광층(420) 및 대향전극(430)이 형성된다.
도 6 내지 도 12를 참조하여 본 발명의 일 실시 예에 의한 유기발광표시장치의 제조방법에 대하여 설명한다.
도 6 내지 도 12에서는 설명의 편의를 위하여, 화소영역(P)의 구성요소 중 도 4 및 도 5에 포함된 제2박막트랜지스터(TR2), 커패시터(Cst), 유기발광소자(OLED) 및 교차부(X)의 구성요소를 제조하는 방법만을 나타낸 것이다. 제1박막트랜지스터(TR1)은 제2박막트랜지스터(TR2)와 동일한 제조 방법에 의해 제조되므로, 중복되는 설명은 생략한다.
본 발명의 일 실시 예에 의한 유기발광표지장치는 5개의 마스크로 제조한다. 먼저, 도 6은 제1마스크로 제조하며, 도 7은 제2마스크로, 도 9는 제3마스크로, 도 10은 제4마스크로, 도 11은 제5마스크로 제조한다.
앞서 설명한 바와 같이, 제2게이트전극(210), 하부전극(310) 및 화소전극(410)을 복층으로 형성함으로써, 단지 5개의 마스크로 유기발광표시장치를 제조하는 것이 가능하며, 이로부터 공정 효율이 증가하는 효과가 있다.
먼저, 도 6을 참조하면, 기판(100) 상에 제2박막트랜지스터(TR2)의 제2게이트전극(210), 커패시터(Cst)의 하부전극(310) 및 게이트라인(G)을 동일층으로 동시에 형성한다.
구체적으로 기판(100) 상에 전면적으로 투명한 도전물질을 포함하는 투명도전층을 형성하고, 투명도전층 상에 저저항의 도전물질을 포함하는 저저항도전층을 형성한다. 그리고 제1마스크를 이용하여 제2게이트전극(210), 하부전극(310), 게이트라인(G) 및 화소전극(410)을 패터닝한다.
따라서, 제2게이트전극(210), 하부전극(310), 게이트라인(G) 및 화소전극(410)은 모두 복층을 포함하며, 동시에 형성될 수 있다. 그리고, 도면에는 도시하지 않았으나 기판(100) 위에 먼저 버퍼층을 형성할 수도 있다.
다음으로 도 7을 참조하면, 제2게이트전극(210) 상에 제2게이트절연층(213)을 형성하고, 게이트라인(G)의 교차부(X)에 제2게이트절연층(213)과 분리되어 독립된 절연섬(13)을 동일층으로 동시에 형성한다.
구체적으로, 도 6의 구조물 상에 전면적으로 절연층을 형성한다. 그리고 제2마스크를 이용하여 제2게이트전극(210) 상에 제2게이트절연층(213)이 남도록 패터닝하며, 교차부(X)에 절연섬(13)이 남도록 패터닝한다.
따라서, 제2게이트절연층(213)과 절연섬(13)은 동일한 물질로 동일한 층에 동시에 형성될 수 있다. 또한, 절연섬(13)은 제2게이트절연층(213)과 서로 분리되며, 독립적으로 형성될 수 있다.
또한, 도 7을 참조하면, 제2게이트절연층(213) 상에 산화물반도체를 포함하는 제2활성층(220)을 형성하고, 절연섬(13) 상에 제2활성층(220)과 동일한 물질로 제2활성층(220)과 분리되어 독립된 반도체섬(20)을 동일층으로 형성한다.
구체적으로, 기판(100)에 전면적으로 산화물반도체를 포함하는 층을 형성하고, 제2마스크를 이용하여 제2게이트절연층(213) 상에 제2활성층(220)이 남도록 패터닝하며, 교차부(X)의 절연섬(13) 상에 반도체섬(20)이 남도록 패터닝한다.
따라서, 제2활성층(220)과 반도체섬(20)은 동일한 물질로 동일한 층에 동시에 형성될 수 있다. 또한, 반도체섬(20)은 제2활성층(220)과 서로 분리되며, 독립적으로 형성될 수 있다.
한편, 설명의 편의를 위하여 절연층을 형성하고 패터닝하는 과정 및 산화물반도체를 포함하는 층을 형성하고 패터닝하는 과정을 나누어서 기재하였으나, 기판(100)에 전면적으로 절연층 및 산화물반도체를 포함하는 층을 순차적으로 형성한 후에 제2마스크를 이용하여 도 7의 구조를 한번에 패터닝할 수도 있다.
본 발명의 실시 예에 의하면, 기생용량을 최대한 감소시키기 위해, 반도체섬(20)과 절연섬(13)은 동일한 면적을 가지도록 형성할 수 있다. 예를 들어, 반도체섬(20)의 x축방향의 폭은 절연섬(13)의 x축방향의 폭과 동일할 수 있으며, 반도체섬(20)의 y축방향의 폭은 절연섬(13)의 y축방향의 폭과 동일할 수 있다.
도 8을 참조하면, 도 7의 구조물 상에 전면적으로 제1절연층(105)을 형성한다. 따라서 제1절연층(105)은 제2활성층(220), 하부전극(310) 및 반도체섬(20) 상에 모두 형성된다.
도 9를 참조하면, 도 8의 구조물에 제3마스크를 사용하여, 제2활성층(220)을 노출하는 컨택홀, 화소전극(410)을 노출하는 개구 및 컨택홀을 형성한다.
따라서, 화소전극(410) 상의 적어도 일부의 제1절연층(105)이 제거되어 화소전극(410)이 개구를 통해 노출된다.
도 10을 참조하면, 제2활성층(220)에 대응하는 제1절연층(105) 상에 제2소스전극(231) 및 제2드레인전극(232)을 형성하고, 하부전극(310)에 대응하는 제1절연층(105) 상에 상부전극(330)을 형성하며, 반도체섬(20)에 대응하는 제1절연층(105) 상에 데이터라인(D)을 동일층으로 동시에 형성한다.
구체적으로 도 9의 구조물 상에 전면적으로 금속층을 형성하고 제4마스크를 사용하여 제2소스전극(231), 제2드레인전극(232), 상부전극(330) 및 데이터라인(D)을 패터닝한다. 이때, 제2소스전극(231)은 컨택홀을 통해 제2활성층(220)과 연결되고, 제2드레인전극(232)은 컨택홀을 통해 제2활성층(220) 및 화소전극(410)의 제2전극층(412)과 연결된다.
도 10의 과정에서 제1절연층(105)의 개구를 통해 노출된 화소전극(410)의 제2전극층(412)의 일부가 식각되어 제1전극층(411)을 노출하는 제1개구부(1)가 형성된다.
도 11을 참조하면, 도 10의 구조물 전면에 화소정의막(107)을 형성한다. 따라서, 제2소스전극(231), 제2드레인전극(232), 상부전극(330), 데이터라인(D) 및 화소전극(410) 상에 화소정의막(107)이 덮이게 된다. 그리고 제5마스크를 사용하여 화소전극(410)에 대응하는 화소정의막(107)을 제거하여 제2개구부(2)를 형성한다.
이 때, 제2개구부(2)는 제1개구부(1)의 내에 형성될 수 있다. 그래야만, 제1개구부(1)를 둘러싸는 화소전극(410)의 제2전극층(412) 때문에 발생할 수 있는 쇼트 문제를 해결할 수 있기 때문이다.
도 12를 참조하면, 제2개구부(2)를 통해 노출된 화소전극(410)의 제1전극층(411) 상에 직접 접촉하도록 유기발광층(420)을 형성한다. 또한, 유기발광층(420) 상에 대향전극(430)을 형성한다.
이와 같은 제조공정을 살펴보면, 특별히 다른 공정을 추가하지 않고 박막트랜지스터들(TR1, TR2)를 제조하는 공정과 함께 교차부(X)에 절연섬(13) 및 반도체섬(20)을 형성할 수 있음을 확인할 수 있다. 또한, 커패시터(Cst)의 상부전극(330)과 하부전극(310) 사이에는 제1절연층(105)만 단일로 개재되게 하여 추가적인 공정없이 커패시터(Cst)의 충전용량을 증대시킬 수 있다.
본 발명의 일 실시 예에 의하면, 교차부(X)의 기생용량은 감소하고, 커패시터(Cst)의 충전용량은 증가하여 고해상도의 화상 구현이 가능하다. 또한, 공정을 추가하지 않고 유기발광표시장치를 제조함으로써 경제적으로 유리하다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
P: 화소영역 EA: 발광영역
CA: 회로영역 G: 게이트라인
D: 데이터라인 V: 전원라인
TR1: 제1박막트랜지스터 110: 제1게이트전극
111: 제1도전층 112: 제2도전층
113: 제1게이트절연층 120: 제1활성층
131: 제1소스전극 132: 제1드레인전극
X: 교차부 13: 절연섬
20: 반도체섬 TR2: 제2박막트랜지스터
210: 제2게이트전극 213: 제2게이트절연층
220: 제2활성층 231: 제2소스전극
232: 제2드레인전극 Cst: 커패시터
310: 하부전극 311: 제1층
312: 제2층 330: 상부전극
OLED: 유기발광소자 410: 화소전극
411: 제1전극층 412: 제2전극층
420: 유기발광층 430: 대향전극
105: 제1절연층 107: 화소정의막
1: 제1개구부 2: 제2개구부

Claims (20)

  1. 기판 상에 제1방향으로 연장되어 형성된 게이트라인;
    상기 기판 상에 상기 제1방향과 실질적으로 수직한 제2방향으로 연장되어 형성되며, 상기 게이트라인과 교차부에서 중첩되는 데이터라인;
    상기 게이트라인 및 상기 데이터라인과 전기적으로 연결되며, 게이트전극, 산화물반도체를 포함하는 활성층, 소스전극 및 드레인전극을 순차적으로 포함하며, 상기 게이트전극과 상기 활성층 사이에 개재된 게이트절연층을 포함하는 제1박막트랜지스터;
    상기 제1박막트랜지스터와 전기적으로 연결되며 상기 게이트전극과 동일한 층에 형성된 하부전극, 상부전극 및 그 사이에 단일층으로 개재된 제1절연층을 포함하는 커패시터;
    상기 커패시터와 전기적으로 연결된 제2박막트랜지스터; 및
    상기 제2박막트랜지스터와 전기적으로 연결된 유기발광소자;
    를 포함하며,
    상기 교차부에는 상기 활성층과 분리되어 독립된 반도체섬이 형성되며, 상기 반도체섬은 산화물반도체를 포함하며, 상기 활성층과 동일한 층에 형성되고,
    상기 교차부에는 상기 게이트라인과 상기 반도체섬 사이에 상기 게이트절연층과 분리되어 독립된 절연섬이 형성되며, 상기 절연섬은 상기 게이트절연층과 동일한 물질로 형성된 유기발광표시장치.
  2. 제1항에 있어서
    상기 게이트전극은 상기 게이트라인에서 돌출 형성되고,
    상기 소스전극은 상기 데이터라인에서 돌출 형성되는 유기발광표시장치.
  3. 제1항에 있어서
    상기 게이트전극은
    투명한 도전물질을 포함하는 제1도전층; 및
    상기 제1도전층 상에 형성되며, 저저항의 도전물질을 포함하는 제2도전층;
    을 포함하는 유기발광표시장치.
  4. 제1항에 있어서
    상기 제1절연층은 상기 활성층과 상기 소스전극 및 드레인전극 사이에도 형성되어 양자를 절연하는 유기발광표시장치.
  5. 제1항에 있어서
    상기 제1절연층은 상기 교차부의 상기 반도체섬과 상기 데이터라인 사이에도 형성되는 유기발광표시장치.
  6. 제1항에 있어서
    상기 반도체섬과 상기 절연섬은 동일한 면적을 가지는 유기발광표시장치.
  7. 제1항에 있어서
    상기 반도체섬의 상기 제1방향의 폭은 상기 절연섬의 제1방향의 폭과 동일하며, 상기 반도체섬의 상기 제2방향의 폭은 상기 절연섬의 상기 제2방향의 폭과 동일한 유기발광표시장치.
  8. 제1항에 있어서
    상기 하부전극은
    상기 게이트전극과 동일한 층에 형성되며,
    투명한 도전물질을 포함하는 제1층; 및
    상기 제1층 상에 형성되며, 저저항의 도전물질을 포함하는 제2층;
    을 포함하는 유기발광표시장치.
  9. 제1항에 있어서
    상기 유기발광소자는
    상기 제2박막트랜지스터와 전기적으로 연결된 화소전극;
    상기 화소전극에 대향된 대향전극; 및
    상기 화소전극 및 상기 대향전극 사이에 개재된 유기발광층;
    을 포함하는 유기발광표시장치.
  10. 제9항에 있어서
    상기 화소전극은
    상기 유기발광층과 직결되며 투명한 도전물질을 포함하는 제1전극층; 및
    상기 제2박막트랜지스터와 직결되며 저저항의 도전물질을 포함하는 제2전극층;
    을 포함하는 유기발광표시장치.
  11. 제1방향으로 연장되는 게이트라인 및 상기 제1방향과 실질적으로 수직한 제2방향으로 연장되며, 상기 게이트라인과 교차부에서 중첩되는 데이터라인을 포함하는 유기발광표시장치의 제조방법에 있어서,
    기판 상에 박막트랜지스터의 게이트전극, 커패시터의 하부전극 및 상기 게이트라인을 동일층으로 형성하는 단계;
    상기 게이트전극 상에 게이트절연층을 형성하고, 상기 게이트라인의 상기 교차부에 상기 게이트절연층과 분리되어 독립된 절연섬을 동일층으로 형성하는 단계;
    상기 게이트절연층 상에 산화물반도체를 포함하는 활성층을 형성하고, 상기 절연섬 상에 상기 활성층과 동일한 물질로 상기 활성층과 분리되어 독립된 반도체섬을 동일층으로 형성하는 단계;
    상기 활성층, 상기 하부전극 및 상기 반도체섬 상에 제1절연층을 동일층으로 형성하는 단계; 및
    상기 활성층에 대응하는 상기 제1절연층 상에 소스전극 및 드레인전극을 형성하고, 상기 하부전극에 대응하는 상기 제1절연층 상에 상부전극을 형성하며, 상기 반도체섬에 대응하는 상기 제1절연층 상에 데이터라인을 동일층으로 형성하는 단계;
    를 포함하는 유기발광표시장치의 제조방법.
  12. 제11항에 있어서,
    상기 반도체섬과 상기 절연섬은 동일한 면적을 가지도록 형성하는 유기발광표시장치의 제조방법.
  13. 제11항에 있어서
    상기 반도체섬의 상기 제1방향의 폭은 상기 절연섬의 제1방향의 폭과 동일하게 형성하며, 상기 반도체섬의 상기 제2방향의 폭은 상기 절연섬의 상기 제2방향의 폭과 동일하게 형성하는 유기발광표시장치의 제조방법.
  14. 제11항에 있어서,
    상기 유기발광표시장치는 유기발광소자를 더 포함하며,
    상기 유기발광소자의 화소전극을 상기 게이트전극, 상기 하부전극 및 상기 게이트라인과 동시에 동일한 물질로 동일층에 형성하는 단계; 및
    상기 화소전극 상에 상기 제1절연층을 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 게이트전극, 상기 하부전극 상기 화소전극 및 상기 게이트라인을 형성하는 단계는
    투명한 도전물질을 포함하는 투명도전층을 형성하는 단계; 및
    상기 투명도전층 상에 저저항의 도전물질을 포함하는 저저항도전층을 형성하는 단계;
    를 포함하는 유기발광표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 화소전극에 대응하는 상기 제1절연층을 및 저저항도전층을 제거하여 상기 투명도전층을 노출하도록 제1개구부를 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
  17. 제16항에 있어서,
    상기 소스전극, 상기 드레인전극, 상기 상부전극, 상기 데이터라인 및 상기화소전극 상에 화소정의막을 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
  18. 제17항에 있어서
    상기 화소전극에 대응하는 상기 화소정의막을 제거하고, 상기 제1개구부에 내에 형성되는 제2개구부를 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
  19. 제18항에 있어서
    상기 제2개구부를 통해 노출된 상기 화소전극에 대응하는 상기 투명도전층에 직접 접촉하도록 유기발광층을 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
  20. 제19항에 있어서
    상기 유기발광층 상에 대향전극을 형성하는 단계;
    를 더 포함하는 유기발광표시장치의 제조방법.
KR1020110047945A 2011-05-20 2011-05-20 유기발광표시장치 및 그 제조방법 KR20120129593A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110047945A KR20120129593A (ko) 2011-05-20 2011-05-20 유기발광표시장치 및 그 제조방법
US13/443,485 US8633490B2 (en) 2011-05-20 2012-04-10 Organic electroluminescence display and manufacturing method thereof
TW101115598A TWI553850B (zh) 2011-05-20 2012-05-02 有機電致發光顯示器及其製造方法
CN201210157449.XA CN102820317B (zh) 2011-05-20 2012-05-18 有机电致发光显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047945A KR20120129593A (ko) 2011-05-20 2011-05-20 유기발광표시장치 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180048020A Division KR101908383B1 (ko) 2018-04-25 2018-04-25 유기발광표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120129593A true KR20120129593A (ko) 2012-11-28

Family

ID=47174285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047945A KR20120129593A (ko) 2011-05-20 2011-05-20 유기발광표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US8633490B2 (ko)
KR (1) KR20120129593A (ko)
CN (1) CN102820317B (ko)
TW (1) TWI553850B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043799A (ko) * 2017-10-19 2019-04-29 엘지디스플레이 주식회사 표시 패널

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104282678A (zh) * 2013-07-09 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有光感测功能的发光显示器
CN104281305A (zh) * 2013-07-10 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有触控功能的发光显示器
KR102143924B1 (ko) * 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103489882A (zh) * 2013-10-17 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104716154B (zh) * 2013-12-11 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN103715203B (zh) * 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104347643B (zh) 2014-09-04 2017-07-28 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN104377208B (zh) * 2014-11-18 2018-04-10 京东方科技集团股份有限公司 显示基板及其制造方法以及显示装置
US10326076B2 (en) * 2015-04-13 2019-06-18 Boe Technology Group Co., Ltd. Method of manufacturing display substrate, display substrate and display device
KR20180068634A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
KR20200073347A (ko) 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치
KR20210021167A (ko) * 2019-08-14 2021-02-25 삼성디스플레이 주식회사 표시장치
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
KR20220060019A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015576A (ko) 1992-12-10 1994-07-21 이헌조 액정표시장치 제조방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
KR100765135B1 (ko) 2001-09-07 2007-10-15 삼성전자주식회사 액정표시장치 및 이의 제조 방법
KR20040060038A (ko) 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치
KR100905383B1 (ko) 2002-12-31 2009-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101479140B1 (ko) * 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101050461B1 (ko) * 2009-04-23 2011-07-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법
KR101064442B1 (ko) * 2009-08-21 2011-09-14 삼성모바일디스플레이주식회사 유기전계 발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043799A (ko) * 2017-10-19 2019-04-29 엘지디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
CN102820317A (zh) 2012-12-12
CN102820317B (zh) 2017-03-01
US8633490B2 (en) 2014-01-21
TW201248848A (en) 2012-12-01
US20120292645A1 (en) 2012-11-22
TWI553850B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
KR20120129593A (ko) 유기발광표시장치 및 그 제조방법
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US11164928B2 (en) Flexible organic electroluminescent device and method for fabricating the same
CN107579076B (zh) 有机发光显示装置及其制造方法
TW508974B (en) Electroluminescent display device
KR101781532B1 (ko) 유기 발광 표시 장치와 그 제조방법
US9263679B2 (en) Organic light emitting display and manufacturing method thereof
KR101050466B1 (ko) 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
CN107452768B (zh) 有机发光二极管显示器及其制造方法
KR20160061564A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20150171153A1 (en) Organic light emitting display device
KR101979369B1 (ko) 유기 발광 표시 장치
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102077723B1 (ko) 유기발광표시장치 및 그 제조방법
KR101908383B1 (ko) 유기발광표시장치 및 그 제조방법
KR20200017009A (ko) 표시 장치 및 표시 장치 제조 방법
KR20160084567A (ko) 표시장치
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
TWI546954B (zh) 電激發光顯示面板之畫素結構及其製作方法
CN113808526A (zh) 像素
KR20210142046A (ko) 표시 장치 및 표시 장치의 제조 방법
TW525403B (en) Electroluminescence display device
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150075733A (ko) 박막 트랜지스터 및 그를 구비하는 평판표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
NORF Unpaid initial registration fee