CN116632025A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN116632025A
CN116632025A CN202310185241.7A CN202310185241A CN116632025A CN 116632025 A CN116632025 A CN 116632025A CN 202310185241 A CN202310185241 A CN 202310185241A CN 116632025 A CN116632025 A CN 116632025A
Authority
CN
China
Prior art keywords
electrode
light emitting
pixel
layer
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310185241.7A
Other languages
English (en)
Inventor
金珍泽
朴常镐
金�显
郑雄喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116632025A publication Critical patent/CN116632025A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及像素和包括该像素的显示装置。像素包括：发射区域和非发射区域；第一像素电极、第一中间电极、第二中间电极和第二像素电极，彼此间隔开；第一发光元件，包括电连接到第一像素电极的第一端和电连接到第一中间电极的第二端；第二发光元件，包括电连接到第一中间电极的第一端和电连接到第二中间电极的第二端；以及第三发光元件，包括电连接到第二中间电极的第一端和电连接到第二像素电极的第二端。第二中间电极包括与第一中间电极相对的第一部分、在第一像素电极和第二像素电极之间的第二部分、以及在第一部分和第二部分之间的对角线部分。

Description

像素和包括该像素的显示装置
相关申请的交叉引用
本申请要求于2022年2月21日提交的第10-2022-0022306号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及像素和包括该像素的显示装置。
背景技术
近来，随着对信息显示的兴趣增加，不断地进行显示装置的研究和开发。
发明内容
本公开的实施方式的方面和特征是提供能够提高光输出效率的像素(或子像素)以及具有该像素(或子像素)的显示装置。
根据一个或多个实施方式，像素可以包括：发射区域和非发射区域；第一像素电极、第一中间电极、第二中间电极和第二像素电极，彼此间隔开；第一发光元件，第一发光元件中的每个包括电连接到第一像素电极的第一端和电连接到第一中间电极的第二端；第二发光元件，第二发光元件中的每个包括电连接到第一中间电极的第一端和电连接到第二中间电极的第二端；以及第三发光元件，第三发光元件中的每个包括电连接到第二中间电极的第一端和电连接到第二像素电极的第二端。第二中间电极包括与第一中间电极相对的第一部分、位于第一像素电极和第二像素电极之间的第二部分、以及位于第一部分和第二部分之间的对角线部分。第一部分和第二部分可以位于彼此不同的列中，并且可以具有在延伸方向上具有均匀宽度的棒形状，并且对角线部分可以具有与第一部分和第二部分中的每个的形状不同的形状。
在一个或多个实施方式中，对角线部分可以连接第一部分和第二部分，并且可以在与第一部分和第二部分中的每个的延伸方向不同的方向上延伸。
在一个或多个实施方式中，对角线部分可以在第一部分和第二部分中的每个的延伸方向上具有至少两个不同的宽度。
在一个或多个实施方式中，第一中间电极的至少一部分可以围绕第一像素电极的至少一侧，并且可以位于第一像素电极与第二中间电极的第一部分之间。
在一个或多个实施方式中，第一中间电极可以包括与第一像素电极相对的第一直线部分、位于第一像素电极与第二中间电极的第一部分之间的第二直线部分、以及连接第一直线部分和第二直线部分的连接部分。这里，第一直线部分和第二直线部分可以位于发射区域中，并且连接部分可以位于非发射区域中。
在一个或多个实施方式中，第一发光元件可以形成第一串联级，在第一串联级中，第一发光元件并联连接在第一像素电极和第一中间电极之间，第二发光元件可以形成第二串联级，在第二串联级中，第二发光元件并联连接在第一中间电极与第二中间电极的第一部分之间，并且第三发光元件可以形成第三串联级，在第三串联级中，第三发光元件并联连接在第二中间电极的第二部分与第二像素电极之间分。
在一个或多个实施方式中，在平面图中，第二发光元件和第三发光元件可以定位成与相同的列对应。
在一个或多个实施方式中，第一发光元件、第二发光元件和第三发光元件中的每个的第一端可以包括P型半导体层，并且第一发光元件、第二发光元件和第三发光元件中的每个的第二端可以包括N型半导体层。
在一个或多个实施方式中，第一发光元件中的一些第一发光元件可以与第三发光元件相邻，并且第一发光元件中的其余第一发光元件可以与第二发光元件相邻。这里，第一发光元件中的一些第一发光元件的第一端可以与第三发光元件的第一端相对，并且第一发光元件中的其余第一发光元件的第一端可以与第二发光元件的第一端相对。
在一个或多个实施方式中，在平面图中，第一发光元件中的每个的第一端、第二发光元件中的每个的第一端以及第三发光元件中的每个的第一端可以与发射区域的中心相邻。
在一个或多个实施方式中，第一像素电极、第一中间电极、第二中间电极和第二像素电极可以通过相同的工艺形成并且位于相同的层处。
在一个或多个实施方式中，第一像素电极和第二像素电极可以通过不同的工艺形成并且设置在不同的层中，并且第一中间电极和第二中间电极可以通过不同的工艺形成并且位于不同的层处。
在一个或多个实施方式中，第一像素电极和第二中间电极可以设置在相同的层中，并且第一中间电极和第二像素电极可以设置在相同的层中。
在一个或多个实施方式中，像素还可以包括：第一对准电极，在第一像素电极、第一中间电极的第二直线部分以及第二中间电极的第二部分中的每个下方，并且电连接到第一像素电极；第二对准电极，在第一中间电极的第一直线部分下方并且与第一中间电极重叠；以及第三对准电极，在第二中间电极的第一部分以及第二像素电极中的每个下方，并且电连接到第二像素电极。
在第一发光元件、第二发光元件和第三发光元件位于发射区域中之前，可以将第一对准信号施加到第一对准电极，并且可以将第二对准信号施加到第二对准电极和第三对准电极。第一对准信号和第二对准信号可以彼此不同，第一对准信号可以是AC信号，并且第二对准信号可以是接地电压。
在一个或多个实施方式中，像素还可以包括：堤部，位于非发射区域中，并且包括与发射区域对应的第一开口和与第一开口间隔开的第二开口；以及绝缘层，在第一对准电极、第二对准电极和第三对准电极上，并且包括暴露第一对准电极的一部分的第一接触部分和暴露第三对准电极的一部分的第二接触部分。
在一个或多个实施方式中，第一接触部分和第二接触部分可以在第二开口中。
在一个或多个实施方式中，像素还可以包括：衬底；存储电容器，在衬底上，电连接到第一发光元件中的每个的第一端；至少一个晶体管，在衬底上并且电连接到存储电容器；第一电力线，在衬底上，电连接到晶体管，并且配置成接收第一驱动电力的电压；第二电力线，在衬底上，电连接到第三发光元件中的每个的第二端，并且配置成接收第二驱动电力的电压；以及钝化层，在晶体管、第一电力线和第二电力线上，并且暴露存储电容器的一部分、第一电力线的一部分和第二电力线的一部分中的每个。
在一个或多个实施方式中，像素还可以包括：颜色转换层，在发射区域中在第一像素电极和第二像素电极以及第一中间电极和第二中间电极上，并且配置成将从第一中间电极至第三发光元件中的每个发射的第一颜色的光转换为第二颜色的光；以及滤色器，在颜色转换层上，并且配置成选择性地透射第二颜色的光。
根据一个或多个实施方式，显示装置可以包括：衬底，包括显示区域和非显示区域；以及多个像素，在显示区域中，并且多个像素中的每个包括发射区域和非发射区域。
这里，多个像素中的每个可以包括：第一像素电极和第二像素电极，彼此间隔开；第一中间电极，与第一像素电极和第二像素电极间隔开并且围绕第一像素电极的至少一侧；第二中间电极，与第一像素电极、第二像素电极和第一中间电极间隔开，并且包括与第一中间电极相对的第一部分、位于第一像素电极和第二像素电极之间的第二部分、以及位于第一部分和第二部分之间的连接部分；第一发光元件，第一发光元件中的每个包括电连接到第一像素电极的第一端和电连接到第一中间电极的第二端；第二发光元件，第二发光元件中的每个包括电连接到第一中间电极的第一端和电连接到第二中间电极的第二端；第三发光元件，第三发光元件中的每个包括电连接到第二中间电极的第一端和电连接到第二像素电极的第二端；第一对准电极，在第一像素电极、第一中间电极的一个区域以及第二中间电极的第二部分下方，并且与第一像素电极、第一中间电极的一个区域以及第二中间电极的第二部分中的每个重叠；第二对准电极，在第一中间电极的另一区域下方，并且与第一中间电极的另一区域重叠；以及第三对准电极，在第二中间电极的第一部分以及第二像素电极下方，并且与第二中间电极的第一部分以及第二像素电极重叠。这里，第一部分和第二部分可以位于不同的列中，并且可以具有在延伸方向上具有均匀宽度的棒形状，并且连接部分可以具有与第一部分和第二部分中的每个的形状不同的形状。
在根据本公开的一个或多个实施方式的像素和包括该像素的显示装置中，通过改变第一中间电极和第二中间电极的形状，将每个子像素(或每个像素)的发光单元配置成包括三个串联级。因此，即使在特定的串联级中出现缺陷，也可以减轻从发光单元发射的光的强度(或光量)的降低。因此，可以防止其中将子像素识别为暗点的缺陷。
此外，在根据本公开的一个或多个实施方式的像素和包括该像素的显示装置中，发光元件在每个子像素的发射区域中定位成面对发射区域的中心(例如，与之相对)(或与之相邻)，并且因此可以提高子像素的光输出效率。
因此，在本公开的一个或多个实施方式中，可以提供具有改善的可靠性的像素和包括该像素的显示装置。
根据本公开的一个或多个实施方式的效果不限于以上所示内容，并且本说明书中包括更多的各种效果。
附图说明
通过参考附图更详细地描述本公开的实施方式，本公开的实施方式的以上和其它特征将变得更加显而易见，在附图中：
图1是示出根据一个或多个实施方式的发光元件的示意性立体图；
图2是图1的发光元件的示意性剖视图；
图3是示出根据一个或多个实施方式的显示装置的示意性平面图；
图4是示出根据一个或多个实施方式的包括在图3中所示的第一子像素至第三子像素中的每个中的组件之间的电连接关系的示意性电路图；
图5A和图5B是示出图3中所示的像素的像素电路层的示意性平面图；
图6是沿着图5A的线I-I’和线II-II’截取的示意性剖视图；
图7是示出包括图3中所示的像素的显示元件层的像素区域的示意性平面图；
图8是示出流经图7中所示的第一子像素的第一发光单元的驱动电流的流动的示意性平面图；
图9至图11是沿着图8的线III-III’截取的示意性剖视图；
图12是沿着图8的线IV-IV’截取的示意性剖视图；
图13是沿着图8的线V-V’截取的示意性剖视图；以及
图14至图16示出了根据一个或多个实施方式的显示装置，并且是与图8的线III-III’对应的示意性剖视图。
具体实施方式
本公开可以以各种方式修改并且具有各种形式。因此，将在附图中示出具体实施方式，并将在说明书中详细描述具体实施方式。然而，应当理解，本公开不旨在限于所公开的具体形式，并且本公开包括在本公开的特征和技术范围内的所有修改、等同物和替代。
在描述每个附图时，类似的附图标记用于类似的组件。在附图中，为了本公开的清楚起见，从实际尺寸放大地示出了结构的尺寸。“第一”、“第二”等的术语可以用于描述各种组件，但这些组件不应受这些术语的限制。这些术语仅用于将一个组件和另一组件区分开的目的。例如，在不背离本公开的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件也可以被称为第一组件。
应当理解，在本申请中，“包括”、“具有”等的术语用于指定存在在说明书中描述的特征、数量、步骤、操作、组件、部分或其组合，但不预先排除存在或添加一个或多个其它特征、数量、步骤、操作、组件、部分或其组合的可能性。此外，在层、膜、区域、板等的一部分被称为在另一部分“上”的情况下，其不仅包括该部分“直接”在另一部分“上”的情况，而且包括在该部分和另一部分之间还存在另一部分的情况。此外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于上部方向，而是包括在侧表面上或在下部方向上形成该部分。相反，当层、膜、区域、板等的一部分形成在另一部分“下方”时，这不仅包括该部分“直接”在另一部分“下方”的情况，而且包括在该部分和另一部分之间还存在另一部分的情况。
在本申请中，在“组件(例如，“第一组件”)与另一组件(例如，“第二组件”)可操作地或通信地联接”/“组件(例如，“第一组件”)可操作地或通信地联接到或连接到另一组件(例如，“第二组件”)”的情况下，该情况应当理解为该组件可以直接连接到所述另一组件，或者可以通过另一组件(例如，“第三组件”)连接到所述另一组件。相反，在组件(例如，“第一组件”)与另一组件(例如，“第二组件”)“直接联接”/或组件(例如，“第一组件”)“直接联接到”或“直接连接到”另一组件(例如，“第二组件”)的情况下，该情况应当理解为该组件和所述另一组件之间不存在另一组件(例如，“第三组件”)。
在下文中，将参考附图详细描述本公开的实施方式和本领域中技术人员理解本公开所必需的其它内容。在以下描述中，单数表达包括复数表达，除非上下文另外清楚地指示。
图1是示出根据一个或多个实施方式的发光元件LD的示意性立体图，并且图2是图1的发光元件LD的示意性剖视图。
在一个或多个实施方式中，发光元件LD的类型和/或形状不限于图1和图2中所示的实施方式。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实现为其中第一半导体层11、有源层12和第二半导体层13依次堆叠的发光叠层(或叠层图案)。
发光元件LD可以设置成在一个方向上延伸的形状。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以包括沿着长度方向的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个半导体层可以位于发光元件LD的第一端EP1处，并且第一半导体层11和第二半导体层13中的另一半导体层可以位于发光元件LD的第二端EP2处。例如，第二半导体层13可以位于发光元件LD的第一端EP1处，并且第一半导体层11可以位于发光元件LD的第二端EP2处。
发光元件LD可以设置成各种形状。例如，如图1中所示，发光元件LD可以具有在长度方向上为长(或具有大于1的纵横比)的杆状形状、棒状形状或柱状形状。作为另一示例，发光元件LD可以具有在长度方向上为短(或具有小于1的纵横比)的杆状形状、棒状形状或柱状形状。作为又一示例，发光元件LD可以具有纵横比为1的杆状形状、棒状形状或柱状形状
发光元件LD可以包括例如制造成极小以具有约纳米级(或纳米)至微米级(或微米)的直径D和/或长度L的发光二极管(LED)。
当发光元件LD在长度方向上为长的(即，纵横比大于1)时，发光元件LD的直径D可以为约0.5μm至6μm，并且发光元件LD的长度L可以为约1μm至10μm。然而，发光元件LD的直径D和长度L不限于此。发光元件LD的尺寸可以改变以满足发光元件LD所应用的照明装置或自发射显示装置的要求条件(或设计条件)。
第一半导体层11可以包括例如至少一个N型半导体层。例如，第一半导体层11可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何半导体材料，并且可以是掺杂有诸如硅(Si)、锗(Ge)或锡(Sn)的第一导电掺杂剂(或N型掺杂剂)的N型半导体层。然而，配置第一半导体层11的材料不限于此，而是其它各种材料可以配置第一半导体层11。第一半导体层11可以包括沿着发光元件LD的长度方向与有源层12接触的上表面和暴露于外部的下表面。
有源层12可以设置在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。例如，当有源层12形成为多量子阱结构时，在有源层12中，势垒层、应变增强层和阱层可以周期性地和重复地堆叠为一个单元。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于上述实施方式。
有源层12可以发射波长为400nm到900nm的光，并且可以使用双异质结构。在一个或多个实施方式中，掺杂有导电掺杂剂的包覆层可以沿着发光元件LD的长度方向形成在有源层12上和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据一个或多个实施方式，诸如AlGaN或InAlGaN的材料可以用于形成有源层12，并且其它各种材料可以配置有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
当在发光元件LD的两端之间施加合适电压(例如，预定电压)或更大电压的电场时，在电子-空穴对在有源层12中结合的同时发光元件LD发射光。通过经由使用这种原理来控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源(或发光源)。
第二半导体层13可以设置在有源层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂(或P型掺杂剂)的P型半导体层。然而，配置第二半导体层13的材料不限于此，而是其它各种材料可以配置第二半导体层13。第二半导体层13可以包括沿着发光元件LD的长度方向与有源层12的第二表面接触的下表面和暴露于外部的上表面。
在一个或多个实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。例如，沿着发光元件LD的长度方向，第一半导体层11可以具有比第二半导体层13的厚度相对厚的厚度。因此，相比于第一半导体层11的下表面，发光元件LD的有源层12可以定位成更邻近第二半导体层13的上表面。
尽管第一半导体层11和第二半导体层13被示出为由一个层配置，但是本公开不限于此。在一个或多个实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括一个或多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作用于减小晶格常数差的缓冲器的应变释放层。TSBR层可以由诸如p-GaInP、p-AlInP和p-AlGaInP的P型半导体层配置，但不限于此。
根据一个或多个实施方式，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的接触电极(以下称为“第一接触电极”)。此外，根据另一实施方式，发光元件LD还可以包括设置在第一半导体层11的一端处的另一接触电极(以下称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但不限于此。根据一个或多个实施方式，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括单独或组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)的不透明金属、其氧化物、其合金等，但不限于此。根据一个或多个实施方式，第一接触电极和第二接触电极也可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过第一接触电极和第二接触电极中的每个，并且可以发射到发光元件LD的外部。根据一个或多个实施方式，当由发光元件LD产生的光不穿过第一接触电极和第二接触电极并且通过除了发光元件LD的两端之外的区域发射到发光元件LD的外部时，第一接触电极和第二接触电极可以包括不透明金属。
在一个或多个实施方式中，发光元件LD还可以包括绝缘层14(或绝缘膜)。然而，根据一个或多个实施方式，绝缘层14可以被省略，或者可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘层14可以防止当有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。此外，绝缘层14可以减少或最小化发光元件LD的表面缺陷，以提高发光元件LD的寿命和光发射效率。此外，当多个发光元件LD紧密设置时，绝缘层14可以防止在发光元件LD之间可能发生的不希望的短路。当有源层12可以防止与外部导电材料发生短路时，绝缘层14的存在或不存在不受限制。
绝缘层14可以设置成完全围绕包括第一半导体层11、有源层12和第二半导体层13的发光叠层的外表面(例如，外周边表面或外周表面)的形式。
在上述实施方式中，绝缘层14完全围绕第一半导体层11、有源层12和第二半导体层13中的每个的外表面(例如，外周边表面或外周表面)，但本公开不限于此。根据一个或多个实施方式，当发光元件LD包括第一接触电极时，绝缘层14可以完全围绕第一半导体层11、有源层12、第二半导体层13和第一接触电极中的每个的外表面(例如，外周边表面或外周表面)。此外，根据另一实施方式，绝缘层14可以不完全围绕第一接触电极的外表面(例如，外周边表面或外周表面)，或者可以仅围绕第一接触电极的外表面(例如，外周边表面或外周表面)的一部分，并且可以不围绕第一接触电极的外表面(例如，外周边表面或外周表面)的其余部分。此外，根据一个或多个实施方式，当第一接触电极设置在发光元件LD的另一端(或上端)处并且第二接触电极设置在发光元件LD的一端(或下端)处时，绝缘层14可以暴露第一接触电极和第二接触电极中的每个的至少一个区域。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自由以下组成的组中的至少一种绝缘材料：氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、铝基聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)，但本公开不限于此，而是可以使用具有绝缘特性的各种材料作为绝缘层14的材料。这里，锌氧化物(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
绝缘层14可以设置成单层的形式，或者可以设置成包括双层的多层的形式。例如，当绝缘层14由包括依次堆叠的第一绝缘层和第二绝缘层的双层形成时，第一绝缘层和第二绝缘层可以由不同的材料(或物质)形成，并且可以在不同的工艺中形成。根据一个或多个实施方式，第一绝缘层和第二绝缘层可以通过包括相同的材料通过连续工艺形成。
根据一个或多个实施方式，发光元件LD可以实现为核-壳结构的发光图案。在这种情况下，上述第一半导体层11可以位于核中，即，位于发光元件LD的中间(或中心)，有源层12可以设置和/或形成为围绕第一半导体层11的外表面(例如，外周边表面或外周表面)的形式，并且第二半导体层13可以设置和/或形成为围绕有源层12的外表面(例如，外周边表面或外周表面)的形式。此外，发光元件LD还可以包括围绕第二半导体层13的至少一侧的接触电极。此外，根据一个或多个实施方式，发光元件LD还可以包括绝缘层14，该绝缘层14设置在核-壳结构的发光图案的外表面(例如，外周边表面或外周表面)上，并且包括透明绝缘材料。实现为核-壳结构的发光图案的发光元件LD可以通过生长方法制造。
上述发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD混合在流体溶液(或溶剂)中并提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，可以对发光元件LD中的每个执行表面处理，使得发光元件LD可以被均匀地喷射，而不会在溶液中不均匀地聚集。
包括上述发光元件LD的发光单元(或发光装置)可以用于需要光源的各种类型的电子装置(包括显示装置)中。例如，当多个发光元件LD设置在显示面板的每个像素的像素区域中时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的电子装置(诸如照明装置)中。
图3是示出根据一个或多个实施方式的显示装置的示意性平面图。
在图3中，为方便起见，以显示图像的显示区域DA为中心示意性地示出了显示装置的结构。
当显示装置是显示表面应用于至少一个表面的电子装置时，诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可佩戴装置，本公开可以应用于显示装置。
参考图1至图3，显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且驱动像素PXL的驱动器、以及连接像素PXL和驱动器的线单元。
根据驱动发光元件LD的方法，可以将显示装置分为无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置被实现为有源矩阵型显示装置时，像素PXL中的每个可以包括控制提供给发光元件LD的电流量的驱动晶体管、将数据信号传送到驱动晶体管的开关晶体管等。
显示装置可以设置成各种形状，并且例如可以设置成具有彼此平行的两对边的矩形板形状，但是本公开不限于此。当显示装置设置成矩形板形状时，两对边中的任何一对边可以设置成比另一对边长。为了方便起见，公开了显示装置具有矩形形状的情况，该矩形形状具有一对长边和一对短边。此外，将长边的延伸方向表示为第二方向DR2，并且将短边的延伸方向表示为第一方向DR1。在设置成矩形板形状的显示装置中，其中一个长边和一个短边接触(或相交)的拐角部分可以具有圆化形状，但不限于此。
衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是设置有显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及连接像素PXL和驱动器的线单元的一部分的区域。
非显示区域NDA可以在显示区域DA的边缘或周边周围定位成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧上。例如，非显示区域NDA可以围绕显示区域DA的周边或外周(或边缘)。连接到像素PXL的线单元和连接到线单元并驱动像素PXL的驱动器可以设置在非显示区域NDA中。
线单元可以电连接驱动器和像素PXL。线单元可以包括与向像素PXL提供信号并且连接到每个像素PXL的信号线(例如，扫描线、数据线、发射控制线等)连接的扇出线。此外，根据一个或多个实施方式，线单元可以包括与连接到每个像素PXL以实时补偿每个像素PXL的电特性变化的信号线(例如，控制线、感测线等)连接的扇出线。此外，线单元可以包括与向每个像素PXL提供合适电压(例如，预定电压)并且连接到每个像素PXL的电力线连接的扇出线。
衬底SUB可以包括透明绝缘材料并且可以透射光。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域可以设置为显示区域DA，并且因此可以设置像素PXL。衬底SUB的其余区域可以设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围(或与显示区域DA相邻)。
像素PXL中的每个可以设置在衬底SUB的显示区域DA中。在一个或多个实施方式中，像素PXL可以以条带布置结构、布置结构等布置在显示区域DA中，但本公开不限于此。该/>布置结构可以被称为RGBG矩阵结构(例如，/>矩阵结构或RGBG结构(例如，/>结构))。/>是韩国的三星显示有限公司的注册商标。
第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以设置在其中设置有像素PXL中的每个的像素区域PXA中。在一个或多个实施方式中，第一子像素SPXL1可以是红色像素(或红色子像素)，第二子像素SPXL2可以是绿色像素(或绿色子像素)，并且第三子像素SPXL3可以是蓝色像素(或蓝色子像素)。然而，本公开不限于此，并且根据一个或多个实施方式，第二子像素SPXL2可以是红色像素，第一子像素SPXL1可以是绿色像素，并且第三子像素SPXL3可以是蓝色像素。此外，根据另一实施方式，第三子像素SPXL3可以是红色像素，第一子像素SPXL1可以是绿色像素，并且第二子像素SPXL2可以是蓝色像素。
第一子像素SPXL1可以包括第一像素电路和第一发光单元，第二子像素SPXL2可以包括第二像素电路和第二发光单元，并且第三子像素SPXL3可以包括第三像素电路和第三发光单元。
第一像素电路、第二像素电路和第三像素电路以及第一发光单元、第二发光单元和第三发光单元可以设置在不同的层中并且可以彼此重叠。例如，第一像素电路、第二像素电路和第三像素电路可以设置在其中设置有每个子像素的子像素区域的像素电路层(例如，参考图5A、图5B和图6的“PCL”)中。此外，第一发光单元、第二发光单元和第三发光单元可以在相应子像素中设置在与像素电路层PCL重叠的显示元件层(例如，参考图6至图7以及图9至图13的“DPL”)中。
彼此间隔开的第一对准电极、第二对准电极和第三对准电极可以设置在第一发光单元、第二发光单元和第三发光单元中。发光元件LD可以设置在第一对准电极、第二对准电极和第三对准电极中的两个相邻对准电极之间。稍后参考图5A至图16来描述设置在像素区域PXA中的配置。
每个像素PXL可以包括由相应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小到纳米级(或纳米)至微米级(或微米)的尺寸，并且可以与相邻设置的发光元件LD并联连接，但是本公开不限于此。发光元件LD可以配置每个像素PXL的光源。
每个像素PXL可以包括由合适的信号(例如预定的信号，例如，扫描信号、数据信号等)和/或合适的电力(例如预定的电力，例如，第一驱动电力、第二驱动电力等)驱动的至少一个光源，例如，图1和图2中所示的发光元件LD。然而，在一个或多个实施方式中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过线单元向每个像素PXL提供合适的信号和合适的电力(例如，预定的信号和预定的电力)，并且因此可以控制像素PXL的驱动。
图4是示出根据一个或多个实施方式的包括在图3中所示的第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个中的组件之间的电连接关系的示意性电路图。
例如，图4示出了根据一个或多个实施方式的包括在可应用于有源矩阵型显示装置的第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个中的组件之间的电连接关系。然而，包括在实施方式可应用的第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个中的组件的类型不限于此。在以下实施方式中，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3被统称为一子像素SPXL或多个子像素SPXL。
参考图1至图4，子像素SPXL可以包括发光单元EMU(或发射单元)，其产生与数据信号对应的亮度的光。此外，子像素SPXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
根据一个或多个实施方式，发光单元EMU可以包括并联连接在第一电力线PL1和第二电力线PL2之间的多个发光元件LD，其中，第一电力线PL1连接到第一驱动电力VDD，第一驱动电力VDD的电压施加到第一电力线PL1，第二电力线PL2连接到第二驱动电力VSS，第二驱动电力VSS的电压施加到第二电力线PL2。例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一驱动电力VDD的第一像素电极PE1、通过第二电力线PL2连接到第二驱动电力VSS的第二像素电极PE2、以及在第一像素电极PE1和第二像素电极PE2之间以相同方向并联连接的多个发光元件LD。在一个或多个实施方式中，第一像素电极PE1可以是阳极，并且第二像素电极PE2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1连接到第一驱动电力VDD的一端(或第一端)和通过第二像素电极PE2连接到第二驱动电力VSS的另一端(或第二端)。第一驱动电力VDD和第二驱动电力VSS可以具有不同的电位。例如，第一驱动电力VDD可以设定为高电位电力，并且第二驱动电力VSS可以设定为低电位电力。此时，在子像素SPXL的发射周期期间，第一驱动电力VDD和第二驱动电力VSS之间的电位差可以设定为发光元件LD的阈值电压或更大的电压。
如上所述，在被提供不同电力的电压的第一像素电极PE1和第二像素电极PE2之间以相同方向(例如，正向方向)并联连接的相应发光元件LD可以配置相应的有效光源。
发光单元EMU的发光元件LD可以发射亮度与通过相应的像素电路PXC提供的驱动电流对应的光。例如，与像素电路PXC的相应帧数据的灰度级值对应的驱动电流可以在每个帧周期期间被提供给发光单元EMU。提供给发光单元EMU的驱动电流可以被分配并流到发光元件LD中的每个。因此，发光元件LD中的每个可以发射亮度与流过发光元件LD的电流对应的光，并且因此发光单元EMU可以发射亮度与驱动电流对应的光。
在上述实施方式中，描述了其中发光元件LD的两端在第一驱动电力VDD和第二驱动电力VSS之间以相同方向连接的实施方式，但是本公开不限于此。根据一个或多个实施方式，除了配置每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr可以与配置有效光源的发光元件LD一起并联连接在第一像素电极PE1和第二像素电极PE2之间，并且可以以与发光元件LD相反的方向连接在第一像素电极PE1和第二像素电极PE2之间。即使在第一像素电极PE1和第二像素电极PE2之间施加驱动电压(例如预定的驱动电压，例如，正向方向的驱动电压)，反向发光元件LDr也保持非激活状态，并且因此电流基本上不流过反向发光元件LDr。
像素电路PXC可以连接到子像素SPXL的扫描线Si和数据线Dj。此外，像素电路PXC可以连接到子像素SPXL的控制线CLi和感测线SENj。例如，当子像素SPXL设置在显示区域DA的第i行和第j列中时，子像素SPXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，并且可以连接在第一驱动电力VDD和发光单元EMU之间。例如，第一晶体管T1的第一端子可以通过第一电力线PL1连接(或联接)到第一驱动电力VDD，第一晶体管T1的第二端子可以连接到第二节点N2，并且第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制通过第二节点N2从第一驱动电力VDD施加到发光单元EMU的驱动电流的量。在一个或多个实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，但本公开不限于此。根据一个或多个实施方式，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择子像素SPXL并激活子像素SPXL的开关晶体管，并且可以连接在数据线Dj和第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线Dj，第二晶体管T2的第二端子可以连接到第一节点N1，并且第二晶体管T2的栅电极可以连接到扫描线Si。第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，当第一端子是漏电极时，第二端子可以是源电极。
当从扫描线Si提供栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管T2可以导通，以电连接数据线Dj和第一节点N1。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极连接的点，并且第二晶体管T2可以向第一晶体管T1的栅电极传送数据信号。
第三晶体管T3可以将第一晶体管T1连接到感测线SENj以通过感测线SENj获得感测信号，并且使用感测信号检测子像素SPXL的包括第一晶体管T1的阈值电压等的特性。关于子像素SPXL的特性的信息可以用于转换图像数据，从而可以补偿子像素SPXL之间的特性偏差。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以连接到感测线SENj，并且第三晶体管T3的栅电极可以连接到控制线CLi。此外，第三晶体管T3的第一端子可以连接到初始化电力。第三晶体管T3可以是能够初始化第二节点N2的初始化晶体管，并且可以在从控制线CLi提供控制信号(或感测控制信号)时导通，以将初始化电力的电压传送到第二节点N2。因此，可以初始化存储电容器Cst的连接到第二节点N2的第二存储电极。
存储电容器Cst的第一存储电极(或下部电极)可以连接到第一节点N1，并且存储电容器Cst的第二存储电极(或上部电极)可以连接到第二节点N2。存储电容器Cst在一个帧周期期间对与提供给第一节点N1的数据信号对应的数据电压进行充电。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的电压差对应的电压。
发光单元EMU可以配置成包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。例如，发光单元EMU可以配置成如图4中所示的串联-并联混合结构。在一个或多个实施方式中，发光单元EMU可以配置成包括第一串联级SET1、第二串联级SET2和第三串联级SET3。
发光单元EMU可以包括依次连接在第一驱动电力VDD和第二驱动电力VSS之间的第一串联级SET1、第二串联级SET2和第三串联级SET3。第一串联级SET1、第二串联级SET2和第三串联级SET3中的每个可以包括配置相应串联级的电极对的两个电极PE1和CTE1_1、CTE1_2和CTE2_1、以及CTE2_2和PE2、以及以相同方向并联连接在两个电极PE1和CTE1_1、CTE1_2和CTE2_1、以及CTE2_2和PE2之间的多个发光元件LD。
第一串联级SET1可以包括第一像素电极PE1、第(1_1)中间电极CTE1_1、以及连接在第一像素电极PE1和第(1_1)中间电极CTE1_1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括反向发光元件LDr，其以与第一发光元件LD1相反的方向连接在第一像素电极PE1和第(1_1)中间电极CTE1_1之间。
第二串联级SET2可以包括第(1_2)中间电极CTE1_2、第(2_1)中间电极CTE2_1、以及连接在第(1_2)中间电极CTE1_2和第(2_1)中间电极CTE2_1之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括反向发光元件LDr，其以与第二发光元件LD2相反的方向连接在第(1_2)中间电极CTE1_2和第(2_1)中间电极CTE2_1之间。
第一串联级SET1的第(1_1)中间电极CTE1_1和第二串联级SET2的第(1_2)中间电极CTE1_2可以一体地设置并且彼此连接。即，第(1_1)中间电极CTE1_1和第(1_2)中间电极CTE1_2可以配置电连接连续的第一串联级SET1和第二串联级SET2的第一中间电极CTE1。当第(1_1)中间电极CTE1_1和第(1_2)中间电极CTE1_2一体地设置时，第(1_1)中间电极CTE1_1和第(1_2)中间电极CTE1_2可以是第一中间电极CTE1的不同区域。
第三串联级SET3可以包括第(2-2)中间电极CTE2_2、第二像素电极PE2、以及连接在第(2-2)中间电极CTE2_2和第二像素电极PE2之间的至少一个第三发光元件LD3。此外，第三串联级SET3可以包括反向发光元件LDr，其以与第三发光元件LD3相反的方向连接在第(2-2)中间电极CTE2_2和第二像素电极PE2之间。
第二串联级SET2的第(2_1)中间电极CTE2_1和第三串联级SET3的第(2_2)中间电极CTE2_2可以一体地设置并且彼此连接。即，第(2_1)中间电极CTE2_1和第(2_2)中间电极CTE2_2可以配置电连接连续的第二串联级SET2和第三串联级SET3的第二中间电极CTE2。当第(2_1)中间电极CTE2_1和第(2_2)中间电极CTE2_2一体地设置时，第(2_1)中间电极CTE2_1和第(2_2)中间电极CTE2_2可以是第二中间电极CTE2的不同区域。
在上述实施方式中，第一串联级SET1的第一像素电极PE1可以是发光单元EMU的阳极，并且第三串联级SET3的第二像素电极PE2可以是发光单元EMU的阴极。
如上所述，子像素SPXL的包括以串联-并联混合结构连接的串联级SET1、SET2和SET3(或发光元件LD)的发光单元EMU可以根据应用的产品规范容易地调整驱动电流/电压条件。
例如，与其中发光元件LD仅并联连接的结构的发光单元相比，子像素SPXL的包括以串联-并联混合结构连接的串联级SET1、SET2和SET3(或发光元件LD)的发光单元EMU可以减小驱动电流。此外，与其中所有相同数量的发光元件LD串联连接的发光单元相比，子像素SPXL的包括以串联-并联混合结构连接的串联级SET1、SET2和SET3的发光单元EMU可以降低施加到发光单元EMU的两端的驱动电压。此外，与其中所有串联级串联连接的结构的发光单元相比，子像素SPXL的包括以串联-并联混合结构连接的串联级SET1、SET2和SET3或发光元件LD的发光单元EMU可以在相同数量的电极PE1、CTE1_1、CTE1_2、CTE2_1、CTE2_2和PE2之间包括更多数量的发光元件LD。在这种情况下，可以提高发光元件LD的光输出效率，并且即使在特定的串联级中出现缺陷，也可以相对降低由于该缺陷而不发射光的发光元件LD的比率，并且因此可以减轻发光元件LD的光发射效率的降低。
图5A和图5B是示出图3中所示的像素PXL的像素电路层PCL的示意性平面图，以及图6是沿着图5A的线I-I’和线II-II’截取的示意性剖视图。
例如，图5A基于其中设置有图3的像素PXL的像素区域PXA示意性地示出了像素电路层PCL的结构的实施方式。
作为参考，图5A和图5B的实施方式公开了与扫描线以及第二晶体管T2和第三晶体管T3的电连接关系等相关的不同实施方式。例如，图5A公开了其中第二晶体管T2和第三晶体管T3电连接到不同扫描线的实施方式，以及图5B公开了其中第二晶体管T2和第三晶体管T3电连接到相同扫描线的实施方式。
在图5A和图5B中，为了便于描述，平面上的水平方向被表示为第一方向DR1，以及平面上的竖直方向被表示为第二方向DR2。
在图6中，简化了像素PXL的像素电路层PCL，诸如将每个电极示出为单层电极，并且将每个绝缘层示出为仅单层绝缘层，但是本公开不限于此。在图6中，剖面上的竖直方向(或衬底SUB的厚度方向)被表示为第三方向DR3。
在以下实施方式中，不仅包括在图5A、图5B和图6中所示的像素PXL中的组件，而且其中设置(或定位)有该组件的区域被统称为像素PXL。
参考图1至图6，像素PXL的像素电路层PCL可以包括设置在像素区域PXA中的多个像素电路PXC。例如，像素电路层PCL可以包括设置在像素区域PXA的第一电路区域SPXCA1中的第一像素电路SPXC1、设置在第二电路区域SPXCA2中的第二像素电路SPXC2、以及设置在第三电路区域SPXCA3中的第三像素电路SPXC3。
例如，像素区域PXA可以沿着第二方向DR2以第一电路区域SPXCA1、第三电路区域SPXCA3和第二电路区域SPXCA2的顺序被分隔，其中，第一电路区域SPXCA1、第二电路区域SPXCA2和第三电路区域SPXCA3可以统称为电路区域PXCA。
像素电路层PCL可以包括设置在衬底SUB上的至少一个绝缘层。例如，像素电路层PCL可以包括沿着第三方向DR3依次堆叠在衬底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
缓冲层BFL可以完全设置在衬底SUB上。缓冲层BFL可以防止杂质扩散到包括在第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的晶体管T1、T2和T3中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。缓冲层BFL可以设置为单层，但是也可以设置为至少双层的多层。当缓冲层BFL设置为多层时，每层可以由相同的材料形成或者可以由不同的材料形成。根据衬底SUB的材料、工艺条件等，可以省略缓冲层BFL。
栅极绝缘层GI可以完全设置在缓冲层BFL上。栅极绝缘层GI可以包括与上述缓冲层BFL相同的材料，或者可以包括选自示例为缓冲层BFL的配置材料的材料中的材料。例如，栅极绝缘层GI可以是包括无机材料的无机绝缘层。
层间绝缘层ILD可以完全设置和/或形成在栅极绝缘层GI上。层间绝缘层ILD可以包括与栅极绝缘层GI相同的材料，或者可以包括选自示例为栅极绝缘层GI的配置材料的材料中的一种或多种材料。
钝化层PSV可以完全设置和/或形成在层间绝缘层ILD上。钝化层PSV可以是包括无机材料的无机层(或无机绝缘层)或包括有机材料的有机层(或有机绝缘层)。无机层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。有机层可以包括例如丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以部分地打开以暴露第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的一些配置。例如，钝化层PSV可以部分地打开以包括第一通孔VIH1(“第一贯通孔”或“第一接触孔”)，该第一通孔VIH1(“第一贯通孔”或“第一接触孔”)暴露第一像素电路SPXC1的第一上部电极UE1、第二像素电路SPXC2的第二上部电极UE2和第三像素电路SPXC3的第三上部电极UE3中的每个。钝化层PSV可以部分地打开以包括暴露像素电路层PCL的第二水平电力线PL2b的一个区域的三个第二通孔VIH2。此外，钝化层PSV可以部分地打开以包括暴露像素电路层PCL的第一水平电力线PL1b的一个区域的三个第三通孔VIH3。
像素电路层PCL可以包括设置在上述绝缘层之间的至少一个导电层。例如，像素电路层PCL可以包括设置在衬底SUB和缓冲层BFL之间的第一导电层、设置在栅极绝缘层GI上的第二导电层、以及设置在层间绝缘层ILD上的第三导电层。
第一导电层可以形成为由由单独的铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金或其混合物组成的组形成的单层，或者可以形成为作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构以降低线电阻。第二导电层和第三导电层中的每个可以包括与第一导电层相同的材料，或者可以包括选自示例为第一导电层的配置材料的材料中的一种或多种适合的材料，但不限于此。
在一个或多个实施方式中，衬底SUB可以包括透明绝缘材料并且可以透射光。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的塑料衬底和膜衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
像素电路层PCL还可以包括多个接触孔CH，用于将设置在衬底SUB上的像素电路层PCL中的电路元件、电极和/或线(例如，预定的电路元件、电极和/或线)彼此连接。为了方便起见，在图5A和图5B中，仅一个接触孔CH由表示用于连接像素电路层PCL中的特定元件的接触孔CH的符号表示。
像素电路层PCL还可以包括设置在衬底SUB上并电连接到像素PXL的线。例如，像素电路层PCL可以包括扫描线、数据线D1、D2和D3、电力线PL和初始化电力线IPL。
在图5A的实施方式中，扫描线可以包括设置成彼此间隔开的第一扫描线S1和第二扫描线S2。
第一扫描线S1可以包括在第一方向DR1上延伸的第一水平扫描线S1_2和在与第一方向DR1交叉的第二方向DR2上延伸的第一竖直扫描线S1_1。可以将扫描信号施加到第一扫描线S1。
第一竖直扫描线S1_1和第一水平扫描线S1_2可以设置在不同的层中，并且可以通过相应的接触孔CH电连接。例如，第一水平扫描线S1_2可以配置为包括第三导电层的单层，第一竖直扫描线S1_1可以配置为包括第一导电层的单层，并且第一水平扫描线S1_2和第一竖直扫描线S1_1可以通过相应的接触孔CH彼此连接。根据一个或多个实施方式，第一水平扫描线S1_2和第一竖直扫描线S1_1中的每个可以配置为其中第一导电层、第二导电层和第三导电层中的至少两个导电层堆叠的多层。
第一水平扫描线S1_2可以通过相应的接触孔CH电连接到第一连接线CNL1。
第一连接线CNL1可以与第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的第二晶体管T2的第二栅电极GE2一体地设置。第一连接线CNL1可以是例如第二导电层。
第二扫描线S2可以包括在第一方向DR1上延伸的第二水平扫描线S2_2和在第二方向DR2上延伸的第二竖直扫描线S2_1。可以将控制信号(或感测控制信号)施加到第二扫描线S2。
第二水平扫描线S2_2和第二竖直扫描线S2_1可以设置在不同的层中，并且可以通过相应的接触孔CH电连接。例如，第二水平扫描线S2_2可以配置为包括第三导电层的单层，第二竖直扫描线S2_1可以配置为包括第一导电层的单层，并且第二水平扫描线S2_2和第二竖直扫描线S2_1可以通过相应的接触孔CH彼此连接。
第二水平扫描线S2_2可以通过相应的接触孔CH电连接到第二连接线CNL2。
第二连接线CNL2可以与第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的第三晶体管T3的第三栅电极GE3一体地设置。第二连接线CNL2可以是第二导电层。
在根据图5B的实施方式的像素PXL中，可以设置包括第一竖直扫描线S1_1和第一水平扫描线S1_2的第一扫描线S1。第一竖直扫描线S1_1和第一水平扫描线S1_2可以设置在不同的层中，并且可以通过相应的接触孔CH电连接。第一竖直扫描线S1_1可以配置为包括第一导电层的单层，并且第一水平扫描线S1_2可以配置为包括第三导电层的单层。扫描信号或控制信号可以根据设定的周期提供给第一竖直扫描线S1_1。第一水平扫描线S1_2可以通过相应的接触孔CH电连接到连接线CNL。连接线CNL可以与第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的第二晶体管T2的第二栅电极GE2以及相应像素电路的第三晶体管T3的第三栅电极GE3一体地设置。连接线CNL可以由第二导电层配置。连接线CNL可以通过相应的接触孔CH将从第一水平扫描线S1_2传送的扫描信号提供给第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的第二晶体管T2的第二栅电极GE2。此外，连接线CNL可以通过相应的接触孔CH将从第一水平扫描线S1_2传送的控制信号提供给第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个的第三晶体管T3的第三栅电极GE3。
数据线D1、D2和D3可以包括第一数据线D1、第二数据线D2和第三数据线D3，它们设置成沿着第一方向DR1彼此间隔开并且在第二方向DR2上延伸。可以将相应的数据信号施加到第一数据线D1、第二数据线D2和第三数据线D3中的每个。第一数据线D1、第二数据线D2和第三数据线D3可以是第一导电层。
第一数据线D1可以电连接到第一像素电路SPXC1的第二晶体管T2，第二数据线D2可以电连接到第二像素电路SPXC2的第二晶体管T2，并且第三数据线D3可以电连接到第三像素电路SPXC3的第三晶体管T3。
电力线PL可以包括设置成彼此间隔开的第一电力线PL1和第二电力线PL2。
第一电力线PL1可以包括在第二方向DR2上延伸的第一竖直电力线PL1a和在第一方向DR1上延伸的第一水平电力线PL1b。第一驱动电力VDD的电压可以施加到第一电力线PL1。
第一竖直电力线PL1a和第一水平电力线PL1b可以设置在不同的层中，并且可以通过相应的接触孔CH电连接。例如，第一竖直电力线PL1a可以是第一导电层，并且第一水平电力线PL1b可以是第三导电层。第一电力线PL1可以通过彼此连接的第一竖直电力线PL1a和第一水平电力线PL1b而具有网状结构。
第二电力线PL2可以包括在第二方向DR2上延伸的第二竖直电力线PL2a和在第一方向DR1上延伸的第二水平电力线PL2b。第二驱动电力VSS的电压可以施加到第二电力线PL2。
第二竖直电力线PL2a和第二水平电力线PL2b可以设置在不同的层中，并且可以通过相应的接触孔CH电连接。例如，第二竖直电力线PL2a可以是第一导电层，并且第二水平电力线PL2b可以是第三导电层。第二电力线PL2可以通过彼此连接的第二竖直电力线PL2a和第二水平电力线PL2b而具有网状结构。
初始化电力线IPL可以在第二方向DR2上延伸，并且初始化电力的电压可以施加到初始化电力线IPL。初始化电力线IPL可以是第一导电层。初始化电力线IPL可以通过第二导电图案CP2电连接到第一像素电路SPXC1的第三晶体管T3，并且可以通过第五导电图案CP5电连接到第二像素电路SPXC2和第三像素电路SPXC3中的每个的第三晶体管T3。
第二导电图案CP2可以是第三导电层，并且可以通过相应的接触孔CH电连接初始化电力线IPL和第一像素电路SPXC1的第三晶体管T3。
第五导电图案CP5可以是第三导电层，并且可以通过相应的接触孔CH电连接初始化电力线IPL与第二像素电路SPXC2和第三像素电路SPXC3中的每个的第三晶体管T3。
第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的每个可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。例如，第一像素电路SPXC1可以包括第一晶体管T1至第三晶体管T3和第一存储电容器Cst1，第二像素电路SPXC2可以包括第一晶体管T1至第三晶体管T3和第二存储电容器Cst2，并且第三像素电路SPXC3可以包括第一晶体管T1至第三晶体管T3和第三存储电容器Cst3。
第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3可以具有基本上相似或相同的结构。在下文中，将第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3中的第一像素电路SPXC1作为代表进行描述，并且简要描述第二像素电路SPXC2和第三像素电路SPXC3。
第一像素电路SPXC1的第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区域SE1和第一漏区域DE1。
第一栅电极GE1可以通过第一导电图案CP1连接到第二晶体管T2的第二源区域SE2。第一栅电极GE1可以是第二导电层。
第一导电图案CP1可以是第三导电层，并且可以通过相应的接触孔CH电连接第一栅电极GE1和第二源区域SE2。
第一有源图案ACT1、第一源区域SE1和第一漏区域DE1可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。例如，第一源区域SE1和第一漏区域DE1可以由掺杂有杂质的半导体层形成，并且第一有源图案ACT1可以由未掺杂杂质的半导体层形成。
第一有源图案ACT1、第一源区域SE1和第一漏区域DE1可以设置和/或形成在缓冲层BFL上。
第一有源图案ACT1可以是第一晶体管T1的作为与第一栅电极GE1重叠的区域的沟道区域。
第一源区域SE1可以连接到第一有源图案ACT1的一端，并且可以通过相应的接触孔CH连接到第一下部金属层(或底部金属层)BML1。
第一下部金属层BML1可以是第一导电层，并且可以通过相应的接触孔CH连接到第一源区域SE1。当第一下部金属层BML1连接到第一源区域SE1时，可以扩大提供给第一栅电极GE1的电压(例如，预定电压)的驱动范围。此外，当第一下部金属层BML1电连接到第一晶体管T1时，可以防止第一下部金属层BML1的浮置。
第一漏区域DE1可以连接到第一有源图案ACT1的另一端，并且可以通过相应的接触孔CH连接到第一竖直电力线PL1a。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区域SE2和第二漏区域DE2。
第二栅电极GE2可以与第一连接线CNL1一体地设置，以通过第一水平扫描线S1_2接收信号(例如预定的信号，例如，扫描信号)。根据一个或多个实施方式，第二栅电极GE2可以与如图5B中所示的连接线CNL一体地设置，以通过第一水平扫描线S1_2接收信号(例如，预定的信号)。
第二有源图案ACT2、第二源区域SE2和第二漏区域DE2可以是半导体图案，并且可以设置在缓冲层BFL上。
第二有源图案ACT2可以是第二晶体管T2的作为与第二栅电极GE2重叠的区域的沟道区域。
第二源区域SE2可以连接到第二有源图案ACT2的一端，并且可以通过第一导电图案CP1连接到第一栅电极GE1。
第二漏区域DE2可以连接到第二有源图案ACT2的另一端，并且可以通过第三导电图案CP3连接到第一数据线D1。
第三导电图案CP3可以是第三导电层，并且可以通过相应的接触孔CH连接第一数据线D1和第二漏区域DE2。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区域SE3和第三漏区域DE3。
第三栅电极GE3可以与第二连接线CNL2一体地设置，以通过第二水平扫描线S2_2接收信号(例如预定的信号，例如，控制信号)。根据一个或多个实施方式，第三栅电极GE3可以与如图5B中所示的连接线CNL一体地设置，以通过第一水平扫描线S1_2接收信号(例如，预定的信号)。
第三有源图案ACT3、第三源区域SE3和第三漏区域DE3可以是半导体图案，并且可以设置在缓冲层BFL上。
第三有源图案ACT3可以是第三晶体管T3的作为与第三栅电极GE3重叠的区域的沟道区域。
第三源区域SE3可以连接到第三有源图案ACT3的一端，并且可以通过相应的接触孔CH连接到第一下部金属层BML1。
第三漏区域DE3可以连接到第三有源图案ACT3的另一端，并且可以通过第二导电图案CP2连接到初始化电力线IPL。
第一存储电容器Cst1可以包括第一下部电极LE1和第一上部电极UE1。
第一下部电极LE1可以与第一栅电极GE1一体地设置。
在平面图中，第一上部电极UE1可以与第一下部电极LE1重叠，并且可以具有比第一下部电极LE1的尺寸(或面积)大的尺寸(或面积)，但不限于此。在平面图中，第一上部电极UE1可以与第一源区域SE1和第三源区域SE3中的每个重叠。第一上部电极UE1可以是第三导电层。
第一上部电极UE1可以通过相应的接触孔CH连接到第一下部金属层BML1。第一上部电极UE1可以通过第一下部金属层BML1电连接和/或物理连接到第一源区域SE1和第三源区域SE3。
第二像素电路SPXC2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第二存储电容器Cst2。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区域SE1和第一漏区域DE1。
第一源区域SE1可以连接到第一有源图案ACT1，并且可以通过相应的接触孔CH连接到第二下部金属层BML2。
第二下部金属层BML2可以是第一导电层，并且可以与第一晶体管T1重叠。第二下部金属层BML2可以通过接触孔CH连接到第一源区域SE1，并且可以通过另一相应的接触孔CH连接到第三晶体管T3的第三源区域SE3。此外，第二下部金属层BML2可以通过另一相应的接触孔CH连接到第二存储电容器Cst2的第二上部电极UE2。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区域SE2和第二漏区域DE2。
第二源区域SE2可以连接到第二有源图案ACT2，并且可以通过相应的接触孔CH连接到第七导电图案CP7。
第七导电图案CP7可以是第三导电层，并且可以通过相应的接触孔CH连接第二源区域SE2和第一栅电极GE1。
第二漏区域DE2可以连接到第二有源图案ACT2，并且可以通过第八导电图案CP8连接到第二数据线D2。
第八导电图案CP8可以是第三导电层，并且可以通过相应的接触孔CH连接第二漏区域DE2和第二数据线D2。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区域SE3和第三漏区域DE3。
第三源区域SE3可以连接到第三有源图案ACT3，并且可以通过相应的接触孔CH连接到第二下部金属层BML2。
第三漏区域DE3可以连接到第三有源图案ACT3，并且可以通过第五导电图案CP5连接到初始化电力线IPL。
第二存储电容器Cst2可以包括第二下部电极LE2和第二上部电极UE2。
第二下部电极LE2可以是第二导电层，并且可以与第二栅电极GE2一体地设置。
第二上部电极UE2可以是第三导电层，并且可以与第二下部电极LE2重叠。
第三像素电路SPXC3可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第三存储电容器Cst3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区域SE1和第一漏区域DE1。
第一源区域SE1可以连接到第一有源图案ACT1，并且可以通过相应的接触孔CH连接到第三下部金属层BML3。
第三下部金属层BML3可以是第一导电层，并且可以与第一晶体管T1重叠。第三下部金属层BML3可以通过接触孔CH连接到第一源区域SE1，并且可以通过另一相应的接触孔CH连接到第三晶体管T3的第三源区域SE3。此外，第三下部金属层BML3可以通过另一相应的接触孔CH连接到第三存储电容器Cst3的第三上部电极UE3。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区域SE2和第二漏区域DE2。
第二源区域SE2可以连接到第二有源图案ACT2，并且可以通过相应的接触孔CH连接到第四导电图案CP4。
第四导电图案CP4可以是第三导电层，并且可以通过相应的接触孔CH连接第二源区域SE2和第一栅电极GE1。
第二漏区域DE2可以连接到第二有源图案ACT2，并且可以通过第六导电图案CP6连接到第三数据线D3。
第六导电图案CP6可以是第三导电层，并且可以通过相应的接触孔CH连接第二漏区域DE2和第三数据线D3。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区域SE3和第三漏区域DE3。
第三源区域SE3可以连接到第三有源图案ACT3，并且可以通过相应的接触孔CH连接到第三下部金属层BML3。
第三漏区域DE3可以连接到第三有源图案ACT3，并且可以通过第五导电图案CP5连接到初始化电力线IPL。
第三存储电容器Cst3可以包括第三下部电极LE3和第三上部电极UE3。
第三下部电极LE3可以是第二导电层，并且可以与第三栅电极GE3一体地设置。
第三上部电极UE3可以是第三导电层，并且可以与第三下部电极LE3重叠。
具有上述配置的第一像素电路SPXC1、第二像素电路SPXC2和第三像素电路SPXC3可以被钝化层PSV覆盖。
上述钝化层PSV可以包括位于其中设置有每个像素PXL的像素区域PXA中的多个通孔。例如，钝化层PSV可以包括第一通孔VIH1、第二通孔VIH2和第三通孔VIH3。
第一通孔VIH1可以分别暴露第一上部电极UE1的一个区域、第二上部电极UE2的一个区域和第三上部电极UE3的一个区域。在一个或多个实施方式中，位于像素区域PXA中的第一通孔VIH1的数量可以是三个，但不限于此。
第二通孔VIH2可以分别暴露第二水平电力线PL2b的一个区域、第二水平电力线PL2b的另一区域以及第二水平电力线PL2b的又一区域。在一个或多个实施方式中，位于像素区域PXA中的第二通孔VIH2的数量可以是三个，但不限于此。
第三通孔VIH3可以分别暴露第一水平电力线PL1b的一个区域、第一水平电力线PL1b的另一区域以及第一水平电力线PL1b的又一区域。在实施方式中，位于像素区域PXA中的第三通孔VIH3的数量可以是三个，但不限于此。
包括参考图1和图2描述的发光元件LD的显示元件层DPL可以设置在上述像素电路层PCL上，并且显示元件层DPL的一些配置可以通过相应的通孔电连接到像素电路层PCL的一些配置。例如，第一上部电极UE1、第二上部电极UE2和第三上部电极UE3中的每个可以通过相应的第一通孔VIH1电连接到显示元件层DPL的第一对准电极ALE1。第二水平电力线PL2b可以通过相应的第二通孔VIH2电连接到显示元件层DPL的第三对准电极ALE3。第一水平电力线PL1b可以通过相应的第三通孔VIH3电连接到显示元件层DPL的第一对准电极ALE1。
稍后参考图7至图13描述像素电路层PCL和显示元件层DPL之间的电连接关系的详细描述。
在下文中，参考图7和图8描述显示元件层DPL的配置。
图7是示出包括图3中所示的像素PXL的显示元件层DPL的像素区域PXA的示意性平面图，以及图8是示出流过图7中所示的第一子像素SPXL1的第一发光单元EMU1的驱动电流的流动的示意性平面图。
在图7的一个或多个实施方式中，像素PXL的显示元件层DPL可以位于图5的像素PXL的像素电路层PCL上，以与像素电路层PCL重叠。
例如，图7基于其中设置有图3的像素PXL的像素区域PXA示意性地示出了显示元件层DPL的结构的实施方式。
在图7和图8中，为了便于描述，平面上的水平方向被表示为第一方向DR1，并且平面上的竖直方向被表示为第二方向DR2。
参考图1至图8，像素PXL的显示元件层DPL可以包括设置在像素区域PXA中的发光单元EMU1、EMU2和EMU3。例如，显示元件层DPL可以包括第一发光单元EMU1、第二发光单元EMU2和第三发光单元EMU3。
第一发光单元EMU1可以包括电连接到第一像素电路SPXC1以发射光的发光元件LD和电连接到发光元件LD的电极(或电极图案)。电连接的第一发光单元EMU1和第一像素电路SPXC1可以配置每个像素PXL的第一子像素SPXL1。
第二发光单元EMU2可以包括电连接到第二像素电路SPXC2以发射光的发光元件LD和电连接到发光元件LD的电极。电连接的第二发光单元EMU2和第二像素电路SPXC2可以配置相应像素PXL的第二子像素SPXL2。
第三发光单元EMU3可以包括电连接到第三像素电路SPXC3以发射光的发光元件LD和电连接到发光元件LD的电极。电连接的第三发光单元EMU3和第三像素电路SPXC3可以配置相应像素PXL的第三子像素SPXL3。
每个像素PXL可以包括其中设置有第一子像素SPXL1的第一子像素区域SPXA1、其中设置有第二子像素SPXL2的第二子像素区域SPXA2、以及其中设置有第三子像素SPXL3的第三子像素区域SPXA3。
第一子像素SPXL1可以包括第一发射区域EMA1，第二子像素SPXL2可以包括第二发射区域EMA2，并且第三子像素SPXL3可以包括第三发射区域EMA3。第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3可以沿着第一方向DR1定位。第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3可以配置每个像素PXL的发射区域EMA。非发射区域NEMA可以设置在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3之间。
显示元件层DPL可以包括位于非发射区域NEMA中的第一堤部BNK1。
第一堤部BNK1可以是作为限定(或分隔)相邻的子像素中的每个的发射区域的结构的像素限定层。例如，第一堤部BNK1可以是限定第一子像素SPXL1的第一发射区域EMA1、第二子像素SPXL2的第二发射区域EMA2和第三子像素SPXL3的第三发射区域EMA3的结构。在向第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个提供(或输入)发光元件LD的工艺中，第一堤部BNK1可以是限定发光元件LD的提供位置的像素限定层或坝结构。例如，当通过第一堤部BNK1分隔(或限定)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3时，可以向发射区域EMA提供(或输入)包括所需量和/或类型的发光元件LD的混合溶液(例如，油墨)。
根据一个或多个实施方式，第一堤部BNK1可以配置成包括至少一种光阻挡材料和/或反射材料(或散射材料)，以防止其中光(或光线)在相邻的子像素之间泄漏的光泄漏缺陷。根据一个或多个实施方式，第一堤部BNK1可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但不限于此。根据一个或多个实施方式，反射材料层可以单独设置和/或形成在第一堤部BNK1上，以进一步提高从第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个发射的光的效率。
第一堤部BNK1可以包括至少一个开口OP，其暴露显示元件层DPL的一些配置。例如，第一堤部BNK1可以包括暴露在显示元件层DPL中位于第一堤部BNK1下方的配置的第一开口OP1和第二开口OP2。在一个或多个实施方式中，第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个和第一堤部BNK1的第一开口OP1可以彼此对应。
在第一子像素区域SPXA1、第二子像素区域SPXA2和第三子像素区域SPXA3中的每个中，第二开口OP2可以定位成与第一开口OP1间隔开，并且可以定位成与相应子像素区域的一侧(例如，上侧和/或下侧)相邻。在一个或多个实施方式中，第二开口OP2可以是其中至少一个对准电极ALE与提供给在第二方向DR2上相邻的子像素的至少一个对准电极ALE分离的电极分离区域。
显示元件层DPL可以包括设置在至少第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中的像素电极PE、电连接到像素电极PE的发光元件LD、以及设置在与像素电极PE对应的位置处的对准电极ALE。例如，第一像素电极PE1和第二像素电极PE2、发光元件LD以及第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中。此外，第一中间电极CTE1和第二中间电极CTE2可以设置在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中。像素电极PE和/或对准电极ALE中的每个的数量、形状、尺寸、布置结构等可以根据第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3(具体地，第一发光单元EMU1、第二发光单元EMU2和第三发光单元EMU3)的结构进行各种改变。
第一发光单元EMU1、第二发光单元EMU2和第三发光单元EMU3可以具有基本上相似或相同的结构。在下文中，基于包括第一发光单元EMU1的第一子像素SPXL1来描述第一发光单元EMU1的配置。
在一个或多个实施方式中，对准电极ALE、发光元件LD和像素电极PE可以基于衬底SUB的其上设置有第一子像素SPXL1的一个表面依次设置，但本公开不限于此。根据一个或多个实施方式，配置第一子像素SPXL1(或第一发光单元EMU1)的电极图案的位置和形成顺序可以进行各种改变。
对准电极ALE可以包括布置成在第一方向DR1上彼此间隔开的第二对准电极ALE2、第一对准电极ALE1和第三对准电极ALE3。
在显示装置的制造工艺期间，在发光元件LD被提供给第一发射区域EMA1并且在第一发射区域EMA1中对准之后，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的至少一个可以在第二开口OP2(或电极分离区域)中与另一电极(例如，提供给在第二方向DR2上与第一子像素SPXL1相邻的子像素的对准电极ALE)分离。例如，第一对准电极ALE1的一端可以在第二开口OP2中与位于第一子像素SPXL1的在第二方向DR2上的一侧(例如，上侧和/或下侧)处的子像素的第一对准电极ALE1分离。
在平面图中，第二对准电极ALE2、第一对准电极ALE1和第三对准电极ALE3可以在至少第一发射区域EMA1中沿着第一方向DR1布置。第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置成彼此间隔开。
在至少第一发射区域EMA1中，第一对准电极ALE1可以通过相应的第一通孔VIH1(例如，参见图6)电连接到第一像素电路SPXC1的第一上部电极UE1。第一通孔VIH1可以通过去除位于第一对准电极ALE1和第一上部电极UE1之间的绝缘层(例如，钝化层PSV(例如，参见图6)的区域)来形成。第一对准电极ALE1可以通过第一堤部BNK1的第二开口OP2中的第一接触部分CNT1电连接到第一像素电极PE1。第一接触部分CNT1可以通过去除位于第一对准电极ALE1和第一像素电极PE1之间的至少一个绝缘层的一部分来形成。
第一水平电力线PL1b、第一对准电极ALE1和第一像素电极PE1可以通过第一通孔VIH1和第一接触部分CNT1彼此电连接。
此外，位于第一堤部BNK1的第二开口OP2中的第一对准电极ALE1可以通过相应的第三通孔VIH3(例如，参见图6)电连接到第一像素电路SPXC1的第一水平电力线PL1b。通过第三通孔VIH3电连接到第一水平电力线PL1b的第一对准电极ALE1可以在将发光元件LD对准在第一发射区域EMA1中的步骤中用作第一对准线。第一对准信号(或第一对准电压)可以施加到第一对准电极ALE1。第三通孔VIH3可以通过去除钝化层PSV的位于第一对准电极ALE1和第一水平电力线PL1b之间的一个区域来形成。在发光元件LD对准在第一发射区域EMA1中之前，设置于在第二方向DR2上相邻的子像素中的第一对准电极ALE1可以彼此连接，并且可以在发光元件LD对准之后在第一堤部BNK1的第二开口OP2中分离。
第三对准电极ALE3可以通过与第一堤部BNK1的第二开口OP2对应的第二通孔VIH2电连接到第二水平电力线PL2b(例如，参见图6)。第二通孔VIH2可以通过去除钝化层PSV的位于第三对准电极ALE3和第二水平电力线PL2b之间的一个区域来形成。此外，第三对准电极ALE3可以通过第二开口OP2中的第二接触部分CNT2电连接到第二像素电极PE2。第二接触部分CNT2可以通过去除位于第三对准电极ALE3和第二像素电极PE2之间的至少一个绝缘层的一部分来形成。第二水平电力线PL2b、第三对准电极ALE3和第二像素电极PE2可以通过第二通孔VIH2和第二接触部分CNT2彼此电连接。
在至少第一发射区域EMA1中，第二对准电极ALE2、第一对准电极ALE1和第三对准电极ALE3可以设置成与沿着第一方向DR1相邻的对准电极ALE间隔开。例如，第二对准电极ALE2可以设置成在第一方向DR1上与第一对准电极ALE1的一侧间隔开，第一对准电极ALE1可以设置成在第一方向DR1上与第二对准电极ALE2和第三对准电极ALE3中的每个间隔开，并且第三对准电极ALE3可以设置成在第一方向DR1上与第一对准电极ALE1的另一侧间隔开。第二对准电极ALE2和第一对准电极ALE1之间的距离以及第一对准电极ALE1和第三对准电极ALE3之间的距离可以彼此相同或不同。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个可以用作对准电极(或对准线)，用于在发光元件LD对准在第一发射区域EMA1中之前通过接收信号(例如，预定的信号)来对准发光元件LD。
第一对准电极ALE1可以在发光元件LD的对准步骤中接收第一对准信号，并且第二对准电极ALE2和第三对准电极ALE3可以在发光元件LD的对准步骤中接收第二对准信号。上述第一对准信号和第二对准信号可以是具有足以将发光元件LD对准在对准电极ALE之间的电压差和/或相位差的信号。第一对准信号和第二对准信号中的至少一个可以是AC信号，但不限于此。在一个或多个实施方式中，提供给第一对准电极ALE1的第一对准信号可以是AC信号，并且提供给第二对准电极ALE2和第三对准电极ALE3中的每个的第二对准信号可以是接地电压。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个可以设置成沿着第二方向DR2具有恒定宽度的棒形状，但不限于此。根据一个或多个实施方式，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3在非发射区域NEMA和/或第一堤部BNK1的作为电极分离区域的第二开口OP2中可以具有或可以不具有弯曲部分，并且除了第一发射区域EMA1之外的区域的形状和/或尺寸可以不受特别限制并且可以进行各种改变。
用于改变对准电极ALE的表面轮廓(或形状)以在显示装置的图像显示方向上引导从发光元件LD发射的光的堤部图案可以位于上述对准电极ALE下方。堤部图案可以是支承对准电极ALE的支承构件。稍后参考图9至图11描述这种堤部图案。
至少两个至几十个发光元件LD可以对准和/或设置在第一发射区域EMA1(或第一子像素区域SPXA1)中，但是发光元件LD的数量不限于此。根据一个或多个实施方式，对准和/或设置在第一发射区域EMA1中的发光元件LD的数量可以进行各种改变。
发光元件LD可以分别设置在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间。发光元件LD中的每个可以包括位于其长度方向上的两端处的第一端EP1(或一端)和第二端EP2(或另一端)。在一个或多个实施方式中，图1的包括P型半导体层的第二半导体层13可以位于第一端EP1处，并且图1的包括N型半导体层的第一半导体层11可以位于第二端EP2处。发光元件LD可以分别并联连接在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间。
发光元件LD可以设置成彼此间隔开，并且可以基本上彼此平行地对准。发光元件LD间隔的距离没有特别的限制。根据一个或多个实施方式，多个发光元件LD可以彼此相邻地设置以形成一组，并且多个其它发光元件LD可以在以恒定距离彼此间隔开的同时形成一组，可以具有不均匀的密度，并且可以在一个方向上对准。
发光元件LD中的每个可以发射有色光和白光中的任何一种。发光元件LD中的每个可以分别设置在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间，使得长度方向平行于第一方向DR1。根据一个或多个实施方式，发光元件LD中的至少一些可以分别在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间对准成不完全平行于第一方向DR1。发光元件LD可以在溶液(例如，油墨)中以喷射(或分散)的形式提供，并且可以输入(或提供)到第一发射区域EMA1。
发光元件LD可以通过喷墨印刷方法、狭缝涂布方法或其它各种方法输入(或提供)到第一发射区域EMA1。例如，发光元件LD可以与挥发性溶剂混合，并且通过喷墨印刷方法或狭缝涂布方法输入(或提供)到第一发射区域EMA1。此时，当施加与第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个对应的对准信号时，可以分别在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间形成电场。因此，发光元件LD可以分别对准在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间。在发光元件LD对准之后，通过以另一种方法使溶剂挥发或去除溶剂，发光元件LD可以稳定地分别对准在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间。
在一个或多个实施方式中，发光元件LD可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。
第一发光元件LD1可以在第一对准电极ALE1的一侧与第二对准电极ALE2之间对准，以电连接到第一像素电极PE1和第一中间电极CTE1。第二发光元件LD2可以在第一对准电极ALE1的另一侧与第三对准电极ALE3之间对准，以电连接到第一中间电极CTE1和第二中间电极CTE2。第三发光元件LD3可以在第一对准电极ALE1的另一侧与第三对准电极ALE3之间对准，以电连接到第二中间电极CTE2和第二像素电极PE2。在平面图中，第二发光元件LD2可以在第一对准电极ALE1的另一侧与第三对准电极ALE3之间的区域的下侧处对准，并且第三发光元件LD3可以在该区域的上侧处对准。
可以设置多个第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。第一发光元件LD1中的每个的第一端EP1可以电连接到第一像素电极PE1，并且第一发光元件LD1中的每个的第二端EP2可以电连接到第一中间电极CTE1。第二发光元件LD2中的每个的第一端EP1可以电连接到第一中间电极CTE1，并且第二发光元件LD2中的每个的第二端EP2可以电连接到第二中间电极CTE2。第三发光元件LD3中的每个的第一端EP1可以电连接到第二中间电极CTE2，并且第三发光元件LD3中的每个的第二端EP2可以电连接到第二像素电极PE2。
多个第一发光元件LD1可以并联连接在第一像素电极PE1和第一中间电极CTE1之间，多个第二发光元件LD2可以并联连接在第一中间电极CTE1和第二中间电极CTE2之间，并且多个第三发光元件LD3可以并联连接在第二中间电极CTE2和第二像素电极PE2之间。
根据一个或多个实施方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以是使用无机晶体结构的材料的超小发光二极管，例如，具有小到纳米级(或纳米)至微米级(或微米)的尺寸。例如，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以是参考图1和图2描述的发光元件LD。
像素电极PE和中间电极CTE可以设置在至少第一发射区域EMA1中，并且像素电极PE和中间电极CTE中的每个可以设置在与至少一个对准电极ALE和发光元件LD对应的位置处。例如，像素电极PE中的每个和中间电极CTE中的每个可以形成在每个对准电极ALE和相应的发光元件LD上，以与每个对准电极ALE和相应的发光元件LD重叠，从而电连接到至少发光元件LD。
第一像素电极PE1(或第一电极)可以形成在第一对准电极ALE1的一侧以及第一发光元件LD1中的每个的第一端EP1上，以电连接到第一发光元件LD1中的每个的第一端EP1。第一像素电极PE1可以具有沿着其延伸方向具有恒定宽度的棒形状(或“l”形状)。
第二像素电极PE2(或第二电极)可以电连接到第三对准电极ALE3的一个区域(例如，上部区域)以及第三发光元件LD3中的每个的第二端EP2。此外，第二像素电极PE2可以经由至少一个中间电极CTE和/或发光元件LD电连接到第一发光元件LD1和第二发光元件LD2。第二像素电极PE2可以具有沿着其延伸方向具有恒定宽度的棒形状(或“l”形状)。
第一中间电极CTE1可以形成在第二对准电极ALE2以及第一发光元件LD1中的每个的第二端EP2上，以电连接到第一发光元件LD1中的每个的第二端EP2。此外，第一中间电极CTE1可以形成在第一对准电极ALE1的下部区域的另一侧以及第二发光元件LD2中的每个的第一端EP1上，以电连接到第二发光元件LD2中的每个的第一端EP1。上述第一中间电极CTE1可以是电连接第一串联级SET1(或第一发光元件LD1)和第二串联级SET2(或第二发光元件LD2)的第一桥接电极(或第一连接构件)。
第一中间电极CTE1可以具有弯曲至少一次以围绕第一像素电极PE1的至少一侧的形状。
在一个或多个实施方式中，第一中间电极CTE1可以包括第一直线部分CTE1a、第二直线部分CTE1b和连接部分CTE1c。
第一直线部分CTE1a可以位于至少第一发射区域EMA1中，可以在第二方向DR2上延伸，可以与第二对准电极ALE2重叠，并且可以位于第一像素电极PE1和第一堤部BNK1之间。第一直线部分CTE1a可以具有在延伸方向上具有恒定的宽度W1的棒形状(或“l”形状)。
第二直线部分CTE1b可以位于至少第一发射区域EMA1中，可以在第二方向DR2上延伸，可以与第一对准电极ALE1的下部区域的另一侧重叠，并且可以位于第一像素电极PE1的下部区域与第二中间电极CTE2的第一部分CTE2a之间。第二直线部分CTE1b可以具有在延伸方向上具有恒定的宽度W2的棒形状(或“l”形状)。
第一直线部分CTE1a的宽度W1和第二直线部分CTE1b的宽度W2可以彼此相同或不同。因为第一直线部分CTE1a与第二对准电极ALE2重叠，并且第二直线部分CTE1b与第一对准电极ALE1的下部区域的另一侧重叠，所以第一直线部分CTE1a和第二直线部分CTE1b可以位于不同的列中。在一个或多个实施方式中，第二直线部分CTE1b可以与第二中间电极CTE2的第二部分CTE2b位于相同的列中。
连接部分CTE1c可以位于第一直线部分CTE1a和第二直线部分CTE1b之间，以连接第一直线部分CTE1a和第二直线部分CTE1b。连接部分CTE1c可以位于至少非发射区域NEMA中，以与第一堤部BNK1重叠。连接部分CTE1c可以在第一方向DR1上具有恒定的宽度W3。
上述的第一直线部分CTE1a、第二直线部分CTE1b和连接部分CTE1c可以一体地设置并且彼此连接。
第一中间电极CTE1可以通过至少第一发光元件LD1电连接到第一像素电极PE1，并且可以通过至少第二发光元件LD2和第三发光元件LD3连接到第二像素电极PE2。
第一像素电极PE1和第一中间电极CTE1可以与并联连接在它们之间的第一发光元件LD1一起配置第一发光单元EMU1的第一串联级SET1。第一像素电极PE1可以是第一发光单元EMU1的阳极。
第二中间电极CTE2可以形成在第三对准电极ALE3的一个区域(例如，下部区域)以及第二发光元件LD2中的每个的第二端EP2上，以电连接到第二发光元件LD2中的每个的第二端EP2。此外，第二中间电极CTE2可以形成在第一对准电极ALE1的上部区域的另一侧以及第三发光元件LD3中的每个的第一端EP1上，以电连接到第三发光元件LD3中的每个的第一端EP1。上述第二中间电极CTE2可以是连接第二串联级SET2(或第二发光元件LD2)和第三串联级SET3(或第三发光元件LD3)的第二桥接电极(或第二连接构件)。
第二中间电极CTE2可以具有弯曲至少一次的形状。在一个或多个实施方式中，第二中间电极CTE2可以包括第一部分CTE2a、第二部分CTE2b和对角线部分CTE2c。
第一部分CTE2a(或第三直线部分)可以与第三对准电极ALE3的下部区域重叠，可以在第二方向DR2上延伸，并且可以具有在延伸方向上具有恒定的宽度W4的棒形状(或“l”形状)。第一部分CTE2a可以面对第一中间电极CTE1的第二直线部分CTE1b(例如，与之相对)，并且可以位于第二直线部分CTE1b和第一堤部BNK1之间。
第二部分CTE2b(或第四直线部分)可以与第一对准电极ALE1的上部区域的另一侧重叠，可以在第二方向DR2上延伸，并且可以具有在延伸方向上具有恒定的宽度W5的棒形状(或“l”形状)。在平面图中，第二部分CTE2b可以位于第一像素电极PE1和第二像素电极PE2的上部区域之间。
由于第一部分CTE2a与第三对准电极ALE3的下部区域重叠并且第二部分CTE2b与第一对准电极ALE1的上部区域的另一侧重叠，因此第一部分CTE2a和第二部分CTE2b可以位于不同的列中。例如，第一部分CTE2a可以与第二像素电极PE2位于相同的列中，并且第二部分CTE2b可以与第一中间电极CTE1的第二直线部分CTE1b位于相同的列中。
对角线部分CTE2c可以位于第一部分CTE2a和第二部分CTE2b之间，以连接第一部分CTE2a和第二部分CTE2b。对角线部分CTE2c可以包括第一倾斜表面和第二倾斜表面，并且可以在倾斜于第二方向DR2的对角线方向上延伸。对角线部分CTE2c的第一倾斜表面可以面对第一中间电极CTE1，以及对角线部分CTE2c的第二倾斜表面可以面对第二像素电极PE2(例如，与之相对)。
上述第一部分CTE2a、第二部分CTE2b和对角线部分CTE2c可以一体地设置并且彼此连接。
第一发光元件LD1可以通过第一中间电极CTE1串联连接到第二发光元件LD2，并且第二发光元件LD2可以通过第二中间电极CTE2串联连接到第三发光元件LD3。
第一中间电极CTE1和第二中间电极CTE2可以与并联连接在它们之间的第二发光元件LD2一起配置第一发光单元EMU1的第二串联级SET2。第二中间电极CTE2和第二像素电极PE2可以与并联连接在它们之间的第三发光元件LD3一起配置第一发光单元EMU1的第三串联级SET3。第二像素电极PE2可以是第一发光单元EMU1的阴极。
在每个帧周期期间，在第一子像素SPXL1中，驱动电流可以通过第一发光元件LD1、第一中间电极CTE1、第二发光元件LD2、第二中间电极CTE2和第三发光元件LD3从第一像素电极PE1流到第二像素电极PE2。
当假定驱动电流通过包括在第一像素电路SPXC1中的第一晶体管T1从第一电力线PL1流到第二电力线PL2时，驱动电流可以通过第一通孔VIH1流到第一发光单元EMU1。
例如，驱动电流可以通过第一通孔VIH1提供给第一对准电极ALE1，并且驱动电流通过第一接触部分CNT1通过第一像素电极PE1经由第一发光元件LD1流到第一中间电极CTE1。因此，在第一串联级SET1中，第一发光元件LD1可以发射亮度与分配给第一发光元件LD1中的每个的电流对应的光。
流到第一中间电极CTE1的驱动电流经由第二发光元件LD2流到第二中间电极CTE2。因此，在第二串联级SET2中，第二发光元件LD2可以发射亮度与分配给第二发光元件LD2中的每个的电流对应的光。
流到第二中间电极CTE2的驱动电流经由第三发光元件LD3流到第二像素电极PE2。因此，在第三串联级SET3中，第三发光元件LD3可以发射亮度与分配给第三发光元件LD3中的每个的电流对应的光。
在上述方法中，第一子像素SPXL1的驱动电流可以在依次穿过第一串联级SET1的第一发光元件LD1、第二串联级SET2的第二发光元件LD2和第三串联级SET3的第三发光元件LD3的同时流动。因此，第一子像素SPXL1可以发射亮度与在每个帧周期期间提供的数据信号对应的光。
根据上述实施方式，当对准电极ALE以第二对准电极ALE2、第一对准电极ALE1和第三对准电极ALE3的顺序设置在第一发射区域EMA1中时，AC信号施加到第一对准电极ALE1，并且接地信号施加到第二对准电极ALE2和第三对准电极ALE3中的每个，可以分别在第一对准电极ALE1和第二对准电极ALE2之间以及第一对准电极ALE1和第三对准电极ALE3之间形成电场。此时，当发光元件LD被输入到第一发射区域EMA1时，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间的区域ALA1(以下称为“第一对准区域”)以及第一对准电极ALE1和第三对准电极ALE3之间的区域ALA2(以下称为“第二对准区域”)中对准。即，两个对准区域ALA1和ALA2可以设置在第一发射区域EMA1中。此时，发光元件LD中的每个的第一端EP1可以面对第一对准电极ALE1(例如，与之相对)，并且可以与第一对准电极ALE1重叠。
第一像素电极PE1设置在第一发射区域EMA1中，以电连接到在第一对准区域ALA1中对准的发光元件LD中的每个的第一端EP1。此外，第一中间电极CTE1设置在第一发射区域EMA1中，以电连接到在第一对准区域ALA1中对准的发光元件LD中的每个的第二端EP2，并电连接到在第二对准区域ALA2中对准的一些发光元件LD中的每个的第一端EP1。此外，电连接到在第二对准区域ALA2中对准的发光元件LD中的一些的第二端EP2并且电连接到在第二对准区域ALA2中对准的其余发光元件LD的第一端EP1的第二中间电极CTE2设置在第一发射区域EMA1中。此外，第二像素电极PE2设置在第一发射区域EMA1中，以电连接到在第二对准区域ALA2中对准的其余发光元件LD中的每个的第二端EP2。
当上述第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2设置在第一发射区域EMA1中时，在第二对准区域ALA2中对准的发光元件LD可以根据其位置被分成电连接到不同电极的两组发光元件LD。例如，在第二对准区域ALA2中对准的发光元件LD可以被分成第二发光元件LD2和第三发光元件LD3。在一个或多个实施方式中，第二发光元件LD2可以在第二对准区域ALA2中位于下部区域中，并且第三发光元件LD3可以在第二对准区域ALA2中位于上部区域中。第二中间电极CTE2的对角线部分CTE2c可以位于第二对准区域ALA2的下部区域和第二对准区域ALA2的上部区域之间。
位于第二对准区域ALA2的下部区域中的第二发光元件LD2可以电连接到第一中间电极CTE1的第二直线部分CTE1b以及第二中间电极CTE2的第一部分CTE2a，以与第一中间电极CTE1和第二中间电极CTE2一起配置第一发光单元EMU1的第二串联级SET2。位于第二对准区域ALA2的上部区域中的第三发光元件LD3可以电连接到第二中间电极CTE2的第二部分CTE2b以及第二像素电极PE2，以与第二中间电极CTE2和第二像素电极PE2一起配置第一发光单元EMU1的第三串联级SET3。
在第一对准区域ALA1中对准的发光元件LD可以是电连接到第一像素电极PE1以及第一中间电极CTE1的第一直线部分CTE1a的第一发光元件LD1。第一发光元件LD1可以与第一像素电极PE1和第一中间电极CTE1一起配置第一发光单元EMU1的第一串联级SET1。
根据上述实施方式，上述第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2可以设置在设置有两个对准区域ALA1和ALA2的第一发射区域EMA1中，以实现包括第一串联级SET1、第二串联级SET2和第三串联级SET3的第一发光单元EMU1。在这种情况下，与在两个对准区域中包括四个串联级的发光单元相比，第一发光单元EMU1可以确保其中发光元件LD对准的区域，并且可以增加有效光源的数量，从而进一步提高第一发射区域EMA1的光输出效率。此外，即使在第一串联级SET1、第二串联级SET2和第三串联级SET3中的一个中出现缺陷，与在两个对准区域中包括两个串联级的发光单元相比，第一发光单元EMU1可以相对地减小其中由于缺陷而不发射光的发光元件LD的比率，从而减轻发光元件LD的光输出效率的降低。因此，可以减少其中第一发射区域EMA1(或第一子像素SPXL1)被识别为暗点的缺陷。
根据上述实施方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以通过第一中间电极CTE1和第二中间电极CTE2串联连接在第一像素电极PE1和第二像素电极PE2之间。以这种方法，第一子像素SPXL1的第一发光单元EMU1可以通过以串联-并联混合结构连接在第一发射区域EMA1中对准的发光元件LD来配置。因此，在包括三个串联级SET1、SET2和SET3的串联-并联混合结构中配置第一发光单元EMU1，同时最小化对准电极ALE所占据的面积(或不增加对准电极ALE的数量)成为可能，并且因此可以容易地实现高分辨率和高清晰度显示装置。
此外，根据上述实施方式，第一发光元件LD1中的每个的第一端EP1、第二发光元件LD2中的每个的第一端EP1以及第三发光元件LD3中的每个的第一端EP1可以与位于第一发射区域EMA1中的中心处的第一对准电极ALE1重叠。例如，第一发光元件LD1中的每个的第一端EP1、第二发光元件LD2中的每个的第一端EP1和第三发光元件LD3中的每个的第一端EP1可以定位成与第一发射区域EMA1中的中心相邻。
与N型半导体层(或第一半导体层11)相比定位成与相应发光元件LD的有源层12相对相邻的P型半导体层(或第二半导体层13)可以位于第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的第一端EP1处。当第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的第一端EP1定位成与第一发射区域EMA1的中心相邻时，从有源层12发射的光可以朝向相应发光元件LD的第一端EP1聚焦。在这种情况下，从第一发射区域EMA1的中心发射的光的强度可以增加，并且因此可以提高第一子像素SPXL1的光输出效率。
在下文中，主要参考图9至图13描述根据上述实施方式的第一子像素SPXL1的堆叠结构。
图9至图11是沿着图8的线III-III’截取的示意性剖视图，图12是沿着图8的线IV-IV’截取的示意性剖视图，以及图13是沿着图8的线V-V’截取的示意性剖视图。
图10和图11的实施方式示出了与形成像素电极PE和中间电极CTE的步骤以及存在或不存在第三绝缘层INS3有关的图8的实施方式的修改示例。例如，图10公开了其中在形成第二像素电极PE2、第一中间电极CTE1和第三绝缘层INS3之后形成第一像素电极PE1和第二中间电极CTE2的实施方式，以及图11示出了其中在相同的层中形成像素电极PE和中间电极CTE的实施方式。
在图9至图11中，简化了第一子像素SPXL1，诸如将每个电极示出为单膜(或单层)的电极，并且将每个绝缘层示出为仅单膜(或单层)的绝缘层，但是本公开不限于此。
在图9至图13中，剖面上的高度方向(或竖直方向)被表示为第三方向DR3。
关于图9至图13的实施方式，主要描述与上述实施方式不同的点，以避免重复描述。
参考图1至图13，第一子像素SPXL1可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以设置成在衬底SUB的一个表面上彼此重叠。例如，衬底SUB的第一子像素区域SPXA1可以包括设置在衬底SUB的一个表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。像素电路层PCL可以包括依次堆叠在衬底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV，如图13中所示。因为像素电路层PCL与参考图5A、图5B和图6描述的像素电路层PCL相同，所以省略其详细描述。
显示元件层DPL可以包括第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3、发光元件LD、第一像素电极PE1和第二像素电极PE2、以及第一中间电极CTE1和第二中间电极CTE2。
显示元件层DPL还可以包括依次设置在像素电路层PCL的一个表面上的绝缘图案和/或绝缘层。例如，显示元件层DPL还可以包括堤部图案BNP、第一绝缘层INS1、第一堤部BNK1、第二绝缘层INS2和第三绝缘层INS3。
堤部图案BNP可以设置和/或形成在像素电路层PCL上。
堤部图案BNP(也称为“支承构件”或“壁图案”)可以设置和/或形成在像素电路层PCL的钝化层PSV上。在一个或多个实施方式中，堤部图案BNP可以形成为分离型图案，分离型图案单独地设置在第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3下方以便与第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个的一部分重叠。根据一个或多个实施方式，堤部图案BNP可以在第一发射区域EMA1中包括与第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3之间的区域对应的开口或凹部，或者可以形成为在显示区域DA中完全连接的集成型图案。
堤部图案BNP可以在像素电路层PCL的一个表面上在第三方向DR3上突出。因此，设置在堤部图案BNP上的第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个的一个区域可以在第三方向DR3(或衬底SUB的厚度方向)上突出。
堤部图案BNP可以是包括无机材料的无机层或包括有机材料的有机层。根据一个或多个实施方式，堤部图案BNP可以包括单层的有机层和/或单层的无机层，但不限于此。根据一个或多个实施方式，堤部图案BNP可以设置成其中至少一个有机层和至少一个无机层堆叠的多层的形式。然而，堤部图案BNP的材料不限于上述实施方式，并且根据一个或多个实施方式，堤部图案BNP可以包括导电材料(或物质)。堤部图案BNP的形状可以在能够提高从发光元件LD发射的光的效率的范围内进行各种改变。
堤部图案BNP可以用作反射构件。例如，堤部图案BNP可以与设置在其上的第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3一起用作将从发光元件LD发射的光引导到期望的方向上的反射构件，以提高第一子像素SPXL1的光输出效率。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置和/或形成在堤部图案BNP上。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置和/或形成在像素电路层PCL(或钝化层PSV)和堤部图案BNP上。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置成彼此间隔开。第二对准电极ALE2、第一对准电极ALE1和第三对准电极ALE3可以在与第三方向DR3相交的一个方向上(例如，在水平方向上)依次布置。第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置在相同的平面上(或设置在相同的平面处)，并且可以在第三方向DR3上具有基本上相同的厚度。第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以在相同的工艺中同步形成(例如，同时形成)。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3中的每个可以具有与位于其下方的堤部图案BNP的轮廓对应的形状。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以由具有合适的反射率(例如，预定的反射率)的材料形成，以便允许从发光元件LD发射的光在显示装置的图像显示方向上前进。例如，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以由导电材料(或物质)形成。导电材料可以包括适于在显示装置的图像显示方向(或显示元件层DPL的上部方向)上反射从发光元件LD发射的光的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。然而，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3的材料不限于上述实施方式。根据一个或多个实施方式，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物、诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)的导电聚合物等。当第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3包括透明导电材料(或物质)时，可以添加由不透明金属形成的单独的导电层，用于在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3的材料不限于上述材料。
第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置和/或形成为单层，但不限于此。根据一个或多个实施方式，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以设置和/或形成为其中金属、合金、导电氧化物和导电聚合物中的两种或更多种材料堆叠的多个层。第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以形成为双层或更多层的多个层，以便最小化在向发光元件LD的两端EP1和EP2传送信号时由于信号延迟而引起的失真。例如，第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3可以形成为多个层，该多个层还选择性地包括至少一个反射电极层、设置在反射电极层上和/或下方的至少一个透明电极层、以及覆盖反射电极层和/或透明电极层的上部的至少一个导电封盖层中的至少一个。
当第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3由具有反射率的导电材料形成时，从发光元件LD中的每个的两端EP1和EP2发射的光可以进一步在显示装置的图像显示方向上前进。例如，当第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3设置成面对发光元件LD中的每个的两端EP1和EP2，同时第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3具有与堤部图案BNP的形状对应的倾斜表面或弯曲表面时，从发光元件LD中的每个的两端EP1和EP2发射的光可以被第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3反射，并且可以进一步在显示装置的图像显示方向上前进。因此，可以提高从发光元件LD发射的光的效率。
在一个或多个实施方式中，第一对准电极ALE1可以设置在第一发射区域EMA1的中心中，并且第二对准电极ALE2和第三对准电极ALE3可以设置在第一对准电极ALE1的两侧上。第二对准电极ALE2和第三对准电极ALE3可以整体地或非整体地彼此连接以接收相同的信号或电力。
在一个或多个实施方式中，如图13中所示，第一对准电极ALE1可以在非发射区域NEMA中通过钝化层PSV的第一通孔VIH1电连接到第一子像素SPXL1的像素电路层PCL的第一上部电极UE1。此外，第一对准电极ALE1可以在非发射区域NEMA的一个区域(例如，第一堤部BNK1的第二开口OP2)中通过钝化层PSV的第三通孔VIH3电连接到像素电路层PCL的第一水平电力线PL1b。
如图6中所示，第三对准电极ALE3可以在非发射区域NEMA中通过钝化层PSV的第二通孔VIH2电连接到像素电路层PCL的第二水平电力线PL2b。
第一绝缘层INS1可以设置在第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3上。
第一绝缘层INS1可以完全设置和/或形成在第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3以及堤部图案BNP上。第一绝缘层INS1可以在非发射区域NEMA中部分地打开以暴露位于其下方的配置。例如，第一绝缘层INS1可以在非发射区域NEMA中部分地打开以包括一个或多个接触部分，用于将第一对准电极ALE1和第三对准电极ALE3分别连接到第一像素电极PE1和第二像素电极PE2。根据一个或多个实施方式，第一绝缘层INS1可以完全形成在其中形成有第一对准电极ALE1、第二对准电极ALE2和第三对准电极ALE3的第一子像素区域SPXA1中，并且可以包括暴露第一对准电极ALE1和第三对准电极ALE3中的每个的一部分的接触部分CNT1和CNT2。例如，如图13中所示，第一绝缘层INS1可以部分地打开，以包括通过去除至少非发射区域NEMA中的一个区域而暴露第一对准电极ALE1的一部分的第一接触部分CNT1、以及通过去除至少非发射区域NEMA中的另一区域而暴露第三对准电极ALE3的一部分的第二接触部分CNT2。这里，至少非发射区域NEMA可以是第一堤部BNK1的作为电极分离区域的第二开口OP2，但不限于此。
第一绝缘层INS1可以由无机绝缘层形成，该无机绝缘层由无机材料形成。例如，第一绝缘层INS1可以由适于保护发光元件LD免受像素电路层PCL影响的无机绝缘层形成。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
根据一个或多个实施方式，第一绝缘层INS1可以设置为单层或多个层。当第一绝缘层INS1设置为多个层时，第一绝缘层INS1可以设置为其中由无机层形成的具有不同折射率的第一层和第二层交替堆叠的分布式布拉格反射器结构。
第一堤部BNK1可以设置在第一绝缘层INS1上。
第一堤部BNK1可以在非发射区域NEMA中设置和/或形成在第一绝缘层INS1上。第一堤部BNK1可以围绕第一发射区域EMA1，并且可以在相邻的子像素之间形成，以配置分隔子像素中的每个的发射区域的像素限定层。在向第一发射区域EMA1提供(或输入)发光元件LD的步骤中，第一堤部BNK1可以配置坝结构，该坝结构防止其中混合有发光元件LD的溶液(或油墨)流到相邻子像素的发射区域(例如，第二发射区域EMA2和/或第三发射区域EMA3)，或者控制要提供给每个发射区域的溶液的合适量。
第一堤部BNK1可以配置成包括至少一种光阻挡材料和/或反射材料(或散射材料)，以防止其中光(或光线)在相邻子像素之间泄漏的光泄漏缺陷。根据一个或多个实施方式，第一堤部BNK1可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但不限于此。根据一个或多个实施方式，反射材料层可以单独第设置和/或形成在第一堤部BNK1上，以进一步提高从每个子像素发射的光的效率。
发光元件LD可以被提供给由第一堤部BNK1围绕(或限定)的第一发射区域EMA1。例如，发光元件LD可以通过喷墨印刷方法等提供(或输入)到第一发射区域EMA1，并且通过由施加到第一对准电极ALE1(或在被分成第一对准电极ALE1之前的第一对准线)、第二对准电极ALE2(或第二对准线)以及第三对准电极ALE3(或第三对准线)中的每个的合适信号(例如，预定信号或对准信号)而形成的电场，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间的区域(或第一对准区域ALA1)的第一绝缘层INS1的表面以及第一对准电极ALE1和第三对准电极ALE3之间的区域(或第二对准区域ALA2)的第一绝缘层INS1的表面中的每个上对准。例如，提供给第一发射区域EMA1的发光元件LD可以布置成使得第一端EP1面对第一对准电极ALE1(例如，与之相对)，并且第二端EP2面对第二对准电极ALE2和第三对准电极ALE3(例如，与之相对)。
发光元件LD可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。
第一发光元件LD1可以布置在第一对准电极ALE1的一侧和与第一对准电极ALE1的一侧相邻的第二对准电极ALE2之间。第一发光元件LD1可以包括面对第一对准电极ALE1的一侧(例如，与之相对)的第一端EP1和面对第二对准电极ALE2(例如，与之相对)的第二端EP2。
第二发光元件LD2可以布置在第一对准电极ALE1的下部区域的另一侧和与第一对准电极ALE1的另一侧相邻的第三对准电极ALE3的下部区域之间。第二发光元件LD2可以包括面对第一对准电极ALE1的下部区域的另一侧(例如，与之相对)的第一端EP1和面对第三对准电极ALE3的下部区域(例如，与之相对)的第二端EP2。
第三发光元件LD3可以布置在第一对准电极ALE1的上部区域的另一侧和与第一对准电极ALE1的另一侧相邻的第三对准电极ALE3的上部区域之间。第三发光元件LD3可以包括面对第一对准电极ALE1的上部区域的另一侧(例如，与之相对)的第一端EP1和面对第三对准电极ALE3的上部区域(例如，与之相对)的第二端EP2。
在第一发射区域EMA1中，第二绝缘层INS2(或绝缘图案)可以设置在第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个上。第二绝缘层INS2可以位于第一发光元件LD1、第二发光元件LD2和第三发光元件LD3上，并且可以部分地覆盖第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的外表面(例如，外周边表面或外周表面)，以将第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的第一端EP1和第二端EP2暴露于外部。
第二绝缘层INS2可以包括包含无机材料的无机绝缘层或有机绝缘层。例如，第二绝缘层INS2可以包括适于保护第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的有源层12免受外部氧气、湿气等的影响的无机绝缘层。然而，本公开不限于此，并且根据第一发光元件LD1、第二发光元件LD2和第三发光元件LD3所应用的显示装置的设计条件，第二绝缘层INS2可以由包括有机材料的有机绝缘层配置。第二绝缘层INS2可以配置为单层或多个层。
通过在完成第一发射区域EMA1中的对准的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3上形成第二绝缘层INS2，可以防止第一发光元件LD1、第二发光元件LD2和第三发光元件LD3与对准位置分离。
第一像素电极PE1(或第一电极)、第二像素电极PE2(或第二电极)和中间电极CTE中的不同电极可以形成在第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的未被第二绝缘层INS2覆盖的两端(例如，第一端EP1和第二端EP2)上。例如，第一像素电极PE1可以形成在第一发光元件LD1的第一端EP1上，第一中间电极CTE1的第一直线部分CTE1a可以形成在第一发光元件LD1的第二端EP2上，第一中间电极CTE1的第二直线部分CTE1b可以形成在第二发光元件LD2的第一端EP1上，第二中间电极CTE2的第一部分CTE2a可以形成在第二发光元件LD2的第二端EP2上，第二中间电极CTE2的第二部分CTE2b可以形成在第三发光元件LD3的第一端EP1上，并且第二像素电极PE2可以形成在第三发光元件LD3的第二端EP2上。
第一像素电极PE1(或第一电极)可以设置在第一对准电极ALE1上以与第一对准电极ALE1的一侧重叠，并且第二像素电极PE2(或第二电极)可以设置在第三对准电极ALE3上以与第三对准电极ALE3的上部区域重叠。
第一中间电极CTE1的第一直线部分CTE1a可以设置在第二对准电极ALE2上以与第二对准电极ALE2的一部分重叠，并且第一中间电极CTE1的第二直线部分CTE1b可以设置在第一对准电极ALE1上以与第一对准电极ALE1的下部区域的另一侧重叠。
第二中间电极CTE2的第一部分CTE2a可以设置在第三对准电极ALE3上以与第三对准电极ALE3的下部区域重叠，并且第二中间电极CTE2的第二部分CTE2a可以设置在第一对准电极ALE1上以与第一对准电极ALE1的上部区域的另一侧重叠。
第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和/或第二像素电极PE2可以形成在彼此相同或不同的层中。例如，根据一个或多个实施方式，第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2的相互位置和/或形成顺序可以进行各种改变。
在图9的实施方式中，第一像素电极PE1和第二中间电极CTE2可以首先形成在第二绝缘层INS2上。第一像素电极PE1可以直接接触第一发光元件LD1的第一端EP1。第二中间电极CTE2可以直接接触第二发光元件LD2的第二端EP2以及第三发光元件LD3的第一端EP1，以连接在第二发光元件LD2和第三发光元件LD3之间，但不限于此。此后，第三绝缘层INS3可以形成在第一发射区域EMA1中，以覆盖第一像素电极PE1和第二中间电极CTE2。第一像素电极PE1和第二中间电极CTE2可以同步(例如，同时)或依次形成。
第三绝缘层INS3可以位于第一像素电极PE1和第二中间电极CTE2上，并且可以覆盖第一像素电极PE1和第二中间电极CTE2(例如，防止第一像素电极PE1和第二中间电极CTE2暴露于外部)，以防止第一像素电极PE1和第二中间电极CTE2的腐蚀等。第三绝缘层INS3可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。例如，第三绝缘层INS3可以包括氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种，或者诸如氧化铝(AlOx)的金属氧化物中的至少一种，但不限于此。此外，第三绝缘层INS3可以形成为单层或多个层。
第一中间电极CTE1和第二像素电极PE2可以形成在第三绝缘层INS3上。第二像素电极PE2可以直接接触第三发光元件LD3的第二端EP2。第一中间电极CTE1可以直接接触第一发光元件LD1的第二端EP2以及第二发光元件LD2的第一端EP1，以连接在第一发光元件LD1以及第二发光元件LD2之间，但不限于此。第二像素电极PE2和第一中间电极CTE1可以同步(例如，同时)或依次形成。
在图10的一个或多个实施方式中，第二像素电极PE2和第一中间电极CTE1可以首先形成在第二绝缘层INS2上。第二像素电极PE2和第一中间电极CTE1可以同步(例如，同时)或依次形成。此后，可以形成第三绝缘层INS3以覆盖第二像素电极PE2和第一中间电极CTE1，并且可以在其中形成有第三绝缘层INS3的第一发射区域EMA1中形成第一像素电极PE1和第二中间电极CTE2。
如在图9和图10的实施方式中，当设置在每个发光元件LD的第一端EP1和第二端EP2上的电极设置在不同的层中时，电极可以被稳定地分隔开，并且因此可以防止电极之间的短路缺陷。
在图11的实施方式中，第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2设置在显示元件层DPL的相同的层处，并且可以同步(例如，同时)或依次形成。在这种情况下，可以省略第三绝缘层INS3。在图11的实施方式中，当设置在每个发光元件LD的第一端EP1和第二端EP2上的电极同步(例如，同时)形成在相同的层中时，可以简化每个子像素SPXL的制造工艺，并且可以提高工艺效率。
第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，第三方向DR3)上无损耗地前进。例如，第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料中的至少一种，并且可以配置成是基本上透明或半透明的以满足所需的透光率(例如，预定的透光率或透射率)。然而，第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2的材料不限于上述实施方式。根据一个或多个实施方式，第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2可以由各种不透明导电材料(或物质)形成。第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2可以形成为单层或多个层。
根据一个或多个实施方式，至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)还可以设置在第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2上。
根据一个或多个实施方式，光学层可以选择性地设置在每个子像素SPXL的显示元件层DPL上。例如，光学层还可以包括包含颜色转换颗粒的颜色转换层，该颜色转换颗粒将从发光元件LD发射的光转换为特定颜色的光。
在下文中，参考图14至图16描述其中颜色转换层设置在显示元件层DPL上的实施方式。
图14至图16示出了根据一个或多个实施方式的显示装置，并且是与图8的线III-III’对应的示意性剖视图。
图15和图16的实施方式示出了与颜色转换层CCL的位置有关的图14的修改示例。例如，图15公开了其中颜色转换层CCL通过连续工艺位于显示元件层DPL上的实施方式，以及图16公开了其中包括颜色转换层CCL的上部衬底U_SUB通过使用中间层CTL的粘附工艺位于显示元件层DPL上的实施方式。
关于图14至图16的实施方式，主要描述与上述实施方式不同的点，以避免重复描述。
参考图1至图16，第一子像素SPXL1还可以包括位于第一发射区域EMA1中的颜色转换层CCL和位于非发射区域NEMA中的第二堤部BNK2。
第二堤部BNK2可以在第一子像素SPXL1的非发射区域NEMA中设置和/或形成在第一堤部BNK1上。第二堤部BNK2可以是围绕第一发射区域EMA1的结构，并且最终通过限定颜色转换层CCL将被提供到的位置来限定第一发射区域EMA1。例如，第二堤部BNK2可以是通过限定颜色转换层CCL被提供(或输入)到第一子像素SPXL1的位置来最终设定第一发射区域EMA1的结构。
第二堤部BNK2可以包括光阻挡材料。例如，第二堤部BNK2可以是黑矩阵。根据一个或多个实施方式，第二堤部BNK2可以配置成包括至少一种光阻挡材料和/或反射材料，以允许从颜色转换层CCL发射的光进一步在图像显示方向(或第三方向DR3)上前进，从而提高颜色转换层CCL的光输出效率。
颜色转换层CCL可以在被第二堤部BNK2围绕的第一发射区域EMA1中形成在第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2上。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。例如，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒QD。
当第一子像素SPXL1是红色像素(或红色子像素)时，颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如红色的光。
当第一子像素SPXL1是绿色像素(或绿色子像素)时，颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如绿色的光。
当第一子像素SPXL1是蓝色像素(或蓝色子像素)时，颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，其将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如蓝色的光。根据一个或多个实施方式，当第一子像素SPXL1是蓝色像素(或蓝色子像素)时，可以设置包括光散射颗粒SCT的光散射层来代替包括颜色转换颗粒QD的颜色转换层CCL。例如，当发光元件LD发射基于蓝色的光时，第一子像素SPXL1可以包括包含光散射颗粒SCT的光散射层。根据一个或多个实施方式，可以省略上述光散射层。根据一个或多个实施方式，当第一子像素SPXL1是蓝色像素(或蓝色子像素)时，可以设置透明聚合物来代替颜色转换层CCL。
第四绝缘层INS4可以位于颜色转换层CCL和第二堤部BNK2上。
第四绝缘层INS4可以整体(或完全)设置在其中第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3中的每个所定位的显示区域DA(或像素区域PXA)中，以覆盖第二堤部BNK2和颜色转换层CCL。第四绝缘层INS4可以直接设置在第二堤部BNK2和颜色转换层CCL上。第四绝缘层INS4可以是包括无机材料的无机绝缘层。第四绝缘层INS4可以包括氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种，或者可以包括诸如氧化铝(AlOx)的金属氧化物中的至少一种。第四绝缘层INS4可以完全覆盖第二堤部BNK2和颜色转换层CCL，以防止水、湿气等从外部流入显示元件层DPL中。
第四绝缘层INS4可以具有平坦表面，该平坦表面减轻了由设置在其下方的组件产生的台阶差。例如，第四绝缘层INS4可以包括包含有机材料的有机绝缘层。第四绝缘层INS4可以是公共地提供给显示区域DA的公共层，但不限于此。
滤色器层CFL可以设置和/或形成在第四绝缘层INS4上。
在图14的实施方式中，滤色器层CFL可以包括与相邻子像素的每种颜色对应的滤色器CF。例如，滤色器层CFL可以包括设置在第一子像素SPXL1的颜色转换层CCL上的第一滤色器CF1、设置于在第一方向DR1上与第一子像素SPXL1相邻的一个子像素的颜色转换层CCL上的第二滤色器CF2、以及设置于在第一方向DR1上与第一子像素SPXL1相邻的另一子像素的颜色转换层CCL上的第三滤色器CF3。在一个或多个实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置成在非发射区域NEMA中彼此重叠，以阻挡相邻子像素之间的光干涉。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个可以包括滤色器材料，该滤色器材料选择性地透射由颜色转换层CCL转换的特定颜色的光。例如，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，并且第三滤色器CF3可以是蓝色滤色器。上述滤色器CF可以设置在第四绝缘层INS4的一个表面上，以对应于颜色转换层CCL。
在图15的实施方式中，滤色器层CFL可以包括第一滤色器CF1和光阻挡图案LBP。第一滤色器CF1可以位于相邻子像素中的每个的发射区域中，并且可以在相应子像素的颜色转换层CCL上设置和/或形成在第四绝缘层INS4上。光阻挡图案LBP可以位于非发射区域NEMA中，并且可以在相应子像素(例如，第一子像素SPXL1)的第二堤部BNK2上设置和/或形成在第四绝缘层INS4上。光阻挡图案LBP可以位于第四绝缘层INS4的一个表面上，以与第一滤色器CF1相邻。光阻挡图案LBP可以与第一堤部BNK1和第二堤部BNK2重叠。光阻挡图案LBP可以包括光阻挡材料，该光阻挡材料防止光在相邻像素PXL之间泄漏的光泄漏缺陷。例如，光阻挡图案LBP可以包括黑矩阵。光阻挡图案LBP可以防止从相邻像素PXL中的每个发射的光的颜色混合。
封装层ENC可以设置和/或形成在滤色器层CFL上。
封装层ENC可以包括第五绝缘层INS5。第五绝缘层INS5可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。第五绝缘层INS5可以完全覆盖位于其下方的配置，并且可以阻挡水、湿气等从外部流入滤色器层CFL和显示元件层DPL中。
在根据上述实施方式的显示装置(“每个子像素SPXL”或“每个像素PXL”)中，颜色转换层CCL和滤色器层CFL可以设置在发光元件LD上。因此，可以通过颜色转换层CCL和滤色器层CFL发射具有优异颜色再现性的光，并且因此可以提高光输出效率。
在一个或多个实施方式中，第五绝缘层INS5可以形成为多个层。例如，第五绝缘层INS5可以包括至少两个无机绝缘层和插置在该至少两个无机绝缘层之间的至少一个有机绝缘层。然而，第五绝缘层INS5的配置材料和/或结构可以进行各种改变。此外，根据一个或多个实施方式，至少一个外涂层、填充层、上部衬底等还可以设置在第五绝缘层INS5上。
在上述实施方式中，颜色转换层CCL直接形成在第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2上，但不限于此。根据一个或多个实施方式，如图16中所示，颜色转换层CCL可以形成在单独的衬底(例如，上部衬底U_SUB)中，并且可以通过中间层CTL与包括第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2的显示元件层DPL结合。
中间层CTL可以是例如光学透明粘合剂的透明粘合层(粘性层)，用于增强显示元件层DPL和上部衬底U_SUB之间的粘合力，但不限于此。根据一个或多个实施方式，中间层CTL可以是折射率转换层，用于通过转换从发光元件LD发射并前进到上部衬底U_SUB的光的折射率来改善像素PXL的发射亮度。根据一个或多个实施方式，中间层CTL可以包括由具有绝缘特性和粘合特性的绝缘材料形成的填充物。
上部衬底U_SUB可以配置显示装置的封装衬底和/或窗构件。上部衬底U_SUB可以包括基础层BSL(或基础衬底)、颜色转换层CCL、滤色器CF、光阻挡图案LBP1和LBP2、以及第一封盖层CPL1和第二封盖层CPL2。
基础层BSL可以是刚性衬底或柔性衬底，并且其材料或性质没有特别限制。基础层BSL可以由与衬底SUB相同的材料形成，或者可以由与衬底SUB的材料不同的材料形成。
在图16中，颜色转换层CCL和滤色器CF可以在基础层BSL的一个表面上设置成面对显示元件层DPL(例如，与之相对)。滤色器CF可以在基础层BSL的一个表面上设置成与颜色转换层CCL对应。
第一封盖层CPL1可以设置和/或形成在滤色器CF和颜色转换层CCL之间。
第一封盖层CPL1可以设置在滤色器CF上以覆盖滤色器CF，从而保护滤色器CF。第一封盖层CPL1可以是包括无机材料的无机层或包括有机材料的有机层。
光阻挡图案LBP1和LBP2可以定位成与颜色转换层CCL和滤色器CF相邻。光阻挡图案LBP1和LBP2可以在基础层BSL的一个表面上设置成与第一子像素SPXL1的非发射区域NEMA对应。光阻挡图案LBP1和LBP2可以包括第一光阻挡图案LBP1和第二光阻挡图案LBP2。
第一光阻挡图案LBP1可以定位在基础层BSL的一个表面上，并且可以定位成与滤色器CF相邻。
第一封盖层CPL1可以设置和/或形成在第一光阻挡图案LBP1上。
第二光阻挡图案LBP2可以在第一封盖层CPL1的一个表面上设置和/或形成为与第一光阻挡图案LBP1对应。第二光阻挡图案LBP2可以是黑矩阵。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在一个或多个实施方式中，第二光阻挡图案LBP2可以是最终限定第一子像素SPXL1的第一发射区域EMA1的结构。第二光阻挡图案LBP2可以是最终限定在提供颜色转换层CCL的步骤中将向其提供颜色转换层CCL的第一发射区域EMA1的坝结构。
第二封盖层CPL2可以完全设置和/或形成在颜色转换层CCL和第二光阻挡图案LBP2上。
第二封盖层CPL2可以包括氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种，或者包括诸如氧化铝(AlOx)的金属氧化物中的至少一种，但不限于此。根据一个或多个实施方式，第二封盖层CPL2可以由包括有机材料的有机层形成。第二封盖层CPL2可以设置在颜色转换层CCL上，以保护颜色转换层CCL免受外部水、湿气等的影响，从而进一步提高颜色转换层CCL的可靠性。
上述上部衬底U_SUB可以使用中间层CTL与显示元件层DPL结合。辅助绝缘层AUINS可以位于上部衬底U_SUB和显示元件层DPL之间。辅助绝缘层AUINS可以在第一发射区域EMA1中位于第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2上，以覆盖第一像素电极PE1、第一中间电极CTE1、第二中间电极CTE2和第二像素电极PE2。辅助绝缘层AUINS可以在位于第一发射区域EMA1周围的非发射区域NEMA中位于第一堤部BNK1上，以覆盖第一堤部BNK1。
上述辅助绝缘层AUINS可以包括与第一封盖层CPL1和第二封盖层CPL2相同的材料，或者可以包括选自示例为第一封盖层CPL1和第二封盖层CPL2的配置材料的材料中的一种或多种材料。
尽管已经参考上述实施方式描述了本公开，但是本领域中的技术人员或具有本领域中公知常识的技术人员将理解，在不背离权利要求书中描述的本公开的特征和技术领域的情况下，可以对本公开进行各种修改和改变。
因此，本公开的技术范围不应限于说明书的详细描述中描述的内容，而应由权利要求书限定。

Claims (20)

1.一种像素，包括：
发射区域和非发射区域；
第一像素电极、第一中间电极、第二中间电极和第二像素电极，彼此间隔开；
第一发光元件，所述第一发光元件中的每个包括电连接到所述第一像素电极的第一端和电连接到所述第一中间电极的第二端；
第二发光元件，所述第二发光元件中的每个包括电连接到所述第一中间电极的第一端和电连接到所述第二中间电极的第二端；以及
第三发光元件，所述第三发光元件中的每个包括电连接到所述第二中间电极的第一端和电连接到所述第二像素电极的第二端，
其中，所述第二中间电极包括与所述第一中间电极相对的第一部分、位于所述第一像素电极和所述第二像素电极之间的第二部分、以及位于所述第一部分和所述第二部分之间的对角线部分，以及
其中，所述第一部分和所述第二部分位于彼此不同的列中，并且具有在延伸方向上具有均匀宽度的棒形状，其中，所述对角线部分具有与所述第一部分和所述第二部分中的每个的形状不同的形状。
2.根据权利要求1所述的像素，其中，所述对角线部分连接所述第一部分和所述第二部分，并且在与所述第一部分和所述第二部分中的每个的所述延伸方向不同的方向上延伸。
3.根据权利要求2所述的像素，其中，所述对角线部分在所述第一部分和所述第二部分中的每个的所述延伸方向上具有至少两个不同的宽度。
4.根据权利要求2所述的像素，其中，所述第一中间电极的至少一部分围绕所述第一像素电极的至少一侧，并且在所述第一像素电极与所述第二中间电极的所述第一部分之间。
5.根据权利要求4所述的像素，其中，所述第一中间电极包括与所述第一像素电极相对的第一直线部分、位于所述第一像素电极与所述第二中间电极的所述第一部分之间的第二直线部分、以及连接所述第一直线部分和所述第二直线部分的连接部分，以及
其中，所述第一直线部分和所述第二直线部分在所述发射区域中，并且所述连接部分在所述非发射区域中。
6.根据权利要求5所述的像素，其中，所述第一发光元件形成第一串联级，在所述第一串联级中，所述第一发光元件并联连接在所述第一像素电极和所述第一中间电极之间，
其中，所述第二发光元件形成第二串联级，在所述第二串联级中，所述第二发光元件并联连接在所述第一中间电极与所述第二中间电极的所述第一部分之间，以及
其中，所述第三发光元件形成第三串联级，在所述第三串联级中，所述第三发光元件并联连接在所述第二中间电极的所述第二部分与所述第二像素电极之间。
7.根据权利要求6所述的像素，其中，所述第二发光元件和所述第三发光元件在平面图中定位成与相同的列对应。
8.根据权利要求6所述的像素，其中，所述第一发光元件、所述第二发光元件和所述第三发光元件中的每个的所述第一端包括P型半导体层，并且所述第一发光元件、所述第二发光元件和所述第三发光元件中的每个的所述第二端包括N型半导体层。
9.根据权利要求8所述的像素，其中，所述第一发光元件中的一些第一发光元件与所述第三发光元件相邻，并且所述第一发光元件中的其余第一发光元件与所述第二发光元件相邻，
其中，所述第一发光元件中的所述一些第一发光元件的所述第一端与所述第三发光元件的所述第一端相对，以及
其中，所述第一发光元件中的所述其余第一发光元件的所述第一端与所述第二发光元件的所述第一端相对。
10.根据权利要求9所述的像素，其中，在平面图中，所述第一发光元件中的每个的所述第一端、所述第二发光元件中的每个的所述第一端和所述第三发光元件中的每个的所述第一端与所述发射区域的中心相邻。
11.根据权利要求8所述的像素，其中，所述第一像素电极、所述第一中间电极、所述第二中间电极和所述第二像素电极通过相同的工艺形成并且位于相同的层处。
12.根据权利要求8所述的像素，其中，所述第一像素电极和所述第二像素电极通过不同的工艺形成并且位于不同的层处，以及
其中，所述第一中间电极和所述第二中间电极通过不同的工艺形成并且位于不同的层处。
13.根据权利要求12所述的像素，其中，所述第一像素电极和所述第二中间电极设置在相同的层中，并且所述第一中间电极和所述第二像素电极设置在相同的层中。
14.根据权利要求8所述的像素，还包括：
第一对准电极，在所述第一像素电极、所述第一中间电极的所述第二直线部分以及所述第二中间电极的所述第二部分中的每个下方，并且电连接到所述第一像素电极；
第二对准电极，在所述第一中间电极的所述第一直线部分下方并且与所述第一中间电极重叠；以及
第三对准电极，在所述第二中间电极的所述第一部分以及所述第二像素电极中的每个下方，并且电连接到所述第二像素电极。
15.根据权利要求14所述的像素，其中，在所述第一发光元件、所述第二发光元件和所述第三发光元件位于所述发射区域中之前，将第一对准信号施加到所述第一对准电极，并且将第二对准信号施加到所述第二对准电极和所述第三对准电极，
其中，所述第一对准信号和所述第二对准信号彼此不同，以及
其中，所述第一对准信号是AC信号，并且所述第二对准信号是接地电压。
16.根据权利要求15所述的像素，还包括：
堤部，在所述非发射区域中并且包括与所述发射区域对应的第一开口和与所述第一开口间隔开的第二开口；以及
绝缘层，在所述第一对准电极、所述第二对准电极和所述第三对准电极上，并且包括暴露所述第一对准电极的一部分的第一接触部分和暴露所述第三对准电极的一部分的第二接触部分。
17.根据权利要求16所述的像素，其中，所述第一接触部分和所述第二接触部分在所述第二开口中。
18.根据权利要求16所述的像素，还包括：
衬底；
存储电容器，在所述衬底上，并且电连接到所述第一发光元件中的每个的所述第一端；
至少一个晶体管，在所述衬底上，并且电连接到所述存储电容器；
第一电力线，在所述衬底上，电连接到所述晶体管，并且配置成接收第一驱动电力的电压；
第二电力线，在所述衬底上，电连接到所述第三发光元件中的每个的所述第二端，并且配置成接收第二驱动电力的电压；以及
钝化层，在所述晶体管、所述第一电力线和所述第二电力线上，并且暴露所述存储电容器的一部分、所述第一电力线的一部分和所述第二电力线的一部分中的每个。
19.根据权利要求16所述的像素，还包括：
颜色转换层，在所述发射区域中在所述第一像素电极和所述第二像素电极以及所述第一中间电极和所述第二中间电极上，并且配置成将从所述第一发光元件至所述第三发光元件中的每个发射的第一颜色的光转换为第二颜色的光；以及
滤色器，在所述颜色转换层上，并且配置成选择性地透射所述第二颜色的光。
20.一种显示装置，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，在所述显示区域中，所述多个像素中的每个包括发射区域和非发射区域，
其中，所述多个像素中的每个包括：
第一像素电极和第二像素电极，彼此间隔开；
第一中间电极，与所述第一像素电极和所述第二像素电极间隔开并且围绕所述第一像素电极的至少一侧；
第二中间电极，与所述第一像素电极、所述第二像素电极和所述第一中间电极间隔开，并且包括与所述第一中间电极相对的第一部分、位于所述第一像素电极和所述第二像素电极之间的第二部分、以及位于所述第一部分和所述第二部分之间的连接部分；
第一发光元件，所述第一发光元件中的每个包括电连接到所述第一像素电极的第一端和电连接到所述第一中间电极的第二端；
第二发光元件，所述第二发光元件中的每个包括电连接到所述第一中间电极的第一端和电连接到所述第二中间电极的第二端；
第三发光元件，所述第三发光元件中的每个包括电连接到所述第二中间电极的第一端和电连接到所述第二像素电极的第二端；
第一对准电极，在所述第一像素电极、所述第一中间电极的一个区域以及所述第二中间电极的所述第二部分下方，并且与所述第一像素电极、所述第一中间电极的所述一个区域以及所述第二中间电极的所述第二部分中的每个重叠；
第二对准电极，在所述第一中间电极的另一区域下方，并且与所述第一中间电极的所述另一区域重叠；以及
第三对准电极，在所述第二中间电极的所述第一部分以及所述第二像素电极下方，并且与所述第二中间电极的所述第一部分以及所述第二像素电极重叠，
其中，所述第一部分和所述第二部分位于不同的列中并且具有在延伸方向上具有均匀宽度的棒形状，并且其中，所述连接部分具有与所述第一部分和所述第二部分中的每个的形状不同的形状。
CN202310185241.7A 2022-02-21 2023-02-21 像素和包括该像素的显示装置 Pending CN116632025A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0022306 2022-02-21
KR1020220022306A KR20230126247A (ko) 2022-02-21 2022-02-21 화소 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
CN116632025A true CN116632025A (zh) 2023-08-22

Family

ID=85321281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310185241.7A Pending CN116632025A (zh) 2022-02-21 2023-02-21 像素和包括该像素的显示装置

Country Status (4)

Country Link
US (1) US20230282796A1 (zh)
EP (1) EP4231349A1 (zh)
KR (1) KR20230126247A (zh)
CN (1) CN116632025A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102695054B1 (ko) * 2019-01-07 2024-08-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4231349A1 (en) 2023-08-23
US20230282796A1 (en) 2023-09-07
KR20230126247A (ko) 2023-08-30

Similar Documents

Publication Publication Date Title
US20230005898A1 (en) Pixel and display device including the same
EP4075502A1 (en) Pixel and display device including the same
EP4135031A1 (en) Display device and method of fabricating the same
EP4102562A1 (en) Display device and method of fabricating the same
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
US20220199677A1 (en) Display device
CN115707288A (zh) 显示设备
CN116547806A (zh) 显示装置及其制造方法
EP4231349A1 (en) Pixel and display device including the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20230290921A1 (en) Pixel and display device including the same
US11961844B2 (en) Pixel and display device including the same
US20230327065A1 (en) Pixel and display device having the same
CN220569702U (zh) 像素和显示装置
US20230275099A1 (en) Display device
US20230028194A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
CN115347012A (zh) 显示装置和制造显示装置的方法
KR20240038210A (ko) 표시 장치
CN114388551A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication