CN116547806A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN116547806A
CN116547806A CN202180072065.5A CN202180072065A CN116547806A CN 116547806 A CN116547806 A CN 116547806A CN 202180072065 A CN202180072065 A CN 202180072065A CN 116547806 A CN116547806 A CN 116547806A
Authority
CN
China
Prior art keywords
electrode
layer
region
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180072065.5A
Other languages
English (en)
Inventor
金德星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116547806A publication Critical patent/CN116547806A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置可以包括：衬底，包括各自包括第一区域和第二区域的多个像素区域；以及像素，设置在像素区域中的每个中。像素可以包括具有发射第一颜色的光的多个发光元件的显示元件部分。显示元件部分可以包括：滤色器，定位在衬底的第一表面上并且对应于第二区域；第一电极和第二电极，设置在滤色器上并且在第一方向上彼此间隔开；所述发光元件，设置在第一电极和第二电极之间；第一接触电极和第二接触电极，第一接触电极设置在第一电极上，第二接触电极设置在第二电极上；以及颜色转换层，设置在第一接触电极和第二接触电极上并且包括颜色转换颗粒。

Description

显示装置及其制造方法
技术领域
本公开涉及显示装置和制造该显示装置的方法。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息媒介的需求的增加，对显示装置的需求和商业化正在增加。
发明内容
技术问题
本公开提供了一种通过最小化或减少死区(dead space)并减少掩模的数量经由简单的制造工艺形成的显示装置、以及一种制造该显示装置的方法。
技术方案
本公开的实施方式可以提供显示装置，其包括：衬底，包括多个像素区域，多个像素区域中的每个包括第一区域和第二区域；以及像素，设置在多个像素区域中的每个中。像素可以包括显示元件部分(或显示元件层)，其包括发射第一颜色的光的多个发光元件。这里，显示元件部分可以包括：滤色器，位于衬底的第一表面上并且对应于第二区域；第一电极和第二电极，设置在滤色器上，并且在第一方向上彼此间隔开；多个发光元件，布置在第一电极和第二电极之间；第一接触电极和第二接触电极，第一接触电极设置在第一电极上，第二接触电极设置在第二电极上；以及颜色转换层，设置在第一接触电极和第二接触电极上，并且包括将第一颜色的光转换成第二颜色的光并且发射光的颜色转换颗粒。
在实施方式中，第二区域可以包括从其发射第二颜色的光的发光区域，并且当在剖面中观察时，滤色器和颜色转换层可以在第二区域中彼此重叠，且发光元件在滤色器和颜色转换层之间。
在实施方式中，像素还可以包括：至少一个晶体管，设置在第一表面上以对应于第一区域；至少一个信号线，电连接到晶体管；以及第一绝缘层，设置在晶体管和信号线上。
在实施方式中，显示装置还可以包括：第一桥接图案和第二桥接图案，设置在第一绝缘层上以与第一区域对应；以及第二绝缘层，设置在第一桥接图案和第二桥接图案上，并且暴露第一桥接图案的一部分、第一电极的一部分和第二电极的一部分，其中，第二桥接图案可以电连接到选自第一电极和第二电极中的一个。
在实施方式中，显示装置还可以包括：光阻挡层，位于第一桥接图案和第二桥接图案上，并且包括与发光区域对应的开口，其中，颜色转换层可以设置在开口中。
在实施方式中，显示装置还可以包括：第一导电图案，在第一区域中位于第一桥接图案上，并且与第一桥接图案电连接；以及第二导电图案，在第二区域中位于颜色转换层上，其中，第一导电图案和第二导电图案可以包括相同的材料。
在实施方式中，第一导电图案和第二导电图案可以包括具有设定的反射率的导电材料。
在实施方式中，第二导电图案可以是将从颜色转换层发射的第二颜色的光朝向衬底的与第一表面相对的第二表面引导的引导构件。
在实施方式中，显示装置还可以包括：平坦化层，设置在第一导电图案和第二导电图案上并且暴露第一导电图案的一个区域；以及焊盘电极，设置在平坦化层上，其中，焊盘电极可以电连接到第一导电图案的由平坦化层暴露的一个区域。
在实施方式中，显示装置还可以包括：保护膜，位于焊盘电极上并且包括暴露焊盘电极的一个区域的至少一个通孔；以及连接构件，位于通孔中，并且电连接到焊盘电极。
在实施方式中，显示装置还可以包括驱动器，其设置在保护膜上，并且通过连接构件电连接到焊盘电极。驱动器可以在衬底的第一表面上位于像素之上。
在实施方式中，显示装置还可以包括在第一区域中定位成与发光区域相邻的堤部，其中，光阻挡层可以位于堤部上。
在实施方式中，显示装置还可以包括堤部图案，其设置在第一接触电极和第二绝缘层之间以及第二接触电极和第二绝缘层之间，以与第二区域对应。
在实施方式中，显示装置还可以包括偏振膜，其设置在衬底的与第一表面相对的第二表面上。
根据以上描述的实施方式的显示装置可以通过包括在衬底上提供包括具有第一区域和第二区域的至少一个像素区域的像素的步骤来制造。
在实施方式中，像素可以通过以下方法来形成，所述方法包括：在衬底的第一表面上形成至少一个晶体管和电连接到晶体管的至少一个信号线；在晶体管和信号线上形成第一绝缘层；在第一绝缘层上形成滤色器以与第二区域对应；在包括滤色器的第一绝缘层上形成包括多个接触孔的第二绝缘层；在第二绝缘层上形成第一桥接图案和第二桥接图案；在包括第一桥接图案和第二桥接图案的第二绝缘层上形成第一电极和第二电极，以与第二区域对应；将发射第一颜色的光的发光元件对准在第一电极和第二电极之间；在发光元件上形成第一接触电极和第二接触电极；形成设置在第一区域中并且包括暴露第一接触电极和第二接触电极的开口的光阻挡层；以及在开口中形成颜色转换层。
有益效果
依据于根据本公开的实施方式的显示装置及其制造方法，形成用于在衬底的第一表面(或上表面)上显示图像的像素，在像素上形成焊盘电极，在焊盘电极上布置与焊盘电极电连接的驱动器，并且由此，像素和驱动器可以顺序地设置在衬底的相同的第一表面(例如，上表面)上。因此，可以简化制造显示装置的工艺。
此外，根据本公开的一个实施方式，反射构件被布置在颜色转换层上，以在颜色转换层上将从衬底的第一表面(或上表面)的方向发射的光朝向与第一表面相对的第二表面(或下表面)的方向引导，并且因此，可以最小化或减少由于布置在颜色转换层上的配置元件而导致的光损耗。
根据本公开的实施方式的效果不受以上描述的内容的限制，并且各种附加效果包括在本说明书中。
附图说明
图1是根据本公开的实施方式的多屏幕显示装置的示意性立体图。
图2是沿着图1的线I-I'截取的剖视图。
图3是根据本公开的实施方式的显示装置的示意性立体图。
图4是沿着图3的线II-II'截取的剖视图。
图5是示意性地示出根据本公开的实施方式的显示面板的平面图。
图6是示意性地示出根据本公开的实施方式的发光元件的立体图。
图7是图6的发光元件的剖视图。
图8是示出根据实施方式的包括在图5中所示的一个像素中的配置元件之间的电连接关系的电路图。
图9是示意性地示出图5中所示的像素中的一个的平面图。
图10和图11是沿着图9的线III-III'截取的剖视图。
图12和图13是沿着图9的线IV-IV'截取的剖视图。
图14是图4的部分EA的示意性放大剖视图。
图15至图35是示出根据实施方式的制造显示装置的方法的示意性剖视图。
具体实施方式
由于本公开可以被不同地修改并且可以具有各种形式，因此将在附图中示出示例性实施方式并且在说明书中对其进行更详细的描述。然而，这并不旨在将本公开限制为特定的公开形式，并且应理解为包括本公开的构思和范围内所包括的所有变化、等同和替代。
在描述各个附图时，对类似的配置元件赋予类似的附图标记。在附图中，为了本公开的清楚示出，结构的尺寸相比于实际结构被放大更多。可以使用术语“第一”和“第二”来描述各种配置元件，并且配置元件不限于此。使用这些术语仅出于将一个配置元件和另一配置元件区分开的目的。例如，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。单数表述包括复数表述，除非上下文另有明确指示。
在本申请中，术语“包括”和“具有”旨在指定在说明书中描述的特征、数量、步骤、动作、配置元件、部件或其组合的存在，并且应理解，不排除一个或多个其它特征、数量、步骤、动作、配置元件、部件或其组合的存在或添加的可能性。此外，当诸如层、膜、区域或板的部分被描述为被放置在另一部分“上”时，这不仅包括所述部分“直接在”另一部分“上”的情况，而且包括另一部分在所述部分和另一部分之间的情况。此外，在本说明书中，当在另一部分上形成诸如层、膜、区域或板的部分时，所形成的方向不仅限于上方向，并且包括侧向方向或下方向。与此相反，当诸如层、膜、区域或板的部分被描述为被放置在另一部分“下方”时，这不仅包括所述部分“直接在”另一部分“下方”的情况，而且包括另一部分在所述部分和另一部分之间的情况。
在本申请中，当描述特定配置元件(例如，“第一配置元件”)“连接(可操作地或通信地)”或“联接”到另一配置元件(例如，“第二配置元件”)时，应理解，所述特定配置元件可以直接连接到另一配置元件，或者可以通过另一配置元件(例如，“第三配置元件”)连接。与此相反，当描述特定配置元件(例如，“第一配置元件”)“直接连接”或“直接联接”到另一配置元件(例如，“第二配置元件”)时，可以理解，在它们之间没有另一配置元件(例如，“第三配置元件”)。
在下文中，将参考附图更详细地描述本公开的实施方式和本领域技术人员容易理解本公开的内容所必需的其它问题。在下面的描述中，除非上下文清楚地仅包括单数表述，否则单数表达式也包括复数表述。
图1是根据本公开的实施方式的多屏幕显示装置TDD的示意性立体图，图2是沿着图1的线I-I'截取的剖视图，图3是根据本公开的实施方式的显示装置DD的示意性立体图，图4是沿着图3的线II-II'截取的剖视图，并且图5是示意性地示出根据本公开的实施方式的显示面板DPP的平面图。
参考图1至图5，根据本公开的实施方式的显示装置可以是包括多个显示装置DD的多屏幕显示装置TDD。如果显示装置DD中的每个是具有显示表面(其被应用于其至少一个表面)的电子装置，诸如智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、网络书计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、运动图像专家组(MPEG)音频层-3(MP3)播放器、医疗装置、相机和/或可穿戴装置，则可以向其应用本公开。
多屏幕显示装置TDD(也称为“拼接显示器”)包括在第一方向DR1和第二方向DR2上以矩阵形式布置的多个显示装置DD、以及壳体HS。多个显示装置DD可以显示单独的图像，或者可以划分并显示一个图像。多个显示装置DD可以包括相同类型、结构、尺寸和/或方法的显示面板，但不限于此。
多个显示装置DD可以以矩阵形式布置。矩阵形式可以包括至少一行或多行以及至少两列或更多列。
壳体HS可以物理地联接显示装置DD，使得多个显示装置DD可以形成一个多屏幕显示装置TDD。壳体HS可以布置在显示装置DD的多个表面中的一个表面(例如，上表面)上，以控制或固定多个显示装置DD的移动。显示装置DD中的每个可以通过紧固构件FL中的至少一个可拆卸地紧固到壳体HS。因此，显示装置DD容易地附接到壳体HS并容易地从壳体HS拆卸，并且因此，当显示装置DD中的一个失效时，可以容易地修复失效显示器。
多个显示装置DD中的每个可以设置成各种合适的形状，例如，具有彼此平行(例如，基本上平行)的两对边的矩形板形状，但是本公开不限于此。当显示装置DD中的每个设置成矩形板形状时，两对边中的一对边可以比另一对边长。在附图中，显示装置DD中的每个被示出为具有以直线形成的成角度的拐角部分，但是本公开不限于此。在一些实施方式中，设置成矩形板形状的显示装置DD中的每个也可以在一个长边与一个短边在其中接触的拐角处具有圆形形状。
在本公开的一个实施方式中，为了便于描述，示出了显示装置DD中的每个呈具有一对长边和一对短边的矩形形状，长边的延伸方向是第二方向DR2，短边的延伸方向是第一方向DR1，并且与长边的延伸方向和短边的延伸方向垂直的方向是第三方向DR3，但是本公开不限于此。第一方向DR1、第二方向DR2和第三方向DR3可以指示由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
在本公开的一个实施方式中，显示装置DD中的每个的至少一部分可以是柔性的，并且为柔性的部分可以被折叠。
显示装置DD中的每个可以包括用于显示图像的显示区域DD_DA和设置在显示区域DD_DA的至少一侧上的非显示区域DD_NDA。非显示区域DD_NDA是不在其中显示图像(或不设计成在其中显示图像)的区域。然而，本公开不限于此。在一些实施方式中，可以相关地设计显示区域DD_DA的形状和非显示区域DD_NDA的形状。
在一些实施方式中，显示装置DD中的每个可以包括感测区域和非感测区域。显示装置DD中的每个不仅可以通过感测区域显示图像，而且可以感测在显示表面(或输入表面)上做出的触摸输入，或者可以检测从前方入射的光。非感测区域可以围绕感测区域，但是这是示例，并不限于此。在一些实施方式中，显示区域DA的部分区域可以对应于感测区域。
在多屏幕显示装置TDD的屏幕上显示的图像可能由于位于显示装置DD之间的边界区域(例如，接缝区域)处的非显示区域DD_NDA而断开。例如，当非显示区域DD_NDA的宽度(或面积)相对大时，可能加重在显示装置DD之间的边界区域中的图像的断开。
在一个或多个实施方式中，当减小非显示区域DD_NDA的宽度(或面积)时，可以在不增大显示装置DD中的每个的尺寸的情况下增大显示区域DD_DA的尺寸。因此，可以提供更大的显示区域DD_DA。此外，在非显示区域DD_NDA减小的情况下，当通过使用多个显示装置DD来组成多屏幕显示装置TDD时，可以最小化对显示装置DD之间的边界的视觉识别，并且可以组成更自然的屏幕(例如，可以减小显示装置DD之间的边界的可见性)。
显示装置DD中的每个可以包括显示部分DPP和驱动器DRP。
显示部分DPP可以显示图像。显示部分DPP可以包括自发光显示面板，诸如使用有机发光二极管作为发光元件的有机发光显示(OLED)面板、使用超小发光二极管作为发光元件的纳米级LED显示面板、和/或使用量子点和有机发光二极管的量子点有机发光显示(QDOLED)面板。此外，显示部分DPP可以包括非发光型或非发光类的显示面板，诸如液晶显示(LCD)面板、电泳显示(EPD)面板和/或电润湿显示(EWD)面板。当非发光型或非发光类的显示面板用作显示部分DPP时，显示装置DD可以包括单独的光源，诸如向显示部分DPP提供光的背光单元。
显示部分DPP可以包括衬底SUB、像素PXL和保护膜PTF。
衬底SUB可以由具有近似矩形形状的一个区域组成。然而，组成衬底SUB的区域的数量可以改变，并且衬底SUB可以根据组成衬底SUB的区域而具有不同的形状。
衬底SUB可以由诸如玻璃或树脂的绝缘材料形成。此外，衬底SUB可以由柔性材料形成以被弯曲或折叠，并且可以具有单层结构或多层结构。例如，柔性材料可以包括选自聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。在本公开的一个实施方式中，衬底SUB可以由具有柔性的聚酰亚胺形成。然而，形成衬底SUB的材料不限于以上描述的实施方式。
衬底SUB可以包括显示区域DA和非显示区域NDA。显示区域DA是在其中形成像素PXL以显示图像的区域，并且非显示区域NDA是在其中不形成像素PXL以不显示图像的区域。
显示部分DPP的显示区域DA对应于相关的显示装置DD的显示区域DD_DA，并且显示部分DPP的非显示区域NDA可以对应于相关的显示装置DD的非显示区域DD_NDA。
像素PXL可以形成在衬底SUB的一个表面上。为了便于描述，在图5中仅示出了一个像素PXL，但是本公开不限于此。例如，在衬底SUB的显示区域DA中可以布置有多个像素PXL。
像素PXL可以形成在衬底SUB的显示区域DA中。像素PXL中的每个可以是用于显示图像的最小单元。像素PXL可以包括发射白光和/或有色光的发光元件。像素PXL中的每个可以发射红、绿和蓝中的任何一种，但不限于此，并且可以发射诸如青色、品红色和黄色的颜色。像素PXL中的每个可以包括发射光的至少一个发光元件。将在下面参考图6和图7进一步提供对发光元件的详细描述。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1交叉的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置形式不受特别限制，并且可以具有各种合适的配置。在附图中，像素PXL被示出为具有矩形形状，但是本公开不限于此，并且可以改变成各种合适的形状。此外，当设置多个像素PXL时，像素PXL可以具有不同的面积(或尺寸)。例如，当像素PXL发射不同颜色的光时，像素PXL针对每个颜色可以具有不同区域(或尺寸)。
电连接到像素PXL的布线部分可以布置在衬底SUB的非显示区域NDA中。布线部分可以电连接驱动器DRP和像素PXL。布线部分向像素PXL中的每个提供信号，并且可以包括连接到相应像素PXL的信号线，例如，连接到扫描线、数据线、发光控制线等的扇出线。此外，布线部分包括连接到相应像素PXL的信号线，例如，连接到控制线、感测线等的扇出线，以实时补偿像素PXL中的每个的电特性的变化。
保护膜PTF可以形成在像素PXL上。保护膜PTF可以包括与衬底SUB相同(例如，基本上相同)的材料，或者可以包括选自被例示为衬底SUB的配置材料的材料中的一种或多种材料。保护膜PTF可以包括一个或多个通孔THL。通孔THL分布在其中形成像素PXL的显示区域DA中，并且可以形成为穿过保护膜PTF。连接构件CM可以设置在通孔THL中。
连接构件CM可以是导电粘合剂构件。连接构件CM可以将像素PXL上的焊盘电极PD电连接到显示部分DPP上的驱动器DRP。这里，导电粘合剂构件可以设置为各向异性导电膜。
驱动器DRP可以布置在显示部分DPP的保护膜PTF上，以通过以上描述的连接构件CM和焊盘电极PD电连接到像素PXL。驱动器DRP可以包括电路衬底，其上安装有与形成在相应像素PXL中的发光元件电连接的驱动芯片。
图6是示意性地示出根据本公开的实施方式的发光元件LD的立体图，并且图7是图6的发光元件LD的剖视图。
在本公开的一个实施方式中，发光元件LD的类型、种类和/或形状不限于图6和图7中所示的实施方式。
参考图6和图7，发光元件LD包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以包括第一半导体层11、有源层12和第二半导体层13在其中顺序地堆叠的发光堆叠体。
发光元件LD可以具有在一个方向上延伸的形状。当发光元件LD的延伸方向被称为纵向方向时，发光元件LD可以包括在延伸方向上的一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的一个可以布置在发光元件LD的一端(或下端)处，并且第一半导体层11和第二半导体层13中的另一个可以布置在发光元件LD的另一端(或上端)处。作为一个示例，第一半导体层11可以布置在发光元件LD的一端(或下端)处，并且第二半导体层13可以布置在发光元件LD的另一端(或上端)处。
发光元件LD可以形成为各种合适的形状。作为一个示例，发光元件LD可以具有在长度L方向上长(例如，纵横比大于1)的棒状形状、杆状形状或柱状形状。然而，本公开不限于此，并且在一些实施方式中，发光元件LD也可以具有在长度L方向上短(例如，纵横比小于1)的棒状形状、杆状形状或柱状形状。此外，根据另一实施方式，发光元件LD可以具有其长度L和直径D彼此相等的棒状形状、杆状形状或柱状形状。
当发光元件LD在长度L方向上长时，发光元件LD的长度L可以大于其直径D(或剖面的宽度)。例如，发光元件LD可以包括发光二极管(LED)，其以非常小的尺寸制造以具有近似纳米级至近似微米级的直径D和/或长度L(例如，直径D和/或长度L可以具有纳米至微米的尺寸)。
发光元件LD的直径D可以是约0.5μm至6μm，并且其长度L可以是约1μm至10μm。然而，发光元件LD的直径D和长度L不限于此，并且可以改变发光元件LD的尺寸以满足发光元件LD所应用的照明装置或自发光显示装置的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种，并且可以是掺杂有诸如Si、Ge和/或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成第一半导体层11的材料不限于此，并且可以由各种合适的其它材料形成。在本公开的一个实施方式中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括在发光元件LD的长度L方向上与有源层12接触的上表面、以及暴露于外部的下表面。如本文中所使用的，术语“接触”可以表示物理接触或直接接触。第一半导体层11的下表面可以是发光元件LD的一端(或下端)。
有源层12可以布置在第一半导体层11上，并且可以形成为单结构或多量子阱结构。例如，当以多量子阱结构形成有源层12时，有源层12可以具有由势垒层、应变增强层和阱层组成的一个单元周期性地重复堆叠的结构。应变增强层可以具有比势垒层小的晶格常数，以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于以上描述的实施方式。
有源层12可以发射具有400nm至900nm的波长的光，并且可以使用双异质结构。在本公开的一个实施方式中，掺杂有导电掺杂剂的包覆层(未示出)也可以在发光元件LD的长度L方向上形成在有源层12上和/或下方。例如，包覆层可以由AlGaN层和/或InAlGaN层形成。在一些实施方式中，诸如AlGaN和/或InAlGaN的材料可以用于形成有源层12，并且各种合适的其它材料可以形成有源层12。有源层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
当向发光元件LD的两端施加设定或预定电压或更大电压的电场时，电子和空穴在有源层12中彼此复合，以使得发光元件LD发射光。通过使用该原理控制发光元件LD的发光，可以使用发光元件LD作为各种合适的发光元件(包括显示装置的像素)的光源(或发光源)。
第二半导体层13可以布置在有源层12的第二表面上，并且包括与第一半导体层11不同类型(或种类)的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以至少包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此，并且各种合适的其它材料可以形成第二半导体层13。在本公开的一个实施方式中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括在发光元件LD的长度L方向上与有源层12的第二表面接触的下表面、以及暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端(或上端)。
在本公开的一个实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有不同的厚度。例如，第一半导体层11可以在发光元件LD的长度L方向上具有比第二半导体层13相对更大的厚度。因此，相比于到第一半导体层11的下表面，发光元件LD的有源层12可以定位成更靠近第二半导体层13的上表面。
在一个或多个实施方式中，尽管第一半导体层11和第二半导体层13各自被示出为由一个层组成，但是本公开不限于此。在本公开的一个实施方式中，第一半导体层11和第二半导体层13中的每个也可以根据有源层12的材料进一步包括至少一个层(例如，包覆层和/或拉伸应变势垒层(TSBR))。TSBR层可以是应变减轻层，其布置在具有不同晶格结构的半导体层之间，以用作用于减小晶格常数的差异的缓冲件。TSBR层可以由诸如p-GaInP、p-AlInP和/或p-AlGaInP的p型半导体层组成，但本公开不限于此。
在一些实施方式中，除了以上描述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括布置在第二半导体层13上的附加电极(下文中，称为“第一附加电极”)。此外，根据另一实施方式，发光元件LD还可以包括布置在第一半导体层11的一端处的另一附加电极(下文中，称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是本公开不限于此。在一些实施方式中，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料。例如，第一附加电极和第二附加电极可以包括单独使用或与铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)和/或其氧化物和/或合金组合使用的不透明金属，但本公开不限于此。在一些实施方式中，第一附加电极和第二附加电极还可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO)。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD生成的光可以穿过第一附加电极和第二附加电极中的每个以被发射到发光元件LD的外部。在一些实施方式中，当由发光元件LD生成的光不穿过第一附加电极和第二附加电极并且通过除了发光元件LD的两端之外的区域被发射到发光元件LD的外部时，第一附加电极和第二附加电极可以包括不透明的金属。
在本公开的一个实施方式中，发光元件LD还可以包括绝缘层14。然而，在一些实施方式中，绝缘层14可以被省略或可以被设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘层14可以在有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触时，防止或减少电短路的发生。此外，绝缘层14可以最小化或减少发光元件LD的表面缺陷，从而增加发光元件LD的寿命和发光效率。此外，当紧密地布置多个发光元件LD时，绝缘层14可以防止或减少发光元件LD之间的不期望的短路的发生。只要有源层12可以防止或减少与外部导电材料的短路的发生，是否设置绝缘层14不受限制。在一些实施方式中，可以省略绝缘层14。
绝缘层14可以围绕包括第一半导体层11、有源层12和第二半导体层13的发光堆叠体的整个外圆周表面。
在以上描述的实施方式中，绝缘层14被描述为围绕第一半导体层11、有源层12和第二半导体层13的整个外圆周表面，但是本公开限于此。在一些实施方式中，当发光元件LD包括第一附加电极时，绝缘层14可以围绕第一半导体层11、有源层12、第二半导体层13和第一附加电极的全部。此外，根据另一实施方式，绝缘层14可以不围绕第一附加电极的整个外圆周表面，或者可以仅围绕第一附加电极的外圆周表面的一部分并且也可以不围绕第一附加电极的外圆周表面的其余部分。此外，在一些实施方式中，当第一附加电极可以布置在发光元件LD的另一端(或上端)处时，并且当第二附加电极布置在发光元件LD的一端(或下端)处时，绝缘层14也可以暴露第一附加电极和第二附加电极中的每个的至少一个区域。
绝缘层14可以包括透明绝缘材料(例如，透明的电绝缘材料)。例如，绝缘层14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)构成的组中的至少一种绝缘材料，但是本公开不限于此，并且可以使用具有绝缘特性(例如，电绝缘特性)的各种合适的材料作为绝缘层14的材料。
在一些实施方式中，发光元件LD也可以被实施为具有核-壳结构的发光图案。在这种情况下，第一半导体层11可以位于核(即，发光元件LD的中心部分(或中心))处，有源层12可以设置和/或形成为围绕第一半导体层11的外圆周表面的形式，并且第二半导体层13可以设置和/或形成为围绕有源层12的形式。此外，发光元件LD也可以进一步包括围绕第二半导体层13的至少一侧的附加电极。此外，在一些实施方式中，发光元件LD还可以包括绝缘层14，其设置在具有核-壳结构的发光图案的外圆周表面上，并且包括透明绝缘材料(例如，透明的电绝缘材料)。利用具有核-壳结构的发光图案实施的发光元件LD可以通过使用生长方法来制造。
以上描述的发光元件LD可以用作各种合适的显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD与流体溶液(或溶剂)混合并提供给每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)时，可以对发光元件LD进行表面处理，使得发光元件LD可以被均匀地(例如，基本上均匀地)喷涂，而不会在溶液中不均匀地聚集。
包括以上描述的发光元件LD的发光单元(或发光装置)可以用于除了显示装置之外的需要光源的各种合适类型或种类的电子装置。例如，当在显示面板的每个像素的像素区域中布置多个发光元件LD时，发光元件LD可以用作用于每个像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD也可以用于需要光源的其它类型或种类的电子装置，诸如照明装置。
图8是示出根据实施方式的在图5中所示的一个像素PXL中所包括的配置元件之间的电连接关系的电路图。
例如，图8示出了根据实施方式的可应用于有源显示装置的像素PXL中所包括的配置元件之间的电连接关系。然而，可应用本公开的实施方式的像素PXL中所包括的配置元件的类型或种类不限于此。
在图8中，不仅图5中所示的像素中所包括的配置元件而且在其中设置配置元件的区域被称为像素PXL。
参考图5至图8，一个像素PXL(下文中，称为“像素”)可以包括发光单元EMU，该发光单元EMU生成具有与数据信号对应的亮度的光。此外，像素PXL还可以选择性地包括驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到与像素PXL连接的扫描线Si和数据线Dj。例如，当像素PXL被布置在显示区域DA的第i(i是自然数)行和第j(j是自然数)列中时，像素PXL的像素电路PXC可以被连接到显示区域DA中的第i扫描线Si和第j数据线Dj。此外，像素电路PXC可以连接到显示区域DA中的第i控制线CLi和第j感测线SENj。
以上描述的像素电路PXC可以包括第一晶体管T1至第三晶体管T3和存储电容器Cst。
第二晶体管T2(开关晶体管)的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以彼此不同，并且例如，如果第一端子是漏电极，则第二端子可以是源电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。
当从第i扫描线Si提供具有可由其导通第二晶体管T2的电压的扫描信号时，第二晶体管T2导通，并且因此，第j数据线Dj和第一节点N1彼此电连接。在这种情况下，相应帧的数据信号被提供给第j数据线Dj，并且因此，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号被充入存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制通过第二节点从第一驱动电源VDD提供到发光元件LD的驱动电流。第二节点可以是第一晶体管T1的第二端子和第一电极EL1电连接的点。
第三晶体管T3可以连接在第一晶体管T1和第j感测线SENj之间。例如，第三晶体管T3的第一端子可以连接到第一晶体管T1的与第一电极EL1连接的第一端子，并且第三晶体管T3的第二端子可以连接到第j感测线SENj。第三晶体管T3的栅电极可以连接到第i控制线CLi。第三晶体管T3由在设定或预定的感测周期期间提供给第i控制线CLi的具有栅极导通电压的控制信号导通，并且因此，第j感测线SENj和第一晶体管T1彼此电连接。
感测周期可以是提取布置在显示区域DA中的像素PXL中的每个的特征信息(例如，第一晶体管T1的阈值电压等)的周期。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst可以充入与提供给第一节点N1的数据信号对应的电压，并且可以保持所充入的电压，直到提供下一帧的数据信号。
发光单元EMU可以包括在向其施加第一驱动电源VDD的电压的第一电力线PL1和向其施加第二驱动电源VSS的电压的第二电力线PL2之间并联连接的多个发光元件LD。例如，发光单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1和第二电极EL2之间以相同(例如，基本上相同)的方向并联连接的多个发光元件LD。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一端和通过第二电极EL2连接到第二驱动电源VSS的另一端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设定为高电势电源，并且第二驱动电源VSS可以设定为低电势电源。在这种情况下，在像素PXL的发光周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设定成大于或等于发光元件LD的阈值电压。
如上所述，在分别向其提供不同电势的电压的第一电极EL1和第二电极EL2之间以相同(例如，基本上相同)的方向(例如，正向方向)并联连接的发光元件LD中的每个可以构成有效光源中的每个。有效光源可以构成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过像素电路PXC提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发光单元EMU的驱动电流可以被分流并流入发光元件LD中的每个中。因此，当发光元件LD中的每个发射具有与流过其中的电流对应的亮度的光时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
在一些实施方式中，除了构成有效光源中的每个的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与构成有效光源的发光元件LD一起并联连接在第一电极EL1和第二电极EL2之间，并且可以以与发光元件LD相反的方向连接在第一电极EL1和第二电极EL2之间。即使当在第一电极EL1和第二电极EL2之间施加设定或预定的驱动电压(例如，正向驱动电压)时，反向发光元件LDr也保持非有效状态，并且因此，电流基本上不流过反向发光元件LDr。
发光单元EMU还可以包括至少一个串联级，其包括彼此并联连接的多个发光元件LD。例如，发光单元EMU也可以由如图8中所示的串联和并联混合结构组成。
发光单元EMU可以包括在第一驱动电源VDD和第二驱动电源VSS之间顺序地连接的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2可以分别包括两对电极EL1和CTE1以及CTE2和EL2、以及在电极EL1和CTE1之间及在电极CTE2和EL2之间以相同(例如，基本上相同)的方向并联连接的多个发光元件LD。
第一串联级SET1可以包括第一电极EL1和第一中间电极CTE1，并且可以包括连接在第一电极EL1和第一中间电极CTE1之间的一个或多个第一发光元件LD1。此外，第一串联级SET1可以包括在第一电极EL1和第一中间电极CTE1之间以与第一发光元件LD1相反的方向连接的反向发光元件LDr。
第二串联级SET2可以包括第二中间电极CTE2和第二电极EL2，并且可以包括连接在第二中间电极CTE2和第二电极EL2之间的一个或多个第二发光元件LD2。此外，第二串联级SET2可以包括在第二中间电极CTE2和第二电极EL2之间以与第二发光元件LD2相反的方向连接的反向发光元件LDr。
第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2可以一体地形成以彼此连接。例如，第一中间电极CTE1和第二中间电极CTE2可以构成将连续布置的第一串联级SET1和第二串联级SET2电连接的中间电极CTE。当第一中间电极CTE1和第二中间电极CTE2一体地形成时，第一中间电极CTE1和第二中间电极CTE2是中间电极CTE的不同区域。
在以上描述的实施方式中，第一串联级SET1的第一电极EL1可以是像素PXL中的每个的发光单元EMU的阳极电极，并且第二串联级SET2的第二电极EL2可以是发光单元EMU的阴极电极。
图8示出了第一晶体管T1至第三晶体管T3中的全部是N型晶体管的实施方式，但本公开不限于此。例如，以上描述的第一晶体管T1至第三晶体管T3中的至少一个也可以改变成P型晶体管。此外，图8示出了发光单元EMU连接在像素电路PXC和第二驱动电源VSS之间的实施方式，但是发光单元EMU也可以连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以不同地改变。例如，像素电路PXC还可以包括至少一个晶体管元件，诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件，或者还可以包括其它电路元件，诸如用于升高第一节点N1的电压的升压电容器。
适用于本公开的像素PXL的结构不限于图8中所示的实施方式，并且像素PXL可以具有各种合适的结构。例如，像素PXL也可以被包括在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的两端也可以连接到第i扫描线Si、第j数据线Dj、与第一驱动电源VDD连接的第一电力线PL1、与第二驱动电源VSS连接的第二电力线PL2、预定的控制线等。
图9是示意性地示出图5中所示的像素PXL中的一个的平面图，图10和图11是沿着图9的线III-III'截取的剖视图，并且图12和图13是沿着图9的线IV-IV'截取的剖视图。
为了方便，图9示出了与布置在第j像素列和第i像素行的交叉点处的像素PXL连接的扫描线Si、控制线CLi、数据线Dj以及电力线PL1和PL2。
此外，为了便于描述，在连接到像素PXL的线中，将向其施加数据信号的第j列的数据线命名为“数据线Dj”，将第i行的扫描线命名为“扫描线Si”，将连接到第一驱动电源VDD的电力线命名为“第一电力线PL1”，并且将连接到第二驱动电源VSS的电力线命名为“第二电力线PL2”，但是本公开不限于此。
尽管图9至图13示出了每个像素PXL的发光区域EMA包括布置在两个串联级处的发光元件LD的实施方式，但是本公开不限于此，并且布置在发光区域EMA中的串联级的数量可以根据实施方式而不同地改变。
尽管图10至图13示出了一个像素PXL被简化，诸如将每个电极示出为单层的电极并且将每个绝缘层示出为单层的绝缘层，但是本公开不限于此。
此外，在本公开的一个实施方式中，“形成和/或设置在相同的层中”可以指示在相同的工艺中形成，并且“形成和/或设置在不同的层中”可以指示在不同的工艺中形成。
另外，在图9至图13中，第一方向DR1、第二方向DR2和第三方向DR3可以分别指示由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参考图5和图9至图13，根据本公开的实施方式的像素PXL可以被布置在设置在衬底SUB的显示区域DA中的像素区域PXA中。
多个绝缘层和多个导电层可以布置在衬底SUB上。例如，绝缘层可以包括顺序地形成在衬底SUB上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2、保护层PSV、第一绝缘层INS1和第二绝缘层INS2、封盖层CPL等。可以在以上描述的绝缘层之间设置和/或形成导电层。例如，导电层可以包括形成在衬底SUB上的第一导电层、形成在栅极绝缘层GI上的第二导电层、形成在第一层间绝缘层ILD1上的第三导电层、形成在保护层PSV上的第四导电层、形成在第四导电层上的第五导电层、形成在第二绝缘层INS2上的第六导电层、以及形成在封盖层CPL上的第七导电层。然而，形成在衬底SUB之上的绝缘层和导电层不限于以上描述的实施方式，并且根据实施方式，可以在衬底SUB上形成除了以上描述的绝缘层和导电层之外的其它绝缘层和其它导电层。
衬底SUB可以包括在第三方向DR3上彼此面对的第一表面SF1和第二表面SF2。
电连接到像素PXL的布线部分可以在第一表面SF1上。布线部分可以包括将预定信号(或预定电压)传输到像素PXL的多个信号线。信号线可以包括扫描线Si、数据线Dj、控制线CLi、第一电力线PL1、第二电力线PL2和初始化电力线IPL。
扫描线Si可以在第一方向DR1(或水平方向)上延伸。扫描信号可以被施加到扫描线Si。扫描线Si可以是参考图8描述的第i扫描线Si。扫描线Si可以是形成在栅极绝缘层GI上的第二导电层。第二导电层可以是单层，其通过选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)、其合金、以及其混合物构成的组中的单一材料形成，或者第二导电层可以形成为低电阻材料(诸如，钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)和/或银(Ag))的双层结构或多层结构，以降低布线电阻。
栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括金属氧化物中的至少一种，诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和/或氧化铝(AlOx)。然而，栅极绝缘层GI的材料不限于以上描述的实施方式。在一些实施方式中，栅极绝缘层GI也可以由包括有机材料的有机绝缘层形成。栅极绝缘层GI可以形成为单层，但是也可以形成为诸如至少双层的多层。
数据线Dj可以在第二方向DR2(或竖直方向)上延伸。数据信号可以被施加到数据线Dj。数据线Dj可以是参考图8描述的第j数据线Dj。数据线Dj可以电连接到像素PXL的第二晶体管T2。数据线Dj可以是形成在第一层间绝缘层ILD1上的第三导电层。
第三导电层可以包括与第二导电层相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为第二导电层的组成材料的示例提供的材料中的一种或多种材料。
控制线CLi可以在第一方向DR1上延伸以与扫描线Si间隔开。控制信号可以被施加到控制线CLi。控制线CLi可以是参考图8描述的第i控制线CLi。控制线CLi可以与扫描线Si设置和/或形成在相同的层上。例如，控制线CLi可以是形成在栅极绝缘层GI上的第二导电层。
第一驱动电源VDD的电压可以施加到第一电力线PL1。第一电力线PL1可以是参考图8描述的第一电力线PL1。第一电力线PL1可以在第二方向DR2上延伸，并且可以布置成在第一方向DR1上与像素区域PXA中的数据线Dj间隔开。第一电力线PL1可以与数据线Dj形成在相同的层上。例如，第一电力线PL1可以是形成在第一层间绝缘层ILD1上的第三导电层。
第二驱动电源VSS的电压可以被施加到第二电力线PL2。第二电力线PL2可以是参考图8描述的第二电力线PL2。第二电力线PL2可以在第一方向DR1上延伸。第二电力线PL2可以是形成在保护层PSV上的第四导电层。第四导电层可以包括与第二导电层相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为第二导电层的组成材料的示例提供的例示性材料中的一种或多种材料。
初始化电力线IPL可以在第一方向DR1上延伸，并且可以布置成与控制线CLi间隔开。初始化电力线IPL可以是参考图8描述的第j感测线SENj。初始化电力线IPL可以电连接到布置在像素区域PXA中的第三晶体管T3。初始化电源的电压可以被施加到初始化电力线IPL。初始化电力线IPL可以是形成在栅极绝缘层GI上的第二导电层。扫描线Si、控制线CLi和初始化电力线IPL可以在相同的层上设置和/或形成。
发光元件LD可以在像素区域PXA的发光区域EMA中，并且用于驱动发光元件LD的电路元件可以布置在像素区域PXA的外围区域中。
在一个实施方式中，像素区域PXA可以包括在一个方向(例如，第二方向DR2)上划分的第一区域A1和第二区域A2。像素电路部分PCL可以在第一区域A1中，并且显示元件部分DPL可以在第二区域A2中。第一区域A1可以对应于与发光区域EMA相邻的外围区域，并且第二区域A2可以对应于发光区域EMA。这里，外围区域可以包括不从其发射光的非发光区域。
为了方便，首先描述像素电路部分PCL，并且然后将描述显示元件部分DPL。
像素电路部分PCL可以包括在第一区域A1中的底部金属层BML、像素电路(在图8中称为“PXC”)、以及电连接到像素电路PXC的信号线。
底部金属层BML可以设置和/或形成在衬底SUB上。底部金属层BML可以是光阻挡层，其防止或减少通过衬底SUB的第二表面SF2(或下表面)入射的光向像素PXL的第一晶体管T1的行进。例如，底部金属层BML防止或减少通过衬底SUB的第二表面SF2入射的光向第一晶体管T1的半导体层的行进，从而防止或减少第一晶体管T1的异常操作的发生。为此，底部金属层BML可以在衬底SUB上以与第一晶体管T1重叠。例如，底部金属层BML可以在衬底SUB上以与第一晶体管T1的第一栅电极GE1重叠。在本公开的一个实施方式中，底部金属层BML可以是设置和/或形成在衬底SUB上的第一导电层。第一导电层可以包括与第二导电层相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为第二导电层的组成材料的示例提供的材料中的一种或多种材料。
底部金属层BML可以通过穿过缓冲层BFL、栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH电和/或物理连接到存储电容器Cst的上电极UE。
上电极UE可以是设置和/或形成在第一层间绝缘层ILD1之上的第三导电层CL3，并且当在平面和剖面中观察时可以与底部金属层BML重叠。上电极UE可以与数据线Dj和第一电力线PL1形成在相同的层上，并且可以包括相同(例如，基本上相同)的材料，并且可以在相同的工艺中形成。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI相同的材料，或者可以包括选自在本文中作为栅极绝缘层GI的组成材料的示例提供的材料中的至少一种材料。根据实施方式，第一层间绝缘层ILD1可以包括包含有机材料的有机绝缘层。
上电极UE的一个区域可以通过穿过缓冲层BFL、栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH连接到底部金属层BML。此外，上电极UE的另一区域可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH连接到第一晶体管T1的第一源极区域SE1。结果，底部金属层BML可以连接到第一晶体管T1的第一源极区域SE1。
如上所述，当底部金属层BML连接到第一晶体管T1的第一源极区域SE1时，可以获得第二驱动电源VSS的摆动(swing)宽度余量。在这种情况下，可以加宽施加到第一晶体管T1的第一栅电极GE1的栅极电压的驱动范围。
缓冲层BFL可以形成在第一导电层上，并且可以防止或减少杂质等扩散到像素电路PXC中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括金属氧化物中的至少一种，诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和/或氧化铝(AlOx)。缓冲层BFL可以形成为单层，但是也可以形成为诸如至少双层的多层。当缓冲层BFL形成为多层时，多层中的每个可以由相同的材料或不同的材料形成。缓冲层BFL也可以根据衬底SUB的材料和工艺条件而省略。
像素电路PXC可以包括形成在缓冲层BFL上的第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是参考图8描述的第一晶体管T1，第二晶体管T2可以是参考图8描述的第二晶体管T2，并且第三晶体管T3可以是参考图8描述的第三晶体管T3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源极区域SE1和第一漏极区域DE1。
第一栅电极GE1可以通过穿过栅极绝缘层GI的接触孔CH连接到第二晶体管T2的第二源极区域SE2。第一栅电极GE1可以设置和/或形成在栅极绝缘层GI上。第一栅电极GE1可以是设置和/或形成在栅极绝缘层GI上的第二导电层。
第一有源图案ACT1、第一源极区域SE1和第一漏极区域DE1可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第一有源图案ACT1、第一源极区域SE1和第一漏极区域DE1可以由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第一源极区域SE1和第一漏极区域DE1可以由掺杂有杂质的半导体层形成，并且第一有源图案ACT1可以由不掺杂有杂质的半导体层形成。杂质可以包括例如n型杂质。
第一有源图案ACT1、第一源极区域SE1和第一漏极区域DE1可以设置和/或形成在缓冲层BFL上。
第一有源图案ACT1可以与第一栅电极GE1重叠，并且可以是第一晶体管T1的沟道区域。当第一有源图案ACT1形成为长时，第一晶体管T1的沟道区域可以形成为长。在这种情况下，可以加宽施加到第一晶体管T1的栅极电压(或栅极信号)的驱动范围。因此，可以精确地控制从发光元件LD发射的光的灰度级。
第一源极区域SE1可以连接到(或接触)第一有源图案ACT1的一端。此外，第一源极区域SE1可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH电连接到上电极UE。
第一漏极区域DE1可以连接到(或接触)第一有源图案ACT1的另一端。此外，第一漏极区域DE1可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH连接到第一电力线PL1。因此，第一驱动电源VDD的电压可以被施加到第一漏极区域DE1。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源极区域SE2和第二漏极区域DE2。
第二栅电极GE2可以与扫描线Si一体地形成。在这种情况下，第二栅电极GE2可以形成为扫描线Si的一部分，或者可以形成为从扫描线Si突出。第二栅电极GE2可以是设置和/或形成在栅极绝缘层GI上的第二导电层。
尽管以上描述的实施方式描述了第二栅电极GE2与扫描线Si一体地形成以电连接到扫描线Si，但是本公开不限于此。在一些实施方式中，第二栅电极GE2可以与扫描线Si非一体地形成，并且也可以通过单独的连接构件电连接到扫描线Si。
第二有源图案ACT2、第二源极区域SE2和第二漏极区域DE2可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第二有源图案ACT2、第二源极区域SE2和第二漏极区域DE2可以由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第二源极区域SE2和第二漏极区域DE2可以由掺杂有杂质的半导体层形成，并且第二有源图案ACT2可以由不掺杂有杂质的半导体层形成。杂质可以包括例如n型杂质。
第二有源图案ACT2、第二源极区域SE2和第二漏极区域DE2可以设置和/或形成在缓冲层BFL上。
第二有源图案ACT2可以与第二栅电极GE2重叠，并且可以是第二晶体管T2的沟道区域。
第二源极区域SE2可以连接到(或接触)第二有源图案ACT2的一端。此外，第二源极区域SE2可以通过穿过缓冲层BFL的接触孔CH连接到第一晶体管T1的第一栅电极GE1。
第二漏极区域DE2可以连接到(或接触)第二有源图案ACT2的另一端。此外，第二漏极区域DE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔连接到数据线Dj。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源极区域SE3和第三漏极区域DE3。
第三栅电极GE3可以与控制线CLi一体地形成。在这种情况下，第三栅电极GE3可以形成为控制线CLi的一部分，或者可以形成为从控制线CLi突出。第三栅电极GE3可以是设置和/或形成在栅极绝缘层GI上的第二导电层。
尽管以上描述的实施方式描述了第三栅电极GE3与控制线CLi一体地形成以电连接到控制线CLi，但是本公开不限于此。在一些实施方式中，第三栅电极GE3可以与控制线CLi非一体地形成，并且可以通过单独的连接构件电连接到控制线CLi。
第三有源图案ACT3、第三源极区域SE3和第三漏极区域DE3可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第三有源图案ACT3、第三源极区域SE3和第三漏极区域DE3可以由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第三源极区域SE3和第三漏极区域DE3可以由掺杂有杂质的半导体层形成，并且第三有源图案ACT3可以由不掺杂有杂质的半导体层形成。杂质可以包括例如n型杂质。
第三有源图案ACT3、第三源极区域SE3和第三漏极区域DE3可以设置和/或形成在缓冲层BFL上。
第三有源图案ACT3可以与第三栅电极GE3重叠，并且可以是第三晶体管T3的沟道区域。
第三源极区域SE3可以连接到(或接触)第三有源图案ACT3的一端。此外，第三源极区域SE3可以连接到第一晶体管T1的第一源极区域SE1。
第三漏极区域DE3可以连接到(或接触)第三有源图案ACT3的另一端。此外，第三漏极区域DE3可以通过连接线CNL电连接到初始化电力线IPL。
连接线CNL可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层。连接线CNL的一端可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的接触孔CH电连接到第三漏极区域DE3。连接线CNL的另一端可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。这里，存储电容器Cst可以是参考图8描述的存储电容器Cst。
下电极LE可以与第一栅电极GE1一体地形成。当下电极LE与第一栅电极GE1一体地形成时，下电极LE可以是第一栅电极GE1的一区域。
当在平面图中观察时，上电极UE可以布置成与下电极LE重叠，并且可以设计成具有比下电极LE大的面积(或尺寸)。当在平面图中观察时，上电极UE可以与第一源极区域SE1重叠，并且可以与底部金属层BML重叠。上电极UE可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层。上电极UE可以与数据线Dj和第一电力线PL1设置和/或形成在相同的层上。
上电极UE可以电连接到第一晶体管T1的第一源极区域SE1、第三晶体管T3的第三源极区域SE3和底部金属层BML。
像素电路部分PCL还可以包括像素区域PXA的第一区域A1中的第一桥接图案BRP1和第二桥接图案BRP2。
第一桥接图案BRP1可以是形成在保护层PSV上的第四导电层。第一桥接图案BRP1可以与光阻挡层LBP的第一开口OP1重叠，并且可以是将数据线Dj电连接到焊盘电极PD的第一中间介质。第一桥接图案BRP1可以与第二电力线PL2形成在相同的层上，并且可以包括相同(例如，基本上相同)的材料，并且可以在相同的工艺中形成。
第一桥接图案BRP1的一端可以通过穿过第二层间绝缘层ILD2和保护层PSV的接触孔CH电连接到数据线Dj。第一桥接图案BRP1的另一端可以通过穿过第一绝缘层INS1的接触孔CH电连接到第一导电图案CP1。
第二桥接图案BRP2可以是在保护层PSV上与第一桥接图案BRP1间隔开的第四导电层。第二桥接图案BRP2可以是与像素电路部分PCL的一部分(例如，存储电容器Cst的一部分)和显示元件部分DPL(例如，第一电极EL1)电连接的中间介质。
第二桥接图案BRP2的一端可以通过穿过第二层间绝缘层ILD2和保护层PSV的接触孔CH电连接到上电极UE。第二桥接图案BRP2的另一端可以电连接到第一电极EL1。
第二层间绝缘层ILD2可以设置和/或形成在数据线Dj、上电极UE和第一电力线PL1上。第二层间绝缘层ILD2可以包括与栅极绝缘层GI相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为栅极绝缘层GI的组成材料的示例提供的材料中的一种或多种材料。在一些实施方式中，第二层间绝缘层ILD2可以包括包含有机材料的有机绝缘层。
保护层PSV可以设置和/或形成在第二层间绝缘层ILD2上。
保护层PSV可以设置成包括有机绝缘层、无机绝缘层、或布置在无机绝缘层上的有机绝缘层。无机绝缘层可以包括金属氧化物中的至少一种，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和/或氧化铝(AlOx)。有机绝缘层可以包括例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
以上描述的实施方式可以具有数据线Dj和第一电力线PL1形成为跨过像素区域PXA的第一区域A1和第二区域A2中的全部的结构。
第一绝缘层INS1可以设置和/或形成在第一桥接图案BRP1和第二桥接图案BRP2上。
第一绝缘层INS1可以包括与栅极绝缘层GI相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为栅极绝缘层GI的组成材料的示例提供的材料中的一种或多种材料。例如，第一绝缘层INS1可以是包括无机材料的无机绝缘层，或者是包括有机材料的有机绝缘层。在第一区域A1中，第一绝缘层INS1可以部分地开口以暴露第一桥接图案BRP1的一部分。
堤部BNK可以设置和/或形成在第一绝缘层INS1上。
堤部BNK可以是用于限定(或划分)相应像素PXL和相邻像素PXL的像素区域PXA或发光区域EMA的结构，并且可以是例如像素限定层。堤部BNK可以是像素限定层或用于限定在向像素PXL提供发光元件LD的工艺中必须向其提供发光元件LD的发光区域EMA的坝结构。例如，当像素PXL的发光区域EMA由堤部BNK划分时，可以向发光区域EMA提供(引入)包括期望的量和/或类型(或种类)的发光元件LD的混合溶液(例如，油墨)。
堤部BNK可以配置成包括至少一种光阻挡材料和/或反射材料，以减少在每个像素PXL和相邻像素PXL之间泄漏光的光泄漏缺陷。在一些实施方式中，堤部BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。根据另一实施方式，反射材料层可以分离地设置和/或形成在堤部BNK上，以便进一步增加从每个像素PXL发射的光的效率。
光阻挡层LBP可以设置和/或形成在堤部BNK上。
光阻挡层LBP可以包括光阻挡材料，其减少了在像素PXL和相邻像素PXL之间泄漏光的光泄漏缺陷。在这种情况下，光阻挡层LBP可以是黑色矩阵。光阻挡层LBP可以防止从相邻像素PXL中的每个发射的光的颜色混合。在一些实施方式中，光阻挡层LBP可以包括至少一种光阻挡材料和/或一种反射材料，以使得从像素区域PXA的第二区域A2中的发光元件LD发射的光进一步朝向显示装置(参考图3的“DD”)的图像显示方向行进，并且因此可以提高发光元件LD的发光效率。
光阻挡层LBP可以在像素PXL的像素区域PXA中包括暴露位于光阻挡层LBP下方的配置元件的一个或多个开口。像素PXL的发光区域EMA可以由光阻挡层LBP的开口限定。例如，光阻挡层LBP可以在像素PXL的像素区域PXA中包括暴露位于光阻挡层LBP下方的配置元件的第一开口OP1至第三开口OP3。像素PXL的发光区域EMA可以对应于光阻挡层LBP的第二开口OP2。
光阻挡层LBP可以在位于像素区域PXA的外围区域中的堤部BNK上，以与堤部BNK一起实施坝部分DAM。由坝部分DAM围绕的区域可以对应于像素区域PXA中的从其发射光的发光区域EMA。例如，坝部分DAM可以围绕像素PXL的发光区域EMA。
坝部分DAM可以是用于最终限定像素PXL中的从其发射光的发光区域EMA的结构。在一个实施方式中，在向像素PXL提供包括颜色转换颗粒QD的颜色转换层CCL的工艺中，坝部分DAM可以是用于最终限定需要向其提供颜色转换层CCL的发光区域EMA的结构。例如，当像素PXL的发光区域EMA最终由坝部分DAM划分时，可以向发光区域EMA提供(或引入)包括目标量和/或类型(或种类)的颜色转换颗粒QD的颜色转换层CCL。
光阻挡层LBP的第一开口OP1可以位于像素区域PXA的第一区域A1中。第一开口OP1可以与第二开口OP2间隔开。光阻挡层LBP的第一开口OP1可以与第一桥接图案BRP1重叠。
光阻挡层LBP的第二开口OP2可以位于像素区域PXA的第二区域A2中。第二开口OP2可以与第一开口OP1和第三开口OP3间隔开。第二开口OP2可以与发光元件LD和将电信号施加到发光元件LD的电极重叠。
光阻挡层LBP的第三开口OP3可以位于像素区域PXA的第一区域A1中。第三开口OP3可以与第二开口OP2间隔开。光阻挡层LBP可以与第二电力线PL2和第四电极EL4的电接触部分重叠。
封盖层CPL可以设置和/或形成在光阻挡层LBP上。
封盖层CPL可以包括与栅极绝缘层GI相同(例如，基本上相同)的材料，或者可以包括选自在本文中作为栅极绝缘层GI的组成材料的示例提供的材料中的一种或多种材料。例如，封盖层CPL可以包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层。封盖层CPL可以部分地开口以暴露第一桥接图案BRP1的一个区域。
第一导电图案CP1可以设置和/或形成在封盖层CPL上。
第一导电图案CP1可以是电连接到第一桥接图案BRP1以将数据线Dj电连接到焊盘电极PD的第二中间介质。在一个实施方式中，第一导电图案CP1可以是用于与第一桥接图案BRP1一起将数据线Dj电连接到焊盘电极PD的连接部分。
第一导电图案CP1可以由具有恒定(例如，基本上恒定)的反射率的导电材料(或物质)形成。导电材料(或物质)可以包括不透明的金属。不透明的金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金。在一些实施方式中，第一导电图案CP1可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO))、导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))等。当第一导电图案CP1包括透明导电材料(或物质)时，还可以增加单独的导电层，其由不透明金属构成以将从发光元件LD发射的光朝向显示装置DD的图像显示方向(例如，朝向衬底SUB的第二表面SF2的方向；或朝向衬底SUB的下表面的方向)反射。
外涂层OC可以设置和/或形成在第一导电图案CP1上。
外涂层OC可以是减小由布置在外涂层OC下方的配置元件而生成的台阶差的平坦化层。此外，外涂层OC可以是防止或减少氧气和/或湿气渗入发光元件LD中的封装层。外涂层OC可以部分地开口以暴露第一导电图案CP1的一个区域。
焊盘电极PD可以设置和/或形成在外涂层OC上。
焊盘电极PD可以形成在外涂层OC上，以电和/或物理地连接到所暴露的第一导电图案CP1。焊盘电极PD可以配置成将驱动器(参考图4的“DRP”)电连接到像素PXL。
焊盘电极PD的一端可以电连接到第一导电图案CP1，并且其另一端可以电连接到设置在保护膜PTF的通孔THL中的连接构件CM。例如，焊盘电极PD可以通过经由连接构件CM和第一导电图案CP1将驱动器DRP电连接到数据线Dj，向数据线Dj传输数据信号
保护膜PTF可以设置和/或形成在焊盘电极PD上。保护膜PTF可以是参考图1至图5描述的保护膜PTF。
保护膜PTF可以包括至少一个通孔THL。通孔THL可以形成为穿过保护膜PTF，并且连接构件CM可以设置在通孔THL中。
连接构件CM可以由导电粘合剂构件形成，并且可以配置成将焊盘电极PD电连接到驱动器DRP。在一个实施方式中，连接构件CM可以是各向异性导电膜，但本公开不限于此。
接下来，将描述像素PXL的显示元件部分DPL。
显示元件部分DPL可以包括滤色器CF(其位于其中布置有像素PXL的像素区域PXA的第二区域A2中)、第一电极EL1至第四电极EL4、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、中间电极CTE、颜色转换层CCL和第二导电图案CP2。
此外，显示元件部分DPL可以包括与像素电路部分PCL相同(例如，基本上相同)的绝缘层。例如，显示元件部分DPL可以包括顺序地堆叠在衬底SUB的第一表面SF1上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2、保护层PSV和第一绝缘层INS1。显示元件部分DPL的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2、保护层PSV和第一绝缘层INS1分别与像素电路部分PCL的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2、保护层PSV和第一绝缘层INS1具有相同(例如，基本上相同)的配置，并且因此，此处将不再重复对其重复的详细描述。
滤色器CF可以在第二区域A2中设置和/或形成在第二层间绝缘层ILD2上。
滤色器CF可以形成在第二层间绝缘层ILD2上，以对应于像素PXL的发光区域EMA。滤色器CF可以使从颜色转换层CCL发射并朝向衬底SUB的第二表面SF2行进的第二颜色的光选择性地穿过其。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。
保护层PSV可以设置和/或形成在滤色器CF上。保护层PSV可以与像素电路部分PSV的保护层PSV具有相同(例如，基本上相同)的配置。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以设置和/或形成在保护层PSV上。
第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在第一方向DR1上顺序地布置。第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4可以在不同于第一方向DR1的方向上(例如，在与第一方向DR1交叉的第二方向DR2上)延伸。在显示装置DD的制造工艺期间，在将发光元件LD提供给像素区域PXA并在其中对准之后，第一电极EL1至第四电极EL4可以与其它电极(例如，设置于在第二方向DR2上相邻的相邻像素PXL中的电极)分离。
在像素PXL的发光区域EMA中，第一电极EL1至第四电极EL4中的每个可以布置成沿着第一方向DR1与相邻的电极间隔开。例如，第一电极EL1可以与第二电极EL2间隔开，第二电极EL2可以与第三电极EL3间隔开，并且第三电极EL3可以与第四电极EL4间隔开。第一电极EL1和第二电极EL2之间、第二电极EL2和第三电极EL3之间、以及第三电极EL3和第四电极EL4之间的距离彼此相同(例如，基本上相同)，但是本公开不限于此。在一些实施方式中，第一电极EL1和第二电极EL2之间、第二电极EL2和第三电极EL3之间、以及第三电极EL3和第四电极EL4之间的距离可以彼此不同。
第一电极EL1至第四电极EL4可以由透明导电材料(或物质)形成，以使从发光元件LD中的每个发射的光无损耗地穿过其。透明导电材料(或物质)可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))、导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))等。
第一电极EL1至第四电极EL4中的每个可以设置和/或形成为单层，但是本公开不限于此。在一些实施方式中，第一电极EL1至第四电极EL4中的每个也可以设置和/或形成为多层，其中金属、合金、导电氧化物和导电聚合物中的至少两种或更多种被堆叠。第一电极EL1至第四电极EL4中的每个也可以由多于至少双层的多层形成，以最小化或减少在向发光元件LD中的每个的两端传输信号(或电压)时由于信号延迟而导致的失真。
第一电极EL1可以部分地延伸到像素PXL的第一区域A1，以与第二桥接图案BRP2重叠。例如，第一电极EL1的一部分可以在第一区域A1中形成在第二桥接图案BRP2上。因此，第一电极EL1可以电和/或物理地连接到第二桥接图案BRP2。
第四电极EL4可以部分地延伸到像素PXL的第一区域A1，以与第二电力线PL2重叠。例如，第四电极EL4的一部分可以在第一区域A1中形成在第二电力线PL2上。因此，第四电极EL4可以电和/或物理地连接到第二电力线PL2。
第一电极EL1至第四电极EL4中的每个可以用作对准电极(或对准线)，以在将发光元件LD在像素PXL的发光区域EMA中对准之前，从相应的焊盘电极PD接收设定或预定的对准信号(或对准电压)，从而对准发光元件LD。
传输到第一电极EL1至第四电极EL4的对准信号(或对准电压)可以具有用于将发光元件LD在第一电极EL1至第四电极EL4之间对准的电压差和/或相位差。传输到第一电极EL1至第四电极EL4中的每个的对准信号(或对准电压)中的至少一个对准信号(或对准电压)可以是交流(AC)信号(或电压)，但本公开不限于此。
在像素PXL的发光区域EMA中，第一电极EL1和第二电极EL2可以与在它们之间并联连接的多个发光元件LD一起配置第一串联级(参见图8的“SET1”)，并且第三电极EL3和第四电极EL4可以与在它们之间并联连接的多个发光元件LD一起配置第二串联级(参见图8的“SET2”)。
在一个实施方式中，第一串联级SET1和第二串联级SET2布置在像素PXL的发光区域EMA中，并且第一串联级SET1和第二串联级SET2可以配置相应的像素PXL的发光单元EMU。
包括在第一串联级SET1中的第一电极EL1可以是发光单元EMU的阳极，并且包括在第二串联级SET2中的第四电极EL4可以是发光单元EMU的阴极。
第一绝缘层INS1可以设置和/或形成在第一电极EL1至第四电极EL4上。
第一绝缘层INS1可以与像素电路部分PCL的第一绝缘层INS1具有相同(例如，基本上相同)的配置。第一绝缘层INS1可以设置和/或形成在保护层PSV上，以覆盖第一电极EL1至第四电极EL4中的全部。在将发光元件LD提供给第一绝缘层INS1并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以被部分地开口以暴露第一电极EL1和第四电极EL4中的每个的一个区域。在提供和对准发光元件LD之后，也可以将第一绝缘层INS1图案化成在发光元件LD下方局部布置的单独图案的形式。第一绝缘层INS1可以覆盖第二区域A2中的除了第一电极EL1和第四电极EL4中的每个的一个区域之外的区域。在一些实施方式中，可以省略第一绝缘层INS1。
发光元件LD可以布置在第一绝缘层INS1上。
发光元件LD可以是使用具有无机晶体结构的材料的发光二极管，并且可以具有小至纳米级至微米级的尺寸(例如，纳米至微米的尺寸)。发光元件LD中的每个可以是通过使用蚀刻方法或生长方法制造的微发光二极管。
可以在像素PXL的发光区域EMA中布置和/或设置至少两个至几十个发光元件LD，但是发光元件LD的数量不限于此。在一些实施方式中，布置和/或设置在发光区域EMA中的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射有色光和/或白光中的任何一种。在一个实施方式中，发光元件LD中的每个可以发射第一颜色的光。这里，第一颜色的光可以是短波长范围内的蓝光。
发光元件LD中的每个可以在第一绝缘层INS1上在第一电极EL1至第四电极EL4中的相邻两个电极之间对准，使得当在平面图和剖视图中观察时，延伸方向(或长度L方向)平行于(例如，基本上平行于)第一方向DR1。发光元件LD可以通过喷涂以溶液形式提供，并且可以被引入到每个像素PXL的像素区域PXA中。
可以通过使用喷墨印刷方法、狭缝涂布方法或各种合适的其它方法将发光元件LD引入到每个像素PXL的像素区域PXA中。例如，发光元件LD可以与挥发性溶剂混合，并通过喷墨印刷方法或狭缝涂布方法提供给像素区域PXA。在这种情况下，当施加与提供给像素区域PXA的第一电极EL1至第四电极EL4中的每个对应的对准信号时，可以在第一电极EL1至第四电极EL4中的两个相邻电极之间形成电场。由此，发光元件LD可以在第一电极EL1至第四电极EL4中的两个相邻电极之间对准。
在发光元件LD对准之后，溶剂可以被挥发或以任何其它合适的方式去除，并且因此，最终将发光元件LD对准和/或设置在每个像素PXL的像素区域PXA中。
尽管示出了其长度(参见图6的“L”)方向平行于第一方向DR1的发光元件LD在第一电极EL1至第四电极EL4中的两个相邻电极之间对准，但是本公开不限于此。在一些实施方式中，发光元件LD中的一些也可以在两个相邻电极之间布置成使得长度L方向平行于(例如，基本上平行于)第二方向DR2和/或倾斜于第二方向DR2的方向。此外，在一些实施方式中，以相反方向连接的至少一个反向发光元件(参见图8的“LDr”)可以进一步布置在两个相邻电极之间。
在一个实施方式中，发光元件LD可以包括多个第一发光元件LD1和多个第二发光元件LD2。
第一发光元件LD1可以布置在第一电极EL1和第二电极EL2之间。第二发光元件LD2可以布置在第三电极EL3和第四电极EL4之间。
第一发光元件LD1可以在第一电极EL1和第二电极EL2之间以相同(例如，基本上相同)的方向对准。例如，第一发光元件LD1中的每个的一端可以连接到第一电极EL1，并且其另一端可以连接到第二电极EL2。第一串联级SET1可以与在第一电极EL1和第二电极EL2之间以相同(例如，基本上相同)的方向并联连接的第一发光元件LD1一起形成。
第二发光元件LD2可以在第三电极EL3和第四电极EL4之间以相同(例如，基本上相同)的方向对准。例如，第二发光元件LD2中的每个的一端可以连接到第三电极EL3，并且其另一端可以连接到第四电极EL4。第二串联级SET2可以与在第三电极EL3和第四电极EL4之间以相同(例如，基本上相同)的方向连接的第二发光元件LD2一起形成。
第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或前表面)，并且可以将发光元件LD中的每个的两端暴露于外部。
第二绝缘层INS2可以形成为单层或多层，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2还可以固定相应的发光元件LD。第二绝缘层INS2可以包括无机绝缘层，其具有保护发光元件LD中的每个的有源层12免受外部氧气和湿气影响的特征。然而，本公开不限于此。根据在其中应用以上描述的发光元件LD作为光源的显示装置DD的设计条件，第二绝缘层INS2也可以由包括有机材料的有机绝缘层形成。
在像素PXL的像素区域PXA中完成发光元件LD的对准之后，可以在发光元件LD上形成第二绝缘层INS2，并且因此可以防止或减少发光元件LD从对准位置偏离。如果在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在空的间隙(或空间)，则可以在形成第二绝缘层INS2的工艺中利用第二绝缘层INS2填充该间隙。因此，第二绝缘层INS2可以由具有填充第一绝缘层INS1和发光元件LD之间的间隙的特征的有机绝缘层形成。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以设置和/或形成在第一电极EL1至第四电极EL4上。
第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以配置成将第一电极EL1至第四电极EL4更稳定地电连接到发光元件LD。
可以在第一电极EL1上设置和/或形成第一接触电极CNE1。第一接触电极CNE1可以与通过第一绝缘层INS1暴露于外部的第一电极EL1直接接触，以电和/或物理地连接到第一电极EL1。此外，第一接触电极CNE1可以设置和/或形成在第一发光元件LD1的每个的一端上，以电和/或物理地连接到第一发光元件LD1的每个的一端。因此，第一电极EL1和第一发光元件LD1中的每个的一端可以通过第一接触电极CNE1彼此电连接。
第二接触电极CNE2可以设置和/或形成在第四电极EL4上。第二接触电极CNE2可以与通过第一绝缘层INS1暴露于外部的第四电极EL4直接接触，以电和/或物理地连接到第四电极EL4。此外，第二接触电极CNE2可以电和/或物理地连接到第二发光元件LD2中的每个的另一端。因此，第四电极EL4和第二发光元件LD2中的每个的另一端可以通过第二接触电极CNE2彼此电连接。
第一接触电极CNE1和第二接触电极CNE2可以由各种合适的透明导电材料形成，以使从发光元件LD中的每个发射的光在显示装置DD的图像显示方向(例如，朝向衬底SUB的第二表面SF2的方向)上无损耗地行进。例如，第一接触电极CNE1和第二接触电极CNE2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种合适的透明导电材料(或物质)中的至少一种，并且可以配置成基本上透明或半透明的以满足预定的透光率(或透射率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于以上描述的实施方式。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2也可以由各种合适的不透明导电材料(或物质)形成。第一接触电极CNE1和第二接触电极CNE2也可以形成为单层或多层。
当在平面图中观察时，第一接触电极CNE1和第二接触电极CNE2中的每个可以具有在第二方向DR2上延伸的杆形状，但是本公开不限于此。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2的形状可以在第一接触电极CNE1和第二接触电极CNE2稳定地电连接到发光元件LD中的每个的范围内不同地改变。此外，第一接触电极CNE1和第二接触电极CNE2中的每个的形状可以通过考虑与布置在其下方的电极的连接关系而不同地改变。
中间电极CTE可以包括在第二方向DR2上延伸的第一中间电极CTE1和第二中间电极CTE2。
第一中间电极CTE1可以形成在第二电极EL2之上，并且当在平面图中观察时与第二电极EL2重叠。第一中间电极CTE1可以布置于在第二电极EL2上的第一绝缘层INS1上，以与第二电极EL2电绝缘。第一中间电极CTE1可以在每个像素PXL中的发光区域EMA中布置在第一发光元件LD1中的每个的另一端，以电和/或物理地连接到第一发光元件LD1。
第二中间电极CTE2可以形成在第三电极EL3之上，并且当在平面图中观察时与第三电极EL3重叠。第二中间电极CTE2可以设置于在第三电极EL3上的第一绝缘层INS1上，以与第三电极EL3电绝缘。第二中间电极CTE2可以在每个像素PXL的发光区域EMA中布置在第二发光元件LD2中的每个的一端上，以电和/或物理地连接到第二发光元件LD2。
第一中间电极CTE1和第二中间电极CTE2可以一体地形成以彼此连接。第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。第一中间电极CTE1可以与参考图8描述的第一中间电极CTE1具有相同(例如，基本上相同)的配置，并且第二中间电极CTE2可以与参考图8描述的第二中间电极CTE2具有相同(例如，基本上相同)的配置。中间电极CTE可以用作桥接电极(或连接电极)，其将第一发光元件LD1中的每个的另一端电连接到第二发光元件LD2中的每个的一端。例如，中间电极CTE可以是将第一串联级SET1连接到第二串联级SET2的桥接电极(或连接电极)。
第一接触电极CNE1、第二接触电极CNE2和中间电极CTE可以在平面图和剖视图中彼此间隔开。
第一接触电极CNE1可以面对中间电极CTE的一个区域，例如第一中间电极CTE1。第一接触电极CNE1和第一中间电极CTE1可以在相同(例如，基本上相同)的方向(例如，第二方向DR2)上延伸。第一接触电极CNE1和第一中间电极CTE1可以在第一方向DR1上彼此间隔开。第二接触电极CNE2可以面对中间电极CTE的另一区域，例如第二中间电极CTE2。第二接触电极CNE2和第二中间电极CTE2可以在第二方向DR2上延伸。第二接触电极CNE2和第二中间电极CTE2可以在第一方向DR1上彼此间隔开。
中间电极CTE可以由各种合适的透明导电材料(例如，合适的透明导电材料)形成，以使从发光元件LD中的每个发射的光在显示装置DD的图像显示方向(例如，朝向衬底SUB的第二表面SF2的方向)上无损耗地行进。
中间电极CTE可以与第一接触电极CNE1和第二接触电极CNE2设置在相同的层上，并且可以在相同的工艺中形成。例如，中间电极CTE以及第一接触电极CNE1和第二接触电极CNE2可以设置和/或形成在第二绝缘层INS2上。然而，本公开不限于此，并且中间电极CTE也可以与第一接触电极CNE1和第二接触电极CNE2设置在不同的层上，并且在一些实施方式中也可以以不同的工艺形成。
以上描述的第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以被定位成对应于像素PXL的第二区域A2，例如发光区域EMA。例如，第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE可以形成在第一绝缘层INS1上，以对应于光阻挡层LBP的第二开口OP2。
在一些实施方式中，支承构件可以位于第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个与第一绝缘层INS1之间。例如，如图13中所示，堤部图案BNKP可以位于第二中间电极CTE2和第二接触电极CNE2中的每个与第一绝缘层INS1之间。
堤部图案BNKP可以位于像素PXL的发光区域EMA中。堤部图案BNKP可以是将从发光元件LD发射的第一颜色的光引导到颜色转换层CCL的引导构件。例如，堤部图案BNKP可以是引导构件，其支承第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个的至少一部分并且改变表面轮廓(或形状)，使得第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE中的每个具有在第三方向DR3上突出的形状，以进一步将从发光元件LD发射的第一颜色的光朝向目标方向引导。
堤部图案BNKP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一些实施方式中，堤部图案BNKP可以包括单层的有机绝缘层和/或单层的无机绝缘层，但本公开不限于此。在一些实施方式中，堤部图案BNKP也可以设置成至少一个有机绝缘层和至少一个无机绝缘层在其中堆叠的多层的形式。然而，堤部图案BNKP的材料不限于以上描述的实施方式，并且在一些实施方式中，堤部图案BNKP还可以包括导电材料。在一个实施方式中，堤部图案BNKP还可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。
堤部图案BNKP可以具有梯形剖面，其具有从第一绝缘层INS1的一个表面(例如，上表面)朝向在第三方向DR3上的上部分变窄的宽度，但是本公开不限于此。在一些实施方式中，堤部图案BNKP也可以具有曲形表面，其具有半椭圆形状、半圆形形状(或半球形形状)等的剖面，所述剖面具有从第一绝缘层INS1的一个表面朝向在第三方向DR3上的上部分变窄的宽度。当在剖视图中观察时，堤部图案BNKP的形状不限于以上描述的实施方式，并且可以在可增加从发光元件LD中的每个发射的光的效率的范围内不同地改变。
颜色转换层CCL可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE上。
颜色转换层CCL可以包括与设定或特定颜色对应的颜色转换颗粒QD。颜色转换层CCL可以包括用于将从布置在像素PXL中的发光元件LD发射的第一颜色的光转换成第二颜色(或设定或特定颜色)的光的颜色转换颗粒QD。例如，当像素PXL是红色像素时，颜色转换层CCL可以包括红色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换成红光。作为另一示例，当像素PXL是绿色像素时，颜色转换层CCL可以包括绿色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换成绿光。作为另一示例，当像素PXL是蓝色像素时，颜色转换层CCL可以包括蓝色量子点的颜色转换颗粒QD，以将从发光元件LD发射的光转换成蓝光。
封盖层CPL可以设置和/或形成在颜色转换层CCL上。封盖层CPL可以与位于像素PXL的第一区域A1中的封盖层CPL具有相同(例如，基本上相同)的配置。封盖层CPL可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。例如，封盖层CPL可以具有一个或多个无机绝缘层或一个或多个有机绝缘层交替堆叠的结构。封盖层CPL可以完全覆盖颜色转换层CCL，从而防止或减少水分或湿气进入颜色转换层CCL中。
第二导电图案CP2可以设置和/或形成在封盖层CPL上。
第二导电图案CP2可以设置和/或形成在封盖层CPL上，以对应于发光区域EMA。第二导电图案CP2可以是用于将从颜色转换层CCL发射的第二颜色的光引导在显示装置DD的图像显示方向(朝向衬底SUB的第二表面SF2的方向)上的引导构件。为此，第二导电图案CP2可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括不透明的金属。
当在平面图中观察时，第二导电图案CP2可以与发光区域EMA重叠，并且可以不与位于第二区域A2中的光阻挡层LBP重叠。第二导电图案CP2可以形成为覆盖整个发光区域EMA的形状。尽管图9以矩形形状示出了第二导电图案CP2，但是本公开不限于此。在一些实施方式中，第二导电图案CP2的形状可以在像素PXL的发光区域EMA能够被充分地覆盖的范围内不同地改变。
第二导电图案CP2可以与位于像素PXL的第一区域A1中的第一导电图案CP1形成在相同的层上，并且可以包括相同(例如，基本上相同)的材料，并且可以在相同的工艺中形成。
外涂层OC可以设置和/或形成在第二导电图案CP2上。外涂层OC可以与位于像素PXL的第一区域A1中的外涂层OC具有相同(例如，基本上相同)的结构。
保护膜PTF可以设置和/或形成在外涂层OC上。保护膜PTF可以与位于像素PXL的第一区域A1中的保护膜PTF具有相同的结构。
当驱动电流通过包括在像素PXL的像素电路PXC中的第一晶体管T1从第一电力线PL1途经像素电路PXC流到第二电力线PL2时，驱动电流可以通过第一晶体管T1和上电极UE流入第一电极EL1中。驱动电流通过与第一电极EL1和第一发光元件LD1直接接触(或与之连接)的第一接触电极CNE1流到中间电极CTE。因此，第一串联级SET1中的第一发光元件LD1可以发射具有与分配给第一发光元件LD1中的每个的电流对应的亮度的光。流经中间电极CTE的驱动电流通过中间电极CTE和第二发光元件LD流到第二接触电极CNE2。因此，第二串联级SET2中的第二发光元件LD2可以发射具有与分配给第二发光元件LD2中的每个的电流对应的亮度的光。
以上述方式，像素PXL的驱动电流可以顺序地流过第一串联级SET1的第一发光元件LD1和第二串联级SET2的第二发光元件LD2。因此，每个像素PXL可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
如上所述，像素PXL布置在衬底SUB的第一表面SF1上，并且在其上布置驱动器DRP，从而最小化或减小衬底SUB的第二表面SF2(或显示表面)上的非显示区域NDA的尺寸，并且因此，可以向用户提供更宽的屏幕。此外，当在每个显示装置DD中最小化或减小非显示区域(参见图3的“DD_NDA”)时，当实施使用多个显示装置DD的多屏幕显示装置(参见图1的“TDD”)时，最小化显示装置DD之间的边界区域的视觉识别，并且因此可以获得具有提高的质量的图像。
此外，根据以上描述的实施方式，在衬底SUB的第一表面SF1上形成像素PXL，并且在其上形成焊盘电极PD。在焊盘电极PD上形成包括通孔THL的保护膜PTF之后，驱动器DRP和像素PXL通过连接构件CM彼此电连接。当像素PXL和驱动器DRP顺序地形成在衬底SUB的同一表面(例如，第一表面SF1)上时，与通过在衬底SUB的一个表面上形成像素PXL、上下旋转衬底SUB、通过使用激光在衬底SUB的后表面上形成过孔、利用导电填充层填充过孔并将驱动器DRP电连接到像素PXL而制造的相关技术的显示装置相比，可以简化制造工艺。
在一些实施方式中，如图11中所示，偏振膜POL可以位于像素PXL的第一区域A1和第二区域A2中。
偏振膜POL可以设置和/或形成在衬底SUB的第二表面SF2上。偏振膜POL可以防止由于引入外部光而视觉识别到位于衬底SUB的第一表面SF1上的配置元件。
在下面的实施方式中，将主要参考图14来描述位于显示装置DD的非显示区域DD_NDA中的配置元件和驱动器DRP的布置结构。
图14是图4的部分EA的示意性放大剖视图。
对于图14的显示装置，将主要描述与以上描述的实施方式的不同之处，以避免冗余描述。在本公开的实施方式中没有具体描述的部分与在以上描述的实施方式中的部分相同，并且相同的附图标记指示相同的配置元件，并且类似的附图标记指示类似的配置元件。
参考图4和图14，显示部分DPP和驱动器DRP可以布置在显示装置DD的非显示区域DD_NDA中。
位于非显示区域DD_NDA中的显示部分DPP可以包括多个绝缘层(其顺序地形成在衬底SUB的第一表面SF1上)、信号线SL、第三桥接图案BRP3、光阻挡层LBP、封盖层CPL、第三导电图案CP3、平坦化层OC、焊盘电极PD、保护膜PTF以及连接构件CM。
信号线SL可以是电连接到焊盘电极PD并且将预定信号(或预定电压)传输到位于显示区域DD_DA中的像素PXL的扇出线。信号线SL可以是设置和/或形成在第一层间绝缘层ILD1上的第三导电层。例如，信号线SL可以与位于显示区域DD_DA中的数据线(参见图9的“Dj”)一体地形成，以连接到数据线Dj。在一些实施方式中，信号线SL也可以是电连接到扫描线(参见图9的“Si”)和控制线(参见图9的“CLi”)的扇出线。根据另一实施方式，信号线SL也可以是电连接到第一电力线(参见图9的“PL1”)的扇出线或电连接到第二电力线(参见图9的“PL2”)的扇出线。
在以上描述的实施方式中，信号线SL被描述为形成在第一层间绝缘层ILD1上的第三导电层，但是本公开不限于此。在一些实施方式中，信号线SL可以是形成在形成于衬底SUB的第一表面SF1上的绝缘层中的一个上的导电层。
信号线SL可以电连接到第三桥接图案BRP3。
第三桥接图案BRP3可以形成在保护层PSV上，并且可以与参考图9描述的第一桥接图案BRP1和第二桥接图案BRP2形成在相同的层上，并且可以包括相同(例如，基本上相同)的材料，并且可以在相同的工艺中形成。第三桥接图案BRP3可以是将信号线SL电连接到焊盘电极PD的第一中间介质。
第一绝缘层INS1可以形成在第三桥接图案BRP3上，并且光阻挡层LBP和封盖层CPL可以顺序地形成在第一绝缘层INS1上。第一绝缘层INS1、光阻挡层LBP和封盖层CPL中的每个可以部分地开口，以暴露第三桥接图案BRP3的一个区域。
第三导电图案CP3可以形成在封盖层CPL上。第三导电图案CP3可以电连接到由第一绝缘层INS1、光阻挡层LBP和封盖层CPL暴露的第三桥接图案BRP3。第三导电图案CP3可以与参考图9描述的第一导电图案CP1和第二导电图案CP2形成在相同的层上，并且可以包括相同(例如，基本上相同)的材料，并且可以在相同的工艺中形成。
外涂层OC可以形成在第三导电图案CP3上。外涂层OC可以是用于减小由在非显示区域DD_NDA中布置在外涂层OC下方的配置元件生成的台阶差的平坦化层。外涂层OC可以部分地开口以暴露第三导电图案CP3的一个区域。在一个实施方式中，第三导电图案CP3可以是将信号线SL电连接到焊盘电极PD的第二中间介质。
焊盘电极PD可以形成在外涂层OC上。焊盘电极PD可以将驱动器DRP电连接到第三导电图案CP3。
保护膜PTF可以形成在焊盘电极PD上。保护膜PTF可以部分地开口以暴露焊盘电极PD的一个区域。
保护膜PTF可以由与衬底SUB相同(例如，基本上相同)的材料形成，但是本公开不限于此。保护膜PTF可以包括至少一个通孔THL。连接构件CM可以布置在通孔THL中。
驱动器DRP可以位于保护膜PTF之上，以通过连接构件CM电连接到焊盘电极PD。
图15至图35是示出根据实施方式的制造显示装置的方法的示意性剖视图。
在下文中，将根据参考图15至图35的制造方法顺序地描述根据图10中所示的实施方式的显示装置。
参考图9、图10和图15，提供衬底SUB。随后，在衬底SUB上在第一区域A1中形成第一导电层。第一导电层可以包括底部金属层BML。
参考图9、图10、图15和图16，在包括底部金属层BML的衬底SUB的整个表面上形成缓冲层BFL。随后，在缓冲层BFL上形成半导体层SCL。
半导体层SCL可以由硅(例如，非晶硅)形成，或者也可以由多晶硅形成。当半导体层SCL由非晶硅形成时，可以通过使用激光等进一步执行结晶工艺。
在一些实施方式中，半导体层SCL可以由半导体氧化物形成，其中半导体氧化物包括包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)等。这些可以单独使用或彼此组合使用。
半导体层SCL可以仅形成在像素PXL(或像素区域PXA)的第一区域A1中，但本公开不限于此。在一些实施方式中，半导体层SCL也可以形成在像素PXL(或像素区域PXA)的第二区域A2中。
参考图9和图10以及图15至图17，在包括半导体层SCL的缓冲层BFL上形成栅极绝缘层GI。在一些实施方式中，栅极绝缘层GI也可以仅形成在像素区域PXA的除了发光区域EMA之外的区域中。
在栅极绝缘层GI上形成第二导电层。
第二导电层可以包括位于像素PXL(或像素区域PXA)的第一区域A1中的存储电容器Cst的下电极LE、第一栅电极GE1至第三栅电极GE3、初始化电力线IPL、控制线CLi和扫描线Si。
半导体层SCL的与第一栅电极GE1重叠的一个区域可以变成第一有源图案ACT1。第一有源图案ACT1的不与第一栅电极GE1重叠的两侧可以变成第一源极区域SE1和第一漏极区域DE1。第一有源图案ACT1、第一栅电极GE1、第一源极区域SE1和第一漏极区域DE1可以配置第一晶体管T1。
半导体层SCL的与第二栅电极GE2重叠的一个区域可以变成第二有源图案ACT2。第二有源图案ACT2的不与第二栅电极GE2重叠的两侧可以变成第二源极区域SE2和第二漏极区域DE2。第二有源图案ACT2、第二栅电极GE2、第二源极区域SE2和第二漏极区域DE2可以配置第二晶体管T2。
半导体层SCL的与第三栅电极GE3重叠的一个区域可以变成第三有源图案ACT3。第三有源图案ACT3的不与第三栅电极GE3重叠的两侧可以变成第三源极区域SE3和第三漏极区域DE3。第三有源图案ACT3、第三栅电极GE3、第三源极区域SE3和第三漏极区域DE3可以配置第三晶体管T3。
参考图9和图10以及图15至图18，在第一晶体管T1至第三晶体管T3上形成绝缘材料层，执行使用掩模的工艺，并且因此形成包括多个接触孔CH的第一层间绝缘层ILD1。
通过以上描述的工艺，可以形成穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL以暴露底部金属层BML的一个区域的接触孔CH，并且可以形成穿过第一层间绝缘层ILD1和栅极绝缘层GI以暴露第一源极区域SE1和第二源极区域SE2以及第一漏极区域DE1、第二漏极区域DE2和第三漏极区域DE3中的每个的接触孔CH。
此外，可以通过以上描述的工艺形成穿过第一层间绝缘层ILD1以暴露初始化电力线IPL的一个区域的接触孔CH。
参考图9和图10以及图15至图19，在第一层间绝缘层ILD1上形成第三导电层。
第三导电层可以包括连接线CNL(其位于像素PXL(或像素区域PXA)的第一区域A1中)、存储电容器Cst的上电极UE、数据线Dj和第一电力线PL1。
数据线Dj可以通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第二漏极区域DE2。
第一电力线PL1可以通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第一漏极区域DE1。
上电极UE可以通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第一源极区域SE1。此外，上电极UE可以通过穿过第一层间绝缘层ILD1、栅极绝缘层GI和缓冲层BFL的接触孔CH电连接到底部金属层BML。
连接线CNL可以通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔CH电连接到第三漏极区域DE3。此外，连接线CNL可以通过穿过第一层间绝缘层ILD1的接触孔CH电连接到初始化电力线IPL。
参考图9和图10以及图15至图20，在包括第三导电层的第一层间绝缘层ILD1的整个表面上形成第二层间绝缘层ILD2。随后，在发光区域EMA(其是像素PXL(或像素区域PXA)的第二区域A2)中形成滤色器CF。在一个实施方式中，滤色器CF可以形成在第二层间绝缘层ILD2上，以仅对应于像素PXL的发光区域EMA。
参考图9和图10以及图15至图21，在将绝缘材料层涂覆在包括滤色器CF的第二层间绝缘层ILD2的整个表面上之后，执行使用掩模的工艺以形成包括接触孔CH的保护层PSV。
在以上描述的工艺中，可以形成穿过保护层PSV和第二层间绝缘层ILD2以暴露上电极UE和数据线Dj中的每个的一个区域的接触孔CH。
参考图9和图10以及图15至图22，在保护层PSV上形成第四导电层。
第四导电层可以包括位于像素PXL(或像素区域PXA)的第一区域A1中的第一桥接图案BRP1和第二桥接图案BRP2以及第二电力线PL2。
第一桥接图案BRP1可以通过穿过保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到数据线Dj。
第二桥接图案BRP2可以通过穿过保护层PSV和第二层间绝缘层ILD2的接触孔CH电连接到上电极UE。
参考图9和图10以及图15至图23，在保护层PSV上形成第五导电层。第五导电层可以包括位于像素PXL(或像素区域PXA)的第二区域A2中的第一电极EL1至第四电极EL4。
第一电极EL1可以形成在保护层PSV和第二桥接图案BRP2的至少一部分上，以电和/或物理地连接到第二桥接图案BRP2。当第一电极EL1连接到第二桥接图案BRP2时，第一电极EL1可以电连接到位于像素PXL(或像素区域PXA)的第一区域A1中的上电极UE。
第二电极EL2可以位于保护层PSV上以在第一方向DR1上与第一电极EL1间隔开。
在一个或多个实施方式中，第三电极EL3也可以位于保护层PSV上，以在第一方向DR1上与第二电极EL2间隔开。
第四电极EL4可以形成在保护层PSV和第二电力线PL2的至少一部分上，以在第一方向DR1上与第二电极EL2和第三电极EL3间隔开。第四电极EL4可以形成在第二电力线PL2上，以电和/或物理地连接到第二电力线PL2。
以上描述的第一电极EL1至第四电极EL4可以由透明导电材料(或物质)形成，所述透明导电材料(或物质)能够通过使从发光元件LD发射的第一颜色的光穿过其来最小化或减少光损耗。
参考图9和图10以及图15至图24，在包括第一电极EL1至第四电极EL4的保护层PSV的整个表面上涂覆绝缘材料层之后，执行使用掩模的工艺以形成部分地开口以暴露布置在其下方的一些配置元件的第一绝缘层INS1。
通过以上描述的工艺，第一桥接图案BRP1、第一电极EL1和第四电极EL4中的每个的一部分可以暴露于外部。
参考图9和图10以及图15至图25，在第一绝缘层INS1上形成堤部BNK。堤部BNK可以在第一绝缘层INS1上形成在像素PXL(或像素区域PXA)的第一区域A1中。
堤部BNK可以是用于确定发光元件LD在像素PXL(或像素区域PXA)中的对准位置(或供应位置)的结构。当将像素PXL(或像素区域PXA)中的发光元件LD对准在第一区域A1中时，堤部BNK可以将发光元件LD的对准位置引导到目标区域。
参考图9和图10以及图15至图26，通过向第一电极EL1至第四电极EL4中的每个施加对准信号(或对准电压)，在第一电极EL1至第四电极EL4之间形成电场。
第一电极EL1至第四电极EL4中的每个可以是对准电极(或对准线)，其使发光元件LD在像素PXL(或像素区域PXA)的第二区域A2中对准。
当具有预定电压和周期的AC电压或直流(DC)电压的对准信号(或对准电压)被施加到第一电极EL1至第四电极EL4中的每个时，可以形成根据第一电极EL1至第四电极EL4中的两个相邻电极之间的电势差的电场。在两个相邻电极之间形成电场的状态下，通过使用喷墨印刷方法等将包括发光元件LD的混合溶液引入到像素PXL(或像素区域PXA)中。例如，可以将喷墨喷嘴布置在像素PXL(或像素区域PXA)的第二区域A2中的第一绝缘层INS1上，并且可以通过喷墨喷嘴将其中混合有多个发光元件LD的混合溶剂引入到像素区域PXA中。这里，溶剂可以包括丙酮、水、醇和甲苯中的至少一种，但本公开不限于此。例如，溶剂可以是油墨或糊剂的形式。将发光元件LD引入到像素PXL(或像素区域PXA)中的方法不限于以上描述的实施方式，并且引入发光元件LD的方法可以不同地改变。
在引入发光元件LD之后，可以去除溶剂。
当将发光元件LD引入到像素区域PXA中时，发光元件LD的自对准可以通过在第一电极EL1至第四电极EL4之间形成的电场来引导。通过在第一电极EL1至第四电极EL4之间形成的电场，第一发光元件LD1在第一电极EL1和第二电极EL2之间对准，并且第二发光元件LD2可以在第三电极EL3和第四电极EL4之间对准。第一发光元件LD1和第二发光元件LD2可以在像素PXL(或像素区域PXA)的第二区域A2中在位于由堤部BNK围绕的发光区域EMA中的第一绝缘层INS1上对准。
参考图9和图10以及图15至图27，在包括发光元件LD的第一绝缘层INS1的整个表面上涂覆绝缘材料层之后，执行使用掩模的工艺以在发光元件LD中的每个的一个表面上形成第二绝缘层INS2。第二绝缘层INS2可以形成为单层或多层，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。
第二绝缘层INS2可以形成在发光元件LD中的每个的一个表面上，以将相关发光元件LD的两端暴露于外部。第二绝缘层INS2可以形成在发光元件LD中的每个的一个表面上，以固定发光元件LD，并且因此，可以防止或减少发光元件LD从对准位置偏离。
参考图9和图10以及图15至图28，在第二绝缘层INS2上形成第六导电层。第六导电层可以包括位于像素PXL(或像素区域PXA)的第二区域A2中的第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE。
第一接触电极CNE1可以形成在第一绝缘层INS1、第二绝缘层INS2、第一电极EL1和第一发光元件LD1中的每个的一端上。第一接触电极CNE1可以直接形成在由第一绝缘层INS1暴露的第一电极EL1和第一发光元件LD1中的每个的一端上，以将第一电极EL1电连接到第一发光元件LD1。
第二接触电极CNE2可以形成在第一绝缘层INS1、第二绝缘层INS2、第四电极EL4和第二发光元件LD2中的每个的另一端上。第二接触电极CNE2可以直接形成在由第一绝缘层INS1暴露的第四电极EL4和第二发光元件LD2中的每个的另一端上，以将第四电极EL4电连接到第二发光元件LD2。
中间电极CTE可以包括第一中间电极CTE1和第二中间电极CTE2。
第一中间电极CTE1可以形成于在第二电极EL2上的第一绝缘层INS1上，以与第二电极EL2电绝缘。第二中间电极CTE2可以形成于在第三电极EL3上的第一绝缘层INS1上，以与第三电极EL3电绝缘。
参考图9和图10以及图15至图29，在像素PXL(或像素区域PXA)的第一区域A1中形成光阻挡层LBP。
光阻挡层LBP可以包括第一开口OP1至第三开口OP3。
第一开口OP1可以暴露由第一区域A1中的第一绝缘层INS1暴露的第一桥接图案BRP1。当在平面图中观察时，第一开口OP1可以对应于第一桥接图案BRP1。第二开口OP2可以暴露位于发光区域EMA中的配置元件，例如第一接触电极CNE1和第二接触电极CNE2以及中间电极CTE。当在平面图中观察时，第二开口OP2可以对应于像素PXL(或像素区域PXA)的发光区域EMA。第三开口OP3可以在第一区域A1中暴露第二电力线PL2、第四电极EL4和第二接触电极CNE2的接触部分。
光阻挡层LBP的至少一部分可以形成在堤部BNK上，以与堤部BNK一起实施坝部分DAM，以确定颜色转换层CCL的供应位置。
以上描述的光阻挡层LBP可以包括光阻挡材料，其减少在像素PXL和相邻像素PXL之间泄漏光的光泄漏缺陷，并且可以包括例如黑色矩阵。
参考图9和图10以及图15至图30，在像素PXL(或像素区域PXA)的第二区域A中形成包括颜色转换颗粒QD的颜色转换层CCL。
颜色转换层CCL可以以填充由坝部分DAM围绕的空间A的形式形成。所述空间A是像素区域PXA的由坝部分DAM围绕的一个区域，并且可以对应于像素区域PXA中的从其发射光的发光区域EMA。
参考图9和图10以及图15至图31，在像素PXL(或像素区域PXA)的第一区域A1和第二区域A2的整个表面上形成封盖层CPL。封盖层CPL可以在第一区域A1中部分地开口，以暴露第一绝缘层INS1的一个区域和第一桥接图案BRP1的由第一开口OP1暴露的一个区域。
参考图9和图10以及图15至图32，在像素PXL(或像素区域PXA)的第一区域A1中形成第一导电图案CP1，并且在像素PXL(或像素区域PXA)的第二区域A2中形成第二导电图案CP2。
第一导电图案CP1可以形成在封盖层CPL和所暴露的第一桥接图案BRP1上。第一导电图案CP1可以电和/或物理地连接到第一桥接图案BRP1。
第二导电图案CP2可以在颜色转换层CCL上形成在封盖层CPL上。第二导电图案CP2可以是形成在颜色转换层CCL之上以将最终从颜色转换层CCL发射的光朝向衬底SUB的第二表面SF2引导的引导构件。
第一导电图案CP1和第二导电图案CP2可以包括相同(例如，基本上相同)的材料，并且可以通过相同的工艺形成。第一导电图案CP1和第二导电图案CP2可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括不透明的金属。
参考图9和图10以及图15至图33，在第一导电图案CP1和第二导电图案CP2的整个表面上形成外涂层OC。
外涂层OC可以部分地开口以暴露第一导电图案CP1的一个区域。
参考图9和图10以及图15至图34，在外涂层OC上形成焊盘电极PD。
可以在所暴露的第一导电图案CP1上形成焊盘电极PD，以电和/或物理地连接到第一导电图案CP1。在一个实施方式中，焊盘电极PD可以由导电材料(或物质)形成。
参考图9和图10以及图15至图35，在包括焊盘电极PD的外涂层OC上形成保护膜PTF。
保护膜PTF可以包括通孔THL，其部分地开口以暴露焊盘电极PD的一个区域。连接构件CM可以布置在通孔THL中。驱动器(参见图4的“DRP”)可以位于连接构件CM上以将驱动器DRP电连接到焊盘电极PD。
在通过以上描述的制造工艺形成的显示装置中，可以通过在衬底SUB的同一表面(例如，第一表面SF1)上顺序地形成像素PXL和驱动器DRP，来简化制造工艺，并且由于图像显示在衬底SUB的不在其上布置像素PXL和驱动器DRP的第二表面SF2上，因而可以最小化或减少第二表面SF2(或显示表面)的非显示区域，并且因此，可以向用户提供更宽的屏幕。
尽管已经参考本公开的优选实施方式做出了以上描述，但是本领域的技术人员或相关技术领域中的普通技术人员将理解，在不背离所附的权利要求书中描述的本公开的构思和技术范围的范围内，本公开可以不同地修改和改变。
因此，本公开的技术范围不限于说明书的详细描述中所描述的内容，而是应由权利要求书确定。

Claims (20)

1.显示装置，包括：
衬底，包括多个像素区域，所述多个像素区域中的每个包括第一区域和第二区域；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括显示元件部分，所述显示元件部分包括发射第一颜色的光的多个发光元件，以及
其中，所述显示元件部分包括：
滤色器，位于所述衬底的第一表面上并且对应于所述第二区域；
第一电极和第二电极，设置在所述滤色器上，并且在第一方向上彼此间隔开；
所述发光元件，布置在所述第一电极和所述第二电极之间；
第一接触电极和第二接触电极，所述第一接触电极设置在所述第一电极上，所述第二接触电极设置在所述第二电极上；以及
颜色转换层，设置在所述第一接触电极和所述第二接触电极上，并且包括将所述第一颜色的所述光转换成第二颜色的光并且发射所述光的颜色转换颗粒。
2.根据权利要求1所述的显示装置，其中：
所述第二区域包括从其发射所述第二颜色的所述光的发光区域；以及
当在剖面中观察时，所述滤色器和所述颜色转换层在所述第二区域中彼此重叠，且所述发光元件在所述滤色器和所述颜色转换层之间。
3.根据权利要求2所述的显示装置，其中，所述像素还包括：
至少一个晶体管，设置在所述第一表面上以对应于所述第一区域；
至少一个信号线，电连接到所述晶体管；以及
第一绝缘层，设置在所述晶体管和所述信号线上。
4.根据权利要求3所述的显示装置，还包括：
第一桥接图案和第二桥接图案，设置在所述第一绝缘层上以与所述第一区域对应；以及
第二绝缘层，设置在所述第一桥接图案和所述第二桥接图案上，并且暴露所述第一桥接图案的一部分、所述第一电极的一部分和所述第二电极的一部分，
其中，所述第二桥接图案电连接到所述第一电极和所述第二电极中的一个。
5.根据权利要求4所述的显示装置，还包括：
光阻挡层，位于所述第一桥接图案和所述第二桥接图案上，并且包括与所述发光区域对应的开口，
其中，所述颜色转换层设置在所述开口中。
6.根据权利要求5所述的显示装置，还包括：
第一导电图案，在所述第一区域中位于所述第一桥接图案上，并且与所述第一桥接图案电连接；以及
第二导电图案，在所述第二区域中位于所述颜色转换层上，
其中，所述第一导电图案和所述第二导电图案包括相同的材料。
7.根据权利要求6所述的显示装置，其中，
所述第一导电图案和所述第二导电图案包括具有预定反射率的导电材料。
8.根据权利要求7所述的显示装置，其中，
所述第二导电图案是将从所述颜色转换层发射的所述第二颜色的所述光朝向所述衬底的与所述第一表面相对的第二表面引导的引导构件。
9.根据权利要求8所述的显示装置，还包括：
平坦化层，设置在所述第一导电图案和所述第二导电图案上并且暴露所述第一导电图案的一个区域；以及
焊盘电极，设置在所述平坦化层上，
其中，所述焊盘电极电连接到所述第一导电图案的由所述平坦化层暴露的所述一个区域。
10.根据权利要求9所述的显示装置，还包括：
保护膜，位于所述焊盘电极上并且包括暴露所述焊盘电极的一个区域的至少一个通孔；以及
连接构件，位于所述通孔中，并且电连接到所述焊盘电极。
11.根据权利要求10所述的显示装置，还包括：
驱动器，设置在所述保护膜上，并且通过所述连接构件电连接到所述焊盘电极。
12.根据权利要求11所述的显示装置，其中，
所述驱动器在所述衬底的所述第一表面上位于所述像素之上。
13.根据权利要求11所述的显示装置，还包括：
堤部，在所述第一区域中定位成与所述发光区域相邻，
其中，所述光阻挡层位于所述堤部上。
14.根据权利要求1所述的显示装置，还包括：
堤部图案，设置在所述第一接触电极和所述第二绝缘层之间以及所述第二接触电极和所述第二绝缘层之间，以与所述第二区域对应。
15.根据权利要求1所述的显示装置，还包括：
偏振膜，设置在所述衬底的与所述第一表面相对的第二表面上。
16.制造显示装置的方法，包括：
在衬底上提供包括具有第一区域和第二区域的至少一个像素区域的像素；
其中，提供所述像素包括：
在所述衬底的第一表面上形成至少一个晶体管和电连接到所述晶体管的至少一个信号线；
在所述晶体管和所述信号线上形成第一绝缘层；
在所述第一绝缘层上形成滤色器以与所述第二区域对应；
在包括所述滤色器的所述第一绝缘层上形成包括多个接触孔的第二绝缘层；
在所述第二绝缘层上形成第一桥接图案和第二桥接图案；
在包括所述第一桥接图案和所述第二桥接图案的所述第二绝缘层上形成第一电极和第二电极，以与所述第二区域对应；
将发射第一颜色的光的发光元件对准在所述第一电极和所述第二电极之间；
在所述发光元件上形成第一接触电极和第二接触电极；
形成设置在所述第一区域中并且包括暴露所述第一接触电极和所述第二接触电极的开口的光阻挡层；以及
在所述开口中形成颜色转换层。
17.根据权利要求16所述的方法，还包括：
在形成所述颜色转换层之后：
形成封盖层，所述封盖层设置在所述光阻挡层和所述颜色转换层的整个表面上，并暴露所述第一桥接图案的一部分；
形成第一导电图案以及形成第二导电图案，其中，所述第一导电图案设置在所述光阻挡层上的所述封盖层上并且电连接到所述第一桥接图案，所述第二导电图案在所述颜色转换层上的所述封盖层上；
形成平坦化层，所述平坦化层设置在所述第一导电图案和所述第二导电图案的整个表面上，以与所述第一区域和所述第二区域对应，并且暴露所述第一导电图案的一部分；
形成焊盘电极，所述焊盘电极设置在所述平坦化层上，并且电连接到所述第一导电图案；以及
形成保护膜，所述保护膜设置在包括所述焊盘电极的所述平坦化层上并且包括暴露所述焊盘电极的一部分的通孔。
18.根据权利要求17所述的方法，还包括：
在所述保护膜上形成导电连接构件，以与所述通孔对应；以及
布置通过所述导电连接构件电连接到所述焊盘电极的驱动器。
19.根据权利要求17所述的方法，其中，
所述第二区域包括从其发射所述第一颜色的光的发光区域，以及
所述滤色器和所述颜色转换层在所述第二区域中彼此重叠，且所述发光元件在所述滤色器和所述颜色转换层之间。
20.根据权利要求17所述的方法，其中，
所述颜色转换层包括颜色转换颗粒，所述颜色转换颗粒吸收所述第一颜色的所述光并且发射第二颜色的光，
所述第一导电图案和所述第二导电图案包括具有预定反射率的导电材料，以及
所述第二导电图案将从所述颜色转换层发射的所述第二颜色的所述光朝向所述第一衬底的与所述第一表面相对的第二表面引导。
CN202180072065.5A 2020-10-22 2021-08-25 显示装置及其制造方法 Pending CN116547806A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200137844A KR20220053766A (ko) 2020-10-22 2020-10-22 표시 장치 및 그의 제조 방법
KR10-2020-0137844 2020-10-22
PCT/KR2021/011396 WO2022085923A1 (ko) 2020-10-22 2021-08-25 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN116547806A true CN116547806A (zh) 2023-08-04

Family

ID=81257560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180072065.5A Pending CN116547806A (zh) 2020-10-22 2021-08-25 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20220130896A1 (zh)
KR (1) KR20220053766A (zh)
CN (1) CN116547806A (zh)
WO (1) WO2022085923A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117501839A (zh) * 2022-05-31 2024-02-02 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102328085B1 (ko) * 2017-11-30 2021-11-17 엘지디스플레이 주식회사 전계발광 표시장치
KR102546733B1 (ko) * 2018-03-30 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102624297B1 (ko) * 2018-10-02 2024-01-15 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2022085923A1 (ko) 2022-04-28
US20220130896A1 (en) 2022-04-28
KR20220053766A (ko) 2022-05-02

Similar Documents

Publication Publication Date Title
KR20220006164A (ko) 표시 장치
CN116438656A (zh) 像素和包括该像素的显示装置
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN116547806A (zh) 显示装置及其制造方法
US20220158054A1 (en) Display device
CN115707288A (zh) 显示设备
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
CN115803853A (zh) 显示装置
EP3971970A1 (en) Display device and method of fabricating display device
US20220109085A1 (en) Display device and manufacturing method thereof
EP4261886A1 (en) Pixel and display device having the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
KR20230126247A (ko) 화소 및 이를 포함한 표시 장치
KR20220054508A (ko) 표시 장치 및 그의 제조 방법
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
KR20230030124A (ko) 표시 장치
KR20230016133A (ko) 표시 장치
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20230117018A (ko) 표시 장치
KR20220040576A (ko) 표시 장치 및 그의 제조 방법
KR20240017272A (ko) 화소 및 이를 구비한 표시 장치
KR20230134636A (ko) 화소 및 이를 포함한 표시 장치
KR20210155440A (ko) 화소 및 이를 구비한 표시 장치
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination