KR102546733B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102546733B1
KR102546733B1 KR1020180037528A KR20180037528A KR102546733B1 KR 102546733 B1 KR102546733 B1 KR 102546733B1 KR 1020180037528 A KR1020180037528 A KR 1020180037528A KR 20180037528 A KR20180037528 A KR 20180037528A KR 102546733 B1 KR102546733 B1 KR 102546733B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
disposed
layer
light
Prior art date
Application number
KR1020180037528A
Other languages
English (en)
Other versions
KR20190115160A (ko
Inventor
조현민
박용한
김성철
추혜용
김대현
송근규
이주열
임백현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180037528A priority Critical patent/KR102546733B1/ko
Priority to US16/219,707 priority patent/US10854672B2/en
Priority to CN201910202304.9A priority patent/CN110323243A/zh
Publication of KR20190115160A publication Critical patent/KR20190115160A/ko
Priority to US17/108,304 priority patent/US11798975B2/en
Priority to KR1020230078276A priority patent/KR20230100704A/ko
Application granted granted Critical
Publication of KR102546733B1 publication Critical patent/KR102546733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

본 발명은 출광 효율 및 표시 품질이 향상된 표시 장치에 관한 것으로, 기판; 기판 상에 배치된 박막 트랜지스터; 기판 상에 배치되고, 박막 트랜지스터에 연결된 제1 전극; 기판 상에 제1 전극과 이격되어 배치된 제2 전극; 제1 및 제2 전극 사이에 배치되고, 제1 및 제2 전극에 각각 전기적으로 연결된 복수의 발광 소자; 복수의 발광 소자 상에 배치된 절연층; 및 절연층 상에 배치된 반사층;을 포함하고, 복수의 발광 소자는 각각 제1 반도체층, 제1 반도체층 상에 배치된 활성층, 및 활성층 상에 배치된 제2 반도체층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치(Display Device)는 광을 방출하는 소자를 가지고 화상을 표시한다. 표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP) 및 전기 영동 표시 장치(electrophoretic display) 등으로 분류된다.
또한, 최근에는, 나노 미터 또는 마이크로 미터 사이즈의 초소형 발광 소자를 포함하는 표시 장치가 연구 개발되고 있다. 초소형 발광 소자는 n형 반도체 결정과 p형 반도체 결정이 서로 접합된 구조를 갖는 반도체 소자로써, 전기 신호를 원하는 영역의 파장대역을 가지는 광으로 변환하여 방출하는 반도체 소자이다.
본 발명은 나노 미터 또는 마이크로 미터 사이즈의 초소형 발광 소자를 포함하며, 출광 효율 및 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 기판; 기판 상에 배치된 박막 트랜지스터; 기판 상에 배치되고, 박막 트랜지스터에 연결된 제1 전극; 기판 상에 제1 전극과 이격되어 배치된 제2 전극; 제1 및 제2 전극 사이에 배치되고, 제1 및 제2 전극에 각각 전기적으로 연결된 복수의 발광 소자; 복수의 발광 소자 상에 배치된 절연층; 및 절연층 상에 배치된 반사층;을 포함하고, 복수의 발광 소자는 각각 제1 반도체층, 제1 반도체층 상에 배치된 활성층, 및 활성층 상에 배치된 제2 반도체층을 포함한다.
절연층 및 반사층은 제1 전극, 제2 전극 및 발광 소자를 덮을 수 있다.
반사층의 양 단부는 경사면을 갖고, 경사면은 발광 소자의 장축 방향으로 서로 대향하여 위치할 수 있다.
기판 상의 복수의 화소를 포함하고, 반사층은 일 방향을 따라 배치된 복수의 화소를 덮을 수 있다.
기판 상의 복수의 화소를 포함하고, 반사층은 각각의 화소를 덮는 아일랜드 형태를 가질 수 있다.
제1 및 제2 전극은 동일층 상에 배치되고, 제2 전극은 제1 전극을 사이에 두고 서로 이격되어 배치된 두 개의 제2 전극을 포함할 수 있다.
제1 및 제2 전극은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 중 적어도 하나를 포함할 수 있다.
발광 소자와 제2 전극 상에 배치되어, 발광 소자 및 제2 전극에 직접 접촉하는 제1 컨택 전극; 및 제1 전극과 발광 소자 상에 배치되어, 제1 전극 및 발광 소자에 직접 접촉하는 제2 컨택 전극;을 더 포함할 수 있다.
발광 소자 상에 배치된 제1 절연층을 더 포함하고, 제1 절연층은 제1 및 제2 전극과 중첩하지 않을 수 있다.
발광 소자 및 제2 전극 상에 배치된 제2 절연층을 더 포함하고, 제2 절연층은 제1 전극과 중첩하지 않을 수 있다.
발광 소자는 원기둥 형태를 갖고, 발광 소자의 직경은 100nm 내지 1㎛일 수 있다.
절연층 내에 배치된 광산란 입자를 더 포함하고, 광산란 입자는 절연층과 다른 굴절률을 가질 수 있다.
반사층은 요철 패턴을 가질 수 있다.
기판은 광 가이드 영역 및 출광 영역을 포함하고, 제1 및 제2 전극은 기판의 광 가이드 영역에 배치되고, 발광 소자로부터 방출된 광은 기판의 출광 영역을 통해 방출될 수 있다.
제1 및 2 전극은 각각 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다.
기판을 사이에 두고 발광 소자와 이격되어 배치된 편광층을 더 포함할 수 있다.
기판과 편광층 사이에 배치된 색 변환층을 더 포함할 수 있다.
또한, 본 발명에 따른 표시 장치는, 기판; 기판 상에 배치된 박막 트랜지스터; 기판 상에 배치되고, 박막 트랜지스터에 연결된 제1 전극; 기판 상에 제1 전극과 이격되어 배치된 제2 전극; 제1 및 제2 전극 사이에 배치되고, 제1 및 제2 전극에 각각 전기적으로 연결된 복수의 발광 소자; 복수의 발광 소자 상에 배치된 절연층; 및 절연층 내에 배치된 광산란 입자;를 포함하고, 복수의 발광 소자는 각각 제1 반도체층, 제1 반도체층 상에 배치된 활성층, 및 활성층 상에 배치된 제2 반도체층을 포함한다.
제1 및 제2 전극은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 중 적어도 하나를 포함할 수 있다.
발광 소자와 제2 전극 상에 배치되어, 발광 소자 및 제2 전극에 직접 접촉하는 제1 컨택 전극; 및 제1 전극과 발광 소자 상에 배치되어, 제1 전극 및 발광 소자에 직접 접촉하는 제2 컨택 전극;을 더 포함할 수 있다.
본 발명에 따른 표시 장치는 경사면을 갖는 반사층을 포함하여, 표시 장치의 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있다.
또한, 본 발명에 따른 표시 장치는 투광성을 갖는 절연층 내에 광산란 입자를 포함하여, 전면 및 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있고, 시야각에 따른 색편차를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 도 1에 도시된 하나의 화소의 등가 회로도이다.
도 3은 도 1에 도시된 하나의 화소를 개략적으로 나타낸 사시도이다.
도 4는 도 3의 I-I` 선을 따라 자른 단면도이다.
도 5는 도 3의 II-II` 선을 따라 자른 단면도이다.
도 6은 하나의 발광 소자를 나타낸 사시도이다.
도 7은 본 발명의 일 실시예에 따른 복수의 화소 및 반사층을 개략적으로 나타낸 평면도이다.
도 8은 출광 각도에 따른 발광 소자(LED)의 출광량을 개략적으로 나타낸 그래프이다.
도 9a 내지 도 9g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 사시도 및 단면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 복수의 화소 및 반사층을 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 15는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 8을 참조하여 본 발명의 일 실시예를 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(101)를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(101)는 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 타이밍 제어부(TC), 게이트 구동부(GD), 데이터 구동부(DD) 및 복수의 화소(PX)를 포함한다. 여기서, 화소(PX)는 화상을 표시하는 최소 단위를 나타내며, 표시 장치(101)는 복수의 화소(PX)를 통해 화상을 표시한다. 한편, 표시 장치는 발광 방향에 따라 전면 발광형(top emission type), 배면 발광형(bottom emission type), 양면 발광형(dual emission type)으로 구분될 수 있으며, 본 발명의 일 실시예에 따른 표시 장치(101)는 배면 발광형임을 전제로 설명한다.
타이밍 제어부(TC)는 외부로부터 공급되는 영상 데이터를 수신하고, 변환된 영상 데이터 신호(DAT)를 데이터 구동부(DD)로 출력한다. 또한, 타이밍 제어부(TC)는 수평/수직 동기 신호 및 클럭 신호를 이용하여 게이트 구동 제어 신호(GCS)와 데이터 구동 제어 신호(DCS)를 발생시키고, 이를 각각 게이트 구동부(GD)와 데이터 구동부(DD)로 출력한다.
게이트 구동부(GD)는 타이밍 제어부(TC)로부터 게이트 구동 제어 신호(GCS)를 수신하여, 복수의 게이트 신호를 생성한다. 게이트 구동 제어 신호(GCS)는 게이트 구동부(GD)의 동작을 개시하는 수직 개시 신호, 신호들의 출력 시기를 결정하는 클럭 신호 등을 포함할 수 있다. 게이트 구동부(GD)는 복수의 게이트 신호를 복수의 게이트 라인(GL1 내지 GLn)에 순차적으로 출력한다.
데이터 구동부(DD)는 타이밍 제어부(TC)로부터 데이터 구동 제어 신호(DCS) 및 변환된 영상 데이터 신호(DAT)를 수신한다. 데이터 구동부(DD)는 데이터 구동 제어 신호(DCS)와 변환된 영상 데이터 신호(DAT)에 근거하여 복수의 데이터 신호를 생성한다. 데이터 신호는 영상 데이터들의 계조값에 대응하는 아날로그 전압이다. 데이터 구동부(DD)는 복수의 데이터 신호를 복수의 데이터 라인(DL1 내지 DLm)에 출력한다.
기판(111) 상의 표시 영역(DA)에 복수의 게이트 라인(GL1 내지 GLn), 복수의 게이트 라인(GL1 내지 GLn)과 절연되게 교차하는 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 전기적으로 연결되는 복수의 화소(PX)들을 포함한다.
복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)은 각각 서로 교차하는 방향을 따라 연장될 수 있다. 복수의 게이트 라인(GL1 내지 GLn)은 게이트 구동부(GD)로부터 게이트 신호를 순차적으로 공급받고, 복수의 데이터 라인(DL1 내지 DLm)은 데이터 구동부(DD)로부터 데이터 신호를 공급받는다.
복수의 화소(PX) 각각은 복수의 게이트 라인(GL1 내지 GLn) 중 대응되는 게이트 라인, 복수의 데이터 라인(DL1 내지 DLm) 중 대응되는 데이터 라인 및 공통 전원 라인(PL)에 연결된다. 각 화소(PX)는 대응하는 게이트 신호에 응답하여 턴-온되고, 외부로부터 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급받을 수 있다. 각 화소(PX)는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급받고, 대응하는 데이터 신호에 응답하여 광을 생성할 수 있다. 제1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)보다 높은 레벨의 전압일 수 있다.
본 발명의 일 실시예에 따른 복수의 화소(PX)는 매트릭스 형상으로 배열되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 또한, 복수의 화소(PX)는 다양한 색을 나타낼 수 있으며, 예를 들어, 각각의 화소(PX)는 적색 광, 녹색 광, 청색 광 및 백색 광 중 하나를 방출할 수 있다.
도 2는 도 1에 도시된 하나의 화소(PX)의 등가 회로도이다. 상세하게는, 도 2는 복수의 게이트 라인(GL1 내지 GLn) 중 i번째 게이트 라인(GLi)과 복수의 데이터 라인(DL1 내지 DLm) 중 j번째 데이터 라인(DLj)에 연결된 화소(PX)의 등가 회로도이다.
도 2를 참조하면, 화소(PX)는 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2), 커패시터(Cap) 및 발광 소자(LED)를 포함한다. 즉, 본 발명의 일 실시예에 따른 표시 장치(101)는 하나의 화소(PX)에 두 개의 박막 트랜지스터와 하나의 커패시터를 구비하고 있는 2Tr-1Cap 구조의 능동형 표시 장치일 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 장치(101)는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 커패시터를 포함할 수 있으며, 별도의 배선을 더 포함하는 다양한 구조를 가질 수 있다.
제1 박막 트랜지스터(Tr1)는 게이트 라인(GLi)에 연결된 제1 게이트 전극(G1), 데이터 라인(DLj)에 연결된 제1 소스 전극(S1) 및 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(G2)에 연결된 제1 드레인 전극(D1)을 포함한다. 제1 박막 트랜지스터(Tr1)는 발광시키고자 하는 화소(PX)를 선택하는 스위칭 소자의 역할을 수행하는 것으로, 스위칭 박막 트랜지스터라고도 한다. 제1 박막 트랜지스터(Tr1)는 게이트 라인(GLi)에 인가된 게이트 신호에 응답하여 데이터 라인(DLj)에 흐르는 데이터 신호를 커패시터(Cap) 및 제2 박막 트랜지스터(Tr2)로 출력할 수 있다.
커패시터(Cap)는 제1 박막 트랜지스터(Tr1)에 연결된 제1 커패시터 전극(C1) 및 공통 전원 라인(PL)에 연결되어 제1 전원 전압(ELVDD)을 수신하는 제2 커패시터 전극(C2)을 포함한다. 커패시터(Cap)는 제1 박막 트랜지스터(Tr1)로부터 수신한 데이터 신호에 대응하는 전압과 제1 전원 전압(ELVDD)의 차이에 대응하는 전하량을 충전할 수 있다.
제2 박막 트랜지스터(Tr2)는 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(D1) 및 커패시터(Cap)의 제1 커패시터 전극(C1)에 연결된 제2 게이트 전극(G2), 공통 전원 라인(PL)에 연결되어 제1 전원 전압(ELVDD)을 수신하는 제2 소스 전극(S2) 및 발광 소자(LED)에 연결된 제2 드레인 전극(D2)을 포함한다. 제2 박막 트랜지스터(Tr2)는 발광 소자(LED)에서 광을 방출시키기 위한 구동 전원을 후술할 제1 전극(211)에 인가하는 역할을 수행하는 것으로, 구동 박막 트랜지스터라고도 한다.
제2 박막 트랜지스터(Tr2)는 커패시터(Cap)에 저장된 전하량에 대응하여 발광 소자(LED)에 흐르는 구동 전류(Id)를 제어할 수 있다. 커패시터(Cap)에 충전된 전하량에 따라 제2 박막 트랜지스터(Tr2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(D2)은 발광 소자(LED)에 실질적으로 제1 전원 전압(ELVDD)보다 낮은 레벨의 구동 전압을 공급할 수 있다.
발광 소자(LED)는 제2 박막 트랜지스터(Tr2)에 연결되고, 제2 전원 전압(ELVSS)을 수신한다. 발광 소자(LED)는 제2 박막 트랜지스터(Tr2)의 턴-온 구간 동안 발광할 수 있다. 발광 소자(LED)로부터 출력되는 광은 적색 광, 녹색 광, 청색 광 및 백색 광 중 어느 하나일 수 있다. 발광 소자(LED)에 관한 상세한 설명은 후술한다.
도 3은 도 1에 도시된 하나의 화소(PX)를 개략적으로 나타낸 사시도이고, 도 4는 도 3의 I-I` 선을 따라 자른 단면도이며, 도 5는 도 3의 II-II` 선을 따라 자른 단면도이다. 또한, 도 6은 하나의 발광 소자(LED)를 나타낸 사시도이고, 도 7은 본 발명의 일 실시예에 따른 복수의 화소 및 반사층을 개략적으로 나타낸 평면도이며, 도 8은 출광 각도에 따른 발광 소자(LED)의 출광량을 개략적으로 나타낸 그래프이다. 이때, 설명의 편의를 위하여, 도 3에는 일부 구성 요소만을 개략적으로 나타내었다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(101)는 기판(111), 구동 회로부(130), 제1 전극(211), 제2 전극(221), 발광 소자(LED), 반사층(250), 봉지층(270) 및 편광층(310)을 포함한다.
기판(111)은 플렉서블 특성을 갖는 플라스틱 필름일 수 있다. 예를 들어, 기판(111)은 폴리이미드(polyimide)로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 기판(111)은 유리, 수정 등의 절연성 물질로 형성될 수 있다. 기판(111)은 기계적 강도, 열적 안정성, 투명성, 표면 평활성, 취급 용이성, 방수성 등이 우수한 재료들 중에서 선택될 수 있다.
기판(111) 상에 구동 회로부(130)가 배치된다. 구동 회로부(130)는 복수의 박막 트랜지스터(Tr1, Tr2) 및 커패시터(Cap)를 포함하는 부분으로, 발광 소자(LED)를 구동한다.
예를 들어, 하나의 화소(PX)마다 각각 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2), 커패시터(Cap) 및 복수의 발광 소자(LED)가 구비될 때, 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2) 및 커패시터(Cap)를 포함하는 구성을 구동 회로부(130)라 한다. 제1 박막 트랜지스터(Tr1)는 제1 게이트 전극(G1), 제1 소스 전극(S1), 제1 드레인 전극(D1) 및 제1 액티브층(미도시)을 포함하고, 제2 박막 트랜지스터(Tr2)는 제2 게이트 전극(G2), 제2 소스 전극(S2), 제2 드레인 전극(D2) 및 제2 액티브층(A2)을 포함할 수 있다.
또한, 복수의 게이트 라인(GL1 내지 GLn), 복수의 데이터 라인(DL1 내지 DLm) 및 공통 전원 라인(PL)도 구동 회로부(130)에 배치된다. 발광 소자(LED)는 구동 회로부(130)로부터 전달받은 구동 신호에 따라 광을 방출하여 화상을 표시한다.
구체적으로, 기판(111) 상에 버퍼층(131)이 배치된다. 버퍼층(131)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예를 들어, 버퍼층(131)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy) 중 어느 하나로 이루어질 수 있다. 다만, 버퍼층(131)은 반드시 필요한 것은 아니며, 생략될 수도 있다.
버퍼층(131) 상에 제1 액티브층(미도시) 및 제2 액티브층(A2)이 배치된다. 제1 및 제2 액티브층(미도시, A2)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있다. 또한, 제1 및 제2 액티브층(미도시, A2)은 산화물 반도체로 이루어질 수도 있다. 제1 및 제2 액티브층(미도시, A2)은 각각 n형 불순물이 고농도로 도핑된 소스 영역, p형 불순물이 고농도로 도핑된 드레인 영역 및 소스 영역과 드레인 영역 사이에 배치된 채널 영역을 포함할 수 있다.
제1 및 제2 액티브층(미도시, A2) 상에 게이트 절연막(135)이 배치된다. 게이트 절연막(135)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy) 중 어느 하나로 이루어질 수 있다.
게이트 절연막(135) 상에 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)이 배치된다. 제1 및 제2 게이트 전극(G1, G2)은 각각 제1 및 제2 액티브층(미도시, A2)과 중첩하여 배치된다. 특히, 제1 및 제2 게이트 전극(G1, G2)은 각각 제1 및 제2 액티브층(미도시, A2)의 채널 영역과 중첩하여 배치될 수 있다.
또한, 게이트 절연막(135) 상에 복수의 게이트 라인(GL1 내지 GLn) 및 커패시터(Cap)의 제1 커패시터 전극(C1)이 배치된다. 이때, 제1 커패시터 전극(C1)은 제2 게이트 전극(G2)과 일체로 형성될 수 있다.
제1 및 제2 게이트 전극(G1, G2), 복수의 게이트 라인(GL1 내지 GLn) 및 커패시터(Cap)의 제1 커패시터 전극(C1) 상에 층간 절연막(136)이 배치된다. 층간 절연막(136)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy) 등의 무기 절연층 또는 유기 절연층일 수 있다.
층간 절연막(136) 상에 제1 소스 전극(S1), 제2 소스 전극(S2), 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)이 배치된다. 제1 및 제2 소스 전극(S1, S2)은 각각 게이트 절연막(135) 및 층간 절연막(136)에 형성된 컨택홀들을 통해 제1 및 제2 액티브층(미도시, A2)의 소스 영역과 접촉한다. 또한, 제1 및 제2 드레인 전극(D1, D2)은 게이트 절연막(135) 및 층간 절연막(136)에 형성된 컨택홀들을 통해 제1 및 제2 액티브층(미도시, A2)의 드레인 영역과 접촉한다.
또한, 층간 절연막(136) 상에 복수의 데이터 라인(DL1 내지 DLm) 및 공통 전원 라인(PL)이 배치된다. 이때, 복수의 데이터 라인(DL1 내지 DLm) 및 공통 전원 라인(PL)은 복수의 게이트 라인(GL1 내지 GLn)과 교차하는 방향을 따라 연장되어 배치된다.
제1 및 제2 소스 전극(S1, S2), 제1 및 제2 드레인 전극(D1, D2) 및 공통 전원 라인(PL) 상에 평탄화막(137)이 배치된다. 평탄화막(137)은 구동 회로부(130)를 보호하고, 구동 회로부(130)의 상면을 평탄화하는 역할을 한다.
평탄화막(137)은 절연 재료로 만들어질 수 있다. 평탄화막(137)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy) 등의 무기 절연층 또는 유기 절연층일 수 있다. 예를 들어, 평탄화막(137)은 감광성 고분자 수지로 만들어질 수 있다.
평탄화막(137) 상에 제1 배선(210), 제2 배선(220), 제1 전극(211) 및 제2 전극(221)이 배치된다. 제1 배선(210)은 평탄화막(137)에 형성된 컨택홀(CH)을 통해 제2 드레인 전극(D2)과 접촉한다. 즉, 제1 배선(210)은 제2 드레인 전극(D2)을 통해 구동 전압을 공급 받을 수 있다.
제1 및 제2 배선(210, 220)은 기판(111) 상에 제1 방향(DR1)을 따라 연장되어 배치된다. 제1 및 제2 배선(210, 220)은 동일 평면 상에 복수의 게이트 라인(GL1 내지 GLn)과 평행하게 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 및 제2 배선(210, 220)은 서로 다른 평면 상에 배치될 수 있고, 복수의 게이트 라인(GL1 내지 GLn)과 교차하여 배치될 수도 있다.
제1 및 제2 배선(210, 220)은 도전성 물질로 이루어진다. 예를 들어, 제1 및 제2 배선(210, 220)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 도전성 산화물 또는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Ti 및 Cu 중 적어도 하나를 포함하는 금속 물질로 이루어질 수 있다. 또한, 제1 및 제2 배선(210, 220)은 각각 복수의 층이 적층된 다층 구조를 가질 수도 있다.
제1 및 제2 전극(211, 221)은 제1 및 제2 배선(210, 220) 사이에 배치된다. 제1 및 제2 전극(211, 221)은 각각 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장되며, 제1 및 제2 전극(211, 221)은 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 본 발명의 일 실시예에 따른 각각의 화소(PX)는 하나의 제1 전극(211) 및 하나의 제1 전극(211)을 사이에 두고 서로 이격되어 배치된 두 개의 제2 전극(221)을 포함하는 것으로 설명하고 있으나, 이에 한정되는 것은 아니며, 제1 전극(211) 및 제2 전극(221)의 개수는 다양하게 변경될 수 있다.
제1 전극(211)은 제1 배선(210)과 전기적으로 연결되고, 제2 전극(221)은 제2 배선(220)과 전기적으로 연결된다. 특히, 제1 전극(211)은 제1 배선(210)과 일체로 형성되고, 제2 전극(221)은 제2 배선(220)과 일체로 형성될 수 있다. 즉, 제1 전극(211)은 제1 배선(210)으로부터 제2 배선(220)을 향해 연장되어 배치되고, 제2 전극(221)은 제2 배선(220)으로부터 제1 배선(210)을 향해 연장되어 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 전극(211)은 제1 배선(210)과 다른 평면 상에 배치되고, 별도의 연결 전극을 통해 제1 배선(210)과 전기적으로 연결될 수 있다. 마찬가지로, 제2 전극(221)은 제2 배선(220)과 다른 평면 상에 배치되고, 별도의 연결 전극을 통해 제2 배선(220)과 전기적으로 연결될 수 있다.
제1 및 제2 전극(211, 221)은 도전성 물질로 이루어진다. 특히, 제1 및 제2 전극(211, 221)은 각각 투명한 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 전극(211, 221)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 도전성 산화물로 이루어질 수 있다.
제1 및 제2 전극(211, 221)이 배치된 기판(111) 상에 복수의 발광 소자(LED)가 배치된다. 발광 소자(LED)는 전기 신호를 인가 받아 특정 파장대역의 광을 방출하는 반도체 소자이다. 복수의 발광 소자(LED)는 제1 및 제2 전극(211, 221)에 실질적으로 수직하게 정렬될 수 있다. 즉, 복수의 발광 소자(LED)는 각 발광 소자(LED)의 장축이 제1 방향(DR1)에 평행하게 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 발광 소자(LED) 중 일부는 장축이 제1 방향(DR1)에 소정 각도를 갖도록 배치될 수도 있다.
복수의 발광 소자(LED)는 각각 제1 및 제2 전극(211, 221)과 전기적으로 연결된다. 예를 들어, 복수의 발광 소자(LED)는 후술할 컨택 전극(CE1, CE2)을 통해 제1 및 제2 전극(211, 221)과 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 발광 소자(LED)는 제1 및 제2 전극(211, 221)과 직접 접촉하도록 중첩하여 배치될 수도 있다. 다시 말하면, 인접한 제1 및 제2 전극(211, 221) 사이의 거리는 각 발광 소자(LED)의 길이보다 큰 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 인접한 제1 및 제2 전극(211, 221) 사이의 거리가 각 발광 소자(LED)의 길이보다 작거나 같을 수 있다.
발광 소자(LED)의 직경은 약 100nm 내지 약 1㎛일 수 있다. 예를 들어, 발광 소자(LED)의 직경은 약 500nm일 수 있다. 발광 소자(LED)의 직경이 100nm 미만인 경우 각 발광 소자(LED)의 발광 효율이 낮아질 수 있으며, 발광 소자(LED)의 직경이 1㎛를 초과하는 경우 단위 면적당 배치되는 발광 소자(LED)의 개수가 감소하여 표시 장치의 전체 발광 효율이 상대적으로 낮아질 수 있다. 또한, 발광 소자(LED)의 길이는 약 500nm 내지 약 10㎛일 수 있으며, 발광 소자(LED)의 종횡비(직경과 길이의 비)는 약 1:1.2 내지 약 1:10.0일 수 있다. 발광 소자(LED)는 나노 미터 사이즈의 직경 및 나노 미터 또는 마이크로 미터 사이즈의 길이를 갖는 것으로, 발광 소자(LED)를 초소형 발광 소자, 미세 발광 소자, 또는 나노 발광 소자라고도 한다.
상세하게는, 도 6을 참조하면, 발광 소자(LED)는 제1 반도체층(201), 제1 반도체층(201) 상에 배치된 활성층(202) 및 활성층(202) 상에 배치된 제2 반도체층(203)을 포함한다. 발광 소자(LED)는 로드(rod) 형태를 가지며, 특히, 원기둥 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자(LED)는 삼각기둥, 사각기둥, 육각기둥 등과 같은 다각기둥 형태를 가질 수 있다.
제1 반도체층(201)은 n형 반도체층일 수 있다. 예를 들어, 제1 반도체층(201)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등과 같은 반도체 물질에 Si, Ge, Sn 등과 같은 도펀트를 도핑하여 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 반도체층(201)의 반도체 물질 및 도펀트는 발광 소자(LED)의 발광 색에 따라 결정될 수 있다. 또한, 제1 반도체층(201)의 두께는 약 500nm 내지 약 5㎛일 수 있으나, 이에 한정되는 것은 아니다.
활성층(202)은 제1 반도체층(201) 상에 배치된다. 활성층(202)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 발광 소자(LED)에 전압이 인가되면, 활성층(202)에서 전자-정공 결합에 의해 광이 방출된다. 예를 들어, 활성층(202)은 AlGaN, AlInGaN 등과 같은 반도체 물질로 이루어질 수 있다. 또한, 활성층(202)의 두께는 약 10nm 내지 약 200nm일 수 있으나, 이에 한정되는 것은 아니다.
제2 반도체층(203)은 활성층(202) 상에 배치된다. 제2 반도체층(203)은 p형 반도체층일 수 있다. 예를 들어, 제2 반도체층(203)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등과 같은 반도체 물질에 Mg과 같은 도펀트를 도핑하여 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 반도체층(203)의 반도체 물질 및 도펀트는 발광 소자(LED)의 발광 색에 따라 결정될 수 있다. 또한, 제2 반도체층(203)의 두께는 약 50nm 내지 약 500nm일 수 있으나, 이에 한정되는 것은 아니다.
발광 소자(LED)는 제1 반도체층(201)과 활성층(202)의 사이 또는 활성층(202)과 제2 반도체층(203)의 사이에 클래드층(미도시)을 더 포함할 수 있다. 클래드층은 AlGaN, InAlGaN 등과 같은 반도체 물질에 도전성 도펀트가 도핑되어 형성될 수 있다. 발광 소자(LED)는 클래드층을 더 포함함으로써, 발광 효율이 향상될 수 있다.
또한, 발광 소자(LED)는, 도 6에 도시된 바와 같이, 제1 반도체층(201)의 하부에 배치된 제1 전극층(205) 및 제2 반도체층(203)의 상부에 배치된 제2 전극층(206)을 더 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자(LED)는 제1 전극층(205) 및 제2 전극층(206) 중 어느 하나만 포함할 수도 있다.
제1 전극층(205) 및 제2 전극층(206)은 통상의 전극으로 사용되는 도전성 산화물 또는 금속 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 전극층(205, 206)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 도전성 산화물 또는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Ti 및 Cu 중 적어도 하나를 포함하는 금속 물질로 이루어질 수 있다. 제1 및 제2 전극층(205, 206)의 두께는 각각 약 1nm 내지 약 100nm일 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2 전극층(205, 206)은 오믹 컨택층의 역할을 수행할 수 있다. 즉, 발광 소자(LED)가 제1 및 제2 전극층(205, 206)을 포함함으로써, 발광 소자(LED)가 기판(111) 상의 제1 및 제2 전극(211, 221)과 연결되는 부분에 별도의 오믹 컨택층을 형성하지 않을 수 있다.
또한, 발광 소자(LED)는, 도 6에 도시된 바와 같이, 제1 반도체층(201), 활성층(202) 및 제2 반도체층(203)의 외부면 중 적어도 일부를 감싸는 절연막(230) 및 소수성막(231)을 더 포함할 수 있다.
절연막(230)은 제1 및 제2 반도체층(201, 203)의 적어도 일부와 활성층(202)의 외부면 전체를 덮도록 배치된다. 예를 들어, 절연막(230)은 발광 소자(LED)와 제1 및 제2 전극(211, 221)이 전기적으로 연결되는 부분을 제외한 나머지 부분에 배치될 수 있다.
발광 소자(LED)가 제1 및 제2 전극(211, 221) 상에 오정렬되는 경우, 발광 소자(LED)의 활성층(202)이 제1 전극(211) 또는 제2 전극(221)과 단락되어, 발광 소자(LED)가 발광되지 않는 문제가 발생할 수 있다. 또한, 활성층(202)은 발광 소자(LED)의 길이 방향으로 정중앙에만 위치하는 것은 아니며, 활성층(202)은 제1 반도체층(201) 또는 제2 반도체층(203) 쪽으로 치우쳐 위치할 수 있다. 이러한 경우, 활성층(202)과 제1 전극(211), 또는 활성층(202)과 제2 전극(221) 사이에서 전기적 단락이 쉽게 발생할 수 있다. 따라서, 절연막(230)이 활성층(202)의 외부면 전체를 덮도록 배치됨으로써, 활성층(202)과 제1 전극(211), 또는 활성층(202)과 제2 전극(221) 사이에서 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(230)은 제1 및 제2 반도체층(201, 203) 및 활성층(202)의 외부 표면을 보호함으로써, 발광 소자(LED)의 내구성을 향상시키고, 발광 소자(LED)의 물리적 손상에 의해 발광 효율이 저하되는 것을 방지할 수 있다.
절연막(230)은 질화 규소(SiNx), 산화 규소(SiOx), 산질화 규소(SiOxNy), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등으로 이루어질 수 있다. 또한, 절연막(230)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
소수성막(231)은 절연막(230) 상에 배치된다. 소수성막(231)은 발광 소자(LED)의 표면이 소수성 특성을 갖게 함으로써, 복수의 발광 소자(LED)들 간의 응집 현상을 방지할 수 있다. 즉, 복수의 발광 소자(LED)가 용매에 혼합되거나 인가된 전압에 의해 정렬될 때 복수의 발광 소자(LED)들 간의 응집 현상을 최소화함으로써, 각 발광 소자(LED)의 특성 저하를 방지할 수 있고, 복수의 발광 소자(LED)가 제1 및 제2 전극(211, 221) 사이에 보다 용이하게 정렬될 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자(LED)는 공정 조건에 따라 소수성막(231)을 대체하여 친수성막을 포함할 수도 있다.
소수성막(231)은 옥타데실트리크로로실리란(octadecyltrichlorosilane, OTS), 플루오로알킬트리크로로실란(fluoroalkyltrichlorosilane), 퍼플루오로알킬트리에톡시실란(perfluoroalkyltriethoxysilane) 및 테프론(teflon), Cytop 등과 같은 플루오로폴리머(fluoropolymer) 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되는 것은 아니다.
다시, 도 5를 참조하면, 제1 및 제2 전극(211, 221) 사이에 배치된 발광 소자(LED) 상에 제1 절연층(235)이 배치된다. 본 발명의 일 실시예에 따른 제1 절연층(235)은 제1 및 제2 전극(211, 221)과는 중첩하지 않는다. 예를 들어, 제1 절연층(235)은 제1 및 제2 전극(211, 221) 사이에만 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 절연층(235)은 제1 및 제2 전극(211, 221)의 상면을 제외한 기판(111) 전면에 배치될 수 있다.
제1 절연층(235)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등으로 이루어질 수 있다. 또한, 제1 절연층(235)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
제1 절연층(235), 발광 소자(LED) 및 제2 전극(221) 상에 제1 컨택 전극(CE1)이 배치된다. 발광 소자(LED)는 제1 컨택 전극(CE1)을 통해 제2 전극(221)과 연결된다. 발광 소자(LED)는 제2 전극(221) 및 제1 컨택 전극(CE1)을 통해 제2 전원 전압(ELVSS)을 전달 받을 수 있다.
제1 컨택 전극(CE1)은 도전성 물질로 이루어진다. 특히, 제1 컨택 전극(CE1)은 투명한 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 컨택 전극(CE1)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 도전성 산화물로 이루어질 수 있다.
제1 컨택 전극(CE1)은 일체로 형성된 제2 배선(220) 및 제2 전극(221) 중 제2 전극(221)의 상면에만 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 컨택 전극(CE1)은 제2 배선(220)의 상면까지 연장되어 배치될 수도 있다.
제1 컨택 전극(CE1) 상에 제2 절연층(236)이 배치된다. 본 발명의 일 실시예에 따른 제2 절연층(236)은 제1 전극(211)과는 중첩하지 않는다. 즉, 제2 절연층(236)은 제1 전극(211)과 접촉하지 않고, 발광 소자(LED), 제1 절연층(235), 제2 전극(221) 및 제1 컨택 전극(CE1) 상에만 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 절연층(236)은 제1 전극(211)의 상부를 제외한 기판(111) 전면에 배치될 수 있다.
제2 절연층(236)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등으로 이루어질 수 있다. 또한, 제2 절연층(236)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
제2 절연층(236), 발광 소자(LED) 및 제1 전극(211) 상에 제2 컨택 전극(CE2)이 배치된다. 발광 소자(LED)는 제2 컨택 전극(CE2)을 통해 제1 전극(211)과 연결된다. 즉, 발광 소자(LED)는 제1 전극(211) 및 제2 컨택 전극(CE2)을 통해 구동 전압을 전달 받을 수 있다.
예를 들어, 도 5 및 도 6을 참조하면, 발광 소자(LED)의 제1 및 제2 전극층(205, 206) 중 어느 하나는 제2 컨택 전극(CE2)을 통해 제1 전극(211)에 전기적으로 연결되고, 제1 전극(211) 및 제2 컨택 전극(CE2)을 통해 구동 전압을 인가 받는다. 또한, 발광 소자(LED)의 제1 및 제2 전극층(205, 206) 중 다른 하나는 제1 컨택 전극(CE1)을 통해 제2 전극(221)과 전기적으로 연결되고, 제2 전극(221) 및 제1 컨택 전극(CE1)을 통해 제2 전원 전압(ELVSS)을 인가 받는다. 제1 및 제2 전극층(205, 206)을 통해 구동 전압 및 제2 전원 전압(ELVSS)를 인가 받은 발광 소자(LED)는 활성층(202)에서의 전자-정공 결합에 의해 특정 파장대역의 광을 방출한다.
제2 컨택 전극(CE2)은 통상의 전극으로 사용되는 도전성 산화물 또는 금속 물질로 이루어질 수 있다. 예를 들어, 제1 컨택 전극(CE1)은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 도전성 산화물 또는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Ti 및 Cu 중 적어도 하나를 포함하는 금속 물질로 이루어질 수 있다.
제2 컨택 전극(CE2)은, 도 4에 도시된 바와 같이, 일체로 형성된 제1 배선(210) 및 제1 전극(211) 중 제1 전극(211)의 상면에만 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 컨택 전극(CE2)은 제1 배선(210)의 상면까지 연장되어 배치될 수도 있다.
제1 및 제2 전극(211, 221), 복수의 발광 소자(LED), 제1 및 제2 컨택 전극(CE1, CE2), 제1 및 제2 절연층(235, 236) 상에 제3 절연층(237)이 배치된다. 이때, 제3 절연층(237)은 제2 방향(DR2)을 따라 일렬로 배치된 복수의 화소(PX)를 덮도록 배치될 수 있다. 예를 들어, 제3 절연층(237)은 제1 방향(DR1)으로 인접한 각 화소(PX)들 사이에는 배치되지 않고, 발광 소자(LED)의 장축과 실질적으로 수직한 제2 방향(DR2)을 따라 연장되어 배치되는 복수의 라인 형태를 가질 수 있다.
제3 절연층(237)은 광을 효율적으로 가이드할 수 있도록 투광성을 갖는 물질로 이루어진다. 예를 들어, 제3 절연층(237)은 고분자 유기물로 이루어질 수 있다. 고분자 유기물은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 중 적어도 어느 하나를 포함할 수 있다. 제3 절연층(237)은 약 1.50 내지 약 2.50의 굴절률을 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 절연층(237) 상에 반사층(250)이 배치된다. 반사층(250)은 제1 및 제2 전극(211, 221), 복수의 발광 소자(LED), 제1 및 제2 컨택 전극(CE1, CE2) 및 제1 내지 제3 절연층(235, 236, 237)과 중첩하여 배치된다. 이때, 반사층(250)은 제2 방향(DR2)을 따라 일렬로 배치된 복수의 화소(PX)를 덮도록 배치될 수 있다.
예를 들어, 도 7을 참조하면, 반사층(250)은 제1 방향(DR1)으로 인접한 각 화소(PX)들 사이에는 배치되지 않고, 발광 소자(LED)의 장축과 실질적으로 수직한 제2 방향(DR2)을 따라 연장되어 배치되는 복수의 라인 형태를 가질 수 있다. 이때, 반사층(250)은 반사층(250)과 접촉하는 제3 절연층(237)의 표면과 실질적으로 동일한 형상을 가질 수 있다. 다시 말하면, 반사층(250)은 평면상에서 제3 절연층(237)과 실질적으로 동일한 형상을 가질 수 있다.
복수의 라인 형태를 갖는 반사층(250) 중 어느 하나는 제2 방향(DR2)을 따라 일렬로 배치된 복수의 화소(PX) 전체에 중첩하여 배치될 수 있다. 또한, 복수의 라인 형태를 갖는 반사층(250) 중 어느 하나는 제2 방향(DR2)을 따라 일렬로 배치된 복수의 화소(PX) 중 일부 화소(PX)에만 중첩하여 배치될 수도 있다. 예를 들어, 하나의 반사층(250)은 제2 방향(DR2)을 따라 일렬로 배치된 2개 내지 4개의 화소(PX)에 중첩하여 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(101)는 배면 발광형으로, 발광 소자(LED)로부터 방출된 광은 반사층(250)에서 반사되어 표시 장치(101)의 배면으로 방출된다. 이때, 도 5를 참조하면, 표시 장치(101)의 전면은 발광 소자(LED)를 사이에 두고 기판(111)과 이격된 표시 장치(101)의 상면에 대응되고, 표시 장치(101)의 배면은 기판(111)을 사이에 두고 발광 소자(LED)와 이격된 표시 장치(101)의 하면에 대응된다.
반사층(250)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다. 예를 들어, 반사층(250)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는 합금, 질화물 또는 산화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 반사층(250)은 다층 구조를 가질 수도 있다.
반사층(250)은, 도 5에 도시된 바와 같이, 제3 절연층(237)의 상면으로부터 제3 절연층(237)과 평탄화막(137)이 접촉하는 경계까지 연장되어 배치된다. 이에 따라, 제3 절연층(237) 및 반사층(250)은 각각 평탄화막(137)과 직접 접촉하고, 평탄화막(137) 상에 배치된 제1 및 제2 전극(211, 221), 복수의 발광 소자(LED), 제1 및 제2 컨택 전극(CE1, CE2) 및 제1 및 제2 절연층(235, 236)을 완전히 덮을 수 있다. 다시 말하면, 평탄화막(137)과 반사층(250)에 의해 정의되는 공간에 제1 및 제2 전극(211, 221), 복수의 발광 소자(LED), 제1 및 제2 컨택 전극(CE1, CE2) 및 제1 내지 제3 절연층(235, 236, 237)이 배치될 수 있다.
즉, 본 발명의 일 실시예에 따른 반사층(250)의 양 단부는 기판(111)에 대하여 경사를 갖는다. 특히, 반사층(250)의 양 단부가 경사면(250a)을 갖는다고 할 때, 두 개의 경사면(250a)은 발광 소자(LED)의 장축 방향인 제1 방향(DR1)으로 서로 대향하여 위치한다. 이때, 반사층(250)의 경사면(250a)은 기판(111)에 대하여 수직하거나 평행하지 않은 부분으로 정의될 수 있다. 반사층(250)은 기판(111)에 대하여 소정의 경사를 갖는 경사면(250a)을 가짐으로써, 표시 장치(101)의 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있다.
도 5 및 도 8을 참조하면, 발광 소자(LED)로부터 방출된 광(L1)은 반사층(250)에서 반사되어 기판(111)을 통과하여 기판(111)의 배면으로 방출되고, 이때, 발광 소자(LED)로부터 방출된 광(L1)은 기판(111)에 대하여 소정의 각도를 갖고 방출될 수 있다. 특히, 발광 소자(LED)의 장축에 수직한 제3 방향(DR3)을 따라 연장된 가상의 직선을 제1 직선(SL1)이라고 정의하고, 제1 직선(SL1)에 대한 광(L1)의 각도를 출광 각도(θ)라고 정의할 때, 도 8에 도시된 바와 같이, 발광 소자(LED)의 출광량은 출광 각도(θ)가 약 ±60도 내지 약 ±90도일 때 상대적으로 높은 것을 알 수 있다. 다시 말하면, 발광 소자(LED)로부터 방출된 광(L1)의 대부분은 발광 소자(LED)의 장축에 대하여 약 0도 내지 약 ±30도의 각도를 갖도록 방출된다. 또한, 발광 소자(LED)는 제1 방향(DR1)으로 서로 대향하는 발광 소자(LED)의 양 단부에서 대부분의 광을 방출할 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 반사층(250)은 발광 소자(LED)의 장축 방향인 제1 방향(DR1)으로 서로 대향하여 위치하는 두 개의 경사면(250a)을 가짐으로써, 표시 장치(101)의 배면으로 방출되는 광(L1)의 출광 효율을 향상시킬 수 있다.
반사층(250) 상에 봉지층(270)이 배치된다. 봉지층(270)은 기판(111) 상의 전면에 배치될 수 있다. 봉지층(270)은 표시 장치(101)의 내부로의 수분 또는 산소의 침투를 억제하고, 표시 장치(101)의 최상부면을 평탄화하는 역할을 할 수 있다.
봉지층(270)은 봉지 필름 또는 박막 봉지층일 수 있다. 예를 들어, 봉지층(270)이 봉지 필름인 경우, 봉지층(270)은 폴리에틸렌(PET) 필름, 폴리프로필렌(PP) 필름, 폴리아미드(PA) 필름, 폴리아세탈(POM) 필름, 폴리메틸메타크릴레이트(PMMA) 필름, 폴리부틸렌테레프탈레이트(PBT) 필름, 폴리카보네이트(PC) 필름, 셀룰로오스 필름, 및 방습 셀로판 중 어느 하나로 이루어질 수 있다. 또한, 봉지층(270)이 박막 봉지층인 경우, 봉지층(270)은 교호적으로 배치된 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 봉지층(270)은 봉지 기판일 수도 있다.
봉지층(270)은 10㎛ 이하의 두께로 형성될 수 있다. 따라서, 표시 장치(101)의 전체적인 두께가 매우 얇게 형성될 수 있다. 이러한 표시 장치(101)는 우수한 플렉서블 특성을 가질 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(101)는 발광면인 기판(111)의 배면에 배치된 편광층(310)을 포함한다. 즉, 편광층(310)은 기판(111)을 사이에 두고 발광 소자(LED)와 이격되어 배치된다. 편광층(310)은 편광판, 편광 필름 또는 와이어 그리드 편광자일 수 있다.
편광층(310)은 외부에서 입사된 광에 의하여 시인성이 저하되는 것을 방지한다. 특히, 편광층(310)은 외부에서 입사되는 광을 편광시켜, 표시 장치(101)의 내부로 입사된 광이 반사되어 외부로 다시 방출되는 것을 억제한다. 이에 따라, 외부 광에 의한 CR(Contrast ratio) 감소를 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 편광층(310)은, 상대적으로 평탄도가 낮은 봉지층(270) 상에 부착 또는 형성되지 않고, 상대적으로 평탄도가 높은 기판(111)의 배면에 부착 또는 형성됨으로써, 보다 안정적이고 균일한 형태를 가질 수 있다.
이하, 도 9a 내지 도 9g를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 9a 내지 도 9g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 사시도 및 단면도이다.
먼저, 도 9a를 참조하면, 구동 회로부(130), 제1 및 제2 배선(210, 220), 제1 및 제2 전극(211, 221)이 배치된 기판(111) 상에 복수의 발광 소자(LED)를 배치한다. 이때, 복수의 발광 소자(LED)는 용매에 혼합된 용액 상태로 기판(111) 상에 도포될 수 있다. 용액은 발광 소자(LED) 100 중량부에 대하여 100 내지 12000 중량부의 용매를 포함할 수 있다. 용매가 발광 소자(LED) 100 중량부에 대하여 12000 중량부를 초과하는 경우, 단위 면적당 발광 소자(LED)의 개수가 적어지고, 이에 따라, 발광 효율이 낮아질 수 있다. 반면, 용매가 발광 소자(LED) 100 중량부에 대하여 100 중량부 미만인 경우, 발광 소자(LED)의 이동 및 정렬이 제한될 수 있으며, 정렬되지 않고 제거되는 발광 소자(LED)의 개수가 증가하고, 공정 비용이 상승할 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자(LED)를 포함하는 용액(200)의 농도(발광 소자의 중량%)는 제1 및 제2 전극(211, 221) 사이의 거리 및 발광 소자(LED)의 종횡비 등을 고려하여 적절하게 결정될 수 있다.
용매는 발광 소자(LED)에 물리적, 화학적 손상을 가하지 않으며, 발광 소자(LED)의 분산, 이동을 용이하게 하고, 동시에 쉽게 기화되어 제거가 용이한 용매인 경우 제한 없이 사용될 수 있다. 예를 들어, 용매는 아세톤, 물, 알코올 및 톨루엔 중 어느 하나일 수 있다.
용액 내에서 일정한 방향성 없이 부유하는 복수의 발광 소자(LED)는 제1 및 제2 전극(211, 221)에 인가된 전압(V1)에 의해 자기 정렬될 수 있다. 즉, 나노 미터 또는 마이크로 미터 사이즈의 발광 소자(LED)를 제1 및 제2 전극(211, 221) 사이에 일일이 방향성을 갖도록 수동으로 배치하는 데는 현실적인 어려움이 있으므로, 제1 및 제2 배선(210, 220)을 통해 제1 및 제2 전극(211, 221)에 전압(V1)을 인가하여 복수의 발광 소자(LED)를 자기 정렬시킬 수 있다. 이에 따라, 복수의 발광 소자(LED)는 각각 제1 및 제2 전극(211, 221)이 연장된 방향과 수직한 제1 방향(DR1)을 따라 정렬될 수 있다.
이어서, 도 9b를 참조하면, 제1 및 제2 전극(211, 221) 및 복수의 발광 소자(LED)가 배치된 기판(111) 상에 제1 절연층(235)을 형성한다. 제1 절연층(235)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등의 무기 절연 물질을 PECVD법, APCVD법, LPCVD법, ERC법 등의 방법으로 증착하여 형성될 수 있다. 제1 절연층(235)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
제1 절연층(235)은 제1 및 제2 전극(211, 221) 사이에 정렬된 복수의 발광 소자(LED)가 후속 공정 중에 움직이는 것을 방지한다. 즉, 제1 절연층(235)은 복수의 발광 소자(LED)를 기판(111) 상에 고정하는 역할을 수행한다. 또한, 제1 절연층(235)은 제1 전극(211)과 제2 전극(221) 사이 또는 발광 소자(LED)의 제1 전극층(도 5의 205)과 제2 전극층(도 5의 206) 사이에서 전기적 단락이 발생하는 것을 방지한다.
이어서, 도 9c를 참조하면, 제2 전극(221) 및 제2 전극(221)과 인접한 발광 소자(LED)의 적어도 일부와 중첩하는 제1 절연층(235)이 제거되고, 노출된 제2 전극(221) 및 발광 소자(LED) 상에 제1 컨택 전극(CE1)이 형성된다. 즉, 제1 컨택 전극(CE1)을 통해 발광 소자(LED)와 제2 전극(221)을 연결하기 위하여, 제1 절연층(235)은 제1 전극(211) 및 제1 전극(211)과 인접한 발광 소자(LED)의 적어도 일부와 중첩하는 부분을 제외하고 모두 제거될 수 있다. 이때, 제1 절연층(235)은 물리적 또는 화학적 식각으로 제거될 수 있다. 예를 들어, 제1 절연층(235)은 식각 가스를 이용한 건식 식각으로 제거될 수 있다.
이어서, 도 9d를 참조하면, 제1 컨택 전극(CE1)이 형성된 기판(111) 상에 제2 절연층(236)을 형성한다. 제2 절연층(236)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등의 무기 절연 물질을 PECVD법, APCVD법, LPCVD법, ERC법 등의 방법으로 증착하여 형성될 수 있다. 제2 절연층(236)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
제2 절연층(236)은 제1 전극(211)과 제2 전극(221) 사이 또는 발광 소자(LED)의 제1 전극층(도 5의 205)과 제2 전극층(도 5의 206) 사이에서 전기적 단락이 발생하는 것을 방지한다.
이어서, 도 9e를 참조하면, 제1 전극(211) 및 제1 전극(211)과 인접한 발광 소자(LED)의 적어도 일부와 중첩하는 제1 및 제2 절연층(235, 236)이 제거되고, 노출된 제1 전극(211) 및 발광 소자(LED) 상에 제2 컨택 전극(CE2)이 형성된다. 즉, 제2 컨택 전극(CE2)을 통해 발광 소자(LED)와 제1 전극(211)을 연결하기 위하여, 제2 절연층(236)은 제2 전극(221) 및 제2 전극(221)과 인접한 발광 소자(LED)의 적어도 일부와 중첩하는 부분을 제외하고 모두 제거될 수 있다. 이때, 제2 절연층(236)은 물리적 또는 화학적 식각으로 제거될 수 있다. 또한, 제1 및 제2 절연층(235, 236)은 동일한 공정으로 동시에 제거될 수 있다. 예를 들어, 제1 및 제2 절연층(235, 236)은 식각 가스를 이용한 건식 식각으로 제거될 수 있다.
이에 따라, 제1 절연층(235)은 제1 및 제2 전극(211, 221)과 중첩하지 않고, 제1 및 제2 전극(211, 221) 사이의 발광 소자(LED) 상에 위치할 수 있다. 또한, 제2 절연층(236)은 제1 전극(211)과 중첩하지 않고, 제2 전극(221)과 발광 소자(LED) 상에 위치할 수 있다.
이어서, 도 9f를 참조하면, 제1 및 제2 전극(211, 221), 복수의 발광 소자(LED), 제1 및 제2 컨택 전극(CE1, CE2) 및 제1 및 제2 절연층(235, 236)을 완전히 덮도록 제3 절연층(237)이 형성된다. 제3 절연층(237)은 적어도 하나의 화소(PX)를 덮도록 형성될 수 있다.
제3 절연층(237)은 광을 효율적으로 가이드할 수 있도록 투광성을 갖는 물질로 이루어진다. 예를 들어, 제3 절연층(237)은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 중 적어도 어느 하나를 포함하는 유기 절연 물질을 이용하여 스핀 코팅 등의 방법으로 형성될 수 있다. 또한, 제3 절연층(237)은 감광성 유기 절연 물질을 기판(111) 전면에 도포한 후 이를 마스크를 이용하여 패터닝하여 형성될 수 있다. 이에 따라, 제3 절연층(237)은 발광 소자(LED)의 장축 방향인 제1 방향(DR1)으로 서로 대향하는 양 측면을 갖도록 형성될 수 있다.
이어서, 도 9g를 참조하면, 제3 절연층(237) 상에 반사층(250)이 형성된다. 반사층(250)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있고, 증착 공정을 통해 형성될 수 있다. 반사층(250)은 반사층(250)과 접촉하는 제3 절연층(237)의 표면과 실질적으로 동일한 형상을 갖도록 형성된다. 즉, 반사층(250)의 양 단부인 경사면(250a)은 발광 소자(LED)의 장축 방향인 제1 방향(DR1)으로 서로 대향하여 위치한다. 이에 따라, 표시 장치(101)의 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있다.
이하, 도 10을 참조하여, 본 발명의 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 10은 본 발명의 다른 일 실시예에 따른 복수의 화소 및 반사층을 개략적으로 나타낸 평면도이다.
도 10을 참조하면, 본 발명의 다른 일 실시예에 따른 반사층(250`)은 복수의 화소(PX)를 각각 덮도록 배치될 수 있다. 이때, 반사층(250`)은 평면상에서 제3 절연층(237)과 실질적으로 동일한 형상을 가질 수 있다. 예를 들어, 제3 절연층(237)은 각각의 화소(PX)를 덮는 돔 형태를 가질 수 있고, 반사층(250`)은 돔 형태의 제3 절연층(237) 상에 배치될 수 있다.
즉, 본 발명의 다른 일 실시예에 따른 반사층(250`)은, 라인 형태를 갖는 본 발명의 일 실시예에 따른 반사층(250)과는 달리, 각각의 화소(PX)를 덮는 아일랜드 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 반사층(250`)은 인접한 2개 내지 4개의 화소(PX)를 덮는 아일랜드 형태를 가질 수도 있다.
이하, 도 11을 참조하여, 본 발명의 또 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 11은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 11을 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시 장치(102)의 제3 절연층(237)은 광산란 입자(240)를 포함한다. 광산란 입자(240)는 통상적으로 사용하는 것이라면 특별히 한정되지 않으나, 예를 들어, TiO2, SiO2 및 ZnO 중 적어도 하나를 포함할 수 있다.
광산란 입자(240)의 굴절률은 제3 절연층(237)의 굴절률과 다르다. 이에 따라, 제3 절연층(237) 및 광산란 입자(240)를 통과하는 광이 굴절 및 산란되어, 시야각에 따른 색편차를 감소시킬 수 있다. 예를 들어, 광산란 입자(240)는 약 1.41 내지 약 1.60의 굴절률을 가질 수 있으며, 제3 절연층(237)과 광산란 입자(240)의 굴절률의 차이는 약 0.01 내지 약 0.20일 수 있으나, 이에 한정되는 것은 아니다.
광산란 입자(240)의 함량, 크기, 형태 등은 특별히 한정되지 않으며, 제3 절연층(237) 및 발광 소자(LED)의 특성을 고려하여 적절히 선택될 수 있다. 예를 들어, 광산란 입자(240)가 구형인 경우, 광산란 입자(240)의 지름(nm)은 발광 소자(LED)로부터 방출되는 광의 파장(nm)의 0.1배 내지 5배의 크기를 가질 수 있으며, 이는 발광되는 광의 산란 효율을 향상시키기 위함이다.
또한, 광산란 입자(240)는 코어 및 쉘로 이루어질 수 있다. 광산란 입자(240)가 코어 및 쉘로 이루어지는 경우, 광산란 입자(240)의 굴절률을 목적하는 값으로 용이하게 조절할 수 있다.
또한, 광산란 입자(240)는 형광체를 포함할 수 있다. 광산란 입자(240)가 형광체를 포함하는 경우, 광산란 입자(240)는 발광 소자(LED)로부터 입사된 광의 파장을 변환하여 다른 파장을 갖는 광을 방출할 수 있다. 이에 따라, 표시 장치(102)의 색 순도를 향상시킬 수 있다.
본 발명의 또 다른 일 실시예에 따른 표시 장치(102)는 투광성을 갖는 제3 절연층(237) 내에 광산란 입자(240)를 더 포함함으로써, 시야각에 따른 색편차를 감소시킬 수 있고, 표시 장치(102)의 출광 효율을 향상시킬 수 있다.
이하, 도 12를 참조하여, 본 발명의 또 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시 장치(103)의 반사층(251)은 반사 효율을 향상시키기 위하여 요철 패턴(251b)을 갖는다.
상세하게는, 제3 절연층(237)의 상면은 복수의 요철을 갖도록 패터닝되고, 이에 따라, 제3 절연층(237) 상에 배치된 반사층(251)의 적어도 일부는 요철 패턴(251b)을 갖는다. 이때, 제3 절연층(237)의 복수의 요철은 각각 단면상에서 삼각형의 형태를 갖는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 복수의 요철은 각각 원형, 타원형, 다각형 등 다양한 형태를 가질 수 있다. 복수의 요철의 형태에 따라, 반사층(251)의 요철 패턴(251b)의 형태도 다양하게 변형될 수 있다.
반사층(251)의 상면이 요철 패턴(251b)을 갖는 경우 반사층(251)에서의 반사 효율을 향상시킬 수 있고, 발광 소자(LED)로부터 방출된 광이 특정 방향으로만 반사되어 휘도가 불균일해지는 문제를 방지할 수 있다.
즉, 본 발명의 또 다른 일 실시예에 따른 표시 장치(103)는 요철 패턴(251b)을 갖는 반사층(251)을 포함함으로써, 발광 소자(LED)로부터 방출된 광을 보다 효율적으로 반사시킬 수 있고, 표시 장치(103)의 출광 효율 및 표시 품질을 향상시킬 수 있다.
이하, 도 13을 참조하여, 본 발명의 또 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 13은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 13을 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시 장치(104)의 각 화소(PX)는 광 가이드 영역(AR1) 및 출광 영역(AR2)으로 구분될 수 있다. 이때, 광 가이드 영역(AR1)과 출광 영역(AR2)은 제1 방향(DR1)을 따라 발광 소자(LED)와 최대 거리로 이격된 제2 전극(221)의 일 단부를 기준으로 구분될 수 있다. 발광 소자(LED)로부터 방출된 광(L2)은 광 가이드 영역(AR1)을 통과하여, 출광 영역(AR2)에서 표시 장치(104)의 배면으로 방출된다.
제1 및 제2 전극(211, 221)은 광 가이드 영역(AR1)에 배치되며, 각각 반사형 물질로 이루어진다. 예를 들어, 제1 및 제2 전극(211, 221)은 각각 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다. 이들은 단독 또는 서로 조합되어 사용될 수 있고, 제1 및 제2 전극(211, 221)은 다층 구조를 가질 수도 있다. 이에 따라, 발광 소자(LED)로부터 방출된 광(L2)은 광 가이드 영역(AR1)에서 제1 및 제2 전극(211, 221) 및 반사층(252)에 의해 반사될 수 있다.
광 가이드 영역(AR1)을 통과한 광(L2)은 제1 및 제2 전극(211, 221)이 위치하지 않는 출광 영역(AR2)을 통해 표시 장치(104)의 배면으로 방출될 수 있다. 발광 소자(LED)로부터 방출된 광(L2)은 광 가이드 영역(AR1)을 통과함으로써, 출광 영역(AR2)에서 전체적으로 고르게 확산되어 방출될 수 있다. 즉, 광 가이드 영역(AR2)은 점광원 또는 선광원을 면광원화시켜주는 역할을 수행할 수 있다.
이때, 보다 효율적으로 광(L2)을 가이드하기 위하여, 광 가이드 영역(AR1)에서 기판(111)으로부터 제3 절연층(237)의 상면까지의 거리는 출광 영역(AR2)에서 기판(111)으로부터 제3 절연층(237)의 상면까지의 거리보다 작게 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 광 가이드 영역(AR1)에서 기판(111)으로부터 제3 절연층(237)의 상면까지의 거리는 출광 영역(AR2)에서 기판(111)으로부터 제3 절연층(237)의 상면까지의 거리와 동일할 수도 있다.
본 발명의 또 다른 일 실시예에 따른 표시 장치(104)는 광 가이드 영역(AR1) 및 출광 영역(AR2)을 포함하고, 반사형 물질로 이루어진 제2 전극(221)을 포함함으로써, 발광 소자(LED)로부터 방출된 광(L2)을 출광 영역(AR2)에서 보다 고르게 방출시킬 수 있고, 표시 장치(104)의 표시 품질을 향상시킬 수 있다.
이하, 도 14를 참조하여, 본 발명의 또 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 14는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 14를 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시 장치(105)는 기판(111)과 편광층(310) 사이에 배치된 색 변환층(350)을 더 포함한다.
색 변환층(350)은 발광 소자(LED)로부터 입사된 광의 파장을 변환하여 다른 파장을 갖는 광을 방출한다. 색 변환층(350)은 복수의 색 변환부(351) 및 차광부(352)를 포함한다.
복수의 색 변환부(351)는 차광부(352)에 의하여 서로 구분될 수 있다. 예를 들어, 복수의 색 변환부(351)는 각 화소(PX)에 대응하여 차광부(352)의 개구부에 위치할 수 있다. 이때, 각각의 색 변환부(351)의 적어도 일부는 차광부(352)와 중첩하여 배치될 수 있다.
복수의 색 변환부(351)는 적색 화소에 대응되는 적색 변환부, 녹색 화소에 대응되는 녹색 변환부 및 청색 화소에 대응되는 청색 변환부 중 적어도 하나를 포함할 수 있다. 적색 변환부는 적색 형광체를 포함하고, 발광 소자(LED)로부터 방출된 광을 흡수하여 적색 광을 방출할 수 있다. 녹색 변환부는 녹색 형광체를 포함하고, 발광 소자(LED)로부터 방출된 광을 흡수하여 녹색 광을 방출할 수 있다. 청색 변환부는 청색 형광체를 포함하고, 발광 소자(LED)로부터 방출된 광을 흡수하여 청색 광을 방출할 수 있다.
또한, 색 변환층(350)은 투과부를 더 포함할 수 있다. 투과부를 통과하는 광의 파장은 변하지 않는다. 따라서, 발광 소자(LED)로부터 방출된 광은 투과부를 통과하여 표시 장치(105)의 배면으로 그대로 방출될 수 있다. 시야각 특성 향상을 위하여, 투과부는 광산란 입자를 포함할 수 있다.
색 변환부(351)는 형광체를 포함하는 수지(resin)로 만들어질 수 있다. 형광체는 빛, 방사선 등의 조사로 형광을 발하는 물질로, 형광체 특정의 파장을 가진 광을 방출한다. 또한, 형광체는 조사되는 광의 방향에 관계없이 전 영역으로 광을 방출한다. 본 발명의 일 실시예에 따르면, 형광체로 퀀텀 도트(quantum dot)가 사용될 수 있다. 이때, 퀀텀 도트는 구형에만 한정되는 것은 아니며, 로드(rod)형, 피라미드형, 다중 가지형(multi-arm), 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있다.
퀀텀 도트는 퀀텀 도트로 입사된 입사광을 흡수한 후 입사광과 다른 파장을 갖는 광을 방출한다. 즉, 퀀텀 도트는 퀀텀 도트로 입사된 광의 파장을 변환시킬 수 있는 파장변환 입자이다. 퀀텀 도트의 크기에 따라 퀀텀 도트에 의해 변환된 광의 파장이 달라질 수 있다. 예를 들어, 퀀텀 도트의 직경 조절에 의하여, 퀀텀 도트가 원하는 색상의 광을 방출하도록 할 수 있다.
퀀텀 도트는 일반적인 높은 흡광계수(extinction coefficient) 및 높은 양자효율(quantum yield)을 가져, 매우 강한 형광을 발생한다. 특히, 퀀텀 도트는 짧은 파장의 빛을 흡수하여 더 긴 파장을 갖는 빛을 방출할 수 있다. 퀀텀 도트는 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한, 이러한 퀀텀 도트를 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
퀀텀 도트는 코어 나노 결정 및 코어 나노 결정을 둘러싸는 껍질 나노 결정을 포함하는 구조를 가질 수 있다. 또한, 퀀텀 도트는 껍질 나노 결정에 결합되는 유기 리간드를 포함할 수 있고, 껍질 나노 결정을 둘러싸는 유기 코팅층을 포함할 수도 있다. 껍질 나노 결정은 두 층 이상으로 형성될 수 있다. 껍질 나노 결정은 코어 나노 결정의 표면에 배치된다. 이때, 코어 나노 결정과 껍질 나노 결정의 계면은 껍질 나노 결정에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
퀀텀 도트는 Ⅱ족 화합물 반도체, Ⅲ족 화합물 반도체, IV족 화합물 반도체, Ⅴ족 화합물 반도체 및 VI족 화합물 반도체 중에서 적어도 한가지 물질을 포함할 수 있다. 예를 들어, 퀀텀 도트는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
보다 상세하게는, II-VI족 화합물은 CdO, CdS, CdSe, CdTe, ZnO, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다.
동일 조성의 퀀텀 도트라도 직경에 따라 서로 다른 빛을 발생할 수 있다. 예를 들면, 코어 나노 결정이 CdSe를 포함하고, 퀀텀 도트의 직경이 1nm 내지 3nm 일 때 청색광을 발생시킬 수 있고, 퀀텀 도트의 직경이 3nm 내지 5nm 일 경우 녹색광을 발생시킬 수 있고, 퀀텀 도트의 직경이 7nm 내지 10nm 일 경우 적색광을 발생시킬 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 퀀텀 도트와 같은 형광체를 포함하는 색 변환층(350)을 더 포함함으로써, 색 순도를 향상시킬 수 있고, 표시 장치(105)의 표시 품질을 향상시킬 수 있다.
이하, 도 15를 참조하여, 본 발명의 또 다른 일 실시예를 설명한다. 본 발명의 일 실시예와 동일한 구성에 대한 설명은 설명의 편의를 위해 생략한다.
도 15는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면도이다.
도 15를 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시 장치(106)는 발광 소자(LED)로부터 방출된 광(L3, L4)이 표시 장치(106)의 전면 및 배면으로 모두 방출될 수 있는 양면 발광형이다. 즉, 본 발명의 또 다른 일 실시예에 따른 표시 장치(106)는, 본 발명의 일 실시예에 따른 표시 장치(101)와 달리, 반사층을 포함하지 않는다.
제3 절연층(237)은 광산란 입자(240)를 포함한다. 광산란 입자(240)는 통상적으로 사용하는 것이라면 특별히 한정되지 않으나, 예를 들어, TiO2, SiO2 및 ZnO 중 적어도 하나를 포함할 수 있다.
광산란 입자(240)의 굴절률은 제3 절연층(237)의 굴절률과 다르다. 이에 따라, 제3 절연층(237) 및 광산란 입자(240)를 통과하는 광이 굴절 및 산란되어, 표시 장치(106)의 전면 및 배면으로 방출될 수 있고, 시야각에 따른 색편차를 감소시킬 수 있다. 예를 들어, 광산란 입자(240)는 약 1.41 내지 약 1.60의 굴절률을 가질 수 있으며, 제3 절연층(237)과 광산란 입자(240)의 굴절률의 차이는 약 0.01 내지 약 0.20일 수 있으나, 이에 한정되는 것은 아니다.
광산란 입자(240)의 함량, 크기, 형태 등은 특별히 한정되지 않으며, 제3 절연층(237) 및 발광 소자(LED)의 특성을 고려하여 적절히 선택될 수 있다. 예를 들어, 광산란 입자(240)가 구형인 경우, 광산란 입자(240)의 지름(nm)은 발광 소자(LED)로부터 방출되는 광의 파장(nm)의 0.1배 내지 5배의 크기를 가질 수 있으며, 이는 발광되는 광의 산란 효율을 향상시키기 위함이다.
또한, 광산란 입자(240)는 코어 및 쉘로 이루어질 수 있다. 광산란 입자(240)가 코어 및 쉘로 이루어지는 경우, 광산란 입자(240)의 굴절률을 목적하는 값으로 용이하게 조절할 수 있다.
본 발명의 또 다른 일 실시예에 따른 표시 장치(106)는 반사층을 포함하지 않는 양면 발광형 표시 장치이며, 투광성을 갖는 제3 절연층(237) 내에 광산란 입자(240)를 포함함으로써, 표시 장치(106)의 전면 및 배면으로 보다 효율적으로 광을 방출시킬 수 있고, 시야각에 따른 색편차를 감소시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
101: 표시 장치 111: 기판
130: 구동 회로부 211: 제1 전극
221: 제2 전극 235: 제1 절연층
236: 제2 절연층 237: 제3 절연층
240: 광산란 입자 250: 반사층
310: 편광층 LED: 발광 소자
CE1: 제1 컨택 전극 CE2: 제2 컨택 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 박막 트랜지스터;
    상기 기판 상에 배치되고, 상기 박막 트랜지스터에 연결된 제1 전극;
    상기 기판 상에 상기 제1 전극과 이격되어 배치된 제2 전극;
    상기 제1 및 제2 전극 사이에 배치되고, 상기 제1 및 제2 전극에 각각 전기적으로 연결된 복수의 발광 소자;
    상기 복수의 발광 소자들 각각과 두께 방향으로 중첩하는 반사층; 및
    상기 복수의 발광 소자들과 상기 반사층 사이에 배치된 절연층을 포함하고,
    상기 복수의 발광 소자는 각각 제1 반도체층, 상기 제1 반도체층 상에 배치된 활성층, 및 상기 활성층 상에 배치된 제2 반도체층을 포함하며
    상기 반사층 중 적어도 일부분은 상기 복수의 발광 소자들과 상기 기판의 상면에 평행한 방향으로 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 절연층 및 상기 반사층은 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 덮는 표시 장치.
  3. 제1 항에 있어서,
    상기 반사층의 양 단부는 경사면을 갖고,
    상기 경사면은 상기 발광 소자의 장축 방향으로 서로 대향하여 위치하는 표시 장치.
  4. 제1 항에 있어서,
    상기 기판 상의 복수의 화소를 포함하고,
    상기 반사층은 일 방향을 따라 배치된 복수의 화소를 덮는 표시 장치.
  5. 제1 항에 있어서,
    상기 기판 상의 복수의 화소를 포함하고,
    상기 반사층은 각각의 화소를 덮는 아일랜드 형태를 갖는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 및 제2 전극은 동일층 상에 배치되고,
    상기 제2 전극은 상기 제1 전극을 사이에 두고 서로 이격되어 배치된 두 개의 제2 전극을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 및 제2 전극은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 중 적어도 하나를 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 발광 소자와 상기 제2 전극 상에 배치되어, 상기 발광 소자 및 상기 제2 전극에 직접 접촉하는 제1 컨택 전극; 및
    상기 제1 전극과 상기 발광 소자 상에 배치되어, 상기 제1 전극 및 상기 발광 소자에 직접 접촉하는 제2 컨택 전극;을 더 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 발광 소자 상에 배치된 제1 절연층을 더 포함하고,
    상기 제1 절연층은 상기 제1 및 제2 전극과 중첩하지 않는 표시 장치.
  10. 제1 항에 있어서,
    상기 발광 소자 및 상기 제2 전극 상에 배치된 제2 절연층을 더 포함하고,
    상기 제2 절연층은 상기 제1 전극과 중첩하지 않는 표시 장치.
  11. 제1 항에 있어서,
    상기 발광 소자는 원기둥 형태를 갖고,
    상기 발광 소자의 직경은 100nm 내지 1㎛인 표시 장치.
  12. 제1 항에 있어서,
    상기 절연층 내에 배치된 광산란 입자를 더 포함하고,
    상기 광산란 입자는 상기 절연층과 다른 굴절률을 갖는 표시 장치.
  13. 제1 항에 있어서,
    상기 반사층은 요철 패턴을 갖는 표시 장치.
  14. 제1 항에 있어서,
    상기 기판은 광 가이드 영역 및 출광 영역을 포함하고,
    상기 제1 및 제2 전극은 상기 기판의 상기 광 가이드 영역에 배치되고,
    상기 발광 소자로부터 방출된 광은 상기 기판의 상기 출광 영역을 통해 방출되는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 및 2 전극은 각각 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는 표시 장치.
  16. 제1 항에 있어서,
    상기 기판을 사이에 두고 상기 발광 소자와 이격되어 배치된 편광층을 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 기판과 상기 편광층 사이에 배치된 색 변환층을 더 포함하는 표시 장치.
  18. 기판;
    상기 기판 상에 배치된 박막 트랜지스터;
    상기 기판 상에 배치되고, 상기 박막 트랜지스터에 연결된 제1 전극;
    상기 기판 상에 상기 제1 전극과 이격되어 배치된 제2 전극;
    상기 제1 및 제2 전극 사이에 배치되고, 상기 제1 및 제2 전극에 각각 전기적으로 연결된 복수의 발광 소자;
    상기 복수의 발광 소자들을 덮도록 배치된 절연층;
    상기 절연층 내에 배치된 광산란 입자; 및
    상기 기판의 하면에 배치된 편광층;을 포함하고,
    상기 복수의 발광 소자는 각각 제1 반도체층, 상기 제1 반도체층 상에 배치된 활성층, 및 상기 활성층 상에 배치된 제2 반도체층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 및 제2 전극은 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 중 적어도 하나를 포함하는 표시 장치.
  20. 제18 항에 있어서,
    상기 발광 소자와 상기 제2 전극 상에 배치되어, 상기 발광 소자 및 상기 제2 전극에 직접 접촉하는 제1 컨택 전극; 및
    상기 제1 전극과 상기 발광 소자 상에 배치되어, 상기 제1 전극 및 상기 발광 소자에 직접 접촉하는 제2 컨택 전극;을 더 포함하는 표시 장치.
KR1020180037528A 2018-03-30 2018-03-30 표시 장치 KR102546733B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180037528A KR102546733B1 (ko) 2018-03-30 2018-03-30 표시 장치
US16/219,707 US10854672B2 (en) 2018-03-30 2018-12-13 Display device
CN201910202304.9A CN110323243A (zh) 2018-03-30 2019-03-18 显示装置
US17/108,304 US11798975B2 (en) 2018-03-30 2020-12-01 Display device
KR1020230078276A KR20230100704A (ko) 2018-03-30 2023-06-19 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180037528A KR102546733B1 (ko) 2018-03-30 2018-03-30 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230078276A Division KR20230100704A (ko) 2018-03-30 2023-06-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20190115160A KR20190115160A (ko) 2019-10-11
KR102546733B1 true KR102546733B1 (ko) 2023-06-23

Family

ID=68053880

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180037528A KR102546733B1 (ko) 2018-03-30 2018-03-30 표시 장치
KR1020230078276A KR20230100704A (ko) 2018-03-30 2023-06-19 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230078276A KR20230100704A (ko) 2018-03-30 2023-06-19 표시 장치

Country Status (3)

Country Link
US (2) US10854672B2 (ko)
KR (2) KR102546733B1 (ko)
CN (1) CN110323243A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102546733B1 (ko) * 2018-03-30 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102557981B1 (ko) * 2018-08-20 2023-07-24 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US11271143B2 (en) * 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US10964675B1 (en) * 2019-09-20 2021-03-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof
US11450796B2 (en) * 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
KR20210157949A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
KR20220004896A (ko) 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220014470A (ko) * 2020-07-28 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220014472A (ko) * 2020-07-28 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220053766A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102573265B1 (ko) * 2021-03-25 2023-08-31 국민대학교산학협력단 초박형 led 전극어셈블리 및 이의 제조방법
CN114326141B (zh) * 2021-12-20 2024-03-15 宁波维真显示科技股份有限公司 一种阶梯型3dled显示装置及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166611B2 (ja) 2003-04-01 2008-10-15 シャープ株式会社 発光装置用パッケージ、発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP4912454B2 (ja) 2009-12-07 2012-04-11 シャープ株式会社 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
WO2011111516A1 (ja) 2010-03-12 2011-09-15 シャープ株式会社 発光装置の製造方法、発光装置、照明装置、バックライト、液晶パネル、表示装置、表示装置の製造方法、表示装置の駆動方法および液晶表示装置
KR20130093115A (ko) 2010-09-01 2013-08-21 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
JP6805505B2 (ja) * 2015-03-05 2020-12-23 日亜化学工業株式会社 発光装置
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
KR102608421B1 (ko) * 2016-02-23 2023-12-01 삼성디스플레이 주식회사 표시 장치
US9917235B2 (en) 2016-04-11 2018-03-13 Samsung Display Co., Ltd. Display apparatus
KR102584638B1 (ko) * 2016-07-11 2023-10-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US10707265B2 (en) * 2017-05-31 2020-07-07 Iinolux Corporation Display devices
KR102546733B1 (ko) * 2018-03-30 2023-06-23 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166611B2 (ja) 2003-04-01 2008-10-15 シャープ株式会社 発光装置用パッケージ、発光装置

Also Published As

Publication number Publication date
US11798975B2 (en) 2023-10-24
US10854672B2 (en) 2020-12-01
US20210082997A1 (en) 2021-03-18
CN110323243A (zh) 2019-10-11
KR20230100704A (ko) 2023-07-05
US20190305035A1 (en) 2019-10-03
KR20190115160A (ko) 2019-10-11

Similar Documents

Publication Publication Date Title
KR102546733B1 (ko) 표시 장치
US10818820B2 (en) Display device
US20220262984A1 (en) Display device and manufacturing method thereof
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11610938B2 (en) Display panel and display device including the same
US11769787B2 (en) Display device
KR20210031586A (ko) 표시 장치
KR20190098291A (ko) 표시 장치
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US10989959B2 (en) Backlight unit, display device including the same, and manufacturing method thereof
US11610869B2 (en) Display device and tiled display device having the same
KR20210034734A (ko) 표시 장치
KR20200145951A (ko) 표시 장치 및 그의 제조 방법
US20230378401A1 (en) Display apparatus
CN219577770U (zh) 显示装置
WO2023123251A1 (zh) 显示面板和彩膜基板
KR20210157949A (ko) 표시 장치
KR20230116148A (ko) 표시 장치
KR20230104456A (ko) 표시 장치
KR20200064876A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant