KR20220014472A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220014472A
KR20220014472A KR1020200093983A KR20200093983A KR20220014472A KR 20220014472 A KR20220014472 A KR 20220014472A KR 1020200093983 A KR1020200093983 A KR 1020200093983A KR 20200093983 A KR20200093983 A KR 20200093983A KR 20220014472 A KR20220014472 A KR 20220014472A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
sub
rme1
Prior art date
Application number
KR1020200093983A
Other languages
English (en)
Inventor
정장균
장기선
남원희
유석범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200093983A priority Critical patent/KR20220014472A/ko
Priority to US17/382,896 priority patent/US20220037394A1/en
Priority to CN202180049614.7A priority patent/CN115803870A/zh
Priority to PCT/KR2021/009638 priority patent/WO2022025564A1/ko
Publication of KR20220014472A publication Critical patent/KR20220014472A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 서로 이격되어 배치되고 제2 방향으로 연장된 제1 전극과 제2 전극 및 상기 제1 전극 및 상기 제2 전극 상에 배치되고 상기 제2 방향으로 이격되어 배치된 복수의 발광 소자들을 포함하고, 상기 제1 전극은 상기 제1 방향으로 측정된 최대폭이 상기 제2 전극의 폭보다 큰 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 신규한 전극 구조를 포함하여 발광 소자들이 특정 영역에 집중 배치된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 신규한 전극 구조를 포함하여 발광 소자들이 응집된 상태로 배치된 것이 방지된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 서로 이격되어 배치되고 제2 방향으로 연장된 제1 전극과 제2 전극 및 상기 제1 전극 및 상기 제2 전극 상에 배치되고 상기 제2 방향으로 이격되어 배치된 복수의 발광 소자들을 포함하고, 상기 제1 전극은 상기 제1 방향으로 측정된 최대폭이 상기 제2 전극의 폭보다 큰 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함한다.
상기 제1 전극의 상기 제1 부분 및 상기 제2 부분은 각각 상기 제2 전극과 대향하는 일 측변이 나란하게 연결되고, 상기 제1 부분의 타 측변은 상기 제2 부분의 타 측변으로부터 상기 제1 방향으로 돌출될 수 있다.
상기 발광 소자는 일 단부가 상기 제1 전극의 상기 제1 부분 상에 배치되고 타 단부가 상기 제2 전극 상에 배치된 제1 발광 소자 그룹 및 일 단부가 상기 제1 전극의 상기 제2 부분 상에 배치되고 타 단부가 상기 제2 전극 상에 배치된 제2 발광 소자 그룹을 포함하고, 단위 면적 당 상기 발광 소자들의 개수는 상기 제1 발광 소자 그룹이 상기 제2 발광 소자 그룹보다 클 수 있다.
상기 제1 전극은 복수의 상기 제1 부분들을 포함하고 하나의 상기 제2 부분이 상기 제1 부분들 사이에 위치할 수 있다.
상기 제1 전극은 복수의 상기 제2 부분들을 포함하고 하나의 상기 제1 부분이 상기 제2 부분들 사이에 위치할 수 있다.
상기 제1 전극은 상기 제1 부분의 폭이 상기 제2 방향을 따라 변하는 형상을 가질 수 있다.
상기 제1 전극은 상기 제2 부분보다 작은 폭을 갖는 제3 부분을 더 포함하고, 상기 제1 전극은 상기 제2 방향을 따라 상기 제3 부분, 상기 제2 부분 및 상기 제1 부분이 순차적으로 위치하는 형상을 가질 수 있다.
상기 제1 전극은 폭이 상기 제1 부분보다 작되 상기 제2 부분보다 큰 제4 부분을 더 포함하고, 상기 제4 부분은 상기 제2 방향을 따라 폭이 변하는 형상을 가질 수 있다.
상기 제1 전극은 복수의 상기 제1 부분과 복수의 상기 제2 부분이 상기 제1 방향을 따라 교대로 배열될 수 있다.
복수의 상기 제1 부분들은 서로 맞닿아 위치하고 상기 제2 부분은 상기 제1 부분들의 경계에 위치할 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 배치되며 폭이 상기 제2 전극과 동일한 제3 전극 및 상기 제3 전극과 상기 제2 전극 사이에 배치되어 상기 제1 부분 및 상기 제2 부분을 포함하는 제4 전극을 더 포함하고, 상기 발광 소자들은 상기 제1 전극과 상기 제3 전극, 또는 상기 제2 전극과 상기 제4 전극 상에 배치될 수 있다.
상기 제1 전극 상에 배치되어 상기 발광 소자와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하는 제1 발광 소자 및 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하고, 상기 제1 발광 소자의 타 단부 및 상기 제2 발광 소자의 일 단부와 각각 접촉하는 제3 접촉 전극을 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 복수의 서브 화소를 포함하는 표시 장치로써, 상기 서브 화소는, 원형의 형상을 갖고 중심부에 위치한 컨택홀을 덮는 제1 전극, 상기 제1 전극이 노출되도록 전극 홀을 포함하며 상기 제1 전극을 둘러싸며 이격되어 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고, 상기 제2 전극은 상기 전극 홀을 기준으로 측정된 폭이 서로 다른 제1 부분 및 제2 부분을 포함한다.
상기 제2 전극은 다각형의 형상을 갖고, 상기 제2 전극의 상기 제1 부분의 폭은 상기 제1 전극의 반지름보다 크고 상기 제2 부분은 상기 제1 부분보다 폭이 작을 수 있다.
상기 제1 전극은 일정한 폭을 갖고 상기 제2 전극 상기 전극 홀의 내측변과 대향하는 제1 외측부 및 상기 제1 외측부로부터 상기 컨택홀을 향해 돌출된 적어도 하나의 제1 돌출부를 포함하고, 상기 제1 돌출부는 상기 제2 전극의 상기 제1 부분에 대응하여 배치될 수 있다.
상기 제2 전극은 상기 제1 외측부를 둘러싸는 제2 외측부 및 상기 제1 돌출부에 대응하여 상기 제2 외측부로부터 상기 제1 돌출부의 반대 방향으로 돌출된 적어도 하나의 제2 돌출부를 포함할 수 있다.
상기 제2 전극은 상기 제1 외측부를 둘러싸는 제2 외측부 및 상기 제1 돌출부에 대응하여 상기 제2 외측부로부터 제1 돌출부의 반대 방향으로 돌출된 적어도 하나의 확장부를 포함하고, 상기 확장부는 상기 제1 돌출부보다 면적이 클 수 있다.
상기 복수의 서브 화소는 제1 서브 화소, 상기 제1 서브 화소의 대각선 일 방향에 위치한 제2 서브 화소 및 상기 제1 서브 화소의 대각선 타 방향에 위치한 제3 서브 화소를 포함하고, 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소의 각 상기 제2 전극은 상기 제1 내지 제3 서브 화소들의 경계에서 서로 연결될 수 있다.
상기 제1 서브 화소에 배치된 상기 제1 전극 및 상기 제2 전극의 크기는 상기 제2 서브 화소에 배치된 상기 제1 전극 및 상기 제2 전극의 크기보다 클 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 잉크 유동의 흐름을 생성하면서 발광 소자들을 배치할 수 있어, 특정 위치에 높은 밀집도를 갖도록 발광 소자들이 배치될 수 있다. 이에 따라, 표시 장치는 쌍극성을 갖는 발광 소자들이 잉크 내에서 응집되거나 뭉치는 것을 방지할 수 있으며, 전극 상에 배치되지 않고 유실되는 발광 소자의 개수를 줄일 수 있는 이점이 있다.
또한, 일 실시예에 따른 표시 장치는 전극 형상에 따라 복수의 발광 소자 그룹을 형성하는 것이 가능하며, 발광 소자 그룹들 간 전기적 연결을 개선하여 단위 면적 당 휘도를 향상시킬 수도 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 Q4-Q4'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 표시 장치의 제조 공정 중 발광 소자들의 움직임을 나타내는 개략도이다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 9는 도 8의 Q5-Q5'선 및 Q6-Q6'선을 따라 자른 단면도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11은 도 10의 Q7-Q7'선을 따라 자른 단면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 13 및 도 14는 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다.
도 15 내지 도 17은 또 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다.
도 18 내지 도 27은 또 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다.
도 28은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 29는 도 28의 제1 서브 화소를 나타내는 평면도이다.
도 30은 도 29의 Q8-Q8'선을 따라 자른 단면도이다.
도 31은 다른 실시예에 따른 표시 장치의 복수의 전극들의 형상을 나타내는 평면도이다.
도 32 내지 도 34는 또 다른 실시예에 따른 표시 장치의 복수의 전극들의 형상을 나타내는 평면도들이다.
도 35 내지 도 37은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 전극들을 나타내는 평면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(ED)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 제1 서브 화소(PX1)의 제1 발광 영역(EMA1), 제2 서브 화소(PX2)의 제2 발광 영역(EMA2) 및 제3 서브 화소(PX3)의 제3 발광 영역(EMA3)이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 내지 제3 서브 화소(PX1, PX2, PX3)의 각 발광 영역(EMA1, EMA2, EMA3)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(PXn)는 비발광 영역이 배치된 제1 영역(CBA) 및 제1 영역(CBA) 이외의 제2 영역을 포함할 수 있다. 제1 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 제1 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 제1 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 제1 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 제1 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 제1 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 제1 영역(CBA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 제1 영역(CBA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME)들은 제1 영역(CBA)에서 분리되지 않은 상태로 배치될 수도 있다. 비발광 영역 중, 제1 영역(CBA) 이외의 영역은 제2 영역으로 정의되며, 제1 영역(CBA) 및 발광 영역(EMA) 이외의 영역일 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층(BML)은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 제1 도전층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 제1 도전층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 제1 도전층(BML)은 생략될 수 있다.
버퍼층(BL)은 제1 도전층(BML) 및 제1 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제2 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 제1 도전층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다. 제1 정전 용량 전극(CSE1)과 제2 정전 용량 전극(CSE2) 사이에는 스토리지 커패시터가 형성될 수 있다.
도면에 도시하지 않았으나, 제3 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제3 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제3 도전층을 덮으며 제3 도전층을 보호하는 기능을 수행할 수 있다.
제4 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제4 도전층의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 후술하는 전극(RME1, RME2)들과 두께 방향으로 일부 중첩하는 위치에 배치될 수 있다. 제1 전압 배선(VL1)은 서브 화소(PXn)의 경계에서 제2 방향(DR2)으로 연장되다가 일부 절곡된 부분이 발광 영역(EMA) 내에 위치하도록 배치될 수 있다. 제2 전압 배선(VL2)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다.
제1 도전 패턴(CDP)은 제2 정전 용량 전극(CSE2)과 연결될 수 있고, 이를 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제4 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제4 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
또한, 제2 도전층, 제3 도전층 및 제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제4 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME1, RME2)들, 발광 소자(ED), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 하나의 제1 뱅크(BNL1)는 제1 방향(DR1)으로 연장된 형상을 갖고, 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치되되, 같은 서브 화소(PXn) 내에 배치된 다른 제1 뱅크(BNL1)와 제1 방향(DR1)으로 이격될 수 있다. 또한, 제1 뱅크(BNL1)는 제2 방향(DR2)으로 연장된 형상을 갖고 각 서브 화소(PXn) 내에 배치될 수 있다. 즉, 각 제1 뱅크(BNL1)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치될 수 있다. 또한, 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 측정된 길이가 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩하도록 배치될 수 있다.
하나의 서브 화소(PXn)에는 복수의 제1 뱅크(BNL1)들이 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)는 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 부분적으로 배치될 수 있고, 제1 방향(DR1)으로 이격된 제1 뱅크(BNL1)들 사이에는 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않으며, 제1 뱅크(BNL1)는 생략될 수도 있다.
복수의 전극(RME1, RME2)들은 일 방향으로 연장된 형상을 갖고 각 서브 화소(PXn)마다 배치된다. 복수의 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장된 형상을 갖고 서로 제1 방향(DR1)으로 이격될 수 있다. 예를 들어, 하나의 서브 화소(PXn)에는 제1 전극(RME1) 및 이와 제1 방향(DR1)으로 이격된 제2 전극(RME2)이 배치될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 그 개수, 또는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 수에 따라 배치되는 위치가 달라질 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 전극(RME1, RME2)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 제1 영역(CBA)에서 다른 서브 화소(PXn)의 전극(RME1, RME2)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME1, RME2)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 예를 들어, 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2)들 상에 배치될 수 있다. 발광 소자(ED)들을 배치시킨 뒤에는 전극 라인 일부를 분리하여 각 서브 화소(PXn)마다 분리된 복수의 전극(RME1, RME2)들을 형성할 수 있다.
복수의 전극(RME1, RME2)들은 제4 도전층과 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다.
또한, 복수의 전극(RME1, RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME1, RME2)들은 후술하는 접촉 전극(CNE1, CNE2)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제4 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME1, RME2)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
도면에서는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(BNL2)와 중첩하는 위치에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 컨택홀(CT1, CT2)들은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA)에 위치할 수도 있다.
각 서브 화소(PXn)마다 배치되는 전극(RME1, RME2)들은 각각 서로 이격된 복수의 제1 뱅크(BNL1)들 상에 배치될 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제1 방향(DR1) 일 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME1, RME2)들의 제1 방향(DR1)으로 측정된 폭은 제1 뱅크(BNL1)의 제1 방향(DR1)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 복수의 전극(RME1, RME2)들이 제1 방향(DR1)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME1, RME2)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
각 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME1, RME2)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME1, RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
한편, 일 실시예에 따르면, 제1 전극(RME1)과 제2 전극(RME2)은 부분적으로 서로 다른 폭을 갖는 부분을 포함할 수 있다. 예를 들어, 제1 전극(RME1)은 제1 부분(RM_W) 및 제1 부분(RM_W)보다 폭이 작으며 제2 전극(RME2)의 폭(WEB)과 동일한 제2 부분(RM_S)을 포함할 수 있다. 제2 전극(RME2)은 균일한 크기의 폭(WEB)을 갖고 제2 방향(DR2)으로 연장된 형상을 갖는 반면, 제1 전극(RME1)은 제2 방향(DR2)으로 연장되되 복수의 제1 부분(RM_W)과 제2 부분(RM_S)이 교대로 반복되며 제2 방향(DR2)을 따라 그 폭이 달라질 수 있다.
일 실시예에서 제1 전극(RME1)은 제1 부분(RM_W)이 갖는 제1 폭(WE1)이 제1 전극(RME1)의 최대 폭일 수 있으며, 제2 부분(RM_S)이 갖는 제2 폭(WE2)은 제2 전극(RME2)의 폭(WEB)과 동일할 수 있다. 구체적으로, 제1 전극(RME1)은 제2 방향(DR2)으로 연장되며 그 폭이 부분적으로 변하는 형상을 가질 수 있다. 발광 영역(EMA)의 중심에 인접하여 제2 전극(RME2)의 폭(WEB)과 동일한 폭을 갖는 제2 부분(RM_S)이 위치하고, 그로부터 제2 방향(DR2) 양 측에는 더 큰 폭(WE1)을 갖는 제1 부분(RM_W)이 각각 연결될 수 있다. 제1 부분(RM_W)과 제2 부분(RM_S)은 제2 전극(RME2)과 대향하는 양 측이 각각 나란하게 정렬될 수 있으며, 그 반대편 외측변이 각각의 폭(WE1, WE2)에 따라 제1 방향(DR1)으로 엇갈릴 수 있다. 즉, 제1 전극(RME1)은 제1 부분(RM_W)과 제2 부분(RM_S)의 위치에 따라 제1 방향(DR1) 외측변이 부분적으로 절곡된 형상을 가질 수 있으며, 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격은 일정하게 유지될 수 있다.
후술할 바와 같이, 제1 전극(RME1)과 제2 전극(RME2) 상에는 발광 소자(ED)들이 배치되는데, 발광 소자(ED)는 잉크에 분산된 상태에서 전극(RME1, RME2) 상에 생성된 전계(도 7의 'EL')에 의해 위치 및 방향이 변할 수 있다. 이와 유사하게, 전계(EL) 생성을 위하여 전극(RME1, RME2)에 인가된 전기 신호는 전극(RME1, RME2) 상에 위치한 잉크 분자에 유도 전하를 생성할 수 있다. 유도 전하를 띤 잉크 분자들도 전계(EL)에 의해 힘을 받아 이동할 수 있고, 잉크 내부에 액적의 유동이 발생할 수 있다. 이러한 유동은 발광 소자(ED)들의 위치 및 배향 방향에도 영향을 줄 수 있는데, 전극(RME1, RME2)이 갖는 면적 또는 폭에 따라 그 유동이 제어될 수 있다. 일 실시예에 따른 표시 장치(10)는 어느 한 전극(예를 들어, 제1 전극)이 이와 대향하는 전극(예를 들어 제2 전극)과 비교하여 부분적으로 다른 폭을 가질 수 있고, 발광 소자(ED)를 배치하는 공정에서 잉크의 유동이 특정 방향을 향하도록 제어하여 발광 소자(ED)의 특정 위치 내 정렬을 유도할 수 있다.
이에 따라, 제1 전극(RME1)의 제1 부분(RM_W) 상에 배치된 발광 소자(ED)의 수, 밀도 또는 밀집도는 제2 부분(RM_S) 상에 배치된 발광 소자(ED)의 밀도와 다를 수 있다. 도면에서는 제1 전극(RME1)이 하나의 제2 부분(RM_S)과 그에 연결된 2개의 제1 부분(RM_W)을 갖는 형상이 예시되어 있으나, 이에 제한되지 않는다. 제1 전극(RME1)의 형상은 발광 소자(ED)들의 배치 위치를 제어하기 위해 다양한 형상으로 변형될 수 있다. 보다 자세한 설명은 후술하기로 한다.
제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들 및 제1 전극(RME1)과 제2 전극(RME2)들을 덮도록 배치되되, 제1 전극(RME1)과 제2 전극(RME2) 상면 일부가 노출되도록 배치될 수 있다. 제1 절연층(PAS1)에는 각 전극(RME1, RME2)들의 상면 중, 제1 뱅크(BNL1) 상에 배치된 부분의 상면을 노출하는 개구부(OP)가 형성될 수 있고, 접촉 전극(CNE1, CNE2)들은 개구부(OP)를 통해 전극(RME1, RME2)들과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 제1 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 제1 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 제1 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME1, RME2) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층(도 6의 '36')을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
또한, 발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME1, RME2) 상에 배치될 수 있다. 예를 들어 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE1, CNE2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 6의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
한편, 표시 장치(10)는 각 서브 화소(PXn)마다 배치된 발광 소자(ED)들이 위치에 따라 다른 밀집도를 갖고 배치될 수 있어 서로 다른 발광 소자 그룹(ED#1, ED#2)으로 분리될 수 있다. 일 실시예에 따르면, 복수의 발광 소자(ED)는 제1 전극(RME1)의 제1 부분(RM_W) 상에 배치된 제1 발광 소자 그룹(ED#1) 및 제2 부분(RM_S) 상에 배치된 제2 발광 소자 그룹(ED#2)을 포함할 수 있다. 제1 발광 소자 그룹(ED#1)은 일 단부가 제1 전극(RME1)의 제1 부분(RM_W) 상에 배치되며 제2 발광 소자 그룹(ED#2)은 일 단부가 제2 부분(RM_S) 상에 배치된다. 제1 발광 소자 그룹(ED#1)은 제2 발광 소자 그룹(ED#2) 대비 발광 소자(ED)들의 수 또는 밀도가 더 클 수 있다.
본 명세서에서 '발광 소자의 밀도', '발광 소자의 밀집도' 또는 '발광 소자 그룹의 밀도', '발광 소자 그룹의 밀집도' 등은 전극(RME1, RME2)들 상에 배치된 발광 소자(ED)들의 개수와 관련된 용어로써, 전극(RME1, RME2)들 상에 정의된 임의의 영역 당 그에 배치된 발광 소자(ED)들의 수 또는 분포를 상대적으로 정의한 것일 수 있다. 예를 들어, 제1 발광 소자 그룹(ED#1)의 밀집도는 일 단부가 제1 전극(RME1)의 제1 부분(RM_W) 상에 배치된 발광 소자들의 개수로써, 제1 전극(RME1)의 제1 부분(RM_W) 및 이에 대응한 제2 전극(RME2)의 일 부분이 차지하는 영역 내에 배치된 발광 소자(ED)들의 개수를 단위 영역으로 계산된 값으로 정의될 수 있다. 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)의 밀집도는 각각 제1 전극(RME1)의 제1 부분(RM_W) 및 제2 부분(RM_S) 상에 배치된 발광 소자(ED)들의 개수를 해당 부분(RM_W, RM_S)들의 단위 면적 등으로 계산된 값일 수 있다. '밀집도'는 절대적인 값을 의미하는 것은 아닐 수 있으며, 일정 영역 간 발광 소자(ED)들의 수를 대략적으로 비교하기 위해 정의될 수 있다.
상술한 바와 같이, 제1 전극(RME1)은 폭이 서로 다른 제1 부분(RM_W)과 제2 부분(RM_S)을 포함할 수 있고, 제1 전극(RME1)이 갖는 폭의 변화는 발광 소자(ED)들을 특정 방향에 집중적으로 배치되도록 유도할 수 있다. 제2 전극(RME2)이 균일한 폭을 갖는 경우, 발광 소자(ED)들은 제1 전극(RME1)의 폭이 큰 제1 부분(RM_W)을 향해 이동하도록 유도될 수 있다. 제1 전극(RME1)의 폭에 따라 전극(RME1, RME2)들 상에 생성되는 전계(EL)의 세기가 달라질 수 있으나, 제1 전극(RME1)의 폭에 따라 발광 소자(ED)들이 분산된 잉크의 유동에 따라 발광 소자(ED)들은 특정 방향으로 이동할 수 있다.
각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 전극(RME1, RME2) 상에 균일한 밀집도로 배치되지 않고, 제1 전극(RME1)의 위치에 따라 다른 밀집도로 배치된다. 제1 발광 소자 그룹(ED#1)은 제2 발광 소자 그룹(ED#2)보다 큰 밀집도를 가질 수 있고, 제1 전극(RME1)의 형상, 즉 제1 부분(RM_W)과 제2 부분(RM_S)의 위치에 따라 발광 소자 그룹(ED#1, ED#2)의 배치가 달라질 수 있다. 예를 들어, 도 3의 실시예와 같이 제1 전극(RME1)이 발광 영역(EMA)의 중심부를 기준으로 제2 방향(DR2) 양 측에 제1 부분(RM_W)이 위치하는 경우, 제1 발광 소자 그룹(ED#1)도 발광 영역(EMA)의 중심을 기준으로 상측과 하측에 배치될 수 있다. 발광 영역(EMA)의 중심에는 일부의 발광 소자(ED)들로써 제2 발광 소자 그룹(ED#2)이 배치될 수 있으나 그 수는 제1 발광 소자 그룹(ED#1)보다 작을 수 있다. 제1 발광 소자 그룹(ED#1)은 제1 부분(RM_W) 상에 배치됨에 따라 밀집도가 상대적으로 크고 제2 발광 소자 그룹(ED#2)은 제2 부분(RM_S) 상에 배치됨에 따라 밀집도가 상대적으로 작은 것으로 이해될 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 제1 부분(RM_W)의 형상에 따라 제1 부분(RM_W) 상에 배치되되 그 밀집도는 서로 다른 발광 소자 그룹(ED#1, ED#2)이 형성될 수 있다. 즉, 제1 및 제2 발광 소자 그룹(ED#1, ED#2)은 이들이 배치된 제1 전극(RME1)의 위치에 무관하게 인접한 다른 발광 소자(ED)들과의 밀집도에 따라 구분될 수 있다.
한편, 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)의 발광 소자(ED)들은 각각 양 단부가 전극(RME1, RME2)과 전기적으로 연결될 수 있고, 그 하부의 도전층들로부터 전기 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다.
일 실시예에 따른 표시 장치(10)는 전극(RME1, RME2)의 형상, 즉 어느 한 전극의 상대적인 폭(WE1, WE2)을 조절함으로써 전극(RME1, RME2)들 상에 배치되는 발광 소자(ED)들의 밀집도를 제어할 수 있다. 각 서브 화소(PXn)는 발광 영역(EMA)에 배치된 발광 소자(ED)들의 배치나 밀집도에 따라 단위 영역 당 휘도가 균일해지도록 제어할 수 있다. 또한, 몇몇 실시예에서 각 서브 화소(PXn) 내에서 발광 소자(ED)들의 배치를 유도하여 서로 다른 제1 발광 소자 그룹(ED#1)들 간 직렬 연결을 구성하여 각 서브 화소(PXn)의 휘도를 더 향상시킬 수도 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 또한, 제2 절연층(PAS2)은 제1 뱅크(BNL1) 및 제2 뱅크(BNL2) 상에도 배치될 수 있다. 즉, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)를 포함하여 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME1, RME2)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다.
제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다. 접촉 전극(CNE1, CNE2)의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1) 상에 배치되고, 제2 접촉 전극(CNE2)은 제2 전극(RME2) 상에 배치되며, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(ED) 및 전극(RME1, RME2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 상기 반도체층이 노출된 단부면에서 발광 소자(ED)와 접촉할 수 있다. 발광 소자(ED)의 일 단부는 제1 접촉 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)의 수에 따라 달라질 수 있다.
접촉 전극(CNE1, CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제2 접촉 전극(CNE2)이 배치된 영역을 제외하고 제1 접촉 전극(CNE1)을 포함하여 제2 절연층(PAS2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 전극(RME1, RME2) 상에서 제2 접촉 전극(CNE2)이 배치된 부분을 제외하고 제1 절연층(PAS1) 및 제2 절연층(PAS2) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 즉, 일 실시예에서 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 다른 층에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 접촉 전극(CNE2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(30)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 층에 배치될 수 있다.
한편, 도면에는 도시하지 않았으나, 제2 절연층(PAS2), 제3 절연층(PAS3), 및 접촉 전극(CNE1, CNE2)들 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화알루미늄(AlNx)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 마이크로 미터(Micro-meter) 내지 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 6을 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 6에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
상술한 바와 같이, 표시 장치(10)는 전극(RME1, RME2)들이 서로 다른 폭을 갖는 형상을 가짐에 따라, 발광 소자(ED)들이 특정 위치로 배향 및 정렬되는 것을 유도할 수 있다. 이하, 다른 도면을 참조하여 발광 소자(ED)들의 잉크 내 거동에 대하여 자세히 설명하기로 한다.
도 7은 표시 장치의 제조 공정 중 발광 소자들의 움직임을 나타내는 개략도들이다. 도 7은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 전극(RME1, RME2)의 위치에 따른 발광 소자(ED)들의 거동을 도시하고 있다.
도 7을 참조하면, 일 실시예에 따른 표시 장치(10)는 발광 소자(ED)들을 포함하는 잉크를 전극(RME1, RME2) 상에 분사하고, 전극(RME1, RME2) 상에 전계(EL)를 생성하는 공정을 통해 발광 소자(ED)들을 배치시킬 수 있다. 서로 이격된 제1 전극(RME1)과 제2 전극(RME2)에 정렬 신호를 인가하면, 전극(RME1, RME2) 상에는 특정 방향을 향하는 전계(EL)가 생성된다. 서로 다른 도전형으로 도핑된 반도체층들을 포함한 발광 소자(ED)는 분자 내 쌍극성(Dipole)을 가질 수 있고, 잉크 내에서 전계(EL)가 의해 유전영동힘을 받아 전극(RME1, RME2)들 상에 배치될 수 있다.
전극(RME1, RME2)에 인가된 전기 신호는 각각 특정 부호(양의 부호 또는 음의 부호)를 가질 수 있는데, 상기 전기 신호는 전극(RME1, RME2)의 바로 상부에 위치한 잉크의 용매 분자들에 유도 전하(Induced charge)를 생성할 수 있다. 발광 소자(ED)와 유사하게 전하를 띤 용매 분자들은 전계(EL)에 의해 전기적 힘을 받을 수 있다. 이에 따라, 전극(RME1, RME2)들 상에 생성된 전계(EL)는 쌍극성을 갖는 발광 소자(ED)의 위치와 배향 방향을 변화시킴에 더하여 유도 전하를 띤 잉크의 용매 분자들이 전극(RME1, RME2)들의 외측 방향을 향하도록 액적의 유동을 유발할 수 있다.
여기서, 제1 전극(RME1)과 제2 전극(RME2)의 폭이 서로 다를 경우, 용매 분자들의 유동도 특정 방향을 향할 수 있다. 예를 들어, 상대적으로 폭이 더 큰 전극, 예를 들어 제1 전극(RME1)의 경우, 용매 분자들의 전극 외측을 향하는 유동의 세기가 더 클 수 있고, 제1 전극(RME1)과 제2 전극(RME2) 상에는 폭이 더 큰 제1 전극(RME1)을 향하는 용매 분자들의 전체적인 유동의 흐름이 형성될 수 있다. 이에 따라, 잉크 내에 분산된 발광 소자(ED)들은 전계(EL)에 의해 전극(RME1, RME2)들 상에 배치됨과 동시에 유동의 흐름에 의해 폭이 넓은 전극(RME1) 상으로 이동하는 것이 유도될 수 있다.
제2 뱅크(BNL2)가 둘러싸는 각 서브 화소(PXn)의 발광 영역(EMA) 내에 발광 소자(ED)들이 분산된 잉크를 분사하고 전극(RME1, RME2) 상에 전계(EL)를 생성하면, 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다. 여기서, 잉크는 제1 전극(RME1)의 제2 부분(RM_S)으로부터 보다 큰 폭을 갖는 제1 부분(RM_W)을 향하는 유동의 흐름이 발생할 수 있고, 잉크의 유동에 의해 발광 소자(ED)들은 제1 전극(RME1)의 제1 부분(RM_W)을 향하도록 유도될 수 있다.
일 실시예에 따른 표시 장치(10)는 잉크 유동의 흐름을 생성하면서 발광 소자(ED)들을 배치할 수 있어, 전계(EL)만을 이용한 발광 소자(ED) 배치 공정 보다 특정 위치에 높은 밀집도를 갖도록 발광 소자(ED)들을 배치시키는 것이 가능하다. 또한, 쌍극성을 갖는 발광 소자(ED)들이 잉크 내에서 응집되거나 뭉치는 것을 유동의 흐름을 통해 일정 수준 해소할 수 있으며, 전극(RME1, RME2)의 형상을 제어하여 잉크 내 분산된 발광 소자(ED)들 중 전극(RME1, RME2) 상에 배치되지 않고 유실되는 발광 소자(ED)의 개수를 줄일 수 있는 이점이 있다. 특히, 제1 전극(RME1)의 제1 부분(RM_W) 위치에 따라 복수의 제1 발광 소자 그룹(ED#1)을 형성하는 것이 가능하며, 하나의 서브 화소(PXn) 내에서 복수의 제1 발광 소자 그룹(ED#1)들 간 전기적 연결을 개선하여 서브 화소(PXn)의 단위 면적 당 휘도를 향상시킬 수도 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 19는 도 8의 Q5-Q5'선 및 Q6-Q6'선을 따라 자른 단면도이다. 도 9는 도 8의 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 8 및 도 9를 참조하면, 표시 장치(10_1)는 더 많은 수의 접촉 전극을 포함하여 서로 구분된 위치에 배치된 발광 소자 그룹들의 전기적 연결을 개선할 수 있다. 일 실시예에 따르면, 표시 장치(10_1)는 제1 접촉 전극(CNE1_1) 및 제2 접촉 전극(CNE2_1)과 다른 제3 접촉 전극(CNE3_1)을 더 포함할 수 있다. 제1 접촉 전극(CNE1_1)과 제2 접촉 전극(CNE2_1)은 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치되어 발광 소자(ED)들과 접촉할 수 있다. 제3 접촉 전극(CNE3_1)은 제1 전극(RME1)과 제2 전극(RME2) 상에 동시에 배치될 수 있으며, 다른 영역에 위치한 발광 소자 그룹(ED#1)들을 전기적으로 직렬 연결할 수 있다. 본 실시예는 제3 접촉 전극(CNE3_1)을 더 포함하여 발광 소자(ED)들 중 일부가 서로 직렬로 연결된 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 발광 소자(ED)와 접촉 전극(CNE1_1, CNE2_1, CNE3_1)에 대하여 자세히 설명하기로 한다.
상술한 바와 같이, 발광 소자(ED)는 밀집도가 높은 제1 발광 소자 그룹(ED#1)을 포함할 수 있다. 제1 전극(RME1)의 제2 부분(RM_S)의 형상이나 정렬 신호의 세기 등을 제어하여 제2 발광 소자 그룹(ED#2)의 수를 최소화한다면, 각 서브 화소(PXn)에는 복수의 제1 발광 소자 그룹(ED#1)들이 서로 이격된 위치에 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)에는 제1 발광 소자 그룹(ED#1)에 속하는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다. 제1 전극(RME1)이 2개의 제1 부분(RM_W)을 포함하는 경우, 2개의 제1 발광 소자 그룹(ED#1)으로써 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)들이 서로 이격된 위치에 배치될 수 있다. 제1 발광 소자(ED1)는 발광 영역(EMA)의 중심을 기준으로 제2 방향(DR2) 일 측에 배치되고 제2 발광 소자(ED2)는 제2 방향(DR2) 하측에 배치될 수 있다. 이들 사이에 위치한 제2 부분(RM_S) 상에 제2 발광 소자 그룹(ED#2)이 배치되지 않을 경우, 제2 부분(RM_S) 상에는 제1 발광 소자(ED1)와 제2 발광 소자(ED2)를 연결하는 제3 접촉 전극(CNE3_1)의 연결부가 배치될 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 각각 일 단부가 제1 전극(RME1)의 제1 부분(RM_W) 상에 배치되고 타 단부는 제2 전극(RME2) 상에 배치된다. 제1 발광 소자(ED1)의 일 단부는 제1 전극(RME1) 상에 배치된 제1 접촉 전극(CNE1_1)을 통해 제1 전극(RME1)과 전기적으로 연결될 수 있다. 제2 발광 소자(ED2)의 타 단부는 제2 전극(RME2) 상에 배치된 제2 접촉 전극(CNE2_1)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다. 제1 발광 소자(ED1)의 타 단부 및 제2 발광 소자(ED2)의 일 단부는 제3 접촉 전극(CNE3_1)과 접촉할 수 있다. 제3 접촉 전극(CNE3_1)은 제2 전극(RME2) 상에 배치되어 제1 발광 소자(ED1)의 타 단부와 접촉하는 제1 연장부(CN_E1), 제1 전극(RME1) 상에 배치되어 제2 발광 소자(ED2)의 일 단부와 접촉하는 제2 연장부(CN_E2) 및 각 연장부(CN_E1, CN_E2)들을 연결하는 연결부(CN_B)를 포함할 수 있다. 제1 연장부(CN_E1)와 제2 연장부(CN_E2)는 각각 제1 및 제2 접촉 전극(CNE1_1, CNE2_1)과 유사하게 제2 방향(DR2)으로 연장되어 이들과 이격될 수 있다. 연결부(CN_B)는 발광 소자(ED)들이 배치되지 않은 부분인 제1 전극(RME1)의 제2 부분(RM_S) 상에서 제1 방향(DR1)으로 연장되어 서로 엇갈려 배치된 연장부(CN_E1, CN_E2)들을 상호 연결할 수 있다. 제2 부분(RM_S) 상에는 발광 소자(ED)들이 거의 배치되지 않으므로 제3 접촉 전극(CNE3_1)의 연결부(CN_B)가 배치될 수 있는 공간이 확보될 수 있다.
제1 발광 소자(ED1)의 타 단부는 제2 발광 소자(ED2)의 일 단부와 제3 접촉 전극(CNE3_1)을 통해 연결될 수 있다. 제3 접촉 전극(CNE3_1)은 다른 접촉 전극(CNE1_1, CNE2_1)들과 달리 제1 전극(RME1) 및 제2 전극(RME2)과 직접 접촉하지 않기 때문에, 전극(RME1, RME2)으로 인가된 전기 신호는 전달되지 않을 수 있다. 제1 전극(RME1)으로 인가된 전기 신호는 제1 발광 소자(ED1), 제3 접촉 전극(CNE3_1) 및 제2 발광 소자(ED2)를 통해 제2 전극(RME2)으로 흐를 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10_1)는 전극(RME1)의 형상에 따라 서로 구분된 영역에 배치된 복수의 제1 발광 소자 그룹(ED#1)을 서로 직렬로 연결할 수 있어, 단위 면적 당 휘도가 향상될 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 11은 도 10의 Q7-Q7'선을 따라 자른 단면도이다. 도 11은 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 10 및 도 11을 참조하면, 표시 장치(10_2)는 더 많은 수의 전극(RME1_2, RME2_2, RME3_2, RME4_2)들을 포함할 수 있고, 이들 사이에는 더 많은 수의 발광 소자(ED)들이 배치될 수 있다. 발광 소자(ED)들은 서로 다른 전극들 상에 배치된 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함하고, 이들은 제3 접촉 전극(CNE3_2)을 통해 상호 직렬 연결될 수 있다. 본 실시예는 더 표시 장치(10_2)의 각 서브 화소(PXn)들이 더 많은 수의 전극들을 포함하는 점에서 다른 실시예와 차이가 있다.
제1 뱅크(BNL1)는 이웃하는 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 발광 영역(EMA)의 중심부에는 제2 방향(DR2)으로 연장된 제2 서브 뱅크(BNL_B)가 배치되고, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에는 각각 제1 서브 뱅크(BNL_A)들이 배치될 수 있다. 본 실시예의 제1 뱅크(BNL1)는 도 3의 제1 뱅크(BNL1)와 실질적으로 동일한 패턴으로 배치된 제1 서브 뱅크(BNL_A)와, 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 더 포함하는 점에서 차이가 있다.
제1 전극(RME1_2)과 제4 전극(RME4_2)은 각각 서로 다른 제1 서브 뱅크(BNL_A) 상에 배치되어 제2 방향(DR2)으로 연장된다. 제1 전극(RME1_2)의 발광 영역(EMA)의 중심을 기준으로 좌측의 제1 서브 뱅크(BNL_A) 상에 배치되고 제4 전극(RME4_2)은 우측의 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제1 전극(RME1_2)은 제1 컨택홀(CT1)과 중첩된 전극 컨택부(RM_C)를 더 포함하는 점을 제외하고는 도 3의 실시예와 동일한 형상을 가질 수 있다. 제4 전극(RME4_2)은 발광 영역(EMA)의 중심부를 기준으로 전극 컨택부(RM_C)를 제외한 제1 전극(RME1_3)과 대칭 구조를 가질 수 있고, 이들은 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제2 전극(RME2_2)과 제3 전극(RME3_2)은 도 3의 실시예와 유사한 형상을 갖고 제1 전극(RME1_2)과 제4 전극(RME4_2)들 사이에 배치될 수 있다. 제2 전극(RME2_2)과 제3 전극(RME3_2)은 각각 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 배치되어 서로 이격될 수 있다. 제2 전극(RME2_2)은 제4 전극(RME4_2)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 우측 상에 배치되고, 제3 전극(RME3_2)은 제1 전극(RME1_2)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 좌측 상에 배치된다. 제2 전극(RME2_2)은 제2 뱅크(BNL2)와 중첩된 부분에서 제2 컨택홀(CT2)과 중첩된 전극 컨택부(RM_C)를 포함한다. 반면, 제3 전극(RME3_2)은 제4 도전층과 직접 전기적으로 연결되지 않으며, 제4 전극(RME4_2)과 유사하게 제3 접촉 전극(CNE3_2)을 통해 전기 신호가 전달될 수 있다.
제1 전극(RME1_2)과 제4 전극(RME4_2)이 각각 제1 부분(RM_W) 및 제2 부분(RM_S)을 포함한 형상을 가짐에 따라, 발광 소자(ED)들은 제1 발광 소자 그룹(ED#1) 및 제2 발광 소자 그룹(ED#2)으로 구분될 수 있다. 또한, 발광 소자(ED)는 제1 전극(RME1_2) 및 제3 전극(RME3_2) 상에 배치된 제1 발광 소자(ED1)와 제2 전극(RME2_2) 및 제4 전극(RME4_2) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 및 제2 발광 소자(ED1, ED2)들은 각각 제1 부분(RM_W)과 제2 부분(RM_S)에 배치된 서로 다른 발광 소자 그룹(ED#1, ED#2)으로 구분될 수 있다.
또한, 발광 소자(ED1, ED2)는 제1 반도체층(31)이 배치된 제1 단부가 향하는 방향인 배향 방향을 가질 수 있는데, 표시 장치(10_2)는 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제3 전극(RME3_2) 상에 배치되고 그 반대편 제2 단부는 제1 전극(RME1_2) 상에 배치되어, 제1 발광 소자(ED1)들은 제1 단부가 제1 방향(DR1) 일 측을 향하도록 배치될 수 있다. 반면, 제2 발광 소자(ED2)는 제1 단부가 제2 전극(RME2_2) 상에 배치되고 그 반대편 제2 단부는 제4 전극(RME4_2) 상에 배치되어, 제2 발광 소자(ED2)들은 제1 단부가 제1 방향(DR1) 타 측을 향하도록 배치될 수 있다.
제1 접촉 전극(CNE1_2)은 제1 전극(RME1_2) 상에 배치되어 제1 발광 소자(ED1)의 제2 단부와 접촉할 수 있다. 제2 접촉 전극(CNE2_2)은 제2 전극(RME2_2) 상에 배치되어 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다. 제1 접촉 전극(CNE1_2)과 제2 접촉 전극(CNE2_2)은 각각 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)을 통해 발광 소자(ED1, ED2)의 구동을 위한 전원 전압들이 전달될 수 있다.
제3 접촉 전극(CNE3_2)은 제3 전극(RME3_2) 및 제4 전극(RME4_2) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_2)은 제3 전극(RME3_2) 또는 제4 전극(RME4_2) 상에 배치된 제1 및 제2 연장부(CN_E1, CN_E2)와, 이들을 서로 연결하는 복수의 연결부(CN_B)들을 포함할 수 있다. 제3 접촉 전극(CNE3_2)의 연장부(CN_E1, CN_E2)들은 각각 제3 전극(RME3_2) 및 제4 전극(RME4_2) 상에 배치되고 연결부(CN_B)들은 제1 방향(DR1)으로 연장되어 연장부(CN_E1, CN_E2)들을 상호 연결할 수 있다. 제3 접촉 전극(CNE3_2)은 평면 상 제2 접촉 전극(CNE2_2)을 둘러싸는 형상으로 배치될 수 있다. 제1 및 제2 연장부(CN_E1, CN_E2)들은 제3 전극(RME3_2) 또는 제4 전극(RME4_2) 및 발광 소자(ED1, ED2)의 일 단부와 접촉할 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_2)을 통해 직렬로 연결될 수 있으며, 제3 접촉 전극(CNE3_2)이 제3 전극(RME3_2) 및 제4 전극(RME4_2)과 접촉함에 따라, 제3 전극(RME3_2) 및 제4 전극(RME4_2)은 그 하부의 회로층과 직접 연결되지 않더라도 플로팅(Floating) 상태로 남지 않고 전원 전압이 흐를 때 이와 전기적으로 연결될 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 12를 참조하면, 표시 장치(10_3)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)가 각각 복수의 제1 발광 소자 그룹(ED#1)으로 구분될 수 있고, 더 많은 수의 접촉 전극들을 통해 복수의 제1 발광 소자 그룹(ED#1)들은 서로 직렬로 연결될 수 있다. 본 실시예는 접촉 전극들의 형상이 다른 점에서 도 11의 실시예와 차이가 있다. 접촉 전극들 중 일부는 도 8의 제3 접촉 전극(CNE3_1)과 유사하게 제1 전극(RME1_3)의 제2 부분(RM_S)을 거쳐 배치되는 형상을 가질 수 있다.
구체적으로, 제1 접촉 전극(CNE1_3)은 제1 발광 소자(ED1)들 중 발광 영역(EMA)의 상측에 위치한 발광 소자(ED)들의 제2 단부와 접촉할 수 있다. 제2 접촉 전극(CNE2_3)은 제2 발광 소자(ED2)들 중 발광 영역(EMA)의 상측에 위치한 발광 소자(ED)들의 제1 단부와 접촉할 수 있다.
제3 접촉 전극(CNE3_3)은 제1 및 제2 연장부(CN_E1, CN_E2) 및 제1 연결부(CN_B1)를 포함하여 제1 발광 소자(ED1)들과 접촉할 수 있다. 제1 연장부(CN_E1)는 제1 발광 소자(ED1)들 중 발광 영역(EMA)의 상측에 위치한 발광 소자(ED)들의 제2 단부와 접촉하고 제2 연장부(CN_E2)는 제1 발광 소자(ED1)들 중 발광 영역(EMA)의 하측에 위치한 발광 소자(ED)들의 제1 단부와 접촉할 수 있다. 제1 연결부(CN_B1)는 제1 전극(RME1_3)의 제2 부분(RM_S)과 제3 전극(RME3_3) 상에 배치될 수 있다.
이와 유사한 형상으로, 제5 접촉 전극(CNE5_3)은 제5 및 제6 연장부(CN_E5, CN_E6) 및 제3 연결부(CN_B3)를 포함하여 제2 발광 소자(ED2)들과 접촉할 수 있다. 제5 연장부(CN_E5)는 제2 발광 소자(ED2)들 중 발광 영역(EMA)의 하측에 위치한 발광 소자(ED)들의 제1 단부와 접촉하고 제6 연장부(CN_E6)는 제2 발광 소자(ED2)들 중 발광 영역(EMA)의 상측에 위치한 발광 소자(ED)들의 제2 단부와 접촉할 수 있다. 제3 연결부(CN_B3)는 제4 전극(RME4_3)의 제2 부분(RM_S)과 제2 전극(RME2_3) 상에 배치될 수 있다.
제4 접촉 전극(CNE4_3)은 제3 및 제4 연장부(CN_E3, CN_E4) 및 제2 연결부(CN_B2)를 포함하여 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)들과 접촉할 수 있다. 제3 연장부(CN_E3)는 제1 발광 소자(ED1)들 중 하측에 위치한 발광 소자(ED)의 제1 단부와 접촉하고 제4 연장부(CN_E4)는 제2 발광 소자(ED2)들 중 하측에 위치한 발광 소자(ED)의 제2 단부와 접촉할 수 있다. 제2 연결부(CN_B2)는 하측에 위치한 발광 소자(ED)들과 제2 뱅크(BNL2) 사이에 배치되고, 제4 접촉 전극(CNE4_2)은 제5 연장부(CN_E5)를 감싸는 형상으로 배치될 수 있다.
본 실시예는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)들 간의 직렬 연결에 더하여, 각 발광 소자(ED1, ED2)들이 복수의 제1 발광 소자 그룹(ED#1)으로 구분되어 이들 간 직렬 연결을 추가적으로 구성할 수 있다.
이상에서 설명한 실시예들은 표시 장치(10)가 제1 전극(RME1)이 2개의 제1 부분(RM_W)과 이들 사이에 위치한 하나의 제2 부분(RM_S)을 포함한 형상을 가짐에 따라, 발광 소자(ED)들이 각 서브 화소(PXn)의 중심을 기준으로 상측과 하측으로 구분되어 밀집될 수 있다. 다만, 표시 장치(10)의 전극이 갖는 형상은 이에 제한되지 않으며, 어느 한 전극이 다른 전극과 상대적으로 다른 폭을 갖고 대향하는 부분을 포함하여 발광 소자(ED)들을 특정 위치로 배향하는 것이 가능하다. 이하, 표시 장치(10)의 전극이 갖는 형상의 다양한 실시예들에 대하여 설명하기로 한다.
도 13 및 도 14는 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다. 도 13 및 도 14에서는 설명의 편의를 위해 각 서브 화소(PXn)의 발광 영역(EMA)을 중심으로 발광 소자(ED)들과 전극(RME1, RME2, RME3, RME4)들 및 뱅크(BNL1, BNL2)의 일부분만을 도시하고 있으며, 접촉 전극들 및 제1 영역(CBA)은 생략하여 도시하였다. 도 15 내지 도 27의 경우에도 이와 동일하며 이하에서는 전극의 형상을 중심으로 설명하기로 한다. 한편, 이하의 실시예들은 도 10 및 도 12의 실시예와 유사하게 제4 전극(RME4)은 전극 컨택부(RM_C)를 제외하고 제1 전극(RME1)과 대칭적 구조를 가질 수 있고, 제2 전극(RME2)과 제3 전극(RME3)은 일 방향으로 연장된 구조를 가질 수 있다. 이하에서는 다른 전극들에 대한 설명은 생략하고 제1 전극(RME1)이 갖는 제1 부분(RM_W)과 제2 부분(RM_S)에 대하여 상세히 설명하기로 한다.
도 13 및 도 14를 참조하면, 표시 장치(10_4, 10_5)는 제1 전극(RME1_4, RME1_5)이 더 많은 수의 폭이 다른 부분을 포함할 수 있다.
먼저, 도 13의 표시 장치(10_4)는 제1 전극(RME1_4)이 더 많은 수의 제1 부분(RM_W)과 이들 사이의 제2 부분(RM_S)들을 포함할 수 있다. 예를 들어, 제1 전극(RME1_4)은 3개의 제1 부분(RM_W)과 2개의 제2 부분(RM_S)을 포함하고, 이들은 제2 방향(DR2)으로 교번적으로 위치할 수 있다. 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)들은 각각 더 많은 수의 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)을 포함할 수 있다. 제1 전극(RME1_4)이 더 많은 수의 제1 부분(RM_W)과 제2 부분(RM_S)을 포함함에 따라 하나의 서브 화소(PXn)는 더 많은 수의 발광 소자 그룹(ED#1, ED#2)들을 포함할 수 있다. 도 10의 실시예 보다 발광 영역(EMA) 내에서 발광 소자(ED)들의 분포가 비교적 균일한 이점이 있다. 또한, 경우에 따라 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 각각이 제2 발광 소자 그룹(ED#2)을 포함하지 않고, 제1 전극(RME1_4)의 제2 부분(RM_S)을 발광 소자(ED)들의 직렬 연결을 위한 접촉 전극의 경로로 활용할 경우, 하나의 서브 화소(PXn) 당 휘도가 더욱 향상될 수 있다.
도 14의 표시 장치(10_5)는 제1 전극(RME1_5)이 제2 부분(RM_S)보다 작은 폭을 갖는 제3 부분(RM_N)을 더 포함할 수 있다. 제1 전극(RME1_5)은 제2 방향(DR2)으로 갈수록 폭이 순차적으로 작아지는 형상을 가질 수 있고, 제3 부분(RM_N)은 이에 대향하는 제2 전극(RME2) 또는 제3 전극(RME3)보다 그 폭이 더 작을 수 있다. 제1 전극(RME1_5)의 제1 부분(RM_W)과 제2 부분(RM_S)에서는 상술한 실시예들과 유사하게 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)이 배치될 수 있다. 제1 전극(RME1_5)의 제3 부분(RM_N)은 제2 부분(RM_S) 및 이에 대향하는 다른 전극보다 더 작은 폭을 갖기 때문에, 제2 부분(RM_S) 또는 다른 전극들을 향하는 유동의 흐름에 의해 더 적은 수의 발광 소자(ED)들이 배치될 수 있다. 일 실시예에 따르면, 제1 전극(RME1_5)은 제1 부분(RM_W) 및 제2 부분(RM_S)에 더하여 더 작은 폭을 갖는 제3 부분(RM_N)을 포함할 수 있고, 발광 소자(ED)들은 제3 부분(RM_N) 상에 배치되어 상대적으로 더 작은 밀집도를 갖는 제3 발광 소자 그룹(ED#3)을 포함할 수 있다. 제1 전극(RME1_5)이 제3 부분(RM_N)을 더 포함함에 따라, 하나의 서브 화소(PXn) 내에서 발광 소자(ED)들은 제1 내지 제3 발광 소자 그룹(ED#1, ED#2, ED#3)을 포함할 수 있고, 발광 소자(ED)들은 제2 방향(DR2)을 따라 순차적으로 밀집도가 달라지는 분포를 가질 수 있다.
한편, 제1 전극(RME1) 및 제4 전극(RME4)은 제1 부분(RM_W)의 형상 및 배치가 반드시 상술한 실시예들에 제한되지 않는다. 몇몇 실시예에서, 제1 전극(RME1) 및 제4 전극(RME4)은 더 많은 제1 부분(RM_W)과 제2 부분(RM_S)이 반복 배치되어 패턴을 형성할 수도 있고, 제1 부분(RM_W)의 형상이 다를 수도 있다.
도 15 내지 도 17은 또 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다.
먼저, 도 15를 참조하면, 표시 장치(10_6)는 제1 전극(RME1_6)이 더 많은 수의 제1 부분(RM_W)과 제2 부분(RM_S)들을 포함하고 이들이 교대로 반복 배치될 수 있다. 본 실시예에 따른 표시 장치(10_6)는 제1 전극(RME1_6)의 위치와 무관하게 발광 소자(ED)들을 이동시키는 유동의 흐름이 균일할 수 있고, 발광 소자(ED)들은 각 서브 화소(PXn)에서 비교적 균일하게 배치될 수 있다. 본 실시예는 제1 전극(RME1_6) 및 이에 대향하는 전극이 동일한 형상을 갖는 경우보다 전극들 사이의 유동의 흐름을 발생하여 발광 소자(ED)들이 특정 발광 소자 그룹(ED#1, ED#2)으로 구분되지 않으며 균일한 분포를 가질 수 있는 이점이 있다. 또한, 제1 전극(RME1_6)의 위치와 무관한 유동의 흐름은 잉크 내에서 쌍극성을 갖는 발광 소자(ED)들끼리 응집되거나 뭉친 상태로 배치되는 것을 방지할 수 있다.
도 16을 참조하면, 표시 장치(10_7)는 제1 전극(RME1_7)이 하나의 제1 부분(RM_W)과 이를 사이에 두고 연결된 2개의 제2 부분(RM_S)을 포함할 수 있다. 발광 소자(ED)는 발광 영역(EMA)의 제2 방향(DR2) 기준 중심부에 제1 발광 소자 그룹(ED#1)이 배치되고 상측과 하측에 제2 발광 소자 그룹(ED#2)이 배치될 수 있다. 본 실시예에 따른 표시 장치(10_7)는 각 서브 화소(PXn)의 발광 소자(ED)들 대부분은 발광 영역(EMA)의 중심부에 배치될 수 있고, 각 서브 화소(PXn)의 발광 중심이 서브 화소(PXn)의 중심과 대체로 일치할 수 있다. 또한, 발광 영역(EMA)의 제2 방향(DR2) 양 끝단에서 접촉 전극이 배치되지 않는 곳에 배치되어 유실되는 발광 소자(ED)의 수를 줄일 수 있다.
도 17을 참조하면, 표시 장치(10_8)는 제1 전극(RME1_8)이 하나의 제1 부분(RM_W)과 하나의 제2 부분(RM_S)을 포함하여 이들이 발광 영역(EMA)의 상측과 하측에 분리되어 배치될 수 있다. 발광 소자(ED)는 발광 영역(EMA)의 제2 방향(DR2) 기준 하측에 제1 발광 소자 그룹(ED#1)이 배치되고 상측에 제2 발광 소자 그룹(ED#2)이 배치될 수 있다. 본 실시예에 따른 표시 장치(10_8)는 발광 영역(EMA)의 발광 중심이 서브 화소(PXn)의 중심과 일치하지 않고 제2 방향(DR2)의 일 측으로 치우쳐 위치할 수 있다. 표시 장치(10_7)가 제1 기판(SUB)과 대향하는 다른 기판을 더 포함하여 각 서브 화소(PXn)에서 방출된 광을 출사 또는 변환하는 컬러 제어 구조물을 포함하는 경우, 필요에 따라 표시 장치(10_7)의 각 서브 화소(PXn)와 컬러 제어 구조물 간 얼라인에 있어서 컬러 제어 구조물에 대응하여 다양하게 변형 가능한 이점이 있다.
한편, 표시 장치(10)는 제1 전극(RME1)과 제4 전극(RME4)의 폭이 넓은 제1 부분(RM_W)의 형상이 반드시 선형이 아닐 수도 있다. 몇몇 실시예에서 제1 부분(RM_W)은 외측변이 경사지거나 곡률진 형상을 가짐에 따라 제1 부분(RM_W)의 폭은 가변적일 수도 있다. 이하, 제1 부분(RM_W)의 폭이 일정하지 않고 가변적인 표시 장치(11)에 대하여 설명하기로 한다.
도 18 내지 도 27은 또 다른 실시예에 따른 표시 장치의 복수의 전극들과 발광 소자들의 형상 및 배치를 나타내는 평면도들이다.
먼저, 도 18을 참조하면, 표시 장치(11)는 제1 전극(RME1)이 복수의 제1 부분(RM_W)들과 제2 부분(RM_S)을 포함하는 점에서 도 15의 실시예와 동일하다. 다만, 도 18의 제1 전극(RME1)은 제1 부분(RM_W)의 외측변이 제2 방향(DR2)으로 연장되지 않고 이에 경사진 방향으로 연장된 형상을 가질 수 있다. 즉, 제1 부분(RM_W)은 위치에 따라 그 폭이 일정하지 않고 변하는 형상을 가질 수 있다. 제1 부분(RM_W)은 경사진 한 쌍의 외측벽을 가질 수 있어 평면 상 삼각형의 돌출된 형상을 가질 수 있고, 두 외측벽이 만나는 지점에서 제1 부분(RM_W)의 최대폭(WE1)을 가질 수 있다. 본 실시예에 따른 표시 장치(11)는 제1 전극(RME1)의 제1 부분(RM_W) 형상이 다른 점에서 도 16의 실시예와 차이가 있다. 제1 부분(RM_W)은 그 폭이 가변적일 수 있으며, 제2 부분(RM_S)의 폭(WE2)보다 큰 폭을 갖는다면 유동의 흐름을 발생시킬 수 있어 발광 소자(ED)들을 특정 위치로 이동시킬 수 있다.
제1 부분(RM_W)의 형상은 반드시 삼각형이 아닐 수 있으며, 경우에 따라 다각형 형상 또는 곡률진 형상을 가질 수 있다.
도 19를 참조하면, 표시 장치(11_1)는 제1 전극(RME1_1)의 제1 부분(RM_W)이 외측변이 경사진 부분과 제2 방향(DR2)으로 연장된 부분을 포함할 수 있다. 본 실시예에 다른 표시 장치(11_1)는 제1 전극(RME1_1)의 제1 부분(RM_W)이 평면 상 다각형의 형상을 가짐에 따라 그 폭 변화가 더 다양한 점에서 도 18의 실시예와 차이가 있다.
이어, 도 20을 참조하면, 표시 장치(11_2)는 제1 전극(RME1_1)의 제1 부분(RM_W)이 외측변이 곡률진 형상을 가질 수 있다. 본 실시예에 다른 표시 장치(11_2)는 제1 전극(RME1_2)의 제1 부분(RM_W)이 평면 상 반원의 형상을 가짐에 따라 그 폭 변화가 더 다양한 점에서 도 18의 실시예와 차이가 있다.
도 21을 참조하면, 표시 장치(11_3)는 복수의 제1 부분(RM_W)이 맞닿아 형성되어 제1 부분(RM_W)의 경계에서 폭이 좁은 제2 부분(RM_S)이 형성될 수 있다. 본 실시예에 따른 표시 장치(11_3)는 제1 전극(RME1_3)의 폭이 일정하게 유지되는 부분 없이 제2 방향(DR2)을 따라 지속적으로 변할 수 있고, 유동의 흐름이 제1 전극(RME1_3)의 전면에 걸쳐 발생할 수 있고, 발광 소자(ED)들의 응집 방지가 더 용이함에 더하여 발광 소자(ED)들의 분포가 균일할 수 있다.
도 22를 참조하면, 표시 장치(11_4)는 제1 전극(RME1_4)의 제1 부분(RM_W)이 도 18의 실시예와 유사하게 외측변이 경사진 형상을 갖되, 도 16의 실시예와 같이 제1 전극(RME1_4)은 하나의 제1 부분(RM_W)과 2개의 제2 부분(RM_S)을 포함하여 제1 부분(RM_W)이 발광 영역(EMA)의 중심부에 위치할 수 있다. 제1 부분(RM_W)의 폭이 제2 방향(DR2)을 따라 변할 수 있어, 제1 발광 소자 그룹(ED#1)들 내에서도 발광 소자(ED)들의 밀집도 차이가 형성될 수도 있다.
도 23을 참조하면, 표시 장치(11_5)는 제1 부분(RM_W)이 제2 방향(DR2)으로 더 연장되어 발광 영역(EMA)에 걸쳐 배치되고, 제2 부분(RM_S)은 발광 영역(EMA) 외측에 배치될 수 있다. 도 23의 실시예는 제1 부분(RM_W)의 길이가 다른 점에서 도 22의 실시예와 차이가 있다. 도 23의 표시 장치(11_5)는 발광 영역(EMA)의 중심에 인접하여 제1 부분(RM_W)이 최대폭(WE1)을 가짐에 따라 제1 발광 소자 그룹(ED#1)이 배치될 수 있다. 발광 영역(EMA)의 중심을 기준으로 제2 방향(DR2) 양 측으로 갈수록 발광 소자(ED)의 밀집도가 낮은 제2 발광 소자 그룹(ED#2)이 형성될 수 있는데, 이들은 제1 부분(RM_W) 상에 배치되더라도 그 밀집도가 상대적으로 제1 발광 소자 그룹(ED#1)보다 낮을 수 있다. 즉, 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)은 일 단부가 배치된 전극의 부분에 무관하게 상대적인 밀집도로 구분되는 것일 수 있다. 다만, 제1 부분(RM_W)이 발광 영역(EMA)에 걸쳐 배치됨에 따라 발광 영역(EMA) 내 발광 소자(ED)들의 분포는 상대적으로 균일할 수 있다.
도 24를 참조하면, 표시 장치(11_6)는 제1 전극(RME1_6)이 2개의 제1 부분(RM_W)과 그 사이의 제2 부분(RM_S)을 포함하되, 제1 부분(RM_W)이 경사진 외측변을 가짐에 따라 그 폭이 변할 수 있다. 본 실시예에 따른 표시 장치(11_6)는 제1 전극(RME1_6)의 제1 부분(RM_W) 폭이 변하는 점에서 도 3의 실시예와 차이가 있다.
도 25를 참조하면, 표시 장치(11_7)는 제1 전극(RME1_7)이 폭이 일정한 제1 부분(RM_W)에 더하여 제1 부분(RM_W)과 제2 부분(RM_S) 사이에서 폭이 변하는 제4 부분(RM_V)을 더 포함할 수 있다. 본 실시예는 제1 전극(RME1_7)이 제4 부분(RM_V)을 더 포함하는 점에서 도 3의 실시예와 차이가 있다. 표시 장치(11_7)는 제1 부분(RM_W)과 제2 부분(RM_S) 사이에서 제4 부분(RM_V)을 더 포함함에 따라 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)간 밀집도 차이를 줄일 수 있다.
도 26을 참조하면, 표시 장치(11_8)는 복수의 제1 부분(RM_W)이 발광 영역(EMA)에 걸쳐 배치되고, 제2 부분(RM_S)은 발광 영역(EMA) 외측에 배치될 수 있다. 도 26의 실시예는 도 23 및 도 24의 실시예를 조합한 것과 동일하다. 본 실시예에 따른 표시 장치(11_8)는 제1 부분(RM_W)이 발광 영역(EMA)에 걸쳐 배치되어 위치에 따라 제1 전극(RME1_8)의 폭이 지속적으로 변하므로, 발광 영역(EMA) 내 발광 소자(ED)들의 분포는 상대적으로 균일할 수 있다.
도 27을 참조하면, 표시 장치(11_9)는 제1 부분(RM_W)의 외측변이 곡률을 갖고 경사진 형상을 가질 수 있다. 제1 부분(RM_W)은 제2 방향(DR2)으로 갈수록 그 폭이 변할 수 있는데, 그 폭의 변화량이 일정하지 않고 가변적일 수 있다. 그 외 다른 설명은 도 26의 실시예와 실질적으로 동일하다.
한편, 제1 전극(RME1)과 제2 전극(RME2)은 반드시 그 형상이 선형의 형상이 아닌 원형의 형상을 가질 수 있다. 어느 한 전극이 다른 전극을 둘러싸는 형상을 가질 수 있고, 이들이 이격된 사이에는 발광 소자(ED)들이 배치될 수 있다. 동일한 중심을 기준으로 서로 다른 직경을 갖고 원형의 형상을 갖는 전극(RME1, RME2)들은 위치에 따라 그 폭이 다를 수 있고, 상술한 실시예와 동일하게 발광 소자(ED)들의 응집을 방지할 수 있다.
도 28은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 29는 도 28의 제1 서브 화소를 나타내는 평면도이다. 도 30은 도 31의 Q8-Q8'선을 따라 자른 단면도이다. 도 30은 제1 전극(RME1)과 제2 전극(RME2) 및 복수의 발광 소자(ED)들을 가로지르는 단면을 도시하고 있다.
도 28 내지 도 30을 참조하면, 일 실시예에 따른 표시 장치(12)는 제1 전극(RME1)이 원형의 형상을 갖고, 제2 전극(RME2)은 제1 전극(RME1)의 외측변을 이격되어 둘러싸는 형상을 가질 수 있다. 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치되며, 제1 뱅크(BNL1)의 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B)와 접촉 전극(CNE1, CNE2)들도 전극(RME1, RME2)에 대응한 형상을 가질 수 있다.
구체적으로, 제1 뱅크(BNL1)의 제1 서브 뱅크(BNL_A)는 적어도 하나의 홀을 포함할 수 있다. 제1 서브 뱅크(BNL_A)는 이웃한 서브 화소(PXn)들을 넘어 배치되며, 각 발광 영역(EMA1, EMA2, EMA3)마다 적어도 하나의 홀을 포함할 수 있다. 도면에서는 제1 서브 뱅크(BNL_A)가 하나의 발광 영역(EMA)에 하나의 홀을 포함한 경우가 예시되어 있으나 이에 제한되지 않는다.
제1 뱅크(BNL1)의 제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)의 홀 내에 배치될 수 있다. 제2 서브 뱅크(BNL_B)는 원형의 형상을 갖고 그 직경이 제1 서브 뱅크(BNL_A)의 홀의 직경보다 작게 형성될 수 있다. 제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)의 홀이 갖는 측벽과 이격되어 대향할 수 있다. 즉, 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B)는 양 측면이 이격되어 대향할 수 있다. 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제1 전극(RME1)은 제2 서브 뱅크(BNL_B) 상에 배치된다. 제1 전극(RME1)은 원형을 형상을 갖고 제2 서브 뱅크(BNL_B)를 덮도록 배치될 수 있다. 제1 전극(RME1)은 그 중심부 또는 제2 서브 뱅크(BNL_B)의 중심부에 형성되어 제2 서브 뱅크(BNL_B)와 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 연결될 수 있다. 제1 전극(RME1)은 제2 서브 뱅크(BNL_B)의 제1 서브 뱅크(BNL_A)와 이격 대향하는 외측면을 덮도록 배치될 수 있으며, 제1 전극(RME1)과 제2 전극(RME2)은 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 사이에서 서로 이격되어 대향할 수 있다.
제2 전극(RME2)은 제1 서브 뱅크(BNL_A) 상에 배치된다. 제2 전극(RME2)은 제1 서브 뱅크(BNL_A)를 덮도록 배치되되, 제1 서브 뱅크(BNL_A)의 홀에 대응하여 적어도 하나의 전극 홀을 포함할 수 있다. 제2 전극(RME2)의 전극 홀들은 제1 서브 뱅크(BNL_A)의 홀이 부분적으로 노출되도록 상기 홀 보다 작은 직경을 가질 수 있고, 제2 전극(RME2)은 제1 서브 뱅크(BNL_A)의 홀이 갖는 측벽을 덮도록 배치될 수 있다. 또한, 제2 전극(RME2)은 제1 서브 뱅크(BNL_A) 상에 형성되어 제1 서브 뱅크(BNL_A) 및 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 연결될 수 있다.
발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치되어 제1 전극(RME1)의 외면을 따라 배열될 수 있다. 예를 들어, 복수의 발광 소자(ED)들은 일 단부가 제1 전극(RME1)의 중심을 향하도록 배치되어 제1 전극(RME1)의 원형의 외변을 따라 제1 전극(RME1)의 중심을 둘러싸도록 배열될 수 있다. 발광 소자(ED)들은 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치되며 접촉 전극(CNE1, CNE2)들을 통해 전극들과 전기적으로 연결될 수 있다. 어느 한 전극이 다른 전극을 둘러싸도록 배치됨에 따라, 발광 소자(ED)들의 일 단부가 향하는 방향이 제1 방향(DR1) 또는 제2 방향(DR2)으로 제한되지 않을 수 있어 발광 영역(EMA)에서 방출된 광이 다양한 방향으로 진행할 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치된다. 제1 전극(RME1)은 제1 전극(RME1)의 원형의 외변을 따라 배치되어 발광 소자(ED)들의 일 단부 및 제1 전극(RME1)과 접촉하고, 제2 전극(RME2)은 제2 전극(RME2)의 전극 홀 외변을 따라 배치되어 발광 소자(ED)들의 타 단부 및 제2 전극(RME2)과 접촉할 수 있다. 일 실시예에서, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)들은 고리(Ring) 형상으로 배치될 수 있다.
한편, 제1 전극(RME1)은 중심부에 위치한 제1 컨택홀(CT1)을 통해 하부 제1 도전 패턴(CDP)과 중첩함에 따라, 제1 전극(RME1)은 그 폭이 제1 전극(RME1)의 반지름과 동일할 수 있다. 상술한 바와 같이, 어느 한 전극과 그에 대향하는 다른 전극은 상대적인 폭에 따라 발광 소자(ED)들의 특정 영역 내 정렬을 유도하거나 및 잉크 유동의 흐름을 발생할 수 있다. 일 실시예에 따르면, 제2 전극(RME2)은 그 내부 전극 홀 내에 배치된 제1 전극(RME1)의 형상에 대응하여 유동의 흐름을 발생시킬 수 있는 형상을 가질 수 있다.
예를 들어, 제1 전극(RME1)이 원형 또는 원판의 형상을 갖는 경우, 제2 전극(RME2)은 원형의 전극 홀을 갖는 다각형의 형상을 가질 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 달리 위치에 따라 폭이 달라지는 부분을 포함할 수 있는데, 일 예로, 제2 전극(RME2)은 폭이 비교적 큰 제1 폭(WE1)을 갖는 제1 부분과 그보다 작은 제2 폭(WE2)을 갖는 제2 부분을 포함할 수 있다. 제2 전극(RME2)이 육각형의 구조를 갖는 경우, 육각형의 각 꼭지점에서는 전극 홀을 기준으로 측정된 제1 폭(WE1)이 최대 폭이 되는 큰 제1 부분이고, 육각형의 각 변에서는 전극 홀을 기준으로 측정된 제2 폭(WE2)이 최소 폭이 되는 제2 부분일 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 달리 위치에 따라 그 폭이 균일하지 않으며, 제1 전극(RME1)의 반지름과 비교하여 상대적으로 폭이 작은 부분을 포함할 수 있다.
제2 전극(RME2) 중 제1 부분이 갖는 제1 폭(WE1)이 제1 전극(RME1)의 반지름보다 클 경우, 제1 전극(RME1)과 제2 전극(RME2)의 제1 부분 사이에서는 잉크 내 유동의 흐름이 제2 전극(RME2)을 향할 수 있다. 제2 전극(RME2) 중 제2 부분이 갖는 제2 폭(WE2)이 제1 전극(RME1)의 반지름보다 작을 경우, 제1 전극(RME1)과 제2 전극(RME2)의 제2 부분 사이에서는 잉크 내 유동의 흐름이 제1 전극(RME1)을 향할 수 있다. 또한, 제2 전극(RME2) 중에서도 잉크 내 유동의 흐름은 제2 부분에서 제1 부분을 향할 수 있다. 제2 전극(RME2)의 위치에 따라 제1 전극(RME1)과 제2 전극(RME2) 사이에는 잉크 내 유동의 흐름이 발생할 수 있고, 발광 소자(ED)들이 응집된 상태로 배치되는 것이 방지될 수 있다. 또한, 도면에 도시되지 않았으나, 제2 전극(RME1)의 폭(WE1, WE2)이 다른 부분에 따라 발광 소자(ED)들이 서로 다른 발광 소자 그룹(ED#1, ED#2)을 형성하여 서로 다른 밀집도로 배치될 수도 있다.
본 실시예에서는 각 서브 화소(PXn)의 제1 전극(RME1)이 원형 또는 원판을 형상을 갖고 제2 전극(RME2)이 원형의 전극 홀을 포함한 다각형의 형상을 갖는 점에서 도 3의 실시예와 차이가 있다. 어느 한 전극이 다른 전극을 둘러싸는 형상을 갖더라도 위치에 따라 상대적인 폭이 다른 형상을 갖는 경우, 잉크 내 유동의 흐름을 발생할 수 있고, 발광 소자(ED)들의 응집 방지 및 특정 위치로의 정렬을 유도할 수 있다. 도면에서는 제2 전극(RME2)이 육각형의 형상을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 제1 전극(RME1) 및 제2 전극(RME2)은 발광 소자(ED)들을 특정 위치로 정렬시키고 이들이 응집되는 것을 방지할 수 있도록 상대적으로 다른 폭을 갖거나 위치에 따라 폭이 달라지는 범위 내에서 그 형상은 다양하게 변형될 수 있다.
도 31은 다른 실시예에 따른 표시 장치의 복수의 전극들의 형상을 나타내는 평면도이다. 도 31에서는 설명의 편의를 위해 발광 소자(ED)들과 전극(RME1, RME2)들 및 제1 뱅크(BNL1)만을 도시하고 있으며, 접촉 전극들 및 제2 뱅크(BNL2)는 생략하여 도시하였다. 도 32 내지 도 34의 경우에도 이와 동일하며 이하에서는 전극의 형상을 중심으로 설명하기로 한다.
도 31을 참조하면, 표시 장치(12_1)는 제1 전극(RME1_1)이 제1 컨택홀(CT1)을 중심으로 일정 폭을 갖고 이를 둘러싼 고리 형상의 외측부(RM_R) 및 외측부(RM_R)로부터 제1 컨택홀(CT1)을 향해 돌출된 복수의 돌출부(RM_T)들을 포함할 수 있다. 제2 전극(RME2_1)은 도 30의 실시예와 동일하게 원형의 전극 홀을 포함한 다각형 형상을 갖고, 위치에 따라 그 폭이 달라지는 형상을 가질 수 있다. 본 실시예는 제1 전극(RME1_1)이 원형 또는 원판의 형상이 아닌 고리 형상의 외측부(RM_R)와 이에 연결된 돌출부(RM_T)를 포함한 점에서 도 30의 실시예와 차이가 있다.
제1 전극(RME1_1)의 외측부(RM_R)는 소정의 폭을 갖고 제2 서브 뱅크(BNL_B)의 외측변을 따라 배치될 수 있다. 또는 제1 전극(RME1_1)의 외측부(RM_R)는 제2 전극(RME2)의 전극 홀의 내측변과 대향하도록 배치되어 고리 형상을 가질 수 있다. 돌출부(RM_T)는 외측부(RM_R)의 내측으로부터 제2 서브 뱅크(BNL_B)의 중심에 형성된 제1 컨택홀(CT1)을 통해 돌출될 수 있다. 제1 전극(RME1_1)은 돌출부(RM_T)들이 제1 컨택홀(CT1)을 통해 하부의 제1 도전 패턴(CDP)과 연결될 수 있다. 제1 전극(RME1_1)은 돌출부(RM_T)들을 더 포함하더라도 제2 서브 뱅크(BNL_B)를 완전히 덮지 않도록 배치될 수 있다. 제1 전극(RME1_1)은 전체적으로 고리형의 형상을 갖되 돌출부(RM_T)의 형상에 따라 그 내측의 제2 서브 뱅크(BNL_B)를 덮는 면적이 달라질 수 있다. 즉, 제1 전극(RME1_1)은 제1 컨택홀(CT1)을 중심으로 돌출부(RM_T)가 배치된 부분과 그렇지 않고 외측부(RM_R)만 배치된 부분의 폭이 달라질 수 있다.
일 실시예에서, 제1 전극(RME1_1)의 돌출부(RM_T)는 제2 전극(RME2_1)의 폭이 큰 제1 부분에 대응하여 형성될 수 있다. 예를 들어, 도 31의 실시예와 같이 제2 전극(RME2_1)이 육각형의 형상을 갖는 경우, 제2 전극(RME2_1)의 제1 부분은 육각형 형상의 꼭지점이 위치한 부분일 수 있다. 제1 전극(RME1_1)의 돌출부(RM_T)는 제2 전극(RME2_1)의 제1 부분에 대응하여 형성될 수 있고, 제1 전극(RME1_1)은 제2 전극(RME2_1)의 제1 부분과 같이 6개의 돌출부(RM_T)가 형성될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극(RME1_1)의 돌출부(RM_T)의 개수는 제2 전극(RME2_1)의 형상에 대응하여 달라질 수 있다. 예를 들어, 제2 전극(RME2_1)은 삼각형, 사각형 등 다양한 다각형 형상을 가질 수 있고, 제1 전극(RME1_1)은 제2 전극(RME2_1)의 형상에 대응한 개수의 돌출부(RM_T)를 포함할 수 있다.
제1 전극(RME1_1)이 외측부(RM_R)를 포함하는 경우 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 연결되기 위해 적어도 하나의 돌출부(RM_T)를 포함한다. 돌출부(RM_T)가 형성된 부분은 외측부(RM_R)에 비해 폭이 넓은 부분일 수 있고, 제1 전극(RME1_1)과 제2 전극(RME2_1) 사이에서 잉크 내 유동의 흐름을 발생할 수 있다. 제2 전극(RME2_1)은 돌출부(RM_T)에 의해 발생한 유동의 흐름이 발광 소자(ED)들을 제1 전극(RME1_1)의 외측부(RM_R) 내부로 이동하는 것을 방지하기 위해 돌출부(RM_T)에 대응된 부분의 폭이 큰 형상을 가질 수 있다. 제1 전극(RME1_1)은 돌출부(RM_T)를 포함하고 제2 전극(RME2_1)은 원형의 전극 홀을 포함한 다각형의 형상을 가질 수 있어 위치에 따라 폭이 달라짐으로써 유동의 흐름을 발생할 수 있다. 이와 동시에 해당 부분을 기준으로 제1 전극(RME1_1)과 제2 전극(RME2_1) 간 폭 차이가 최소화될 수 있고, 발광 소자(ED)들이 특정 전극을 향해 편향되는 것이 방지될 수 있다. 제1 전극(RME1_1)의 돌출부(RM_T)에 의해 발광 소자(ED)들이 외측부(RM_R)의 내부로 이동하게 되어 전극(RME1_1, RME2_1)들 상에 배치되지 않고 유실되는 발광 소자(ED)의 수를 줄일 수 있다.
한편, 제2 전극(RME2)의 경우에도 고리형 형상의 외측부(RM_R)를 포함하고, 제2 컨택홀(CT2)과의 연결을 위한 돌출부(RM_T)를 포함한 형상을 가질 수 있다.
도 32 내지 도 34는 또 다른 실시예에 따른 표시 장치의 복수의 전극들의 형상을 나타내는 평면도들이다.
먼저, 도 32를 참조하면, 표시 장치(12_2)는 제1 전극(RME1_2)과 제2 전극(RME2_2)이 각각 고리형의 외측부(RM_R1, RM_R2)와 컨택홀(CT1, CT2)을 통한 연결을 위해 내측 또는 외측으로 돌출된 돌출부(RM_T1, RM_T2)를 포함한 형상을 가질 수 있다. 제1 전극(RME1_2)은 제1 외측부(RM_R1) 및 적어도 하나의 제1 돌출부(RM_T1)를 포함하고, 제2 전극(RME2_2)은 제2 외측부(RM_R2) 및 적어도 하나의 제2 돌출부(RM_T2)를 포함할 수 있다. 본 실시예는 제1 전극(RME1_2)의 제1 돌출부(RM_T1)의 개수 및 제2 전극(RME2_2)의 형상이 달라진 점에서 도 31의 실시예와 차이가 있다.
제1 전극(RME1_2)은 제1 외측부(RM_R1)를 기준으로 제1 컨택홀(CT1)을 향해 돌출된 적어도 하나의 제1 돌출부(RM_T1)들을 포함한다. 제1 돌출부(RM_T1)는 하나 이상 형성될 수 있으며, 도면에서는 2개의 제1 돌출부(RM_T1)들이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장 배치된 것이 예시되어 있다. 상술한 바와 같이 제1 전극(RME1_2)의 제1 돌출부(RM_T1)의 개수는 이에 제한되지 않는다.
제2 전극(RME2_2)은 제1 전극(RME1_2)과 유사하게 제2 외측부(RM_R2)와 제2 돌출부(RM_T2)를 포함할 수 있다. 제2 외측부(RM_R2)는 제1 외측부(RM_R1)와 이격되어 배치되며, 소정의 폭을 갖고 제1 서브 뱅크(BNL_A)의 홀이 형성된 내벽을 덮도록 배치될 수 있다. 몇몇 실시예에서, 제2 외측부(RM_R2)는 제1 외측부(RM_R1)와 동일한 형상을 가질 수 있다. 제2 돌출부(RM_T2)는 제2 외측부(RM_R2)로부터 그 외부 방향, 또는 제1 돌출부(RM_T1)의 반대 방향으로 돌출될 수 있다. 제2 돌출부(RM_T2)는 제2 컨택홀(CT2)을 향해 돌출될 수 있으며, 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 연결될 수 있다. 또한, 제2 돌출부(RM_T2)는 제1 돌출부(RM_T1)의 위치에 대응하여 형성될 수 있다. 제1 전극(RME1_2)이 2개의 제1 돌출부(RM_T1)를 포함하는 경우, 제2 전극(RME2_2)도 2개의 제2 돌출부(RM_T2)를 포함할 수 있다. 제2 돌출부(RM_T2)는 제1 돌출부(RM_T1)와 나란하게 정렬될 수 있는 위치에 형성될 수 있다. 각 전극(RME1_2, RME2_2)의 돌출부(RM_T1, RM_T2)는 폭이 넓은 제1 부분일 수 있다. 제1 전극(RME1_2)과 제2 전극(RME2_2)은 각각 컨택홀(CT1, CT2)을 통해 하부 도전층과 연결되기 위한 돌출부(RM_T1, RM_T2)를 포함하게 되고, 이들 사이의 폭 차이를 최소화하기 위해 서로 대응되어 형성될 수 있다.
도 33을 참조하면, 표시 장치(12_3)는 제2 전극(RME2_3)이 제1 전극(RME1_3)의 돌출부(RM_T)에 대응하여 제2 외측부(RM_R2)에서 외측으로 돌출되되 보다 넓은 면적으로 돌출된 확장부(RM_D)를 갖는 형상을 가질 수 있다. 본 실시예는 제2 전극(RME2_3)이 제2 돌출부(RM_T2)가 아닌 확장부(RM_D)를 포함하는 점에서 도 32의 실시예와 차이가 있다. 확장부(RM_D)는 제1 전극(RME1_3)의 돌출부(RM_T)보다 더 큰 면적을 가질 수 있다. 제1 전극(RME1_3)의 돌출부(RM_T)와 제2 전극(RME2_3)의 확장부(RM_D) 사이에는 폭 또는 면적의 차이가 있어 유동의 흐름을 발생할 수 있다. 본 실시예는 제2 전극(RME2_3)이 제1 전극(RME1_3)의 돌출부(RM_T)에 대응하여 확장부(RM_D)를 포함함에 따라 발광 소자(ED)들이 제1 외측부(RM_R1) 내로 이동하여 유실되는 것을 방지함에 더하여, 돌출부(RM_T)와 확장부(RM_D) 사이의 폭 차이로 인하여 발광 소자(ED)들의 특정 위치 내 정렬 유도가 가능한 이점이 있다.
도 34를 참조하면, 표시 장치(12_4)는 제1 전극(RME1_4)과 제2 전극(RME2_4)이 각각 외측부(RM_R1, RM_R2)와 확장부(RM_D1, RM_D2)를 갖는 형상을 가질 수 있다. 제1 전극(RME1_4)이 제1 외측부(RM_R1) 및 제1 확장부(RM_D1)를 포함하고 제2 전극(RME2_4)이 제2 외측부(RM_R2) 및 제2 확장부(RM_D2)를 포함할 수 있다. 본 실시예는 제1 전극(RME1_4)도 면적이 큰 제1 확장부(RM_D1)를 포함하는 점에서 도 33의 실시예와 차이가 있다.
한편, 제1 전극(RME1)과 제2 전극(RME2)이 각각 원형의 형상을 가짐에 따라, 각 서브 화소(PXn)들은 반드시 제1 방향(DR1) 및 제2 방향(DR2)으로 배향되지 않을 수 있다. 일 실시예에 따르면, 복수의 서브 화소(PXn)들은 제1 방향(DR1)과 제2 방향(DR2) 사이의 방향으로 배열될 수 있고, 각 서브 화소(PXn)의 제2 전극(RME2)들은 서로 연결되어 동일한 제2 컨택홀(CT2)을 통해 연결될 수 있다.
도 35 내지 도 37은 다른 실시예에 따른 표시 장치의 일 화소에 배치된 전극들을 나타내는 평면도들이다.
도 35를 참조하면, 표시 장치(12_5)는 각 서브 화소(PXn)의 제1 전극(RME1) 및 제2 전극(RME2)이 도 32의 실시예와 유사하되 하나의 돌출부(RM_T1, RM_T2)만을 포함한 형상을 갖고, 복수의 서브 화소(PXn)들이 제1 방향(DR1)으로 배열되지 않을 수 있다. 예를 들어, 제1 서브 화소(PX1)를 기준으로, 제2 서브 화소(PX2)는 좌하측 대각선 방향에 배치되고 제3 서브 화소(PX3)는 우하측 대각선 방향에 배치될 수 있다. 제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 방향(DR1)으로 나란하게 배치될 수 있다. 이에 따라, 표시 장치(12_5)는 제1 내지 제3 서브 화소(PX1, PX2, PX3)가 제1 방향(DR1)으로 반복 배열된 구조가 아닌, 몇몇 서브 화소(PXn)들이 서로 대각선 방향으로 배열된 펜타일(Pentile) 구조로 배치될 수 있다.
제1 내지 제3 서브 화소(PX1, PX2, PX3)들 간의 경계가 모이는 지점, 즉 하나의 화소(PX)의 중심에는 제2 컨택홀(CT2)이 형성될 수 있고, 각 서브 화소(PXn)의 제2 전극(RME2)은 제2 돌출부(RM_T2)가 하나의 제2 컨택홀(CT2)을 향해 돌출될 수 있다. 서로 다른 서브 화소(PXn)의 제2 전극(RME2)들은 제2 컨택홀(CT2) 상에서 제2 돌출부(RM_T2)들이 연결될 수 있다. 즉, 복수의 서브 화소(PXn)들의 제2 전극(RME2)은 서브 화소(PXn)들의 경계에서 서로 연결될 수 있다. 복수의 서브 화소(PXn)의 제2 전극(RME2)이 서로 연결되더라도, 제1 전극(RME1)에 인가되는 전기 신호에 따라 각 서브 화소(PXn)들은 개별적으로 발광할 수 있다. 또한, 제1 전극(RME1)의 제1 돌출부(RM_T1)는 제2 돌출부(RM_T2)의 위치에 대응하여 형성될 수 있다.
도 36을 참조하면, 표시 장치(12_6)는 각 서브 화소(PXn)의 제1 전극(RME1) 및 제2 전극(RME2)이 도 33의 실시예와 유사한 형상을 갖고, 도 35의 실시예와 유사하게 복수의 서브 화소(PXn)들이 펜타일(Pentile) 구조로 배치될 수 있다. 서로 다른 서브 화소(PXn)의 제2 전극(RME2)들은 확장부(RM_D)들이 제2 컨택홀(CT2)을 향해 돌출되어 형성되고, 이들은 서로 연결될 수 있다.
도 37을 참조하면, 표시 장치(12_7)는 각 서브 화소(PXn)의 발광 소자(ED)들이 발광하는 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수 있다. 도 37의 실시예는 각 서브 화소(PXn)의 제1 전극(RME1)과 제2 전극(RME2)의 형상 및 서브 화소(PXn)들의 배열은 도 36의 실시예와 동일하되, 각 서브 화소(PXn)의 전극(RME1, RME2)들의 크기가 다른 점에서 차이가 있다. 이에 따라, 제1 내지 제3 서브 화소(PX1, PX2, PX3)들 및 이들의 발광 영역(EMA)들이 갖는 면적도 달라질 수 있다. 상술한 바와 같이, 제1 내지 제3 서브 화소(PX1, PX2, PX3)는 각각 서로 다른 파장대의 광을 방출하는 발광 소자(ED)를 포함할 수 있고, 각 발광 영역(EMA1, EMA2, EMA3)에서는 서로 다른 색의 광을 방출할 수 있다. 발광 영역(EMA1, EMA2, EMA3)에서 방출하는 광의 색에 따라 그 면적이 달라질 수 있다. 도면에서는 제1 서브 화소(PX1)의 면적이 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)보다 크고, 제2 서브 화소(PX2)의 면적이 제3 서브 화소(PX3)보다 큰 경우가 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PX1, PX2, PX3)들 및 발광 영역(EMA1, EMA2, EMA3)들의 면적은 해당 발광 소자(ED)들이 방출하는 광의 색에 따라 달라질 수 있다. 또한, 몇몇 실시예에서 하나의 화소(PX)는 가장 작은 면적을 갖는 어느 한 서브 화소(PXn)를 복수개 포함할 수 있다. 발광 영역(EMA)에서 방출하는 광의 색에 따른 면적을 조절함으로써, 사용자에게 시인되는 광의 색 편차를 줄일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME1, RME2: 전극
ED: 발광 소자
CNE1, CNE2, CNE3: 접촉 전극
CT1, CT2: 컨택홀
EMA: 발광 영역 CBA: 제1 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2, PAS3: 절연층

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 서로 이격되어 배치되고 제2 방향으로 연장된 제1 전극과 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 상에 배치되고 상기 제2 방향으로 이격되어 배치된 복수의 발광 소자들을 포함하고,
    상기 제1 전극은 상기 제1 방향으로 측정된 최대폭이 상기 제2 전극의 폭보다 큰 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극의 상기 제1 부분 및 상기 제2 부분은 각각 상기 제2 전극과 대향하는 일 측변이 나란하게 연결되고, 상기 제1 부분의 타 측변은 상기 제2 부분의 타 측변으로부터 상기 제1 방향으로 돌출된 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 전극의 상기 제1 부분 상에 배치되고 타 단부가 상기 제2 전극 상에 배치된 제1 발광 소자 그룹 및 일 단부가 상기 제1 전극의 상기 제2 부분 상에 배치되고 타 단부가 상기 제2 전극 상에 배치된 제2 발광 소자 그룹을 포함하고,
    단위 면적 당 상기 발광 소자들의 개수는 상기 제1 발광 소자 그룹이 상기 제2 발광 소자 그룹보다 큰 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극은 복수의 상기 제1 부분들을 포함하고 하나의 상기 제2 부분이 상기 제1 부분들 사이에 위치하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 전극은 복수의 상기 제2 부분들을 포함하고 하나의 상기 제1 부분이 상기 제2 부분들 사이에 위치하는 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 전극은 상기 제1 부분의 폭이 상기 제2 방향을 따라 변하는 형상을 갖는 표시 장치.
  7. 제2 항에 있어서,
    상기 제1 전극은 상기 제2 부분보다 작은 폭을 갖는 제3 부분을 더 포함하고,
    상기 제1 전극은 상기 제2 방향을 따라 상기 제3 부분, 상기 제2 부분 및 상기 제1 부분이 순차적으로 위치하는 형상을 갖는 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 전극은 폭이 상기 제1 부분보다 작되 상기 제2 부분보다 큰 제4 부분을 더 포함하고,
    상기 제4 부분은 상기 제2 방향을 따라 폭이 변하는 형상을 갖는 표시 장치.
  9. 제2 항에 있어서,
    상기 제1 전극은 복수의 상기 제1 부분과 복수의 상기 제2 부분이 상기 제1 방향을 따라 교대로 배열된 표시 장치.
  10. 제9 항에 있어서,
    복수의 상기 제1 부분들은 서로 맞닿아 위치하고 상기 제2 부분은 상기 제1 부분들의 경계에 위치한 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치되며 폭이 상기 제2 전극과 동일한 제3 전극 및 상기 제3 전극과 상기 제2 전극 사이에 배치되어 상기 제1 부분 및 상기 제2 부분을 포함하는 제4 전극을 더 포함하고,
    상기 발광 소자들은 상기 제1 전극과 상기 제3 전극, 또는 상기 제2 전극과 상기 제4 전극 상에 배치된 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 발광 소자와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하는 제1 발광 소자 및 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하고,
    상기 제1 발광 소자의 타 단부 및 상기 제2 발광 소자의 일 단부와 각각 접촉하는 제3 접촉 전극을 더 포함하는 표시 장치.
  14. 복수의 서브 화소를 포함하는 표시 장치로써,
    상기 서브 화소는,
    원형의 형상을 갖고 중심부에 위치한 컨택홀을 덮는 제1 전극;
    상기 제1 전극이 노출되도록 전극 홀을 포함하며 상기 제1 전극을 둘러싸며 이격되어 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    상기 제2 전극은 상기 전극 홀을 기준으로 측정된 폭이 서로 다른 제1 부분 및 제2 부분을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 전극은 다각형의 형상을 갖고,
    상기 제2 전극의 상기 제1 부분의 폭은 상기 제1 전극의 반지름보다 크고 상기 제2 부분은 상기 제1 부분보다 폭이 작은 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 전극은 일정한 폭을 갖고 상기 제2 전극 상기 전극 홀의 내측변과 대향하는 제1 외측부 및 상기 제1 외측부로부터 상기 컨택홀을 향해 돌출된 적어도 하나의 제1 돌출부를 포함하고,
    상기 제1 돌출부는 상기 제2 전극의 상기 제1 부분에 대응하여 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제2 전극은 상기 제1 외측부를 둘러싸는 제2 외측부 및 상기 제1 돌출부에 대응하여 상기 제2 외측부로부터 상기 제1 돌출부의 반대 방향으로 돌출된 적어도 하나의 제2 돌출부를 포함하는 표시 장치.
  18. 제16 항에 있어서,
    상기 제2 전극은 상기 제1 외측부를 둘러싸는 제2 외측부 및 상기 제1 돌출부에 대응하여 상기 제2 외측부로부터 제1 돌출부의 반대 방향으로 돌출된 적어도 하나의 확장부를 포함하고,
    상기 확장부는 상기 제1 돌출부보다 면적이 큰 표시 장치.
  19. 제17 항에 있어서,
    상기 복수의 서브 화소는 제1 서브 화소, 상기 제1 서브 화소의 대각선 일 방향에 위치한 제2 서브 화소 및 상기 제1 서브 화소의 대각선 타 방향에 위치한 제3 서브 화소를 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소의 각 상기 제2 전극은 상기 제1 내지 제3 서브 화소들의 경계에서 서로 연결된 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 서브 화소에 배치된 상기 제1 전극 및 상기 제2 전극의 크기는 상기 제2 서브 화소에 배치된 상기 제1 전극 및 상기 제2 전극의 크기보다 큰 표시 장치.
KR1020200093983A 2020-07-28 2020-07-28 표시 장치 KR20220014472A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200093983A KR20220014472A (ko) 2020-07-28 2020-07-28 표시 장치
US17/382,896 US20220037394A1 (en) 2020-07-28 2021-07-22 Display device
CN202180049614.7A CN115803870A (zh) 2020-07-28 2021-07-26 显示装置
PCT/KR2021/009638 WO2022025564A1 (ko) 2020-07-28 2021-07-26 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200093983A KR20220014472A (ko) 2020-07-28 2020-07-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20220014472A true KR20220014472A (ko) 2022-02-07

Family

ID=80003356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200093983A KR20220014472A (ko) 2020-07-28 2020-07-28 표시 장치

Country Status (4)

Country Link
US (1) US20220037394A1 (ko)
KR (1) KR20220014472A (ko)
CN (1) CN115803870A (ko)
WO (1) WO2022025564A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5431818B2 (ja) * 2009-07-21 2014-03-05 シチズン電子株式会社 発光ダイオード光源装置
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102546733B1 (ko) * 2018-03-30 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102668637B1 (ko) * 2018-11-26 2024-05-27 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220037394A1 (en) 2022-02-03
CN115803870A (zh) 2023-03-14
WO2022025564A1 (ko) 2022-02-03

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
US11916171B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
US20230275197A1 (en) Display device
KR20220021949A (ko) 표시 장치
KR20220077287A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
CN116057614A (zh) 显示装置
KR20210143350A (ko) 표시 장치
KR20210055831A (ko) 표시 장치
US20220216264A1 (en) Display device
US20220140000A1 (en) Display device
US20220140194A1 (en) Display device
US20230261143A1 (en) Display device
KR20230087673A (ko) 표시 장치
KR20220115674A (ko) 표시 장치 및 이의 제조 방법
KR20210132271A (ko) 표시 장치
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220031786A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20220021947A (ko) 표시 장치
KR20220014472A (ko) 표시 장치