CN116438656A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN116438656A
CN116438656A CN202180072432.1A CN202180072432A CN116438656A CN 116438656 A CN116438656 A CN 116438656A CN 202180072432 A CN202180072432 A CN 202180072432A CN 116438656 A CN116438656 A CN 116438656A
Authority
CN
China
Prior art keywords
electrode
disposed
light emitting
pixel
bank pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180072432.1A
Other languages
English (en)
Inventor
朴智恩
陈达莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116438656A publication Critical patent/CN116438656A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

像素可以包括：第一堤图案，设置在基底上；第一电极和第二电极，设置在第一堤图案上并在第一方向上延伸；绝缘层，设置在第一电极和第二电极上；多个发光元件，在第一电极与第二电极之间设置在绝缘层上；第一接触电极，电连接第一电极和多个发光元件；以及第二接触电极，电连接第二电极和多个发光元件。第一电极和第二电极可以在第一堤图案上布置为在不同于第一方向的第二方向上彼此间隔开。

Description

像素和包括该像素的显示装置
技术领域
本发明涉及一种像素和包括该像素的显示装置。
背景技术
随着对信息显示的兴趣大大增加并且对于使用便携式信息媒介的需求增加，对于显示装置的需求和商业化已经优先发展。
发明内容
技术问题
本发明已经致力于提供一种可以提高发光元件的光发射效率的像素。
此外，本发明已经致力于提供一种包括上述像素的显示装置。
技术方案
本发明的实施例提供一种像素，该像素包括：第一堤图案，设置在基底上；第一电极和第二电极，设置在第一堤图案上并在第一方向上延伸；绝缘层，设置在第一电极和第二电极上；多个发光元件，在第一电极与第二电极之间设置在绝缘层上；第一接触电极，电连接第一电极和多个发光元件；以及第二接触电极，电连接第二电极和多个发光元件。第一电极和第二电极可以在第一堤图案上设置为在不同于第一方向的第二方向上彼此间隔开。
第一电极可以设置在第一堤图案的一侧上以与第一堤图案部分地叠置，并且第二电极可以设置在第一堤图案的另一侧上以与第一堤图案部分地叠置。
多个发光元件可以在第一堤图案上在第一电极与第二电极之间设置在绝缘层上。
当在平面图中和剖视图中观看时，多个发光元件可以与第一堤图案叠置。第一堤图案的在第二方向上的宽度可以长于多个发光元件中的每个发光元件的长度。
第一堤图案可以包括黑矩阵。
像素还可以包括：堤，围绕第一电极和第二电极；以及光阻挡图案，设置在堤上。堤图案和光阻挡图案可以包括相同的材料。
堤和光阻挡图案可以是围绕第一电极和第二电极以及多个发光元件的坝部。
像素还可以包括：颜色转换层，设置在多个发光元件上。颜色转换层可以填充其中设置有由坝部围绕的多个发光元件的区域。
像素还可以包括：第三电极，设置在基底上并且在第二方向上与第二电极相邻。
第二电极可以包括在第二方向上面对第一电极的第一侧表面和面对第三电极的第二侧表面。
像素还可以包括：第二堤图案，设置在基底上并且在第二方向上与第一堤图案相邻。第二电极和第三电极可以在第二堤图案上设置为彼此间隔开。
第一电极可以设置在第一堤图案的一侧上以与第一堤图案部分地叠置。第二电极的第一侧表面可以设置在第一堤图案的另一侧上以与第一堤图案部分地叠置。第二电极的第二侧表面可以设置在第二堤图案的一侧上以与第二堤图案部分地叠置。第三电极可以设置在第二堤图案的另一侧上以与第二堤图案部分地叠置。
多个发光元件可以包括：至少一个第一发光元件，在第一电极与第二电极之间设置在第一堤图案上；以及至少一个第二发光元件，在第二电极与第三电极之间设置在第二堤图案上。
第二电极和第三电极可以在基底上设置为彼此间隔开。第三电极可以包括在第二方向上面对第二电极的第一侧表面和与该第一侧表面相对的第二侧表面。
第一电极可以设置在第一堤图案的一侧上以与第一堤图案部分地叠置。第二电极的第一侧表面可以设置在第一堤图案的另一侧上以与第一堤图案部分地叠置，并且第二电极的第二侧表面可以设置在基底上以与基底部分地叠置。第三电极的第一侧表面可以设置在基底上以与基底部分地叠置，并且第三电极的第二侧表面可以设置在第二堤图案的一侧上以与第二堤图案部分地叠置。
多个发光元件可以包括：至少一个第一发光元件，在第一电极与第二电极的第一侧表面之间设置在第一堤图案上；以及至少一个第二发光元件，在第二电极的第二侧表面与第三电极的第一侧表面之间设置在基底上。
本发明的另一实施例提供了一种显示装置，该显示装置包括：基底，包括多个像素区域；以及像素，设置在多个像素区域中的每个中。像素可以包括：堤图案，设置在基底上；第一电极和第二电极，设置在堤图案上并且在第一方向上延伸；绝缘层，设置在第一电极和第二电极上；多个发光元件，在第一电极与第二电极之间设置在绝缘层上；第一接触电极，电连接第一电极和多个发光元件；以及第二接触电极，电连接第二电极和多个发光元件。第一电极和第二电极可以在堤图案上设置为在不同于第一方向的第二方向上彼此间隔开。
有益效果
根据本发明的实施例，可以提供一种像素和包括该像素的显示装置，通过将发光元件设置在堤图案上以减小与设置在发光元件上的光转换图案层的间隙，该像素和包括该像素的显示装置可以增加从发光元件发射并向光转换图案层行进的光的量，从而提高发光元件的光发射效率。
此外，根据本发明的实施例，可以提供一种像素和包括该像素的显示装置，该像素和包括该像素的显示装置可以充分确保对准电极之间的发光元件的对准面积，使得可以增加每单位面积的发光元件的对准数量。
根据本发明的实施例的效果不受上面所示的内容的限制，并且更多各种效果包括在本说明书中。
附图说明
图1示出了根据本发明的实施例的发光元件的示意性透视图。
图2示出了图1的发光元件的剖视图。
图3示出了根据本发明的实施例的显示装置，例如，使用图1和图2中所示的发光元件作为光源的显示装置的示意性俯视图。
图4a至图4c示出了根据各种实施例的包括在图3中所示的一个像素中的组成元件的电连接关系的电路图。
图5a示出了图3中所示的像素中的一个的示意性俯视图。
图5b示出了将光阻挡图案应用于图5a的像素的示例的示意性俯视图。
图6仅示出了图5a的像素中的第一堤图案和第二堤图案、第一电极和第二电极以及发光元件的俯视图。
图7示出了沿着图5a的线I-I’截取的剖视图。
图8示出了沿着图5a的线II-II’截取的剖视图。
图9示出了用于实现图8的第一接触电极至第三接触电极的另一实施例的剖视图，并且示出了与图5a的线II-II’对应的剖视图。
图10示出了沿着图5b的线III-III’截取的剖视图。
图11a和图11b示出了用于实现图10的堤和光阻挡图案的另一实施例的剖视图，并且示出了与图5b的线III-III’对应的剖视图。
图12a至图12k示出了图10的像素的制造方法的顺序的示意性剖视图。
图13示出了根据本发明的另一实施例的像素的示意性俯视图。
图14示出了沿着图13的线IV-IV’截取的剖视图。
图15示意性地示出了其中在图13的像素中显示元件层包括光转换图案层的状态，并且示出了与图13的线IV-IV’对应的剖视图。
图16示出了根据本发明的另一实施例的像素的示意性俯视图。
图17示出了沿着图16的线V-V’截取的剖视图。
图18示意性地示出了其中在图17的像素中显示元件层包括光转换图案层的状态，并且示出了与图16的线V-V’对应的剖视图。
具体实施方式
由于本发明可以进行各种修改并具有各种形式，因此将在下面示出并详细描述实施例。然而，这决不将发明限制于特定实施例，并且将理解为包含包括在本发明的精神和范围内的所有改变、等同物和替代物。
在描述每幅附图时，同样的附图标记用于同样的组成元件。在附图中，为了本发明的清楚起见，夸大且示出了结构的尺寸。诸如第一、第二等的术语将仅用于描述各种组成元件，并且不将被解释为限制这些组成元件。术语仅用于将一个组成元件与其它组成元件区分开。例如，在不脱离本发明的范围的情况下，第一组成元件可以被称为第二组成元件，并且类似地，第二组成元件可以被称为第一组成元件。除非上下文另外清楚地指示，否则单数形式旨在包括复数形式。
在本申请中，应该理解的是，术语“包括”、“包含”、“具有”或“构造”指示存在说明书中描述的特征、数量、步骤、操作、组成元件、部分或它们的组合，但是不预先排除存在或添加一个或更多个其它特征、数量、步骤、操作、组成元件、部分或它们的组合的可能性。将理解的是，当元件(诸如层、膜、区、区域或基底)被称为“在”另一元件“上”时，该元件(诸如层、膜、区、区域或基底)可以直接在所述另一元件上，或者也可以存在居间元件。此外，在本说明书中，当元件(诸如层、膜、区、板等)被称为形成“在”另一元件“上”时，形成方向不限于上方向，而是包括横向方向或下方向。相反，当元件(诸如层、膜、区、板等)被称为“在”另一元件“下面”时，该元件(诸如层、膜、区、板等)可以直接在所述另一元件下面，或者可以存在居间元件。
将理解的是，在本申请中，当将一个组成元件(例如，第一组成元件)描述为(功能地或通信地)“与”另一组成元件(例如，第二组成元件)“结合或连接”/“结合到或连接到”另一组成元件(例如，第二组成元件)时，所述一个组成元件可以直接与所述另一组成元件结合或连接/直接结合到或直接连接到所述另一组成元件，或者可以通过其它组成元件(例如，第三组成元件)与结合或连接/结合到或连接到。相反，将理解的是，当将一个组成元件(例如，第一组成元件)描述为“与”另一组成元件(例如，第二组成元件)“直接结合或连接”/“直接结合到或直接连接到”另一组成元件(例如，第二组成元件)时，在所述一个组成元件与所述另一组成元件之间不存在其它组成元件(例如，第三组成元件)。
在下文中，参照附图，将更详细地描述本发明的优选实施例和本领域技术人员理解本发明的内容所需的其它实施例。在下面的描述中，除非上下文清楚地仅指示单数，否则单数形式将包括复数形式。
图1示出了根据本发明的实施例的发光元件LD的示意性透视图，并且图2示出了图1的发光元件LD的剖视图。
在本发明的实施例中，发光元件的类型和/或形状不限于图1和图2中所示的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中第一半导体层11、活性层12和第二半导体层13沿着发光元件LD的长度的方向顺序地堆叠的堆叠的发光体。
发光元件LD可以设置为具有在一个方向上延伸的形状。当发光元件LD的延伸方向是长度方向时，发光元件LD可以沿着延伸方向包括一个端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部(或下端部)处，并且第一半导体层11和第二半导体层13中的剩余一个可以设置在发光元件LD的另一端部(或上端部)处。例如，第一半导体层11可以设置在发光元件LD的一个端部(或下端部)处，并且第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以以各种形状设置。例如，发光元件LD可以具有在长度L方向上长(即，长径比大于1)的棒状形状、杆状形状或圆柱形状。然而，本发明不限于此，并且在一些实施例中，发光元件LD可以具有在长度L方向上短(即，长径比小于1)的棒状形状、杆状形状或圆柱形状。此外，在一些实施例中，发光元件LD可以具有其中长度L和直径D相同的棒状形状、杆状形状或圆柱形状。
在本发明的实施例中，发光元件LD的长度L可以大于其直径D(或其剖面的宽度)。例如，发光元件LD可以包括以超小尺寸制造的发光二极管(LED)，该超小尺寸具有纳米级至微米级的直径D和/或长度L。
当发光元件LD的长径比大于1时，发光元件LD的直径D可以为约0.5μm至6μm，并且其长度L可以为约1μm至10μm。然而，发光元件LD的直径D和长度L不限于此，并且可以改变发光元件LD的尺寸，使得发光元件LD满足发光元件LD应用到其的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料制成。在本发明的实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括沿着发光元件LD的长度L方向接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部(或下端部)。
活性层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，当活性层12由多量子阱结构形成时，活性层12可以具有其中构成一个单元的势垒层、应变增强层和阱层周期性地且重复地堆叠的结构。由于应变增强层具有比势垒层的晶格常数小的晶格常数，因此应变增强层可以进一步增强施加到阱层的应变(例如，压缩应变)。然而，活性层12的结构不限于上述实施例。
活性层12可以发射具有400nm至900nm的波长的光，并且可以具有双异质结构。在本发明的实施例中，掺杂有导电掺杂剂的包覆层可以沿着发光元件LD的长度L方向形成在活性层12的上部和/或下部上。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施例中，可以使用诸如AlGaN和InAlGaN的材料来形成活性层12，并且此外，各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
当合适的电压(例如，设定或预定电压)或更大的电压的电场施加到发光元件LD的各个端部时，电子-空穴对在活性层12中结合的同时发光元件LD发射光。通过利用该原理通过控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作用于各种发光装置的光源(或发光源)。
第二半导体层13设置在活性层12的第二表面上，并且可以包括与第一半导体层11的半导体层的类型不同类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。在本发明的实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括沿着发光元件LD的长度L方向接触活性层12的第二表面的下表面和暴露于外部的上表面。在此，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在本发明的实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有彼此不同的厚度。例如，沿着发光元件LD的长度L方向，第一半导体层11可以具有比第二半导体层13的厚度相对厚的厚度。因此，相对于第一半导体层11的下表面，发光元件LD的活性层12可以设置为更靠近第二半导体层13的上表面。
尽管未在附图中直接示出，但是欧姆层可以设置在上面所描述的发光元件LD的第一半导体层11和第二半导体层13中的至少一个的一侧(例如，暴露侧)上。
同时，示出了第一半导体层11和第二半导体层13中的每个形成为一个层，但是本发明不限于此。在本发明的实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个或更多个层(例如，包覆层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作缓冲器以减小晶格常数的差异的应变减小层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但是本发明不限于此。
在一些实施例中，除了上面所描述的第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13(例如，第二半导体层13的暴露侧)上的附加电极(在下文中，被称为“第一附加电极”)。此外，在另一实施例中，还可以包括设置在第一半导体层11的一端(例如，第一半导体层11的暴露侧)上的另一附加电极(在下文中，被称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是本发明不限于此。在一些实施例中，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括其中铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)和它们的氧化物或合金单独使用或组合使用的不透明金属，但是本发明不限于此。在一些实施例中，第一附加电极和第二附加电极可以包括透明导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以透射通过第一附加电极和第二附加电极中的每个，以输出到发光元件LD的外部。在一些实施例中，当由发光元件LD产生的光不透射通过第一附加电极和第二附加电极而是通过发光元件LD的除了相应端部之外的区域释放到外部时，第一附加电极和第二附加电极可以包括不透明金属。
在本发明的实施例中，发光元件LD还可以包括绝缘层14(或绝缘膜)。然而，在一些实施例中，绝缘膜14可以被省略，或者绝缘膜14可以设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
绝缘膜14可以防止当活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。此外，绝缘膜14可以使发光元件LD的表面缺陷最小化，以提高发光元件LD的寿命和发光效率。此外，当多个发光元件LD紧密设置时，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。只要活性层12可以防止引起与外部导电材料的短路，则是否设置有绝缘膜14不受限制。
绝缘膜14可以以完全围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外圆周表面的形式设置。
在上述实施例中，描述了其中绝缘膜14完全围绕第一半导体层11、活性层12和第二半导体层13的外圆周表面的结构，但是本发明不限于此。在一些实施例中，当发光元件LD包括第一附加电极时，绝缘膜14可以完全围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的外圆周表面。根据另一实施例，绝缘膜14可以不完全围绕第一附加电极的外圆周表面，或者可以仅围绕第一附加电极的外圆周表面的一部分并且可以不围绕第一附加电极的外圆周表面的剩余部分。在一些实施例中，当第一附加电极设置在发光元件LD的另一端部(或上端部)处，并且第二附加电极设置在发光元件LD的一个端部(或下端部)处时，绝缘膜14可以暴露第一附加电极和第二附加电极中的每个的至少一个区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiO2)中的一种或更多种绝缘材料，但是本发明不限于此，并且具有绝缘性质的各种材料可以用作绝缘膜14的材料。绝缘膜14可以设置为单层膜，或者可以设置为至少包括双层膜的多层膜。
在一些实施例中，发光元件LD可以以具有芯-壳结构的发光图案来实现。在这种情况下，上述第一半导体层11可以位于发光元件LD的芯(即，中间(或中心或中心区域))处，并且活性层12可以围绕第一半导体层11的外圆周表面，并且第二半导体层13可以设置和/或形成为围绕活性层12(例如，第二半导体层13可以设置和/或形成为围绕活性层12的外圆周表面)。此外，发光元件LD还可以包括围绕第二半导体层13的至少一侧的附加电极(未示出)。此外，在一些实施例中，发光元件LD还可以包括设置在具有芯-壳结构并且包括透明绝缘材料的发光图案的外圆周表面上的绝缘膜14。在此，可以去除绝缘膜14的至少一个端部，以能够与第二半导体层13和/或围绕第二半导体层13的至少一侧的附加电极进行电接触。以具有芯-壳结构的发光图案实现的发光元件LD可以通过生长方法来制造。
上面所描述的发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺制造。例如，当多个发光元件LD与流体溶液(或溶剂)混合并供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，每个发光元件LD可以被表面处理，使得发光元件LD不会不均匀地聚集在溶液中并且可以被均匀地喷射。
除了显示装置之外，包括上述发光元件LD的发光单元(或发光装置)还可以用在需要光源的各种类型的电子装置中。例如，当多个发光元件LD设置在显示面板的每个像素的像素区域中时，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其它类型的电子装置(诸如照明装置)中。
图3示出了根据本发明的实施例的显示装置，例如，使用图1和图2中所示的发光元件LD作为光源的显示装置的示意性俯视图。
在图3中，为了方便起见，基于在其中显示图像的显示区域DA简要地示出了显示装置的结构。
参照图1至图3，根据本发明的实施例的显示装置可以包括基底SUB、设置在基底SUB上并分别包括至少一个发光元件LD的多个像素PXL、设置在基底SUB上并驱动像素PXL的驱动器以及连接像素PXL和驱动器的布线部分。
当显示装置(诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)是其中显示表面应用于其至少一个表面的显示装置时，可以将本发明应用于其。
根据驱动发光元件LD的方法，显示装置可以分成无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置实现为有源矩阵型显示装置时，像素PXL中的每个可以包括用于控制供应到发光元件LD的电流的量的驱动晶体管、用于将数据信号传输到驱动晶体管的开关晶体管等。
显示装置可以以各种形状设置，并且作为示例，可以以具有两对彼此平行的边的矩形板形状设置，但是本发明不限于此。当显示装置以矩形板形状设置时，两对边中的一对边可以设置为比另一对边长。为了更好地理解和易于描述，示出了其中显示装置具有含有一对长边和一对短边的矩形形状的情况，并且长边的延伸方向指示为第二方向DR2，短边的延伸方向指示为第一方向DR1，并且与长边的延伸方向和短边的延伸方向垂直的方向指示为第三方向DR3。以矩形板形状设置的显示装置可以在一条长边和一条短边接触(或相遇)的拐角处具有圆形(或倒圆)形状。
基底SUB可以包括显示区域DA和沿着显示区域DA的边缘或外围围绕显示区域DA的非显示区域NDA。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及用于连接像素PXL和驱动器的布线部分的一部分的区域。为了更好地理解和易于描述，图3中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧中。非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有连接到像素PXL的布线部分和用于驱动像素PXL的驱动器。
布线部分可以电连接驱动器和像素PXL。布线部分将信号提供到每个像素PXL，并且它可以是连接到每个像素PXL的信号线(例如，连接到扫描线、数据线、发光控制线等的扇出线)。此外，布线部分是连接到与每个像素PXL连接的信号线(例如，连接到控制线、感测线等)的扇出线，以实时补偿每个像素PXL的电特性的变化。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB上的一个区域设置为其中设置有像素PXL的显示区域DA，并且基底SUB上的剩余区域可以设置为非显示区域NDA。例如，基底SUB可以包括包含其中设置有各个像素PXL的像素区域的显示区域DA和设置在显示区域DA周围(或与显示区域DA相邻)的非显示区域NDA。
像素PXL中的每个可以在基底SUB上设置在显示区域DA中。在本发明的实施例中，像素PXL可以以条纹布置结构或pentile布置结构布置在显示区域DA中，但是本发明不限于此。
每个像素PXL可以包括由对应的扫描信号和数据信号驱动的至少一个或更多个发光元件LD。发光元件LD具有与纳米级至微米级一样小的尺寸，并且可以与相邻的发光元件并联地相互连接，但是本发明不限于此。在一些实施例中，发光元件LD可以串联连接到相邻的发光元件，或者可以以包括并联连接到相邻的发光元件的至少一个串联级的串联/并联组合结构连接。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL包括至少一个光源(例如，由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的图1中所示的发光元件LD)。然而，在本发明的实施例中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过布线部分将预定信号和预定电源提供到每个像素PXL，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、光发射驱动器、数据驱动器以及时序控制器。
图4a至图4c示出了根据各种实施例的包括在图3中所示的一个像素PXL中的组成元件的电连接关系的电路图。
例如，图4a至图4c示出了根据不同的实施例的包括在可应用于有源显示装置的像素PXL中的组成元件之间的电连接关系。然而，包括在本发明的实施例可以应用到其的像素PXL中的组成元件的类型不限于此。
在图4a至图4c中，不仅包括在图3中所示的像素PXL中的每个中的组成元件而且其中设置有组成元件的区域统称为像素PXL。
参照图1至图4c，一个像素PXL(在下文中，被称为“像素”)可以包括产生与数据信号对应的亮度的光的发光单元EMU。此外，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
在一些实施例中，发光单元EMU可以包括多个发光元件LD，多个发光元件LD并联连接在第一驱动电源VDD的电压施加到其的第一电力线PL1与第二驱动电源VSS的电压施加到其的第二电力线PL2之间。例如，发光单元EMU可以包括：第一电极EL1(也被称为“第一对准电极”)，经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD；第二电极EL2(也被称为“第二对准电极”)，通过第二电力线PL2连接到第二驱动电源VSS；以及多个发光元件LD，在第一电极EL1与第二电极EL2之间沿同一方向并联连接。在本发明的实施例中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一个端部和通过第二电极EL2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设定为高电位电源，并且第二驱动电源VSS可以设定为低电位电源。在这种情况下，在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以设定为等于或高于发光元件LD的阈值电压。
如上面所描述的，在分别供应有不同电位的电压的第一电极EL1与第二电极EL2之间沿同一方向(例如，正向方向)并联连接的各个发光元件LD可以形成各个有效光源。这些有效光源可以聚集以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧时段期间，像素电路PXC可以将与对应的帧数据的灰度值对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被分流以在发光元件LD中的每个中流动。因此，当每个发光元件LD发射具有与其中流动的电流对应的亮度的光时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
在图4a至图4c中，示出了其中发光元件LD的相应的端部沿同一方向连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是本发明不限于此。在一些实施例中，如图4b和图4c中所示，除了形成相应的有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr与形成有效光源的发光元件LD一起并联连接在第一电极EL1与第二电极EL2之间(见例如图4b)，但是可以沿相对于发光元件LD的相反方向连接在第一电极EL1与第二电极EL2之间。即使当预定驱动电压(例如，正向方向上的驱动电压)施加在第一电极EL1与第二电极EL2之间时，反向发光元件LDr也保持非激活状态，因此电流基本上不在反向发光元件LDr中流动。
像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i(i为自然数)行第j(j为自然数)列中时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在一些实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路PXC的结构不限于图4a至图4c中所示的实施例。
首先，参照图4a，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(例如，开关晶体管)的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。在此，第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，当第一端子是源电极时，第二端子可以是漏电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。
当能够使第二晶体管T2导通的电压(例如，低电压)的扫描信号从第i扫描线Si供应时，第二晶体管T2导通，以将第j数据线Dj和第一节点N1电连接。在这种情况下，对应的帧的数据信号供应到第j数据线Dj，并且因此，数据信号传输到第一节点N1。传输到第一节点N1的数据信号充入存储电容器Cst中(例如，存储电容器Cst可以保持与传输到第一节点N1的数据信号对应的电荷)。
第一晶体管T1(例如，驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst充入与供应到第一节点N1的数据信号对应的电压，并保持充入的电压直到供应下一帧的数据信号。
图4a示出了包括用于将数据信号传输到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1的像素电路PXC。
然而，本发明不限于此，并且像素电路PXC的结构可以各种改变。例如，像素电路PXC可以另外包括其它电路元件(诸如至少一个晶体管元件(诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的光发射时间的晶体管元件)或用于升高第一节点N1的电压的升压电容器)。
此外，图4a示出了包括在像素电路PXC中的晶体管(例如，作为P型晶体管的第一晶体管T1和第二晶体管T2)，但是本发明不限于此。即，包括在像素电路PXC中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
根据实施例，像素电路PXC还可以连接到至少一条其它扫描线。例如，当像素PXL设置在显示区域DA的第i行上时，对应的像素PXL的像素电路PXC可以如图4b中所示连接到第i-1扫描线Si-1(例如，前一扫描线)和/或第i+1扫描线Si+1(例如，下一扫描线)。此外，在一些实施例中，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路PXC还可以连接到第三电源。例如，像素电路PXC也可以电连接到初始化电源Vint。在这种情况下，像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1(例如，驱动晶体管)的第一端子(例如，其源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，并且其第二端子(例如，其漏电极)可以经由第六晶体管T6电连接到发光元件LD的一个端部。此外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制通过发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管T2(例如，开关晶体管)可以连接在连接到像素PXL的第j数据线Dj与第一晶体管T1的第一端子之间。此外，第二晶体管T2的栅电极可以连接到与像素PXL连接的第i扫描线Si。当栅极导通电压(例如，低电压)的扫描信号从第i扫描线Si供应时，第二晶体管T2可以导通以将第j数据线Dj电连接到第一晶体管T1的第一端子。因此，当第二晶体管T2导通时，从第j数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的第二端子与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。当栅极导通电压(例如，低电压)的扫描信号从第i扫描线Si供应时，第三晶体管T3可以导通以将第一晶体管T1的第二端子电连接到第一节点N1。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint施加到其的初始化电力线IPL之间。第四晶体管T4的栅电极可以连接到前一扫描线(例如，第i-1扫描线Si-1)。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4可以导通以将初始化电源Vint的电压传输到第一节点N1。在此，初始化电源Vint可以具有小于或等于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1的第一端子之间。此外，第五晶体管T5的栅电极可以连接到对应的发射控制线(例如，第i发射控制线Ei)。当栅极截止电压(例如，高电压)的发射控制信号供应到第i发射控制线Ei时，第五晶体管T5可以截止。然而，当栅极导通电压(例如，低电压)的发射控制信号供应到第i发射控制线Ei时，第五晶体管T5可以导通。
第六晶体管T6可以连接在第一晶体管T1与发光元件LD的一个端部之间。此外，第六晶体管T6的栅电极可以连接到第i发射控制线Ei。当栅极截止电压(例如，高电压)的发射控制信号供应到第i发射控制线Ei时，第六晶体管T6可以截止。此外，当栅极导通电压(例如，低电压)的发射控制信号供应到第i发射控制线Ei时，第六晶体管T6可以导通。
第七晶体管T7可以连接在发光元件LD的一个端部(或第一电极EL1)与初始化电力线IPL之间。此外，第七晶体管T7的栅电极可以连接到下一行中的扫描线中的一条(例如，连接到第i+1扫描线Si+1)。当栅极导通电压(例如，低电压)的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通以将初始化电源Vint的电压供应到发光元件LD的一个端部(即，第一电极EL1)。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储在每个帧时段中供应到第一节点N1的数据信号以及与第一晶体管T1的阈值电压对应的电压。
图4b示出了包括在像素电路PXC中的晶体管(例如，作为P型晶体管的第一晶体管T1至第七晶体管T7)，但是本发明不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
在本发明的实施例中，像素电路PXC的构造不限于图4a和图4b中所示的实施例。例如，像素电路PXC可以如图4c中所示的实施例中那样构造。
如图4c中所示，像素电路PXC还可以连接到控制线CLi和感测线SENj。例如，像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图4a中所示的第一晶体管T1和第二晶体管T2之外，上述像素电路PXC还可以包括第三晶体管T3。
第三晶体管T3连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与第一电极EL1连接的第一端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到第j感测线SENj。
根据实施例，第三晶体管T3的栅电极连接到第i控制线CLi。当省略第i控制线CLi时，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3通过在预定感测时段期间供应到第i控制线CLi的栅极导通电压(例如，高电平)的控制信号而导通，以将第j感测线SENj电连接到第一晶体管T1。
在一些实施例中，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。在上述感测时段期间，第一晶体管T1可以通过可以通过第j数据线Dj和第二晶体管T2将第一晶体管T1导通的预定参照电压供应到第一节点N1并且通过将每个像素PXL连接到电流源等而导通。此外，通过将栅极导通电压(例如，高电压)的控制信号供应到第三晶体管T3以导通第三晶体管T3，第一晶体管T1可以连接到第j感测线SENj。因此，可以通过上述第j感测线SENj提取包括第一晶体管T1的阈值电压的每个像素PXL的特性信息。检测到的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差被补偿。
同时，图4c公开了其中第一晶体管T1至第三晶体管T3全部是N型晶体管的实施例，但是本发明不限于此。例如，上面所描述的第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，尽管图4c公开了其中发光单元EMU连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发光单元EMU也可以连接在第一驱动电源VDD与像素电路PXC之间。
此外，图4a至图4c示出了其中形成每个发光单元EMU的发光元件LD全部并联连接的实施例，但是本发明不限于此。在一些实施例中，发光单元EMU可以被构造为包括包含彼此并联连接的多个发光元件LD的至少一个串联级。即，发光单元EMU可以被构造为具有串联/并联混合结构。
可以应用于本发明的像素PXL的结构不限于图4a至图4c中所示的实施例，并且对应的像素PXL可以具有各种结构。例如，每个像素PXL可以被构造在无源发光显示装置等内部。在这种情况下，可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的相应的端部可以直接连接到第i扫描线Si、第j数据线Dj、第一驱动电源VDD施加到其的第一电力线PL1、第二驱动电源VSS施加到其的第二电力线PL2和/或预定控制线。
图5a示出了图3中所示的像素PXL中的一个的示意性俯视图，图5b示出了将光阻挡图案LBP应用于图5a的像素的示例的示意性俯视图，图6仅示出了图5a的像素中的第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2以及发光元件LD的俯视图，图7示出了沿着图5a的线I-I’截取的剖视图，图8示出了沿着图5a的线II-II’截取的剖视图，图9示出了用于实现图8的第一接触电极CNE1至第三接触电极CNE3的另一实施例的剖视图，并且示出了与图5a的线II-II’对应的剖视图，图10示出了沿着图5b的线III-III’截取的剖视图，并且图11a和图11b示出了用于实现图10的堤BNK和光阻挡图案LBP的另一实施例的剖视图，并且示出了与图5b的线III-III’对应的剖视图。
图5a和图5b中所示的像素PXL可以与如图4a中所示的像素PXL基本上相同。
在图5a和图5b中，为了方便起见，省略了连接到发光元件LD的晶体管T和连接到晶体管T的信号线。
在图5a至图11b中，通过将每个电极仅示出为单层膜的电极并且将每个绝缘层仅示出为单层膜的绝缘层来简化一个像素PXL，但是本发明不限于此。
此外，在本发明的实施例中，“形成和/或设置在同一层(上)”意味着在同一工艺中形成，并且“形成和/或设置在另一层上”意味着在不同的工艺中形成。
此外，在本发明的实施例中，两个元件之间的“连接”可以包括性地意味着电连接和物理连接两者。
此外，在本发明的实施例中，为了更好地理解和易于描述，平面图中的水平方向由第一方向DR1指示，平面图中的竖直方向由第二方向DR2指示，并且平面图中的基底SUB的厚度方向由第三方向DR3指示。第一方向DR1、第二方向DR2和第三方向DR3可以分别意味着由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参照图1至图11b，根据本发明的实施例的显示装置可以包括设置在基底SUB上的多个像素PXL。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
应用于基底SUB的材料可以在显示装置的制造工艺中对高处理温度具有抵抗性(或耐热性)。
例如，基底SUB可以包括包含其中设置有各个像素PXL的像素区域PXA的显示区域DA和设置在显示区域DA周围(或与显示区域DA相邻)的非显示区域NDA。
像素PXL可以在基底SUB上根据在显示区域DA中在第一方向DR1上延伸的多个像素行和在与第一方向DR1不同(例如，与第一方向DR1交叉)的第二方向DR2上延伸的多个像素列而以矩阵形式和/或条纹形式布置，但是本发明不限于此。在一些实施例中，像素PXL可以以各种布置设置在基底SUB的显示区域DA中。
其中设置有每个像素PXL的像素区域PXA可以包括其中发射光的发射区域和与发射区域相邻(或围绕发射区域的外围)的外围区域。在本发明的实施例中，外围区域可以包括其中不发射光的非发射区域。
电连接到像素PXL的布线部分可以设置在基底SUB上。布线部分可以包括用于将预定信号(或预定电压)传输到每个像素PXL的多条信号线。信号线可以包括用于将扫描信号传输到每个像素PXL的第i扫描线Si、用于将数据信号传输到每个像素PXL的第j数据线Dj以及用于将驱动电源传输到每个像素PXL的电力线PL1和DVL。在一些实施例中，布线部分还可以包括用于将发射控制信号传输到每个像素PXL的发射控制线。根据另一实施例，布线部分还可以包括连接到每个像素PXL的感测线和控制线。
每个像素PXL可以设置在基底SUB上，并且可以包括包含像素电路PXC的像素电路层PCL和包含多个发光元件LD的显示元件层DPL。发光元件LD可以设置在每个像素PXL的像素区域PXA中。
为了方便起见，首先描述像素电路层PCL，然后描述显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、设置在缓冲层BFL上的像素电路PXC和设置在像素电路PXC上的钝化层PSV。
缓冲层BFL可以防止杂质扩散到像素电路PXC中包括的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置为单层膜，但是可以设置为至少双层膜或更多层膜的多层膜。当缓冲层BFL设置为多层膜时，其各个层可以由相同的材料或不同的材料制成。缓冲层BFL可以根据基底SUB的材料、工艺条件等而省略。
像素电路PXC可以包括至少一个晶体管T和存储电容器Cst。晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本发明不限于此，像素电路PXC除了包括驱动晶体管Tdr和开关晶体管Tsw之外，还可以包括执行其它功能的电路元件。在以下实施例中，驱动晶体管Tdr和开关晶体管Tsw被统称为晶体管T或多个晶体管T。驱动晶体管Tdr可以具有与参照图4a描述的第一晶体管T1的构造相同的构造，并且开关晶体管Tsw可以具有与参照图4a描述的第二晶体管T2的构造相同的构造。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的一个，并且第二端子DE可以是晶体管T的剩余电极。例如，当第一端子SE是源电极时，第二端子DE可以是漏电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括与第一端子SE接触的第一接触区域和与第二端子DE接触的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区。沟道区可以在第三方向DR3上与对应的晶体管T的栅电极GE叠置。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。例如，作为未掺杂有杂质的半导体图案的沟道区可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在栅极绝缘层GI上以对应于半导体图案SCL的沟道区。栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCL上。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向DR3上与半导体图案SCL的沟道区叠置。栅电极GE可以形成为具有选自于由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单种或它们的混合物的单层膜结构，或者为了降低布线电阻，栅电极GE可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层膜结构或多层膜结构。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。在一些实施例中，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以设置为单层膜，并且可以设置为至少双层膜或更多层膜的多层膜。
第一端子SE和第二端子DE中的每个可以设置和/或形成在第二层间绝缘层ILD2上，并且可以通过顺序穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔接触半导体图案SCL的第一接触区域和第二接触区域。例如，第一端子SE可以接触半导体图案SCL的第一接触区域，并且第二端子DE可以接触半导体图案SCL的第二接触区域。第一端子SE和第二端子DE中的每个可以包括与栅电极GE的材料相同的材料，或者可以包括选自于作为栅电极GE的组成材料示出的材料中的一种或更多种材料。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括选自于作为栅极绝缘层GI的组成材料示出的材料中的一种或更多种材料。
第二层间绝缘层ILD2可以设置和/或形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在一些实施例中，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1的材料相同的材料，但是本发明不限于此。第二层间绝缘层ILD2可以设置为单层膜，但是可以设置为至少双层膜或更多层膜的多层膜。
在上述实施例中，描述了驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE是通过顺序地穿透栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到半导体图案SCL的单独的电极，但是本发明不限于此。在一些实施例中，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是与对应的半导体图案SCL的沟道区相邻的第一接触区域，并且驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是与对应的半导体图案SCL的沟道区相邻的第二接触区域。在这种情况下，驱动晶体管Tdr的第二端子DE可以通过诸如桥接电极的单独的连接构件电连接到对应的像素PXL的发光元件LD。
在本发明的实施例中，包括在像素电路PXC中的晶体管T可以被构造为低温多晶硅薄膜晶体管，但是本发明不限于此。在一些实施例中，包括在像素电路PXC中的晶体管T可以被构造为氧化物半导体薄膜晶体管。此外，在上述实施例中，其中晶体管T是具有顶栅结构的薄膜晶体管的情况被描述为示例，但是本发明不限于此，并且晶体管T的结构可以各种改变。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上并与下电极LE叠置的上电极UE。
下电极LE可以与驱动晶体管Tdr和开关晶体管Tsw中的每个的栅电极GE以及第i扫描线设置在同一层，并且可以包括相同的材料。下电极LE可以与驱动晶体管Tdr的栅电极GE一体地设置。在这种情况下，下电极LE可以被视为驱动晶体管Tdr的栅电极GE的一区域。在一些实施例中，下电极LE可以以与驱动晶体管Tdr的栅电极GE分离的构造(或非一体的构造)设置。在这种情况下，下电极LE和驱动晶体管Tdr的栅电极GE可以通过单独的连接元件电连接。第一层间绝缘层ILD1可以设置在栅电极GE和下电极LE上。
上电极UE可以设置在第一层间绝缘层ILD1上。上电极UE可以与下电极LE叠置，并且可以在第三方向DR3上覆盖下电极LE。可以通过增大上电极UE和下电极LE的叠置面积来增加存储电容器Cst的电容。上电极UE可以电连接到第一电力线PL1。存储电容器Cst可以被第二层间绝缘层ILD2覆盖。
像素电路层PCL可以包括设置和/或形成在第二层间绝缘层ILD2上的驱动电压布线DVL。驱动电压布线DVL可以具有与参照图4a描述的第二电力线PL2的构造相同的构造。驱动电压布线DVL连接到第二驱动电源VSS，使得第二驱动电源VSS的电压可以施加到驱动电压布线DVL。像素电路层PCL还可以包括连接到第一驱动电源VDD的第一电力线PL1。第一电力线PL1可以与驱动电压布线DVL设置在同一层，或者可以与驱动电压布线DVL设置在不同的层。已经描述了驱动电压布线DVL与驱动晶体管Tdr的第一端子SE和第二端子DE设置在同一层(例如，晶体管T的第一端子SE和第二端子DE以及驱动电压布线DVL可以设置和/或形成在第二层间绝缘层ILD2上)，但是本发明限于此。在一些实施例中，驱动电压布线DVL可以与设置在像素电路层PCL中的导电层中的一个设置在同一层。即，在像素电路层PCL中的驱动电压布线DVL的位置可以各种改变。
第一电力线PL1可以电连接到显示元件层DPL的一个构造(例如，电连接到第一电极EL1)，并且驱动电压布线DVL可以电连接到显示元件层DPL的另一构造(例如，电连接到第二电极EL2)。第一电力线PL1和驱动电压布线DVL可以将对准信号(或对准电压)分别传输到第一电极EL1和第二电极EL2，以使在像素区域PXA中的发光元件LD在像素PXL中的每个的第一电极EL1与第二电极EL2之间对准。此外，在发光元件LD的对准之后，第一电力线PL1和驱动电压布线DVL中的每条将对应的驱动电源的电压传输到每个像素PXL以驱动发光元件LD。
第一电力线PL1和驱动电压布线DVL中的每条可以包括导电材料。例如，第一电力线PL1和驱动电压布线DVL中的每条可以形成为具有选自于由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单种或它们的混合物的单层膜结构，或者为了降低布线电阻，第一电力线PL1和驱动电压布线DVL中的每条可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层膜结构或多层膜结构。例如，第一电力线PL1和驱动电压布线DVL中的每条可以由以钛(Ti)/铜(Cu)的顺序堆叠的双层膜构成。
钝化层PSV可以设置和/或形成在晶体管T和驱动电压布线DVL上。
钝化层PSV可以以有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜设置。无机绝缘膜可以包括例如金属氧化物和金属氮化物(诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx))中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括使驱动晶体管Tdr的第二端子DE的一个区域暴露的第一接触孔CH1和使驱动电压布线DVL的一个区域暴露的第二接触孔CH2。
显示元件层DPL可以设置在钝化层PSV上。
显示元件层DPL可以包括堤BNK、第一堤图案和第二堤图案(或第一图案和第二图案)BNK1和BNK2、第一连接布线CNL1和第二连接布线CNL2、第一电极EL1和第二电极EL2、发光元件LD以及接触电极CNE。此外，显示元件层DPL可以包括第一绝缘层INS1至第三绝缘层INS3。
堤BNK可以设置在围绕对应的像素PXL的发射区域的至少一侧处的外围区域中。
堤BNK可以是限定(或分隔)对应的像素PXL和与其相邻的像素中的每个的像素区域PXA或发射区域的结构，并且例如，可以是像素限定膜。堤BNK可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止或减少在每个像素PXL与同其相邻的像素PXL之间发生光泄漏。在一些实施例中，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是本发明不限于此。根据另一实施例，反射材料层可以设置和/或形成在堤BNK上，以进一步提高从像素PXL中的每个发射的光的效率。
堤BNK可以设置和/或形成在第一绝缘层INS1上，但是本发明不限于此。在一些实施例中，堤BNK可以设置和/或形成在钝化层PSV上。
第一堤图案BNK1和第二堤图案BNK2可以设置在从像素PXL中的每个的像素区域PXA发射光的发射区域中。第一堤图案BNK1和第二堤图案BNK2可以是部分地或完全地支撑第一电极EL1和第二电极EL2中的每个以改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或形状)的支撑构件，以在显示装置的图像显示方向上引导从发光元件LD发射的光。
第一堤图案BNK1可以在对应的像素PXL的发射区域中设置在钝化层PSV与第一电极EL1之间。第二堤图案BNK2可以在对应的像素PXL的发射区域中设置在钝化层PSV与第二电极EL2之间。
第一堤图案BNK1和第二堤图案BNK2可以包括可以具有预定水平的介电常数的光阻挡材料，并且可以吸收(或阻挡)从外部入射在对应的像素PXL上的光，或者可以吸收(或阻挡)从设置在其上的发光元件LD发射并在像素电路层PCL的方向上行进的光。例如，第一堤图案BNK1和第二堤图案BNK2可以是黑矩阵。在这种情况下，第一堤图案BNK1和第二堤图案BNK2可以通过减小或最小化可能引入到包括在像素电路层PCL中的晶体管T的光来防止或减少晶体管T的错误操作。
在上述实施例中，第一堤图案BNK1和第二堤图案BNK2已经被描述为包括光阻挡材料，但是本发明不限于此。在一些实施例中，第一堤图案BNK1和第二堤图案BNK2可以包括包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。例如，第一堤图案BNK1和第二堤图案BNK2可以包括单层膜有机绝缘膜和/或单层膜无机绝缘膜。根据另一实施例，第一堤图案BNK1和第二堤图案BNK2可以以其中堆叠有至少一个或更多个有机绝缘膜和至少一个或更多个无机绝缘膜的多层膜结构设置。然而，第一堤图案BNK1和第二堤图案BNK2的材料不限于上述实施例，并且在一些实施例中，第一堤图案BNK1和第二堤图案BNK2可以包括导电材料。
第一堤图案BNK1和第二堤图案BNK2可以具有梯形形状的剖面，该梯形形状的剖面的宽度沿着第三方向DR3从钝化层PSV的一个表面(例如，上表面)朝向其上部变窄，但是本发明不限于此。在一些实施例中，第一堤图案BNK1和第二堤图案BNK2可以包括具有半椭圆形状或半圆形状(或半球形状)的剖面的弯曲表面，该弯曲表面的宽度沿着第三方向DR3从钝化层PSV的一个表面朝向其上部变窄。当在剖视图中观看时，第一堤图案BNK1和第二堤图案BNK2中的每个的形状不限于上述实施例，并且其形状可以在其中第一堤图案和第二堤图案可以提高从发光元件LD中的每个发射的光的效率的范围内各种改变。当在剖视图中观看时，第一堤图案BNK1和第二堤图案BNK2的形状不限于上述实施例，并且其形状可以在第一堤图案和第二堤图案可以提高从发光元件LD中的每个发射的光的效率的范围内各种改变。在第一方向DR1上相邻的第一堤图案BNK1和第二堤图案BNK2可以与钝化层PSV的上表面设置在同一表面上，并且可以在第三方向DR3上具有相同的高度(或厚度)。
在本发明的实施例中，第一堤图案BNK1和第二堤图案BNK2中的每个可以在第一方向DR1上具有大于发光元件LD中的每个的长度L的宽度W，使得发光元件LD可以在其上稳定地对准。例如，当发光元件LD中的每个的长度L为约1μm至10μm时，第一堤图案BNK1和第二堤图案BNK2中的每个的在第一方向DR1上的宽度W可以大于1μm至10μm。
当在平面图中观看时，第一连接布线CNL1可以在对应的像素PXL的像素区域PXA中在第一方向DR1上延伸。第一连接布线CNL1可以仅设置和/或形成在对应的像素PXL内，以相对于相邻的像素PXL独立地或单独地驱动对应的像素PXL，并且可以与设置和/或形成在相邻的像素PXL中的每个中的第一连接布线CNL1电分离和/或物理分离。每个像素PXL的第一连接布线CNL1可以通过穿透钝化层PSV的第一接触孔CH1电连接到像素PXL的像素电路层PCL的一些元件(例如，电连接到驱动晶体管Tdr)。
当在平面图中观看时，第二连接布线CNL2可以在与对应的像素PXL的像素区域PXA中的第一连接布线CNL1的延伸方向平行的方向上延伸。例如，第二连接布线CNL2可以在第一方向DR1上延伸。第二连接布线CNL2可以针对对应的像素PXL和相邻的像素PXL公共地设置。因此，在第一方向DR1上设置在同一像素行中的多个像素PXL可以公共地连接到第二连接布线CNL2。针对每个像素PXL设置的第二连接布线CNL2可以通过穿透钝化层PSV的第二接触孔CH2电连接到像素PXL的像素电路层PCL的一些元件(例如，电连接到驱动电压布线DVL)。
第一电极EL1和第二电极EL2中的每个可以设置在像素PXL中的每个的像素区域PXA中，并且可以在不同于第一方向DR1的第二方向DR2上延伸。第一电极EL1和第二电极EL2可以设置在同一表面上(例如，设置在钝化层PSV的一个表面(或上表面)上)，并且可以设置为在第一方向DR1上彼此间隔开。
第一电极EL1可以从第一连接布线CNL1向第二方向DR2分支。第一电极EL1和第一连接布线CNL1可以一体地设置为彼此电连接和/或物理连接。在这种情况下，第一连接布线CNL1可以是第一电极EL1的一区域，或者第一电极EL1可以是第一连接布线CNL1的一区域。然而，本发明不限于此，并且在一些实施例中，第一电极EL1和第一连接布线CNL1可以彼此单独形成，以通过未示出的接触孔和连接构件彼此电连接。第一电极EL1可以包括从第一连接布线CNL1向第二方向DR2分支的第1-1电极EL1_1和第1-2电极EL1_2。
第二电极EL2可以从第二连接布线CNL2向第二方向DR2分支。第二电极EL2可以与第二连接布线CNL2一体地设置，使得它们可以彼此电连接和/或物理连接。在这种情况下，第二连接布线CNL2可以是第二电极EL2的一区域，或者第二电极EL2可以是第二连接布线CNL2的一区域。然而，本发明不限于此，并且在一些实施例中，第二电极EL2和第二连接布线CNL2可以彼此单独形成，以通过未示出的接触孔和连接构件彼此电连接。
当在平面图中观看时，第二电极EL2可以设置在第1-1电极EL1_1与第1-2电极EL1_2之间。第二电极EL2的第一侧表面FS可以是第二电极EL2的面对第1-1电极EL1_1(或与第1-1电极EL1_1相邻设置)的区域，并且第二电极EL2的第二侧表面SS可以是第二电极EL2的面对第1-2电极EL1_2(或与第1-2电极EL1_2相邻设置)的区域。在这种情况下，第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间的距离以及第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间的距离可以是相同的。然而，本发明不限于此，并且在一些实施例中，第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间的距离以及第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间的距离可以是不同的。
第一电极EL1可以通过第一接触孔CH1和第一连接布线CNL1电连接到包括在对应的像素PXL的像素电路层PCL中的一些组件(例如，驱动晶体管Tdr)。第二电极EL2可以通过第二接触孔CH2和第二连接布线CNL2电连接到包括在对应的像素PXL的像素电路层PCL中的一些组件(例如，驱动电压布线DVL)。
第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的材料制成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属，不透明金属适合于在显示装置的图像显示方向上反射由发光元件LD发射的光。不透明金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。在一些实施例中，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料(或物质)。透明导电材料可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物以及诸如聚(3,4-乙烯二氧噻吩)(PEDOT)的导电聚合物。当第一电极EL1和第二电极EL2中的每个包括透明导电材料时，可以另外包括单独的导电层，该导电层由不透明金属制成以在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上面所描述的材料。
此外，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为单层膜，但是本发明不限于此。在一些实施例中，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种或更多种的多层膜。第一电极EL1和第二电极EL2中的每个可以由至少双层膜或更多层膜的多层膜形成，以减少或最小化当将信号(或电压)传输到发光元件LD中的每个的相应的端部时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以由以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序顺序地堆叠的多层膜形成。
当第一连接布线CNL1与第一电极EL1一体地设置时，第一连接布线CNL1可以包括与第一电极EL1的材料相同的材料。此外，当第二连接布线CNL2与第二电极EL2一体地设置时，第二连接布线CNL2可以包括与第二电极EL2的材料相同的材料。
第一电极EL1和第二电极EL2可以接收对准信号(或对准电压)以用作用于发光元件LD的对准的对准电极(或对准布线)。例如，第一电极EL1可以从第一连接布线CNL1接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准布线)，并且第二电极EL2可以从第二连接布线CNL2接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准布线)。在此，第一对准信号和第二对准信号(或第一对准电压和第二对准电压)可以是具有其中发光元件LD可以在第一电极EL1与第二电极EL2之间对准的电压差和/或相位差的信号。第一对准信号和第二对准信号(或第一对准电压和第二对准电压)中的至少一个可以是AC信号(或AC电压)，但是本发明不限于此。
在发光元件LD布置在每个像素PXL的像素区域PXA中之后，可以去除设置在在第一方向DR1上相邻的像素PXL之间的第一连接布线CNL1的一部分，以单独地(或独立地)驱动每个像素PXL。此外，在发光元件LD布置在像素区域PXA中之后，第一电极EL1和第二电极EL2可以用作用于驱动发光元件LD的驱动电极。在本发明的实施例中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本发明的实施例中，第一堤图案BNK1可以在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间设置在像素电路层PCL的一些元件上(例如，设置在钝化层PSV上)。第1-1电极EL1_1和第二电极EL2的第一侧表面FS可以设置和/或形成在第一堤图案BNK1上。当在平面图中观看时，第1-1电极EL1_1和第二电极EL2的第一侧表面FS可以与第一堤图案BNK1部分地叠置。第1-1电极EL1_1和第二电极EL2的第一侧表面FS可以在第一堤图案BNK1上设置为在第一方向DR1上彼此间隔开。
第二堤图案BNK2可以在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间设置在钝化层PSV上。第二电极EL2的第二侧表面SS和第1-2电极EL1_2可以设置和/或形成在第二堤图案BNK2上。当在平面图中观看时，第二电极EL2的第二侧表面SS和第1-2电极EL1_2可以与第二堤图案BNK2部分地叠置。第二电极EL2的第二侧表面SS和第1-2电极EL1_2可以在第二堤图案BNK2上设置为在第一方向DR1上彼此间隔开。
第二电极EL2的第一侧表面FS可以设置和/或形成在第一堤图案BNK1的另一侧表面上，第二电极EL2的第二侧表面SS可以设置和/或形成在第二堤图案BNK2的一个侧表面上，并且第二电极EL2的剩余部分(例如，第二电极EL2的除了第一侧表面FS和第二侧表面SS之外的区域)可以设置和/或形成在钝化层PSV上。因此，第二电极EL2可以与第一堤图案BNK1、第二堤图案BNK2和钝化层PSV叠置。
第1-1电极EL1_1可以设置和/或形成在第一堤图案BNK1的一个侧表面上和钝化层PSV上，以具有与第一堤图案BNK1的一个侧表面和钝化层PSV对应的表面轮廓。例如，当第一堤图案BNK1的一个侧表面具有预定斜率时，第1-1电极EL1_1也可以具有与该斜率对应的表面轮廓。此外，第1-1电极EL1_1可以具有与具有平坦表面的钝化层PSV对应的表面轮廓。
第二电极EL2的第一侧表面FS可以设置和/或形成在第一堤图案BNK1的另一侧表面上，以具有与第一堤图案BNK1的另一侧表面的形状对应的表面轮廓。例如，当第一堤图案BNK1的另一侧表面具有预定斜率时，第二电极EL2的第一侧表面FS也可以具有与该斜率对应的表面轮廓。在这种情况下，第一堤图案BNK1的一个侧表面和另一侧表面可以具有相同的斜率，但是本发明不限于此。
第二电极EL2的第二侧表面SS可以设置和/或形成在第二堤图案BNK2的一个侧表面上，以具有与第二堤图案BNK2的一个侧表面的形状对应的表面轮廓。例如，当第二堤图案BNK2的一个侧表面具有预定斜率时，第二电极EL2的第二侧表面SS也可以具有与该斜率对应的表面轮廓。
此外，第二电极EL2的剩余部分可以具有与具有平坦表面的钝化层PSV对应的表面轮廓。
第1-2电极EL1_2可以设置和/或形成在第二堤图案BNK2的另一侧表面上和钝化层PSV上，以具有与第二堤图案BNK2的另一侧表面和钝化层PSV对应的表面轮廓。例如，当第二堤图案BNK2的另一侧表面具有预定斜率时，第1-2电极EL1_2也可以具有与该斜率对应的表面轮廓。在这种情况下，第二堤图案BNK2的一个侧表面和另一侧表面可以具有相同的斜率，但是本发明不限于此。此外，第1-2电极EL1_2可以具有与具有平坦表面的钝化层PSV对应的表面轮廓。
如上面所描述的，由于第一电极EL1和第二电极EL2中的每个具有与设置在第一电极EL1和第二电极EL2下面的第一堤图案BNK1或第二堤图案BNK2的形状对应的表面轮廓，因此从发光元件LD中的每个发射的光可以被第一电极EL1和第二电极EL2中的每个反射，以进一步在显示装置的图像显示方向上行进。结果，可以进一步提高从发光元件LD中的每个发射的光的效率。第一堤图案BNK1和第二堤图案BNK2以及第一电极EL1和第二电极EL2中的每个可以用作反射构件，该反射构件在期望的方向上引导从发光元件LD发射的光，以提高显示装置的光效率。
发光元件LD中的每个可以是使用具有无机晶体结构的材料的超小发光二极管(例如，具有与纳米级或微米级一样小的尺寸的超小发光二极管)。发光元件LD中的每个可以是通过蚀刻方法制造的超小发光二极管或通过生长方法制造的超小发光二极管。
至少两个至几十个发光元件LD可以排列和/或设置在每个像素PXL的像素区域PXA中，但是发光元件LD的数量不限于此。在一些实施例中，排列和/或设置在像素区域PXA中的发光元件LD的数量可以各种改变。
发光元件LD中的每个可以发射颜色光和/或白光中的一种。发光元件LD中的每个可以在第一电极EL1与第二电极EL2之间布置在第一绝缘层INS1上，使得其延伸方向(或长度L方向)平行于第一方向DR1。发光元件LD可以以喷射在溶液中的形式准备，然后放置在每个像素PXL的像素区域PXA中。
发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其它方法设置在每个像素PXL的像素区域PXA中。例如，发光元件LD可以与挥发性溶剂混合以通过喷墨印刷方法或狭缝涂覆方法供应在像素区域PXA中。在这种情况下，当对应的对准信号施加到设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每个时，可以在第一电极EL1与第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间对准。
在布置发光元件LD之后，发光元件LD通过挥发溶剂或以另一方式消除溶剂最终布置和/或设置在每个像素PXL的像素区域PXA中。
发光元件LD可以在第一方向DR1上设置在两个相邻的电极之间。发光元件LD可以包括设置在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间的第一发光元件LD1以及设置在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间的第二发光元件LD2。
第一发光元件LD1可以在第一堤图案BNK1上在彼此间隔开的第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间设置在第一绝缘层INS1上。第二发光元件LD2可以在第二堤图案BNK2上在彼此间隔开的第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间设置在第一绝缘层INS1上。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。在本发明的实施例中，第一绝缘层INS1可以形成为适合于保护第一发光元件LD1和第二发光元件LD2免受每个像素PXL的像素电路层PCL的影响的无机绝缘膜。例如，第一绝缘层INS1可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种，但是本发明不限于此。在一些实施例中，第一绝缘层INS1可以形成为有利于平坦化第一发光元件LD1和第二发光元件LD2的支撑表面的有机绝缘膜。
第一绝缘层INS1可以设置为单层膜或多层膜。当第一绝缘层INS1设置为多层膜时，第一绝缘层INS1可以以其中交替堆叠有具有不同折射率并且由无机绝缘膜构成的第一层和第二层的分布式布拉格反射器(DBR)结构设置。例如，第一绝缘层INS1可以以其中交替堆叠有具有小的折射率的第一层和具有比第一层的折射率大的折射率的第二层的结构设置。如上面所描述的，当第一绝缘层INS1设置为多层膜时，第一绝缘层INS1可以用作反射构件，该反射构件通过使用由于第一层与第二层之间的折射率的差异引起的相长干涉(reinforcing interference)来在目标方向上反射从发光元件LD发射的光。在这种情况下，第一层和第二层中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、氮碳化硅(SiCxNy)、碳氧化硅(SiOxCy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
第一绝缘层INS1可以设置在第一电极EL1和第二电极EL2上，并且可以包括使第1-1电极EL1_1的一个区域暴露的第一开口OPN1、使第二电极EL2的一个区域暴露的第二开口OPN2以及使第1-2电极EL1_2的一个区域暴露的第三开口OPN3。第1-1电极EL1_1可以通过第一绝缘层INS1的第一开口OPN1直接接触并连接到第一接触电极CNE1，第二电极EL2可以通过第一绝缘层INS1的第二开口OPN2直接接触并连接到第二接触电极CNE2，并且第1-2电极EL1_2可以通过第一绝缘层INS1的第三开口OPN3直接接触并连接到第三接触电极CNE3。第一绝缘层INS1可以覆盖除了第1-1电极EL1_1的一个区域、第二电极EL2的一个区域和第1-2电极EL1_2的一个区域之外的剩余区域。
当在平面图中观看时，第一发光元件LD1可以与第一堤图案BNK1叠置，并且当在平面图中观看时，第二发光元件LD2可以与第二堤图案BNK2叠置。此外，当在剖视图中观看时，第一发光元件LD1可以设置在第一堤图案BNK1的上部处，并且当在剖视图中观看时，第二发光元件LD2可以设置在第二堤图案BNK2的上部处。
第二绝缘层INS2可以分别设置和/或形成在第一发光元件LD1和第二发光元件LD2上。第二绝缘层INS2可以设置和/或形成在第一发光元件LD1和第二发光元件LD2上，以部分地覆盖第一发光元件LD1和第二发光元件LD2中的每个的外圆周表面(或表面)，并且使第一发光元件LD1和第二发光元件LD2中的每个的相应的端部暴露于外部。第二绝缘层INS2可以在每个像素PXL的像素区域PXA中形成为独立的绝缘图案，但是本发明不限于此。
第二绝缘层INS2可以形成为单层膜或多层膜，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。第二绝缘层INS2可以包括适合于保护第一发光元件LD1和第二发光元件LD2中的每个的活性层12免受外部氧和湿气的影响的无机绝缘膜。然而，本发明不限于此。根据第一发光元件LD1和第二发光元件LD2应用到其的显示装置的设计条件，第二绝缘层INS2可以被构造为包括有机材料的有机绝缘膜。
在本发明的实施例中，在完成第一发光元件LD1和第二发光元件LD2在像素PXL中的每个的像素区域PXA中的对准之后，可以通过在第一发光元件LD1和第二发光元件LD2上形成第二绝缘层INS2来防止第一发光元件LD1和第二发光元件LD2偏离对准位置。当在形成第二绝缘层INS2之前在第一绝缘层INS1与第一发光元件LD1和第二发光元件LD2之间存在间隙(或空间)时，可以在形成第二绝缘层INS2的工艺中用第二绝缘层INS2填充该间隙。因此，第二绝缘层INS2可以被构造为有利于填充第一绝缘层INS1与第一发光元件LD1和第二发光元件LD2之间的间隙的有机绝缘膜。
第二绝缘层INS2形成在第一发光元件LD1和第二发光元件LD2中的每个上，使得第一发光元件LD1和第二发光元件LD2中的每个的活性层12可以不接触外部导电材料。第二绝缘层INS2可以仅覆盖第一发光元件LD1和第二发光元件LD2中的每个的外圆周表面(或表面)的一部分，以使第一发光元件LD1和第二发光元件LD2的相应的端部暴露于外部。
第一接触电极CNE1可以设置和/或形成在第1-1电极EL1_1上。第一接触电极CNE1可以直接接触通过第一绝缘层INS1的第一开口OPN1暴露的第1-1电极EL1_1以连接到第1-1电极EL1_1。在一些实施例中，当覆盖层设置在第1-1电极EL1_1上时，第一接触电极CNE1可以设置在覆盖层上以通过覆盖层连接到第1-1电极EL1_1。在此，覆盖层可以保护第1-1电极EL1_1免受在显示装置的制造工艺期间产生的缺陷等的影响，并且可以进一步增强第1-1电极EL1_1与设置在其下面的像素电路层PCL之间的粘合性。覆盖层可以包括诸如氧化铟锌(IZO)的透明导电材料(或物质)，以减少或最小化从第一发光元件LD1中的每个发射并通过第1-1电极EL1_1在显示装置的图像显示方向上反射的光的损失。
此外，第一接触电极CNE1可以设置和/或形成在第一发光元件LD1中的每个的一个端部上，以连接到第一发光元件LD1中的每个的一个端部。因此，第1-1电极EL1_1和第一发光元件LD1中的每个的一个端部可以通过第一接触电极CNE1彼此电连接。
第二接触电极CNE2可以设置和/或形成在第二电极EL2上。第二接触电极CNE2可以通过直接接触由第一绝缘层INS1的第二开口OPN2暴露的第二电极EL2而连接到第二电极EL2。在一些实施例中，当覆盖层设置在第二电极EL2上时，第二接触电极CNE2可以设置在覆盖层上以通过覆盖层连接到第二电极EL2。
此外，第二接触电极CNE2可以设置和/或形成在第一发光元件LD1中的每个的另一端部上，以连接到第一发光元件LD1中的每个的另一端部。因此，第二电极EL2的第一侧表面FS和第一发光元件LD1中的每个的另一端部可以通过第二接触电极CNE2彼此连接。
此外，第二接触电极CNE2可以设置和/或形成在第二发光元件LD2中的每个的一个端部上，以连接到第二发光元件LD2中的每个的一个端部。因此，第二电极EL2的第二侧表面SS和第二发光元件LD2中的每个的一个端部可以通过第二接触电极CNE2彼此连接。
第三接触电极CNE3可以设置和/或形成在第1-2电极EL1_2上。第三接触电极CNE3可以直接接触由第一绝缘层INS1的第三开口OPN3暴露的第1-2电极EL1_2以连接到第1-2电极EL1_2。在一些实施例中，当覆盖层设置在第1-2电极EL1_2上时，第三接触电极CNE3可以设置在覆盖层上以通过覆盖层连接到第1-2电极EL1_2。
此外，第三接触电极CNE3可以设置和/或形成在第二发光元件LD2中的每个的另一端部上，以连接到第二发光元件LD2中的每个的另一端部。因此，第1-2电极EL1_2和第二发光元件LD2中的每个的另一端部可以通过第三接触电极CNE3彼此连接。
第一接触电极CNE1至第三接触电极CNE3可以由各种透明导电材料(或物质)制成，使得从第一发光元件LD1和第二发光元件LD2中的每个发射并被第一电极EL1和第二电极EL2反射的光在显示装置的图像显示方向上行进而没有损失。例如，第一接触电极CNE1至第三接触电极CNE3可以是诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且可以形成为基本上透明的或半透明的以满足预定透光率(或透射率)。然而，第一接触电极CNE1至第三接触电极CNE3的材料不限于上述实施例。在一些实施例中，第一接触电极CNE1至第三接触电极CNE3可以由各种不透明导电材料(或物质)制成。在一些实施例中，第一接触电极CNE1至第三接触电极CNE3可以由各种不透明导电材料(或物质)制成。第一接触电极CNE1至第三接触电极CNE3可以形成为单层膜或多层膜。
当在平面图中观看时，第一接触电极CNE1至第三接触电极CNE3中的每个可以具有沿着第二方向DR2延伸的杆状形状，但是本发明不限于此。在一些实施例中，第一接触电极CNE1至第三接触电极CNE3的形状可以在其中它们电稳定地连接到第一发光元件LD1和第二发光元件LD2中的每个的范围内各种改变。此外，考虑到与设置在其下面的电极的连接关系，第一接触电极CNE1至第三接触电极CNE3的形状可以各种改变。
第一接触电极CNE1至第三接触电极CNE3可以设置为在第一方向DR1上彼此间隔开。例如，第一接触电极CNE1和第二接触电极CNE2可以在第一发光元件LD1上设置为在第二绝缘层INS2上以预定间隔彼此间隔开。此外，第二接触电极CNE2和第三接触电极CNE3可以在第二发光元件LD2上设置为在第二绝缘层INS2上以预定间隔彼此间隔开。
第一接触电极CNE1至第三接触电极CNE3可以设置在同一层，并且可以通过同一工艺形成。然而，本发明不限于此，并且在一些实施例中，第一接触电极CNE1至第三接触电极CNE3之中的至少一个接触电极CNE和剩余的接触电极CNE可以设置在不同的层，并且可以通过不同的工艺形成。例如，第一接触电极CNE1和第三接触电极CNE3与第二接触电极CNE2可以设置在不同的层，并且可以通过不同的工艺形成。在这种情况下，如图9中所示，辅助绝缘层AUINS可以设置和/或形成在第一接触电极CNE1与第二接触电极CNE2之间以及在第二接触电极CNE2与第三接触电极CNE3之间。辅助绝缘层AUINS可以包括与第一绝缘层INS1的材料相同的材料，或者可以包括选自于作为第一绝缘层INS1的组成材料示出的材料中的一种或更多种材料。例如，辅助绝缘层AUINS可以是包括无机材料的无机绝缘膜。无机绝缘膜可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1至第三接触电极CNE3上。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。例如，第三绝缘层INS3可以具有其中交替堆叠有至少一个无机绝缘膜和至少一个有机绝缘膜的结构。第三绝缘层INS3可以完全覆盖显示元件层DPL，以阻挡湿气或来自外部的湿气被引入到包括发光元件LD的显示元件层DPL中。
可以省略第三绝缘层INS3以减少或最小化设置在第一发光元件LD1和第二发光元件LD2上面的组成元件。例如，可以省略第三绝缘层INS3以减少或最小化其中从第一发光元件LD1和第二发光元件LD2发射的光被设置在第一发光元件LD1和第二发光元件LD2上面的组成元件散射而损失的问题。当省略第三绝缘层INS3时，第一接触电极CNE1至第三接触电极CNE3可以暴露于外部。如图10中所示，光转换图案层LCP可以设置在暴露于外部的第一接触电极CNE1至第三接触电极CNE3上。在这种情况下，光转换图案层LCP可以是包括在显示元件层DPL中的一个组成元件。
光转换图案层LCP设置在第一接触电极CNE1至第三接触电极CNE3上，并且可以包括与预定颜色对应的颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD。一个颜色转换层CCL可以包括将从设置在一个像素PXL的像素区域PXA中的发光元件LD发射的光转换成特定颜色的光的颜色转换颗粒QD。例如，当一个像素PXL是红色像素(或红色子像素)时，颜色转换层CCL可以包括将从发光元件LD发射的光转换成红光的红色量子点的颜色转换颗粒QD。作为另一示例，当一个像素PXL是绿色像素(或绿色子像素)时，颜色转换层CCL可以包括将从发光元件LD发射的光转换成绿光的绿色量子点的颜色转换颗粒QD。作为另一示例，当一个像素PXL是蓝色像素(或蓝色子像素)时，颜色转换层CCL可以包括将从发光元件LD发射的光转换成蓝光的蓝色量子点的颜色转换颗粒QD。在一些实施例中，当一个像素PXL是蓝色像素(或蓝色子像素)时，如图11b中所示，可以设置包括光散射颗粒SCT的光散射层LSL来代替包括颜色转换颗粒QD的颜色转换层CCL。例如，当发光元件LD发射蓝色系的光时，一个像素PXL可以包括包含由光散射材料构成的光散射颗粒SCT的光散射层LSL。光散射材料可以包括例如包括二氧化钛(TiO2)的氧化钛(TiOx)或二氧化硅。根据光散射层LSL的折射率、光散射层LSL的厚度以及相邻的光散射颗粒SCT之间的距离，光散射颗粒SCT中的每个可以具有各种形状和/或尺寸。光散射颗粒SCT分散在光散射层LSL中，以散射行进到光散射层LSL的光，从而防止光集中到光散射层LSL的特定区域。上述光散射颗粒SCT的密度可以针对光散射层LSL内的每个区域而不同地调整。例如，当行进到光散射层LSL的光集中于光散射层LSL的中心区域中时，光散射颗粒SCT可以分散为集中于光散射层LSL的中心区域中，但是本发明不限于此。在上述实施例中，已经描述了光散射颗粒SCT仅设置在光散射层LSL中，但是本发明不限于此。在一些实施例中，光散射颗粒SCT可以设置在颜色转换层CCL中。在这种情况下，颜色转换层CCL可以包括光散射颗粒SCT以及颜色转换颗粒QD。根据实施例，可以省略上述光散射层LSL。
根据另一实施例，当一个像素PXL是蓝色像素(或蓝色子像素)时，可以设置由透明聚合物制成的基体树脂层来代替颜色转换层CCL。上述基体树脂层可以用作透射层(或透光层)，并且在这种情况下，从发光元件LD发射的蓝色系的光按照原样透射通过透射层以行进到滤色器CF，同时减少或最小化损失。
根据另一实施例，发光元件LD可以针对每个对应的像素PXL发射不同颜色的光。例如，当在第一方向DR1上连续的三个像素PXL形成一个单元像素PXL时，三个像素PXL之中的第一像素PXL可以包括发射红色系的光的发光元件LD，三个像素PXL之中的第二像素PXL可以包括发射绿色系的光的发光元件LD，并且三个像素PXL之中的第三像素PXL可以包括发射蓝色系的光的发光元件LD。在这种情况下，上面所描述的三个像素PXL中的每个的显示元件层DPL可以包括构造为包括光散射颗粒SCT的基体树脂层的透射层来代替包括颜色转换颗粒QD的颜色转换层CCL。在一些实施例中，上面所描述的三个像素PXL中的每个的显示元件层DPL可以包括颜色转换层CCL，该颜色转换层CCL将从包括在每个像素PXL中的发光元件LD发射的光转换成具有与该光基本上类似的波段的光。例如，三个像素PXL之中的第一像素PXL的显示元件层DPL可以包括包含将从包括在对应的像素PXL中的发光元件LD发射的红色系的光转换成类似波段的光的颜色转换颗粒QD的颜色转换层CCL。三个像素PXL之中的第二像素PXL的显示元件层DPL可以包括包含将从包括在对应的像素PXL中的发光元件LD发射的绿色系的光转换成类似波段的光的颜色转换颗粒QD的颜色转换层CCL。三个像素PXL之中的第三像素PXL的显示元件层DPL可以包括包含将从包括在对应的像素PXL中的发光元件LD发射的蓝色系的光转换成类似波段的光的颜色转换颗粒QD的颜色转换层CCL。
滤色器CF可以选择性地使特定颜色的光透射。滤色器CF可以与颜色转换层CCL一起形成光转换图案层LCP，并且可以包括选择性地透射由颜色转换层CCL转换的特定颜色的光的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器CF可以设置在像素区域PXA中以与颜色转换层CCL对应。
在上述实施例中，当在第一方向DR1上连续的三个像素PXL形成一个单元像素PXL时，已经描述了其中上述三个像素PXL中的每个的显示元件层DPL包括用于将从包括在对应的像素PXL中的发光元件LD发射的光转换成类似波段的光的颜色转换层CCL的实施例。在这种情况下，在一些实施例中，上面所描述的三个像素PXL中的每个可以包括设置在对应的像素PXL中包括的颜色转换层CCL上的滤色器CF。例如，三个像素PXL之中的第一像素PXL的显示元件层DPL可以包括设置在颜色转换层CCL上的红色滤色器，三个像素PXL之中的第二像素PXL的显示元件层DPL可以包括设置在颜色转换层CCL上的绿色滤色器，并且三个像素PXL之中的第三像素PXL的显示元件层DPL可以包括设置在颜色转换层CCL上的蓝色滤色器。
包括颜色转换层CCL和滤色器CF的光转换图案层LCP可以设置在像素区域PXA的发射区域中。例如，光转换图案层LCP可以以填充由设置在像素区域PXA的外围区域中的坝部DAM围绕的空间A的形式设置。空间A是像素区域PXA的由坝部DAM围绕的一部分，并且可以对应于其中光从像素区域PXA发射的发射区域。
坝部DAM可以由堤BNK和光阻挡图案LBP实现。
光阻挡图案LBP设置在堤BNK上，并且可以包括防止其中光在每个像素PXL与相邻的像素PXL之间泄漏的光泄漏缺陷的光阻挡材料。此外，光阻挡图案LBP可以防止或减少分别从相邻的像素PXL发射的光的混合。
光阻挡图案LBP可以是黑矩阵。在这种情况下，光阻挡图案LBP可以包括与第一堤图案BNK1和第二堤图案BNK2的材料相同的材料。在一些实施例中，光阻挡图案LBP被构造为包括至少一种光阻挡材料和/或反射材料，使得其允许从设置在每个像素PXL的像素区域PXA中的发光元件LD发射的光在显示装置的图像显示方向上进一步行进，从而提高发光元件LD的光发射效率。在一些实施例中，光阻挡图案LBP可以以其中红色滤色器、绿色滤色器和蓝色滤色器之中的选择性地透射不同颜色的光的至少两个或更多个滤色器彼此叠置的多层膜结构设置。例如，光阻挡图案LBP可以设置为包括红色滤色器、设置在红色滤色器上并与红色滤色器叠置的绿色滤色器以及设置在绿色滤色器上并与绿色滤色器叠置的蓝色滤色器。即，光阻挡图案LBP可以设置为具有其中顺序地堆叠有红色滤色器、绿色滤色器和蓝色滤色器的结构。在这种情况下，在像素区域PXA的外围区域中，红色滤色器、绿色滤色器和蓝色滤色器可以用作用于阻挡光透射的光阻挡图案LBP。
光阻挡图案LBP可以在像素区域PXA的外围区域中围绕第一电极EL1和第二电极EL2以及发光元件LD，并且可以设置为对应于堤BNK。光阻挡图案LBP和堤BNK可以在第三方向DR3上彼此叠置，并且可以具有相同或类似的平面形状和剖面形状。
堤BNK可以具有其宽度沿着第三方向DR3从第一绝缘层INS1的一个表面(例如，上表面)到上侧减小的多边形形状的剖面，并且光阻挡图案LBP可以具有其宽度沿着第三方向DR3从堤BNK的一个表面(例如，上表面)到上侧减小的多边形形状的剖面。然而，本发明不限于此，并且在一些实施例中，如图11a中所示，堤BNK可以具有其宽度沿着第三方向DR3从第一绝缘层INS1的一个表面到上侧减小的半椭圆形状或半圆形状(或半球形状)的剖面，并且光阻挡图案LBP可以具有与堤BNK的剖面形状对应的形状。
在一些实施例中，如图11b中所示，中间层CTL可以设置和/或形成在颜色转换层CCL与滤色器CF之间。中间层CTL可以是设置在堤BNK和颜色转换层CCL上的平坦化层，以使由于设置在其下面的组成元件引起的台阶平坦化。此外，中间层CTL可以是折射率转换层以通过转换从颜色转换层CCL行进到滤色器CF的光的折射率来提高每个像素PXL的发射亮度。如上面所描述的，当中间层CTL设置和/或形成在颜色转换层CCL与滤色器CF之间时，滤色器CF可以设置为与相邻的滤色器CF间隔开且光阻挡图案LBP在其间。相邻的滤色器CF可以与设置在它们之间的光阻挡图案LBP部分叠置。
封装层ENC可以设置和/或形成在坝部DAM和光转换图案层LCP上。封装层ENC可以完全覆盖包括光转换图案层LCP的显示元件层DPL，以防止水或湿气从外部引入到显示元件层DPL。封装层ENC可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。
在上述实施例中，第1-1电极EL1_1和第二电极EL2的第一侧表面FS可以在第一堤图案BNK1上设置为在第一方向DR1上彼此间隔开，并且第一发光元件LD1可以在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间设置在第一堤图案BNK1上的第一绝缘层INS1上。第二电极EL2的第二侧表面SS和第1-2电极EL1_2可以在第二堤图案BNK2上设置为在第一方向DR1上彼此间隔开，并且第二发光元件LD2可以在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间设置在第二堤图案BNK2上的第一绝缘层INS1上。
由于第一发光元件LD1设置在第一堤图案BNK1上面并且第二发光元件LD2设置在第二堤图案BNK2上面，因此可以减小光转换图案层LCP与第一发光元件LD1和第二发光元件LD2之间的距离。例如，可以减小包括颜色转换颗粒QD的颜色转换层CCL与第一发光元件LD1和第二发光元件LD2之间的距离。因此，从发光元件LD发射的光可以集中(或行进)到光转换图案层LCP的颜色转换层CCL而没有损失。在这种情况下，更大量的光被引入到颜色转换层CCL，使得最终从颜色转换层CCL发射的光的量(或强度)可以增加，并且因此可以提高每个像素PXL的光发射效率。
此外，根据上述实施例，由于不设置除了发光元件LD与颜色转换层CCL之间的由透明导电材料(或物质)制成的接触电极CNE之外的其它元件(例如，绝缘层等)，因此从发光元件LD发射的光可以不被绝缘层等分散，并且可以直接到达颜色转换层CCL。因此，可以通过进一步确保行进(或引入)到颜色转换层CCL的光的量来进一步增加最终从颜色转换层CCL发射的光的量(或强度)。在这种情况下，可以进一步提高每个像素PXL的光发射效率。
此外，根据上述实施例，第一堤图案BNK1和第二堤图案BNK2实现为黑矩阵，以阻挡(或吸收)从发光元件LD发射并向像素电路层PCL行进的光，使得可以防止或减少包括在像素电路层PCL中的晶体管T的元件特性的变化。
图12a至图12k示出了图10的像素PXL的制造方法的顺序的示意性剖视图。
在图12a至图12k中，将主要描述与上述实施例的不同之处，以避免重复描述。
参照图1至图10和图12a，在基底SUB上形成像素电路层PCL。
像素电路层PCL可以包括缓冲层BFL、晶体管T、存储电容器Cst、驱动电压布线DVL和钝化层PSV。钝化层PSV可以包括使驱动晶体管Tdr的一个区域暴露的第一接触孔CH1和使驱动电压布线DVL的一个区域暴露的第二接触孔CH2。
参照图1至图10、图12a和图12b，在钝化层PSV上形成第一堤图案BNK1和第二堤图案BNK2。第一堤图案BNK1和第二堤图案BNK2可以在钝化层PSV上彼此间隔开预定间隔。第一堤图案BNK1和第二堤图案BNK2可以包含光阻挡材料。例如，第一堤图案BNK1和第二堤图案BNK2可以是黑矩阵。
参照图1至图10和图12a至图12c，在第一堤图案BNK1和第二堤图案BNK2上形成包括具有高反射率的导电材料(或物质)的第一电极EL1和第二电极EL2以及第一连接布线CNL1和第二连接布线CNL2。
第一电极EL1可以包括从第一连接布线CNL1分支的第1-1电极EL1_1和第1-2电极EL1_2。第二电极EL2可以设置在第1-1电极EL1_1与第1-2电极EL1_2之间。
第1-1电极EL1_1和第二电极EL2的第一侧表面FS可以在第一堤图案BNK1上设置为在第一方向DR1上以预定间隔彼此间隔开。第二电极EL2的第二侧表面SS和第1-2电极EL1_2可以在第二堤图案BNK2上设置为在第一方向DR1上以预定间隔彼此间隔开。
第一电极EL1可以通过第一连接布线CNL1和第一接触孔CH1电连接和/或物理连接到驱动晶体管Tdr。第二电极EL2可以通过第二连接布线CNL2和第二接触孔CH2电连接和/或物理连接到驱动电压布线DVL。
当在平面图中观看时，第一电极EL1和第二电极EL2中的每个可以沿着第二方向DR2延伸。
参照图1至图10和图12a至图12d，在包括第一电极EL1和第二电极EL2的钝化层PSV上形成绝缘材料层INS1。绝缘材料层INS1可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。绝缘材料层INS1可以通过随后的工艺被图案化以设置为包括第一开口OPN1至第三开口OPN3的第一绝缘层INS1。因此，与第一绝缘层INS1的附图标记相同的附图标记表示绝缘材料层INS1。
随后，在每个像素PXL的像素区域PXA中形成堤BNK。可以在绝缘材料层INS1上形成堤BNK。堤BNK可以是在每个像素PXL与同其相邻的像素PXL之间限定(或分隔)像素区域PXA或发射区域的像素限定膜。可以在像素区域PXA的外围区域中设置堤BNK。
参照图1至图10和图12a至图12e，通过将对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个，在沿第一方向DR1相邻的第一电极EL1与第二电极EL2之间形成电场。在这种情况下，可以在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间以及在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间形成电场。
然后，在两个相邻的电极之间形成电场的同时，通过使用喷墨印刷方法将包括发光元件LD的混合溶液(或溶液)注入到像素PXL中的每个的像素区域PXA中。例如，在绝缘材料层INS1上设置喷墨喷嘴，并且与多个发光元件LD混合的溶剂可以通过喷墨喷嘴注入到每个像素区域PXA中。将发光元件LD注入到像素区域PXA中的方法不限于上述实施例，并且注入发光元件LD的方法可以各种改变。
当发光元件LD注入到像素区域PXA中时，由于在第一电极EL1与第二电极EL2之间形成的电场，可以诱导发光元件LD的自对准。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间对准。
由于第1-1电极EL1_1和第二电极EL2的第一侧表面FS在第一堤图案BNK1上以一定距离彼此间隔开，因此当将对准信号(或对准电压)施加到第1-1电极EL1_1和第二电极EL2中的每个时，可以在第一堤图案BNK1上在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间形成电场。因此，注入到像素区域PXA中的发光元件LD中的一些可以在因重力下沉的同时在第一堤图案BNK1的上部上对准。在第一堤图案BNK1的上部上对准的发光元件LD可以是第一发光元件LD1。
由于第二电极EL2的第二侧表面SS和第1-2电极EL1_2在第二堤图案BNK2上以一定距离彼此间隔开，因此当将对准信号(或对准电压)施加到第1-2电极EL1_2和第二电极EL2中的每个时，可以在第二堤图案BNK2上在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间形成电场。因此，注入到像素区域PXA中的发光元件LD中的一些可以在因重力下沉的同时在第二堤图案BNK2的上部上对准。在第二堤图案BNK2的上部上对准的发光元件LD可以是第二发光元件LD2。
第一发光元件LD1可以在像素区域PXA内在第1-1电极EL1_1与第二电极EL2的第一侧表面FS之间在第一堤图案BNK1上的绝缘材料层INS1上对准。第二发光元件LD2可以在像素区域PXA内在第二电极EL2的第二侧表面SS与第1-2电极EL1_2之间在第二堤图案BNK2上的绝缘材料层INS1上对准。
参照图1至图10和图12a至图12f，在发光元件LD在像素区域PXA中对准之后，在每个发光元件LD上形成第二绝缘层INS2。第二绝缘层INS2可以覆盖发光元件LD中的每个的上表面的至少一部分，以使发光元件LD中的每个的除了其活性层12之外的相应的端部暴露于外部。
通过形成第二绝缘层INS2的工艺或在其之前和之后执行的蚀刻工艺，去除绝缘材料层INS1的一部分以形成第一绝缘层INS1，第一绝缘层INS1包括使第1-1电极EL1_1的一部分暴露的第一开口OPN1、使第二电极EL2的一部分暴露的第二开口OPN2和使第1-2电极EL1_2的一部分暴露的第三开口OPN3。
当执行形成第一绝缘层INS1和第二绝缘层INS2的工艺，使得每个像素PXL可以相对于与其相邻的像素PXL独立地或单独地驱动时，可以去除与第一电极EL1一体设置的第一连接布线CNL1的一部分。因此，针对每个像素PXL设置的第一电极EL1可以与针对设置在同一像素行和/或同一像素列中的相邻的像素PXL设置的第一电极EL1电分离和/或物理分离。
参照图1至图10和图12a至图12g，在第二绝缘层INS2上形成第一接触电极CNE1至第三接触电极CNE3。
在第1-1电极EL1_1上形成第一接触电极CNE1，并且第一接触电极CNE1可以电连接第1-1电极EL1_1和第一发光元件LD1中的每个的一个端部。
在第二电极EL2上形成第二接触电极CNE2，并且第二接触电极CNE2可以电连接第二电极EL2的第一侧表面FS和第一发光元件LD1中的每个的另一端部。此外，第二接触电极CNE2可以电连接第二电极EL2的第二侧表面SS和第二发光元件LD2中的每个的一个端部。
在第1-2电极EL1_2上形成第三接触电极CNE3，并且第三接触电极CNE3可以电连接第1-2电极EL1_2和第二发光元件LD2中的每个的另一端部。
参照图1至图10和图12a至图12h，在像素区域PXA的外围区域中形成光阻挡图案LBP。
可以在堤BNK上形成光阻挡图案LBP，以与堤BNK一起形成坝部DAM。光阻挡图案LBP可以是黑矩阵，并且可以防止其中光在每个像素PXL与同其相邻的像素PXL之间泄漏的光泄漏缺陷。在本发明的实施例中，光阻挡图案LBP可以包括与第一堤图案BNK1和第二堤图案BNK2的材料相同的材料。
可以在像素区域PXA的外围区域中设置坝部DAM，以围绕(或包围)第一电极EL1和第二电极EL2以及发光元件LD，从而限定每个像素PXL的发射区域。在这种情况下，每个像素PXL的发射区域可以对应于由坝部DAM围绕的空间A。
参照图1至图10和图12a至图12i，在由坝部DAM围绕的空间A中形成颜色转换层CCL。可以在像素区域PXA中设置颜色转换层CCL以填充空间A。颜色转换层CCL可以包括将从发光元件LD发射的光转换成特定颜色的光的颜色转换颗粒QD。
参照图1至图10和图12a至图12j，在颜色转换层CCL上形成滤色器CF。滤色器CF和颜色转换层CCL可以形成光转换图案层LCP，光转换图案层LCP将从发光元件LD发射的光转换成特定颜色的光并选择性地透射光。
参照图1至图10和图12a至图12k，在光转换图案层LCP上形成封装层ENC。封装层ENC可以完全覆盖包括光转换图案层LCP的显示元件层DPL，以防止显示元件层DPL受到来自外部的水或湿气的影响。
图13示出了根据本发明的另一实施例的像素PXL的示意性俯视图，图14示出了沿着图13的线IV-IV’截取的剖视图，并且图15示意性地示出了其中在图13的像素PXL中显示元件层DPL包括光转换图案层LCP的状态，并且示出了与图13的线IV-IV’对应的剖视图。
除了添加了第三堤图案BNK3并且第二电极EL2包括第2-1电极EL2_1和第2-2电极EL2_2之外，图13至图15中所示的像素PXL与图5a至图11中所示的像素PXL基本上相同或类似。
因此，关于图13至图15的像素，将主要描述与上述实施例的不同之处，以避免重复描述。
参照图1至图4a和图13至图15，基底SUB、像素电路层PCL和显示元件层DPL可以设置在像素PXL中的每个的像素区域PXA中。
在本发明的实施例中，显示元件层DPL包括第一堤图案BNK1至第三堤图案BNK3、第一电极EL1和第二电极EL2、堤BNK、发光元件LD、接触电极CNE、光转换图案层LCP和封装层ENC。
第一电极EL1可以包括从第一连接布线CNL1向第二方向DR2分支的第1-1电极EL1_1和第1-2电极EL1_2。第二电极EL2可以包括从第二连接布线CNL2向第二方向DR2分支的第2-1电极EL2_1和第2-2电极EL2_2。
第2-1电极EL2_1可以设置在第1-1电极EL1_1与第1-2电极EL1_2之间，并且第1-2电极EL1_2可以设置在第2-1电极EL2_1与第2-2电极EL2_2之间。
第2-1电极EL2_1的第一侧表面FS可以是第2-1电极EL2_1的面对第1-1电极EL1_1(或与第1-1电极EL1_1相邻设置)的区域，并且第2-1电极EL2_1的第二侧表面SS可以是第2-1电极EL2_1的面对第1-2电极EL1_2(或与第1-2电极EL1_2相邻设置)的区域。第1-1电极EL1_1与第2-1电极EL2_1的第一侧表面FS之间的距离以及第2-1电极EL2_1的第二侧表面SS与第1-2电极EL1_2的第一侧表面FS之间的距离可以相同，但是本发明不限于此。
第1-2电极EL1_2的第一侧表面FS可以是第1-2电极EL1_2的面对第2-1电极EL2_1的第二侧表面SS(或与第2-1电极EL2_1的第二侧表面SS相邻设置)的区域，并且第1-2电极EL1_2的第二侧表面SS可以是第1-2电极EL1_2的面对第2-2电极EL2_2(或与第2-2电极EL2_2相邻设置)的区域。第1-2电极EL1_2的第一侧表面FS与第2-1电极EL2_1的第二侧表面SS之间的距离以及第1-2电极EL1_2的第二侧表面SS与第2-2电极EL2_2之间的距离可以相同，但是本发明不限于此。
第一堤图案BNK1可以在第1-1电极EL1_1与第2-1电极EL2_1的第一侧表面FS之间设置在钝化层PSV上。第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以设置和/或形成在第一堤图案BNK1上。当在平面图中观看时，第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以与第一堤图案BNK1部分地叠置。第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以在第一堤图案BNK1上设置为在第一方向DR1上彼此间隔开。
第二堤图案BNK2可以在第2-1电极EL2_1的第二侧表面SS与第1-2电极EL1_2的第一侧表面FS之间设置在钝化层PSV上。第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS可以设置和/或形成在第二堤图案BNK2上。当在平面图中观看时，第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS可以与第二堤图案BNK2部分地叠置。第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS可以在第二堤图案BNK2上设置为在第一方向DR1上彼此间隔开。
第三堤图案BNK3可以在第1-2电极EL1_2的第二侧表面SS与第2-2电极EL2_2之间设置在钝化层PSV上。第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2可以设置和/或形成在第三堤图案BNK3上。当在平面图中观看时，第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2可以与第三堤图案BNK3部分地叠置。第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2可以在第三堤图案BNK3上设置为在第一方向DR1上彼此间隔开。
第一堤图案BNK1至第三堤图案BNK3可以以包含光阻挡材料的黑矩阵构造。在这种情况下，第一堤图案BNK1至第三堤图案BNK3吸收(或阻挡)从发光元件LD发射并在像素电路层PCL的方向上行进的光，使得可以减少可能引入到包括在像素电路层PCL中的晶体管T中的光，以防止晶体管T的故障。
第一绝缘层INS1可以设置在第一电极EL1和第二电极EL2上。
第一绝缘层INS1可以包括使第1-1电极EL1_1的一部分暴露的第一开口OPN1、使第2-1电极EL2_1的一部分暴露的第二开口OPN2、使第1-2电极EL1_2的一部分暴露的第三开口OPN3以及使第2-2电极EL2_2的一部分暴露的第四开口OPN4。
发光元件LD可以在第一电极EL1和第二电极EL2之间设置在第一绝缘层INS1上。
发光元件LD可以包括第一发光元件LD1至第三发光元件LD3。当在平面图中观看时，第一发光元件LD1可以设置在第1-1电极EL1_1与第2-1电极EL2_1的第一侧表面FS之间。当在平面图中观看时，第二发光元件LD2可以设置在第2-1电极EL2_1的第二侧表面SS与第1-2电极EL1_2的第一侧表面FS之间。当在平面图中观看时，第三发光元件LD3可以设置在第1-2电极EL1_2的第二侧表面SS与第2-2电极EL2_2之间。
由于第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS在第一堤图案BNK1上以一定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第一发光元件LD1可以在第一堤图案BNK1上对准。即，第一发光元件LD1可以在第一堤图案BNK1上的第一绝缘层INS1上对准。
由于第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS在第二堤图案BNK2上以一定距离彼此间隔开，因此当对应的对准信号施加到第一电极EL1和第二电极EL2中的每个时，发光元件LD中的一些可以在第二堤图案BNK2上对准。即，第二发光元件LD2可以在第二堤图案BNK2上的第一绝缘层INS1上对准。
由于第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2在第三堤图案BNK3上以一定距离彼此间隔开，因此当对应的对准信号施加到第一电极EL1和第二电极EL2中的每个时，发光元件LD中的一些可以在第三堤图案BNK3上对准。即，第三发光元件LD3可以在第三堤图案BNK3上的第一绝缘层INS1上对准。
第一电极EL1和第二电极EL2以及发光元件LD可以通过接触电极CNE稳定地电连接。
接触电极CNE可以包括第一接触电极CNE1至第四接触电极CNE4。
第一接触电极CNE1可以设置在第1-1电极EL1_1上，以通过第一绝缘层INS1的第一开口OPN1电连接和/或物理连接到第1-1电极EL1_1。第一接触电极CNE1可以设置和/或形成在第一发光元件LD1中的每个的一个端部上。第1-1电极EL1_1和第一发光元件LD1中的每个的一个端部可以通过第一接触电极CNE1电连接。
第二接触电极CNE2可以设置在第2-1电极EL2_1上，以通过第一绝缘层INS1的第二开口OPN2电连接和/或物理连接到第2-1电极EL2_1。第二接触电极CNE2可以设置和/或形成在第一发光元件LD1中的每个的另一端部和第二发光元件LD2中的每个的一个端部上。第2-1电极EL2_1和第一发光元件LD1中的每个的另一端部可以通过第二接触电极CNE2电连接。此外，第2-1电极EL2_1和第二发光元件LD2中的每个的一个端部可以通过第二接触电极CNE2电连接。
第三接触电极CNE3可以设置在第1-2电极EL1_2上，以通过第一绝缘层INS1的第三开口OPN3电连接和/或物理连接到第1-2电极EL1_2。第三接触电极CNE3可以设置和/或形成在第二发光元件LD2中的每个的另一端部和第三发光元件LD3中的每个的一个端部上。第1-2电极EL1_2和第二发光元件LD2中的每个的另一端部可以通过第三接触电极CNE3电连接。此外，第1-2电极EL1_2和第三发光元件LD3中的每个的一个端部可以通过第三接触电极CNE3电连接。
第四接触电极CNE4可以设置在第2-2电极EL2_2上，以通过第一绝缘层INS1的第四开口OPN4电连接和/或物理连接到第2-2电极EL2_2。第四接触电极CNE4可以设置和/或形成在第三发光元件LD3中的每个的另一端部上。第2-2电极EL2_2和第三发光元件LD3中的每个的另一端部可以通过第四接触电极CNE4电连接。
第三绝缘层INS3或光转换图案层LCP可以设置在第一接触电极CNE1至第四接触电极CNE4上。
如上面所描述的，当发光元件LD设置在对应的堤图案上的第一绝缘层INS1上时，光转换图案层LCP与发光元件LD之间的距离减小，使得被引入到光转换图案层LCP中的光的量可以增加。因此，最终从光转换图案层LCP发射的光的量(或强度)可以增加，使得可以提高每个像素PXL的光发射效率。
图16示出了根据本发明的另一实施例的像素的示意性俯视图，图17示出了沿着图16的线V-V’截取的剖视图，并且图18示意性地示出了其中在图17的像素中显示元件层DPL包括光转换图案层LCP的状态，并且示出了与图16的线V-V’对应的剖视图。
关于图16至图18的像素，将主要描述与上述实施例的不同之处，以避免重复描述。在本发明中未特别描述的组成元件参照上面所描述的实施例，相同的附图标记表示相同的组成元件，并且类似的附图标记表示类似的组成元件。
参照图1至图4a和图16至图18，基底SUB、像素电路层PCL和显示元件层DPL可以设置在像素PXL中的每个的像素区域PXA中。
在本发明的实施例中，显示元件层DPL包括第一堤图案BNK1至第三堤图案BNK3、第一电极EL1和第二电极EL2、堤BNK、发光元件LD、接触电极CNE、光转换图案层LCP和封装层ENC(例如，类似于图15的封装层ENC)。
第一电极EL1和第二电极EL2可以彼此间隔开以彼此电分离和/或物理分离。
第一电极EL1可以包括从第一连接布线CNL1向第二方向DR2分支的第1-1电极EL1_1、第1-2电极EL1_2和第1-3电极EL1_3。第二电极EL2可以包括从第二连接布线CNL2向第二方向DR2分支的第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3。当在平面图中观看时，在第一电极EL1和第二电极EL2中，第1-1电极EL1_1、第2-1电极EL2_1、第1-2电极EL1_2、第2-2电极EL2_2、第1-3电极EL1_3和第2-3电极EL2_3可以以该顺序在第一方向DR1上布置。
第2-1电极EL2_1可以设置在第1-1电极EL1_1与第1-2电极EL1_2之间，第1-2电极EL1_2可以设置在第2-1电极EL2_1与第2-2电极EL2_2之间，第2-2电极EL2_2可以设置在第1-2电极EL1_2与第1-3电极EL1_3之间，并且第1-3电极EL1_3可以设置在第2-2电极EL2_2与第2-3电极EL2_3之间。
第2-1电极EL2_1的第一侧表面FS可以是第2-1电极EL2_1的面对第1-1电极EL1_1(或与第1-1电极EL1_1相邻设置)的区域，并且第2-1电极EL2_1的第二侧表面SS可以是第2-1电极EL2_1的面对第1-2电极EL1_2(或与第1-2电极EL1_2相邻设置)的区域。
第1-2电极EL1_2的第一侧表面FS可以是第1-2电极EL1_2的面对第2-1电极EL2_1(或与第2-1电极EL2_1相邻设置)的区域，并且第1-2电极EL1_2的第二侧表面SS可以是第1-2电极EL1_2的面对第2-2电极EL2_2(或与第2-2电极EL2_2相邻设置)的区域。
第2-2电极EL2_2的第一侧表面FS可以是第2-2电极EL2_2的面对第1-2电极EL1_2(或与第1-2电极EL1_2相邻设置)的区域，并且第2-2电极EL2_2的第二侧表面SS可以是第2-2电极EL2_2的面对第1-3电极EL1_3(或与第1-3电极EL1_3相邻设置)的区域。
第1-3电极EL1_3的第一侧表面FS可以是第1-3电极EL1_3的面对第2-2电极EL2_2(或与第2-2电极EL2_2相邻设置)的区域，并且第1-3电极EL1_3的第二侧表面SS可以是第1-3电极EL1_3的面对第2-3电极EL2_3(或与第2-3电极EL2_3相邻设置)的区域。
第1-1电极EL1_1与第2-1电极EL2_1之间的距离、第2-1电极EL2_1与第1-2电极EL1_2之间的距离、第1-2电极EL1_2与第2-2电极EL2_2之间的距离、第2-2电极EL2_2与第1-3电极EL1_3之间的距离以及第1-3电极EL1_3与第2-3电极EL2_3之间的距离可以相同，但是本发明不限于此。
第一堤图案BNK1可以在第1-1电极EL1_1与第2-1电极EL2_1的第一侧表面FS之间设置在钝化层PSV上。第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以设置和/或形成在第一堤图案BNK1上。当在平面图中观看时，第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以与第一堤图案BNK1部分地叠置。第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS可以在第一堤图案BNK1上设置为在第一方向DR1上彼此间隔开。
第二堤图案BNK2可以在第1-2电极EL1_2的第二侧表面SS与第2-2电极EL2_2的第一侧表面FS之间设置在钝化层PSV上。第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2的第一侧表面FS可以设置和/或形成在第二堤图案BNK2上。当在平面图中观看时，第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2的第一侧表面FS可以与第二堤图案BNK2部分地叠置。第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2的第一侧表面FS可以在第二堤图案BNK2上设置为在第一方向DR1上彼此间隔开。
第三堤图案BNK3可以在第1-3电极EL1_3的第二侧表面SS与第2-3电极EL2_3之间设置在钝化层PSV上。第1-3电极EL1_3的第二侧表面SS和第2-3电极EL2_3可以设置和/或形成在第三堤图案BNK3上。当在平面图中观看时，第1-3电极EL1_3的第二侧表面SS和第2-3电极EL2_3可以与第三堤图案BNK3部分地叠置。第1-3电极EL1_3的第二侧表面SS和第2-3电极EL2_3可以在第三堤图案BNK3上设置为在第一方向DR1上彼此间隔开。
第一堤图案BNK1至第三堤图案BNK3可以以包含光阻挡材料的黑矩阵构造。
第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS可以在钝化层PSV上设置为在第一方向DR1上彼此间隔开。第2-2电极EL2_2的第二侧表面SS和第1-3电极EL1_3的第一侧表面FS可以在钝化层PSV上设置为在第一方向DR1上彼此间隔开。即，分别在第2-1电极EL2_1的第二侧表面SS与第1-2电极EL1_2的第一侧表面FS之间以及在第2-2电极EL2_2的第二侧表面SS与第1-3电极EL1_3的第一侧表面FS之间不设置堤图案。
第一绝缘层INS1可以设置在第一电极EL1和第二电极EL2上。
第一绝缘层INS1可以包括使第1-1电极EL1_1的一部分暴露的第一开口OPN1、使第2-1电极EL2_1的一部分暴露的第二开口OPN2、使第1-2电极EL1_2的一部分暴露的第三开口OPN3、使第2-2电极EL2_2的一部分暴露的第四开口OPN4、使第1-3电极EL1_3的一部分暴露的第五开口OPN5以及使第2-3电极EL2_3的一部分暴露的第六开口OPN6。
发光元件LD可以包括第一发光元件LD1至第五发光元件LD5。
当在平面图中观看时，第一发光元件LD1可以设置在第1-1电极EL1_1与第2-1电极EL2_1的第一侧表面FS之间。当在平面图中观看时，第二发光元件LD2可以设置在第2-1电极EL2_1的第二侧表面SS与第1-2电极EL1_2的第一侧表面FS之间。第三发光元件LD3可以设置在第1-2电极EL1_2的第二侧表面SS与第2-2电极EL2_2的第一侧表面FS之间。第四发光元件LD4可以设置在第2-2电极EL2_2的第二侧表面SS与第1-3电极EL1_3的第一侧表面FS之间。第五发光元件LD5可以设置在第1-3电极EL1_3的第二侧表面SS与第2-3电极EL2_3之间。
由于第1-1电极EL1_1和第2-1电极EL2_1的第一侧表面FS在第一堤图案BNK1上以一定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第一发光元件LD1可以在第一堤图案BNK1上对准。即，第一发光元件LD1可以在第一堤图案BNK1上的第一绝缘层INS1上对准。
由于第2-1电极EL2_1的第二侧表面SS和第1-2电极EL1_2的第一侧表面FS在钝化层PSV上以预定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第二发光元件LD2可以在钝化层PSV上对准。即，第二发光元件LD2可以在钝化层PSV上的第一绝缘层INS1上对准。
由于第1-2电极EL1_2的第二侧表面SS和第2-2电极EL2_2的第一侧表面FS在第二堤图案BNK2上以预定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第三发光元件LD3可以在第二堤图案BNK2上对准。即，第三发光元件LD3可以在第二堤图案BNK2上的第一绝缘层INS1上对准。
由于第2-2电极EL2_2的第二侧表面SS和第1-3电极EL1_3的第一侧表面FS在钝化层PSV上以预定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第四发光元件LD4可以在钝化层PSV上对准。即，第四发光元件LD4可以在钝化层PSV上的第一绝缘层INS1上对准。
由于第1-3电极EL1_3的第二侧表面SS和第2-3电极EL2_3在第三堤图案BNK3上以预定距离彼此间隔开，因此当对应的对准信号(或对准电压)施加到第一电极EL1和第二电极EL2中的每个时，第五发光元件LD5可以在第三堤图案BNK3上对准。即，第五发光元件LD5可以在第三堤图案BNK3上的第一绝缘层INS1上对准。
第一电极EL1和第二电极EL2以及发光元件LD可以通过接触电极CNE稳定地电连接。
接触电极CNE可以包括第一接触电极CNE1至第六接触电极CNE6。
第一接触电极CNE1可以设置在第1-1电极EL1_1上，以通过第一绝缘层INS1的第一开口OPN1电连接和/或物理连接到第1-1电极EL1_1。第一接触电极CNE1可以设置和/或形成在第一发光元件LD1中的每个的一个端部上。第1-1电极EL1_1和第一发光元件LD1中的每个的一个端部可以通过第一接触电极CNE1电连接。
第二接触电极CNE2可以设置在第2-1电极EL2_1上，以通过第一绝缘层INS1的第二开口OPN2电连接和/或物理连接到第2-1电极EL2_1。第二接触电极CNE2可以设置和/或形成在第一发光元件LD1中的每个的另一端部和第二发光元件LD2中的每个的一个端部上。第2-1电极EL2_1和第一发光元件LD1中的每个的另一端部可以通过第二接触电极CNE2电连接。此外，第2-1电极EL2_1和第二发光元件LD2中的每个的一个端部可以通过第二接触电极CNE2电连接。
第三接触电极CNE3可以设置在第1-2电极EL1_2上，以通过第一绝缘层INS1的第三开口OPN3电连接和/或物理连接到第1-2电极EL1_2。第三接触电极CNE3可以设置和/或形成在第二发光元件LD2中的每个的另一端部和第三发光元件LD3中的每个的一个端部上。第1-2电极EL1_2和第二发光元件LD2中的每个的另一端部可以通过第三接触电极CNE3电连接。此外，第1-2电极EL1_2和第三发光元件LD3中的每个的一个端部可以通过第三接触电极CNE3电连接。
第四接触电极CNE4可以设置在第2-2电极EL2_2上，以通过第一绝缘层INS1的第四开口OPN4电连接和/或物理连接到第2-2电极EL2_2。第四接触电极CNE4可以设置和/或形成在第三发光元件LD3中的每个的另一端部和第四发光元件LD4中的每个的一个端部上。第2-2电极EL2_2和第三发光元件LD3中的每个的另一端部可以通过第四接触电极CNE4电连接。此外，第2-2电极EL2_2和第四发光元件LD4中的每个的一个端部可以通过第四接触电极CNE4电连接。
第五接触电极CNE5可以设置在第1-3电极EL1_3上，以通过第一绝缘层INS1的第五开口OPN5电连接和/或物理连接到第1-3电极EL1_3。第五接触电极CNE5可以设置和/或形成在第四发光元件LD4中的每个的另一端部和第五发光元件LD5中的每个的一个端部上。第1-3电极EL1_3和第四发光元件LD4中的每个的另一端部可以通过第五接触电极CNE5电连接。第1-3电极EL1_3和第五发光元件LD5中的每个的一个端部可以通过第五接触电极CNE5电连接。
第六接触电极CNE6可以设置在第2-3电极EL2_3上，以通过第一绝缘层INS1的第六开口OPN6电连接和/或物理连接到第2-3电极EL2_3。第六接触电极CNE6可以设置和/或形成在第五发光元件LD5中的每个的另一端部上。第2-3电极EL2_3和第五发光元件LD5中的每个的另一端部可以通过第六接触电极CNE6电连接。
第三绝缘层INS3或光转换图案层LCP可以设置在第一接触电极CNE1至第六接触电极CNE6上。
在上述实施例中，第一发光元件LD1、第三发光元件LD3和第五发光元件LD5可以在彼此间隔开的第一电极EL1与第二电极EL2之间设置在对应的堤图案上的第一绝缘层INS1上，并且第二发光元件LD2和第四发光元件LD4可以在彼此间隔开的第一电极EL1与第二电极EL2之间设置在对应的钝化层PSV上的第一绝缘层INS1上。
如上面所描述的，由于发光元件LD中的一些设置在第一堤图案BNK1至第三堤图案BNK3上并且发光元件LD中的其余设置在钝化层PSV上，因此布置在每个像素PXL的像素区域PXA中的发光元件LD的数量可以增加。即，每单位面积的对准的发光元件LD的数量可以增加。因此，从每个像素PXL发射的光的量(或强度)可以增加，使得可以提高像素PXL的光发射效率。
尽管已经参照本发明的某些实施例示出和描述了本发明，但是本领域技术人员将理解的是，在不脱离如由所附权利要求和它们的等同物限定的本发明的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
因此，本公开的技术范围可以由所附权利要求的技术范围确定。

Claims (20)

1.一种像素，所述像素包括：
第一堤图案，设置在基底上；
第一电极和第二电极，设置在所述第一堤图案上并在第一方向上延伸；
绝缘层，设置在所述第一电极和所述第二电极上；
多个发光元件，在所述第一电极与所述第二电极之间设置在所述绝缘层上；
第一接触电极，电连接所述第一电极和所述多个发光元件；以及
第二接触电极，电连接所述第二电极和所述多个发光元件；
其中，所述第一电极和所述第二电极在所述第一堤图案上设置为在不同于所述第一方向的第二方向上彼此间隔开。
2.根据权利要求1所述的像素，其中：
所述第一电极设置在所述第一堤图案的一侧上以与所述第一堤图案部分地叠置，并且
所述第二电极设置在所述第一堤图案的另一侧上以与所述第一堤图案部分地叠置。
3.根据权利要求2所述的像素，其中，所述多个发光元件在所述第一堤图案上在所述第一电极与所述第二电极之间设置在所述绝缘层上。
4.根据权利要求2所述的像素，其中，当在平面图中和剖视图中观看时，所述多个发光元件与所述第一堤图案叠置。
5.根据权利要求3所述的像素，其中，所述第一堤图案的在所述第二方向上的宽度长于所述多个发光元件中的每个发光元件的长度。
6.根据权利要求5所述的像素，其中，所述第一堤图案包括黑矩阵。
7.根据权利要求5所述的像素，所述像素还包括：
堤，围绕所述第一电极和所述第二电极；以及
光阻挡图案，设置在所述堤上，
其中，所述堤图案和所述光阻挡图案包括相同的材料。
8.根据权利要求7所述的像素，其中，所述堤和所述光阻挡图案是围绕所述第一电极和所述第二电极以及所述多个发光元件的坝部。
9.根据权利要求8所述的像素，所述像素还包括：
颜色转换层，设置在所述多个发光元件上，
其中，所述颜色转换层填充其中设置有由所述坝部围绕的所述多个发光元件的区域。
10.根据权利要求1所述的像素，所述像素还包括：
第三电极，设置在所述基底上并且在所述第二方向上与所述第二电极相邻。
11.根据权利要求10所述的像素，其中，所述第二电极包括在所述第二方向上面对所述第一电极的第一侧表面和面对所述第三电极的第二侧表面。
12.根据权利要求11所述的像素，所述像素还包括：
第二堤图案，设置在所述基底上并且沿着所述第二方向与所述第一堤图案相邻，
其中，所述第二电极和所述第三电极在所述第二堤图案上设置为彼此间隔开。
13.根据权利要求12所述的像素，其中：
所述第一电极设置在所述第一堤图案的一侧上以与所述第一堤图案部分地叠置，
所述第二电极的所述第一侧表面设置在所述第一堤图案的另一侧上以与所述第一堤图案部分地叠置，
所述第二电极的所述第二侧表面设置在所述第二堤图案的一侧上以与所述第二堤图案部分地叠置，并且
所述第三电极设置在所述第二堤图案的另一侧上以与所述第二堤图案部分地叠置。
14.根据权利要求13所述的像素，其中，所述多个发光元件包括：
至少一个第一发光元件，在所述第一电极与所述第二电极之间设置在所述第一堤图案上；以及
至少一个第二发光元件，在所述第二电极与所述第三电极之间设置在所述第二堤图案上。
15.根据权利要求10所述的像素，其中：
所述第二电极和所述第三电极在所述基底上设置为彼此间隔开，并且
所述第三电极包括在所述第二方向上面对所述第二电极的第一侧表面和与该第一侧表面相对的第二侧表面。
16.根据权利要求15所述的像素，其中：
所述第一电极设置在所述第一堤图案的一侧上以与所述第一堤图案部分地叠置，
所述第二电极的所述第一侧表面设置在所述第一堤图案的另一侧上以与所述第一堤图案部分地叠置，
所述第二电极的所述第二侧表面设置在所述基底上以与所述基底部分地叠置，
所述第三电极的所述第一侧表面设置在所述基底上以与所述基底部分地叠置，并且
所述第三电极的所述第二侧表面设置在所述第二堤图案的一侧上以与所述第二堤图案部分地叠置。
17.根据权利要求16所述的像素，其中，所述多个发光元件包括：
至少一个第一发光元件，在所述第一电极与所述第二电极的所述第一侧表面之间设置在所述第一堤图案上；以及
至少一个第二发光元件，在所述第二电极的所述第二侧表面与所述第三电极的所述第一侧表面之间设置在所述基底上。
18.一种显示装置，所述显示装置包括：
基底，包括多个像素区域；以及
像素，设置在所述多个像素区域中的每个像素区域中，
其中，所述像素包括：堤图案，设置在所述基底上；第一电极和第二电极，设置在所述堤图案上并且沿着第一方向延伸；绝缘层，设置在所述第一电极和所述第二电极上；多个发光元件，在所述第一电极与所述第二电极之间设置在所述绝缘层上；第一接触电极，电连接所述第一电极和所述多个发光元件；以及第二接触电极，电连接所述第二电极和所述多个发光元件，并且
所述第一电极和所述第二电极在所述堤图案上设置为在不同于所述第一方向的第二方向上彼此间隔开。
19.根据权利要求18所述的显示装置，其中：
所述第一电极设置在所述堤图案的一侧上以与所述堤图案部分地叠置，并且
所述第二电极设置在所述堤图案的另一侧上以与所述堤图案部分地叠置。
20.根据权利要求19所述的显示装置，其中，所述多个发光元件在所述堤图案上在所述第一电极与所述第二电极之间设置在所述绝缘层上。
CN202180072432.1A 2020-10-23 2021-10-13 像素和包括该像素的显示装置 Pending CN116438656A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0138673 2020-10-23
KR1020200138673A KR20220054507A (ko) 2020-10-23 2020-10-23 화소 및 이를 구비한 표시 장치
PCT/KR2021/014131 WO2022086037A1 (ko) 2020-10-23 2021-10-13 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN116438656A true CN116438656A (zh) 2023-07-14

Family

ID=81257585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180072432.1A Pending CN116438656A (zh) 2020-10-23 2021-10-13 像素和包括该像素的显示装置

Country Status (4)

Country Link
US (1) US20220130922A1 (zh)
KR (1) KR20220054507A (zh)
CN (1) CN116438656A (zh)
WO (1) WO2022086037A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240002279A (ko) * 2022-06-28 2024-01-05 삼성디스플레이 주식회사 표시 장치
KR20240033728A (ko) * 2022-09-02 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI826130B (zh) * 2022-11-18 2023-12-11 友達光電股份有限公司 顯示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
EP3748679B1 (en) * 2018-02-01 2024-06-05 LG Electronics Inc. Display device using semiconductor light-emitting element
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102568308B1 (ko) * 2018-06-26 2023-08-18 삼성디스플레이 주식회사 표시 장치
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
US11327589B2 (en) * 2018-12-28 2022-05-10 Lg Display Co., Ltd. Display device with embedded touch screen

Also Published As

Publication number Publication date
KR20220054507A (ko) 2022-05-03
WO2022086037A1 (ko) 2022-04-28
US20220130922A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
CN116438656A (zh) 像素和包括该像素的显示装置
CN112864197A (zh) 显示设备及制造显示设备的方法
CN113903268A (zh) 显示装置
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
EP4075502A1 (en) Pixel and display device including the same
CN117561606A (zh) 像素和包括其的显示装置
CN113675235A (zh) 像素和包括其的显示设备
US20230121816A1 (en) Display device and manufacturing method thereof
US20220158054A1 (en) Display device
CN115707288A (zh) 显示设备
CN113871422A (zh) 像素和具有像素的显示装置
CN114649381A (zh) 显示装置及其制造方法
CN114335049A (zh) 显示装置
CN116547806A (zh) 显示装置及其制造方法
CN113764454A (zh) 像素及包括该像素的显示装置
CN220569702U (zh) 像素和显示装置
US11495713B2 (en) Pixel and display device including the same
US20230028194A1 (en) Display device
US20230108716A1 (en) Pixel and display device including the same
CN115347012A (zh) 显示装置和制造显示装置的方法
CN115812252A (zh) 显示装置及其制造方法
CN114388551A (zh) 显示装置及其制造方法
CN114299824A (zh) 显示装置及其制造方法
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
CN114078898A (zh) 像素和具有该像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination