CN113871422A - 像素和具有像素的显示装置 - Google Patents

像素和具有像素的显示装置 Download PDF

Info

Publication number
CN113871422A
CN113871422A CN202110653230.8A CN202110653230A CN113871422A CN 113871422 A CN113871422 A CN 113871422A CN 202110653230 A CN202110653230 A CN 202110653230A CN 113871422 A CN113871422 A CN 113871422A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
pixel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110653230.8A
Other languages
English (en)
Inventor
李炫旭
康起宁
金珍泽
金泰佑
李咥瑾
蔡景泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113871422A publication Critical patent/CN113871422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了像素和具有像素的显示装置。该像素可以包括：像素电路层，包括设置在基底上的至少一个晶体管和第一电极以及设置在至少一个晶体管和第一电极上的第一绝缘层；以及显示元件层，设置在像素电路层上，显示元件层包括电连接到至少一个晶体管的第二电极以及电连接到第一电极和第二电极中的每者的多个发光元件。第一电极和第二电极可以设置在不同的层上并且可以彼此间隔开。多个发光元件可以在平面图和剖视图中与第一电极和第二电极叠置。

Description

像素和具有像素的显示装置
本申请要求于2020年6月30日在韩国知识产权局(KIPO)提交的第10-2020-0080584号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种像素和包括该像素的显示装置。
背景技术
随着对信息显示的兴趣的增加以及对使用便携式信息媒介的需求的增加，对显示装置的需求和商业化正受到关注。
发明内容
公开的目的包括提供一种像素，该像素能够在改善两个相邻电极之间的短路缺陷的同时改善光输出效率。
公开的另一目的是提供具有上述像素的显示装置。
根据公开的实施例的像素可以包括：像素电路层，包括设置在基底上的至少一个晶体管和第一电极以及设置在所述至少一个晶体管和第一电极上的第一绝缘层；显示元件层，设置在像素电路层上，显示元件层包括电连接到所述至少一个晶体管的第二电极以及电连接到第一电极和第二电极中的每者的多个发光元件。第一电极和第二电极可以设置在不同的层上，并且可以彼此分隔开。所述多个发光元件可以在平面图和剖视图中与第一电极和第二电极叠置。
在公开的实施例中，第一电极和第二电极可以在平面图中在第一方向上间隔开一定距离。
在公开的实施例中，第一电极和第二电极可以在平面图中彼此叠置。
在公开的实施例中，第二电极可以设置在第一电极上，并且第一绝缘层设置在第二电极与第一电极之间。
在公开的实施例中，在平面图和剖视图中，第一电极在第一方向上的宽度可以比第二电极在第一方向上的宽度大。
在公开的实施例中，第一电极可以呈板形状，并且设置在像素电路层与显示元件层之间。
在本公开的实施例中，第一电极可以包括不透明导电材料，并且第二电极可以包括透明导电材料。
在公开的实施例中，第一电极和第二电极的叠置区域在第一方向上的宽度可以比第一电极在第一方向上的宽度小。
在公开的实施例中，显示元件层可以包括：第二绝缘层，设置在第二电极上；第一接触电极，将第一电极和所述多个发光元件中的每个发光元件电连接；以及第二接触电极，将第二电极和所述多个发光元件中的每个发光元件电连接，并且所述多个发光元件可以设置在第二绝缘层上。
在公开的实施例中，像素还可以包括：第三电极，设置在像素电路层上。第二电极和第三电极可以设置在同一层上，第二电极和第三电极中的每者与第一电极可以彼此间隔开，并且第一绝缘层可以设置在第二电极和第三电极中的每者与第一电极之间。
在公开的实施例中，所述多个发光元件可以包括：第一发光元件，在平面图和剖视图中与第一电极和第二电极叠置，并且电连接到第一电极和第二电极中的每者；以及第二发光元件，在平面图和剖视图中与第一电极和第三电极叠置，并且电连接到第一电极和第三电极中的每者。
在公开的实施例中，第二电极、第一电极和第三电极可以在平面图中在第一方向上顺序地布置，并且第一电极、第二电极和第三电极中的每者可以在第一方向上与相邻电极间隔开。
在公开的实施例中，在平面图中，第一电极可以与第二电极和第三电极中的每者叠置。
在本公开的实施例中，第一电极在第一方向上的宽度可以比第二电极和第三电极中的每者在第一方向上的宽度大。
在公开的实施例中，第二电极可以包括在像素电路层上彼此间隔开的第1-1电极、第1-2电极、第1-3电极和第1-4电极，第一电极可以包括在基底上彼此间隔开的第2-1电极、第2-2电极和第2-3电极，第1-1电极、第2-1电极、第1-2电极、第2-2电极、第1-3电极、第2-3电极和第1-4电极可以在平面图和剖视图中在第一方向上顺序地布置，并且第一电极和第二电极可以在平面图中在第一方向上间隔开。
在公开的实施例中，所述多个发光元件可以包括：第一发光元件，在平面图中设置在第1-1电极与第2-1电极之间；第二发光元件，在平面图中设置在第2-1电极与第1-2电极之间；第三发光元件，在平面图中设置在第1-2电极与第2-2电极之间；第四发光元件，在平面图中设置在第2-2电极与第1-3电极之间；第五发光元件，在平面图中设置在第1-3电极与第2-3电极之间；以及第六发光元件，在平面图中设置在第2-3电极与第1-4电极之间。
在公开的实施例中，第二电极可以包括在像素电路层上彼此间隔开的第1-1电极、第1-2电极、第1-3电极和第1-4电极，并且第一电极可以设置成板形状并且与第1-1电极、第1-2电极、第1-3电极和第1-4电极的一部分叠置。
根据公开的另一实施例的像素可以包括：像素电路层，包括设置在基底上的至少一个晶体管和第一电极、设置在所述至少一个晶体管和第一电极上的第一绝缘层以及设置在第一绝缘层上并且电连接到所述至少一个晶体管的第二电极；以及显示元件层，设置在像素电路层上，显示元件层包括电连接到第一电极和第二电极中的每者的多个发光元件。第一电极和第二电极可以设置在不同的层上并且可以电断开。所述多个发光元件可以在平面图中与第一电极和第二电极叠置。
根据公开的实施例的显示装置可以包括：基底，包括多个像素区域；以及像素，设置在像素区域中的每个中。像素可以包括：像素电路层，包括设置在基底上的至少一个晶体管和第一电极以及设置在所述至少一个晶体管和第一电极上的第一绝缘层；显示元件层，设置在像素电路层上，显示元件层包括电连接到所述至少一个晶体管的第二电极以及电连接到第一电极和第二电极中的每者的多个发光元件。第一电极和第二电极可以设置在不同的层上并且可以电断开。所述多个发光元件可以在平面图和剖视图中与第一电极和第二电极叠置。
在公开的实施例中，第二电极可以设置在第一电极上，并且第一绝缘层可以设置在第二电极与第一电极之间。
根据公开的实施例的像素和包括该像素的显示装置可以通过在两个相邻电极之间使发光元件有效地对准来改善光输出效率。
根据公开的实施例的像素和包括该像素的显示装置可以通过利用第一电极和第二电极中的一个电极作为阻挡从定位在所述一个电极下面的构造感应的电场的屏蔽构件来改善发光元件的可靠性。
像素和包括该像素的显示装置可以容易地实现高分辨率。
根据公开的实施例的效果不限于以上内容，并且更多的各种效果包括在公开中。
附图说明
通过参照附图更详细地描述公开的实施例，公开的以上和其他特征将变得更明显，在附图中：
图1是示意性地示出根据公开的实施例的发光元件的透视图；
图2是图1的发光元件的示意性剖视图；
图3是示出根据公开的实施例的显示装置(特别地，使用图1和图2中示出的发光元件作为光源的显示装置)的示意性平面图；
图4是示出根据实施例的包括在图3中示出的像素中的组件之间的电连接关系的示意性电路图；
图5是示意性地示出图3中示出的像素中的一个像素的平面图；
图6是示出图5的像素中的第一电极和第二电极以及发光元件的示意性平面图；
图7是沿着图5的线I-I'截取的示意性剖视图；
图8是沿着图5的线II-II'截取的示意性剖视图；
图9和图10是示出根据另一实施例的图7的第一电极和第二电极的实现方式的沿着图5的线I-I'截取的示意性剖视图；
图11是示出根据另一实施例的图7的第一电极和第二电极的实现方式的沿着图5的线I-I'截取的示意性剖视图；
图12是示意性地示出根据公开的另一实施例的像素的平面图；
图13是沿着图12的线III-III'截取的示意性剖视图；
图14是示意性地示出根据公开的又一实施例的像素的平面图；
图15是沿着图14的线IV-IV'截取的示意性剖视图；
图16是示意性地示出根据公开的又一实施例的像素的平面图；
图17是沿着图16的线V-V'截取的示意性剖视图；
图18是示意性地示出根据公开的又一实施例的像素的平面图；
图19是沿着图18的线VI-VI'截取的示意性剖视图；
图20是示意性地示出根据公开的又一实施例的像素的平面图；
图21是沿着图20的线VII-VII'截取的示意性剖视图；
图22是在图20的像素中根据另一实施例实现的第二电极的示意性平面图；
图23是沿着图22的线VIII-VIII'截取的示意性剖视图；
图24示意性地示出了根据公开的又一实施例的像素，并且是示出相邻电极和定位在相邻电极之间的发光元件的平面图；
图25A和图25B是沿着图24的线IX-IX'截取的示意性剖视图；并且
图26是在图24的像素中根据另一实施例实现的第二电极的示意性平面图。
具体实施方式
公开可以以各种方式被修改并且具有各种形式。因此，将在附图中示出具体实施例，并且将在说明书中详细地描述具体实施例。然而，应当理解的是，公开不旨在限于所公开的具体形式，公开包括在公开的精神和技术范围内的所有修改、等同物和替换。
在描述每个附图时，相似的附图标记用于相似的组件。在附图中，为了公开的清楚起见，结构的尺寸从实际尺寸被放大示出。术语“第一”、“第二”等可以用于描述各种组件，但是组件不应受术语限制。仅出于将一个组件与另一组件区分开的目的来使用术语。例如，在不脱离公开的范围的情况下，第一组件可以被称为第二组件，并且相似地，第二组件也可以被称为第一组件。除非上下文另外明确指出，否则单数表述包括复数表述。
应当理解，在公开中，术语“包括”、“具有”等用于说明存在说明书中描述的特征、数字、步骤、操作、组件、部件或它们的组合，但是不排除预先存在或添加一个或更多个其他特征、数字、步骤、操作、组件、部件或它们的组合的可能性。层、膜、区域、板等的一部分被称为“在”另一部分“上”的情况不仅包括该部分“直接在”所述另一部分“上”的情况，而且包括在该部分与所述另一部分之间还存在另一部分的情况。在公开中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域、板等的一部分形成“在”另一部分“下面”时，这不仅包括该部分“直接在”所述另一部分“下面”的情况，而且包括在该部分与所述另一部分之间还存在另一部分的情况。
在公开中，在组件(例如，第一组件)可操作地或通信地与另一组件(例如，第二组件)结合/结合到另一组件(例如，第二组件)或者连接到另一组件(例如，第二组件)的情况下，该情况应当被理解为该组件可以直接连接到所述另一组件，或者可以通过又一组件(例如，第三组件)连接到所述另一组件。相反，在组件(例如，第一组件)与另一组件(例如，第二组件)直接结合/直接结合到另一组件(例如，第二组件)或者直接连接到另一组件(例如，第二组件)的情况下，该情况可以被理解为在该组件与所述另一组件之间不存在又一组件(例如，第三组件)。
除非这里另外定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，除非在说明书中明确定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域和公开的上下文中的意思一致的意思，并且不应以理想或过于形式化的含义解释。
在下文中，将参照附图详细地描述公开的实施例和用于本领域技术人员理解公开的其他实施例。
图1是示意性地示出根据实施例的发光元件的透视图，图2是图1的发光元件的示意性剖视图。
在实施例中，发光元件的类型和/或形状不限于图1和图2中示出的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以包括其中顺序地堆叠有第一半导体层11、活性层12和第二半导体层13的发光堆叠体。
发光元件LD可以具有在一个方向上延伸的形状。在发光元件LD的延伸方向被称为纵向方向的情况下，发光元件LD可以包括在延伸方向上的一个端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的任一者可以设置在发光元件LD的一个端部(或下端部)处，并且第一半导体层11和第二半导体层13中的另一者可以设置在发光元件LD的另一端部(或上端部)处。例如，第一半导体层11可以设置在发光元件LD的一个端部(或下端部)处，并且第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以以各种形状中的任一种设置。例如，发光元件LD可以具有例如在纵向方向上伸长(例如，发光元件LD的纵横比大于约1)的棒状或条状形状。在实施例中，发光元件LD在纵向方向上的长度L可以比发光元件LD的直径D(或剖面的宽度)大。发光元件LD可以包括例如被制造为小的以具有约微米级或纳米级的程度的直径D和/或长度L的发光二极管(LED)。
发光元件LD的直径D可以是约0.5μm至约500μm，并且长度L可以是约1μm至约1000μm。然而，发光元件LD的直径D和长度L不限于此。可以改变发光元件LD的尺寸，以满足应用发光元件LD的照明装置或发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，形成第一半导体层11的材料不限于此，并且各种材料可以形成(或构造)第一半导体层11。在实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。第一半导体层11可以包括在发光元件LD的长度L的方向上接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的端部(或下端部)。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。例如，在活性层12以多量子阱结构形成的情况下，活性层12可以包括周期性地且重复地堆叠为单元的势垒层(未示出)、应变增强层和阱层。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变，例如压缩应变。然而，活性层12的结构不限于上述实施例。
活性层12可以发射约400nm至约900nm的波长的光，并且可以使用双异质结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以在发光元件LD的长度L的方向上形成在活性层12上和/或下面。例如，包覆层可以由AlGaN或InAlGaN层形成，或者包括AlGaN或InAlGaN层。根据实施例，诸如AlGaN或InAlGaN的材料可以用于形成活性层12。各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在预定电压或更大电压的电场施加到发光元件LD的端部的情况下，发光元件LD在电子-空穴对在活性层12中复合的同时发光。通过使用这种原理来控制发光元件LD的发光，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源(或发光源)。
第二半导体层13可以设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，形成第二半导体层13的材料不限于此，各种材料可以形成第二半导体层13。在实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。第二半导体层13可以包括在发光元件LD的长度L的方向上接触活性层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在实施例中，第一半导体层11和第二半导体层13可以具有在发光元件LD的长度L的方向上彼此不同的厚度。例如，第一半导体层11可以具有在发光元件LD的长度L的方向上比第二半导体层13的厚度相对大的厚度。因此，发光元件LD的活性层12可以定位为更靠近第二半导体层13的上表面，而不是第一半导体层11的下表面。
尽管第一半导体层11和第二半导体层13被示出为由层形成，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每者还可以包括至少一个层，例如包覆层和/或拉伸应变势垒减小(tensile strain barrier reducing，TSBR)层。TSBR层可以是设置在具有不同的晶格结构的半导体层之间并且用作减小晶格常数的差异的缓冲器的应变消除层。TSBR层可以由p型半导体层(诸如p-GaInP、p-AlInP和p-AlGaInP)形成(或构造)，但是公开不限于此。
根据实施例，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极(未示出，在下文中称为第一附加电极)。根据另一实施例，发光元件LD还可以包括设置在第一半导体层11的端部处的另一附加电极(未示出，在下文中称为第二附加电极)。
第一附加电极和第二附加电极中的每者可以是欧姆接触电极，但是公开不限于此。根据实施例，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料。例如，第一附加电极和第二附加电极可以包括单独或组合的使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)的不透明金属、它们的氧化物、它们的合金等，但是公开不限于此。根据实施例，第一附加电极和第二附加电极还可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明或半透明。因此，由发光元件LD产生的光可以穿过第一附加电极和第二附加电极，并且可以发射到发光元件LD的外部。根据实施例，在由发光元件LD产生的光不穿过第一附加电极和第二附加电极并且通过发光元件LD的除了发光元件LD的端部之外的区域发射到发光元件LD的外部的情况下，第一附加电极和第二附加电极可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘膜14。然而，根据实施例，绝缘膜14可以被省略，并且可以仅覆盖第一半导体层11、活性层12和第二半导体层13中的一部分或者与第一半导体层11、活性层12和第二半导体层13中的一部分叠置。
绝缘膜14可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。绝缘膜14可以最小化或减少发光元件LD的表面缺陷，以改善发光元件LD的寿命和发光效率。在发光元件LD紧密设置的情况下，绝缘膜14可以防止发光元件LD之间可能发生的不需要的短路。在活性层12防止与外部导电材料发生短路的情况下，可以存在或可以不存在绝缘膜14。
绝缘膜14可以围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠体的整个外圆周表面。
在上述实施例中，绝缘膜14可以围绕第一半导体层11、活性层12和第二半导体层13中的每者的整个外圆周表面，但是公开不限于此。根据实施例，在发光元件LD包括第一附加电极的情况下，绝缘膜14可以围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每者的整个外圆周表面。根据另一实施例，绝缘膜14可以不围绕第一附加电极的整个外圆周表面，或者可以仅围绕第一附加电极的外圆周表面的一部分，并且可以不围绕第一附加电极的外圆周表面的其余部分。根据实施例，在第一附加电极设置在发光元件LD的另一端部(或上端部)处并且第二附加电极设置在发光元件LD的一个端部(或下端部)的情况下，绝缘膜14可以使第一附加电极和第二附加电极中的每者的至少一个区域暴露。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和二氧化钛(TiO2)构成的组中选择的至少一种绝缘材料，但是公开不限于此，具有绝缘性质的各种材料可以用作绝缘膜14的材料。
根据实施例，发光元件LD可以利用具有核-壳结构的发光图案来实现。在这种情况下，上述第一半导体层11可以定位在核心(例如发光元件LD的中间(或中心))中，活性层12可以设置和/或形成为围绕第一半导体层11的外圆周表面，并且第二半导体层13可以设置和/或形成为围绕活性层12的外圆周表面。发光元件LD还可以包括围绕第二半导体层13的至少一侧的附加电极(未示出)。根据实施例，发光元件LD还可以包括设置在具有核-壳结构的发光图案的外圆周表面上并且包括透明绝缘材料的绝缘膜14。利用具有核-壳结构的发光图案实现的发光元件LD可以通过生长方法来制造。
上述发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺来制造。例如，在发光元件LD被混合在流体溶液(或溶剂)中并被供应到每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)的情况下，可以对发光元件LD中的每个执行表面处理，使得发光元件LD可以均匀地喷射而不是聚集在溶液中。
包括上述发光元件LD的发光单元(或发光装置)可以用于需要光源的各种类型的电子装置(诸如显示装置)中。例如，在发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的电子装置(诸如照明装置)中。
图3是示出根据实施例的显示装置(特别地，使用图1和图2中示出的发光元件作为光源的显示装置)的示意性平面图。
在图3中，为了方便起见，基于显示图像的显示区域DA示意性地示出了显示装置的结构。
参照图1至图3，根据实施例的显示装置可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的像素PXL、设置在基底SUB上并且驱动像素PXL的驱动器、将像素PXL和驱动器彼此电连接的线部。
在显示装置是其至少一个表面是显示表面的电子装置(诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)的情况下，公开也可以应用于显示装置。
可以根据驱动发光元件LD的方法将显示装置分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流的量的驱动晶体管、将数据信号传输到驱动晶体管的开关晶体管等。
显示装置可以具有各种形状，例如可以具有两对彼此平行的边的矩形板形状，但是公开不限于此。在显示装置具有矩形板形状的情况下，两对边中的一对可以比两对边中的另一对长。为了方便起见，显示装置可以具有具备一对长边和一对短边的矩形形状。长边的延伸方向被表示为第二方向DR2，短边的延伸方向被表示为第一方向DR1，并且与长边和短边的延伸方向垂直的方向被表示为第三方向DR3。具有矩形板形状的显示装置可以具有长边和短边彼此接触(或交汇)的圆角部分，但是公开不限于此。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是设置有显示图像的像素PXL的区域。非显示区域NDA可以是设置有用于驱动像素PXL的驱动器以及将像素PXL和驱动器彼此连接的线部的至少一部分的区域。为了方便起见，在图3中仅示出了像素PXL，但是基本上多个像素PXL可以设置在基底SUB的显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧上。非显示区域NDA可以围绕显示区域DA的外围(或边缘)。非显示区域NDA可以设置有电连接到像素PXL的线部以及电连接到线部并驱动像素PXL的驱动器。
线部可以将驱动器和像素PXL彼此电连接。线部可以将信号提供到每个像素PXL，并且可以是电连接到每个像素PXL的信号线，例如，电连接到扫描线、数据线、发光控制线等的扇出线。线部可以是电连接到每个像素PXL的信号线(例如电连接到控制线、感测线等的扇出线)，以实时补偿每个像素PXL的电特性的变化。
基底SUB可以包括透明绝缘材料并且可以透射光。基底SUB可以是刚性或柔性基底。
基底SUB上的区域可以设置为显示区域DA，因此可以设置像素PXL，基底SUB上的剩余区域可以设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围(或者与显示区域DA相邻)。
像素PXL中的每个可以设置在基底SUB上的显示区域DA中。在实施例中，像素PXL可以以条形布置结构或pentile(或称为“五瓦片”)布置结构而布置在显示区域DA中，但是公开不限于此。
像素PXL中的每个可以包括由对应的扫描信号和对应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有微米或纳米级的程度的尺寸，并且可以与相邻的发光元件LD并联电连接，但是公开不限于此。发光元件LD可以形成像素PXL中的每个的光源。
像素PXL中的每个可以包括由预定信号(例如，扫描信号、数据信号等)和/或预定电源(例如，第一驱动电源、第二驱动电源等)驱动的至少一个光源，例如，图1中示出的发光元件LD。然而，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
驱动器可以通过线部将预定信号和预定电源提供到每个像素PXL，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、发光驱动器、数据驱动器和时序控制器。
图4是示出根据实施例的包括在图3中示出的像素中的组件之间的电连接关系的示意性电路图。
例如，图4示出了可以应用于根据实施例的有源显示装置的像素PXL中包括的组件之间的电连接关系。然而，可以对其应用实施例的像素PXL中包括的组件的类型不限于此。
在图4中，图3中示出的像素PXL中的每个中包括的组件和设置有组件的区域被称为像素PXL。
参照图1至图4，像素PXL(在下文中称为“像素”)可以包括产生与数据信号对应的亮度的光的发光单元EMU。像素PXL还可以可选地包括用于驱动发光单元EMU的像素电路PXC。
根据实施例，发光单元EMU可以包括在第一电源线PL1与第二电源线PL2之间并联电连接的发光元件LD，第一电源线PL1被施加有第一驱动电源VDD的电压，第二电源线PL2被施加有第二驱动电源VSS的电压。例如，发光单元EMU可以包括经由像素电路PXC和第一电源线PL1电连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、经由第二电源线PL2电连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1与第二电极EL2之间沿相同的方向并联电连接的发光元件LD。在实施例中，第一电极EL1可以是阳电极，第二电极EL2可以是阴电极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1电连接到第一驱动电源VDD的一个端部和通过第二电极EL2电连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，第二驱动电源VSS可以设置为低电位电源。在这种情况下，在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以等于或大于发光元件LD的阈值电压。
如上所述，在对其分别供应不同的电位的电压的第一电极EL1与第二电极EL2之间沿相同的方向(例如，正向方向)并联电连接的各个发光元件LD可以形成(或构造)各个有效光源。这样的有效光源可以被聚集，以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以以与通过对应的像素电路PXC供应的驱动电流对应的亮度发光。例如，像素电路PXC可以在每个帧时段期间将与对应的帧数据的灰度值对应的驱动电流供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被分流并流到发光元件LD中的每个。因此，发光元件LD中的每个可以以与流过发光元件LD的电流对应的亮度发光，因此发光单元EMU可以发射具有与驱动电流对应的亮度的光。
示出了其中发光元件LD的端部在第一驱动电源VDD与第二驱动电源VSS之间在相同的方向上连接的实施例，但是公开不限于此。根据实施例，除了形成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr可以与形成有效光源的发光元件LD一起并联电连接在第一电极EL1与第二电极EL2之间，并且可以在与发光元件LD相反的方向上电连接在第一电极EL1与第二电极EL2之间。即使在第一电极EL1与第二电极EL2之间施加预定驱动电压(例如，正向方向的驱动电压)，反向发光元件LDr也可以保持非激活状态，因此电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到对应的像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行(i是自然数)第j列(j是自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC可以电连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上述像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第二晶体管T2(开关晶体管)的第一端子可以电连接到第j数据线Dj，并且第二晶体管T2(开关晶体管)的第二端子可以电连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是源电极的情况下，第二端子可以是漏电极。第二晶体管T2的栅电极可以电连接到第i扫描线Si。
在第二晶体管T2可以以其导通的电压的扫描信号从扫描线Si被供应到第二晶体管T2的情况下导通，以将第j数据线Dj和第一节点N1彼此电连接。在这种情况下，对应的帧的数据信号可以供应到第j数据线Dj，因此数据信号可以传输到第一节点N1。传输到第一节点N1的数据信号可以存储在存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可以电连接到第一驱动电源VDD，并且第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以控制供应到发光元件LD的与第一节点N1的电压对应的驱动电流的量。
第三晶体管T3可以电连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以电连接到第一晶体管T1的电连接到第一电极EL1的第二端子(例如，源电极)，第三晶体管T3的第二端子可以电连接到第j感测线SENj。第三晶体管T3的栅电极可以电连接到第i控制线CLi。第三晶体管T3可以通过在预定感测时段期间供应到第i控制线CLi的栅极导通电压的控制信号而导通，以将第j感测线SENj和第一晶体管T1彼此电连接。
感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的时段。
存储电容器Cst的电极可以电连接到第一驱动电源VDD，并且另一电极可以电连接到第一节点N1。存储电容器Cst可以存储与供应到第一节点N1的数据信号对应的电压，并且保持充电电压直到下一帧的数据信号被供应到存储电容器Cst为止。
图4示出了其中第一晶体管T1至第三晶体管T3中的全部都是N型晶体管的实施例，但是公开不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一者可以改变为P型晶体管。图4示出了其中发光单元EMU连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发光单元EMU可以连接在第一驱动电源VDD与像素电路PXC之间。
像素电路PXC的结构可以不同地改变。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件)或者其他电路元件(诸如用于升高第一节点N1的电压的升压电容器)。
图4示出了形成每个发光单元EMU的发光元件LD中的全部并联电连接的实施例，但是公开不限于此。根据实施例，发光单元EMU可以包括至少一个串联级，该串联级包括彼此并联电连接的发光元件LD。例如，发光单元EMU可以以串联/并联混合结构构造。
可以应用于公开的像素PXL的结构不限于图4中示出的实施例，对应的像素PXL可以具有各种结构。例如，每个像素PXL可以被构造在无源发光显示装置等的内部。在这种情况下，可以省略像素电路PXC，包括在发光单元EMU中的发光元件LD的端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的第一电源线PL1、施加有第二驱动电源VSS的第二电源线PL2、预定控制线等。
图5是示意性地示出图3中示出的像素中的一个像素的平面图，图6是仅示出图5的像素中的第一电极和第二电极以及发光元件的示意性平面图，图7是沿着图5的线I-I'截取的示意性剖视图，图8是沿着图5的线II-II'截取的示意性剖视图，图9和图10是示出根据另一实施例的图7的第一电极和第二电极的实现方式的沿着图5的线I-I'截取的示意性剖视图，并且图11是示出根据另一实施例的图7的第一电极和第二电极的实现方式的示意性剖视图并且是沿着图5的线I-I'截取的剖视图。
在图5中，为了方便起见，省略了电连接到发光元件LD的晶体管T(见图7)和电连接到晶体管T的信号线。
在图5至图11中，像素PXL被简化并示出，诸如将每个电极示出为单膜的电极并且将每个绝缘层示出为单膜的绝缘层，但是公开不限于此。
在实施例中，两个组件之间的“连接”可以是指电连接和/或物理连接。
在实施例中，为了便于描述，平面上的横向方向(或水平方向)被表示为第一方向DR1，平面上的纵向方向(或竖直方向)被表示为第二方向DR2，并且基底SUB在剖面上的厚度方向被表示为第三方向DR3。
参照图1至图11，根据实施例的显示装置可以包括设置在基底SUB上的像素PXL。
基底SUB可以包括透明绝缘材料并且可以透射光。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
柔性基底可以是膜基底和包括聚合物有机材料的塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在显示装置的制造工艺中，施加到基底SUB的材料可以具有对高工艺温度的耐受性(或耐热性)。
基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括每个像素PXL设置在其中的像素区域PXA，非显示区域NDA设置在显示区域DA周围(或者与显示区域DA相邻)。
像素PXL可以以矩阵和/或条纹形式布置在沿着第一方向DR1延伸的像素行和在与第一方向DR1不同的第二方向DR2上延伸的像素列中。例如，第二方向DR2在基底SUB上的显示区域DA中与第一方向DR1交叉，但是公开不限于此。根据实施例，像素PXL可以在显示区域DA中以各种布置形式设置在基底SUB上。
其中设置(或布置)有每个像素PXL的像素区域PXA可以包括其中发射光的发光区域和与发光区域相邻(或围绕发光区域的外围)的外围区域。这里，外围区域可以包括其中不发射光的非发光区域。
电连接到像素PXL的线部可以定位在基底SUB上。线部可以包括将预定信号(或预定电压)传输到每个像素PXL的信号线。信号线可以包括将扫描信号传输到每个像素PXL的第i扫描线Si、将数据信号传输到每个像素PXL的第j数据线Dj以及将驱动电源传输到每个像素PXL的第一电源线PL1和驱动电压线DVL。根据实施例，线部还可以包括将发光控制信号传输到每个像素PXL的发光控制线。根据另一实施例，线部还可以包括连接到每个像素PXL的感测线和控制线。
每个像素PXL可以包括设置在基底SUB上并且包括像素电路PXC的像素电路层PCL以及包括发光元件LD的显示元件层DPL。发光元件LD可以位于每个像素PXL的像素区域PXA中。
为了方便起见，首先描述像素电路层PCL，然后描述显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、像素电路PXC和钝化层PSV。像素电路层PCL可以包括第二电极EL2。
缓冲层BFL可以防止杂质扩散到像素电路PXC中包括的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置成单膜，但也可以设置成至少两个膜的多膜。在缓冲层BFL设置成多膜的情况下，每个层可以由相同的材料或不同的材料形成。可以根据基底SUB的材料、工艺条件等省略缓冲层BFL。
像素电路PXC可以包括存储电容器Cst和至少一个晶体管T。晶体管T可以包括控制发光元件LD的驱动电流的驱动晶体管Tdr和电连接到驱动晶体管Tdr的开关晶体管Tsw。然而，公开不限于此，除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路PXC还可以包括执行其他功能的电路元件。在下面的实施例中，驱动晶体管Tdr和开关晶体管Tsw统称为一个晶体管T或多个晶体管T。驱动晶体管Tdr可以与参照图4描述的第一晶体管T1具有相同的构造，并且开关晶体管Tsw可以与参照图4描述的第二晶体管T2具有相同的构造。
驱动晶体管Tdr和开关晶体管Tsw中的每者可以包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的任一者，并且第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括接触第一端子SE的第一接触区和接触第二端子DE的第二接触区。第一接触区与第二接触区之间的区域可以是沟道区。沟道区可以与对应的晶体管T的栅电极GE叠置。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。例如，沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区和第二接触区可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在栅极绝缘层GI上，以与半导体图案SCL的沟道区对应。栅电极GE可以设置在栅极绝缘层GI上并且与半导体图案SCL的沟道区叠置。栅电极GE可以形成为由从铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)以及它们的合金中单独选择的至少一种或它们的混合物形成的单膜，或者形成为作为减小线电阻的低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双膜或多膜结构。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)和AlOx的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。根据实施例，栅极绝缘层GI可以由包括有机材料的有机绝缘膜形成。栅极绝缘层GI可以设置为单膜或者至少两个膜的多膜。
第一端子SE和第二端子DE可以分别通过顺序地穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔来接触半导体图案SCL的第一接触区和第二接触区。例如，第一端子SE可以接触半导体图案SCL的第一接触区，第二端子DE可以接触半导体图案SCL的第二接触区。第一端子SE和第二端子DE中的每者和栅电极GE可以包括相同的材料。第一端子SE和第二端子DE中的每者可以包括从例示为栅电极GE的构造材料的材料中选择的一种或更多种材料。
第一层间绝缘层ILD1和栅极绝缘层GI可以包括相同的材料。第一层间绝缘层ILD1可以包括从例示为栅极绝缘层GI的构造材料的材料中选择的一种或更多种材料。
第二层间绝缘层ILD2可以设置和/或形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。根据实施例，第二层间绝缘层ILD2和第一层间绝缘层ILD1可以包括相同的材料，但是公开不限于此。第二层间绝缘层ILD2可以设置为单膜或至少两个膜的多膜。
在上述实施例中，驱动晶体管Tdr和开关晶体管Tsw中的每者的第一端子SE和第二端子DE被描述为通过顺序地穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔而电连接到半导体图案SCL的单独的电极，但是公开不限于此。根据实施例，驱动晶体管Tdr和开关晶体管Tsw中的每者的第一端子SE可以是与对应的半导体图案SCL的沟道区相邻的第一接触区，并且驱动晶体管Tdr和开关晶体管Tsw中的每者的第二端子DE可以是与对应的半导体图案SCL的沟道区相邻的第二接触区域。在这种情况下，驱动晶体管Tdr的第二端子DE可以通过单独的连接方式(诸如桥接电极)电连接到对应的像素PXL的发光元件LD。
在实施例中，像素电路PXC中包括的晶体管T可以形成为低温多晶硅薄膜晶体管(LTPS TFT)，但是公开不限于此。根据实施例，像素电路PXC中包括的晶体管T可以由氧化物半导体薄膜晶体管构成，或者包括氧化物半导体薄膜晶体管。描述了晶体管T是具有顶栅结构的薄膜晶体管的情况作为示例，但是公开不限于此。晶体管T的结构可以不同地改变。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上并且与下电极LE叠置的上电极UE。
下电极LE、驱动晶体管Tdr和开关晶体管Tsw中的每者的栅电极GE可以设置在同一层上，并且可以包括相同的材料。下电极LE可以与驱动晶体管Tdr的栅电极GE成一体。在这种情况下，下电极LE可以被认为是驱动晶体管Tdr的栅电极GE的区域。根据实施例，下电极LE可以以与驱动晶体管Tdr的栅电极GE分开的构造设置(或者可以不与驱动晶体管Tdr的栅电极GE成一体)。在这种情况下，下电极LE和驱动晶体管Tdr的栅电极GE可以通过单独的连接方式电连接。
上电极UE可以与下电极LE叠置或覆盖下电极LE。可以通过增大上电极UE和下电极LE的叠置区域来增大存储电容器Cst的电容。上电极UE可以电连接到第一电源线PL1。存储电容器Cst可以与第二层间绝缘层ILD2叠置或者被第二层间绝缘层ILD2覆盖。
像素电路层PCL可以包括设置和/或形成在第二层间绝缘层ILD2上的驱动电压线DVL。驱动电压线DVL和参照图4描述的第二电源线PL2可以具有相同的构造。驱动电压线DVL可以电连接到第二驱动电源VSS。因此，第二驱动电源VSS的电压可以施加到驱动电压线DVL。像素电路层PCL还可以包括电连接到第一驱动电源VDD的第一电源线PL1。尽管未在附图中直接示出，但是第一电源线PL1和驱动电压线DVL可以设置在同一层或不同的层上。
第一电源线PL1和驱动电压线DVL中的每者可以包括导电材料。例如，第一电源线PL1和驱动电压线DVL中的每者可以形成为由从铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)以及它们的合金中单独选择的至少一种或它们的混合物形成的单膜，或者形成为作为减小线电阻的低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双膜或多膜结构。例如，第一电源线PL1和驱动电压线DVL中的每者可以由其中顺序地堆叠有钛(Ti)层和铜(Cu)层的两个膜形成，或者包括其中顺序地堆叠有钛(Ti)层和铜(Cu)层的两个膜。
第三层间绝缘层ILD3可以设置和/或形成在晶体管T和驱动电压线DVL上。
第三层间绝缘层ILD3以及第一层间绝缘层ILD1和第二层间绝缘层ILD2可以包括相同的材料，但是公开不限于此。例如，第三层间绝缘层ILD3可以是包括无机材料的无机绝缘膜。第三层间绝缘层ILD3可以包括使驱动晶体管Tdr的第二端子DE暴露的第一接触孔CH1以及使驱动电压线DVL的区域暴露于外部的第二接触孔CH2。
第二电极EL2可以设置和/或形成在第三层间绝缘层ILD3上。
第二电极EL2可以由像素电路层PCL中包括的导电层中的一个形成。例如，在像素电路层PCL包括设置在栅极绝缘层GI上的第一导电层、设置在第一层间绝缘层ILD1上的第二导电层、设置在第二层间绝缘层ILD2上的第三导电层以及设置在第三层间绝缘层ILD3上的第四导电层的情况下，第二电极EL2可以是第四导电层。在这种情况下，晶体管T的栅电极GE可以是第一导电层，存储电容器Cst的上电极UE可以是第二导电层，并且驱动电压线DVL可以是第三导电层。
第二电极EL2可以通过穿过第三层间绝缘层ILD3的第二接触孔CH2电连接和/或物理连接到驱动电压线DVL。因此，第二电极EL2可以电连接到施加有第二驱动电源VSS的电压的驱动电压线DVL。
第二电极EL2可以由具有预定反射率的导电材料形成。导电材料可以包括不透明金属，不透明金属有利于在显示装置的图像显示方向(例如，正面方向)上反射从发光元件LD发射的光。例如，第二电极EL2和驱动电压线DVL可以包括相同的材料。第二电极EL2可以包括从例示为驱动电压线DVL的构造材料的材料中选择的一种或更多种材料。
在实施例中，第二电极EL2可以与一些组件(诸如包括在显示元件层DPL中的第一电极EL1)一起用作用于使发光元件LD对准的对准电极。在发光元件LD的对准之后，第二电极EL2可以与第一电极EL1一起用作用于驱动发光元件LD的驱动电极。
钝化层PSV可以设置和/或形成在第二电极EL2上。
钝化层PSV可以包括有机绝缘膜、无机绝缘膜或者设置在无机绝缘膜上的有机绝缘膜。例如，无机绝缘膜可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种。例如，有机绝缘膜可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括与穿过第三层间绝缘层ILD3的第一接触孔CH1对应的第一接触孔CH1。钝化层PSV可以包括使第二电极EL2的区域暴露的开口OPN。
显示元件层DPL可以设置和/或形成在钝化层PSV上。
显示元件层DPL可以包括堤BNK、第一电极EL1、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第三绝缘层INS3。
堤BNK可以是限定(或分割)对应的像素PXL以及与对应的像素PXL相邻的像素PXL中的每个的像素区域PXA或发光区域的结构，并且可以是例如像素限定膜。堤BNK可以包括防止其中光(或光线)在对应的像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷的至少一种阻光材料和/或反射材料。
第一电极EL1可以在例如第二方向DR2的方向上延伸。第一电极EL1可以通过顺序地穿过钝化层PSV和第三层间绝缘层ILD3的第一接触孔CH1电连接到包括在对应的像素PXL的像素电路层PCL中的一些构造或组件，例如驱动晶体管Tdr。
第一电极EL1可以由具有预定反射率的材料形成，以使从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。第一电极EL1可以由具有预定反射率的导电材料形成。导电材料可以包括有利于将从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)以及它们的合金的金属。根据实施例，第一电极EL1可以包括透明导电材料。透明导电材料可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物、诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物等。在第一电极EL1包括透明导电材料的情况下，可以添加由用于将从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属形成的单独的导电层。然而，第一电极EL1的材料不限于上述材料。
第一电极EL1和由像素电路层PCL的第四导电层形成的第二电极EL2可以包括相同的材料。显示元件层DPL的第一电极EL1和像素电路层PCL的第二电极EL2中的每者可以设置和/或形成为单膜，但是公开不限于此。根据实施例，第一电极EL1和第二电极EL2中的每者可以设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种材料的多膜。第一电极EL1和第二电极EL2中的每者可以由至少两个膜的多膜形成，以最小化或减少在将信号(或电压)传输到发光元件LD中的每个的端部时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每者可以由其中顺序地堆叠有氧化铟锡(ITO)层、银(Ag)层和氧化铟锡(ITO)层的多膜形成。
在剖视图中，第一电极EL1和第二电极EL2可以彼此间隔开，且钝化层PSV在第一电极EL1与第二电极EL2之间。第一电极EL1和第二电极EL2可以在平面图中在第一方向DR1上以预定间隔d(或距离)彼此间隔开。在平面图和剖视图中，第一电极EL1在第一方向DR1上的宽度w1和第二电极EL2在第一方向DR1上的宽度w2可以彼此相等，但是公开不限于此。根据实施例，第二电极EL2在第一方向DR1上的宽度w2可以比第一电极EL1在第一方向DR1上的宽度w1大。
如上所述，第一电极EL1可以通过第一接触孔CH1连接到像素电路层PCL的一些构造或组件，第二电极EL2可以通过第二接触孔CH2连接到像素电路层PCL的一些构造。
第一电极EL1和第二电极EL2中的每者可以通过从像素电路层PCL的对应的部分构造接收预定对准信号(或对准电压)而用作用于发光元件LD的对准的对准电极(或对准线)。例如，第一电极EL1可以从像素电路层PCL的一些构造接收第一对准信号(或第一对准电压)并且可以用作第一对准电极(或第一对准线)，第二电极EL2可以从像素电路层PCL的其他构造接收第二对准信号(或第二对准电压)并且可以用作第二对准电极(或第二对准线)。这里，第一对准信号(或对准电压)和第二对准信号(或对准电压)可以是具有到了发光元件LD可以在第一电极EL1与第二电极EL2之间对准的程度的电压差和/或相位差的信号。第一对准信号(或对准电压)和第二对准信号(或对准电压)中的至少一个对准信号(或对准电压)可以是AC信号(或电压)，但是公开不限于此。
在发光元件LD在每个像素PXL的像素区域PXA中对准之后，为了单独地(或独立地)驱动每个像素PXL，可以去除第一电极EL1的在一个方向上(例如，在第一方向DR1或第二方向DR2上)定位在相邻的像素PXL之间的一部分。
在发光元件LD在像素区域PXA中对准之后，第一电极EL1和第二电极EL2可以用作用于驱动发光元件LD的驱动电极。第一电极EL1可以是阳电极，并且第二电极EL2可以是阴电极。
发光元件LD中的每个可以是使用无机晶体结构材料的例如到了纳米级至微米级的程度的尺寸的微发光二极管。发光元件LD中的每个可以是通过蚀刻方法或生长方法制造的微发光二极管。
至少两个到数十个发光元件LD可以在每个像素PXL的像素区域PXA中对准和/或设置，但是发光元件LD的数量不限于此。根据实施例，在像素区域PXA中对准和/或设置的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射彩色光和白光中的任一种。发光元件LD中的每个可以在第一电极EL1与第二电极EL2之间在第一绝缘层INS1上对准，使得长度L的延伸方向或方向在平面图或剖视图中与第一方向DR1平行。发光元件LD可以以溶液喷射，并且可以输入到每个像素PXL的像素区域PXA。
发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其他各种方法输入到每个像素PXL的像素区域PXA。例如，发光元件LD可以与挥发性溶剂混合，并且通过喷墨印刷方法或狭缝涂覆方法被供应到像素区域PXA。在这种情况下，在施加与设置在像素区域PXA中的第一电极EL1和第二电极EL2中的每者对应的对准信号的情况下，可以在第一电极EL1与第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间对准。
在发光元件LD对准之后，发光元件LD可以通过挥发溶剂或以其他方法去除溶剂而在每个像素PXL的像素区域PXA中最终对准和/或设置。
发光元件LD可以在平面图和剖视图中与第一电极EL1和第二电极EL2叠置。例如，在平面图和剖视图中，发光元件LD中的每个的一个端部可以与第一电极EL1叠置，并且发光元件LD中的每个的另一端部可以与第二电极EL2叠置。在平面图中，发光元件LD可以与第一电极EL1和第二电极EL2中的每者叠置，并且可以布置在第一绝缘层INS1上以与在第一电极EL1与第二电极EL2之间的间隔开的区域叠置。
第一绝缘层INS1可以包括由无机材料形成的无机绝缘膜或由有机材料形成的有机绝缘膜。第一绝缘层INS1可以由有利于保护发光元件LD免受每个像素PXL的像素电路层PCL影响的无机绝缘膜形成。例如，第一绝缘层INS1可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属氧化物中的至少一种，但是公开不限于此。根据实施例，第一绝缘层INS1可以由有利于使发光元件LD的支撑表面平坦化的有机绝缘膜形成。
第一绝缘层INS1可以包括使第一电极EL1的区域暴露的第一开口OPN1和使第二电极EL2的区域暴露的第二开口OPN2。第二开口OPN2可以与钝化层PSV的开口OPN对应。第一电极EL1可以通过第一开口OPN1直接接触第一接触电极CNE1并且可以电连接到第一接触电极CNE1，第二电极EL2可以通过第一绝缘层INS1的第二开口OPN2和钝化层PSV的开口OPN直接接触第二接触电极CNE2，并且可以电连接到第二接触电极CNE2。第一绝缘层INS1可以与除了第一电极EL1和第二电极EL2中的每者的通过开口(例如，第一开口OPN1和开口OPN)暴露的区域之外的剩余区域叠置，或者覆盖除了第一电极EL1和第二电极EL2中的每者的通过开口(例如，第一开口OPN1和开口OPN)暴露的区域之外的剩余区域。
第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)或者与发光元件LD中的每个的外圆周表面(或表面)叠置，以使发光元件LD中的每个的端部暴露于外部。第二绝缘层INS2可以在每个像素PXL的像素区域PXA中形成为独立的绝缘图案，但是公开不限于此。
第二绝缘层INS2可以由单膜或多膜形成，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。第二绝缘层INS2可以包括有利于保护发光元件LD的每个活性层12免受外部氧和湿气等的影响的无机绝缘膜。然而，公开不限于此。第二绝缘层INS2可以根据应用发光元件LD的显示装置的设计条件等而由包括有机材料的有机绝缘膜形成。通过在像素PXL的每个像素区域PXA中完成发光元件LD的对准之后在发光元件LD上形成第二绝缘层INS2，可以防止发光元件LD偏离对准位置。
由于形成在发光元件LD上的第二绝缘层INS2，发光元件LD中的每个的活性层12可以不接触外部导电材料。第二绝缘层INS2可以仅与发光元件LD中的每个的外圆周表面(或表面)的一部分叠置，以使发光元件LD中的每个的端部暴露于外部。
第一接触电极CNE1可以设置在第一电极EL1上，以通过第一绝缘层INS1的第一开口OPN1电连接到第一电极EL1。根据实施例，在盖层(未示出)设置在第一电极EL1上的情况下，第一接触电极CNE1可以设置在盖层上，并且可以通过盖层电连接到第一电极EL1。上述盖层可以保护第一电极EL1免受在显示装置的制造工艺期间产生的缺陷等的影响，并且还可以增强第一电极EL1与定位在第一电极EL1下面的像素电路层PCL之间的粘附性。盖层可以包括透明导电材料(或材料)，诸如氧化铟锌(IZO)。
第一接触电极CNE1可以设置和/或形成在发光元件LD中的每个的一个端部上，以电连接到发光元件LD中的每个的一个端部。因此，第一电极EL1和发光元件LD中的每个的一个端部可以通过第一接触电极CNE1彼此电连接。
第二接触电极CNE2可以设置在第二电极EL2上，并且可以通过第一绝缘层INS1的第二开口OPN2和钝化层PSV的开口OPN电连接到第二电极EL2。根据实施例，在盖层设置在第二电极EL2上的情况下，第二接触电极CNE2可以设置在盖层上并且通过盖层电连接到第二电极EL2。
第二接触电极CNE2可以设置和/或形成在发光元件LD中的每个的另一端部上，并且可以电连接到发光元件LD中的每个的所述另一端部。因此，第二电极EL2和发光元件LD中的每个的所述另一端部可以通过第二接触电极CNE2彼此电连接。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料形成，以使从发光元件LD中的每个发射并且被第一电极EL1和第二电极EL2反射的光在显示装置的图像显示方向上无损耗地行进。例如，第一接触电极CNE1和第二接触电极CNE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料(或材料)中的至少一种，并且可以是基本上透明或半透明以满足预定透射率(或透射率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施例。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料(或材料)形成。第一接触电极CNE1和第二接触电极CNE2可以由单膜或多膜形成。
在平面图中，第一接触电极CNE1和第二接触电极CNE2中的每者可以具有在第二方向DR2上延伸的条形状，但是公开不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2的形状可以在其中第一接触电极CNE1和第二接触电极CNE2稳定地电连接到发光元件LD中的每个的范围内不同地改变。考虑到与设置在第一接触电极CNE1和第二接触电极CNE2下面的电极的连接关系，可以不同地改变第一接触电极CNE1和第二接触电极CNE2的形状。
第一接触电极CNE1和第二接触电极CNE2可以在第一方向DR1上彼此间隔开。例如，第一接触电极CNE1和第二接触电极CNE2可以在发光元件LD上通过第二绝缘层INS2以预定间隔间隔开。第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上并且通过相同的工艺形成。然而，公开不限于此，根据实施例，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上并且通过不同的工艺形成。在这种情况下，如图11中所示，辅助绝缘层AUINS可以设置和/或形成在第一接触电极CNE1与第二接触电极CNE2之间。辅助绝缘层AUINS和第一绝缘层INS1可以包括相同的材料。辅助绝缘层AUINS可以包括从例示为第一绝缘层INS1的构造材料的材料中选择的一种或更多种材料。例如，辅助绝缘层AUINS可以是包括无机材料的无机绝缘膜。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。例如，第三绝缘层INS3可以具有其中交替地堆叠有至少一个无机绝缘膜或至少一个有机绝缘膜的结构。第三绝缘层INS3可以与整个显示元件层DPL叠置或者覆盖整个显示元件层DPL，以阻挡水、湿气等进入到包括发光元件LD的显示元件层DPL中。
根据实施例，除了第三绝缘层INS3之外，显示元件层DPL还可以可选地包括光学层。这里，光学层可以包括颜色转换层，颜色转换层包括将从发光元件LD发射的光转换为具有具体颜色的光的颜色转换颗粒。
如上所述，第一电极EL1和第二电极EL2可以设置在不同的层上并且可以彼此间隔开，且像素电路层PCL中包括的绝缘层(例如，钝化层PSV)置于第一电极EL1与第二电极EL2之间。例如，第一电极EL1可以设置在第二电极EL2上，且钝化层PSV置于第一电极EL1与第二电极EL2之间。在这种情况下，第一电极EL1和第二电极EL2可以不叠置。在第一电极EL1和第二电极EL2分开并且设置在不同的层上的情况下，可以最小化或减小第一电极EL1与第二电极EL2之间的短路缺陷，该短路缺陷可能是由于在每个像素PXL的制造步骤中的空间限制(例如，每个像素PXL中包括的电极的临界尺寸(CD)(临界尺寸为电极中的每个的线宽或电极之间的间隙的宽度)限制)等而发生的。
第一电极EL1与第二电极EL2之间的间隔d(或距离)可以等于或小于发光元件LD中的每个的长度L。然而，公开不限于此，第一电极EL1与第二电极EL2之间的间隔d(或距离)可以比发光元件LD中的每个的长度L大。第一电极EL1与第二电极EL2之间的间隔d(或距离)可以比约4μm小。例如，第一电极EL1与第二电极EL2之间的间隔d(或距离)可以是约2.5μm，但是公开不限于此。
如上所述，与第一电极EL1和第二电极EL2形成在同一层上的另一实施例的像素PXL相比，在第一电极EL1与第二电极EL2分开并且设置在不同的层上的情况下，可以进一步减小第一电极EL1与第二电极EL2之间的间隔d(或距离)，间隔d(或距离)是考虑诸如临界尺寸(CD)(临界尺寸为电极中的每个的线宽或电极之间的间隙的宽度)限制的工艺余量等而设计的。因此，可以减小第一电极EL1与第二电极EL2之间的最小间隔d(或距离)的限制，因此可以容易地实现具有高分辨率和细节距的显示装置。
在第一电极EL1与第二电极EL2之间的间隔d(或距离)减小的情况下，可以在第一电极EL1与第二电极EL2之间形成较大(或较强)的电场。因此，可以通过在第一电极EL1与第二电极EL2之间使发光元件LD更有效地对准来减少未对准的发光元件LD的数量。因此，可以最小化或减少发光元件LD的损耗，并且可以增大每个像素PXL的每单位面积设置的有效发光元件LD的数量。
以上描述了第一电极EL1被设置到显示元件层DPL(或者包括在显示元件层DPL中)并且第二电极EL2被设置到像素电路层PCL(或者包括在像素电路层PCL中)的实施例，但是公开不限于此。根据实施例，第一电极EL1可以被设置到像素电路层PCL(或者包括在像素电路层PCL中)，并且第二电极EL2可以被设置到显示元件层DPL(或者包括在显示元件层DPL中)。作为示例，如图9中所示，第一电极EL1可以设置在第三层间绝缘层ILD3上，第二电极EL2可以设置在钝化层PSV上。在这种情况下，第一电极EL1可以通过穿过第三层间绝缘层ILD3的第一接触孔CH1电连接到驱动晶体管Tdr，并且第二电极EL2可以通过顺序地穿过第三层间绝缘层ILD3和钝化层PSV的第二接触孔CH2而电连接到驱动电压线DVL。
在第一电极EL1被设置到像素电路层PCL的情况下，第一接触电极CNE1可以通过第一绝缘层INS1的第一开口OPN1和钝化层PSV的开口OPN电连接到第一电极EL1。在第二电极EL2设置到显示元件层DPL的情况下，第二接触电极CNE2可以通过第一绝缘层INS1的第二开口OPN2电连接到第二电极EL2。
以上描述了第一电极EL1和第二电极EL2中的一者设置到显示元件层DPL并且另一电极设置到像素电路层PCL的实施例，但是公开不限于此。根据实施例，第一电极EL1和第二电极EL2可以设置到像素电路层PCL。在这种情况下，第一电极EL1和第二电极EL2可以由像素电路层PCL中包括的第一导电层至第四导电层之中的设置在两个不同的层上的两个导电层形成，且至少一个绝缘层置于所述两个导电层之间。例如，如图10中所示，第一电极EL1可以由设置在第三层间绝缘层ILD3上的第四导电层形成，并且第二电极EL2可以由设置在第二层间绝缘层ILD2上的第三导电层形成。在这种情况下，驱动电压线DVL可以由设置在第一层间绝缘层ILD1上的第二导电层形成。在这种情况下，第一电极EL1可以通过穿过第三层间绝缘层ILD3的第一接触孔CH1电连接到驱动晶体管Tdr，第二电极EL2可以通过穿过第二层间绝缘层ILD2的第二接触孔CH2电连接到驱动电压线DVL。在上述实施例中，描述了驱动电压线DVL由第二导电层形成的情况，但是公开不限于此。根据实施例，驱动电压线DVL可以由第三导电层形成，并且可以与第二电极EL2成一体。
在第一电极EL1由像素电路层PCL的第四导电层形成的情况下，第一接触电极CNE1可以通过第一绝缘层INS1的第一开口OPN1和钝化层PSV的开口OPN电连接到第一电极EL1。在第二电极EL2由像素电路层PCL的第三导电层形成的情况下，第二接触电极CNE2可以通过第一绝缘层INS1的第二开口OPN2、钝化层PSV的第三开口OPN3和第三层间绝缘层ILD3的第四开口OPN4电连接到第二电极EL2。这里，第三层间绝缘层ILD3的第四开口OPN4和钝化层PSV的第三开口OPN3可以与第一绝缘层INS1的第二开口OPN2对应。第三层间绝缘层ILD3的第四开口OPN4、钝化层PSV的第三开口OPN3和第一绝缘层INS1的第二开口OPN2可以通过相同的工艺形成，但是公开不限于此，第三层间绝缘层ILD3的第四开口OPN4、钝化层PSV的第三开口OPN3和第一绝缘层INS1的第二开口OPN2可以通过不同的工艺形成。
在像素电路层PCL包括在基底SUB与缓冲层BFL之间的底部金属层(未示出)的情况下，底部金属层与第一电极EL1和第二电极EL2中的一个电极可以设置在同一层上，并且第一电极EL1和第二电极EL2中的另一电极可以定位在所述一个电极上，且缓冲层BFL置于所述另一电极与所述一个电极之间。
以上描述了当在平面图中观看时第一电极EL1和第二电极EL2设置在不同的层上并且以预定间隔d(或距离)彼此间隔开的实施例，但是公开不限于此。根据实施例，第一电极EL1和第二电极EL2可以设置在不同的层上，并且至少一个区域可以在平面图和剖视图中叠置。下面参照图12至图15对此进行描述。
图12是示意性地示出根据另一实施例的像素的平面图，图13是沿着图12的线III-III'截取的示意性剖视图。
除了第一电极EL1和第二电极EL2彼此部分地叠置之外，图12和图13中示出的像素PXL可以具有与图5至图8的像素PXL的构造基本上相同或相似的构造。
因此，关于图12和图13的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4、图12和图13，基底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
像素电路层PCL可以包括至少一个绝缘层、至少一个晶体管T以及第二电极EL2。至少一个绝缘层可以包括缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1至第三层间绝缘层ILD3以及钝化层PSV。第二电极EL2可以设置在第三层间绝缘层ILD3上。
显示元件层DPL可以包括堤BNK、第一电极EL1、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第三绝缘层INS3。
在平面图中，像素电路层PCL的第二电极EL2与显示元件层DPL的第一电极EL1可以彼此叠置。例如，第一电极EL1和第二电极EL2可以包括第一电极EL1与第二电极EL2在平面图中彼此叠置的区域OV(在下文中称为“叠置区域”)。
叠置区域OV可以与其中定位有发光元件LD的区域对应。例如，叠置区域OV可以在平面图中与发光元件LD的区域对应。叠置区域OV在第一方向DR1上的宽度可以小于或大于发光元件LD中的每个的长度L。
第一电极EL1在第一方向DR1上的宽度w1和第二电极EL2在第一方向DR1上的宽度w2可以彼此相似或基本上相等。然而，公开不限于此。根据实施例，第二电极EL2在第一方向DR1上的宽度w2可以比第一电极EL1在第一方向DR1上的宽度w1大。
如上所述，在设置在不同的层上且钝化层PSV置于其间的第一电极EL1和第二电极EL2的至少一部分被设计为叠置的情况下，可以最小化或减少由于每个像素PXL的制造步骤中的空间限制等而可能发生的第一电极EL1与第二电极EL2之间的短路缺陷。在第一电极EL1和第二电极EL2彼此叠置的情况下，通过更有效地利用每个像素PXL的像素区域PXA，可以容易地实现高分辨率和细节距的显示装置。
图14是示意性地示出根据又一实施例的像素的平面图，图15是沿着图14的线IV-IV'截取的示意性剖视图。
除了第二电极EL2在第一方向DR1上的宽度w2扩大之外，图14和图15中示出的像素PXL可以具有与图12和图13的像素PXL的构造基本上相同或相似的构造。
因此，参照图14和图15的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4、图14和图15，第二电极EL2可以在第一方向DR1上具有比第一电极EL1在第一方向DR1上的宽度w1大的宽度w2，并且可以设置在第一电极EL1下面。
第二电极EL2可以在第一方向DR1上扩大，以在平面图中与除了第一电极EL1的一部分之外的剩余部分叠置。例如，第二电极EL2可以具有与每个像素PXL的像素区域PXA的发光区域对应的板形状。在实施例中，第二电极EL2的形状可以在不直接或间接影响像素电路层PCL中包括的构造的范围内以各种形式改变。
在第二电极EL2定位在像素电路层PCL与显示元件层DPL之间的第一电极EL1下面并且被扩大为板形状的情况下，第二电极EL2可以用作用于阻挡从晶体管T以及连接到晶体管T的信号线感应的电场的屏蔽构件。在第二电极EL2用作屏蔽构件的情况下，可以通过最小化或减少电场对发光元件LD的对准和/或驱动的干扰来防止发光元件LD的未对准和/或故障。
第二电极EL2可以由具有预定反射率的不透明导电材料形成，以使从发光元件LD发射的光在显示装置的图像显示方向上行进。如上所述，在第二电极EL2扩大并且设置为板形状的情况下，第二电极EL2与第一电极EL1之间的叠置区域OV可以扩大，因此第二电极EL2可以单独用作在显示装置的图像显示方向上引导从发光元件LD发射的光的反射构件。因此，通过与第一电极EL1相比具有相对大的面积(或尺寸)的第二电极EL2，可以增大从发光元件LD发射并且在显示装置的图像显示方向上行进的光的量，因此可以改善每个像素PXL的发光效率。在这种情况下，可以通过利用透明导电材料构造或形成第一电极EL1最小化或减少从发光元件LD发射的光的损耗来进一步改善每个像素PXL的发光效率。
在第二电极EL2扩大为板形状的情况下，可以在平面图和剖视图中进一步确保第一电极EL1与第二电极EL2之间的叠置区域OV。因此，可以最小化或减少由于在每个像素PXL的制造步骤中的空间限制等而可能发生的第一电极EL1与第二电极EL2之间的短路缺陷。
图16是示意性地示出根据又一实施例的像素的平面图，图17是沿着图16的线V-V'截取的示意性剖视图。
除了第一堤图案BNK1设置在钝化层PSV上之外，图16和图17中示出的像素PXL可以具有与图5至图8的像素PXL的构造基本上相同或相似的构造。
因此，关于图16和图17的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4、图16和图17，基底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
像素电路层PCL也可以包括至少一个绝缘层、至少一个晶体管T以及第二电极EL2。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第三绝缘层INS3。
第一堤图案BNK1可以定位在其中从每个像素PXL的像素区域PXA发射光的发光区域中。第一堤图案BNK1可以是支撑第一电极EL1的支撑构件以改变第一电极EL1的表面轮廓(或形状)，从而在显示装置的图像显示方向上引导从发光元件LD发射的光。
第一堤图案BNK1可以在对应的像素PXL的发光区域中设置在钝化层PSV与第一电极EL1之间。
第一堤图案BNK1可以是包括无机材料的无机绝缘膜或者包括有机材料的有机绝缘膜。根据实施例，第一堤图案BNK1可以包括单膜的有机绝缘膜和/或单膜的无机绝缘膜，但是公开不限于此。根据实施例，第一堤图案BNK1可以由其中堆叠有至少一个有机绝缘膜和至少一个无机绝缘膜的多膜形成。然而，第一堤图案BNK1的材料不限于上述实施例，根据实施例，第一堤图案BNK1可以包括导电材料。
第一堤图案BNK1可以具有拥有梯形形状的剖面，在该剖面中，第一堤图案BNK1的宽度在第三方向DR3上从钝化层PSV的表面(例如，上表面)朝向第一堤图案BNK1的上部变得较窄，但是公开不限于此。根据实施例，第一堤图案BNK1可以包括具有诸如半椭圆形形状或半圆形形状(或半球形形状)的剖面的弯曲表面，在该剖面中，第一堤图案BNK1的宽度在第三方向DR3上从钝化层PSV的表面朝向第一堤图案BNK1的上部变得较窄。在剖视图中，第一堤图案BNK1的形状不限于上述实施例，并且可以在能够改善从发光元件LD中的每个发射的光的效率的范围内不同地改变。
在平面图中，第一堤图案BNK1可以具有在第二方向DR2上延伸的条形状，但是公开不限于此。根据实施例，第一堤图案BNK1的形状可以不同地改变。
第二堤图案BNK2可以设置和/或形成在每个像素PXL的像素区域PXA的外围区域中。第二堤图案BNK2和参照图5至图8描述的堤BNK可以具有相同的构造。因此，省略了对第二堤图案BNK2的描述。
第一电极EL1可以设置和/或形成在第一堤图案BNK1上。由于第一电极EL1具有与设置在第一电极EL1下面的第一堤图案BNK1的形状对应的表面轮廓，因此从发光元件LD中的每个发射的光可以被第一电极EL1反射，并且可以进一步在显示装置的图像显示方向上行进。第一堤图案BNK1和第一电极EL1可以用作在期望的方向上引导从发光元件LD发射的光以改善显示装置的光效率的反射构件。
在这种情况下，第一堤图案BNK1可以不设置在第二电极EL2上。特别地，为了防止从发光元件LD发射并且因第二电极EL2而在显示装置的图像显示方向上行进的光被诸如第一堤图案BNK1的结构分散，第一堤图案BNK1可以不设置在第二电极EL2上。然而，公开不限于此，根据实施例，第一堤图案BNK1可以设置在第二电极EL2上。
像素电路层PCL的第二电极EL2和显示元件层DPL的第一电极EL1可以彼此间隔开，且钝化层PSV置于像素电路层PCL的第二电极EL2与显示元件层DPL的第一电极EL1之间。例如，第一电极EL1和第二电极EL2可以设置在不同的层上并且彼此间隔开，且钝化层PSV置于第一电极EL1与第二电极EL2之间。因此，可以最小化或减少由于每个像素PXL的制造步骤中的空间限制等而可能发生的第一电极EL1与第二电极EL2之间的短路缺陷。
图18是示意性地示出根据又一实施例的像素的平面图，图19是沿着图18的线VI-VI'截取的示意性剖视图。
除了在平面图中第三电极EL3和第三接触电极CNE3被添加到像素PXL并且第二电极EL2设置在第一电极EL1与第三电极EL3之间之外，图18和图19中示出的像素PXL可以具有与图5至图8的像素PXL的构造基本上相同或相似的构造。
因此，关于图18和图19的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4、图18和图19，基底SUB、像素电路层PCL和显示元件层DPL可以设置在像素PXL中的每个的像素区域PXA中。
像素电路层PCL可以包括至少一个绝缘层、至少一个晶体管T以及第二电极EL2。第二电极EL2可以设置在第三层间绝缘层ILD3上。
显示元件层DPL可以包括堤BNK、第一电极EL1和第三电极EL3、发光元件LD、第一接触电极CNE1至第三接触电极CNE3以及第一绝缘层INS1至第三绝缘层INS3。
第一电极EL1和第三电极EL3可以设置在钝化层PSV上，并且可以在第一方向DR1上间隔开。第一电极EL1和第三电极EL3中的每者可以在与第一方向DR1不同的方向上延伸，例如，在与第一方向DR1交叉的第二方向DR2上延伸。第一电极EL1在第一方向DR1上的宽度w1和第三电极EL3在第一方向DR1上的宽度w3可以相等，但是公开限于此。
第一电极EL1和第三电极EL3可以设置在同一表面上，例如，设置在钝化层PSV的表面(或上表面)上，并且可以在第一方向DR1上间隔开。在这种情况下，第一电极EL1与第三电极EL3之间的在第一方向DR1上的宽度w可以是约4μm至约24μm，但是公开不限于此。可以在其中第一电极EL1与第三电极EL3在第一方向DR1上充分地间隔开的范围内不同地调整第一电极EL1与第三电极EL3之间的宽度w。
第一电极EL1和第三电极EL3可以由具有预定反射率的导电材料(或材料)形成。
第一电极EL1可以通过第一接触孔CH1电连接到对应的像素PXL的像素电路PXC的第一晶体管T1。第三电极EL3可以通过第三接触孔CH3电连接到第一晶体管T1。
在剖视图中，第二电极EL2可以与第一电极EL1和第三电极EL3间隔开，且钝化层PSV置于第二电极EL2与第一电极EL1和第三电极EL3之间。在平面图中，第二电极EL2可以在第一方向DR1上以第一间隔d1(或第一距离)而与第一电极EL1间隔开。在平面图中，第二电极EL2可以在第一方向DR1上以第二间隔d2(或第二距离)而与第三电极EL3间隔开。在这种情况下，第一间隔d1和第二间隔d2可以相同，但是公开不限于此。根据实施例，第一间隔d1和第二间隔d2可以不同。
第一电极EL1至第三电极EL3可以用作用于每个像素PXL中的发光元件LD的对准的对准电极(或对准线)。在发光元件LD的对准之后，第一电极EL1至第三电极EL3可以用作驱动发光元件LD的驱动电极。
在平面图中，发光元件LD可以设置在第一电极EL1与第二电极EL2之间以及在第二电极EL2与第三电极EL3之间。例如，第一发光元件LD1可以在第一电极EL1与第二电极EL2之间对准和/或设置，并且第二发光元件LD2可以在第二电极EL2与第三电极EL3之间对准和/或设置。
第一发光元件LD1可以在平面图和剖视图中与第一电极EL1和第二电极EL2叠置。例如，在平面图和剖视图中，第一发光元件LD1中的每个的一个端部可以与第一电极EL1叠置，并且第一发光元件LD1中的每个的另一端部可以与第二电极EL2叠置。第一发光元件LD1可以在第一绝缘层INS1上对准，以在平面图中与第一电极EL1和第二电极EL2中的每者叠置并且与第一电极EL1和第二电极EL2之间的间隔开的区域叠置。
在平面图和剖视图中，第二发光元件LD2可以与第二电极EL2和第三电极EL3叠置。例如，在平面图和剖视图中，第二发光元件LD2中的每个的一个端部可以与第二电极EL2叠置，并且第二发光元件LD2中的每个的另一端部可以与第三电极EL3叠置。第二发光元件LD2可以在第一绝缘层INS1上对准，以在平面图中与在第二电极EL2和第三电极EL3中的每者叠置并且与在第二电极EL2和第三电极EL3之间的间隔开的区域叠置。
第一接触电极CNE1可以设置在第一电极EL1上，第二接触电极CNE2可以设置在第二电极EL2上，并且第三接触电极CNE3可以设置在第三电极EL3上。第一接触电极CNE1至第三接触电极CNE3可以设置在同一层上并且包括相同的材料。
第一电极EL1可以通过穿过第一绝缘层INS1的第一开口OPN1电连接和/或物理连接到第一接触电极CNE1。
第二电极EL2可以通过第一绝缘层INS1的第二开口OPN2和钝化层PSV的开口OPN电连接和/或物理连接到第二接触电极CNE2。
第三电极EL3可以通过穿过第一绝缘层INS1的第三开口OPN3电连接和/或物理连接到第三接触电极CNE3。
如上所述，第二电极EL2以及第一电极EL1和第三电极EL3可以设置在不同的层上并且可以彼此间隔开，且钝化层PSV置于第二电极EL2与第一电极EL1和第三电极EL3之间。例如，第一电极EL1和第三电极EL3可以设置在第二电极EL2上，且钝化层PSV置于第一电极EL1和第三电极EL3与第二电极EL2之间。在第二电极EL2与第一电极EL1和第三电极EL3在不同的层中分开并且设置在同一层上的第一电极EL1和第三电极EL3间隔开的情况下，可以最小化或减少由于在每个像素PXL的制造步骤中的空间限制等可能发生的在第一电极EL1与第二电极EL2之间以及在第二电极EL2与第三电极EL3之间的短路缺陷。
图20是示意性地示出根据又一实施例的像素的平面图，图21是沿着图20的线VII-VII'截取的示意性剖视图，图22是在图20的像素中根据另一实施例实现的第二电极的示意性平面图，并且图23是沿着图22的线VIII-VIII'截取的示意性剖视图。
除了第一电极EL1和第三电极EL3与第二电极EL2部分地叠置之外，图20至图23中示出的像素PXL可以具有与图18和图19的像素PXL的构造基本上相同或相似的构造。
因此，关于图20至图23的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4和图20至图23，第二电极EL2可以在第一方向DR1上具有比第一电极EL1和第三电极EL3中的每者的宽度大的宽度w2，并且可以设置在第一电极EL1和第三电极EL3下面。
第二电极EL2可以具有在第一方向DR1上扩大的板形状，以在平面图中与除了第一电极EL1和第三电极EL3中的每者的至少一部分之外的剩余部分叠置。例如，如图20和图21中所示，第二电极EL2可以具有在第一方向DR1上扩大的板形状，使得第二电极EL2的侧表面FS比第一电极EL1的侧表面FS更邻近第一发光元件LD1，并且第二电极EL2的另一侧表面SS比第三电极EL3的另一侧表面SS更邻近第二发光元件LD2。然而，公开不限于此。根据实施例，如图22和图23中所示，第二电极EL2可以具有在第一方向DR1上扩大的板形状，使得第二电极EL2的侧表面FS比第一电极EL1的侧表面FS更邻近堤BNK，并且第二电极EL2的另一侧表面SS比第三电极EL3的另一侧表面SS更邻近堤BNK。
第一电极EL1和第三电极EL3中的每者以及第二电极EL2可以在平面图和剖视图中彼此叠置。例如，第一电极EL1和第二电极EL2可以包括第一电极EL1与第二电极EL2在平面图和剖视图中彼此叠置的区域OV1(在下文中称为“第一叠置区域”)。第三电极EL3和第二电极EL2可以包括第三电极EL3与第二电极EL2在平面图和剖视图中彼此叠置的区域OV2(在下文中称为“第二叠置区域”)。
如图20和图21中所示，第一叠置区域OV1在第一方向DR1上的宽度可以比第一电极EL1在第一方向DR1上的宽度w1小，但是公开不限于此。根据实施例，第一叠置区域OV1在第一方向DR1上的宽度可以等于第一电极EL1在第一方向DR1上的宽度w1，如图22和图23中所示。如图20和图21中所示，第二叠置区域OV2在第一方向DR1上的宽度可以比第三电极EL3在第一方向DR1上的宽度w3小，但是公开不限于此。根据实施例，第二叠置区域OV2在第一方向DR1上的宽度可以等于第三电极EL3在第一方向DR1上的宽度w3，如图22和图23中所示。
第一叠置区域OV1在第一方向DR1上的宽度和第二叠置区域OV2在第一方向DR1上的宽度可以彼此相等，但是公开不限于此。可以通过布置第一电极EL1至第三电极EL3的位置来调整第一叠置区域OV1在第一方向DR1上的宽度和第二叠置区域OV2在第一方向DR1上的宽度。
第一叠置区域OV1可以与其中定位有第一发光元件LD1的区域对应。例如，第一叠置区域OV1可以在平面图中与第一发光元件LD1至少部分地叠置。第二叠置区域OV2可以与其中定位有第二发光元件LD2的区域对应。例如，第二叠置区域OV2可以在平面图中与第二发光元件LD2至少部分地叠置。
如上所述，在第二电极EL2定位在像素电路层PCL与显示元件层DPL之间的第一电极EL1和第三电极EL3下面并且扩大为板形状的情况下，第二电极EL2可以用作屏蔽构件。在第二电极EL2用作屏蔽构件的情况下，可以阻挡由像素电路层PCL中包括的构造或组件引起的电场，因此可以防止第一发光元件LD1和第二发光元件LD2的未对准和/或故障。
在第二电极EL2扩大为板形状的情况下，在平面图和剖视图中还可以确保第一叠置区域OV1和第二叠置区域OV2。因此，可以最小化由于在每个像素PXL的制造步骤中的空间限制等而可能发生的在第一电极EL1与第二电极EL2之间以及在第二电极EL2与第三电极EL3之间的短路缺陷。
在第二电极EL2扩大为板形状的情况下，第二电极EL2可以单独用作在显示装置的图像显示方向上引导从第一发光元件LD1和第二发光元件LD2发射的光的反射构件。因此，可以通过与第一电极EL1和第三电极EL3相比具有相对大的面积(或尺寸)的第二电极EL2来增大从第一发光元件LD1和第二发光元件LD2发射并且在显示装置的图像显示方向上行进的光量，因此可以改善每个像素PXL的发光效率。在这种情况下，可以通过利用透明导电材料形成第一电极EL1和第三电极EL3减少从第一发光元件LD1和第二发光元件LD2发射的光的损耗来进一步改善每个像素PXL的发光效率。
图24示意性地示出了根据又一实施例的像素，并且是示出了相邻电极和定位在相邻电极之间的发光元件的示意性平面图，并且图25A和图25B是沿着线IX-IX'截取的示意性剖视图。
关于图24至图25B的实施例，主要描述与上述实施例的特征不同的特征，以避免重复性的重复描述。在公开中未具体描述的部分可以遵循上述实施例，相同的附图标记指示相同的组件，并且相似的附图标记指示相似的组件。
参照图1至图4以及图24至图25B，基底SUB、像素电路层PCL和显示元件层DPL可以设置在每个像素PXL的像素区域PXA中。
像素电路层PCL可以包括至少一个绝缘层、至少一个晶体管T以及第二电极EL2。这里，至少一个绝缘层可以包括缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1至第三层间绝缘层ILD3以及钝化层PSV。
像素电路层PCL的第二电极EL2可以设置在绝缘层中的任一个上。例如，第二电极EL2可以设置在第三层间绝缘层ILD3上，如图25A中所示。作为另一示例，第二电极EL2可以设置在第二层间绝缘层ILD2上，如图25B中所示。在第二电极EL2设置在第二层间绝缘层ILD2上的情况下，根据实施例可以不设置第三层间绝缘层ILD3。
第二电极EL2可以包括在第一方向DR1上间隔开的第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3。第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3可以设置在同一层上，并且包括相同的材料，例如，不透明导电材料。
第2-1电极EL2_1与第2-2电极EL2_2之间的在第一方向DR1上的宽度w4和第2-2电极EL2_2与第2-3电极EL2_3之间的在第一方向DR1上的宽度w4可以彼此相等，但是公开不限于此。根据实施例，第2-1电极EL2_1与第2-2电极EL2_2之间的在第一方向DR1上的宽度w4和第2-2电极EL2_2与第2-3电极EL2_3之间的在第一方向DR1上的宽度w4可以彼此不同。例如，在第一方向DR1上相邻的第二电极EL2之间的宽度w4可以通过控制第2-1电极EL2_1至第2-3电极EL2_3的尺寸、布置位置等来确定，使得第2-1电极EL2_1与第2-2电极EL2_2之间的在第一方向DR1上的宽度w4和第2-2电极EL2_2与第2-3电极EL2_3之间的在第一方向DR1上的宽度w4中的每者可以在约4μm至约24μm的范围内。
第2-1电极EL2_1可以通过第二接触孔CH2电连接到对应的像素PXL的像素电路PXC的第二电源线PL2。第2-2电极EL2_2可以通过第四接触孔CH4电连接到第二电源线PL2。第2-3电极EL2_3可以通过第六接触孔CH6电连接到第二电源线PL2。
显示元件层DPL可以包括堤BNK(未示出，类似于图18和图19)、第一电极EL1、发光元件LD以及第一绝缘层INS1和第二绝缘层INS2。尽管附图中未示出，但是显示元件层DPL还可以包括设置在第一电极EL1上的第一接触电极、设置在第二电极EL2上的第二接触电极以及设置在第一接触电极和第二接触电极上的第三绝缘层。
显示元件层DPL的第一电极EL1可以设置在钝化层PSV上，并且可以包括在第一方向DR1上间隔开的第1-1电极EL1_1、第1-2电极EL1_2、第1-3电极EL1_3和第1-4电极EL1_4。第1-1电极EL1_1、第1-2电极EL1_2、第1-3电极EL1_3和第1-4电极EL1_4可以包括相同的材料，例如，不透明导电材料或透明导电材料。
第1-1电极EL1_1与第1-2电极EL1_2之间的在第一方向DR1上的宽度w5、第1-2电极EL1_2与第1-3电极EL1_3之间的在第一方向DR1上的宽度w5以及第1-3电极EL1_3与第1-4电极EL1_4之间的在第一方向DR1上的宽度w5可以彼此相等，但是公开不限于此。根据实施例，第1-1电极EL1_1与第1-2电极EL1_2之间的在第一方向DR1上的宽度w5、第1-2电极EL1_2与第1-3电极EL1_3之间的在第一方向DR1上的宽度w5以及第1-3电极EL1_3与第1-4电极EL1_4之间的在第一方向DR1上的宽度w5可以不同。在第一方向DR1上相邻的第一电极EL1之间的宽度w5可以通过控制第1-1电极EL1_1至第1-4电极EL1_4的尺寸、布置位置等来调整，使得第1-1电极EL1_1与第1-2电极EL1_2之间的在第一方向DR1上的宽度w5、第1-2电极EL1_2与第1-3电极EL1_3之间的在第一方向DR1上的宽度w5以及第1-3电极EL1_3与第1-4电极EL1_4之间的在第一方向DR1上的宽度w5中的每者可以在约4μm至约24μm的范围内。
第1-1电极EL1_1可以通过第一接触孔CH1电连接到像素电路PXC的第一晶体管T1。第1-2电极EL1_2可以通过第三接触孔CH3电连接到第一晶体管T1。第1-3电极EL1_3可以通过第五接触孔CH5电连接到第一晶体管T1。第1-4电极EL1_4可以通过第七接触孔CH7电连接到第一晶体管T1。
第一电极EL1和第二电极EL2可以在平面图中在第一方向DR1上以第1-1电极EL1_1、第2-1电极EL2_1、第1-2电极EL1_2、第2-2电极EL2_2、第1-3电极EL1_3、第2-3电极EL2_3和第1-4电极EL1_4的顺序布置。
第一电极EL1和第二电极EL2可以彼此不叠置并且可以交替设置。例如，第一电极EL1和第二电极EL2可以间隔开预定间隔d(或距离)，以在平面图中彼此不叠置。第2-1电极EL2_1可以定位在第1-1电极EL1_1与第1-2电极EL1_2之间，第2-2电极EL2_2可以定位在第1-2电极EL1_2与第1-3电极EL1_3之间，并且第2-3电极EL2_3可以定位在第1-3电极EL1_3与第1-4电极EL1_4之间。
第1-1电极EL1_1与第2-1电极EL2_1之间的间隔d、第2-1电极EL2_1与第1-2电极EL1_2之间的间隔d、第1-2电极EL1_2与第2-2电极EL2_2之间的间隔d、第2-2电极EL2_2与第1-3电极EL1_3之间的间隔d、第1-3电极EL1_3与第2-3电极EL2_3之间的间隔d以及第2-3电极EL2_3与第1-4电极EL1_4之间的间隔d可以相同。例如，在平面图中，设置在不同层上的第一电极EL1与第二电极EL2之间的间隔d可以是约2.5μm，但是公开不限于此。
描述了第一电极EL1和第二电极EL2以预定间隔d间隔开的实施例，但是公开不限于此。根据实施例，第一电极EL1和第二电极EL2的至少一个区域可以彼此叠置。例如，第1-1电极EL1_1和第2-1电极EL2_1可以彼此叠置，第2-1电极EL2_1和第1-2电极EL1_2可以彼此叠置，第1-2电极EL1_2和第2-2电极EL2_2可以彼此叠置，第2-2电极EL2_2和第1-3电极EL1_3可以彼此叠置，第1-3电极EL1_3和第2-3电极EL2_3可以彼此叠置，并且第2-3电极EL2_3和第1-4电极EL1_4可以彼此叠置。
第一电极EL1和第二电极EL2可以用作用于每个像素PXL中的发光元件LD的对准的对准电极(或对准线)。在发光元件LD的对准之后，第一电极EL1和第二电极EL2可以用作驱动发光元件LD的驱动电极。
发光元件LD可以布置在第一电极EL1与第二电极EL2之间，第一电极EL1和第二电极EL2设置在不同的层上并且间隔开，且钝化层PSV置于第一电极EL1与第二电极EL2之间。例如，第一发光元件LD1可以布置在第1-1电极EL1_1与第2-1电极EL2_1之间，第二发光元件LD2可以布置在第2-1电极EL2_1与第1-2电极EL1_2之间，第三发光元件LD3可以布置在第1-2电极EL1_2与第2-2电极EL2_2之间，第四发光元件LD4可以布置在第2-2电极EL2_2与第1-3电极EL1_3之间，第五发光元件LD5可以布置在第1-3电极EL1_3与第2-3电极EL2_3之间，并且第六发光元件LD6可以布置在第2-3电极EL2_3与第1-4电极EL1_4之间。
第一发光元件LD1可以在平面图和剖视图中与第1-1电极EL1_1和第2-1电极EL2_1叠置。例如，在平面图和剖视图中，第一发光元件LD1中的每个的一个端部可以与第1-1电极EL1_1叠置，并且第一发光元件LD1中的每个的另一端部可以与第2-1电极EL2_1叠置。在平面图中，第一发光元件LD1可以与第1-1电极EL1_1和第2-1电极EL2_1中的每者叠置，并且可以在第一绝缘层INS1上对准以与在第1-1电极EL1_1和第2-1电极EL2_1之间的区域对应。在第1-1电极EL1_1和第2-1电极EL2_1包括第1-1电极EL1_1和第2-1电极EL2_1彼此叠置的叠置区域的情况下，第一发光元件LD1可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第二发光元件LD2可以在平面图和剖视图中与第2-1电极EL2_1和第1-2电极EL1_2叠置。例如，在平面图和剖视图中，第二发光元件LD2中的每个的一个端部可以与第2-1电极EL2_1叠置，并且第二发光元件LD2中的每个的另一端部可以与第1-2电极EL1_2叠置。在平面图中，第二发光元件LD2可以与第2-1电极EL2_1和第1-2电极EL1_2中的每者叠置，并且可以在第一绝缘层INS1上对准以与在第2-1电极EL2_1和第1-2电极EL1_2之间的间隔开的区域对应。在第2-1电极EL2_1和第1-2电极EL1_2包括第2-1电极EL2_1和第1-2电极EL1_2彼此叠置的叠置区域的情况下，第二发光元件LD2可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第三发光元件LD3可以在平面图和剖视图中与第1-2电极EL1_2和第2-2电极EL2_2叠置。例如，在平面图和剖视图中，第三发光元件LD3中的每个的一个端部可以与第1-2电极EL1_2叠置，并且第三发光元件LD3中的每个的另一端部可以与第2-2电极EL2_2叠置。在平面图中，第三发光元件LD3可以与第1-2电极EL1_2和第2-2电极EL2_2中的每者叠置，并且可以在第一绝缘层INS1上对准以与在第1-2电极EL1_2和第2-2电极EL2_2之间的间隔开的区域对应。在第1-2电极EL1_2和第2-2电极EL2_2包括第1-2电极EL1_2和第2-2电极EL2_2彼此叠置的叠置区域的情况下，第三发光元件LD3可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第四发光元件LD4可以在平面图和剖视图中与第2-2电极EL2_2和第1-3电极EL1_3叠置。例如，在平面图和剖视图中，第四发光元件LD4中的每个的一个端部可以与第2-2电极EL2_2叠置，并且第四发光元件LD4中的每个的另一端部可以与第1-3电极EL1_3叠置。在平面图中，第四发光元件LD4可以与第2-2电极EL2_2和第1-3电极EL1_3中的每者叠置，并且可以在第一绝缘层INS1上对准以与在第2-2电极EL2_2和第1-3电极EL1_3之间的间隔开的区域对应。在第2-2电极EL2_2和第1-3电极EL1_3包括第2-2电极EL2_2和第1-3电极EL1_3彼此叠置的叠置区域的情况下，第四发光元件LD4可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第五发光元件LD5可以在平面图和剖视图中与第1-3电极EL1_3和第2-3电极EL2_3叠置。例如，在平面图和剖视图中，第五发光元件LD5中的每个的一个端部可以与第1-3电极EL1_3叠置，并且第五发光元件LD5中的每个的另一端部可以与第2-3电极EL2_3叠置。在平面图中，第五发光元件LD5可以与第1-3电极EL1_3和第2-3电极EL2_3中的每者叠置，并且可以在第一绝缘层INS1上对准以与在第1-3电极EL1_3和第2-3电极EL2_3之间的间隔开的区域对应。在第1-3电极EL1_3和第2-3电极EL2_3包括第1-3电极EL1_3和第2-3电极EL2_3彼此叠置的叠置区域的情况下，第五发光元件LD5可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第六发光元件LD6可以在平面图和剖视图中与第2-3电极EL2_3和第1-4电极EL1_4叠置。例如，在平面图和剖视图中，第六发光元件LD6中的每个的一个端部可以与第2-3电极EL2_3叠置，并且第六发光元件LD6中的每个的另一端部可以与第1-4电极EL1_4叠置。在平面图中，第六发光元件LD6可以与第2-3电极EL2_3和第1-4电极EL1_4中的每者叠置，并且可以在第一绝缘层INS1上对准以与第2-3电极EL2_3和第1-4电极EL1_4的间隔开的区域对应。在第2-3电极EL2_3和第1-4电极EL1_4包括第2-3电极EL2_3和第1-4电极EL1_4彼此叠置的叠置区域的情况下，第六发光元件LD6可以在第一绝缘层INS1上对准以与叠置区域对应，但是公开不限于此。
第一电极EL1和第二电极EL2可以设置在不同的层上并且可以间隔开，且钝化层PSV置于第一电极EL1与第二电极EL2之间。
如上所述，在第一电极EL1和第二电极EL2分开并且设置在不同的层上的情况下，可以最小化或减少由于第一电极EL1与第二电极EL2之间的空间限制而可能发生的第一电极EL1与第二电极EL2之间的短路缺陷。
图26是在图24的像素中根据另一实施例实现的第二电极的示意性平面图。
除了第二电极EL2扩大为板形状之外，图26中示出的像素PXL可以具有与图24至图25B的像素PXL的构造基本上相同或相似的构造。
因此，关于图26的像素PXL，主要描述与上述实施例的特征不同的特征，以避免重复描述。
参照图1至图4和图26，第一电极EL1和第二电极EL2可以具有不同的宽度。例如，第二电极EL2在第一方向DR1上的宽度w2可以比第1-1电极EL1_1至第1-4电极EL1_4中的每者在第一方向DR1上的宽度w1大。
第二电极EL2可以在第一方向DR1上扩大，以在平面图中与除了第一电极EL1的一部分之外的剩余部分叠置。例如，第二电极EL2可以具有在第一方向DR1上扩大的板形状，以与第1-2电极EL1_2和第1-3电极EL1_3叠置。在实施例中，第二电极EL2的形状可以在不直接或间接影响对应的像素PXL的像素电路PXC中包括的构造的范围内不同地改变。第二电极EL2可以包括第一开口OP1和第二开口OP2。第一开口OP1可以与其中定位有将第1-2电极EL1_2和像素电路PXC的第一驱动晶体管T1电连接的第三接触孔CH3的区域对应。第二开口OP2可以与其中定位有将第1-3电极EL1_3和第一驱动晶体管T1电连接的第五接触孔CH5的区域对应。
如上所述，当第二电极EL2扩大为板形状时，第二电极EL2可以用作屏蔽构件，该屏蔽构件通过阻挡从包括在像素电路PXC中的构造或组件感应的电场来防止发光元件LD的未对准和/或故障。
尽管已经参照以上的实施例描述了公开，但是本领域技术人员或具有本领域常识的技术人员将理解的是，在不脱离权利要求中描述的公开的精神和技术领域的情况下，可以对公开进行各种修改和改变。
因此，公开的技术范围不应限于在说明书的具体实施方式中描述的内容，并且所要求保护的发明应由权利要求限定。

Claims (20)

1.一种像素，所述像素包括：
像素电路层，所述像素电路层包括：至少一个晶体管和第一电极，设置在基底上；以及第一绝缘层，设置在所述至少一个晶体管和所述第一电极上；以及
显示元件层，设置在所述像素电路层上，所述显示元件层包括：第二电极，电连接到所述至少一个晶体管；以及多个发光元件，电连接到所述第一电极和所述第二电极中的每者，其中，
所述第一电极和所述第二电极设置在不同的层上并且彼此间隔开，并且
所述多个发光元件在平面图和剖视图中与所述第一电极和所述第二电极叠置。
2.根据权利要求1所述的像素，其中，所述第一电极和所述第二电极在所述平面图中在第一方向上间隔开一定距离。
3.根据权利要求1所述的像素，其中，所述第一电极与所述第二电极在所述平面图中彼此叠置。
4.根据权利要求3所述的像素，其中，
所述第二电极设置在所述第一电极上，并且
所述第一绝缘层设置在所述第二电极与所述第一电极之间。
5.根据权利要求4所述的像素，其中，在所述平面图和所述剖视图中，所述第一电极在第一方向上的宽度比所述第二电极在所述第一方向上的宽度大。
6.根据权利要求5所述的像素，其中，所述第一电极呈板形状，并且设置在所述像素电路层与所述显示元件层之间。
7.根据权利要求5所述的像素，其中，
所述第一电极包括不透明导电材料，并且
所述第二电极包括透明导电材料。
8.根据权利要求5所述的像素，其中，所述第一电极和所述第二电极的叠置区域在所述第一方向上的宽度比所述第一电极在所述第一方向上的所述宽度小。
9.根据权利要求1所述的像素，其中，
所述显示元件层包括：
第二绝缘层，设置在所述第二电极上；
第一接触电极，将所述第一电极和所述多个发光元件中的每个发光元件电连接；以及
第二接触电极，将所述第二电极和所述多个发光元件中的每个发光元件电连接，并且
所述多个发光元件设置在所述第二绝缘层上。
10.根据权利要求1所述的像素，所述像素还包括：
第三电极，设置在所述像素电路层上，其中，
所述第二电极和所述第三电极设置在同一层上，
所述第二电极和所述第三电极中的每者与所述第一电极彼此间隔开，并且
所述第一绝缘层设置在所述第二电极和所述第三电极中的每者与所述第一电极之间。
11.根据权利要求10所述的像素，其中，所述多个发光元件包括：
第一发光元件，在所述平面图和所述剖视图中与所述第一电极和所述第二电极叠置，并且电连接到所述第一电极和所述第二电极中的每者；以及
第二发光元件，在所述平面图和所述剖视图中与所述第一电极和所述第三电极叠置，并且电连接到所述第一电极和所述第三电极中的每者。
12.根据权利要求10所述的像素，其中，
所述第二电极、所述第一电极和所述第三电极在所述平面图中在第一方向上顺序地布置，并且
所述第一电极、所述第二电极和所述第三电极中的每者在所述第一方向上与相邻电极间隔开。
13.根据权利要求10所述的像素，其中，在所述平面图中，所述第一电极与所述第二电极和所述第三电极中的每者叠置。
14.根据权利要求13所述的像素，其中，所述第一电极在第一方向上的宽度比所述第二电极和所述第三电极中的每者在所述第一方向上的宽度大。
15.根据权利要求1所述的像素，其中，
所述第二电极包括在所述像素电路层上彼此间隔开的第1-1电极、第1-2电极、第1-3电极和第1-4电极，
所述第一电极包括在所述基底上彼此间隔开的第2-1电极、第2-2电极和第2-3电极，
所述第1-1电极、所述第2-1电极、所述第1-2电极、所述第2-2电极、所述第1-3电极、所述第2-3电极以及所述第1-4电极在所述平面图和所述剖视图中在第一方向上顺序地布置，并且
所述第一电极和所述第二电极在所述平面图中在所述第一方向上间隔开。
16.根据权利要求15所述的像素，其中，所述多个发光元件包括：
第一发光元件，在所述平面图中设置在所述第1-1电极与所述第2-1电极之间；
第二发光元件，在所述平面图中设置在所述第2-1电极与所述第1-2电极之间；
第三发光元件，在所述平面图中设置在所述第1-2电极与所述第2-2电极之间；
第四发光元件，在所述平面图中设置在所述第2-2电极与所述第1-3电极之间；
第五发光元件，在所述平面图中设置在所述第1-3电极与所述第2-3电极之间；以及
第六发光元件，在所述平面图中设置在所述第2-3电极与所述第1-4电极之间。
17.根据权利要求1所述的像素，其中，
所述第二电极包括在所述像素电路层上彼此间隔开的第1-1电极、第1-2电极、第1-3电极和第1-4电极，并且
所述第一电极呈板状，并且与所述第1-1电极、所述第1-2电极、所述第1-3电极和所述第1-4电极的一部分叠置。
18.一种像素，所述像素包括：
像素电路层，所述像素电路层包括：至少一个晶体管和第一电极，设置在基底上；第一绝缘层，设置在所述至少一个晶体管和所述第一电极上；以及第二电极，设置在所述第一绝缘层上，并且电连接到所述至少一个晶体管；以及
显示元件层，设置在所述像素电路层上，所述显示元件层包括电连接到所述第一电极和所述第二电极中的每者的多个发光元件，其中，
所述第一电极和所述第二电极设置在不同的层上并且电断开，并且
所述多个发光元件在平面图中与所述第一电极和所述第二电极叠置。
19.一种显示装置，所述显示装置包括：包含多个像素区域的基底以及设置在所述像素区域中的每个像素区域中的像素，
其中，所述像素包括：
像素电路层，所述像素电路层包括：至少一个晶体管和第一电极，设置在所述基底上；以及第一绝缘层，设置在所述至少一个晶体管和所述第一电极上；以及
显示元件层，设置在所述像素电路层上，所述显示元件层包括：第二电极，电连接到所述至少一个晶体管；以及多个发光元件，电连接到所述第一电极和所述第二电极中的每者，
所述第一电极和所述第二电极设置在不同的层上并且电断开，并且
所述多个发光元件在平面图和剖视图中与所述第一电极和所述第二电极叠置。
20.根据权利要求19所述的显示装置，其中，
所述第二电极设置在所述第一电极上，并且
所述第一绝缘层设置在所述第二电极与所述第一电极之间。
CN202110653230.8A 2020-06-30 2021-06-11 像素和具有像素的显示装置 Pending CN113871422A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200080584A KR20220002797A (ko) 2020-06-30 2020-06-30 화소 및 이를 구비한 표시 장치
KR10-2020-0080584 2020-06-30

Publications (1)

Publication Number Publication Date
CN113871422A true CN113871422A (zh) 2021-12-31

Family

ID=78989923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110653230.8A Pending CN113871422A (zh) 2020-06-30 2021-06-11 像素和具有像素的显示装置

Country Status (3)

Country Link
US (1) US20210407970A1 (zh)
KR (1) KR20220002797A (zh)
CN (1) CN113871422A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220034267A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200088960A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20210407970A1 (en) 2021-12-30
KR20220002797A (ko) 2022-01-07

Similar Documents

Publication Publication Date Title
CN112864197A (zh) 显示设备及制造显示设备的方法
CN113903268A (zh) 显示装置
CN116508157A (zh) 显示设备
CN113841247A (zh) 像素及包括该像素的显示装置
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN116438656A (zh) 像素和包括该像素的显示装置
CN114207848A (zh) 显示装置及其制造方法
EP4075502A1 (en) Pixel and display device including the same
US20220158054A1 (en) Display device
CN114255651A (zh) 显示装置
CN113675235A (zh) 像素和包括其的显示设备
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
CN113871422A (zh) 像素和具有像素的显示装置
EP3920221A1 (en) Pixel and display device including the same
CN115803853A (zh) 显示装置
CN114649381A (zh) 显示装置及其制造方法
KR20230020627A (ko) 표시 장치
CN113948558A (zh) 显示设备及制造显示设备的方法
CN114299824A (zh) 显示装置及其制造方法
EP3958312A1 (en) Pixel and display device having the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US11495713B2 (en) Pixel and display device including the same
CN115803888A (zh) 显示装置和用于该显示装置的制造方法
CN115347012A (zh) 显示装置和制造显示装置的方法
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination