CN114649381A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN114649381A
CN114649381A CN202111542234.5A CN202111542234A CN114649381A CN 114649381 A CN114649381 A CN 114649381A CN 202111542234 A CN202111542234 A CN 202111542234A CN 114649381 A CN114649381 A CN 114649381A
Authority
CN
China
Prior art keywords
light emitting
light
electrode
emitting elements
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111542234.5A
Other languages
English (en)
Inventor
崔鎭宇
金敏佑
朴声国
宋大镐
杨秉春
全亨一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114649381A publication Critical patent/CN114649381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法。所述显示装置包括：基底，包括多个像素区域；以及像素，位于所述多个像素区域中的每个中。像素可以包括：像素电路层，位于基底上，并且包括至少一个晶体管；第一电极，位于像素电路层上，并且电连接到晶体管；多个发光元件，位于第一电极上，并且电连接到第一电极；第二电极，位于所述多个发光元件上；以及遮光图案，位于第二电极上，并且包括与所述多个发光元件中的每个对应的多个开口。这里，所述多个像素区域中的每个可以包括与所述多个开口中的每个对应的发射区域和除了发射区域之外的非发射区域。

Description

显示装置及其制造方法
本申请要求于2020年12月17日在韩国知识产权局提交的第10-2020-0177878号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置及其制造方法。
背景技术
随着对信息显示的兴趣的增加和对便携式信息媒介的需求的增加，显示装置的需求和商业化已经被关注。
发明内容
本公开的实施例的方面是为了提供一种能够提高发射效率的显示装置。
此外，本公开的实施例的方面是为了提供一种制造上述显示装置的方法。
根据本公开的实施例的显示装置包括：基底，包括多个像素区域；以及像素，位于所述多个像素区域中的每个中。这里，像素可以包括：像素电路层，位于基底上，并且包括至少一个晶体管；第一电极，位于像素电路层上，并且电连接到晶体管；多个发光元件，位于第一电极上，并且电连接到第一电极；第二电极，位于多个发光元件上；以及遮光图案，位于第二电极上，并且包括与多个发光元件中的每个对应的多个开口。
在实施例中，多个像素区域中的每个可以包括与多个开口中的每个对应的发射区域和除了发射区域之外的非发射区域。
在实施例中，多个发光元件中的每个可以在长度方向上具有第一端和第二端。第一端可以位于发光元件在长度方向上的下端处，并且第二端可以位于发光元件在长度方向上的上端处。
在实施例中，多个发光元件中的每个可以包括：第一半导体层，电连接到第一电极；第二半导体层，接触第二电极，并且电连接到第二电极；以及活性层，位于第一半导体层与第二半导体层之间。
在实施例中，第一半导体层可以包括掺杂有p型掺杂剂的p型半导体层，并且第二半导体层可以包括掺杂有n型掺杂剂的n型半导体层。这里，第一半导体层可以位于第一端处，并且第二半导体层可以位于第二端处。
在实施例中，多个发光元件中的每个的第一端和多个发光元件中的每个的第二端可以在与长度方向交叉的一个方向上具有不同的尺寸。
在实施例中，多个发光元件中的每个的第二端可以在所述一个方向上具有比多个发光元件中的每个的第一端的尺寸大的尺寸。
在实施例中，多个发光元件中的每个还可以包括：绝缘膜，围绕第一半导体层、活性层和第二半导体层中的每个的外周表面；以及反射构件，围绕绝缘膜的外周表面。
在实施例中，反射构件可以在长度方向上具有比多个发光元件中的每个的长度短的高度。这里，反射构件可以部分地围绕绝缘膜的外周表面，并且使绝缘膜的部分暴露于外部。
在实施例中，遮光图案可以包括正感光材料和通过所述多个开口彼此间隔开的多个遮光图案。
在实施例中，位于多个开口之间的多个遮光图案可以在所述一个方向上具有恒定的宽度。可选地，位于多个开口之间的多个遮光图案可以在朝向第二电极的所述一个方向上具有增大的宽度。
在实施例中，显示装置还可以包括位于所述多个开口内并且与多个发光元件中的每个对应的多个光学图案。多个光学图案可以包括负透明感光材料。
在实施例中，显示装置还可以包括：多个颜色转换图案，位于多个开口内，与多个发光元件中的每个对应，并且包括颜色转换颗粒。这里，多个颜色转换图案可以包括负感光材料。颜色转换颗粒可以分散在负感光材料中。
在实施例中，显示装置还可以包括位于多个颜色转换图案上的薄膜封装层。
在实施例中，显示装置还可以包括导电图案，导电图案位于第一电极与多个发光元件中的每个的第一端之间。这里，导电图案可以包括接合金属，以将从多个发光元件发射的光向多个发光元件的上方向反射，并且将所述多个发光元件和第一电极结合。
根据实施例的显示装置的制造方法包括：在基底上形成包括至少一个晶体管的像素电路层；在像素电路层上形成电连接到晶体管的第一电极；将多个发光元件中的每个的一端结合到第一电极；形成使多个发光元件中的每个的另一端暴露的平坦化层；在多个发光元件中的每个的暴露的另一端上形成第二电极；将正感光材料涂覆在第二电极上；以及通过使用从多个发光元件发射的光去除正感光材料的一部分来形成遮光图案，遮光图案包括与多个发光元件对应的多个开口。
根据本公开的实施例的显示装置及其制造方法可以通过使用从发光元件发射的光去除正感光材料的部分来形成包括多个开口的遮光图案，并且布置光学图案或颜色转换图案，从而改善从发光元件发射的光的效率。
另外，根据实施例，通过使用发光元件作为曝光源来形成遮光图案，可以省略曝光所需的单独(或外部)掩模工艺或对准工艺，从而简化了显示装置的制造方法并且降低了制造成本。
另外，根据实施例，通过使用从发光元件发射的光直接在发光元件上形成例如光学图案或颜色转换图案的结构，所述结构可以在发光元件上精确对准，从而进一步改善了从发光元件发射的光的效率。
本公开的实施例的特征和方面不受上面所讨论的限制，并且本公开的实施例的各种附加特征和方面包括在本说明书中。
附图说明
图1是根据本公开的实施例的显示装置的示意性透视图。
图2是图1的显示装置的示意性剖视图。
图3是根据本公开的实施例的显示面板的示意性平面图。
图4是根据本公开的实施例的显示面板的示意性剖视图。
图5是示出根据实施例的包括在图3中所示的一个像素中的组成元件之间的电连接关系的电路图。
图6A是示出根据本公开的实施例的像素的并且示出图5中所示的第一晶体管与发光元件之间的连接结构的示意性剖视图。
图6B是基于图6A的遮光图案和第二电极的从上方观看的像素的示意性平面图。
图6C是沿着图3的线I-I’截取的剖视图。
图7是示意性示出图6A的发光元件中的一个发光元件的透视图。
图8是图7的发光元件的剖视图。
图9是示出根据另一实施例的图6A的像素中的遮光图案的示意性剖视图。
图10A至图10M是顺序地示出图6A的像素的制造方法的剖视图。
图11是根据本公开的另一实施例的像素的示意性剖视图。
图12和图13是示意性示出根据本公开的另一实施例的像素的剖视图。
图14是沿着图3中的线II-II’截取的剖视图。
具体实施方式
对于本领域技术人员将明显的是，在不脱离本公开的精神或范围的情况下，可以在本公开中做出各种修改和变化，在附图中作为示例示出并且在详细描述中说明具体实施例。因此，本公开意图覆盖此公开的修改和变化，只要它们落入本公开及其等同物的范围内。
在整个说明书中，同样的附图标记表示同样的元件。在附图中，为了清楚起见，夸大了结构的尺寸。术语“第一”、“第二”等可以简单地用于描述各种组成元件，但是这些含义可以不限于受限制的含义。上述术语仅用于将一个组成元件与其他组成元件区分开。例如，在所附权利要求的范围内，第一组成元件可以被称为第二组成元件，并且类似地，第二组成元件可以被称为第一组成元件。当说明单数时，除非明确地相反描述，否则它可以被解释为复数含义。
在说明书中，词语“包括”或“具有”用于说明存在特征、数目、工艺、操作、组成元件、部分或它们的组合，并且将理解的是，不预先排除存在一个或更多个其他特征、数目、工艺、操作、组成元件、部分或它们的组合或者添加一个或更多个其他特征、数目、工艺、操作、组成元件、部分或它们的组合的可能性。另外，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在居间元件。在说明书中，将理解的是，当诸如层、膜、区域或基底的元件被称为设置“在”另一元件“上”时，设置方向不限于上方向，并且包括侧方向或下方向。相反，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“之下”时，该元件可以直接在所述另一元件之下，或者也可以存在居间元件。
在本公开中，当一个组件(例如，“第一组件”)被称为与另一组件(例如，“第二组件”)“(可操作地或通信地)结合”/“(可操作地或通信地)结合到”或“连接到”另一组件(例如，“第二组件”)时，应当理解的是，所述一个组件可以直接连接到所述另一组件，或者可以通过另一组件(例如，“第三组件”)连接到所述另一组件。另一方面，当一个组件(例如，“第一组件”)被称为“直接结合”或“直接连接”到另一组件(例如，“第二组件”)时，可以理解的是，在所述一个组件与所述另一组件之间不存在其他组件(例如，“第三组件”)。
在下文中，参照附图，将更详细地描述本公开的实施例和对于本领域技术人员理解本公开的内容有用的其他方面。在下面的描述中，单数形式的术语也可以包括复数形式，除非基于句子的语境仅明确地意图单数形式。
图1是根据本公开的实施例的显示装置DD的示意性透视图，图2是图1的显示装置DD的示意性剖视图，图3是根据本公开的实施例的显示面板DP的示意性平面图，并且图4是根据本公开的实施例的显示面板DP的示意性剖视图。
参照图1至图4，显示装置DD可以包括显示面板DP和窗WD。
当显示装置DD是具有形成在其至少一个表面上的显示表面的电子装置(诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机、可穿戴装置等)时，本公开可以应用于显示装置DD。
显示装置DD可以设置为各种形状，例如，具有两对彼此平行的边的矩形板的形状，但是本公开不限于此。当显示装置DD设置为矩形形状的板时，两对边中的一对边可以设置得比另一对边长。在附图中，显示装置DD被示出为具有直的边缘部分，但是本公开不限于此。根据实施例，设置为矩形板的形状的显示装置DD可以在一条长边和一条短边接触的边缘部分处具有圆形(倒圆)形状。
在本公开的实施例中，为了便于描述，示出了其中显示装置DD呈具有一对长边和一对短边的矩形形状的情况，并且将长边的延伸方向称为第二方向DR2，将短边的延伸方向称为第一方向DR1，将与长边的延伸方向和短边的延伸方向垂直的方向(或剖视图中的竖直方向)称为第三方向DR3。第一方向至第三方向DR1、DR2和DR3可以分别指由第一方向至第三方向DR1、DR2和DR3指示的方向。
在本公开的实施例中，显示装置DD的至少一部分可以具有柔性，并且显示装置DD可以在具有柔性的部分处折叠。
显示装置DD可以包括用于显示图像的显示区域DD_DA和设置在显示区域DD_DA的至少一侧处的非显示区域DD_NDA。非显示区域DD_NDA是不显示图像的区域。然而，本公开不限于此。根据实施例，显示区域DD_DA的形状和非显示区域DD_NDA的形状可以相对地设计。
根据实施例，显示装置DD可以包括感测区域和非感测区域。显示装置DD不仅可以通过感测区域显示图像，而且可以感测显示表面(或输入表面)上的触摸输入或者感测从前方入射的光。非感测区域可以沿着感测区域的边缘或外围围绕感测区域，但是这是示例，并且本公开不限于此。根据实施例，显示区域DD_DA的一部分可以对应于感测区域。
显示面板DP可以显示图像。显示面板DP可以包括能够自发射的显示面板，诸如使用有机发光二极管(OLED)作为发光元件的有机发光显示面板(OLED面板)、使用超小发光二极管作为发光元件的超小发光二极管显示面板(例如，纳米级LED显示面板)以及使用量子点和有机发光二极管(OLED)的量子点有机发光显示面板(QD OLED面板)。另外，显示面板DP可以包括非发光显示面板，诸如液晶显示面板(LCD面板)、电泳显示面板(EPD面板)和电润湿显示面板(EWD面板)。当非发光显示面板用作显示面板DP时，显示装置DD可以包括向显示面板DP供应光的背光单元。
显示面板DP可以包括基底SUB和设置在基底SUB上的多个像素PXL。
基底SUB可以包括具有大致矩形形状的一个区域。然而，设置在基底SUB上(或中)的区域的数量可以与上述实施例不同，并且基底SUB的形状可以根据设置在基底SUB上(或中)的区域而不同。
基底SUB可以由诸如玻璃或树脂的绝缘材料制成。另外，基底SUB可以由具有柔性的材料形成以弯曲或折叠，并且可以具有单层结构或多层结构。例如，柔性材料可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。然而，构成基底SUB的材料不限于上述实施例。
基底SUB可以包括显示区域DA和沿着显示区域DA的边缘或外围围绕显示区域DA的非显示区域NDA。显示区域DA可以是其中设置有像素PXL以显示图像的区域，并且非显示区域NDA可以是其中不设置有像素PXL并且不显示图像的区域。
基底SUB(或显示面板DP)的显示区域DA可以对应于显示装置DD的显示区域DD_DA，并且基底SUB(或显示面板DP)的非显示区域NDA可以对应于显示装置DD的非显示区域DD_NDA。
用于驱动像素PXL的驱动器以及用于将像素PXL和驱动器连接的线的一部分可以设置在非显示区域NDA中。非显示区域NDA可以对应于显示装置DD的边框区域。
像素PXL可以设置在基底SUB的显示区域DA中。像素PXL中的每个可以是显示图像的最小单元。像素PXL可以包括发射白光和/或彩色光的发光元件。像素PXL中的每个可以发射红色光、绿色光和蓝色光中的一种，但不限于此，并且可以发射诸如青色、品红色、黄色等的颜色的光。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1交叉的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置形式没有特别限制，并且可以以各种形式布置。在附图中，像素PXL被示出为具有矩形形状，但是本公开不限于此，并且像素PXL可以被修改为各种形状。此外，当设置多个像素PXL时，像素PXL可以被设置为具有不同的面积(或尺寸)。例如，在像素PXL发射不同颜色的光的情况下，对于每种颜色，像素PXL可以以不同的面积(或尺寸)或者以不同的形状设置。
驱动器通过线单元向像素PXL中的每个提供信号，并且控制像素PXL的驱动。在图3中，为了便于描述，省略了线单元，并且稍后将参照图5描述线单元。
显示面板DP可以包括顺序地设置在基底SUB上的像素电路层PCL、显示元件层DPL和薄膜封装层TFE。
像素电路层PCL可以设置在基底SUB上，并且可以包括多个晶体管以及连接到晶体管的信号线。例如，每个晶体管可以具有顺序地堆叠的半导体层、栅电极以及源/漏电极，且绝缘层位于它们之间。半导体层可以包括非晶硅、多晶硅、低温多晶硅和有机半导体。栅电极和源/漏电极可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)中的一种，但是本公开不限于此。此外，像素电路层PCL可以包括至少一个绝缘层。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括发射光的发光元件。发光元件可以是例如有机发光二极管(OLED)，但是本公开不限于此。根据一些实施例，发光元件可以是包括无机发光材料的无机发光元件或者通过使用量子点改变发射的光的波长来发射光的发光元件(例如，量子点显示元件)。
薄膜封装层TFE可以选择性地设置在显示元件层DPL上。薄膜封装层TFE可以是封装基底或者可以是由多层制成的封装层。当薄膜封装层TFE呈封装层的形式时，薄膜封装层TFE可以包括无机层和/或有机层。例如，薄膜封装层TFE可以呈其中无机层、有机层和无机层顺序堆叠的形式。薄膜封装层TFE可以防止外部空气和湿气渗透到显示元件层DPL和像素电路层PCL中。
另外，用于保护显示面板DP的暴露的表面的窗WD可以设置在显示面板DP上。窗WD可以保护显示面板DP免受外部冲击，并且可以向使用者提供输入表面和/或显示表面。窗WD可以使用光学透明的粘合构件OCA结合到显示面板DP。
窗WD可以具有从玻璃基底、塑料膜和塑料基底中选择的多层结构。这种多层结构可以通过使用连续工艺或者使用粘合层的接合工艺形成。窗WD可以具有整体柔性或局部柔性。
触摸传感器可以设置在显示面板DP与窗WD之间。触摸传感器可以直接设置在显示面板DP中的其上显示图像的表面上，以接收使用者的触摸输入。在本公开的实施例中，“直接设置”可以表示通过连续工艺形成，并且可以排除使用单独的粘合层附着。例如，根据本公开的一个或更多个实施例，触摸传感器可以与显示面板DP一体地形成。
图5是示出根据实施例的包括在图3中所示的一个像素中的组成元件之间的电连接关系的电路图。
例如，图5示出了可以应用于有源显示装置的像素PXL中包括的组成元件之间的电连接关系。然而，本公开的实施例可以应用于的像素PXL中包括的组成元件的类型不限于此。
在图5中，不仅图3中所示的像素PXL中的每个中包括的组成元件被称为像素PXL，而且其中设置有组成元件的区域也被称为像素PXL。根据实施例，图5中所示的像素PXL可以是设置在图3的显示面板DP中的像素PXL中的任何一个，并且像素PXL可以具有彼此基本相同或相似的结构。
参照图3和图5，一个像素PXL(在下文中称为“像素”)可以包括产生具有与数据信号对应的亮度的光的发射单元(或发射部分)EMU。另外，像素PXL还可以选择性地包括用于驱动发射单元EMU的像素电路PXC。
根据实施例，发射单元EMU可以包括连接在第一电力线PL1与第二电力线PL2之间的至少一个发光元件LD，第一电力线PL1被施加有第一驱动电源VDD的电压，第二电力线PL2被施加有第二驱动电源VSS的电压。例如，发射单元EMU可以包括通过像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2以及连接在第一电极EL1与第二电极EL2之间的发光元件LD。在实施例中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
在实施例中，包括在发射单元EMU中的发光元件LD可以包括连接到第一驱动电源VDD的一端和连接到第二驱动电源VSS的另一端。根据实施例，发光元件LD的一端可以与第一电极EL1一体地设置以连接到第一电极EL1，并且发光元件LD的另一端可以与第二电极EL2一体地设置以连接到第二电极EL2。第一驱动电源VDD和第二驱动电源VSS可以具有彼此不同的电位。在这种情况下，在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为大于或等于发光元件LD的阈值电压。
如上所述，发光元件LD可以构成发射单元EMU的有效光源。
发光元件LD可以发射具有与通过像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与对应帧数据的灰度值对应的驱动电流供应给发射单元EMU。供应给发射单元EMU的驱动电流可以流过发光元件LD。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发射单元EMU可以发射光。
像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i行(i是大于零的自然数)和第j列(j是大于零的自然数)时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。根据实施例，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路PXC的结构不限于图5中所示的实施例。
像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(例如，驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以经由发射单元EMU的第一电极EL1电连接到发光元件LD。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应给发光元件LD的驱动电流的量。
第二晶体管T2(例如，开关晶体管)的第一端子可以连接到第j数据线Dj，并且第二晶体管T2的第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，当第二晶体管T2的第一端子是源电极时，第二晶体管T2的第二端子可以是漏电极。第二晶体管T2的栅电极可以连接到第i扫描线Si。
当从第i扫描线Si供应可以导通第二晶体管T2的栅极导通电压(例如，低电压)的扫描信号时，第二晶体管T2可以导通，以将第j数据线Dj和第一节点N1电连接。此时，对应帧的数据信号被供应给第j数据线Dj，因此，数据信号传输到第一节点N1。传输到第一节点N1的数据信号被充给存储电容器Cst。例如，存储电容器Cst可以保持与传输到第一节点N1的数据信号对应的电荷。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且存储电容器Cst的另一个电极可以连接到第一节点N1。存储电容器Cst可以充有与供应给第一节点N1的数据信号对应的电压(或保持与供应给第一节点N1的数据信号对应的电荷)，并保持所充电压直到供应下一帧的数据信号。
在图5中，像素电路PXC被示出为包括用于将数据信号传输到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流传输到发光元件LD的第一晶体管T1。
然而，本公开不限于此，并且像素电路PXC的结构可以被各种改变。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件等)或其他电路元件(诸如用于升高第一节点N1的电压的升压电容器等)。
图6A是示出根据本公开的实施例的像素PXL的并且示出图5中所示的第一晶体管T1与发光元件LD之间的连接结构的示意性剖视图，图6B是基于图6A的遮光图案LBP和第二电极EL2的从上方观看的像素PXL的示意性平面图，图6C是沿着图3的线I-I’截取的剖视图，图7是示意性示出图6A的发光元件LD中的一个发光元件LD的透视图，图8是图7的发光元件LD的剖视图，并且图9是示出根据另一实施例的图6A的像素PXL中的遮光图案LBP的示意性剖视图。
在本公开的实施例中，为了便于描述，在剖视图中与基底SUB的主表面平行的方向被称为第一方向DR1，在剖视图中与发光元件LD的长度L的方向平行(或与基底SUB的厚度方向平行)的方向被称为第三方向DR3，并且与第一方向DR1和第三方向DR3垂直的方向(或平面图中的竖直方向)被称为第二方向DR2。第一方向至第三方向DR1、DR2和DR3可以分别指由第一方向至第三方向DR1、DR2和DR3指示的方向。
在图6A、图6C和图9中，一个像素PXL被简化地示出，诸如将每个电极示出为单层的电极，将每个绝缘层示出为单层的绝缘层等，但是本公开不限于此。
参照图6A至图9，根据实施例的像素PXL可以设置在每个像素区域PXA中，每个像素区域PXA设置在基底SUB的显示区域DA中。上述像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
因为基底SUB具有与参照图3描述的基底SUB的构造相同的构造，所以将省略其详细描述。
多个绝缘层和多个导电层可以设置在基底SUB上。绝缘层可以包括例如顺序地设置在基底SUB上的缓冲层BFL、第一栅极绝缘层GI1和第二栅极绝缘层GI2、第一层间绝缘层ILD1和第二层间绝缘层ILD2、保护层PSV、平坦化层PLL和绝缘层INS。导电层可以包括例如设置在第一栅极绝缘层GI1上的第一导电层、设置在第二栅极绝缘层GI2上的第二导电层、设置在第一层间绝缘层ILD1和第二层间绝缘层ILD2上的第三导电层、设置在平坦化层PLL上的第四导电层以及设置在绝缘层INS上的第五导电层。然而，设置在基底SUB上的绝缘层和导电层不限于上述实施例，并且根据一些实施例，除了所述绝缘层和所述导电层之外还可以设置其他绝缘层和其他导电层。
像素电路层PCL可以包括缓冲层BFL、设置在缓冲层BFL上的像素电路(参照图5中的“PXC”)、保护层PSV和平坦化层PLL。
缓冲层BFL可以设置和/或形成在基底SUB的一个表面上。缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以包括包含无机材料的无机绝缘层。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)等的金属、半金属的氧化物、氮化物和氮氧化物中的至少一种。缓冲层BFL虽然可以设置为单层，但是也可以设置为具有至少双层的多层。当缓冲层BFL设置为多层时，多层中的每层可以由相同的材料或不同的材料形成。根据基底SUB的材料和工艺条件，可以省略缓冲层BFL。
晶体管T可以包括控制发光元件LD的驱动电流的驱动晶体管Tdr和电连接到驱动晶体管Tdr的开关晶体管。然而，本公开不限于此，并且除了驱动晶体管Tdr和开关晶体管之外，像素电路PXC还可以包括执行其他功能的电路元件。驱动晶体管Tdr可以是参照图5描述的第一晶体管T1，并且开关晶体管可以是参照图5描述的第二晶体管T2。在下面的实施例中，当对驱动晶体管Tdr和开关晶体管进行共同命名时，将它们称为晶体管T。
晶体管T可以包括半导体图案SCL、第一栅电极GE1、第一端子ET1和第二端子ET2。第一端子ET1可以是源电极和漏电极中的一个，并且第二端子ET2可以是源电极和漏电极中的另一个。例如，第一端子ET1可以是源电极，并且第二端子ET2可以是漏电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括接触第一端子ET1的第一接触区和接触第二端子ET2的第二接触区。第一接触区与第二接触区之间的区域可以是沟道区。沟道区可以在第三方向DR3上与对应晶体管T的第一栅电极GE1叠置。半导体图案SCL可以由多晶硅、非晶硅、氧化物半导体等制成。沟道区可以是例如不掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区和第二接触区可以是掺杂有杂质的半导体图案。
第一栅极绝缘层GI1可以设置在半导体图案SCL和缓冲层BFL上。第一栅电极GE1可以设置和/或形成在第一栅极绝缘层GI1上，以与半导体图案SCL的沟道区对应。第一栅电极GE1可以设置在第一栅极绝缘层GI1上，并且可以在第三方向DR3上与半导体图案SCL的沟道区叠置。在实施例中，第一栅电极GE1可以是第一导电层。第一栅电极GE1可以形成为单层结构，或者可以形成为具有至少双层的多层结构以降低线电阻，单层结构由从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及它们的合金或它们的混合物组成的组中选择的单一材料制成，多层结构由诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料制成。
第一栅极绝缘层GI1可以是包括无机材料的无机绝缘层。例如，第一栅极绝缘层GI1可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)等的金属、半金属的氧化物、氮化物和氮氧化物中的至少一种。然而，第一栅极绝缘层GI1的材料不限于上述实施例。根据实施例，第一栅极绝缘层GI1可以由包括有机材料的有机绝缘层形成。第一栅极绝缘层GI1虽然可以设置为单层，但是可以设置为至少双层的多层。第二栅极绝缘层GI2、第一层间绝缘层ILD1和第二层间绝缘层ILD2可以顺序地设置在第一栅极绝缘层GI1和晶体管T的第一栅电极GE1上。
第一端子ET1和第二端子ET2可以设置和/或形成在第一层间绝缘层ILD1上，并且可以分别通过顺序地穿透第一栅极绝缘层GI1和第二栅极绝缘层GI2以及第一层间绝缘层ILD1的对应接触孔接触半导体图案SCL的第一接触区和第二接触区。例如，第一端子ET1可以接触半导体图案SCL的第一接触区，并且第二端子ET2可以接触半导体图案SCL的第二接触区。第一端子ET1和第二端子ET2中的每个可以包括与第一栅电极GE1的材料相同的材料或者从例如作为第一栅电极GE1的组成材料所讨论的材料中选择的至少一种材料。在实施例中，上述第一端子ET1和第二端子ET2可以是设置和/或形成在基底SUB上的第三导电层。
第一层间绝缘层ILD1可以包括与第一栅极绝缘层GI1的材料相同的材料，或者可以包括从例如作为第一栅电极GE1的组成材料所讨论的材料中选择的至少一种材料。
在上述实施例中，晶体管T的第一端子ET1和第二端子ET2被描述为通过顺序地穿透第一栅极绝缘层GI1和第二栅极绝缘层GI2以及第一层间绝缘层ILD1的对应接触孔电连接到半导体图案SCL的单独的电极，然而，本公开不限于此。根据实施例，晶体管T的第一端子ET1可以是与对应的半导体图案SCL的沟道区相邻的第一接触区，并且晶体管T的第二端子ET2可以是与对应的半导体图案SCL的沟道区相邻的第二接触区。在这种情况下，晶体管T的第一端子ET1可以通过诸如桥接电极等的单独的连接装置电连接到对应像素PXL的发光元件LD。
在实施例中，晶体管T可以由低温多晶硅薄膜晶体管形成，但是本公开不限于此。根据实施例，晶体管T可以由氧化物半导体薄膜晶体管形成。此外，在上述实施例中，将晶体管T是具有顶栅结构的薄膜晶体管的情况描述为实施例，但是本公开不限于此，并且晶体管T的结构可以被各种改变。
此外，像素电路层PCL还可以包括位于第一栅极绝缘层GI1上的驱动电压线DVL、位于第二栅极绝缘层GI2上并且在第三方向DR3上与晶体管T的第一栅电极GE1叠置的第二栅电极GE2以及位于第一层间绝缘层ILD1和第二层间绝缘层ILD2上的桥接图案BRP。
驱动电压线DVL可以从外部电源接收合适的信号(例如，设定信号或预定信号)(或电压)。例如，驱动电压线DVL可以是参照图5描述的第二电力线PL2，并且第二驱动电源VSS(参照图5)的电压可以从外部电源施加到驱动电压线DVL。驱动电压线DVL可以通过桥接图案BRP电连接到显示元件层DPL的一部分。例如，驱动电压线DVL可以通过桥接图案BRP电连接到设置在显示元件层DPL中的第二电极EL2。因此，通过驱动电压线DVL施加的第二驱动电源VSS的电压可以施加到第二电极EL2。
驱动电压线DVL可以设置和/或形成在第一栅极绝缘层GI1上。在实施例中，驱动电压线DVL可以是第一导电层，可以与第一栅电极GE1设置在同一层上，可以包括与第一栅电极GE1的材料相同的材料，并且可以与第一栅电极GE1通过同一工艺形成。然而，本公开不限于此，并且根据实施例，驱动电压线DVL可以与设置在像素电路层PCL中的任何一个导电层设置在同一层处。也就是说，驱动电压线DVL在像素电路层PCL中的位置可以被各种改变。
桥接图案BRP可以设置和/或形成在第一层间绝缘层ILD1和第二层间绝缘层ILD2之上。然而，本公开不限于此，并且根据实施例，当省略第二层间绝缘层ILD2时，桥接图案BRP可以仅设置和/或形成在第一层间绝缘层ILD1上。桥接图案BRP可以通过顺序地穿过第一层间绝缘层ILD1和第二栅极绝缘层GI2的接触孔电连接到驱动电压线DVL。如图6C中所示，桥接图案BRP可以在非显示区域NDA中电连接到显示元件层DPL的第二电极EL2。例如，在非显示区域NDA中，桥接图案BRP可以通过顺序地穿过保护层PSV、平坦化层PLL和绝缘层INS的接触孔电连接到设置在绝缘层INS上的第二电极EL2。在实施例中，桥接图案BRP可以是将显示元件层DPL的第二电极EL2和像素电路层PCL的驱动电压线DVL电连接的中间介质。根据实施例，可以省略桥接图案BRP。在这种情况下，驱动电压线DVL可以电接触显示元件层DPL的第二电极EL2，并且施加到驱动电压线DVL的第二驱动电源VSS的电压可以直接传输到第二电极EL2。
桥接图案BRP可以包括导电材料(或合适的材料)。例如，桥接图案BRP可以形成为单层结构，或者可以形成为具有至少双层的多层结构以降低线电阻，单层结构由从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及它们的合金或它们的混合物组成的组中选择的单一材料制成，多层结构由诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的低电阻材料制成。
桥接图案BRP的至少一部分可以与晶体管T的第一端子ET1和第二端子ET2设置在同一层处，可以包括与晶体管T的第一端子ET1和第二端子ET2的材料相同的材料，并且可以与晶体管T的第一端子ET1和第二端子ET2通过同一工艺形成，但是本公开不限于此。
第二层间绝缘层ILD2可以部分地设置和/或形成在第一层间绝缘层ILD1上，并且根据实施例可以省略第二层间绝缘层ILD2。第二层间绝缘层ILD2可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
第二栅电极GE2可以设置和/或形成在第二栅极绝缘层GI2上，并且可以在第三方向DR3上与第一栅电极GE1叠置。在实施例中，第二栅电极GE2可以是设置在第一导电层与第三导电层之间的第二导电层。第二栅电极GE2可以是另一晶体管的栅电极、电力线或信号线，或者可以与另一电极形成电容器。第二栅电极GE2可以包括与第一栅电极GE1的材料相同的材料，或者可以包括从例如作为第一栅电极GE1的组成材料所讨论的材料中选择的至少一种材料。
第二栅极绝缘层GI2可以包括与第一栅极绝缘层GI1的材料相同的材料，或者可以包括从例如作为第一栅极绝缘层GI1的组成材料所讨论的材料中选择的至少一种材料。
保护层PSV可以设置和/或形成在晶体管T和桥接图案BRP上。例如，保护层PSV可以设置和/或形成在第一层间绝缘层ILD1的至少一部分和桥接图案BRP的至少一部分上。
保护层PSV可以设置为包括有机绝缘层、无机绝缘层和设置在无机绝缘层上的有机绝缘层的形式。例如，无机绝缘层可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的金属、半金属的氧化物、氮化物和氮氧化物中的至少一种。例如，有机绝缘层可以包括从由聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂组成的组中选择的至少一种。
在实施例中，保护层PSV可以具有使驱动晶体管Tdr的第一端子ET1暴露到外部的接触孔CH，并且可以部分地开口以使桥接图案BRP的一部分暴露。
平坦化层PLL可以设置和/或形成在保护层PSV以及桥接图案BRP的在第一方向DR1上位于保护层PSV与第二层间绝缘层ILD2之间的暴露的部分上。
平坦化层PLL可以减轻由于设置在平坦化层PLL下面的组成元件而引起的台阶差。为此，平坦化层PLL可以由包括有机材料的有机绝缘层形成。在这种情况下，平坦化层PLL可以包括与保护层PSV的材料相同的材料，或者可以包括从例如作为保护层PSV的组成材料所讨论的材料中选择的至少一种材料。平坦化层PLL可以包括与保护层PSV的使驱动晶体管Tdr的第一端子ET1暴露到外部的接触孔CH对应的接触孔CH。根据所描述的实施例，可以省略平坦化层PLL。
显示元件层DPL可以设置在平坦化层PLL上。
显示元件层DPL可以包括第一电极EL1、多个发光元件LD、绝缘层INS和第二电极EL2。
第一电极EL1可以设置和/或形成在像素电路层PCL上。第一电极EL1可以电连接到发光元件LD中的每个的第一端EP1。第二电极EL2可以设置在发光元件LD上，并且可以电连接到发光元件LD中的每个的第二端EP2。当在剖面中观看时，第一电极EL1和第二电极EL2可以彼此面对，且发光元件LD置于第一电极EL1与第二电极EL2之间。
第一电极EL1可以通过顺序地穿透保护层PSV和平坦化层PLL的接触孔CH电连接到驱动晶体管Tdr的第一端子ET1。在实施例中，第一电极EL1可以是阳极。第一电极EL1可以是参照图5描述的第一电极EL1。
第一电极EL1可以由具有期望反射率(例如，设定反射率或预定反射率)的材料形成，使得从发光元件LD中的每个发射的光可以在显示装置(例如，图1中的“DD”)的图像显示方向(例如，正面方向)上传播。例如，第一电极EL1可以由具有期望反射率(例如，设定反射率或预定反射率)的导电材料(或物质)制成。导电材料(或物质)可以包括适于将从发光元件LD发射的光向显示装置DD的图像显示方向(或期望方向)反射的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及它们的合金的金属。根据实施例，第一电极EL1可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物以及诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物。当第一电极EL1包括透明导电材料(或物质)时，可以添加由不透明金属制成的用于将从发光元件LD中的每个发射的光向显示装置DD的图像显示方向反射的单独的导电层。然而，第一电极EL1的材料不限于上述材料。
第一电极EL1可以设置和/或形成为单层，但是本公开不限于此。根据所描述的实施例，第一电极EL1可以设置和/或形成为其中金属、合金、导电氧化物和导电聚合物中的至少两种材料堆叠的多层。第一电极EL1可以由至少双层的多层形成，以使在将信号(或电压)传输到发光元件LD中的每个的第一端EP1时由于信号延迟引起的失真减小或最小化。例如，第一电极EL1可以形成为以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序依次堆叠的多层。在实施例中，第一电极EL1可以是第四导电层。
发光元件LD可以设置在第一电极EL1上。
发光元件LD可以以与导电图案CP的接合的状态设置在第一电极EL1上。例如，导电图案CP可以设置在第一电极EL1与发光元件LD之间。如图7和图8中所示，发光元件LD中的每个可以包括第一半导体层11、第二半导体层13和设置在第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD中的每个可以实现其中第二半导体层13、活性层12和第一半导体层11在第三方向DR3上顺序堆叠的发光堆叠件10。
发光元件LD中的每个可以设置为在一个方向(例如，第三方向DR3)上延伸的形状。当发光元件LD中的每个的延伸方向是长度L的方向时，每个发光元件LD可以包括第一端EP1(或下端)和第二端EP2(或上端)。在实施例中，长度L的方向可以平行于第三方向DR3。第一半导体层11和第二半导体层13中的一个可以设置在每个发光元件LD的第一端EP1(或下端)上，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD中的每个的第二端EP2(或上端)上。例如，第二半导体层13可以设置在每个发光元件LD的第一端EP1(或下端)上，并且第一半导体层11可以设置在第二端EP2(或上端)上。
每个发光元件LD可以设置为各种形状。例如，每个发光元件LD可以具有在长度L的方向上长(即，长宽比大于1)的棒状形状、条状形状或柱形状。对于另一示例，每个发光元件LD可以具有在长度L的方向上短(即，长宽比小于1)的棒状形状、条状形状或柱形状。对于另一示例，每个发光元件LD可以具有长宽比为1的棒状形状、条状形状或柱形状。
在实施例中，每个发光元件LD可以具有其中第一端EP1的直径D1和第二端EP2的直径D2彼此不同柱形状。例如，每个发光元件LD可以具有其中第一端EP1的直径D1小于第二端EP2的直径D2的柱形状。例如，每个发光元件LD可以具有其中直径随着其在长度L的方向(或第三方向DR3)上向上而增大的圆台形状。
每个发光元件LD在长度L的方向上的长度L可以大于或小于第一端EP1的直径D1(或第一剖面的宽度)和第二端EP2的直径D2(或第二剖面的宽度)。例如，每个发光元件LD的长度L可以大于第一端EP1的直径D1并且小于第二端EP2的直径D2。然而，本公开不限于此，并且根据所描述的实施例，每个发光元件LD的长度L可以与第一端EP1的直径D1或第二端EP2的直径D2相同。上述发光元件LD中的每个可以包括例如以超小尺寸制造以具有约纳米级至微米级的直径和/或长度L的发光二极管(LED)。
每个发光元件LD的尺寸可以被各种改变，以满足应用每个发光元件LD的发光装置或自发光显示装置的要求(或设计条件)。
第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr、Ba等的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此，并且各种其他材料可以构成第二半导体层13。第二半导体层13可以包括与活性层12接触的上表面和在发光元件LD的第一端EP1处在每个发光元件LD的长度L的方向上暴露于外部的下表面。
活性层12可以设置在第二半导体层13上，并且可以形成为单量子阱结构或多量子阱结构。例如，当活性层12形成为多量子阱结构时，活性层12可以具有势垒层、应变增强层和阱层周期性地堆叠为一个单元的结构。因为应变增强层具有比势垒层的晶格常数小的晶格常数，所以它可以进一步增强施加到阱层的应变(例如压缩应变)。然而，活性层12的结构不限于上述实施例。
活性层12可以发射具有400nm至900nm的波长的光，并且可以使用双异质结构。在本公开的一个实施例中，掺杂有导电掺杂剂的覆盖层可以在每个发光元件LD的长度L的方向上形成在活性层12上和/或下面。例如，覆盖层可以由AlGaN层或InAlGaN层形成。根据实施例，可以使用诸如AlGaN、AlInGaN等的材料来形成活性层12，并且各种材料可以构成活性层12。活性层12可以包括与第二半导体层13接触的第一表面和与第一半导体层11接触的第二表面。
当将信号(或电压)施加到每个发光元件LD的第一端EP1和第二端EP2(或施加在每个发光元件LD的第一端EP1与第二端EP2之间)时，电子-空穴对在活性层12中结合以在每个发光元件LD中发光。通过使用该原理控制从每个发光元件LD发射的光，每个发光元件LD可以用作包括显示装置DD的像素PXL的各种发光装置的光源(或发光源)。
第一半导体层11可以设置在活性层12上，并且可以包括与第二半导体层13的类型不同的类型的半导体层。例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，构成第一半导体层11的材料不限于此，并且各种其他材料可以构成第一半导体层11。第一半导体层11可以包括与活性层12接触的下表面和在发光元件LD的第二端EP2处在每个发光元件LD的长度L的方向上暴露于外部的上表面。第一半导体层11的上表面可以是每个发光元件LD的第二端EP2(或上端)。
在一个实施例中，第二半导体层13和第一半导体层11可以在每个发光元件LD的长度L的方向(或第三方向DR3)上具有不同的厚度。例如，第一半导体层11可以在每个发光元件LD的长度L的方向(或第三方向DR3)上具有比第二半导体层13相对厚的厚度。因此，每个发光元件LD的活性层12可以设置为距第二半导体层13的下表面(例如，第一端EP1)比距第一半导体层11的上表面(例如，第二端EP2)近。
尽管第一半导体层11和第二半导体层13中的每个被示出为由单层组成，但是本公开不限于此。在一个实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层，例如，覆盖层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是应变减轻层，应变减轻层设置在具有不同晶格结构的半导体层之间并且用作用于减小晶格常数的差异的缓冲层。TSBR层可以由诸如p-GaInP、p-AlInP、p-AlGaInP等的p型半导体层组成，但是本公开不限于此。
根据所描述的实施例，除了上述第一半导体层11、活性层12和第二半导体层13之外，每个发光元件LD还可以包括设置在第二半导体层13下面(例如，设置在第一端EP1处)的接触电极(在下文中称为“第一接触电极”)。另外，根据另一实施例，每个发光元件LD还可以包括设置在第一半导体层11上(例如，设置在第二端EP2处)的另一接触电极(在下文中称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是本公开不限于此。根据实施例，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括单独使用或与铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及它们的氧化物或合金组合使用的不透明金属，但是本公开不限于此。根据实施例，第一接触电极和第二接触电极可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明或半透明的。因此，由每个发光元件LD产生的光可以透射过第一接触电极和第二接触电极中的每个以发射到发光元件LD的外部。根据实施例，当由每个发光元件LD产生的光穿过除了每个发光元件LD的两端EP1和EP2之外的区域发射到发光元件LD外部而不透射过第一接触电极和第二接触电极时，第一接触电极和第二接触电极可以包括不透明金属。
在一个实施例中，每个发光元件LD还可以包括沿着长度L覆盖发光元件LD的外周表面的绝缘膜14。然而，根据所描述的实施例，可以省略绝缘膜14，并且绝缘膜14可以设置为覆盖发光堆叠件10的仅一部分。
绝缘膜14可以防止当活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。另外，绝缘膜14可以使发光元件LD的表面缺陷减少或最小化，从而改善发光元件LD的寿命和发光效率。另外，当多个发光元件LD紧密地设置时，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。只要防止活性层12与外部导电材料短路，就不限制是否设置绝缘膜14。
绝缘膜14可以设置为完全覆盖包括第二半导体层13、活性层12和第一半导体层11的发光堆叠件10的外周表面(例如，外圆周表面)的形式。
在上述实施例中，已经将绝缘膜14描述为完全覆盖第二半导体层13、活性层12和第一半导体层11中的每个的外周表面(例如，外圆周表面)的形式，但是本公开不限于此。根据实施例，当每个发光元件LD包括第一接触电极时，绝缘膜14可以完全覆盖第一接触电极、第二半导体层13、活性层12和第一半导体层11中的每个的外周表面(例如，外圆周表面)。另外，根据另一实施例，绝缘膜14可以不完全覆盖第一接触电极的外周表面(例如，外圆周表面)，或者可以仅覆盖第一接触电极的外周表面(例如，外圆周表面)的一部分，并且可以不覆盖第一接触电极的外周表面(例如，外圆周表面)的其余部分。此外，根据所描述的实施例，当第一接触电极设置在每个发光元件LD的第一端EP1(或下端)处，并且第二接触电极设置在每个发光元件LD的第二端EP2(或上端)处时，绝缘膜14可以使第一接触电极和第二接触电极中的每个的至少一部分暴露。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、钛锶氧化物(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、烷氧基铝(Alucone)聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)、氮化钒(VN)等组成的组中选择的至少一种绝缘材料，但是本公开不限于此，并且具有绝缘性质的各种材料可以用作绝缘膜14的材料。这里，氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)
绝缘膜14可以设置为单层的形式或者设置为包括至少双层的多层的形式。例如，当绝缘膜14由包括顺序堆叠的第一层和第二层的双层形成时，第一层和第二层可以由不同的材料(或物质)形成，并且可以通过不同的工艺形成。根据实施例，第一层和第二层可以包括相同的材料，并且可以通过连续工艺形成。
在一些实施例中，每个发光元件LD还可以包括覆盖绝缘膜14的外周表面(或外圆周表面)的反射构件15。
反射构件15可以由具有期望反射率(例如，设定反射率或预定反射率)的材料形成，使得从每个发光元件LD发射的光可以在图像显示方向上传播的同时聚焦在特定区域处。例如，反射构件15可以由具有期望反射率(例如，设定反射率或预定反射率)的导电材料(或物质)形成。反射构件15可以包括不透明金属。反射构件15可以包括与第一电极EL1的材料相同的材料，或者可以包括从例如作为第一电极EL1的组成材料所讨论的材料中选择的至少一种材料。
在一个实施例中，反射构件15可以在相对于第三方向DR3倾斜的倾斜方向上具有恒定的倾斜度，以使从每个发光元件LD的活性层12发射的光校准到特定区域。如上所述，因为每个发光元件LD具有其直径随着在长度L的方向(或第三方向DR3)上向上而增大的圆台形状，所以当在剖面中观看时，覆盖发光堆叠件10的外周表面(例如，外圆周表面)的绝缘膜14和覆盖绝缘膜14的外周表面(例如，外圆周表面)的反射构件15可以具有恒定的倾斜度。例如，当反射构件15具有恒定倾斜度时，从每个发光元件LD的活性层12发射的光可以被反射构件15反射以仅聚焦在特定区域中。也就是说，反射构件15可以使从每个发光元件LD的活性层12径向发射的光聚焦到特定区域。
上述反射构件15可以部分地覆盖绝缘膜14的外周表面(例如，外圆周表面)以使绝缘膜14的一部分暴露。在这种情况下，反射构件15在第三方向DR3上的高度h可以小于每个发光元件LD的长度L。反射构件15的一端(或下端)可以与每个发光元件LD的第一端EP1设置在同一线处(或同一平面上)，并且反射构件15的另一端(或上端)可以在第三方向DR3上设置在每个发光元件LD的第二端EP2下面。
在每个发光元件LD中，包括不同类型的半导体层的第二半导体层13和第一半导体层11可以设置为在长度L的方向(或第三方向DR3)上彼此面对。例如，在一些实施例中，在每个发光元件LD中，第二半导体层13和第一半导体层11可以在长度L的方向上设置在活性层12的相对表面处。第二半导体层13可以设置在每个发光元件LD的第一端EP1(或下端)处，并且第一半导体层11可以设置在对应的发光元件LD的第二端EP2(或上端)处。每个发光元件LD可以是其中第二半导体层13、活性层12和第一半导体层11在长度L的方向(或第三方向DR3)上顺序堆叠的竖直结构的发光元件。
上述发光元件LD中的每个可以用作各种显示装置DD的发光源(或光源)。上述发光元件LD可以接合到导电图案CP以设置在第一电极EL1上。
导电图案CP可以设置和/或形成在第一电极EL1上。导电图案CP可以是接合到发光元件LD的接合金属。在实施例中，导电图案CP可以用作用于在显示装置DD的图像显示方向上引导从发光元件LD发射的光的反射构件。为此，导电图案CP可以由具有期望反射率(例如，设定反射率或预定反射率)的不透明导电材料制成。导电图案CP可以包括与第一电极EL1的材料相同的材料，或者可以包括从例如作为第一电极EL1的组成材料所讨论的材料中选择的至少一种材料。发光元件LD中的每个的第一端EP1可以接触导电图案CP。也就是说，发光元件LD中的每个的第二半导体层13可以接触导电图案CP。
在一个实施例中，导电图案CP可以在发光元件LD中的每个的长度L的方向上设置在第一电极EL1与发光元件LD中的每个的第一端EP1之间。导电图案CP可以是将第一电极EL1和每个发光元件LD的第一端EP1电连接的连接装置。也就是说，导电图案CP可以将第一电极EL1和每个发光元件LD的p型半导体层(例如，第二半导体层13)电连接。在一个实施例中，第一电极EL1可以是阳极。
当导电图案CP接触每个发光元件LD的第一端EP1时，设置在每个发光元件LD的外周表面(例如，外圆周表面)上的反射构件15和导电图案CP可以电连接和/或物理连接。如上所述，发光元件LD中的每个中的反射构件15可以与发光元件LD的第二端EP2间隔开，以使对应的发光元件LD的绝缘膜14的一部分暴露。在这种情况下，因为即使每个发光元件LD的反射构件15接触导电图案CP，反射构件15也与对应的发光元件LD的第二端EP2间隔开，所以反射构件15可以不与设置在第二端EP2处的第一半导体层11接触。因此，每个发光元件LD的第一端EP1和第二端EP2可以电分离。
绝缘层INS可以分别设置和/或形成在平坦化层PLL、保护层PSV的一部分和桥接图案BRP的一部分上。绝缘层INS可以包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层。在一个实施例中，绝缘层INS可以用作用于减轻由于在显示元件层DPL中设置在绝缘层INS下面的组成元件而引起的台阶差的平坦化层。为此，绝缘层INS可以由包括有机材料的有机绝缘层形成。
另外，绝缘层INS可以设置在接合到导电图案CP的发光元件LD之间。绝缘层INS可以设置在发光元件LD之间，使得每个发光元件LD中的除了第二端EP2(或上端)之外的剩余部分可以被绝缘层INS覆盖。
第二电极EL2可以设置和/或形成在发光元件LD中的每个的第二端EP2上。第二电极EL2可以接触发光元件LD中的每个的第二端EP2，并且可以电连接到发光元件LD中的每个的第二端EP2。例如，第二电极EL2可以电连接到设置在发光元件LD中的每个的第二端EP2处的第一半导体层11。
第二电极EL2可以由各种透明导电材料(或物质)形成，使得从发光元件LD中的每个发射的光在显示装置DD的图像显示方向上无损失地行进。例如，第二电极EL2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)等的各种透明导电材料(或物质)中的至少一种，并且可以被构造为基本上透明或半透明以满足期望的透射率(例如，设定透射率或预定透射率)。然而，第二电极EL2的材料不限于上述实施例。
上述第二电极EL2可以通过桥接图案BRP电连接到驱动电压线DVL。因此，施加到驱动电压线DVL的第二驱动电源VSS的电压可以传输到第二电极EL2。在一个实施例中，第二电极EL2可以是阴极。
在一些实施例中，显示元件层DPL还可以包括遮光图案LBP。遮光图案LBP可以限定发射区域EMA和非发射区域NEMA，在发射区域EMA中，光从像素PXL(或像素区域PXA)发射，在非发射区域NEMA中，光不从像素PXL发射。
遮光图案LBP可以包括与发光元件LD中的每个叠置的多个开口OP。这里，发射区域EMA可以对应于每个开口OP。
遮光图案LBP可以设置在其中设置有像素PXL的像素区域PXA中的非发射区域NEMA中。遮光图案LBP可以是其中除了与发射区域EMA对应的开口OP之外的剩余区域由遮光材料等形成的感光材料，但是本公开不限于此。上述遮光图案LBP可以防止或减少从相邻的像素PXL中的每个发射的光的颜色混合。另外，遮光图案LBP可以由吸收或阻挡入射光的材料形成，并且可以吸收从外部入射在显示装置DD上的光，从而防止其中设置在遮光图案LBP下面的组成元件从外部在视觉上被识别的现象。
在一个实施例中，遮光图案LBP可以由正感光材料形成。例如，正感光材料可以包括正感光树脂。
可以通过使用从发光元件LD发射的光来形成遮光图案LBP。例如，在将正感光材料完全涂覆在第二电极EL2和绝缘层INS上之后，可以将对应的信号(或电压)传输到发光元件LD中的每个的第一端EP1和第二端EP2(或在第一端EP1与第二端EP2之间传输对应的信号(或电压))以驱动发光元件LD。在用由发光元件LD发射的光使正感光材料曝光之后，执行显影工艺，使得正感光材料之中的光入射在其上的部分(例如，与发光元件LD对应(或叠置)的部分)被去除，从而形成包括使发光元件LD上的第二电极EL2的部分暴露于外部的多个开口OP的遮光图案LBP，如图6B中所示。在这种情况下，每个发光元件LD可以发射蓝色光，并且从每个发光元件LD发射的光的波长可以类似于在普通光刻工艺期间的曝光工艺中使用的光的波长。当第二电极EL2的部分通过遮光图案LBP的开口OP暴露于外部时，第二电极EL2也可以用作有效地发射从发光元件LD产生的热量的散热构件。遮光图案LBP的开口OP中的每个可以具有与对应的发光元件LD的第二端EP2的尺寸相同的尺寸。
遮光图案LBP可以设置在设置于在第一方向DR1上相邻的发光元件LD之间的绝缘层INS上的第二电极EL2上。设置在设置于在第一方向DR1上相邻的发光元件LD之间的绝缘层INS上的第二电极EL2上的遮光图案LBP可以在与发光元件LD中的每个的长度L的方向(或第三方向DR3)垂直的方向上具有恒定的宽度W。然而，本公开不限于此，并且根据所描述的实施例，遮光图案LBP可以根据从发光元件LD中的每个发射的光的量(或强度)和光的发光射角度而具有彼此不同的宽度W。例如，如图9中所示，遮光图案LBP可以具有梯形形状的剖面，所述梯形形状的宽度W随着在发光元件LD中的每个的长度L的方向(或第三方向DR3)上向上移动而减小。另外，根据另一实施例，遮光图案LBP可以具有诸如半椭圆形状、半圆形状(或半球形状)等的剖面，这样的剖面的宽度W随着在发光元件LD中的每个的长度L的方向(或第三方向DR3)上向上移动而减小。另外，根据另一实施例，遮光图案LBP可以具有倒锥形形状的剖面，倒锥形形状的剖面的宽度W随着在发光元件LD中的每个的长度L的方向(或第三方向DR3)上向下移动而减小。
稍后将参照图10L和图10M描述形成遮光图案LBP的方法的详细描述。
如上所述，根据本公开的实施例，可以通过使用从发光元件LD发射的光来形成包括多个开口OP的遮光图案LBP。在形成遮光图案LBP的工艺中，发光元件LD用作曝光源，使得不需要用于曝光工艺的单独的曝光源，从而简化了制造工艺并且降低了制造成本。
另外，根据上述实施例，因为遮光图案LBP在像素PXL(或像素区域PXA)中设置在除了与发光元件LD对应(或叠置)的部分之外的剩余区域中，所以从外部入射的光被吸收或阻挡，从而可以防止其中设置在遮光图案LBP下面的组成元件从外部在视觉上被识别的现象。
另外，根据上述实施例，每个发光元件LD可以与遮光图案LBP的开口OP中的每个对应，使得来自发光元件LD的光的出射表面可以暴露于外部。因此，可以省略或最小化设置在发光元件LD上的组成元件，使得从发光元件LD发射的光可以在显示装置DD的图像显示方向上无损失地行进。因此，可以进一步改善像素PXL的发射效率。
图10A至图10M是顺序地示出图6A的像素PXL的制造方法的剖视图。
在下文中，将参照图10A至图10M顺序地描述图6A中所示的像素PXL的制造方法。
在本说明书中，描述了根据剖视图顺序地执行像素PXL的制造步骤，但是除非公开的精神改变，否则明显的是，示出为连续执行的一些步骤是并发执行的(例如，同时执行的)，或者改变各个步骤的顺序，省略一些步骤，或者在步骤之间还包括其他步骤。
参照图6A和图10A，可以在基底SUB上完全地形成缓冲层BFL，并且可以在缓冲层BFL上局部地形成半导体图案SCL。
半导体图案SCL可以由硅(Si)(即，非晶硅)制成，或者可以由多晶硅制成。当半导体图案SCL由非晶硅制成时，可以使用激光等进一步执行结晶工艺。根据所描述的实施例，半导体图案SCL可以由半导体氧化物制成，半导体氧化物包括包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)等。这些可以单独使用或彼此组合使用。
随后，可以形成覆盖半导体图案SCL的第一栅极绝缘层GI1。
参照图6A、图10A和图10B，可以在第一栅极绝缘层GI1上形成第一导电层。在一个实施例中，第一导电层可以包括第一栅电极GE1和驱动电压线DVL。
第一栅电极GE1可以设置在第一栅极绝缘层GI1上以在第三方向DR3上与半导体图案SCL叠置。半导体图案SCL的在第三方向DR3上与第一栅电极GE1叠置的一个区域可以是晶体管T的沟道区。半导体图案SCL的不与第一栅电极GE1叠置的其他区域可以是第一接触区和第二接触区。
驱动电压线DVL可以电连接到外部电源。因此，合适的信号(例如，设定信号或预定信号)(或电压)可以从电源供应到驱动电压线DVL。
可以在包括第一栅电极GE1和驱动电压线DVL的第一导电层上形成第二栅极绝缘层GI2。
参照图6A和图10A至图10C，可以在第二栅极绝缘层GI2上形成第二导电层。在一个实施例中，第二导电层可以包括第二栅电极GE2。第二栅电极GE2可以是另一晶体管的栅电极、电力线或信号线，或者可以与另一电极形成电容器。
随后，可以在第二导电层上形成第一层间绝缘层ILD1。
参照图6A和图10A至图10D，可以在第一层间绝缘层ILD1上形成第二层间绝缘层ILD2。可以在第一层间绝缘层ILD1上局部地形成第二层间绝缘层ILD2。
参照图6A和图10A至图10E，可以去除第一层间绝缘层ILD1、第二栅极绝缘层GI2和第一栅极绝缘层GI1中的每个的设置在半导体图案SCL的第一接触区和第二接触区中的每个上的一部分，以使半导体图案SCL的第一接触区和第二接触区中的每个的一部分暴露。另外，可以去除第一层间绝缘层ILD1和第二栅极绝缘层GI2中的每个的设置在驱动电压线DVL上的一部分，以使驱动电压线DVL的一部分暴露。
随后，可以在第二层间绝缘层ILD2和第一层间绝缘层ILD1上形成第三导电层。在一个实施例中，第三导电层可以包括第一端子ET1和第二端子ET2以及桥接图案BRP。
第一端子ET1可以接触半导体图案SCL的第一接触区，并且第二端子ET2可以接触半导体图案SCL的第二接触区。第一端子ET1和第二端子ET2可以在半导体图案SCL上彼此间隔开。第一端子ET1可以是源电极，并且第二端子ET2可以是漏电极。
可以在暴露的驱动电压线DVL上设置桥接图案BRP，并且桥接图案BRP可以电连接和/或物理连接到驱动电压线DVL。桥接图案BRP可以是将稍后将描述的第二电极EL2和驱动电压线DVL电连接的中间介质。
参照图6A和图10A至图10F，可以在第三导电层上形成保护层PSV。在附图中，保护层PSV被示出为仅覆盖桥接图案BRP的一部分，但是本公开不限于此。根据所描述的实施例，保护层PSV可以完全覆盖桥接图案BRP。
参照图6A和图10A至图10G，可以在保护层PSV和桥接图案BRP上形成平坦化层PLL。平坦化层PLL可以是减轻由于设置在平坦化层PLL下面的组成元件引起的台阶差的组成元件，并且可以包括包含有机材料的有机绝缘层。
参照图6A和图10A至图10H，可以通过去除保护层PSV和平坦化层PLL中的每个的一部分来形成使晶体管T的第一端子ET1的一部分暴露的接触孔CH。
参照图6A和图10A至图10I，可以在平坦化层PLL上形成第四导电层。在一个实施例中，第四导电层可以包括第一电极EL1。第一电极EL1可以通过接触孔CH电连接到晶体管T的第一端子ET1。
参照图6A和图10A至图10J，可以在第一电极EL1上形成接合到多个发光元件LD的导电图案CP。在这种情况下，发光元件LD中的每个的第一端EP1(例如第二半导体层(参照图7和图8中的“13”))可以接触导电图案CP。
第一电极EL1可以通过导电图案CP电连接到发光元件LD中的每个的第二半导体层13。
参照图6A和图10A至图10K，可以在平坦化层PLL、保护层PSV的一部分和桥接图案BRP的一部分上形成绝缘层INS。此外，可以在发光元件LD之间形成绝缘层INS。在这种情况下，因为绝缘层INS设置在发光元件LD之间，所以每个发光元件LD的除了第二端EP2之外的剩余部分可以被绝缘层INS覆盖。这里，参照图7和图8描述的第一半导体层11可以设置在每个发光元件LD的第二端EP2处。
随后，可以在绝缘层INS上形成第五导电层。在一个实施例中，第五导电层可以包括第二电极EL2。第二电极EL2可以形成在发光元件LD中的每个的第二端EP2上，以接触发光元件LD中的每个的第二端EP2。另外，第二电极EL2可以通过桥接图案BRP电连接到驱动电压线DVL。
参照图6A和图10A至图10L，可以将感光材料PRL完全涂覆在第二电极EL2和绝缘层INS上。在一个实施例中，感光材料PRL可以是正感光树脂。
感光材料PRL可以包括与发光元件LD中的每个对应的第一区域A以及除了第一区域A之外的第二区域B。这里，第一区域A可以与其中设置(或提供)有像素PXL的像素区域PXA的发射区域EMA对应，并且第二区域B可以与像素区域PXA的非发射区域NEMA对应。
在将感光材料PRL涂覆在绝缘层INS和第二电极EL2上之后，可以通过经由第一电极EL1和第二电极EL2施加与发光元件LD中的每个的两端EP1和EP2对应的(或在发光元件LD中的每个的两端EP1和EP2之间施加)信号(或电压)来驱动发光元件LD。当在发光元件LD中的每个中施加与第一端EP1和第二端EP2中的每个对应的信号时，电子-空穴对可以结合以在对应的发光元件LD的活性层(例如，图7和图8中的活性层“12”)中发光。
当在发光元件LD上的第二电极EL2之上涂覆感光材料PRL时，可以用从发光元件LD发射的光使感光材料PRL曝光。此时，因为发光元件LD中的每个包括参照图7和图8描述的反射构件15，所以从每个发光元件LD发射的光可以仅向特定区域强烈地行进，例如，在显示装置(参照图1中的“DD”)的图像显示方向(或发光元件LD中的每个的第二端EP2的方向)上行进而不径向行进。在这种情况下，从发光元件LD发射的光可以仅入射在感光材料PRL的与发光元件LD对应(或叠置)的第一区域A上，并且光可以不入射在感光材料PRL的不与发光元件LD对应的第二区域B上。
使用从上述发光元件LD发射的光作为曝光源，可以将设置在发光元件LD上的感光材料PRL暴露于光，然后执行显影工艺。
随后，参照图6A和图10A至图10M，可以通过上述工艺去除感光材料PRL的从发光元件LD中的每个发射的光入射在其上的第一区域A。因此，可以形成包括多个开口OP的遮光图案LBP，多个开口OP使发光元件LD上的与感光材料PRL的第一区域A对应的第二电极EL2暴露于外部。
遮光图案LBP可以设置为与像素区域PXA的非发射区域NEMA对应，并且开口OP中的每个可以设置为与像素区域PXA的发射区域EMA对应。遮光图案LBP可以防止从相邻像素PXL中的每个发射的光混合，并且吸收从外部入射在显示装置DD上的光，从而防止设置在遮光图案LBP下面的组成元件从外部在视觉上被识别。
对于通过上述制造工艺最终制造的像素PXL，通过使用从发光元件LD发射的光形成遮光图案LBP，可以简化制造工艺并且可以降低制造成本。
图11是根据本公开的另一实施例的像素PXL的示意性剖视图。
除了在遮光图案LBP的开口OP内分别形成光学图案LS之外，图11中所示的像素PXL可以具有与图6A的像素PXL的构造基本相同或相似的构造。
因此，将主要描述与上述实施例的差异，以避免与图11的像素PXL相关的冗余描述。例如，实施例的未具体描述的部分可以对应于一个或更多个其他实施例的所描述的部分。相同的附图标记表示相同的组成元件，并且相似的附图标记表示相似的组成元件。
参照图11，根据实施例的像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
显示元件层DPL可以包括第一电极EL1、接合到导电图案CP的多个发光元件LD、绝缘层INS、第二电极EL2、遮光图案LBP和多个光学图案LS。
光学图案LS可以形成在遮光图案LBP的开口OP内。例如，光学图案LS中的每个可以形成在遮光图案LBP的一个开口OP中。在一个实施例中，光学图案LS的数量和开口OP的数量可以相同，但本公开不限于此。
光学图案LS中的每个可以在遮光图案LBP的对应的开口OP内设置在发光元件LD上的第二电极EL2上。在一个实施例中，光学图案LS中的每个可以是透镜。光学图案LS可以在发光元件LD的长度L的方向(或第三方向DR3)上具有凸形形状，但是本公开不限于此。根据所描述的实施例，光学图案LS可以在发光元件LD的长度L的方向(或第三方向DR3)上具有凹形形状。当光学图案LS具有上述形状时，从发光元件LD发射以入射在光学图案LS上的光以及由第一电极EL1反射以入射在光学图案LS上的光可以在各种方向上漫射和/或散射，或者可以在特定方向上会聚。通过改变上述光学图案LS的形状，可以控制从发光元件LD发射的光的漫射和/或散射的程度以及会聚的程度。
在一个实施例中，光学图案LS可以包括负感光材料。负感光材料可以是例如负透明感光树脂。可以使用从发光元件LD发射的光来形成光学图案LS。例如，在将负感光材料完全涂覆在通过遮光图案LBP的开口OP暴露于外部的第二电极EL2上之后，可以通过将信号(或电压)传输到发光元件LD中的每个的第一端EP1和第二端EP2(或在发光元件LD中的每个的第一端EP1与第二端EP2之间传输信号(或电压))来驱动发光元件LD。在用由发光元件LD发射的光使负感光材料曝光之后，可以执行显影工艺，使得光未入射在其上的部分(例如，负感光材料中的不与发光元件LD对应的部分)被去除，从而在发光元件LD上的第二电极EL2上形成多个光学图案LS。在这种情况下，每个发光元件LD可以发射蓝色光，并且从每个发光元件LD发射的光的波长可以与在普通光刻工艺期间的曝光工艺中使用的光的波长近似。
根据上述实施例，因为使用从发光元件LD发射的光而仅在发光元件LD上形成光学图案LS，所以可以使发光元件LD和形成在发光元件LD上的光学图案LS精确地对准。在这种情况下，可以使在使用外部掩模和外部光源(例如，在曝光工艺中使用的光源)在发光元件LD上形成光学图案LS时可能发生的组成元件之间的未对准减少或最小化。
另外，根据上述实施例，因为光学图案LS精确地设置在发光元件LD上，所以从发光元件LD发射的光可以在各种方向(或角度)上漫射和/或散射、会聚、折射以及反射，从而增加了在显示装置(图1中的“DD”)的图像显示方向上行进的光的量(或强度)。因此，可以进一步改善像素PXL的发射效率。
图12和图13是示意性示出根据本公开的另一实施例的像素PXL的剖视图。
除了颜色转换图案CCL设置在遮光图案LBP的开口OP内之外，图12中所示的像素PXL可以具有与图6A的像素PXL的构造基本相同或相似的构造。
除了在颜色转换图案CCL上设置薄膜封装层TFE之外，图13中所示的像素PXL可以具有与图12的像素PXL基本相同或相似的构造。
因此，为了避免与图12和图13的像素PXL相关的冗余描述，将主要描述与上述实施例的差异。例如，实施例的未具体描述的部分可以对应于一个或更多个其他实施例的描述的部分。相同的附图标记表示相同的组成元件，并且相似的附图标记表示相似的组成元件。
参照图12和图13，像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
显示元件层DPL可以包括第一电极EL1、接合到导电图案CP的多个发光元件LD、绝缘层INS、第二电极EL2、遮光图案LBP和多个颜色转换图案CCL。
颜色转换图案CCL可以形成在遮光图案LBP的开口OP内。例如，颜色转换图案CCL可以形成在遮光图案LBP的一个开口OP内。在一个实施例中，颜色转换图案CCL的数量和遮光图案LBP的开口OP的数量可以相同，但是本公开不限于此。颜色转换图案CCL中的每个可以在遮光图案LBP的对应的开口OP内设置在发光元件LD上的第二电极EL2上。
在一个实施例中，颜色转换图案CCL可以包括颜色转换颗粒QD，颜色转换颗粒QD将从设置在一个像素PXL(像素区域PXA)中的发光元件LD发射的光转换为特定颜色的光。例如，当一个像素PXL是红色像素(或红色子像素)时，颜色转换图案CCL可以包括将从发光元件LD发射的光转换为红色光的红色量子点的颜色转换颗粒QD。又例如，当一个像素PXL是绿色像素(或绿色子像素)时，颜色转换图案CCL可以包括将从发光元件LD发射的光转换为绿色光的绿色量子点的颜色转换颗粒QD。又例如，当一个像素PXL是蓝色像素(或蓝色子像素)时，颜色转换图案CCL可以包括将从发光元件LD发射的光转换为蓝色光的蓝色量子点的颜色转换颗粒QD。根据所描述的实施例，当一个像素PXL是蓝色像素(或蓝色子像素)时，可以设置包括光散射颗粒的光散射层来代替包括颜色转换颗粒QD的颜色转换图案CCL。例如，当发光元件LD发射蓝色光时，一个像素PXL可以包括包含光散射颗粒的光散射层。根据一些实施例，可以省略上述光散射层。根据另一实施例，当一个像素PXL是蓝色像素(或蓝色子像素)时，可以设置透明聚合物来代替颜色转换图案CCL。
在一个实施例中，颜色转换图案CCL可以包括负感光材料和分散在负感光材料中的颜色转换颗粒QD。可以使用从发光元件LD发射的光来形成颜色转换图案CCL。例如，在将其中分散有颜色转换颗粒的负感光材料完全涂覆在通过遮光图案LBP的开口OP暴露于外部的第二电极EL2上之后，可以通过将信号(或电压)传输到发光元件LD中的每个的第一端EP1和第二端EP2(或者在发光元件LD中的每个的第一端EP1与第二端EP2之间传输信号(或电压))来驱动发光元件LD。在用由发光元件LD发射的光使负感光材料曝光之后，可以执行显影工艺，使得光未入射在其上的部分(例如，负感光材料之中的与发光元件LD对应的部分)被去除，从而在发光元件LD上的第二电极EL2上形成多个颜色转换图案CCL。在这种情况下，每个发光元件LD可以发射蓝色光，并且从每个发光元件LD发射的光的波长可以与在普通光刻工艺期间的曝光工艺中使用的光的波长近似。
根据所描述的实施例，如图13中所示，薄膜封装层TFE可以设置在颜色转换图案CCL上。薄膜封装层TFE可以覆盖颜色转换图案CCL和发光元件LD，以保护颜色转换图案CCL和发光元件LD免受外部氧和湿气的影响。
薄膜封装层TFE虽然可以由单层形成，但是也可以由多层形成。薄膜封装层TFE可以包括覆盖发光元件LD和颜色转换图案CCL的多个绝缘层。详细地，薄膜封装层TFE可以包括至少一个无机层和至少一个有机层。例如，薄膜封装层TFE可以具有其中无机层和有机层交替堆叠的结构。根据所描述的实施例，薄膜封装层TFE可以是设置在发光元件LD和颜色转换图案CCL上并且通过密封剂接合到基底SUB的封装基底。
薄膜封装层TFE可以包括第一封装层ENC1至第三封装层ENC3。第一封装层ENC1可以完全形成在颜色转换图案CCL和遮光图案LBP上。第二封装层ENC2可以设置和/或形成在第一封装层ENC1上。第三封装层ENC3可以设置和/或形成在第二封装层ENC2上。在一个实施例中，第一封装层ENC1和第三封装层ENC3可以由包括无机材料的无机层形成，并且第二封装层ENC2可以由包括有机材料的有机层形成。
根据上述实施例，因为使用从发光元件LD发射的光而仅在发光元件LD上形成颜色转换图案CCL，所以发光元件LD和形成在其上的颜色转换图案CCL可以精确地对准。在这种情况下，可以使在使用外部掩模和外部光源(例如，在曝光工艺中使用的光源)在发光元件LD上形成颜色转换图案CCL时可能发生的组成元件之间的未对准减少或最小化。
另外，根据上述实施例，因为颜色转换图案CCL精确地设置在发光元件LD上，所以可以通过颜色转换图案CCL在显示装置(参照图1的“DD”)的图像显示方向上发射具有优异颜色再现性的光，从而进一步改善像素PXL的发射效率。
图14是沿着图3中的线II-II’截取的剖视图。
为了避免与图14的第一像素PXL1至第三像素PXL3相关的冗余描述，将主要描述与上述实施例的差异。例如，实施例的未具体描述的部分可以对应于一个或更多个其他实施例的描述的部分。相同的附图标记表示相同的组成元件，并且相似的附图标记表示相似的组成元件。
在图14中，为了便于描述，仅示出了包括在第一像素PXL1至第三像素PXL3中的每个中的组成元件中的一些组成元件。
参照图3和图14，第一像素PXL1(或第一子像素)、第二像素PXL2(或第二子像素)和第三像素PXL3(或第三子像素)可以沿着第一方向DR1布置。第一像素至第三像素PXL1、PXL2和PXL3中的每个可以具有与参照图3描述的像素PXL中的每个的构造相同的构造。
基底SUB的显示区域DA可以包括其中设置有第一像素PXL1的第一像素区域PXA1、其中设置有第二像素PXL2的第二像素区域PXA2以及其中设置有第三像素PLX3的第三像素区域PXA3。在一个实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，本公开不限于此，并且根据一个实施例，第二像素PXL2可以是红色像素，第一像素PXL1可以是绿色像素，并且第三像素PXL3可以是蓝色像素。此外，根据另一实施例，第三像素PXL3可以是红色像素，第一像素PXL1可以是绿色像素，并且第二像素PXL2可以是蓝色像素。
第一像素PXL1至第三像素PXL3中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1的显示元件层DPL可以包括第一电极EL1、接合到导电图案CP的多个第一发光元件LD1、绝缘层INS、第二电极EL2、遮光图案LBP和多个第一颜色转换图案CCL1。这里，第一发光元件LD1中的每个可以是参照图7和图8描述的发光元件LD。
第一颜色转换图案CCL1可以在第一像素PXL1中形成在遮光图案LBP的开口OP内。例如，第一颜色转换图案CCL1中的每个可以在第一像素区域PXA1中形成在遮光图案LBP的一个开口OP内。在一个实施例中，第一颜色转换图案CCL1的数量和遮光图案LBP的设置在第一像素区域PXA1中的开口OP的数量可以相同，但是本公开不限于此。第一颜色转换图案CCL1中的每个可以在遮光图案LBP的位于第一像素区域PXA1中的对应的开口OP内设置在第一发光元件LD1上的第二电极EL2上。
第一颜色转换图案CCL1中的每个可以包括负感光材料和第一颜色转换颗粒QD1，第一颜色转换颗粒QD1分散在负感光材料中并且将从第一发光元件LD1发射的光转换为特定颜色的光。例如，当第一发光元件LD1中的每个发射蓝色光时，第一颜色转换图案CCL1中的每个可以包括将蓝色光转换为红色光的第一颜色转换颗粒QD1。这里，第一颜色转换颗粒QD1可以是红色量子点。
根据所描述的实施例，当第一发光元件LD1中的每个发射红色光时，第一像素PXL1的显示元件层DPL可以包括参照图11描述的光学图案LS而不是第一颜色转换图案CCL1。这里，光学图案LS可以是用于使从第一发光元件LD1发射的红色光在各种方向上漫射和/或散射、会聚、折射以及反射的透镜。
第二像素PXL2的显示元件层DPL可以包括第一电极EL1、接合到导电图案CP的多个第二发光元件LD2、绝缘层INS、第二电极EL2、遮光图案LBP和多个第二颜色转换图案CCL2。这里，第二发光元件LD2中的每个可以是参照图7和图8描述的发光元件LD。
第二颜色转换图案CCL2可以形成在遮光图案LBP的开口OP内。例如，第二颜色转换图案CCL2中的每个可以在第二像素区域PXA2中形成在遮光图案LBP的一个开口OP内。在一个实施例中，第二颜色转换图案CCL2的数量和遮光图案LBP的设置在第二像素区域PXA2中的开口OP的数量可以相同，但是本公开不限于此。第二颜色转换图案CCL2中的每个可以在遮光图案LBP的位于第二像素区域PXA2中的对应的开口OP内设置在第二发光元件LD2上的第二电极EL2上。
第二颜色转换图案CCL2中的每个可以包括负感光材料和第二颜色转换颗粒QD2，第二颜色转换颗粒QD2分散在负感光材料中并且将从第二发光元件LD2发射的光转换为特定颜色的光。例如，当第二发光元件LD2中的每个发射蓝色光时，第二颜色转换图案CCL2可以包括将蓝色光转换为绿色光的第二颜色转换颗粒QD2。这里，第二颜色转换颗粒QD2可以是绿色量子点。
根据所描述的实施例，当第二发光元件LD2中的每个发射绿色光时，第二像素PXL2的显示元件层DPL可以包括参照图11描述的光学图案LS而不是第二颜色转换图案CCL2。这里，光学图案LS可以是用于使从第二发光元件LD2发射的绿色光在各种方向上漫射和/或散射、会聚、折射以及反射的透镜。
第三像素PXL3的显示元件层DPL可以包括第一电极EL1、接合到导电图案CP的多个第三发光元件LD3、绝缘层INS、第二电极EL2、遮光图案LBP和多个第三颜色转换图案CCL3。这里，第三发光元件LD3中的每个可以是参照图7和图8描述的发光元件LD。
第三颜色转换图案CCL3可以形成在遮光图案LBP的开口OP内。例如，第三颜色转换图案CCL3中的每个可以在第三像素区域PXA3中形成在遮光图案LBP的一个开口OP内。在一个实施例中，第三颜色转换图案CCL3的数量和设置在第三像素区域PXA3中的遮光图案LBP的开口OP的数量可以相同，但是本公开不限于此。第三颜色转换图案CCL3中的每个可以在遮光图案LBP的位于第三像素区域PXA3中的对应的开口OP中设置在第三发光元件LD3上的第二电极EL2上。
第三颜色转换图案CCL3中的每个可以包括负感光材料和第三颜色转换颗粒QD3，第三颜色转换颗粒QD3分散在负感光材料中并且将从第三发光元件LD3发射的光转换为特定颜色或波长的光或使特定颜色或波长的光散射。例如，当第三发光元件LD3中的每个发射蓝色光时，第三颜色转换图案CCL3可以包括第三颜色转换颗粒QD3，第三颜色转换颗粒QD3按原样发射蓝色光或者将蓝色光转换为期望波长范围内的蓝色光。这里，第三颜色转换颗粒QD3可以是光散射颗粒或蓝色量子点。
根据所描述的实施例，当第三发光元件LD3中的每个发射蓝色光时，第三像素PXL3的显示元件层DPL可以包括参照图11描述的光学图案LS而不是第三颜色转换图案CCL3。这里，光学图案LS可以是用于使从第三发光元件LD3发射的蓝色光在各种方向上漫射和/或散射、会聚、折射以及反射的透镜。
根据所描述的实施例，参照图13描述的薄膜封装层TFE可以设置在第一颜色转换图案CCL1至第三颜色转换图案CCL3上。
虽然已经参照本公开的某些实施例示出和描述了本公开，但是本领域技术人员将理解的是，在不脱离如由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。
因此，本公开的技术范围可以由所附权利要求及其等同物的技术范围确定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括多个像素区域；以及
像素，位于所述多个像素区域中的每个中，
其中，所述像素包括：像素电路层，位于所述基底上，并且包括至少一个晶体管；第一电极，位于所述像素电路层上，并且电连接到所述至少一个晶体管；多个发光元件，位于所述第一电极上，并且电连接到所述第一电极；第二电极，位于所述多个发光元件上；以及遮光图案，位于所述第二电极上，并且包括与所述多个发光元件中的每个对应的多个开口，并且
其中，所述多个像素区域中的每个包括与所述多个开口中的每个对应的发射区域和除了所述发射区域之外的非发射区域。
2.根据权利要求1所述的显示装置，其中，所述多个发光元件中的每个在长度方向上包括第一端和第二端，并且
其中，所述第一端位于所述多个发光元件中的每个在所述长度方向上的下端处，并且所述第二端位于所述多个发光元件中的每个在所述长度方向上的上端处。
3.根据权利要求2所述的显示装置，其中，所述多个发光元件中的每个包括：
第一半导体层，电连接到所述第一电极；
第二半导体层，接触所述第二电极，并且电连接到所述第二电极；以及
活性层，位于所述第一半导体层与所述第二半导体层之间，
其中，所述第一半导体层包括掺杂有p型掺杂剂的p型半导体层，并且所述第二半导体层包括掺杂有n型掺杂剂的n型半导体层，并且
其中，所述第一半导体层位于所述第一端处，并且所述第二半导体层位于所述第二端处。
4.根据权利要求3所述的显示装置，其中，所述多个发光元件中的每个的所述第一端和所述多个发光元件中的每个的所述第二端在与所述长度方向交叉的一个方向上具有不同的尺寸。
5.根据权利要求4所述的显示装置，其中，所述多个发光元件中的每个的所述第二端在所述一个方向上具有比所述多个发光元件中的每个的所述第一端的尺寸大的尺寸。
6.根据权利要求5所述的显示装置，其中，所述多个发光元件中的每个还包括：
绝缘膜，围绕所述第一半导体层、所述活性层和所述第二半导体层中的每个的外周表面；以及
反射构件，围绕所述绝缘膜的外周表面。
7.根据权利要求6所述的显示装置，其中，所述反射构件在所述长度方向上具有比所述多个发光元件中的每个的长度短的高度。
8.根据权利要求7所述的显示装置，其中，所述反射构件部分地围绕所述绝缘膜的所述外周表面，并且使所述绝缘膜的部分暴露于外部。
9.根据权利要求8所述的显示装置，其中，所述遮光图案包括正感光材料和通过所述多个开口彼此间隔开的多个遮光图案。
10.根据权利要求9所述的显示装置，其中，位于所述多个开口之间的所述多个遮光图案在所述一个方向上具有恒定的宽度。
11.根据权利要求9所述的显示装置，其中，位于所述多个开口之间的所述多个遮光图案在朝向所述第二电极的所述一个方向上具有增大的宽度。
12.根据权利要求9所述的显示装置，所述显示装置还包括位于所述多个开口内并且与所述多个发光元件中的每个对应的多个光学图案。
13.根据权利要求12所述的显示装置，其中，所述多个光学图案包括负透明感光材料。
14.根据权利要求9所述的显示装置，所述显示装置还包括：
多个颜色转换图案，位于所述多个开口内，与所述多个发光元件中的每个对应，并且包括颜色转换颗粒。
15.根据权利要求14所述的显示装置，其中：
所述多个颜色转换图案包括负感光材料，并且
所述颜色转换颗粒分散在所述负感光材料中。
16.根据权利要求15所述的显示装置，所述显示装置还包括位于所述多个颜色转换图案上的薄膜封装层。
17.根据权利要求3所述的显示装置，所述显示装置还包括导电图案，所述导电图案位于所述第一电极与所述多个发光元件中的每个的所述第一端之间。
18.根据权利要求17所述的显示装置，其中，所述导电图案包括接合金属，以将从所述多个发光元件发射的光向所述多个发光元件的上方向反射，并且将所述多个发光元件和所述第一电极结合。
19.一种显示装置的制造方法，所述制造方法包括：
在基底上形成包括至少一个晶体管的像素电路层；
在所述像素电路层上形成电连接到所述至少一个晶体管的第一电极；
将多个发光元件中的每个的一端结合到所述第一电极；
形成使所述多个发光元件中的每个的另一端暴露的平坦化层；
在所述多个发光元件中的每个的暴露的所述另一端上形成第二电极；
将正感光材料涂覆在所述第二电极上；以及
通过使用从所述多个发光元件发射的光去除所述正感光材料的部分来形成遮光图案，所述遮光图案包括与所述多个发光元件对应的多个开口。
20.根据权利要求19所述的制造方法，其中，所述多个发光元件中的每个包括：
第一半导体层，电连接到所述第一电极；
第二半导体层，接触所述第二电极，并且电连接到所述第二电极；以及
活性层，位于所述第一半导体层与所述第二半导体层之间，并且
其中，所述第一半导体层包括掺杂有p型掺杂剂的p型半导体层，并且所述第二半导体层包括掺杂有n型掺杂剂的n型半导体层。
CN202111542234.5A 2020-12-17 2021-12-16 显示装置及其制造方法 Pending CN114649381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0177878 2020-12-17
KR1020200177878A KR20220087669A (ko) 2020-12-17 2020-12-17 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114649381A true CN114649381A (zh) 2022-06-21

Family

ID=81992213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111542234.5A Pending CN114649381A (zh) 2020-12-17 2021-12-16 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20220199725A1 (zh)
KR (1) KR20220087669A (zh)
CN (1) CN114649381A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Also Published As

Publication number Publication date
US20220199725A1 (en) 2022-06-23
KR20220087669A (ko) 2022-06-27

Similar Documents

Publication Publication Date Title
EP3823050A1 (en) Light-emitting device and display device comprising same
CN113903268A (zh) 显示装置
US20220130922A1 (en) Pixel and display device including the same
US20230121816A1 (en) Display device and manufacturing method thereof
US11495713B2 (en) Pixel and display device including the same
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN113871422A (zh) 像素和具有像素的显示装置
US20220199725A1 (en) Display device and manufacturing method thereof
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
US20220352132A1 (en) Display device
CN116648788A (zh) 显示装置
CN113764454A (zh) 像素及包括该像素的显示装置
CN114299824A (zh) 显示装置及其制造方法
US20240297285A1 (en) Display device and method of manufacturing the same
US12063816B2 (en) Display device and method of manufacturing the same
US11961844B2 (en) Pixel and display device including the same
US20230420622A1 (en) Display device
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240038956A1 (en) Pixel and display device including the same
US20240213234A1 (en) Display device
KR20230030124A (ko) 표시 장치
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN117293143A (zh) 显示装置和修复该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination