CN114299824A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN114299824A
CN114299824A CN202111030469.6A CN202111030469A CN114299824A CN 114299824 A CN114299824 A CN 114299824A CN 202111030469 A CN202111030469 A CN 202111030469A CN 114299824 A CN114299824 A CN 114299824A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting elements
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111030469.6A
Other languages
English (en)
Inventor
李弦燮
申东哲
李康荣
任桂焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114299824A publication Critical patent/CN114299824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

提供了一种显示装置及其制造方法，所述显示装置包括像素。像素中的每个包括：多个发光元件，所述多个发光元件中的每个包括设置在其长度方向上的第一端部和第二端部；中间层，在长度方向上，暴露所述多个发光元件中的每个的一部分，并且使所述多个发光元件中的每个在长度方向上固定；像素电路层，包括电连接到所述多个发光元件中的每个的第一端部和第二端部中的一个端部的至少一个晶体管；第一电极，设置在至少一个晶体管上，并且电连接到至少一个晶体管；以及第二电极，电连接到所述多个发光元件中的每个的第一端部和第二端部中的另一端部。第一电极和第二电极包括不同材料，并且设置在不同的层中。

Description

显示装置及其制造方法
本申请要求于2020年9月23日在韩国知识产权局提交的第10-2020-0123294号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及显示装置及其制造方法。
背景技术
由于对信息显示的兴趣的增加和对便携式信息显示的需求的增加，对显示装置的商业化的需求已经增加。
将理解的是，技术部分的该背景部分地旨在提供用于理解技术的有用的背景。然而，技术部分的该背景也可以包括不是在这里公开的主题的对应的有效提交日期之前相关领域技术人员已知或领悟的内容的一部分的想法、概念或认识。
发明内容
公开提供了一种可以改善光发射效率的显示装置。
另外，公开提供了上面提及的显示装置的制造方法。
实施例提供了包括多个像素的显示装置。所述多个像素中的每个可以包括：多个发光元件，所述多个发光元件中的每个包括设置在其长度方向上的第一端部和第二端部；中间层，暴露所述多个发光元件中的每个的一部分，并且使所述多个发光元件中的每个在长度方向上固定；像素电路层，包括电连接到所述多个发光元件中的每个的第一端部和第二端部中的一个端部的至少一个晶体管；第一电极，设置在至少一个晶体管上，并且电连接到至少一个晶体管；以及第二电极，电连接到所述多个发光元件中的每个的第一端部和第二端部中的另一端部。第一电极和第二电极可以包括不同材料，并且可以设置在不同的层中。
第一电极和第二电极中的一个电极可以包括透明导电材料，并且第一电极和第二电极中的另一个电极可以包括不透明导电材料。
中间层可以包括可固化材料。
像素电路层可以设置在所述多个发光元件和中间层上。第一电极可以设置在所述多个发光元件上方，并且第二电极可以设置在所述多个发光元件下方，第一电极可以设置在第二电极上，并且所述多个发光元件可以设置在第一电极与第二电极之间。
第一电极可以包括透明导电材料，并且第二电极可以包括不透明导电材料。
第二电极可以使从所述多个发光元件发射的光朝向所述多个发光元件的上方反射。
所述多个发光元件中的每个可以包括：第一半导体层，接触第一电极并且电连接到第一电极；第二半导体层，接触第二电极并且电连接到第二电极；以及活性层，设置在第一半导体层与第二半导体层之间。第一半导体层可以是掺杂有p型掺杂剂的p型半导体层，并且第二半导体层可以是掺杂有n型掺杂剂的n型半导体层。
所述多个发光元件中的每个的第一端部可以设置在对应的发光元件的沿着长度方向的上端部处，所述多个发光元件中的每个的第二端部可以设置在对应的发光元件的沿着长度方向的下端部处。第一半导体层可以设置在所述多个发光元件中的每个的第一端部处，并且第二半导体层可以设置在所述多个发光元件中的每个的第二端部处。
像素电路层可以包括至少一个绝缘层。至少一个绝缘层可以包括第一开口，在第一开口中可以从与所述多个发光元件叠置的区域去除一部分。第一电极可以在至少一个绝缘层的第一开口内设置在所述多个发光元件中的每个的第一端部上。
显示装置还可以包括：导电图案，在至少一个绝缘层的第一开口内设置在第一电极的至少一部分上。导电图案在剖视图中可以不与所述多个发光元件叠置。
显示装置还可以包括：堤，设置在第二电极与像素电路层之间，围绕所述多个发光元件，并且包括暴露第二电极的一部分的第二开口；第一钝化层，与第一电极叠置；第二钝化层，设置在第一钝化层上；以及第三钝化层，与第二电极叠置。中间层可以填充堤的第二开口，并且可以包括暴露所述多个发光元件中的每个的第一端部的凹槽。
至少一个绝缘层的第一开口可以与第二开口重合。
中间层可以设置在第二电极与像素电路层之间，并且可以暴露所述多个发光元件中的每个的第一端部。
像素电路层可以设置在堤与封装层之间，并且可以包括与至少一个晶体管叠置的光阻挡构件。
显示装置还可以包括：基底，在基底上可以设置有所述多个像素。
像素电路层可以设置在基底与所述多个发光元件之间；第一电极可以设置在所述多个发光元件下方，第二电极可以设置在所述多个发光元件上方；第二电极可以设置在第一电极上；并且所述多个发光元件可以设置在第一电极与第二电极之间。
第一电极可以包括不透明导电材料，第二电极可以包括透明导电材料。第一电极可以使从所述多个发光元件发射的光朝向所述多个发光元件的上方反射。
所述多个发光元件中的每个可以包括：p型半导体层，掺杂有p型掺杂剂，p型半导体层接触第一电极并且电连接到第一电极；n型半导体层，掺杂有n型掺杂剂，n型半导体层接触第二电极并且电连接到第二电极；以及活性层，设置在p型半导体层与n型半导体层之间。所述多个发光元件中的每个的第一端部可以设置在对应的发光元件的沿着长度方向的下端部处，所述多个发光元件中的每个的第二端部可以设置在对应的发光元件的沿着长度方向的上端部处。p型半导体层可以设置在所述多个发光元件中的每个的第一端部处，并且n型半导体层可以设置在所述多个发光元件中的每个的第二端部处。
实施例提供了一种显示装置的制造方法，所述制造方法可以包括：在第一基底的第一表面上形成下电极；在下电极和第一基底的第一表面上形成辅助绝缘层；在下电极上形成堤，堤包括暴露辅助绝缘层的第一开口；将溶液和分散在溶液中的多个发光元件供应到堤的第一开口中；准备第二基底，第二基底包括设置在第二基底的表面上的上电极；将第二基底设置在第一基底上，使得上电极面对堤和溶液；向下电极和上电极中的每个施加对准信号，以在下电极与上电极之间在竖直方向上形成电场，以使所述多个发光元件对准，所述多个发光元件中的每个的长度方向与竖直方向平行；使溶液固化以形成中间层；通过经由第一激光剥离工艺将包括上电极的第二基底去除来暴露中间层和堤；在中间层和暴露的堤上形成包括至少一个晶体管和至少一个绝缘层的像素电路层；去除至少一个绝缘层的一部分来暴露中间层的一部分；去除暴露的中间层的一部分来暴露所述多个发光元件中的每个的端部；形成电连接到所述多个发光元件中的每个的暴露的端部的第一电极；在第一电极上形成第一钝化层；竖直旋转第一基底，使得所述第一基底的面对第一表面的第二表面向上翻转；通过经由第二激光剥离工艺将包括下电极的第一基底去除来暴露所述多个发光元件中的每个的另一端部；在所述多个发光元件中的每个的另一端部上形成第二电极，并且在第二电极上形成第二钝化层；以及竖直旋转第二钝化层，使得像素电路层向上翻转并且所述多个发光元件向下翻转。
第一电极可以包括透明导电材料，并且第二电极可以包括不透明导电材料。
所述多个发光元件中的每个可以包括：p型半导体层，掺杂有p型掺杂剂，p型半导体层接触第一电极并且电连接到第一电极；n型半导体层，掺杂有n型掺杂剂，n型半导体层接触第二电极并且电连接到第二电极；活性层，设置在p型半导体层与n型半导体层之间，所述多个发光元件中的每个的端部可以设置在对应的发光元件的沿着长度方向的上端部处，所述多个发光元件中的每个的另一端部可以设置在对应的发光元件的沿着长度方向的下端部处，p型半导体层与所述多个发光元件中的每个的端部重合，并且n型半导体层与所述多个发光元件中的每个的另一端部重合。
根据实施例的显示装置及其制造方法，能够通过在长度方向上布置发光元件以减少从每个发光元件发射的光的损失来进一步确保在图像显示方向上定向的光的量(或强度)，从而改善发射效率。
例如，根据上述实施例，通过减小由第一电极(或像素电极)与第二电极(或共电极)之间的每个发光元件占据的区域，可以容易地实现高分辨率和高清晰度的显示装置。
根据公开的实施例的效果不受上面所示的内容的限制，并且更多的各种效果包括在说明书中。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其他方面和特征将变得更加明显，在附图中：
图1示出了根据实施例的发光元件的示意性透视图；
图2示出了图1的发光元件的示意性剖视图；
图3示出了根据实施例的显示装置，例如，示出了使用图1和图2中示出的发光元件作为光源的显示装置的示意性俯视图；
图4示出了根据实施例的包括在图3中示出的一个像素中的构成元件之间的电连接关系的等效电路图；
图5至图7示出了根据实施例的像素的示意性剖视图；
图8A和图8B示出了图5的部分EA1的示意性放大图；
图9至图23示出了图5的像素的制造方法的顺序示意性剖视图；
图24示出了图21的制造方法的实施例的示意性剖视图；
图25示出了根据实施例的像素的示意性剖视图；以及
图26和图27示出了图25的部分EA2的示意性放大图。
具体实施方式
由于公开可以进行不同地修改并具有各种形式，因此将详细说明并描述实施例。然而，公开不限于实施例，并且将理解为包括在公开的精神和范围内的所有改变、等同物和替代物。
在描述每个附图时，同样的附图标记用于同样的构成元件。在附图中，为了易于描述和为了清楚起见，可以夸大元件的大小、厚度、比例和尺寸。诸如第一和第二等的术语仅用于描述各种构成元件，并且将不被解释为限制这些构成元件。这些术语仅用于将一个构成元件与其他构成元件区分开。例如，在不脱离公开的范围的情况下，第一构成元件可以被称为第二构成元件，类似地，第二构成元件可以被称为第一构成元件。除非上下文另外清楚地指出，否则单数形式旨在包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的而旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可以被理解为指“A、B或者A和B”。术语“和”以及“或”可以以合取含义或析取含义使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个(种/者)”出于其含义和解释的目的而旨在包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
在本申请中，应当理解的是，术语“包括”、“包含”、“具有”或“构造”以及其变形指在说明书中存在描述的特征、数量、步骤、操作、构成元件、部件或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、步骤、操作、构造元件、部件或它们的组合。
将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在中间元件。例如，在本说明书中，当将层、膜、区域或板等的元件称为形成“在”另一元件“上”时，形成方向不局限于上方向，而是包括横向方向或下方向。相反，当层、膜、区域或板等的元件被称为“在”另一元件“下方”时，它可以直接在所述另一元件下方，或者可以存在中间元件。
为了易于描述，可以在这里使用空间相对术语“在……下方”、“在……之下”、“下”、“在……上方”或“上”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，除了在附图中描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同方位。例如，在将附图中示出的器件翻转的情况下，定位“在”另一器件“下方”或“之下”的器件可以安放“在”所述另一器件“上方”。因此，说明性术语“在……下方”可以包括下位置和上位置两者。器件也可以在另一方向上定位，因此空间相对术语可以根据方位而被不同地解释。
术语“叠置”或其变形指第一对象可以在第二对象的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或其变形、在……上面延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任何其他合适的术语。
当元件被描述为“不”与另一元件“叠置”或其变形时，可以包括元件彼此间隔开或彼此远离或彼此偏离或者如本领域普通技术人员将领会和理解的任何其他合适的术语。
术语“面对”和其变形是指第一元件可以直接或间接地与第二元件相对。在其中第三元件介于第一元件与第二元件之间的情况下，第一元件和第二元件尽管仍然彼此面对，但可以被理解为彼此间接相对。
将理解的是，在本申请中，当将一个构成元件(例如，第一构成元件)描述为(功能地或通信地)与另一构成元件(例如，第二构成元件)“结合或连接”/“结合或连接到”另一构成元件(例如，第二构成元件)时，所述一个构成元件可以与所述另一构成元件直接结合或连接/结合或连接到所述另一构成元件，或者可以通过其他构成元件(例如，第三构成元件或其他构成元件)与所述另一构成元件结合或连接/结合或连接到所述另一构成元件。相反，将理解的是，当将一个构成元件(例如，第一构成元件)描述为与另一构成元件(例如，第二构成元件)“直接结合或连接”/“直接结合或连接到”另一构成元件(例如，第二构成元件)时，在所述一个构成元件与所述另一构成元件之间不存在其他构成元件(例如，第三构成元件或其他构成元件)。
在下文中，参照附图，将更详细地描述公开的实施例和本领域技术人员理解公开的内容所需的其他实施例。在下面的描述中，除非上下文仅清楚地指示单数，否则相应的元件意图包括复数形式。
考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的“约(大约)”或“近似”包括所陈述的值并且表示在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。例如，“约(大约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％或±5％内。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非这里清楚地这样定义，否则术语(诸如在通用字典中定义的术语)应被解释为具有与相关领域的上下文中它们的意思一致的意思，而将不以理想化的或过于形式化的含义进行解释。
图1示出了根据实施例的发光元件的示意性透视图，图2示出了图1的发光元件的示意性剖视图。
在实施例中，发光元件的类型和/或形状不限于图1和图2中示出的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以被实现为其中可以彼此顺序地堆叠有第一半导体层11、活性层12和第二半导体层13的堆叠发光体。
发光元件LD可以被设置为具有在一个方向或某一方向上延伸的形状。在发光元件LD的延伸方向是长度方向的情况下，沿着延伸方向，发光元件LD可以包括一个端部或某一端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部或某一端部(或下端部)处，第一半导体层11和第二半导体层13中的剩余半导体层可以设置在发光元件LD的另一端部(或上端部)处。例如，第一半导体层11可以设置在发光元件LD的一个端部或某一端部(或下端部)处，第二半导体层13可以设置在发光元件LD的另一端部(或上端部)处。
发光元件LD可以以各种形状设置。例如，发光元件LD可以具有在长度方向上可以是长的(例如，纵横比可以大于1)的基本上杆状形状或基本上棒状形状。在实施例中，发光元件LD在长度方向上的长度L可以比其直径D(或其剖面的宽度)大。例如，发光元件LD可以包括以具有纳米级至微米级的直径D和/或长度L的超小尺寸制造的发光二极管(LED)。
发光元件LD的直径D可以在约0.4μm至约0.7μm的范围内，并且其长度L可以在约1μm至约10μm的范围内。然而，发光元件LD的直径D和长度L不限于此，发光元件LD的尺寸可以改变，使得发光元件LD满足发光元件LD可以应用于其的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，在公开的精神和范围内，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以是掺杂有诸如Si、Ge或Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料制成。在实施例中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度L的方向，第一半导体层11可以包括接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一个端部或某一端部(或下端部)。
活性层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，在活性层12由多量子阱结构形成的情况下，活性层12可以具有其中可以周期性地且重复地彼此堆叠有由一个或某一单元组成的阻挡层(未示出)、应变增强层和阱层的结构。由于应变增强层具有比阻挡层的晶格常数小的晶格常数，因此它可以进一步增强施加到阱层的应变，例如，压缩应变。然而，活性层12的结构不限于上述实施例。
活性层12可以发射具有在约400nm至约900nm的范围内的波长的光，并且可以具有双异质结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以沿着发光元件LD的长度L的方向形成在活性层12的上部和/或下部上。例如，包覆层可以形成为AlGaN层或InAlGaN层。在实施例中，可以使用诸如AlGaN和InAlGaN的材料来形成活性层12，例如，各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在将预定电压或更高电压的电场施加到发光元件LD的各个端部的情况下，发光元件LD在电子-空穴对在活性层12中结合的同时发射光。通过使用该原理控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作各种发光装置的光源(或发光源)。
第二半导体层13设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。在实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。沿着发光元件LD的长度方向，第二半导体层13可以包括接触活性层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端部(或上端部)。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。例如，沿着发光元件LD的长度方向，第一半导体层11可以具有比第二半导体层13的厚度相对厚的厚度。因此，与第一半导体层11的下表面相比，发光元件LD的活性层12可以被设置为靠近第二半导体层13的上表面。
示出了第一半导体层11和第二半导体层13中的每个形成为一个层或某一层，但是公开不限于此。在实施例中，第一半导体层11和第二半导体层13中的每个还可以根据活性层12的材料包括至少一个层或更多个层(例如，包覆层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作减小晶格常数的差异的缓冲件的应变减小层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但公开不限于此。
在实施例中，除了上面描述的第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极(在下文中称为“第一附加电极”)(未示出)。例如，在实施例中，可以进一步包括设置在第一半导体层11的一端或某一端上的另一附加电极(未示出，在下文中称为“第二附加电极”)。
第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是公开不限于此。在实施例中，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包含导电材料。例如，第一附加电极和第二附加电极可以包括其中单独使用或组合使用有铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或者合金的不透明金属，但是公开不限于此。在实施例中，第一附加电极和第二附加电极可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明或半透明的。因此，由发光元件LD产生的光可以通过第一附加电极和第二附加电极中的每个透射，以被输出到发光元件LD的外部。在实施例中，在由发光元件LD产生的光不通过第一附加电极和第二附加电极透射，而通过除了发光元件LD的各个端部之外的区域释放到外部的情况下，第一附加电极和第二附加电极可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘膜14。然而，在实施例中，可以省略绝缘膜14，或者可以设置或放置绝缘膜14以仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些或多个或者与第一半导体层11、活性层12和第二半导体层13中的一些或多个叠置。
绝缘膜14可以防止在活性层12接触除第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。例如，绝缘膜14可以使发光元件LD的表面缺陷最小化，以改善发光元件LD的寿命和发光效率。例如，在多个发光元件LD紧密设置的情况下，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。只要活性层12可以防止引起与外部导电材料的短路，就不限制是否设置绝缘膜14。
绝缘膜14可以被设置为或被放置为完全围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外周表面。
在上述实施例中，描述了其中绝缘膜14完全围绕第一半导体层11、活性层12和第二半导体层13的外周表面的结构，但是公开不限于此。在实施例中，在发光元件LD可以包括第一附加电极的情况下，绝缘膜14可以完全围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的外周表面。例如，根据实施例，绝缘膜14可以不完全围绕第一附加电极的外周表面，或者可以仅围绕第一附加电极的外周表面的一部分并且可以不围绕第一附加电极的外周表面的剩余部分。例如，在实施例中，在第一附加电极设置在发光元件LD的另一端部(或上端部)并且第二附加电极设置在发光元件LD的一个端部或某一端部(或下端部)的情况下，绝缘膜14可以暴露第一附加电极和第二附加电极中的每个的至少一个区域或某一区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的一种或更多种绝缘材料，但是公开不限于此，并且具有绝缘性质的各种材料可以用作绝缘膜14的材料。
绝缘膜14可以被设置为单层，或者可以被设置为至少包括双层膜的多层。例如，在绝缘膜14被构造为包括可以彼此顺序地堆叠的第一层和第二层的双层膜的情况下，第一层和第二层可以由不同的材料(或物质)制成，并且可以通过不同的工艺形成。在实施例中，第一层和第二层可以包含相同或相似的材料。
在实施例中，发光元件LD可以以具有核-壳结构的发光图案实现。上述第一半导体层11可以定位在核芯(例如，发光元件LD的中间(或中心))处，活性层12可以被设置为或被放置为以及/或者被形成为围绕第一半导体层11的外周表面，第二半导体层13可以被设置为或被放置为以及/或者被形成为围绕活性层12。例如，发光元件LD还可以包括围绕第二半导体层13的至少一侧或某一侧的附加电极(未示出)。例如，在实施例中，发光元件LD还可以包括设置或放置在具有核-壳结构的发光图案的外周表面上并且包括透明绝缘材料的绝缘膜14。以具有核-壳结构的发光图案实现的发光元件LD可以通过生长方法制造。
上述发光元件LD可以用作各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，在多个发光元件LD与流体溶液(或溶剂)混合并且被供应到每个像素区域(例如，每个像素的发光区域或每个子像素的发光区域)的情况下，每个发光元件LD可以被表面处理，使得发光元件LD可以不在溶液中不均匀地聚集并且可以被均匀地喷射。
除了显示装置之外，包括上述发光元件LD的发光单元(或发光器件)还可以用在需要光源的各种类型的电子装置中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在诸如照明装置的需要光源的其他类型的电子装置中。
图3示出了根据实施例的显示装置，例如，示出了使用图1和图2中示出的发光元件作为光源的显示装置的示意性俯视图。
在图3中，为了方便，基于在其中显示有图像的显示区域DA，简要地示出显示装置的结构。
参照图1至图3，根据公开的实施例的显示装置可以包括基底SUB、设置或放置在基底SUB上并且分别包括至少一个发光元件LD的多个像素PXL、设置或放置在基底SUB上并且驱动像素PXL的驱动器以及电连接像素PXL和驱动器的布线部分。
在显示装置是诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置的其中将显示表面应用于其至少一个表面或某一表面的显示装置的情况下，公开可以应用于此。
显示装置可以根据驱动发光元件LD的方法被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型显示装置的情况下，在公开的精神和范围内，像素PXL中的每个可以包括用于控制供应到发光元件LD的电流量的驱动晶体管和用于向驱动晶体管传输数据信号的开关晶体管等。
显示装置可以以各种形状设置，作为示例，可以以具有彼此平行的两对边的基本上矩形板形状设置，但是公开不限于此。在显示装置以基本上矩形板形状设置的情况下，两对边中的一对边可以设置为比另一对边长。为了更好地理解和易于描述，示出了其中显示装置具有具备一对长边和一对短边的基本上矩形形状的情况，并且长边的延伸方向表示为第二方向DR2，短边的延伸方向表示为第一方向DR1，与长边和短边的延伸方向垂直的方向表示为第三方向DR3。以基本上矩形板形状设置的显示装置可以在一条长边或某一长边与一条短边或某一短边在其处接触(或相遇)的拐角部分处具有基本上圆形的形状，但是公开不限于此。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中可以设置或放置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中可以设置或放置用于驱动像素PXL的驱动器和用于使驱动器与像素PXL电连接的布线部分的一部分的区域。为了更好地理解和便于描述，图3中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置或放置在基底SUB的显示区域DA中。
非显示区域NDA可以设置或放置在显示区域DA的至少一侧或某一侧中。非显示区域NDA可以围绕显示区域DA的外周(或边缘)或与显示区域DA的外周(或边缘)相邻。非显示区域NDA可以设置有电连接到像素PXL的布线部分和用于驱动像素PXL的驱动器。
布线部分可以使驱动器与像素PXL电连接。布线部分向每个像素PXL提供信号，并且在公开的精神和范围内，布线部分可以是电连接到每个像素PXL的信号线(例如，电连接到扫描线、数据线和发光控制线等的扇出线)。例如，为了实时补偿每个像素PXL的电特性的变化，布线部分是电连接到信号线(例如，电连接到控制线和感测线等)的扇出线，信号线电连接到每个像素PXL。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB上的一个或某一区域可以被设置为其中可以设置有像素PXL的显示区域DA，基底SUB上的剩余区域可以被设置为非显示区域NDA。例如，基底SUB可以包括包含其中可以设置有相应像素PXL的像素区域的显示区域DA和设置在显示区域DA周围(或与显示区域DA相邻)的非显示区域NDA。
像素PXL中的每个可以设置或放置在基底SUB上的显示区域DA中。在实施例中，像素PXL可以以条带布置结构或
Figure BDA0003244996800000141
布置结构布置或设置在显示区域DA中，但是公开不限于此。
每个像素PXL可以包括由对应的扫描信号和数据信号驱动的至少一个或更多个发光元件LD。发光元件LD可以具有小到纳米级至微米级的尺寸，并且可以与被设置为相邻的发光元件并联连接，但是公开不限于此。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL可以包括至少一个光源，例如，由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的图1中示出的发光元件LD。然而，在实施例中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过布线部分向每个像素PXL提供预定信号和预定电源，从而控制像素PXL的驱动。驱动器可以包括扫描驱动器、光发射驱动器、数据驱动器和时序控制器。
图4示出了根据实施例的包括在图3中示出的一个像素中的构成元件之间的电连接关系的等效电路图。
例如，图4示出了根据实施例的包括在适用于有源显示装置的像素PXL中的构成元件之间的电连接关系。然而，可以应用于实施例的像素PXL中所包括的构成元件的类型不限于此。
在图4中，不仅包括在图3中示出的像素PXL中的每个中的构成元件，而且其中可以设置有构成元件的区域可以被综合地称为像素PXL。
参照图1至图4，一个像素PXL(在下文中称为“像素”)可以包括产生与数据信号对应的亮度光的发光单元EMU。例如，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
在实施例中，发光单元EMU可以包括在第一驱动电源VDD的电压可以施加于其的第一电力线PL1与第二驱动电源VSS的电压可以施加于其的第二电力线PL2之间并联电连接的多个发光元件LD。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一电极EL1(也称为“第一对准电极”)、通过第二电力线PL2电连接到第二驱动电源VSS的第二电极EL2(也称为“第二对准电极”)以及在第一电极EL1与第二电极EL2之间在同一方向上并联电连接的多个发光元件LD。在实施例中，第一电极EL1可以是阳极，第二电极EL2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1电连接到第一驱动电源VDD的一个端部或某一端部以及通过第二电极EL2电连接到第二驱动电源VSS的其他端部或另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
如上所述，在分别被供应有不同电位的电压的第一电极EL1与第二电极EL2之间在同一方向(例如，正向方向)上并联电连接的各个发光元件LD可以形成各个有效光源。这些有效光源可以集中以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU供应与对应帧数据的灰度值对应的驱动电流。供应到发光单元EMU的驱动电流可以被分流以在发光元件LD中的每个中流动。因此，当每个发光元件LD发射具有与在其中流动的电流对应的亮度的光时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
其中示出了发光元件LD的各个端部可以在第一驱动电源VDD和第二驱动电源VSS之间在同一方向上电连接的实施例，但是公开不限于此。在实施例中，除了形成各个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与形成有效光源的发光元件LD一起在第一电极EL1与第二电极EL2之间并联电连接，但是可以在相对于发光元件LD的相反方向上在第一电极EL1与第二电极EL2之间电连接。即使在第一电极EL1与第二电极EL2之间施加预定驱动电压(例如，正向驱动电压)的情况下，反向发光元件LDr也保持非激活状态，因此电流基本上不在反向发光元件LDr中流动。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i(i为自然数)行第j(j为自然数)列的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。例如，像素电路PXC可以电连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上面描述的像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管(驱动晶体管)T1的第一端子可以电连接到第一驱动电源VDD，其第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
第二晶体管(开关晶体管)T2的第一端子可以电连接到第j数据线Dj，其第二端子可以电连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是不同的端子，例如，在第一端子是源电极的情况下，第二端子可以是漏电极。例如，第二晶体管T2的栅电极可以电连接到第i扫描线Si。
第二晶体管T2可以在从第i扫描线Si供应能够使第二晶体管T2导通的电压的扫描信号时导通，以使第j数据线Dj与第一节点N1电连接。对应帧的数据信号被供应到第j数据线Dj，因此，该数据信号传输到第一节点N1。传输到第一节点N1的数据信号被充入存储电容器Cst中。
第三晶体管T3可以电连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的第一端子可以电连接到第一晶体管T1的电连接到第一电极EL1的第二端子(例如，源电极)，第三晶体管T3的第二端子可以电连接到第j感测线SENj。第三晶体管T3的栅电极可以电连接到第i控制线CLi。第三晶体管T3可以通过在预定感测时段期间供应到第i控制线CLi的栅极导通电压的控制信号导通，以使第j感测线SENj电连接到第一晶体管T1。
感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的时段。
存储电容器Cst的一个电极或某一电极可以电连接到第一驱动电源VDD，其他电极或另一电极可以电连接到第一节点N1。存储电容器Cst可以被充入有与供应到第一节点N1的数据信号对应的电压，并且可以保持充入的电压直到下一帧的数据信号被供应。
图4公开了其中第一晶体管T1至第三晶体管T3中的全部是N型晶体管的实施例，但是公开不限于此。例如，上面描述的第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。例如，尽管图4公开了其中发光单元EMU可以电连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发光单元EMU也可以电连接在第一驱动电源VDD与像素电路PXC之间。
像素电路PXC的结构可以不同地改变。例如，像素电路PXC可以另外包括其他电路元件，诸如至少一个晶体管元件(诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的光发射时间的晶体管元件)或用于升压第一节点N1的电压的升压电容器。
例如，图4示出了其中形成每个发光单元EMU的发光元件LD可以全部并联电连接的实施例，但是公开不限于此。在实施例中，发光单元EMU可以包括包含彼此并联电连接的多个发光元件LD的至少一个串联级。例如，发光单元EMU可以具有串联/并联混合结构。
可以应用于公开的像素PXL的结构不限于图4中示出的实施例，对应的像素PXL可以具有各种结构。例如，在公开的精神和范围内，每个像素PXL可以被构造在无源发光显示装置等内部。可以省略像素电路PXC，并且包括在发光单元EMU中的发光元件LD的各个端部可以电连接(或直接电连接)到第i扫描线Si、第j数据线Dj、第一驱动电源VDD施加于其的第一电力线PL1、第二驱动电源VSS施加于其的第二电力线PL2和/或预定的控制线。
图5至图7示出了根据实施例的像素的示意性剖视图，图8A和图8B示出了图5的部分EA1的示意性放大图。
在实施例中，为了更好地理解和易于描述，在剖视图中平行于像素电路层PCL的主表面的方向被指示为第一方向DR1，在剖视图中平行于发光元件LD的长度方向的方向被指示为第三方向DR3，与第一方向DR1和第三方向DR3垂直的方向被指示为第二方向DR2。
在图5至图8B中，通过将每个电极示出为单层膜的电极并且将每个绝缘层示出为单层膜的绝缘层来对一个像素PXL进行简化，但是公开不限于此。
在实施例中，两个元件之间的“连接”可以指电连接和物理连接二者。
例如，在实施例中，“形成以及/或者设置或放置在同一层中”可以指其在同一工艺中形成，并且“形成以及/或者设置或放置在不同层中”可以指其在不同工艺中形成。
参照图5至图8B，根据实施例的像素PXL可以包括第三绝缘层INS3、显示元件层DPL、像素电路层PCL和封装层ENC。第三绝缘层INS3、显示元件层DPL、像素电路层PCL和封装层ENC可以设置在其中可以设置或放置有像素PXL的像素区域PXA中。像素区域PXA可以包括光从其发射的发光区域EMA和与发光区域EMA相邻的非发光区域NEMA。
第三绝缘层INS3可以设置或放置以及/或者形成在显示元件层DPL的一个表面或某一表面上，以保护显示元件层DPL的一些或多个构成元件(例如，第二电极CE(或共电极))。第二电极CE(或共电极)是参照图4描述的第二电极EL2(或第二对准电极)。第三绝缘层INS3可以是包括无机材料的无机绝缘膜。例如，第三绝缘层INS3可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。然而，第三绝缘层INS3的材料不限于上述实施例。在实施例中，第三绝缘层INS3可以是包括有机材料的有机绝缘膜。第三绝缘层INS3可以被设置为单层膜，或者可以被设置为两层或更多层的多层膜。
第三绝缘层INS3可以设置或放置和/或形成在显示元件层DPL的一个或某一表面(例如，下表面)上，以完全覆盖第二电极CE(或共电极)或与第二电极CE(或共电极)完全叠置。
显示元件层DPL可以包括第二电极CE(或共电极)、多个发光元件LD和中间层CTL。显示元件层DPL可以选择性地包括堤BNK。
第二电极CE(或共电极)可以完全设置或放置在第三绝缘层INS3的一个表面或某一表面上。第二电极CE(或共电极)可以是针对像素PXL和与像素PXL相邻的像素(未示出)公共地设置的公共层。在实施例中，第二电极CE(或共电极)可以是阴极。第二电极CE(或共电极)可以具有与参照图4描述的第二电极EL2的构造相同的构造。因此，第二电极CE(或共电极)可以电连接到第二驱动电源(见图4中的“VSS”)，使得第二驱动电源VSS的电压可以传输到第二电极CE(或共电极)。第二电极CE(或共电极)可以通过使用单独的连接元件(例如，接触孔和桥接电极等)电连接到设置在非显示区域(见图3中的“NDA”)中的驱动电压布线(未示出)，以接收施加到驱动电压布线的第二驱动电源VSS的电压。在实施例中，第二电极CE(或共电极)可以电连接(或直接电连接)到外部驱动器，以从所述外部驱动器接收第二驱动电源VSS的电压。
例如，第二电极CE(或共电极)可以是将从发光元件LD发射的光引导到显示装置的图像显示方向(例如，正面方向)的导光构件(或反射构件)。为此目的，第二电极CE(或共电极)可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属。不透明金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。在实施例中，第二电极CE(或共电极)可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的导电氧化物以及诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物。在第二电极CE(或共电极)包含透明导电材料(或物质)的情况下，可以添加由不透明金属制成的单独的导电层，以在显示装置的图像显示方向上反射从发光元件LD发射的光。
在实施例中，第二电极CE(或共电极)可以接触发光元件LD中的每个的一部分以电连接到发光元件LD中的每个。例如，第二电极CE(或共电极)可以接触发光元件LD中的每个的第一端部EP1以电连接到发光元件LD。
堤BNK可以设置在像素PXL的非发光区域NEMA中。堤BNK可以具有限定(或划分)像素PXL和与其相邻的像素(未示出)中的每个的像素区域PXA或发光区域EMA的结构，例如，可以是像素限定膜。在实施例中，堤BNK可以是在向像素PXL供应(或注入)发光元件LD的工艺中限定其中应当供应有发光元件LD的发光区域EMA的像素限定膜或坝结构。例如，由于像素PXL的发光区域EMA被堤BNK划分，包括目标量和/或类型的发光元件LD的溶液(或混合溶液)可以供应到发光区域EMA(或注入到发光区域EMA中)。
堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止其中光在像素PXL和与其相邻的像素之间泄漏的漏光缺陷。在实施例中，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂或聚酰亚胺树脂等，但是公开不限于此。根据实施例，可以在堤BNK上单独设置或放置以及/或者形成反射材料层，以进一步改善从像素PXL中的每个发射的光的效率。
堤BNK可以包括在像素PXL的像素区域PXA中设置在堤BNK下面或下方的元件，例如，暴露第二电极CE(或共电极)的一部分的第一开口OPN1。在实施例中，像素PXL的发光区域EMA和堤BNK的第一开口OPN1可以彼此对应。可以根据实施例省略上述堤BNK。
发光元件LD中的每个可以是使用具有无机晶体结构的材料的超小发光二极管，例如，具有小至纳米级或微米级的尺寸的超小发光二极管。发光元件LD中的每个可以是通过蚀刻方法制造的超小发光二极管或者通过生长方法制造的超小发光二极管。
两个至几十个发光元件LD可以布置或放置以及/或者设置在其中可以设置或放置有像素PXL的像素区域PXA(或发光区域EMA)中，但是布置或放置以及/或者设置在像素区域PXA中的发光元件LD的数量不限于此。在实施例中，布置或放置以及/或者设置在像素区域PXA中的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以发射彩色光和/或白光中的一种。在实施例中，发光元件LD中的每个可以发射在短波长范围内的蓝光，但是公开不限于此。
发光元件LD中的每个可以包括其中第一半导体层11、活性层12、第二半导体层13和附加电极15可以沿着长度方向彼此顺序地堆叠的发光堆叠图案以及围绕发光堆叠图案的外周表面的绝缘膜14。在实施例中，第一半导体层11可以是掺杂有n型掺杂剂的n型半导体层，第二半导体层13可以是掺杂有p型掺杂剂的p型半导体层，附加电极15可以是欧姆接触第二半导体层13的欧姆接触电极。
发光元件LD中的每个可以布置或设置在第二电极CE(或共电极)与像素电路层PCL之间，使得对应的发光元件LD的长度方向与第三方向DR3(或当在剖视图中观看时的竖直方向)平行。
在实施例中，发光元件LD中的每个的第一端部EP1和第二端部EP2可以不设置在同一线(或平面)上，而是可以设置在不同的线(或平面)上。发光元件LD中的每个可以包括在长度方向上彼此面对的第一端部EP1和第二端部EP2。当在剖视图中观看时，第一端部EP1可以在发光元件LD的长度方向上设置在下端部处，第二端部EP2可以在发光元件LD的长度方向上设置在上端部处。第一端部EP1可以电接触第二电极CE(或共电极)，第二端部EP2可以电接触像素电路层PCL的一些或多个构成元件(例如，第一电极PE(或像素电极))。第一电极PE(或像素电极)是参照图4描述的第一电极EL1(或第一对准电极)。
发光元件LD可以通过中间层CTL稳定地固定在像素PXL的发光区域EMA中。
中间层CTL可以设置在第二电极CE(或共电极)与像素电路层PCL之间，并且可以被设置为或被放置为覆盖发光元件LD或与发光元件LD叠置。中间层CTL可以设置或放置在像素PXL的发光区域EMA中，并且可以被设置为或被放置为填充在第二电极CE(或共电极)与像素电路层PCL之间。作为示例，如图5和图7中所示，中间层CTL可以被设置为或被放置为填充堤BNK的第一开口OPN1。然而，公开不限于此。在显示元件层DPL不包括堤BNK的情况下，如图6中所示，中间层CTL可以被设置为或被放置为在像素PXL的像素区域PXA中完全填充在第二电极CE(或共电极)与像素电路层PCL之间。
在将其中分散有发光元件LD的流体溶液(或混合溶液)供应(或注入)到像素PXL的发光区域EMA中并且布置发光元件LD之后，可以通过使流体溶液固化来形成以及/或者设置或放置中间层CTL。中间层CTL可以被设置为或被放置为填充堤BNK的第一开口OPN1，以在发光元件LD的对准完成之后在第一开口OPN1中固化。
在实施例中，中间层CTL可以由有机材料制成。有机材料可以包括例如可光固化树脂和热固性聚合物树脂中的至少一种，可光固化树脂包括通过诸如UV的光来交联和固化的光聚合引发剂，热固性聚合物树脂包括通过热引发固化反应的热聚合引发剂。例如，热固性聚合物树脂可以包括由有机材料制成的环氧树脂、氨基树脂、酚醛树脂或聚酯树脂。在发光元件LD在像素PXL的发光区域EMA中在第三方向DR3(或剖视图中的竖直方向)上对准(或设置)之后，中间层CTL可以通过诸如UV的光或者通过热来固化。因此，中间层CTL可以使在第三方向DR3上对准的发光元件LD稳定地固定并且防止发光元件LD彼此分离。
中间层CTL可以具有适当的厚度d1(例如，在第三方向DR3上约10μm的厚度)，但是公开不限于此。在实施例中，中间层CTL可以被设计为具有比发光元件LD中的每个的长度L厚的厚度。在实施例中，中间层CTL可以包括将发光元件LD中的每个的一部分暴露于外部的凹槽HM。包括凹槽HM的中间层CTL的厚度d2可以比发光元件LD中的每个的长度L小(或薄)。
第二半导体层13和附加电极15可以设置在发光元件LD中的每个的由中间层CTL的凹槽HM暴露的一个端部或某一端部处(例如，在第二端部EP2处)。
在实施例中，如图8B中所示，中间层CTL可以包括将发光元件LD中的每个的另一部分暴露于外部的附加凹槽AHM。发光元件LD中的每个的由中间层CTL的附加凹槽AHM暴露的另一部分可以是对应的发光元件LD的第一端部EP1。这里，第一半导体层11可以设置在第一端部EP1处。包括凹槽HM和附加凹槽AHM的中间层CTL的厚度d3可以比发光元件LD中的每个的长度L小(或薄)。稍后将参照图18描述在中间层CTL中形成凹槽HM的方法，稍后将参照图21和图24描述在中间层CTL中形成附加凹槽AHM的方法。
像素电路层PCL可以设置或放置以及/或者形成在堤BNK和中间层CTL上。
像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、第一电极PE(或像素电极)和第一绝缘层INS1。
缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘膜。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。缓冲层BFL可以被设置为单层膜，但是可以被设置为两层或更多层膜的多层膜。在缓冲层BFL被设置为多层膜的情况下，其各个层可以由相同或相似的材料或者不同的材料制成。可以根据实施例省略缓冲层BFL。
晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和电连接到驱动晶体管Tdr的开关晶体管Tsw。然而，公开不限于此，除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路PXC还可以包括执行其他功能的电路元件。驱动晶体管Tdr可以是参照图4描述的第一晶体管T1，开关晶体管Tsw可以是参照图4描述的第二晶体管T2。在以下实施例中，驱动晶体管Tdr和开关晶体管Tsw可以被综合地称为晶体管T或多个晶体管T。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子ET1和第二端子ET2。第一端子ET1可以是源电极和漏电极中的一个，第二端子ET2可以是剩余的电极。例如，在第一端子ET1是源电极的情况下，第二端子ET2可以是漏电极。
半导体图案SCL可以设置或放置以及/或者形成在缓冲层BFL上。半导体图案SCL可以包括与第一端子ET1电接触的第一接触区域和与第二端子ET2电接触的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区。沟道区可以与对应的晶体管T的栅电极GE叠置。在公开的精神和范围内，半导体图案SCL可以是由多晶硅、非晶硅或氧化物半导体等制成的半导体图案。例如，作为可以不掺杂有杂质的半导体图案的沟道区可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅电极GE可以设置或放置以及/或者形成在栅极绝缘层GI上，以与半导体图案SCL的沟道区对应。栅电极GE可以设置或放置在栅极绝缘层GI上，以与半导体图案SCL的沟道区叠置。栅电极GE可以形成为具有选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的单个或其混合物的单层膜结构，或者为了降低布线电阻，可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层膜或多层膜结构。
栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。在实施例中，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以被设置为单层膜，并且可以被设置为两个或更多个膜的多层膜。
第一端子ET1和第二端子ET2中的每个可以设置或放置以及/或者形成在第二层间绝缘层ILD2上，并且可以通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电接触半导体图案SCL的第一接触区域和第二接触区域。例如，第一端子ET1可以电接触半导体图案SCL的第一接触区域，第二端子ET2可以电接触半导体图案SCL的第二接触区域。第一端子ET1和第二端子ET2中的每个可以包括与栅电极GE的材料相同或相似的材料，或者可以包括选自示出为栅电极GE的构成材料的材料中的一种或更多种材料。
第一层间绝缘层ILD1可以包括与栅极绝缘层GI的材料相同或相似的材料，或者可以包括选自示出为栅极绝缘层GI的构成材料的材料中的一种或更多种材料。
第二层间绝缘层ILD2可以设置或放置以及/或者形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在实施例中，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1的材料相同或相似的材料，但是公开不限于此。第二层间绝缘层ILD2可以被设置为单层膜，并且可以被设置为两层或更多层的多层膜。
在上述实施例中，描述了晶体管T的第一端子ET1和第二端子ET2是通过顺序穿透栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到半导体图案SCL的单独电极，但是公开不限于此。在实施例中，晶体管T的第一端子ET1可以是与对应的半导体图案SCL的沟道区相邻的第一接触区域，晶体管T的第二端子ET2可以是与对应的半导体图案SCL的沟道区相邻的第二接触区域。晶体管T的第二端子ET2可以通过诸如桥接电极的单独的连接构件电连接到对应的像素PXL的发光元件LD。
在实施例中，晶体管T可以是低温多晶硅薄膜晶体管，但是公开不限于此。在实施例中，晶体管T可以被构造为氧化物半导体薄膜晶体管。例如，在上述实施例中，作为示例描述了其中晶体管T是具有顶栅极结构的薄膜晶体管的情况，但是公开不限于此，并且晶体管T的结构可以不同地改变。
像素电路层PCL可以包括第二开口OPN2。第二开口OPN2可以通过去除绝缘层的与像素PXL的发光区域EMA对应的一部分来形成。例如，第二开口OPN2可以通过去除发光区域EMA中的缓冲层BFL、栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2来形成。在实施例中，第二开口OPN2可以与第一开口OPN1对应或重合。因此，被设置为或被放置为填充第一开口OPN1的中间层CTL可以暴露于外部。被中间层CTL的凹槽HM暴露的发光元件LD中的每个的第二端部EP2可以被暴露。
第一电极PE(或像素电极)可以设置或放置以及/或者形成在第二开口OPN2中，以电接触暴露的发光元件LD中的每个的第二端部EP2。第一电极PE(或像素电极)可以设置或放置在第二开口OPN2中，以电接触中间层CTL的至少一部分和暴露的发光元件LD中的每个的第二端部EP2。例如，第一电极PE(或像素电极)可以电接触驱动晶体管Tdr的第二端子ET2。在实施例中，第一电极PE(或像素电极)可以是阳极。第一电极PE(或像素电极)可以具有与参照图4描述的第一电极EL1的构造或结构相同的构造或结构。
第一电极PE(或像素电极)可以由各种透明导电材料(或物质)制成，以便使可以从发光元件LD中的每个发射并通过第二电极CE(或共电极)反射的光无损失地向目标方向(显示装置的图像显示方向)行进。例如，第一电极PE(或像素电极)可以是诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且可以形成为基本上透明或半透明以满足预定的透光率(或透射率)。然而，第一电极PE(或像素电极)的材料不限于上述实施例。
第一绝缘层INS1可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。例如，第一绝缘层INS1可以具有其中可以彼此交替地堆叠有至少一个无机绝缘膜和至少一个有机绝缘膜的结构。第一绝缘层INS1可以完全覆盖包括第一电极PE(或像素电极)的像素电路层PCL或者与包括第一电极PE(或像素电极)的像素电路层PCL完全叠置。
例如，像素电路层PCL还可以包括底层BML。
底层BML可以用作阻挡从发光元件LD发射的光向晶体管T行进的光阻挡构件。底层BML可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属。然而，底层BML的材料不限于上述实施例。在实施例中，底层BML可以由阻挡或吸收光的材料制成。例如，底层BML可以是黑色矩阵。
在实施例中，如图7中所示，像素电路层PCL还可以包括导电图案CP。
导电图案CP可以设置或放置在第二开口OPN2中，并且可以设置或放置以及/或者形成在第一电极PE(或像素电极)的一部分上。例如，导电图案CP可以仅设置或放置于设置在第二开口OPN2的倾斜表面上的第一电极PE(或像素电极)上，以不与发光元件LD(或像素PXL的发光区域EMA)叠置。导电图案CP可以用作在图像显示方向上引导从发光元件LD中的每个的第二端部EP2发射的光的反射构件。为此目的，导电图案CP可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属。例如，导电图案CP可以包括与第二电极CE(或共电极)的材料相同或相似的材料，或者可以包括从例示为第二电极CE(或共电极)的构成材料的材料中选择的一种或更多种。
封装层ENC可以设置或放置以及/或者形成在像素电路层PCL上。在实施例中，封装层ENC可以包括第二绝缘层INS2和保护膜PTF。
第二绝缘层INS2可以设置或放置以及/或者形成在第一绝缘层INS1上。第二绝缘层INS2可以被设置为包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘层。无机绝缘膜可以包括诸如以氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)为例的无机材料中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。第二绝缘层INS2可以由透明绝缘材料制成，以使在显示装置的图像显示方向上行进的光的损失最小化。
在实施例中，第二绝缘层INS2可以被设计为具有预定水平或更大的厚度，使得能够缓解由于设置在其下部的构成元件引起的台阶。为此目的，第二绝缘层INS2可以被设置为包含有机材料的有机绝缘膜。例如，在形成显示元件层DPL的第二电极CE(或共电极)的工艺中，第二绝缘层INS2可以用作增强元件以改善像素电路层PCL的机械强度。
保护膜PTF可以完全设置或放置在第二绝缘层INS2上，以防止杂质渗透并用作免受外部冲击的缓冲件。保护膜PTF设置在显示装置的最上部处，而在中间层CTL向上翻转并且像素电路层PCL向下翻转的情况下，保护膜PTF可以设置在显示装置的最下部处。换言之，保护膜PTF可以在第二电极CE(或共电极)的制造工艺期间附着在包括在像素电路层PCL中的构成元件上以保护构成元件，并且在一系列工艺完成之后，可以从上述构成元件去除保护膜PTF。这种保护膜PTF可以由例如具有粘合性(或结合特性)的包括PET的树脂制成，但是公开不限于此。
在以上实施例中，在发光元件LD中的每个中通过接触(或直接接触)第二电极CE(或共电极)而电连接到第二电极CE(或共电极)的第一半导体层11可以在对应的发光元件LD的长度方向上设置在对应的发光元件LD的下端部处，通过接触(或直接接触)第一电极PE(或像素电极)而电连接到第一电极PE(或像素电极)的第二半导体层13可以在对应的发光元件LD的长度方向上设置在对应的发光元件LD的上端部处。
在驱动电流从第一电力线(见图4中的“PL1”)通过像素电路PXC流到第二电力线(见图4中的“PL2”)的情况下，驱动电流可以通过像素电路层PCL的驱动晶体管Tdr流入第一电极PE(或像素电极)中。驱动电流通过可以与第一电极PE(或像素电极)直接电接触(或电连接到第一电极PE(或像素电极))的发光元件LD中的每个在第二电极CE(或共电极)中流动。因此，发光元件LD中的每个可以发射具有与分布电流对应的亮度的光。如上所述，第一电极PE(或像素电极)可以被限定为将驱动晶体管Tdr与发光元件LD电连接的阳极，第二电极CE(或共电极)可以被限定为将第二电力线PL2与发光元件LD电连接的阴极。
根据上述实施例，由于发光元件LD中的每个的第一端部EP1在长度方向上设置在下端部处，对应的发光元件LD的第二端部EP2在长度方向上设置在上端部处，因此发光元件LD中的每个可以在第三方向DR3上(例如，在剖视图中的竖直方向上)对准。因此，发光元件LD中的每个可以在其中设置有活性层12的整个区域中发射光。例如，从每个发光元件LD的活性层12发射并被引导到对应的发光元件LD的第一端部EP1的光可以被第二电极CE(或共电极)反射以向目标方向(或显示装置的图像显示方向)行进。例如，从每个发光元件LD的活性层12发射并被引导到对应的发光元件LD的第二端部EP2的光可以在其将向目标方向(或显示装置的图像显示方向)行进时穿过第一电极PE(或像素电极)。因此，可以增加从发光元件LD中的每个发射并在显示装置的图像显示方向上行进的光的量(或强度)，使得可以改善像素PXL的发射效率。
例如，根据上述实施例，由于除了中间层CTL和发光元件LD之外的其他构成元件未设置或放置在第一电极PE(或像素电极)与第二电极CE(或共电极)之间，因此从发光元件LD发射的光可以不被其他构成元件散射，并且可以在显示装置的图像显示方向上行进。因此，可以进一步增加在显示装置的图像显示方向上行进的光的量(或强度)，使得可以进一步改善像素PXL的发射效率。
另外，根据上述实施例，由于发光元件LD在第一电极PE(或像素电极)与第二电极CE(或共电极)之间在竖直方向上对准，因此在像素PXL的像素区域PXA(或发光区域EMA)中被发光元件LD占据的区域减小，使得可以进一步确保发光元件LD的对准区域。
例如，根据上述实施例，由于可以省略用于在目标方向上引导从发光元件LD发射的光的支撑构件(例如，反射分隔壁)，因此可以改善像素区域PXA的空间效率。因此，由于包括在像素PXL中的构成元件之间的空间约束(例如，包括在像素PXL中的电极之间的临界尺寸(CD)(电极中的每个电极的线宽度或电极之间的间隙的宽度)约束)减小，所以可以容易地实现高分辨率和高清晰度的显示装置。
在上述实施例中，每个像素PXL已经被描述为朝向像素电路层PCL的上部发射光，但是公开不限于此。在实施例中，每个像素PXL可以朝向第三绝缘层INS3的后表面发射光。第二电极CE(或共电极)可以由透明导电材料制成，第一电极PE(或像素电极)可以由具有恒定反射率的不透明金属制成。因此，从发光元件LD中的每个的第一端部EP1发射的光可以原样穿过第三绝缘层INS3，从发光元件LD的第二端部EP2发射的光可以通过第一电极PE(或像素电极)反射以朝向目标方向(朝向第三绝缘层INS3的后表面的方向)。结果，每个像素PXL可以朝向第三绝缘层INS3的后表面发射光。这里，第一电极PE(或像素电极)可以是在朝向第三绝缘层INS3的后表面的方向上引导从发光元件LD发射的光的导光构件(或反射构件)。
图9至图23示出了图5的像素的制造方法的顺序示意性剖视图，图24示出了图21的制造方法的实施例的示意性剖视图。
在下文中，将参照图9至图24顺序地描述根据图5中示出的实施例的像素的制造方法。
参照图5和图9，准备其中可以在其第一表面SF1上局部地设置有下电极LE的第一基底SUB1。可以形成覆盖下电极LE或与下电极LE叠置的第一子绝缘层SINS1。
第一基底SUB1可以是包括绝缘材料的刚性基底或柔性基底。例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和晶质玻璃基底中的一种。柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。在实施例中，第一基底SUB1可以是在一系列工艺期间支撑下电极LE和发光元件LD的支撑基底，并且可以被构造为诸如玻璃的刚性基底。
在实施例中，下电极LE可以是用于使像素PXL中的发光元件LD对准的第一对准电极。下电极LE可以包括导电材料(或物质)。作为示例，下电极LE可以包括与参照图5至图8B描述的栅电极GE的材料相同或相似的材料，或者可以包括从例示为栅电极GE的构成材料的材料中选择的一种或更多种。
第一子绝缘层SINS1可以是包括无机材料的无机绝缘膜。在实施例中，第一子绝缘层SINS1可以包括可以在基底分离工艺中使用激光被容易地剥离的材料。
参照图5、图9和图10，可以在第一子绝缘层SINS1上形成包括第一开口OPN1的堤BNK。
堤BNK可以是在像素PXL和与其相邻的像素(未示出)之间限定像素区域PXA(或发光区域EMA)的像素限定膜。第一开口OPN1与像素PXL的发光区域EMA对应或重合，并且可以暴露与发光区域EMA对应的第一子绝缘层SINS1。第一开口OPN1可以是发光元件LD被供应(或注入)到其中的区域。
参照图5以及图9至图11，在公开的精神和范围内，通过使用喷墨印刷方法等将发光元件LD注入到像素PXL的发光区域EMA中。例如，将喷嘴设置在由第一开口OPN1暴露的第一子绝缘层SINS1的上部处，然后通过喷嘴将包含物INK注入(或供应)到像素PXL的发光区域EMA中。包含物INK可以以溶液状态提供。包含物INK可以是包括流体溶剂SLV和包括(或分散)在溶剂SLV中的多个发光元件LD的墨水。溶剂SLV可以是液体或流体，并且可以具有使得与分散材料对应的发光元件LD可以在溶剂SLV中移动的粘度。溶剂SLV可以包括其中发光元件LD可以通过由电场形成器形成的电场而在溶剂SLV中容易地移动的材料。在实施例中，溶剂SLV可以包括通过热或光固化的有机材料。溶剂SLV(或包含物INK)可以被设置为或被放置为填充堤BNK的第一开口OPN1。
参照图5以及图9至图12，在准备其中在其一个表面或某一表面上完全设置有上电极UE和第二子绝缘层SINS2的第二基底SUB2之后，在堤BNK和包含物INK上设置第二基底SUB2。例如，可以在第一基底SUB1上设置第二基底SUB2，使得设置在第二基底SUB2的一个表面或某一表面上的上电极UE面对堤BNK和包含物INK。
第二基底SUB2可以包括与第一基底SUB1的材料相同或相似的材料，或者可以包括从例示为第一基底SUB1的构成材料的材料中选择的一种或更多种。第二基底SUB2可以是在使发光元件LD对准的工艺期间稳定地支撑上电极UE的支撑基底。在实施例中，堤BNK可以与间隔件(未示出)一起保持第一基底SUB1与第二基底SUB2之间的间隔。在其中未设置有堤BNK的实施例中，能够仅通过间隔件来保持第一基底SUB1与第二基底SUB2之间的间隔。
第二子绝缘层SINS2可以包括与第一子绝缘层SINS1的材料相同或相似的材料。第二子绝缘层SINS2可以覆盖上电极UE或与上电极UE叠置，以保护上电极UE。第二子绝缘层SINS2可以包括可以在基底分离工艺中使用激光被容易地剥离的材料。在实施例中，可以省略第二子绝缘层SINS2。
在实施例中，上电极UE可以是用于使像素PXL中的发光元件LD对准的第二对准电极。例如，上电极UE可以是用于与下电极LE一起在包含物INK中形成电场的电场形成器。为此目的，上电极UE可以包括导电材料(或物质)。上电极UE可以包括与下电极LE的材料相同或相似的材料，但是公开不限于此。
可以在第二基底SUB2的一个表面或某一表面上完全设置上电极UE，并且可以仅在其中可以设置有下电极LE的区域中在第三方向DR3(或剖视图中的竖直方向)上与下电极LE一起形成电场，下电极LE可以局部地设置在第一基底SUB1的第一表面SF1上。上电极UE可以在第三方向DR3上设置在下电极LE上以与下电极LE叠置，且包含物INK在上电极UE与下电极LE之间。
参照图5以及图9至图13，通过经由外部对准垫(pad，或称为“焊盘”)(未示出)施加与下电极LE和上电极UE中的每个对应的对准信号(或对准电压)在下电极LE与上电极UE之间形成电场E。
施加到下电极LE的对准信号和施加到上电极UE的对准信号可以是具有足以在下电极LE与上电极UE之间形成电场E的电压差和/或相位差的信号。在将具有预定电压和周期的AC电源或DC电源多次重复地施加到下电极LE和上电极UE中的每个的情况下，可以在下电极LE与上电极UE之间形成根据下电极LE与上电极UE之间的电位差的电场。如上所述，由于下电极LE可以设置在上电极UE下面或下方且包含物INK在它们之间，因此可以在下电极LE与上电极UE之间在竖直方向上形成电场E。
由于在竖直方向上形成的电场E，分散在流体溶剂SLV中的发光元件LD中的每个可以沿着长度方向对准。在实施例中，长度方向可以与第三方向DR3(或剖视图中的竖直方向)平行。例如，发光元件LD可以在对应的发光元件LD的长度方向(或竖直方向)上对准。
由于在竖直方向上形成的电场E，发光元件LD在下电极LE与上电极UE之间在同一方向上对准，使得发光元件LD中的每个的第一端部EP1和第二端部EP2中的一个可以指向下电极LE，其另一个可以指向上电极UE。例如，发光元件LD中的每个的第一端部EP1可以指向下电极LE，发光元件LD中的每个的第二端部EP2可以指向上电极UE。在实施例中，掺杂有n型掺杂剂的n型半导体层可以设置在第一端部EP1处。例如，可以在第二端部EP2处设置掺杂有p型掺杂剂的p型半导体层和与p型半导体层欧姆接触的欧姆接触电极(例如，参照图5至图8B描述的附加电极(见图8A和图8B中的“15”))。
在上述对准工艺中，由于下电极LE以单独图案的形式局部地设置在第一子绝缘层SINS1上，因此发光元件LD可以集中地仅布置或设置在其中设置有下电极LE的区域中。因此，每个发光元件LD的指向下电极LE的第一端部EP1可以被设置为紧密接触与其相邻的发光元件LD的第一端部EP1。相反，每个发光元件LD的指向上电极UE的第二端部EP2可以被设置为与同其相邻的发光元件LD的第二端部EP2间隔开预定间隔。例如，设置在一个或某一下电极LE与一个或某一上电极UE之间的多个发光元件LD中的每个可以包括被设置为在下电极LE处靠近相邻发光元件LD的第一端部EP1以及被设置为在上电极UE处与相邻发光元件LD间隔开的第二端部EP2。多个发光元件LD可以以其中当在剖视图中观看时第一端部EP1可以朝向下电极LE聚集(或集中)并且第二端部EP2可以朝向上电极UE展开的形式在下电极LE与上电极UE之间对准。
参照图5以及图9至图14，通过向被设置为或被放置为填充堤BNK的第一开口OPN1的溶剂SLV照射光或施加热而使溶剂SLV固化来形成中间层CTL。通过使溶剂SLV固化形成的中间层CTL可以进一步稳定地固定在长度方向上对准的发光元件LD。由于中间层CTL覆盖发光元件LD的所有相应的外周表面(或表面)或与发光元件LD的所有相应的外周表面(或表面)叠置，因此相应的发光元件LD不暴露于外部。
参照图5以及图9至图15，通过基底分离工艺使中间层CTL和包括上电极UE的第二基底SUB2分离。在实施例中，在公开的精神和范围内，可以通过使用激光剥离方法等来执行基底分离工艺。在激光照射在第二基底SUB2上的情况下，可以使第二子绝缘层SINS2和中间层CTL物理地分离。例如，第二子绝缘层SINS2可以在激光照射在其上的情况下失去它的粘合功能。可以通过上述基底分离工艺使中间层CTL和堤BNK暴露。
参照图5以及图9至图16，在像素PXL的非发光区域NEMA的堤BNK上形成底层BML。
底层BML可以阻挡从发光元件LD发射的光被引入设置在底层BML上的像素电路层PCL。例如，底层BML可以包括具有预定反射率的不透明导电材料，或者可以包括阻挡和/或吸收光的黑色矩阵。
参照图5以及图9至图17，在底层BML、堤BNK和中间层CTL上形成至少一个晶体管T和包括第二开口OPN2的绝缘层。在实施例中，绝缘层可以包括缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2。
可以通过去除上述绝缘层的与像素PXL的发光区域EMA对应的一部分来形成第二开口OPN2。第二开口OPN2可以与堤BNK的第一开口OPN1对应或重合。
参照图5以及图9至图18，通过经由蚀刻工艺去除中间层CTL的被第二开口OPN2暴露的一部分来形成暴露发光元件LD中的每个的第二端部EP2的凹槽HM。作为蚀刻工艺，例如，为了容易地去除由有机材料制成的中间层CTL的一部分，可以应用在氧等离子体气氛中执行的灰化工艺，但是公开不限于此。在实施例中，在不影响发光元件LD同时去除中间层CTL的一部分的范围内，可以应用各种方法的蚀刻工艺。
在通过执行上述灰化工艺去除中间层CTL的一部分的情况下，并且在发光元件LD中的每个的第二端部EP2暴露于外部的情况下，设置在发光元件LD中的每个的第二端部EP2处的一些或多个构成元件可能受上述灰化工艺中使用的等离子体影响，因此可能被去除，但是当附加电极15设置在第二端部EP2处时，因此发光元件LD中的每个可以不直接受等离子体影响。
在通过执行上述灰化工艺去除中间层CTL的一部分并且发光元件LD中的每个的第二端部EP2暴露于外部的情况下，可以进一步确保第二端部EP2与通过稍后描述的工艺形成的第一电极PE(或像素电极)之间的接触区域。
参照图5以及图9至图19，在第二开口OPN2中形成第一电极PE(或像素电极)。第一电极PE(或像素电极)可以包括透明导电材料(或物质)。
第一电极PE(或像素电极)可以设置或放置在第二开口OPN2中，以电接触发光元件LD中的每个的暴露于外部的第二端部EP2。例如，第一电极PE(或像素电极)可以电接触驱动晶体管Tdr的第二端子ET2。第一电极PE(或像素电极)可以将发光元件LD中的每个的第二端部EP2与驱动晶体管Tdr电连接。
在实施例中，第一电极PE(或像素电极)可以用作用于驱动发光元件LD的驱动电极。第一电极PE(或像素电极)可以是阳极。
参照图5以及图9至图20，在第一电极PE(或像素电极)和第二层间绝缘层ILD2上完全形成第一绝缘层INS1。第一绝缘层INS1可以覆盖第一电极PE(或像素电极)或与第一电极PE(或像素电极)叠置，以防止第一电极PE(或像素电极)的腐蚀。在实施例中，第一绝缘层INS1可以包括包含无机材料的无机绝缘膜。
可以在第一绝缘层INS1上形成或设置封装层ENC。封装层ENC可以包括第二绝缘层INS2和保护膜PTF。
可以在第一绝缘层INS1上形成第二绝缘层INS2，以减少因设置在其下面的构成元件(例如，像素电路层PCL)引起的台阶。第二绝缘层INS2可以由包含有机材料的有机绝缘膜构成。在实施例中，第二绝缘层INS2可以在制造第二电极CE(或共电极)的工艺中改善像素电路层PCL的机械强度。
可以在第二绝缘层INS2上完全设置或放置保护膜PTF，以防止杂质渗透并用作免受外部冲击的缓冲件。
参照图5、图9至图21以及图24，为了去除包括下电极LE的第一基底SUB1，竖直旋转第一基底SUB1，使得第一基底SUB1的第一表面SF1向下翻转，并且面对第一表面SF1的第二表面SF2向上翻转。因此，保护膜PTF可以在第三方向DR3上面向下。
随后，执行基底分离工艺以使中间层CTL与包括下电极LE的第一基底SUB1分离。在实施例中，在公开的精神和范围内，可以通过使用激光剥离方法等来执行基底分离工艺。在激光照射在第一基底SUB1的第二表面SF2上的情况下，可以使第一子绝缘层SINS1和中间层CTL物理地分离。例如，第一子绝缘层SINS1可以在在激光照射在其上的情况下失去它的粘合功能。可以通过上述基底分离工艺使堤BNK和中间层CTL暴露。例如，可以通过上述基底分离工艺使发光元件LD中的每个的第一端部EP1暴露。
在实施例中，在执行上述基底分离工艺之后，如图24中所示，可以通过蚀刻工艺去除中间层CTL的暴露于外部的另一部分，以形成暴露发光元件LD中的每个的第一端部EP1的附加凹槽AHM。作为上述蚀刻工艺，例如，可以应用在氧等离子体气氛中执行的灰化工艺，但是公开不限于此。
在通过执行上述灰化工艺去除中间层CTL的另一部分以使发光元件LD中的每个的第一端部EP1暴露于外部的情况下，可以进一步确保第一端部EP1与通过稍后描述的工艺形成的第二电极CE(或共电极)之间的接触区域。因此，随着中间层CTL在第三方向DR3上的厚度变薄，发光元件LD中的每个的相应端部EP1和EP2、第一电极PE(或像素电极)和第二电极CE(或共电极)可以进一步容易地彼此接触。
参照图5以及图9至图22，在堤BNK和中间层CTL上完全形成第二电极CE(或共电极)。
第二电极CE(或共电极)是针对像素PXL和与其相邻的像素(未示出)共同地设置的公共层，并且可以施加有第二驱动电源的电压(见图4中的“VSS”)。第二电极CE(或共电极)可以电接触发光元件LD中的每个的暴露的第一端部EP1。第二电极CE(或共电极)可以与第一电极PE(或像素电极)一起用作用于驱动发光元件LD的驱动电极。第二电极CE(或共电极)可以是阴极。
在实施例中，第二电极CE(或共电极)可以包括具有恒定反射率的不透明导电材料(或物质)。第二电极CE(或共电极)可以用作将行进到发光元件LD中的每个的第一端部EP1的光引导到显示装置的图像显示方向(例如，正面方向)的导光构件(或反射构件)。
在第二电极CE(或共电极)上完全形成第三绝缘层INS3。第三绝缘层INS3可以完全覆盖第二电极CE(或共电极)或与第二电极CE(或共电极)叠置，以保护第二电极CE(或共电极)。
参照图5以及图9至图23，将第三绝缘层INS3上下旋转，使得在第三方向DR3上保护膜PTF向上翻转并且第二电极CE(或共电极)向下翻转。
在通过上述制造工艺最终制造的像素PXL中，发光元件LD在竖直方向上对准，使得从其中设置有每个发光元件LD的活性层(见图8A和图8B中的“12”)的整个区域发射光，从而可以进一步改善光发射效率。
图25示出了根据实施例的像素的示意性剖视图，图26和图27示出了图25的部分EA2的示意性放大图。
关于图25至图27的像素，为了避免重复描述，将描述与上述实施例的差异。在实施例中，在公开中未具体描述的构成元件参照上述实施例，相同的附图标记表示相同的构成元件，并且相似的附图标记表示相似的构成元件。
参照图25至图27，根据实施例的像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
基底SUB可以是包括透明绝缘材料的刚性基底或柔性基底。基底SUB可以包括其中可以设置或放置有像素PXL的像素区域PXA。像素区域PXA可以包括发光区域EMA和非发光区域NEMA。
像素电路层PCL可以包括缓冲层BFL、包括至少一个晶体管T的像素电路(见图4中的“PXC”)和钝化层PSV。
缓冲层BFL可以防止杂质扩散到晶体管T中。
晶体管T可以包括用于控制发光元件LD的驱动电流的驱动晶体管Tdr和电连接到驱动晶体管Tdr的开关晶体管Tsw。驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE以及第一端子ET1和第二端子ET2。
钝化层PSV可以设置在晶体管T上。
钝化层PSV可以被设置为包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘层。无机绝缘膜可以包括诸如以氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)为例的无机材料中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在实施例中，钝化层PSV可以被部分地开口以暴露驱动晶体管Tdr的第二端子ET2。
显示元件层DPL可以设置或放置以及/或者形成在钝化层PSV上。
显示元件层DPL可以包括第一电极PE(或像素电极)、堤BNK、发光元件LD、中间层CTL、第二电极CE(或共电极)和绝缘层INS。
第一电极PE(或像素电极)可以设置或放置在钝化层PSV上，并且可以电接触驱动晶体管Tdr的被钝化层PSV暴露的第二端子ET2以电连接到驱动晶体管Tdr。第一电极PE(或像素电极)可以设置或放置在钝化层PSV上，以与像素PXL的发光区域EMA对应。
在实施例中，第一电极PE(或像素电极)可以是将从发光元件LD发射的光引导到显示装置的图像显示方向(例如，正面方向)的导光构件(或反射构件)。为此目的，第一电极PE(或像素电极)可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属。第一电极PE(或像素电极)可以包括与参照图5至图8B描述的第二电极CE(或共电极)的材料相同或相似的材料，或者可以包括从例示为第二电极CE(或共电极)的构成材料的材料中选择的一种或更多种。
第一电极PE(或像素电极)可以电接触发光元件LD中的每个的一个端部或某一端部，以电连接到发光元件LD。例如，第一电极PE(或像素电极)可以电接触发光元件LD中的每个的第二端部EP2，以电连接到发光元件LD。
堤BNK可以设置在像素PXL的非发光区域NEMA中，并且可以是像素限定膜，像素限定膜可以是限定(或划分)像素PXL和与其相邻的像素(未示出)中的每个的像素区域PXA或发光区域EMA的结构。在将发光元件LD供应(或注入)到像素PXL的工艺中，堤BNK可以是限定其中应当供应有发光元件LD的发光区域EMA的像素限定膜或坝结构。
堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止其中光在像素PXL和与其相邻的像素之间泄漏的漏光缺陷。堤BNK可以包括暴露第一电极PE(或像素电极)的一部分的开口OPN。开口OPN可以与像素PXL的发光区域EMA对应。
发光元件LD可以布置或放置以及/或者设置在像素PXL的发光区域EMA中。发光元件LD中的每个可以是具有小至纳米级或微米级的尺寸的发光二极管。
如图26中所示，发光元件LD中的每个可以包括其中可以沿着长度方向彼此顺序地堆叠有附加电极15、第二半导体层13、活性层12和第一半导体层11的发光堆叠图案以及围绕发光堆叠图案的外周表面的绝缘膜14。第一半导体层11可以是掺杂有n型掺杂剂的n型半导体层，第二半导体层13可以是掺杂有p型掺杂剂的p型半导体层。附加电极15可以是欧姆接触第二半导体层13的欧姆接触电极，但是公开不限于此。在实施例中，附加电极15可以是肖特基(Schottky)接触电极。
在实施例中，如图27中所示，发光元件LD中的每个可以包括其中可以沿着长度方向彼此顺序地堆叠有第一附加电极15、第二半导体层13、活性层12、第一半导体层11和第二附加电极16的发光堆叠图案以及围绕发光堆叠图案的外周表面的绝缘膜14。第一附加电极15可以是欧姆接触第二半导体层13的欧姆接触电极，第二附加电极16可以是欧姆接触第一半导体层11的欧姆接触电极。
发光元件LD中的每个可以布置或设置在第一电极PE(或像素电极)与第二电极CE(或共电极)之间，使得对应的发光元件LD的长度方向与第三方向DR3(或当在剖视图中观看时的竖直方向)平行。
在实施例中，发光元件LD中的每个可以包括在长度方向上彼此面对的第一端部EP1和第二端部EP2。在实施例中，第一端部EP1可以在长度方向上设置在发光元件LD的上端部处，第二端部EP2可以在长度方向上设置在发光元件LD的下端部处。如图26中所示，发光元件LD中的每个的第一半导体层11可以设置在对应的发光元件LD的第一端部EP1处，发光元件LD中的每个的第二半导体层13和附加电极15可以设置在对应的发光元件LD的第二端部EP2处。发光元件LD中的每个的第一半导体层11可以设置在对应的发光元件LD的上端部处，发光元件LD中的每个的附加电极15可以设置在对应的发光元件LD的下端部处。例如，如图27中所示，发光元件LD中的每个的第一半导体层11和第二附加电极16可以设置在对应的发光元件LD的第一端部EP1处，发光元件LD中的每个的第二半导体层13和第一附加电极15可以设置在对应的发光元件LD的第二端部EP2处。发光元件LD中的每个的第二附加电极16可以设置在对应的发光元件LD的上端部处，发光元件LD中的每个的第一附加电极15可以设置在对应的发光元件LD的下端部处。
中间层CTL可以设置在第一电极PE(或像素电极)与第二电极CE(或共电极)之间，并且可以被设置为或被放置为覆盖发光元件LD或与发光元件LD叠置。中间层CTL可以设置或放置在像素PXL的发光区域EMA中，并且可以被设置为或被放置为填充在第一电极PE(或像素电极)与第二电极CE(或共电极)之间。例如，中间层CTL可以被设置为或被放置为填充堤BNK的开口OPN。
在将其中分散有发光元件LD的流体溶液(或混合溶液)供应(或注入)到像素PXL的发光区域EMA中并且布置发光元件LD之后，可以通过热或光使流体溶液固化来形成以及/或者设置或放置中间层CTL。中间层CTL可以被设置为或被放置为填充堤BNK的开口OPN以在发光元件LD的对准完成之后在开口OPN中被固化。
中间层CTL可以包括例如可光固化树脂和热固性聚合物树脂中的至少一种，可光固化树脂包括通过诸如UV的光来交联和固化的光聚合引发剂，热固性聚合物树脂包括通过热引发固化反应的热聚合引发剂。中间层CTL可以使在第三方向DR3上对准的发光元件LD稳定地固定并且防止发光元件LD彼此分离。在实施例中，中间层CTL可以包括将发光元件LD中的每个的上端部暴露于外部的凹槽HM。如图26中所示的第一半导体层11可以设置在发光元件LD中的每个的被中间层CTL的凹槽HM暴露的上端部处(例如，在第一端部EP1处)，或者如图27中所示的第二附加电极16可以设置在发光元件LD中的每个的被中间层CTL的凹槽HM暴露的上端部处(例如，在第一端部EP1处)。
第二电极CE(或共电极)可以完全设置或放置以及/或者形成在堤BNK和中间层CTL上。
第二电极CE(或共电极)可以是针对像素PXL和与像素PXL相邻的像素共同地设置的公共层。在实施例中，第二电极CE(或共电极)可以是阴极。第二电极CE(或共电极)可以电连接到第二驱动电源(见图4中的“VSS”)，使得第二驱动电源VSS的电压可以传输到第二电极CE(或共电极)。
第二电极CE(或共电极)可以电接触发光元件LD中的每个的被中间层CTL的凹槽HM暴露的第一端部EP1。例如，第二电极CE(或共电极)可以如图26中所示电接触发光元件LD中的每个的第一半导体层11，或者可以如图27中所示电接触发光元件LD中的每个的第二附加电极16。
第二电极CE(或共电极)可以由各种透明导电材料(或物质)制成，以使可以从发光元件LD中的每个发射并通过第一电极PE(或像素电极)反射的光无损失地向目标方向(显示装置的图像显示方向)行进。例如，第二电极CE(或共电极)可以是诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且可以形成为基本上透明的或半透明的以满足预定的透光率(或透射率)。然而，第二电极CE(或共电极)的材料不限于上述实施例。
绝缘层INS可以设置或放置以及/或者形成在第二电极CE(或共电极)上。
绝缘层INS可以设置或放置以及/或者形成在第二电极CE(或共电极)上，以保护第二电极CE(或共电极)。绝缘层INS可以是包括无机材料的无机绝缘膜。例如，绝缘层INS可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。然而，绝缘层INS的材料不限于上述实施例。在实施例中，绝缘层INS可以是包括有机材料的有机绝缘膜。绝缘层INS可以被设置为单层膜，并且可以被设置为两个或更多个膜的多层膜。
在实施例中，除了绝缘层INS之外，显示元件层DPL还可以选择性地包括光学层。作为示例，显示元件层DPL还可以包括包含可以将从发光元件LD发射的光转换为特定颜色或预定颜色的光的颜色转换颗粒的颜色转换层。
根据实施例，可以在绝缘层INS上进一步设置至少一个外涂层(例如，使显示元件层DPL的上表面平坦化的层)。
根据上述实施例，当发光元件LD在第一电极PE(或像素电极)与第二电极CE(或共电极)之间在竖直方向(例如，第三方向DR3)上对准时，在像素PXL的像素区域PXA(或发光区域EMA)中被发光元件LD占据的区域减小，使得可以进一步确保发光元件LD的对准区域。
例如，根据上述实施例，由于可以省略用于在目标方向上引导从发光元件LD发射的光的支撑构件(例如，反射分隔壁)，因此可以改善像素区域PXA的空间效率。因此，由于包括在像素PXL中的构成元件之间的空间约束(例如，包括在像素PXL中的电极之间的临界尺寸(CD)(电极中的每个电极的线宽度或电极之间的间隙的宽度)约束)减小，所以可以容易地实现高分辨率和高清晰度的显示装置。
虽然已经参考公开的实施例示出和描述了公开，但是本领域技术人员将理解的是，在不脱离如由所附权利要求限定的公开的精神和范围及其等同物的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括多个像素，其中，所述多个像素中的每个包括：
多个发光元件，所述多个发光元件中的每个包括设置在其长度方向上的第一端部和第二端部；
中间层，暴露所述多个发光元件中的每个的一部分，并且使所述多个发光元件中的每个在所述长度方向上固定；
像素电路层，包括电连接到所述多个发光元件中的每个的所述第一端部和所述第二端部中的一个端部的至少一个晶体管；
第一电极，设置在所述至少一个晶体管上，并且电连接到所述至少一个晶体管；以及
第二电极，电连接到所述多个发光元件中的每个的所述第一端部和所述第二端部中的另一端部，并且
其中，所述第一电极和所述第二电极包括不同材料，并且设置在不同的层中。
2.根据权利要求1所述的显示装置，其中，
所述第一电极和所述第二电极中的一个电极包括透明导电材料，并且
所述第一电极和所述第二电极中的另一个电极包括不透明导电材料。
3.根据权利要求2所述的显示装置，其中，所述中间层包括可固化材料。
4.根据权利要求3所述的显示装置，其中，
所述像素电路层设置在所述多个发光元件和所述中间层上，
所述第一电极设置在所述多个发光元件上方，并且所述第二电极设置在所述多个发光元件下方，
所述第一电极设置在所述第二电极上，并且
所述多个发光元件设置在所述第一电极与所述第二电极之间。
5.根据权利要求4所述的显示装置，其中，
所述第一电极包括透明导电材料，并且
所述第二电极包括不透明导电材料。
6.根据权利要求5所述的显示装置，其中，所述第二电极使从所述多个发光元件发射的光朝向所述多个发光元件的上方反射。
7.根据权利要求5所述的显示装置，其中，所述多个发光元件中的每个包括：
第一半导体层，接触所述第一电极并且电连接到所述第一电极；
第二半导体层，接触所述第二电极并且电连接到所述第二电极；以及
活性层，设置在所述第一半导体层与所述第二半导体层之间，其中，
所述第一半导体层是掺杂有p型掺杂剂的p型半导体层，并且
所述第二半导体层是掺杂有n型掺杂剂的n型半导体层。
8.根据权利要求7所述的显示装置，其中，
所述多个发光元件中的每个的所述第一端部设置在对应的发光元件的沿着所述长度方向的上端部处，
所述多个发光元件中的每个的所述第二端部设置在所述对应的发光元件的沿着所述长度方向的下端部处；
所述第一半导体层设置在所述多个发光元件中的每个的所述第一端部处，并且
所述第二半导体层设置在所述多个发光元件中的每个的所述第二端部处。
9.根据权利要求8所述的显示装置，其中，
所述像素电路层包括至少一个绝缘层，
所述至少一个绝缘层包括第一开口，在所述第一开口中从与所述多个发光元件叠置的区域去除一部分，并且
所述第一电极在所述至少一个绝缘层的所述第一开口内设置在所述多个发光元件中的每个的所述第一端部上。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
导电图案，在所述至少一个绝缘层的所述第一开口内设置在所述第一电极的至少一部分上，
其中，所述导电图案在剖视图中不与所述多个发光元件叠置。
11.根据权利要求9所述的显示装置，所述显示装置还包括：
堤，设置在所述第二电极与所述像素电路层之间，围绕所述多个发光元件，并且包括暴露所述第二电极的一部分的第二开口；
第一钝化层，与所述第一电极叠置；
第二钝化层，设置在所述第一钝化层上；以及
第三钝化层，与所述第二电极叠置，
其中，所述中间层填充所述堤的所述第二开口，并且包括暴露所述多个发光元件中的每个的所述第一端部的凹槽。
12.根据权利要求11所述的显示装置，其中，所述至少一个绝缘层的所述第一开口与所述第二开口重合。
13.根据权利要求11所述的显示装置，其中，所述中间层设置在所述第二电极与所述像素电路层之间，并且暴露所述多个发光元件中的每个的所述第一端部。
14.根据权利要求11所述的显示装置，其中，所述像素电路层设置在所述堤与封装层之间，并且包括与所述至少一个晶体管叠置的光阻挡构件。
15.根据权利要求3所述的显示装置，所述显示装置还包括：
基底，在所述基底上设置有所述多个像素，其中，
所述像素电路层设置在所述基底与所述多个发光元件之间，
所述第一电极设置在所述多个发光元件下方，
所述第二电极设置在所述多个发光元件上方，
所述第二电极设置在所述第一电极上，并且
所述多个发光元件设置在所述第一电极与所述第二电极之间。
16.根据权利要求15所述的显示装置，其中，
所述第一电极包括不透明导电材料，
所述第二电极包括透明导电材料，并且
所述第一电极使从所述多个发光元件发射的光朝向所述多个发光元件的上方反射。
17.根据权利要求16所述的显示装置，其中，所述多个发光元件中的每个包括：
p型半导体层，掺杂有p型掺杂剂，所述p型半导体层接触所述第一电极并且电连接到所述第一电极；
n型半导体层，掺杂有n型掺杂剂，所述n型半导体层接触所述第二电极并且电连接到所述第二电极；以及
活性层，设置在所述p型半导体层与所述n型半导体层之间，
所述多个发光元件中的每个的所述第一端部设置在对应的发光元件的沿着所述长度方向的下端部处，
所述多个发光元件中的每个的所述第二端部设置在所述对应的发光元件的沿着所述长度方向的上端部处，
所述p型半导体层设置在所述多个发光元件中的每个的所述第一端部处，并且
所述n型半导体层设置在所述多个发光元件中的每个的所述第二端部处。
18.一种显示装置的制造方法，所述制造方法包括：
在第一基底的第一表面上形成下电极；
在所述下电极和所述第一基底的所述第一表面上形成辅助绝缘层；
在所述下电极上形成堤，所述堤包括暴露所述辅助绝缘层的第一开口；
将溶液和分散在所述溶液中的多个发光元件供应到所述堤的所述第一开口中；
准备第二基底，所述第二基底包括设置在所述第二基底的表面上的上电极；
将所述第二基底设置在所述第一基底上，使得所述上电极面对所述堤和所述溶液；
向所述下电极和所述上电极中的每个施加对准信号，以在所述下电极与所述上电极之间在竖直方向上形成电场，以使所述多个发光元件对准，所述多个发光元件中的每个的长度方向与所述竖直方向平行；
使所述溶液固化以形成中间层；
通过经由第一激光剥离工艺将包括所述上电极的所述第二基底去除来暴露所述中间层和所述堤；
在所述中间层和所述暴露的堤上形成包括至少一个晶体管和至少一个绝缘层的像素电路层；
去除所述至少一个绝缘层的一部分来暴露所述中间层的一部分；
去除所述暴露的中间层的一部分来暴露所述多个发光元件中的每个的端部；
形成电连接到所述多个发光元件中的每个的所述暴露的端部的第一电极；
在所述第一电极上形成第一钝化层；
竖直旋转所述第一基底，使得所述第一基底的面对所述第一表面的第二表面向上翻转；
通过经由第二激光剥离工艺将包括所述下电极的所述第一基底去除来暴露所述多个发光元件中的每个的另一端部；
在所述多个发光元件中的每个的所述另一端部上形成第二电极，并且在所述第二电极上形成第二钝化层；以及
竖直旋转所述第二钝化层，使得所述像素电路层向上翻转并且所述多个发光元件向下翻转。
19.根据权利要求18所述的显示装置的制造方法，其中，
所述第一电极包括透明导电材料，并且所述第二电极包括不透明导电材料。
20.根据权利要求18所述的显示装置的制造方法，其中，所述多个发光元件中的每个包括：
p型半导体层，掺杂有p型掺杂剂，所述p型半导体层接触所述第一电极并且电连接到所述第一电极；
n型半导体层，掺杂有n型掺杂剂，所述n型半导体层接触所述第二电极并且电连接到所述第二电极；
活性层，设置在所述p型半导体层与所述n型半导体层之间，
所述多个发光元件中的每个的所述端部设置在对应的发光元件的沿着所述长度方向的上端部处，
所述多个发光元件中的每个的所述另一端部设置在所述对应的发光元件的沿着所述长度方向的下端部处，
所述p型半导体层与所述多个发光元件中的每个的所述端部重合，并且
所述n型半导体层与所述多个发光元件中的每个的所述另一端部重合。
CN202111030469.6A 2020-09-23 2021-09-03 显示装置及其制造方法 Pending CN114299824A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200123294A KR20220040576A (ko) 2020-09-23 2020-09-23 표시 장치 및 그의 제조 방법
KR10-2020-0123294 2020-09-23

Publications (1)

Publication Number Publication Date
CN114299824A true CN114299824A (zh) 2022-04-08

Family

ID=80741715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111030469.6A Pending CN114299824A (zh) 2020-09-23 2021-09-03 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20220093678A1 (zh)
KR (1) KR20220040576A (zh)
CN (1) CN114299824A (zh)
WO (1) WO2022065706A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102568252B1 (ko) * 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
US10193042B1 (en) * 2017-12-27 2019-01-29 Innolux Corporation Display device
KR102145193B1 (ko) * 2018-04-19 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
US20220093678A1 (en) 2022-03-24
WO2022065706A1 (ko) 2022-03-31
KR20220040576A (ko) 2022-03-31

Similar Documents

Publication Publication Date Title
US20220130922A1 (en) Pixel and display device including the same
US20220336707A1 (en) Pixel and display device including the same
CN114255651A (zh) 显示装置
US20230121816A1 (en) Display device and manufacturing method thereof
US20220199725A1 (en) Display device and manufacturing method thereof
US20220158054A1 (en) Display device
US20220020831A1 (en) Display device and method of fabricating the same
US20210407970A1 (en) Pixel and display device having the same
CN115707288A (zh) 显示设备
US20220093678A1 (en) Display device and manufacturing method thereof
CN115803853A (zh) 显示装置
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
US11495713B2 (en) Pixel and display device including the same
US20220352277A1 (en) Display device and method of manufacturing the same
US20220069166A1 (en) Pixel and display device including the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240038956A1 (en) Pixel and display device including the same
US20220059609A1 (en) Pixel and display device having the same
US20230282796A1 (en) Pixel and display device including the same
US20230420622A1 (en) Display device
US20240072103A1 (en) Display device and method of fabricating the same
US20230268330A1 (en) Display device and manufacturing method therefor
CN114497105A (zh) 显示设备及制造显示设备的方法和多屏幕显示设备
KR20220139510A (ko) 표시 장치 및 그의 제조 방법
CN116705822A (zh) 显示设备及制造显示设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination