CN114175244A - 像素、具有该像素的显示装置及该显示装置的制造方法 - Google Patents

像素、具有该像素的显示装置及该显示装置的制造方法 Download PDF

Info

Publication number
CN114175244A
CN114175244A CN202080053529.3A CN202080053529A CN114175244A CN 114175244 A CN114175244 A CN 114175244A CN 202080053529 A CN202080053529 A CN 202080053529A CN 114175244 A CN114175244 A CN 114175244A
Authority
CN
China
Prior art keywords
electrode
region
light emitting
sub
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080053529.3A
Other languages
English (en)
Inventor
李新兴
金大贤
李熙根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114175244A publication Critical patent/CN114175244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

像素可包括：第一区域和第二区域，沿着第一方向分割；第一电极至第四电极，沿着与第一方向相交的第二方向依次布置在第一区域中；第一电极至第四电极，沿着第二方向依次布置在第二区域中；多个发光元件，设置在第一区域的第一电极至第四电极中的两个相邻的电极之间；多个发光元件，设置在第二区域的第一电极至第四电极中的两个相邻的电极之间；第一导电图案，设置在第一区域中并且电连接第二电极和第三电极；第二导电图案，跨越第一区域和第二区域设置，并且将第一区域的第四电极与第二区域的第一电极电连接；以及第三导电图案，设置在第二区域中并且电连接第二电极和第三电极。

Description

像素、具有该像素的显示装置及该显示装置的制造方法
技术领域
本公开涉及像素、包括该像素的显示装置以及制造该显示装置的方法。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息介质的需求的增加，对显示装置的需求显著增加，并且其商业化正在进行中。
发明内容
技术问题
本公开的目的是提供一种能够使关闭故障最小化的像素、一种包括该像素的显示装置以及一种制造该显示装置的方法。
技术解决方案
根据本公开的实施方式的像素可包括：第一区域和第二区域，在第一方向上彼此分割；第一电极至第四电极，在与第一方向相交的第二方向上依次布置在第一区域中；第一电极至第四电极，在第二方向上依次布置在第二区域中；多个发光元件，设置在第一区域的第一电极至第四电极中的两个相邻的电极之间；多个发光元件，设置在第二区域的第一电极至第四电极中的两个相邻的电极之间；第一导电图案，设置在第一区域中，并且电连接第二电极和第三电极；第二导电图案，跨越第一区域和第二区域设置，并且使第一区域的第四电极与第二区域的第一电极电连接；以及第三导电图案，设置在第二区域中，并且电连接第二电极和第三电极。
在本公开的实施方式中，第一区域的第一电极至第四电极中的每个可设置为对应于与第二区域的第一电极至第四电极中的一个电极相同的列。
在本公开的实施方式中，第一区域的第一电极和第二区域的第一电极可设置在相同列上以彼此相对应。第一区域的第二电极和第二区域的第二电极可设置在相同列上以彼此相对应。第一区域的第三电极和第二区域的第三电极可设置在相同列上以彼此相对应。第一区域的第四电极和第二区域的第四电极可设置在相同列上以彼此相对应。
在本公开的实施方式中，在平面图中，第一区域的第一电极至第四电极中的每个可与第二区域的第一电极至第四电极中的一个电极间隔开。
在本公开的实施方式中，第一导电图案可直接设置在第一区域的第二电极和第三电极上，并且与第二电极和第三电极电连接。
在本公开的实施方式中，第三导电图案可直接设置在第二区域的第二电极和第三电极上，并且与第二电极和第三电极电连接。
在本公开的实施方式中，第二导电图案可直接设置在第一区域的第四电极和第二区域的第一电极上，并且使第一区域的第四电极与第二区域的第一电极电连接。
在本公开的实施方式中，第一导电图案至第三导电图案可设置在相同的层上。
在本公开的实施方式中，第二导电图案与第一导电图案和第三导电图案可设置在不同的层上。
在本公开的实施方式中，第二导电图案可设置在第一导电图案和第三导电图案上，并且绝缘层设置在第二导电图案与第一导电图案和第三导电图案之间。
在本公开的实施方式中，第一区域的发光元件可包括：第一发光元件，设置在第一区域的第一电极与第二电极之间；以及第二发光元件，设置在第一区域的第三电极与第四电极之间。第二区域的发光元件可包括：第三发光元件，设置在第二区域的第一电极与第二电极之间；以及第四发光元件，设置在第二区域的第三电极与第四电极之间。
在本公开的实施方式中，像素还可包括设置在第一区域的第一电极和第二区域的第四电极中的每个上的接触电极。
在本公开的实施方式中，接触电极可与第一导电图案至第三导电图案中的至少一个导电图案设置在相同的层上。
在本公开的实施方式中，第一发光元件可并联连接在第一区域的第一电极与第二电极之间并形成第一级，第二发光元件可并联连接在第一区域的第三电极与第四电极之间并形成第二级，第三发光元件可并联连接在第二区域的第一电极与第二电极之间并形成第三级，以及第四发光元件可并联连接在第二区域的第三电极与第四电极之间并形成第四级。第一级和第二级可通过第一导电图案连接，第二级和第三级可通过第二导电图案连接，以及第三级和第四级可通过第三导电图案连接。
在本公开的实施方式中，像素还可包括在第一方向上设置在第二区域之下的第三区域。第三区域可包括：第一电极至第四电极，设置为对应于与第一区域和第二区域中的每个的第一电极至第四电极相同的相应列；多个发光元件，设置在第一电极至第四电极中的两个相邻的电极之间；以及第四导电图案，设置在第二电极和第三电极上并且与第二电极和第三电极电连接。
在本公开的实施方式中，像素还可包括第五导电图案，第五导电图案跨越第二区域和第三区域设置，并且设置在第二区域的第四电极和第三区域的第一电极上，并且使第二区域的第四电极与第三区域的第一电极电连接。
在本公开的实施方式中，像素还可包括在第一方向上设置在第三区域之下的第四区域。第四区域可包括：第一电极至第四电极，设置为对应于与第一区域至第三区域中的每个的第一电极至第四电极相同的相应列；多个发光元件，设置在第一电极至第四电极中的两个相邻的电极之间；以及第六导电图案，设置在第二电极和第三电极上并且与第二电极和第三电极电连接。
在本公开的实施方式中，像素还可包括第七导电图案，第七导电图案跨越第三区域和第四区域设置，并且设置在第三区域的第四电极和第四区域的第一电极上，并且使第三区域的第四电极与第四区域的第一电极电连接。
根据本公开的实施方式的显示装置可包括：衬底，包括显示区域和非显示区域；以及至少一个像素，设置在显示区域中。像素可包括：第一区域和第二区域，在第一方向上彼此分割；第一电极至第四电极，在与第一方向相交的第二方向上依次布置在第一区域中；第一电极至第四电极，在第二方向上依次布置在第二区域中；多个发光元件，设置在第一区域的第一电极至第四电极中的两个相邻的电极之间；多个发光元件，设置在第二区域的第一电极至第四电极中的两个相邻的电极之间；第一导电图案，设置在第一区域中，并且电连接第二电极和第三电极；第二导电图案，跨越第一区域和第二区域设置，并且使第一区域的第四电极与第二区域的第一电极电连接；以及第三导电图案，设置在第二区域中并且电连接第二电极和第三电极。
根据本公开的实施方式的制造显示装置的方法可包括设置至少一个像素，至少一个像素包括发射区域，发射区域具有在第一方向上彼此分割的第一区域和第二区域。
设置像素可包括在发射区域中形成显示元件层。形成显示元件层可包括：形成彼此隔开的第一导线至第四导线；向发射区域供应多个发光元件，以及通过分别向第一导线至第四导线施加对应的对准信号来对准发光元件；去除第一导线至第四导线中的每个的一部分，使得在第一区域中形成依次布置在第二方向上的第一电极至第四电极，以及在第二区域中形成依次布置在第二方向上的第一电极至第四电极；在第一区域的第二电极和第三电极上形成第一导电图案，以及在第二区域的第二电极和第三电极上形成第二导电图案；以及将第一区域的第四电极与第二区域的第一电极电连接，以及形成跨越第一区域和第二区域设置的第三导电图案。
在本公开的实施方式中，第一区域的第一电极至第四电极中的每个可对应于与第二区域的第一电极至第四电极中的一个电极相同的列。
有益效果
本公开的实施方式可提供一种像素，在该像素中发光元件以串联/并联组合结构连接，使得可防止像素的关闭故障的发生，并且可提高发光元件的光输出效率，并且本公开的实施方式可提供一种包括该像素的显示装置以及一种制造该显示装置的方法。
本公开的效果不受前述内容限制，并且本文中预期其它各种效果。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示出图1a的发光元件的剖视图。
图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图2b是示出图2a的发光元件的剖视图。
图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3b是示出图3a的发光元件的剖视图。
图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图4b是示出图4a的发光元件的剖视图。
图5示出了根据本公开的实施方式的显示装置，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示装置的示意性平面图。
图6a至图6e是示出包括在图5中所示的像素中的任何一个像素中的组件的电连接关系的各种实施方式的电路图。
图7a和图7b是示出包括在图5中所示的像素中的任何一个像素中的组件的电连接关系的各种实施方式的电路图。
图8和图9是示意性地示出图5中所示的像素中的一个的平面图。
图10是沿着图9的线I-I’截取的剖视图。
图11示出了其中图10中所示的第一导电图案至第三导电图案设置在相同层上的实施方式，并且是与图9的线I-I’相对应的剖视图。
图12示出了其中封盖层分别设置在图10中所示的第一电极至第四电极上的实施方式，并且是与图9的线I-I’相对应的剖视图。
图13是沿着图9的线II-II’截取的剖视图。
图14示出了图13中所示的第一堤部的另一形状，并且是沿着图9的线II-II’截取的剖视图。
图15a至图15f是依次示出制造图9中所示的像素的方法的示意性平面图。
图16a至图16h是依次示出制造图10中所示的像素的方法的剖视图。
图17和图18是各自示出图9的像素的实施方式的示意性平面图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，不背离本公开的技术范围的所有改变、等同物和替代物都包含在本公开中。
在整个公开中，在本公开的各个附图和实施方式中，相同的参考标记表示相同的部件。为了清楚地说明，附图中的元件的尺寸可被放大。将理解的是，虽然本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。
还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等指定所阐述的特征、整体、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。此外，当诸如层、膜、区或板的第一部件设置在第二部件上时，第一部件不仅可直接设置在第二部件上，而且第三部件也可介于第一部件与第二部件之间。此外，当表示在第二部件上形成有诸如层、膜、区或板的第一部件时，第二部件的其上形成有第一部件的表面不限于第二部件的上表面，而是可包括第二部件的诸如侧表面或下表面的其它表面。相反，当诸如层、膜、区或板的第一部件在第二部件之下时，第一部件不仅可直接在第二部件之下，而且第三部件可介于第一部件与第二部件之间。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域中的普通技术人员可容易地实践本公开。此外，只要在句子中没有特别提及，单数含义也可包括复数形式。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示出图1a的发光元件的剖视图。图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。图2b是示出图2a的发光元件的剖视图。图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。图3b是示出图3a的发光元件的剖视图。图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。图4b是示出图4a的发光元件的剖视图。
为了说明起见，将参考图1a、图1b、图2a、图2b、图3a和图3b描述通过蚀刻方法制造的发光元件，并且然后将参考图4a和图4b描述通过生长方法制造的发光元件。在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式中的类型和/或形状。
参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件LD可被实现为通过连续堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层。
在本公开的实施方式中，发光元件LD可在一方向上延伸。如果发光元件LD在其中延伸的方向被限定为纵向方向，则发光元件LD可在延伸方向上具有第一端部和第二端部。第一半导体层11和第二半导体层13中的任何一个可设置在发光元件LD的一个端部上，并且第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的另一端部上。
尽管发光元件LD可以以圆柱体的形式设置，但是发光元件LD的形状不限于此。发光元件LD可具有在纵向方向上延伸的杆状形状或棒状形状(例如，具有大于1的纵横比)。例如，发光元件LD在纵向方向上的长度L可大于其直径D(或其剖面的宽度)。发光元件LD可包括被制造成具有超小型尺寸的发光二极管，例如，具有与微米级或纳米级相对应的长度L和/或直径D。
在本公开的实施方式中，发光元件LD的直径D可在约从0.5μm至500μm的范围内，并且其长度L可在约从1μm至10μm的范围内。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可改变以满足发光元件LD所应用到的照明装置或自发射显示装置的要求(或设计条件)。
第一半导体层11可包括例如至少一个n型半导体层。例如，第一半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的材料不限于此，而是第一半导体层11可由各种其它材料形成。
第一半导体层11可包括例如至少一个n型半导体层。例如，第一半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的组成材料不限于此，而是第一半导体层11可由各种其它材料形成。
有源层12可设置在第一半导体层11上并且具有单量子阱结构或多量子阱结构。有源层12的位置可根据发光元件LD的类型以各种方式改变。有源层12可发射具有波长范围从400nm至900nm的光，并且具有双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可形成在有源层12上和/或有源层12之下。例如，包覆层可由AlGaN层或InAlGaN层形成。在实施方式中，可使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可使用各种其它材料来形成有源层12。
如果将预定电压或更高电压的电场施加到发光元件LD的相对端部，则发光元件LD通过电子-空穴对在有源层12中耦合来发射光。由于可基于前述原理来控制发光元件LD的光发射，因此发光元件LD可用作各种发光装置以及显示装置的像素的光源。
第二半导体层13可设置在有源层12上并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。例如，第二半导体层13可包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，而是第二半导体层13可由各种其它材料形成。
在本公开的实施方式中，第一半导体层11和第二半导体层13在发光元件LD的纵向方向(L)上可具有不同的宽度(或厚度)。例如，在发光元件LD的纵向方向(L)上，第一半导体层11可具有比第二半导体层13的宽度(或厚度)大的宽度(或厚度)。
在本公开的实施方式中，发光元件LD包括第一半导体层11、有源层12和第二半导体层13，而且还可包括设置在第二半导体层13上的附加电极15。在实施方式中，如图3a和图3b中所示，发光元件LD还可包括设置在第一半导体层11的一端上的附加电极16。
尽管附加电极15和16中的每个可由欧姆接触电极形成，但是本公开不限于此。此外，附加电极15和16中的每个可包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可单独使用或彼此组合使用。然而，本公开不限于此。
包括在相应附加电极15和16中的材料可彼此相同或不同。附加电极15和16可以是透明的或半透明的。因此，从发光元件LD产生的光可穿过附加电极15和16，并且然后被发射到发光元件LD外部。
在本公开的实施方式中，发光元件LD还可包括绝缘层14。然而，在本公开的一些实施方式中，绝缘层14可省略，或者可设置为仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，由于绝缘层14，可最小化发光元件LD的表面中的缺陷的发生，由此可改善发光元件LD的寿命和效率。在多个发光元件LD彼此密切接触设置的情况下，绝缘层14可防止在发光元件LD之间发生不期望的短路。不限制是否设置绝缘层14，只要可防止有源层12与外部导电材料短路即可。
如图1a和图1b中所示，绝缘层14可包围发射叠层的外周表面，其中，发射叠层包括第一半导体层11、有源层12、第二半导体层13和附加电极15。这里，本公开不限于此。在实施方式中，如图2a和图2b中所示，绝缘层14可包围第一半导体层11、有源层12和第二半导体层13的相应外周表面，并且可不包围设置在第二半导体层13上的附加电极15的外周表面。这里，绝缘层14可允许发光元件LD的至少相对端部暴露于外部，例如，不仅允许设置在第二半导体层13的一个端部上的附加电极15暴露于外部，而且允许第一半导体层11的一个端部暴露于外部。在实施方式中，如图3a和图3b中所示，在附加电极15和16设置在发光元件LD的相应相对端部上的情况下，绝缘层14可允许附加电极15和16中的每个的至少部分暴露于外部。作为另一示例，在实施方式中，可不设置绝缘层14。
在本公开的实施方式中，绝缘层14可包括透明绝缘材料。例如，绝缘层14可包括选自SiO2、Si3N4、Al2O3和TiO2的组中的至少一种绝缘材料，但本公开不限于此。换言之，可使用具有绝缘特性的各种材料。
如果绝缘层14设置在发光元件LD中，则可防止有源层12与第一电极和/或第二电极(未示出)短路。此外，由于绝缘层14，可最小化发光元件LD的表面上的缺陷的发生，并且因此可改善发光元件LD的寿命和效率。在多个发光元件LD彼此密切接触设置的情况下，绝缘层14可防止在发光元件LD之间发生不期望的短路。
发光元件LD可用作用于各种显示装置的光源。发光元件LD可通过表面处理工艺制造。例如，可对每个发光元件LD进行表面处理，使得在多个发光元件LD与流体溶液(或溶剂)混合并且供应到每个发射区域(例如，每个子像素的发射区域)的情况下，发光元件LD可均匀地分散在溶液中，而不是不均匀地聚集在溶液中。
包括上述发光元件LD的发光装置不仅可用在显示装置中，而且可用在需要光源的各种装置中。例如，在多个发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可用在需要光源的诸如照明装置的其它类型的装置中。
接下来，将参考图4a和图4b描述具有核-壳结构并通过生长方法制造的发光元件LD。以下对具有核-壳结构的发光元件LD的描述将集中于与上述实施方式的不同之处，并且发光元件LD的在以下描述中未单独说明的组件可与先前实施方式的组件一致。相同的参考标记将用于表示相同的组件，并且类似的参考标记将用于表示类似的组件。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的有源层12。在一些实施方式中，发光元件LD可包括具有核-壳结构的发射图案10。发射图案10可包括设置在发光元件LD的中心部分中的第一半导体层11、包围第一半导体层11的至少一侧的有源层12、包围有源层12的至少一侧的第二半导体层13、以及包围第二半导体层13的至少一侧的附加电极15。
发光元件LD可形成为在一方向上延伸的多棱锥形状。在本公开的实施方式中，发光元件LD可以以六棱锥的形式设置。如果发光元件LD在其中延伸的方向被限定为纵向方向(L)，则发光元件LD可在纵向方向(L)上具有第一端部(或下端部)和第二端部(或上端部)。在实施方式中，第一半导体层11和第二半导体层13中的任何一个可设置在发光元件LD的第一端部(或下端部)上。第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的第二端部(或上端部)上。
在实施方式中，发光元件LD可具有与纳米级或微米级相对应的小尺寸，即，具有纳米级范围或微米级范围的直径和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此，并且可改变发光元件LD的尺寸以满足发光元件LD所应用到的照明装置或自发射显示装置的要求(或应用条件)。
在本公开的实施方式中，第一半导体层11可设置在发光元件LD的核(即，中心(或中间)部分)中。发光元件LD可具有与第一半导体层11的形状相对应的形状。例如，如果第一半导体层11具有六棱锥形状，则发光元件LD和发射图案10各自也可具有六棱锥形状。
有源层12可设置和/或形成为在发光元件LD的纵向方向(L)上包围第一半导体层11的外周表面的形状。详细地，有源层12可设置和/或形成为在发光元件LD的纵向方向(L)上包围第一半导体层11的区域而不是第一半导体层11的相对端部的下端部的形状。
第二半导体层13可设置和/或形成为在发光元件LD的纵向方向(L)上包围有源层12的形状，并且可包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。
在本公开的实施方式中，发光元件LD可包括包围第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极，但是本公开不限于此。
如上所述，发光元件LD可具有六棱锥形状，该六棱锥形状具有向外突出的相对端部，并且可被实现为具有核-壳结构的发射图案10，该核壳结构包括设置在其中心部分中的第一半导体层11、包围第一半导体层11的有源层12、包围有源层12的第二半导体层13、以及包围第二半导体层13的附加电极15。第一半导体层11可设置在具有六棱锥形状的发光元件LD的第一端部(或下端部)上，以及附加电极15可设置在发光元件LD的第二端部(或上端部)上。
在实施方式中，发光元件LD还可包括设置在具有核-壳结构的发射图案10的外周表面上的绝缘层14。绝缘层14可包括透明绝缘材料。
图5示出了根据本公开的实施方式的显示装置，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示装置的示意性平面图。
为了说明起见，图5示意性地示出了显示装置的结构，集中于在其上显示图像的显示区域。在一些实施方式中，虽然未示出，但是还可在显示装置中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施方式的显示装置可包括衬底SUB、设置在衬底SUB上并且每个包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且配置为驱动像素PXL的驱动器(未示出)、以及设置为使像素PXL接触到驱动器的线组件(未示出)。
根据驱动发光元件LD的方法，显示装置可被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在根据实施方式的显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可包括配置为控制要供应到发光元件LD的电流的量的驱动晶体管、以及配置为向驱动晶体管发送数据信号的开关晶体管。
近来，考虑到分辨率、对比度和工作速度，能够选择性地接通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可按组接通的无源矩阵型显示装置可采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可设置在显示装置的中心区域中，并且非显示区域NDA可以设置在显示装置的外围区域中以包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，而是其位置可改变。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的线中的一些的区域。
显示区域DA可具有各种形状。例如，显示区域DA可以以各种形式设置，诸如包括由线性线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等、以及包括由线性线和曲线形成的边的半圆形、半椭圆形等。
非显示区域NDA可设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可包围显示区域DA的外围。
衬底SUB可包括允许光透射的透明绝缘材料。
衬底SUB可以是刚性衬底。例如，刚性衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
衬底SUB可以是柔性衬底。这里，柔性衬底SUB可以是包括聚合物有机材料的膜衬底或塑料衬底。例如，柔性衬底SUB可包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
然而，构成衬底SUB的材料可以以各种方式改变，并且包括例如纤维增强塑料(FRP)。
衬底SUB中的区域设置为其中设置有像素PXL的显示区域DA，并且其另一区域被设置为非显示区域NDA。例如，衬底SUB可包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，该显示区域DA包括其中形成有相应像素PXL的多个像素区域。
像素PXL可在衬底SUB中设置在显示区域DA中。在本公开的实施方式中，像素PXL可以以条纹或蜂窝(pentile)布置结构布置在显示区域DA中，但是本公开不限于此。
每个像素PXL可包括发光元件LD，发光元件LD配置为响应于对应的扫描信号和对应的数据信号而被驱动。发光元件LD可具有与微米级或纳米级相对应的小尺寸，并且和与其相邻设置的发光元件LD并联连接，但是本公开不限于此。发光元件LD可形成每个像素PXL的光源。
像素PXL中的每个可包括至少一个光源，该至少一个光源由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动。例如，像素PXL中的每个可包括图1a至图4b的实施方式中的每个中所示的发光元件LD，例如，具有与纳米级或微米级相对应的小尺寸的至少一个超小型发光元件LD。然而，在本公开的实施方式中，可用作像素PXL的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
驱动器可通过线向每个像素PXL提供信号，因而控制像素PXL的操作。为了说明起见，从图5中省略了线组件。
驱动器可包括配置为通过扫描线向像素PXL提供扫描信号的扫描驱动器、配置为通过发射控制线向像素PXL提供发射控制信号的发射驱动器、配置为通过数据线向像素PXL提供数据信号的数据驱动器、以及时序控制器。时序控制器可控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出包括在图5中所示的像素中的任何一个像素中的组件的电连接关系的各种实施方式的电路图。
例如，图6a至图6e示出了可在有源显示装置中使用的像素PXL中包括的组件的电连接关系的不同实施方式。然而，包括在本公开的实施方式可应用到的像素PXL中的组件的类型不限于此。
在图6a至图6e中，不仅包括在图5中所示的像素中的每个中的组件，而且其中设置有组件的区域包含在术语“像素PXL”的限定中。在实施方式中，图6a至图6e中所示的每个像素PXL可以是设置在图5的显示装置上的像素PXL中的任何一个。像素PXL可具有彼此基本相同或相似的结构。
参考图1a至图4b、图5和图6a至图6e，每个像素(PXL，下文中称为“像素”)可包括发射单元EMU，该发射单元EMU配置为生成具有与数据信号相对应的亮度的光。像素PXL还可选择性地包括配置为驱动发射单元EMU的像素电路144。
在实施方式中，发射单元EMU可包括多个发光元件LD，该多个发光元件LD并联连接在第一驱动电源VDD所施加到的第一电源线PL1与第二驱动电源VSS所施加到的第二电源线PL2之间。例如，发射单元EMU可包括经由像素电路144和第一电源线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电源线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1与第二电极EL2之间在相同方向上彼此并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，以及第二电极EL2可以是阴极电极。
在本公开的实施方式中，包括在发射单元EMU中的发光元件LD中的每个可包括通过第一电极EL1连接到第一驱动电源VDD的第一端部、以及通过第二电极EL2连接到第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可具有不同的电位。例如，第一驱动电源VDD可设置为高电位电源，以及第二驱动电源VSS可设置为低电位电源。这里，在像素PXL的发射周期期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可设置为等于或大于发光元件LD的阈值电压的值。
如上所述，在第一电极EL1与第二电极EL2之间在相同方向上(例如，在正向方向上)彼此并联连接的发光元件LD可形成相应有效光源，其中，具有不同电位的电压分别被供应到第一电极EL1和第二电极EL2。有效光源可共同形成像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可发射具有与通过像素电路144向其供应的驱动电流相对应的亮度的光。例如，在每个帧周期期间，像素电路144可向发射单元EMU供应与对应帧数据的灰度级水平相对应的驱动电流。供应到发射单元EMU的驱动电流可分开并流过在相同方向上彼此连接的发光元件LD中。因此，发光元件LD中的每个可发射具有与施加到其的电流相对应的亮度的光，使得发射单元EMU可发射具有与驱动电流相对应的亮度的光。
尽管图6a至图6e示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间在相同方向上彼此连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU还可包括至少一个无效光源，以及形成相应无效光源的发光元件LD。例如，如图6d和图6e中所示，发射单元EMU的第一电极EL1和第二电极EL2之间还可连接有至少一个反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起可彼此并联连接在第一电极EL1与第二电极EL2之间。这里，反向发光元件LDr可在与发光元件LD的方向相反的方向上连接在第一电极EL1与第二电极EL2之间。即使在第一电极EL1与第二电极EL2之间施加预定驱动电压(例如，正常方向驱动电压)的情况下，反向发光元件LDr仍保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路144可连接到对应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路144可连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施方式中，像素电路144可包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst，如图6a和图6b中所示。像素电路144的结构不限于图6a和图6b中所示的实施方式。
首先，参考图6a，像素电路144可包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。
第一晶体管(T1；开关晶体管)的第一端子可连接到数据线Dj，并且其第二端子可连接到第一节点N1。这里，第一晶体管T1的第一端子和第二端子彼此不同，并且例如，如果第一端子是源电极，则第二端子是漏电极。第一晶体管T1的栅电极可连接到扫描线Si。
在从扫描线Si供应具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1导通以使数据线Dj与第一节点N1电连接。这里，对应帧的数据信号被供应到数据线Dj，由此数据信号被发送到第一节点N1。发送到第一节点N1的数据信号可对存储电容器Cst充电。
第二晶体管(T2；驱动晶体管)的第一端子可连接到第一驱动电源VDD，并且其第二端子可电连接到用于发光元件LD的第一电极EL1。第二晶体管T2的栅电极可连接到第一节点N1。这样，第二晶体管T2可响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
存储电容器Cst的第一电极可连接到第一驱动电源VDD，并且其第二电极可连接到第一节点N1。存储电容器Cst充有与供应到第一节点N1的数据信号相对应的电压，并且保持充电的电压直到后续帧的数据信号被供应。
图6a和图6b各自示出了像素电路144，该像素电路144包括配置为向像素PXL发送数据信号的第一晶体管T1、配置为存储数据信号的存储电容器Cst、以及配置为向发光元件LD供应与数据信号相对应的驱动电流的第二晶体管T2。
然而，本公开不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可包括至少一个晶体管元件，诸如配置为补偿第二晶体管T2的阈值电压的晶体管元件、配置为初始化第一节点N1的晶体管元件、和/或配置为控制发光元件LD的发射时间的晶体管元件、或诸如用于提升第一节点N1的电压的升压电容器的其他电路元件。
此外，尽管在图6a中，包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)形成为P型晶体管，但是本公开不限于此。换言之，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
参考图1a至图4b、图5和图6b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可由N型晶体管形成。除了由于晶体管的类型的改变而导致的一些组件的连接位置的改变之外，图6b中所示的像素电路144的配置和操作类似于图6a的像素电路144的配置和操作。因此，将省略对其的详细描述。
在本公开的实施方式中，图6b中所示的像素电路144可包括由N型晶体管形成的第一晶体管T1和第二晶体管T2、以及存储电容器Cst。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发射单元EMU可连接在第一驱动电源VDD与像素电路144之间，以稳定配置为充有与供应到第一节点N1的数据信号相对应的电压的存储电容器Cst。这里，本公开不限于此。在实施方式中，图6b中所示的发射单元EMU可连接在像素电路144与第二驱动电源VSS之间。在本公开的实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，像素电路144可以以与图6c和图6d中所示的实施方式的方式相同的方式配置。
如图6c和图6d中所示，像素电路144可连接到像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行和第j列上，则像素PXL的像素电路144可连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素电路144还可连接到至少另一条扫描线。例如，设置在显示区域DA的第i行上的像素PXL还可连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中，像素电路144可不仅连接到第一驱动电源VDD和第二驱动电源VSS，而且连接到第三电源。例如，像素电路144也可连接到初始化电源Vint。
像素电路144可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的第一电极(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，并且其第二电极(例如，漏电极)可经由第六晶体管T6连接到发光元件LD的一个端部。第一晶体管T1的栅电极可连接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管(T2；开关晶体管)可连接在连接到像素PXL的第j数据线Dj与第一晶体管T1的源电极之间。第二晶体管T2的栅电极可连接到第i扫描线Si，第i扫描线Si连接到像素PXL。在从第i扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可导通以使第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj供应的数据信号可被发送到第一晶体管T1。
第三晶体管T3可连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极可连接到第i扫描线Si。在从第i扫描线Si供应具有栅极导通电压的扫描信号的情况下，第三晶体管T3可导通以使第一晶体管T1的漏电极电连接到第一节点N1。
第四晶体管T4可连接在第一节点N1与初始化电源Vint要施加到的初始化电源线IPL之间。第四晶体管T4的栅电极可连接到前一扫描线，例如，第i-1扫描线Si-1。在具有栅极导通电压的扫描信号被供应至第i-1扫描线Si-1的情况下，第四晶体管T4可导通，使得初始化电源Vint的电压可被发送到第一节点N1。这里，初始化电源Vint可具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可连接到对应的发射控制线，例如，第i发射控制线Ei。在具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei的情况下，第五晶体管T5可截止，并且在其它情况下可导通。
第六晶体管T6可连接在第一晶体管T1与发光元件LD的第一端部之间。第六晶体管T6的栅电极可连接到第i发射控制线Ei。在具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei的情况下，第六晶体管T6可截止，并且在其它情况下可导通。
第七晶体管T7可连接在初始化电源线IPL与发光元件LD的第一端部之间。第七晶体管T7的栅电极可连接到后续级的扫描线中的任何一条，例如，连接到第i+1扫描线Si+1。在具有栅极导通电压的扫描信号被供应到第i+1扫描线Si+1的情况下，第七晶体管T7可导通，使得初始化电源Vint的电压可被供应到发光元件LD的第一端部。
存储电容器Cst可连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可存储与第一晶体管T1的阈值电压和每个帧周期期间施加到第一节点N1的数据信号两者相对应的电压。
尽管在图6c和图6d中示出了包括在像素电路144中的晶体管(例如，第一晶体管T1至第七晶体管T7)被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可改变为N型晶体管。
在本公开的实施方式中，像素电路144的配置不限于图6a至图6d中所示的实施方式。例如，像素电路144可以以与图6e中所示的实施方式的方式相同的方式配置。
如图6e中所示，像素电路144还可连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列上的像素PXL的像素电路144可连接到显示区域DA的第i控制线CLi和第j感测线SENj。上述像素电路144可包括图6a和图6b中所示的第一晶体管T1和第二晶体管T2，以及还可包括第三晶体管T3。
第三晶体管T3连接在第二晶体管T2与感测线SENj之间。例如，第三晶体管T3的第一电极可连接到第二晶体管T2的连接到第一电极EL1的端子(例如，源电极)，并且第三晶体管T3的第二电极可连接到感测线SENj。在省略感测线SENj的情况下，第三晶体管T3的栅电极可连接到数据线Dj。
在实施方式中，第三晶体管T3的栅电极连接到控制线CLi。在省略控制线CLi的情况下，第三晶体管T3的栅电极可连接到扫描线Si。第三晶体管T3可由具有栅极导通电压(例如，高电平电压)的控制信号导通，并且在预定的感测周期期间被供应到控制线CLi，使得感测线SENj和第二晶体管T2可彼此电连接。
在实施方式中，感测周期可以是在其中提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第二晶体管T2的阈值电压等)的周期。在上述感测周期期间，可通过经由数据线Dj和第一晶体管T1向第一节点N1供应能够导通第二晶体管T2的预定参考电压，或者将每个像素PXL联接到电流源等来导通第二晶体管T2。此外，第二晶体管T2可通过经由向第三晶体管T3供应具有栅极导通电压的控制信号来导通第三晶体管T3而连接到感测线SENj。因此，每个像素PXL的特征信息(包括第二晶体管T2的阈值电压等)可通过感测线SENj提取。所提取的特征信息可用于转换图像数据以补偿像素PXL之间的特征的偏差。
尽管图6e示出了第一晶体管T1至第三晶体管T3是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可改变为P型晶体管。此外，尽管图6e中示出了发射单元EMU连接在像素电路144与第二驱动电源VSS之间的实施方式，但是发射单元EMU可连接在第一驱动电源VDD与像素电路144之间。
尽管图6a至图6e示出了其中每个发射单元EMU的发光元件LD彼此并联连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU可包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。换言之，发射单元EMU可由串联-并联组合结构形成。下文中将参考图7a和图7b描述前述配置。
可应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且对应像素可具有各种结构。在本公开的实施方式中，每个像素PXL可配置在无源发光显示装置等中。在这种情况下，可省略像素电路144，并且包括在发射单元EMU中的发光元件LD的相对端部可直接连接到扫描线Si-1、Si和Si+1、数据线Dj、第一驱动电源VDD要施加到的第一电源线PL1、第二驱动电源VSS要施加到的第二电源线PL2、和/或预定控制线。
图7a和图7b是示出包括在图5中所示的像素中的任何一个像素中的组件的电连接关系的各种实施方式的电路图。如图7a和图7b中所示，每个像素PXL的发射单元EMU可配置为包括彼此依次连接的多个串联级。在以下对图7a和图7b的实施方式的描述中，将省略与图6a至图6e的实施方式的组件相似或相同的组件的详细说明，例如，将省略像素电路144的详细说明，以避免重复描述。
首先，参考图7a，发射单元EMU可包括彼此串联连接的多个发光元件。例如，发射单元EMU可包括在第一驱动电源VDD和第二驱动电源VSS之间在正向方向上串联联接的第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4，并且形成有效光源。在以下实施方式中，术语“发光元件LD”或“多个发光元件LD”将用于任意地表示第一发光元件LD1至第四发光元件LD4中的一个发光元件，或者共同地表示第一发光元件LD1至第四发光元件LD4。
第一发光元件LD1的第一端部(例如，第二半导体层)可通过第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的第二端部(例如，第一半导体层)可通过连接在第一串联级与第二串联级之间的第一导电图案CP1连接到第二发光元件LD2的第一端部(例如，第二半导体层)。第二发光元件LD2的第一端部可连接到第一导电图案CP1，并且其第二端部可通过连接在第二串联级与第三串联级之间的第二导电图案CP2连接到第三发光元件LD3的第一端部。第三发光元件LD3的第一端部可连接到第二导电图案，并且其第二端部可通过连接在第三串联级与第四串联级之间的第三导电图案CP3连接到第四发光元件LD4的第一端部。第四发光元件LD4的第一端部可连接到第三导电图案CP3，并且其第二端部可通过第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可串联连接在发射单元EMU的第一电极EL1与第二电极EL2之间。
与具有其中发光元件LD彼此并联连接的结构的发射单元EMU的电压与驱动电流量相比，在发射单元EMU具有其中发光元件LD彼此串联连接的结构的情况下，将施加在第一电极EL1与第二电极EL2之间的电压可增大，并且流过发射单元EMU的驱动电流的量可减少。因此，在每个像素PXL的发射单元EMU具有串联结构的情况下，显示装置的功耗可降低。
在实施方式中，至少一个串联级包括彼此并联连接的多个发光元件LD。在这种情况下，每个像素PXL的发射单元EMU可具有串联-并联组合结构。例如，发射单元EMU可如图7b中所示配置。
接下来，参考图7b，每个像素PXL的发射单元EMU可包括多个串联级，该多个串联级在第一驱动电源VDD与第二驱动电源VSS之间彼此依次连接。串联级中的每个可包括在对应串联级的两个子电极之间在正向方向上连接的一个或多个发光元件LD。
发射单元EMU可包括依次连接在第一驱动电源VDD与第二驱动电源VSS之间的第一串联级SET1至第四串联级SET4。
第一串联级SET1可包括连接在第1-1子电极EL1_1与第2-1子电极EL2_1之间的至少一个第一发光元件LD1。例如，第一串联级SET1可包括经由像素电路144连接到第一驱动电源VDD的第1-1子电极EL1_1、连接到第二驱动电源VSS的第2-1子电极EL2_1、以及连接在第1-1子电极EL1_1与第2-1子电极EL2_1之间的多个第一发光元件LD1。第一发光元件LD1的第一端部(例如，第二半导体层)可电连接到第一串联级SET1的第1-1子电极EL1_1，并且其第二端部(例如，第一半导体层)可电连接到第一串联级SET1的第2-1子电极EL2_1。第一发光元件LD1可彼此并联连接在第一串联级SET1的第1-1子电极EL1_1与第2-1子电极EL2_1之间，并且通过第1-1子电极EL1_1和第2-1子电极EL2_1在第一驱动电源VDD与第二驱动电源VSS之间连接在相同方向上(例如，在正向方向上)。
第二串联级SET2可包括连接在第3-1子电极EL3_1与第4-1子电极EL4_1之间的至少一个第二发光元件LD2。例如，第二串联级SET2可包括经由像素电路144和第一串联级SET1连接到第一驱动电源VDD的第3-1子电极EL3_1、连接到第二驱动电源VSS的第4-1子电极EL4_1、以及连接在第3-1子电极EL3_1与第4-1子电极EL4_1之间的多个第二发光元件LD2。每个第二发光元件LD2的第一端部电连接到第二串联级SET2的第3-1子电极EL3_1，并且其第二端部电连接到第二串联级SET2的第4-1子电极EL4_1。第二发光元件LD2可并联连接在第二串联级SET2的第3-1子电极EL3_1与第4-1子电极EL4_1之间，并且通过第3-1子电极EL3_1和第4-1子电极EL4_1在第一驱动电源VDD与第二驱动电源VSS之间连接在相同方向上(例如，在正向方向上)。
第三串联级SET3可包括连接在第1-2子电极EL1_2与第2-2子电极EL2_2之间的至少一个第三发光元件LD3。例如，第三串联级SET3可包括经由像素电路144和先前的串联级(例如，第一串联级SET1和第二串联级SET2)连接到第一驱动电源VDD的第1-2子电极EL1_2、连接到第二驱动电源VSS的第2-2子电极EL2_2、以及连接在第1-2子电极EL1_2与第2-2子电极EL2_2之间的多个第三发光元件LD3。每个第三发光元件LD3的第一端部电连接到第三串联级SET3的第1-2子电极EL1_2，并且其第二端部电连接到第三串联级SET3的第2-2子电极EL2_2。第三发光元件LD3可并联连接在第三串联级SET3的第1-2子电极EL1_2与第2-2子电极EL2_2之间，并且通过第1-2子电极EL1_2和第2-2子电极EL2_2在第一驱动电源VDD与第二驱动电源VSS之间连接在相同方向上(例如，在正向方向上)。
第四串联级SET4可包括连接在第3-2子电极EL3_2与第4-2子电极EL4_2之间的至少一个第四发光元件LD4。例如，第四串联级SET4可包括经由像素电路144和先前的串联级(例如，第一串联级SET1至第三串联级SET3)连接到第一驱动电源VDD的第3-2子电极EL3_2、连接到第二驱动电源VSS的第4-2子电极EL4_2、以及连接在第3-2子电极EL3_2与第4-2子电极EL4_2之间的多个第四发光元件LD4。每个第四发光元件LD4的第一端部电连接到第四串联级SET4的第3-2子电极EL3_2，并且其第二端部电连接到第四串联级SET4的第4-2子电极EL4_2。第四发光元件LD4可并联连接在第四串联级SET4的第3-2子电极EL3_2与第4-2子电极EL4_2之间，并且通过第3-2子电极EL3_2和第4-2子电极EL4_2在第一驱动电源VDD与第二驱动电源VSS之间连接在相同方向上(例如，在正向方向上)。
在前述实施方式中，第一串联级SET1的第1-1子电极EL1_1可以是每个像素PXL的发射单元EMU的阳极电极。第四串联级SET4的第4-2子电极EL4_2可以是发射单元EMU的阴极电极。
此外，发射单元EMU可包括配置为电连接第一串联级SET1至第四串联级SEL4的连续串联级的多个导电图案。例如，发射单元EMU可包括设置在第一串联级SET1与第二串联级SET2之间的第一导电图案CP1、设置在第二串联级SET2与第三串联级SET3之间的第二导电图案CP2、以及设置在第三串联级SET3与第四串联级SET4之间的第三导电图案CP3。
第一串联级SET1和第二串联级SET2可通过第一导电图案CP1彼此连接。例如，第一串联级SET1的第2-1子电极EL2_1可连接到第一导电图案CP1，并且第二串联级SET2的第3-1子电极EL3_1可连接到第一导电图案CP1。第二串联级SET2和第三串联级SET3可通过第二导电图案CP2彼此连接。例如，第二串联级SET2的第4-1子电极EL4_1可连接到第二导电图案CP2，并且第三串联级SET3的第1-2子电极EL1_2可连接到第二导电图案CP2。第三串联级SET3和第四串联级SET4可通过第三导电图案CP3彼此连接。例如，第三串联级SET3的第2-2子电极EL2_2可连接到第三导电图案CP3，并且第四串联级SET4的第3-2子电极EL3_2可连接到第三导电图案CP3。
如上所述，在发射单元EMU包括以串联-并联组合结构彼此连接的发光元件LD的情况下，可根据发射单元EMU所应用到的产品的规格而容易地调节驱动电流/电压条件。
特别地，与包括彼此并联连接的发光元件LD的发射单元EMU的驱动电流相比，在每个像素PXL的包括以串联-并联组合结构彼此连接的发光元件LD的发射单元EMU中，其驱动电流可减小。此外，与包括仅彼此串联连接的发光元件LD的发射单元EMU的驱动电压相比，在每个像素PXL的包括以串联-并联组合结构彼此连接的发光元件LD的发射单元EMU中，将施加到发射单元EMU的相对端部的驱动电压可减小。在发光元件LD仅串联连接的情况下，如果彼此串联连接的发光元件LD中的至少一个没有完全以正向方向连接，则驱动电流能够在像素PXL中沿着其流动的路径被阻断，由此可能发生暗点缺陷。另一方面，在发光元件LD以串联-并联混合结构彼此连接的情况下，即使每个串联级中的一些发光元件LD没有在正向方向上正确连接或者在一些发光元件LD中出现缺陷，驱动电流可流过对应串联级的其它发光元件LD。因此，可防止或减少像素PXL中的缺陷。
在前述实施方式中，为了说明的目的，已经描述了包括具有四级串联-并联组合结构的发射单元EMU的像素PXL，但是本公开不限于此。例如，在本公开的实施方式中，像素PXL可包括具有六级串联-并联组合结构的发射单元EMU，或者包括具有八级串联-并联组合结构的发射单元EMU。
图8和图9是示意性地示出图5中所示的像素中的一个像素的平面图。图10是沿着图9的线I-I’截取的剖视图。图11示出了其中图10中所示的第一导电图案至第三导电图案设置在相同层上的实施方式，并且是与图9的线I-I’相对应的剖视图。图12示出了其中封盖层分别设置在图10中所示的第一电极至第四电极上的实施方式，并且是与图9的线I-I’相对应的剖视图。图13是沿着图9的线II-II’截取的剖视图。图14示出了图13中所示的第一堤部的另一形状，并且是沿着图9的线II-II’截取的剖视图。
图8和图9中所示的像素可以是分别在图6a至图6e、图7a和图7b中所示的像素中的任何一个。例如，图8和图9中所示的像素可以是图7b中所示的像素。
在图8和图9中，为了说明起见，省略了连接到发光元件的晶体管以及连接到晶体管的信号线的图示。
尽管图8至图14简单地示出了像素PXL的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
在本公开的实施方式中，词语“组件设置和/或形成在相同的层上”可意指组件通过相同的工艺形成。
参考图1a至图4b、图5、图7b和图8，根据本公开的实施方式的显示装置可包括衬底SUB、线组件和至少一个像素PXL。
像素PXL可设置在衬底SUB上，并且包括发射区域EMA和包围发射区域EMA的外围的外围区域，其中，发射区域EMA被像素限定层(或堤部，未示出)分割(或限定)并且配置为发射光。在本公开的实施方式中，发射区域EMA可指从其发射光的区域，并且外围区域可以指从其不发射光的区域。像素PXL的像素区域可包括对应像素PXL的发射区域EMA以及围绕发射区域EMA形成的外围区域。
衬底SUB、包括像素电路144的像素电路层PCL、以及包括发光元件LD的显示元件层DPL可设置和/或形成在像素PXL的像素区域中。
衬底SUB可包括透明绝缘材料，并且允许光穿过衬底SUB。衬底可以是刚性衬底或柔性衬底。
在制造显示装置的工艺期间，施加到衬底SUB的材料可具有对高处理温度的电阻(热电阻)。
像素PXL中的每个的像素电路层PCL可包括设置在衬底SUB上的缓冲层BFL、包括设置在缓冲层BFL上的至少一个晶体管T的像素电路144、以及驱动电压线DVL。此外，像素PXL的像素电路层PCL还可包括钝化层PSV。
缓冲层BFL可防止杂质扩散到晶体管T中。缓冲层BFL可设置为单层结构或具有至少两层或更多层的多层结构中。在缓冲层BFL具有多层结构的情况下，相应层可由相同材料或不同材料形成。根据衬底SUB的材料和/或工艺条件，可省略缓冲层BFL。
晶体管T可包括第一晶体管T1(T)和第二晶体管T2(T)。在本公开的实施方式中，第一晶体管T1(T)可以是电连接到对应像素PXL的发光元件LD并且配置为驱动发光元件LD的驱动晶体管。第二晶体管T2(T)可以是配置为切换第一晶体管T1(T)的开关晶体管。
驱动晶体管T1(T)和开关晶体管T2(T)中的每个可包括晶体管半导体层SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极或漏电极，以及第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体层SCL可设置在缓冲层BFL上。晶体管半导体层SCL可包括与第一端子SE接触的第一区域和与第二端子DE接触的第二区域。第一区域与第二区域之间的区域可以是沟道区域。
晶体管半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是作为未掺杂的半导体图案的本征半导体。第一区域和第二区域各自可以是掺杂有杂质的半导体图案。
栅电极GE可设置在晶体管半导体层SCL上，并且栅极绝缘层GI插置在栅电极GE与晶体管半导体层SCL之间。
第一端子SE和第二端子DE可通过穿过层间绝缘层ILD和栅极绝缘层GI的对应接触孔分别与晶体管半导体层SCL的第一区域和第二区域接触。
尽管在前述实施方式中已经描述了第一晶体管T1(T)和第二晶体管T2(T)中的每个的第一端子SE和第二端子DE是与晶体管半导体层SCL电连接的单独电极，但是本公开不限于此。在实施方式中，第一晶体管T1(T)和第二晶体管T2(T)中的每个的第一端子SE可以是与每个晶体管半导体层SCL的沟道区域相邻的第一区域和第二区域中的一个。第一晶体管T1(T)和第二晶体管T2(T)中的每个的第二端子DE可以是与每个晶体管半导体层SCL的沟道区域相邻的第一区域和第二区域中的另一个。在这种情况下，第一晶体管T1(T)的第二端子DE可通过桥接电极、接触电极等电连接到每个像素PXL的发射单元EMU。
在本公开的实施方式中，包括在像素PXL中的每个的像素电路层PCL中的至少一个晶体管T可由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施方式中，至少一个晶体管T可由氧化物半导体薄膜晶体管形成。此外，在本公开的实施方式中，已经示出了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。在实施方式中，晶体管T可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可设置和/或形成在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可设置在包括在像素电路层PCL中的绝缘层中的任何一个上。第二驱动电源VSS的电压可被施加到驱动电压线DVL。在本公开的实施方式中，在图7b中所示的像素PXL中，驱动电压线DVL可以是第二驱动电源VSS所施加到的第二电源线PL2。
钝化层PSV可设置和/或形成在晶体管T和驱动电压线DVL上。钝化层PSV可设置和/或形成在晶体管T和驱动电压线DVL上，并且覆盖晶体管T和驱动电压线DVL。钝化层PSV可以以有机绝缘层、无机绝缘层或者包括设置在无机绝缘层上的有机绝缘层的结构的形式设置。无机绝缘层可包括硅氧化物(SiOx)和硅氮化物(SiNx)中的至少一种。有机绝缘层可包括允许光穿过其中的有机绝缘材料。有机绝缘层可包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
接下来，将描述包括在像素PXL中的显示元件层DPL。在本公开的实施方式中，像素PXL的显示元件层DPL的一些组件可设置在对应像素PXL的外围区域中，并且其它组件可设置在对应像素PXL的发射区域EMA中。
显示元件层DPL可包括第一堤部PW、第一连接线CNL1和第二连接线CNL2、第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4、接触电极CNE、第一导电图案CP1、第二导电图案CP2和第三导电图案CP3、以及发光元件LD。
在本公开的实施方式中，至少一个第一堤部PW可设置在像素PXL的发射区域EMA中。
第一堤部PW可在像素PXL的发射区域EMA中设置和/或形成在钝化层PSV与第一电极EL1至第四电极EL4之间。第一堤部PW可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。在实施方式中，第一堤部PW可包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但是本公开不限于此。在实施方式中，第一堤部PW可具有通过堆叠至少一个有机绝缘层和至少一个无机绝缘层形成的多层结构。
第一堤部PW可以是支承第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个的支承件，以便改变第一电极EL1、第二电极EL2、第三电极EL3和第四电极EL4中的每个的表面轮廓，使得从发光元件LD发射的光可更可靠地在显示装置的图像显示方向上行进。
第一堤部PW可具有梯形剖面，该梯形剖面的宽度从钝化层PSV的表面向上减小，但是本公开不限于此。在实施方式中，第一堤部PW可包括具有拥有半椭圆形、半圆形等剖面的弯曲表面，该剖面的宽度从钝化层PSV的表面向上减小，如图14中所示。在剖视图中，第一堤部PW的形状不限于前述示例，并且可以以各种方式改变，只要可提高从发光元件LD中的每个发射的光的效率即可。彼此相邻的第一堤部PW可在钝化层PSV上设置在相同平面上并且具有相同高度。
像素PXL的显示元件层DPL还可包括设置在对应像素PXL的外围区域中的第二堤部(未示出)。第二堤部可以是配置为限定(或分割)一个像素PXL和与其相邻的像素PXL的每个发射区域EMA的结构，并且例如可以是像素限定层。第二堤部可包括至少一种遮光材料和/或反射材料，从而防止其中光(或光线)在一个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在实施方式中，反射材料层可形成在第二堤部上，以便进一步提高从每个像素PXL发射的光的效率。尽管第二堤部可形成和/或设置在与第一堤部PW的层不同的层上，但是本公开不限于此。在实施方式中，第二堤部与第一堤部PW可形成和/或设置在相同的层上。
显示元件层DPL的一些组件(例如，第一连接线CNL1和第二连接线CNL2)可设置在像素PXL的外围区域中。
第一连接线CNL1可通过第一接触孔CH1电连接到包括在像素PXL的像素电路144中的至少一个晶体管。例如，第一连接线CNL1可通过第一接触孔CH1电连接到包括在像素PXL的像素电路144中的第一晶体管T1(例如，图7b的驱动晶体管T2)。因此，施加到第一晶体管T1的信号(或电压)可被发送到第一连接线CNL1。第一连接线CNL1可与设置在发射区域EMA中的至少一个电极(例如，第一电极EL1)一体地设置。
第二连接线CNL2可通过第二接触孔CH2与包括在像素PXL的像素电路144中的驱动电压线DVL电连接，例如，与图7b中所示的第二电源线PL2电连接。因此，施加到第二电源线PL2的第二驱动电源VSS的电压可被发送到第二连接线CNL2。
在像素PXL的发射区域EMA中，设置了对应像素PXL的其它组件，例如，在第一方向DR1上依次设置的第一电极EL1至第四电极EL4、设置在第一电极EL1至第四电极EL4之间的多个发光元件LD、接触电极CNE、以及第一导电图案CP1至第三导电图案CP3。
在本公开的实施方式中，在平面图中，像素PXL的发射区域EMA可被划分为在第二方向DR2上依次设置的第一区域A1和第二区域A2。在本公开的实施方式中，第一区域A1可以是从其发射光的第一子发射区域EMA1。第二区域A2可以是从其发射光的第二子发射区域EMA2。
第一电极EL1至第四电极EL4中的每个可包括在发射区域EMA中设置在相同列上的两个子电极。例如，第一电极EL1可包括设置在相同列上并且彼此间隔开的第1-1子电极EL1_1和第1-2子电极EL1_2。第二电极EL2可包括设置在相同列上并且彼此间隔开的第2-1子电极EL2_1和第2-2子电极EL2_2。第三电极EL3可包括设置在相同列上并且彼此间隔开的第3-1子电极EL3_1和第3-2子电极EL3_2。第四电极EL4可包括设置在相同列上并且彼此间隔开的第4-1子电极EL4_1和第4-2子电极EL4_2。
在本公开的实施方式中，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1可设置在发射区域EMA的第一区域A1(EMA1)中。此外，第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2可设置在发射区域EMA的第二区域A2(EMA2)中。
在第一区域A1(EMA1)中，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1各自可在第一方向DR1上与相邻的子电极间隔开预定距离。例如，第1-1子电极EL1_1可与第2-1子电极EL2_1间隔开预定距离。第2-1子电极EL2_1可与第3-1子电极EL3_1间隔开预定距离。第3-1子电极EL3_1可与第4-1子电极EL4_1间隔开预定距离。第1-1子电极EL1_1与第2-1子电极EL2_1之间的空间、第2-1子电极EL2_1与第3-1子电极EL3_1之间的空间、以及第3-1子电极EL3_1与第4-1子电极EL4_1之间的空间可具有相同的(或规则的)距离。因此，发光元件LD可在第一区域A1(EMA1)中更规则地对准。这里，本公开不限于此。在实施方式中，第1-1子电极EL1_1与第2-1子电极EL2_1之间的空间、第2-1子电极EL2_1与第3-1子电极EL3_1之间的空间、以及第3-1子电极EL3_1与第4-1子电极EL4_1之间的空间可具有不同的距离。
在第二区域A2(EMA2)中，第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2各自可在第一方向DR1上与相邻的子电极间隔开预定距离。例如，第1-2子电极EL1_2可与第2-2子电极EL2_2间隔开预定距离。第2-2子电极EL2_2可与第3-2子电极EL3_2间隔开预定距离。第3-2子电极EL3_2可与第4-2子电极EL4_2间隔开预定距离。第1-2子电极EL1_2与第2-2子电极EL2_2之间的空间、第2-2子电极EL2_2与第3-2子电极EL3_2之间的空间、以及第3-2子电极EL3_2与第4-2子电极EL4_2之间的空间可具有相同的(或规则的)距离。
第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1中的每个可设置在第一堤部PW上，并且具有与第一堤部PW的形状相对应的表面轮廓。例如，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1中的每个可具有与第一堤部PW相对应的突起部分和与钝化层PSV相对应的平面部分。第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可设置在第一堤部PW上，并且具有与第一堤部PW的形状相对应的表面轮廓。例如，第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有与第一堤部PW相对应的突起部分和与钝化层PSV相对应的平面部分。
第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2可由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端部EP1和EP2发射的光在显示装置的图像显示方向上(例如，在正面方向上)行进。
第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可由具有预定反射率的导电材料形成。导电材料可包括不透明金属，不透明金属具有在显示装置的图像显示方向上反射从发光元件LD发射的光的优点。不透明金属可包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。在实施方式中，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可包括透明导电材料。透明导电材料可包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物(ITZO)的导电氧化物或者诸如PEDOT的导电聚合物。在第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个包括透明导电材料的情况下，可包括由不透明金属制成的单独的附加导电层，用于在显示装置的图像显示方向上反射从发光元件LD发射的光。
第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个的材料不限于上述材料。
此外，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有单层结构，但是本公开不限于此。在实施方式中，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有包括至少两层的多层结构，以最小化当信号(或电压)被发送到每个发光元件LD的相对端部EP1和EP2时由信号延迟引起的失真。例如，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有其中层以ITO/Ag/ITO的顺序堆叠的多层结构。
如上所述，第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2中的每个可具有与设置在其下的第一堤部PW的形状相对应的表面轮廓。因此，从发光元件LD中的每个的相对端部EP1和EP2发射的光可被第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2反射，并且在显示装置的图像显示方向上更可靠地行进。还可提高从发光元件LD中的每个发射的光的输出效率。
在本公开的实施方式中，第一堤部PW、第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2各自可用作反射器，该反射器在期望方向上引导从发光元件LD发射的光，从而提高显示装置的光效率。换言之，第一堤部PW、第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1以及第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2各自可用作使得从发光元件LD发射的光能够在显示装置的图像显示方向上行进的反射器，从而提高发光元件LD的光效率。
在第一区域A1(EMA1)中，第1-1子电极EL1_1和第2-1子电极EL2_1与并联连接在其间的多个发光元件LD一起可形成第一串联级SET1。第3-1子电极EL3_1和第4-1子电极EL4_1与并联连接在其间的多个发光元件LD一起可形成第二串联级SET2。在第二区域A2(EMA2)中，第1-2子电极EL1_2和第2-2子电极EL2_2与并联连接在其间的多个发光元件LD一起可形成第三串联级SET3。第3-2子电极EL3_2和第4-2子电极EL4_2与并联连接在其间的多个发光元件LD一起可形成第四串联级SET4。
在本公开的实施方式中，第一串联级SET1至第四串联级SET4设置在每个像素PXL的发射区域EMA中。第一串联级SET1至第四串联级SET4可形成对应像素PXL的发射单元EMU。
包括在第一串联级SET1中的第1-1子电极EL1_1可以是每个像素PXL的发射单元EMU的阳极电极。包括在第四串联级SET4中的第4-2子电极EL4_2可以是发射单元EMU的阴极电极。
在前述实施方式中，发光元件LD中的每个可由发光元件形成，该发光元件由具有无机晶体结构的材料制成并且具有例如范围从纳米级至微米级的超小型尺寸。例如，发光元件LD中的每个可以是具有范围从纳米级至微米级的尺寸的超小型发光元件，如图1a至图4b中所示。发光元件LD的尺寸、类型、形状等可以以各种方式改变。可在每个像素PXL的发射区域EMA中对准至少两个至几十个发光元件LD，但是本公开不限于此。在实施方式中，设置在每个像素PXL中的发光元件LD的数量可以以各种方式改变。
尽管图8和图9示出了相应发光元件LD在对应串联级中在两个相邻的子电极之间在第二方向DR2和水平方向上(例如，在第一方向DR1上)布置(或对准)的示例，但是本公开不限于此。在实施方式中，发光元件LD中的至少一个可在对应串联级中在两个相邻的子电极之间布置和/或连接在对角线方向或垂直方向上。此外，在实施方式中，还可在每个串联级中设置在两个相邻的子电极之间连接在相反方向上的至少一个反向发光元件LDr，或者还可在两个子电极之间设置在每个串联级中不连接到两个相邻的子电极的至少一个有缺陷的发光元件，例如无效光源。此外，在实施方式中，至少一个发光元件LD5或LD6可在不包括在第一串联级SET1至第四串联级SET4中的情况下设置在两个相邻的子电极之间。
发光元件LD可在溶液中扩散并且供应到像素PXL的发射区域EMA中。在本公开的实施方式中，发光元件LD可通过喷墨打印方法、狭缝涂覆方法或其它各种方法供应到像素PXL的发射区域EMA。例如，发光元件LD可与挥发性溶剂混合，并且通过喷墨打印方法或狭缝涂覆方法供应到像素PXL的发射区域EMA。这里，在向设置在像素PXL的发射区域EMA中的第一电极EL1至第四电极EL4供应对应的对准信号(或对准电压)的情况下，在第一电极EL1至第四电极EL4中的两个相邻的电极之间形成电场，使得发光元件LD可在两个相邻的电极之间对准。在发光元件LD对准之后，可通过蒸发方法或其它方法去除溶剂。以这种方式，发光元件LD可以可靠地设置在第一电极EL1至第四电极EL4之间。
在发光元件LD在像素PXL的发射区域EMA中对准之后，第一电极EL1至第四电极EL4中的每个可以分开并包括设置在相同列上并且彼此间隔开的两个子电极。例如，通过在发光元件LD在对应像素PXL的发射区域EMA中对准之后去除和断开第一电极EL1的一部分，第一电极EL1可包括设置在相同列上并且彼此间隔开的第1-1子电极EL1_1和第1-2子电极EL1_2。通过在发光元件LD的对准之后去除或断开第二电极EL2的一部分，第二电极EL2也可以以包括设置在相同列上并且彼此间隔开的第2-1子电极EL2_1和第2-2子电极EL2_2的形式设置。通过在发光元件LD的对准之后去除或断开第三电极EL3的一部分，第三电极EL3也可以以包括设置在相同列上并且彼此间隔开的第3-1子电极EL3_1和第3-2子电极EL3_2的形式设置。通过在发光元件LD的对准之后去除或断开第四电极EL4的一部分，第四电极EL4也可以以包括设置在相同列上并且彼此间隔开的第4-1子电极EL4_1和第4-2子电极EL4_2的形式设置。
如上所述，在发光元件LD在像素PXL的发射区域EMA中对准的情况下，第一电极EL1至第四电极EL4可用作对准电极(或对准线)，用于发光元件LD的对准。例如，第一电极EL1至第四电极EL4中的第一电极EL1和第三电极EL3可以是相同的第一对准信号(或第一对准电压)要施加到的第一对准电极，以及第二电极EL2和第四电极E4可以是相同的第二对准信号(或第一对准电压)要施加到的第二对准电极。第一对准信号和第二对准信号可具有不同的电压电平。如果第一电极EL1至第四电极EL4供应有对准信号，则可分别在第一电极EL1与第二电极EL2之间、第二电极EL2与第三电极EL3之间以及第三电极EL3与第四电极EL4之间形成电场。发光元件LD可通过在第一电极EL1至第四电极EL4之间形成的电场而在像素PXL的发射区域EMA中对准。
在发光元件LD在像素PXL的发射区域EMA中对准之后，第一电极EL1至第四电极EL4中的每个可以通过去除其一部分以包括设置在相同列上并且彼此间隔开的两个子电极的形式来设置。在本公开的实施方式中，在发光元件LD对准之后，每个像素PXL的发射区域EMA可根据设置在相同列上并且彼此间隔开的两个子电极中的每个的位置而划分成第一区域A1(EMA1)和第二区域A2(EMA2)。例如，其中设置有设置在相同列上并且彼此间隔开的两个子电极中的一个子电极的区域可以是第一区域A1(EMA1)，并且其中设置有另一子电极的区域可以是第二区域A2(EMA2)。
尽管在前述实施方式中已经描述了第一电极EL1至第四电极EL4中的每个通过在发光元件LD的对准之后去除第一电极EL1至第四电极EL4中的每个的一部分以包括设置在相同列上并且彼此间隔开的两个子电极的形式来设置的示例，但是本公开不限于此。在实施方式中，第一电极EL1至第四电极EL4中的每个通过在发光元件LD的对准之后去除第一电极EL1至第四电极EL4中的每个的一部分以包括设置在相同列上并且彼此间隔开的三个子电极的形式或者以包括设置在相同列上并且彼此间隔开的四个子电极的形式来设置。
在第一电极EL1至第四电极EL4中的每个包括设置在相同列上并且彼此间隔开的三个子电极的情况下，像素PXL的发射区域EMA可根据三个子电极中的每个的位置划分成三个区域。此外，在第一电极EL1至第四电极EL4中的每个包括设置在相同列上并且彼此间隔开的四个子电极的情况下，像素PXL的发射区域EMA可根据四个子电极中的每个的位置划分成四个区域。
在本公开的实施方式中，在像素PXL的发射区域EMA中对准发光元件LD的步骤中，可通过控制分别施加到第一电极EL1至第四电极EL4的对准信号(或对准电压)或通过形成磁场来控制要供应到发射区域EMA的发光元件LD相对偏置和对准。例如，在发光元件LD的对准步骤中，当调节对准信号的波形或者在发射区域EMA中形成磁场时，可将定向在正向方向上使得发光元件LD中的每个的第一端部EP1朝向第一对准电极定向以及其第二端部EP2朝向第二对准电极定向的发光元件LD的数量控制为大于定向在与其相反的方向上的反向发光元件LDr的数量。
发光元件LD中的每个可包括通过蚀刻方案制造的圆柱形发光元件，或者通过生长方法制造的核-壳发光元件。在发光元件LD中的每个是圆柱形发光元件的情况下，每个发光元件LD可包括通过在每个发光元件LD的纵向方向(L)上依次堆叠第一半导体层11、有源层12、第二半导体层13和附加电极15而形成的发射叠层(或堆叠图案)。在发光元件LD中的每个是具有核-壳结构的发光元件的情况下，每个发光元件LD可包括发射图案10，该发射图案10具有设置在发光元件LD的中心部分中的第一半导体层11、包围第一半导体层11的至少一侧的有源层12、包围有源层12的至少一侧的第二半导体层13、以及包围第二半导体层13的至少一侧的附加电极15。
发光元件LD中的每个可包括第一端部EP1和第二端部EP2，第一端部EP1电连接到在第一方向DR1上彼此相邻的两个子电极中的一个子电极，第二端部EP2电连接到两个子电极中的另一子电极。在本公开的实施方式中，每个发光元件LD的第一端部EP1可以是包括p型半导体层的第二半导体层13，并且其第二端部EP2可以是包括n型半导体层的第一半导体层11。换言之，在像素PXL的发射区域EMA中，每个发光元件LD可在于第一方向DR1上彼此相邻的两个子电极之间连接在正向方向上。如上所述，在两个相邻的子电极之间连接在正向方向上的发光元件LD可形成第一串联级SET1至第四串联级SET4中的每个的有效光源。
发光元件LD中的每个的第一端部EP1可直接连接到在第一方向DR1上彼此相邻的两个子电极中的一个子电极，或者可通过接触电极CNE或第一导电图案CP1至第三导电图案CP3中的任何一个导电图案连接到所述一个子电极。发光元件LD中的每个的第二端部EP2可直接连接到彼此相邻的两个子电极中的另一子电极，或者可通过接触电极CNE或第一导电图案CP1至第三导电图案CP3中的任何一个导电图案电连接到另一子电极。
在本公开的实施方式中，包括在第一串联级SET1中的发光元件LD中的每个的第一端部EP1可直接连接到第1-1电极EL1_1，或者可连接到接触电极CNE并且因此间接连接到第1-1电极EL1_1。此外，包括在第一串联级SET1中的发光元件LD中的每个的第二端部EP2可直接连接到第2-1电极EL2_1，或者可连接到第一导电图案CP1并且因此间接连接到第2-1电极EL2_1。
包括在第二串联级SET2中的发光元件LD中的每个的第一端部EP1可直接连接到第3-1子电极EL3_1，或者可连接到第一导电图案CP1并且因此间接连接到第3-1子电极EL3_1。此外，包括在第二串联级SET2中的发光元件LD中的每个的第二端部EP2可直接连接到第4-1子电极EL4_1，或者可连接到第二导电图案CP2并且因此间接连接到第4-1子电极EL4_1。
包括在第三串联级SET3中的发光元件LD中的每个的第一端部EP1可直接连接到第1-2子电极EL1_2，或者可连接到第二导电图案CP2并且因此间接连接到第1-2子电极EL1_2。此外，包括在第三串联级SET3中的发光元件LD中的每个的第二端部EP2可直接连接到第2-2子电极EL2_2，或者可连接到第三导电图案CP3并且因此间接连接到第2-2子电极EL2_2。
包括在第四串联级SET4中的发光元件LD中的每个的第一端部EP1可直接连接到第3-2子电极EL3_2，或者可连接到第三导电图案CP3并且因此间接连接到第3-2子电极EL3_2。此外，包括在第四串联级SET4中的发光元件LD中的每个的第二端部EP2可直接连接到第4-2子电极EL4_2，或者可连接到接触电极CNE并且因此间接连接到第4-2子电极EL4_2。
发光元件LD可在每个像素PXL的发射区域EMA中设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可在每个像素PXL的发射区域EMA中形成和/或设置在发光元件LD中的每个之下，其中，发光元件LD布置在形成每个串联级的两个子电极中的一个子电极与另一子电极之间。第一绝缘层INS1可被填充到钝化层PSV与发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD被从钝化层PSV去除。
此外，在每个像素PXL的发射区域EMA中，第一绝缘层INS1可暴露形成每个串联级的两个子电极中的每个的预定区域，并且覆盖除了预定区域之外的剩余区域。此外，第一绝缘层INS1可在每个像素PXL的外围区域中设置和/或形成在钝化层PSV上，并且因此保护设置在外围区域中的组件，例如第一连接线CNL1和第二连接线CNL2。
第一绝缘层INS1可包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层形成。尽管在本公开的实施方式中，第一绝缘层INS1可由在保护发光元件LD免受像素电路层PCL影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可由在发光元件LD的支承表面的平坦化方面具有优势的有机绝缘层形成。
第二绝缘层INS2可设置和/或形成在发光元件LD上。第二绝缘层INS2可设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的相对端部EP1和EP2暴露于外部。第二绝缘层INS2可以以独立的图案形成在每个像素PXL的发射区域EMA中，但是本公开不限于此。
第二绝缘层INS2可由单层或多层形成，并且包括无机绝缘层或有机绝缘层，其中，无机绝缘层包括至少一种无机材料，有机绝缘层包括至少一种有机材料。第二绝缘层INS2可固定在每个像素PXL的发射区域EMA中对准的发光元件LD中的每个。在本公开的实施方式中，第二绝缘层INS2可包括无机绝缘层，该无机绝缘层在保护发光元件LD中的每个的有源层12免受外部氧气、水等的影响方面具有优势。然而，本公开不限于此。第二绝缘层INS2可形成为包括有机材料的有机绝缘层，这取决于发光元件LD所应用到的显示装置的设计条件。
在本公开的实施方式中，在发光元件LD在每个像素PXL的发射区域EMA中的对准已经完成之后，第二绝缘层INS2形成在发光元件LD上，使得可防止发光元件LD被从对准位置去除。如果在形成第二绝缘层INS2之前，在第一绝缘层INS1与发光元件LD之间存在空间(或间隙)，则在形成第二绝缘层INS2的工艺期间，可用第二绝缘层INS2填充该空间。因此，发光元件LD可被更稳定地支承。因此，第二绝缘层INS2可由有机绝缘层形成，该有机绝缘层在用第二绝缘层INS2填充第一绝缘层INS1与发光元件LD之间的空间方面具有优势。
在本公开的实施方式中，第二绝缘层INS2可形成在发光元件LD中的每个上，使得可防止发光元件LD中的每个的有源层12与外部导电材料接触。第二绝缘层INS2可仅覆盖发光元件LD中的每个的上表面的一部分，使得发光元件LD中的每个的相对端部EP1和EP2可暴露于外部。
在本公开的实施方式中，发光元件LD可包括至少一个第一发光元件LD1和至少一个第二发光元件LD2，其中，至少一个第一发光元件LD1在第一串联级SET1的第1-1子电极EL1_1与第2-1子电极EL2_1之间连接在正向方向上，至少一个第二发光元件LD2在第二串联级SET2的第3-1子电极EL3_1与第4-1子电极EL4_1之间连接在正向方向上。此外，发光元件LD可包括至少一个第三发光元件LD3和至少一个第四发光元件LD4，其中，至少一个第三发光元件LD3在第三串联级SET3的第1-2子电极EL1_2与第2-2子电极EL2_2之间连接在正向方向上，至少一个第四发光元件LD4在第3-2子电极EL3_2与第4-2子电极EL4_2之间连接在正向方向上。在实施方式中，发光元件LD可包括至少一个第五发光元件LD5和至少一个第六发光元件LD6，其中，至少一个第五发光元件LD5连接在第2-1子电极EL2_1与第3-1子电极EL3_1之间，至少一个第六发光元件LD6连接在第2-2子电极EL2_2与第3-2子电极EL3_2之间。
包括在第1-1子电极EL1_1与第2-1子电极EL2_1之间并联连接在正向方向上的第一发光元件LD1的第一串联级SET1可通过第一导电图案CP1与包括在第3-1电极EL3_1与第4-1电极EL4_1之间并联连接在正向方向上的第二发光元件LD2的第二串联级SET2电连接。
在本公开的实施方式中，第一导电图案CP1可设置在第一串联级SET1与第二串联级SET2之间，并且连接到第一串联级SET1的第2-1子电极EL2_1与第二串联级SET2的第3-1子电极EL3_1中的每个。第一导电图案CP1可覆盖第2-1子电极EL2_1和第3-1子电极EL3_1，并且与第2-1子电极EL2_1和第3-1子电极EL3_1重叠。第一导电图案CP1可以是没有信号(或没有电压)施加到其的电极。第一导电图案CP1可直接与第2-1子电极EL2_1连接，并且也可直接与第3-1子电极EL3_1连接。因此，第2-1子电极EL2_1和第3-1子电极EL3_1可通过第一导电图案CP1电连接。换言之，在第一区域A1(EMA1)中在第一方向DR1上设置在中心(或中间区域)中的第2-1子电极EL2_1和第3-1子电极EL3_1可通过第一导电图案CP1彼此电连接。
在平面图中，第一导电图案CP1可直接设置在第2-1子电极EL2_1和第3-1子电极EL3_1上，并且与第2-1子电极EL2_1和第3-1子电极EL3_1电连接。因此，第2-1子电极EL2_1和第3-1子电极EL3_1与第一导电图案CP1一起可用作连接电极，用于联接第一串联级SET1和第二串联级SET2。
此外，第一导电图案CP1可在第2-1子电极EL2_1与第3-1子电极EL3_1之间直接设置在连接在正向方向上的第五发光元件LD5上。因此，第五发光元件LD5的第一端部EP1和第二端部EP2可被第一导电图案CP1电短路。第五发光元件LD5与第一导电图案CP1一起可接触第一串联级SET1和第二串联级SET2，并且因此成为用于驱动电流从第一串联级SET1供应到第二串联级SET2的路径。
在实施方式中，至少一个反向发光元件LDr(LD5)可连接在第2-1子电极EL2_1与第3-1子电极EL3_1之间，其中，至少一个反向发光元件LDRr(LD5)连接在与正向方向相反的方向上并且保持禁用。第一导电图案CP1可直接设置在反向发光元件LDr(LD5)上。因此，反向发光元件LDr(LD5)即使在处于禁用状态(例如，处于其中不发射光的状态)时也可连接到第一导电图案CP1，使得反向发光元件LDr(LD5)与第一导电图案CP1一起可接触第一串联级SET1和第二串联级SET2，并且因此成为用于驱动电流从第一串联级SET1供应到第二串联级SET2的路径。
包括在第3-1子电极EL3_1与第4-1子电极EL4_1之间并联连接在正向方向上的第二发光元件LD2的第二串联级SET2可通过第二导电图案CP2与包括在第1-2电极EL1_2与第2-2电极EL2_2之间并联连接在正向方向上的第三发光元件LD3的第三串联级SET3电连接。
在本公开的实施方式中，第二导电图案CP2可设置在第二串联级SET2与第三串联级SET3之间，并且连接到第二串联级SET2的第4-1子电极EL4_1和第三串联级SET3的第1-2子电极EL1_2中的每个。在平面图中，第二导电图案CP2可跨越第一区域A1(EMA1)和第二区域A2(EMA2)设置并且与第4-1子电极EL4_1和第1-2子电极EL1_2中的每个重叠。第二导电图案CP2可以是没有信号(或没有电压)施加到其的电极。第二导电图案CP2可直接与第4-1子电极EL4_1连接，并且也可直接与第1-2子电极EL1_2连接。因此，第4-1子电极EL4_1和第1-2子电极EL1_2可通过第二导电图案CP2电连接。换言之，第一区域A1(EMA1)的第4-1子电极EL4_1和第二区域A2(EMA2)的第1-2子电极EL1_2可通过第二导电图案CP2彼此电连接。
在平面图中，第二导电图案CP2可直接设置在第4-1子电极EL4_1和第1-2子电极EL1_2上，并与第4-1子电极EL4_1和第1-2子电极EL1_2电连接。因此，第4-1子电极EL4_1和第1-2子电极EL1_2与第二导电图案CP2一起可用作连接电极，用于联接第二串联级SET2和第三串联级SET3。
在本公开的实施方式中，第三导电图案CP3可设置在第三串联级SET3与第四串联级SET4之间，并且连接到第三串联级SET3的第2-2子电极EL2_2和第四串联级SET4的第3-2子电极EL3_2中的每个。第三导电图案CP3可覆盖第2-2子电极EL2_2和第3-2子电极EL3_2，并与第2-2子电极EL2_2和第3-2子电极EL3_2重叠。第三导电图案CP3可以是没有信号(或没有电压)施加到其的电极。第三导电图案CP3可直接与第2-2子电极EL2_2连接，并且也可直接与第3-2子电极EL3_2连接。因此，第2-2子电极EL2_2和第3-2子电极EL3_2可通过第三导电图案CP3电连接。换言之，在第二区域A2(EMA2)中在第一方向DR1上设置在中心(或中间区域)中的第2-2子电极EL2_2和第3-2子电极EL3_2可通过第三导电图案CP3彼此电连接。
在平面图中，第三导电图案CP3可直接设置在第2-2子电极EL2_2和第3-2子电极EL3_2上，并与第2-2子电极EL2_2和第3-2子电极EL3_2电连接。因此，第2-2子电极EL2_2和第3-2子电极EL3_2与第三导电图案CP3一起可用作连接电极，用于联接第三串联级SET3和第四串联级SET4。
此外，第三导电图案CP3可在第2-2子电极EL2_2与第3-2子电极EL3_2之间直接设置在连接在正向方向上的第六发光元件LD6上。因此，第六发光元件LD6的第一端部EP1和第二端部EP2可被第三导电图案CP3电短路。第六发光元件LD6与第三导电图案CP3一起可接触第三串联级SET3和第四串联级SET4，并且因此成为用于驱动电流从第三串联级SET3供应到第四串联级SET4的路径。
在实施方式中，至少一个反向发光元件LDr(LD6)可连接在第2-2子电极EL2_2与第3-2子电极EL3_2之间，其中，至少一个反向发光元件LDr(LD6)连接在与正向方向相反的方向上并且保持禁用。第三导电图案CP3可直接设置在反向发光元件LDr(LD6)上。因此，反向发光元件LDr(LD6)即使在处于禁用状态(例如，处于其中不发射光的状态)时也可连接到第三导电图案CP3，使得反向发光元件LDr(LD6)与第三导电图案CP3一起可接触第三串联级SET3和第四串联级SET4，并且因此成为用于驱动电流从第三串联级SET3供应到第四串联级SET4的路径。
在本公开的实施方式中，第一导电图案CP1和第三导电图案CP3可设置在相同的层上。第二导电图案CP2可与第一导电图案CP1和第三导电图案CP3设置和/或形成在不同的层上。例如，第二导电图案CP2可设置在第一导电图案CP1和第三导电图案CP3上，并且第三绝缘层INS3插置在第二导电图案CP2与第一导电图案CP1和第三导电图案CP3之间。第三绝缘层INS3可设置在第一导电图案CP1和第三导电图案CP3上，以覆盖第一导电图案CP1和第三导电图案CP3。第四绝缘层INS4可设置和/或形成在第二导电图案CP2上。第四绝缘层INS4可设置在第二导电图案CP2上以覆盖第二导电图案CP2。第三绝缘层INS3和第四绝缘层INS4可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层中的任何一个绝缘层形成。外涂层OC可设置和/或形成在第四绝缘层INS4上。
第一导电图案CP1至第三导电图案CP3可由各种透明导电材料形成。例如，第一导电图案CP1至第三导电图案CP3中的每个都可由透明导电材料形成，用于最小化从发光元件LD中的每个发射并通过对应子电极在显示装置的图像显示方向上反射的光的损失。透明导电材料可包括例如ITO、IZO和ITZO的各种导电材料中的至少一种，并且可以是基本上透明的或半透明的，以满足预定的透射率。第一导电图案CP1至第三导电图案CP3的材料不限于前述材料，并且根据实施方式可包括不透明的导电材料。
第一导电图案CP1至第三导电图案CP3中的每个可具有在第二方向DR2上延伸的棒形状。因为第二导电图案CP2跨越第一区域A1(EMA1)和第二区域A2(EMA2)设置，所以第二导电图案CP2可具有弯曲至少一次或多次的棒形状。第一导电图案CP1至第三导电图案CP3的形状不限于前述实施方式的形状。在实施方式中，第一导电图案CP1至第三导电图案CP3中的每个的形状可以以各种方式改变，只要第一导电图案CP1至第三导电图案CP3中的每个可以可靠地接触两个连续的串联级即可。
在本公开的实施方式中，接触电极CNE可设置在第一串联级SET1的第1-1子电极EL1_1和第四串联级SET4的第4-2子电极EL4_2中的每个上。
第1-1子电极EL1_1上的接触电极CNE可将第一发光元件LD1中的每个的第一端部EP1与第1-1子电极EL1_1可靠地电连接和/或物理接触。第4-2子电极EL4_2上的接触电极CNE可将第四发光元件LD4中的每个的第二端部EP2与第4-2子电极EL4_2可靠地电连接和/或物理接触。第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可由各种透明导电材料制成。
第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可设置在相同的层上。例如，第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可各自设置在第三绝缘层INS3上并覆盖有第四绝缘层INS4。在这种情况下，第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可与第二导电图案CP2设置在相同的层上。这里，本公开不限于此。在实施方式中，第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可与第一导电图案CP1和第三导电图案CP3设置在相同的层上。
第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE可设置在不同的层上。在这种情况下，第1-1子电极EL1_1上的接触电极CNE和第4-2子电极EL4_2上的接触电极CNE中的一个接触电极CNE可与第一导电图案CP1和第三导电图案CP3设置在相同的层上，以及另一接触电极CNE可与第二导电图案CP2设置在相同的层上。
尽管在前述实施方式中已经描述了第一导电图案CP1和第三导电图案CP3与第二导电图案CP2设置和/或形成在不同的层上，但是本公开不限于此。在实施方式中，第一导电图案CP1和第三导电图案CP3以及第二导电图案CP2可设置和/或形成在相同的层上，如图11中所示。在这种情况下，第一导电图案CP1至第三导电图案CP3可在第二绝缘层INS2上彼此间隔开预定距离，并且因此彼此电分离，并且可覆盖有第三绝缘层INS3。外涂层OC可设置和/或形成在第三绝缘层INS3上。这里，在第一导电图案CP1和第三导电图案CP3与第二导电图案CP2设置和/或形成在不同的层上的情况下，第三绝缘层INS3可与第四绝缘层INS4相对应。
外涂层OC可以是封装层，配置为减轻由设置在外涂层OC之下并包括在每个像素PXL的显示元件层DPL中的组件形成的阶梯差，并且防止氧气或水渗透发光元件LD。在实施方式中，考虑到显示装置的设计条件等，可省略外涂层OC。
在本公开的实施方式中，形成第一串联级SET1的一对子电极中的一个(例如，第1-1子电极EL1_1和第2-1子电极EL2_1中的第1-1子电极EL1_1)可通过第一连接线CNL1与像素PXL的像素电路层PCL的像素电路144的一些组件电连接。
在驱动电流通过包括在每个像素PXL的像素电路144中的第一晶体管T1(T)(例如，通过驱动晶体管)经由像素电路144从第一电源线PL1流向第二电源线PL2的情况下，驱动电流可通过第一接触孔CH1供应到对应像素PXL的发射单元EMU。例如，驱动电流通过第一接触孔CH1流向第一串联级SET1的第1-1子电极EL1_1，并且驱动电流经由第一串联级SET1的第一发光元件LD1流向第2-1子电极EL2_1。因此，第一发光元件LD各自可以以与分配到其的电流相对应的亮度发射光。
流向第一串联级SET1的第2-1子电极EL2_1的驱动电流可通过第一导电图案CP1供应到第二串联级SET2的第3-1子电极EL3_1。驱动电流经由第二串联级SET2的第二发光元件LD2流向第4-1子电极EL4_1。因此，第二发光元件LD2各自可以以与分配到其的电流相对应的亮度发射光。
流向第二串联级SET2的第4-1子电极EL4_1的驱动电流可通过第二导电图案CP2供应到第三串联级SET3的第1-2子电极EL1_2。驱动电流经由第三串联级SET3的第三发光元件LD3流向第2-2子电极EL2_2。因此，第三发光元件LD3各自可以以与分配到其的电流相对应的亮度发射光。
流向第三串联级SET3的第2-2子电极EL2_2的驱动电流可通过第三导电图案CP3供应到第四串联级SET4的第3-2子电极EL3_2。驱动电流经由第四串联级SET4的第四发光元件LD4流向第4-2子电极EL4_2。因此，第四发光元件LD4各自可以以与分配到其的电流相对应的亮度发射光。
流向第四串联级SET4的第4-2子电极EL4_2的驱动电流可经由第二接触孔CH2供应到连接到像素PXL的像素电路144的第二电源线PL2(例如，驱动电压线DVL)。以这种方式，每个像素PXL的驱动电流可经由第一发光元件LD1至第四发光元件LD4连续地流动。因此，像素PXL可以以与每个帧周期期间供应的数据信号相对应的亮度发射光。
在实施方式中，在像素PXL的发射区域EMA中，可设置和/或形成封盖层CPL，如图12中所示。
在第一区域A1(EMA1)中，封盖层CPL可设置在第1-1子电极EL1_1与接触电极CNE之间、第2-1子电极EL2_1与第一导电图案CP1之间、第3-1子电极EL3_1与第一导电图案CP1之间、以及第4-1子电极EL4_1与第二导电图案CP2之间。此外，在第二区域A2(EMA2)中，封盖层CPL可设置在第1-2电极EL1_2与第二导电图案CP2之间、第2-2电极EL2_2与第三导电图案CP3之间、第3-2电极EL3_2与第三导电图案CP3之间、以及第4-2电极EL4_2与接触电极CNE之间。
封盖层CPL可防止对应子电极和接触电极或者对应子电极和导电图案因在制造显示装置的工艺期间引起的故障等而损坏，并且还可加强对应子电极与设置在对应子电极之下的像素电路层PCL之间的粘合力。封盖层CPL可由诸如铟锌氧化物(IZO)的透明导电材料形成，以最小化从发光元件LD中的每个发射并且在显示装置的图像显示方向上由对应子电极反射的光的损失。
根据前述实施方式，每个像素PXL的发射区域EMA在一方向(例如，第二方向DR2)上被分割为第一区域A1(EMA1)和第二区域A2(EMA2)。在每个区域中，导电图案设置于在第一方向DR1上设置在中心部分中的两个子电极以及设置在两个子电极之间的发光元件两者上，使得对应区域中的两个连续的串联级彼此连接。此外，设置在第一区域A1(EMA1)中的两个串联级SET1和SET2中的后一串联级SET2中的子电极和设置在第二区域A1(EMA2)中的两个串联级SET3和SET4中的前一串联级SET3中的子电极通过第二导电图案CP2彼此连接。以这种方式，第一区域A1(EMA1)的第二串联级SET2和第二区域A2(EMA2)的第三串联级SET3彼此连接。在前述实施方式中，发射单元EMU具有串联-并联组合结构，使得可以可靠地驱动每个像素PXL，并且可减小流过显示装置的驱动电流，由此可改善功耗效率。
在通过在像素PXL的发射区域EMA中对准发光元件LD的步骤中控制分别施加到第一电极EL1至第四电极EL4的对准信号来对准发光元件LD以被偏置的情况下，在平面图中设置在发射区域EMA的中心部分中的第二电极EL2与第三电极EL3之间对准的发光元件LD的数量可小于在第一电极EL1与第二电极EL2之间以及在第三电极EL3与第四电极EL4之间对准的发光元件LD的数量。此外，根据用于向发射区域EMA供应包括发光元件LD的混合溶液的设备(例如，喷墨喷嘴)的移动方向，混合溶液的液滴扩散程度可变化，使得在发射区域EMA的中心部分中对准的发光元件LD的数量可小于在发射区域EMA的外围中对准的发光元件LD的数量。
因为设置在每个像素PXL的发射区域EMA的中心部分中的发光元件LD的数量相对较小，所以与发射区域EMA的其它区域的像素PXL的可能出现的开路故障的出现概率相比，在发光元件LD没有在正向方向上连接的情况下，像素PXL的可能出现的开路故障的出现概率在发射区域EMA的中心区域中可能相对较高。鉴于此，在本公开的实施方式中，导电图案可直接设置在发光元件LD上，其中，发光元件LD设置在每个像素PXL的发射区域EMA的中心区域中，以电短路发光元件LD，并且因此可用作用于将两个连续的串联级彼此联接的连接电极，使得可防止或最小化对应像素PXL的开路故障。
图15a至图15f是依次示出制造图9中所示的像素的方法的示意性平面图。图16a至图16h是依次示出制造图10中所示的像素的方法的剖视图。
在下文中，将参考图15a至图15f以及图16a至图16h描述根据本公开的实施方式的制造图9和图10中所示的像素的方法。
参考图1a至图4b、图5、图7b、图9、图10和图16a，在衬底SUB上形成像素PXL的像素电路层PCL。像素PXL可包括发射区域EMA和围绕发射区域EMA设置的外围区域。
像素电路层PCL可包括像素电路144，像素电路144包括至少一个晶体管T、连接到像素电路144的驱动电压线DVL、以及设置在晶体管T和驱动电压线DVL上的钝化层PSV。这里，驱动电压线DVL可以是第二驱动电源VSS所要施加到的第二电源线PL2。
钝化层PSV可包括第一接触孔CH1和第二接触孔CH2，其中，第一接触孔CH1暴露第一晶体管T1(T)的第二端子DE，第二接触孔CH2暴露驱动电压线DVL的一部分。
参考图1a至图4b、图5、图7b、图9、图10、图15a、图16a和图16b，在像素PXL的发射区域EMA中在钝化层PSV上形成第一堤部PW。第一堤部PW可在钝化层PSV上与相邻的第一堤部PW间隔开预定距离。在平面图中，第一堤部PW可具有在第二方向DR2上延伸的棒形状，但是本公开不限于此。第一堤部PW可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
参考图1a至图4b、图5、图7b、图9、图10、图15b和图16a至图16c，可在包括第一堤部PW的钝化层PSV上形成包括具有高反射率的导电材料的第一导线CL1至第四导线CL4以及第一连接线CNL1和第二连接线CNL2。
第一导线CL1至第四导线CL4中的每个可在像素PXL的发射区域EMA中形成在对应的第一堤部PW上。第一连接线CNL1和第二连接线CNL2中的每个可形成在像素PXL的外围区域中。
第一连接线CNL1和第二连接线CNL2中的每个可在第一方向DR1上延伸。第一连接线CNL1和第二连接线CNL2中的每个可公共提供给像素PXL和与其相邻的像素PXL。换言之，在第一方向DR1上设置在相同行上的一个像素PXL和与其相邻的像素PXL可公共连接到第一连接线CNL1和第二连接线CNL2中的每个。
第一导线CL1和第三导线CL3可与第一连接线CNL1一体地设置并且彼此电连接。在第一导线CL1和第三导线CL3与第一连接线CNL1一体化的情况下，第一连接线CNL1可以是第一导线CL1的区域或第三导线CL3的区域。第一连接线CNL1可通过第一接触孔CH1电连接到第一晶体管T1(T)的第二端子DE。
第二导线CL2和第四导线CL4可与第二连接线CNL2一体化并且彼此电连接。在第二导线CL2和第四导线CL4与第二连接线CNL2一体化的情况下，第二连接线CNL2可以是第二导线CL2的区域或第四导线CL4的区域。第二连接线CNL2可通过第二接触孔CH2电连接到驱动电压线DVL。
在平面图中，第一导线CL1至第四导线CL4可在像素PXL的发射区域EMA中在第一方向DR1上依次设置和/或形成。此外，第一导线CL1至第四导线CL4中的每个可在像素PXL的发射区域EMA中在第二方向DR2上延伸。
参考图1a至图4b、图5、图7b、图9、图10、图15c和图16a至图16d，在包括第一导线CL1至第四导线CL4的钝化层PSV上形成绝缘材料层INSM。绝缘材料层INSM可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
此后，通过经由第一连接线CNL1和第二连接线CNL2向相应的第一导线CL1至第四导线CL4施加对应对准信号(或对准电压)而在两个相邻的导线之间形成电场。这里，第一对准信号(或第一对准电压)被施加到与第一连接线CNL1电连接的第一导线CL1和第三导线CL3。具有与第一对准信号的电压电平不同的电压电平的第二对准信号(或第二对准电压)可被施加到与第二连接线CNL2电连接的第二导线CL2和第四导线CL4。
例如，在将具有预定电压和周期的AC电源或DC电源重复数次施加到第一导线CL1至第四导线CL4中的每个的情况下，可在第一导线CL1至第四导线CL4中的两个相邻的导线之间形成电场，该电场与两个相邻的导线的相应电位之间的差相对应。
当在像素PXL的发射区域EMA中形成的第一导线CL1至第四导线CL4之间形成电场时，通过喷墨打印方法等将包括发光元件LD的混合溶液供应到发射区域EMA。例如，在绝缘材料层INSM上设置喷墨喷嘴，并且可通过喷墨喷嘴将与多个发光元件LD混合的溶剂供应到像素PXL的发射区域EMA中。这里，溶剂可以是丙酮、水、乙醇和甲苯中的任何一种，但是本公开不限于此。例如，溶剂可具有油墨或糊剂的形式。向像素PXL的发射区域EMA供应发光元件LD的方法不限于前述实施方式的方法。供应发光元件LD的方法可以以各种方式改变。
在将发光元件LD供应到像素PXL的发射区域EMA之后，可去除溶剂。
在发光元件LD被供应到像素PXL的发射区域EMA的情况下，可通过在第一导线CL1至第四导线CL4之间形成的电场引起发光元件LD的自对准。因此，发光元件LD可在第一导线CL1与第二导线CL2之间、第二导线CL2与第三导线CL3之间、以及第三导线CL3与第四导线CL4之间对准。发光元件LD中的每个可在像素PXL的发射区域EMA中在绝缘材料层INSM上对准。
发光元件LD可在于第一方向DR1上彼此相邻的两条导线之间连接在正向方向上。例如，发光元件LD中的每个的第一端部EP1可连接到第一导线CL1或第三导线CL3，并且其第二端部EP2可连接到第二导线CL2或第四导线CL4。在实施方式中，发光元件LD可包括至少一个反向发光元件LDr，该反向发光元件LDr根据施加到两个相邻的导线中的每个的对准信号的波长等连接在与正向方向相反的方向上。
在对准发光元件LD的步骤中，例如，通过经由调节将施加到两个相邻的导线的对准信号来控制形成在两个相邻的导线之间的电场的方向和大小，可调节在像素PXL的发射区域EMA中布置在正向方向上的发光元件LD的数量和连接在与其相反的方向上的发光元件的数量(例如，反向发光元件LDr的数量)的比率，或者可将在正向方向上对准的发光元件LD集中地设置在发射区域EMA中的特定位置处。
参考图1a至图4b、图5、图7b、图9、图10、图15d和图16a至图16e，在发光元件LD在像素PXL的发射区域EMA中对准之后，可在发光元件LD中的每个上形成第二绝缘层INS2。第二绝缘层INS2可覆盖发光元件LD中的每个的上表面的至少一部分，使得发光元件LD中的每个的相对端部EP1和EP2可暴露于外部。
通过形成第二绝缘层INS2的工艺或者在该工艺之前或之后执行的蚀刻工艺，第一绝缘层INS1可通过蚀刻绝缘材料层INSM使得第一导线CL1至第四导线CL4中的每个的一部分被暴露来形成。
在形成第一绝缘层INS1的工艺期间，通过激光切割方法或使用掩模的蚀刻方法，第一连接线CNL1在一个像素PXL和与其相邻的像素PXL之间分离，使得该一个像素可独立(或单独)于相邻的像素PXL驱动。在本公开的实施方式中，在执行分离第一连接线CNL1的工艺的情况下，第二连接线CNL2可在一个像素PXL与相邻的像素PXL之间断开，但是本公开不限于此。在实施方式中，第二连接线CNL2可公共连接到一个像素PXL和相邻的像素PXL，而不是在分离第一连接线CNL1的工艺期间断开。
在分离第一连接线CNL1的工艺期间，第一导线CL1至第四导线CL4中的每个可被部分地去除或断开，并且因此以包括在第二方向DR2上(例如，在列方向上)彼此间隔开的两个子电极的电极的形式设置。例如，在分离第一连接线CNL1的工艺期间，第一导线CL1可被部分地去除或断开，并且因此成为包括设置在相同列上并且彼此间隔开的第1-1子电极EL1_1和第1-2子电极EL1_2的第一电极EL1。在分离第一连接线CNL1的工艺期间，第二导线CL2可被部分地去除或断开，并且因此成为包括设置在相同列上并且彼此间隔开的第2-1子电极EL2_1和第2-2子电极EL2_2的第二电极EL2。在分离第一连接线CNL1的工艺期间，第三导线CL3可被部分地去除或断开，并且因此成为包括设置在相同列上并且彼此间隔开的第3-1子电极EL3_1和第3-2子电极EL3_2的第三电极EL3。在分离第一连接线CNL1的工艺期间，第四导线CL4可被部分地去除或断开，并且因此成为包括设置在相同列上并且彼此间隔开的第4-1子电极EL4_1和第4-2子电极EL4_2的第四电极EL4。
根据包括在第一电极EL1至第四电极EL4中的每个中的两个子电极的位置，可将每个像素PXL的发射区域EMA划分(或分割)成第一区域A1(EMA1)和第二区域A2(EMA2)。第1-1子电极EL1_1至第4-1子电极EL4_1可设置在发射区域EMA的第一区域A1(EMA1)中。第1-2子电极EL1_2至第4-2子电极EL4_2可设置在发射区域EMA的第二区域A2(EMA2)中。
在平面图中，发光元件LD可在第一方向DR1上在彼此相邻的两个子电极之间设置在第一绝缘层INS1上。发光元件LD可包括设置在第1-1子电极EL1_1与第2-1子电极EL2_1之间的第一发光元件LD1、设置在第3-1子电极EL3_1与第4-1子电极EL4_1之间的第二发光元件LD2、设置在第1-2子电极EL1_2与第2-2子电极EL2_2之间的第三发光元件LD3、以及设置在第3-2子电极EL3_2与第4-2子电极EL4_2之间的第四发光元件LD4。此外，发光元件LD可包括设置在第2-1子电极EL2_1与第3-1子电极EL3_1之间的第五发光元件LD5、以及连接在第2-2子电极EL2_2与第3-2子电极EL3_2之间的第六发光元件LD6。
参考图1a至图4b、图5、图7b、图9、图10、图15e和图16a至图16f，在第一电极EL1至第四电极EL4上形成第一导电图案CP1和第三导电图案CP3。
第一导电图案CP1可在每个像素PXL的第一区域A1(EMA1)中直接设置在第2-1子电极EL2_1和第3-1子电极EL3_1上，并且与第2-1子电极EL2_1和第3-1子电极EL3_1电连接和/或物理连接。第一导电图案CP1可在第一区域A1(EMA1)中直接设置在第五发光元件LD5上。
第三导电图案CP3可在每个像素PXL的第二区域A2(EMA2)中直接设置在第2-2子电极EL2_2和第3-2子电极EL3_2上，并且与第2-2子电极EL2_2和第3-2子电极EL3_2电连接和/或物理连接。第三导电图案CP3可在第二区域A2(EMA2)中直接设置在第六发光元件LD6上。
参考图1a至图4b、图5、图7b、图9、图10、图15f和图16a至图16g，在将绝缘材料层(未示出)施加到第一绝缘层INS1的其上形成有第一导电图案CP1和第三导电图案CP3的上部分之后，通过经由蚀刻工艺蚀刻绝缘材料层来形成第三绝缘层INS3。
第三绝缘层INS3可覆盖第一导电图案CP1和第三导电图案CP3中的每个，并且保护第一导电图案CP1和第三导电图案CP3免受外部影响，并且可将第1-1子电极EL1_1和第4-2子电极EL4_2以及第4-1子电极EL4_1和第1-2子电极EL1_2暴露于外部。
此后，在暴露于外部的第4-1子电极EL4_1和第1-2子电极EL1_2上形成第二导电图案CP2。同时，在暴露于外部的第1-1子电极EL1_1和第4-2子电极EL4_2中的每个上形成接触电极CNE。
第二导电图案CP2可以以这种形状设置：在每个像素PXL的第一区域A1(EMA1)中在第二方向DR2上延伸、在作为第一区域A1(EMA1)与第二区域A2(EMA2)之间的区域的边界区域中在对角线方向(例如相对于第一方向DR1或第二方向DR2的倾斜方向)上弯曲、以及在第二区域A2(EMA2)中在第二方向DR2上延伸。
接触电极CNE可在每个像素PXL的第一区域A1(EMA1)中直接设置在第一发光元件LD1中的每个的第一端部EP1以及第1-1子电极EL1_1上，并且电连接和/或物理连接到第1-1子电极EL1_1和每个第一发光元件LD1的第一端部EP1中的每个。
此外，接触电极CNE可在每个像素PXL的第二区域A2(EMA2)中直接设置在第四发光元件LD4中的每个的第二端部EP2以及第4-2子电极EL4_2上，并且电连接和/或物理连接到第4-2子电极EL4_2和第四发光元件LD4中的每个的第二端部EP2中的每个。
如上所述，第二导电图案CP2可跨越每个像素PXL1的第一区域A1(EMA1)和第二区域A2(EMA2)设置，并且在第一区域A1(EMA1)中可直接设置在第4-1子电极EL4_1上，并且在第二区域A2(EMA2)中直接设置在第1-2子电极EL1_2上。
第二导电图案CP2可电连接和/或物理连接到第一区域A1(EMA1)的第4-1子电极EL4_1，并且可电连接和/或物理连接到第二区域A2(EMA2)的第1-2子电极EL1_2。因此，第4-1子电极EL4_1和第1-2子电极EL1_2可通过第二导电图案CP2彼此电连接。
在本公开的实施方式中，第1-1子电极EL1_1和第2-1子电极EL2_1以及在它们之间连接在正向方向上的第一发光元件LD1可形成第一串联级SET1。第3-1子电极EL3_1和第4-1子电极EL4_1以及在它们之间连接在正向方向上的第二发光元件LD2可形成第二串联级SET2。第1-2子电极EL1_2和第2-2子电极EL2_2以及在它们之间连接在正向方向上的第三发光元件LD3可形成第三串联级SET3。第3-2子电极EL3_2和第4-2子电极EL4_2以及在它们之间连接在正向方向上的第四发光元件LD4可形成第四串联级SET4。
第一串联级SET1和第二串联级SET2可通过第一导电图案CP1彼此电连接。第二串联级SET2和第三串联级SET3可通过第二导电图案CP2彼此电连接。第三串联级SET3和第四串联级SET4可通过第三导电图案CP3彼此电连接。
参考图1a至图4b、图5、图7b、图9、图10和图16a至图16h，在第二导电图案CP2和第三绝缘层INS3上形成第四绝缘层INS4。
第四绝缘层INS4可包括由无机材料制成的无机绝缘层，或由有机材料制成的有机绝缘层。尽管第四绝缘层INS4可具有如图中所示的单层结构，但是本公开不限于此。例如，第四绝缘层INS4可具有多层结构。
在第四绝缘层INS4上形成外涂层OC。
图17和图18是各自示出图9的像素的实施方式的示意性平面图。
图17中所示的像素，与图9的像素的不同之处可至少在于，其中每个像素PXL的发射区域被划分成第一区域至第三区域的结构。图18中所示的像素，与图9的像素的不同之处可至少在于，其中每个像素PXL的发射区域被划分成第一区域至第四区域的结构。
因此，为了避免重复描述，图17和图18的每个像素的描述将集中于与前述实施方式的每个像素的不同之处。在本实施方式的以下描述中未单独说明的组件与前述实施方式的组件一致。相同的参考标记将被用于表示相同的组件，并且相似的参考标记将被用于表示相似的组件。
首先，参考图1a至图4b、图5、图7b和图17，像素PXL可包括发射区域EMA和外围区域。
在像素PXL的发射区域EMA中，可设置至少一个第一堤部PW、第一电极EL1至第四电极EL4、设置在第一电极EL1至第四电极EL4之间的发光元件LD、第一导电图案CP1至第五导电图案CP5、以及至少一个接触电极CNE。
第一电极EL1至第四电极EL4中的每个可包括设置在相同列上并且彼此间隔开的三个子电极。例如，第一电极EL1可包括第1-1子电极EL1_1、第1-2子电极EL1_2和第1-3子电极EL1_3。第二电极EL2可包括第2-1子电极EL2_1、第2-2子电极EL2_2和第2-3子电极EL2_3。第三电极EL3可包括第3-1子电极EL3_1、第3-2子电极EL3_2和第3-3子电极EL3_3。第四电极EL4可包括第4-1子电极EL4_1、第4-2子电极EL4_2和第4-3子电极EL4_3。
像素PXL的发射区域EMA可被划分成第一区域A1(EMA1)、第二区域A2(EMA2)和第三区域A3(EMA3)，其中，设置在相同行上的第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1布置在第一区域A1(EMA1)中，设置在相同行上的第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2布置在第二区域A2(EMA2)中，设置在相同行上的第1-3子电极EL1_3、第2-3子电极EL2_3、第3-3子电极EL3_3和第4-3子电极EL4_3布置在第三区域A3(EMA3)中。
在第一区域A1(EMA1)中，第1-1子电极EL1_1和第2-1子电极EL2_1与并联连接在它们之间的第一发光元件LD1一起可形成第一串联级SET1。第3-1子电极EL3_1和第4-1子电极EL4_1与并联连接在它们之间的第二发光元件LD2一起可形成第二串联级SET2。第一串联级SET1的第2-1子电极EL2_1和第二串联级SET2的第3-1子电极EL3_1各自可连接到第一导电图案CP1。因此，第一串联级SET1和第二串联级SET2可通过第2-1子电极EL2_1、第3-1子电极EL3_1和第一导电图案CP1彼此电连接。
在实施方式中，第五发光元件LD5可连接在第2-1子电极EL2_1与第3-1子电极EL3_1之间。第五发光元件LD5可包括至少一个反向发光元件LDr(LD5)。在本公开的实施方式中，第一导电图案CP1可直接设置在第五发光元件LD5上并且与第五发光元件LD5电连接。因此，第五发光元件LD5与第一导电图案CP1一起可用作用于联接第一串联级SET1和第二串联级SET2的连接器。
在第二区域A2(EMA2)中，第1-2子电极EL1_2和第2-2子电极EL2_2与并联连接在它们之间的第三发光元件LD3一起可形成第三串联级SET3。第3-2子电极EL3_2和第4-2子电极EL4_2与并联连接在它们之间的第四发光元件LD4一起可形成第四串联级SET4。第三串联级SET3的第2-2子电极EL2_2和第四串联级SET4的第3-2子电极EL3_2各自可连接到第三导电图案CP3。因此，第三串联级SET3和第四串联级SET4可通过第2-2子电极EL2_2、第3-2子电极EL3_2和第三导电图案CP3彼此电连接。
在实施方式中，第六发光元件LD6可连接在第2-2子电极EL2_2与第3-2子电极EL3_2之间。第六发光元件LD6可包括至少一个反向发光元件LDr(LD6)。在本公开的实施方式中，第三导电图案CP3可直接设置在第六发光元件LD6上并且与第六发光元件LD6电连接。因此，第六发光元件LD6与第三导电图案CP3一起可用作用于联接第三串联级SET3和第四串联级SET4的连接器。
第二串联级SET2的第4-1子电极EL4_1和第三串联级SET3的第1-2子电极EL1_2各自可连接到第一区域A1(EMA1)与第二区域A2(EMA2)之间的第二导电图案CP2。因此，第二串联级SET2和第三串联级SET3可通过第4-1子电极EL4_1、第1-2子电极EL1_2和第二导电图案CP2彼此电连接。
在第三区域A3(EMA3)中，第1-3子电极EL1_3和第2-3子电极EL2_3与并联连接在它们之间的第七发光元件LD7一起可形成第五串联级SET5。第3-3子电极EL3_3和第4-3子电极EL4_3与并联连接在它们之间的第八发光元件LD8一起可形成第六串联级SET6。第五串联级SET5的第2-3子电极EL2_3和第六串联级SET6的第3-3子电极EL3_3各自可连接到第六导电图案CP6。因此，第五串联级SET5和第六串联级SET6可通过第2-3子电极EL2_3、第3-3子电极EL3_3和第五导电图案CP5彼此电连接。
在实施方式中，第九发光元件LD9可连接在第2-3子电极EL2_3与第3-3子电极EL3_3之间。第九发光元件LD9可包括至少一个反向发光元件LDr(LD9)。在本公开的实施方式中，第五导电图案CP5可直接设置在第九发光元件LD9上并且与第九发光元件LD9电连接。因此，第九发光元件LD9与第五导电图案CP5一起可用作用于联接第五串联级SET5和第六串联级SET6的连接器。
第四串联级SET4的第4-2子电极EL4_2和第五串联级SET5的第1-3子电极EL1_3中的每个可连接到第二区域A2(EMA2)与第三区域A3(EMA3)之间的第四导电图案CP4。因此，第四串联级SET4和第五串联级SET5可通过第4-2子电极EL4_2、第1-3子电极EL1_3和第四导电图案CP4彼此电连接。
在本公开的实施方式中，第二导电图案CP2和第四导电图案CP4中的每个可设置在于第二方向DR2上彼此相邻的两个区域之间并跨越它们设置。例如，第二导电图案CP2可在每个像素PXL的第一区域A1(EMA1)中在第二方向DR2上延伸、在作为第一区域A1(EMA1)与第二区域A2(EMA2)之间的区域的边界区域中在对角线方向(例如，相对于第一方向DR1或第二方向DR2的倾斜方向)上弯曲、以及在第二区域A2(EMA2)中在第二方向DR2上延伸。第四导电图案CP4可在每个像素PXL的第二区域A2(EMA2)中在第二方向DR2上延伸、在作为第二区域A2(EMA2)与第三区域A3(EMA3)之间的区域的边界区域中在对角线方向(例如，相对于第一方向DR1或第二方向DR2的倾斜方向)上弯曲、以及在第三区域A3(EMA3)中在第二方向DR2上延伸。
在本公开的实施方式中，第一串联级SET1至第六串联级SET6设置在每个像素PXL的发射区域EMA中。第一串联级SET1至第六串联级SET6可形成对应像素PXL的发射单元EMU。在每个像素PXL的发射单元EMU包括6个串联级SET1至SET6的情况下，还可减小像素PXL的开路故障的概率，该开路故障是由于连接在正向方向上的至少一个发光元件LD的第一端部EP1和第二端部EP2的短路缺陷而导致的。
在实施方式中，每个像素PXL的发射单元EMU可包括第一串联级SET1至第八串联级SET8，如图18中所示。
接下来，参考图18，在像素PXL的发射区域EMA中，可设置至少一个第一堤部PW、第一电极EL1至第四电极EL4、设置在第一电极EL1至第四电极EL4之间的发光元件LD、第一导电图案CP1至第七导电图案CP7、以及至少一个接触电极CNE。
第一电极EL1至第四电极EL4中的每个可包括设置在相同列上并且彼此间隔开的四个子电极。例如，第一电极EL1可包括第1-1子电极EL1_1、第1-2子电极EL1_2、第1-3子电极EL1_3和第1-4子电极EL1_4。第二电极EL2可包括第2-1子电极EL2_1、第2-2子电极EL2_2、第2-3子电极EL2_3和第2-4子电极EL2_4。第三电极EL3可包括第3-1子电极EL3_1、第3-2子电极EL3_2、第3-3子电极EL3_3和第3-4子电极EL3_4。第四电极EL4可包括第4-1子电极EL4_1、第4-2子电极EL4_2、第4-3子电极EL4_3和第4-4子电极EL4_4。
像素PXL的发射区域EMA可被划分成第一区域A1(EMA1)、第二区域A2(EMA2)、第三区域A3(EMA3)和第四区域A4(EMA4)，其中，设置在相同行上的第1-1子电极EL1_1、第2-1子电极EL2_1、第3-1子电极EL3_1和第4-1子电极EL4_1布置在第一区域A1(EMA1)中，设置在相同行上的第1-2子电极EL1_2、第2-2子电极EL2_2、第3-2子电极EL3_2和第4-2子电极EL4_2布置在第二区域A2(EMA2)中，设置在相同行上的第1-3子电极EL1_3、第2-3子电极EL2_3、第3-3子电极EL3_3和第4-3子电极EL4_3布置在第三区域A3(EMA3)中，设置在相同行上的第1-4子电极EL1_4、第2-4子电极EL2_4、第3-4子电极EL3_4和第4-4子电极EL4_4布置在第四区域A4(EMA4)中。
在第一区域A1(EMA1)中，第1-1子电极EL1_1和第2-1子电极EL2_1与并联连接在它们之间的第一发光元件LD1一起可形成第一串联级SET1。第3-1子电极EL3_1和第4-1子电极EL4_1与并联连接在它们之间的第二发光元件LD2一起可形成第二串联级SET2。第一串联级SET1的第2-1子电极EL2_1和第二串联级SET2的第3-1子电极EL3_1各自可连接到第一导电图案CP1。因此，第一串联级SET1和第二串联级SET2可通过第2-1子电极EL2_1、第3-1子电极EL3_1和第一导电图案CP1彼此电连接。
在实施方式中，第五发光元件LD5可连接在第2-1子电极EL2_1与第3-1子电极EL3_1之间。第五发光元件LD5可包括至少一个反向发光元件LDr(LD5)。在本公开的实施方式中，第一导电图案CP1可直接设置在第五发光元件LD5上并且与第五发光元件LD5电连接。因此，第五发光元件LD5与第一导电图案CP1一起可用作用于联接第一串联级SET1和第二串联级SET2的连接器。
在第二区域A2(EMA2)中，第1-2子电极EL1_2和第2-2子电极EL2_2与并联连接在它们之间的第三发光元件LD3一起可形成第三串联级SET3。第3-2子电极EL3_2和第4-2子电极EL4_2与并联连接在它们之间的第四发光元件LD4一起可形成第四串联级SET4。第三串联级SET3的第2-2子电极EL2_2和第四串联级SET4的第3-2子电极EL3_2各自可连接到第三导电图案CP3。因此，第三串联级SET3和第四串联级SET4可通过第2-2子电极EL2_2、第3-2子电极EL3_2和第三导电图案CP3彼此电连接。
在实施方式中，第六发光元件LD6可连接在第2-2子电极EL2_2与第3-2子电极EL3_2之间。第六发光元件LD6可包括至少一个反向发光元件LDr(LD6)。在本公开的实施方式中，第三导电图案CP3可直接设置在第六发光元件LD6上并且与第六发光元件LD6电连接。因此，第六发光元件LD6与第三导电图案CP3一起可用作用于联接第三串联级SET3和第四串联级SET4的连接器。
第二串联级SET2的第4-1子电极EL4_1和第三串联级SET3的第1-2子电极EL1_2各自可连接到第一区域A1(EMA1)与第二区域A2(EMA2)之间的第二导电图案CP2。因此，第二串联级SET2和第三串联级SET3可通过第4-1子电极EL4_1、第1-2子电极EL1_2和第二导电图案CP2彼此电连接。
在第三区域A3(EMA3)中，第1-3子电极EL1_3和第2-3子电极EL2_3与并联连接在它们之间的第七发光元件LD7一起可形成第五串联级SET5。第3-3子电极EL3_3和第4-3子电极EL4_3与并联连接在它们之间的第八发光元件LD8一起可形成第六串联级SET6。第五串联级SET5的第2-3子电极EL2_3和第六串联级SET6的第3-3子电极EL3_3各自可连接到第六导电图案CP6。因此，第五串联级SET5和第六串联级SET6可通过第2-3子电极EL2_3、第3-3子电极EL3_3和第五导电图案CP5彼此电连接。
在实施方式中，第十一发光元件LD11可连接在第2-3子电极EL2_3与第3-3子电极EL3_3之间。第十一发光元件LD11可包括至少一个反向发光元件LDr(LD11)。在本公开的实施方式中，第五导电图案CP5可直接设置在第十一发光元件LD11上并且与第十一发光元件LD11电连接。因此，第十一发光元件LD11与第五导电图案CP5一起可用作用于联接第五串联级SET5和第六串联级SET6的连接器。
第四串联级SET4的第4-2子电极EL4_2和第五串联级SET5的第1-3子电极EL1_3各自可连接到第二区域A2(EMA2)与第三区域A3(EMA3)之间的第四导电图案CP4。因此，第四串联级SET4和第五串联级SET5可通过第4-2子电极EL4_2、第1-3子电极EL1_3和第四导电图案CP4彼此电连接。
在第四区域A4(EMA4)中，第1-4子电极EL1_4和第2-4子电极EL2_4与并联连接在它们之间的第九发光元件LD9一起可形成第七串联级SET7。第3-4子电极EL3_4和第4-4子电极EL4_4与并联连接在它们之间的第十发光元件LD10一起可形成第八串联级SET8。第七串联级SET7的第2-4子电极EL2_4和第八串联级SET8的第3-4子电极EL3_4各自可连接到第七导电图案CP7。因此，第七串联级SET7和第八串联级SET8可通过第2-4子电极EL2_4、第3-4子电极EL3_4和第七导电图案CP7彼此电连接。
在实施方式中，第十二发光元件LD12可连接在第2-4子电极EL2_4与第3-4子电极EL3_4之间。第十二发光元件LD12可包括至少一个反向发光元件LDr(LD12)。在本公开的实施方式中，第七导电图案CP7可直接设置在第十二发光元件LD12上并且与第十二发光元件LD12电连接。因此，第十二发光元件LD12与第七导电图案CP7一起可用作用于联接第七串联级SET7和第八串联级SET8的连接器。
第六串联级SET6的第4-3子电极EL4_3和第七串联级SET7的第1-4子电极EL1_4各自可连接到第三区域A3(EMA3)与第四区域A4(EMA4)之间第六导电图案CP6。因此，第六串联级SET6和第七串联级SET7可通过第4-3子电极EL4_3、第1-4子电极EL1_4和第六导电图案CP6彼此电连接。
在本公开的实施方式中，第六导电图案CP6可跨越在第二方向DR2上彼此相邻的两个区域(例如，第三区域A3(EMA3)和第四区域A4(EMA4))设置。例如，第六导电图案CP6可以以这样的形状设置：在每个像素PXL的第三区域A3(EMA3)中在第二方向DR2上延伸、在作为第三区域A3(EMA3)与第四区域A4(EMA4)之间的区域的边界区域中在对角线方向(例如，相对于第一方向DR1或第二方向DR2的倾斜方向)上弯曲、以及在第四区域A4(EMA4)中在第二方向DR2上延伸。
在本公开的实施方式中，第一串联级SET1至第八串联级SET8设置在每个像素PXL的发射区域EMA中。第一串联级SET1至第八串联级SET8可形成对应像素PXL的发射单元EMU。在每个像素PXL的发射单元EMU包括八个串联级SET1至SET8的情况下，还可减小像素PXL的开路故障的概率，该开路故障是由于连接在正向方向上的至少一个发光元件LD的第一端部EP1和第二端部EP2的短路缺陷而导致的。
虽然在前述实施方式中已经描述了每个像素PXL的发射单元EMU包括6个串联级SET1至SET6或包括八个串联级SET1至SET8，但是本公开不限于此。在实施方式中，每个像素PXL的发射单元EMU可包括八个或更多个串联级。
虽然上面已经描述了各种实施方式，但是本领域中技术人员将理解的是，在不背离本公开的范围的情况下，各种修改、添加和替换是可能的。
因此，本说明书中所公开的实施方式仅用于说明目的，而不限制本公开的技术范围。要求保护的本发明的范围必须由所附权利要求限定。

Claims (20)

1.一种像素，包括：
第一区域和第二区域，在第一方向上彼此分割；
第一电极至第四电极，在与所述第一方向相交的第二方向上依次布置在所述第一区域中；
第一电极至第四电极，在所述第二方向上依次布置在所述第二区域中；
多个发光元件，设置在所述第一区域的所述第一电极至所述第四电极中的两个相邻的电极之间；
多个发光元件，设置在所述第二区域的所述第一电极至所述第四电极中的两个相邻的电极之间；
第一导电图案，设置在所述第一区域中，并且电连接所述第二电极和所述第三电极；
第二导电图案，跨越所述第一区域和所述第二区域设置，并且将所述第一区域的所述第四电极与所述第二区域的所述第一电极电连接；以及
第三导电图案，设置在所述第二区域中，并且电连接所述第二电极和所述第三电极。
2.根据权利要求1所述的像素，其中，所述第一区域的所述第一电极至所述第四电极中的每个设置成对应于与所述第二区域的所述第一电极至所述第四电极中的一个电极的列相同的列。
3.根据权利要求2所述的像素，其中，
所述第一区域的所述第一电极与所述第二区域的所述第一电极设置在相同列上以彼此相对应，
所述第一区域的所述第二电极和所述第二区域的所述第二电极设置在相同列上以彼此相对应，
所述第一区域的所述第三电极和所述第二区域的所述第三电极设置在相同列上以彼此相对应，以及
所述第一区域的所述第四电极与所述第二区域的所述第四电极设置在相同列上以彼此相对应。
4.根据权利要求3所述的像素，其中，在平面图中，所述第一区域的所述第一电极至所述第四电极中的每个与所述第二区域的所述第一电极至所述第四电极中的一个电极间隔开。
5.根据权利要求2所述的像素，其中，所述第一导电图案直接设置在所述第一区域的所述第二电极和所述第三电极上，并且与所述第二电极和所述第三电极电连接。
6.根据权利要求5所述的像素，其中，所述第三导电图案直接设置在所述第二区域的所述第二电极和所述第三电极上，并且与所述第二电极和所述第三电极电连接。
7.根据权利要求6所述的像素，其中，所述第二导电图案直接设置在所述第一区域的所述第四电极和所述第二区域的所述第一电极上，并且将所述第一区域的所述第四电极与所述第二区域的所述第一电极电连接。
8.根据权利要求2所述的像素，其中，所述第一导电图案至所述第三导电图案设置在相同的层上。
9.根据权利要求2所述的像素，其中，所述第二导电图案与所述第一导电图案和所述第三导电图案设置在不同的层上。
10.根据权利要求9所述的像素，其中，所述第二导电图案设置在所述第一导电图案和所述第三导电图案上，并且绝缘层设置在所述第二导电图案与所述第一导电图案和所述第三导电图案之间。
11.根据权利要求2所述的像素，其中，
所述第一区域的所述发光元件包括：
第一发光元件，设置在所述第一区域的所述第一电极与所述第二电极之间；以及
第二发光元件，设置在所述第一区域的所述第三电极与所述第四电极之间，以及
所述第二区域的所述发光元件包括：
第三发光元件，设置在所述第二区域的所述第一电极与所述第二电极之间；以及
第四发光元件，设置在所述第二区域的所述第三电极与所述第四电极之间。
12.根据权利要求11所述的像素，还包括设置在所述第一区域的所述第一电极和所述第二区域的所述第四电极中的每个上的接触电极。
13.根据权利要求12所述的像素，其中，所述接触电极与所述第一导电图案至所述第三导电图案中的至少一个导电图案设置在相同的层上。
14.根据权利要求11所述的像素，其中，
所述第一发光元件并联连接在所述第一区域的所述第一电极与所述第二电极之间并且形成第一级，
所述第二发光元件并联连接在所述第一区域的所述第三电极与所述第四电极之间并且形成第二级，
所述第三发光元件并联连接在所述第二区域的所述第一电极与所述第二电极之间并且形成第三级，
所述第四发光元件并联连接在所述第二区域的所述第三电极与所述第四电极之间并且形成第四级，
所述第一级和所述第二级通过所述第一导电图案连接，
所述第二级和所述第三级通过所述第二导电图案连接，以及
所述第三级和所述第四级通过所述第三导电图案连接。
15.根据权利要求14所述的像素，还包括：
第三区域，在所述第一方向上设置在所述第二区域之下，
其中，所述第三区域包括：
第一电极至第四电极，设置为对应于与所述第一区域和所述第二区域中的每个的所述第一电极至所述第四电极相同的相应列；
多个发光元件，设置在所述第一电极至所述第四电极中的两个相邻的电极之间；以及
第四导电图案，设置在所述第二电极和所述第三电极上并且与所述第二电极和所述第三电极电连接。
16.根据权利要求15所述的像素，还包括第五导电图案，所述第五导电图案跨越所述第二区域和所述第三区域设置，并且设置在所述第二区域的所述第四电极和所述第三区域的所述第一电极上，并且使所述第二区域的所述第四电极与所述第三区域的所述第一电极电连接。
17.根据权利要求16所述的像素，还包括在所述第一方向上设置在所述第三区域之下的第四区域，
其中，所述第四区域包括：
第一电极至第四电极，设置为对应于与所述第一区域至所述第三区域中的每个的所述第一电极至所述第四电极相同的相应列；
多个发光元件，设置在所述第一电极至所述第四电极中的两个相邻的电极之间；以及
第六导电图案，设置在所述第二电极和所述第三电极上并且与所述第二电极和所述第三电极电连接。
18.根据权利要求17所述的像素，还包括第七导电图案，所述第七导电图案跨越所述第三区域和所述第四区域设置，并且设置在所述第三区域的所述第四电极和所述第四区域的所述第一电极上，并且使所述第三区域的所述第四电极与所述第四区域的所述第一电极电连接。
19.一种显示装置，包括：
衬底，包括显示区域和非显示区域；以及
至少一个像素，设置在所述显示区域中，
其中，所述像素包括：
第一区域和第二区域，在第一方向上彼此分割；
第一电极至第四电极，在与所述第一方向相交的第二方向上依次布置在所述第一区域中；
第一电极至第四电极，在所述第二方向上依次布置在所述第二区域中；
多个发光元件，设置在所述第一区域的所述第一电极至所述第四电极中的两个相邻的电极之间；
多个发光元件，设置在所述第二区域的所述第一电极至所述第四电极中的两个相邻的电极之间；
第一导电图案，设置在所述第一区域中，并且电连接所述第二电极和所述第三电极；
第二导电图案，跨越所述第一区域和所述第二区域设置，并且使所述第一区域的所述第四电极与所述第二区域的所述第一电极电连接；以及
第三导电图案，设置在所述第二区域中并且电连接所述第二电极和所述第三电极。
20.一种制造显示装置的方法，包括：
设置包括发射区域的至少一个像素，所述发射区域具有在第一方向上彼此分割的第一区域和第二区域，其中，
设置所述像素包括：在所述发射区域中形成显示元件层，
形成所述显示元件层包括：
形成彼此间隔开的第一导线、第二导线、第三导线和第四导线；
向所述发射区域供应多个发光元件，以及通过分别向所述第一导线至所述第四导线施加对应的对准信号来对准所述发光元件；
去除所述第一导线至所述第四导线中的每个的一部分，使得在所述第一区域中形成依次布置在第二方向上的第一电极至第四电极，以及在所述第二区域中形成依次布置在所述第二方向上的第一电极至第四电极；
在所述第一区域的所述第二电极和所述第三电极上形成第一导电图案，以及在所述第二区域的所述第二电极和所述第三电极上形成第二导电图案；以及
将所述第一区域的所述第四电极与所述第二区域的所述第一电极电连接，以及形成跨越所述第一区域和所述第二区域设置的所述第三导电图案；以及
所述第一区域的所述第一电极至所述第四电极中的每个对应于与所述第二区域的所述第一电极至所述第四电极中的一个电极相同的列。
CN202080053529.3A 2019-07-12 2020-07-02 像素、具有该像素的显示装置及该显示装置的制造方法 Pending CN114175244A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190084301A KR102669163B1 (ko) 2019-07-12 2019-07-12 화소, 이를 구비한 표시 장치 및 그의 제조 방법
KR10-2019-0084301 2019-07-12
PCT/KR2020/008688 WO2021010627A1 (ko) 2019-07-12 2020-07-02 화소, 이를 구비한 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114175244A true CN114175244A (zh) 2022-03-11

Family

ID=74211098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053529.3A Pending CN114175244A (zh) 2019-07-12 2020-07-02 像素、具有该像素的显示装置及该显示装置的制造方法

Country Status (5)

Country Link
US (1) US20220293835A1 (zh)
EP (1) EP3998635A4 (zh)
KR (1) KR102669163B1 (zh)
CN (1) CN114175244A (zh)
WO (1) WO2021010627A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230005033A (ko) * 2021-06-30 2023-01-09 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230073406A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060740B2 (ja) * 2006-05-26 2012-10-31 シャープ株式会社 集積回路装置およびその製造方法、ならびに表示装置
US20110058126A1 (en) * 2008-02-14 2011-03-10 Yasunobu Okada Semiconductor element, method of manufacturing fine structure arranging substrate, and display element
CN102782892B (zh) * 2010-03-12 2015-07-01 夏普株式会社 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置
JP5545848B2 (ja) * 2010-06-24 2014-07-09 シチズン電子株式会社 半導体発光装置
KR101627365B1 (ko) * 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
EP3998635A1 (en) 2022-05-18
US20220293835A1 (en) 2022-09-15
KR102669163B1 (ko) 2024-05-28
KR20210008252A (ko) 2021-01-21
WO2021010627A1 (ko) 2021-01-21
EP3998635A4 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
EP3958317A1 (en) Display device and method for manufacturing same
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
CN112864197A (zh) 显示设备及制造显示设备的方法
CN112913025A (zh) 发光装置和包括发光装置的显示装置
CN112470301A (zh) 发光装置、其制造方法和包括该发光装置的显示装置
CN112543999A (zh) 显示装置及其制造方法
EP3968383A1 (en) Pixel and display device comprising same
CN112913021A (zh) 显示设备
EP4047658A1 (en) Display device and method for manufacturing same
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
CN112786654A (zh) 显示装置
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN114207848A (zh) 显示装置及其制造方法
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
CN113488506A (zh) 显示设备及制造显示设备的方法
EP3998635A1 (en) Pixel, display device having same and production method therefor
CN113675235A (zh) 像素和包括其的显示设备
CN113394249A (zh) 显示设备及制造显示设备的方法
KR20220067649A (ko) 표시 장치
EP3958318A1 (en) Display device and method for manufacturing same
CN114651325A (zh) 显示装置及用于制造显示装置的方法
CN113871422A (zh) 像素和具有像素的显示装置
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
EP4089730A1 (en) Display device and method of fabricating the same
KR20210141827A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination