CN114846613A - 显示装置和用于制造该显示装置的方法 - Google Patents

显示装置和用于制造该显示装置的方法 Download PDF

Info

Publication number
CN114846613A
CN114846613A CN202080086387.0A CN202080086387A CN114846613A CN 114846613 A CN114846613 A CN 114846613A CN 202080086387 A CN202080086387 A CN 202080086387A CN 114846613 A CN114846613 A CN 114846613A
Authority
CN
China
Prior art keywords
electrode
light emitting
insulating layer
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080086387.0A
Other languages
English (en)
Inventor
吴元植
文秀美
姜信喆
赵显敏
李新兴
柳喆锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190166097A external-priority patent/KR20210075291A/ko
Priority claimed from KR1020190166104A external-priority patent/KR20210075292A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114846613A publication Critical patent/CN114846613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置可以包括：基底，包括像素区域；以及像素，设置在像素区域中的每个中。每个像素可以包括：晶体管和驱动电压线，设置在基底上；第一电极和第二电极，彼此间隔开；堤图案，设置到第一电极和第二电极中的每个上；中间层，设置到堤图案上；发光元件，设置在两个相邻的中间层之间；第一接触电极，设置在两个相邻的中间层之中的一个中间层上，并且连接到发光元件中的每个的两端之中的一端；以及第二接触电极，设置在两个相邻的中间层之中的另一中间层上，并且连接到发光元件中的每个的两端之中的另一端。

Description

显示装置和用于制造该显示装置的方法
技术领域
本公开涉及显示装置和制造该显示装置的方法。
背景技术
随着对信息显示的兴趣的增加以及对使用便携式信息介质的需求的增加，对显示装置的需求和商业化成为焦点。
发明内容
技术问题
本公开的目的是提供其中简化了制造工艺同时改善了发光元件的对准程度的显示装置。
另外，本公开的目的是提供能够通过使在发光元件的对准期间发生的缺陷最小化来改善发光元件的对准程度的显示装置。
另外，本公开的目的是提供制造上述显示装置的方法。
技术方案
根据本公开的实施例，显示装置可以包括：基底，包括显示区域和非显示区域，显示区域包括多个像素区域，非显示区域围绕显示区域；以及像素，设置在所述多个像素区域中的每个中。
在本公开的实施例中，像素可以包括：驱动电压线和至少一个晶体管，设置在基底上；第一电极和第二电极，在至少一个晶体管和驱动电压线上在一个方向延伸并且彼此间隔开；堤图案，分别设置在第一电极和第二电极上；中间层，设置在堤图案上；多个发光元件，设置在沿着与一个方向交叉的另一方向相邻的两个中间层之间；第一接触电极，设置在两个相邻的中间层中的一个中间层上，并且连接到所述多个发光元件中的每个的两端中的一端；以及第二接触电极，设置在两个相邻的中间层中的剩余中间层上，并且连接到所述多个发光元件中的每个的两端中的剩余端。
在本公开的实施例中，中间层可以包括绝缘材料。
在本公开的实施例中，中间层可以是其中至少三个或更多个双层顺序地堆叠的多层，双层通过堆叠第一无机绝缘层和第二无机绝缘层而形成。这里，第一无机绝缘层和第二无机绝缘层的折射率可以彼此不同。
在本公开的实施例中，第一接触电极和第二接触电极中的一个接触电极可以电连接到晶体管，并且剩余接触电极可以电连接到驱动电压线。
在本公开的实施例中，第一电极和第二电极可以设置在同一层，或者可以设置在不同的层。
在本公开的实施例中，第一电极和第二电极中的每个可以在一个方向上延伸，并且可以针对与像素定位在同一像素列中的相邻的像素公共地设置。
在本公开的实施例中，中间层可以包括导电材料。
在本公开的实施例中，一个中间层可以设置在像素中，并且剩余中间层可以针对像素和相邻的像素公共地设置。
在本公开的实施例中，像素还可以包括设置在第一电极和第二电极与堤图案之间的绝缘层。
在本公开的实施例中，一个中间层与第一电极和第二电极中的一个电极以及置于一个中间层与一个电极之间的绝缘层和与一个电极对应的堤图案可以形成电容器。另外，剩余中间层与第一电极和第二电极中的剩余电极以及置于剩余中间层与剩余电极之间的绝缘层和与剩余电极对应的堤图案可以形成电容器。
在本公开的实施例中，像素还可以包括设置在绝缘层上、沿着一个方向延伸并且彼此间隔开的第一子电极和第二子电极。这里，第一子电极可以与第一电极叠置，并且第二子电极可以与第二电极叠置。
在本公开的实施例中，第一电极和第一子电极以及置于第一电极与第一子电极之间的绝缘层可以形成电容器。第二电极和第二子电极以及置于第二电极与第二子电极之间的绝缘层可以形成电容器。
在本公开的实施例中，一个中间层可以覆盖第一子电极，并且可以电连接到第一子电极。剩余中间层可以覆盖第二子电极，并且可以电连接到第二子电极。
在本公开的实施例中，当在平面图中观看时，中间层可以与第一电极和第二电极中的每个叠置。
根据上述实施例的显示装置可以通过包括设置在每个像素区域中设置的像素来制造。
在本公开的实施例中，设置像素可以包括：在基底上形成驱动电压线和至少一个晶体管；在晶体管和驱动电压线上形成层间绝缘层；在层间绝缘层上形成在一个方向上延伸并且彼此间隔开的第一电极和第二电极；在第一电极和第二电极上形成堤图案；在堤图案上形成中间层；输入多个发光元件，然后通过施加与第一电极和第二电极中的每个对应的对准信号，使所述多个发光元件在沿着与一个方向交叉的另一方向相邻的两个中间层之间对准；在所述多个发光元件中的每个的上表面上形成绝缘层；以及在绝缘层上形成第一接触电极和第二接触电极。
有益效果
根据本公开的实施例，可以通过将用于使发光元件对准的构造和用于驱动发光元件的构造分开以使发光元件在期望区域中精确地对准来改善发光元件的对准程度。
另外，根据本公开的实施例，可以通过使用设置在像素电路部分中的导电线使每个像素中的发光元件对准从而省略用于发光元件的对准的线的分开工艺来提供具有简化的制造工艺的显示装置。
另外，根据本公开的实施例，可以提供制造上述显示装置的方法。
根据本公开的实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在本说明书中。
附图说明
图1a是示意性地示出根据本公开的实施例的发光元件的透视图。
图1b是图1a的发光元件的剖视图。
图2a是示意性地示出根据本公开的另一实施例的发光元件的透视图。
图2b是图2a的发光元件的剖视图。
图3a是示意性地示出根据本公开的另一实施例的发光元件的透视图。
图3b是图3a的发光元件的剖视图。
图4a是示意性地示出根据本公开的又一实施例的发光元件的透视图。
图4b是图4a的发光元件的剖视图。
图5是示出根据本公开的实施例的显示装置的图，具体地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件之中的任何一种发光元件作为发光源的显示装置的示意性平面图。
图6a至图6e是示出根据各种实施例的包括在图5中所示的一个像素中的组件之间的电连接关系的电路图。
图7是示意性地示出图5中所示的像素之中的一个像素的平面图。
图8是沿着图7的线I～I’截取的剖视图。
图9是图8的部分EA1的放大剖视图。
图10是沿着图7的线II～II’截取的剖视图。
图11是根据另一实施例的作为图10中所示的第一堤图案的实施方式的与图7的线II～II’对应的剖视图。
图12是根据另一实施例的作为图11中所示的显示元件部分的实施方式的与图7的线II～II’对应的剖视图。
图13a至图13h是顺序地示出制造图8中所示的一个像素的方法的剖视图。
图14和图15示意性地示出了根据本公开的实施例的显示装置，并且是与图7的线II～II’对应的剖视图。
图16是仅示意性地示出向图5中所示的显示装置中的像素中的每个传输预定的信号的一些信号线和连接到所述一些信号线的垫的平面图。
图17是图16的部分EA2的放大平面图。
图18a至图18c是沿着图17的线III～III’截取的剖视图。
图19是沿着图17的线IV～IV’截取的剖视图。
图20是根据另一实施例的作为图19中所示的第一堤图案的实施方式的与图17的线IV～IV’对应的剖视图。
图21是根据另一实施例的作为图20中所示的显示元件部分的实施方式的与图17的线IV～IV’对应的剖视图。
图22a至图22h是顺序地示出制造图18a中所示的一个像素的方法的剖视图。
图23示意性地示出了根据本公开的实施例的显示装置，并且是与图16的部分EA2对应的平面图。
图24是与图23的线V～V’对应的剖视图。
图25是与图23的线VI～VI’对应的剖视图。
具体实施方式
由于本公开可以以各种方式修改并且具有各种形式，因此将在附图中示出具体实施例并且将在说明书中对具体实施例进行详细描述。然而，应理解的是，本公开不旨在限于所公开的具体形式，并且本公开包括在本公开的技术范围内的所有修改、等同物和替换物。
在描述每个附图时，类似的附图标记用于类似的组件。在附图中，为了本公开的清楚的目的，由实际尺寸放大示出了结构的尺寸。“第一”和“第二”等的术语可以用于描述各种组件，但组件不应受术语限制。仅出于将一个组件与另一组件进行区分的目的来使用术语。例如，在不脱离本公开的范围的情况下，第一组件可以被称为第二组件，类似地，第二组件也可以被称为第一组件。除非上下文另外清楚地指出，否则单数表达包括复数表达。
应理解的是，在本申请中，使用“包括”或“具有”等的术语来说明存在说明书中描述的特征、数量、步骤、操作、组件、部件或它们的组合，但是不排除预先存在或添加一个或更多个其他特征、数量、步骤、操作、组件、部件或它们的组合的可能性。另外，在层、膜、区域或板等的一部分被称为“在”另一部分“上”的情况下，其不仅包括该部分“直接在”所述另一部分“上”的情况，而且还包括该部分与所述另一部分之间存在又一部分的情况。另外，在本说明书中，当层、膜、区域或板等的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域或板等的一部分形成“在”另一部分“下面”时，这不仅包括该部分“直接在”所述另一部分“之下”的情况，而且还包括在该部分与所述另一部分之间存在又一部分的情况。
在下文中，将参照附图详细描述本公开的优选实施例和本领域技术人员容易理解本公开的内容所需的其他事项。在下面的描述中，除非上下文另外清楚地指出，否则单数表达包括复数表达。
图1a是示意性地示出根据本公开的实施例的发光元件的透视图，图1b是图1a的发光元件的剖视图，图2a是示意性地示出根据本公开的另一实施例的发光元件的透视图，图2b是图2a的发光元件的剖视图，图3a是示意性地示出根据本公开的另一实施例的发光元件的透视图，图3b是图3a的发光元件的剖视图，图4a是示意性地示出根据本公开的又一实施例的发光元件的透视图，图4b是图4a的发光元件的剖视图。
为了方便，在描述了示出通过蚀刻方法制造的发光元件的图1a、图1b、图2a、图2b、图3a和图3b之后，描述示出通过生长方法制造的发光元件的图4a和图4b。在本公开的实施例中，发光元件的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施例。
首先，参照图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以被实现为其中第一半导体层11、活性层12和第二半导体层13顺序地堆叠的发光堆叠件。
根据本公开的实施例，发光元件LD在一个方向上延伸。当发光元件LD的延伸方向被称为纵向方向时，发光元件LD可以沿着延伸方向具有一侧端和另一侧端。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一侧端处，第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一侧端处。
发光元件LD可以以各种形状设置。例如，发光元件LD可以具有在纵向方向上是长的(即，长宽比大于1)杆形形状、条形形状或柱形形状等。根据实施例，发光元件LD可以具有在纵向方向上是短的(即，长宽比小于1)杆形形状、条形形状或柱形形状等。根据另一实施例，发光元件LD可以具有其长度L和宽度相同的杆形形状、条形形状或柱形形状等。在本公开的实施例中，发光元件LD在纵向方向上的长度L可以大于发光元件LD的直径D(或剖面的宽度)。发光元件LD可以包括例如被制造得非常小以具有约纳米级至微米级的直径D和/或长度L的发光二极管。在本公开的实施例中，可以改变发光元件LD的尺寸以符合照明装置或自发光显示装置的要求条件(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第一半导体层11的材料不限于此，各种其他材料可以构成第一半导体层11。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。活性层12的位置可以根据发光元件LD的类型而不同地改变。活性层12可以发射波长为400nm至900nm的光，并且可以具有双异质结构。在本公开的实施例中，可以在活性层12上和/或下面形成掺杂有导电掺杂剂的盖层(未示出)。例如，盖层可以由AlGaN层或InAlGaN层形成。根据实施例，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，并且各种其他材料可以构成活性层12。
在预定的电压或更高的电压的电场施加到发光元件LD的两端的情况下，发光元件LD在电子-空穴对在活性层12中结合的同时发射光。通过使用这种原理控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂的p型半导体层。然而，构成第二半导体层13的材料不限于此，各种其他材料可以构成第二半导体层13。
在本公开的实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度L方向上具有彼此不同的宽度(或厚度)。例如，沿着发光元件LD的长度L方向，第一半导体层11可以具有比第二半导体层13的宽度相对宽的宽度(或比第二半导体层13的厚度厚的厚度)。因此，如图1a至图3b中所示，发光元件LD的活性层12可以被定位为比第一半导体层11的下表面靠近第二半导体层13的上表面。
根据本公开的实施例，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极15。另外，根据实施例，如图3a和图3b中所示，发光元件LD还可以包括设置在第一半导体层11的一端处的另一附加电极16。
附加电极15和16可以是欧姆接触电极，但是不限于此，根据实施例附加电极15和16可以是肖特基接触电极。附加电极15和16可以包括金属或金属氧化物，例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO、其氧化物或合金等可以单独使用或组合使用，但是本公开不限于此。
包括在附加电极15和16中的每个中的材料可以相同或彼此不同。附加电极15和16可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过附加电极15和16，并且可以发射到发光元件LD的外部。根据实施例，在由发光元件LD产生的光不穿过附加电极15和16并且通过除了发光元件LD的两端之外的区域发射到发光元件LD的外部的情况下，附加电极15和16可以包括不透明金属。
在本公开的实施例中，发光元件LD还可以包括绝缘层14。然而，根据实施例，可以省略绝缘层14，或者可以设置绝缘层14以便仅覆盖第一半导体层11、活性层12和第二半导体层13的一部分。
绝缘层14可以防止在活性层12与除第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。另外，通过形成绝缘层14，可以通过使发光元件LD的表面缺陷最小化来提高发光元件LD的寿命和效率。另外，在多个发光元件LD紧密地设置的情况下，绝缘层14可以防止发光元件LD之间可能发生的不希望的短路。在活性层12可以防止发生与外部导电材料的短路的情况下，绝缘层14的存在或不存在不受限制。
如图1a和图1b中所示，绝缘层14可以以完全地围绕包括第一半导体层11、活性层12、第二半导体层13和附加电极15的发光堆叠件的外周表面的形式设置。为了便于描述，在图1a中绝缘层14的一部分被去除，而包括在实际发光元件LD中的第一半导体层11、活性层12、第二半导体层13和附加电极15可以被绝缘层14围绕。
在上述实施例中，绝缘层14完全地围绕第一半导体层11、活性层12、第二半导体层13和附加电极15中的每个的外周表面，但是本公开不限于此。
根据实施例，如图2a和图2b中所示，绝缘层14可以围绕第一半导体层11、活性层12和第二半导体层13中的每个的外周表面，并且可以不完全地围绕设置在第二半导体层13上的附加电极15的外周表面，或者可以仅围绕附加电极15的外周表面的一部分而可以不围绕附加电极15的外周表面的剩余部分。然而，绝缘层14可以暴露发光元件LD的至少两端，例如，绝缘层14可以暴露第一半导体层11的一端和设置在第二半导体层13的一端的附加电极15。另外，根据实施例，如图3a和图3b中所示，在附加电极15和16设置在发光元件LD的两端的情况下，绝缘层14可以暴露附加电极15和16中的每个的至少一个区域。作为另一示例，在另一实施例中，可以不设置绝缘层14。
根据本公开的实施例，绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的一种或更多种绝缘材料，但是不限于此，可以使用具有绝缘性质的各种材料。绝缘层14可以以单层的形式设置，或者可以以包括至少双层的多层的形式设置。
在针对发光元件LD设置绝缘层14的情况下，可以防止活性层12与第一电极和/或第二电极(未示出)之间的短路。另外，通过形成绝缘层14，可以通过使发光元件LD的表面缺陷最小化来提高发光元件LD的寿命和效率。另外，在多个发光元件LD紧密地设置的情况下，绝缘层14可以防止发光元件LD之间可能发生的不希望的短路。
上述发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺制造。例如，在多个发光元件LD混合在流体溶液(或溶剂)中并被供应到每个发射区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，可以对发光元件LD中的每个执行表面处理，使得发光元件LD可以被均匀地喷射而不会在溶液中不均匀地聚集。
包括上述发光元件LD的发光装置可以用在需要光源的各种类型的装置(包括显示装置)中。例如，在多个发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可以用作像素中的每个的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的装置(诸如照明装置)中。
接下来，参照图4a和图4b描述通过生长方法制造的发光元件LD。
在描述通过生长方法制造的发光元件LD时，基于与上述实施例不同的点来描述本公开，并且在通过生长方法制造的发光元件LD中未具体描述的部分遵循上述实施例，并且相同的附图标记被赋予与上述实施例的组件相似和/或相同的组件。
参照图4a和图4b，根据本公开的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。根据实施例，发光元件LD可以包括核-壳结构的光发射图案10，核-壳结构的光发射图案10包括定位在中心处的第一半导体层11、围绕第一半导体层11的至少一侧的活性层12、围绕活性层12的至少一侧的第二半导体层13和围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD可以以在一个方向上延伸的多边形喇叭形状设置。例如，发光元件LD可以以六边形喇叭形状设置。在发光元件LD的延伸方向被称为长度L方向的情况下，发光元件LD可以沿着长度L方向具有一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的一个半导体层的一部分可以在发光元件LD的一端(或下端)处被暴露，并且第一半导体层11和第二半导体层13中的另一半导体层的一部分可以在发光元件LD的另一端(或上端)处被暴露。例如，第一半导体层11的一部分可以在发光元件LD的一端(或下端)处被暴露，并且第二半导体层13的一部分可以在发光元件LD的另一端(或上端)处被暴露。在这种情况下，在发光元件LD用作显示装置的光源的情况下，第一半导体层11的被暴露的部分可以与驱动发光元件LD的驱动电极中的一个驱动电极接触，第二半导体层13的被暴露的部分可以与另一个驱动电极接触。
根据实施例，在发光元件LD包括附加电极15的情况下，附加电极15的围绕第二半导体层13的至少一侧的部分可以在发光元件LD的另一端(或上端)处被暴露。在这种情况下，当发光元件LD用作显示装置的光源时，附加电极15的被暴露的部分可以与另一个驱动电极接触，并且可以电连接到一个电极。
在本公开的实施例中，第一半导体层11可以定位在核(即，发光元件LD的中心)处。发光元件LD可以以与第一半导体层11的形状对应的形状设置。例如，在第一半导体层11具有六边形喇叭形状的情况下，发光元件LD和光发射图案10也可以具有六边形喇叭形状。
活性层12可以在发光元件LD的长度L方向上以围绕第一半导体层11的外周表面的形状设置和/或形成。具体地，活性层12可以以围绕第一半导体层11的除了在发光元件LD的长度L方向上设置在两端中的下侧处的另一端之外的剩余区域的形状设置和/或形成。
第二半导体层13可以在发光元件LD的长度L方向上以围绕活性层12的形状设置和/或形成，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
在本公开的实施例中，发光元件LD可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但是不限于此。
如上所述，发光元件LD可以以具有其中两端突出的形状的六边形喇叭形状构造，并且可以被实现为核-壳结构的光发射图案10，核-壳结构的光发射图案10包括设置在其中心处的第一半导体层11、围绕第一半导体层11的活性层12、围绕活性层12的第二半导体层13和围绕第二半导体层13的附加电极15。第一半导体层11可以设置在具有六边形喇叭形状的发光元件LD的一端(或下端)处，附加电极15可以设置在发光元件LD的另一端(或上端)处。
另外，根据实施例，发光元件LD还可以包括设置在核-壳结构的光发射图案10的外周表面上的绝缘层14。绝缘层14可以包括透明绝缘材料。
图5是示出根据本公开的实施例的显示装置的图，具体地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件之中的任何一种发光元件作为发光源的显示装置的示意性平面图。
在图5中，为了方便，基于显示图像的显示区域简要地示出了显示装置的结构。然而，根据实施例，未示出的至少一个驱动电路部分(例如，扫描驱动器和数据驱动器等)和/或多条信号线可以进一步设置在显示装置中。
参照图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB上并包括至少一个发光元件LD的多个像素PXL、设置在基底SUB上并驱动像素PXL的驱动器(未示出)、使像素PXL和驱动器彼此连接的线部分(未示出)。
显示装置可以根据驱动发光元件LD的方法被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流量的驱动晶体管和向驱动晶体管传输数据信号的开关晶体管等。
最近，依据分辨率、对比度和操作速度选择并点亮每个像素PXL的有源矩阵型显示装置已经成为主流，但是本公开不限于此，其中对每个像素PXL执行点亮的无源矩阵型显示装置也可以使用用于驱动发光元件LD的组件(例如，第一电极和第二电极等)。
基底SUB可以包括显示区域DA和非显示区域NDA。
根据实施例，显示区域DA可以设置在显示装置的中心区域中，非显示区域NDA可以设置在显示装置的边缘区域中以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，显示区域DA和非显示区域NDA的位置可以改变。
显示区域DA可以是设置有显示图像的像素PXL的区域。非显示区域NDA可以是设置有用于驱动像素PXL的驱动器和使像素PXL与驱动器彼此连接的线部分的一部分的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以被设置为包括由直线形成的边的闭合形状的多边形。另外，显示区域DA可以以包括由曲线形成的边的圆形形状和/或椭圆形形状设置。另外，显示区域DA可以以诸如包括由直线和曲线形成的边的半圆形和半椭圆形等的各种形状设置。
非显示区域NDA可以设置在显示区域DA的至少一侧处。在本公开的实施例中，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。
基底SUB可以包括透明绝缘材料，并且可以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB的一个区域可以被设置为设置像素PXL的显示区域DA，并且基底SUB的剩余区域可以被设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有每个像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围。
像素PXL中的每个可以在基底SUB上设置在显示区域DA中。在本公开的实施例中，像素PXL可以以条带或pentile阵列结构布置在显示区域DA中，但是本公开不限于此。
像素PXL中的每个可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小到纳米级至微米级的尺寸并且可以与相邻的发光元件并联连接，但是本公开不限于此。发光元件LD可以构成每个像素PXL的光源。
像素PXL中的每个可以包括由预定的信号(例如，扫描信号和数据信号)和/或预定的电力(例如，第一驱动电力和第二驱动电力)驱动的至少一个光源。例如，每个像素PXL可以包括至少一个超小发光元件LD，其具有图1a至图4b的实施例中的每个中所示的约纳米级至微米级的小尺寸。然而，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
在本公开的实施例中，像素PXL的颜色、类型和/或数量等没有具体限制，例如，从每个像素PXL发射的光的颜色可以不同地改变。
驱动器可以通过线部分向每个像素PXL提供预定的信号和预定的电力，从而控制像素PXL的驱动。在图5中，为了便于描述，省略了线部分。
驱动器可以包括通过扫描线向像素PXL提供扫描信号的扫描驱动器、通过发射控制线向像素PXL提供发射控制信号的发射驱动器、通过数据线向像素PXL提供数据信号的数据驱动器以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出根据各种实施例的包括在图5中所示的一个像素中的组件之间的电连接关系的电路图。
例如，根据不同的实施例，图6a至图6e示出了包括在可以应用于有源型显示装置的像素PXL中的组件之间的电连接关系。然而，包括在本公开的实施例可以应用于其的像素PXL中的组件的类型不限于此。
在图6a至图6e中，不仅包括在图5中所示的像素中的每个中的组件而且设置有组件的区域被称为像素PXL。根据实施例，图6a至图6e中所示的每个像素PXL可以是包括在图5的显示装置中的像素PXL中的任何一个，像素PXL可以具有基本上相同或相似的结构。
参照图1a至图4b、图5以及图6a至图6e，一个像素PXL(在下文中称为“像素”)可以包括产生与数据信号对应的亮度的光的发射单元EMU。另外，像素PXL还可以选择性地包括用于驱动发射单元EMU的像素电路144。
根据实施例，发射单元EMU可以包括在第一驱动电力VDD施加到其的第一电力线PL1与第二驱动电力VSS施加到其的第二电力线PL2之间并联连接的多个发光元件LD。例如，发射单元EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电力VDD的第一电极EL1(或“第一对准电极”)、经由第二电力线PL2连接到第二驱动电力VSS的第二电极EL2(或“第二对准电极”)以及在同一方向上并联连接的多个发光元件LD。在本公开的实施例中，第一电极EL1可以是阳极电极，第二电极EL2可以是阴极电极。
在本公开的实施例中，包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电力VDD的第一端和通过第二电极EL2连接到第二驱动电力VSS的第二端。第一驱动电力VDD和第二驱动电力VSS可以具有不同的电位。例如，第一驱动电力VDD可以被设定为高电位电力，第二驱动电力VSS可以被设定为低电位电力。此时，在像素PXL的光发射时段期间，第一驱动电力VDD与第二驱动电力VSS之间的电位差可以被设定为发光元件LD的阈值电压或更高的电压。
如上所述，在不同电位的电压供应到其的第一电极EL1与第二电极EL2之间在同一方向(例如，正向方向)上并联连接的各个发光元件LD可以构成各个有效光源。这样的有效光源可以被聚集以形成像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可以发射具有与通过对应的像素电路144供应的驱动电流对应的亮度的光。例如，像素电路144可以在每个帧时段期间向发射单元EMU供应与对应的帧数据的灰度值对应的驱动电流。供应到发射单元EMU的驱动电流可以被分流并流到在同一方向上连接的发光元件LD。因此，发光元件LD中的每个可以发射具有与流过发光元件LD的电流对应的亮度的光，因此发射单元EMU可以发射与驱动电流对应的亮度的光。
同时，图6a至图6c示出了其中发光元件LD在第一驱动电力VDD与第二驱动电力VSS之间在同一方向上连接的实施例，但是本公开不限于此。根据实施例，发射单元EMU还可以包括除了构成每个有效光源的发光元件LD之外的至少一个无效光源。例如，如图6d和图6e中所示，至少一个反向发光元件LDr可以进一步连接在发射单元EMU的第一电极EL1和第二电极EL2之间。反向发光元件LDr可以与构成有效光源的发光元件LD一起并联连接在第一电极EL1与第二电极EL2之间，并且可以以与发光元件LD相反的方向连接在第一电极EL1与第二电极EL2之间。即使在第一电极EL1与第二电极EL2之间施加有预定的驱动电压(例如，正向方向的驱动电压)，反向发光元件LDr也保持非激活状态，因此电流基本上不流过反向发光元件LDr。
像素电路144可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i(i是自然数)行第j(j是自然数)列的情况下，像素PXL的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。根据实施例，如图6a和图6b中所示，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6a和图6b中所示的实施例。
首先，参照图6a，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(开关晶体管)的第一端子可以连接到数据线Dj，第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子，例如，在第一端子是源电极的情况下，第二端子可以是漏电极。另外，第二晶体管T2的栅电极可以连接到扫描线Si。
第二晶体管T2可以在供应来自扫描线Si的可以导通第二晶体管T2的电压(例如，低电压)的扫描信号的情况下导通，以使数据线Dj和第一节点N1彼此电连接。此时，对应帧的数据信号供应到数据线Dj，因此数据信号传输到第一节点N1。传输到第一节点N1的数据信号充入存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可以连接到第一驱动电力VDD，第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可以连接到第一驱动电力VDD，另一个电极可以连接到第一节点N1。存储电容器Cst充入有与供应到第一节点N1的数据信号对应的电压并保持充入的电压，直到下一帧的数据信号被供应。
图6a和图6b中的每个示出了像素电路144，像素电路144包括用于将数据信号传输到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst和用于向发光元件LD供应与数据信号对应的驱动电流的第一晶体管T1。
然而，本公开不限于此，像素电路144的结构可以不同地修改和实现。例如，像素电路144可以包括用于补偿第一晶体管T1的阈值电压的晶体管元件、用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的光发射时间的晶体管元件，并且可以包括诸如用于使第一节点N1的电压升压的升压电容器等的其他电路元件。
另外，在图6a中，包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)是P型晶体管，但是本公开不限于此。也就是说，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
接下来，参照图1a至图4b、图5以及图6b，根据本发明的实施例，第一晶体管T1和第二晶体管T2可以实现为N型晶体管。除了由于晶体管类型变化导致的一些组件的连接位置变化之外，图6b中所示的像素电路144的构造或操作与图6a的像素电路144的构造或操作相似。因此，将简要地提供其描述。
在本公开的实施例中，图6b中所示的像素电路144可以包括由N型晶体管形成的第一晶体管T1和第二晶体管T2以及存储电容器Cst。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，为了使充入有与供应到第一节点N1的数据信号对应的电压的存储电容器Cst稳定，发射单元EMU可以连接在第一驱动电力VDD与像素电路144之间。然而，本公开不限于此，根据实施例，图6b中所示的发射单元EMU可以连接在像素电路144与第二驱动电力VSS之间。在本公开的实施例中，像素电路144的构造不限于图6a和图6b中所示的实施例。例如，像素电路144可以被构造为如图6c和图6d中所示的实施例中的像素电路144。
如图6c和图6d中所示，像素电路144可以连接到像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行第j列中的情况下，对应的像素PXL的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
另外，根据实施例，像素电路144还可以连接到至少另一条扫描线。例如，设置在显示区域DA的第i行中的像素PXL还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。另外，根据实施例，像素电路144还可以连接到除了第一驱动电力VDD和第二驱动电力VSS之外的第三电力。例如，像素电路144还可以连接到初始化电力Vint施加到其的电力线。
像素电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(驱动晶体管)的一个电极(例如，源电极)可以经由第五晶体管T5连接到第一驱动电力VDD，另一个电极(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的一侧端。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电力VDD与第二驱动电力VSS之间流动的驱动电流。
第二晶体管T2(开关晶体管)可以连接在连接到像素PXL的第j数据线Dj与第一晶体管T1的源电极之间。另外，第二晶体管T2的栅电极可以连接到与像素PXL连接的第i扫描线Si。第二晶体管T2可以在栅极导通电压(例如，低电压)的扫描信号供应到第i扫描线Si的情况下导通，以使第j数据线Dj电连接到第一晶体管T1的源电极。因此，在第二晶体管T2导通的情况下，从第j数据线Dj供应的数据信号传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的漏电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以在栅极导通电压的扫描信号供应到第i扫描线Si的情况下导通，以使第一晶体管T1的漏电极和第一节点N1彼此电连接。
第四晶体管T4可以连接在第一节点N1与初始化电力Vint施加到其的电力线之间。另外，第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1扫描线Si-1。第四晶体管T4可以在栅极导通电压的扫描信号供应到第i-1扫描线Si-1的情况下导通，以向第一节点N1传输初始化电力Vint的电压。这里，初始化电力Vint可以具有等于或小于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电力VDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在栅极截止电压的发射控制信号供应到第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。
第六晶体管T6可以连接在第一晶体管T1与发光元件LD的一端之间。另外，第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以被在栅极截止电压的发射控制信号供应到第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。
第七晶体管T7可以连接在发光元件LD的一端与初始化电力Vint施加到其的电力线之间。另外，第七晶体管T7的栅电极可以连接到下一扫描线中的任何一条，例如，第i+1扫描线Si+1。第七晶体管T7可以在栅极导通电压的扫描信号供应到第i+1扫描线Si+1的情况下导通，以使初始化电力Vint的电压供应到发光元件LD的一端。
存储电容器Cst可以连接在第一驱动电力VDD与第一节点N1之间。存储电容器Cst可以在每个帧时段期间存储供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
在图6c和图6d中，包括在像素电路144中的晶体管(例如，第一晶体管T1至第七晶体管T7)是P型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
在本公开的实施例中，像素电路144的构造不限于图6a至图6d中所示的实施例。例如，像素电路144可以被构造为如图6e中所示的实施例中的像素电路144。
如图6e中所示，像素电路144还可以连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行第j列中的像素PXL的像素电路144可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图6a和图6b中所示的第一晶体管T1和第二晶体管T2之外，上述像素电路144还可以包括第三晶体管T3。
第三晶体管T3连接在第一晶体管T1与感测线SENj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与第一电极EL1连接的一个端子(例如，源电极)，第三晶体管T3的另一电极可以连接到感测线SENj。同时，在省略感测线SENj的情况下，第三晶体管T3的另一电极可以连接到数据线Dj。
根据实施例，第三晶体管T3的栅电极连接到控制线CLi。同时，在省略控制线CLi的情况下，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以在预定的感测时段期间通过供应到控制线CLi的栅极导通电压(例如，高电平)的控制信号导通，以使感测线SENj和第一晶体管T1彼此电连接。
根据实施例，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的时段。在上述感测时段期间，通过经由数据线Dj和第二晶体管T2向第一节点N1供应可以使第一晶体管T1导通的预定的参考电压，或者使每个像素PXL连接到电流源等，可以使第一晶体管T1导通。另外，通过向第三晶体管T3供应栅极导通电压的控制信号使第三晶体管T3导通，可以使第一晶体管T1连接到感测线SENj。因此，可以通过感测线SENj提取每个像素PXL的包括第一晶体管T1的阈值电压等的特性信息。提取的特性信息可以用于转换图像数据，从而补偿像素PXL之间的特性偏差。
同时，图6e公开了其中第一晶体管T1至第三晶体管T3中的全部都是N型晶体管的实施例，但是本公开不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可以被改变为P型晶体管。另外，图6e公开了其中发射单元EMU连接在像素电路144与第二驱动电力VSS之间的实施例，但是发射单元EMU也可以连接在第一驱动电力VDD与像素电路144之间。
另外，图6a至图6e示出了其中构成每个发射单元EMU的发光元件LD中的全部并联连接的实施例，但是本公开不限于此。根据实施例，发射单元EMU可以被构造为包括包含彼此并联连接的多个发光元件LD的至少一个串联级。也就是说，发射单元EMU可以以串联/并联混合结构构造。
可以应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施例，并且对应的像素可以具有各种结构。另外，在本公开的另一实施例中，每个像素PXL可以被构造在无源型发光显示装置等内部。在这种情况下，可以省略像素电路144，并且包括在发射单元EMU中的发光元件LD的两端中的每端可以对应地直接连接到扫描线Si-1、Si和Si+1、数据线Dj、第一驱动电力VDD施加到其的第一电力线PL1、第二驱动电力VSS施加到其的第二电力线PL2以及/或者预定的控制线等。
图7是示意性地示出图5中所示的像素之中的一个像素的平面图，图8是沿着图7的线I～I’截取的剖视图，图9是图8的部分EA1的放大剖视图，图10是沿着图7的线II～II’截取的剖视图，图11是根据另一实施例的作为图10中所示的第一堤图案的实施方式的与图7的线II～II’对应的剖视图，图12是根据另一实施例的作为图11中所示的显示元件部分的实施方式的与图7的线II～II’对应的剖视图。
图7中所示的像素可以是图6a至图6e中的每个中所示的像素中的任何一个。
在图7中，为了方便，省略了连接到发光元件的晶体管和连接到晶体管的信号线。
图7至图12简化并示出了一个像素PXL的结构，诸如将每个电极示出为单个电极层并且将每个绝缘层示出为单个绝缘层，但是公开不限于此。
另外，在公开的实施例中，“形成和/或设置在同一层”可以指在同一工艺中形成，并且“形成和/或设置在不同的层”可以指以不同的工艺形成。
另外，在本公开的实施例中，两个组件之间的“连接”可以意味着包含性地使用电连接和物理连接两者。
参照图1a至图5以及图7至图12，根据实施例的显示装置可以包括基底SUB、线部分和多个像素PXL。
基底SUB可以包括透明绝缘材料，并且可以透射光。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。柔性基底可以是膜基底和包括聚合物有机材料的塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在显示装置的制造工艺期间，施用到基底SUB的材料可以优选地对高工艺温度具有耐受性(或耐热性)。
基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA，非显示区域NDA设置在显示区域DA周围。
其中设置(或布置)有每个像素PXL的像素区域PXA可以包括其中发射光的发射区域和围绕发射区域的外围的外围区域。在公开的实施例中，外围区域可以包括其中不发射光的非发射区域。
线部分可以包括向每个像素PXL传输信号(或电压)的多条信号线。信号线可以包括例如向每个像素PXL传输扫描信号的扫描线(例如，参照图6a的“Si”)、向每个像素PXL传输数据信号的数据线(例如，参照图6a的“Dj”)和向每个像素PXL传输发射控制信号的发射控制线(例如，参照图6c的“Ei”)等。然而，本公开不限于此，根据实施例，除了上述信号线之外，线部分还可以包括用于传输其他信号的信号线。
每个像素PXL可以设置在基底SUB上，并且可以包括像素电路部分PCL和显示元件部分DPL，像素电路部分PCL包括像素电路(参照图6a至图6e的“144”)，显示元件部分DPL包括多个发光元件LD。发光元件LD可以定位在设置在每个像素PXL的像素区域PXA中的发射区域中。
为了方便，首先描述像素电路部分PCL，然后描述显示元件部分DPL。
像素电路部分PCL可以包括缓冲层BFL、像素电路144和保护层PSV。
缓冲层BFL可以防止杂质扩散到包括在像素电路中的晶体管T中。缓冲层BFL可以包括包含无机材料的无机绝缘层。例如，缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)和氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以被设置为单层，或者可以被设置为至少双层的多层。缓冲层BFL被设置为多层，每层可以由相同的材料形成或者可以由不同的材料形成。可以根据基底SUB的材料和工艺条件等省略缓冲层BFL。
像素电路144可以包括至少一个晶体管T和存储电容器Cst。这里，晶体管T可以包括控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本公开不限于此，除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路144还可以包括执行另一功能的电路元件。在以下实施例中，在任意提及驱动晶体管Tdr和开关晶体管Tsw中的一个的情况下或者在共同提及驱动晶体管Tdr和开关晶体管Tsw的情况下，驱动晶体管Tdr和开关晶体管Tsw中的所述一个或者驱动晶体管Tdr和开关晶体管Tsw可以被称为晶体管T或多个晶体管T。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的任何一个，第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体图案SCL可以设置和/或形成在缓冲层BFL上。晶体管半导体图案SCL可以包括接触第一端子SE的第一接触区和接触第二端子DE的第二接触区。第一接触区与第二接触区之间的区域可以是沟道区。晶体管半导体图案SCL可以是由多晶硅、非晶硅或氧化物半导体等形成的半导体图案。沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区和第二接触区可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在晶体管半导体图案SCL上，且栅极绝缘层GI置于它们之间。
栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)和氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。根据实施例，栅极绝缘层GI可以由包括有机材料的有机绝缘层形成。栅极绝缘层GI可以被设置为单层，但是也可以被设置为至少双层的多层。
相应的第一端子SE和第二端子DE可以通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的接触孔与晶体管半导体图案SCL的第一接触区和第二接触区接触。
在上述实施例中，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE被描述为电连接到晶体管半导体图案SCL的分开的电极，但是本公开不限于此。根据实施例，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是与对应的晶体管半导体图案SCL的沟道区相邻的第一接触区和第二接触区中的一个区域，驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是与对应的晶体管半导体图案SCL的沟道区相邻的第一接触区和第二接触区中的剩余区域。在这种情况下，驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以通过桥电极或接触电极等电连接到对应的像素PXL的发光元件LD。
在本公开的实施例中，包括在像素电路144中的晶体管T可以由LTPS薄膜晶体管构成，但是本公开不限于此，并且可以根据实施例由氧化物半导体薄膜晶体管构成。另外，作为示例描述了晶体管T是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。根据实施例，晶体管T可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可以设置和/或形成在第一层间绝缘层ILD1上，但是本公开不限于此，并且根据实施例，驱动电压线DVL可以设置在包括在像素电路部分PCL中的绝缘层之中的任何一个绝缘层上。第二驱动电力(参照图6a至图6e的“VSS”)可以施加到驱动电压线DVL。在本公开的实施例中，驱动电压线DVL可以是在图6a至图6e中的每个中第二驱动电力VSS施加到其的第二电力线PL2。
第二层间绝缘层ILD2可以设置和/或形成在晶体管T和驱动电压线DVL上。
第二层间绝缘层ILD2可以覆盖晶体管T和驱动电压线DVL。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。根据实施例，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1的材料相同的材料，但是本公开不限于此。第二层间绝缘层ILD2可以被设置为单层，或者可以被设置为至少双层的多层。第二层间绝缘层ILD2可以包括暴露驱动晶体管Tdr的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。
第一电极EL1至第四电极EL4可以设置和/或形成在第二层间绝缘层ILD2上。第一电极EL1至第四电极EL4可以在第二层间绝缘层ILD2上彼此间隔开。
第一电极EL1至第四电极EL4中的每个可以沿着第二方向DR2延伸，并且可以针对每个像素PXL和与每个像素PXL定位在同一像素列中的相邻的像素PXL公共地设置。
第一电极EL1和第二电极EL2可以彼此间隔开并且它们之间具有预定的距离，第二电极EL2和第三电极EL3可以彼此间隔开并且它们之间具有预定的距离，第三电极EL3和第四电极EL4可以彼此间隔开并且它们之间具有预定的距离。在每个像素PXL的像素区域PXA中，第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离和第三电极EL3与第四电极EL4之间的距离可以相同。然而，本公开不限于此，根据实施例，第一电极EL1与第二电极EL2之间的距离、第二电极EL2与第三电极EL3之间的距离和第三电极EL3与第四电极EL4之间的距离可以彼此不同。在本公开的实施例中，第一电极EL1至第四电极EL4之中的两个相邻的电极之间的距离d1可以小于发光元件LD中的每个的长度L。例如，第一电极EL1至第四电极EL4之中的相邻的第一电极EL1与第二电极EL2之间的距离d1可以为约3.5μm或更小，但是本公开不限于此。
在本公开的实施例中，第一电极EL1至第四电极EL4中的每个可以用作用于使发光元件LD在像素PXL中的每个的发射区域中对准的对准电极(或对准线)。根据实施例，第一电极EL1至第四电极EL4可以设置在第二层间绝缘层ILD2上，并且可以阻挡由包括在像素电路部分PCL中的晶体管T和连接到晶体管T的信号线感应的电场，以防止电场影响包括在显示元件部分DPL中的发光元件LD的对准和/或驱动。也就是说，第一电极EL1至第四电极EL4可以用作电场屏蔽线。另外，根据另一实施例，第一电极EL1至第四电极EL4中的每个可以在包括在显示元件部分DPL中的构造之中的预定的信号(或电压)施加到其的构造之间形成耦合，以使发光元件LD在期望的区域中对准。
上述第一电极EL1至第四电极EL4可以设置在第二层间绝缘层ILD2上，并且可以包括相同的材料。例如，第一电极EL1至第四电极EL4可以形成单独选自由钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)和其合金或者其混合物组成的组的单层，或者可以以作为降低线电阻的低电阻材料的钼(Mo)、铝(Al)或银(Ag)的双层或多层形成。
在上述实施例中，第一电极EL1至第四电极EL4设置在同一层，但是本公开不限于此。根据实施例，剩余电极以及第一电极EL1至第四电极EL4之中的一些电极可以设置在不同的层。
保护层PSV可以设置和/或形成在第一电极EL1至第四电极EL4上。
保护层PSV可以以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式设置。这里，无机绝缘层可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘层可以包括能够透射光的有机绝缘材料。有机绝缘层可以包括丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在本公开的实施例中，保护层PSV可以包括与第二层间绝缘层ILD2的第一接触孔CH1对应的第一接触孔CH1和与第二层间绝缘层ILD2的第二接触孔CH2对应的第二接触孔CH2。因此，驱动晶体管Tdr的第二端子DE的一部分和驱动电压线DVL的一部分中的每个可以暴露于外部。
显示元件部分DPL可以设置在保护层PSV上。
显示元件部分DPL可以包括第一堤图案BNK1和第二堤图案BNK2、中间层CTL、发光元件LD以及接触电极CNE。
第一堤图案BNK1可以是支撑中间层CTL的支撑构件，以改变中间层CTL的表面轮廓，使得从发光元件LD发射的光在显示装置的图像显示方向上进一步行进。
第一堤图案BNK1可以在每个像素PXL的发射区域中设置和/或形成在保护层PSV与中间层CTL之间。第一堤图案BNK1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。根据实施例，第一堤图案BNK1可以包括单层有机绝缘层和/或单层无机绝缘层，但是本公开不限于此。根据实施例，第一堤图案BNK1可以以其中堆叠有至少一个有机绝缘层和至少一个无机绝缘层的多层的形式设置。然而，第一堤图案BNK1的材料不限于上述实施例，根据实施例，第一堤图案BNK1可以包括导电材料。
第一堤图案BNK1可以具有从保护层PSV的一个表面朝向上部变得较窄的梯形形状的剖面，但本公开不限于此。根据实施例，如图11中所示，第一堤图案BNK1可以包括具有其中宽度从保护层PSV的一个表面朝向上部变得较窄的半椭圆形形状或半圆形形状(或半球形形状)等的剖面的弯曲表面。当在剖面中观看时，第一堤图案BNK1的形状不限于上述实施例，并且可以在能够改善从发光元件LD中的每个发射的光的效率的范围内不同地改变。相邻的第一堤图案BNK1可以在保护层PSV上设置在同一平面，并且可以具有相同的高度(或厚度)。
当在平面图中观看时，第一堤图案BNK1可以具有在一个方向(例如，第二方向DR2(竖直方向))上延伸的条形形状，但是本公开不限于此，第一堤图案BNK1可以改变为各种形状。
第二堤图案BNK2可以设置在其中设置有每个像素PXL的像素区域PXA的外围区域中。
第二堤图案BNK2可以围绕包括在每个像素PXL的像素区域PXA中的外围区域的至少一侧。第二堤图案BNK2可以是限定(或划分)像素PXL之中的每个像素PXL和与其相邻的像素PXL的发射区域的结构，并且可以是例如像素限定层。第二堤图案BNK2可以被构造为包括反射材料和/或至少一种光阻挡材料，以防止光(或光线)在每个像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷。根据实施例，可以在第二堤图案BNK2上形成反射材料层，以进一步改善从每个像素PXL发射的光的效率。根据实施例，第二堤图案BNK2可以形成在与第一堤图案BNK1的层不同的层，或者可以与第一堤图案BNK1形成在同一层。
中间层CTL可以设置在每个像素PXL的像素区域PXA中，并且可以沿着一个方向延伸。例如，中间层CTL可以沿着与第一电极EL1至第四电极EL4中的每个的延伸方向平行的方向(即，第二方向DR2)延伸。中间层CTL可以设置和/或形成在第一堤图案BNK1上，以在平面图中观看时与第一电极EL1至第四电极EL4中的每个叠置。
在本公开的实施例中，与第一电极EL1叠置的中间层CTL(在下文中称为“第一中间层”)和与第二电极EL2叠置的中间层CTL(在下文中称为“第二中间层”)之间的距离、第二中间层和与第三电极EL3叠置的中间层CTL(在下文中称为“第三中间层”)之间的距离以及第三中间层CTL和与第四电极EL4叠置的中间层CTL(在下文中称为“第四中间层”)之间的距离可以相同。然而，本公开不限于此，根据实施例，第一中间层CTL与第二中间层CTL之间的距离、第二中间层CTL与第三中间层CTL之间的距离以及第三中间层CTL与第四中间层CTL之间的距离可以不同。在本公开的实施例中，两个相邻的中间层CTL之间的距离d2可以小于发光元件LD中的每个的长度L，并且可以大于两个相邻的电极之间的距离d1。
中间层CTL可以设置和/或形成在第一堤图案BNK1上，以具有与第一堤图案BNK1的形状对应的表面轮廓。例如，中间层CTL可以包括与第一堤图案BNK1对应的突起部分和与保护层PSV对应的平坦部分。
在本公开的实施例中，中间层CTL可以以包括双层的多层的形式设置。作为示例，中间层CTL可以由包括从第一堤图案BNK1的一个表面顺序地堆叠的第一中间层CTL1至第十中间层CTL10的多层构成，但是本公开不限于此。根据实施例，中间层CTL可以由包括从第一堤图案BNK1的一个表面顺序地堆叠的六个或更多个无机绝缘层的多层构成。
在本公开的实施例中，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9以及偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10可以具有不同的折射率n(折射率和/或折射的指数)。例如，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9的折射率可以小于偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10的折射率。
第一中间层CTL1至第十中间层CTL1中的每个的厚度可以在其中从每个中间层反射的光的波长和材料的折射率满足λ/4n的范围内确定。第一中间层CTL1至第十中间层CTL10中的每个可以具有相同的厚度或不同的厚度。第一中间层CTL1至第十中间层CTL10中的每个的厚度可以被确定为在不影响显示装置的整个厚度的范围内(或限制内)。
在以下实施例中，为了便于描述，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9的折射率被称为第一折射率，偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10的折射率被称为第二折射率。
在本公开的实施例中，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9可以是包括氧化硅(SiOx)的无机绝缘层，偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10可以是包括氮化硅(SiNx)的无机绝缘层。奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9与偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10之间的折射率差可以小于近似1/2，但是本公开不限于此。例如，偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10中的每个可以具有1.887954的折射率，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9中的每个可以具有1.472646的折射率。
根据本公开的实施例的中间层CTL可以由具有其中至少三个或更多个双层顺序地堆叠的结构的多层构成，在所述双层中，具有第一折射率并包括氧化硅(SiOx)的至少一个中间层和具有第二折射率并包括氮化硅(SiOx)的至少一个中间层成对。然而，本公开不限于此，根据实施例，奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9可以由氮化硅(SiNx)形成，偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10可以由氧化硅(SiOx)形成。
如上所述，在中间层CTL由多层构成的情况下，中间层CTL可以使用由于奇数中间层CTL1、CTL3、CTL5、CTL7和CTL9与偶数中间层CTL2、CTL4、CTL6、CTL8和CTL10之间的折射差异而引起的干涉来改变从发光元件LD中的每个发射的光的行进方向。例如，中间层CTL可以在显示装置的图像显示方向上反射从发光元件LD中的每个发射的光。
在本公开的实施例中，由于中间层CTL具有与设置在其下面的第一堤图案BNK1的形状对应的表面轮廓，因此从发光元件LD中的每个发射的光可以被中间层CTL反射，并且可以进一步在显示装置的图像显示方向上行进。最终，可以进一步改善从发光元件LD中的每个发射的光的效率。
第一堤图案BNK1和中间层CTL可以用作通过允许从发光元件LD发射的光在显示装置的图像显示方向上行进来用于改善发光元件LD的光输出效率的反射构件。
上述中间层CTL可以形成为仅设置在每个像素PXL的像素区域PXA中。例如，设置在一个像素PXL中的中间层CTL可以不连接到设置在与所述一个像素PXL设置在同一像素列中的相邻的像素PXL中的每个中的中间层CTL并且可以与其分开。
同时，在上述实施例中，中间层CTL包括绝缘材料(或物质)，但是本公开不限于此。根据实施例，中间层CTL可以包括导电材料(或物质)。
另外，在上述实施例中，中间层CTL被描述为具有其中至少三个或更多个双绝缘层顺序地堆叠的结构的多层，在所述双绝缘层中，由氧化硅(SiOx)形成的至少一个中间层和由氮化硅(SiNx)形成的至少一个中间层成对，但是本公开不限于此。根据实施例，中间层CTL可以由多层构成，所述多层包括在具有其中至少三个或更多个双绝缘层顺序地堆叠的结构的多层中的最上层上的由氧化铝(Al2O3)形成的一个中间层，在所述双绝缘层中，由氧化硅(SiOx)形成的至少一个中间层和由氮化硅(SiNx)形成的至少一个中间层成对。
在本公开的实施例中，在中间层CTL设置在每个像素PXL的像素区域PXA中之后，预定的对准信号(或对准电压)可以施加到第一电极EL1至第四电极EL4中的每个。在预定的对准信号施加到第一电极EL1至第四电极EL4中的每个的情况下，第一电极EL1至第四电极EL4中的每个可以用作用于发光元件LD的对准的对准电极(或对准线)。
第一电极EL1可以接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准线)，第二电极EL2可以接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准线)，第三电极EL3可以接收第三对准信号(或第三对准电压)以用作第三对准电极(或第三对准线)，第四电极EL4可以接收第四对准信号(或第四对准电压)以用作第四对准电极(或第四对准线)。
第一对准信号至第四对准信号可以是具有可以使发光元件LD在第一中间层CTL、第二中间层CTL、第三中间层CTL和第四中间层CTL之间对准的电平的电压差和/或相位差的信号。根据实施例，第一对准信号至第四对准信号之中的第一对准信号和第三对准信号可以具有相同的电压电平，第二对准信号和第四对准信号可以具有相同的电压电平。上述第一对准信号至第四对准信号中的至少一些可以是AC信号，但是本公开不限于此。
在对应的对准信号施加到第一电极EL1至第四电极EL4中的每个的情况下，可以分别在第一电极EL1与第二电极EL2之间、在第二电极EL2与第三电极EL3之间、在第三电极EL3与第四电极EL4之间形成电场。发光元件LD可以通过形成在两个相邻的电极之间的电场对准和/或设置在每个像素PXL的像素区域PXA中。例如，发光元件LD可以沿着发光元件LD中的每个的长度L方向对准和/或设置在两个相邻的中间层CTL之间。
在本公开的实施例中，在使发光元件LD在每个像素PX的像素区域PXA中对准时，通过控制施加到第一电极EL1至第四电极EL4中的每个的对准信号(或对准电压)，供应到像素区域PXA的发光元件LD可以被控制为对准成相对偏置。
发光元件LD中的每个可以是使用无机晶体结构材料的超小发光元件(例如，具有小至纳米级到微米级的尺寸)。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小发光元件或通过生长方法制造的超小发光元件。然而，发光元件LD的类型、尺寸和形状等可以不同地改变。至少两个到数十个发光元件LD可以对准和/或设置在每个像素PXL的发射区域中，但是发光元件LD的数量不限于此。根据实施例，对准和/或设置在每个像素PXL的发射区域中的发光元件LD的数量可以不同地改变。
发光元件LD中的每个可以设置在在与其长度L方向平行的第一方向DR1上相邻的两个中间层CTL之间。发光元件LD可以包括设置在第一中间层CTL与第二中间层CTL之间的第一发光元件LD1、设置在第二中间层CTL与第三中间层CTL之间的第二发光元件LD2和设置在第三中间层CTL与第四中间层CTL之间的第三发光元件LD3。在以下实施例中，当任意提及第一发光元件LD1至第三发光元件LD3之中的一个发光元件时，或者当共同提及第一发光元件LD1至第三发光元件LD3时，第一发光元件LD1至第三发光元件LD3之中的所述一个发光元件或者第一发光元件LD1至第三发光元件LD3被称为发光元件LD。
在本公开的实施例中，发光元件LD中的每个可以发射彩色光和/或白光中的任何一种。发光元件LD可以以喷射到溶液中的形式提供，并且可以被注入到每个像素PXL的像素区域PXA中。
在公开的实施例中，发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其他各种方法注入到每个像素PXL的像素区域PXA中。例如，发光元件LD可以与挥发性溶剂混合并通过喷墨印刷方法或狭缝涂覆方法供应到每个像素PXL的像素区域PXA。此时，在施加与定位在每个像素PXL的像素区域PXA中的第一电极EL1至第四电极EL4中的每个对应的对准信号(或对准电压)的情况下，可以在第一电极EL1至第四电极EL4中的两个相邻的电极之间形成电场。
在发光元件LD对准之后，溶剂可以通过其他方法被蒸发或被去除，因此发光元件LD可以最终对准和/或设置在包括在每个像素PXL的像素区域PXA中的发射区域中。
可以在发光元件LD中的每个上设置和/或形成绝缘层INS。绝缘层INS可以设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分并使发光元件LD中的每个的两端暴露于外部。绝缘层INS可以形成为单独的绝缘图案，但是本公开不限于此。
绝缘层INS可以由单层或多层构成，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。绝缘层INS还可以固定发光元件LD中的每个。在公开的实施例中，绝缘层INS可以包括有利于保护发光元件LD中的每个的活性层12免受外部氧气和湿气等的影响的无机绝缘层。然而，公开不限于此。绝缘层INS可以根据发光元件LD应用于其的显示装置的设计条件等而包括包含有机材料的有机绝缘层。
在公开的实施例中，在每个像素PXL的像素区域PXA的发射区域中完成发光元件LD的对准之后，可以通过在发光元件LD上形成绝缘层INS来防止发光元件LD与对准位置分开。在形成绝缘层INS之前在保护层PSV与发光元件LD之间存在间隙(或空间)的情况下，可以在形成绝缘层INS的工艺中用绝缘层INS填充间隙。因此，发光元件LD可以由有利于填充保护层PSV与发光元件LD之间的间隙的有机绝缘层构成。
在公开的实施例中，绝缘层INS可以形成在发光元件LD上，以防止发光元件LD中的每个的活性层12与外部导电材料接触。绝缘层INS可以仅覆盖发光元件LD中的每个的表面的一部分，以使发光元件LD中的每个的两端暴露于外部。
接触电极CNE可以设置在绝缘层INS上。
接触电极CNE可以由各种透明导电材料形成。例如，接触电极CNE可以包括各种透明导电材料(包括ITO、IZO和ITZO)中的至少一种，并且可以被实现为基本上透明或半透明的以满足预定的光透射率。然而，接触电极CNE的材料不限于上述实施例，根据实施例，接触电极CNE可以由各种不透明导电材料形成。
接触电极CNE可以包括设置在第一中间层CTL上的第一接触电极CNE1、设置在第二中间层CTL上的第二接触电极CNE2、设置在第三中间层CTL上的第三接触电极CNE3和设置在第四中间层CTL上的第四接触电极CNE4。
第一接触电极CNE1可以直接设置在第一中间层CTL上，并且可以设置在第一发光元件LD1中的每个的两端EP1和EP2中的一端EP1上。第一接触电极CNE1可以电连接到像素电路部分PCL的部分构造。例如，第一接触电极CNE1可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第一接触孔CH1电连接到驱动晶体管Tdr的第二端子DE。在本公开的实施例中，当第一接触电极CNE1连接到驱动晶体管Tdr时，施加到驱动晶体管Tdr的预定的信号(或电压)可以传输到第一接触电极CNE1。传输到第一接触电极CNE1的信号可以施加到第一发光元件LD1中的每个的两端EP1和EP2中的一端EP1。
第二接触电极CNE2可以直接设置在第二中间层CTL上，并且可以设置在第一发光元件LD1中的每个的两端EP1和EP2中的剩余端EP2上。另外，第二接触电极CNE2可以连接到第二发光元件LD2中的每个的两端中的一端。当在平面图中观看时，第二接触电极CNE2可以与第一发光元件LD1中的每个的两端EP1和EP2中的剩余端EP2和第二发光元件LD2中的每个的两端中的所述一端叠置。
第一接触电极CNE1和第二接触电极CNE2可以被设置为彼此间隔开。例如，第一接触电极CNE1和第二接触电极CNE2可以被设置为在绝缘层INS上彼此间隔开并且在它们之间具有预定的距离。
第一接触电极CNE1和第二接触电极CNE2可以设置在同一层，但是本公开不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层。例如，如图12中所示，第一接触电极CNE1可以设置在绝缘层INS上，并且可以被辅助绝缘层AUINS覆盖。另外，第二接触电极CNE2可以设置在辅助绝缘层AUINS上，并且可以被封装层ENC覆盖。此时，辅助绝缘层AUINS可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
第三接触电极CNE3可以直接设置在第三中间层CTL上，并且可以设置在第二发光元件LD2中的每个的两端中的剩余端上。另外，第三接触电极CNE3可以连接到第三发光元件LD3中的每个的两端中的一端。当在平面图中观看时，第三接触电极CNE3可以与第二发光元件LD23中的每个的两端中的剩余端和第三发光元件LD3中的每个的两端中的所述一端叠置。
第二接触电极CNE2和第三接触电极CNE3可以被设置为彼此间隔开。例如，第二接触电极CNE2和第三接触电极CNE3可以被设置为在绝缘层INS上彼此间隔开并且在它们之间具有预定的距离。
第四接触电极CNE4可以直接设置在第四中间层CTL上，并且可以连接到第三发光元件LD中的每个的两端中的剩余端。另外，第四接触电极CNE4可以电连接到像素电路部分PCL的部分构造。例如，第四接触电极CNE4可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第二接触孔CH2电连接到驱动电压线DVL。当第四接触电极CNE4直接连接到驱动电压线DVL时，施加到驱动电压线DVL的第二驱动电力VSS可以传输到第四接触电极CNE4。传输到第四接触电极CNE4的第二驱动电力VSS可以施加到第三发光元件LD3中的每个的剩余端。
在本公开的实施例中，在发光元件LD在包括在每个像素PXL的像素区域PXA中的发射区域中对准之后，第一接触电极CNE1至第四接触电极CNE4可以用作用于驱动发光元件LD的驱动电极。
在驱动电流从第一电力线(参照图6a至图6e的“PL1”)通过包括在每个像素PXL中的像素电路部分PCL的驱动晶体管Tdr流到驱动电压线DVL的情况下，驱动电流可以通过第一接触孔CH1流入每个像素PXL的发射单元EMU中。例如，驱动电流通过第一接触孔CH1供应到第一接触电极CNE1，并且驱动电流经由第一发光元件LD1流到第二接触电极CNE2。因此，第一发光元件LD1可以发射具有与分配到第一发光元件LD1中的每个的电流对应的亮度的光。
流过第二接触电极CNE2的驱动电流经由第二发光元件LD2流到第三接触电极CNE3。因此，第二发光元件LD2可以发射具有与分配到第二发光元件LD2中的每个的电流对应的亮度的光。
流过第三接触电极CNE3的驱动电流经由第三发光元件LD3流到第四接触电极CNE4。因此，第三发光元件LD3可以发射具有与分配到第三发光元件LD3中的每个的电流对应的亮度的光。
在上述方法中，每个像素PXL的驱动电流可以在顺序地通过第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的同时流动。因此，每个像素PXL可以发射具有与在每个帧时段期间供应的数据信号对应的亮度的光。
封装层ENC可以设置和/或形成在第一接触电极CNE1至第四接触电极CNE4上。封装层ENC可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，封装层ENC可以具有其中至少一个无机绝缘层或至少一个有机绝缘层交替地堆叠的结构。封装层ENC可以完全地覆盖显示元件部分DPL，以防止水或湿气等从外部流入包括发光元件LD的显示元件部分DPL中。
根据上述实施例，用于使发光元件LD对准的对准信号(或对准电压)可以传输到第一电极EL1至第四电极EL4中的每个，因此发光元件LD可以在每个像素PXL的像素区域PXA中对准。在本公开的实施例中，由于第一电极EL1至第四电极EL4设置在第二层间绝缘层ILD2上，因此第一电极EL1至第四电极EL4可以具有与第二层间绝缘层ILD2对应的表面轮廓。由于第二层间绝缘层ILD2具有平坦的表面，因此第一电极EL1至第四电极EL4也可以具有平坦的表面。在这种情况下，如上所述，在施加与第一电极EL1至第四电极EL4中的每个对应的对准信号(或对准电压)的情况下，可以仅在两个相邻的电极之间形成具有恒定强度的电场。因此，发光元件LD可以在两个相邻的电极之间密集地对准，因此可以改善发光元件LD的对准程度。
通常，通过在第一堤图案BNK1上形成由导电材料形成的反射电极(未示出)并向反射电极施加对准信号来使发光元件LD在每个像素PXL的像素区域PXA中对准。在这种情况下，反射电极可以具有与第一堤图案BNK1的形状对应的表面轮廓，因此反射电极可以具有倾斜部分和平坦部分，倾斜部分具有预定的倾斜度，平坦部分不具有预定的倾斜度。此时，在对准信号施加到反射电极的情况下，电场强度可能在反射电极的倾斜部分处相对增大，因此发光元件LD可能通过对应的电场在不期望的区域中对准。也就是说，发光元件LD的未对准可能增加。
反射电极可以通过使用掩模的光学工艺而形成，包括倾斜部分的反射电极和与所述反射电极相邻的反射电极之间的临界尺寸(CD)的控制可能由于在光学工艺中使用的光致抗蚀剂层的回流而是困难，因此可能发生短路缺陷。
因此，在本公开中，通过使用设置在第二层间绝缘层ILD2上的第一电极EL1至第四电极EL4来使发光元件LD对准，可以防止发光元件LD的未对准，同时通过在每个像素PXL的像素区域PXA中的期望区域中使发光元件LD密集地对准来改善发光元件LD的对准程度。另外，在本公开中，通过在具有平坦的表面的第二层间绝缘层ILD2上形成第一电极EL1至第四电极EL4，两个相邻的电极之间的CD控制可以是容易的，从而防止短路缺陷。
另外，根据上述实施例，通过使用第一电极EL1至第四电极EL4使发光元件LD在每个像素PXL中对准，可以省略在使发光元件LD对准之后去除对准电极(或对准线)的一部分以单独地(或单个地)驱动像素PXL中的每个的工艺等。最终，可以简化根据上述实施例的显示装置的制造工艺。
图13a至图13h是顺序地示出制造图8中所示的一个像素的方法的剖视图。
参照图1a至图5以及图7至图13a，在基底SUB上形成晶体管T、驱动电压线DVL和至少一个绝缘层。这里，至少一个绝缘层可以包括顺序地形成在基底SUB上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2。
随后，在第二层间绝缘层ILD2上形成彼此间隔开的第一电极EL1至第四电极EL4。
第一电极EL1至第四电极EL4可以针对定位在显示区域DA中的同一像素列中的像素PXL公共地设置。也就是说，定位在同一像素列中的像素PXL可以共同地连接到第一电极EL1至第四电极EL4。
接下来，在第一电极EL1至第四电极EL4上形成保护层PSV之后，通过使保护层PSV和设置在其下面的第二层间绝缘层ILD2同时地图案化来形成暴露驱动晶体管Tdr的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。
参照图1a至图5以及图7至图13b，在保护层PSV上形成第一堤图案BNK1。在保护层PSV上，第一堤图案BNK1可以与相邻的第一堤图案BNK1间隔开预定的距离。当在平面图中观看时，第一堤图案BNK1可以具有在一个方向(例如，第二方向DR2)上延伸的条形形状，但是本公开不限于此。第一堤图案BNK1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
参照图1a至图5以及图7至图13c，在包括第一堤图案BNK1的保护层PSV上形成中间层CTL。中间层CTL可以由顺序地堆叠的至少10个或更多个无机绝缘层形成，并且可以具有高反射率。可以在包括在像素PXL中的每个的像素区域PXA中的发射区域中在对应的第一堤图案BNK1上形成中间层CTL，并且中间层CTL可以彼此间隔开。
参照图1a至图5以及图7至图13d，在包括在每个像素PXL的像素区域PXA中的外围区域中形成第二堤图案BNK2。第二堤图案BNK2可以是限定(或划分)每个像素PXL和与每个像素PXL相邻的像素PXL之间发射区域的像素限定层。
参照图1a至图5以及图7至图13e，通过施加与第一电极EL1至第四电极EL4中的每个对应的对准信号(或对准电压)，在两个相邻的电极之间形成电场。
接下来，在其中在两个相邻的电极之间形成电场的状态下，使用喷墨印刷方法等将包括发光元件LD的混合溶液注入到像素PXL中的每个的像素区域PXA中。例如，可以在保护层PSV上设置喷墨喷嘴，并且可以通过喷墨喷嘴将其中混合有多个发光元件LD的溶剂注入到像素PXL中的每个的像素区域PXA中。这里，溶剂可以是丙酮、水、醇和甲苯中的任何一种或更多种，但是本公开不限于此。例如，溶剂可以呈墨或糊膏的形式。将发光元件LD注入到像素PXL中的每个的像素区域PXA中的方法不限于上述实施例，注入发光元件LD的方法可以不同地改变。
在将发光元件LD注入到像素PXL中的每个的像素区域PXA中之后，可以去除溶剂。
在将发光元件LD注入到像素PXL中的每个的像素区域PXA中的情况下，由于分别形成在第一电极EL1与第二电极EL2之间、第二电极EL2与第三电极EL3之间以及第三电极EL3与第四电极EL4之间的电场，可以引起发光元件LD的自对准。因此，第一发光元件LD1可以在第一电极EL1与第二电极EL2之间对准，第二发光元件LD2可以在第二电极EL2与第三电极EL3之间对准，第三发光元件LD3可以在第三电极EL3与第四电极EL4之间对准。第一发光元件LD1至第三发光元件LD3中的每个可以在像素PXL中的每个的像素区域PXA中在两个相邻的中间层CTL之间在保护层PSV上对准。例如，第一发光元件LD1中的每个可以在在第一电极EL1上的中间层CTL与在第二电极EL2上的中间层CTL之间在保护层PSV上对准。第二发光元件LD2中的每个可以在在第二电极EL2上的中间层CTL与在第三电极EL3上的中间层CTL之间在保护层PSV上对准。第三发光元件LD3中的每个可以在在第三电极EL3上的中间层CTL与在第四电极EL4上的中间层CTL之间在保护层PSV上对准。
参照图1a至图5以及图7至图13f，在第一发光元件LD1至第三发光元件LD3中的每个上形成绝缘层INS。绝缘层INS可以覆盖第一发光元件LD1至第三发光元件LD3中的每个的上表面的至少一部分，以使发光元件LD中的每个的两端暴露于外部。
参照图1a至图5以及图7至图13g，在绝缘层INS上形成第一接触电极CNE1至第四接触电极CNE4。
第一接触电极CNE1可以与第一电极EL1上的中间层CTL以及第一发光元件LD1中的每个的两端EP1和EP2中的一端EP1叠置。第一接触电极CNE1可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第一接触孔CH1电连接到驱动晶体管Tdr。
第二接触电极CNE2可以与在第二电极EL2上的中间层CTL、第一发光元件LD1中的每个的两端EP1和EP2中的剩余端EP2以及第二发光元件LD2中的每个的两端中的一端叠置。
第三接触电极CNE3可以与在第三电极EL3上的中间层CTL、第二发光元件LD2中的每个的两端中的剩余端以及第三发光元件LD3中的每个的两端中的一端叠置。
第四接触电极CNE4可以与在第四电极EL4上的中间层CTL和第三发光元件LD3中的每个的两端中的剩余端叠置。第四接触电极CNE4可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第二接触孔CH2电连接到驱动电压线DVL。
参照图1至图5以及图7至图13h，形成覆盖第一接触电极CNE1至第四接触电极CNE4的封装层ENC。封装层ENC可以具有其中至少一个无机层和至少一个有机层交替地堆叠的结构。
图14和图15示意性地示出了根据本公开的实施例的显示装置，并且是与图7的线II～II’对应的剖视图。
在图14和图15中，仅示出了在第一电极EL1与第二电极EL2之间对准的一个第一发光元件LD1，但是一个第一发光元件LD1可以代替图7中所示的多个发光元件LD中的每个。
在图14和图15中，为了避免重复描述，主要地描述与上述实施例的点不同的点。在本公开中未具体描述的部分与上述实施例一致，并且相同的附图标记表示相同的组件，并且相似的附图标记表示相似的组件。
参照图1a至图5、图7、图14以及图15，在其中设置(或布置)一个像素PXL的像素区域PXA中，可以设置设置在基底SUB上的至少一个绝缘层、至少一个晶体管T、驱动电压线DVL和包括发光元件LD的显示元件部分DPL。这里，至少一个绝缘层可以包括顺序地设置和/或形成在基底SUB上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2以及保护层PSV。
显示元件部分DPL可以包括中间层CTL、发光元件LD、绝缘层INS、接触电极CNE和封装层ENC。
在本公开的实施例中，显示元件部分DPL可以设置在具有平坦的表面的保护层PSV上，并且可以包括彼此间隔开的第一电极EL1和第二电极EL2。第一电极EL1和第二电极EL2可以设置在同一层，并且可以包括相同的材料。
第一电极EL1与第二电极EL2之间的距离d1可以小于发光元件LD中的每个的长度L。预定的对准信号(或对准电压)可以施加到第一电极EL1和第二电极EL2中的每个。
第一堤图案BNK1可以设置和/或形成在第一电极EL1和第二电极EL2上。因此，第一电极EL1和第二电极EL2中的每个可以与对应的第一堤图案BNK1叠置。
中间层CTL可以设置和/或形成在第一堤图案BNK1上。例如，中间层CTL(在下文中称为“第一层”)可以在第一电极EL1上设置和/或形成在第一堤图案BNK1上，中间层CTL(在下文中称为“第二层”)可以在第二电极EL2上设置和/或形成在第一堤图案BNK1上。
在本公开的实施例中，第一中间层CTL和第二中间层CTL可以彼此间隔开预定的距离。第一中间层CTL与第二中间层CTL之间的距离d2可以大于第一电极EL1与第二电极EL2之间的距离d1，并且可以大于发光元件LD中的每个的长度L。然而，本公开不限于此。中间层CTL可以直接接触第一电极EL1和第二电极EL2中的每个的除了一部分之外的剩余部分。例如，如图14中所示，中间层CTL可以与第一电极EL1和第二电极EL2中的每个的除了被第一堤图案BNK1覆盖的一个区域之外的剩余区域直接接触。
在本公开的实施例中，第一电极EL1和第二电极EL2中的每个的两端可以不被中间层CTL覆盖，并且可以暴露于外部。在这种情况下，当施加与第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)时，可以在第一电极EL1和第二电极EL2中的每个中的暴露于外部的部分中形成具有相对强的强度的电场。因此，发光元件LD可以在第一电极EL1和第二电极EL2中的每个中的暴露于外部的部分中更密集地对准，因此可以改善发光元件LD的对准程度。
在上述实施例中，第一电极EL1和第二电极EL2设置在同一层(例如，在保护层PSV上)，但是本公开不限于此。根据实施例，如图15中所示，第一电极EL1和第二电极EL2可以设置在不同的层。例如，第一电极EL1可以设置在第二层间绝缘层ILD2上，第二电极EL2可以设置在保护层PSV上。尽管第一电极EL1和第二电极EL2被定位(或设置)在不同的层，但是第一电极EL1和第二电极EL2中的每个可以具有与具有平坦的表面的第二层间绝缘层ILD2和保护层PSV对应的轮廓。在这种情况下，当施加与第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)时，可以在第一电极EL1与第二电极EL2之间形成具有恒定强度的电场。因此，发光元件LD可以在第一电极EL1与第二电极EL2之间密集地对准，因此可以改善每个像素PXL中的发光元件LD的对准程度。
图16是仅示意性地示出向图5中所示的显示装置中的像素中的每个传输预定的信号的一些信号线和连接到所述一些信号线的垫(pad，或称为“焊盘”)的平面图。为了便于说明，图16中仅示出了用于使像素PXL中的每个中的发光元件LD对准的信号线。
参照图1a至图5以及图16，显示装置可以包括包含显示区域DA和非显示区域NDA的基底SUB。这里，由于基底SUB同与参照图5描述的基底SUB的构造相同的构造对应，因此省略详细描述。
在显示区域DA中，可以设置第一连接线CL1至第四连接线CL4以及用于向每个像素PXL施加对准信号(或对准电压)的第一电极EL1至第四电极EL4。
第一电极EL1至第四电极EL4中的每个可以在显示区域DA中具有沿着一个方向(例如，第二方向DR2)延伸的条形形状。然而，本公开不限于此，根据实施例，第一电极EL1至第四电极EL4中的每个可以在保持与相邻的电极电绝缘的状态的范围(或限制)内具有在各个方向上延伸的形状。
第一连接线CL1至第四连接线CL4可以在显示区域DA中具有沿着与第二方向DR2交叉的第一方向DR1延伸的条形形状，但是第一连接线CL1至第四连接线CL4的延伸方向不限于上述实施例。
在本公开的实施例中，第一电极EL1至第四电极EL4之中的一个电极和第一连接线CL1至第四连接线CL4之中的一条连接线可以一体地设置。例如，第一电极EL1可以与第一连接线CL1一体地设置，第二电极EL2可以与第二连接线CL2一体地设置，第三电极EL3可以与第三连接线CL3一体地设置，第四电极EL4可以与第四连接线CL4一体地设置。
在不同方向上延伸并且一体地设置的第一电极EL1和第一连接线CL1可以在显示区域DA中具有网格形状。在不同方向上延伸并且一体地设置的第二电极EL2和第二连接线CL2可以在显示区域DA中具有网格形状。另外，在不同方向上延伸并且一体地设置的第三电极EL3和第三连接线CL3可以在显示区域DA中具有网格形状。另外，在不同方向上延伸并且一体地设置的第四电极EL4和第四连接线CL4可以在显示区域DA中具有网格形状。
连接到第一电极EL1至第四电极EL4以及第一连接线CL1至第四连接线CL4的垫部分PD可以设置在非显示区域NDA中。垫部分PD可以包括第一垫部分PD1至第四垫部分PD4。
第一垫部分PD1可以电连接到第一连接线CL1和第一电极EL1，以向第一连接线CL1和第一电极EL1施加预定的信号(或电压)(例如，第一对准信号(或第一对准电压))。第二垫部分PD2可以电连接到第二连接线CL2和第二电极EL2，以向第二连接线CL2和第二电极EL2施加预定的信号(或电压)(例如，第二对准信号(或第二对准电压))。第三垫部分PD3可以电连接到第三连接线CL3和第三电极EL3，以向第三连接线CL3和第三电极EL3施加预定的信号(或电压)(例如，第三对准信号(或第三对准电压))。第四垫部分PD4可以电连接到第四连接线CL4和第四电极EL4，以向第四连接线CL4和第四电极EL4施加预定的信号(或电压)(例如，第四对准信号(或第四对准电压))。
上述第一对准信号至第四对准信号(或对准电压)可以具有不同的电压电平，但是本公开不限于此，第一对准信号至第四对准信号之中的一些对准信号可以具有相同的电压电平，剩余的对准信号(或对准电压)可以具有不同的电压电平。另外，在第一对准信号至第四对准信号之中，第一对准信号和第三对准信号可以具有相同的电压电平，第二对准信号和第四对准信号可以具有相同的电压电平。
当对应的对准信号从第一垫部分PD1至第四垫部分PD4中的每个施加到第一电极EL1至第四电极EL4中的对应的电极时，可以在第一电极EL1至第四电极EL4之间形成电场，因此发光元件LD可以在像素PXL中的每个的像素区域PXA中对准。
在发光元件LD的对准之后，第一垫部分PD1至第四垫部分PD4可以向第一电极EL1至第四电极EL4中的每个施加对应的驱动电力，以驱动在像素区域PXA中对准的发光元件LD。例如，第一垫部分PD1可以向第一电极EL1施加被设定为高电位电平的第一驱动电力(参照图6a至图6e的“VDD”)，第二垫部分PD2可以向第二电极EL2施加被设定为低电位电平的第二驱动电力(参照图6a至图6e的“VSS”)，第三垫部分PD3可以向第三电极EL3施加第一驱动电力VDD，第四垫部分PD4可以向第四电极EL4施加第二驱动电力VSS。
图17是图16的部分EA2的放大平面图，图18a至图18c是沿着图17的线III～III’截取的剖视图，图19是沿着图17的线IV～IV’截取的剖视图，图20是根据另一实施例的作为图19中所示的第一堤图案的实施方式的与图17的线IV～IV’对应的剖视图，图21是根据另一实施例的作为图20中所示的显示元件部分的实施方式的与图17的线IV～IV’对应的剖视图。
在图17至图21中，为了避免重复描述，主要地描述与上述实施例的点不同的点。在本公开中未具体描述的部分与上述实施例一致，相同的附图标记表示相同的组件，相似的附图标记表示相似的组件。
参照图1a至图6e以及图17至图21，根据实施例的显示装置可以包括基底SUB、线部分和多个像素PXL。
每个像素PXL可以设置在基底SUB上，并且可以包括像素电路部分PCL和显示元件部分DPL，像素电路部分PCL包括像素电路144，显示元件部分DPL包括发光元件LD。
像素电路部分PCL可以包括缓冲层BFL、像素电路144和保护层PSV。
缓冲层BFL、像素电路144和保护层PSV可以分别与参照图7至图12描述的缓冲层BFL、像素电路144和保护层PSV具有相同的构造。
像素电路部分PCL可以包括设置和/或形成在第二层间绝缘层ILD2与保护层PSV之间并且彼此间隔开的第一电极EL1至第四电极EL4。第一电极EL1至第四电极EL4之中的两个相邻的电极之间的距离d1可以小于发光元件LD中的每个的长度L。第一电极EL1至第四电极EL4可以具有与参照图7至图12描述的第一电极EL1至第四电极EL4的构造相同的构造。
第一电极EL1至第四电极EL4中的每个可以用作用于使发光元件LD在像素PXL中的每个的像素区域PXA中对准的对准电极(或对准线)。根据实施例，第一电极EL1至第四电极EL4可以设置在第二层间绝缘层ILD2上，以阻挡由包括在像素电路部分PCL中的晶体管T和连接到晶体管T的信号线感应的电场，以防止电场影响包括在显示元件部分DPL中的发光元件LD的对准和/或驱动。另外，根据另一实施例，可以在包括在显示元件部分DPL中的构造之中的中间层CTL之间形成竖直电容耦合(例如，寄生电容器c)，以使发光元件LD在期望的区域中对准。
显示元件部分DPL可以包括第一堤图案BNK1和第二堤图案BNK2、中间层CTL、发光元件LD和接触电极CNE。
中间层CTL可以设置在每个像素PXL的像素区域PXA中，并且可以沿着第一电极EL1至第四电极EL4中的每个的延伸方向延伸。中间层CTL可以设置和/或形成在第一堤图案BNK1上，以当在平面图中观看时与第一电极EL1至第四电极EL4中的每个叠置。
在本公开的实施例中，中间层CTL可以由具有恒定反射率的材料(或物质)形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。例如，中间层CTL可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括有利于使从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。例如，不透明金属可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金的金属。根据实施例，中间层CTL可以包括透明导电材料(或物质)。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO))和导电聚合物(诸如PEDOT)等。在中间层CTL包括透明导电材料(或物质)的情况下，可以另外包括用于使从发光元件LD发射的光在显示装置的图像显示方向上反射的由不透明金属形成的单独的导电层。然而，中间层CTL的材料不限于上述材料。
另外，中间层CTL中的每个可以被设置和/或形成为单层，但是本公开不限于此。根据实施例，中间层CTL可以被设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种或更多种材料的多层。中间层CTL可以形成为至少双层的多层，以在预定的信号(或电压)传输到发光元件LD中的每个的两端的情况下使由于信号延迟导致的失真最小化。例如，中间层CTL可以形成为以ITO/Ag/ITO的顺序依次地堆叠的多层。
与第一电极EL1叠置的中间层CTL(在下文中称为“第一中间层”)可以被设置为与第一电极EL1对应，与第二电极EL2叠置的中间层CTL(在下文中称为“第二中间层”)可以被设置为与第二电极EL2对应，与第三电极EL3叠置的中间层CTL(在下文中称为“第三中间层”)可以被设置为与第三电极EL3对应，与第四电极EL4叠置的中间层CTL(在下文中称为“第四中间层”)可以被设置为与第四电极EL4对应。当在平面图中观看时，第一中间层CTL、第一堤图案BNK和第一电极EL1可以彼此叠置。当在平面图中观看时，第二中间层CTL、第一堤图案BNK1和第二电极EL2可以彼此叠置。当在平面图中观看时，第三中间层CTL、第一堤图案BNK1和第三电极EL3可以彼此叠置。当在平面图中观看时，第四中间层CTL、第一堤图案BNK1和第四电极EL4可以彼此叠置。
在本公开的实施例中，在中间层CTL设置在每个像素PXL的像素区域PXA中之后，预定的对准信号(或对准电压)可以施加到第一电极EL1至第四电极EL4中的每个。在预定的对准信号施加到第一电极EL1至第四电极EL4中的每个的情况下，第一电极EL1至第四电极EL4中的每个可以用作对准电极(或对准线)。
在本公开的实施例中，第一中间层CTL可以包括第一突起部分PRT1。第一突起部分PR1可以与第一中间层CTL一体地设置，并且可以在第一方向DR1上从第一中间层CTL分支。第一突起部分PRT1可以是第一中间层CTL的一个区域。第四中间层CTL可以包括第二突起部分PRT2。第二突起部分PRT2可以与第四中间层CTL一体地设置，并且可以在第一方向DR1上从第四中间层CTL分支。第二突起部分PRT2可以是第四中间层CTL的一个区域。
第一突起部分PRT1可以通过穿过保护层PSV和第二层间绝缘层ILD2的第一接触孔CH1连接到像素电路部分PCL的部分构造(例如，驱动晶体管Tdr)。因此，施加到驱动晶体管Tdr的预定的信号(或电压)可以传输到第一中间层CTL。第二突起部分PRT2可以通过穿过保护层PSV和第二层间绝缘层ILD2的第二接触孔CH2连接到像素电路部分PCL的部分构造(例如，驱动电压线DVL)。因此，施加到驱动电压线DVL的预定的信号(或电压)可以传输到第四中间层CTL。
在上述实施例中，第四中间层CTL通过穿过保护层PSV和第二层间绝缘层ILD2的第二接触孔CH2连接到驱动电压线DVL，施加到驱动电压线DVL的预定的信号(或电压)传输到第四中间层CTL，但是本公开不限于此。根据实施例，如图18c中所示，第四中间层CTL可以通过仅穿过保护层PSV的第二接触孔CH2连接到第四电极EL4。在这种情况下，预定的信号(或电压)(例如，第二驱动电力VSS)可以施加到第四电极EL4。在第四中间层CTL直接连接到第四电极EL4的情况下，施加到第四电极EL4的预定的信号(或电压)可以直接传输到第四中间层CTL。在第四中间层CTL通过第二接触孔CH2连接到第四电极EL4的情况下，与第二驱动电力VSS不同的预定的信号(或电压)可以施加到驱动电压线DVL。
发光元件LD可以包括设置在第一中间层CTL与第二中间层CTL之间的第一发光元件LD1、设置在第二中间层CTL与第三中间层CTL之间的第二发光元件LD2和设置在第三中间层CTL与第四中间层CTL之间的第三发光元件LD3。
发光元件LD可以在每个像素PXL的像素区域PXA中设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以在每个像素PXL的像素区域PXA中形成和/或设置在对准和/或设置在两个中间层CTL之间的发光元件LD中的每个下面。第一绝缘层INS1可以填充发光元件LD中的每个与保护层PSV之间的空间以稳定地支撑发光元件LD，并且可以防止发光元件LD与保护层PSV分开。
另外，第一绝缘层INS1可以暴露中间层CTL的一个区域并覆盖除了所述一个区域之外的剩余区域。例如，第一绝缘层INS1可以暴露第一中间层CTL的一个区域、第二中间层CTL的一个区域、第三中间层CTL的一个区域和第四中间层CTL的一个区域中的每个，并且可以覆盖第一中间层CTL的剩余区域、第二中间层CTL的剩余区域、第三中间层CTL的剩余区域和第四中间层CTL的剩余区域中的每个。
第一绝缘层INS1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在本公开的实施例中，第一绝缘层INS1可以由有利于保护发光元件LD免受每个像素PXL的像素电路部分PCL影响的无机绝缘层形成，但是本公开不限于此。根据实施例，第一绝缘层INS1可以由有利于使发光元件LD的支撑表面平坦化的有机绝缘层形成。
第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分并使发光元件LD中的每个的两端暴露于外部。第二绝缘层INS2可以在每个像素PXL的像素区域PXA中形成为单独的绝缘图案，但是本公开不限于此。第二绝缘层INS2可以具有与参照图7至图12描述的绝缘层INS的构造相同的构造。
接触电极CNE可以设置和/或形成在第二绝缘层INS2上。接触电极CNE可以包括设置在第一中间层CTL上的第一接触电极CNE1、设置在第二中间层CTL上的第二接触电极CNE2、设置在第三中间层CTL上的第三接触电极CNE3和设置在第四中间层CTL上的第四接触电极CNE4。
第一接触电极CNE1可以直接设置在第一中间层CTL的暴露区域上以连接到第一中间层CTL。另外，第一接触电极CNE1可以设置在第一发光元件LD1中的每个的两端中的一端上以连接到所述一端。因此，施加到第一中间层CTL的预定的信号(或电压)可以通过第一接触电极CNE1传输到第一发光元件LD1中的每个的两端中的一端。当在平面图中观看时，第一接触电极CNE1可以与第一中间层CTL和第一发光元件LD1中的每个的两端中的一端叠置。
在上述实施例中，第一接触电极CNE1通过第一中间层CTL间接连接到像素电路部分PCL的驱动晶体管Tdr，但是本公开不限于此。根据实施例，如图18b中所示，第一接触电极CNE1可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第一接触孔CH1直接连接到驱动晶体管Tdr。在这种情况下，施加到驱动晶体管Tdr的预定的信号(或电压)可以通过第一接触电极CNE1传输到第一发光元件LD1中的每个的两端中的一端。
第二接触电极CNE2可以直接设置在第二中间层CTL的暴露区域上以连接到第二中间层CTL。另外，第二接触电极CNE2可以设置在第一发光元件LD1中的每个的两端中的剩余端上以连接到所述剩余端。另外，第二接触电极CNE2可以设置在第二发光元件LD2中的每个的两端中的一端上以连接到所述一端。当在平面图中观看时，第二接触电极CNE2可以与第一发光元件LD1中的每个的两端中的剩余端和第二发光元件LD2中的每个的两端中的一端叠置。
第一接触电极CNE1和第二接触电极CNE2可以被设置为在第二绝缘层INS2上彼此间隔开并且在它们之间具有预定的距离。
第一接触电极CNE1和第二接触电极CNE2可以设置在同一层，但是本公开不限于此。根据实施例，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层。例如，如图21中所示，第一接触电极CNE1可以设置在第二绝缘层INS2上，并且可以被辅助绝缘层AUINS覆盖。另外，第二接触电极CNE2可以设置在辅助绝缘层AUINS上，并且可以被封装层ENC覆盖。辅助绝缘层AUINS可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
第三接触电极CNE3可以直接设置在第三中间层CTL的暴露区域上以连接到第三中间层CTL。另外，第三接触电极CNE3可以设置在第二发光元件LD2中的每个的两端中的剩余端上以连接到所述剩余端。另外，第三接触电极CNE3可以设置在第三发光元件LD3中的每个的两端中的一端上以连接到所述一端。当在平面图中观看时，第三接触电极CNE3可以与第二发光元件LD2中的每个的两端中的剩余端和第三发光元件LD3中的每个的两端中的一端叠置。
第四接触电极CNE4可以直接设置在第四中间层CTL的暴露区域上，并且可以连接到第四中间层CTL。另外，第四接触电极CNE4可以设置在第三发光元件LD3中的每个的两端中的剩余端上以连接到所述剩余端。因此，施加到第四中间层CTL的第二驱动电力VSS可以通过第四接触电极CNE4传输到第三发光元件LD3中的每个的两端中的所述剩余端。当在平面图中观看时，第四接触电极CNE4可以与第四中间层CTL和第三发光元件LD3中的每个的两端中的所述剩余端叠置。
在上述实施例中，第四接触电极CNE4通过第四中间层CTL间接连接到像素电路部分PCL的驱动电压线DVL，但是本公开不限于此。根据实施例，如图18b中所示，第四接触电极CNE4可以通过顺序地穿过保护层PSV和第二层间绝缘层ILD2的第二接触孔CH2直接连接到驱动电压线。在这种情况下，施加到驱动电压线DVL的预定的信号(或电压)可以通过第四接触电极CNE4传输到第三发光元件LD3中的每个的两端中的剩余端。
在本公开的实施例中，在发光元件LD在每个像素PXL的像素区域PXA中对准之后，第一接触电极CNE1至第四接触电极CNE4和与其对应的中间层CTL可以用作用于驱动发光元件LD的驱动电极。
在驱动电流从第一电力线PL1通过包括在每个像素PXL中的像素电路部分PCL的驱动晶体管Tdr流到驱动电压线DVL的情况下，驱动电流可以通过第一接触孔CH1流入每个像素PXL的发射单元EMU中。例如，驱动电流通过第一接触孔CH1和第一中间层CTL供应到第一接触电极CNE1，驱动电流经由第一发光元件LD1流到第二接触电极CNE2。因此，第一发光元件LD1可以发射具有与分配到第一发光元件LD1中的每个的电流对应的亮度的光。
流过第二接触电极CNE2的驱动电流经由第二发光元件LD2流到第三接触电极CNE3。因此，第二发光元件LD2可以发射具有与分配到第二发光元件LD2中的每个的电流对应的亮度的光。
流过第三接触电极CNE3的驱动电流经由第三发光元件LD3流到第四接触电极CNE4。因此，第三发光元件LD3可以发射具有与分配到第三发光元件LD3中的每个的电流对应的亮度的光。
在上述方法中，每个像素PXL的驱动电流可以在顺序地通过第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的同时进行流动。因此，每个像素PXL可以发射具有与在每个帧时段期间供应的数据信号对应的亮度的光。
封装层ENC可以设置和/或形成在第一接触电极CNE1至第四接触电极CNE4上。封装层ENC可以具有与参照图7至图12描述的封装层ENC的构造相同的构造。
同时，在其中包括在显示元件部分DPL中的一种构造用作用于使发光元件LD对准的对准电极(或对准线)和用于驱动发光元件LD的驱动电极的现有显示装置中，在使发光元件LD对准之后，可能执行去除对准电极(或对准线)的一部分的工艺以单独地(或单个地)驱动像素PXL中的每个。此时，在每个像素PXL的像素区域PXA中，围绕其中设置有发光元件LD的区域(或定位在像素区域PXA的外围区域中)的第二堤图案BNK2可以包括暴露区域C的凹槽部分，在区域C中对准电极(或对准线)的一部分被去除。在这种情况下，发光元件LD可以在每个像素PXL的像素区域PXA的第一区域A中对准。
根据本公开的实施例，由于作为用于驱动发光元件LD的驱动电极的中间层CTL仅形成在每个像素PXL的像素区域PXA中，因此第二堤图案BNK2可以不包括上述凹槽。在这种情况下，可以减小在每个像素PXL的像素区域PXA中被第二堤图案BNK2占据的面积，并且发光元件LD可以在像素区域PXA的第二区域B中对准。因此，在本公开的实施例中，与现有显示装置相比，可以进一步确保每个像素PXL的像素区域PXA中的发光元件LD的对准区域。
根据上述实施例，使用第一电极EL1至第四电极EL4使发光元件LD在每个像素PXL中对准，可以省略在使发光元件LD对准之后为了单独地(或单个地)驱动像素PXL中的每个而去除对准电极(或对准线)的一部分的工艺等。最终，可以简化根据上述实施例的显示装置的制造工艺。
另外，根据上述实施例，用于发光元件LD的对准的对准信号(或对准电压)可以传输到第一电极EL1至第四电极EL4中的每个，因此发光元件LD可以在像素区域PXA中对准。在对应的对准信号(或对准电压)施加到第一电极EL1至第四电极EL4中的每个的情况下，可以在第一电极EL1至第四电极EL4之中的两个相邻的电极之间形成电场。此时，可以在第一电极EL1至第四电极EL4中的每个和设置在其上以与其对应的中间层CTL之间形成电容耦合(例如，竖直电容耦合(寄生电容器c))。例如，竖直电容耦合可以形成在第一电极EL1与第一中间层CTL之间，竖直电容耦合可以形成在第二电极EL2与第二中间层CTL之间，竖直电容耦合可以形成在第三电极EL3与第三中间层CTL之间，竖直电容耦合可以形成在第四电极EL4与第四中间层CTL之间。
电容可以通过形成在第一电极EL1至第四电极EL4中的每个和设置在其上以与其对应的中间层CTL之间的竖直电容耦合而增加，电容可以影响形成在两个相邻的电极之间的电场。例如，电场可以通过形成在第一电极EL1至第四电极EL4中的每个和设置在其上以与其对应的中间层CTL之间的竖直电容耦合而集中在两个相邻的电极之间。因此，发光元件LD可以在两个相邻的电极之间密集地对准，因此可以改善每个像素PXL中的发光元件LD的对准程度。
图22a至图22h是顺序地示出制造图18a中所示的一个像素的方法的剖视图。
参照图1a至图5以及图16至图22a，在基底SUB上形成晶体管T、驱动电压线DVL和至少一个绝缘层。
在至少一个绝缘层之中的第二层间绝缘层ILD2上形成彼此间隔开的第一电极EL1至第四电极EL4。
在第一电极EL1至第四电极EL4上形成保护层PSV之后，形成暴露驱动晶体管Tdr的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。
参照图1a至图5和图16至图22b，在保护层PSV上形成第一堤图案BNK1。
参照图1a至图5以及图16至图22c，在包括第一堤图案BNK1的保护层PSV上形成包括具有高反射率的导电材料(或物质)的中间层CTL。
可以分别在第一电极EL1至第四电极EL4上在第一堤图案BNK1上形成中间层CTL。
在第一电极EL1上形成在第一堤图案BNK1上的中间层CTL可以通过第一接触孔CH1连接到驱动晶体管Tdr。在第四电极EL4上形成在第一堤图案BNK1上的中间层CTL可以通过第二接触孔CH2连接到驱动电压线DVL。
第一电极EL1至第四电极EL4上的中间层CTL可以被形成为仅设置在像素PXL中的每个的像素区域PXA中。例如，设置在一个像素PXL中的在第一电极EL1上的中间层CTL、在第二电极EL2上的中间层CTL和在第三电极EL3上的中间层CTL可以不连接到针对与所述一个像素PXL设置在同一列中的相邻的像素PXL中的每个设置的在第一电极EL1上的中间层CTL、在第二电极EL2上的中间层CTL和在第三电极EL3上的中间层CTL并且可以与其分开。
连接到驱动电压线DVL的在第四电极EL4上的中间层CTL可以针对定位在同一像素列中的像素PXL公共地设置。例如，设置在一个像素PXL中的在第四电极EL4上的中间层CTL可以针对与所述一个像素PXL设置在同一像素列中的相邻的像素PXL公共地设置。也就是说，设置在同一像素列中的像素PXL可以连接到在第四电极EL上的中间层CTL。然而，本公开不限于此，根据实施例，在第四电极EL4上的中间层CTL可以形成为仅设置在每个像素PXL的像素区域PXA中。
参照图1a至图5以及图16至图22d，在包括中间层CTL的保护层PSV上形成绝缘材料层INSM。绝缘材料层INSM可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
随后，在每个像素PXL的像素区域中形成第二堤图案BNK2。可以在绝缘材料层INSM上形成第二堤图案BNK2。
参照图1a至图5以及图16至图22e，在其中通过施加与第一电极EL1至第四电极EL4中的每个对应的对准信号(或对准电压)而在两个相邻的电极之间形成电场的状态下，使用喷墨印刷方法等将包括发光元件LD的混合溶液(或溶剂)注入到像素PXL中的每个的像素区域PXA中。在注入发光元件LD之后，可以去除溶剂。
可以使发光元件LD在两个相邻的电极之间对准。可以使发光元件LD在像素PXL中的每个的像素区域PXA中在两个相邻的中间层CTL之间在绝缘材料层INSM上对准。例如，发光元件LD之中的第一发光元件LD1中的每个可以在在第一电极EL1上的中间层CTL与在第二电极EL2上的中间层CTL之间在绝缘材料层INSM上对准。发光元件LD之中的第二发光元件LD2中的每个可以在在第二电极EL2上的中间层CTL与在第三电极EL3上的中间层CTL之间在绝缘材料层INSM上对准。发光元件LD之中的第三发光元件LD3中的每个可以在在第三电极EL3上的中间层CTL与在第四电极EL4上的中间层CTL之间在绝缘材料层INSM上对准。
参照图1a至图5以及图16至图22f，使发光元件LD在每个像素PXL的像素区域PXA中对准之后，在发光元件LD中的每个上形成第二绝缘层INS2。第二绝缘层INS2可以覆盖发光元件LD中的每个的上表面的至少一部分，以使发光元件LD中的每个的除了活性层12之外的两端暴露于外部。
可以通过形成第二绝缘层INS2的工艺或者在所述工艺之前和之后执行的蚀刻工艺蚀刻绝缘材料层INSM以暴露中间层CTL的一部分来形成第一绝缘层INS1。
参照图1a至图5以及图16至图22g，在第二绝缘层INS2上形成第一接触电极CNE1至第四接触电极CNE4。
参照图1a至图5以及图16至图22h，形成覆盖第一接触电极CNE1至第四接触电极CNE4的封装层ENC。
图23示意性地示出了根据本公开的实施例的显示装置，并且是与图16的部分EA2对应的平面图，图24是与图23的线V～V’对应的剖视图，图25是与图23的线VI～VI’对应的剖视图。
在图23至图25中，为了避免重复描述，主要地描述与上述实施例的点不同的点。在本公开中未具体描述的部分与上述实施例一致，相同的附图标记表示相同的组件，相似的附图标记表示相似的组件。
参照图1a至图5、图16以及图23至图25，每个像素PXL可以包括设置在基底SUB上的像素电路部分PCL和设置在像素电路部分PCL上的显示元件部分DPL。
由于像素电路部分PCL同与参照图17至图22h描述的像素电路部分PCL的构造相同的构造对应，因此省略其详细描述。
显示元件部分DPL可以包括第一子电极SEL1至第四子电极SEL4、第一堤图案BNK1、中间层CTL、发光元件LD、第一绝缘层INS1和第二绝缘层INS2、接触电极CNE以及封装层ENC。
第一子电极SEL1至第四子电极SEL4中的每个可以设置和/或形成在保护层PSV与第一堤图案BNK1之间。
第一子电极SEL1可以设置和/或形成在保护层PSV上以与第一电极EL1对应，第二子电极SEL2可以设置和/或形成在保护层PSV上以与第二电极EL2对应，第三子电极SEL3可以设置和/或形成在保护层PSV上以与第三电极EL3对应，第四子电极SEL4可以设置和/或形成在保护层PSV上以与第四电极EL4对应。
当在平面图中观看时，第一电极EL1和第一子电极SEL1可以彼此叠置，第二电极EL2和第二子电极SEL2可以彼此叠置，第三电极EL3和第三子电极SEL3可以彼此叠置，第四电极EL4和第四子电极SEL4可以彼此叠置。
第一堤图案BNK1可以分别设置和/或形成在第一子电极SEL1至第四子电极SLE4上。
中间层CTL可以设置和/或形成在第一堤图案BNK1上。
在第一子电极SEL1上设置在第一堤图案BNK1上的中间层CTL(在下文中称为“第一中间层”)可以覆盖第一子电极SEL1和第一堤图案BNK1。第一中间层CTL可以与第一子电极SEL1的未被第一堤图案BNK1覆盖并且暴露于外部的两个侧部接触。因此，第一中间层CTL可以连接到第一子电极SEL1。
在第二子电极SEL2上设置在第一堤图案BNK1上的中间层CTL(在下文中称为“第二中间层”)可以覆盖第二子电极SEL2和第一堤图案BNK1。第二中间层CTL可以与第二子电极SEL2的未被第一堤图案BNK1覆盖并且暴露于外部的两个侧部接触。因此，第二中间层CTL可以连接到第二子电极SEL2。
在第三子电极SEL3上设置在第一堤图案BNK1上的中间层CTL(在下文中称为“第三中间层”)可以覆盖第三子电极SEL3和第一堤图案BNK1。第三中间层CTL可以与第三子电极SEL3的未被第一堤图案BNK1覆盖并且暴露于外部的两个侧部接触。因此，第三中间层CTL可以连接到第三子电极SEL3。
在第四子电极SEL4上设置在第一堤图案BNK1上的中间层CTL(在下文中称为“第四中间层”)可以覆盖第四子电极SEL4和第一堤图案BNK1。第四中间层CTL可以与第四子电极SEL4的未被第一堤图案BNK1覆盖并且暴露于外部的两个侧部接触。因此，第四中间层CTL可以连接到第四子电极SEL4。
在本公开的实施例中，由于第一子电极SEL1至第四子电极SEL4中的每个设置在对应的电极上且保护层PSV置于第一子电极SEL1至第四子电极SEL4中的每个与对应的电极之间，因此可以在第一子电极SEL1至第四子电极SEL4中的每个与对应的电极之间形成竖直电容耦合(例如，寄生电容器c)。例如，由于第一子电极SEL1设置在第一电极EL1上且保护层PSV置于它们之间，因此竖直电容耦合可以形成在第一子电极SEL1与第一电极EL1之间。由于第二子电极SEL2设置在第二电极EL2上且保护层PSV置于它们之间，因此竖直电容耦合可以形成在第二子电极SEL2与第二电极EL2之间。由于第三子电极SEL3设置在第三电极EL3上且保护层PSV置于它们之间，因此竖直电容耦合可以形成在第三子电极SEL3与第三电极EL3之间。由于第四子电极SEL4设置在第四电极EL4上且保护层PSV置于它们之间，因此竖直电容耦合可以形成在第四子电极SEL4与第四电极EL4之间。
如上所述，电容可以由于形成在一个子电极和与其对应的一个电极之间的竖直电容耦合而增大。另外，由于一个子电极和与其对应的一个电极间隔开且仅保护层PSV在它们之间，因此在所述一个子电极与所述一个电极之间产生的电容可以进一步增大。在这种情况下，当施加与第一电极EL1至第四电极EL4中的每个对应的对准信号(或对准电压)时，可以在第一电极EL1至第四电极EL4之中的相邻的两个电极之间形成更强的电场。因此，发光元件LD可以在第一电极EL1至第四电极EL4之间密集地对准，因此可以改善每个像素PXL中的发光元件LD的对准程度。
尽管已经参照本公开的优选实施例描述了上述内容，但是本领域技术人员或具有对应技术领域的普通知识的技术人员将理解的是，在不脱离权利要求中描述的本公开的技术范围的情况下，可以对本公开不同地改变和修改。
因此，本公开的技术范围不应限于说明书的具体实施例中描述的内容，而应由权利要求限定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述非显示区域围绕所述显示区域；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：驱动电压线和至少一个晶体管，设置在所述基底上；第一电极和第二电极，在所述至少一个晶体管和所述驱动电压线上在一个方向上延伸并且彼此间隔开；堤图案，分别设置在所述第一电极和所述第二电极上；中间层，设置在所述堤图案上；多个发光元件，设置在沿着与所述一个方向交叉的另一方向相邻的两个中间层之间；第一接触电极，设置在两个相邻的中间层中的一个中间层上，并且连接到所述多个发光元件中的每个的两端中的一端；以及第二接触电极，设置在所述两个相邻的中间层中的剩余中间层上，并且连接到所述多个发光元件中的每个的所述两端中的剩余端。
2.根据权利要求1所述的显示装置，其中，所述中间层包括绝缘材料。
3.根据权利要求2所述的显示装置，其中，所述中间层是其中至少三个或更多个双层顺序地堆叠的多层，所述双层通过堆叠第一无机绝缘层和第二无机绝缘层而形成。
4.根据权利要求3所述的显示装置，其中，所述第一无机绝缘层和所述第二无机绝缘层的折射率彼此不同。
5.根据权利要求1所述的显示装置，其中，所述第一接触电极和所述第二接触电极中的一个接触电极电连接到所述至少一个晶体管，并且剩余接触电极电连接到所述驱动电压线。
6.根据权利要求5所述的显示装置，其中，所述第一电极和所述第二电极设置在同一层。
7.根据权利要求5所述的显示装置，其中，所述第一电极和所述第二电极设置在不同的层。
8.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极中的每个在所述一个方向上延伸，并且针对与所述像素定位在同一像素列中的相邻的像素公共地设置。
9.根据权利要求1所述的显示装置，其中，所述中间层包括导电材料。
10.根据权利要求9所述的显示装置，其中，所述一个中间层设置在所述像素中，并且所述剩余中间层针对所述像素和相邻的像素公共地设置。
11.根据权利要求9所述的显示装置，其中，所述像素还包括设置在所述第一电极和所述第二电极与所述堤图案之间的绝缘层。
12.根据权利要求11所述的显示装置，其中，所述一个中间层与所述第一电极和所述第二电极中的一个电极以及置于所述一个中间层与所述一个电极之间的所述绝缘层和与所述一个电极对应的堤图案形成电容器，并且
所述剩余中间层与所述第一电极和所述第二电极中的剩余电极以及置于所述剩余中间层与所述剩余电极之间的所述绝缘层和与所述剩余电极对应的堤图案形成电容器。
13.根据权利要求11所述的显示装置，其中，所述像素还包括设置在所述绝缘层上、沿着所述一个方向延伸并且彼此间隔开的第一子电极和第二子电极，并且
所述第一子电极与所述第一电极叠置，并且所述第二子电极与所述第二电极叠置。
14.根据权利要求13所述的显示装置，其中，所述第一电极和所述第一子电极以及置于所述第一电极与所述第一子电极之间的所述绝缘层形成电容器，并且
所述第二电极和所述第二子电极以及置于所述第二电极与所述第二子电极之间的所述绝缘层形成电容器。
15.根据权利要求14所述的显示装置，其中，所述一个中间层覆盖所述第一子电极，并且电连接到所述第一子电极，并且
所述剩余中间层覆盖所述第二子电极，并且电连接到所述第二子电极。
16.根据权利要求1所述的显示装置，其中，当在平面图中观看时，所述中间层与所述第一电极和所述第二电极中的每个叠置。
17.一种制造显示装置的方法，所述方法包括：
设置在每个像素区域中设置的像素；
设置所述像素包括：
在基底上形成驱动电压线和至少一个晶体管；
在所述至少一个晶体管和所述驱动电压线上形成层间绝缘层；
在所述层间绝缘层上形成在一个方向上延伸并且彼此间隔开的第一电极和第二电极；
在所述第一电极和所述第二电极上形成堤图案；
在所述堤图案上形成中间层；
输入多个发光元件，然后通过施加与所述第一电极和所述第二电极中的每个对应的对准信号，使所述多个发光元件在沿着与所述一个方向交叉的另一方向相邻的两个中间层之间对准；
在所述多个发光元件中的每个的上表面上形成绝缘层；以及
在所述绝缘层上形成第一接触电极和第二接触电极。
18.根据权利要求17所述的方法，其中，所述中间层包括导电材料。
19.根据权利要求17所述的方法，其中，所述中间层包括绝缘材料。
20.根据权利要求19所述的方法，其中，所述中间层包括其中至少三个或更多个双层顺序地堆叠的多层，所述双层通过堆叠第一无机绝缘层和第二无机绝缘层而形成，并且
所述第一无机绝缘层和所述第二无机绝缘层的折射率彼此不同。
CN202080086387.0A 2019-12-12 2020-11-13 显示装置和用于制造该显示装置的方法 Pending CN114846613A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020190166097A KR20210075291A (ko) 2019-12-12 2019-12-12 표시 장치 및 그의 제조 방법
KR1020190166104A KR20210075292A (ko) 2019-12-12 2019-12-12 표시 장치 및 그의 제조 방법
KR10-2019-0166104 2019-12-12
KR10-2019-0166097 2019-12-12
PCT/KR2020/016015 WO2021118081A1 (ko) 2019-12-12 2020-11-13 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114846613A true CN114846613A (zh) 2022-08-02

Family

ID=76329010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080086387.0A Pending CN114846613A (zh) 2019-12-12 2020-11-13 显示装置和用于制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230006119A1 (zh)
CN (1) CN114846613A (zh)
WO (1) WO2021118081A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007818A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20230065430A (ko) * 2021-11-04 2023-05-12 삼성디스플레이 주식회사 표시 장치
KR20230102036A (ko) * 2021-12-29 2023-07-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6404567B2 (ja) * 2013-12-26 2018-10-10 シャープ株式会社 発光素子、発光素子の製造方法、複数の発光素子を備える発光装置、及び、発光装置の製造方法
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20190092330A (ko) * 2019-07-19 2019-08-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190118992A (ko) * 2019-10-01 2019-10-21 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20230006119A1 (en) 2023-01-05
WO2021118081A1 (ko) 2021-06-17

Similar Documents

Publication Publication Date Title
EP3910674A1 (en) Display device and manufacturing method therefor
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
KR102574913B1 (ko) 표시 장치 및 그의 제조 방법
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
CN112913021A (zh) 显示设备
EP3968383A1 (en) Pixel and display device comprising same
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP3958317A1 (en) Display device and method for manufacturing same
CN112786654A (zh) 显示装置
CN114207848A (zh) 显示装置及其制造方法
CN113488506A (zh) 显示设备及制造显示设备的方法
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN114556596A (zh) 显示设备及用于制造显示设备的方法
CN114600246A (zh) 像素、包括像素的显示装置及制造显示装置的方法
KR20210086816A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113394249A (zh) 显示设备及制造显示设备的方法
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
KR20220051084A (ko) 표시 장치 및 그의 제조 방법
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
EP3958318A1 (en) Display device and method for manufacturing same
CN114651325A (zh) 显示装置及用于制造显示装置的方法
CN115004373A (zh) 显示装置及制造显示装置的方法
KR20210150642A (ko) 화소 및 이를 구비한 표시 장치
KR102662908B1 (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination