CN112786654A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112786654A
CN112786654A CN202011180358.9A CN202011180358A CN112786654A CN 112786654 A CN112786654 A CN 112786654A CN 202011180358 A CN202011180358 A CN 202011180358A CN 112786654 A CN112786654 A CN 112786654A
Authority
CN
China
Prior art keywords
section
light emitting
electrode
display device
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011180358.9A
Other languages
English (en)
Inventor
李星珍
金振永
金珍泽
朴美珍
李镇禹
洪光泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112786654A publication Critical patent/CN112786654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示装置，该显示装置包括基板和像素，基板包括显示区域和非显示区域，像素设置在显示区域中。像素各自包括第一电极、与第一电极间隔开的第二电极以及设置在第一电极与第二电极之间的发光元件。第一电极各自包括闭合环。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年11月1日在韩国知识产权局提交的第10-2019-0138734号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本发明的一个或多个实施方式涉及显示装置。
背景技术
近年来，已经开发出包括使用具有高可靠性的无机晶体结构的材料来制造微型发光元件以及使用该发光元件来制造发光器件的技术。例如，使用微型发光元件的发光器件的光源可配置有小至约纳米尺度到约微米尺度的尺寸。这种发光器件可用于诸如显示装置或照明装置的各种电子装置中。
发光元件可以以分散在溶液中的形式制备，并通过喷墨印刷法、狭缝涂布法等提供给像素的发光区域。在可向像素的第一电极和第二电极提供电压的情况下，可在第一电极与第二电极之间形成电场，并且发光元件可在第一电极与第二电极之间自对准。
将理解的是，本背景技术部分部分地旨在提供用于理解该技术的有用背景。然而，本背景技术部分也可包括相关领域的技术人员在本文中所公开的主题的相应有效提交日期之前不被已知或理解的一部分的思想、概念或认知。
发明内容
本发明的一个或多个实施方式可涉及显示装置，该显示装置能够改善第一电极与第二电极之间的发光元件的行为，同时发光元件可自对准。
根据本发明的实施方式的用于解决上述方面的显示装置可包括基板和像素，其中基板包括显示区域和非显示区域，像素设置在显示区域中。
像素可各自包括第一电极、与第一电极间隔开的第二电极以及设置在第一电极与第二电极之间的发光元件，并且第一电极可各自包括闭合环。
闭合环可包括多边形形状或圆形形状。
多边形形状的闭合环可以是菱形、六边形和八边形中的任一种。
第一电极可各自包括：第一区段；第二区段，连接至第一区段的一端并具有闭合环；第三区段，从第一区段间断地延伸；以及第四区段，具有连接至第一区段的区域的一端和连接至第三区段的一端的另一端，第四区段沿着第二区段的外形与第二区段间隔开。
第二电极可各自包括：第五区段；第六区段，连接至第五区段的一端并且沿着第二区段的外形延伸；第七区段，从第五区段经由第六区段连续地延伸；以及第八区段，在第二区段和第四区段之间沿着第二区段的外形与第二区段和第四区段中的每个间隔开。
发光元件可设置在第二区段与第六区段之间、第二区段与第八区段之间以及第四区段与第八区段之间。
发光元件可相对于第二区段径向地设置。
第二电极可各自包括与第二区段间隔开的第九区段，第九区段具有设置在第二区段的闭合环内侧的岛形状。
发光元件可在第二区段与第九区段之间相对于第二区段径向地设置。
发光元件可各自包括第一半导体层、第二半导体层以及设置在第一半导体层与第二半导体层之间的有源层。第一半导体层可包括n型半导体层，并且第二半导体层可包括p型半导体层。
像素可以以pentile结构布置。
根据本发明的另一实施方式的用于解决上述方面的显示装置可包括基板、设置在基板上的像素电路部分以及设置在像素电路部分上的显示元件部分。
显示元件部分可包括像素，像素包括第一电极、与第一电极间隔开的第二电极以及设置在第一电极与第二电极之间的发光元件。第一电极可各自包括闭合环。
像素电路部分可包括驱动晶体管、开关晶体管、电容器和驱动电压线。
第一电极可各自包括：第一区段；第二区段，连接至第一区段的一端并且具有闭合环；第三区段，从第一区段间断地延伸；以及第四区段，具有连接至第一区段的区域的一端和连接至第三区段的一端的另一端，第四区段沿着第二区段的外形与第二区段间隔开。
第二电极可各自包括：第五区段；第六区段，连接至第五区段的一端并且沿着第二区段的外形延伸；第七区段，从第五区段经由第六区段连续地延伸；以及第八区段，在第二区段和第四区段之间沿着第二区段的外形与第二区段和第四区段中的每个间隔开。
发光元件可设置在第二区段与第六区段之间、第二区段与第八区段之间以及第四区段与第八区段之间。
发光元件可相对于第二区段径向地设置。
像素电路部分可包括第一桥接图案，第一区段的一端可通过第一接触孔连接至驱动晶体管的电极，第七区段可通过第二接触孔连接至第一桥接图案，并且第一桥接图案可通过第三接触孔连接至驱动电压线。
第二电极还可包括与第二区段间隔开的第九区段，第九区段具有设置在第二区段的闭合环内侧的岛形状。
发光元件可在第二区段与第九区段之间相对于第二区段径向地设置。
像素电路部分可包括第二桥接图案，第七区段可通过第二接触孔连接至第二桥接图案，第二桥接图案可通过第三接触孔连接至驱动电压线，并且第九区段可通过第四接触孔连接至第二桥接图案。
根据本发明的实施方式的显示装置可包括第一电极和第二电极，第一电极和第二电极具有这样的结构，该结构使得可改善第一电极与第二电极之间的发光元件的行为，同时发光元件可自对准。
附图说明
通过参考附图更详细地描述实施方式，本公开的上述和其它方面及特征将变得更加明显，在附图中：
图1A是示意性地示出根据本发明的实施方式的发光元件的立体图；
图1B是图1A的发光元件的示意性剖视图；
图2A是示意性地示出根据本发明的另一实施方式的发光元件的立体图；
图2B是图2A的发光元件的示意性剖视图；
图3A是示意性地示出根据本发明的另一实施方式的发光元件的立体图；
图3B是图3A的发光元件的示意性剖视图；
图4A是示意性地示出根据本发明的又一实施方式的发光元件的立体图；
图4B是图4A的发光元件的示意性剖视图；
图5是示出根据本发明的实施方式的显示装置的示意性平面图，具体地，将图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中示出的发光元件中的任何发光元件用作光源的显示装置的示意性平面图；
图6A至图6E是示出根据各种实施方式的图5中所示的像素中所包括的组件之间的电连接关系的示意性电路图；
图7是图5的区域A的放大图；
图8是示意性地示出图7的子像素的图；
图9是沿着图8的线I-I'截取的示意性剖视图；
图10是沿着图8的线II-II'截取的示意性剖视图；
图11和图12是示意性地示出包括在图5的显示装置中的子像素的另一示例的图；
图13是示意性地示出包括在图5的显示装置中的子像素的又一示例的图；以及
图14是沿着图13的线III-III'截取的示意性剖视图。
具体实施方式
相同的参考标记表示相同的组件。在附图中，为了有效地描述技术内容，可夸大组件的厚度、比例和尺寸。
如本文中所使用的，除非上下文清楚地另有指示，否则单数形式“一(a)”、“一(an)”和“该”旨在还包括复数形式。“和/或”包括可由关联配置限定的一个或多个组合中的全部。例如，“A和/或B”可理解为意指“A、B或者A和B”。术语“和”以及“或”可以以结合或分离的方式使用，并且可理解为等同于“和/或”。
“第一”、“第二“等术语可用于描述各种组件，但是这些组件不应受到这些术语的限制。这些术语仅用于将一个组件与另一组件区分开的目的。例如，在不背离本发明的范围的情况下，第一组件可被称为第二组件，并且类似地，第二组件也可被称为第一组件。
出于其含义和解释的目的，短语“……中的至少一个”旨在包括“从……的组中选择的至少一个”的含义。例如，“A和B中的至少一个”可理解为意指“A、B或者A和B”。
诸如“在……下方”、“在……以下”、“在……上”和“在……上方”的术语用于描述附图中所示的配置的关联。基于附图中指示的方面作为相对概念来描述这些术语。类似地，如本领域普通技术人员将领会和理解的，诸如“重叠”和“覆盖”的术语可包括层、叠层、面、在……之上延伸、在……之下延伸或任何其它合适的术语，并且如本领域普通技术人员将领会和理解的，可表示部分或完全重叠或覆盖。
还将理解的是，当层相对于另一层或基板被称为“在”该另一层或基板“上”时等，该层可直接位于该另一层或基板上，或者也可存在中间层。相反，当元件被称为“直接在”另一元件“上”时，可能不存在中间元件。
应该理解，诸如“包括”、“具有”等的术语用于指定本说明书中描述的特征、数量、步骤、操作、组件、部分或其组合的存在，但是不排除一个或多个其它特征、数量、步骤、操作、组件、部分或其组合的存在或添加的可能性。
如本文中使用的，“约”或“近似”包括所阐述的值和如本领域普通技术人员考虑到测量问题和与具体量的测量相关联的误差(即，测量系统的限制)所确定的具体值的可接受偏差范围内的平均值。例如，“约”可意指在一个或多个标准偏差内，或者在所阐述的值的±30％、±20％、±5％内。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有如本公开所属领域的技术人员所通常理解的相同的含义。还将理解的是，除非中本说明书中清楚地限定，否则诸如在常用字典中限定的那些术语应被解释为具有其与相关领域的上下文中的含义一致的含义，并且不应将以理想化或过于正式的含义进行解释。
图1A是示意性地示出根据本发明的实施方式的发光元件的立体图。图1B是图1A的发光元件的示意性剖视图。图2A是示意性地示出根据本发明的另一实施方式的发光元件的立体图。图2B是图2A的发光元件的示意性剖视图。图3A是示意性地示出根据本发明的另一实施方式的发光元件的立体图。图3B是图3A的发光元件的示意性剖视图。图4A是示意性地示出根据本发明的又一实施方式的发光元件的立体图，并且图4B是图4A的发光元件的示意性剖视图。
为了方便起见，在描述了示出通过蚀刻方法制造的发光元件的图1A、图1B、图2A、图2B、图3A和图3B之后描述示出通过生长方法制造的发光元件的图4A和图4B。在本发明的实施方式中，发光元件的类型和/或形状不限于图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中所示的实施方式。
首先，参照图1A、图1B、图2A、图2B、图3A和图3B，发光元件LD包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件LD可实施为其中第一半导体层11、有源层12和第二半导体层13可彼此堆叠(例如，依序堆叠)的发光叠层。
根据本发明的实施方式，发光元件LD可设置成在一方向上延伸的形状。在发光元件LD的延伸方向被称为纵向方向的情况下，发光元件LD可具有沿着延伸方向的一端部部分和另一端部部分。第一半导体层11和第二半导体层13中的任一半导体层可设置在发光元件LD的上述一端部部分处，并且第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的另一端部部分处。
发光元件LD可以设置成各种形状。例如，发光元件LD可具有在纵向方向上可以是长的杆状形状或棒状形状(例如，纵横比可大于1)。在本发明的实施方式中，发光元件LD在纵向方向上的长度L可大于发光元件LD的直径D(或剖面的宽度)。发光元件LD可包括例如制造成非常小以具有约微米尺度或约纳米尺度的直径D和/或长度L的发光二极管。在本发明的实施方式中，可根据照明装置或自发光显示装置的要求条件(或设计条件)改变发光元件LD的尺寸。
例如，第一半导体层11可包括至少一个n型半导体层。例如，第一半导体层11可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何半导体材料或其组合，并且可包括掺杂有诸如Si、Ge或Sn或其组合的第一导电掺杂剂的n型半导体层。然而，第一半导体层11的材料不限于此，并且各种材料可配置第一半导体层11。
有源层12可设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。有源层12的位置可根据发光元件LD的类型进行各种改变。有源层12可发射约400nm至约900nm的波长的光，并且可使用双异质结构。在本发明的实施方式中，有源层12上和/或下方可形成掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可由AlGaN层或InAlGaN层或其组合形成。根据实施方式，诸如AlGaN或AlInGaN或其组合的材料可用于形成有源层12。各种材料可形成有源层12。
在可向发光元件LD的两个端部部分施加预定电压的电场或大于预定电压的电场的情况下，发光元件LD发光，同时电子-空穴对可在有源层12中结合。通过利用这种原理控制发光元件LD的发光，发光元件LD可用作包括显示装置的像素的各种发光器件的光源。
第二半导体层13可设置在有源层12上，并且可包括与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。例如，第二半导体层13可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料或其组合，并且可包括掺杂有诸如Mg的第二导电掺杂剂的p型半导体层。然而，第二半导体层13的材料不限于此，并且各种材料可配置第二半导体层13。
在本发明的实施方式中，第一半导体层11和第二半导体层13可在发光元件LD的长度L的方向上具有彼此不同的宽度(或厚度)。例如，第一半导体层11沿着发光元件LD的长度L的方向可具有比第二半导体层13的宽度相对更宽的宽度(或更厚的厚度)。因此，如图1A至图3B中所示，发光元件LD的有源层12可定位成与第一半导体层11的下表面相比更靠近第二半导体层13的上表面。
根据本发明的实施方式，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可包括设置在第二半导体层13上的附加电极15。根据实施方式，如图3A和图3B中所示，发光元件LD还可包括设置在第一半导体层11的一端处的另一附加电极16。
根据实施方式，附加电极15和16可以是欧姆接触电极，但不限于此，并且可以是肖特基接触电极。附加电极15和16可包括金属或金属氧化物或其组合。例如，可单独使用或组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO、它们的氧化物或合金等，但本发明不限于此。
包括在附加电极15和16中的每个中的材料可彼此相同或不同。附加电极15和16可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可穿过附加电极15和16，并且可发射到发光元件LD的外部。根据实施方式，在由发光元件LD产生的光没有穿过附加电极15和16并且可通过除了发光元件LD的两个端部部分之外的区域发射到发光元件LD的外部的情况下，附加电极15和16可包括不透明金属。
在本发明的实施方式中，发光元件LD还可包括绝缘膜14。然而，根据实施方式，可省略绝缘膜14，或者绝缘膜14可设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘膜14可防止在有源层12可与除了第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。通过形成绝缘膜14，可由于使发光元件LD的表面缺陷最小化来提高发光元件LD的寿命和效率。在发光元件LD紧密设置的情况下，绝缘膜14可防止在发光元件LD之间可能发生的不期望的短路。在可防止有源层12与外部导电材料发生短路的情况下，绝缘膜14的存在与否不受限制。
如图1A和图1B中所示，绝缘膜14可以以围绕(例如，完全围绕)包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发光叠层的外圆周表面的形式设置。为了便于描述，在图1A中移除了绝缘膜14的一部分，并且实际的发光元件LD中包括的第一半导体层11、有源层12、第二半导体层13和附加电极15可被绝缘膜14围绕。
在上述实施方式中，绝缘膜14可围绕(例如，完全围绕)第一半导体层11、有源层12、第二半导体层13和附加电极15中的每个的外圆周表面，但是本发明不限于此。
根据实施方式，如图2A和图2B中所示，绝缘膜14可围绕第一半导体层11、有源层12和第二半导体层13中的每个的外圆周表面，并且可不围绕(例如，完全围绕)设置在第二半导体层13上的附加电极15的外圆周表面，或者可仅围绕附加电极15的外圆周表面的一部分并且可不围绕附加电极15的其余外圆周表面。然而，绝缘膜14可暴露发光元件LD的至少两个端部部分。例如，绝缘膜14可暴露第一半导体层11的一端部部分以及设置在第二半导体层13的一端处的附加电极15。根据实施方式，如图3A和图3B中所示，在附加电极15和16设置在发光元件LD的端部部分处的情况下，绝缘膜14可至少暴露附加电极15和16中的每个的区域。作为另一示例，可不设置绝缘膜14。
根据本发明的实施方式，绝缘膜14可包括透明绝缘材料。例如，绝缘膜14可包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的一种或多种绝缘材料，但是不限于此，并且可使用具有绝缘特性的各种材料。
在绝缘膜14可设置在发光元件LD上的情况下，可防止有源层12与第一电极和/或第二电极(未示出)之间的短路。通过形成绝缘膜14，可由于使发光元件LD的表面缺陷最小化而提高发光元件LD的寿命和效率。在发光元件LD紧密设置的情况下，绝缘膜14可防止在发光元件LD之间可能发生的不期望的短路。
上述发光元件LD可用作各种显示装置的光源。发光元件LD可通过表面处理工艺来制造。例如，在发光元件LD混合在流体溶液(或溶剂)中并提供给每个发光区域(例如，每个像素的发光区域或每个子像素的发光区域)的情况下，可对发光元件LD中的每个执行表面处理，使得发光元件LD可均匀地喷射而不是均匀地聚集在溶液中。
包括上述发光元件LD的发光器件可用于需要光源的各种类型的装置(包括显示装置)中。例如，在发光元件LD设置在显示面板的每个像素的发光区域中的情况下，发光元件LD可用作每个像素的光源。然而，发光元件LD的应用不限于上述示例。例如，发光元件LD可用于需要光源的其它类型的装置(诸如，照明装置)中。
参考图4A和图4B描述通过生长方法制造的发光元件LD。
在描述通过生长方法制造的发光元件LD时，将对与上述实施方式不同的点进行描述，并且在通过生长方法制造的发光元件LD中未具体描述的部分可遵循上述实施方式，并且相同的标记被赋予与上述实施方式的那些组件相似和/或相同的组件。
参照图4A和图4B，根据本发明的实施方式的发光元件LD可包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。根据实施方式，发光元件LD可包括核壳结构的发光图案10，该核壳结构的发光图案10包括位于中央中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD可设置成在一方向上延伸的多边形角锥形状。例如，发光元件LD可设置成六边形角锥形状。在发光元件LD的延伸方向被称为长度L的方向的情况下，发光元件LD可具有沿着长度L的方向的一端部部分(或下端部部分)和另一端部部分(或上端部部分)。第一半导体层11和第二半导体层13中的一半导体层的一部分可在发光元件LD的一端部部分(或下端部部分)处暴露，并且第一半导体层11和第二半导体层13中的另一半导体层的一部分可在发光元件LD的另一端部部分(或上端部部分)处暴露。例如，第一半导体层11的一部分可在发光元件LD的一端部部分(或下端部部分)处暴露，并且第二半导体层13的一部分可在发光元件LD的另一端部部分(或上端部部分)处暴露。根据实施方式，在发光元件LD包括附加电极15的情况下，附加电极15的围绕第二半导体层13的至少一侧的部分可在发光元件LD的另一端部部分(或上端部部分)处暴露。
在本发明的实施方式中，第一半导体层11可位于核处，例如发光元件LD的中央处。发光元件LD可设置成与第一半导体层11的形状对应的形状。例如，在第一半导体层11具有六边形角锥形状的情况下，发光元件LD和发光图案10也可具有六边形角锥形状。
有源层12可设置和/或形成为在发光元件LD的长度L的方向上围绕第一半导体层11的外圆周表面的形状。特别地，有源层12可设置和/或形成为在发光元件LD的长度L的方向上围绕除了第一半导体层11的两个端部部分中的设置在下侧处的上述一端部部分(或下端部部分)之外的其余区域的形状。
第二半导体层13可设置和/或形成为在发光元件LD的长度L的方向上围绕有源层12的形状，并且可包括与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。
在本发明的实施方式中，发光元件LD可包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是与第二半导体层13电连接的欧姆接触电极或肖特基接触电极，但不限于此。
如上所述，发光元件LD可配置为六边形角锥形状(其具有其中端部部分可突出的形状)，并且可实施为核壳结构的发光图案10，该核壳结构的发光图案10包括设置在其中央中的第一半导体层11、围绕第一半导体层11的有源层12、围绕有源层12的第二半导体层13和围绕第二半导体层13的附加电极15。第一半导体层11可设置在具有六边形角锥形状的发光元件LD的一端部部分(或下端部部分)处，并且附加电极15可设置在发光元件LD的另一端部部分(或上端部部分)处。
根据实施方式，发光元件LD还可包括设置在核壳结构的发光图案10的外圆周表面上的绝缘膜14。绝缘膜14可包括透明绝缘材料。
图5是示出根据本发明的实施方式的显示装置的示意性平面图，具体地，将图1A、图1B、图2A、图2B、图3A、图3B、图4A和图4B中所示的发光元件中的任何发光元件用作光源的显示装置的示意性平面图。
在图5中，为了方便起见，基于可显示图像的显示区域简要地示出了显示装置的结构。然而，根据实施方式，显示装置中还可设置有未示出的至少一个驱动器(例如，扫描驱动器、数据驱动器等)和/或信号线。
参照图1A、图1B、图2A、图2B、图3A、图3B、图4A、图4B和图5，根据本发明的实施方式的显示装置可包括：基板SUB；像素PXL，设置在基板SUB上，并且包括至少一个发光元件LD；驱动器(未示出)，设置在基板SUB上并且驱动像素PXL；以及一条或多条线(未示出)，将像素PXL和驱动器彼此连接。
显示装置可根据驱动发光元件LD的方法而分类为无源矩阵显示装置和有源矩阵显示装置。例如，在显示装置可实施为有源矩阵型的情况下，像素PXL中的每个可包括控制提供给发光元件LD的电流量的驱动晶体管、将数据信号传输至驱动晶体管的开关晶体管等。
近来，可在分辨率、对比度和操作速度方面选择并点亮每个像素PXL的有源矩阵显示装置已经成为主流。然而，本发明不限于此。例如，其中可对每组像素PXL进行点亮的无源矩阵也可使用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
基板SUB可包括显示区域DA和非显示区域NDA。
根据实施方式，显示区域DA可设置在显示装置的中央区域中，并且非显示区域NDA可设置在显示装置的边缘区域处以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且显示区域DA和非显示区域NDA的位置可进行改变。
显示区域DA可以是可提供可显示图像的像素PXL的区域。非显示区域NDA可以是这样的区域，该区域可提供可驱动像素PXL的驱动器以及将像素PXL和驱动器彼此连接的一条或多条线的一部分。
显示区域DA可具有各种形状。例如，显示区域DA可设置为包括由直线形成的边的闭合形状的多边形。显示区域DA可设置为包括由曲线形成的边的圆形形状和/或椭圆形形状。显示区域DA可设置为包括由直线和曲线形成的边的各种形状，诸如半圆形、半椭圆形等。
非显示区域NDA可设置在显示区域DA的至少一侧上。在本发明的实施方式中，非显示区域NDA可围绕显示区域DA的外围(或边缘)。
基板SUB可包括透明绝缘材料并且可透射光。
基板SUB可以是刚性基板。例如，刚性基板可以是玻璃基板、石英基板、玻璃陶瓷基板和晶体玻璃基板中的一种，或其组合。
基板SUB可以是柔性基板。这里，柔性基板可以是膜基板和包括聚合物有机材料的塑料基板中的一种，或其组合。例如，柔性基板可包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，基板SUB的材料可进行各种改变，并且可包括纤维增强塑料(FRP)等。
基板SUB上的一区域可设置为显示区域DA以设置像素PXL，并且基板SUB上的其余区域可设置为非显示区域NDA。例如，基板SUB可包括显示区域DA和非显示区域NDA，显示区域DA包括像素PXL，非显示区域NDA设置在显示区域DA周围。
像素PXL中的每个可在基板SUB上设置在显示区域DA中。在本发明的实施方式中，像素PXL可以以pentile阵列结构布置在显示区域DA中。
如图5中所示，像素PXL可包括第一子像素SPX1、第二子像素SPX2、第三子像素SPX3和第四子像素SPX4。根据实施方式，第一子像素SPX1可以是发射红光的红色子像素R，第二子像素SPX2可以是发射蓝光的蓝色子像素B，并且第三子像素SPX3与第四子像素SPX4可以是发射绿光的绿色子像素G。
例如，像素PXL可以是具有RGBG结构的菱形pentile阵列。在菱形pentile的像素PXL中，第一子像素SPX1和第四子像素SPX4可设置在对角线方向(第一方向DR1与第二方向DR2之间的方向)上，并且第二子像素SPX2和第三子像素SPX3可设置在对角线方向上。
然而，第一子像素SPX1至第四子像素SPX4发射的光的颜色不限于此。第一子像素SPX1至第四子像素SPX4可以发射不同颜色的光。例如，第一子像素SPX1可以发射红光，第二子像素SPX2可以发射蓝光，第三子像素SPX3可以发射绿光，并且第四子像素SPX4可以发射白光。稍后将参考其中区域A被放大的图7详细描述第一子像素SPX1至第四子像素SPX4。
像素PXL中的每个可包括由相应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可具有小到约微米尺度或约纳米尺度的尺寸，并且可与相邻的发光元件LD并联连接，但是本发明不限于此。发光元件LD可配置像素PXL中的每个的光源。
像素PXL中的每个可包括由信号(例如，扫描信号和数据信号)和/或电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，像素PXL中的每个可包括具有约纳米尺度至约微米尺度的小尺寸的如图1A至图4B的实施方式中的每个中所示的至少一个微型发光元件LD。然而，可用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
在本发明的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制，并且例如，从每个像素PXL发射的光的颜色可进行各种改变。
驱动器可通过一条或多条线向每个像素PXL提供信号和电源，从而控制像素PXL的驱动。在图5中，为了便于描述，省略了一条或多条线。
驱动器可包括时序控制器、通过扫描线向像素PXL提供扫描信号的扫描驱动器、通过发光控制线向像素PXL提供发光控制信号的发光驱动器以及通过数据线向像素PXL提供数据信号的数据驱动器。时序控制器可控制扫描驱动器、发光驱动器和数据驱动器。
图6A至图6E是示出根据各种实施方式的图5中所示的像素中可包括的组件之间的电连接关系的示意性电路图。
例如，图6A至图6E示出了根据不同实施方式的可应用于有源显示装置的像素PXL中所包括的组件之间的电连接关系。然而，本发明的实施方式可应用于的像素PXL中所包括的组件的类型不限于此。
在图6A至图6E中，不仅图5中所示的像素PXL中的每个中所包括的组件，而且可设置这些组件的区域都可称为像素PXL。根据实施方式，图6A至图6E中所示的每个像素PXL可以是图5的显示装置中所包括的像素PXL中的任一个，并且像素PXL可具有基本上相同或相似的结构。
参照图1A至图4B、图5和图6A至图6E，一个像素PXL(下文中被称为像素)可包括发光部分EMU，发光部分EMU生成与数据信号对应的亮度的光。像素PXL还可选择性地包括用于驱动发光部分EMU的像素电路144。
根据实施方式，发光部分EMU可包括在第一驱动电源VDD可施加至的第一电源线PL1与第二驱动电源VSS可施加至的第二电源线PL2之间并联连接的发光元件LD。例如，发光部分EMU可包括经由像素电路144和第一电源线PL1连接至第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、经由第二电源线PL2连接至第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及可在相同方向上并联连接的发光元件LD。在本发明的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在实施方式中，发光部分EMU中所包括的发光元件LD中的每个可包括通过第一电极EL1连接至第一驱动电源VDD的第一端部部分和通过第二电极EL2连接至第二驱动电源VSS的第二端部部分。第一驱动电源VDD和第二驱动电源VSS可具有不同的电位。例如，第一驱动电源VDD可设置为高电位电源，并且第二驱动电源VSS可设置为低电位电源。在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可设置为发光元件LD的阈值电压或更大。
如上所述，被提供不同电位的电压的第一电极EL1与第二电极EL2之间可以以相同方向(例如，正向方向)并联连接的各个发光元件LD可配置相应的有效光源。可聚集这些有效光源以形成像素PXL的发光部分EMU。
发光部分EMU的发光元件LD可以以与通过相应的像素电路144提供的驱动电流对应的亮度发光。例如，像素电路144可在每个帧周期期间将与相应帧数据的灰度值对应的驱动电流提供给发光部分EMU。提供给发光部分EMU的驱动电流可被划分并流向以相同方向连接的发光元件LD。因此，发光元件LD中的每个可以以与流过发光元件LD的电流对应的亮度发光，并且因此发光部分EMU可发射与驱动电流对应的亮度的光。
图6A至图6C示出了其中发光元件LD可在第一驱动电源VDD与第二驱动电源VSS之间以相同的方向连接的实施方式，但是本发明不限于此。根据实施方式，除了每个有效光源的发光元件LD之外，发光部分EMU还可包括至少一个无效光源。例如，如图6D和图6E中所示，发光部分EMU的第一电极EL1与第二电极EL2之间还可连接至少一个反向发光元件LDr。反向发光元件LDr可与有效光源的发光元件LD一起在第一电极EL1与第二电极EL2之间并联连接，并且可以以与发光元件LD相反的方向连接至第一电极EL1和第二电极EL2。即使可在第一电极EL1与第二电极EL2之间施加驱动电压(例如，正向驱动电压)，反向发光元件LDr也可保持非有效状态，并且因此电流基本上可不流过反向发光元件LDr。
像素电路144可连接至相应像素PXL的扫描线和数据线。例如，在像素PXL设置在显示区域DA的第i(i可以是自然数)行和第j(j可以是自然数)列中的情况下，像素PXL的像素电路144可连接至显示区域DA的第i扫描线Si和第j数据线Dj。如图6A和图6B中所示，根据实施方式，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6A和图6B中所示的实施方式。
首先，参照图6A，像素电路144包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(开关晶体管)的第一端子可连接至第j数据线Dj，并且其第二端子可连接至第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是源电极的情况下，第二端子可以是漏电极。第二晶体管T2的栅电极可连接至第i扫描线Si。
在可从第i扫描线Si提供可使第二晶体管T2导通的电压(例如，低电压)的扫描信号的情况下，第二晶体管T2可导通，以将第j数据线Dj和第一节点N1彼此电连接。此时，相应帧的数据信号可提供给第j数据线Dj，并且因此，数据信号可传输至第一节点N1。传输至第一节点N1的数据信号可充入存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可连接至第一驱动电源VDD，并且其第二端子可电连接至发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可连接至第一节点N1。第一晶体管T1可根据第一节点N1的电压控制提供给发光元件LD的驱动电流量。
存储电容器Cst的一个电极可连接至第一驱动电源VDD，并且其另一电极可连接至第一节点N1。存储电容器Cst可充入与提供给第一节点N1的数据信号对应的电压，并可保持充入的电压直到可提供后续(例如，下一个)帧的数据信号。
图6A和图6B中的每个示出了像素电路144，该像素电路144包括用于将数据信号传输至像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将对应于数据信号的驱动电流提供给发光元件LD的第一晶体管T1。
然而，本发明不限于此，并且可不同地修改和实施像素电路144的结构。例如，像素电路144还可包括其它电路元件，诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件或用于升高第一节点N1的电压的升压电容器。
在图6A中，像素电路144中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)可以是P型晶体管，但本发明并不限于此。例如，像素电路144中所包括的第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
参照图1A至图4B、图5和图6B，根据本发明的实施方式，第一晶体管T1和第二晶体管T2可实施为N型晶体管。除了由于晶体管类型改变而导致的一些组件的连接位置改变之外，图6B中所示的像素电路144的配置或操作可与图6A的像素电路144的配置或操作类似。因此，将简要地给出其描述。
在本发明的实施方式中，图6B中所示的像素电路144可包括存储电容器Cst以及由N型晶体管形成的第一晶体管T1和第二晶体管T2。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发光部分EMU可连接在第一驱动电源VDD与像素电路144之间，以稳定存储电容器Cst，存储电容器Cst可充入与提供给第一节点N1的数据信号对应的电压。然而，本发明不限于此。根据实施方式，图6B中所示的发光部分EMU可连接在像素电路144与第二驱动电源VSS之间。在本发明的实施方式中，像素电路144的配置不限于图6A和图6B中所示的实施方式。例如，像素电路144可如图6C和图6D中所示的实施方式那样配置。
像素电路144可连接至像素PXL的扫描线和数据线。例如，如图6C和图6D中所示，在像素PXL设置在显示区域DA的第i行和第j列中的情况下，像素PXL的像素电路144可连接至相应像素PXL的第i扫描线Si和第j数据线Dj。
根据实施方式，像素电路144还可连接至至少另一扫描线。例如，设置在显示区域DA的第i行中的像素PXL还可连接至第(i-1)扫描线Si-1和/或第(i+1)扫描线Si+1。根据实施方式，像素电路144除了连接至第一驱动电源VDD和第二驱动电源VSS外，还可连接至第三电源。例如，像素电路144也可连接至初始化电源Vint。
像素电路144可包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1(驱动晶体管)的一个电极(例如，源电极)可经由第五晶体管T5连接至第一驱动电源VDD，并且其另一电极(例如，漏电极)可经由第六晶体管T6连接至发光元件LD的端部部分。第一晶体管T1的栅电极可连接至第一节点N1。第一晶体管T1可根据第一节点N1的电压控制在第一驱动电源VDD与第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管T2(开关晶体管)可连接在与像素PXL连接的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极可连接至与像素PXL连接的第i扫描线Si。在从第i扫描线Si可提供栅极导通电压(例如，低电压)的扫描信号的情况下，第二晶体管T2可导通，以将第j数据线Dj电连接至第一晶体管T1的源电极。因此，在第二晶体管T2导通的情况下，从第j数据线Dj提供的数据信号可传输至第一晶体管T1。
第三晶体管T3可连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极可连接至第i扫描线Si。在从第i扫描线Si可提供栅极导通电压的扫描信号的情况下，第三晶体管T3可导通，以将第一晶体管T1的漏电极和第一节点N1彼此电连接。
第四晶体管T4可连接在第一节点N1与初始化电源Vint可被施加至的初始化电源线IPL之间。第四晶体管T4的栅电极可连接至前一扫描线，例如，第(i-1)扫描线Si-1。在栅极导通电压的扫描信号可提供给第(i-1)扫描线Si-1的情况下，第四晶体管T4可导通，以将初始化电源Vint的电压传输至第一节点N1。这里，初始化电源Vint可具有等于或小于数据信号的最低电压的电压。
第五晶体管T5可连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可连接至相应的发光控制线，例如，第i发光控制线Ei。在栅极截止电压的发光控制信号可提供给第i发光控制线Ei的情况下，第五晶体管T5可截止，并且在其它情况下，第五晶体管T5可导通。
第六晶体管T6可连接在第一晶体管T1与发光元件LD的端部部分之间。第六晶体管T6的栅电极可连接至第i发光控制线Ei。在栅极截止电压的发光控制信号可提供给第i发光控制线Ei的情况下，第六晶体管T6可截止，并且在其它情况下，第六晶体管T6可导通。
第七晶体管T7可连接在发光元件LD的端部部分与初始化电源线IPL之间，例如，连接在第二节点N2与初始化电源线IPL之间。第七晶体管T7的栅电极可连接至后续扫描线中的任一条(例如，下一条)，例如，第(i+1)扫描线Si+1。在栅极导通电压的扫描信号可提供给第(i+1)扫描线Si+1的情况下，第七晶体管T7可导通，以将初始化电源Vint的电压提供给发光元件LD的端部部分。
存储电容器Cst可连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可在每个帧周期期间存储提供给第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
在图6C和图6D中，像素电路144中所包括的晶体管(例如，第一晶体管T1至第七晶体管T7)可以是P型晶体管，但是本发明不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可改变为N型晶体管。
在本发明的实施方式中，像素电路144的配置不限于图6A至图6D中所示的实施方式。例如，像素电路144可如图6E中所示的实施方式那样配置。
像素电路144还可连接至控制线和感测线。例如，如图6E中所示，设置在显示区域DA的第i行和第j列中的像素PXL的像素电路144可连接至显示区域DA的第i控制线CLi和第j感测线SENj。除了图6A和图6B中所示的第一晶体管T1和第二晶体管T2之外，图6E中所示的像素电路144还可包括第三晶体管T3。
第三晶体管T3可连接在第一晶体管T1与第j感测线SENj之间。例如，第三晶体管T3的电极可连接至第一晶体管T1的与第一电极EL1连接的端子(例如，源电极)，并且第三晶体管T3的另一电极可连接至第j感测线SENj。在可省略第j感测线SENj的情况下，第三晶体管T3的另一电极可连接至第j数据线Dj。
根据实施方式，第三晶体管T3的栅电极可连接至第i控制线CLi。在省略第i控制线CLi的情况下，第三晶体管T3的栅电极可连接至第i扫描线Si。第三晶体管T3可在感测时段期间由提供给第i控制线CLi的栅极导通电压(例如，高电平)的控制信号导通，以将第j感测线SENj和第二晶体管T2彼此电连接。
根据实施方式，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第一晶体管T1的阈值电压等)的时段。在上述感测时段期间，可通过经由第j数据线Dj和第二晶体管T2向第一节点N1提供可使第一晶体管T1导通的参考电压或者通过将每个像素PXL连接至电流源等来使第一晶体管T1导通。通过将栅极导通电压的控制信号提供给第三晶体管T3以使第三晶体管T3导通，第一晶体管T1可连接至第j感测线SENj。因此，每个像素PXL的包括第一晶体管T1的阈值电压等的特性信息可通过第j感测线SENj提取。所提取的特征信息可用于转换图像数据，使得可补偿像素PXL之间的特征偏差。
图6E公开了其中第一晶体管T1至第三晶体管T3中的全部可以是N型晶体管的实施方式，但是本发明不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可改变为P型晶体管。图6E公开了其中发光部分EMU可连接在像素电路144与第二驱动电源VSS之间的实施方式，但是发光部分EMU可连接在第一驱动电源VDD与像素电路144之间。
图6A至图6E示出了其中每个发光部分EMU的发光元件LD中的全部可并联连接的实施方式，但是本发明不限于此。根据实施方式，发光部分EMU可包括至少一个串联级，该串联级包括彼此并联连接的发光元件LD。例如，发光部分EMU可以以串联/并联混合结构来配置。
根据本公开可应用的像素PXL的结构不限于图6A至图6E中所示的实施方式，并且对应的像素PXL可具有各种结构。在本发明的另一实施方式中，每个像素PXL可配置在无源发光显示装置等内部。可省略像素电路144，并且发光部分EMU中所包括的发光元件LD的端部部分中的每个可连接(例如，直接连接)至扫描线Si-1、Si、Si+1、第j数据线Dj、第一驱动电源VDD所施加至的第一电源线PL1、第二驱动电源VSS所施加至的第二电源线PL2和/或控制线。
图7是图5的区域A的放大图。
参照图5和图7，显示装置可包括位于显示区域DA中的第一电极EL1和第二电极EL2、发光元件LD和第二堤部BNK2(以及下面描述的第一堤部BNK1(参见图9))。
根据本发明的实施方式，第一电极EL1和第二电极EL2可沿着第一方向DR1彼此相邻地设置，并且可大致沿着第二方向DR2延伸。第一电极EL1和第二电极EL2可延伸至可在显示区域DA外侧的非显示区域NDA。
第一电极EL1可与第二电极EL2间隔开。例如，第一电极EL1可不电连接和/或物理连接至第二电极EL2。
第一电极EL1可包括具有例如圆形形状或多边形形状的环(例如闭合环)。然而，第一电极EL1的形状的实施方式不限于此。例如，闭合环可具有菱形形状，该菱形形状例如具有在第三方向DR3上延伸的边和在第四方向DR4上延伸的边。在一些区段中，第二电极EL2可包括延伸以围绕第一电极EL1的闭合环的结构。
发光元件LD可设置在第一电极EL1与第二电极EL2之间。
第二堤部BNK2可设置在第一电极EL1的闭合环的外围区域中。第二堤部BNK2可设置成在厚度方向上与第一电极EL1和第二电极EL2的一些区段重叠。
下文中，将参照图8至图10以第一子像素SPX1为例详细描述子像素SPX。
图8是示意性示出根据本发明的实施方式的图7的子像素的图。图9是沿着图8的线I-I'截取的示意性剖视图。图10是沿着图8的线II-II'截取的示意性剖视图。
图8中所示的子像素SPX可以是图6A至图6E中的每个中所示的像素PXL中的任一个。
在图8中，为了便于描述，省略了连接至发光元件LD的晶体管和连接至晶体管的信号线。
图8至图10简化了子像素SPX的结构，诸如将每个电极示出为单个电极层，并且将每个绝缘层示出为单个绝缘层，但是本发明不限于此。
在本发明的实施方式中，“形成和/或设置在相同的层中”可指以相同的工艺形成，并且“形成和/或设置在不同的层中”可指以不同的工艺形成。
参照图1A至图10，根据实施方式的显示装置可包括基板SUB、一条或多条线以及子像素SPX。
基板SUB可包括透明绝缘材料并且可透射光。基板SUB可以是刚性基板或柔性基板。在显示装置的制造过程中，应用至基板SUB的材料可具有对高工艺温度的抵抗性(例如，耐热性)。基板SUB可包括显示区域DA和非显示区域NDA，显示区域DA可包括其中可设置像素PXL的至少一个子像素区域PXA，非显示区域NDA可设置在显示区域DA周围。
其中可设置子像素SPX的子像素区域PXA可包括其中可发射光的发光区域EMA以及可围绕发光区域EMA的外围的外围区域。在本发明的实施方式中，外围区域可包括其中可不发射光的非发光区域。
每个子像素SPX可包括基板SUB、其中可设置(或形成)像素电路144的像素电路部分PCL以及其中可提供至少一个发光元件LD的显示元件部分DPL。
显示元件部分DPL可位于子像素区域PXA的发光区域EMA中。
像素电路部分PCL可包括缓冲膜BFL、包括一个或多个晶体管T的像素电路144、驱动电压线DVL和保护膜PSV。
缓冲膜BFL可防止杂质扩散到晶体管T中。缓冲膜BFL可包括无机绝缘膜，该无机绝缘膜包括无机材料。例如，缓冲膜BFL可包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和AlOx的金属氧化物中的至少一种。缓冲膜BFL可设置为单个膜，但是也可设置为两层或更多层的多个膜。在缓冲膜BFL设置在多个膜中的情况下，每层可由相同的材料或不同的材料形成。根据基板SUB的材料、工艺条件等，可省略缓冲膜BFL。
晶体管T可包括第一晶体管T1和第二晶体管T2，第一晶体管T1可以是可控制提供给发光元件LD的驱动电流量的驱动晶体管，第二晶体管T2可以是开关晶体管。在本发明的实施方式中，第一晶体管T1可以是参照图6A至图6E描述的像素电路144的第一晶体管T1，并且第二晶体管T2可以是参照图6A至图6E描述的像素电路144的第二晶体管T2。
第一晶体管T1以及第二晶体管T2中的每个(即，晶体管T中的每个)可包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的任一个，并且第二端子DE可以是源电极和漏电极中的另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体图案SCL可设置和/或形成在缓冲膜BFL上。晶体管半导体图案SCL可包括可与第一端子SE接触的第一接触区域和可与第二端子DE接触的第二接触区域。第一接触区域与第二接触区域之间的区域可以是沟道区域。晶体管半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等或其组合形成的半导体图案。沟道区域可以是可不掺杂有杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅电极GE可设置和/或形成在晶体管半导体图案SCL上，并且在它们之间插置有栅极绝缘膜GI。栅极绝缘膜GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘膜GI可包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和AlOx的金属氧化物中的至少一种。然而，栅极绝缘膜GI的材料不限于上述实施方式。根据实施方式，栅极绝缘膜GI可由包括有机材料的有机绝缘膜形成。栅极绝缘膜GI可设置为单个膜，或者可设置为两层或更多层的多个膜。第一端子SE和第二端子DE可通过分别穿过第一层间绝缘膜ILD1和栅极绝缘膜GI的接触孔与晶体管半导体图案SCL的第一接触区域和第二接触区域接触。第一层间绝缘膜ILD1可以是包括无机材料的无机绝缘膜。例如，第一层间绝缘膜ILD1可包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)和AlOx的金属氧化物中的至少一种。第一层间绝缘膜ILD1和栅极绝缘膜GI可包括相同的材料，但是本发明不限于此。第一层间绝缘膜ILD1可设置为单个膜，或者可设置为两层或更多层的多个膜。
在上述实施方式中，第一晶体管T1以及第二晶体管T2中的每个(即，晶体管T中的每个)的第一端子SE和第二端子DE可以是连接至晶体管半导体图案SCL的分开的电极。然而，本发明不限于此。根据实施方式，第一晶体管T1以及第二晶体管T2中的每个(即，晶体管T中的每个)的第一端子SE可以是与相应的晶体管半导体图案SCL的沟道区域相邻的第一接触区域和第二接触区域中的一接触区域，并且第一晶体管T1以及第二晶体管T2中的每个(即，晶体管T中的每个)的第二端子DE可以是与相应的晶体管半导体图案SCL的沟道区域相邻的第一接触区域和第二接触区域中的另一接触区域。
在本发明的实施方式中，像素电路部分PCL中所包括的晶体管T可配置为LTPS薄膜晶体管，但是本发明不限于此，并且晶体管T可配置为氧化物半导体薄膜晶体管。已经作为示例描述了晶体管T可以是顶栅结构的薄膜晶体管的情况，但是本发明不限于此。根据实施方式，晶体管T可以是底栅结构的薄膜晶体管。
驱动电压线DVL可设置在第一层间绝缘膜ILD1上，但是本发明不限于此。根据实施方式，驱动电压线DVL可设置在像素电路部分PCL中所包括的绝缘膜中的任何绝缘膜上。第二驱动电源VSS可施加至驱动电压线DVL。在本发明的实施方式中，驱动电压线DVL可以是如图6A至图6E中所示的第二电源线PL2，在子像素SPX中，第二驱动电源VSS可施加至第二电源线PL2。
上述晶体管T上可设置有第二层间绝缘膜ILD2。第二层间绝缘膜ILD2可覆盖晶体管T。第二层间绝缘膜ILD2可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。根据实施方式，第二层间绝缘膜ILD2和第一层间绝缘膜ILD1可包括相同的材料，但是本发明不限于此。第二层间绝缘膜ILD2可设置为单个膜，或者可设置为两层或更多层的多个膜。
保护膜PSV可设置在第二层间绝缘膜ILD2上。保护膜PSV可以以包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜的形式设置。这里，无机绝缘膜可包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)和AlOx的金属氧化物中的至少一种。有机绝缘膜可包括能够透射光的有机绝缘材料。有机绝缘膜可包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
第二层间绝缘膜ILD2和保护膜PSV中的每个可包括暴露晶体管T(具体地，第一晶体管T1)的第二端子DE的一部分的第一接触孔CH1。
像素电路部分PCL可包括位于第二层间绝缘膜ILD2上的第一桥接图案BRP1。
第一桥接图案BRP1可设置在子像素区域PXA中，并且可设置为在厚度方向上与第二子电极SEL2重叠。第一桥接图案BRP1可从第二子电极SEL2的第七区段SEL2-3(参见图11)的点沿着第二方向DR2延伸，这将稍后描述。然而，第一桥接图案BRP1的形状不限于上述实施方式。第一桥接图案BRP1可从发光区域EMA延伸至围绕发光区域EMA定位的外围区域。
第一桥接图案BRP1可通过穿过保护膜PSV的第二接触孔CH2连接至显示元件部分DPL中所包括的第二子电极SEL2。第一桥接图案BRP1可通过穿过第二层间绝缘膜ILD2的第三接触孔CH3连接至驱动电压线DVL(即，第二电源线PL2)。由于第一桥接图案BRP1可连接至驱动电压线DVL(即，第二电源线PL2)，所以施加至驱动电压线DVL(即，第二电源线PL2)的第二驱动电源VSS可传输至第一桥接图案BRP1。
将描述显示元件部分DPL。
每个子像素SPX的显示元件部分DPL可包括第一堤部BNK1、第一子电极SEL1和第二子电极SEL2、接触电极CNE(包括接触电极CNE1、CNE2、CNE3、CNE4)以及设置在发光区域EMA中的发光元件LD。每个子像素SPX的显示元件部分DPL可包括设置在外围区域中的第二堤部BNK2。
第一堤部BNK1可以是支承构件，其支承位于发光区域EMA中的第一子电极SEL1和第二子电极SEL2中的每个，使得从发光元件LD发射的光进一步在显示装置的图像显示方向上行进。第一堤部BNK1可设置和/或形成在保护膜PSV与第一子电极SEL1和第二子电极SEL2之间。例如，在发光区域EMA中，第一堤部BNK1可设置和/或形成在第一子电极SEL1与保护膜PSV之间以及第二子电极SEL2与保护膜PSV之间。
第一堤部BNK1可包括由无机材料形成的无机绝缘膜或由有机材料形成的有机绝缘膜，或其组合。根据实施方式，第一堤部BNK1可包括单个膜的有机绝缘膜和/或单个膜的无机绝缘膜，但本发明不限于此。根据实施方式，第一堤部BNK1可以以其中至少一个有机绝缘膜和至少一个无机绝缘膜可彼此堆叠的多个膜的形式设置。
第一堤部BNK1可具有梯形形状的剖面，该剖面的宽度从保护膜PSV的表面朝上部部分变窄，但是本发明不限于此。根据实施方式，第一堤部BNK1可包括具有半椭圆形或半圆形形状的剖面的弯曲表面，该剖面的宽度从保护膜PSV的表面朝上部部分变窄。在剖面来看，第一堤部BNK1的形状不限于上述实施方式，并且可在能够提高从发光元件LD中的每个发射的光的效率的范围内进行各种改变。相邻的第一堤部BNK1可设置在保护膜PSV上的同一平面上，并且可具有相同的高度。
第二堤部BNK2可围绕每个子像素SPX的发光区域EMA的至少一侧。第二堤部BNK2可以是限定(或划分)两个相邻的子像素SPX的发光区域EMA的结构。例如，第二堤部BNK2可以是像素限定膜。第二堤部BNK2可包括至少一种遮光材料和/或反射材料，以防止在两个相邻的子像素SPX之间发生漏光的漏光缺陷。根据实施方式，第二堤部BNK2上可形成反射材料层以进一步提高从每个子像素SPX发射的光的效率。第二堤部BNK2可设置和/或形成在保护膜PSV上，但是本发明不限于此。根据实施方式，第二堤部BNK2可设置和/或形成在显示元件部分DPL中所包括的绝缘膜中的任何绝缘膜上。根据实施方式，第二堤部BNK2的区域可形成在屏蔽金属层SH上。屏蔽金属层SH可包括不透明金属。不透明金属可包括例如诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属及其合金。
屏蔽金属层SH可设置为在厚度方向上与第一接触孔CH1重叠，第一接触孔CH1将第一晶体管T1的第二端子DE和第一子电极SEL1彼此连接。
如图8中所示，可作为第一电极EL1的一部分的第一子电极SEL1和可作为第二电极EL2的一部分的第二子电极SEL2可设置在其中可设置子像素SPX(例如，第一子像素SPX1)的子像素区域PXA中。第一子电极SEL1和第二子电极SEL2可在保护膜PSV上设置成以一定间距彼此间隔开。
第一子电极SEL1可包括第一区段SEL1-1、第二区段SEL1-2、第三区段SEL1-3和第四区段SEL1-4。
第一区段SEL1-1可在第二方向DR2上延伸。第一区段SEL1-1的一端可通过第一接触孔CH1电连接和/或物理连接至晶体管T(具体地，第一晶体管T1)的第二端子DE的一部分。第一区段SEL1-1的另一端可连接至第二区段SEL1-2。
第二区段SEL1-2可以是上面参照图7描述的多边形形状的闭合环。根据实施方式，该闭合环可具有菱形形状，该菱形形状具有四个弯折点。然而，闭合环的形状不限于此。例如，第一子电极SEL1的第二区段SEL1-2可以是其中可填充闭合环的内腔的结构而不是闭合环结构。
第三区段SEL1-3可以是从第一区段SEL1-1延伸(例如，间断地延伸)的第一电极EL1的一部分。例如，第三区段SEL1-3可设置成与第一区段SEL1-1间隔开并在第二方向DR2上延伸。第三区段SEL1-3的一端可连接至第四区段SEL1-4。
第四区段SEL1-4可设置成沿着第二区段SEL1-2的闭合环形状以一定间距与第二区段SEL1-2间隔开。第四区段SEL1-4可具有沿着上述菱形形状的闭合环的V形形状。第四区段SEL1-4的一端可连接至第一区段SEL1-1的区域，并且第四区段SEL1-4的另一端可连接至第三区段SEL1-3的一端。
第二子电极SEL2可包括第五区段SEL2-1、第六区段SEL2-2、第七区段SEL2-3和第八区段SEL2-4。
第五区段SEL2-1可设置成在平面图中(例如，在第一方向DR1上)以一定距离与第一子电极SEL1的第一区段SEL1-1间隔开，并且可沿着第二方向DR2平行于第一区段SEL1-1延伸。
第六区段SEL2-2可设置成在平面图中以一定距离与第一子电极SEL1的第二区段SEL1-2间隔开，并且可平行于第二区段SEL1-2的闭合环形状延伸。第六区段SEL2-2可沿着第二区段SEL1-2的外形并排延伸。第六区段SEL2-2可具有沿着上述菱形形状的闭合环放置的V形形状。第六区段SEL2-2的一端可连接至第五区段SEL2-1的一端，并且第六区段SEL2-2的另一端可连接至第七区段SEL2-3的一端。
第七区段SEL2-3可从第五区段SEL2-1经由第六区段SEL2-2连续地延伸。第七区段SEL2-3可设置成在平面图中以一定距离与第一子电极SEL1的第三区段SEL1-3间隔开，并且可在与第五区段SEL2-1的延伸方向(例如，第二方向DR2)相同的方向上延伸。
第八区段SEL2-4可设置成以一定间距与第一子电极SEL1的第二区段SEL1-2和第四区段SEL1-4中的每个间隔开。第八区段SEL2-4可具有沿着上述菱形形状的闭合环的V形形状。第八区段SEL2-4的一端可连接至第六区段SEL2-2的一端，并且第八区段SEL2-4的另一端可不连接至第一区段SEL1-1至第四区段SEL1-4和第五区段SEL2-1至第七区段SEL2-3中的任何区段。
在本发明的实施方式中，第一子电极SEL1与第二子电极SEL2之间的间距可相同。因此，发光元件LD可在发光区域EMA中更一致地对准。然而，本发明不限于此。根据实施方式，第一子电极SEL1与第二子电极SEL2之间的间距可彼此不同。
第一子电极SEL1和第二子电极SEL2中的每个可由具有恒定反射率的材料形成，使得从设置在相应区域中的发光元件LD中的每个发射的光可在显示装置的图像显示方向上行进。
第一子电极SEL1和第二子电极SEL2中的每个可由具有恒定反射率的导电材料形成。导电材料可包括不透明金属，不透明金属对于在显示装置的图像显示方向上反射从发光元件LD发射的光是有利的。不透明金属可包括例如诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属及其合金。根据实施方式，第一子电极SEL1和第二子电极SEL2中的每个可包括透明导电材料。透明导电材料可包括导电氧化物(诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)、铟锡锌氧化物(ITZO))、导电聚合物(诸如，PEDOT)等或它们的组合。在第一子电极SEL1和第二子电极SEL2中的每个包括透明导电材料的情况下，还可包括单独的导电层，并且该单独的导电层可由不透明金属形成以用于在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一子电极SEL1和第二子电极SEL2中的每个的材料不限于上述材料。
第一子电极SEL1和第二子电极SEL2中的每个可设置和/或形成为单个膜，但是本发明不限于此。根据实施方式，第一子电极SEL1和第二子电极SEL2中的每个可设置和/或形成为多个膜，在该多个膜中，金属、合金、导电氧化物和导电聚合物中的两种或更多种材料可彼此堆叠。第一子电极SEL1和第二子电极SEL2中的每个可形成为至少两个膜的多个膜，以便在信号(或电压)传输至发光元件LD中的每个的两个端部部分的情况下使由于信号延迟而导致的失真最小化。例如，第一子电极SEL1和第二子电极SEL2中的每个可由其中ITO、Ag和ITO可彼此堆叠(例如，顺序堆叠)的多个膜形成。
如上所述，由于第一子电极SEL1和第二子电极SEL2中的每个可由具有恒定反射率的导电材料形成，所以从发光元件LD中的每个发射的光可被第一子电极SEL1和第二子电极SEL2中的每个反射，并且可在显示装置的图像显示方向上行进。
发光元件LD可并联连接在每个子像素SPX的第一子电极SEL1与第二子电极SEL2之间。并联连接的发光元件LD可配置每个子像素SPX的发光部分EMU。每个子像素SPX的第一子电极SEL1可以是每个子像素SPX的发光部分EMU的阳电极，并且第二子电极SEL2可以是发光部分EMU的阴电极。
在本发明的实施方式中，每个子像素SPX的第一子电极SEL1可通过第一接触孔CH1电连接至每个子像素SPX的像素电路部分PCL中所包括的像素电路144。例如，第一子电极SEL1可通过第一接触孔CH1电连接至像素电路144的晶体管T(具体地，第一晶体管T1)。
在上述实施方式中，发光元件LD中的每个可以是使用无机晶体结构材料的微型发光元件，例如，其尺寸小至约纳米尺度到约微米尺度。例如，发光元件LD中的每个可以是通过蚀刻方法制造的微型发光元件或通过生长方法制造的微型发光元件。然而，发光元件LD的类型、尺寸、形状等可进行各种改变。发光元件LD中的至少两个到数十个可在每个子像素SPX的发光区域EMA中对准和/或设置在每个子像素SPX的发光区域EMA中，但是发光元件LD的数量不限于此。根据实施方式，在每个子像素SPX的发光区域EMA中对准和/或设置在每个子像素SPX的发光区域EMA中的发光元件LD的数量可进行各种改变。
在发光区域EMA中，发光元件LD可沿着第一子电极SEL1的第二区段SEL1-2的外围对准。根据实施方式，发光元件LD可围绕菱形形状的第二区段SEL1-2在第一子电极SEL1的第二区段SEL1-2与第二子电极SEL2的第六区段SEL2-2和第八区段SEL2-4之间以及第一子电极SEL1的第四区段SEL1-4与第二子电极SEL2的第八区段SEL2-4之间径向对准。
根据实施方式，在上述并联连接结构中，还可设置至少一个有缺陷的发光元件(例如，无效光源)，在该有缺陷的发光元件中至少一个反向发光元件LDr以反向方向连接在两个相邻的子电极之间。
发光元件LD可以以分散的形式设置在溶液中，并且可注入到子像素SPX的发光区域EMA中。
在本发明的实施方式中，发光元件LD可通过喷墨印刷方法、狭缝涂布方法或其它各种方法注入到每个子像素SPX的发光区域EMA中。例如，发光元件LD可与挥发性溶剂混合，并通过喷墨印刷方法或狭缝涂布方法提供给每个子像素SPX的发光区域EMA。此时，在施加与位于每个子像素SPX的发光区域EMA中的第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)的情况下，可在第一电极EL1与第二电极EL2之间形成电场，并且因此发光元件LD可在第一电极EL1与第二电极EL2之间对准。在发光元件LD对准之后，可使溶剂挥发或通过其它方法去除溶剂以在第一电极EL1与第二电极EL2之间提供发光元件LD。
在发光元件LD可在每个子像素SPX的发光区域EMA中对准的情况下，第一电极EL1和第二电极EL2可用作对准电极(或对准线)以使发光元件LD对准。例如，第一电极EL1可以是第一对准信号(或第一对准电压)可施加至的第一对准电极，并且第二电极EL2可以是第二对准信号(或第二对准电压)可施加至的第二对准电极。
例如，第一子电极SEL1可以是第一对准电极，并且第二子电极SEL2可以是第二对准电极。第一对准信号和第二对准信号可具有不同的电压电平。在相应的对准信号施加至第一电极EL1和第二电极EL2的情况下，可在第一电极EL1与第二电极EL2之间形成电场。发光元件LD可通过形成在两个相邻的子电极之间的电场而在子像素SPX的发光区域EMA中对准。
在发光元件LD可在每个子像素SPX的发光区域EMA中对准之后，第一子电极SEL1和第二子电极SEL2可用作用于驱动发光元件LD的驱动电极。
在本发明的实施方式中，在将每个子像素SPX的发光区域EMA中的发光元件LD对准的步骤中，通过控制施加至第一电极EL1和第二电极EL2中的每个的对准信号(或对准电压)或者通过形成磁场，可控制提供给发光区域EMA的发光元件LD相对地偏转。例如，在将发光元件LD对准的步骤中，通过控制对准信号的波形、在发光区域EMA中形成磁场等，可控制发光元件LD使得以正向方向布置的发光元件LD的数量大于以与正向方向相反的方向布置的反向发光元件LDr的数量，其中，以正向方向布置的发光元件LD中的每个的两个端部部分EP1和EP2中的一端部部分面对第一对准电极，并且其另一端部部分面对第二对准电极。
发光元件LD中的每个可包括电连接至彼此相邻的两个子电极中的一子电极(例如，第一子电极SEL1)的第一端部部分EP1和电连接至两个相邻子电极中的另一子电极(例如，第二子电极SEL2)的第二端部部分EP2。在本发明的实施方式中，每个发光元件LD的第一端部部分EP1可以是包括n型半导体层的第一半导体层11，并且第二端部部分EP2可以是包括p型半导体层的第二半导体层13。例如，在子像素SPX的发光区域EMA中，每个发光元件LD可以以正向方向连接在两个相邻的子电极之间。如上所述，以正向方向连接在两个相邻的子电极之间的发光元件LD可以以上述平行结构配置有效光源中的每个。
发光元件LD中的每个的第一端部部分EP1可连接(例如，直接连接)至两个相邻子电极中的一子电极(例如，第一子电极SEL1)，或者可通过接触电极CNE(例如，接触电极CNE1和CNE4)连接至该一子电极。发光元件LD中的每个的第二端部部分EP2可连接(例如，直接连接)至两个相邻子电极中的另一子电极(例如，第二子电极SEL2)，或者可通过接触电极CNE(例如，接触电极CNE2和CNE3)电连接至该另一子电极。
上述发光元件LD可在保护膜PSV上设置在相邻的第一子电极SEL1与第二子电极SEL2之间。第一绝缘膜INS1可设置在发光元件LD中的每个与保护膜PSV之间以稳定地支承发光元件LD。
第一绝缘膜INS1可填充发光元件LD中的每个与保护膜PSV之间的空间，以稳定地支承发光元件LD，并且可防止发光元件LD与保护膜PSV分离。
在每个子像素SPX的发光区域EMA中，第一绝缘膜INS1可暴露第一子电极SEL1和第二子电极SEL2中的每个的一区域，并且可覆盖除了被暴露的区域之外的其余区域。这里，接触电极CNE可设置和/或形成在子电极中的每个的被暴露的区域上，并且因此，子电极中的每个和接触电极CNE可彼此电连接和/或物理连接。
第一绝缘膜INS1可包括由无机材料形成的无机绝缘膜或由有机材料形成的有机绝缘膜。在本发明的实施方式中，第一绝缘膜INS1可由无机绝缘膜形成，这可有利于保护发光元件LD不受每个像素PXL的像素电路部分PCL的影响，但本发明不限于此。根据实施方式，第一绝缘膜INS1可由有机绝缘膜形成，这可有利于使发光元件LD的支承表面平坦化。
发光元件LD中的每个上可设置和/或形成有第二绝缘膜INS2。第二绝缘膜INS2可设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并将发光元件LD中的每个的端部部分EP1和EP2暴露于外部。第二绝缘膜INS2可以以独立的图案形成在每个像素PXL的发光区域EMA中，但是本发明不限于此。
第二绝缘膜INS2可由单个膜或多个膜配置，并且可包括无机绝缘膜或有机绝缘膜或其组合，其中，无机绝缘膜包括至少一种无机材料，有机绝缘膜包括至少一种有机材料。第二绝缘膜INS2可固定在每个像素PXL的发光区域EMA中对准的发光元件LD中的每个。在本发明的实施方式中，第二绝缘膜INS2可包括无机绝缘膜，其可有利于保护发光元件LD中的每个的有源层12免受外部氧气、湿气等的影响。然而，本发明不限于此。第二绝缘膜INS2可根据发光元件LD所应用的显示装置的设计条件等而包括有机绝缘膜，该有机绝缘膜包括有机材料。
在本发明的实施方式中，在每个子像素SPX的发光区域EMA中可能完成发光元件LD的对准之后，通过在发光元件LD上形成第二绝缘膜INS2，可防止发光元件LD与对准位置分离。
在本发明的实施方式中，第二绝缘膜INS2可形成在发光元件LD上，使得发光元件LD中的每个的有源层12不与外部导电材料接触。第二绝缘膜INS2可仅覆盖发光元件LD中的每个的表面的一部分，以将发光元件LD中的每个的端部部分EP1和EP2暴露于外部。此外，第二绝缘膜INS2还可填充在第一绝缘膜INS1与发光元件LD之间的空的空间中。
接触电极CNE可设置和/或形成在第二绝缘膜INS2上。
设置在发光区域EMA中的发光元件LD上的第二绝缘膜INS2上可设置和/或形成有第一接触电极CNE1和第二接触电极CNE2。
根据实施方式，第一接触电极CNE1可设置在发光元件LD和第二绝缘膜INS2上。第一接触电极CNE1和第二绝缘膜INS2上可设置有第三绝缘膜INS3。第二接触电极CNE2可设置在发光元件LD、第二绝缘膜INS2和第三绝缘膜INS3上。第三绝缘膜INS3可由单个膜或多个膜配置(类似于第二绝缘膜INS2)，并且可包括无机绝缘膜或有机绝缘膜或其组合，其中，无机绝缘膜包括至少一种无机材料，有机绝缘膜包括至少一种有机材料。第一接触电极CNE1和第二接触电极CNE2可通过第二绝缘膜INS2和第三绝缘膜INS3彼此电分离和/或物理分离。
第二接触电极CNE2和第三绝缘膜INS3上可设置和/或形成有封装膜ENC。封装膜ENC可覆盖每个子像素SPX中所包括的像素电路部分PCL和显示元件部分DPL。封装膜ENC可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。例如，封装膜ENC可具有其中至少一个无机膜和至少一个有机膜可交替地彼此堆叠的结构。
在下文中，将描述其它实施方式。在以下实施方式中，将省略或简化与已经描述的实施方式相同的配置，并且将描述不同之处。
图11和图12是示意性地示出图5的显示装置中所包括的子像素的另一示例的示图。
参照图11和图12，图11和图12中所示的实施方式与图8至图10中所示的实施方式之间的区别在于：如图11中所示的第二区段SEL1-2的闭合环的形状可以是具有六个顶点的六边形形状，并且如图12中所示的第二区段SEL1-2的闭合环的形状可以是具有八个顶点的八边形形状。
具体地，图11和图12中所示的第一子电极SEL1可包括第一区段SEL1-1、第二区段SEL1-2、第三区段SEL1-3和第四区段SEL1-4。
第一区段SEL1-1可在第二方向DR2上延伸。第一区段SEL1-1的一端可通过第一接触孔CH1电连接和/或物理连接至晶体管T(具体地，第一晶体管T1)的第二端子DE的一部分。第一区段SEL1-1的另一端可连接至第二区段SEL1-2。
第二区段SEL1-2可以是上面参照图7描述的多边形形状的闭合环。根据实施方式，该闭合环可具有六边形形状或八边形形状，其中，六边形形状具有六个顶点，八边形形状具有八个顶点。然而，闭合环的形状不限于此。例如，第一子电极SEL1的第二区段SEL1-2可以是其中可填充闭合环的内腔的结构而不是闭合环结构。
第三区段SEL1-3可以是第一电极EL1的从第一区段SEL1-1间断地延伸的部分。例如，第三区段SEL1-3可设置成与第一区段SEL1-1间隔开并在第二方向DR2上延伸。第三区段SEL1-3的一端可连接至第四区段SEL1-4。
第四区段SEL1-4可设置成沿着第二区段SEL1-2的闭合环形状以一定间距与第二区段SEL1-2间隔开。第四区段SEL1-4可具有围绕上述六边形形状或八边形形状的闭合环的形状。第四区段SEL1-4的一端可连接至第一区段SEL1-1的区域，并且第四区段SEL1-4的另一端可连接至第三区段SEL1-3的一端。
第二子电极SEL2可包括第五区段SEL2-1、第六区段SEL2-2、第七区段SEL2-3和第八区段SEL2-4。
第五区段SEL2-1可设置成在平面图中以一定距离与第一子电极SEL1的第一区段SEL1-1间隔开，并且可沿着第二方向DR2平行于第一区段SEL1-1延伸。
第六区段SEL2-2可设置成在平面图中以一定距离与第一子电极SEL1的第二区段SEL1-2间隔开，并且可平行于第二区段SEL1-2的闭合环形状延伸。第六区段SEL2-2可具有围绕上述六边形形状或八边形形状的闭合环的形状。第六区段SEL2-2的一端可连接至第五区段SEL2-1的一端，并且第六区段SEL2-2的另一端可连接至第七区段SEL2-3的一端。
第七区段SEL2-3可从第五区段SEL2-1经由第六区段SEL2-2连续地延伸。第七区段SEL2-3可设置成在平面图中以一定距离与第一子电极SEL1的第三区段SEL1-3间隔开，并且可沿着第二方向DR2平行于第五区段SEL2-1延伸。
第八区段SEL2-4可设置成在第一子电极SEL1的第二区段SEL1-2和第四区段SEL1-4之间以一定间距与第一子电极SEL1的第二区段SEL1-2和第四区段SEL1-4间隔开。第八区段SEL2-4可具有围绕上述六边形形状或八边形形状的闭合环的形状。第八区段SEL2-4的一端可连接至第六区段SEL2-2的一端，并且第八区段SEL2-4的另一端可不连接至第一区段SEL1-1至第四区段SEL1-4和第五区段SEL2-1至第七区段SEL2-3中的任何区段。
在发光区域EMA中，发光元件LD可沿着第一子电极SEL1的第二区段SEL1-2的外围对准。根据实施方式，发光元件LD可围绕六边形形状或八边形形状的第二区段SEL1-2在第一子电极SEL1的第二区段SEL1-2与第二子电极SEL2的第六区段SEL2-2和第八区段SEL2-4之间以及第一子电极SEL1的第四区段SEL1-4与第二子电极SEL2的第八区段SEL2-4之间径向对准。
子像素区域PXA的剖面结构可与图9和图10中所示的结构相同，并且因此省略重复的描述。
图13是示意性地示出图5的显示装置中所包括的子像素的又一示例的图。图14是沿着图13的线III-III'截取的示意性剖视图。
参照图13和图14，图13和图14中所示的实施方式与图8至图10中所示的实施方式之间的区别在于：如图13中所示的第一子电极SEL1_1的第二区段SEL1_1-2的闭合环中的空腔中可包括第二子电极SEL2_1的第九区段SEL2_1-5和第二桥接图案。
具体地，图13和图14中所示的第一子电极SEL1_1可包括第一区段SEL1_1-1、第二区段SEL1_1-2、第三区段SEL1_1-3和第四区段SEL1_1-4。
第一区段SEL1_1-1可在第二方向DR2上延伸。第一区段SEL1_1-1的一端可通过第一接触孔CH1电连接和/或物理连接至晶体管T(具体地，第一晶体管T1)的第二端子DE的一部分。第一区段SEL1_1-1的另一端可连接至第二区段SEL1_1-2。
第二区段SEL1_1-2可以是上面参照图7描述的多边形形状的闭合环。根据实施方式，该闭合环可具有菱形形状，该菱形形状具有四个弯折点。然而，闭合环的形状不限于此。例如，第一子电极SEL1_1的第二区段SEL1_1-2可以是其中可填充闭合环的内腔的结构而不是闭合环结构。
第三区段SEL1_1-3可以是第一电极EL1的从第一区段SEL1_1-1间断地延伸的部分。例如，第三区段SEL1_1-3可设置成与第一区段SEL1_1-1间隔开并在第二方向DR2上延伸。第三区段SEL1_1-3的一端可连接至第四区段SEL1_1-4。
第四区段SEL1_1-4可设置成沿着第二区段SEL1_1-2的闭合环形状以一定间距与第二区段SEL1_1-2间隔开。第四区段SEL1_1-4可具有沿着上述菱形形状的闭合环形状的V形形状。第四区段SEL1_1-4的一端可连接至第一区段SEL1_1-1的区域，并且第四区段SEL1_1-4的另一端可连接至第三区段SEL1_1-3的一端。
第二子电极SEL2_1可包括第五区段SEL2_1-1、第六区段SEL2_1-2、第七区段SEL2_1-3、第八区段SEL2_1-4和第九区段SEL2_1-5。
第五区段SEL2_1-1可设置成在平面图中以一定距离与第一子电极SEL1_1的第一区段SEL1_1-1间隔开，并且可沿着第二方向DR2平行于第一区段SEL1_1-1延伸。
第六区段SEL2_1-2可设置成在平面图中以一定距离与第一子电极SEL1_1的第二区段SEL1_1-2间隔开，并且可平行于第二区段SEL1_1-2的闭合环形状延伸。第六区段SEL2_1-2可具有沿着菱形形状的闭合环的V形形状。第六区段SEL2_1-2的一端可连接至第五区段SEL2_1-1的一端，并且第六区段SEL2_1-2的另一端可连接至第七区段SEL2_1-3的一端。
第七区段SEL2_1-3可从第五区段SEL2_1-1经由第六区段SEL2_1-2连续地连接。第七区段SEL2_1-3可设置成在平面图中以一定距离与第一子电极SEL1_1的第三区段SEL1_1-3间隔开，并且可沿着第二方向DR2平行于第五区段SEL2_1-1延伸。
第八区段SEL2_1-4可设置成以一定距离与第一子电极SEL1_1的第二区段SEL1_1-2和第四区段SEL1_1-4中的每个间隔开。第八区段SEL2_1-4可具有沿着上述菱形形状的闭合环的V形形状。第八区段SEL2_1-4的一端可连接至第六区段SEL2_1-2的一端，并且第八区段SEL2_1-4的另一端可不连接至第一区段SEL1_1-1至第四区段SEL1_1-4和第五区段SEL2_1-1至第七区段SEL2_1-3中的任何区段。
第九区段SEL2_1-5可设置在第一子电极SEL1_1的第二区段SEL1_1-2的内腔中。第九区段SEL2_1-5可以以一定间距与第二区段SEL1_1-2间隔开。第九区段SEL2_1-5可具有与第二区段SEL1_1-2的闭合环形状相同的形状。第九区段SEL2_1-5可以是不与第五区段SEL2_1-1至第八区段SEL2_1-4中的全部连接的岛形状。
下文中，将描述子像素区域PXA的剖面结构。
像素电路部分PCL可包括位于第二层间绝缘膜ILD2上的第二桥接图案BRP2。
第二桥接图案BRP2可设置在子像素区域PXA中，并且可大致沿着第二方向DR2延伸。然而，第二桥接图案BRP2的形状不限于上述实施方式。第二桥接图案BRP2可从发光区域EMA延伸到位于发光区域EMA周围的外围区域。
第二桥接图案BRP2可通过穿过保护膜PSV的第二接触孔CH2电连接至显示元件部分DPL中所包括的第二子电极SEL2。第二桥接图案BRP2可通过穿过第二层间绝缘膜ILD2的第三接触孔CH3电连接至驱动电压线DVL(即，第二电源线PL2)。由于第二桥接图案BRP2可电连接至驱动电压线DVL(即，第二电源线PL2)，所以施加至驱动电压线DVL(即，第二电源线PL2)的第二驱动电源VSS可传输至第二桥接图案BRP2。
第二桥接图案BRP2可通过穿过保护膜PSV的第四接触孔CH4电连接至显示元件部分DPL中所包括的第二子电极SEL2_1的第九区段SEL2_1-5。因此，驱动电流还可流过岛形状的第九区段SEL2_1-5，第九区段SEL2_1-5可不连接至第五区段SEL2_1-1至第八区段SEL2_1-4中的全部区段。
本领域技术人员将理解，本发明可以在不改变其技术精神或基本特征的情况下以其它特定形式实施。因此，应当理解，上述实施方式在所有方面都是说明性的而不是限制性的。本发明的范围由所附权利要求而不是上述详细描述限定，并且旨在从权利要求及其等同的含义和范围得出的所有改变和修改都包括在本发明的范围内。

Claims (20)

1.显示装置，包括：
基板，包括显示区域和非显示区域；以及
像素，设置在所述显示区域中，所述像素各自包括：
第一电极；
第二电极，与所述第一电极间隔开；以及
发光元件，设置在所述第一电极与所述第二电极之间，
其中，所述第一电极各自在一些区段中包括多边形形状的闭合环。
2.根据权利要求1所述的显示装置，其中，所述多边形形状的所述闭合环是菱形、六边形和八边形中的任一种。
3.根据权利要求1所述的显示装置，其中，所述第一电极各自包括：
第一区段；
第二区段，连接至所述第一区段的一端，并且具有所述多边形形状的所述闭合环；
第三区段，从所述第一区段间断地延伸；以及
第四区段，具有连接至所述第一区段的区域的一端和连接至所述第三区段的一端的另一端，所述第四区段沿着所述第二区段的外形与所述第二区段间隔开。
4.根据权利要求3所述的显示装置，其中，所述第二电极各自包括：
第五区段；
第六区段，连接至所述第五区段的一端，并且沿着所述第二区段的所述外形延伸；
第七区段，从所述第五区段经由所述第六区段连续地延伸；以及
第八区段，在所述第二区段和所述第四区段之间沿着所述第二区段的所述外形与所述第二区段和所述第四区段中的每个间隔开。
5.根据权利要求4所述的显示装置，其中，所述发光元件设置在所述第二区段与所述第六区段之间、所述第二区段与所述第八区段之间以及所述第四区段与所述第八区段之间。
6.根据权利要求5所述的显示装置，其中，所述发光元件相对于所述第二区段径向地设置。
7.根据权利要求4所述的显示装置，其中，所述第二电极各自包括与所述第二区段间隔开的第九区段，所述第九区段具有设置在所述第二区段的所述闭合环内侧的岛形状。
8.根据权利要求7所述的显示装置，其中，所述发光元件在所述第二区段与所述第九区段之间相对于所述第二区段径向地设置。
9.根据权利要求1所述的显示装置，其中，所述发光元件各自包括：
第一半导体层；
第二半导体层；以及
有源层，设置在所述第一半导体层与所述第二半导体层之间，其中，
所述第一半导体层包括n型半导体层，以及
所述第二半导体层包括p型半导体层。
10.根据权利要求1所述的显示装置，其中，所述像素以pentile结构布置。
11.显示装置，包括：
基板；
像素电路部分，设置在所述基板上；以及
显示元件部分，设置在所述像素电路部分上，
其中，所述显示元件部分包括像素，所述像素包括：
第一电极；
第二电极，与所述第一电极间隔开；以及
发光元件，设置在所述第一电极与所述第二电极之间，
其中，所述第一电极各自在一些区段中包括多边形形状的闭合环。
12.根据权利要求11所述的显示装置，其中，所述像素电路部分包括驱动晶体管、开关晶体管、电容器和驱动电压线。
13.根据权利要求12所述的显示装置，其中，所述第一电极各自包括：
第一区段；
第二区段，连接至所述第一区段的一端，并且具有所述多边形形状的所述闭合环；
第三区段，从所述第一区段间断地延伸；以及
第四区段，具有连接至所述第一区段的区域的一端和连接至所述第三区段的一端的另一端，所述第四区段沿着所述第二区段的外形与所述第二区段间隔开。
14.根据权利要求13所述的显示装置，其中，所述第二电极各自包括：
第五区段；
第六区段，连接至所述第五区段的一端，并且沿着所述第二区段的所述外形延伸；
第七区段，从所述第五区段经由所述第六区段连续地延伸；以及
第八区段，在所述第二区段和所述第四区段之间沿着所述第二区段的所述外形与所述第二区段和所述第四区段中的每个间隔开。
15.根据权利要求14所述的显示装置，其中，所述发光元件设置在所述第二区段与所述第六区段之间、所述第二区段与所述第八区段之间以及所述第四区段与所述第八区段之间。
16.根据权利要求15所述的显示装置，其中，所述发光元件相对于所述多边形形状的所述第二区段径向地设置。
17.根据权利要求14所述的显示装置，其中，
所述像素电路部分包括第一桥接图案，
所述第一区段的所述一端通过第一接触孔连接至所述驱动晶体管的电极，
所述第七区段通过第二接触孔连接至所述第一桥接图案，以及
所述第一桥接图案通过第三接触孔连接至所述驱动电压线。
18.根据权利要求14所述的显示装置，其中，所述第二电极还包括与所述第二区段间隔开的第九区段，所述第九区段具有岛形状，所述岛形状设置在形成所述第二区段的所述多边形形状的所述闭合环内侧。
19.根据权利要求18所述的显示装置，其中，所述发光元件在所述第二区段与所述第九区段之间相对于所述多边形形状的所述第二区段径向地设置。
20.根据权利要求18所述的显示装置，其中，
所述像素电路部分包括第二桥接图案，
所述第七区段通过第二接触孔连接至所述第二桥接图案，
所述第二桥接图案通过第三接触孔连接至所述驱动电压线，以及
所述第九区段通过第四接触孔连接至所述第二桥接图案。
CN202011180358.9A 2019-11-01 2020-10-29 显示装置 Pending CN112786654A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0138734 2019-11-01
KR1020190138734A KR20210053391A (ko) 2019-11-01 2019-11-01 표시 장치

Publications (1)

Publication Number Publication Date
CN112786654A true CN112786654A (zh) 2021-05-11

Family

ID=75688047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011180358.9A Pending CN112786654A (zh) 2019-11-01 2020-10-29 显示装置

Country Status (3)

Country Link
US (2) US11462518B2 (zh)
KR (1) KR20210053391A (zh)
CN (1) CN112786654A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210053391A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치
KR20210143969A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
KR20220036464A (ko) * 2020-09-15 2022-03-23 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치와 그의 제조 방법
KR20230020043A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP2013131744A (ja) * 2011-11-25 2013-07-04 Citizen Electronics Co Ltd 発光素子の実装方法及び発光素子を有する発光装置
CN105453284B (zh) 2013-07-09 2018-03-20 Psi株式会社 超小型发光二极管电极组件及其制造方法
US10361344B2 (en) * 2014-12-11 2019-07-23 Citizen Electronics Co., Ltd. Light emitting device
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR102625859B1 (ko) 2016-04-19 2024-01-17 삼성디스플레이 주식회사 표시 모듈, 이를 포함하는 전자 시계, 및 이를 포함하는 전자 장치
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180055021A (ko) 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
JP6556417B1 (ja) * 2017-12-26 2019-08-07 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20210053391A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20210053391A (ko) 2021-05-12
US11923346B2 (en) 2024-03-05
US20210134768A1 (en) 2021-05-06
US20220415864A1 (en) 2022-12-29
US11462518B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
US11990579B2 (en) Display device and method of fabricating the same
US11923346B2 (en) Display device
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN113692648A (zh) 显示装置及制造显示装置的方法
EP3968383A1 (en) Pixel and display device comprising same
CN112913021A (zh) 显示设备
US20230006119A1 (en) Display device and method for manufacturing same
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
EP4047658A1 (en) Display device and method for manufacturing same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN113488506A (zh) 显示设备及制造显示设备的方法
EP3998635A1 (en) Pixel, display device having same and production method therefor
EP4057355A1 (en) Display device and method for manufacturing same
EP3958318A1 (en) Display device and method for manufacturing same
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
US11785824B2 (en) Display device and manufacturing method thereof
US20230352455A1 (en) Display device
CN113644093A (zh) 像素和包括像素的显示装置
KR20210075291A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination