CN115485845A - 像素、包括像素的显示设备和制造显示设备的方法 - Google Patents

像素、包括像素的显示设备和制造显示设备的方法 Download PDF

Info

Publication number
CN115485845A
CN115485845A CN202180030087.5A CN202180030087A CN115485845A CN 115485845 A CN115485845 A CN 115485845A CN 202180030087 A CN202180030087 A CN 202180030087A CN 115485845 A CN115485845 A CN 115485845A
Authority
CN
China
Prior art keywords
electrode
light emitting
contact
disposed
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180030087.5A
Other languages
English (en)
Inventor
任铉德
吴元植
李元镐
姜锺赫
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115485845A publication Critical patent/CN115485845A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的实施方式的像素可以包括：第一区域和第二区域，在第一方向上分隔开；第1‑1电极和第2‑1电极，设置在第一区域中并在与第一方向不同的第二方向上间隔开；第1‑2电极和第2‑2电极，设置在第二区域中并在第二方向上间隔开；多个发光器件，布置在第1‑1电极和第2‑1电极之间以及第1‑2电极和第2‑2电极之间；接触电极，分别布置在第1‑1电极和第2‑1电极以及第1‑2电极和第2‑2电极上；绝缘层，设置在第1‑1电极和第2‑1电极以及第1‑2电极和第2‑2电极与接触电极之间，并包括暴露第1‑1电极的一部分的第一开口；以及第一中间电极，连接第2‑1电极上的接触电极和第1‑2电极上的接触电极。

Description

像素、包括像素的显示设备和制造显示设备的方法
技术领域
本公开涉及像素、包括像素的显示装置和制造显示装置的方法。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息媒介的需求的增加，对显示装置的需求和商业化还在继续。
发明内容
技术问题
本公开的方面是提供包括发射单元的像素，发射单元通过在连续的串联级之间设置中间电极(或桥接电极)来形成多个串联级而不增加对准电极(或对准线)的数量。
此外，本公开的方面是提供能够改善发光元件的光输出效率的像素。
此外，本公开的方面是提供可以容易地实现高分辨率的显示装置。
此外，本公开的方面是提供制造上述显示装置的方法。
技术解决方案
根据本公开的实施方式，像素可以包括：第一区域和第二区域，在第一方向上分隔开；第(1-1)电极和第(2-1)电极，设置在第一区域中并且在与第一方向不同的第二方向上间隔开；第(1-2)电极和第(2-2)电极，设置在第二区域中并且在第二方向上间隔开；多个发光元件，设置在第(1-1)电极和第(2-1)电极之间以及第(1-2)电极和第(2-2)电极之间；接触电极，分别设置在第(1-1)电极和第(2-1)电极以及第(1-2)电极和第(2-2)电极上；绝缘层，设置在第(1-1)电极和第(2-1)电极以及第(1-2)电极和第(2-2)电极中的每个与接触电极之间，并且包括暴露第(1-1)电极的一部分的第一开口；以及第一中间电极，连接第(2-1)电极上的接触电极和第(1-2)电极上的接触电极。这里，绝缘层可以完全覆盖第(2-1)电极和第(1-2)电极。
在实施方式中，绝缘层还可以包括暴露第(2-2)电极的一部分的第二开口。
在实施方式中，第(1-1)电极可以通过第一开口直接接触第(1-1)电极上的接触电极，以及第(2-2)电极可以通过第二开口直接接触第(2-2)电极上的接触电极。
在实施方式中，第(2-1)电极可以与第(2-1)电极上的接触电极电绝缘，以及第(1-2)电极可以与第(1-2)电极上的接触电极电绝缘。
在实施方式中，第一中间电极可以设置在第一区域和第二区域之间。第一中间电极可以和第(2-1)电极上的接触电极彼此一体化，或者第一中间电极可以和第(1-2)电极上的接触电极彼此一体化。
在实施方式中，第(1-1)电极上的接触电极、第(2-1)电极上的接触电极、第(1-2)电极上的接触电极、第(2-2)电极上的接触电极和中间电极可以设置在相同的层上。
在实施方式中，第(1-1)电极和第(1-2)电极可以在第一方向上延伸并且可以在第一区域和第二区域之间彼此连接。第(2-1)电极和第(2-2)电极可以在第一方向上延伸并且可以在第一区域和第二区域之间彼此连接。
在实施方式中，第(1-1)电极可以是阳极电极，并且第(2-2)电极可以是阴极电极。
在实施方式中，多个发光元件可以包括：多个第一发光元件，在第一区域中设置在第(1-1)电极和第(2-1)电极之间；以及多个第二发光元件，在第二区域中设置在(1-2)电极和第(2-2)电极之间。
在实施方式中，多个第一发光元件可以形成在第(1-1)电极和第(2-1)电极之间并联连接的第一串联级，以及多个第二发光元件可以形成在第(1-2)电极和第(2-2)电极之间并联连接的第二串联级。
在实施方式中，像素还可以包括：第三区域，在第一方向上定位在第二区域的下端处。这里，第三区域可以包括：第(1-3)电极和第(2-3)电极，在第二方向上间隔开；多个第三发光元件，设置在第(1-3)电极和第(2-3)电极之间；接触电极，分别设置在第(1-3)电极和第(2-3)电极上；绝缘层，设置在第(1-3)电极和第(2-3)电极中的每个与接触电极之间，并且包括暴露第(2-3)电极的一部分的第二开口；以及第二中间电极，连接第(2-2)电极上的接触电极和第(1-3)电极上的接触电极。
在实施方式中，绝缘层可以完全覆盖第(2-2)电极和第(1-3)电极。
在实施方式中，第(1-1)电极可以通过第一开口直接接触第(1-1)电极上的接触电极，以及第(2-3)电极可以通过第二开口直接接触第(2-3)电极上的接触电极。
在实施方式中，第二中间电极可以和第(2-2)电极上的接触电极彼此一体地化，或者第二中间电极可以和第(1-3)电极上的接触电极彼此一体化。
在实施方式中，多个第一发光元件可以形成在第(1-1)电极和第(2-1)电极之间并联连接的第一串联级，多个第二发光元件可以形成在第(1-2)电极和第(2-2)电极之间并联连接的第二串联级，以及多个第三发光元件可以形成在第(1-3)电极和第(2-3)电极之间并联连接的第三串联级。
在实施方式中，第(1-1)电极可以是阳极电极，并且第(2-3)电极可以是阴极电极。
在实施方式中，在第一区域中，第(1-1)电极和第(2-1)电极中的一个电极可以具有圆形形状，并且另一电极可以具有围绕所述一个电极的周边的形状。此外，在第二区域中，第(1-2)电极和第(2-2)电极中的一个电极可以具有圆形形状，并且另一电极可以具有围绕所述一个电极的周边的形状。
根据实施方式，显示装置可以包括：多个像素，设置在衬底上。多个像素中的每个可以包括：第一区域和第二区域，在第一方向上分隔开；第(1-1)电极和第(2-1)电极，设置在第一区域中并且在与第一方向不同的第二方向上间隔开；第(1-2)电极和第(2-2)电极，设置在第二区域中并且在第二方向上间隔开；多个第一发光元件，设置在第(1-1)电极和第(2-1)电极之间；多个第二发光元件，设置在第(1-2)电极和第(2-2)电极之间；设置在第(1-1)电极上的第一接触电极、设置在第(2-1)电极上的第二接触电极、设置在第(1-2)电极上的第三接触电极以及设置在第(2-2)电极上的第四接触电极；绝缘层，分别设置在第(1-1)电极和第一接触电极之间、第(2-1)电极和第二接触电极之间、第(1-2)电极和第三接触电极之间以及第(2-2)电极和第四接触电极之间；以及中间电极，连接第二接触电极和第三接触电极。
在实施方式中，绝缘层可以包括暴露第(1-1)电极的一部分的第一开口和暴露第(2-2)电极的一部分的第二开口。这里，绝缘层可以完全覆盖第(2-1)电极和第(1-2)电极。
在实施方式中，第(1-1)电极可以是阳极电极，并且第(2-2)电极可以是阴极电极。
上述显示装置可以通过设置包括具有在第一方向上分隔开的第一区域和第二区域的像素区域的每个像素来制造。这里，设置像素可以包括：在第一区域中形成在与第一方向不同的第二方向上间隔开的第(1-1)电极和第(2-1)电极，并且在第二区域中形成在第二方向上间隔开的第(1-2)电极和第(2-2)电极；在第(1-1)电极和第(2-1)电极以及第(1-2)电极和第(2-2)电极上形成绝缘材料层；在绝缘材料层上对准发光元件；通过去除绝缘材料层的一部分形成绝缘层，该绝缘层包括暴露第(1-1)电极的一部分的第一开口和暴露第(2-2)电极的一部分的第二开口；以及分别在第(1-1)电极和第(2-1)电极以及第(1-2)电极和第(2-2)电极上形成接触电极，并且形成连接第(2-1)电极上的接触电极和第(1-2)电极上的接触电极的中间电极。这里，绝缘层可以完全覆盖第(2-1)电极和第(1-2)电极。此外，第(2-1)电极可以与第(2-1)电极上的接触电极电绝缘，并且第(1-2)电极可以与第(1-2)电极上的接触电极电绝缘。
有益效果
根据本公开的实施方式，中间电极可以设置在两个连续的串联级之间，先前串联级的第一对准电极的一区域可以直接与一接触电极连接，后续串联级的第二对准电极的一区域可以直接连接到另一接触电极，并且第一对准电极和第二对准电极中的每个的剩余区域可以用绝缘层覆盖，以将每个像素的发射单元配置成串联/并联混合结构，而不增加对准电极的数量。因此，可以提供具有改进的光输出效率的像素和包括该像素的显示装置。
此外，根据本公开的实施方式，可以提供能够容易地实现高分辨率的显示装置。
此外，根据本公开的实施方式，可以提供制造上述显示装置的方法。
根据本公开的实施方式的效果不受以上内容的限制，并且附加的各种效果包括在本说明书中。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是图1a的发光元件的剖视图。
图2a是示意性地示出根据本公开的另一实施方式的发光元件的立体图。
图2b是图2a的发光元件的剖视图。
图3a是示意性地示出根据本公开的另一实施方式的发光元件的立体图。
图3b是图3a的发光元件的剖视图。
图4a是示意性地示出根据本公开的又一实施方式的发光元件的立体图。
图4b是图4a的发光元件的剖视图。
图5是示出根据本公开的实施方式的显示装置的图，并且是显示装置的示意性平面图，特别地，使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个发光元件作为发光源。
图6a至图6e是示出根据各种实施方式的包括在图5中所示的一个像素中的组件之间的电连接关系的电路图。
图7a和图7b是示出根据另一实施方式的包括在图5中所示的一个像素中的组件的电连接关系的电路图。
图8是示意性地示出图5中所示的像素中的像素的平面图。
图9是仅示出图8的第一电极和第二电极、接触电极、发光元件和开口的平面图。
图10是沿着图8的线I-I’截取的剖视图。
图11是沿着图8的线II-II’截取的剖视图。
图12是根据另一实施方式的作为图11中所示的第一堤图案的实施例的与图8的线II-II’对应的剖视图。
图13是根据另一实施方式的作为图11中所示的第二接触电极的实施例的与图8的线II-II’对应的剖视图。
图14是沿着图8的线III-III’截取的剖视图。
图15是示出根据本公开的实施方式的流过像素的驱动电流的平面图，并且示出了例如流过图8的像素的驱动电流的流动。
图16a至图16g是依次示出制造图8中所示的像素的方法的示意性平面图。
图17a至图17h是依次示出制造图10中所示的像素的方法的示意性剖视图。
图18a至图18c示意性地示出了根据本公开的另一实施方式的像素，并且是仅包括显示元件层的部分配置的像素的示意性平面图。
图19示意性地示出了根据本公开的又一实施方式的像素，并且是仅包括显示元件层的部分配置的像素的示意性平面图。
具体实施方式
由于本公开可以以各种方式修改并且具有各种形式，因此将在附图中示出特定实施方式并将在说明书中进行详细描述。然而，应当理解，本公开不旨在限于所公开的特定形式，并且本公开包括在本公开的技术范围内的所有修改、等同物和替代。
在描述每个附图时，相同的参考标记用于相同的组件。在附图中，为了本公开的清楚起见，可以例如从实际尺寸放大地示出结构的尺寸。可以使用术语“第一”、“第二”等来描述各种组件，但组件不应受这些术语的限制。这些术语仅用于将一个组件与另一组件区分开的目的。例如，在不背离本公开的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件也可以被称为第一组件。
应当理解，在本申请中，术语“包括”、“具有”等用于指定在说明书中描述的特征、数量、步骤、操作、组件、部分或其组合，但不排除一个或多个其他特征、数量、步骤、操作、组件、部分或其组合存在或添加的可能性。此外，层、膜、区域、板等的一部分被称为在另一部分“上”的情况，其不仅包括该部分“直接”在另一部分“上”的情况，而且包括在该部分和另一部分之间还有另一部分的情况。此外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于上方向，而是包括在侧表面上或在下方向上形成该部分。相反，当层、膜、区域、板等的一部分形成在另一部分“之下”时，这不仅包括该部分“直接”在另一部分“下面”的情况，而且包括在该部分和另一部分之间还有另一部分的情况。
在本申请中，在组件(例如，‘第一组件’)可操作地或通信地与另一组件(例如，‘第二组件’)联接/联接到另一组件(例如，‘第二组件’)或“连接到”另一组件(例如，‘第二组件’)的情况下，该情况应理解为该组件可以直接连接到所述另一组件，或者可以通过另一组件(例如，‘第三组件’)连接到所述另一组件。相反，在组件(例如，‘第一组件’)与另一组件(例如，‘第二组件’)“直接联接”/“直接联接”到另一组件(例如，‘第二组件’)或“直接连接”到另一组件(例如，‘第二组件’)的情况下，该情况可以理解为在该组件和所述另一组件之间可以不存在另一组件(例如，‘第三组件’)。
在下文中，将参考附图详细描述本公开的优选实施方式和使本领域中技术人员容易理解本公开的内容所必需的其他事项。在下面的描述中，除非上下文另外清楚地指示，否则单数表达包括复数表达。
图1a是示意性地示出根据本公开的实施方式的发光元件LD的立体图，图1b是图1a的发光元件LD的剖视图，图2a是示意性地示出根据本公开的另一实施方式的发光元件LD的立体图，图2b是图2a的发光元件LD的剖视图，图3a是示意性地示出根据本公开的另一实施方式的发光元件LD的立体图，图3b是图3a的发光元件LD的剖视图，图4a是示意性地示出根据本公开的又一实施方式的发光元件LD的立体图，以及图4b是图4a的发光元件LD的剖视图。
为了方便起见，在描述示出通过蚀刻方法制造的发光元件LD的图1a、图1b、图2a、图2b、图3a和图3b之后，描述示出通过生长方法制造的发光元件LD的图4a和图4b。在本公开的实施方式中，发光元件LD的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式。
首先，参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实现其中第一半导体层11、有源层12和第二半导体层13依次堆叠的发光叠层。
发光元件LD可以设置成在一方向上延伸的形状。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以包括沿着延伸方向的一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一端(或下端)处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端(或上端)处。例如，第一半导体层11可以设置在发光元件LD的一端(或下端)处，以及第二半导体层13可以设置在发光元件LD的另一端(或上端)处。
发光元件LD可以设置成各种形状。例如，发光元件LD可以具有在长度方向上可以为长(即，纵横比可以大于1)的杆状形状、棒状形状、柱状形状等。在本公开的实施方式中，发光元件LD在长度方向上的长度L可以大于其直径D(或剖面的宽度)。发光元件LD可以包括例如制造成极小以具有约微米级或纳米级的直径D和/或长度L的发光二极管(LED)。
发光元件LD的直径D可以是0.5μm至500μm，并且长度L可以是约1μm至100μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以改变以满足发光元件LD可以应用的照明装置或发光显示装置的要求条件(或设计条件)。
作为示例，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且可以是掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，配置第一半导体层11的材料不限于此，并且各种其他材料可以配置第一半导体层11。在本公开的实施方式中，第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(GaN)半导体材料。例如，第一半导体层11可以是n型GaN半导体层。第一半导体层11可以包括沿着发光元件LD的长度方向接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一端(或下端)。
有源层12可以设置在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。例如，在有源层12形成为多量子阱结构的情况下，在有源层12中，势垒层(未示出)、应变增强层和阱层可以周期性地且重复地堆叠为一个单元。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于上述实施方式。
有源层12可以发射具有400nm至900nm的波长的光，并且可以使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以沿着发光元件LD的长度方向形成在有源层12上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据实施方式，AlGaN、AlInGaN等的材料可以用于形成有源层12，并且各种其他材料可以配置有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。有源层12的第一表面和第二表面可以在发光元件LD的长度方向上彼此面对。
在预定电压或更大电压的电场施加到发光元件LD的两端的情况下，在电子-空穴对可以在有源层12中结合的同时发光元件LD发射光。通过经由使用这种原理来控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源(或发光源)。
第二半导体层13可以设置在有源层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，配置第二半导体层13的材料不限于此，并且各种其他材料可以配置第二半导体层13。在本公开的实施方式中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(GaN)半导体材料。例如，第二半导体层13可以是p型GaN半导体层。如图1a和图1b中所示，第二半导体层13可以包括沿着发光元件LD的长度方向接触有源层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端(或上端)。
在本公开的实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。例如，第一半导体层11沿着发光元件LD的长度方向可以具有比第二半导体层13的厚度相对厚的厚度。因此，如图1a和图1b中所示，发光元件LD的有源层12可以定位成相比第一半导体层11的下表面更邻近第二半导体层13的上表面。
同时，在图1a和图1b中，第一半导体层11和第二半导体层13配置为一个层，但是本公开不限于此。在本公开的实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个或多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构并用作缓冲器以减小晶格常数差的半导体层之间的应变释放层。TSBR层可以由诸如p-GaInP、p-AlInP和p-AlGaInP的p型半导体层配置，但是本公开不限于此。
根据实施方式，如图2a至图3b中所示，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极15(在下文中称为“第一附加电极”)。此外，根据另一实施方式，发光元件LD还可以包括设置在第一半导体层11的一端处的另一附加电极(未示出，在下文中称为“第二附加电极”)。
第一附加电极15和第二附加电极可以是欧姆接触电极，但是不限于此，并且根据实施方式可以是肖特基接触电极。第一附加电极15和第二附加电极可以包括金属或金属氧化物，并且可以单独或组合使用例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、其氧化物或合金等，但是不限于此。
包括在第一附加电极15和第二附加电极中的每个中的材料可以彼此相同或不同。第一附加电极15和第二附加电极可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过第一附加电极15和第二附加电极，并且可以发射到发光元件LD的外部。根据实施方式，在由发光元件LD产生的光不穿过第一附加电极15和第二附加电极并且通过除了发光元件LD的端部之外的区域发射到发光元件LD的外部的情况下，第一附加电极15和第二附加电极可以包括不透明的金属。
在本公开的实施方式中，发光元件LD还可以包括绝缘膜14(或绝缘层)。然而，根据实施方式，绝缘膜14可以省略，或者可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的一部分。
绝缘膜14可以防止在有源层12与除了第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能发生的电短路。此外，通过形成绝缘层14，可以通过最小化发光元件LD的表面缺陷来提高发光元件LD的寿命和效率。此外，在多个发光元件LD紧密设置的情况下，绝缘膜14可以防止在发光元件LD之间可能发生的不希望的短路。在有源层12可以防止与外部导电材料发生短路的情况下，绝缘膜14的存在或不存在不受限制。
如图1a和图1b中所示，绝缘膜14可以设置成完全围绕包括第一半导体层11、有源层12和第二半导体层13的发光叠层的外圆周表面的形式。为了便于描述，在图1a中去除了绝缘膜14的一部分，并且包括在实际发光元件LD中的第一半导体层11、有源层12和第二半导体层13可以被绝缘膜14围绕。
在上述实施方式中，绝缘膜14完全围绕第一半导体层11、有源层12和第二半导体层13中的每个的外圆周表面，但是本公开不限于此。根据实施方式，在发光元件LD包括附加电极15的情况下，如图2a和图2b中所示，绝缘膜14可以完全围绕第一半导体层11、有源层12、第二半导体层13和附加电极15中的每个的外圆周表面。此外，根据另一实施方式，如图3a和图3b中所示，绝缘膜14可以不完全围绕设置在第二半导体层13上的附加电极15的外圆周表面，或者可以仅围绕附加电极15的外圆周表面的一部分并且可以不围绕附加电极15的外圆周表面的剩余部分。然而，绝缘膜14可以暴露发光元件LD的至少两端，并且例如，绝缘膜14可以暴露第一半导体层11的一端以及设置在第二半导体层13的一端侧处的附加电极15。此外，根据实施方式，在第一附加电极15设置在发光元件LD的一端处并且第二附加电极设置在发光元件LD的另一端处的情况下，绝缘膜14可以暴露第一附加电极15的至少一个区域和第二附加电极的至少一个区域。替代地，在又一实施方式中，可以不设置绝缘膜14。
根据本公开的实施方式，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、二氧化钛(TiO2)等组成的组中选择的至少一种绝缘材料，但是不限于此，并且可以使用具有绝缘性的各种材料。
在将绝缘膜14设置到发光元件LD的情况下，可以防止有源层12和未示出的驱动电极之间的短路。此外，通过形成绝缘膜14，可以通过最小化发光元件LD的表面缺陷来提高发光元件LD的寿命和效率。此外，在多个发光元件LD紧密设置的情况下，绝缘膜14可以防止在发光元件LD之间可能发生的不希望的短路。
上述发光元件LD可以用作各种显示装置的发光源。发光元件LD可以通过表面处理工艺来制造。例如，在将多个发光元件LD混合在流体溶液(或溶剂)中并供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，可以对发光元件LD中的每个执行表面处理，使得发光元件LD可以被均匀地喷射，而不会在溶液中不均匀地聚集。
包括上述发光元件LD的发射单元(或发射器件)可以用于需要光源的各种类型的装置(包括显示装置)中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的另一类型的装置(诸如照明装置)中。
接下来，参考图4a和图4b描述通过生长方法制造的发光元件LD。
在描述通过生长方法制造的发光元件LD时，基于与上述实施方式的区别来描述本公开，并且在通过生长方法制造的发光元件LD中未具体描述的特征可以类似于上述实施方式，并且相同的参考标记被赋予与上述实施方式的组件类似和/或相同的组件。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。根据实施方式，发光元件LD可以包括核-壳结构的发光图案10，该核-壳结构包括定位在发光元件LD的中央(或中部)处的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD可以设置成在一方向上延伸的多边形喇叭形状。例如，发光元件LD可以设置成六边形喇叭形状。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以具有沿着长度方向的一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的一半导体层的一部分可以在发光元件LD的一端(或下端)处暴露，并且第一半导体层11和第二半导体层13中的另一半导体层的一部分可以在发光元件LD的另一端(或上端)处暴露。例如，第一半导体层11的一部分可以在发光元件LD的一端(或下端)处暴露，并且第二半导体层13的一部分可以在发光元件LD的另一端(或上端)处暴露。在此情况下，在发光元件LD用作显示装置的光源的情况下，第一半导体层11的暴露部分可以与驱动发光元件LD的驱动电极中的一个驱动电极接触，并且第二半导体层13的暴露部分可以与另一驱动电极接触。
根据实施方式，在发光元件LD包括附加电极15的情况下，围绕第二半导体层13的至少一侧的附加电极15的一部分可以在发光元件LD的另一端(或上端)处暴露。在此情况下，在发光元件LD用作显示装置的光源的情况下，附加电极15的暴露部分可以与所述另一驱动电极接触，并且可以电连接到所述一个电极。
在本公开的实施方式中，第一半导体层11可以定位在核处，即发光元件LD的中央(或中部)处。发光元件LD可以设置成与第一半导体层11的形状对应的形状。例如，在第一半导体层11具有六边形喇叭形状的情况下，发光元件LD和发光图案10也可以具有六边形喇叭形状。
有源层12可以设置和/或形成为在发光元件LD的长度方向上围绕第一半导体层11的外圆周表面的形状。具体地，有源层12可以设置和/或形成为围绕除了在发光元件LD的长度方向上设置在第一半导体层11的端部的下侧处的另一端之外的剩余区域的形状。
第二半导体层13可以设置和/或形成为在发光元件LD的长度方向上围绕有源层12的形状，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，在第一半导体层11包括n型半导体层的情况下，第二半导体层13可以包括p型半导体层。
在本公开的实施方式中，发光元件LD可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但是不限于此。
如上所述，发光元件LD可以配置成具有其中端部突出的形状的六边形喇叭形状，并且可以实现为核-壳结构的发光图案10，该核-壳结构包括设置在其中央处的第一半导体层11、围绕第一半导体层11的有源层12、围绕有源层12的第二半导体层13以及围绕第二半导体层13的附加电极15。第一半导体层11可以设置在具有六边形喇叭形状的发光元件LD的一端(或下端)处，并且附加电极15可以设置在发光元件LD的另一端(或上端)处。
此外，根据实施方式，发光元件LD还可以包括设置在核-壳结构的发光图案10的外圆周表面上的绝缘膜14。绝缘膜14可以包括透明绝缘材料。
图5是示出根据本公开的实施方式的显示装置的图，并且是显示装置的示意性平面图，特别地，使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件LD中的任何一个发光元件LD作为发光源。
在图5中，为方便起见，基于可以显示图像的显示区域DA简要地示出了显示装置的结构。然而，根据实施方式，未示出的至少一个驱动器(例如，扫描驱动器、数据驱动器等)和/或多个信号线还可以设置在显示装置中。
参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施方式的显示装置可以包括衬底SUB、设置在衬底SUB上并包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并驱动像素PXL的驱动器、将像素PXL和驱动器彼此连接的线单元。
在显示装置是显示表面可以应用于其至少一个表面的电子装置(诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)的情况下，可以应用本公开。
根据驱动发光元件LD的方法，显示装置可以分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置实现为有源矩阵型的情况下，像素PXL中的每个可以包括控制供应到发光元件LD的电流量的驱动晶体管、将数据信号传送到驱动晶体管的开关晶体管等。
近来，在分辨率、对比度和操作速度方面选择和点亮每个像素PXL的有源矩阵型显示装置已经成为主流，但是本公开不限于此，并且其中可以对每个像素PXL组执行点亮的无源矩阵型显示装置也可以使用用于驱动发光元件LD的组件(例如，第一电极和第二电极等)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
根据实施方式，显示区域DA可以设置在显示装置的中央区域中，并且非显示区域NDA可以设置在显示装置的边缘区域中以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且显示区域DA和非显示区域NDA的位置可以改变。
显示区域DA可以是设置有显示图像的像素PXL的区域。非显示区域NDA可以是设置有用于驱动像素PXL的驱动器和将像素PXL和驱动器彼此连接的线单元的一部分的区域。为了便于描述，在图5中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在衬底SUB的显示区域DA中。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置为包括由直线形成的边的闭合形状的多边形形状。此外，显示区域DA可以设置成包括由曲线形成的边的圆形形状和/或椭圆形形状。此外，显示区域DA可以设置成包括由直线和曲线形成的边的诸如半圆形、半椭圆形等的各种形状。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA的周边(或边缘)。
非显示区域NDA可以设置有连接到像素PXL的线单元以及连接到线单元并驱动像素PXL的驱动器。
线单元可以将驱动器和像素PXL彼此电连接。线单元可以向每个像素PXL提供信号，并且可以是连接到每个像素PXL的信号线，例如，连接到扫描线、数据线、发射控制线等的扇出线。此外，线单元可以是连接到每个像素PXL的信号线，例如，连接到控制线、感测线等的扇出线，以便实时补偿每个像素PXL的电特性变化。
衬底SUB可以包括透明绝缘材料并且可以透射光。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一区域可以设置为显示区域DA以设置像素PXL，并且衬底SUB的剩余区域可以设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，该显示区域DA包括其中可以设置有每个像素PXL的像素区域。
像素PXL中的每个可以设置在衬底SUB的显示区域DA中。在本公开的实施方式中，像素PXL可以以条纹或像素排列(pentile)阵列结构布置在显示区域DA中，但是本公开不限于此。
每个像素PXL可以包括由相应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小至纳米级至微米级的尺寸，并且可以与相邻的发光元件并联连接，但是本公开不限于此。发光元件LD可以配置每个像素PXL的光源。
每个像素PXL可以包括由预定信号(例如，扫描信号和数据信号)和/或预定电力(例如，第一驱动电力和第二驱动电力)驱动的至少一个光源。例如，每个像素PXL可以包括图1a至图4b中所示的具有约纳米级至微米级的小尺寸的至少一个超小发光元件LD。然而，在本公开的实施方式中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型、数量等没有特别限制，并且例如，从每个像素PXL发射的光的颜色可以各种改变。
驱动器可以通过线单元向每个像素PXL提供预定信号和预定电力，从而控制像素PXL的驱动。
驱动器可以包括通过扫描线向像素PXL提供扫描信号的扫描驱动器、通过发射控制线向像素PXL提供发射控制信号的发射驱动器、通过数据线向像素PXL提供数据信号的数据驱动器、以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出根据各种实施方式的包括在图5中所示的一个像素PXL中的组件之间的电连接关系的电路图。
例如，图6a至图6e示出了根据不同实施方式的包括在可以应用于有源型显示装置的像素PXL中的组件之间的电连接关系。然而，包括在本公开的实施方式可以应用于其的像素PXL中的组件的类型不限于此。
在图6a至图6e中，不仅将包括在图5中所示的像素PXL中的每个中的组件，而且将可以设置有所述组件的区域称为像素PXL。根据实施方式，图6a至图6e中所示的每个像素PXL可以是包括在图5的显示装置中的像素PXL中的任何一个，并且像素PXL可以具有彼此基本上相同或类似的结构。
参考图1a至图4b、图5以及图6a至图6e，像素PXL可以包括产生亮度与数据信号对应的光的发射单元EMU。此外，像素PXL还可以选择性地包括用于驱动发射单元EMU的像素电路144。
根据实施方式，发射单元EMU可以包括并联连接在第一驱动电源VDD的电压可以施加到其的第一电力线PL1和第二驱动电源VSS的电压可以施加到其的第二电力线PL2之间的多个发光元件LD。例如，发射单元EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、经由第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)、以及在第一电极EL1和第二电极EL2之间在相同的方向上并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本公开的实施方式中，包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的一端(或第一端)和通过第二电极EL2连接到第二驱动电源VSS的另一端(或第二端)。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设置为高电势电力，以及第二驱动电源VSS可以设置为低电势电力。此时，在像素PXL的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设置为发光元件LD的阈值电压或更大电压。
如上所述，在不同电势的电压供应到其的第一电极EL1和第二电极EL2之间在相同的方向(例如，正向方向)上并联连接的相应发光元件LD可以配置相应的有效光源。可以收集这样的有效光源以配置像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可以发射具有与通过相应的像素电路144供应的驱动电流对应的亮度的光。例如，像素电路144可以在每个帧周期期间向发射单元EMU供应与相应的帧数据的灰度值对应的驱动电流。供应到发射单元EMU的驱动电流可以被划分并流到发光元件LD。因此，发光元件LD中的每个可以发射具有与流经其中的电流对应的亮度的光，并且因此发射单元EMU可以发射与驱动电流对应的亮度的光。
同时，图6a至图6e示出了其中发光元件LD的两端在相同的方向上连接在第一驱动电源VDD和第二驱动电源VSS之间的实施方式，但是本公开不限于此。根据实施方式，除了配置每个有效光源的发光元件LD之外，发射单元EMU还可以包括至少一个无效光源。例如，如图6d和图6e中所示，至少一个反向发光元件LDr还可以连接在发射单元EMU的第一电极EL1和第二电极EL2之间。反向发光元件LDr可以与配置有效光源的发光元件LD一起并联连接在第一电极EL1和第二电极EL2之间，并且可以以与发光元件LD相反的方向连接在第一电极EL1和第二电极EL2之间。即使在第一电极EL1和第二电极EL2之间可以施加预定驱动电压(例如，正向方向的驱动电压)，反向发光元件LDr也保持非激活状态，并且因此电流基本上可以不流过反向发光元件LDr。
像素电路144可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i(i可以是自然数)行和第j(j可以是自然数)列中的情况下，像素PXL的像素电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。根据实施方式，如图6a和图6b中所示，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路144的结构不限于图6a和图6b中所示的实施方式。
首先，参考图6a，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第二晶体管T2(或开关晶体管)的第一端子可以连接到第j数据线Dj，并且第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子可以是不同的端子，并且例如，在第一端子是源电极的情况下，第二端子可以是漏电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。
在从第i扫描线Si供应在其处第二晶体管T2可以导通的电压(例如，低电压)的扫描信号的情况下，第二晶体管T2可以导通，以将第j数据线Dj和第一节点N1彼此电连接。此时，相应帧的数据信号可以供应到第j数据线Dj，并且因此数据信号可以传送到第一节点N1。传送到第一节点N1的数据信号可以在存储电容器Cst中充电。
第一晶体管T1(或驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且第二端子可以电连接到发光元件LD中的每个的第一电极EL1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应到发光元件LD的驱动电流的量。
存储电容器Cst的一电极可以连接到第一驱动电源VDD，并且另一电极可以连接到第一节点N1。存储电容器Cst对与供应到第一节点N1的数据信号对应的电压进行充电，并保持充电的电压，直到可以供应下一帧的数据信号。
图6a和图6b中的每个示出了像素电路144，该像素电路144包括用于将数据信号传送到像素PXL中的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1。
然而，本公开不限于此，并且像素电路144的结构可以进行各种修改和实现。例如，像素电路144还可以包括其他电路元件，诸如至少一个晶体管元件(诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发射时间的晶体管元件)或用于提升第一节点N1的电压的升压电容器。
此外，在图6a中，包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)是P型晶体管，但是本公开不限于此。即，包括在像素电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变成N型晶体管。
接下来，参考图1a至图4b、图5以及图6b，根据本公开的实施方式，第一晶体管T1和第二晶体管T2可以实现为N型晶体管。除了由于晶体管类型改变而导致的一些组件的连接位置改变之外，图6b中所示的像素电路144的配置或操作可以类似于图6a的像素电路144的配置或操作。因此，简要地提供其描述。
在本公开的实施方式中，图6b中所示的像素电路144可以包括由N型晶体管形成的第一晶体管T1和第二晶体管T2以及存储电容器Cst。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发射单元EMU可以连接在第一驱动电源VDD和像素电路144之间，用于稳定对与供应到第一节点N1的数据信号对应的电压进行充电的存储电容器Cst。然而，本公开不限于此，并且根据实施方式，图6b中所示的发射单元EMU可以连接在像素电路144和第二驱动电源VSS之间。在本公开的实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，像素电路144可以如图6c和图6d中所示的实施方式中那样配置。
如图6c和图6d中所示，像素电路144可以连接到像素PXL的第i扫描线Si和第j数据线Dj。此外，根据实施方式，像素电路144还可以连接到至少另一扫描线。例如，设置在显示区域DA的第i行中的像素PXL还可以连接到第(i-1)扫描线Si-1和/或第(i+1)扫描线Si+1。此外，根据实施方式，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路144还可以连接到第三电力。例如，像素电路144也可以连接到初始化电力Vint。
像素电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)的一端子(例如，源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，并且另一端子(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的一端。此外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压控制经由发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间流动的驱动电流。
第二晶体管T2(或开关晶体管)可以连接在连接到像素PXL的第j数据线Dj和第一晶体管T1的源电极之间。此外，第二晶体管T2的栅电极可以连接到连接至像素PXL第i扫描线Si。在从第i扫描线Si供应栅极导通电压(例如，低电压)的扫描信号的情况下，第二晶体管T2可以导通，以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，在第二晶体管T2导通的情况下，从第j数据线Dj供应的数据信号可以传送到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的漏电极和第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。在从第i扫描线Si供应栅极导通电压的扫描信号的情况下，第三晶体管T3可以导通，以将第一晶体管T1的漏电极和第一节点N1彼此电连接。
第四晶体管T4可以连接在第一节点N1和初始化电力Vint可以施加到其的初始化电力线之间。此外，第四晶体管T4的栅电极可以连接到前一扫描线，例如第(i-1)扫描线Si-1。在栅极导通电压的扫描信号供应到第(i-1)扫描线Si-1的情况下，第四晶体管T4可以导通，以将初始化电力Vint的电压传送到第一节点N1。这里，初始化电力Vint可以具有等于或小于数据信号的最低电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。此外，第五晶体管T5的栅电极可以连接到相应的发射控制线，例如第i发射控制线Ei。在栅极截止电压的发射控制信号供应到第i发射控制线Ei的情况下，第五晶体管T5可以截止，并且在其他情况下可以导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的一端之间。此外，第六晶体管T6的栅电极可以连接到第i发射控制线Ei。在栅极截止电压的发射控制信号供应到第i发射控制线Ei的情况下，第六晶体管T6可以截止，并且在其他情况下可以导通。
第七晶体管T7可以连接在发光元件LD的一端和初始化电力线之间。此外，第七晶体管T7的栅电极可以连接到接下来的扫描线中的任何一个，例如第(i+1)扫描线Si+1。在栅极导通电压的扫描信号供应到第(i+1)扫描线Si+1的情况下，第七晶体管T7可以导通，以将初始化电力Vint的电压供应到发光元件LD的一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以在每个帧周期期间存储供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
在图6c和图6d中，包括在像素电路144中的晶体管(例如，第一晶体管T1至第七晶体管T7)是P型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变成N型晶体管。
在本公开的实施方式中，像素电路144的配置不限于图6a至图6d中所示的实施方式。例如，像素电路144可以如图6e中所示的实施方式中那样配置。
如图6e中所示，像素电路144还可以连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列中的像素PXL的像素电路144可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。除了图6a和图6b中所示的第一晶体管T1和第二晶体管T2之外，上述像素电路144还可以包括第三晶体管T3和另一电容器COLED。
第三晶体管T3连接在第一晶体管T1和第j感测线SENj之间。例如，第三晶体管T3的一个端子可以连接到第一晶体管T1的连接到第一电极EL1的一个端子(例如，源电极)，并且第三晶体管T3的另一端子可以连接到第j感测线SENj。同时，当省略第j感测线SENj时，第三晶体管T3的栅电极可以连接到第j数据线Dj。
根据实施方式，第三晶体管T3的栅电极可以连接到第i控制线CLi。同时，在省略第i控制线CLi的情况下，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以通过在预定感测周期期间供应到第i控制线CLi的栅极导通电压(例如，高电平)的控制信号来导通，以将第j感测线SENj和第一晶体管T1彼此电连接。
根据实施方式，感测周期可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的周期。在上述感测周期期间，可以通过经由第j数据线Dj和第二晶体管T2向第一节点N1供应在其处第一晶体管T1可以导通的预定参考电压或者将每个像素PXL连接到电流源等来导通第一晶体管T1。此外，通过将栅极导通电压的控制信号供应到第三晶体管T3以导通第三晶体管T3，第一晶体管T1可以连接到第j感测线SENj。因此，可以通过第j感测线SENj提取每个像素PXL的包括第一晶体管T1的阈值电压等的特性信息。提取的特性信息可以用于转换图像数据，从而可以补偿像素PXL之间的特性偏差。
同时，图6e公开了其中第一晶体管T1至第三晶体管T3都是N型晶体管的实施方式，但是本公开不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可以改变成P型晶体管。此外，图6e公开了其中发射单元EMU可以连接在像素电路144和第二驱动电源VSS之间的实施方式，但是发射单元EMU也可以连接在第一驱动电源VDD和像素电路144之间。
此外，图6a至图6e示出了其中配置每个发射单元EMU的所有发光元件LD并联连接的实施方式，但是本公开不限于此。根据实施方式，发射单元EMU可以包括包含彼此并联连接的多个发光元件LD的至少一个或多个串联级。即，发射单元EMU可以配置成串联/并联混合结构。这将在稍后参考图7a和图7b进行描述。
可以应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且相应的像素可以具有各种结构。此外，在本公开的另一实施方式中，每个像素PXL可以配置在无源型发光显示装置等内部。在此情况下，可以省略像素电路144，并且包括在发射单元EMU中的发光元件LD的两端中的每个可以直接连接到扫描线Si-1、Si和Si+1、第j数据线Dj、第一驱动电源VDD可以施加到其的第一电力线PL1、第二驱动电源VSS可以施加到其的第二电力线PL2、预定控制线等中的每个。
图7a和图7b是示出根据另一实施方式的包括在图5中所示的像素PXL中的组件的电连接关系的电路图。
在图7a和图7b中，每个像素PXL的发射单元EMU可以包括可以依次彼此连接的多个串联级(或级)。在描述图7a和图7b的实施方式时，为了避免冗余描述，省略了与图6a至图6e的实施方式的配置类似或相同的配置(例如，像素电路144)的详细描述。
首先，参考图7a，发射单元EMU可以包括彼此串联连接的多个发光元件LD。例如，发射单元EMU可以包括在第一驱动电源VDD和第二驱动电源VSS之间在正向方向上串联连接以配置有效光源的第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4。在以下实施方式中，第一发光元件LD1至第四发光元件LD4中的至少一个随机发光元件或综合的第一发光元件LD1至第四发光元件LD4可以被称为一发光元件LD或多个发光元件LD。
第一发光元件LD1的一端(例如，第二半导体层)可以通过第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的另一端(例如，第一半导体层)可以通过连接在第一串联级和第二串联级之间的第一中间电极CTE1连接到第二发光元件LD2的一端(例如，第二半导体层)。
第二发光元件LD2的一端(例如，第二半导体层)可以连接到第一中间电极CTE1，并且第二发光元件LD2的另一端(例如，第一半导体层)可以通过连接在第二串联级和第三串联级之间的第二中间电极CTE2连接到第三发光元件LD3的一端(例如，第二半导体层)。
第三发光元件LD3的一端可以连接到第二中间电极CTE2，并且第三发光元件LD3的另一端(例如，第一半导体层)可以通过连接在第三串联级和第四串联级之间的第三中间电极CTE3连接到第四发光元件LD4的一端(例如，第二半导体层)。
第四发光元件LD4的一端可以连接到第三中间电极CTE3，并且第四发光元件LD4的另一端(例如第一半导体层)可以通过第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可以串联连接在像素PXL的发射单元EMU的第一电极EL1和第二电极EL2之间。
在其中发光元件LD串联连接的结构的发射单元EMU的情况下，与其中发光元件LD并联连接的结构的发射单元EMU相比，施加在第一电极EL1和第二电极EL2之间的电压可以增加，并且流过发射单元EMU的驱动电流的大小可以减小。因此，在每个像素PXL的发射单元EMU以串联结构配置的情况下，可以降低显示装置的电力消耗。
根据实施方式，至少一个串联级可以以包括彼此并联连接的多个发光元件LD的形式设置。在此情况下，每个像素PXL的发射单元EMU可以配置成串联/并联混合结构。例如，发射单元EMU可以如图7b中所示配置。
接下来，参考图7b，像素PXL的发射单元EMU可以包括依次连接在第一驱动电源VDD和第二驱动电源VSS之间的多个串联级。此外，每个串联级可以包括在正向方向上连接在配置相应串联级的电极对的两个电极之间的一个或多个发光元件LD。例如，发射单元EMU可以包括依次连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每个可以包括配置相应串联级的电极对的两个电极EL1和CTE1以及CTE2和EL2、以及在两个电极EL1和CTE1以及CTE2和EL2之间(例如，在相同的方向上)在正向方向上并联连接的多个发光元件LD。
第一串联级SET1可以包括形成包括在发射单元EMU中的电极对的两个电极EL1和CTE1以及CTE2和EL2中的第一电极EL1和第一中间电极CTE1、以及连接在第一电极EL1和第一中间电极CTE1之间的至少一个第一发光元件LD1。例如，第一串联级SET1可以包括经由像素电路144连接到第一驱动电源VDD的第一电极EL1、连接到第二驱动电源VSS的第一中间电极CTE1、以及连接在第一电极EL1和第一中间电极CTE1之间的多个第一发光元件LD1。第一发光元件LD1中的每个的一端(例如，p型半导体层)可以电连接到第一串联级SET1的第一电极EL1，并且其另一端(例如，n型半导体层)可以电连接到第一串联级SET1的第一中间电极CTE1。第一发光元件LD1可以并联连接在第一串联级SET1的第一电极EL1和第一中间电极CTE1之间，并且可以在相同的方向(例如，正向方向)上连接在第一电极EL1和第一中间电极CTE1之间。根据实施方式，至少一个反向发光元件(参考图6d和图6e的LDr)还可以连接到第一串联级SET1。反向发光元件LDr可以与配置有效光源的第一发光元件LD1一起并联连接在第一电极EL1和第一中间电极CTE1之间，并且可以以与第一发光元件LD1相反的方向可以连接在第一电极EL1和第一中间电极CTE1之间。即使在第一电极EL1和第一中间电极CTE1之间施加预定驱动电压(例如，正向驱动电压)，反向发光元件LDr也保持非激活状态，并且因此电流基本上可以不流过反向发光元件LDr。
第二串联级SET2可以包括形成包括在发射单元EMU中的电极对的两个电极EL1和CTE1以及CTE2和EL2中的第二中间电极CTE2和第二电极EL2、以及连接在第二中间电极CTE2和第二电极EL2之间的至少一个第二发光元件LD2。例如，第二串联级SET2可以包括经由像素电路144和第一串联级SET1连接到第一驱动电源VDD的第二中间电极CTE2、连接到第二驱动电源VSS的第二电极EL2、以及连接在第二中间电极CTE2和第二电极EL2之间的多个第二发光元件LD2。每个第二发光元件LD2的一端(例如，p型半导体层)可以电连接到第二串联级SET2的第二中间电极CTE2，并且另一端(例如，n型半导体层)可以电连接到第二串联级SET2的第二电极EL2。第二发光元件LD2可以并联连接在第二串联级SET2的第二中间电极CTE2和第二电极EL2之间，并且可以通过第二中间电极CTE2和第二电极EL2在相同的方向(例如，正向方向)上连接在第一驱动电源VDD和第二驱动电源VSS之间。根据实施方式，至少一个反向发光元件LDr还可以连接在第二中间电极CTE2和第二电极EL2之间。反向发光元件LDr可以与配置有效光源的第二发光元件LD2一起并联连接在第二中间电极CTE2和第二电极EL2之间，并且可以以与第二发光元件LD2相反的方向连接在第二中间电极CTE2和第二电极EL2之间。
在本公开的实施方式中，第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2可以一体地设置成彼此连接。即，第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2可以配置连接第一串联级SET1和第二串联级SET2的中间电极CTE。如上所述，在第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2一体地设置的情况下，第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。
在上述实施方式中，第一串联级SET1的第一电极EL1可以是每个像素PXL的发射单元EMU的阳极电极，并且第二串联级SET2的第二电极EL2可以是发射单元EMU的阴极电极。
如上所述，包括以串联-并联混合结构连接的发光元件LD的像素PXL的发射单元EMU可以根据应用产品规范容易地调整驱动电流/电压条件。
特别地，与其中发光元件LD并联连接的结构的发射单元EMU相比，包括可以以串联-并联混合结构连接的发光元件LD的像素PXL的发射单元EMU可以减小驱动电流。此外，与其中所有发光元件LD串联连接的结构的发射单元EMU相比，包括以串联-并联混合结构连接的发光元件LD的像素PXL的发射单元EMU可以降低施加到发射单元EMU的两端的驱动电压。此外，在所有发光元件LD仅串联连接的情况下，在串联连接的发光元件LD中的至少一个没有在正向方向上完全连接(或者包括反向发光元件LDr)串联-并联，可以阻断驱动电流可以在像素PXL中流过的路径，并且因此可能导致暗点缺陷。另一方面，在发光元件LD以串联-并联混合结构连接的情况下，即使一些发光元件LD没有在正向方向上连接(或者包括反向发光元件LDr)或者在每个串联级中的一些发光元件LD中出现缺陷，驱动电流也可以流过相应的串联级的另一发光元件LD。因此，可以防止或减少像素PXL的缺陷。
图8是示意性地示出图5中所示的像素中的像素PXL的平面图，图9是仅示出图8的第一电极EL1和第二电极EL2、接触电极CNE、发光元件LD和开口OPN的平面图，图10是沿着图8的线I-I’截取的剖视图，图11是沿着图8的线II-II’截取的剖视图，图12是根据另一实施方式的作为图11中所示的第一堤图案BNK1的实施例的与图8的线II-II’对应的剖视图，图13是根据另一实施方式的作为图11中所示的第二接触电极CNE2的实施例的与图8的线II-II’对应的剖视图，图14是沿着图8的线III-III’截取的剖视图，以及图15是示出根据本公开的实施方式的流过像素PXL的驱动电流的平面图，并且示出了例如流过图8的像素PXL的驱动电流的流动。
图8中所示的像素PXL可以是分别在图6a至图6e以及图7a和图7b中所示的像素PXL中的任何一个。例如，图8中所示的像素PXL可以是图7b中所示的像素PXL。
在图8中，为了方便起见，省略了连接到发光元件LD的晶体管和连接到晶体管的一些信号线的图示。
图8至图15简化并示出了一个像素PXL的结构，诸如将每个电极示出为单层电极以及将每个绝缘层示出为单层绝缘层，但是本公开不限于此。
另外，在本公开的实施方式中，“形成和/或设置在相同的层上”可以指在相同的工艺中形成，并且“形成和/或设置在不同的层上”可以指在不同的工艺中形成。
此外，在本公开的实施方式中，两个组件之间的“连接”可以意指包括性地使用电连接和物理连接两者，但是本公开不限于此。
此外，在本公开的实施方式中，为了便于描述，宽度方向(或水平方向)指示为第一方向DR1，高度方向(或竖直方向)指示为第二方向DR2，并且衬底SUB的厚度方向指示为第三方向DR3。第一方向DR1、第二方向DR2和第三方向DR3可以分别指由第一方向DR1、第二方向DR2和第三方向DR3指示的方向。
参考图1a至图5、图7b以及图8至图15，根据本公开的实施方式的显示装置可以包括设置在衬底SUB上的多个像素PXL。
衬底SUB可以包括透明绝缘材料并且可以透射光。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
然而，配置衬底SUB的材料可以各种改变，并且可以包括纤维增强塑料(FRP)等。应用于衬底SUB的材料可以优选地在显示装置的制造工艺期间具有对高工艺温度的耐受性(或耐热性)。
衬底SUB可以包括显示区域DA和设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中可以设置有像素PXL的至少一个像素区域PXA。
像素PXL可以根据在衬底SUB上的显示区域DA中在第一方向DR1上延伸的多个像素行以及在与第一方向DR1不同(例如，与第一方向DR1相交)的第二方向DR2上延伸的多个像素列以矩阵形式和/或条纹形式布置，但是本公开不限于此。根据实施方式，像素PXL可以以各种布置形式设置在衬底SUB的显示区域DA中。
其中可以设置(或布置)有每个像素PXL的像素区域PXA可以包括其中可以发射光的发射区域和邻近发射区域(或围绕发射区域的周边)的周边区域。在本公开的实施方式中，周边区域可以包括其中可以不发射光的非发射区域。
电连接到像素PXL的线单元可以定位在衬底SUB上。线单元可以包括向每个像素PXL传送预定信号(或预定电压)的多个信号线。信号线可以包括例如向每个像素PXL传送扫描信号的第i扫描线Si、向每个像素PXL传送数据信号的第j数据线Dj以及向每个像素PXL传送驱动电力的电力线PL1和PL2。根据实施方式，线单元还可以包括如图6c和图6d中所示向每个像素PXL传送发射控制信号的发射控制线Ei。此外，根据另一实施方式，线单元还可以包括如图6e中所示连接到每个像素PXL的第j感测线SENj和第i控制线CLi。
每个像素PXL可以包括设置在衬底SUB上并且包括像素电路144的像素电路层PCL以及包括多个发光元件LD的显示元件层DPL。发光元件LD可以定位在每个像素PXL的像素区域PXA中。
为了方便起见，首先描述像素电路层PCL，并且然后描述显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、设置在缓冲层BFL上的像素电路144以及设置在像素电路144上的保护层PSV(或钝化层)。
缓冲层BFL可以防止杂质扩散到包括在像素电路144中的晶体管T中。缓冲层BFL可以包括包含无机材料的无机绝缘层。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以设置为单层，但是也可以设置为至少双层或更多层的多层。在缓冲层BFL设置为多层的情况下，每层可以由相同的材料形成或者可以由不同的材料形成。根据衬底SUB的材料、工艺条件等，缓冲层BFL可以省略。
像素电路144可以包括至少一个晶体管T和存储电容器Cst。晶体管T可以包括控制发光元件LD的驱动电流的驱动晶体管Tdr和连接到驱动晶体管Tdr的开关晶体管Tsw。然而，本公开不限于此，并且除了驱动晶体管Tdr和开关晶体管Tsw之外，像素电路144还可以包括执行另一功能的电路元件。在下面的实施方式中，当驱动晶体管Tdr和开关晶体管Tsw被统称时，驱动晶体管Tdr和开关晶体管Tsw被称为一晶体管T或多个晶体管T。驱动晶体管Tdr可以具有与参考图6a至图7b描述的第一晶体管T1相同的配置，并且开关晶体管Tsw可以具有与参考图6a至图7b描述的第二晶体管T2相同的配置。
驱动晶体管Tdr和开关晶体管Tsw中的每个可以包括半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极和漏电极中的一个，并且第二端子DE可以是源电极和漏电极中的另一个。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
半导体图案SCL可以设置和/或形成在缓冲层BFL上。半导体图案SCL可以包括接触第一端子SE的第一接触区域和接触第二端子DE的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以与相应晶体管T的栅电极GE重叠。半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是例如可以未掺杂杂质的半导体图案，并且可以是本征半导体。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在半导体图案SCL上，且栅极绝缘层GI插置在它们之间。例如，栅电极GE可以设置和/或形成在栅极绝缘层GI上以与半导体图案SCL的沟道区域对应。栅电极GE可以设置在栅极绝缘层GI上以与晶体管半导体图案SCL的沟道区域重叠。栅电极GE可以单独或组合地用从由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中选择的材料形成单层，或者可以形成为可以是低电阻材料以降低线电阻的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构。
栅极绝缘层GI可以设置和/或形成在半导体图案SCL上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施方式。根据实施方式，栅极绝缘层GI可以由包括有机材料的有机绝缘层形成。栅极绝缘层GI可以设置为单层，但是也可以设置为至少双层或更多层的多层。
相应的第一端子SE和第二端子DE可以设置和/或形成在第二层间绝缘层ILD2上，并且可以通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔接触半导体图案SCL的第一接触区域和第二接触区域。例如，第一端子SE可以接触半导体图案SCL的第一接触区域和第二接触区域中的一个，并且第二端子DE可以接触半导体图案SCL的第一接触区域和第二接触区域中的另一个。第一端子SE和第二端子DE中的每个可以包括与栅电极GE相同的材料，或者可以包括从作为栅电极GE的配置材料而公开的材料中选择的一种或多种材料。
第一层间绝缘层ILD1可以设置和/或形成在栅电极GE上，并且可以由包括无机材料的无机绝缘层形成。例如，第一层间绝缘层ILD1可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。第一层间绝缘层ILD1可以由单层或多层形成。根据实施方式，第一层间绝缘层ILD1可以是包括有机材料的有机绝缘层。
第二层间绝缘层ILD2可以设置和/或形成在第一层间绝缘层ILD1上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。根据实施方式，第二层间绝缘层ILD2可以包括与第一层间绝缘层ILD1相同的材料，但是本公开不限于此。第二层间绝缘层ILD2可以设置为单层，但是也可以设置为至少双层或更多层的多层。
在上述实施方式中，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE和第二端子DE被描述为通过依次穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔电连接到半导体图案SCL的单独电极，但是本公开不限于此。根据实施方式，驱动晶体管Tdr和开关晶体管Tsw中的每个的第一端子SE可以是与相应的半导体图案SCL的沟道区域相邻的第一接触区域和第二接触区域中的一个，并且驱动晶体管Tdr和开关晶体管Tsw中的每个的第二端子DE可以是与相应的半导体图案SCL的沟道区域相邻的第一接触区域和第二接触区域中的另一个。在此情况下，驱动晶体管Tdr的第二端子DE可以通过包括桥接电极等的单独连接器电连接到相应像素PXL的发光元件LD。
在本公开的实施方式中，包括在像素电路144中的晶体管T可以由LTPS(低温多晶硅)薄膜晶体管配置，但是本公开不限于此，并且根据实施方式可以由氧化物半导体薄膜晶体管配置。此外，作为示例描述了晶体管T是顶栅结构的薄膜晶体管的情况，但是本公开不限于此。根据实施方式，晶体管T可以是底栅结构的薄膜晶体管。
根据实施方式，除了驱动晶体管Tdr和开关晶体管Tsw之外，包括在像素电路层PCL中的晶体管T还可以包括附加的或(其他)晶体管，诸如用于补偿驱动晶体管Tdr的阈值电压的晶体管以及用于控制发光元件LD中的每个的发射时间的晶体管。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE和设置在第一层间绝缘层ILD1上并与下电极LE重叠的上电极UE。
下电极LE可以设置在与驱动晶体管Tdr和开关晶体管Tsw中的每个的栅电极GE相同的层上，并且可以包括相同的材料。根据实施方式，下电极LE可以与驱动晶体管Tdr的栅电极GE一体地设置。在此情况下，下电极LE可以被认为是驱动晶体管Tdr的栅电极GE的一区域。根据另一实施方式，下电极LE可以设置为与驱动晶体管Tdr的栅电极GE分离的结构。在此情况下，栅电极GE与驱动晶体管Tdr的下电极LE可以通过单独的连接器电连接。
上电极UE可以与下电极LE重叠并覆盖下电极LE。存储电容器Cst的电容可以通过增加上电极UE和下电极LE的重叠面积来增加。上电极UE可以电连接到第一电力线PL1。因此，施加到第一电力线PL1的第一驱动电源VDD可以传送到上电极UE。
第二层间绝缘层ILD2可以设置和/或形成在存储电容器Cst上。第二层间绝缘层ILD2可以覆盖存储电容器Cst。
像素电路层PCL可以包括设置和/或形成在第二层间绝缘层ILD2上的驱动电压线DVL。驱动电压线DVL可以具有与参考图6a至图7b描述的第二电力线PL2相同的配置。第二驱动电源VSS可以施加到驱动电压线DVL和PL2。像素电路层PCL还可以包括第一驱动电源VDD可以施加到其的第一电力线PL1。第一电力线PL1可以设置在与驱动电压线DVL相同的层上，或者可以设置在与驱动电压线DVL和PL2不同的层上。在本公开的实施方式中，已经描述了驱动电压线DVL和PL2设置在与驱动晶体管Tdr的第一端子SE和第二端子DE相同的层上，但是本公开不限于此。根据实施方式，驱动电压线DVL和PL2可以设置在与包括在像素电路层PCL中的导电层中的任何一个相同的层上。即，驱动电压线DVL和PL2在像素电路层PCL中的位置可以各种改变。
第一电力线PL1可以电连接到显示元件层DPL的部分配置，例如第一电极EL1，并且驱动电压线DVL和PL2可以电连接到显示元件层DPL的部分配置，例如第二电极EL2。第一电力线PL1以及驱动电压线DVL和PL2可以向第一电极EL1和第二电极EL2中的每个传送对准信号(或对准电压)，以在像素PXL中的每个的像素区域PXA中对准发光元件LD。此外，在发光元件LD对准之后，第一电力线PL1以及驱动电压线DVL和PL2中的每个可以向每个像素PXL传送相应的驱动电力以驱动发光元件LD。
第一电力线PL1以及驱动电压线DVL和PL2中的每个可以包括导电材料。例如，第一电力线PL1和驱动电压线DVL中的每个可以单独或组合地用从铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金的组中选择的材料形成单层，或者可以形成为可以是低电阻材料以降低线电阻的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构。例如，第一电力线PL1以及驱动电压线DVL和PL2中的每个可以由以钛(Ti)/铜(Cu)的顺序堆叠的双层来配置。
在上述实施方式中，已经描述了驱动电压线DVL和PL2设置和/或形成在第二层间绝缘层ILD2上，但是本公开不限于此。根据实施方式，驱动电压线DVL和PL2可以设置和/或形成在设置在衬底SUB上的绝缘层中的任何一个(例如，第一层间绝缘层ILD1)上。
保护层PSV可以设置和/或形成在晶体管T以及驱动电压线DVL和PL2上。
保护层PSV可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式。例如，无机绝缘层可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘层可以包括丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
保护层PSV可以包括暴露驱动晶体管Tdr的一区域的第一接触孔CH1和暴露驱动电压线DVL和PL2的一区域的第二接触孔CH2。
显示元件层DPL可以设置在保护层PSV上。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2、发光元件LD和接触电极CNE。此外，显示元件层DPL可以包括中间电极CTE以及第一绝缘层INS1至第三绝缘层INS3。
第一堤图案BNK1(或第一图案)可以定位在其中光可以从像素PXL中的每个的像素区域PXA发射的发射区域中。第一堤图案BNK1可以是支承第一电极EL1和第二电极EL2中的每个的支承构件，以改变第一电极EL1和第二电极EL2中的每个的表面轮廓(或形状)，从而在显示装置的图像显示方向上引导从发光元件LD发射的光。
第一堤图案BNK1可以设置和/或形成在保护层PSV和相应像素PXL的发射区域中的相应电极之间。例如，第一堤图案BNK1可以分别设置和/或形成在保护层PSV和第一电极EL1之间以及保护层PSV和第二电极EL2之间。
第一堤图案BNK1可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。根据实施方式，第一堤图案BNK1可以包括单层的有机绝缘层和/或单层的无机绝缘层，但是本公开不限于此。根据实施方式，第一堤图案BNK1可以设置成其中至少一个有机绝缘层和至少一个无机绝缘层堆叠的多层的形式。然而，第一堤图案BNK1的材料不限于上述实施方式，并且根据实施方式，第一堤图案BNK1可以包括导电材料。
第一堤图案BNK1可以具有沿着第三方向DR3从保护层PSV的一表面(例如，上表面)朝向上部变窄的梯形形状的剖面，但是本公开不限于此。根据实施方式，如图12中所示，第一堤图案BNK1可以包括具有其中宽度沿着第三方向DR3从保护层PSV的一表面朝向上部变窄的半椭圆形形状、半圆形形状(或半球形形状)等的剖面的曲化表面。当在剖面中观察时，第一堤图案BNK1的形状不限于上述实施方式，并且可以在能够改善从发光元件LD中的每个发射的光的效率的范围内各种改变。在第一方向DR1上相邻的第一堤图案BNK1可以设置在保护层PSV的相同的表面上，并且可以在第三方向DR3上具有相同的高度(或厚度)。
当在平面图中观察时，第一堤图案BNK1可以具有沿着第二方向DR2延伸的棒形状，但是本公开不限于此。根据实施方式，第一堤图案BNK1的形状可以各种改变。
第二堤图案BNK2(或堤)可以围绕每个像素PXL的像素区域PXA的周边区域的至少一侧。周边区域可以包括从其不发射光的非发射区域。
第二堤图案BNK2可以是限定(或分隔)每个像素PXL和与其相邻的每个像素PXL的像素区域PXA(或发射区域)的结构，并且可以是例如像素限定层。第二堤图案BNK2可以包括至少一种光阻挡材料和/或反射材料，以防止其中光(或光线)在每个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。根据实施方式，第二堤图案BNK2可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是本公开不限于此。根据另一实施方式，反射材料层可以形成在第二堤图案BNK2上，以进一步提高从每个像素PXL发射的光的效率。
第二堤图案BNK2可以设置和/或形成在与第一堤图案BNK1的层不同的层上，但是本公开不限于此。根据实施方式，第二堤图案BNK2可以设置和/或形成在与第一堤图案BNK1相同的层上。在本公开的实施方式中，第二堤图案BNK2可以形成在与第一堤图案BNK1的层不同的层上，并且可以定位在第一绝缘层INS1上。
第一电极EL1和第二电极EL2中的每个可以设置在像素PXL中的每个的像素区域PXA中，并且可以在一方向(例如，第二方向DR2)上延伸。第一电极EL1和第二电极EL2可以设置在相同的表面上，并且可以设置成在第一方向DR1上彼此间隔开。第一电极EL1和第二电极EL2可以沿着第一方向DR1以第一电极EL1和第二电极EL2的顺序布置，但是本公开不限于此。根据实施方式，在与其相反的情况下，例如，第二电极EL2和第一电极EL1可以沿着第一方向DR1以第二电极EL2和第一电极EL1的顺序布置。
第一电极EL1可以通过穿过保护层PSV的第一接触孔CH1电连接到包括在相应像素PXL的像素电路层PCL中的部分配置，例如驱动晶体管Tdr。第二电极EL2可以通过穿过保护层PSV的第二接触孔CH2电连接到包括在相应像素PXL的像素电路层PCL中的部分配置，例如驱动电压线DVL和PL2。
第一电极EL1和第二电极EL2中的每个可以设置和/或形成在第一堤图案BNK1上，以具有与第一堤图案BNK1的形状对应的表面轮廓。例如，第一电极EL1和第二电极EL2中的每个具有在第三方向DR3上与第一堤图案BNK1对应的突起部分和与保护层PSV的一表面(例如，上表面)对应的平坦部分。
第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进。第一电极EL1和第二电极EL2中的每个可以由具有恒定反射率的导电材料(或物质)形成。导电材料(或物质)可以包括有利于在显示装置的图像显示方向上反射从发光元件LD发射的光的不透明金属。不透明金属可以包括例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)和钛(Ti)的金属及其合金。根据实施方式，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料(或物质)。透明导电材料可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)的导电氧化物、诸如PEDOT的导电聚合物等。在第一电极EL1和第二电极EL2中的每个包括透明导电材料的情况下，可以附加地包括由不透明金属形成的单独的导电层，用于在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上述材料。
此外，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为单层，但是本公开不限于此。根据实施方式，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为其中金属、合金、导电氧化物和导电聚合物中的至少两种或更多种材料堆叠的多层。第一电极EL1和第二电极EL2中的每个可以由至少双层或更多层的多层形成，以在将信号(或电压)传送到发光元件LD中的每个的两端的情况下最小化由于信号延迟而引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以由以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序依次堆叠的多层形成。
如上所述，由于第一电极EL1和第二电极EL2中的每个具有与设置在其之下的第一堤图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被第一电极EL1和第二电极EL2中的每个反射，并且可以进一步在显示装置的图像显示方向上行进。因此，可以进一步提高从发光元件LD中的每个发射的光的效率。
第一堤图案BNK1以及第一电极EL1和第二电极EL2中的每个可以用作反射构件，通过在期望的方向上引导从发光元件LD发射的光来提高显示装置的光效率。
在本公开的实施方式中，第一电极EL1和第二电极EL2可以接收对准信号(或对准电压)，并且可以用作用于对准发光元件LD的对准电极(或对准线)。例如，第一电极EL1可以从第一电力线PL1接收第一对准信号(或第一对准电压)以用作第一对准电极(或第一对准线)，并且第二电极EL2可以从驱动电压线DVL和PL2接收第二对准信号(或第二对准电压)以用作第二对准电极(或第二对准线)。这里，第一对准信号和第二对准信号(或第一对准电压和第二对准电压)可以是具有在其处发光元件LD可以在第一电极EL1和第二电极EL2之间对准的程度的电压差和/或相位差的信号。第一对准信号和第二对准信号(或第一对准电压和第二对准电压)中的至少一个可以是AC信号(或AC电压)，但是本公开不限于此。
在施加与第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)的情况下，可以在第一电极EL1和第二电极EL2之间形成电场。发光元件LD可以通过电场对准和/或设置在每个像素PXL的像素区域PXA中。在将发光元件LD对准在像素PXL中的每个的像素区域PXA中的步骤中，可以控制施加到第一电极EL1和第二电极EL2中的每个的对准信号(或对准电压)，或者可以形成磁场，以控制供应到像素区域PXA的待对准的发光元件LD相对偏转。
在本公开的实施方式中，当在平面图中观察时，每个像素PXL的像素区域PXA可以划分成沿着第二方向DR2依次设置的第一区域A1和第二区域A2。当在平面图中观察时，第一区域A1可以是沿着第二方向DR2定位在像素区域PXA的上侧处的区域，并且第二区域A2可以是沿着第二方向DR2定位在像素区域PXA的下侧处的区域。
在此情况下，第一电极EL1和第二电极EL2中的每个可以根据第一区域A1和第二区域A2的位置划分成两个区域。例如，第一电极EL1的定位在第一区域A1中的一区域可以是第(1-1)电极EL1_1，并且第一电极EL1的定位在第二区域A2中的另一区域可以是第(1-2)电极EL1_2。此外，第二电极EL2的定位在第一区域A1中的一区域可以是第(2-1)电极EL2_1，并且第二电极EL2的定位在第二区域A2中的另一区域可以是第(2-2)电极EL2_2。
第(1-1)电极EL1_1和第(1-2)电极EL1_2可以在第一区域A1和第二区域A2之间的区域中彼此连接以配置第一电极EL1。第(2-1)电极EL2_1和第(2-2)电极EL2_2可以在第一区域A1和第二区域A2之间的区域中彼此连接以配置第一电极EL1。
在第一区域A1中，第(1-1)电极EL1_1和第(2-1)电极EL2_1可以在第一方向DR1上彼此间隔开。在第二区域A2中，第(1-2)电极EL1_2和第(2-2)电极EL2_2可以在第一方向DR1上彼此间隔开。第(1-1)电极EL1_1和第(2-1)电极EL2_1之间在第一方向DR1上的距离可以与第(1-2)电极EL1_2和第(2-2)电极EL2_2之间在第一方向DR1上的距离相同，但是不限于此。根据实施方式，第(1-1)电极EL1_1和第(2-1)电极EL2_1之间在第一方向DR1上的距离可以与第(1-2)电极EL1_2和第(2-2)电极EL2_2之间在第一方向DR1上的距离不同。
定位在第一区域A1中的第(1-1)电极EL1_1可以电连接到像素电路层PCL的驱动晶体管Tdr，并且定位在第二区域A2中的第(2-2)电极EL2_2可以电连接到像素电路层PCL的驱动电压线DVL和PL2。
在第一区域A1中，第(1-1)电极EL1_1和第(2-1)电极EL2_1可以与并联连接在它们之间的多个发光元件LD一起配置第一串联级SET1(或第一级)。在第二区域A2中，第(1-2)电极EL1_2和第(2-2)电极EL2_2可以与并联连接在它们之间的多个发光元件LD一起配置第二串联级SET2(或第二级)。在本公开的实施方式中，第一串联级SET1和第二串联级SET2可以设置在每个像素PXL的像素区域PXA中，并且第一串联级SET1和第二串联级SET2可以配置相应的像素PXL的发射单元EMU。
包括在第一串联级SET1中的第(1-1)电极EL1_1可以是每个像素PXL的发射单元EMU的阳极电极，并且包括在第二串联级SET2中的第(2-2)电极EL2_2可以是发射单元EMU的阴极电极。
在发光元件LD在每个像素PXL的像素区域PXA中对准之后，可以去除第一电极EL1的定位于在第二方向DR2上彼此相邻的像素PXL之间的一部分，以单独地(或独立地)驱动每个像素PXL。
在上述实施方式中，发光元件LD中的每个可以是使用无机晶体结构材料的超小发光元件，例如，具有小至纳米级至微米级的尺寸。例如，发光元件LD中的每个可以是通过蚀刻方法制造的超小发光元件或通过生长方法制造的超小发光元件。
至少两个至数十个发光元件LD可以对准和/或设置在每个像素PXL的像素区域PXA中，但是发光元件LD的数量不限于此。根据实施方式，对准和/或设置在像素区域PXA中的发光元件LD的数量可以各种改变。
在图8、图9和图15中，其延伸方向(或长度方向)可以与第一方向DR1平行的发光元件LD设置在第一电极EL1和第二电极EL2之间，但是本公开不限于此。根据实施方式，发光元件LD中的至少一个可以设置成使得在第一电极EL1和第二电极EL2之间其长度方向可以与第二方向DR2平行和/或是倾斜于第二方向DR2的方向。此外，根据实施方式，以相反方向连接的至少一个反向发光元件LDr还可以设置在相邻的第一电极EL1和第二电极EL2之间。此外，根据另一实施方式，可以未连接到第一电极EL1和第二电极EL2的至少一个有缺陷的发光元件(例如，无效光源)还可以设置在第一电极EL1和第二电极EL2之间。
在本公开的实施方式中，发光元件LD中的每个可以发射有色光和/或白光中的任何一种。发光元件LD中的每个可以在第一电极EL1和第二电极EL2之间对准，使得长度L方向可以与第一方向DR1平行。发光元件LD可以设置成其中发光元件LD喷射在溶液中并且可以输入到每个像素PXL的像素区域PXA的形式。
发光元件LD可以通过喷墨印刷方法、狭缝涂布方法或其他各种方法输入到每个像素PXL的像素区域PXA。例如，发光元件LD可以与挥发性溶剂混合，并且可以通过喷墨印刷方法或狭缝涂布方法供应到像素区域PXA。此时，在施加与设置到像素区域PXA的第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)的情况下，可以在两个相邻电极之间形成电场。因此，发光元件LD可以在第一电极EL1和第二电极EL2之间对准。
在发光元件LD可以对准之后，可以以另一方法蒸发或去除溶剂，并且因此发光元件LD可以最终对准和/或设置在每个像素PXL的像素区域PXA中。
发光元件LD中的每个的一端可以直接连接到第一电极EL1和第二电极EL2中的一个电极，或者可以通过相应的接触电极CNE连接到所述一个电极。此外，发光元件LD中的每个的另一端可以直接连接到第一电极EL1和第二电极EL2中的剩余电极，或者可以通过相应的接触电极CNE连接到剩余电极。
在本公开的实施方式中，发光元件LD可以包括多个第一发光元件LD1和多个第二发光元件LD2。
第一发光元件LD1可以在第一区域A1中设置在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间。第一发光元件LD1可以在相同的方向上设置在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间。例如，第一发光元件LD1中的每个的一端(例如，p型半导体层)可以连接到第(1-1)电极EL1_1，并且第一发光元件LD1中的每个的另一端(例如，n型半导体层)可以连接到第(2-1)电极EL2_1上的接触电极CNE。在每个像素PXL的第一区域A1中，第(1-1)电极EL1_1、定位在第(1-1)电极EL1_1上的接触电极CNE、第(2-1)电极EL2_1和定位在第(2-1)电极EL2_1上的接触电极CNE可以与在相同的方向上(或平行)连接在它们之间的第一发光元件LD1一起配置第一串联级SET1。
第二发光元件LD2可以在第二区域A2中设置在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间。第二发光元件LD2可以在相同的方向上设置在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间。例如，第二发光元件LD2中的每个的一端(例如，p型半导体层)可以连接到第(1-2)电极EL1_2上的接触电极CNE，并且另一端(例如，n型半导体层)可以连接到第(2-2)电极EL2_2。在每个像素PXL的第二区域A2中，第(1-2)电极EL1_2、定位在第(1-2)电极EL1_2上的接触电极CNE、第(2-2)电极EL2_2和定位在第(2-2)电极EL2_2上的接触电极CNE可以与在相同的方向上(或平行)连接在它们之间的第二发光元件LD2一起配置第二串联级SET2。
在本公开的实施方式中，第一串联级SET1和第二串联级SET2可以设置在每个像素PXL的像素区域PXA中，并且第一串联级SET1和第二串联级SET2可以配置相应的像素PXL的发射单元EMU。
上述发光元件LD可以设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以定位在设置在第一电极EL1和第二电极EL2之间的发光元件LD中的每个之下。第一绝缘层INS1可以填充发光元件LD中的每个和保护层PSV之间的空间，以稳定地支承发光元件LD，并且防止发光元件LD与保护层PSV分离。
第一绝缘层INS1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在本公开的实施方式中，第一绝缘层INS1可以由有利于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响的无机绝缘层形成。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。根据实施方式，第一绝缘层INS1可以由有利于使发光元件LD的支承表面平坦化的有机绝缘层形成。
第一绝缘层INS1可以包括暴露第一电极EL1和第二电极EL2中的每个的一区域的开口OPN。第一绝缘层INS1可以覆盖除了该区域之外的剩余区域。
开口OPN可以包括第一开口OPN1和第二开口OPN2。第一开口OPN1可以与第一区域A1中的第(1-1)电极EL1_1的一区域对应，并且可以暴露第(1-1)电极EL1_1的一区域。第二开口OPN2可以与第二区域A2中的第(2-2)电极EL2_2的一个区域对应，并且可以暴露第(2-2)电极EL2_2的一区域。在本公开的实施方式中，第一开口OPN1可以将作为相应像素PXL的发射单元EMU的阳极电极的第(1-1)电极EL1_1的一区域暴露于外部，并且开口OPN2可以将可以是发射单元EMU的阴极电极的第(2-2)电极EL2_2的一区域暴露于外部。
第(1-1)电极EL1_1可以通过第一绝缘层INS1的第一开口OPN1直接接触设置在第(1-1)电极EL1_1上的接触电极CNE，并且第(2-2)电极EL2_2可以通过第一绝缘层INS1的第二开口OPN2直接接触设置在第(2-2)电极EL_2上的接触电极CNE。
在本公开的实施方式中，第一绝缘层INS1可以在第一区域A1中设置在第(2-1)电极EL2_1上以覆盖第(2-1)电极EL2_1。第(2-1)电极EL2_1可以被第一绝缘层INS1完全覆盖，以与设置在第(2-1)电极EL2_1上的接触电极CNE电绝缘。此外，第一绝缘层INS1可以在第二区域A2中设置在第(1-2)电极EL1_2上以覆盖第(1-2)电极EL1_2。第(1-2)电极EL1_2可以被第一绝缘层INS1完全覆盖，以与设置在第(1-2)电极EL1_2上的接触电极CNE电绝缘。
第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上。第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上以覆盖发光元件LD中的每个的上表面的一部分，并将发光元件LD中的每个的两端暴露于外部。第二绝缘层INS2可以在像素PXL中的每个的像素区域PXA中形成为独立的绝缘图案，但是本公开不限于此。
第二绝缘层INS2可以配置为单层或多层，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2还可以固定在像素PXL中的每个的像素区域PXA中对准(或设置)的发光元件LD中的每个。在本公开的实施方式中，第二绝缘层INS2可以包括有利于保护发光元件LD中的每个的有源层12免受外部氧气、湿气等的影响的无机绝缘层。然而，本公开不限于此。根据实施方式，第二绝缘层INS2可以根据发光元件LD可以应用的显示装置的设计条件等而包括包含有机材料的有机绝缘层。
在可以完成发光元件LD在像素PXL中的每个的像素区域PXA中的对准之后，通过在发光元件LD上形成第二绝缘层INS2，可以防止发光元件LD与对准位置偏离。在在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，该间隙可以在形成第二绝缘层INS2的工艺中用第二绝缘层INS2填充。因此，第二绝缘层INS2可以由有利于填充第一绝缘层INS1和发光元件LD之间的间隙的有机绝缘层形成。
在本公开的实施方式中，第二绝缘层INS2可以形成在发光元件LD上，使得发光元件LD中的每个的有源层12可以不与外部导电材料接触。第二绝缘层INS2可以仅覆盖发光元件LD中的每个的表面(或外圆周表面)的一部分，并且可以将发光元件LD中的每个的两端暴露于外部。
接触电极CNE可以设置和/或形成在第一电极EL1和第二电极EL2上。接触电极CNE可以是用于更稳定地电连接第一电极EL1和第二电极EL2中的每个与发光元件LD的配置。
接触电极CNE可以包括第一接触电极CNE1至第四接触电极CNE4。
第一接触电极CNE1可以设置和/或形成在第(1-1)电极EL1_1上。由于第(1-1)电极EL1_1的一区域可以被第一绝缘层INS1的第一开口OPN1暴露，所以第一接触电极CNE1可以通过第一开口OPN1直接接触第(1-1)电极EL1_1的一区域以连接到第(1-1)电极EL1_1。根据实施方式，在封盖层(未示出)设置在第(1-1)电极EL1_1的由第一绝缘层INS1的第一开口OPN1暴露的一区域上的情况下，第一接触电极CNE1可以设置在封盖层上并且可以通过封盖层连接到第(1-1)电极EL1_1。这里，封盖层可以保护第(1-1)电极EL1_1免受在显示装置的制造工艺期间产生的缺陷等的影响，并且还可以增强第(1-1)电极EL1_1和设置在其之下的像素电路层PCL之间的粘合强度。封盖层可以包括诸如氧化铟锌(IZO)的透明导电材料，以最小化从发光元件LD中的每个发射并且在显示装置的图像显示方向上由第(1-1)电极EL1_1反射的光的损失。
第一接触电极CNE1可以定位在像素PXL中的每个的像素区域PXA的第一区域A1中。第一接触电极CNE1可以直接设置在第一发光元件LD1中的每个的一端(例如，p型半导体层)上以与所述一端重叠，并连接到第一发光元件LD1中的每个的所述一端。由于第一接触电极CNE1直接接触(或可以直接连接到)第(1-1)电极EL1_1，所以驱动晶体管Tdr的施加到第(1-1)电极EL1_1的信号可以传送到第一接触电极CNE1。传送到第一接触电极CNE1的信号可以施加到第一发光元件LD1中的每个的所述一端。
第二接触电极CNE2可以设置和/或形成在第(2-1)电极EL2_1上。在本公开的实施方式中，第二接触电极CNE2可以设置和/或形成在第(2-1)电极EL2_1上，且第一绝缘层INS1插置在它们之间。如上所述，由于第(2-1)电极EL2_1可以被第一绝缘层INS1完全覆盖，所以第二接触电极CNE2可以与第(2-1)电极EL2_1电绝缘。根据实施方式，在封盖层设置在第(2-1)电极EL2_1上的情况下，第一绝缘层INS1可以设置在封盖层上以完全覆盖封盖层和第(2-1)电极EL2_1。在此情况下，第二接触电极CNE2可以通过第一绝缘层INS1与第(2-1)电极EL2_1和封盖层电绝缘。
在本公开的实施方式中，第二接触电极CNE2可以定位在相应像素PXL的像素区域PXA的第一区域A1中。第二接触电极CNE2可以直接设置在第一发光元件LD1中的每个的另一端(例如，n型半导体层)上以与所述另一端重叠，并且可以连接到第一发光元件LD1的所述另一端。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料(或物质)形成，以允许从第一发光元件LD1中的每个发射并由第(1-1)电极EL1_1和第(2-1)电极EL2_1反射的光在显示装置的图像显示方向上无损耗地行进。例如，第一接触电极CNE1和第二接触电极CNE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等的各种透明导电材料中的至少一种，并且可以基本上透明的或半透明的以满足预定透光率(或透射率)。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于上述实施方式。根据实施方式，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料形成。不透明导电材料可以包括例如钛(Ti)、铝(Al)、银(Ag)等，但是本公开不限于此。此外，第一接触电极CNE1和第二接触电极CNE2可以由单层或多层形成。
第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上，并且可以通过相同的工艺形成。然而，本公开不限于此，并且根据实施方式，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上，并且可以通过不同的工艺形成。在第一接触电极CNE1和第二接触电极CNE2设置在不同的层上并通过不同的工艺形成的情况下，如图13中所示，辅助绝缘层AUINS可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2之间。辅助绝缘层AUINS可以设置在第一接触电极CNE1上以覆盖第一接触电极CNE1。此时，辅助绝缘层AUINS可以包括与第一绝缘层INS1和第二绝缘层INS2相同的材料，或者可以包括从作为第一绝缘层INS1和第二绝缘层INS2的配置材料而公开的材料中选择的一种或多种材料。例如，辅助绝缘层AUINS可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。如上所述，在辅助绝缘层AUINS设置在第一接触电极CNE1上的情况下，第二接触电极CNE2可以设置在辅助绝缘层AUINS上。
第三接触电极CNE3可以设置和/或形成在第(1-2)电极EL1_2上。在本公开的实施方式中，第三接触电极CNE3可以设置和/或形成在第(1-2)电极EL1_2上，且第一绝缘层INS1插置在它们之间。如上所述，由于第(1-2)电极EL1_2可以被第一绝缘层INS1完全覆盖，所以第三接触电极CNE3可以与第(1-2)电极EL1_2电绝缘。根据实施方式，在封盖层设置在第(1-2)电极EL1_2上的情况下，第一绝缘层INS1可以设置在封盖层上以完全覆盖封盖层和第(1-2)电极EL1_2。在此情况下，第三接触电极CNE3可以通过第一绝缘层INS1与第(1-2)电极EL1_2和封盖层电绝缘。
在本公开的实施方式中，第三接触电极CNE3可以定位在相应像素PXL的像素区域PXA的第二区域A2中。第三接触电极CNE3可以直接设置在第二发光元件LD2中的每个的一端(例如，p型半导体层)上以与所述一端重叠，并连接到第二发光元件LD2中的每个的所述一端。
第四接触电极CNE4可以设置和/或形成在第(2-2)电极EL2_2上。由于第(2-2)电极EL2_2的一区域可以被第一绝缘层INS1的第二开口OPN2暴露，所以第四接触电极CNE4可以通过第二开口OPN2直接接触第(2-2)电极EL2_2的一区域，以电连接和/或物理连接到第(2-2)电极EL2_2。根据实施方式，在封盖层通过第一绝缘层INS1的第二开口OPN2设置在第(2-2)电极EL2_2的一区域上的情况下，第四接触电极CNE4可以设置在封盖层上以通过封盖层电连接和/或物理连接到第(2-2)电极EL2_2。
第四接触电极CNE4可以定位在像素PXL中的每个的像素区域PXA的第二区域A2中。第四接触电极CNE4可以直接设置在第二发光元件LD2中的每个的另一端(例如，n型半导体层)上以与所述另一端重叠，并连接到第二发光元件LD2中的每个的所述另一端。由于第四接触电极CNE4直接接触(或可以直接连接到)第(2-2)电极EL2_2，所以施加到第(2-2)电极EL2_2的第二驱动电源VSS可以传送到第四接触电极CNE4。传送到第四接触电极CNE4的第二驱动电源VSS可以施加到第二发光元件LD2中的每个的所述另一端。
第三接触电极CNE3和第四接触电极CNE4可以由各种透明导电材料(或物质)形成，以允许从第二发光元件LD2中的每个发射并由第(1-2)电极EL1_2和第(2-2)电极EL2_2反射的光在显示装置的图像显示方向上无损耗地行进。在本公开的实施方式中，第三接触电极CNE3和第四接触电极CNE4可以包括与第一接触电极CNE1和第二接触电极CNE2相同的材料，并且可以通过与第一接触电极CNE1和第二接触电极CNE2相同的工艺形成。
当在平面图中观察时，第一接触电极CNE1至第四接触电极CNE4中的每个可以具有沿着第二方向DR2延伸的棒形状，但是本公开不限于此。根据实施方式，第一接触电极CNE1至第四接触电极CNE4的形状可以在稳定地电连接到发光元件LD中的每个的范围内各种改变。此外，第一接触电极CNE1至第四接触电极CNE4中的每个的形状可以根据与设置在其之下的电极的连接关系进行各种改变。
在像素PXL中的每个的像素区域PXA中，定位在第一区域A1中的第一接触电极CNE1和定位在第二区域A2中的第三接触电极CNE3可以设置成在第二方向DR2上以恒定的距离间隔开。例如，第一接触电极CNE1和第三接触电极CNE3可以沿着第二方向DR2设置在相同的列中，并且可以彼此间隔开。根据实施方式，在其中可以考虑根据像素PXL中的每个的像素区域PXA中定位的配置的密度程度的空间限制，同时保持其中第一接触电极CNE1和第三接触电极CNE3可以彼此间隔开以彼此电绝缘的状态的范围内，第一接触电极CNE1和第三接触电极CNE3可以定位在彼此不同的列中。
在像素PXL中的每个的像素区域PXA中，定位在第一区域A1中的第二接触电极CNE2和定位在第二区域A2中的第四接触电极CNE4可以设置成在第二方向DR2上以恒定的距离间隔开。例如，第二接触电极CNE2和第四接触电极CNE4可以沿着第二方向DR2定位在相同的列中，并且可以设置成彼此间隔开。然而，本公开不限于此，并且第二接触电极CNE2和第四接触电极CNE4可以定位在不同的列中。
第一接触电极CNE1和第二接触电极CNE2可以与第一发光元件LD1以及第(1-1)电极EL1_1和第(2-1)电极EL2_1一起配置第一串联级SET1。第三接触电极CNE3和第四接触电极CNE4可以与第二发光元件LD2以及第(1-2)电极EL1_2和第(2-2)电极EL2_2一起配置第二串联级SET2。
同时，设置在第一串联级SET1中的第二接触电极CNE2可以通过中间电极CTE电连接和/或物理连接到设置在第二串联级SET中的第三接触电极CNE3。中间电极CTE可以定位在第一串联级SET1和第二串联级SET2之间，并且可以连接到第一串联级SET1的第二接触电极CNE2和第二串联级SET2的第三接触电极CNE3。
在本公开的实施方式中，中间电极CTE可以设置在第一区域A1和第二区域A2之间，以便不与第一绝缘层INS1的第一开口OPN1和第二开口OPN2重叠。特别地，中间电极CTE可以电连接和/或物理连接到通过第一绝缘层INS1与相应电极电绝缘的接触电极CNE。例如，中间电极CTE可以电连接和/或物理连接到被第一绝缘层INS1覆盖的第(2-1)电极EL2_1上的第二接触电极CNE2。此外，中间电极CTE可以电连接和/或物理连接到被第一绝缘层INS1覆盖的第(1-2)电极EL1_2上的第三接触电极CNE3。
当在平面图中观察时，中间电极CTE可以遍及可以定位有第一串联级SET1的第一区域A1和可以定位有第二串联级SET2的第二区域A2设置，并且可以与第一电极EL1和第二电极EL2中的每个的一部分重叠。中间电极CTE可以是预定信号(或电压)可以不直接从外部传送到其的电极。
中间电极CTE的一端可以连接到第一区域A1中的第二接触电极CNE2，并且其另一端可以连接到第二区域A2中的第三接触电极CNE3。因此，中间电极CTE可以用作将第一区域A1的第二接触电极CNE2和第二区域A2的第三接触电极CNE3彼此连接的桥接电极(或连接电极)。即，中间电极CTE可以是连接第一串联级SET1和第二串联级SET2的桥接电极(或连接电极)。
中间电极CTE可以设置在与第二接触电极CNE2和/或第三接触电极CNE3相同的层上，可以包括与第二接触电极CNE2和/或第三接触电极CNE3相同的材料，并且可以通过与第二接触电极CNE2和/或第三接触电极CNE3相同的工艺形成。在本公开的实施方式中，中间电极CTE可以与第二接触电极CNE2和/或第三接触电极CNE3一体地形成。在中间电极CTE与第二接触电极CNE2和/或第三接触电极CNE3一体地设置的情况下，中间电极CTE可以被认为是第二接触电极CNE2的一区域和/或第三接触电极CNE3的一区域。
如上所述，中间电极CTE、第二接触电极CNE2和第三接触电极CNE3可以一体地形成，并且可以彼此电连接和/或物理连接。因此，像素PXL中的每个的第一串联级SET1和第二串联级SET2可以彼此电连接和/或物理连接。
中间电极CTE可以遍及第一区域A1和第二区域A2设置，并且可以具有弯曲至少一次的棒形状。然而，中间电极CTE的形状不限于上述实施方式。根据实施方式，中间电极CTE可以在用于稳定地连接两个连续的串联级的范围内改变成各种形状。
第三绝缘层INS3可以设置和/或形成在第一接触电极CNE1至第四接触电极CNE4和中间电极CTE上。第三绝缘层INS3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层INS3可以具有其中至少一个无机绝缘层或至少一个有机绝缘层可以交替堆叠的结构。第三绝缘层INS3可以是完全覆盖显示元件层DPL并阻挡水、湿气等输入到包括发光元件LD的显示元件层DPL的封装层。
如图15中所示，在驱动电流通过包括在每个像素PXL中的像素电路层PCL的驱动晶体管Tdr从第一电力线PL1流到驱动电压线DVL和PL2的情况下，驱动电流可以通过第一接触孔CH1流到每个像素PXL的发射单元EMU中。
例如，驱动电流可以通过第一接触孔CH1供应到第(1-1)电极EL1_1，并且驱动电流可以通过与第(1-1)电极EL1_1直接接触(或可以连接到第(1-1)电极EL1_1)的第一接触电极CNE1经由第一发光元件LD1流到第二接触电极CNE2。因此，在第一串联级SET1中，第一发光元件LD1可以发射亮度与分配到第一发光元件LD1中的每个的电流对应的光。此时，第二接触电极CNE2可以通过第一绝缘层INS1与设置在其之下的第(2-1)电极EL2_1电绝缘。
流到第二接触电极CNE2的驱动电流经由中间电极CTE流到第三接触电极CNE3。流到第三接触电极CNE3的驱动电流经由第二发光元件LD3流到第四接触电极CNE4。流到第四接触电极CNE4的驱动电流可以流到与第四接触电极CNE4直接接触(或可以连接到第四接触电极CNE4)的第(2-2)电极EL2_2。因此，第二发光元件LD2可以发射亮度与分配到第二发光元件LD2中的每个的电流对应的光。此时，第三接触电极CNE3可以通过第一绝缘层INS1与设置在其之下的第(1-2)电极EL1_2电绝缘。
在上述方法中，每个像素PXL的驱动电流可以依次流过第一串联级SET1的第一发光元件LD1和第二串联级SET2的第二发光元件LD2。因此，每个像素PXL可以发射亮度与在每个帧周期期间供应的数据信号对应的光。
在本公开的实施方式中，在将发光元件LD对准在像素PXL中的每个的像素区域PXA中之后，第一接触电极CNE1至第四接触电极CNE4中的每个可以与第一串联级SET1的第(1-1)电极EL1_1以及第二串联级SET2的第(2-2)电极EL2_2一起用作用于驱动发光元件LD的驱动电极。
在本公开的实施方式中，在形成第一串联级SET1的第二接触电极CNE2和第二串联级SET2的第三接触电极CNE3的步骤中，可以同时形成用于串联连接第一串联级SET1的第一发光元件LD1和第二串联级SET2的第二发光元件LD2的中间电极CTE。因此，可以简化每个像素PXL和包括其的显示装置的制造工艺，并且从而因此提高产品生产率。
根据上述实施方式，像素PXL中的每个的像素区域PXA在一方向(例如，第二方向DR2)上可以划分成第一区域A1和第二区域A2，并且中间电极CTE可以设置在第一区域A1和第二区域A2之间，以连接像素区域PXA中的两个连续的串联级。包括在两个连续的串联级中的每个中的发光元件LD可以通过中间电极CTE彼此电连接。例如，包括在第一串联级SET1中的第一发光元件LD1和包括在第二串联级SET2中的第二发光元件LD2可以通过中间电极CTE彼此电连接。在这种方法中，在像素PXL中的每个的像素区域PXA中对准的发光元件LD可以以串联/并联混合结构连接，以配置每个像素PXL的发射单元EMU。因此，每个像素PXL的发射单元EMU可以配置成串联/并联混合结构而不增加对准电极(或对准线)的数量。在此情况下，发射单元EMU可以配置成包括至少两个或更多个串联级的串联/并联混合结构，而不增加每个像素PXL中的对准电极(或对准线)的数量(或者最小化由对准电极占据的面积)，并且因此可以容易地实现具有高分辨率和精细间距的显示装置。
在用于实现高分辨率和精细间距的显示装置中，可以减小每个像素PXL的尺寸(面积)，并且因此由于包括在每个像素PXL中的配置之间的空间限制，例如，包括在每个像素PXL中的电极的临界尺寸(CD)(“电极中的每个的线宽度或电极之间的间隙的宽度”)，可能难以通过增加对准电极(或对准线)的数量来连接多个串联级。
因此，在本公开中，通过在连续的第一串联级SET1和第二串联级SET2之间设置中间电极CTE、将第一串联级SET1的第(1-1)电极EL1_1直接连接到第一接触电极CNE1、将第二串联级SET2的第(2-2)电极EL2_2直接连接到第四接触电极CNE4以及用第一绝缘层INS1覆盖第一串联级SET1的第(2-1)电极EL2_1和第二串联级SET2的第(1-2)电极EL1_2，可以将每个像素PXL的发射单元EMU配置成串联/并联混合结构，而不增加对准电极(或对准线)的数量。
根据上述实施方式，通过配置串联/并联混合结构的发射单元EMU，可以稳定地驱动每个像素PXL以减小流过显示装置的显示面板的驱动电流，从而改善电力消耗效率。
此外，根据上述实施方式，由于第一电极EL1_1的一区域(例如，第(1-2)电极EL1_2)和第二电极EL2的一区域(例如，第(2-1)电极EL2_1)中的每个可以被第一绝缘层INS1覆盖，因此第一电极EL1_1的所述一区域和第二电极EL2的所述一区域可以不受从外部输入的静电的影响。
图16a至图16g是依次示出制造图8中所示的像素PXL的方法的示意性平面图，以及图17a至图17h是依次示出制造图10中所示的像素PXL的方法的示意性剖视图。
在下文中，根据制造方法结合图16a至图16g以及图17a至图17h依次描述根据图8和图10中所示的实施方式的像素PXL。在图16a至图16g以及图17a至图17h中，主要描述了与上述实施方式的区别以避免冗余描述。
参考图1a至图5、图7b、图8至图16a和图17a，可以在衬底SUB上形成像素电路层PCL。
像素电路层PCL可以包括缓冲层BFL、晶体管T、存储电容器Cst、第一电力线PL1、驱动电压线DVL和PL2以及保护层PSV。保护层PSV可以包括暴露驱动晶体管Tdr的一区域的第一接触孔CH1和暴露驱动电压线DVL和PL2的一个区域的第二接触孔CH1。
参考图1a至图5、图7b、图8至图15、图16b、图17a和图17b，可以在保护层PSV上形成第一堤图案BNK1。在保护层PSV上，第一堤图案BNK1可以以预定距离与在第一方向DR1上相邻的第一堤图案BNK1间隔开。
参考图1a至图5、图7b、图8至图15、图16c和图17a至图17c，可以在第一堤图案BNK1上形成包括具有高反射率的导电材料(或物质)的第一电极EL1和第二电极EL2。
第一电极EL1可以划分成定位在每个像素PXL的像素区域PXA的第一区域A1中的第(1-1)电极EL1_1和定位在像素区域PXA的第二区域A2中的第(1-2)电极EL1_2。第二电极EL2可以划分成定位在第一区域A1中的第(2-1)电极EL2_1和定位在第二区域A2中的第(2-2)电极EL2_2。第一电极EL1可以通过第一接触孔CH1电连接和/或物理连接到驱动晶体管Tdr。第二电极EL2可以通过第二接触孔CH2电连接和/或物理连接到驱动电压线DVL和PL2。
第一电极EL1和第二电极EL2中的每个可以沿着第二方向DR2延伸。
参考图1a至图5、图7b、图8至图15、图16d和图17a至图17d，可以在包括第一电极EL1和第二电极EL2的保护层PSV上形成绝缘材料层INSM。绝缘材料层INSM可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
随后，可以在每个像素PXL的像素区域PXA中形成第二堤图案BNK2。第二堤图案BNK2可以形成在绝缘材料层INSM上。第二堤图案BNK2可以是限定(或分隔)每个像素PXL和与其相邻的像素PXL之间的像素区域PXA(或发射区域)的像素限定层。
参考图1a至图5、图7b、图8至图15、图16e和图17a至图17e，可以施加与第一电极EL1和第二电极EL2中的每个对应的对准信号(或对准电压)，以在于第一方向DR1上相邻的第一电极EL1和第二电极EL2之间形成电场。
随后，在其中在第一电极EL1和第二电极EL2之间可以形成有电场的状态下，可以使用喷墨印刷方法等将包括发光元件LD的混合溶液输入到像素PXL中的每个的像素区域PXA。例如，可以在绝缘材料层INSM上设置喷墨喷嘴，并且可以通过喷墨喷嘴将与多个发光元件LD混合的溶剂输入到像素PXL中的每个的像素区域PXA。将发光元件LD输入到像素PXL中的每个的像素区域PXA的方法不限于上述实施方式，并且输入发光元件LD的方法可以各种改变。
在将发光元件LD输入到像素PXL中的每个的像素区域PXA之后，可以去除溶剂。
在发光元件LD输入到像素PXL中的每个的像素区域PXA的情况下，可以通过在第一电极EL1和第二电极EL2之间形成的电场来感应自对准。因此，发光元件LD可以在第一电极EL1和第二电极EL2之间对准。在本公开的实施方式中，发光元件LD可以根据像素PXL中的每个的像素区域PXA的第一区域A1和第二区域A2的位置而划分成第一发光元件LD1和第二发光元件LD2。例如，定位在像素区域PXA的第一区域A1中的发光元件LD可以是第一发光元件LD1，以及定位在像素区域PXA的第二区域A2中的发光元件LD可以是第二发光元件LD2。
第一发光元件LD1和第二发光元件LD2可以在像素PXL中的每个的像素区域PXA中在第一电极EL1和第二电极EL2之间在绝缘材料层INSM上对准。
参考图1a至图5、图7b、图8至图15、图16f和图17a至图17f，在将发光元件LD对准在每个像素PXL的像素区域PXA中之后，可以在每个发光元件LD上形成第二绝缘层INS2。第二绝缘层INS2可以覆盖发光元件LD中的每个的上表面的至少一部分，以将发光元件LD中的每个的除了有源层12之外的两端暴露于外部。
通过形成第二绝缘层INS2的工艺、在形成第二绝缘层INS2的工艺之前和之后执行的蚀刻工艺等，可以通过去除绝缘材料层INSM的一部分来形成包括暴露第(1-1)电极EL1_1的一部分的第一开口OPN1和暴露第(2-2)电极EL2_2的一部分的第二开口OPN2的第一绝缘层INS1。
第一绝缘层INS1可以覆盖第(1-2)电极EL1_2和第(2-1)电极EL2_1中的每个。因此，第(1-2)电极EL1_2和第(2-1)电极EL2_1可以与设置在第一绝缘层INS1上的配置电绝缘。
在执行形成第一绝缘层INS1和第二绝缘层INS2的工艺的情况下，可以去除第一电极EL1的一部分，使得每个像素PXL可以独立于(或单独于)与其相邻的像素PXL被驱动。因此，设置到每个像素PXL的第一电极EL1可以与设置到定位在相同的像素列中的相邻像素PXL的第一电极EL1电分离和/或物理分离。
参考图1a至图5、图7b、图8至图15、图16g和图17a至图17g，可以在第二绝缘层INS2上形成第一接触电极CNE1至第四接触电极CNE4和中间电极CTE。
第一接触电极CNE1可以形成在第(1-1)电极EL1_1上，并且可以连接到第(1-1)电极EL1_1和第一发光元件LD中的每个的一端。第二接触电极CNE2可以形成在第(2-1)电极EL2_1上的第一绝缘层INS1上，并且可以连接到第一发光元件LD1中的每个的另一端。第三接触电极CNE3可以形成在第(1-2)电极EL1_2上的第一绝缘层INS1上，并且可以连接到第二发光元件LD2中的每个的一端。第四接触电极CNE4可以形成在第(2-2)电极EL2_2上，并且可以连接到第(2-2)电极EL2_2和第二发光元件LD2中的每个的另一端。
第一接触电极CNE1和第二接触电极CNE2可以定位在像素PXL中的每个的像素区域PXA的第一区域A1中，并且第三接触电极CNE3和第四接触电极CNE4可以定位在像素PXL中的每个的像素区域PXA的第二区域A2中。第一接触电极CNE1和第二接触电极CNE2可以与第(1-1)电极EL1_1、第(2-1)电极EL2_1和第一发光元件LD1一起配置第一串联级SET1。第三接触电极CNE3和第四接触电极CNE4可以与第(1-2)电极EL1_2、第(2-2)电极EL2_2和第二发光元件LD2一起配置第二串联级SET2。
中间电极CTE可以与第二接触电极CNE2和/或第三接触电极CNE3一体地设置，以将第二接触电极CNE2和第三接触电极CNE3彼此电连接和/或物理连接。在本公开的实施方式中，中间电极CTE可以将第一串联级SET1的第二接触电极CNE2和第二串联级SET2的第三接触电极CNE3彼此电连接和/或物理连接，以连接第一串联级SET1和第二串联级SET2。
参考图1a至图5、图7b、图8至图15和图17a至图17h，可以形成覆盖第一接触电极CNE1至第四接触电极CNE4的第三绝缘层INS3。第三绝缘层INS3可以具有其中至少一个无机层和至少一个有机层交替堆叠的结构，但是本公开不限于此。
图18a至图18c示意性地示出了根据本公开的另一实施方式的像素PXL，并且是仅包括显示元件层DPL的部分配置的像素PXL的示意性平面图。
关于图18a至图18c的像素PXL，描述与上述实施方式的区别，以避免冗余描述。在本公开中没有具体描述的部分可以与上述实施方式一致，并且相同的参考标记指示相同的组件，并且类似的参考标记指示类似的组件。
首先，参考图1a至图5、图7b和图18a，当在平面图中观察时，每个像素PXL的像素区域PXA可以划分成沿着第二方向DR2依次设置的第一区域A1至第三区域A3。第一区域A1可以是沿着第二方向DR2定位在像素区域PXA的上侧处的区域，第二区域A2可以是沿着第二方向DR2定位在像素区域PXA的中央(或中部)处的区域，以及第三区域A3可以是沿着第二方向DR2定位在像素区域PXA的下侧处的区域。
在此情况下，第一电极EL1和第二电极EL2中的每个可以根据第一区域A1至第三区域A3的位置划分成三个区域。例如，第一电极EL1的定位在第一区域A1中的一区域可以是第(1-1)电极EL1_1，第一电极EL1的定位在第二区域A2中的另一区域可以是第(1-2)电极EL1_2，以及第一电极EL1的定位在第三区域A3中的又一区域可以是第(1-3)电极EL1_3。此外，第二电极EL2的定位在第一区域A1中的一区域可以是第(2-1)电极EL2_1，第二电极EL2的定位在第二区域A2中的另一区域可以是第(2-2)电极EL2_2，以及第二电极EL2的定位在第三区域A3中的又一区域可以是第(2-3)电极EL2_3。
在第一区域A1中，第(1-1)电极EL1_1和第(2-1)电极EL2_1可以在第一方向DR1上彼此间隔开。在第二区域A2中，第(1-2)电极EL1_2和第(2-2)电极EL2_2可以在第一方向DR1上彼此间隔开。在第三区域A3中，第(1-3)电极EL1_3和第(2-3)电极EL2_3可以在第一方向DR1上彼此间隔开。
定位在第一区域A1中的第(1-1)电极EL1_1可以通过第一接触孔CH1电连接和/或物理连接到像素电路144的第一晶体管T1，并且定位在第三区域A3中的第(2-3)电极EL2_3可以通过第二接触孔CH2电连接和/或物理连接到像素电路144的第二电力线PL2。
在第一区域A1中，第(1-1)电极EL1_1的一区域可以通过第一绝缘层INS1的第一开口OPN1暴露于外部。第一接触电极CNE1可以设置在其一区域可以暴露于外部的第(1-1)电极EL1_1上，并且因此，第(1-1)电极EL1_1和第一接触电极CNE1可以直接接触以彼此电连接和/或物理连接。在第一区域A1中，第(2-1)电极EL2_1可以被第一绝缘层INS1覆盖。第二接触电极CNE2可以设置在第(2-1)电极EL2_1上的第一绝缘层INS1上。第(2-1)电极EL2_1和第二接触电极CNE2可以通过设置在它们之间的第一绝缘层INS1电绝缘。
在第一区域A1中，至少一个第一发光元件LD1可以在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间对准。第一发光元件LD1的一端可以电连接和/或物理连接到第一接触电极CNE1和第二接触电极CNE2中的一个，并且第一发光元件LD1的另一端可以电连接和/或物理连接到第一接触电极CNE1和第二接触电极CNE2中的另一个。
在本公开的实施方式中，定位在第一区域A1中的第(1-1)电极EL1_1和第(2-1)电极EL2_1、第一接触电极CNE1和第二接触电极CNE2以及第一发光元件LD1可以配置第一串联级SET1。
在第二区域A2中，第(1-2)电极EL1_2可以被第一绝缘层INS1覆盖。第三接触电极CNE3可以设置在第(1-2)电极EL1_2上的第一绝缘层INS1上。第(1-2)电极EL1_2和第三接触电极CNE3可以通过第一绝缘层INS1电绝缘。在第二区域A2中，第(2-2)电极EL2_2可以被第一绝缘层INS1覆盖。第四接触电极CNE4可以设置在第(2-2)电极EL2_2上的第一绝缘层INS1上。第(2-2)电极EL2_2和第四接触电极CNE4可以通过第一绝缘层INS1彼此电连接。
在第二区域A2中，至少一个第二发光元件LD2可以在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间对准。第二发光元件LD2的一端可以电连接和/或物理连接到第三接触电极CNE3和第四接触电极CNE4中的一个，并且第二发光元件LD2的另一端可以电连接和/或物理连接到第三接触电极CNE3和第四接触电极CNE4中的另一个。
在本公开的实施方式中，第(1-2)电极EL1_2和第(2-2)电极EL2_2、第三接触电极CNE3和第四接触电极CNE4以及第二发光元件LD2可以配置第二串联级SET2。
第一中间电极CTE1可以设置在第一区域A1和第二区域A2之间。第一中间电极CTE1可以遍及第一区域A1和第二区域A2设置。第一中间电极CTE1的一端可以电连接和/或物理连接到第二接触电极CNE2，并且第一中间电极CTE1的另一端可以电连接和/或物理连接到第三接触电极CNE3。第一中间电极CTE1可以与第二接触电极CNE2和/或第三接触电极CNE3一体地设置。因此，第二接触电极CNE2和第三接触电极CNE3可以通过第一中间电极CTE1彼此电连接和/或物理连接。
在本公开的实施方式中，第一中间电极CTE1可以是电连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
在第三区域A2中，第(1-3)电极EL1_3可以被第一绝缘层INS1覆盖。第五接触电极CNE5可以设置在第(1-3)电极EL1_3上的第一绝缘层INS1上。第(1-3)电极EL1_3和第五接触电极CNE5可以通过第一绝缘层INS1电绝缘。第(2-3)电极EL2_3的一个区域可以通过第一绝缘层INS1的第二开口OPN2暴露于外部。第六接触电极CNE6可以设置在其一个区域可以暴露于外部的第(2-3)电极EL2_3上，并且因此，第(2-3)电极EL2_3和第六接触电极CNE6可以直接接触以彼此电连接和/或物理连接。
在第三区域A3中，至少一个第三发光元件LD3可以在第(1-3)电极EL1_3和第(2-3)电极EL2_3之间对准。第三发光元件LD3的一端可以电连接和/或物理连接到第五接触电极CNE5和第六接触电极CNE6中的一个，并且第三发光元件LD3的另一端可以电连接和/或物理连接到第五接触电极CNE5和第六接触电极CNE6中的另一个。
在本公开的实施方式中，第(1-3)电极EL1_3和第(2-3)电极EL2_3、第五接触电极CNE5和第六接触电极CNE6以及第三发光元件LD3可以配置第三串联级。
第二中间电极CTE2可以设置在第二区域A2和第三区域A3之间。第二中间电极CTE2可以遍及第二区域A2和第三区域A3设置。第二中间电极CTE2的一端可以电连接和/或物理连接到第四接触电极CNE4，并且第二中间电极CTE2的另一端可以电连接和/或物理连接到第五接触电极CNE5。第二中间电极CTE2可以与第四接触电极CNE4和/或第五接触电极CNE5一体地设置。因此，第四接触电极CNE4和第五接触电极CNE5可以通过第二中间电极CTE2彼此电连接和/或物理连接。
在本公开的实施方式中，第二中间电极CTE2可以是连接第二串联级SET2和第三串联级的第二桥接电极(或第二连接电极)。
第一电极EL1的可以由第一绝缘层INS1的第一开口OPN1暴露以直接接触第一接触电极CNE1的一个区域(例如，第(1-1)电极EL1_1)可以是每个像素PXL的发射单元EMU的阳极电极。此外，第二电极EL2的可以由第一绝缘层INS1的第二开口OPN2暴露以直接接触第六接触电极CNE6的另一区域(例如，第(2-3)电极EL2_3)可以是发射单元EUM的阴极电极。
在驱动电流通过第一晶体管T1从第一电力线PL1流到第二电力线PL2的情况下，驱动电流通过第一接触孔CH1流到第(1-1)电极EL1_1和第一接触电极CNE1，并且驱动电流经由第一发光元件LD1流到第二接触电极CNE2。流到第二接触电极CNE2的驱动电流通过第一中间电极CTE1流到第三接触电极CNE3，并且驱动电流经由第二发光元件LD2流到第四接触电极CNE4。流到第四接触电极CNE4的驱动电流通过第二中间电极CTE2流到第五接触电极CNE5。流到第五接触电极CNE5的驱动电流经由第三发光元件LD3流到第(2-3)电极EL2_3和第六接触电极CNE6。
如上所述，通过在连续的串联级之间设置中间电极CTE、将第一串联级SET1的第(1-1)电极EL1_1直接连接到第一接触电极CNE1、将第三串联级的第(2-3)电极EL2_3直接连接到第六接触电极CNE6以及用第一绝缘层INS1覆盖第(2-1)电极EL2_1、第(1-2)电极EL1_2、第(2-2)电极EL2_2和第(1-3)电极EL1_3，每个像素PXL的发射单元EMU可以配置成串联-并联混合结构，而不增加对准电极的数量。
接下来，参考图1a至图5和图18b，第一电极EL1至第三电极EL3可以设置在每个像素PXL的像素区域PXA中。
在本公开的实施方式中，每个像素PXL的像素区域PXA可以包括第一发射区域E1和第二发射区域E2。第一电极EL1、第二电极EL2以及在第一电极EL1和第二电极EL2之间对准的发光元件LD可以设置在第一发射区域E1中。第三电极EL3、第二电极EL2以及在第三电极EL3和第二电极EL2之间对准的发光元件LD可以设置在第二发射区域E2中。第二电极EL2可以设置在第一发射区域E1和第二发射区域E2之间，并且第二电极EL2可以公共地设置。
当在平面图中观察时，第一发射区域E1和第二发射区域E2中的每个可以沿着第二方向DR2划分成第一区域A1至第三区域A3。
在此情况下，第一电极EL1至第三电极EL3中的每个可以根据第一发射区域E1和第二发射区域E2中的每个的第一区域A1至第三区域A3的位置而划分成三个区域。第一电极EL1可以划分成第一区域A1的第(1-1)电极EL1_1、第二区域A2的第(1-2)电极EL1_2和第三区域A3的第(1-3)电极EL1_3。第二电极EL2可以划分成第一区域A1的第(2-1)电极EL2_1、第二区域A2的第(2-2)电极EL2_2和第三区域A3的第(2-3)电极EL2_3。第三电极EL3可以划分成定位在第一区域A1中的第(3-1)电极EL3_1、定位在第二区域A2中的第(3-2)电极EL3_2以及定位在第三区域A3中的第(3-3)电极EL3_3。
在第一区域A1中，第(1-1)电极EL1_1、第(2-1)电极EL2_1和第(3-1)电极EL3_1可以在第一方向DR1上彼此间隔开。在第二区域A2中，第(1-2)电极EL1_2、第(2-2)电极EL2_2和第(3-2)电极EL3_2可以在第一方向DR1上彼此间隔开。在第三区域A3中，第(1-3)电极EL1_3、第(2-3)电极EL2_3和第(3-3)电极EL3_3可以在第一方向DR1上彼此间隔开。
定位在第一区域A1中的第(1-1)电极EL1_1可以通过第一接触孔CH1电连接和/或物理连接到每个像素PXL的第一晶体管T1，定位在第一区域A1中的第(3-1)电极EL3_1可以通过第三接触孔CH3电连接和/或物理连接到第一晶体管T1。定位在第三区域A3中的第(2-3)电极EL2_3可以通过第二接触孔CH2电连接和/或物理连接到第二电力线PL2。
在第一发射区域E1的第一区域A1中，第(1-1)电极EL1_1的一区域可以通过第一绝缘层INS1的第一开口OPN1暴露于外部，并且可以通过第一开口OPN1直接连接到第一接触电极CNE1。
此外，在第二发射区域E2的第一区域A1中，第(3-1)电极EL3_1的一区域可以通过第一绝缘层INS1的第二开口OPN2暴露于外部。第三接触电极CNE3可以设置在其一区域可以暴露于外部的第(3-1)电极EL3_1上，并且因此第(3-1)电极EL3_1和第三接触电极CNE3可以直接接触以彼此电连接和/或物理连接。
此外，在第一发射区域E1和第二发射区域E2之间的第一区域A1中，第(2-1)电极EL2_1可以被第一绝缘层INS1覆盖，以与设置在第(2-1)电极EL2_1上的第二接触电极CNE2电绝缘。
至少一个第(1-1)发光元件LD1_1可以在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间对准。第(1-1)发光元件LD1_1的一端可以电连接和/或物理连接到第一接触电极CNE1，并且第(1-1)发光元件LD1_1的另一端可以电连接和/或物理连接到第二接触电极CNE2。
至少一个第(1-2)发光元件LD1_2可以在第(2-1)电极EL2_1和第(3-1)电极EL3_1之间对准。第(1-2)发光元件LD1_2的一端可以电连接和/或物理连接到第三接触电极CNE3，并且第(1-2)发光元件LD1_2的另一端可以电连接和/或物理连接到第二接触电极CNE2。
在本公开的实施方式中，定位在第一发射区域E1和第二发射区域E2的第一区域A1中的第(1-1)电极EL1_1、第(2-1)电极EL2_1、第(3-1)电极EL3_1、第一接触电极CNE1、第二接触电极CNE2和第三接触电极CNE3以及第(1-1)发光元件LD1_1和第(1-2)发光元件LD1_2可以配置第一串联级SET1。
在第一发射区域E1的第二区域A2中，第(1-2)电极EL1_2可以被第一绝缘层INS1覆盖，以与设置在第(1-2)电极EL1_2上的第四接触电极CNE4电绝缘。
在第二发射区域E2的第二区域A2中，第(3-2)电极EL3_2可以被第一绝缘层INS1覆盖，以与设置在第(3-2)电极EL3_2上的第六接触电极CNE6电绝缘。
此外，在第一发射区域E1和第二发射区域E2之间的第二发射区域A2中，第(2-2)电极EL2_2可以被第一绝缘层INS1覆盖，以与设置在第(2-2)电极EL2_2上的第五接触电极CNE5电绝缘。
在第一发射区域E1的第二区域A2中，至少一个第(2-1)发光元件LD2_1可以在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间对准。第(2-1)发光元件LD2_1的一端可以电连接和/或物理连接到第四接触电极CNE4，并且第(2-1)发光元件LD2_1的另一端可以电连接和/或物理连接到第五接触电极CNE5_1。
此外，在第二发射区域E2的第二区域A2中，至少一个第(2-2)发光元件LD2_2可以在第(2-2)电极EL2_2和第(3-2)电极EL3_2之间对准。第(2-2)发光元件LD2_2的一端可以电连接和/或物理连接到第六接触电极CNE6，并且第(2-2)发光元件LD2_2的另一端可以电连接和/或物理连接到第五接触电极CNE5。
在本公开的实施方式中，定位在第一发射区域E1和第二发射区域E2的第二区域A2中的第(1-2)电极EL1_2、第(2-2)电极EL2_2、第(3-2)电极EL3_2、第四接触电极CNE4、第五接触电极CNE5和第六接触电极CNE6以及第(2-1)发光元件LD2_1和第(2-2)发光元件LD2_2可以配置第二串联级SET2。
在第一发射区域E1和第二发射区域E2中，第一中间电极CTE1可以设置在第一区域A1和第二区域A2之间。第一中间电极CTE1可以遍及第一区域A1和第二区域A2设置。第一中间电极CTE1的一端可以电连接和/或物理连接到第二接触电极CNE2，第一中间电极CTE1的另一端可以电连接和/或物理连接到第四接触电极CNE4，并且第一中间电极CTE1的又一端可以电连接和/或物理连接到第六接触电极CNE6。第一中间电极CTE1可以与第二接触电极CNE2、第四接触电极CNE4和/或第六接触电极CNE6一体地设置。因此，第二接触电极CNE2、第四接触电极CNE4和第六接触电极CNE6可以通过第一中间电极CTE1彼此电连接和/或物理连接。
在本公开的实施方式中，第一中间电极CTE1可以是电连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
在第一发射区域E1的第三区域A3中，第(1-3)电极EL1_1可以被第一绝缘层INS1覆盖，以与设置在第(1-3)电极EL1_3上的第七接触电极CNE7电绝缘。
此外，在第二发射区域E2的第三区域A3中，第(3-3)电极EL3_3可以被第一绝缘层INS1覆盖，以与设置在第(3-3)电极EL3_3上的第九接触电极CNE9电绝缘。
此外，在第一发射区域E1和第二发射区域E2之间的第三区域A3中，第(2-3)电极EL2_3的一区域可以通过第一绝缘层INS1的第三开口OPN3暴露于外部。第八接触电极CNE8可以设置在其一区域可以暴露于外部的第(2-3)电极EL2_3上，并且因此第(2-3)电极EL2_3和第八接触电极CNE8可以直接接触以彼此电连接和/或物理连接。
在第一发射区域E1的第三区域A3中，至少一个第(3-1)发光元件LD3_1可以在第(1-3)电极EL1_3和第(2-3)电极EL2_3之间对准。第(3-1)发光元件LD3_1的一端可以电连接和/或物理连接到第七接触电极CNE7，并且第(3-1)发光元件LD3_1的另一端可以电连接和/或物理连接到第八接触电极CNE8。
此外，在第二发射区域E2的第三区域A3中，至少一个第(3-2)发光元件LD3_2可以在第(2-3)电极EL2_3和第(3-3)电极EL3_3之间对准。第(3-2)发光元件LD3_2的一端可以电连接和/或物理连接到第九接触电极CNE9，并且第(3-2)发光元件LD3_2的另一端可以电连接和/或物理连接到第八接触电极CNE8。
在本公开的实施方式中，第(1-3)电极EL1_3、第(2-3)电极EL2_3、第(3-3)电极EL3_3、第七接触电极CNE7、第八接触电极CNE8和第九接触电极CNE9以及第(3-1)发光元件LD3_1和第(3-2)发光元件LD3_2可以配置第三串联级。
在第一发射区域E1和第二发射区域E2中，第二中间电极CTE2可以设置在第二区域A2和第三区域A3之间。第二中间电极CTE2可以遍及第二区域A2和第三区域A3设置。第二中间电极CTE2的一端可以电连接和/或物理连接到第五接触电极CNE5，第二中间电极CTE2的另一端可以电连接和/或物理连接到第七接触电极CNE7，并且第七中间电极CTE2的又一端可以电连接和/或物理连接到第九接触电极CNE9。第二中间电极CTE2可以与第五接触电极CNE5、第七接触电极CNE7和/或第九接触电极CNE9一体地设置。因此，第五接触电极CNE5、第七接触电极CNE7和第九接触电极CNE9可以通过第二中间电极CTE2彼此电连接和/或物理连接。
在本公开的实施方式中，第二中间电极CTE2可以是电连接第二串联级SET2和第三串联级的第二桥接电极(或第二连接电极)。
具有被第一绝缘层INS1的第一开口OPN1暴露以直接接触第一接触电极CNE1的一区域的第(1-1)电极EL1_1和具有被第一绝缘层INS1的第二开口OPN2暴露以直接接触第三接触电极CNE3的一区域的第(3-1)电极EL3_1可以是每个像素PXL的发射单元EMU的阳极电极。此外，具有被第一绝缘层INS1的第三开口OPN3暴露以直接接触第八接触电极CNE8的一区域的第(2-3)电极EL2_3可以是发射单元EMU的阴极电极。
在驱动电流通过第一晶体管T1从第一电力线PL1流到第二电力线PL2的情况下，驱动电流可以通过第一接触孔CH1供应到第(1-1)电极EL1_1和第一接触电极CNE1，并且驱动电流经由第(1-1)发光元件LD1_1流到第二接触电极CNE2。此外，在驱动电流从第一电力线PL1流到第二电力线PL2的情况下，驱动电流可以通过第三接触孔CH3供应到第(3-1)电极EL3_1和第三接触电极CNE3，并且驱动电流经由第(1-2)发光元件LD1_2流到第二接触电极CNE2。
流到第二接触电极CNE2的驱动电流通过第一中间电极CTE1流到第四接触电极CNE4和第六接触电极CNE6。流到第四接触电极CNE4的驱动电流经由第(2-1)发光元件LD2_1流到第五接触电极CNE5。此外，流到第六接触电极CNE6的驱动电流经由第(2-2)发光元件LD2_2流到第五接触电极CNE5。
流到第五接触电极CNE5的驱动电流通过第二中间电极CTE2流到第七接触电极CNE7和第九接触电极CNE9。流到第七接触电极CNE7的驱动电流经由第(3-1)发光元件LD3_1流到第八接触电极CNE8。此外，流到第九接触电极CNE9的驱动电流经由第(3-2)发光元件LD3_2流到第八接触电极CNE8。
接下来，参考图1a至图5和图18c，第一电极EL1至第五电极EL5可以设置在每个像素PXL的像素区域PXA中。
在本公开的实施方式中，每个像素PXL的像素区域PXA可以包括第一发射区域E1至第四发射区域E4。
第一电极EL1、第二电极EL2和在第一电极EL1和第二电极EL2之间对准的发光元件LD可以设置在第一发射区域E1中。第三电极EL3、第二电极EL2以及在第三电极EL3和第二电极EL2之间对准的发光元件LD可以设置在第二发射区域E2中。第二电极EL2可以设置在第一发射区域E1和第二发射区域E2之间。即，第二电极EL2可以公共地设置到第一发射区域E1和第二发射区域E2。
第三电极EL3、第四电极EL4以及在第三电极EL3和第四电极EL4之间对准的发光元件LD可以设置在第三发射区域E3中。第三电极EL3可以设置在第二发射区域E2和第三发射区域E3之间。
第五电极EL5、第四电极EL4以及在第五电极EL5和第四电极EL4之间对准的发光元件LD可以设置在第四发射区域E4中。第四电极EL4可以设置在第三发射区域E3和第四发射区域E4之间。即，第四电极EL4可以公共地设置到第三发射区域E3和第四发射区域E4。
当在平面图中观察时，第一发射区域E1至第四发射区域E4中的每个可以沿着第二方向DR2划分成第一区域A1至第三区域A3。在此情况下，第一电极EL1至第五电极EL5中的每个可以根据第一区域A1至第三区域A3的位置划分成三个区域。第一电极EL1可以划分成第一区域A1的第(1-1)电极EL1_1、第二区域A2的第(1-2)电极EL1_2和第三区域A3的第(1-3)电极EL1_3。第二电极EL2可以划分成第一区域A1的第(2-1)电极EL2_1、第二区域A2的第(2-2)电极EL2_2和第三区域A3的第(2-3)电极EL2_3。第三电极EL3可以包括定位在第一区域A1中的第(3-1)电极EL3_1、定位在第二区域A2中的第(3-2)电极EL3_2以及定位在第三区域A3中的第(3-3)电极EL3_3。第四电极EL4可以包括定位在第一区域A1中的第(4-1)电极EL4_1、定位在第二区域A2中的第(4-2)电极EL4_2以及定位在第三区域A3中的第(4-3)电极EL4_3。第五电极EL5可以包括定位在第一区域A1中的第(5-1)电极EL5_1、定位在第二区域A2中的第(5-2)电极EL5_2以及定位在第三区域A3中的第(5-3)电极EL5_3。
在第一区域A1中，第(1-1)电极EL1_1、第(2-1)电极EL2_1、第(3-1)电极EL3_1、第(4-1)电极EL4_1和第(5-1)电极EL5_1可以在第一方向DR1上彼此间隔开。在第二区域A2中，第(1-2)电极EL1_2、第(2-2)电极EL2_2、第(3-2)电极EL3_2、第(4-2)电极EL4_2和第(5-2)电极EL5_2可以在第一方向DR1上彼此间隔开。在第三区域A3中，第(1-3)电极EL1_3、第(2-3)电极EL2_3、第(3-3)电极EL3_3、第(4-3)电极EL4_3和第(5-3)电极EL5_3可以在第一方向DR1上彼此间隔开。
定位在第一区域A1中的第(1-1)电极EL1_1可以通过第一接触孔CH1电连接和/或物理连接到每个像素PXL的第一晶体管T1，定位在第一区域A1中的第(3-1)电极EL3_1可以通过第三接触孔CH3电连接和/或物理连接到第一晶体管T1，以及定位在第一区域A1中的第(5-1)电极EL5_1可以通过第五接触孔CH5电连接和/或物理连接到第一晶体管T1。
定位在第三区域A3中的第(2-3)电极EL2_3可以通过第二接触孔CH2电连接和/或物理连接到第二电力线PL2，并且定位在第三区域A3中的第(4-3)电极EL4_3可以通过第四接触孔CH4电连接和/或物理连接到第二电力线PL2。
第(1-1)电极EL1_1的一区域可以通过第一绝缘层INS1的第一开口OPN1暴露于外部，并且可以通过第一开口OPN1直接连接到第一接触电极CNE1。第(2-1)电极EL2_1可以被第一绝缘层INS1覆盖，以与设置在第(2-1)电极EL2_1上的第二接触电极CNE2电绝缘。第(3-1)电极EL3_1的一区域可以通过第一绝缘层INS1的第二开口OPN2暴露于外部。第三接触电极CNE3可以设置在其一区域可以暴露于外部的第(3-1)电极EL3_1上，并且因此第(3-1)电极EL3_1和第三接触电极CNE3可以直接接触以彼此电连接和/或物理连接。第(4-1)电极EL4_1可以被第一绝缘层INS1覆盖，以与设置在第(4-1)电极EL4_1上的第四接触电极CNE4电绝缘。第(5-1)电极EL5_1的一区域可以通过第一绝缘层INS1的第三开口OPN3暴露于外部。第五接触电极CNE5可以设置在其一区域可以暴露于外部的第(5-1)电极EL5_1上，并且因此，第(5-1)电极EL5_1和第五接触电极CNE5可以直接接触以彼此电连接和/或物理连接。
至少一个第(1-1)发光元件LD1_1可以在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间对准。第(1-1)发光元件LD1_1的一端可以电连接和/或物理连接到第一接触电极CNE1和第二接触电极CNE2中的一个，并且第(1-1)发光元件LD1_1的另一端可以电连接和/或物理连接到第一接触电极CNE1和第二接触电极CNE2中的另一个。
至少一个第(1-2)发光元件LD1_2可以在第(2-1)电极EL2_1和第(3-1)电极EL3_1之间对准。第(1-2)发光元件LD1_2的一端可以电连接和/或物理连接到第二接触电极CNE2和第三接触电极CNE3中的一个，并且第(1-2)发光元件LD1_2的另一端可以电连接和/或物理连接到第二接触电极CNE2和第三接触电极CNE3中的另一个。
至少一个第(1-3)发光元件LD1_3可以在第(3-1)电极EL3_1和第(4-1)电极EL4_1之间对准。第(1-3)发光元件LD1_3的一端可以电连接和/或物理连接到第三接触电极CNE3和第四接触电极CNE4中的一个，并且第(1-3)发光元件LD1_3的另一端可以电连接和/或物理连接到第三接触电极CNE3和第四接触电极CNE4中的另一个。
至少一个第(1-4)发光元件LD1_4可以在第(4-1)电极EL4_1和第(5-1)电极EL5_1之间对准。第(1-4)发光元件LD1_4的一端可以电连接和/或物理连接到第四接触电极CNE4和第五接触电极CNE5中的一个，并且第(1-4)发光元件LD1_4的另一端可以电连接和/或物理连接到第四接触电极CNE4和第五接触电极CNE5中的另一个。
在第一区域A1中对准的第(1-1)发光元件LD1_1、第(1-2)发光元件LD1_2、第(1-3)发光元件LD1_3和第(1-4)发光元件LD1_4可以配置第一发光元件组LD1。
在本公开的实施方式中，第(1-1)电极EL1_1、第(2-1)电极EL2_1、第(3-1)电极EL3_1、第(4-1)电极EL4_1和第(5-1)电极EL5_1、第一接触电极CNE1至第五接触电极CNE5以及第一发光元件组LD1可以配置第一串联级SET1。
第(1-2)电极EL1_2可以被第一绝缘层INS1覆盖，以与设置在第(1-2)电极EL1_2上的第六接触电极CNE6电绝缘。第(2-2)电极EL2_2可以被第一绝缘层INS1覆盖，以与设置在第(2-2)电极EL2_2上的第七接触电极CNE7电绝缘。第(3-2)电极EL3_2可以被第一绝缘层INS1覆盖，以与设置在第(3-2)电极EL3_2上的第八接触电极CNE8电绝缘。第(4-2)电极EL4_2可以被第一绝缘层INS1覆盖，以与设置在第(4-2)电极EL4_2上的第九接触电极CNE9电绝缘。第(5-2)电极EL5_2可以被第一绝缘层INS1覆盖，以与设置在第(5-2)电极EL5_2上的第十接触电极CNE10电绝缘。
至少一个第(2-1)发光元件LD2_1可以在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间对准。第(2-1)发光元件LD2_1的一端可以电连接和/或物理连接到第六接触电极CNE6和第七接触电极CNE7中的一个，并且第(2-1)发光元件LD2_1的另一端可以电连接和/或物理连接到第六接触电极CNE6和第七接触电极CNE7中的另一个。
至少一个第(2-2)发光元件LD2_2可以在第(2-2)电极EL2_2和第(3-2)电极EL3_2之间对准。第(2-2)发光元件LD2_2的一端可以电连接和/或物理连接到第七接触电极CNE7和第八接触电极CNE8中的一个，并且第(2-2)发光元件LD2_2的另一端可以电连接和/或物理连接到第七接触电极CNE7和第八接触电极CNE8中的另一个。
至少一个第(2-3)发光元件LD2_3可以在第(3-2)电极EL3_2和第(4-2)电极EL4_2之间对准。第(2-3)发光元件LD2_3的一端可以电连接和/或物理连接到第八接触电极CNE8和第九接触电极CNE9中的一个，并且第(2-3)发光元件LD2_3的另一端可以电连接和/或物理连接到第八接触电极CNE8和第九接触电极CNE9中的另一个。
至少一个第(2-4)发光元件LD2_4可以在第(4-2)电极EL4_2和第(5-2)电极EL5_2之间对准。第(2-4)发光元件LD2_4的一端可以电连接和/或物理连接到第九接触电极CNE9和第十接触电极CNE10中的一个，并且第(2-4)发光元件LD2_4的另一端可以电连接和/或物理连接到第九接触电极CNE9和第十接触电极CNE10中的另一个。
在第二区域A2中对准的第(2-1)发光元件LD2_1、第(2-2)发光元件LD2_2、第(2-3)发光元件LD2_3和第(2-4)发光元件LD2_4可以配置第二发光元件组LD2。
在本公开的实施方式中，第(1-2)电极EL1_2、第(2-2)电极EL2_2、第(3-2)电极EL3_2、第(4-2)电极EL4_2和第(5-2)电极EL5_2、第六接触电极CNE6至第十接触电极CNE10以及第二发光元件组LD2可以配置第二串联级SET2。
第一中间电极CTE1可以设置在第一区域A1和第二区域A2之间。第一中间电极CTE1可以遍及第一区域A1和第二区域A2设置。第一中间电极CTE1的一端可以电连接和/或物理连接到第二接触电极CNE2，并且第一中间电极CTE1的另一端可以电连接和/或物理连接到第四接触电极CNE4。此外，第一中间电极CTE1的再另一端可以电连接和/或物理连接到第六接触电极CNE6，并且第一中间电极CTE1的又一端可以电连接和/或物理连接到第八接触电极CNE8，并且第一中间电极CTE1的再又一端可以电连接和/或物理连接到第十接触电极CNE10。
在本公开的实施方式中，第一中间电极CTE1可以是电连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
第(1-3)电极EL1_3可以被第一绝缘层INS1覆盖，以与设置在第(1-3)电极EL1_3上的第十一接触电极CNE11电绝缘。第(2-3)电极EL2_3可以通过第一绝缘层INS2的第四开口OPN4暴露于外部，并且可以通过第四开口OPN4直接连接到第十二接触电极CNE12。第(3-3)电极EL3_3可以被第一绝缘层INS1覆盖，以与设置在第(3-3)电极EL3_3上的第十三接触电极CNE13电绝缘。第(4-3)电极EL4_3可以通过第一绝缘层INS1的第五开口OPN5暴露于外部，并且可以通过第五开口OPN5直接连接到第十四接触电极CNE14。第(5-3)电极EL5_3可以被第一绝缘层INS1覆盖，以与设置在第(5-3)电极EL5_3上的第十五接触电极CNE15电绝缘。
至少一个第(3-1)发光元件LD3_1可以在第(1-3)电极EL1_3和第(2-3)电极EL2_3之间对准。第(3-1)发光元件LD3_1的一端可以电连接和/或物理连接到第十一接触电极CNE11和第十二接触电极CNE12中的一个，并且第(3-1)发光元件LD3_1的另一端可以电连接和/或物理连接到第十一接触电极CNE11和第十二接触电极CNE12中的另一个。
至少一个第(3-2)发光元件LD3_2可以在第(2-3)电极EL2_3和第(3-3)电极EL3_3之间对准。第(3-2)发光元件LD3_2的一端可以电连接和/或物理连接到第十二接触电极CNE12和第十三接触电极CNE13中的一个，并且第(3-2)发光元件LD3_2的另一端可以电连接和/或物理连接到第十二接触电极CNE12和第十三接触电极CNE13中的另一个。
至少一个第(3-3)发光元件LD3_3可以在第(3-3)电极EL3_3和第(4-3)电极EL4_3之间对准。第(3-3)发光元件LD3_3的一端可以电连接和/或物理连接到第十三接触电极CNE13和第十四接触电极CNE14中的一个，并且第(3-3)发光元件LD3_3的另一端可以电连接和/或物理连接到第十三接触电极CNE13和第十四接触电极CNE14中的另一个。
至少一个第(3-4)发光元件LD3_4可以在第(4-3)电极EL4_3和第(5-3)电极EL5_3之间对准。第(3-4)发光元件LD3_4的一端可以电连接和/或物理连接到第十四接触电极CNE14和第十五接触电极CNE15中的一个，并且第(3-4)发光元件LD3_4的另一端可以电连接和/或物理连接到第十四接触电极CNE14和第十五接触电极CNE15中的另一个。
在第三区域A3中对准的第(3-1)发光元件LD3_1、第(3-2)发光元件LD3_2、第(3-3)发光元件LD3_3和第(3-4)发光元件LD3_4可以配置第三发光元件组LD3。
在本公开的实施方式中，第(1-3)电极EL1_3、第(2-3)电极EL2_3、第(3-3)电极EL3_3、第(4-3)电极EL4_3、第(5-3)电极EL5_3、第十一接触电极CNE11至第十五接触电极CNE15、第三发光元件组LD3可以配置第三串联级。
第二中间电极CTE2可以设置在第二区域A2和第三区域A3之间。第二中间电极CTE2可以遍及第二区域A2和第三区域A3设置。第二中间电极CTE2的一端可以电连接和/或物理连接到第七接触电极CNE7，并且第二中间电极CTE2的另一端可以电连接和/或物理连接到第九接触电极CNE9。此外，第二中间电极CTE2的再另一端可以电连接和/或物理连接到第十一接触电极CNE11，并且第二中间电极CTE2的又一端可以电连接和/或物理连接到第十三接触电极CNE13，并且第二中间电极CTE2的再又一端可以电连接和/或物理连接到第十五接触电极CNE5。
在本公开的实施方式中，第二中间电极CTE2可以是电连接第二串联级SET2和第三串联级的第二桥接电极(或第二连接电极)。
其一区域可以被第一绝缘层INS1的第一开口OPN1暴露以直接接触第一接触电极CNE1的第(1-1)电极EL1_1、其一区域可以被第一绝缘层INS1的第二开口OPN2暴露以直接接触第三接触电极CNE3的第(3-1)电极EL3_1、以及其一区域可以被第一绝缘层INS1的第三开口OPN3暴露以直接接触第五接触电极CNE5的第(5-1)电极EL5_1可以是每个像素PXL的发射单元EMU的阳极电极。此外，其一区域可以被第一绝缘层INS1的第四开口OPN4暴露以直接接触第十二接触电极CNE12的第(2-3)电极EL2_3和其一区域可以被第一绝缘层INS1的第五开口OPN5暴露以直接接触第十四接触电极CNE14的第(4-3)电极EL4_3可以是发射单元EMU的阴极电极。
图19示意性地示出了根据本公开的又一实施方式的像素PXL，并且是仅包括显示元件层DPL的部分配置的像素PXL的示意性平面图。
关于图19的像素PXL，主要描述与上述实施方式的区别，以避免冗余描述。在本公开中没有具体描述的部分可以与上述实施方式一致，并且相同的参考标记指示相同的组件，并且类似的参考标记指示类似的组件。
参考图1a至图5、图7b和图19，每个像素PXL的像素区域PXA可以包括沿着第二方向DR2分隔开的第一区域A1至第三区域A3。
彼此间隔开的第(1-1)电极EL1_1和第(2-1)电极EL2_1可以设置在第一区域A1中，彼此间隔开的第(1-2)电极EL1_2和第(2-2)电极EL2_2可以设置在第二区域A2中，以及彼此间隔开的第(1-3)电极EL1_3和第(2-3)电极EL2_3可以设置在第三区域A3中。
在将发光元件LD对准在每个像素PXL的像素区域PXA中之前，第(1-1)电极EL1_1、第(1-2)电极EL1_2和第(1-3)电极EL1_3可以配置彼此电连接和/或物理连接的对准线。在发光元件LD在像素区域PXA中对准之后，可以去除或断开对准线的一部分，并且因此第(1-1)电极EL1_1、第(1-2)电极EL1_2和第(1-3)电极EL1_3可以彼此电分离和/或物理分离。
不管发光元件LD是否对准，第(2-1)电极EL2_1、第(2-2)电极EL2_2和第(2-3)电极EL2_3可以通过连接线CNL电连接。例如，第(2-1)电极EL2_1可以通过第二接触孔CH2连接到连接线CNL，第(2-2)电极EL2_2可以通过第三接触孔CH3连接到连接线CNL，以及第(2-3)电极EL2_3可以通过第四接触孔CH4连接到连接线CNL。连接线CNL可以通过第五接触孔CH5电连接到每个像素PXL的像素电路144的第二电力线PL2。
当在平面图中观察时，第(2-1)电极EL2_1可以定位在第一区域A1的中央(或中部)处并且可以具有圆形形状。第(1-1)电极EL1_1可以具有在其圆周方向上围绕第(2-1)电极EL2_1的形状。例如，第(1-1)电极EL1_1可以具有围绕第(2-1)电极EL2_1的至少一部分的形状。在本公开的实施方式中，第(1-1)电极EL1_1可以具有仅围绕除了第(2-1)电极EL2_1的至少一个区域之外的剩余区域的形状，例如，其中一部分可以被打开而不形成完美的圆环形状的“C”形状。
在本公开的实施方式中，第(1-1)电极EL1_1可以通过第一接触孔CH1电连接和/或物理连接到像素电路144的第一晶体管T1。第(1-1)电极EL1_1的一区域可以通过第一绝缘层INS1的第一开口OPN1暴露于外部。第一接触电极CNE1可以设置在其一区域可以暴露于外部的第(1-1)电极EL1_1上，并且因此第(1-1)电极EL1_1和第一接触电极CNE1可以直接接触以彼此电连接和/或物理连接。第(2-1)电极EL2_1可以被第一绝缘层INS1覆盖，以与设置在第(2-1)电极EL2_1上的第二接触电极CNE2电绝缘。
在第一区域A1中，多个第一发光元件LD1可以在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间对准。第一发光元件LD1中的每个的一端可以连接到第一接触电极CNE1和第二接触电极CNE2中的任何一个，并且第一发光元件LD1中的每个的另一端可以连接到第一接触电极CNE1和第二接触电极CNE2中的另一个。第一发光元件LD1可以沿着第(2-1)电极EL2_1的周边对准。例如，第一发光元件LD1可以在第(1-1)电极EL1_1和第(2-1)电极EL2_1之间在圆形的第(2-1)电极EL2_1周围径向对准。
在本公开的实施方式中，定位在第一区域A1中的第(1-1)电极EL1_1和第(2-1)电极EL2_1、第一接触电极CNE1和第二接触电极CNE2以及第一发光元件LD1可以配置第一串联级SET1。
当在平面图中观察时，第(2-2)电极EL2_2可以定位在第二区域A2的中央(或中部)处并且可以具有圆形形状。第(1-2)电极EL1_2可以具有在其圆周方向上围绕第(2-2)电极EL2_1的形状。例如，第(1-2)电极EL1_2可以具有围绕第(2-2)电极EL2_2的至少一部分的形状。在本公开的实施方式中，第(1-2)电极EL1_2可以具有仅围绕除了第(2-2)电极EL2_2的至少一个区域之外的剩余区域的形状，例如，其中一部分可以被打开而不形成完美的圆环形状的“C”形状。
在本公开的实施方式中，第(1-2)电极EL1_2可以被第一绝缘层INS1覆盖，以与设置在第(1-2)电极EL1_2上的第三接触电极CNE3电绝缘。第(2-2)电极EL2_2可以被第一绝缘层INS1覆盖，以与设置在第(2-2)电极EL2_2上的第四接触电极CNE4电绝缘。
在第二区域A2中，多个第二发光元件LD2可以在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间对准。第二发光元件LD2中的每个的一端可以连接到第三接触电极CNE3和第四接触电极CNE4中的一个，并且第二发光元件LD2中的每个的另一端可以连接到第三接触电极CNE3和第四接触电极CNE4中的另一个。第二发光元件LD2可以沿着第(2-2)电极EL2_2的周边对准。例如，第二发光元件LD2可以在第(1-2)电极EL1_2和第(2-2)电极EL2_2之间在圆形的第(2-2)电极EL2_2周围径向对准。
在本公开的实施方式中，定位在第二区域A2中的第(1-2)电极EL1_2和第(2-2)电极EL2_2、第三接触电极CNE3和第四接触电极CNE4以及第二发光元件LD2可以配置第二串联级SET2。
第一中间电极CTE1可以设置在第一区域A1和第二区域A2之间。第一中间电极CTE1可以遍及第一区域A1和第二区域A2设置。第一中间电极CTE1的一端可以电连接和/或物理连接到第二接触电极CNE2，并且第一中间电极CTE1的另一端可以电连接和/或物理连接到第三接触电极CNE3。第一中间电极CTE1可以与第二接触电极CNE2和/或第三接触电极CNE3一体地设置。因此，第二接触电极CNE2和第三接触电极CNE3可以通过第一中间电极CTE1彼此电连接和/或物理连接。
在本公开的实施方式中，第一中间电极CTE1可以是电连接第一串联级SET1和第二串联级SET2的第一桥接电极(或第一连接电极)。
当在平面图中观察时，第(2-3)电极EL2_3可以定位在第三区域A3的中央(或中部)处并且可以具有圆形形状。第(1-3)电极EL1_3可以具有沿着其圆周方向围绕第(2-3)电极EL2_3的周边的形状。例如，第(1-3)电极EL1_3可以具有围绕第(2-3)电极EL2_3的周边的圆环形状(或闭环形状)。第(1-3)电极EL1_3可以具有圆环形状，但是本公开不限于此。根据实施方式，第(1-3)电极EL1_3不限于圆环形状，并且可以具有包括形成闭合电路的四边形环形状、四边形形状的八边形环形状、八边形形状等的多边形环形状。
在本公开的实施方式中，第(2-3)电极EL2_3可以通过第四接触孔CH4和连接线CNL电连接和/或物理连接到像素电路144的第二电力线PL2。第(1-3)电极EL1_3可以被第一绝缘层INS1覆盖，以与设置在第(1-3)电极EL1_3上的第五接触电极CNE5电绝缘。第(2-3)电极EL2_3的一区域可以通过第一绝缘层INS1的第二开口OPN2暴露于外部。第六接触电极CNE6可以设置在其一区域可以暴露于外部的第(2-3)电极EL2_3上，并且因此，第(2-3)电极EL2_3和第六接触电极CNE6可以直接接触以彼此电连接和/或物理连接。
在第三区域A3中，多个第三发光元件LD3可以在第(1-3)电极EL1_3和第(2-3)电极EL2_3之间对准。第三发光元件LD3中的每个的一端可以连接到第五接触电极CNE5和第六接触电极CNE6中的任何一个，并且第三发光元件LD3中的每个的另一端可以连接到第五接触电极CNE5和第六接触电极CNE6中的另一个。第三发光元件LD3可以沿着第(2-3)电极EL2_3的周边对准。例如，第三发光元件LD3可以在第(1-3)电极EL1_3和第(2-3)电极EL2_3之间在圆形的第(2-3)电极EL2_3周围径向对准。
在本公开的实施方式中，定位在第三区域A3中的第(1-3)电极EL1_3和第(2-3)电极EL2_3、第五接触电极CNE5和第六接触电极CNE6以及第三发光元件LD3可以配置第三串联级。
第二中间电极CTE2可以设置在第二区域A2和第三区域A3之间。第二中间电极CTE2可以遍及第二区域A2和第三区域A3设置。第二中间电极CTE2的一端可以电连接和/或物理连接到第四接触电极CNE4，并且第二中间电极CTE2的另一端可以电连接和/或物理连接到第五接触电极CNE5。第二中间电极CTE2可以与第四接触电极CNE4和/或第五接触电极CNE5一体地设置。因此，第四接触电极CNE4和第五接触电极CNE5可以通过第二中间电极CTE2彼此电连接和/或物理连接。
在本公开的实施方式中，第二中间电极CTE2可以是连接第二串联级SET2和第三串联级的第二桥接电极(或第二连接电极)。
其一区域可以被第一绝缘层INS1的第一开口OPN1暴露以直接接触第一接触电极CNE1的第(1-1)电极EL1_1可以是每个像素PXL的发射单元EMU的阳极电极。此外，其一区域可以被第一绝缘层INS1的第二开口OPN2暴露以直接接触第六接触电极CNE6的第(2-3)电极EL2_3可以是发射单元EUM的阴极电极。
尽管上面已经参考本公开的优选实施方式进行了描述，但是本领域中技术人员或具有相应技术领域中的普通知识的人员将理解，在不背离所附权利要求中描述的本公开的技术范围的情况下，本公开可以进行各种改变和修改。
因此，本公开的技术范围不应限于说明书的详细描述中描述的内容，而应由权利要求限定。

Claims (20)

1.像素，包括：
第一区域和第二区域，在第一方向上分隔开；
第(1-1)电极和第(2-1)电极，设置在所述第一区域中并且在与所述第一方向不同的第二方向上间隔开；
第(1-2)电极和第(2-2)电极，设置在所述第二区域中并且在所述第二方向上间隔开；
多个发光元件，设置在所述第(1-1)电极和所述第(2-1)电极之间以及所述第(1-2)电极和所述第(2-2)电极之间；
接触电极，分别设置在所述第(1-1)电极和所述第(2-1)电极以及所述第(1-2)电极和所述第(2-2)电极上；
绝缘层，设置在所述第(1-1)电极和所述第(2-1)电极以及所述第(1-2)电极和所述第(2-2)电极中的每个与所述接触电极之间，并且包括暴露所述第(1-1)电极的一部分的第一开口；以及
第一中间电极，连接所述第(2-1)电极上的所述接触电极和所述第(1-2)电极上的所述接触电极，
其中，所述绝缘层完全覆盖所述第(2-1)电极和所述第(1-2)电极。
2.根据权利要求1所述的像素，其中，所述绝缘层还包括暴露所述第(2-2)电极的一部分的第二开口。
3.根据权利要求2所述的像素，其中，所述第(1-1)电极通过所述第一开口直接接触所述第(1-1)电极上的所述接触电极，以及
所述第(2-2)电极通过所述第二开口直接接触所述第(2-2)电极上的所述接触电极。
4.根据权利要求3所述的像素，其中，所述第(2-1)电极与所述第(2-1)电极上的所述接触电极电绝缘，以及
所述第(1-2)电极与所述第(1-2)电极上的所述接触电极电绝缘。
5.根据权利要求2所述的像素，其中，所述第一中间电极设置在所述第一区域和所述第二区域之间，以及
所述第一中间电极和所述第(2-1)电极上的所述接触电极彼此一体化，或者所述第一中间电极和所述第(1-2)电极上的所述接触电极彼此一体化。
6.根据权利要求2所述的像素，其中，所述第(1-1)电极上的所述接触电极、所述第(2-1)电极上的所述接触电极、所述第(1-2)电极上的所述接触电极、所述第(2-2)电极上的所述接触电极和所述中间电极设置在相同的层上。
7.根据权利要求2所述的像素，其中，所述第(1-1)电极和所述第(1-2)电极在所述第一方向上延伸并且在所述第一区域和所述第二区域之间彼此连接，以及
所述第(2-1)电极和所述第(2-2)电极在所述第一方向上延伸并且在所述第一区域和所述第二区域之间彼此连接。
8.根据权利要求2所述的像素，其中，所述第(1-1)电极是阳极电极，并且所述第(2-2)电极是阴极电极。
9.根据权利要求1所述的像素，其中，所述多个发光元件包括：
多个第一发光元件，在所述第一区域中设置在所述第(1-1)电极和所述第(2-1)电极之间；以及
多个第二发光元件，在所述第二区域中设置在所述第(1-2)电极和所述第(2-2)电极之间。
10.根据权利要求9所述的像素，其中，所述多个第一发光元件形成在所述第(1-1)电极和所述第(2-1)电极之间并联连接的第一串联级，以及
所述多个第二发光元件形成在所述第(1-2)电极和所述第(2-2)电极之间并联连接的第二串联级。
11.根据权利要求9所述的像素，还包括：
第三区域，在所述第一方向上定位在所述第二区域的下端处，
其中，所述第三区域包括：
第(1-3)电极和第(2-3)电极，在所述第二方向上间隔开；
多个第三发光元件，设置在所述第(1-3)电极和所述第(2-3)电极之间；
接触电极，分别设置在所述第(1-3)电极和所述第(2-3)电极上；
所述绝缘层，设置在所述第(1-3)电极和所述第(2-3)电极中的每个与所述接触电极之间，并且包括暴露所述第(2-3)电极的一部分的第二开口；以及
第二中间电极，连接所述第(2-2)电极上的所述接触电极和所述第(1-3)电极上的所述接触电极。
12.根据权利要求11所述的像素，其中，所述绝缘层完全覆盖所述第(2-2)电极和所述第(1-3)电极。
13.根据权利要求12所述的像素，其中，所述第(1-1)电极通过所述第一开口直接接触所述第(1-1)电极上的所述接触电极，以及
所述第(2-3)电极通过所述第二开口直接接触所述第(2-3)电极上的所述接触电极。
14.根据权利要求12所述的像素，其中，所述第二中间电极和所述第(2-2)电极上的所述接触电极彼此一体化，或者所述第二中间电极和所述第(1-3)电极上的所述接触电极彼此一体化。
15.根据权利要求13所述的像素，其中，所述多个第一发光元件形成在所述第(1-1)电极和所述第(2-1)电极之间并联连接的第一串联级，
所述多个第二发光元件形成在所述第(1-2)电极和所述第(2-2)电极之间并联连接的第二串联级，以及
所述多个第三发光元件形成在所述第(1-3)电极和所述第(2-3)电极之间并联连接的第三串联级。
16.根据权利要求15所述的像素，其中，所述第(1-1)电极是阳极电极，并且所述第(2-3)电极是阴极电极。
17.根据权利要求1所述的像素，其中，在所述第一区域中，所述第(1-1)电极和所述第(2-1)电极中的一个电极具有圆形形状，并且另一电极具有围绕所述一个电极的周边的形状，以及
在所述第二区域中，所述第(1-2)电极和所述第(2-2)电极中的一个电极具有圆形形状，并且另一电极具有围绕所述一个电极的周边的形状。
18.显示装置，包括：
多个像素，设置在衬底上，
其中，所述多个像素中的每个包括：
第一区域和第二区域，在第一方向上分隔开；
第(1-1)电极和第(2-1)电极，设置在所述第一区域中并且在与所述第一方向不同的第二方向上间隔开；
第(1-2)电极和第(2-2)电极，设置在所述第二区域中并且在所述第二方向上间隔开；
多个第一发光元件，设置在所述第(1-1)电极和所述第(2-1)电极之间；
多个第二发光元件，设置在所述第(1-2)电极和所述第(2-2)电极之间；
设置在所述第(1-1)电极上的第一接触电极、设置在所述第(2-1)电极上的第二接触电极、设置在所述第(1-2)电极上的第三接触电极以及设置在所述第(2-2)电极上的第四接触电极；
绝缘层，分别设置在所述第(1-1)电极和所述第一接触电极之间、所述第(2-1)电极和所述第二接触电极之间、所述第(1-2)电极和所述第三接触电极之间以及所述第(2-2)电极和所述第四接触电极之间；以及
中间电极，连接所述第二接触电极和所述第三接触电极，其中，
所述绝缘层包括暴露所述第(1-1)电极的一部分的第一开口和暴露所述第(2-2)电极的一部分的第二开口，以及
所述绝缘层完全覆盖所述第(2-1)电极和所述第(1-2)电极。
19.根据权利要求18所述的显示装置，其中，所述第(1-1)电极是阳极电极，并且所述第(2-2)电极是阴极电极。
20.制造显示装置的方法，所述方法包括：
设置包括像素区域的每个像素，所述像素区域具有在第一方向上分隔开的第一区域和第二区域，
其中，设置所述像素包括：
在所述第一区域中形成在与所述第一方向不同的第二方向上间隔开的第(1-1)电极和第(2-1)电极，并且在所述第二区域中形成在所述第二方向上间隔开的第(1-2)电极和第(2-2)电极；
在所述第(1-1)电极和所述第(2-1)电极以及所述第(1-2)电极和所述第(2-2)电极上形成绝缘材料层；
在所述绝缘材料层上对准发光元件；
通过去除所述绝缘材料层的一部分形成绝缘层，所述绝缘层包括暴露所述第(1-1)电极的一部分的第一开口和暴露所述第(2-2)电极的一部分的第二开口；以及
分别在所述第(1-1)电极和所述第(2-1)电极以及所述第(1-2)电极和所述第(2-2)电极上形成接触电极，并且形成连接所述第(2-1)电极上的所述接触电极和所述第(1-2)电极上的所述接触电极的中间电极，其中，
所述绝缘层完全覆盖所述第(2-1)电极和所述第(1-2)电极，以及
所述第(2-1)电极与所述第(2-1)电极上的所述接触电极电绝缘，并且所述第(1-2)电极与所述第(1-2)电极上的所述接触电极电绝缘。
CN202180030087.5A 2020-04-24 2021-04-21 像素、包括像素的显示设备和制造显示设备的方法 Pending CN115485845A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200049846A KR20210132259A (ko) 2020-04-24 2020-04-24 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR10-2020-0049846 2020-04-24
PCT/KR2021/005050 WO2021215833A1 (ko) 2020-04-24 2021-04-21 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN115485845A true CN115485845A (zh) 2022-12-16

Family

ID=78269742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180030087.5A Pending CN115485845A (zh) 2020-04-24 2021-04-21 像素、包括像素的显示设备和制造显示设备的方法

Country Status (4)

Country Link
US (1) US20230155067A1 (zh)
KR (1) KR20210132259A (zh)
CN (1) CN115485845A (zh)
WO (1) WO2021215833A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230073406A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치
KR20230102036A (ko) * 2021-12-29 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR20230120175A (ko) * 2022-02-07 2023-08-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367592A (zh) * 2012-03-28 2013-10-23 晶元光电股份有限公司 发光二极管结构与其制造方法
CN106463580A (zh) * 2014-06-16 2017-02-22 Lg伊诺特有限公司 发光元件和包括发光元件的发光元件封装
US20170148861A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
CN109638032A (zh) * 2012-09-07 2019-04-16 首尔伟傲世有限公司 发光二极管阵列
US20190244985A1 (en) * 2018-02-06 2019-08-08 Samsung Display Co., Ltd. Method of manufacturing display device
CN110165031A (zh) * 2018-02-13 2019-08-23 三星显示有限公司 显示设备
WO2020071599A1 (ko) * 2018-10-01 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2020075936A1 (ko) * 2018-10-11 2020-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074344B2 (en) * 2015-04-30 2018-09-11 Lg Display Co., Ltd. Touch recognition enabled display device with asymmetric black matrix pattern
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102574913B1 (ko) * 2018-08-07 2023-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367592A (zh) * 2012-03-28 2013-10-23 晶元光电股份有限公司 发光二极管结构与其制造方法
CN109638032A (zh) * 2012-09-07 2019-04-16 首尔伟傲世有限公司 发光二极管阵列
CN106463580A (zh) * 2014-06-16 2017-02-22 Lg伊诺特有限公司 发光元件和包括发光元件的发光元件封装
US20170148861A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
US20190244985A1 (en) * 2018-02-06 2019-08-08 Samsung Display Co., Ltd. Method of manufacturing display device
CN110165031A (zh) * 2018-02-13 2019-08-23 三星显示有限公司 显示设备
WO2020071599A1 (ko) * 2018-10-01 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2020075936A1 (ko) * 2018-10-11 2020-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
KR20210132259A (ko) 2021-11-04
WO2021215833A1 (ko) 2021-10-28
US20230155067A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
CN112786654A (zh) 显示装置
CN114556596A (zh) 显示设备及用于制造显示设备的方法
CN116438656A (zh) 像素和包括该像素的显示装置
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
CN114388553A (zh) 显示设备及其制造方法
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
US20220158054A1 (en) Display device
EP4057355A1 (en) Display device and method for manufacturing same
CN113871422A (zh) 像素和具有像素的显示装置
CN113764454A (zh) 像素及包括该像素的显示装置
US20230352455A1 (en) Display device
EP3958312A1 (en) Pixel and display device having the same
US11495713B2 (en) Pixel and display device including the same
EP3998635A1 (en) Pixel, display device having same and production method therefor
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
CN113675235A (zh) 像素和包括其的显示设备
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20220091701A (ko) 표시 장치
CN115812252A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination