KR20230048215A - 화소 및 이를 구비한 표시 장치 - Google Patents

화소 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20230048215A
KR20230048215A KR1020210131183A KR20210131183A KR20230048215A KR 20230048215 A KR20230048215 A KR 20230048215A KR 1020210131183 A KR1020210131183 A KR 1020210131183A KR 20210131183 A KR20210131183 A KR 20210131183A KR 20230048215 A KR20230048215 A KR 20230048215A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
pixel
alignment
intermediate electrode
Prior art date
Application number
KR1020210131183A
Other languages
English (en)
Inventor
신민경
김동우
이세현
창학선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210131183A priority Critical patent/KR20230048215A/ko
Priority to US17/861,896 priority patent/US20230108716A1/en
Priority to CN202211188974.8A priority patent/CN115939162A/zh
Publication of KR20230048215A publication Critical patent/KR20230048215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

화소는, 기판; 상기 기판 상에서 서로 이격되며 일 방향으로 연장된 제1, 제2, 제3, 및 제4 배선부들; 상기 제1 및 제2 배선부들 상에 위치한 도전 패턴; 상기 도전 패턴 상에 위치한 패시베이션층; 상기 패시베이션층 상에 배치되어 상기 도전 패턴과 직접 접촉하는 제1 전극, 상기 제1 전극에 인접하며 상기 제1 전극과 이격된 제2 전극, 및 상기 제2 전극에 인접하고 상기 제2 전극과 이격되며 상기 제3 배선부와 연결된 제3 전극; 상기 제1 내지 제3 전극들 상에 제공되며, 서로 이격된 제1 화소 전극 및 제2 화소 전극; 및 상기 제1 및 제2 화소 전극들과 전기적으로 연결된 복수의 발광 소자들을 포함할 수 있다.

Description

화소 및 이를 구비한 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 및 이를 구비한 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명은, 신뢰성이 향상된 화소 및 이를 구비한 표시 장치를 제공하는 데 목적이 있다.
실시예에 따른 화소는, 기판; 상기 기판 상에서 서로 이격되며 일 방향으로 연장된 제1, 제2, 제3, 및 제4 배선부들; 상기 제1 및 제2 배선부들 상에 위치한 도전 패턴; 상기 도전 패턴 상에 위치한 패시베이션층; 상기 패시베이션층 상에 배치되어 상기 도전 패턴과 직접 접촉하는 제1 전극, 상기 제1 전극에 인접하며 상기 제1 전극과 이격된 제2 전극, 및 상기 제2 전극에 인접하고 상기 제2 전극과 이격되며 상기 제3 배선부와 연결된 제3 전극; 상기 제1 내지 제3 전극들 상에 제공되며, 서로 이격된 제1 화소 전극 및 제2 화소 전극; 및 상기 제1 및 제2 화소 전극들과 전기적으로 연결된 복수의 발광 소자들을 포함할 수 있다.
실시예에 있어서, 상기 화소는, 상기 발광 소자가 배치된 발광 영역 및 상기 발광 영역에 인접한 비발광 영역; 및 상기 비발광 영역에 배치되며, 상기 발광 영역에 대응하는 제1 개구 및 상기 제1 개구로부터 이격된 제2 개구를 구비한 뱅크를 더 포함할 수 있다. 상기 제1 및 제3 전극 각각은 상기 제2 개구 내에서 그 일부가 분리될 수 있다.
실시예에 있어서, 상기 제1 배선부는 초기화 전압이 인가되는 초기화 전원선을 포함하고, 상기 제2 배선부는 데이터 전압이 인가되는 데이터선을 포함하고, 상기 제3 배선부는 제2 전원이 인가되는 제2 전원선을 포함하며, 상기 제4 배선부는 상기 제2 전원과 상이한 제1 전원이 인가되는 제1 전원선을 포함할 수 있다. 상기 제1 전원은 고전위 구동 전원이고, 상기 제2 전원은 저전위 구동 전원일 수 있다.
실시예에 있어서, 상기 화소는 상기 기판 상에 배치된 버퍼층; 상기 버퍼층 상에 배치된 게이트 절연층; 상기 게이트 절연층 상에 배치된 층간 절연층; 및 상기 층간 절연층 상에 배치된 상기 패시베이션층을 포함할 수 있다. 상기 제1, 제2, 제3, 및 제4 배선부들은 상기 기판과 상기 버퍼층 사이에 위치하고, 상기 도전 패턴은 상기 게이트 절연층과 상기 층간 절연층 사이에 위치할 수 있다.
실시예에 있어서, 상기 도전 패턴은 상기 제1 및 제2 배선부들과 중첩할 수 있다.
실시예에 있어서, 상기 제1 전극은, 상기 패시베이션층과 상기 층간 절연층을 순차적으로 관통하는 컨택부를 통해 상기 도전 패턴과 연결될 수 있다.
실시예에 있어서, 상기 컨택부는 상기 뱅크와 중첩할 수 있다.
실시예에 있어서, 상기 화소는, 상기 제1, 제2, 및 제3 전극들 상에 위치하며, 상기 제1 전극의 일 영역을 노출하는 제1 컨택 홀과 상기 제2 전극의 일 영역을 노출하는 제2 컨택 홀을 포함하는 절연층을 더 포함할 수 있다. 상기 제1 화소 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극과 연결되며, 상기 제2 화소 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극과 연결될 수 있다.
실시예에 있어서, 상기 제1 컨택 홀과 상기 제2 컨택 홀은 상기 뱅크의 상기 제2 개구 내에 위치할 수 있다.
실시예에 있어서, 상기 제2 전극은 상기 비발광 영역으로부터 상기 발광 영역으로 분기된 제2-1 전극과 제2-2 전극을 포함할 수 있다.
실시예에 있어서, 상기 화소는, 상기 버퍼층 상에 제공되며 상기 발광 소자들과 전기적으로 연결된 적어도 하나의 트랜지스터를 포함할 수 있다. 상기 트랜지스터의 게이트 전극은 상기 도전 패턴과 동일한 층에 제공될 수 있다.
실시예에 있어서, 상기 화소는 상기 제1 화소 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제1 화소 전극 및 상기 제2 화소 전극 각각과 이격되는 중간 전극을 더 포함할 수 있다.
실시예에 있어서, 상기 중간 전극은 서로 이격되게 배치된 제1 중간 전극, 제2 중간 전극, 및 제3 중간 전극을 포함할 수 있다.
실시예에 있어서, 상기 발광 소자들은, 상기 제1 화소 전극과 상기 제1 중간 전극 사이에 배치되며, 상기 제1 화소 전극 및 상기 제1 중간 전극에 전기적으로 연결된 제1 발광 소자; 상기 제1 중간 전극과 상기 제2 중간 전극 사이에 배치되며, 상기 제1 중간 전극과 상기 제2 중간 전극에 전기적으로 연결된 제2 발광 소자; 상기 제2 중간 전극과 상기 제3 중간 전극 사이에 배치되며, 상기 제2 중간 전극과 상기 제3 중간 전극에 전기적으로 연결된 제3 발광 소자; 및 상기 제3 중간 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제3 중간 전극과 상기 제2 화소 전극에 전기적으로 연결된 제4 발광 소자를 포함할 수 있다.
실시예에 있어서, 상기 중간 전극은, 상기 제1 화소 전극에 인접한 제1 중간 전극, 상기 제2 화소 전극에 인접한 제2 중간 전극, 및 상기 제1 중간 전극과 상기 제2 중간 전극을 연결하는 연결 전극을 포함할 수 있다. 상기 제1 중간 전극, 상기 제2 중간 전극, 및 상기 연결 전극은 일체로 제공될 수 있다.
실시예에 있어서, 상기 발광 소자들은, 상기 제1 화소 전극과 상기 제1 중간 전극 사이에 배치되며, 상기 제1 화소 전극과 상기 제1 중간 전극에 전기적으로 연결된 제1 발광 소자; 및 상기 제2 중간 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제2 중간 전극과 상기 제2 화소 전극에 전기적으로 연결된 제2 발광 소자를 포함할 수 있다.
실시예에 따른 표시 장치는, 발광 영역과 비발광 영역을 각각 포함한 복수의 화소 영역들이 제공된 기판; 및 상기 화소 영역들 각각에 위치한 화소를 포함할 수 있다. 상기 화소는, 상기 기판 상에서 서로 이격되며 일 방향으로 연장된 제1, 제2, 제3, 및 제4 배선부들; 상기 제1 내지 제4 배선부들 상에 위치한 버퍼층; 상기 제1 및 제2 배선부들과 중첩하도록 상기 버퍼층의 일면 상에 위치한 도전 패턴; 상기 도전 패턴 상에 위치한 패시베이션층; 상기 패시베이션층 상에 배치되어 상기 도전 패턴과 직접 접촉하는 제1 전극, 상기 제1 전극에 인접하고 상기 제1 전극과 이격된 제2 전극, 상기 제2 전극에 인접하고 상기 제2 전극과 이격되며 상기 제3 배선부와 연결되는 제3 전극; 상기 비발광 영역에 배치되며, 상기 발광 영역에 대응하는 제1 개구 및 상기 제1 개구로부터 이격된 제2 개구를 구비한 뱅크; 상기 제1 내지 제3 전극들 상에 제공되며, 서로 이격된 제1 화소 전극 및 제2 화소 전극; 및 상기 제1 및 제2 화소 전극들과 전기적으로 연결된 복수의 발광 소자들을 포함할 수 있다.
실시예에 있어서, 상기 제1 배선부는 초기화 전압이 인가되는 초기화 전원선을 포함하고, 상기 제2 배선부는 데이터 전압이 인가되는 데이터선을 포함하고, 상기 제3 배선부는 제2 전원이 인가되는 제2 전원선을 포함하고, 상기 제4 배선부는 상기 제2 전원과 상이한 제1 전원이 인가되는 제1 전원선을 포함할 수 있다. 상기 제1 전원은 고전위 구동 전원이고, 상기 제2 전원은 저전위 구동 전원일 수 있다.
실시예에 있어서, 상기 제1 전극은, 상기 패시베이션층을 관통하는 컨택부를 통해 상기 도전 패턴과 연결될 수 있다. 상기 컨택부는 상기 뱅크와 중첩할 수 있다.
실시예에 따르면, 초기화 전원선과 데이터선 상에 정렬 전극과 연결된 도전 패턴을 배치하여 초기화 전원선과 데이터선 각각으로 인가된 신호들에 의해 유도되는 전계를 차단할 수 있다.
이에 따라, 발광 소자들의 정렬 시 상기 전계에 의한 영향을 완화 또는 최소화하여 상기 발광 소자들의 이탈을 방지하고 상기 발광 소자들의 오정렬을 방지할 수 있다.
본 발명의 일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 2는 도 1의 발광 소자의 단면도이다.
도 3은 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 4 및 도 5는 도 3에 도시된 화소에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
도 6은 도 3에 도시된 화소를 개략적으로 도시한 평면도이다.
도 7은 도 6의 화소의 일부 구성만을 개략적으로 도시한 평면도이다.
도 8은 도 6의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 9 및 도 10은 도 6의 Ⅱ ~ Ⅱ'선에 따른 단면도들이다.
도 11은 도 6의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 12는 발광 소자들이 정렬되기 전의 화소를 개략적으로 도시한 평면도이다.
도 13은 실시예에 따른 화소의 개략적인 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 출원에서, "어떤 구성요소(일 예로 '제1 구성요소')가 다른 구성요소(일 예로 '제2 구성요소')에 "(기능적으로 또는 통신적으로) 연결되어 ((operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(일 예로 '제3 구성요소')를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(일 예로 '제1 구성요소')가 다른 구성요소 (일 예로 '제2 구성요소')에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(일 예로 '제3 구성요소')가 존재하지 않는 것으로 이해될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 실시예에 따른 발광 소자(LD)를 개략적으로 도시한 사시도이며, 도 2는 도 1의 발광 소자(LD)의 단면도이다.
실시예에 있어서, 발광 소자(LD)의 종류 및/또는 형상이 도 1 및 도 2에 도시된 실시예에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체(또는 적층체)를 구현할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 연장 방향을 따라 일 단부(또는 하 단부)와 타 단부(또는 상 단부)를 포함할 수 있다. 발광 소자(LD)의 일 단부에는 제1 및 제2 반도체층들(11, 13) 중 어느 하나의 반도체층이 위치할 수 있고, 발광 소자(LD)의 타 단부에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 반도체층이 위치할 수 있다. 일 예로, 발광 소자(LD)의 일 단부에는 제1 반도체층(11)이 위치할 수 있고, 발광 소자(LD)의 타 단부에는 제2 반도체층(13)이 위치할 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 도 1에 도시된 바와 같이 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상, 바 형상, 또는 기둥 형상 등을 가질 수 있다. 실시예에 있어서, 길이 방향으로의 발광 소자(LD)의 길이(L)는 그의 직경(D)(또는 횡단면의 폭)보다 클 수 있다. 다만, 이에 한정되는 것은 아니며, 실시예에 따라, 발광 소자(LD)는 길이 방향으로 짧은(즉, 종횡비가 1보다 작은) 로드 형상, 바 형상, 또는 기둥 형상 등을 가질 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)는 길이(L)와 직경(D)이 동일한 로드 형상, 바 형상, 또는 기둥 형상 등을 가질 수도 있다.
이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale) 내지 마이크로 스케일(micro scale) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)가 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 경우, 발광 소자(LD)의 직경(D)은 0.5㎛ 내지 6㎛ 정도일 수 있으며, 그 길이(L)는 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 상기 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 일 실시예에서, 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
실시예에 있어서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 컨택 전극(미도시, 이하 '제1 컨택 전극' 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 컨택 전극(미도시, 이하 '제2 컨택 전극'이라 함)을 더 포함할 수도 있다.
제1 및 제2 컨택 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 컨택 전극들은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 컨택 전극들은, 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 이에 한정되지 않는다. 실시예에 따라, 제1 및 제2 컨택 전극들은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다.
제1 및 제2 컨택 전극들에 포함된 물질은 서로 동일하거나 상이할 수 있다. 제1 및 제2 컨택 전극들은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 제1 및 제2 컨택 전극들 각각을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 제1 및 제2 컨택 전극들을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 제1 및 제2 컨택 전극들은 불투명 금속을 포함할 수도 있다.
실시예에 있어서, 발광 소자(LD)는 절연막(14)(또는 절연 피막)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD) 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 한정되는 것은 아니다. 실시예에 따라, 발광 소자(LD)가 제1 컨택 전극을 포함하는 경우, 절연막(14)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 제1 컨택 전극 각각의 외주면을 전체적으로 둘러쌀 수 있다. 또한, 다른 실시예에 따라, 절연막(14)은 상기 제1 컨택 전극의 외주면을 전체적으로 둘러싸지 않거나 상기 제1 컨택 전극의 외주면의 일부만을 둘러싸고 상기 제1 컨택 전극의 외주면의 나머지를 둘러싸지 않을 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)의 타 단부(또는 상 단부)에 제1 컨택 전극이 배치되고, 상기 발광 소자(LD)의 일 단부(또는 하 단부)에 제2 컨택 전극이 배치될 경우, 절연막(14)은 상기 제1 및 제2 컨택 전극들 각각의 적어도 일 영역을 노출할 수도 있다.
절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 산화 타이타늄(TiOx), 산화 하프늄(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnOx), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFX), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNX), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다. 여기서, 아연 산화물(ZnOx)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
절연막(14)은 단일층의 형태로 제공되거나 적어도 이중층을 포함한 다중층의 형태로 제공될 수 있다. 일 예로, 절연막(14)이 순차적으로 적층된 제1 레이어와 제2 레이어를 포함한 이중층으로 구성될 경우, 상기 제1 레이어와 상기 제2 레이어는 서로 상이한 물질(또는 재료)로 구성될 수 있으며, 상이한 공정으로 형성될 수 있다. 실시예에 따라, 상기 제1 레이어와 상기 제2 레이어는 동일한 물질을 포함하여 연속적인 공정에 의해 형성될 수도 있다.
실시예에 따라, 발광 소자(LD)는, 코어-쉘(core-shell) 구조의 발광 패턴으로 구현될 수도 있다. 이 경우, 상술한 제1 반도체층(11)이 발광 소자(LD)의 코어(core), 즉 가운데(또는 중앙)에 위치할 수 있고, 활성층(12)이 상기 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있으며, 제2 반도체층(13)이 상기 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 또한, 발광 소자(LD)는 상기 제2 반도체층(13)의 적어도 일측을 둘러싸는 컨택 전극(미도시)을 더 포함할 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘(core-shell) 구조의 발광 패턴의 외주면에 제공되며 투명한 절연 물질을 포함하는 절연막(14)을 더 포함할 수 있다. 코어-쉘(core-shell) 구조의 발광 패턴으로 구현된 발광 소자(LD)는 성장 방식으로 제조될 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 서브 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 유닛(또는 발광 장치)은, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 상기 발광 소자들(LD)은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 전자 장치에도 이용될 수 있다.
도 3은 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 3에 있어서, 편의를 위하여 영상이 표시되는 표시 영역(DA)을 중심으로 표시 장치의 구조를 간략하게 도시하였다.
표시 장치가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
도 1 내지 도 3을 참조하면, 표시 장치는 기판(SUB), 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소들(PXL), 기판(SUB) 상에 제공되며 화소들(PXL)을 구동하는 구동부, 및 화소들(PXL)과 구동부를 연결하는 팬아웃 배선부를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형(passive matrix type) 표시 장치와 액티브 매트릭스형(active matrix type) 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
표시 장치는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 표시 장치가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 편의를 위하여 표시 장치가 한 쌍의 장변과 한 쌍의 단변을 갖는 직사각 형상인 경우를 나타내었으며, 장변의 연장 방향을 제2 방향(DR2), 단변의 연장 방향을 제1 방향(DR1), 기판(SUB)의 두께 방향을 제3 방향(DR3)으로 표시하였다. 직사각형의 판상으로 제공되는 표시 장치는 하나의 장변과 하나의 단변이 접하는(또는 만나는) 모서리부가 라운드 형상을 가질 수도 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부 및 화소들(PXL)과 구동부를 연결하는 팬아웃 배선부의 일부가 제공되는 영역일 수 있다. 편의를 위하여, 도 3에서는 하나의 화소(PXL)만이 도시되었으나 실질적으로 복수의 화소들(PXL)이 기판(SUB)의 표시 영역(DA)에 제공될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 둘레(또는 가장 자리)를 둘러쌀 수 있다. 비표시 영역(NDA)에는 화소들(PXL)에 연결된 팬아웃 배선부와 팬아웃 배선부에 연결되며 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
팬아웃 배선부는 구동부와 화소들(PXL)을 전기적으로 연결할 수 있다. 팬아웃 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터선, 발광 제어 라인 등과 연결된 팬아웃 라인들을 포함할 수 있다. 또한, 팬아웃 배선부는 각 화소(PXL)의 전기적 특성 변화를 실시간으로 보상하기 위하여 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 제어 라인, 센싱 라인 등과 연결된 팬아웃 라인들을 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소들(PXL)이 배치되고, 상기 기판(SUB) 상의 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 표시 영역(DA)의 주변에 배치되는(또는 표시 영역(DA)에 인접한) 비표시 영역(NDA)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 시예에 있어서, 화소들(PXL)은 스트라이프 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 이에 한정되지는 않는다.
각각의 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각각의 화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호 등) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원 등)에 의해 구동되는 적어도 하나의 광원, 일 예로, 도 1에 도시된 발광 소자(LD)를 포함할 수 있다. 다만, 실시예에서 각각의 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
구동부는 팬아웃 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다.
도 4 및 도 5는 도 3에 도시된 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 나타낸 회로도들이다.
예를 들어, 도 4 및 도 5는 액티브 매트릭스형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 다양한 실시예에 따라 도시하였다. 다만, 실시예에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 4 및 도 5에서는 도 3에 도시된 화소(PXL)에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다.
도 1 내지 도 5를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)(또는 발광부)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원선(PL1)과 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원선(PL2) 사이에 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원선(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 화소 전극(PE1), 제2 전원선(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 화소 전극(PE2), 상기 제1 및 제2 화소 전극들(PE1, PE2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 실시예에 있어서, 제1 화소 전극(PE1)은 애노드(anode)일 수 있고, 제2 화소 전극(PE2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 화소 전극(PE1)을 통하여 제1 구동 전원(VDD)에 연결된 일 단부 및 제2 화소 전극(PE2)을 통하여 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전원의 전압이 각각 공급되는 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자들(LD) 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)는 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
발광 소자들(LD)의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향으로 연결된 실시예에 대하여 설명하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 화소 전극들(PE1, PE2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 화소 전극들(PE1, PE2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 화소 전극들(PE1, PE2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 화소(PXL)의 스캔 라인(Si) 및 데이터선(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 화소(PXL)의 제어 라인(CLi) 및 센싱 라인(SENj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si), j번째 데이터선(Dj), i번째 제어 라인(CLi), 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1 ~ T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 발광 유닛(EMU)으로 인가되는 구동 전류를 제어하기 위한 구동 트랜지스터로써, 제1 구동 전원(VDD)과 발광 유닛(EMU) 사이에 연결될 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 단자는 제1 전원선(PL1)을 통하여 제1 구동 전원(VDD)에 연결(또는 접속)될 수 있고, 제1 트랜지스터(T1)의 제2 단자는 제2 노드(N2)와 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라, 제1 구동 전원(VDD)에서 제2 노드(N2)를 통하여 발광 유닛(EMU)으로 인가되는 구동 전류의 양을 제어할 수 있다. 일 실시예에 있어서, 제1 트랜지스터(T1)의 제1 단자는 드레인 전극이고, 제1 트랜지스터(T1)의 제2 단자는 소스 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 단자가 소스 전극일 수 있고 제2 단자가 드레인 전극일 수도 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 화소(PXL)를 선택하고, 화소(PXL)를 활성화하는 스위칭 트랜지스터로써 데이터선(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터선(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 제1 노드(N1)는 제2 트랜지스터(T2)의 제2 단자와 제1 트랜지스터(T1)의 게이트 전극이 연결되는 지점으로써, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 데이터 신호를 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결함으로써, 센싱 라인(SENj)을 통하여 센싱 신호를 획득하고, 센싱 신호를 이용하여 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 화소(PXL)의 특성을 검출할 수 있다. 화소(PXL)의 특성에 대한 정보는 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데 이용될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있고, 제3 트랜지스터(T3)의 제1 단자는 센싱 라인(SENj)에 연결될 수 있으며, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결될 수 있다. 또한, 제3 트랜지스터(T3)의 제1 단자는 초기화 전원의 전압이 인가된 초기화 전원선에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 노드(N2)를 초기화할 수 있는 초기화 트랜지스터로써, 제어 라인(CLi)으로부터 센싱 제어 신호가 공급될 때 턴-온되어 초기화 전원의 전압을 제2 노드(N2)에 전달할 수 있다. 이에 따라, 제2 노드(N2)에 연결된 스토리지 커패시터(Cst)의 제2 스토리지 전극은 초기화될 수 있다.
스토리지 커패시터(Cst)의 제1 스토리지 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 스토리지 전극은 제2 노드(N2)에 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 한 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압을 충전한다. 이에 따라, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극의 전압과 제2 노드(N2)의 전압 차이에 해당하는 전압을 저장할 수 있다.
발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬단(또는 스테이지)을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 도 4 및 도 5에 도시된 바와 같이 직/병렬 혼합 구조로 구성될 수 있다.
우선 도 4를 참조하면, 발광 유닛(EMU)은 제1 및 제2 구동 전원들(VDD, VSS) 사이에 순차적으로 연결된 제1 및 제2 직렬단들(SET1, SET2)을 포함할 수 있다. 제1 및 제2 직렬단들(SET1, SET2) 각각은, 해당 직렬단의 전극 쌍을 구성하는 두 개의 전극들(PE1 및 CTE1, CTE2 및 PE2)과, 상기 두 개의 전극들(PE1 및 CTE1, CTE2 및 PE2) 사이에 동일한 방향으로 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 직렬단(SET1)(또는 제1 스테이지)은 제1 화소 전극(PE1)과 제1 중간 전극(CTE1)을 포함하고, 제1 화소 전극(PE1)과 제1 중간 전극(CTE1) 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 또한, 제1 직렬단(SET1)은 제1 화소 전극(PE1)과 제1 중간 전극(CTE1) 사이에서 제1 발광 소자(LD1)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제2 직렬단(SET2)(또는 제2 스테이지)은 제2 중간 전극(CTE2)과 제2 화소 전극(PE2)을 포함하고, 제2 중간 전극(CTE2)과 제2 화소 전극(PE2) 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 또한, 제2 직렬단(SET2)은 제2 중간 전극(CTE2)과 제2 화소 전극(PE2) 사이에서 제2 발광 소자(LD2)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)은 전기적 및/또는 물리적으로 연결될 수 있다. 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)은 연속하는 제1 직렬단(SET1)과 제2 직렬단(SET2)을 전기적으로 연결하는 중간 전극(CTE)을 구성할 수 있다.
상술한 실시예에서, 제1 직렬단(SET1)의 제1 화소 전극(PE1)이 각 화소(PXL)의 애노드이고, 제2 직렬단(SET2)의 제2 화소 전극(PE2)이 해당 화소(PXL)의 캐소드일 수 있다.
상술한 바와 같이, 직/병렬 혼합 구조로 연결된 직렬단들(SET1, SET2)(또는 발광 소자들(LD))을 포함한 화소(PXL)의 발광 유닛(EMU)은 적용되는 제품 사양에 맞춰 구동 전류/전압 조건을 용이하게 조절할 수 있다.
특히, 직/병렬 혼합 구조로 연결된 직렬단들(SET1, SET2)(또는 발광 소자들(LD))을 포함한 화소(PXL)의 발광 유닛(EMU)은 발광 소자들(LD)을 병렬로만 연결한 구조의 발광 유닛에 비하여 구동 전류를 감소시킬 수 있다. 또한, 직/병렬 혼합 구조로 연결된 직렬단들(SET1, SET2)을 포함한 화소(PXL)의 발광 유닛(EMU)은 동일한 개수의 발광 소자들(LD)을 모두 직렬 연결한 구조의 발광 유닛에 비하여 발광 유닛(EMU)의 양단에 인가되는 구동 전압을 감소시킬 수 있다. 나아가, 직/병렬 혼합 구조로 연결된 직렬단들(SET1, SET2)(또는 발광 소자들(LD))을 포함한 화소(PXL)의 발광 유닛(EMU)은, 직렬단들(또는 스테이지들)을 모두 직렬 연결한 구조의 발광 유닛에 비하여, 동일한 개수의 전극들(PE1, CTE1, CTE2, PE2) 사이에 보다 많은 개수의 발광 소자들(LD)을 포함할 수 있다. 이 경우, 발광 소자들(LD)의 출광 효율이 향상될 수 있고, 특정 직렬단(또는 스테이지)에 불량이 발생하더라도, 상기 불량에 의해 비발광하는 발광 소자들(LD)의 비율이 상대적으로 감소하고, 이에 따라 발광 소자들(LD)의 출광 효율이 저하되는 것이 완화될 수 있다.
상술한 실시예에서는 제1 직렬단(SET1)과 제2 직렬단(SET2)을 포함한 발광 유닛(EMU)에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 유닛(EMU)은 도 5에 도시된 바와 같이 제1 직렬단(SET1), 제2 직렬단(SET2), 제3 직렬단(SET3), 및 제4 직렬단(SET4)을 포함하도록 구성될 수도 있다.
도 5를 참조하면, 발광 유닛(EMU)은 제1 및 제2 구동 전원들(VDD, VSS) 사이에 순차적으로 연결된 제1 내지 제4 직렬단들(SET1, SET2, SET3, SET4)을 포함할 수 있다. 제1 내지 제4 직렬단들(SET1, SET2, SET3, SET4) 각각은, 해당 직렬단의 전극 쌍을 구성하는 두 개의 전극들(PE1 및 CTE1_1, CTE1_2 및 CTE2_1, CTE2_2 및 CTE3_1, CTE3_2 및 PE2)과, 상기 두 개의 전극들(PE1 및 CTE1_1, CTE1_2 및 CTE2_1, CTE2_2 및 CTE3_1, CTE3_2 및 PE2) 사이에 동일한 방향으로 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 직렬단(SET1)(또는 제1 스테이지)은 제1 화소 전극(PE1)과 제1-1 중간 전극(CTE1_1)을 포함하고, 제1 화소 전극(PE1)과 제1-1 중간 전극(CTE1_1) 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 또한, 제1 직렬단(SET1)은 제1 화소 전극(PE1)과 제1-1 중간 전극(CTE1_1) 사이에서 제1 발광 소자(LD1)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제2 직렬단(SET2)(또는 제2 스테이지)은 제1-2 중간 전극(CTE1_2)과 제2-1 중간 전극(CTE2_1)을 포함하고, 제1-2 중간 전극(CTE1_2)과 제2-1 중간 전극(CTE2_1) 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 또한, 제2 직렬단(SET2)은 제1-2 중간 전극(CTE1_2)과 제2-1 중간 전극(CTE2_1) 사이에서 제2 발광 소자(LD2)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제1-1 중간 전극(CTE1_1)과 제1-2 중간 전극(CTE1_2)은 전기적 및/또는 물리적으로 연결될 수 있다. 제1-1 중간 전극(CTE1_1)과 제1-2 중간 전극(CTE1_2)은 연속하는 제1 직렬단(SET1)과 제2 직렬단(SET2)을 전기적으로 연결하는 제1 중간 전극(CTE1)을 구성할 수 있다.
제3 직렬단(SET3)(또는 제3 스테이지)은 제2-2 중간 전극(CTE2_2)과 제3-1 중간 전극(CTE3_1)을 포함하고, 제2-2 중간 전극(CTE2_2)과 제3-1 중간 전극(CTE3_1) 사이에 연결된 적어도 하나의 제3 발광 소자(LD3)를 포함할 수 있다. 또한, 제3 직렬단(SET3)은 제2-2 중간 전극(CTE2_2)과 제3-1 중간 전극(CTE3_1) 사이에서 제3 발광 소자(LD3)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제2-1 중간 전극(CTE2_1)과 제2-2 중간 전극(CTE2_2)은 전기적 및/또는 물리적으로 연결될 수 있다. 제2-1 중간 전극(CTE2_1)과 제2-2 중간 전극(CTE2_2)은 연속하는 제2 직렬단(SET2)과 제3 직렬단(SET3)을 전기적으로 연결하는 제2 중간 전극(CTE2)을 구성할 수 있다.
제4 직렬단(SET4)(또는 제4 스테이지)은 제3-2 중간 전극(CTE3_2)과 제2 화소 전극(PE2)을 포함하고, 제3-2 중간 전극(CTE3_2)과 제2 화소 전극(PE2) 사이에 연결된 적어도 하나의 제4 발광 소자(LD4)를 포함할 수 있다. 또한, 제4 직렬단(SET4)은 제3-2 중간 전극(CTE3_2)과 제2 화소 전극(PE2) 사이에서 제4 발광 소자(LD4)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제3-1 중간 전극(CTE3_1)과 제3-2 중간 전극(CTE3_2)은 전기적 및/또는 물리적으로 연결될 수 있다. 제3-1 중간 전극(CTE3_1)과 제3-2 중간 전극(CTE3_2)은 연속하는 제3 직렬단(SET3)과 제4 직렬단(SET4)을 전기적으로 연결하는 제3 중간 전극(CTE3)을 구성할 수 있다.
상술한 실시예에서, 제1 직렬단(SET1)의 제1 화소 전극(PE1)이 발광 유닛(EMU)의 애노드이고, 제4 직렬단(SET4)의 제2 화소 전극(PE2)이 상기 발광 유닛(EMU)의 캐소드일 수 있다.
도 4 및 도 5에서는, 화소 회로(PXC)에 포함된 제1 내지 제3 트랜지스터들(T1, T2, T3)이 모두 N타입 트랜지스터인 실시예를 개시하였으나, 이에 한정되지는 않는다. 예를 들어, 상술한 제1 내지 제3 트랜지스터들(T1, T2, T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다. 또한, 도 4 및 도 5에서는 발광 유닛(EMU)이 화소 회로(PXC)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 상기 발광 유닛(EMU)은 제1 구동 전원(VDD)과 상기 화소 회로(PXC)의 사이에 접속될 수도 있다.
화소 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(PXC)는 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자들(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터(boosting capacitor) 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있다.
실시예가 적용될 수 있는 화소(PXL)의 구조가 도 4 및 도 5에 도시된 실시예들에 한정되지 않으며, 해당 화소(PXL)는 다양한 구조를 가질 수 있다. 예를 들어, 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자들(LD)의 양 단부는, 스캔 라인(Si), 데이터선(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원선(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원선(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 6은 도 3에 도시된 화소(PXL)를 개략적으로 도시한 평면도이며, 도 7은 도 6의 화소(PXL)의 일부 구성만을 개략적으로 도시한 평면도이다.
실시예에 있어서는, 설명의 편의를 위하여 평면 상에서의 가로 방향(또는 수평 방향)을 제1 방향(DR1)으로, 평면 상에서의 세로 방향(또는 수직 방향)을 제2 방향(DR2)으로 표시하였다.
실시예에 있어서, 두 구성들 간의 "연결"이라함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 3, 도 5 내지 도 7을 참조하면, 화소(PXL)는 기판(SUB) 상에 마련된 화소 영역(PXA)에 위치할 수 있다. 화소 영역(PXA)은 발광 영역(EMA) 및 비발광 영역(NEMA)을 포함할 수 있다.
기판(SUB) 상에는 화소(PXL)와 전기적으로 연결된 배선부(LP)가 위치할 수 있다. 배선부(LP)는 화소(PXL)에 소정의 신호를 전달하는 제1, 제2, 제3, 및 제4 배선부(LP1, LP2, LP3, LP4)를 포함할 수 있다.
제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4)은 제2 방향(DR2)으로 연장될 수 있다. 제1 방향(DR1)을 따라 제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4)이 순차적으로 배치될 수 있다. 제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4)은 서로 이격되며, 전기적으로 분리될 수 있다. 실시예에 있어서, 제1 배선부(LP1)는 초기화 전원의 전압이 인가되는 초기화 전원선을 포함할 수 있고, 제2 배선부(LP2)는 데이터 신호가 인가되는 데이터선을 포함할 수 있고, 제3 배선부(LP3)는 제2 구동 전원이 인가되는 제2 전원선을 포함할 수 있고, 제4 배선부(LP4)는 제1 구동 전원이 인가되는 제1 전원선을 포함할 수 있다. 상기 제1 구동 전원은 도 4 및 도 5를 참고하여 설명한 제1 구동 전원(VDD)일 수 있고, 상기 제2 구동 전원은 도 4 및 도 5를 참고하여 설명한 제2 구동 전원(VSS)일 수 있다.
제1 배선부(LP1)는 화소 회로(PXC)의 일부 구성과 전기적으로 연결될 수 있다. 일 예로, 제1 배선부(LP1)는 화소 회로(PXC)에 구비된 제3 트랜지스터(T3)와 전기적으로 연결될 수 있다.
제2 배선부(LP2)는 화소 회로(PXC)의 다른 구성과 전기적으로 연결될 수 있다. 일 예로, 제2 배선부(LP2)는 화소 회로(PXC)에 구비된 제2 트랜지스터(T2)와 전기적으로 연결될 수 있다.
제3 배선부(LP3)는 비발광 영역(NEMA)의 상단부에서 제2 컨택부(CNT2)를 통하여 제2 정렬 전극(ALE2)과 전기적으로 연결될 수 있다. 제2 컨택부(CNT2)는 상기 제2 정렬 전극(ALE2)과 상기 제3 배선부(LP3) 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다.
제4 배선부(LP4)는 화소 회로(PXC)의 또 다른 구성과 전기적으로 연결될 수 있다. 일 예로, 제4 배선부(LP4)는 화소 회로(PXC)에 구비된 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
화소(PXL)는 화소 영역(PXA)에 위치하는 도전 패턴(CP)을 포함할 수 있다. 도전 패턴(CP)은 적어도 비발광 영역(NEMA)에 위치하는 제1, 제2, 및 제4 도전 패턴들(CP1, CP2, CP4)과 적어도 발광 영역(EMA)에 위치하는 제3 도전 패턴(CP3)을 포함할 수 있다. 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 및 제4 도전 패턴(CP4)는 서로 이격되며 전기적으로 분리될 수 있다.
화소(PXL)가 제공되는 기판(SUB)의 일 면을 기준으로, 배선부(LP) 및 도전 패턴(CP)의 순으로 제공될 수 있다. 상기 배선부(LP)는 기판(SUB) 상에 배치되는 제1 도전층일 수 있고, 상기 도전 패턴(CP)은 기판(SUB) 상에 배치되는 제2 도전층일 수 있다. 제1 도전층 및/또는 제2 도전층은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
제1 도전 패턴(CP1)은, 제2 트랜지스터(T2)의 반도체층(또는 반도체 패턴)과 중첩하여 채널 영역을 정의하는 상기 제2 트랜지스터(T2)의 게이트 전극(GE)일 수 있다.
제2 도전 패턴(CP2)은 제1 트랜지스터(T1)의 반도체층(또는 반도체 패턴)과 중첩하여 채널 영역을 정의하는 상기 제1 트랜지스터(T1)의 게이트 전극(GE)일 수 있다. 또한, 제2 도전 패턴(CP2)은 화소 회로(PXC)에 포함된 스토리지 커패시터(Cst)의 제1 스토리지 전극(또는 하부 전극)일 수 있다. 이 경우, 제2 도전 패턴(CP2) 상에는 상기 스토리지 커패시터(Cst)의 제2 스토리지 전극(또는 상부 전극)이 위치할 수 있다.
제4 도전 패턴(CP4)은 제3 트랜지스터(T3)의 반도체층(또는 반도체 패턴)과 중첩하여 채널 영역을 정의하는 상기 제3 트랜지스터(T3)의 게이트 전극(GE)일 수 있다.
제3 도전 패턴(CP3)은 발광 영역(EMA)에서 제2 방향(DR2)으로 연장되고 제1 및 제2 배선부들(LP1, LP2)과 중첩할 수 있다. 제3 도전 패턴(CP3)은 적어도 발광 영역(EMA)에 위치하며 상기 발광 영역(EMA)에서 비발광 영역(NEMA)의 일부까지 연장되어 뱅크(BNK)와 중첩할 수 있다. 제3 도전 패턴(CP3)은 적어도 하나의 정렬 전극(ALE), 일 예로, 제1 정렬 전극(ALE1)과 부분적으로 중첩하며, 적어도 발광 영역(EMA)에서 뱅크(BNK)에 인접하도록 확장된 형상을 가질 수 있다. 일 예로, 제3 도전 패턴(CP3)은 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버할 수 있을 정도로 확장된 형상을 가지며 제1 정렬 전극(ALE1)보다 비발광 영역(NEMA)에 인접할 수 있다.
제3 도전 패턴(CP3)은 각각의 화소(PXL)에 제공되고 인접 화소(PXL)에 제공된 제3 도전 패턴(CP3)과 전기적으로 분리될 수 있다.
실시예에 있어서, 제3 도전 패턴(CP3)은 적어도 비발광 영역(NEMA)에서 제3 컨택부(CNT3)를 통해 제1 정렬 전극(ALE1)과 전기적으로 연결될 수 있다. 이에 따라, 발광 영역(EMA)에 발광 소자들(LD)을 정렬하는 과정에서 상기 제1 정렬 전극(ALE1)으로 인가되는 정렬 신호가 제3 도전 패턴(CP3)으로 인가될 수 있다. 즉, 발광 소자들(LD)을 정렬하는 과정에서 제1 정렬 전극(ALE1)과 제3 도전 패턴(CP3)에는 동일한 정렬 신호가 인가될 수 있다.
상술한 제3 컨택부(CNT3)는, 제3 도전 패턴(CP3)과 제1 정렬 전극(ALE1) 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다.
화소(PXL)는 비발광 영역(NEMA)에 위치한 뱅크(BNK)를 포함할 수 있다.
뱅크(BNK)는 화소(PXL)와 그에 인접한 인접 화소들(PXL) 각각의 화소 영역(PXA)(또는 발광 영역(EMA))을 정의(또는 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다.
실시예에 있어서, 뱅크(BNK)는 화소(PXL)에 발광 소자들(LD)을 공급(또는 투입)하는 과정에서, 발광 소자들(LD)이 공급되어야 할 각각의 발광 영역(EMA)을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예로, 뱅크(BNK)에 의해 화소(PXL)의 발광 영역(EMA)이 구획됨으로써 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다.
이러한 뱅크(BNK)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 뱅크(BNK)는 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
뱅크(BNK)는, 화소 영역(PXA)에서 그 하부에 위치한 구성들을 노출하는 적어도 하나의 개구(OP)를 포함할 수 있다. 일 예로, 뱅크(BNK)는 화소 영역(PXA)에서 상기 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 개구(OP1) 및 제2 개구(OP2)를 포함할 수 있다. 실시예에 있어서, 화소(PXL)의 발광 영역(EMA)과 뱅크(BNK)의 제1 개구(OP1)는 서로 대응될 수 있다.
화소 영역(PXA)에서, 제2 개구(OP2)는 제1 개구(OP1)로부터 이격되게 위치하며, 상기 화소 영역(PXA)의 일측에 인접하여 위치할 수 있다. 실시예에 있어서, 제2 개구(OP2)는 적어도 하나의 정렬 전극(ALE)이 제2 방향(DR2)으로 인접한 화소들(PXL)에 제공된 적어도 하나의 정렬 전극(ALE)과 분리되는 전극 분리 영역일 수 있다.
화소(PXL)는 적어도 발광 영역(EMA)에 제공되는 화소 전극들(PE) 및 중간 전극들(CTE), 상기 화소 전극들(PE)과 상기 중간 전극들(CTE)의 사이에 전기적으로 연결된 발광 소자들(LD), 상기 화소 전극들(PE) 및 상기 중간 전극들(CTE)과 대응하는 위치에 제공되는 정렬 전극들(ALE)을 포함할 수 있다. 일 예로, 화소(PXL)는, 적어도 발광 영역(EMA)에 제공된 제1 및 제2 화소 전극들(PE1, EP2), 제1 내지 제3 중간 전극들(CTE1, CTE2, CTE3), 발광 소자들(LD), 제1 내지 제3 정렬 전극들(ALE1, ALE2, ALE3)을 포함할 수 있다. 상기 화소 전극들(PE), 상기 중간 전극들(CTE), 상기 정렬 전극들(ALE) 각각의 개수, 형상, 크기, 및 배열 구조 등은 화소(PXL)(특히, 발광 유닛))의 구조에 따라 다양하게 변경될 수 있다.
실시예에 있어서, 화소(PXL)가 제공되는 기판(SUB)의 일 면을 기준으로, 배선부(LP), 도전 패턴(CP), 정렬 전극들(ALE), 발광 소자들(LD), 화소 전극들(PE) 및/또는 중간 전극들(CTE)의 순으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 화소(PXL)를 구성하는 전극 패턴들 및/또는 절연층의 위치 및 형성 순서는 다양하게 변경될 수 있다.
화소(PXL)의 적층 구조에 대한 설명은 도 8 내지 도 11을 참고하여 후술하기로 한다.
정렬 전극들(ALE)은, 적어도 발광 영역(EMA)에 위치하며 상기 발광 영역(EMA)에서 제1 방향(DR1)을 따라 서로 이격되고 각각이 제2 방향(DR2)으로 연장될 수 있다. 또한, 정렬 전극들(ALE)은 뱅크(BNK)의 제2 개구(OP2)에서 그 일부가 제거되어 제2 방향(DR2)으로 인접한 화소들(PXL)에 제공된 정렬 전극들(ALE)과 분리될 수 있다.
실시예에 있어서, 정렬 전극들(ALE)은, 제1 방향(DR1)으로 서로 이격되게 배열되는 제1 정렬 전극(ALE1)(또는 제1 전극), 제2 정렬 전극(ALE2)(또는 제2 전극), 및 제3 정렬 전극(ALE3)(또는 제3 전극)을 포함할 수 있다.
제1 정렬 전극(ALE1)(또는 제1 전극)은 뱅크(BNK)의 제2 개구(OP2)(또는 전극 분리 영역)에서 제2 방향(DR2)으로 인접한 인접 화소들(PXL)에 제공된 제1 정렬 전극(ALE1)과 분리될 수 있다.
제2 정렬 전극(ALE2)(또는 제2 전극)은 뱅크(BNK)의 제2 개구(OP2)(또는 전극 분리 영역)에서 제2 방향(DR2)으로 인접한 인접 화소들(PXL)에 제공된 제2 정렬 전극(ALE2)과 연결될 수 있다. 제2 정렬 전극(ALE2)은 비발광 영역(NEMA)으로부터 발광 영역(EMA)으로 분기된 제2-1 정렬 전극(ALE2_1)과 제2-2 정렬 전극(ALE2_2)을 포함할 수 있다. 제2-1 정렬 전극(ALE2_1)과 제2-2 정렬 전극(ALE2_2)은 일체로 제공될 수 있다.
제3 정렬 전극(ALE3)(또는 제3 전극)은 뱅크(BNK)의 제2 개구(OP2)(또는 전극 분리 영역)에서 제2 방향(DR2)으로 인접한 인접 화소들(PXL)에 제공된 제3 정렬 전극(ALE3)과 분리될 수 있다.
제1 정렬 전극(ALE1)은 비발광 영역(NEMA)에서 제1 컨택부(CNT1)를 통하여 화소 회로(PXC)의 일부 구성(또는 제4 배선부(LP4))와 전기적으로 연결될 수 있다. 제1 컨택부(CNT1)는 상기 제1 정렬 전극(ALE1)과 상기 화소 회로(PXC)의 일부 구성 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다. 제1 정렬 전극(ALE1)는 뱅크(BNK)의 제2 개구(OP2) 내에서 제1 컨택 홀(CH1)을 통하여 제1 화소 전극(PE1)과 전기적으로 연결될 수 있다. 제1 컨택 홀(CH1)은 상기 제1 정렬 전극(ALE1)과 상기 제1 화소 전극(PE1) 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다. 실시예에 있어서, 제1 정렬 전극(ALE1)은 제3 컨택부(CNT3)를 통하여 제3 도전 패턴(CP3)과 전기적으로 연결될 수 있다.
제2 정렬 전극(ALE2)은 비발광 영역(NEMA)의 상단부에서 제2 컨택부(CNT2)를 통하여 제3 배선부(LP3)와 전기적으로 연결될 수 있다. 제2 컨택부(CNT2)는 상기 제2 정렬 전극(ALE2)과 상기 제3 배선부(LP3) 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다. 또한, 제2 정렬 전극(ALE2)은 뱅크(BNK)의 제2 개구(OP2) 내에서 제2 컨택 홀(CH2)을 통하여 제2 화소 전극(PE2)과 전기적으로 연결될 수 있다. 제2 컨택 홀(CH2)은 상기 제2 정렬 전극(ALE2)과 상기 제2 화소 전극(PE2) 사이에 위치하는 적어도 하나 이상의 절연층의 일부가 제거되어 형성될 수 있다.
제1, 제2, 및 제3 컨택부들(CNT1, CNT2, CNT3)은 뱅크(BNK)와 중첩하도록 비발광 영역(NEMA) 내에 위치할 수 있다. 다만, 이에 한정되는 것은 아니며, 실시예에 따라 제1, 제2, 및 제3 컨택부들(CNT1, CNT2, CNT3)은 전극 분리 영역인 뱅크(BNK)의 제2 개구(OP2) 내에 위치할 수도 있다.
제1 컨택 홀(CH1)과 제2 컨택 홀(CH2)은 뱅크(BNK)의 제2 개구(OP2) 내에 위치할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 컨택 홀(CH1)과 제2 컨택 홀(CH2)은 발광 영역(EMA) 내에 위치할 수도 있다.
서로 인접한 한 쌍의 정렬 전극들(ALE)은 발광 소자들(LD)의 정렬 단계에서 서로 다른 신호들을 공급받으며, 서로 이격될 수 있다.
제1 정렬 전극(ALE1)과, 제2-1 정렬 전극(ALE2_1)이 쌍을 이뤄 서로 다른 정렬 신호들을 공급받고, 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3)이 쌍을 이뤄 서로 다른 정렬 신호들을 공급받을 수 있다. 이 경우, 적어도 발광 영역(EMA)에서, 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1)은 제1 방향(DR1)을 따라 일정한 간격을 두고 서로 이격되고, 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3)도 제1 방향(DR1)을 따라 일정한 간격을 두고 서로 이격될 수 있다.
발광 소자들(LD)을 정렬하는 단계에서, 제2-1 및 제2-2 정렬 전극들(ALE2-1, ALE2-2)은 동일한 신호를 공급받을 수 있다.
상술한 정렬 신호들은 정렬 전극들(ALE) 사이에 발광 소자들(LD)이 정렬될 수 있는 정도의 전압 차이 및/또는 위상 차이를 갖는 신호들일 수 있다. 정렬 신호들 중 적어도 하나는 교류 신호(또는 전압)일 수 있으나, 이에 한정되는 것은 아니다.
제1 정렬 전극(ALE1)은, 화소 회로(PXC)의 일부 구성과 제1 화소 전극(PE1) 각각에 연결될 수 있다. 구체적으로, 제1 정렬 전극(ALE1)은 제1 컨택부(CNT1)를 통해 화소 회로(PXC)의 일부 구성과 연결되고 제1 컨택 홀(CH1)을 통해 제1 화소 전극(PE1)과 연결될 수 있다.
제2 정렬 전극(ALE2)은, 제3 배선부(LP3)와 제2 화소 전극(PE2) 각각에 연결될 수 있다. 구체적으로, 제2 정렬 전극(ALE2)은 제2 컨택부(CNT2)를 통해 제3 배선부(LP3)와 연결되고 제2 컨택 홀(CH2)을 통해 제2 화소 전극(PE2)과 연결될 수 있다.
상술한 정렬 전극(ALE) 하부에는, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 유도하도록 정렬 전극(ALE)의 표면 프로파일(또는 형상)을 변경하기 위한 뱅크 패턴(미도시)이 위치할 수 있다. 뱅크 패턴은 정렬 전극(ALE)을 지지하는 지지 부재일 수 있다. 이러한 뱅크 패턴에 대한 설명은 도 9를 참고하여 후술하기로 한다.
발광 영역(EMA)(또는 화소 영역(PXA))에는 적어도 2개 내지 수십개의 발광 소자들(LD)이 정렬 및/또는 제공될 수 있으나, 발광 소자들(LD)의 개수가 이에 한정되는 것은 아니다. 실시예에 따라, 상기 발광 영역(EMA)(또는 화소 영역(PXA))에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수는 다양하게 변경될 수 있다.
발광 소자들(LD)은 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4)를 포함할 수 있다.
제1 발광 소자(LD1)는 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1) 사이에 정렬되어 제1 화소 전극(PE1)과 제1 중간 전극(CTE1) 사이에 전기적으로 연결될 수 있고, 제2 발광 소자(LD2)는 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1) 사이에 정렬되어 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2) 사이에 전기적으로 연결될 수 있다. 평면 상에서 볼 때, 제1 발광 소자(LD1)는 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1) 사이의 영역 중 하단에 정렬되고, 제2 발광 소자(LD2)는 상기 영역 중 상단에 정렬될 수 있다.
제1 발광 소자(LD1)와 제2 발광 소자(LD2)는 복수 개로 제공될 수 있다. 제1 발광 소자들(LD1) 각각의 제1 단부(EP1)는 제1 화소 전극(PE1)에 연결되고, 제1 발광 소자들(LD1) 각각의 제2 단부(EP2)는 제1 중간 전극(CTE1)에 연결될 수 있다. 제2 발광 소자들(LD2) 각각의 제1 단부(EP1)는 제1 중간 전극(CTE1)에 연결되고, 제2 발광 소자들(LD2) 각각의 제2 단부(EP2)는 제2 중간 전극(CTE2)에 연결될 수 있다.
제3 발광 소자(LD3)는 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3) 사이에 정렬되어 제2 중간 전극(CTE2)과 제3 중간 전극(CTE3) 사이에 전기적으로 연결될 수 있으며, 제4 발광 소자(LD4)는 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3) 사이에 정렬되어 제3 중간 전극(CTE3)과 제2 화소 전극(PE2) 사이에 전기적으로 연결될 수 있다. 평면 상에서 볼 때, 제3 발광 소자(LD3)는 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3) 사이의 영역 중 상단에 정렬되고, 제4 발광 소자(LD4)는 상기 영역 중 하단에 정렬될 수 있다.
실시예에 있어서, 제3 발광 소자(LD3)와 제4 발광 소자(LD4)는 복수 개로 제공될 수 있다. 제3 발광 소자들(LD3) 각각의 제1 단부(EP1)는 제2 중간 전극(CTE2)에 연결되고, 제3 발광 소자들(LD3) 각각의 제2 단부(EP2)는 제3 중간 전극(CTE3)에 연결될 수 있다. 제4 발광 소자들(LD4) 각각의 제1 단부(EP1)는 제3 중간 전극(CTE3)에 연결되고, 제4 발광 소자들(LD4) 각각의 제2 단부(EP2)는 제2 화소 전극(PE2)에 연결될 수 있다.
복수의 제1 발광 소자들(LD1)은 제1 화소 전극(PE1)과 제1 중간 전극(CTE1) 사이에 상호 병렬로 연결되고, 제1 직렬단(SET1)을 구성할 수 있다. 복수의 제2 발광 소자들(LD2)은 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2) 사이에 상호 병렬로 연결되고, 제2 직렬단(SET2)을 구성할 수 있다. 복수의 제3 발광 소자들(LD3)은 제2 중간 전극(CTE2)과 제3 중간 전극(CTE3) 사이에 상호 병렬로 연결되고, 제3 직렬단(SET3)을 구성할 수 있다. 복수의 제4 발광 소자들(LD4)은 제3 중간 전극(CTE3)과 제2 화소 전극(PE2) 사이에 상호 병렬로 연결되고, 제4 직렬단(SET4)을 구성할 수 있다.
실시예에 따라, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4) 각각은, 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다.
화소 전극들(PE)과 중간 전극들(CTE)은 적어도 발광 영역(EMA)에 제공되며, 각각 적어도 하나의 정렬 전극(ALE) 및 발광 소자(LD)에 대응하는 위치에 제공될 수 있다. 예를 들어, 각각의 화소 전극(PE)과 각각의 중간 전극(CTE)은 각각의 정렬 전극(ALE) 및 대응하는 발광 소자들(LD)과 중첩하도록 상기 각각의 정렬 전극(ALE) 및 상기 대응하는 발광 소자들(LD) 상에 형성되어, 적어도 발광 소자들(LD)에 전기적으로 연결될 수 있다.
제1 화소 전극(PE1)은, 제1 정렬 전극(ALE1)의 일 영역(일 예로, 하단 영역) 및 제1 발광 소자들(LD1) 각각의 제1 단부(EP1) 상에 형성되어 제1 발광 소자들(LD1) 각각의 제1 단부(EP1)에 전기적으로 연결될 수 있다.
제2 화소 전극(PE2)은, 제2-2 정렬 전극(ALE2_2)의 일 영역(일 예로, 하단 영역) 및 제4 발광 소자들(LD4) 각각의 제2 단부(EP2) 상에 형성되어 제4 발광 소자들(LD4) 각각의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 또한, 제2 화소 전극(PE2)은 적어도 하나의 중간 전극(CTE) 및/또는 발광 소자들(LD)을 경유하여 제1, 제2, 및 제3 발광 소자들(LD1, LD2, LD3)에 전기적으로 연결될 수 있다. 일 예로, 제2 화소 전극(PE2)은 제1 중간 전극(CTE1), 제2 발광 소자(LD2), 제2 중간 전극(CTE2), 제3 발광 소자(LD3), 제3 중간 전극(CTE3), 및 제4 발광 소자(LD4)를 경유하여 각 제1 발광 소자(LD1)의 제2 단부(EP2)에 전기적으로 연결될 수 있다.
제1 중간 전극(CTE1)은 제2-1 정렬 전극(ALE2_1)의 일 영역(일 예로, 하단 영역) 및 제1 발광 소자들(LD1) 각각의 제2 단부(EP2) 상에 형성되어 각 제1 발광 소자(LD1)의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 또한, 제1 중간 전극(CTE1)은 제1 정렬 전극(ALE1)의 다른 영역(일 예로, 상단 영역) 및 제2 발광 소자들(LD2) 각각의 제1 단부(EP1) 상에 형성되어 각 제2 발광 소자(LD2)의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 상술한 제1 중간 전극(CTE1)은 제1 직렬단(SET1)(또는 제1 발광 소자들(LD1))과 제2 직렬단(SET2)(또는 제2 발광 소자들(LD2))을 연결하는 제1 브릿지 전극일 수 있다.
제1 중간 전극(CTE1)은 적어도 1회 이상 절곡된 형상을 가질 수 있다. 제1 중간 전극(CTE1)은 적어도 하나의 제1 발광 소자(LD1)를 통하여 제1 화소 전극(PE1)에 연결되고, 적어도 하나의 제2, 제3, 및/또는 제4 발광 소자들(LD2, LD3, LD4)을 통하여 제2 화소 전극(PE2)에 연결될 수 있다.
제2 중간 전극(CTE2)은 제2-1 정렬 전극(ALE2_1)의 다른 영역(일 예로, 상단 영역) 및 제2 발광 소자들(LD2) 각각의 제2 단부(EP2) 상에 형성되어 각 제2 발광 소자(LD2)의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 또한, 제2 중간 전극(CTE2)은 제3 정렬 전극(ALE3)의 일 영역(일 예로, 상단 영역) 및 제3 발광 소자들(LD3) 각각의 제1 단부(EP1) 상에 형성되어, 각 제3 발광 소자(LD3)의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 예를 들어, 제2 중간 전극(CTE2)은, 발광 영역(EMA)에서 제2 발광 소자들(LD2) 각각의 제2 단부(EP2) 및 제3 발광 소자들(LD3) 각각의 제1 단부(EP1)에 연결될 수 있다. 상술한 제2 중간 전극(CTE2)은 제2 직렬단(SET2)(또는 제2 발광 소자들(LD2))과 제3 직렬단(SET3)(또는 제3 발광 소자들(LD3))을 연결하는 제2 브릿지 전극일 수 있다.
제2 중간 전극(CTE2)은 적어도 1회 이상 절곡된 형상을 가질 수 있다. 제2 중간 전극(CTE2)은 적어도 하나의 제1 및/또는 제2 발광 소자들(LD1, LD2)을 통하여 제1 화소 전극(PE1)에 연결되고, 적어도 하나의 제3 및/또는 제4 발광 소자들(LD3, LD4)을 통하여 제2 화소 전극(PE2)에 연결될 수 있다.
제3 중간 전극(CTE3)은 제2-2 정렬 전극(ALE2_2)의 다른 영역(일 예로, 상단 영역) 및 제3 발광 소자들(LD3) 각각의 제2 단부(EP2) 상에 형성되어, 각 제3 발광 소자(LD3)의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 또한, 제3 중간 전극(CTE3)은 제3 정렬 전극(ALE3)의 다른 영역(일 예로, 하단 영역) 및 제4 발광 소자들(LD4) 각각의 제1 단부(EP1) 상에 형성되어, 각 제4 발광 소자(LD4)의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 예를 들어, 제3 중간 전극(CTE3)은, 발광 영역(EMA)에서 제3 발광 소자들(LD3) 각각의 제2 단부(EP2) 및 제4 발광 소자들(LD4) 각각의 제1 단부(EP1)에 연결될 수 있다. 상술한 제3 중간 전극(CTE3)은 제3 직렬단(SET3)(또는 제3 발광 소자들(LD3))과 제4 직렬단(SET4)(또는 제4 발광 소자들(LD4))을 연결하는 제3 브릿지 전극일 수 있다.
제3 중간 전극(CTE3)은 적어도 1회 이상 절곡된 형상을 가질 수 있다. 제3 중간 전극(CTE3)은 적어도 하나의 제1, 제2 및/또는 제3 발광 소자들(LD1, LD2, LD3)을 통해 제1 화소 전극(PE1)에 연결되고, 적어도 하나의 제4 발광 소자(LD4)를 통해 제2 화소 전극(PE2)에 연결될 수 있다.
제1 발광 소자(LD1)는 제1 중간 전극(CTE1)을 통해 제2 발광 소자(LD2)에 직렬 연결되고, 제2 발광 소자(LD2)는 제2 중간 전극(CTE2)을 통해 제3 발광 소자(LD3)에 직렬 연결되며, 제3 발광 소자(LD3)는 제3 중간 전극(CTE3)을 통해 제4 발광 소자(LD4)에 직렬 연결될 수 있다.
각각의 프레임 기간 동안 화소(PXL)에서, 제1 화소 전극(PE1)으로부터 제1 발광 소자(LD1), 제1 중간 전극(CTE1), 제2 발광 소자(LD2), 제2 중간 전극(CTE2), 제3 발광 소자(LD3), 제3 중간 전극(CTE3), 제4 발광 소자(LD4)를 거쳐 제2 화소 전극(PE2)까지 구동 전류가 흐를 수 있다.
제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 사이에서, 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 제3 중간 전극(CTE3)을 통해 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4)가 직렬 연결될 수 있다. 이러한 방식으로 발광 영역(EMA)에 정렬된 발광 소자들(LD)을 직/병렬 혼합 구조로 연결하여 화소(PXL)의 발광 유닛(EMU)이 구성될 수 있다. 이에 따라, 정렬 전극(ALE)이 차지하는 면적을 최소화하면서도(또는 정렬 전극(ALE)의 개수를 증가시키지 않으면서도) 발광 유닛(EMU)을 4개의 직렬단들(SET1, SET2, SET3, SET4)을 포함한 직/병렬 혼합 구조로 구성하는 것이 가능해져 고해상도 및 고정세의 표시 장치를 용이하게 구현할 수 있다.
실시예에 있어서, 제3 도전 패턴(CP3)은, 그 하부에 위치한 구성들, 일 예로, 제1 배선부(LP1)와 제2 배선부(LP2)를 충분히 커버하도록 확장된 형상으로 제공될 수 있다. 이 경우, 제3 도전 패턴(CP3)은 제1 및 제2 배선부들(LP1, LP2)로부터 유도되는 전계를 차단하는 차폐 부재로 활용될 수 있다.
제3 컨택부(CNT3)를 통하여 제3 도전 패턴(CP3)이 제1 정렬 전극(ALE1)과 전기적으로 연결됨에 따라, 발광 영역(EMA)에 발광 소자들을 정렬하는 과정에서 상기 제1 정렬 전극(ALE1)으로 인가되는 정렬 신호가 상기 제3 도전 패턴(CP3)으로 인가될 수 있다. 즉, 제3 도전 패턴(CP3)과 제1 정렬 전극(ALE1)에는 동일한 정렬 신호가 인가될 수 있다. 이와 같이, 소정의 신호가 인가되는 제3 도전 패턴(CP3)이 제1 및 제2 배선부들(LP1, LP2)과 제1 정렬 전극(ALE1) 사이에 개재되고 상기 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버하도록 확장된 형태로 제공됨으로써 상기 제1 정렬 전극(ALE1)과 상기 제1 및 제2 배선부들(LP1, LP2) 사이의 기생 커패시턴스를 차폐할 수 있다.
제1, 제2-1, 제2-2, 및 제3 정렬 전극들(ALE1, ALE2_1, ALE2_2, ALE3)에 대응하는 정렬 신호를 인가하여 제1 및 제2-1 정렬 전극들(ALE1, ALE2_1)의 사이 및 제2-2 및 제3 정렬 전극들(ALE2_2, ALE3)의 사이에 각각 전계를 형성하여 발광 소자들(LD)을 정렬할 때, 상기 제3 도전 패턴(CP3)이 제1 및 제2 배선부들(LP1, LP2)로부터 유도되는 전계를 차단하여 상기 발광 소자들(LD)이 목적하는 영역에서 이탈되지 않고 보다 안정적으로 정렬될 수 있다. 이에 따라, 발광 소자들(LD)의 정렬 이탈이 줄어들어 화소(PXL)의 유효 광원을 더욱 확보하여 출광 효율이 향상될 수 있다.
상술한 바와 같이, 제3 도전 패턴(CP3)이 차폐 부재로 활용되는 경우, 발광 소자들(LD)의 정렬 및/또는 구동이 제1 및 제2 배선부들(LP1, LP2)로부터 유도되는 전계에 영향받는 것을 완화 또는 최소화할 수 있다. 이에 따라, 상기 발광 소자들(LD)의 오정렬 및/또는 오동작이 방지되어 표시 장치의 신뢰성이 향상될 수 있다.
이하, 도 8 내지 도 11을 참조하여 상술한 실시예에 따른 화소 (PXL)의 적층 구조를 중심으로 설명한다.
도 8은 도 6의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 9 및 도 10은 도 6의 Ⅱ ~ Ⅱ'선에 따른 단면도들이며, 도 11은 도 6의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
실시예들을 설명함에 있어서, "동일한 층에 형성 및/또는 제공된다"함은 동일한 공정에서 형성됨을 의미하고, "상이한 층에 형성 및/또는 제공된다"함은 상이한 공정에서 형성됨을 의미할 수 있다.
도 9 및 도 10의 실시예들은, 화소 전극(PE)과 중간 전극(CTE)의 형성 단계 및 제3 절연층(INS3)의 유무와 관련하여 서로 다른 실시예들을 나타낸다. 예를 들어, 도 9에서는 화소 전극들(PE) 및 제3 절연층(INS3)이 형성된 이후 중간 전극(CTE)의 일부 구성(CTE1, CTE3)이 형성되는 실시예를 개시하고, 도 10에서는 화소 전극들(PE)과 중간 전극들(CTE)이 동일 층에 형성되는 실시예를 나타낸다.
도 9 내지 도 11에서는, 단면 상에서의 세로 방향(또는 수직 방향)을 제3 방향(DR3)으로 표시하였다.
화소(PXL)는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다. 화소 회로층(PCL)과 표시 소자층(DPL)은 기판(SUB)의 일면 상에서 서로 중첩되도록 배치될 수 있다. 일 예로, 기판(SUB)의 표시 영역(DA)은, 기판(SUB)의 일면 상에 배치된 화소 회로층(PCL)과, 상기 화소 회로층(PCL) 상에 배치된 표시 소자층(DPL)을 포함할 수 있다. 다만, 기판(SUB) 상에서의 화소 회로층(PCL)과 표시 소자층(DPL)의 상호 위치는, 실시예에 따라 달라질 수 있다. 화소 회로층(PCL)과 표시 소자층(DPL)을 서로 별개의 층으로 구분하여 중첩시킬 경우, 평면 상에서 화소 회로(PXC) 및 발광 유닛(EMU)을 형성하기 위한 각각의 레이아웃 공간이 충분히 확보될 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유기 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다.
가요성 기판은, 고분자 유기물을 포함한 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
기판(SUB) 상에는 복수의 절연층들 및 복수의 도전층들이 배치될 수 있다. 절연층들은, 일 예로, 기판(SUB) 상에 순차적으로 제공된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD), 패시베이션층(PSV), 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4)을 포함할 수 있다. 도전층들은 상술한 절연층들 사이에 제공 및/또는 형성될 수 있다. 도전층들은, 일 예로, 기판(SUB) 상에 제공된 제1 도전층, 게이트 절연층(GI) 상에 제공된 제2 도전층, 층간 절연층(ILD) 상에 제공된 제3 도전층, 패시베이션층(PSV) 상에 제공된 제4 도전층, 및 제2 절연층(INS2) 상에 제공된 제5 도전층을 포함할 수 있다. 다만, 기판(SUB) 상에 제공된 절연층들 및 도전층들이 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라 상기 절연층들 및 상기 도전층들 이외에 다른 절연층 및 다른 도전층이 기판(SUB) 상에 제공될 수도 있다.
화소 회로층(PCL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 회로 소자들(일 예로, 트랜지스터들(T), 스토리지 커패시터(Cst), 도전 패턴(CP)), 상기 회로 소자들에 전기적으로 연결된 소정의 신호 라인들(일 예로, 제1 내지 제4 배선부들(LP1, LP2, LP3, LP4))이 배치될 수 있다. 또한, 표시 소자층(DPL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 발광 유닛(EMU)을 구성하는 정렬 전극(ALE), 발광 소자들(LD), 및/또는 화소 전극(PE)이 배치될 수 있다.
기판(SUB) 상에는 제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4)이 제공 및/또는 형성될 수 있다. 제1 배선부(LP1)에는 초기화 전원의 전압이 인가될 수 있고, 제2 배선부(LP2)에는 데이터 전압이 인가될 수 있고, 제3 배선부(LP3)에는 제2 구동 전원의 전압이 인가될 수 있고, 제4 배선(LP4)에는 제1 구동 전원의 전압이 인가될 수 있다.
제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4) 각각은 도전성 물질(또는 재료)을 포함할 수 있다. 일 예로, 제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4) 각각은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 구성된 단일층으로 형성되거나 배선 저항을 줄이기 위하여 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중층 또는 다중층 구조로 형성할 수 있다.
제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4) 각각은 기판(SUB)과 버퍼층(BFL) 사이에 위치한 제1 도전층일 수 있다.
제1, 제2, 제3, 및 제4 배선부들(LP1, LP2, LP3, LP4)과 기판(SUB) 상에 버퍼층(BFL)이 전면적으로 제공 및/또는 형성될 수 있다.
버퍼층(BFL)은 화소 회로(PXC)에 포함된 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다. 실시예에서, 버퍼층(BFL)은 적어도 비발광 영역(NEMA)에서 제3 배선부(LP3)의 일부를 노출하는 제2 컨택부(CNT2)을 포함하도록 부분적으로 개구될 수 있다.
버퍼층(BFL) 상에는 적어도 하나의 트랜지스터(T)가 제공 및/또는 형성될 수 있다. 상기 트랜지스터(T)는 도 4 및 도 5를 참고하여 설명한 제1 트랜지스터(T1)일 수 있다.
트랜지스터(T)는 반도체 패턴(SCP) 및 게이트 전극(GE)을 포함할 수 있다.
반도체 패턴(SCP)은 버퍼층(BFL) 상에 제공 및/또는 형성될 수 있다. 반도체 패턴(SCP)은 게이트 전극(GE)과 중첩하는 채널 영역, 채널 영역의 일 단에 연결되며 게이트 전극(GE)과 중첩하지 않는 제1 접촉 영역, 및 채널 영역의 타 단에 연결되며 게이트 전극(GE)과 중첩하지 않는 제2 접촉 영역을 포함할 수 있다. 반도체 패턴(SCP)은 폴리 실리콘(poly silicon), 아몰퍼스 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은, 일 예로, 불순물이 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
반도체 패턴(SCP) 및 버퍼층(BFL) 상에는 게이트 절연층(GI)이 전면적으로 제공 및/또는 형성될 수 있다.
게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다. 실시예에서, 게이트 절연층(GI)은 버퍼층(BFL)의 제2 컨택부(CNT2)에 대응하는 제2 컨택부(CNT2)를 포함하여 제3 배선부(LP3)를 노출하도록 부분적으로 개구될 수 있다. 또한, 게이트 절연층(GI)은 반도체 패턴(SCP)의 제1 및 제2 접촉 영역들 각각의 일부를 노출하도록 부분적으로 개구될 수 있다.
게이트 절연층(GI) 상에는 게이트 전극(GE) 및 도전 패턴(CP)이 제공 및/또는 형성될 수 있다. 게이트 전극(GE) 및 도전 패턴(CP)은 게이트 절연층(GI) 상에 제공 및/또는 형성되는 제2 도전층일 수 있다.
게이트 전극(GE)은 반도체 패턴(SCP)의 채널 영역에 대응하도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 제공되어 반도체 패턴(SCP)의 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중층 또는 다중층 구조로 형성할 수 있다.
게이트 전극(GE)은 도전 패턴(CP)과 일체로 제공될 수 있다. 일 예로, 제1 트랜지스터(T1)의 게이트 전극(GE)은 제2 도전 패턴(CP2)과 일체로 제공될 수 있고, 제2 트랜지스터(T2)의 게이트 전극(GE)은 제1 도전 패턴(CP1)과 일체로 제공될 수 있고, 제3 트랜지스터(T3)의 게이트 전극(GE)은 제4 도전 패턴(CP4)과 일체로 제공될 수 있다.
제2 도전 패턴(CP2)은 스토리지 커패시터(Cst)의 제1 스토리지 전극(LE, 이하 "하부 전극"이라 함)일 수 있다.
제3 도전 패턴(CP3)은, 제1, 제2, 및 제4 도전 패턴들(CP1, CP2, CP4)과 이격되게 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다.
제3 도전 패턴(CP3)은 제1 및 제2 배선부들(LP1, LP2)과 대응하도록 게이트 절연층(GI)의 일면 상에 제공될 수 있다. 제3 도전 패턴(CP3)은 제1 및 제2 배선부들(LP1, LP2) 상에 제공되어, 상기 제1 및 제2 배선부들(LP1, LP2)과 중첩할 수 있다.
실시예에 있어서, 제3 도전 패턴(CP3)은 게이트 절연층(GI)의 일면 상에 제공되며 제1 및 제2 배선부들(LP1, LP2)과 중첩하며 상기 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버하도록 비발광 영역(NEMA)에 인접하게 확장된 바 형상으로 제공될 수 있다. 상술한 바와 같이, 제3 도전 패턴(CP3)이 확장되어 그 하부에 위치한 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버할 경우, 상기 제3 도전 패턴(CP3)은 상기 제1 및 제2 배선부들(LP1, LP2)로부터 유도되는 전계를 차단하는 차폐 부재로 활용될 수 있다.
게이트 전극(GE) 및 도전 패턴(CP) 상에는 층간 절연층(ILD)이 제공 및/또는 형성될 수 있다.
층간 절연층(ILD)은 게이트 절연층(GI)과 동일 또는 유사한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다. 층간 절연층(ILD)은 게이트 절연층(GI)의 제2 컨택부(CNT2)에 대응되는 제2 컨택부(CNT2) 및 제3 도전 패턴(CP3)의 일 영역을 노출하는 제3 컨택부(CNT3)를 포함하도록 부분적으로 개구될 수 있다. 또한, 층간 절연층(ILD)은 반도체 패턴(SCP)의 제1 및 제2 접촉 영역들의 일부를 노출하도록 부분적으로 개구될 수 있다.
층간 절연층(ILD) 상에는 제1 및 제2 연결 부재들(TE1, TE2)과 스토리지 커패시터(Cst)의 제2 스토리지 전극(UE, 이하 "상부 전극"이라 함)이 제공 및/또는 형성될 수 있다.
제1 및 제2 연결 부재들(TE1, TE2)과 상부 전극(UE)은 층간 절연층(ILD) 상에 위치하는 제3 도전층일 수 있다.
제1 및 제2 연결 부재들(TE1, TE2) 각각은 노출된 반도체 패턴(SCP)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다. 일 예로, 제1 연결 부재(TE1)는 제1 트랜지스터(T1)의 반도체 패턴(SCP)의 제1 접촉 영역에 접촉하고, 제2 연결 부재(TE2)는 상기 반도체 패턴(SCP)의 제2 접촉 영역에 접촉할 수 있다. 상기 제1 연결 부재(TE1)는 제1 트랜지스터(T1)의 제1 접촉 영역과 제4 배선부(LP4)를 전기적으로 연결하는 연결 수단일 수 있다. 상기 제2 연결 부재(TE2)는 제1 트랜지스터(T1)의 제2 접촉 영역과 발광 소자들(LD)을 전기적으로 연결하는 연결 수단일 수 있다.
제1 및 제2 연결 부재들(TE1, TE2) 각각은 게이트 전극(GE)과 동일 또는 유사한 물질을 포함하거나 게이트 전극(GE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
상부 전극(UE)은 제2 도전 패턴(CP2)과 일체로 형성된 하부 전극(LE) 상의 층간 절연층(ILD) 상에 위치하여 상기 하부 전극(LE)과 중첩할 수 있다. 상부 전극(UE)과 하부 전극(LE)의 중첩 면적을 넓힘으로써 스토리지 커패시터(Cst)의 커패시턴스가 증가될 수 있다. 도면에 직접적으로 도시하지 않았으나, 상부 전극(UE)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
제1 및 제2 연결 부재들(TE1, TE2), 상부 전극(UE), 및 층간 절연층(ILD) 상에는 패시베이션층(PSV)이 전면적으로 제공 및/또는 형성될 수 있다.
패시베이션층(PSV)("보호층" 또는 "비아층"이라고도 함)은 무기 재료를 포함한 무기막(또는 무기 절연막) 또는 유기 재료를 포함한 유기막(또는 유기 절연막)일 수 있다. 무기 절연막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
패시베이션층(PSV)은 상부 전극(UE)의 일부를 노출하는 제1 컨택부(CNT1), 층간 절연층(ILD)의 제2 컨택부(CNT2)에 대응하는 제2 컨택부(CNT2), 및 층간 절연층(ILD)의 제3 컨택부(CNT3)에 대응하는 제3 컨택부(CNT3)를 포함하도록 부분적으로 개구될 수 있다.
패시베이션층(PSV) 상에 표시 소자층(DPL)이 제공 및/또는 형성될 수 있다.
표시 소자층(DPL)은 뱅크 패턴들(BNP), 정렬 전극들(ALE), 뱅크(BNK), 발광 소자들(LD), 화소 전극들(PE), 및 중간 전극들(CTE)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 상술한 구성들 사이에 위치하는 적어도 하나 이상의 절연층들을 포함할 수 있다. 일 예로, 표시 소자층(DPL)은 제1 절연층(INS1), 제2 절연층(INS2), 제3 절연층(INS3), 및 제4 절연층(INS4)을 포함할 수 있다. 실시예에 따라, 제3 절연층(INS3)은 선택적으로 구비될 수 있다.
패시베이션층(PSV) 상에는 뱅크 패턴들(BNP)이 제공 및/또는 형성될 수 있다.
뱅크 패턴들(BNP)(“월(wall) 패턴”, “돌출 패턴”, "지지 패턴", 또는 "패턴"이라고도 함)은 패시베이션층(PSV)의 일면 상에 배치될 수 있다. 일 예로, 뱅크 패턴들(BNP)은 패시베이션층(PSV)의 일면 상에서 제3 방향(DR3)으로 돌출될 수 있다. 이에 따라, 뱅크 패턴들(BNP) 상에 배치된 정렬 전극들(ALE)의 일 영역이 제3 방향(DR3)(또는 기판(SUB)의 두께 방향)으로 돌출될 수 있다.
뱅크 패턴들(BNP)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 뱅크 패턴들(BNP)은 단일층의 유기 절연막 및/또는 단일층의 무기 절연막을 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 뱅크 패턴들(BNP)은 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 뱅크 패턴들(BNP)의 재료가 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라, 뱅크 패턴들(BNP)은 도전성 물질(또는 재료)을 포함할 수도 있다.
뱅크 패턴(BNP)은, 적어도 발광 영역(EMA)에 위치한 제1, 제2, 및 제3 뱅크 패턴들(BNP1, BNP2, BNP3)을 포함할 수 있다.
제1 및 제3 뱅크 패턴들(BNP1, BNP3) 각각은 적어도 발광 영역(EMA)에서 적어도 하나의 정렬 전극(ALE)과 부분적으로 중첩할 수 있다. 예를 들어, 제1 뱅크 패턴(BNP1)은 제1 정렬 전극(ALE1)의 일 영역과 중첩하도록 제1 정렬 전극(ALE1) 하부에 위치하고, 제3 뱅크 패턴(BNP3)은 제3 정렬 전극(ALE3)의 일 영역과 중첩되도록 제3 정렬 전극(ALE3) 하부에 위치할 수 있다.
제2 뱅크 패턴(BNP2)은 적어도 발광 영역(EMA)에서 제2 정렬 전극(ALE2)과 중첩할 수 있다. 예를 들어, 제2 뱅크 패턴(BNP2)은 제2-1 정렬 전극(ALE2_1) 및 제2-2 정렬 전극(ALE2_2)과 중첩하도록 제2-1 및 제2-2 정렬 전극들(ALE2_1, ALE2_2) 하부에 제공될 수 있다.
뱅크 패턴들(BNP)이 발광 영역(EMA)에서 정렬 전극들(ALE) 각각의 일 영역 하부에 제공됨에 따라, 상기 뱅크 패턴들(BNP)이 형성된 영역에서 정렬 전극들(ALE) 각각의 일 영역이 화소(PXL)의 상부 방향으로 돌출될 수 있다. 이에 따라, 발광 소자들(LD)의 주변에 벽 구조물이 형성될 수 있다. 예를 들어, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)과 마주하도록 발광 영역(EMA) 내에 벽 구조물이 형성될 수 있다. 여기서, 벽 구조물은 뱅크 패턴들(BNP)일 수 있다.
실시예에서, 뱅크 패턴들(BNP) 및/또는 정렬 전극들(ALE)이 반사성의 물질을 포함할 경우, 발광 소자들(LD)의 주변에 반사성의 벽 구조물이 형성될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출되는 광이 화소(PXL)의 상부 방향(일 예로, 표시 장치의 화상 표시 방향)으로 향하게 되면서 화소(PXL)의 광 효율이 보다 개선될 수 있다.
뱅크 패턴들(BNP)은, 패시베이션층(PSV)의 일면(일 예로, 상부 면)으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 사다리꼴의 형상의 단면을 가질 수 있으나 이에 한정되는 것은 아니다. 실시예에 따라, 뱅크 패턴들(BNP)은 패시베이션층(PSV)의 일면으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 뱅크 패턴들(BNP)의 형상은 상술한 실시예에 한정되는 것은 아니며 발광 소자들(LD) 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 뱅크 패턴들(BNP) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
실시예에 있어서, 뱅크 패턴들(BNP)은 반사 부재로 활용될 수 있다. 일 예로, 뱅크 패턴들(BNP)은 그 상부에 배치된 정렬 전극들(ALE)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 출광 효율을 향상시키는 반사 부재로 활용될 수 있다.
뱅크 패턴들(BNP) 및 패시베이션층(PSV) 상에는 정렬 전극들(ALE)이 제공 및/또는 형성될 수 있다. 정렬 전극들(ALE)은 제4 도전층일 수 있다.
제1 정렬 전극(ALE1)은 패시베이션층(PSV) 및 제1 뱅크 패턴(BNP1) 상에 제공 및/또는 형성될 수 있다. 제2-1 정렬 전극(ALE2_1)은 패시베이션층(PSV)과 제2 뱅크 패턴(BNP2) 상에 제공 및/또는 형성될 수 있다. 제2-2 정렬 전극(ALE2_2)은 패시베이션층(PSV)과 제2 뱅크 패턴(BNP2) 상에 제공 및/또는 형성될 수 있다. 제3 정렬 전극(ALE3)은 패시베이션층(PSV) 및 제3 뱅크 패턴(BNP3) 상에 제공 및/또는 형성될 수 있다.
제1 정렬 전극(ALE1)은 그 하부에 위치한 제1 뱅크 패턴(BNP1)의 경사도에 대응하는 형상을 가질 수 있고, 제2-1 정렬 전극(ALE2_1)은 그 하부에 위치한 제2 뱅크 패턴(BNP2)의 경사도에 대응하는 형상을 가질 수 있고, 제2-2 정렬 전극(ALE2_2)은 그 하부에 위치한 제2 뱅크 패턴(BNP2)의 경사도에 대응하는 형상을 가질 수 있으며, 제3 정렬 전극(ALE3)은 그 하부에 위치한 제3 뱅크 패턴(BNP3)의 경사도에 대응하는 형상을 가질 수 있다.
정렬 전극들(ALE)은 서로 동일 평면 상에 배치될 수 있으며, 제3 방향(DR3)으로 동일한 두께를 가질 수 있다. 또한, 정렬 전극들(ALE)은 동일한 공정에서 동시에 형성될 수 있다.
정렬 전극들(ALE)은 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 일정한(또는 균일한) 반사율을 갖는 재료로 이루어질 수 있다. 일 예로, 정렬 전극들(ALE)은 도전성 물질로 이루어질 수 있다. 도전성 물질(또는 재료)로는, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수 있다.
정렬 전극들(ALE) 각각은 단일층으로 제공 및/또는 형성될 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 정렬 전극들(ALE) 각각은 금속들, 합금들, 도전성 산화물, 도전성 고분자들 중 적어도 둘 이상의 물질이 적층된 다중층으로 제공 및/또는 형성될 수도 있다. 정렬 전극들(ALE) 각각은 발광 소자들(LD) 각각의 양 단부(EP1, EP2)로 신호(또는 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위하여 적어도 이중층 이상의 다중층으로 형성될 수도 있다.
상술한 바와 같이, 정렬 전극들(ALE)이 일정한 반사율을 갖는 도전 물질로 구성될 경우, 발광 소자들(LD) 각각의 양단부, 즉, 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 표시 장치의 화상 표시 방향(또는 제3 방향(DR3))으로 더욱 진행되게 할 수 있다. 특히, 정렬 전극들(ALE)이 뱅크 패턴(BNP)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 정렬 전극들(ALE)에 의해 반사되어 표시 장치의 화상 표시 방향으로 더욱 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율이 향상될 수 있다.
제1 정렬 전극(ALE1)은 패시베이션층(PSV)을 관통하는 제1 컨택부(CNT1)를 통하여 상부 전극(UE)과 접촉하여 전기적으로 연결될 수 있다. 상부 전극(UE)이 제1 트랜지스터(T1)와 전기적으로 연결되므로, 제1 정렬 전극(ALE1)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
또한, 제1 정렬 전극(ALE1)은 패시베이션층(PSV) 및 층간 절연층(ILD)을 순차적으로 관통하는 제3 컨택부(CNT3)를 통하여 제3 도전 패턴(CP3)과 접촉하여 전기적으로 연결될 수 있다.
제2-1 및 제2-2 정렬 전극들(ALE2_1, ALE2_2)을 포함한 제2 정렬 전극(ALE2)은 패시베이션층(PSV), 층간 절연층(ILD), 게이트 절연층(GI), 및 버퍼층(BFL)을 순차적으로 관통하는 제2 컨택부(CNT2)를 통하여 제3 배선부(LP3)와 접촉하여 전기적으로 연결될 수 있다.
정렬 전극들(ALE) 상에는 제1 절연층(INS1)이 제공 및/또는 형성될 수 있다.
제1 절연층(INS1)은 적어도 비발광 영역(NEMA)에서 그 하부에 위치한 구성들을 노출하도록 부분적으로 개구될 수 있다. 일 예로, 제1 절연층(INS1)은, 적어도 비발광 영역(NEMA)(또는 뱅크(BNK)의 제2 개구(OP2))에서 일 영역이 제거되어 제1 정렬 전극(ALE1)의 일부를 노출하는 제1 컨택 홀(CH1), 상기 비발광 영역(NEMA)(또는 뱅크(BNK)의 제2 개구(OP2))에서 다른 영역이 제거되어 제2 정렬 전극(ALE2)의 일부를 노출하는 제2 컨택 홀(CH2)을 포함하도록 부분적으로 개구될 수 있다.
제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자들(LD)을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있다.
제1 절연층(INS1) 상에는 뱅크(BNK)가 제공 및/또는 형성될 수 있다.
뱅크(BNK)는 화소(PXL)의 발광 영역(EMA)을 둘러싸도록 인접한 화소들(PXL) 사이에 형성되어, 해당 화소(PXL)의 발광 영역(EMA)을 구획하는 화소 정의막을 구성할 수 있다. 뱅크(BNK)는, 발광 영역(EMA)에 발광 소자들(LD)을 공급하는 단계에서, 발광 소자들(LD)이 혼합된 용액이 인접한 화소(PXL)의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 용액이 공급되도록 제어하는 댐 구조물일 수 있다.
제1 절연층(INS1)이 형성된 화소(PXL)의 발광 영역(EMA)에는 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 프린팅 방식 등을 통해 상기 발광 영역(EMA)에 발광 소자들(LD)이 공급(또는 투입)되고, 발광 소자들(LD)은 정렬 전극들(ALE) 각각에 인가되는 소정의 정렬 신호(또는, 정렬 전압)에 의해 정렬 전극들(ALE)의 사이에 정렬될 수 있다. 이때, 제1 정렬 전극(ALE1)과 제3 정렬 전극(ALE3)에는 동일한 정렬 신호가 인가될 수 있다. 일 예로, 제1 정렬 전극(ALE1)과 제3 정렬 전극(ALE3)에는 그라운드 전압이 인가될 수 있다. 제2 정렬 전극(ALE2)의 제2-1 및 제2-2 정렬 전극들(ALE2_1, ALE2_2)에는 동일한 정렬 신호가 인가될 수 있다. 일 예로, 제2-1 정렬 전극(ALE2_1)과 제2-2 정렬 전극(ALE2_2)에는 교류 신호가 인가될 수 있다.
발광 영역(EMA)에서 발광 소자들(LD) 상에는 각각 제2 절연층(INS2)이 제공 및/또는 형성될 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 제공 및/또는 형성되어 발광 소자들(LD) 각각의 외주면(또는 표면)을 부분적으로 커버하여 발광 소자들(LD) 각각의 제1 단부(EP1)와 제2 단부(EP2)를 외부로 노출할 수 있다.
제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제2 절연층(INS2)은 외부의 산소 및 수분 등으로부터 발광 소자들(LD) 각각의 활성층(도 1의 "12" 참고) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자들(LD)이 적용되는 표시 장치의 설계 조건 등에 따라 제2 절연층(INS2)은 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성함으로써 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자들(LD) 사이에 빈 틈(또는 공간)이 존재할 경우, 상기 빈 틈은 상기 제2 절연층(INS2)을 형성하는 과정에서 상기 제2 절연층(INS2)으로 채워질 수 있다. 이 경우, 제2 절연층(INS2)은 제1 절연층(INS1)과 발광 소자들(LD) 사이의 빈 틈을 채우는 데에 유리한 유기 절연막으로 구성될 수도 있으나, 이에 반드시 한정되는 것은 아니다.
제3 절연층(INS3)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 화소 전극들(PE) 중 어느 하나와 중간 전극들(CTE) 중 적어도 하나를 덮도록 배치될 수 있다. 일 예로, 제3 절연층(INS3)은 적어도 발광 영역(EMA)에서 도 9에 도시된 바와 같이 제1 및 제2 화소 전극들(PE1, PE2) 각각을 덮도록 상기 제1 및 제2 화소 전극들(PE1, PE2) 상에 배치될 수 있다. 제3 절연층(INS3)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
발광 소자들(LD)의 상부에 제2 및/또는 제3 절연층들(INS2, INS3)을 형성하게 되면, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 사이의 전기적 안정성을 더욱 확보할 수 있다.
도 10에 도시된 바와 같이, 화소 전극들(PE)과 중간 전극들(CTE)이 서로 동일한 층에 배치되는 실시예에서는, 제3 절연층(INS3)이 제공되지 않을 수 있다.
화소 전극들(PE)은, 적어도 발광 영역(EMA)에서 발광 소자들(LD), 발광 소자들(LD) 상의 제2 절연층(INS2), 및 정렬 전극(ALE) 상의 제1 절연층(INS1) 상에 배치될 수 있다. 실시예에서, 화소 전극들(PE)은 제2 절연층(INS2) 상에 제공 및/또는 형성되는 제5 도전층일 수 있다.
적어도 발광 영역(EMA)에서 제1 화소 전극(PE1)은 제1 발광 소자(LD1)의 제1 단부(EP1), 상기 제1 발광 소자(LD1) 상의 제2 절연층(INS2), 및 제1 정렬 전극(ALE1) 상의 제1 절연층(INS1) 상에 배치될 수 있다. 또한, 제1 화소 전극(PE1)은 적어도 비발광 영역(NEMA)(또는 뱅크(BNK)의 제2 개구(OP2))에서 제1 컨택 홀(CH1)에 의해 노출된 제1 정렬 전극(ALE1) 상에 배치될 수 있다. 제1 화소 전극(PE1)은 제1 컨택 홀(CH1)에 의해 제1 정렬 전극(ALE1)과 직접 접촉하여 상기 제1 정렬 전극(ALE1)에 연결될 수 있다.
적어도 발광 영역(EMA)에서 제2 화소 전극(PE2)은 제4 발광 소자(LD4)의 제2 단부(EP2), 상기 제4 발광 소자(LD4) 상의 제2 절연층(INS2), 및 제2-2 정렬 전극(ALE2_2) 상의 제1 절연층(INS1) 상에 배치될 수 있다. 또한, 제2 화소 전극(PE2)은 적어도 비발광 영역(NEMA)(또는 뱅크(BNK)의 제2 개구(OP2))에서 제2 컨택 홀(CH2)에 의해 노출된 제2 정렬 전극(ALE2) 상에 배치될 수 있다. 제2 화소 전극(PE2)은 제2 컨택 홀(CH2)에 의해 제2 정렬 전극(ALE2)과 직접 접촉하여 상기 제2 정렬 전극(ALE2)에 연결될 수 있다.
제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 동일 공정으로 형성되어 동일한 층에 제공될 수 있다. 다만, 이에 한정되는 것은 아니며, 실시예에 따라 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 상이한 공정으로 형성되어 서로 상이한 층에 제공될 수도 있다.
화소 전극들(PE)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 화소 전극들(PE)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 물질(또는 재료) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 화소 전극들(PE)의 재료가 상술한 실시예에 한정되는 것은 아니다. 아연 산화물(ZnOx)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
중간 전극들(CTE) 중 적어도 하나는 화소 전극들(PE)과 동일한 공정으로 형성되어 상기 화소 전극들(PE)과 동일한 층에 형성되고, 상기 중간 전극들(CTE) 중 나머지는 화소 전극들(PE)과 상이한 공정으로 형성되어 상이한 층에 형성될 수 있다. 일 예로, 제1 및 제3 중간 전극들(CTE1, CTE3)은 제3 절연층(INS3) 상에 형성되어 제3 절연층(INS3)에 의해 커버되는 화소 전극들(PE)과 이격될 수 있다. 또한, 제2 중간 전극(CTE2)은 화소 전극들(PE)과 동일한 공정으로 형성되어 동일한 층에 제공될 수 있다. 다만, 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라, 도 10에 도시된 바와 같이 제1, 제2, 제3 중간 전극들(CTE1, CTE2, CTE3) 모두가 화소 전극들(PE)과 동일한 공정으로 형성되어 동일한 층에 제공될 수도 있다.
중간 전극들(CTE)은 다양한 투명 도전 물질로 구성될 수 있다. 중간 전극들(CTE)은 화소 전극들(PE)과 동일한 물질을 포함하거나 상기 화소 전극들(PE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
중간 전극들(CTE) 상에는 제4 절연층(INS4)이 제공 및/또는 형성될 수 있다. 제4 절연층(INS4)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제4 절연층(INS4)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제4 절연층(INS4)은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자들(LD)을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다.
실시예에 따라, 제4 절연층(INS4)의 상부에는 적어도 한 층의 오버코트층(예를 들어, 표시 소자층(DPL)의 상면을 평탄화하는 층)이 더 배치될 수도 있다. 또한, 다른 실시예에 따라, 제4 절연층(INS4)의 상부에는 광학층이 선택적으로 배치될 수도 있다. 일 예로, 제4 절연층(INS4)의 상부에는 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들을 포함한 컬러 변환층을 더 포함할 수 있다.
상술한 바와 같이, 적어도 발광 영역(EMA)에서 제1 및 제2 배선부들(LP1, LP2) 상에 상기 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버하도록 확장된 형상을 갖는 제3 도전 패턴(CP3)을 게이트 절연층(GI) 상에 배치하고, 제3 컨택부(CNT3)를 통해 상기 제3 도전 패턴(CP3)과 제1 정렬 전극(ALE1)을 연결할 경우, 발광 소자들(LD)의 정렬 시 상기 제1 및 제2 배선부들(LP1, LP2) 각각으로 인가되는 신호들에 의해 유도되는 전계가 차단될 수 있다. 이에 따라, 발광 소자들(LD)의 오정렬을 방지하면서 상기 발광 소자들(LD)이 정해진 위치(또는 정렬된 위치)(일 예로, 정렬 전극들(ALE) 사이)에서 이탈하는 것을 방지하여 상기 발광 소자들(LD)의 정렬도를 향상시킬 수 있다. 이에, 화소(PXL) 내의 유효 광원의 수가 증가하여 출광 효율이 향상되어 표시 장치의 신뢰성이 더욱 향상될 수 있다.
도 12는 발광 소자들(LD)이 정렬되기 전의 화소(PXL)를 개략적으로 도시한 평면도이다.
도 12의 화소(PXL)와 관련하여, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다.
도 3, 도 5 내지 도 12를 참조하면, 화소(PXL)에 발광 소자들(LD)이 정렬되기 전에, 정렬 전극들(ALE)은 외부의 정렬 패드(미도시)로부터 정렬 신호를 공급받을 수 있다.
제1 정렬 전극(ALE1)은 제1 정렬 패드로부터 제1 정렬 신호를 공급받을 수 있다. 제1 정렬 신호는, 일 예로, 그라운드 전압일 수 있다. 제2-1 정렬 전극(ALE2_1)은 제2 정렬 패드로부터 제1 정렬 신호와 상이한 제2 정렬 신호를 공급받을 수 있다. 제2 정렬 신호는, 일 예로, 교류 전압일 수 있다. 제2-2 정렬 전극(ALE2_2)은 제2-1 정렬 전극(ALE2_1)과 연결되어 상기 제2-1 정렬 전극(ALE2_1)과 동일한 정렬 신호, 일 예로 상기 제2 정렬 신호를 공급받을 수 있다. 제3 정렬 전극(ALE3)은 제1 정렬 패드 또는 다른 정렬 패드로부터 제1 정렬 신호를 공급받을 수 있다. 제1 정렬 전극(ALE1)과 제3 정렬 전극(ALE3)에는 동일한 제1 정렬 신호가 인가될 수 있다.
제1, 제2-1, 제2-2, 및 제3 정렬 전극들(ALE1, ALE2_1, ALE2_2, ALE3) 각각으로 대응하는 정렬 신호가 인가되어 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1) 사이 및 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3) 사이에 각각 전계가 형성될 수 있다. 이에 따라, 제1 정렬 전극(ALE1)과 제2-1 정렬 전극(ALE2_1) 사이 및 제2-2 정렬 전극(ALE2_2)과 제3 정렬 전극(ALE3) 사이에 각각 발광 소자들(LD)이 정렬될 수 있다. 이때, 뱅크(BNK)와 인접하며 그 하부에 위치한 제1 및 제2 배선부들(LP1, LP2)을 충분히 커버하도록 확장된 형상을 갖는 제3 도전 패턴(CP3)이 제3 컨택부(CNT3)를 통하여 제1 정렬 전극(ALE1)과 연결되므로, 상기 제1 정렬 전극(ALE1)으로 인가되는 제1 정렬 신호가 상기 제3 도전 패턴(CP3)으로 인가될 수 있다. 이에 따라, 제3 도전 패턴(CP3)은 그 하부에 위치한 제1 및 제2 배선부들(LP1, LP2)로부터 유도되는 전계를 차단하여 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지하여 화소(PXL)의 유효 광원을 더욱 확보할 수 있다.
발광 소자들(LD)의 정렬이 완료된 이후, 뱅크(BNK)의 제2 개구(OP2)(또는 전극 분리 영역)에서 제1 정렬 전극(ALE1)의 일부 및 제3 정렬 전극(ALE3)의 일부가 각각 제거될 수 있다. 이로 인하여, 제2 방향(DR2)을 따라 동일한 화소 열에 배열된 화소들(PXL) 각각은 하나의 화소(PXL) 단위로 분리된 제1 및 제3 정렬 전극들(ALE1, ALE3)을 포함할 수 있다.
도 13은 실시예에 따른 화소(PXL)의 개략적인 평면도이다.
도 13의 실시예는 화소 전극(PE)의 설계를 변경하여 2개의 직렬단을 포함하는 발광 유닛(도 4의 "EMU" 참고)을 구성할 수 있다. 이외에도 화소 전극들(PE)의 설계를 다양하게 변경하여 발광 유닛(EMU)의 구조를 변경할 수 있다.
도 13의 실시예에서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 3, 도 4, 및 도 13을 참조하면, 화소 전극(PE) 및 중간 전극(CTE)의 설계를 변경하여 화소(PXL)의 발광 유닛(EMU)의 구성을 변경할 수 있다. 예를 들어, 화소 전극(PE)과 중간 전극(CTE)의 형상, 위치, 개수 및/또는 연결 구조 등을 변경함으로써, 발광 유닛(EMU)을 구성하는 직렬단(또는 스테이지)의 개수를 변경할 수 있다. 예를 들어, 화소 전극(PE)과 중간 전극(CTE)의 설계를 변경하여 2개의 직렬단을 포함하는 발광 유닛(EMU)이 구성될 수 있다.
화소 전극(PE)은 제1 화소 전극(PE1)과 제2 화소 전극(PE2)을 포함할 수 있다.
제1 화소 전극(PE1)은, 제1 정렬 전극(ALE1), 제1 및 제2-1 정렬 전극들(ALE1, ALE2_1) 사이에 정렬된 제1 발광 소자들(LD1)의 제1 단부들(EP1)과 중첩할 수 있다. 제1 화소 전극(PE1)은 제1 컨택 홀(CH1)을 통해 제1 정렬 전극(ALE1)과 직접 연결되고, 상기 제1 정렬 전극(ALE1)을 통하여 화소 회로(PXC)의 일부 구성, 일 예로 제1 트랜지스터(T1)와 연결될 수 있다.
제2 화소 전극(PE2)은, 제2-2 정렬 전극(ALE2_2), 제2-2 및 제3 정렬 전극들(ALE2_2, ALE3) 사이에 정렬된 제2 발광 소자들(LD2)의 제2 단부들(EP2)과 중첩할 수 있다. 실시예에 있어서, 제2 화소 전극(PE2)은 제2 컨택 홀(CH2)을 통해 제2 정렬 전극(ALE2)(또는 제2-2 정렬 전극(ALE2_2))과 직접 연결되고, 상기 제2 정렬 전극(ALE2)을 통하여 화소 회로(PXC)의 일부 구성, 일 예로 제4 배선부(LP4)와 연결될 수 있다.
중간 전극(CTE)은, 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 연결 전극(CNE)을 포함할 수 있다. 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 연결 전극(CNE)은 일체로 제공되어 서로 연결될 수 있다. 실시예에 있어서, 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 연결 전극(CNE)은 중간 전극(CTE)의 서로 다른 영역들일 수 있다.
제1 중간 전극(CTE1)은 제1 발광 소자들(LD1)의 제2 단부들(EP1) 및 이에 대응하는 제2-1 정렬 전극(ALE2_1)의 적어도 일 영역과 중첩할 수 있다. 제1 중간 전극(CTE1)은 제1 발광 소자들(LD1)의 제2 단부들(EP2)에 직접적으로 또는 간접적으로 접촉되어 연결될 수 있다. 평면 상에서 볼 때, 제1 중간 전극(CTE1)은 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에서 제2 방향(DR2)을 따라 연장된 형상으로 제공될 수 있다.
제2 중간 전극(CTE2)은 제2 발광 소자들(LD2)의 제1 단부들(EP1), 이에 대응하는 제3 정렬 전극(ALE3)과 중첩할 수 있다. 제2 중간 전극(CTE2)은 제2 발광 소자들(LD2)의 제1 단부들(EP1)에 직접적으로 또는 간접적으로 접촉되어 연결될 수 있다. 평면 상에서 볼 때, 제2 중간 전극(CTE2)은 제2 화소 전극(PE2)과 뱅크(BNK) 사이에서 제2 방향(DR2)을 따라 연장된 형상으로 제공될 수 있다.
제1 중간 전극(CTE1)과 제2 중간 전극(CTE2) 사이에는 연결 전극(CNE)이 제공될 수 있다.
제1 중간 전극(CTE1), 연결 전극(CNE), 및 제2 중간 전극(CTE2)을 포함한 중간 전극(CTE)은, 평면 상에서 볼 때, 제1 및 제2 화소 전극들(PE1, PE2)으로부터 이격되되, 상기 제2 화소 전극(PE2)의 주변(또는 둘레)을 둘러싸며 어느 한 부분이 개방된 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 중간 전극(CTE)은 제2 화소 전극(PE2)의 주변(또는 둘레)를 둘러싸는 폐루프 형상을 가질 수도 있다. 중간 전극(CTE)의 형상은 연속하는 2개의 직렬단들을 안정적으로 연결하는 범위 내에서 다양하게 변경될 수 있다.
제1 화소 전극(PE1), 중간 전극(CTE), 및 제2 화소 전극(PE2)은 평면 상에서 서로 이격되게 배치될 수 있다.
상술한 화소(PXL)는 2개의 직렬단들로 구성된 발광 유닛(EMU)을 포함할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
PXL: 화소
LP: 배선부
LP1, LP2, LP3, LP4: 제1, 제2, 제3, 및 제4 배선부
CP: 도전 패턴
CP1, CP2, CP3, CP4: 제1, 제2, 제3, 및 제4 도전 패턴
ALE: 정렬 전극
LD: 발광 소자
PE: 화소 전극
CTE: 중간 전극
BNK: 뱅크
EMA: 발광 영역
NEMA: 비발광 영역
OP1, OP2: 제1 및 제2 개구

Claims (20)

  1. 기판;
    상기 기판 상에서 서로 이격되며 일 방향으로 연장된 제1, 제2, 제3, 및 제4 배선부들;
    상기 제1 및 제2 배선부들 상에 위치한 도전 패턴;
    상기 도전 패턴 상에 위치한 패시베이션층;
    상기 패시베이션층 상에 배치되어 상기 도전 패턴과 직접 접촉하는 제1 전극, 상기 제1 전극에 인접하며 상기 제1 전극과 이격된 제2 전극, 및 상기 제2 전극에 인접하고 상기 제2 전극과 이격되며 상기 제3 배선부와 연결된 제3 전극;
    상기 제1 내지 제3 전극들 상에 제공되며, 서로 이격된 제1 화소 전극 및 제2 화소 전극; 및
    상기 제1 및 제2 화소 전극들과 전기적으로 연결된 복수의 발광 소자들을 포함하는, 화소.
  2. 제1 항에 있어서,
    상기 발광 소자가 배치된 발광 영역 및 상기 발광 영역에 인접한 비발광 영역; 및
    상기 비발광 영역에 배치되며, 상기 발광 영역에 대응하는 제1 개구 및 상기 제1 개구로부터 이격된 제2 개구를 구비한 뱅크를 더 포함하고,
    상기 제1 및 제3 전극 각각은 상기 제2 개구 내에서 그 일부가 분리되는, 화소.
  3. 제2 항에 있어서,
    상기 제1 배선부는 초기화 전압이 인가되는 초기화 전원선을 포함하고,
    상기 제2 배선부는 데이터 전압이 인가되는 데이터선을 포함하고,
    상기 제3 배선부는 제2 전원이 인가되는 제2 전원선을 포함하고,
    상기 제4 배선부는 상기 제2 전원과 상이한 제1 전원이 인가되는 제1 전원선을 포함하고,
    상기 제1 전원은 고전위 구동 전원이고, 상기 제2 전원은 저전위 구동 전원인, 화소.
  4. 제3 항에 있어서,
    상기 기판 상에 배치된 버퍼층;
    상기 버퍼층 상에 배치된 게이트 절연층;
    상기 게이트 절연층 상에 배치된 층간 절연층; 및
    상기 층간 절연층 상에 배치된 상기 패시베이션층을 포함하고,
    상기 제1, 제2, 제3, 및 제4 배선부들은 상기 기판과 상기 버퍼층 사이에 위치하고,
    상기 도전 패턴은 상기 게이트 절연층과 상기 층간 절연층 사이에 위치하는, 화소.
  5. 제4 항에 있어서,
    상기 도전 패턴은 상기 제1 및 제2 배선부들과 중첩하는, 화소.
  6. 제5 항에 있어서,
    상기 제1 전극은, 상기 패시베이션층과 상기 층간 절연층을 순차적으로 관통하는 컨택부를 통해 상기 도전 패턴과 연결되는, 화소.
  7. 제6 항에 있어서,
    상기 컨택부는 상기 뱅크와 중첩하는, 화소.
  8. 제5 항에 있어서,
    상기 제1, 제2, 및 제3 전극들 상에 위치하며, 상기 제1 전극의 일 영역을 노출하는 제1 컨택 홀과 상기 제2 전극의 일 영역을 노출하는 제2 컨택 홀을 포함한 절연층을 더 포함하고,
    상기 제1 화소 전극은 상기 제1 컨택 홀을 통해 상기 제1 전극과 연결되며,
    상기 제2 화소 전극은 상기 제2 컨택 홀을 통해 상기 제2 전극과 연결되는, 화소.
  9. 제8 항에 있어서,
    상기 제1 컨택 홀과 상기 제2 컨택 홀은 상기 뱅크의 상기 제2 개구 내에 위치하는, 화소.
  10. 제2 항에 있어서,
    상기 제2 전극은 상기 비발광 영역으로부터 상기 발광 영역으로 분기된 제2-1 전극과 제2-2 전극을 포함하는, 화소.
  11. 제4 항에 있어서,
    상기 버퍼층 상에 제공되며 상기 발광 소자들과 전기적으로 연결된 적어도 하나의 트랜지스터를 포함하는, 화소.
  12. 제11 항에 있어서,
    상기 트랜지스터의 게이트 전극은 상기 도전 패턴과 동일한 층에 제공되는, 화소.
  13. 제1 항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제1 화소 전극 및 상기 제2 화소 전극 각각과 이격되는 중간 전극을 더 포함하는, 화소.
  14. 제13 항에 있어서,
    상기 중간 전극은 서로 이격되게 배치된 제1 중간 전극, 제2 중간 전극, 및 제3 중간 전극을 포함하는, 화소.
  15. 제14 항에 있어서,
    상기 발광 소자들은,
    상기 제1 화소 전극과 상기 제1 중간 전극 사이에 배치되며, 상기 제1 화소 전극 및 상기 제1 중간 전극에 전기적으로 연결된 제1 발광 소자;
    상기 제1 중간 전극과 상기 제2 중간 전극 사이에 배치되며, 상기 제1 중간 전극과 상기 제2 중간 전극에 전기적으로 연결된 제2 발광 소자;
    상기 제2 중간 전극과 상기 제3 중간 전극 사이에 배치되며, 상기 제2 중간 전극과 상기 제3 중간 전극에 전기적으로 연결된 제3 발광 소자; 및
    상기 제3 중간 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제3 중간 전극과 상기 제2 화소 전극에 전기적으로 연결된 제4 발광 소자를 포함하는, 화소.
  16. 제13 항에 있어서,
    상기 중간 전극은, 상기 제1 화소 전극에 인접한 제1 중간 전극, 상기 제2 화소 전극에 인접한 제2 중간 전극, 및 상기 제1 중간 전극과 상기 제2 중간 전극을 연결하는 연결 전극을 포함하며,
    상기 제1 중간 전극, 상기 제2 중간 전극, 및 상기 연결 전극은 일체로 제공되는, 화소.
  17. 제16 항에 있어서,
    상기 발광 소자들은,
    상기 제1 화소 전극과 상기 제1 중간 전극 사이에 배치되며, 상기 제1 화소 전극과 상기 제1 중간 전극에 전기적으로 연결된 제1 발광 소자; 및
    상기 제2 중간 전극과 상기 제2 화소 전극 사이에 배치되며, 상기 제2 중간 전극과 상기 제2 화소 전극에 전기적으로 연결된 제2 발광 소자를 포함하는, 화소.
  18. 발광 영역과 비발광 영역을 각각 포함한 복수의 화소 영역들이 제공된 기판; 및
    상기 화소 영역들 각각에 위치한 화소를 포함하고,
    상기 화소는,
    상기 기판 상에서 서로 이격되며 일 방향으로 연장된 제1, 제2, 제3, 및 제4 배선부들;
    상기 제1 내지 제4 배선부들 상에 위치한 버퍼층;
    상기 제1 및 제2 배선부들과 중첩하도록 상기 버퍼층의 일면 상에 위치한 도전 패턴;
    상기 도전 패턴 상에 위치한 패시베이션층;
    상기 패시베이션층 상에 배치되어 상기 도전 패턴과 직접 접촉하는 제1 전극, 상기 제1 전극에 인접하고 상기 제1 전극과 이격된 제2 전극, 상기 제2 전극에 인접하고 상기 제2 전극과 이격되며 상기 제3 배선부와 연결되는 제3 전극;
    상기 비발광 영역에 배치되며, 상기 발광 영역에 대응하는 제1 개구 및 상기 제1 개구로부터 이격된 제2 개구를 구비한 뱅크;
    상기 제1 내지 제3 전극들 상에 제공되며, 서로 이격된 제1 화소 전극 및 제2 화소 전극; 및
    상기 제1 및 제2 화소 전극들과 전기적으로 연결된 복수의 발광 소자들을 포함하는, 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 배선부는 초기화 전압이 인가되는 초기화 전원선을 포함하고,
    상기 제2 배선부는 데이터 전압이 인가되는 데이터선을 포함하고,
    상기 제3 배선부는 제2 전원이 인가되는 제2 전원선을 포함하고,
    상기 제4 배선부는 상기 제2 전원과 상이한 제1 전원이 인가되는 제1 전원선을 포함하고,
    상기 제1 전원은 고전위 구동 전원이고, 상기 제2 전원은 저전위 구동 전원인, 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극은, 상기 패시베이션층을 관통하는 컨택부를 통해 상기 도전 패턴과 연결되고,
    상기 컨택부는 상기 뱅크와 중첩하는, 표시 장치.
KR1020210131183A 2021-10-01 2021-10-01 화소 및 이를 구비한 표시 장치 KR20230048215A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210131183A KR20230048215A (ko) 2021-10-01 2021-10-01 화소 및 이를 구비한 표시 장치
US17/861,896 US20230108716A1 (en) 2021-10-01 2022-07-11 Pixel and display device including the same
CN202211188974.8A CN115939162A (zh) 2021-10-01 2022-09-28 像素和包括该像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210131183A KR20230048215A (ko) 2021-10-01 2021-10-01 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
KR20230048215A true KR20230048215A (ko) 2023-04-11

Family

ID=85775051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131183A KR20230048215A (ko) 2021-10-01 2021-10-01 화소 및 이를 구비한 표시 장치

Country Status (3)

Country Link
US (1) US20230108716A1 (ko)
KR (1) KR20230048215A (ko)
CN (1) CN115939162A (ko)

Also Published As

Publication number Publication date
US20230108716A1 (en) 2023-04-06
CN115939162A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
EP4075502A1 (en) Pixel and display device including the same
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20230023111A (ko) 표시 장치 및 그의 제조 방법
CN113675235A (zh) 像素和包括其的显示设备
US20220158054A1 (en) Display device
KR20230020627A (ko) 표시 장치
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20230087688A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
CN116547806A (zh) 显示装置及其制造方法
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
KR20230048215A (ko) 화소 및 이를 구비한 표시 장치
CN220934085U (zh) 显示装置
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20230134636A (ko) 화소 및 이를 포함한 표시 장치
KR20230126247A (ko) 화소 및 이를 포함한 표시 장치
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230145635A (ko) 화소 및 이를 포함한 표시 장치
KR20220054508A (ko) 표시 장치 및 그의 제조 방법
KR20230016133A (ko) 표시 장치
KR20220091701A (ko) 표시 장치
KR20220166692A (ko) 표시 장치 및 그의 제조 방법
KR20220115712A (ko) 표시 장치
KR20230143261A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230117018A (ko) 표시 장치