JP5060740B2 - 集積回路装置およびその製造方法、ならびに表示装置 - Google Patents

集積回路装置およびその製造方法、ならびに表示装置 Download PDF

Info

Publication number
JP5060740B2
JP5060740B2 JP2006147283A JP2006147283A JP5060740B2 JP 5060740 B2 JP5060740 B2 JP 5060740B2 JP 2006147283 A JP2006147283 A JP 2006147283A JP 2006147283 A JP2006147283 A JP 2006147283A JP 5060740 B2 JP5060740 B2 JP 5060740B2
Authority
JP
Japan
Prior art keywords
nanowire
nanowires
integrated circuit
circuit device
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006147283A
Other languages
English (en)
Other versions
JP2007317961A (ja
Inventor
晃秀 柴田
克正 藤井
裕 ▲高▼藤
浩 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006147283A priority Critical patent/JP5060740B2/ja
Priority to US11/802,706 priority patent/US8129768B2/en
Publication of JP2007317961A publication Critical patent/JP2007317961A/ja
Application granted granted Critical
Publication of JP5060740B2 publication Critical patent/JP5060740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/781—Possessing nonosized surface openings that extend partially into or completely through the host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y10S977/789—Of specified organic or carbon-based composition in array format

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ナノワイヤー素子を用いた集積回路およびその製造方法、ならびにこれらの利用に関するものであり、より詳細には、複数のナノワイヤー素子を配列してなる集積回路装置およびその製造方法、ならびにこのような集積回路装置を利用した表示装置に関するものである。
大規模集積回路（ＬＳＩ）の性能は、素子の微細化によって容量、処理速度および消費電力などに関して、飛躍的に向上されてきた。しかし、従来の動作原理に基づく素子は、０．１μｍが微細化の限界であると考えられており、従来とは異なる動作原理に基づいた新しい素子の研究が活発に行われている。具体的には、量子細線を用いた素子である。量子細線とは、半導体結晶中の電子が有するド・ブロイ波の波長と同程度の幅に形成した半導体素子である。半導体をこのような幅に形成した場合、電子は半導体層内に閉じ込められ、運動の自由度が制限される。電子の運動の自由度を制限することにより量子効果が生じる。この量子効果を利用した動作原理に基づいて動作するのが、量子細線を用いた素子である。
量子細線は、その断面がナノメートルサイズであることによる効果のためにバルクとは異なる新しい物性を有している。例えば、量子細線内においては、電子波の位相が維持された状態を作り出すことができる。半導体結晶内における電子波の波長は約１０ｎｍである。一辺の長さ１０ｎｍ程度を有する四角形を断面としている、細線状の半導体（量子細線）内において電子を生じさせると、電子はほとんど散乱されることがない。よって、電子は量子細線内を閉じ込められた状態を維持して進行するので、電子波の位相が維持される。
量子細線の利用法の一つとして、優れた性能を有するトランジスタが挙げられる。具体的には、基板上に量子細線を多数配列させてなるゲート電極と、ゲート電極の下部にキャリアを伝える伝導層とを配置する。ゲート電極に対する印加電圧を制御することにより伝導層のキャリア数を増減させる。この構成により、高速動作性および低雑音性に優れたトランジスタを製造することができる。
従来公知のシリコン量子細線の製造方法としては、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）法によりシリコン基板の上に直接成長させる方法がある。この方法は、シリコン基板上に金（Ａｕ）を蒸着してシリコン基板の表面にシリコンと金との溶融合金滴を形成した後、同時にシリコンの原料ガスの供給および加熱を行い、シリコン量子細線を成長させる方法である。
しかし、上記のＶＬＳ法を用いた場合、溶融合金滴の大きさおよび形成位置を制御することができないため、太さの揃ったシリコン量子細線を周期的に形成することができないという問題があった。よって、従来の技術では、多数の量子細線を配列させることは困難であった。
多数のシリコン量子細線を大面積基板上にアッセンブリする方法が、非特許文献１に示されている。非特許文献１に記載の方法は、ラングミュアー・ブロジェット（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔ）法を利用し、作製したシリコン量子細線を分離後に大面積基板上に分配するというものである。この方法を用いることにより、パターン形成した電極位置に対して、多数のシリコンナノワイヤーを同時にアッセンブリすることが可能となる。また、シリコンナノワイヤーを複数束ねた集積型量子細線トランジスタおよびその製造方法が特許文献１に開示されている。
特開２００５-１９７６１２号公報（２００５年７月２１日公開） 特開２００５-０６４４５２号公報（２００５年３月１０日公開） Ｎａｎｏ Ｌｅｔｔｅｒｓ，．Ｖｏｌ．３，Ｎｏ．７（２００３）ｐ．９５１−９５４
しかし、非特許文献１に記載の方法では、一種類のナノワイヤーを多数同時に配置することを可能にしているに過ぎない。また、特許文献１には、実際に集積回路として応用するために必要なトランジスタ以外の素子に関しては開示されていない。ナノワイヤー素子を備えた集積回路装置を実用化するには、同一基板上に異なる機能を有する複数のナノワイヤーを備えた集積回路装置であることが要求される。
本発明は、上記課題に鑑みてなされたものであり、本発明の目的は、異なる機能を有する多種類のナノワイヤーを同一基板上に配置した集積回路装置を提供することにある。本発明の他の目的として、本発明の集積回路装置を用いることにより、表示装置の高機能化、低消費電力化および製造コストの削減を達成することにある。
本発明の集積回路装置は、上記課題を解決するために、
同一基板上に複数のナノワイヤー素子を配置した集積回路装置であって、
上記複数のナノワイヤー素子は、異なる機能を有する少なくとも２種類のナノワイヤー素子を含むことを特徴とする。
異なる機能を有する少なくとも２種類のナノワイヤー素子としては、例えば、Ｎ型の電界効果トランジスタ、Ｐ型の電界効果トランジスタ、スイッチング素子、ダイオード、受光素子および発光素子などから選択されたいずれかの組み合わせを挙げることができる。
上述の組み合わせの内、例えば、同一基板上にＮ型の電界効果トランジスタおよびＰ型の電界効果トランジスタを少なくとも備える構成とした場合、基本的な論理回路を組み合わせた複雑な論理回路を構築することができる。また、相補型の回路を構築することができるので、駆動電圧の低減により集積回路装置の消費電力を減少させることができる。
また、例えば、同一基板上にスイッチング素子および受光素子を少なくとも備える構成とした場合、トランジスタを組み合わせた論理回路に対して、受光機能を付与することができる。論理回路に付与した受光機能は、論理回路間における光通信のセンサーとして用いることができる。
上記の構成によれば、一種類のナノワイヤー素子を備える集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができるという効果を奏する。
本発明の集積回路装置は、上記課題を解決するために、
同一基板上に複数のナノワイヤー素子を配置した集積回路装置であって、
上記複数のナノワイヤー素子は、異なる材質を有する少なくとも２種類のナノワイヤー素子を含むことを特徴とする。
異なる材質を有する少なくとも２種類のナノワイヤー素子としては、例えば、スイッチング素子、ダイオード、受光素子、発光素子などから選択されたいずれかの組み合わせを挙げることができる。さらに、例えば、それぞれのナノワイヤー素子は、異なる耐圧特性を有していてもよい。
また、同一基板上に配置することができる素子の材質としては、さまざまな材質を用いることができる。例えば、基板の材質と、素子の材質とが、格子定数や熱膨張係数などの物性定数の大きく異なる場合であってもよい。
上記組み合わせの内、例えば、同一基板上にスイッチング素子および受光素子を少なくとも備える構成とした場合については、既に説明したとおりである。
従って、上記の構成によれば、一種類のナノワイヤー素子を備える従来の集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができるという効果を奏する。
また、本発明の集積回路装置において、異なる機能を有する上記少なくとも２種類のナノワイヤー素子は、さらに異なる材質を有する少なくとも２種類のナノワイヤー素子を含むことが好ましい。
従って、一種類のナノワイヤー素子を備える従来の集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができるという効果を奏する。
また、本発明の集積回路装置において、異なる材質を有する上記少なくとも２種類のナノワイヤー素子は、さらに異なる機能を有する少なくとも２種類のナノワイヤー素子を含むことが好ましい。
上記構成によれば、上述の集積回路装置は、さらに、例えば、同一基板上にＮ型の電界効果トランジスタおよびＰ型の電界効果トランジスタを備える構成とすることができるため、基本的な論理回路を組み合わせた複雑な論理回路を構築することができる。また、相補型の回路を構築することができる。
従って、一種類のナノワイヤー素子を備える従来の集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができるという効果を奏する。
また、本発明の集積回路装置において、上記少なくとも２種類のナノワイヤー素子を各々構成するナノワイヤーのサイズは、ナノワイヤー素子の種類の違いに応じて異なっていることが好ましい。
すなわち、上記少なくとも２種類のナノワイヤー素子が、異なる機能を有している場合には、構成するナノワイヤーのサイズが異なるナノワイヤー素子は、異なる機能を有するナノワイヤー素子である、と言い換えることができる。
また、上記少なくとも２種類のナノワイヤー素子が、異なる材質を有している場合には、構成するナノワイヤーのサイズが異なるナノワイヤー素子は、異なる材質を有するナノワイヤー素子である、と言い換えることができる。
このため、例えば、第１のサイズを有する複数のナノワイヤーを基板上の所望の領域に配列し、第２のサイズを有する複数のナノワイヤーを基板上の所望の領域に配列することにより、異なる機能または異なる材質を有する２つのナノワイヤー素子を同一基板上に配置することができる。
従って、異なる機能を有する複数のナノワイヤー素子または異なる材質を有する複数のナノワイヤー素子を、それぞれ所望の位置に容易に配置することができるという効果を奏する。
また、本発明の集積回路装置において、上記少なくとも２種類のナノワイヤー素子は、発光素子と、スイッチング素子とを含むことが好ましい。
上記の構成によれば、トランジスタから構成され、かつ発光機能を有する論理回路を、同一基板上に形成することができる。
例えば、発光素子を表示装置の発光源として用いることにより、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。
これにより、集積回路装置の小型化、高性能化および低コスト化をそれぞれ同時に実現できるという効果を奏する。
また、本発明の集積回路装置において、異なる材質を有する上記少なくとも２種類のナノワイヤー素子のそれぞれは、異なる耐圧特性を有することが好ましい。
上記の構成により、同一基板上に駆動電圧の異なる回路を混在させることができる。
従って、上記の構成によれば、集積回路装置の小型化、高性能化および低コスト化をそれぞれ同時に実現できるという効果を奏する。
また、本発明の集積回路装置において、上記少なくとも２種類のナノワイヤー素子の各々は、１０〜２００本のナノワイヤーから構成されることが好ましい。
ナノワイヤー素子を９本以下のナノワイヤーにより構成した場合、素子を駆動させるために十分な電流を確保し得ないことがあり、かつナノワイヤーを流れる電流のばらつきを平均化することができないためナノワイヤー素子の駆動電流のばらつきが大きくなる。また、ナノワイヤー素子を構成するナノワイヤーが２００本を越えるような場合、素子のサイズが大きくなりすぎるため、小型化したさまざまな装置に適用し得ない。
上記構成によれば、本発明に係るナノワイヤー素子は、駆動電流のばらつきの低減、十分な駆動電流の確保、素子サイズの微小化をそれぞれ達成することができるという効果を奏する。
また、本発明の集積回路装置においては、少なくとも２種類のナノワイヤー素子は、共通配線を有していることが好ましい。
これにより、異なる機能を有する少なくとも２種類のナノワイヤー素子が共通配線を有している場合、単一の電気信号を多段階に変換または処理することができる。また、同時に複数の素子を制御することができる。さらに、単一の電気信号により複数の素子を駆動させることができるという効果を奏する。
一方で、異なる材質を有する少なくとも２種類のナノワイヤー素子が共通配線を有している場合、単一の電気信号が共通配線を通じて異なる種類のナノワイヤー素子に入力され、それぞれのナノワイヤー素子において異なる処理（変換）がなされるため、単一の電気信号を多段階に処理（変換）することができる。また、単一の電気信号により複数の素子を駆動させることができるという効果を奏する。
また、本発明の集積回路装置の製造方法は、
基板上に、ナノワイヤーを選択的に配列する配列領域であって、異なる種類のナノワイヤー素子に対応した配列領域を形成するパターニング工程と、
パターニング工程の後に、基板上にナノワイヤーを配列するナノワイヤー配列工程とを含み、
異なる種類のナノワイヤー素子は、異なるサイズのナノワイヤーから構成され、
１種類のナノワイヤー素子は、同じサイズのナノワイヤーから構成され、
上記パターニング工程は、それぞれのナノワイヤーのサイズに対応した大きさのパターンを形成し、
上記ナノワイヤー配列工程は、複数回数行われ、
１回の配置工程において、同じサイズを有する複数のナノワイヤーの配列を行い、
サイズの大きいナノワイヤーから順番に配列することことを特徴とする。
上記製造方法によれば、パターニング工程において、基板上に、ナノワイヤーを選択的に配列するための複数の配列領域を形成する。ここで、複数の配列領域のそれぞれは、ナノワイヤー素子を構成するナノワイヤーのサイズ（例えば、長さおよび／または太さ）に対応した大きさに形成される。
次に、配列工程において、配列領域を形成した基板に対してナノワイヤーを配列する。異なる種類のナノワイヤー素子は、異なるサイズのナノワイヤーから構成され、さらに１種類のナノワイヤー素子は、同じサイズのナノワイヤーから構成されている。同じサイズを有するナノワイヤーは、そのサイズに対応した配列領域に対して選択的に配列されるので、１回の配列工程により１種類のナノワイヤー素子が配置される。
また、上記の配列工程は、複数回行われる。このため、配列工程の繰り返し数に相当する多くの種類のナノワイヤー素子を同一基板上に形成することができる。
さらに、サイズの大きいナノワイヤーから順番に配列する。例えば、サイズの一番大きいナノワイヤーは、最も大きい配列領域に配列されるが、サイズが２番目に大きい領域からはみ出すので、配列されることはない。また、サイズの最も小さいナノワイヤーは、サイズの最も小さい配列領域に配列される。これは、サイズの最も小さいナノワイヤーは、全ての配列領域に配列され得るが、サイズの最も小さい領域以外は、既に他のサイズのナノワイヤーが配列されているためである。
従って、同一基板上の所望の領域に対して、正確かつ容易に複数のナノワイヤー素子を配置することができるという効果を奏する。
また、本発明の集積回路装置の製造方法において、パターニング工程は、基板上における配列領域に対して凹型のパターンを形成することが好ましい。
これにより、ナノワイヤーが凹型の配列領域内に納まるため、ナノワイヤーの位置決めが容易になる。
また、本発明の集積回路装置の製造方法において、ナノワイヤー配列工程は、ナノワイヤーを分散させた溶媒を塗布する工程であって、
１つの溶媒には同じ長さのナノワイヤーが分散しており、
上記パターニング工程は、配列領域に対して上記溶媒に対する親溶媒性を付与し、かつ上記配列領域と重ならない領域に対して上記溶媒に対する疎溶媒性を付与することが好ましい。
上記の製造方法によれば、１つの溶媒に対して同じ長さのナノワイヤーを分散させ、上記溶媒を基板に塗布する。ここで、配列領域に対して上記溶媒に対する親溶媒性を付与し、配列領域と重ならない領域に疎溶媒性を付与する。例えば、親溶媒性を付与した領域にナノワイヤーを分散させた溶媒を塗布すると、溶媒がよく馴染むため、ナノワイヤーは配置されやすい。例えば、逆に、疎溶媒性を付与した領域にナノワイヤーを分散させた溶媒を塗布しても、溶媒がはじかれてしまうためナノワイヤーは配置されない。
従って、より選択性の高いナノワイヤーの配置が可能であるという効果を奏する。
また、本発明に係る表示装置は、集積回路装置と表示部とを同一基板上に備えていることが好ましい。
上記構成によれば、本発明に係る表示装置は、１種類のナノワイヤー素子を備える集積回路装置と比較して、優れた機能を有する集積回路装置を備え、かつ該ナノワイヤーの製造は、比較的小規模な設備によって行うことができる。
また、シリコンナノワイヤーから構成されるトランジスタは、ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）と比較して、相互コンダクタンスが高い、電気的特性にばらつきが少ないなど高機能を実現できる。
従って、本発明に係る表示装置は、従来のＴＦＴを用いた表示装置より優れた機能、駆動電圧の低減による低消費電力化、および製造コストの低減を実現することができる。
以上のように本発明の集積回路装置は、同一基板上に異なる機能または異なる材質を有する少なくとも２種類のナノワイヤー素子を備えているため、同一基板上に１種類のナノワイヤー素子を備える集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができるという効果を奏する。
また、本発明の集積回路装置において、異なる機能少なくとも２種類のナノワイヤー素子、または、異なる材質を有する少なくとも２種類のナノワイヤー素子を各々構成するナノワイヤーのサイズは、ナノワイヤー素子の種類の違いに応じて異なっているため、異なる機能を有する少なくとも２種類のナノワイヤー素子または異なる材質を有する少なくとも２種類のナノワイヤー素子を、それぞれ所望の位置に容易に配置することができるという効果を奏する。
本発明に係る集積回路装置の製造方法は、ナノワイヤーを選択的に配列するための配列領域であって、それぞれのナノワイヤーのサイズに対応した大きさの配列領域を形成し、ナノワイヤーの配列は、ナノワイヤーの一度の配列において、同じサイズのナノワイヤーを、ナノワイヤーのサイズの大きい順に、配列する。これにより、同一基板上の所望の領域に対して、正確かつ容易に複数のナノワイヤー素子を配置することができるという効果を奏する。
本発明の集積回路装置を備えた表示装置は、集積回路装置と表示部を同一基板上に備えているため、１種類のナノワイヤー素子を備える集積回路装置と比較して、優れた機能を有する集積回路装置を備え、かつナノワイヤーの製造は、比較的小規模な設備によって行うことができる。このため、本発明に係る表示装置は、従来のＴＦＴより優れた機能、駆動電圧の低減による低消費電力化、および製造コストの低減を実現することができるという効果を奏する。
本発明のナノワイヤー素子を用いた集積回路装置は、基板上にナノワイヤー素子を複数配置した集積回路装置であって、異なる機能または異なる材質を有する２種類以上のナノワイヤー素子を備えている。異なる機能、材質または特性を有するナノワイヤー素子を同一基板上に形成することにより、単一のナノワイヤー素子を集積する場合に比べて飛躍的に集積回路素子の機能を向上させ、あるいは低消費電力化することが可能となる。本発明の集積回路装置について、具体例を挙げて以下に説明する。
〔実施の形態１〕
本発明の一実施形態について、図１〜図７に基づいて説明する。本実施の形態においては、本発明の集積回路装置の具体例として、異なる機能を有する２つのナノワイヤー素子を同一基板上に配置した集積回路装置を用いて説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する３つ以上の素子を備える構成であってもよい。以下の説明において、同一の部材には、それぞれ同一の符号を付してある。それらの名称および機能も同じである。よってそれらについての詳細な説明は繰り返さない。
図１は、本発明に係る集積回路装置の一部である集積回路装置１を構成する基板上の配線を示す平面図である。なお、説明の便宜上、図１には図示していないが、本実施の形態の集積回路装置１は、層間絶縁膜１６１（図２〜図６に図示）を備えている。層間絶縁膜１６１の構成については、図２〜図６を参照して説明する。
図１を参照すると、集積回路装置１の基板１０１上には、異なる機能を有する２つのナノワイヤー素子として、Ｎ型の電界効果トランジスタ（以下、「ＮＭＯＳ：ｎ ｔｙｐｅ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ」と称する）およびＰ型の電界効果トランジスタ（以下、「ＰＭＯＳ：ｐ ｔｙｐｅ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ」と称する）が配置されている。また、集積回路装置１の基板１０１上に配置される素子は、異なる材質を有する素子であってもよい。
ＮＭＯＳは、複数のナノワイヤー１１１を配列することにより形成されており、ＰＭＯＳは、複数のナノワイヤー１１２を配列することにより形成されている。
ＮＭＯＳを構成しているナノワイヤー１１１とＰＭＯＳを構成しているナノワイヤー１１２は、２つの共有配線、すなわち、メタル配線１２１およびメタル配線１２４を有している。また、ナノワイヤー１１１は、メタル配線１２２と接続されており、また、ナノワイヤー１１２は、メタル配線１２３と接続されている。
図１に示す集積回路において、メタル配線１２１は入力端子に接続され、メタル配線１２４は出力端子に接続されている。また、メタル配線１２２は接地端子に接続され、メタル配線１２３は電源端子に接続されている。
上記基板１０１は、表面が絶縁性であることが好ましく、例えば、絶縁体、表面に絶縁膜を形成した半導体、表面に絶縁膜が形成された導電体などが、本実施の形態の基板として好適に用いられる。また、集積回路装置を表示装置の液晶パネル内に組み込む場合、基板１０１は、絶縁性を有し、かつ透明であることが好ましい。例えば、ガラスおよび透明な樹脂などを材料とする基板が挙げられる。
本実施の形態に用いられているＮＭＯＳは、上述のように複数のナノワイヤー１１１を配列することにより構成されている。また、１本のナノワイヤー１１１は、ＮＭＯＳとしての機能を有している。本実施の形態に用いられるナノワイヤー１１１について、図２を用いて説明する。
図２は、図１に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図１に示すＡ１−Ａ２の矢視断面図である。基板１０１上にナノワイヤー１１１が配列されており、ナノワイヤー１１１は、ワイヤーの形状を有する半導体から形成されるコア１４３およびコア１４３を被う絶縁膜１４１から構成されている。また、コア１４３は、Ｐ型の導電型を有する領域１３２、Ｎ型の導電型を有する領域１３１およびＮ型の導電型を有する領域１３３を備えている。
ナノワイヤー１１１の絶縁膜１４１には、メタル配線１２１が接続されており、ナノワイヤー１１１と、基板１０１、メタル配線１２１、メタル配線１２２およびメタル配線１２４との接触部分以外は、層間絶縁膜１６１に被われている。
上記領域１３２は、絶縁膜１４１を介してメタル配線１２１と接続されており、入力端子に接続されたメタル配線１２１がゲート電極として機能することにより、ナノワイヤー１１１のチャネル領域として機能する。つまり、領域１３２を被う絶縁膜１４１は、ゲート絶縁膜として機能している。
コア１４３とメタル配線１２２とは、領域１３１において接続されており、コア１４３とメタル配線１２４とは、領域１３３において接続されている。領域１３１は、接地端子に接続されたメタル配線１２２と接続され、ナノワイヤー１１１のソース領域となっている。また、領域１３３は、出力端子に接続されたメタル配線１２４と接続され、ナノワイヤー１１１のドレイン領域となっている。
上記ＮＭＯＳと同様に、本実施の形態に用いられているＰＭＯＳは、上述のように複数のナノワイヤー１１２を配列することにより構成されている。また、１本のナノワイヤー１１２は、ＰＭＯＳとしての機能を有している。本実施の形態に用いられるナノワイヤー１１２について、図３を用いて説明する。
図３は、図１に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図１に示すＢ１−Ｂ２の矢視断面図である。基板１０１上に複数のナノワイヤー１１２が配列されており、ナノワイヤー１１２は、ワイヤーの形状を有する半導体から形成されるコア１４４およびコア１４４を被う絶縁膜１４２から構成されている。また、コア１４３は、Ｎ型の導電型を有する領域１３５、Ｐ型の導電型を有する領域１３４およびＰ型の導電型を有する領域１３６を備えている。
ナノワイヤー１１２の絶縁膜１４２には、メタル配線１２１が接続されており、ナノワイヤー１１２と、基板１０１、メタル配線１２１、メタル配線１２２およびメタル配線１２４との接触部分以外は、層間絶縁膜１６１に被われている。
領域１３５は、絶縁膜１４２を介してメタル配線１２１としており、入力端子に接続されたメタル配線１２１がゲート電極として機能することにより、ナノワイヤー１１２のチャネル領域として機能する。
コア１４４には、メタル配線１２３およびメタル配線１２４が接続している。電源端子に接続されたメタル配線１２３と接続するコア１４４の領域１３４は、ナノワイヤー１１２のソース領域となる。ナノワイヤー領域１３６は、出力端子に接続されたメタル配線１２４と接続するため、ナノワイヤー１１２のドレイン領域となる。また、領域１３６は、メタル配線１２４を介して、ＮＯＭＳのコア１４３の領域と接続している。
なお、本実施の形態において、層間絶縁膜１６１は、基板１０１とナノワイヤー１１１またはナノワイヤー１１２を絶縁することができ、さらに、メタル配線１２１、メタル配線１２２、メタル配線１２３またはメタル配線１２４と、ナノワイヤー１１１またはナノワイヤー１１２の所望でない部位とを絶縁することができるものであれば、特に限定されない。本実施の形態に用い得る層間絶縁膜の材質としては、ポリイミド樹脂などが挙げられる。
図１、図２および図３に示すとおり、本実施の形態で用いているナノワイヤー１１１は、ナノワイヤー１１２よりも長いナノワイヤーである。このため、機能の異なるナノワイヤー１１１およびナノワイヤー１１２を、それぞれ基板１０１上の所望の領域に容易に配列することができる。本実施の形態の集積回路装置１は、２種類以上のナノワイヤー素子を、基板上の所望の領域に配置することができればよい。すなわち、ナノワイヤーの長さは種類に応じて異なっていればよく、本実施の形態に用い得るナノワイヤーの長さを限定するものではない。
また、ＮＭＯＳとして機能するナノワイヤー１１１を構成するコア１４３の領域１３３と、ＰＭＯＳとして機能するナノワイヤー１１２を構成するコア１４４の領域１３６とは、メタル配線１２４で接続されている。また、メタル配線１２１は、ＮＭＯＳとＰＭＯＳによって共有されており、２つの電界効果トランジスタが共有するゲート電極として機能している。これにより、本実施の形態におけるＮＭＯＳおよびＰＭＯＳは、単一の電気信号により駆動して異なる機能を発揮し、また、ゲート電極を共有しているため、同時に制御され得る。
さらに、本実施の形態において用いているナノワイヤー１１２は、ナノワイヤー１１１より直径の大きいナノワイヤーである。この理由として、ＰＭＯＳは、一般に、ＮＭＯＳと比較して駆動電流が小さいため、直径の大きなナノワイヤーを用いている。これによりＮＭＯＳおよびＰＭＯＳが有する特性を平衡化し、本実施の形態の集積回路装置は、安定した機能を発揮することができる。
図４は、図１に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図１に示すＣ１−Ｃ２の矢視断面図である。
基板１０１上に形成されたナノワイヤー１１１のコア１４３は、絶縁膜１４１によって基板１０１とは絶縁されている一方で、メタル配線１２２と接続するための領域１３１においては、絶縁膜１４１に被われていない。上述のようにメタル配線１２２が接地端子に接続されているため、領域１３１はＮＭＯＳのソース領域として機能する。また、メタル配線１２２の一部は、基板１０１と接触している。メタル配線１２２は、ナノワイヤーの配列領域以外の場所において、層間絶縁膜１６１により基板と隔てられている。
図５は、図１に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図１に示すＤ１−Ｄ２の矢視断面図である。
上述のようにナノワイヤー１１１は、基板１０１上に形成されており、ナノワイヤー１１１のコア１４３は、絶縁膜１４１を介してメタル配線１２１と接続する。このため、コア１４３の領域１３２は、ゲート領域として機能する。メタル配線１２１の一部は、基板１０１と接続しており、メタル配線１２１は、層間絶縁膜１６１に被われている。
図６は、図１に示される集積回路装置１に層間絶縁膜１６１が形成された場合を示しており、図１に示すＥ１−Ｅ２の矢視断面図である。
基板１０１上に形成されたナノワイヤー１１１のコア１４３は、絶縁膜１４１によって基板１０１とは絶縁されている一方で、メタル配線１２４と接続するための領域１３３において、絶縁膜１４１に覆われていない。上述のようにナノワイヤー１１１の領域１３３と接続するメタル配線１２４は、また、ナノワイヤー１１２の領域１３６と接続している。このため、領域１３３はＮＭＯＳのドレイン領域として機能する。また、メタル配線１２４の一部は、基板１０１と接触している。メタル配線１２４は、ナノワイヤーの配列領域以外の場所において、層間絶縁膜１６１により基板と隔てられている。
図１、図４および図５に示すように、ＮＭＯＳは複数のナノワイヤー１１１から構成され、ＰＭＯＳは複数のナノワイヤー１１２から構成されている。本実施の形態におけるナノワイヤー１１１またはナノワイヤー１１２をそれぞれ複数配列させて素子を形成しているのは、（１）駆動電流のばらつきを低く抑えるためであり、（２）１本のナノワイヤーでは十分な駆動電流を得られない場合、これを回避するためである。
本発明に係る集積回路装置において１つのナノワイヤー素子を構成するナノワイヤーの本数は、１０〜２００本であることが好ましい。例えば、１本のナノワイヤーの駆動電流のばらつきが１５％である場合、１０本のナノワイヤーからなるナノワイヤー素子の駆動電流のばらつきは約４．７％となる。駆動電流のばらつきが５％を下回るので十分な量産歩留りを得ることができる。つまり、９本以下のナノワイヤー構成されるナノワイヤー素子では、駆動電流のばらつきが大きく、十分な量産歩留りを得ることができない。
また、直径５０ｎｍのナノワイヤーを１００ｎｍのピッチで２００本配列させた場合、ナノワイヤー素子の寸法（図１におけるＷ）は２０μｍとなる。ナノワイヤー素子は、微少なサイズを有するナノワイヤーから構成されるため、小型化した素子に適している。しかし、２００本を越えるナノワイヤーを配列した場合、ナノワイヤー素子は２０μｍを超えるサイズとなってしまい、画素駆動用のトランジスタとして用いるにはデバイスサイズが大きくなり過ぎるという問題が生じる。
本実施の形態において用いられるナノワイヤーは、電界効果トランジスタとして機能することは以上において説明した通りである。本発明の集積回路装置に好適に用いられるナノワイヤーのコアの材質としては、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ、ＧａＮ等を挙げることができる。
また、ナノワイヤーのコアを被う絶縁膜には、（１）シリコン酸化膜およびシリコン窒化膜などの絶縁膜、ならびに（２）酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜および酸化ハフニウム膜などの高誘電体膜の単層膜または積層膜を用い得る。
ゲート電極の材質としては、通常、集積回路装置に使用されるものであれば特に限定されない。例えば、（１）ポリシリコンなどの導電膜、（２）銅およびアルミニウム等の金属、（３）タングステン、チタンおよびタンタル等の高融点金属、ならびに（４）高融点金属とのシリサイド等の単層膜または積層膜等が挙げられる。
ナノワイヤーをトランジスタとして用いる場合、コアは絶縁膜を介してゲート電極と接続している。ゲート電極と接続するコアの領域の最外層において反転層が形成されることによりチャネルが形成される。
このため、トランジスタとしてのナノワイヤーの駆動電流は、コアの断面の周囲長（コアの直径をＲとするとπＲ）に比例する。よって、ナノワイヤーをトランジスタとして用いる場合、ナノワイヤーのコアの直径は、５ｎｍ〜１００ｎｍであることが好ましい。
ナノワイヤーの直径が５ｎｍより小さいとき、ナノワイヤー１本当たりの駆動電流が非常に小さくなる。このため、それぞれのナノワイヤーの駆動電流のばらつきが大きくなる。この結果、複数のナノワイヤーを配置して素子を構成する場合であっても、素子の安定した動作が望めない。
また、ナノワイヤーの直径が１００ｎｍを超えると、ゲート電極と接続するコアの領域の最外層が完全空乏化しない場合がある。ゲート電極と接続するコアの領域の最外層が完全空乏化しない場合、トランジスタのサブスレッシュ特性が悪化するなど、ナノワイヤーを用いたトランジスタの利点が損なわれる。
なお、本発明の集積回路装置において、素子を構成するものとしては、ナノワイヤーに限らず、ワイヤー状の外観を有する導電体と、導電体を被う絶縁体から構成され、素子として機能するものであればよい。例えば、ナノワイヤーのコアとして、中空の導電体を用いた、いわゆるナノチューブなどを挙げることができる。
図１に示される集積回路装置１の回路図を図７に示す。図７に示すように、本実施の形態の集積回路装置１は、ＮＭＯＳおよびＰＭＯＳから構成されるインバータ回路である。図７の回路図と、図１の配線図の対応関係は以下のようになっている。
入力端子１５３はメタル配線１２１と接続されており、接地端子１５２はメタル配線１２２と接続されている。また、電源端子１５３はメタル配線１２３と接続されており、出力端子１５４はメタル配線１２４と接続されている。
本実施の形態においては、ＮＭＯＳとＰＭＯＳの組み合わせた具体例として、インバータ回路（ＮＯＴ回路）を示している。しかし、本発明に係るナノワイヤー素子を組み合わせることにより構築可能な回路としては、これに限定されず、ＡＮＤ回路、ＮＡＮＤ回路、ＮＯＲ回路およびＸＯＲ回路などを構築することができる。また、これらの回路を組み合わせてより複雑な論理回路を構築することができる。
以上のように、本実施の形態の集積回路装置は、基板上に異なる機能を有する２つのナノワイヤー素子（ＮＭＯＳおよびＰＭＯＳ）を備えている。そのため、基本的な論理回路を組み合わせて複雑な論理回路を構築することができる。また、相補型の回路を構築することができるので、駆動電圧の低減により集積回路装置の消費電力を減少させることができる。すなわち、同一基板上に１種類のナノワイヤー素子を備える集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができる。
〔実施の形態２〕
本発明の一実施形態について、図８〜１０に基づいて説明する。本発明の集積回路装置の具体例として、異なる機能を有する２つのナノワイヤー素子を同一基板上に配置した集積回路装置を用いて説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する３つ以上の素子を備える構成であってもよい。
図８は、本発明に係る集積回路装置の一部である集積回路装置２を構成する基板上の配線を示す平面図である。なお、図１と同様の理由により図示していないが、本実施の形態の集積回路装置２は層間絶縁膜１６１（図９に図示）を備えている。
図８を参照すると、集積回路装置２の基板１０１上には、２つのナノワイヤー素子、ＮＭＯＳおよびダイオード（図８のＤｉｏｄｅ）が配置されている。集積回路装置２の基板１０１上に配置されるのは、ＮＭＯＳではなくＰＭＯＳであってもよく、また、３つ以上の素子が配置されていてもよい。さらに、集積回路装置２の基板１０１上に配置されるのは、異なる機能を有する素子および／または異なる材質を有する素子であってもよい。
ＮＭＯＳは、〔実施の形態１〕において説明したものと同様のものである。ダイオードは、複数のナノワイヤー２１２を配列することにより形成されている。図８に示すとおりナノワイヤー１１１は、ナノワイヤー２１２より長い。このため、ナノワイヤー１１１およびナノワイヤー２１２を、基板上の所望の領域に対して容易に配列することができる。また、〔実施の形態１〕において説明したように、本実施の形態において用い得るナノワイヤーの長さを限定するものではない。
図８において、２つのナノワイヤー素子は、それぞれ１０本のナノワイヤーにより構成されているが、１０本以上のナノワイヤーから構成されてもよい。本発明の集積回路装置に用いるナノワイヤー素子は、１０本〜２００本のナノワイヤーから構成されることが好ましい。この理由は〔実施の形態１〕において説明した通りである。
入力端子に接続されているメタル配線２２２は、図２で示した構成と同様に、ナノワイヤー１１１の領域１３１と接続している。メタル配線２２１は、ＮＭＯＳのゲート電極として機能しており、絶縁膜１４１を介してナノワイヤー１１１の領域１３２と接続している。ナノワイヤー１１１とナノワイヤー２１２は、共通配線であるメタル配線２２３を有している。このため、スイッチング素子であるＮＭＯＳは、ダイオードの機能を制御することができる。出力端子に接続されているメタル配線２２４は、ナノワイヤー２１２と接続されている。
図９は、図８に示される集積回路装置に層間絶縁膜１６１が形成された場合を示しており、図８に示すＦ１−Ｆ２の矢視断面図である。本実施の形態において用いられるダイオードを構成するナノワイヤー２１２について、図９を用いて説明する。
基板１０１上に配列されているナノワイヤー２１２は、ワイヤー形状を有する半導体から形成されるコア２４２およびコア２４２を被う絶縁膜２４１から構成されている。また、コア２４２は、Ｐ型の導電型を有する領域２３１およびＮ型の導電型を有する領域２３２を備えている。
すなわち、コア２４２が備える領域２３１はアノード領域として、領域２３２はカソード領域として機能するため、１本のナノワイヤー２１２は、ダイオードとしての機能を有している。
上述のように、領域２３１は、メタル配線２２３を介してＮＭＯＳと接続されている。また、領域２３２は、メタル配線２２４と接続されている。
以上において説明した集積回路装置２においては、同一基板上にＮＭＯＳおよびダイオードを配置した構成であるが、ダイオードとしては、例えば、整流素子としてのダイオード、発光素子である発光ダイオード（ＬＥＤ）または受光素子であるフォトダイオードなどが挙げられる。これらの内、発光ダイオードまたはフォトダイオードであることが好ましい。
図１０は、以上の３つのダイオードのいずれか１つとＮＭＯＳを組み合わせた回路を説明する回路図である。
整流素子として機能するダイオードの機能を有するナノワイヤーのコアの材質としては、シリコン、ゲルマニウム、シリコンゲルマニウム等を挙げることができる。これらの材質を用いてナノワイヤーのコアを形成することにより、図８に示す本実施の形態の集積回路装置２は、図１０（ａ）の回路図に示される回路を備えた集積回路装置となる。
図１０（ｂ）は、スイッチング素子として機能するＮＭＯＳと、発光素子として機能する発光ダイオードとを同一基板上に配置した集積回路装置の一部の回路を示している。
本実施の形態の集積回路装置２において好適に使用し得る、発光ダイオードとしての機能を有するナノワイヤーの材質として、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＧａＩｎＰ、ＧａＮ、ＩｎＧａＮ等を挙げることができる。
図９においては、Ｐ型の領域２３１とＮ型の領域２３２とが接合しているＰＮ接合の内、ホモ接合の場合を示しているが、ナノワイヤー素子を発光ダイオードとして用いるとき、コアのアノード領域とカソード領域は、より発光効率がよいシングルへテロ接合やダブルへテロ接合していてもよい。さらに、発光ダイオードとしての機能を有するナノワイヤーは、発光層となる部分において、量子井戸構造や多重量子井戸構造を備える構成となっていてもよい。
図１０（ｃ）は、スイッチング素子として機能するＮＭＯＳと、受光素子として機能するフォトダイオードとを同一基板上に配置した集積回路装置の一部の回路を示している。
本実施の形態の集積回路装置２において好適に使用し得る、フォトダイオードとしての機能を有するナノワイヤーのコアの材質としては、シリコン、ＧａＡｓＰ、ＧａＰ等を挙げることができる。
また、図９においては、上述のように単純なＰＮ接合の場合を示しているが、ナノワイヤー素子をフォトダイオードとして用いるとき、コアのアノード領域とカソード領域はＰＩＮ接合していてもよい。
なお、ナノワイヤーを用いて受光素子を構成する場合、ＰＮ接合によりコアのアノード領域とカソード領域とを接合する必要はなく、光導電効果を用いてもよい。光導電効果を用いる場合のナノワイヤーのコアの材質としては、シリコン、ＣｄＳ、ＣｄＳｅ、ＰｂＳｅ、ＰｂＴｅ、ＩｎＳｂ等を挙げることができる。
同一基板上に、スイッチング素子と発光素子とを配置した場合は、トランジスタを組み合わせた論理回路に対して、発光機能を付与することができる。例えば、発光機能を表示装置の発光源として用いることにより、表示パネル内に論理回路と自発光画素とを備えた表示装置が実現する。
同一基板上にスイッチング素子と受光素子とを配置した場合、トランジスタを組み合わせた論理回路に対して、受光機能を付与することができる。これにより、例えば、受光機能を付与した上記論理回路と、発光機能を付与した上記論理回路間で光通信を行うことができる。もちろん、上記受光素子をセンサーとして使用してもよい。
以上において、同一基板上にスイッチング素子と、ダイオードとを備える集積回路装置について説明した。しかし、従来の技術により同一基板上にスイッチング素子と、発光素子とを形成することは困難である。この理由としては以下の点が挙げられる。
（１）集積回路装置の基板の材質としては、シリコンが適しているが、シリコンの単結晶からは発光素子を形成することができない。
（２）逆に、発光素子の形成に適した材質において、集積回路装置の基板としてシリコンよりも適していると考えられるものがない。
（３）基板上に対して、格子定数、熱膨張係数などの物性定数の大きく異なる材料のエピタキシャル層を成長させた場合、基板上に成長させたエピタキシャル層が高密度の結晶欠陥を有するため、デバイスの特性を低下させ、かつ経時劣化を生じるという問題がある。
（３）の問題を解決する方法として、基板と、エピタキシャル層との間に中間層を設けることにより結晶欠陥を減少させる技術が研究されているが、本発明の集積回路装置において、ナノワイヤー素子と、基板とを独立して作製することができるため、製造工程を増やすことなく、基板上に異なる材質を有する複数の素子を配置することができる。
以上のように、本実施の形態の集積回路装置は、同一基板上に異なる機能を有する２種類のナノワイヤー素子（電界効果トランジスタならびに整流素子、発光素子または受光素子）を備えている。
そのため、従来の集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができる。また、集積回路装置の小型化および低コスト化を同時に実現することが可能である。
なお、本実施の形態において、同一基板上に異なる機能をおよび／または異なる材質を有する２種類のナノワイヤー素子を備える集積回路装置について説明しているが、本発明によれば、本実施の形態の集積回路装置に加えて、異なる機能および／または材質を有するナノワイヤー素子を、さらに１つ以上含ませる構成であってもよい。
〔実施の形態３〕
本発明の集積回路装置を、レベルシフタを含む構成とした場合について、図１１を用いて説明する。本実施の形態の集積回路装置を構成するレベルシフタ３は、ナノワイヤー素子であるＮＭＯＳおよびＰＭＯＳを組み合わせることにより作製することができる。
図１１は、本実施の形態の集積回路装置に含まれるレベルシフタ３の回路図である。レベルシフタとは、入力端子から、入力として低い電圧（Ｖｃｃ）入力されたとき、出力として高い電圧（Ｖｐｐ）を出力端子（ＯＵＴ）から出力するものである。図１１に示されている各素子は、ナノワイヤー素子よりなる。低圧回路部３１は、低い電圧によって駆動する回路であり、高圧回路部部３２は、高い電圧により駆動する回路である。
上述のように低圧回路部３１と高圧回路部３２とでは、駆動電圧が異なっている。このため、低圧回路部３１に用いるナノワイヤー素子と高圧回路部３２に用いるナノワイヤー素子とは、異なる耐圧特性を有するナノワイヤーから構成されることが好ましい。
すなわち、低圧回路部３１に配置されるナノワイヤー素子は、比較的低耐圧であるが、駆動能力に優れ、かつ微細化可能なナノワイヤーから構成されていることが好ましく、高圧回路部３２に配置されるナノワイヤー素子は、高耐圧であるナノワイヤーいることが好ましい。
例えば、低圧回路部３１に配置するナノワイヤー素子は、コアの材質としてＳｉ、ＧａＡｓなどを用いたナノワイヤーから構成されていることが好ましく、高圧回路部３２に配置するナノワイヤー素子は、コアの材質としてＳｉＣなどを用いたナノワイヤーから構成されていることが好ましい。
さらに、ナノワイヤーを高耐圧化するために、ナノワイヤーのゲート長を長くする方法、またはＰＮ接合にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を設けて電界を緩和する方法を、さらに採用してもよい。
本実施の形態のレベルシフタ３は、画像処理等を行う論理回路部を有する表示装置に適用することができる。表示装置において、画素部の駆動には、一般に、論理回路部の駆動電圧よりも高い電圧が必要である。よって、論理回路部から入力される低電圧の駆動信号を、レベルシフタにおいて高電圧の駆動信号に変換することにより画素部を駆動する。同様の理由から、メモリの駆動についてもレベルシフタを備える必要がある。
以上において、同一基板上に異なる耐圧特性を有する複数のナノワイヤー素子を備える集積回路装置について説明した。ここで、異なる耐圧特性を有する素子は、素子を形成する材質を変えることにより実現されている。
〔実施の形態２〕において説明したように、従来の技術によって同一基板上に異なる材質から構成される複数の素子を形成することは困難であるが、本発明の集積回路装置において、ナノワイヤー素子と、基板とを独立して作製することができるため、製造工程を増やすことなく、基板上に異なる材質を有する複数の素子を配置することができる。
以上のように、本実施の形態の集積回路装置は、同一基板上に異なる材質および異なる特性を有する２種類のナノワイヤー素子（低耐圧ナノワイヤー素子と高耐圧のナノワイヤー素子）を備えている。そのため、１種類のナノワイヤー素子を備える従来の集積回路装置と比較して、集積回路装置の機能を飛躍的に向上させることができる。
なお、本実施の形態において、異なる材質および特性を有する２種類のナノワイヤー素子を備える集積回路装置について説明しているが、本発明によれば、本実施の形態の集積回路装置の構成に加えて、本明細書中に記載の異なる機能および／または材質を有するナノワイヤー素子を、さらに１つ以上含む構成であってもよい。
〔実施の形態４〕
本実施の形態においては、同一基板上に異なる機能、異なる材質および／または異なる特性を有する複数種類のナノワイヤー素子を選択的に配置するための集積回路装置の製造方法について、図１２〜図１７を用いて順に説明する。具体例として、図１に示した集積回路装置１を形成する場合について説明する。なお、上述したとおり、ナノワイヤー１１１は、ナノワイヤー１１２異なるサイズ（長さ）を有している。
本実施の形態において用いるナノワイヤーは、従来公知の方法（例えば、特許文献１に記載の方法など）により作製することができる。しかし、所望の長さおよび太さを有するナノワイヤーを用意することができればよいので、ナノワイヤーの作製工程を行うか行わないかは、本発明の製造方法にとって、本質的ではない。
図１２は、ナノワイヤーを配列する前に、基板１０１に対して前処理を行う工程について示している。前処理とは、基板１０１の表面に対して、種類の異なるナノワイヤーを、種類に応じて選択的に配列させるための複数の配列領域（例えば、４５２および配列領域４５３）をパターニングすることである。
具体的には、配列領域４５２は、ナノワイヤー１１１の長さに対応した長辺を有する長方形として基板上にパターニングされる。また、配列領域４５３は、ナノワイヤー１１２の長さに対応した長辺を有する長方形として基板上にパターニングされる。
本実施の形態において、ナノワイヤーを選択的に配列させるための配列領域は、基板上に長方形の領域としてパターニングされている。しかし、上記配列領域の形状は、所望のナノワイヤーを選択的に配列させることができるものであればよく、配列させるナノワイヤーのサイズなどに合わせて、適宜変更されてもよい。基板１０１表面のうち配列領域４５２、４５３でない領域は非配列領域４５１となっている。配列領域４５２、４５３と非配列領域４５１とを設けることにより、ナノワイヤーを所望の位置に選択的に配列させることが可能となる。
また、本実施の形態において、２種類のナノワイヤーを基板上の所望の位置に配置する場合について説明しているため、配列領域の大きさも２種類であるが、配列させるナノワイヤーの種類に応じて配列領域の大きさの種類を適宜変更することが可能である。
基板１０１に対する上記パターニングの方法としては、例えば、図１３（図１２のＧ１−Ｇ２における横断面）に示すように、エッチングにより配列領域４５２（配列領域４５３についても同様）を凹形状（凹型）とする方法が挙げられる。配列領域４５２および配列領域４５３に対してエッチングを行った後、基板上にナノワイヤー１１１およびナノワイヤー１１２を散布することにより、ナノワイヤー１１１を配列領域４５２へ、ナノワイヤー１１２を配列領域４５３に選択的に配列させることができる。
本発明の集積回路装置の製造方法に含まれるパターニング工程として、好ましく用い得る他の方法には、以下のような方法が挙げられる。パターニング工程の後、ナノワイヤーを分散させた溶媒を基板に塗布することにより、ナノワイヤーを配列させる場合、配列領域４５２および配列領域４５３の表面に対して、該溶媒に対する親溶媒性を付与し、非配列領域４５１を該溶媒に対する疎溶媒性を付与するという方法である。
この方法を用いれば、ナノワイヤーを分散させた溶媒は、配列領域４５２および配列領域４５３とは馴染み易く、かつ非配列領域４５１にははじかれるので、ナノワイヤーを、配列領域に対してより選択的に配列することができる。
配列領域４５２および配列領域４５３に対して親溶媒性を付与し、非配列領域４５１に対して疎溶媒性を付与する方法としては、例えば、基板上の非配列領域４５１に対して有機膜を形成（パターンニング）し、プラズマ処理により有機膜に対して疎溶媒性を付与する方法などがある。この方法を用いる場合、ナノワイヤーを分散させる溶媒としては、水、アルコール類（例えば、イソプロピルアルコールなど）あるいは水およびアルコール類の混合液などを用いることができる。
また、エッチングによりパターニングする方法と、配列領域４５２および配列領域４５３に親溶媒性を付与し、非配列領域４５１に疎溶媒性を付与する方法を組み合わせてもよい。２つの方法を組み合わせることにより、ナノワイヤーを配列領域に対してより選択的に配列させることができる。
次にエッチングによりパターニングする上記方法と、配列領域４５２および配列領域４５３に親溶媒性を付与し、非配列領域４５１に疎溶媒性を付与する上記方法を組み合わせたパターニング工程の後、ナノワイヤーを基板上に配列させるナノワイヤー配列工程について説明する。
本発明の集積回路装置の製造方法におけるナノワイヤー配列工程は、以下の（１）〜（３）特徴を有している。
（１）配列工程は複数回行われる。
（２）１回の配列工程において、同じサイズを有する複数のナノワイヤーを配列する。
（３）サイズの大きいナノワイヤーから順に配列する。
本発明に係るナノワイヤー配列工程が有する（１）〜（３）の特徴点について図１４および図１５を用いて説明する。
図１４は、ナノワイヤー１１１を基板に配列させた後の状態を示しており、図１５は、ナノワイヤー１１２を基板に配列させた後の状態を示している。
図１４および図１５から明らかなように、配列工程は２回行われており、また、１回の工程において同じサイズのナノワイヤーを配置している。さらに、サイズの大きいナノワイヤー１１１から先に配列を行っている。
まず、ナノワイヤー１１１を配列させる工程について説明する。
上述のように、配列領域４５２の大きさはナノワイヤー１１１に、配列領域４５３の大きさはナノワイヤー１１２にそれぞれ対応しているため、ナノワイヤー１１１は、配列領域４５２に吸着される。
このときナノワイヤー１１１は、配列領域４５３にほとんど吸着されることはない。これは、ナノワイヤー１１１の長さが、配列領域４５３の有する長方形の長辺の長さよりも長いためである。
次に、ナノワイヤー１１２を配列させる場合、既に配列領域４５２はナノワイワイヤー１１１によって埋まっているため、ナノワイヤー１１２は配列領域４５３にのみ吸着される。
ここで、ナノワイヤーを分散させた溶媒を塗布した後、超音波等の振動を加えることが好ましい。これは、振動を加えることにより、ナノワイヤーが凹部内において規則的に整列するためである。これにより、ナノワイヤーの配向性を向上させることができる。
基板上にナノワイヤーを分散させた溶媒を塗布し、ナノワイヤーを吸着させたあと、溶媒を蒸発させることによりナノワイヤーの配列が完了する。
以上に説明したパターニング工程およびナノワイヤー配列工程を行うことにより、２種類以上のナノワイヤーを、それぞれ基板上の所望の位置に配列することが可能となる。
次に、図１６に示すように、メタル配線１２１を基板上１０１に形成する。メタル配線１２１を基板上１０１の所望の位置に対して形成する方法としては、従来公知の手法を適用することが可能である。例えば、メタル配線の材料である導電体を基板全面に堆積させ、パターニングする方法などが適用可能である。
次に、図１７に示すように、メタル配線１２２、１２３および１２４を、それぞれ形成する。上記３つのメタル配線を形成する工程は、層間絶縁膜を基板の全面に堆積させた後に行えばよい。基板上に形成した層間絶縁膜におけるメタル配線の配置を所望する位置に対してコンタクト孔を開口する。そして、メタル配線の材料を基板全面に堆積させ、パターニングを行うことにより上記３つのメタル配線の配置させることができる。以上の手順により、実施の形態１において説明した集積回路装置１を作製することができる。
以上のように、本実施の形態における集積回路装置の製造方法は、異なる種類のナノワイヤー素子に対応した配列領域を形成するパターニング工程と、パターニング工程の後に、基板上にナノワイヤーを配列するナノワイヤー配列工程とを含み、異なる種類のナノワイヤー素子を各々構成するナノワイヤーのサイズは、ナノワイヤー素子の種類の違いに応じて異なっており、上記パターニング工程は、それぞれのナノワイヤーのサイズに対応した大きさの配列領域を形成し、上記ナノワイヤー配列工程は、複数回数行われ、１回の配列工程において、同じサイズを有する複数のナノワイヤーの配列を行い、サイズの大きいナノワイヤーから順番に配列するという特徴を有している。
このため、上記製造方法を用いることによりナノワイヤーを所望の位置に選択的に配列させることが可能である。よって、異なる種類のナノワイヤー素子を備える集積回路装置を製造することができる。
また、上記パターニング工程において、基板上における上記配列領域に対して凹型のパターンを形成することにより、ナノワイヤーを所望の位置に配列する選択性を高めることができる。
さらに、上記ナノワイヤー配列工程において、ナノワイヤーを分散させた溶媒を塗布する工程であって、１つの溶媒には同じ長さのナノワイヤーが分散しており、上記パターニング工程は、上記配列領域に対して上記溶媒に対する親溶媒性を付与し、かつ上記配列領域と重ならない領域に対して上記溶媒に対する疎溶媒性を付与することによってもナノワイヤーを所望の位置に配列する選択性を高めることができる。
〔実施の形態５〕
本発明の集積回路装置を搭載した表示装置について、図１８を用いて説明する。
図１８は、本実施の形態の表示装置の平面図である。
表示装置の表示パネル５は、同一の透明基板５０１上に、表示部５６１、論理回路部５６２、論理回路部５６３、論理回路部５６４および論理回路部５６５を備える構成となっている。表示装置が液晶表示装置の場合、表示部５６１には、画素の駆動に必要となるナノワイヤートランジスタおよび画素電極等が形成される。
また、画素電極の代わりに複数のナノワイヤーから構成された発光素子を用いた場合、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。論理回路部５６２、論理回路部５６３、論理回路部５６４または論理回路部５６５においては、ナノワイヤートランジスタから構成される論理回路によって、画像処理やその他の演算等を行う。
従来、画素駆動用、画像処理用のトランジスタとしては、ＴＦＴが用いられていたが、これらをナノワイヤー素子に置き換えることにより以下のような効果を得ることができる。
まず、一般的なＴＦＴのゲート絶縁膜の形成には、ＴＥＯＳ（Ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏｓｉｌｌｉｃａｔｅ）を用いたＣＶＤ（Ｃｈｅｍａｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜が用いられている。このため、ＴＦＴは、熱酸化によりゲート絶縁膜を形成する単結晶シリコン基板を用いて作製したＭＯＳトランジスタと比較して、相互コンダクタンスが低く、かつ相互コンダクタンスのばらつきが大きい。
一方、ナノワイヤーを用いたＭＯＳトランジスタは、コアの材質としてシリコン単結晶を用いることができ、サラウンドゲート型の完全空乏化トランジスタを形成することができる。このため、ナノワイヤーＭＯＳトランジスタは、従来のＭＯＳトランジスタと比較しても、相互コンダクタンスが高く、かつ相互コンダクタンスのばらつきの小さいトランジスタを実現することができる。
このため、本発明の集積回路装置と表示部を同一基板上に備える表示装置は、ＴＦＴを用いた表示装置と比較して高性能とすることができる。それゆえ、表示装置の駆動電圧を下げ、低消費電力化することができる。
次に、表示装置がＴＦＴを備える構成とするためには、表示装置の製造とＴＦＴの製造を独立して行うことができないため、巨大な真空装置、堆積装置など大規模な設備が必要である。しかし、ナノワイヤーの製造工程と表示装置の製造工程とが独立しているため、比較的小さな設備によって表示装置を製造することができる。その結果、表示装置の製造コストを大幅に下げることが可能となる。
本発明の集積回路装置は、同一基板上に異なる機能、異なる材料および／または異なる特性を有する２種類以上のナノワイヤー素子を備えている。また、本発明に係る表示装置は、上記集積回路装置と表示部を同一基板上に備える構成であるため、表示装置に１種類のナノワイヤー素子を用いる場合と比較して、機能を飛躍的に向上させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
なお、本発明は、以下に示す構成としても実現できる。
（第１の構成）
基板上にナノワイヤー素子を複数配置した集積回路装置であって、異なる機能を有する２種類以上のナノワイヤー素子を備える集積回路装置。
（第２の構成）
基板上にナノワイヤー素子を複数配置した集積回路装置であって、異なる材質を有する２種類以上のナノワイヤー素子を備える集積回路装置。
（第３の構成）
第１の構成に係る集積回路装置において、Ｎ型の電界効果トランジスタとしての機能を有するナノワイヤー素子と、Ｐ型の電界効果トランジスタとしての機能を有するナノワイヤー素子とを少なくとも備える集積回路装置。
（第４の構成）
第１の構成または第２の構成に係る集積回路装置において、ダイオードとしての機能を有するナノワイヤー素子と、スイッチング素子としての機能を有するナノワイヤー素子とを少なくとも備える集積回路装置。
（第５の構成）
第１の構成または第２の構成に係る集積回路装置において、発光素子としての機能を有するナノワイヤー素子と、スイッチング素子としての機能を有するナノワイヤー素子とを少なくとも備える集積回路装置。
（第６の構成）
第１の構成または第２の構成に係る集積回路装置において、受光素子としての機能を有するナノワイヤー素子と、スイッチング素子としての機能を有するナノワイヤー素子とを少なくとも備える集積回路装置。
（第７の構成）
第２の構成に係る集積回路装置において、互いに異なる耐圧特性を有する、複数種のナノワイヤー素子を少なくとも備える集積回路装置。
（第８の構成）
基板上にナノワイヤー素子を複数配置した集積回路装置であって、第１のサイズを有するナノワイヤーにより構成された第１の機能を有するナノワイヤー素子と、第２のサイズを有するナノワイヤーにより構成された第２の機能を有するナノワイヤー素子とを少なくとも備え、第１の機能と第２の機能は異なり、第１のサイズと第２のサイズは異なる集積回路装置。
（第９の構成）
基板上にナノワイヤー素子を複数配置した集積回路装置であって、第１のサイズを有するナノワイヤーにより構成された第１の材料を有するナノワイヤー素子と、第２のサイズを有するナノワイヤーにより構成された第２の材料を有するナノワイヤー素子とを少なくとも備え、第１の材料と第２の材料は異なり、第１のサイズと第２のサイズは異なる集積回路装置。
（第１０の構成）
第８の構成または第９の構成に係る集積回路装置を製造する方法であって、基板上にナノワイヤーを選択的に配列する配列領域を形成するパターニング工程と、該パターニング工程の後にナノワイヤーを塗布するナノワイヤー塗布工程とを含む集積回路装置の製造方法。
（第１１の構成）
第１０の構成に係る集積回路装置の製造方法であって、前記パターニング工程は、基板に凹凸を形成し前記配列領域を凹とする集積回路装置の製造方法。
（第１２の構成）
第１０構成に係る集積回路装置の製造方法であって、前記ナノワイヤー塗布工程は、基板上にナノワイヤーが分散した溶媒を塗布することにより行われ、前記パターニング工程により形成された配列領域は親溶媒性を有し、基板上の配列領域の他の領域は疎溶媒性を有する集積回路装置の製造方法。
（第１３の構成）
第１０の構成に係る集積回路装置の製造方法であって、第１のサイズは第２のサイズより大きく、前記パターニング工程において第１および第２のサイズに夫々対応した第１および第２の配列領域を形成し、前記ナノワイヤー塗布工程は、第１のサイズを有するナノワイヤーを第１の配列領域に選択的に塗布する第１の塗布工程と、該第１の塗布工程の後に第２のサイズを有するナノワイヤーを第２の配列領域に選択的に塗布する第２の塗布工程とを含む集積回路装置の製造方法。
（第１４の構成）
第１〜第９の構成のいずれか１つに係る集積回路装置と表示部とが同一基板上に形成された表示装置。
本発明によれば、異なる機能、異なる材質および／または異なる特性を有するナノワイヤー素子を同一基板上に備えた集積回路装置を実現できる。そのため、従来の素子が用いられている機器のほとんどに応用可能である。例えば、本発明の集積回路装置は、表示装置などに適用可能である。
集積回路装置を構成する基板上の配線例を示す平面図である。 図１に示す集積回路装置に層間絶縁膜が形成された場合のＡ１−Ａ２における矢視断面図である。 図１に示す集積回路装置に層間絶縁膜が形成された場合のＢ１−Ｂ２における矢視断面図である。 図１に示す集積回路装置に層間絶縁膜が形成された場合のＣ１−Ｃ２における矢視断面図である。 図１に示す集積回路装置に層間絶縁膜が形成された場合のＤ１−Ｄ２における矢視断面図である。 図１に示す集積回路装置に層間絶縁膜が形成された場合のＥ１−Ｅ２における矢視断面図である。 図１に示す集積回路装置を構成する回路についての回路図である。 集積回路装置を構成する基板上の他の配線例を示す平面図である。 図８に示す集積回路装置に層間絶縁膜が形成された場合のＦ１−Ｆ２における矢視断面図である。 （ａ）は、図８に示す集積回路装置を構成する回路についての回路図、（ｂ）（ｃ）は、上記回路の変形例を示す回路図である。 本発明に係る集積回路装置を構成するレベルシフタの回路図である。 本発明の集積回路装置の製造方法において、ナノワイヤーの配置領域を形成する工程を示す平面図である。 図１２に示すＧ１−Ｇ２における矢視断面図である。 本発明の集積回路装置の製造方法において、１回目のナノワイヤーの配列工程を示す平面図である。 本発明の集積回路装置の製造方法において、２回目のナノワイヤーの配列工程を示す平面図である。 本発明の集積回路装置の製造方法において、１つ目の共通配線の配置工程を示す平面図である。 本発明の集積回路装置の製造方法において、２つ目の共通配線および他の配線の配置工程を示す平面図である。 本発明に係る表示装置装置の表示パネル内部の構成を示す平面図である。
符号の説明
１ 集積回路装置
１０１ 基板
１１１ ナノワイヤー
１１２ ナノワイヤー
１２１ メタル配線（共通配線）
１２２ メタル配線
１２３ メタル配線
１２４ メタル配線（共通配線）
１３１ 領域
１３２ 領域
１３３ 領域
１３４ 領域
１３５ 領域
１３６ 領域
２ 集積回路装置
２１２ ナノワイヤー
２２１ メタル配線（共通配線）
２２２ メタル配線
２２３ メタル配線
２２４ メタル配線（共通配線）
２３１ 領域
２３２ 領域
４５１ 非配列領域（配列領域と重ならない領域）
４５２ 配列領域
４５３ 配列領域
５ 表示パネル
５０１ 透明基板（基板）
５６１ 表示部

Claims (11)

  1. 同一基板上に複数のナノワイヤー素子を配置した集積回路装置であって、
    上記複数のナノワイヤー素子は、異なる機能を有する少なくとも２種類のナノワイヤー素子を含み、
    上記少なくとも２種類のナノワイヤー素子を各々構成するナノワイヤーの長さは、ナノワイヤー素子の種類の違いに応じて異なっており、
    上記基板には、種類の異なるナノワイヤーが有している異なる長さとそれぞれ対応している異なる長手方向の長さを有している配列領域のそれぞれが形成されており、当該配列領域のそれぞれには、対応する長さを有しているナノワイヤーが配列されており、
    上記配列領域は、凹型のパターンの領域、またはナノワイヤを分散させて基板に塗布するための溶媒に対する親溶媒性が付与された領域である
    ことを特徴とする集積回路装置。
  2. 同一基板上に複数のナノワイヤー素子を配置した集積回路装置であって、
    上記複数のナノワイヤー素子は、異なる材質を有する少なくとも２種類のナノワイヤー素子を含み、
    上記少なくとも２種類のナノワイヤー素子を各々構成するナノワイヤーの長さは、ナノワイヤー素子の種類の違いに応じて異なっており、
    上記基板には、種類の異なるナノワイヤーが有している異なる長さとそれぞれ対応している異なる長手方向の長さを有している配列領域のそれぞれが形成されており、当該配列領域のそれぞれには、対応する長さを有しているナノワイヤーが配列されており、
    上記配列領域は、凹型のパターンの領域、またはナノワイヤを分散させて基板に塗布するための溶媒に対する親溶媒性が付与された領域である
    ことを特徴とする集積回路装置。
  3. 上記少なくとも２種類のナノワイヤー素子は、少なくとも３種類のナノワイヤー素子であり、このうち少なくとも２種類のナノワイヤー素子は、異なる機能を有する少なくとも２種類のナノワイヤー素子であり、残りの少なくとも１種類のナノワイヤー素子は、当該異なる機能を有する少なくとも２種類のナノワイヤー素子の一方または両方と異なる材質を有していることを特徴とする請求項１に記載の集積回路装置。
  4. 上記少なくとも２種類のナノワイヤー素子は、少なくとも３種類のナノワイヤー素子であり、このうち少なくとも２種類のナノワイヤー素子は、異なる材質を有する少なくとも２種類のナノワイヤー素子であり、残りの少なくとも１種類のナノワイヤー素子は、当該異なる材質を有する少なくとも２種類のナノワイヤー素子の一方または両方と異なる機能を有していることを特徴とする請求項２に記載の集積回路装置。
  5. 上記少なくとも２種類のナノワイヤー素子は、発光素子と、スイッチング素子とを含むことを特徴とする請求項１〜４のいずれか１項に記載の集積回路装置。
  6. 上記少なくとも２種類のナノワイヤー素子のそれぞれは、異なる耐圧特性を有することを特徴とする請求項２または４に記載の集積回路装置。
  7. 上記少なくとも２種類のナノワイヤー素子の各々は、１０〜２００本のナノワイヤーから構成されることを特徴とする請求項１〜６のいずれか１項に記載の集積回路装置。
  8. 上記少なくとも２種類のナノワイヤー素子は、共通配線を有していることを特徴とする請求項１〜７のいずれか１項に記載の集積回路装置。
  9. 基板上に、ナノワイヤーを選択的に配列する配列領域であって、異なる種類のナノワイヤー素子に対応した配列領域を形成するパターニング工程と、
    パターニング工程の後に、基板上にナノワイヤーを配列するナノワイヤー配列工程とを含み、
    異なる種類のナノワイヤー素子を各々構成するナノワイヤーの長さは、ナノワイヤー素子の種類の違いに応じて異なっており、
    上記パターニング工程は、それぞれのナノワイヤーのサイズに対応した長手方向の長さを有している配列領域を形成し、
    上記ナノワイヤー配列工程は、複数回数行われ、
    １回の配列工程において、同じ長さを有する複数のナノワイヤーの配列を行い、
    長さの大きいナノワイヤーから順番に配列し、
    上記パターニング工程は、基板上における上記配列領域として凹型のパターンを形成する工程である
    ことを特徴とする集積回路装置の製造方法。
  10. 基板上に、ナノワイヤーを選択的に配列する配列領域であって、異なる種類のナノワイヤー素子に対応した配列領域を形成するパターニング工程と、
    パターニング工程の後に、基板上にナノワイヤーを配列するナノワイヤー配列工程とを含み、
    異なる種類のナノワイヤー素子を各々構成するナノワイヤーの長さは、ナノワイヤー素子の種類の違いに応じて異なっており、
    上記パターニング工程は、それぞれのナノワイヤーのサイズに対応した長手方向の長さを有している配列領域を形成し、
    上記ナノワイヤー配列工程は、複数回数行われ、
    １回の配列工程において、同じ長さを有する複数のナノワイヤーの配列を行い、
    長さの大きいナノワイヤーから順番に配列し、
    上記ナノワイヤー配列工程は、ナノワイヤーを分散させた溶媒を塗布する工程であって、
    １つの溶媒には同じ長さのナノワイヤーが分散しており、
    上記パターニング工程は、上記配列領域に対して上記溶媒に対する親溶媒性を付与し、かつ上記配列領域と重ならない領域に対して上記溶媒に対する疎溶媒性を付与する
    ことを特徴とする集積回路装置の製造方法。
  11. 請求項１〜８のいずれか一項に記載の集積回路装置と、表示部とを同一基板上に備えていることを特徴とする表示装置。
JP2006147283A 2006-05-26 2006-05-26 集積回路装置およびその製造方法、ならびに表示装置 Expired - Fee Related JP5060740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006147283A JP5060740B2 (ja) 2006-05-26 2006-05-26 集積回路装置およびその製造方法、ならびに表示装置
US11/802,706 US8129768B2 (en) 2006-05-26 2007-05-24 Integrated circuit device, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006147283A JP5060740B2 (ja) 2006-05-26 2006-05-26 集積回路装置およびその製造方法、ならびに表示装置

Publications (2)

Publication Number Publication Date
JP2007317961A JP2007317961A (ja) 2007-12-06
JP5060740B2 true JP5060740B2 (ja) 2012-10-31

Family

ID=38851546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006147283A Expired - Fee Related JP5060740B2 (ja) 2006-05-26 2006-05-26 集積回路装置およびその製造方法、ならびに表示装置

Country Status (2)

Country Link
US (1) US8129768B2 (ja)
JP (1) JP5060740B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942508B2 (en) 2020-09-04 2024-03-26 Samsung Display Co., Ltd. Pixel and display device including the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356697B1 (ko) * 2007-09-21 2014-01-28 삼성전자주식회사 나노와이어 형성방법 및 나노와이어를 포함하는 반도체소자의 제조방법
JPWO2009101944A1 (ja) * 2008-02-14 2011-06-09 シャープ株式会社 半導体素子及び微細構造体配置基板の製造方法並びに表示素子
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
US7968935B2 (en) * 2008-08-25 2011-06-28 Seoul National University Research & Development Business Foundation Reconfigurable semiconductor device
US20100148221A1 (en) * 2008-11-13 2010-06-17 Zena Technologies, Inc. Vertical photogate (vpg) pixel structure with nanowires
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8299472B2 (en) * 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
WO2010138506A1 (en) * 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
US20120199812A1 (en) * 2009-10-07 2012-08-09 University Of Florida Research Foundation, Incorporated Strain tunable silicon and germanium nanowire optoelectronic devices
US8324940B2 (en) * 2010-04-13 2012-12-04 International Business Machines Corporation Nanowire circuits in matched devices
US8927397B2 (en) * 2013-02-07 2015-01-06 International Business Machines Corporation Diode structure and method for gate all around silicon nanowire technologies
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
US8872161B1 (en) 2013-08-26 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate circuit with nanowires
DE102014107379A1 (de) * 2014-05-26 2015-11-26 Ernst-Abbe-Fachhochschule Jena Halbleiterbauelement und Verfahren zu seiner Herstellung
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
WO2019175921A1 (ja) 2018-03-12 2019-09-19 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102483509B1 (ko) * 2018-08-24 2023-01-02 매튜 할텐스벨드 나노와이어 발광 스위치 장치 및 그 방법
CN109524490B (zh) * 2018-09-12 2020-07-17 中国科学院半导体研究所 ZnO/GaN异质结纳米线光开关及其制备方法
KR102669163B1 (ko) * 2019-07-12 2024-05-28 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
CA2499944A1 (en) 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US6886670B2 (en) 2003-09-29 2005-05-03 Tenneco Automotive Operating Company Inc. Extra support land for valve disc
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7619562B2 (en) 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
EP1508926A1 (en) 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
JP2005197612A (ja) 2004-01-09 2005-07-21 Sony Corp 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
JP2006093390A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 半導体素子および半導体回路
JP2007043150A (ja) * 2005-07-29 2007-02-15 Interuniv Micro Electronica Centrum Vzw 細長いナノ構造体を有する波長センシティブ検出器
DE602005005985T2 (de) 2005-07-29 2009-05-28 Interuniversitair Microelektronica Centrum Wellenlängenempfindlicher Photondetektor mit länglichen Nanostrukturen
JP4500797B2 (ja) * 2005-12-06 2010-07-14 キヤノン株式会社 キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置
US7906803B2 (en) * 2005-12-06 2011-03-15 Canon Kabushiki Kaisha Nano-wire capacitor and circuit device therewith
EP1796162A3 (en) 2005-12-06 2010-06-02 Canon Kabushiki Kaisha Circuit element having capacitor and field effect transistor comprising nanowires

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942508B2 (en) 2020-09-04 2024-03-26 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
JP2007317961A (ja) 2007-12-06
US8129768B2 (en) 2012-03-06
US20080042120A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP5060740B2 (ja) 集積回路装置およびその製造方法、ならびに表示装置
US7795686B2 (en) Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
CN105470303B (zh) 半导体器件及其沟道结构
JP5336031B2 (ja) 大面積ナノ可能マクロエレクトロニクス基板およびその使用
KR101526555B1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
KR100426495B1 (ko) 단일 탄소 나노튜브를 이용한 반도체 소자 및 그 제조 방법
US20080230802A1 (en) Semiconductor Device Comprising a Heterojunction
JP2007184566A (ja) 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
JP4476867B2 (ja) 薄膜トランジスタ，電子装置およびフラットパネルディスプレイ装置
US20060128088A1 (en) Vertical integrated component, component arrangement and method for production of a vertical integrated component
CN108242469B (zh) 直立2d fet器件
US8946789B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
US20050224888A1 (en) Integrated circuit array
JP2008500719A (ja) 縦型部品を具備する電気デバイス
KR102483509B1 (ko) 나노와이어 발광 스위치 장치 및 그 방법
JP2009279750A (ja) マルチ機能テープ
KR20100137566A (ko) 나노와이어 랩 게이트 디바이스들
US20110254100A1 (en) Hybrid material accumulation mode gaa cmosfet
US9985106B2 (en) Semiconductor devices utilizing spacer structures
JP2008072086A (ja) キャパシタ付きナノ構造集積回路
US20140287575A1 (en) Spatial orientation of the carbon nanotubes in electrophoretic deposition process
TWI797712B (zh) 奈米碳管n型摻雜的方法
Saraswat Silicon compatible optical interconnect and monolithic 3-D integration
TWI763202B (zh) CMOS結構及FinFET CMOS、FD CMOS、GAA CMOS的製備方法
US20230027446A1 (en) Carbon nanotube composite structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees