CN112543999A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN112543999A
CN112543999A CN201980052803.2A CN201980052803A CN112543999A CN 112543999 A CN112543999 A CN 112543999A CN 201980052803 A CN201980052803 A CN 201980052803A CN 112543999 A CN112543999 A CN 112543999A
Authority
CN
China
Prior art keywords
electrode
disposed
layer
connection line
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980052803.2A
Other languages
English (en)
Inventor
李新兴
金大贤
金明姬
韦德和·巴塞尔
柳济源
林白铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112543999A publication Critical patent/CN112543999A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，多个像素中的每个包括子像素。每个子像素可以包括：像素电路层，包括至少一个晶体管；以及显示元件层，包括单位发射区域和外围区域。显示元件层可以包括：第一电极和第二电极，第一电极设置在单位发射区域中，第二电极与第一电极间隔开；至少一个发光元件，设置在单位发射区域中，并且包括连接至第一电极的第一端和连接至第二电极的第二端；第一连接线，设置在外围区域中；以及桥接图案，设置在外围区域中，并且从第一连接线分支。桥接图案可以与第一电极和第二电极中的每个电断开。

Description

显示装置及其制造方法
技术领域
本公开的各种实施方式涉及显示装置以及制造显示装置的方法。
背景技术
发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐用性，并且在寿命和亮度方面具有优异的性能。近来，对将这种发光二极管应用于各种显示装置的技术的研究已经明显变得愈加活跃。
作为此研究的一部分，正在开发使用无机晶体结构(例如，通过生长基于氮化物的半导体而获得的结构)来制造具有与微米级或纳米级对应的超小型尺寸的发光二极管的技术。例如，超小型二极管可以制造成足够小的尺寸，以形成自发射显示装置的像素等。
发明内容
技术问题
本公开的各种实施方式涉及一种显示装置以及制造显示装置的方法，其中包括至少一个超小型发光元件的每个子像素可以被独立驱动。
技术方案
根据本公开的一方面，显示装置可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在衬底的显示区域中，多个像素中的每个包括多个子像素。子像素中的每个可以包括：像素电路层，包括至少一个晶体管；以及显示元件层，包括通过其发射光的单位发射区域和设置在单位发射区域周围的外围区域。
在本公开的实施方式中，显示元件层可以包括：第一电极和第二电极，第一电极设置在单位发射区域中，第二电极与第一电极间隔开；至少一个发光元件，设置在单位发射区域中，并且包括连接至第一电极的第一端和连接至第二电极的第二端；第一连接线，设置在外围区域中，并且在一方向上延伸；以及桥接图案，设置在外围区域中，并且在与所述一方向相交的另一方向上从第一连接线分支。桥接图案可以与第一电极和第二电极中的每个电断开。
在本公开的实施方式中，第一连接线可以包括：第1-1连接线，所述第1-1连接线与第一电极设置在相同的层上；以及第1-2连接线，设置在第1-1连接线上。桥接图案可以与第1-2连接线是一体的。
在本公开的实施方式中，在平面图中，桥接图案可以具有从第1-2连接线朝向单位发射区域突出的形状。
在本公开的实施方式中，显示元件层可以包括：第一封盖层，设置在第一电极上，并且与第一电极重叠；以及第二封盖层，设置在第二电极上，并且与第二电极重叠。第一封盖层与第1-2连接线设置在相同的层上。
在本公开的实施方式中，桥接图案可以与第一封盖层间隔开预定距离。
在本公开的实施方式中，显示元件层还可以包括第二连接线，第二连接线在外围区域中平行于第一连接线的延伸方向延伸，并且与第二电极电连接。第二连接线可以包括第2-1连接线和第2-2连接线，其中，所述第2-1连接线与第1-1连接线设置在相同的层上，第2-2连接线设置在第2-1连接线上。
在本公开的实施方式中，桥接图案、第一封盖层和第二封盖层、第1-2连接线以及第2-2连接线可以设置在相同的层上，并且可以包括相同的材料。
在本公开的实施方式中，像素电路层可以包括：驱动电压线，设置在衬底上，并且传输驱动电压；以及钝化层，设置在晶体管和驱动电压线上，并且包括暴露晶体管的一部分的第一接触孔和暴露驱动电压线的一部分的第二接触孔。第一接触孔可以设置在单位发射区域中，使得第一接触孔对应于第一电极的一部分。
在本公开的实施方式中，第一电极可以通过第一接触孔电连接至晶体管，并且第二电极可以通过第二接触孔电连接至驱动电压线。
在本公开的实施方式中，第一电极可以包括彼此间隔开预定距离的第1-1电极和第2-2电极，且第二电极设置在第1-1电极和第2-2电极之间。第1-1电极和第1-2电极中的每个可以电连接至设置在像素电路层中的相同的晶体管。
在本公开的实施方式中，显示元件层还可以包括辅助图案，辅助图案设置在单位发射区域中并且将第1-1电极的一端与第1-2电极的一端连接。辅助图案可以与第1-1电极和第1-2电极是一体的。
在本公开的实施方式中，接触孔可以设置在单位发射区域中，使得接触孔对应于辅助图案的一部分。
在本公开的实施方式中，显示元件层在外围区域中还可以包括设置在钝化层和桥接图案之间的导电图案。导电图案可以在平面图中与桥接图案重叠，并且可以与第一电极和第二电极中的每个电断开。
在本公开的实施方式中，显示元件层可以包括：第一接触电极，设置在第一电极上，并且电连接发光元件的第一端和第一电极；以及第二接触电极，设置在第二电极上，并且电连接发光元件的第二端和第二电极。
在本公开的实施方式中，发光元件可以包括发光二极管，发光二极管呈现具有微米级尺寸或纳米级尺寸的圆柱形状或多棱柱形状。
该显示装置可以通过这样的方法制造，该方法包括：在衬底上形成包括至少一个晶体管的像素电路层；以及在像素电路层上形成显示元件层，显示元件层包括发射光的多个单位发射区域和设置在单位发射区域中的每个周围的外围区域。
在本公开的实施方式中，形成显示元件层可以包括：在单位发射区域中的每个中形成彼此间隔开预定距离的第一电极和第二电极，并且在外围区域中形成在一方向上延伸的第1-1连接线和设置成与第1-1连接线沿其延伸的方向平行的第2-1连接线；在第一电极、第二电极和第1-1连接线上形成金属层，并且在第2-1连接线上形成包括与金属层的材料相同的材料的第2-2连接线；通过在第一电极和第二电极之间施加电场，在第一电极和第二电极之间对准多个发光元件；以及通过去除金属层的一部分，在包括发光元件的衬底上形成与第一电极和第二电极中的每个重叠的封盖层、与第1-1连接线重叠的第1-2连接线以及与封盖层电断开的桥接图案。
在本公开的实施方式中，第1-2连接线和桥接图案可以设置在外围区域中，并与第一电极和第二电极中的每个电断开。
有益效果
本公开的实施方式可以提供一种显示装置，其中可以以这样的方式容易地实现每个子像素的独立操作：在将连接线设置在包围发射区域的外围区域中并且将超小型发光元件对准之后，将连接线电断开。
本公开的多种实施方式可以提供制造显示装置的方法。
附图说明
图1a和图1b是示出根据本公开的实施方式的多种类型的发光元件的立体图。
图2示出了根据本公开的实施方式的显示装置，并且具体地，图2是示出了使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。
图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的电路图。
图4是示出包括在图2中所示的像素中的一个中的第一子像素至第三子像素的示意性平面图。
图5a是沿着图4的线I-I'截取的剖视图。
图5b是图5a的区域EA1的放大剖视图。
图6是沿着图4的线II-II'截取的剖视图。
图7a至图7g是顺序示出制造显示装置的方法的与图4对应的示意性平面图。
图8a至图8j是顺序示出制造显示装置的方法的与图5a对应的剖视图。
图9a和图9b是示出图4的第一子像素的另一实施方式的示意性平面图。
图10是沿着图9a的线III-III'截取的剖视图。
图11是示出图9a的第一子像素的另一实施方式的示意性平面图。
图12是沿着图11的线IV-IV'截取的剖视图。
具体实施方式
由于本公开允许多种变化和许多实施方式，因而将在附图中示出特定实施方式，并在书面说明书中对其进行详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，不背离本公开的精神和技术范围的所有变化、等效和替代均被包含在本公开中。
在整个本公开中，在整个本公开的各个附图和实施方式中相同的附图标记表示相同的部件。为了清楚地说明，附图中的元件尺寸可以被夸大。将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件和另一元件区分开。例如，在不背离本公开的教导的情况下，下文讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，除非上下文另有明确指示，否则单数形式也可以包括复数形式。
还将理解的是，术语“包含”、“包括”、“具有”等当在本说明书中使用时，表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组合的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。此外，当诸如层、膜、区域或板的第一部分设置在第二部分上时，第一部分可以直接在第二部分上，或者第三部分可以插置在第一部分与第二部分之间。另外，当表述成在第二部分上形成诸如层、膜、区域或板的第一部分时，第二部分的在其上形成第一部分的表面不限于第二部分的上表面，而是可以包括第二部分的诸如侧表面或下表面的其他表面。相反，当诸如层、膜、区域或板的第一部分在第二部分下方时，第一部分不仅可以直接在第二部分下方，而且第三部分可以插置在第一部分与第二部分之间。
下文中将参照附图详细描述本公开的实施方式。
图1a和图1b是示出根据本公开的实施方式的多种类型的发光元件的立体图。虽然图1a和图1b示出了圆柱形发光元件，但是本公开不限于此。
参照图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。
例如，发光元件LD可以实施为堆叠体或堆叠图案，其通过顺序堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成。
在本公开的实施方式中，发光元件LD可以设置成在一个方向上延伸的杆的形式。如果将发光元件LD沿其延伸的方向限定为纵向方向(对应于长度L)，则发光元件LD可以在纵向方向上具有第一端和第二端。
第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，而第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
虽然发光元件LD可以设置成圆柱体的形式，但是本公开不限于此。发光元件LD可以包括在纵向方向(L)上延伸(即，在纵向方向(L)上延伸成具有大于1的长宽比)的杆状形状或棒状形状。例如，发光元件LD在纵向方向(L)上的长度L可以大于其直径。
发光元件LD可以包括制造成超小型尺寸的发光二极管，其具有例如与微米级尺寸或纳米级尺寸对应的直径和/或长度。
然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以改变以满足包括发光元件LD的照明装置或自发射显示装置的规格。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括半导体层，半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。
形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由多种其它材料形成。
有源层12可以形成在第一导电半导体层11上，并且具有单量子阱结构或多量子阱结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。另外，可以采用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果向发光元件LD的相对端施加预定电压或更大电压的电场，则发光元件LD通过在有源层12中结合电子-空穴对而发射光。
第二导电半导体层13可以设置在有源层12上，并且可以包括具有与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括半导体层，半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。
形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由多种其它材料形成。
在本公开的实施方式中，如图1a中所示，除了包括第一导电半导体层11、有源层12和第二导电半导体层13之外，发光元件LD还可以包括设置在第二导电半导体层13上的一个电极层15。此外，在实施方式中，如图1b中所示，除了包括电极层15之外，发光元件LD还可以包括设置在第一导电半导体层11的一端上的另一电极层16。
虽然电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。此外，电极层15和16中的每个可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或其合金可单独使用或彼此组合使用。然而，本公开不限于此。
相应的电极层15和16中包括的材料可以彼此相同或不同。
电极层15和16可以是透明的或半透明的。因此，从发光元件LD生成的光可以穿过电极层15和16，并且然后可以被发射到发光元件LD外部。
在本公开的实施方式中，发光元件LD还可以包括绝缘膜14。在实施方式中，绝缘膜14可以省略，或者可以设置为仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一些。
如图1a中所示，绝缘膜14可以设置在发光元件LD的除了发光元件LD的相对端中的一个之外的部分上。在这种情况下，绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的一个电极层15，并且可以包围除了电极层15之外的部件的整个侧表面。这里，绝缘膜14可以允许至少发光元件LD的相对端暴露于外部。例如，绝缘膜14不仅可以允许设置在第二导电半导体层13的一端上的电极层15暴露于外部，而且可以允许第一导电半导体层11的一端暴露于外部。
在实施方式中，如图1b中所示，在电极层15和16设置在发光元件LD相应的相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少部分暴露于外部。可选地，在实施方式中，可以不设置绝缘膜14。
在本公开的实施方式中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由SiO2、Si3N4、Al2O3和TiO2构成的集合的至少一种绝缘材料，但是不限于此。换言之，可以使用具有绝缘性质的各种材料。
如果在发光元件LD上设置绝缘膜14，则可以防止有源层12与未示出的第一电极和/或第二电极短路。
此外，由于绝缘膜14，可以使发光元件LD的表面上的缺陷的发生最小化，由此可以改善发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘膜14可以防止在发光元件LD之间发生不期望的短路。
发光元件LD可以用作多种显示装置的光源。发光元件LD可以通过表面处理工艺来制造。
图2示出了根据本公开的实施方式的显示装置，并且具体地，图2是示出了使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。
为了进行说明，图2示意性地示出了显示装置的结构，其侧重于在其上显示图像的显示区域。在一些实施方式中，虽然未示出，但在显示装置中可以进一步设置有至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参照图1a和图2，根据本公开的实施方式的显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL、设置在衬底SUB上并配置成驱动像素PXL的驱动器(未示出)、以及设置成将像素PXL与驱动器连接的线部件(未示出)。
根据驱动发光元件LD的方法，显示装置可以分类成无源矩阵类型显示装置和有源矩阵类型显示装置。例如，在显示装置被实施为有源矩阵类型情况下，像素PXL中的每个可以包括配置成控制待提供给发光元件LD的电流的量的驱动晶体管以及配置成向驱动晶体管传输数据信号的开关晶体管。
近来，有源矩阵类型显示装置已经主流化，其能够在考虑分辨率、对比度和工作速度的情况下选择性地接通各个像素PXL。然而，本公开不限于此。例如，像素PXL在其中可被成组地接通的无源矩阵类型显示装置也可以使用用于驱动发光元件LD的部件(例如，第一电极和第二电极)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示装置的中央部分中，而非显示区域NDA可以设置在显示装置的边缘部分中，以这样的方式来围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接至驱动器的线部件中的一些的区域。
显示区域DA可以具有多种形状。例如，显示区域DA可以以多种形式设置，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆、椭圆等、以及包括由直线和曲线形成的边的半圆、半椭圆等。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可以包围显示区域DA的外围。
像素PXL可以在衬底SUB上设置在显示区域DA中。像素PXL中的每个表示用于显示图像的最小单元，并且可以设置多个像素PXL。
像素PXL中的每个可以包括发光元件LD，其中发光元件LD配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有对应于纳米级尺寸或微米级尺寸的小尺寸，并且并联连接到设置成与其相邻的发光元件。发光元件LD可以形成相应的像素PXL的光源。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1相交的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置不限于特定的布置。换言之，像素PXL可以以多种形式布置。
驱动器可以通过线部件向每个像素PXL提供信号，并且因此控制像素PXL的操作。在图2中，为了进行说明，省略了线部件。
驱动器可以包括配置成通过扫描线向像素PXL提供扫描信号的扫描驱动器、配置成通过发射控制线向像素PXL提供发射控制信号的发射驱动器、配置成通过数据线向像素PXL提供数据信号的数据驱动器以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的电路图。
参照图3a至图3c，第一子像素至第三子像素中的每个可以包括有源像素。然而，第一子像素至第三子像素中的每个的类型、配置和/或驱动方法不受特别限制。例如，第一子像素至第三子像素中的每个可以包括可具有各种已知结构的无源或有源显示装置的像素。
此外，参照图3a至图3c，第一子像素至第三子像素可以具有基本上相同的结构或类似的结构。下文中，为了方便，将对第一子像素至第三子像素中的第一子像素进行描述作为代表性示例。
参照图1a、图2和图3a，第一子像素SP1可以包括在第一驱动电源VDD和第二驱动电源VSS之间彼此并联连接的多个发光元件LD、以及与发光元件LD连接并配置成驱动发光元件LD的像素驱动电路144。
发光元件LD中的每个的第一电极(例如，阳电极)可以经由像素驱动电路144连接至第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴电极)可以连接至第二驱动电源VSS。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第二驱动电源VSS的电势可以比第一驱动电源VDD的电势低等于或大于发光元件LD的阈值电压的值。
发光元件LD中的每个可以以与由像素驱动电路144控制的驱动电流对应的亮度发光。
虽然图3a至图3c示出了发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间以相同方向(例如，正向)彼此并联连接的实施方式，但是本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在第一驱动电源VDD和第二驱动电源VSS之间以正向连接，而其他发光元件LD可以以反向连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以交流电压的形式提供。在这种情况下，呈相同的连接方向的多组发光元件LD可以交替地发光。作为另一示例，在实施方式中，第一子像素SP1可以包括单个发光元件LD。
在本公开的实施方式中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。然而，像素驱动电路144的结构不限于图3a中所示的实施方式。
第一晶体管(T1；开关晶体管)的第一电极连接至数据线Dj，并且其第二电极连接至第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极连接至扫描线Si。
在从扫描线Si提供具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1导通以将数据线Dj与第一节点N1电连接。这里，相应帧的数据信号被提供给数据线Dj，由此将数据信号传输至第一节点N1。利用传输至第一节点N1的数据信号对存储电容器Cst充电。
第二晶体管(T2；驱动晶体管)可以包括连接至第一驱动电源VDD的第一电极以及与发光元件LD中的每个的第一电极电联接的第二电极。第二晶体管T2的栅电极连接至第一节点N1。第二晶体管T2可以响应于第一节点N1的电压来控制待提供给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极连接至第一驱动电源VDD，并且其另一个电极连接至第一节点N1。可以利用与提供给第一节点N1的数据信号对应的电压对存储电容器Cst充电，并且存储电容器Cst可以保持所充电的电压，直到提供了后续帧的数据信号为止。
为了进行说明，图3a示出了具有相对简单结构的像素驱动电路144，其中像素驱动电路144包括配置成向第一子像素SP1传输数据信号的第一晶体管T1、配置成存储数据信号的存储电容器Cst以及配置成向发光元件LD提供与数据信号对应的驱动电流的第二晶体管T2。
然而，本公开不限于上述结构，并且像素驱动电路144的结构可以以多种方式改变。例如，像素驱动电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第二晶体管T2的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发射时间的晶体管元件)或其他电路元件(诸如，用于增大第一节点N1的电压的升压电容器)。
此外，虽然在图3a中已将像素驱动电路144中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)示出为是P型晶体管，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以是N型晶体管。
参照图1a、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以是N型晶体管。除了由于晶体管类型的变化而导致的一些部件的连接位置的变化之外，图3b中所示的像素驱动电路144的结构和操作与图3a的像素驱动电路144的结构和操作类似。因此，将省略与此相关的详细描述。
在本公开的实施方式中，像素驱动电路144的配置不限于图3a和图3b中所示的实施方式。例如，像素驱动电路144可以以与图3c中所示的实施方式的方式相同的方式配置。
参照图1a、图2和图3c，像素驱动电路144可以连接至第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列上，则第一子像素SP1的像素驱动电路144可以连接至显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素驱动电路144还可以连接至至少一条扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1还可以连接至第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施方式中，像素驱动电路144不仅可以连接至第一驱动电源VDD和第二驱动电源VSS，而且可以连接至第三电源。例如，像素驱动电路144也可以连接至初始化电源Vint。
这里，像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(驱动晶体管)T1可以包括经由第五晶体管T5连接至第一驱动电源VDD的第一电极(例如，源电极)和经由第六晶体管T6连接至发光元件LD的一端的第二电极(例如，漏电极)。第一晶体管T1的栅电极可以连接至第一节点N1。第一晶体管T1可以响应于第一节点N1的电压控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管(开关晶体管)T2可以连接在与第一子像素SP1连接的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极连接至与第一像素SP1连接的第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2被导通，以将第j数据线Dj电连接至第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj提供的数据信号可以被传输至第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极可以连接至第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3可以被导通，以将第一晶体管T1的漏电极电连接至第一节点N1。因此，在第三晶体管T3导通的情况下，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接至前一扫描线，例如，第i-1扫描线Si-1。在栅极导通电压的扫描信号被提供给第i-1扫描线Si-1的情况下，第四晶体管T4可以导通，使得初始化电源Vint的电压可以被传输至第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接至相应的发射控制线，例如第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。
第六晶体管T6连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极连接至第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei的情况下截止，并且可以在其他情况下导通。
第七晶体管T7连接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极连接至下一级的扫描线中的任一条，例如，连接至第i+1扫描线Si+1。在栅极导通电压的扫描信号被提供给第i+1扫描线Si+1的情况下，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以提供至发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加至第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。
为了方便，图3c示出了第一晶体管T1至第七晶体管T7中的全部都是P型晶体管，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以是N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部可以是N型晶体管。
图4是示出包括在图2中所示的像素中的一个中的第一子像素至第三子像素的示意性平面图。图5a是沿着图4的线I-I'截取的剖视图。图5b是图5a的区域EA1的放大剖视图。图6是沿着图4的线II-II'截取的剖视图。
在图4中，为了进行说明，设置在每个子像素中的多个发光元件被示出为水平地布置。然而，发光元件的布置不限于此。例如，发光元件中的至少一些可以布置在与水平方向相交的方向上。
此外，为了进行说明，图4中省略了连接至发光元件的晶体管和连接至晶体管的信号线的图示。
此外，虽然图4、图5a、图5b和图6示出了一个像素的简化结构(例如，示出了每个电极仅具有单个电极层)，但是本公开不限于此。
参照图1a、图2、图4、图5a、图5b和图6，根据本公开的实施方式的显示装置可以包括在其上设置多个像素PXL的衬底SUB。
衬底SUB可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，衬底SUB可以由具有柔性材料制成以使其是可弯曲或可折叠的，并且可以具有单层结构或多层结构。
例如，衬底SUB可以包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素以及醋酸丙酸纤维素。然而，衬底SUB的材料可以以多种方式改变。
衬底SUB可以包括显示区域DA和非显示区域NDA。
像素PXL可以设置在衬底SUB的显示区域DA上，并且每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1至第三子像素SP3中的每个可以包括配置成发射光的单位发射区域EMA(下文中，称为‘发射区域’)以及设置在发射区域EMA周围的外围区域PPA。
在本公开的实施方式中，发射区域EMA可以包括相应子像素的像素区域。例如，第一子像素SP1的发射区域EMA可以包括第一子像素SP1的像素区域。第二子像素SP2的发射区域EMA可以包括第二子像素SP2的像素区域。第三子像素SP3的发射区域EMA可以包括第三子像素SP3的像素区域。
在本公开的实施方式中，外围区域PPA可以是包围发射区域EMA的至少一侧并且不发射光的非发射区域。
第一子像素SP1至第三子像素SP3中的每个的发射区域EMA可以包括衬底SUB、设置在衬底SUB上的像素电路层PCL以及设置在像素电路层PCL上的显示元件层DPL。
第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL可以包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2、以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。
第一子像素SP1至第三子像素SP3中的每个的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第一子像素SP1至第三子像素SP3可以具有基本上相同或类似的结构。下文中，为了方便，将对第一子像素SP1至第三子像素SP3中的第一子像素SP1进行描述作为代表性示例。
第一连接线CNL1和第二连接线CNL2可以设置在第一子像素SP1的外围区域PPA中。
分隔壁PW、第一电极REL1和第二电极REL2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2可以设置在发射区域EMA中。
为了方便，将在描述第一子像素SP1的像素电路层PCL之后，描述第一子像素SP1的显示元件层DPL。
缓冲层BFL可以设置在衬底SUB上，并且防止杂质扩散至第一晶体管T1和第二晶体管T2中。缓冲层BFL可以设置成单层结构，或设置成包括两层或更多层的多层结构。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。取决于衬底SUB的材料或加工条件，缓冲层BFL可以被省略。
第一晶体管T1可以是电连接至显示元件层DPL中的发光元件LD中的一些以驱动发光元件LD的驱动晶体管。第二晶体管T2可以是配置成切换第一晶体管T1的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE以及源电极SE和漏电极DE。虽然图5a和图6示出了第一晶体管T1和第二晶体管T2各自包括与半导体层SCL分开设置的源电极SE和漏电极DE的实施方式，但是本公开不限于此。例如，在实施方式中，代替设置在第一子像素SP1的发射区域EMA中的至少一个晶体管包括分开设置的源电极SE和漏电极DE的结构，源电极SE和漏电极DE可以与每个半导体层SCL是一体的。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的第一区域和与漏电极DE接触的第二区域。在第一区域和第二区域之间的区域可以是沟道区域。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是本征半导体，其是未掺杂的半导体图案。第一区域和第二区域中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在栅电极GE与半导体层SCL之间。
源电极SE和漏电极DE可以通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔分别与半导体层SCL的第一区域和第二区域接触。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是不限于此。在一些实施方式中，可以在像素电路层PCL中包括的绝缘层中的任何一个上设置驱动电压线DVL。第二驱动电源(图3a的VSS)可以施加至驱动电压线DVL。
钝化层PSV可以包括第一接触孔CH1和第二接触孔CH2以及第三接触孔CH3，其中，第一晶体管T1的漏电极DE在第一接触孔CH1和第二接触孔CH2中暴露，驱动电压线DVL在第三接触孔CH3中暴露。
第一连接线CNL1和第二连接线CNL2可以设置在第一子像素SP1的外围区域PPA中，并且在第一方向DR1上可以延伸至与其相邻的子像素SP2和SP3。在本公开的实施方式中，第一连接线CNL1和第二连接线CNL2中的每个可以设置成在第一子像素SP1、第二子像素SP2和第三子像素SP3中共用。
第一连接线CNL1可以包括第1-1连接线CNL1_1和设置在第1-1连接线CNL1_1上的第1-2连接线CNL1_2。因此，第一连接线CNL1可以由用于低电阻的双层结构形成。
第二连接线CNL2可以包括第2-1连接线CNL2_1和设置在第2-1连接线CNL2_1上的第2-2连接线CNL2_2。因此，第二连接线CNL2可以以与第一连接线CNL1的方式相同的方式由用于低电阻的双层结构形成。
在本公开的实施方式中，第1-1连接线CNL1_1和第2-1连接线CNL2_1可以设置在相同层上并且可以包括相同的材料。此外，第1-2连接线CNL1_2和第2-2连接线CNL2_2可以设置在相同层上并且可以包括相同的材料。
发光元件LD设置在第一子像素SP1的发射区域EMA中并且可以发光。
发光元件LD中的每个可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。在一些实施方式中，发光元件LD中的每个还可以包括设置在第二导电半导体层13的一侧上的电极层15。
在本公开的实施方式中，发光元件LD中的每个可以由发光二极管形成，其中发光二极管由具有无机晶体结构的材料制成，并且具有超小型尺寸，例如纳米级尺寸或微米级尺寸。
发光元件LD中的每个可以包括第一端EP1和第二端EP2。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端EP1上，而第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端EP2上。在本公开的实施方式中，发光元件LD中的每个可以发射有颜色的光和/或白光中的任何一种光。
在发光元件LD上可以设置有用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
在发光元件LD中的每个下方可以设置有第一绝缘层INS1。第一绝缘层INS1可以填充在位于发光元件LD中的每个与钝化层PSV之间的空间中，以稳定地支承发光元件LD，并防止发光元件LD从钝化层PSV去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层形成，或由包括有机材料的有机绝缘层形成。
分隔壁PW可以在第一子像素SP1的发射区域EMA中设置在钝化层PSV上。虽然未示出，但是可以在相邻的子像素之间在外围区域PPA中形成和/或设置由与分隔壁PW的材料相同的材料形成的像素限定层(或坝层)，以限定每个子像素的发射区域EMA。
分隔壁PW可以在钝化层PSV上与设置成与其相邻的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上，并且彼此间隔开等于或大于一个发光元件LD的长度L的距离。
如图5a和图6中所示，分隔壁PW可以包括具有诸如半圆或半椭圆(其宽度从面向钝化层PSV的一个表面朝向其上端减小)的剖面形状的弯曲表面，但是本公开不限于此。在实施方式中，分隔壁PW可以具有宽度从面向钝化层PSV的一个表面朝向其上端被减小的梯形剖面。
在剖视图中，分隔壁PW中的每个的形状不限于上述示例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。
两个相邻的分隔壁PW可以在钝化层PSV上设置在相同的平面上，并且具有相同的高度。
第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1的发射区域EMA中，并且可以在与第一方向DR1相交的第二方向DR2上延伸。第一电极REL1和第二电极REL2可以设置在相同的平面上，并且彼此间隔开预定距离。
第一电极REL1和第二电极REL2中的每个可以用作对准电极，以将发光元件LD在第一子像素SP1的发射区域EMA中对准。
在将发光元件LD在第一子像素SP1中对准之前，第一电极REL1可以与第一连接线CNL1电连接。因此，可以通过第一连接线CNL1向第一电极REL1施加第一对准电压。可以通过第二连接线CNL2向第二电极REL2施加第二对准电压。第一对准电压和第二对准电压可以具有不同的电压电平。由于具有不同电压电平的预定对准电压分别施加于第一电极REL1和第二电极REL2，因此可以在第一电极REL1和第二电极REL2之间形成电场。可以通过电场在钝化层PSV上将发光元件LD对准在第一电极REL1和第二电极REL2之间。
在将发光元件LD在第一子像素SP1中对准之后，第一电极REL1可以与第一连接线CNL1间隔开预定距离。换言之，在完成发光元件LD的对准之后，第一电极REL1和第一连接线CNL1可以彼此电分离和/或物理分离。
第二电极REL2可以在第二方向DR2上延伸并与第2-1连接线CNL2_1电连接。在本公开的实施方式中，第二电极REL2可以在第二方向DR2上从第2-1连接线CNL2_1分支。因此，第二电极REL2和第2-1连接线CNL2_1可以是彼此一体的并且彼此电连接和/或物理连接。
第一电极REL1和第二电极REL2在平面图中各自可以具有在第二方向DR2上延伸的条形形状，但是本公开不限于此。在实施方式中，第一电极REL1和第二电极REL2中的每个的形状可以在可形成用于将发光元件LD在第一子像素SP1中对准的电场的范围内以各种方式变化。
第一电极REL1可以包括第1-1电极REL1_1和第1-2电极REL1_2，其彼此间隔开预定距离，且第二电极REL2插置在第1-1电极REL1_1和第1-2电极REL1_2之间。
钝化层PSV的第一接触孔CH1可以设置在第一子像素SP1的发射区域EMA中，使得第一接触孔CH1对应于第1-1电极REL1_1。此外，钝化层PSV的第二接触孔CH2可以设置在第一子像素SP1的发射区域EMA中，使得第二接触孔CH2对应于第1-2电极REL1_2。
第一电极REL1和第二电极REL2中的每个可以设置在分隔壁PW上。因此，第一电极REL1和第二电极REL2中的每个可以具有与分隔壁PW的形状对应的形状。
在分隔壁PW具有半圆形或半椭圆形剖面的情况下，第一电极REL1和第二电极REL2中的每个可以包括具有与分隔壁PW形状对应的曲率的弯曲部分。此外，在分隔壁PW具有梯形剖面的情况下，第一电极REL1和第二电极REL2中的每个可以具有倾斜部分，其对应于分隔壁PW的侧壁的倾斜。
第一电极REL1和第二电极REL2可以设置在钝化层PSV上，并且可以彼此间隔开，且发光元件LD插置在第一电极REL1和第二电极REL2之间。
在将发光元件LD在第一子像素SP1的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电极。
在本公开的实施方式中，第一电极REL1可以设置成与发光元件LD中的每个的相对端EP1和EP2中的一个相邻，并且可以通过第一接触电极CNE1电连接至发光元件LD中的每个。第二电极REL2可以设置成与发光元件LD中的每个的相对端EP1和EP2中另一个相邻，并且可以通过第二接触电极CNE2电连接至发光元件LD中的每个。
第一电极REL1和第二电极REL2可以设置在相同的平面上，并且可以具有相同的高度。如果第一电极REL1和第二电极REL2具有相同的高度，则发光元件LD中的每个可以更牢固地连接至第一电极REL1和第二电极REL2。
第一电极REL1和第二电极REL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示装置的图像沿其显示的方向(例如，在前向方向)上行进。
在本公开的实施方式中，第一电极REL1和第二电极REL2、第1-1连接线CNL1_1以及第2-1连接线CNL2_1可以设置在相同层上并且可以由相同的材料形成。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1以及第2-1连接线CNL2_1可以由具有预定反射率的导电材料形成。导电材料可以包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr)或其合金、导电氧化物(诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物(ITZO))以及导电聚合物(诸如，PEDOT)。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1以及第2-1连接线CNL2_1的材料不限于上述材料。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1以及第2-1连接线CNL2_1中的每个可以具有单层结构，但是本公开不限于此，例如，它可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1以及第2-1连接线CNL2_1中的每个可以具有多层结构，以在信号被传输至发光元件LD中的每个的相对端EP1和EP2的情况下，使由于信号延迟而导致的电压降最小化。例如，如图5b中所示，第1-1连接线CNL1_1可以由通过顺序堆叠第一导电层CL1、第二导电层CL2和第三导电层CL3而形成的多层结构形成。在本公开的实施方式中，第一导电层CL1可以由ITO形成，第二导电层CL2可以由Ag形成，并且第三导电层CL3可以由ITO形成。然而，第一导电层CL1至第三导电层CL3的相应材料不限于此。
第一电极REL1和第二电极REL2以及第2-1连接线CNL2_1各自可以以与第1-1连接线CNL1_1的方式相同的方式具有包括第一导电层CL1、第二导电层CL2和第三导电层CL3的多层结构。
由于第一电极REL1和第二电极REL2具有与分隔壁PW的形状对应的形状，因此从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射，由此光可以更有效地在前向方向上行进。因此，可以提高从发光元件LD发射的光的效率。
在本公开的实施方式中，分隔壁PW以及第一电极REL1和第二电极REL2可以作为使从发光元件LD中的每个发射的光在前向方向上行进的反射部件，从而提高发光元件LD的光输出效率。
第一电极REL1和第二电极REL2中的任何一个可以是阳电极，而另一个可以是阴电极。在本公开的实施方式中，第一电极REL1可以是阳电极，而第二电极REL2可以是阴电极。
第一电极REL1可以通过形成在钝化层PSV中的接触孔CH1和CH2电连接至第一晶体管T1的漏电极DE。例如，第1-1电极REL1_1可以通过钝化层PSV的第一接触孔CH1电连接至第一晶体管T1的漏电极DE。第1-2电极REL1_2可以通过钝化层PSV的第二接触孔CH2电连接至第一晶体管T1的漏电极DE。
设置在第一子像素SP1的发射区域EMA中的第1-1电极REL1_1和第1-2电极REL1_2可以连接至相同的晶体管，例如，第一晶体管T1的漏电极DE。
第二电极REL2可以通过钝化层PSV的第三接触孔CH3电连接至驱动电压线DVL。因此，可以将驱动电压线DVL的第二驱动电源VSS传输至第二电极REL2。
在本公开的实施方式中，发光元件LD可以包括对准在第1-1电极REL1_1和第二电极REL2之间的多个第一发光元件LD1、以及对准在第二电极REL2和第1-2电极REL1_2之间的多个第二发光元件LD2。
第一发光元件LD1中的每个的第一端EP1可以通过第一接触电极CNE1电连接至第1-1电极REL1_1。因此，施加至第一晶体管T1的漏电极DE的信号可以被传输至第一发光元件LD1中的每个的第一端EP1。第一发光元件LD1中的每个的第二端EP2可以通过第二接触电极CNE2电连接至第二电极REL2。因此，可以将驱动电压线DVL的第二驱动电源VSS传输至第一发光元件LD1中的每个的第二端EP2。
第二发光元件LD2中的每个的第一端EP1可以通过第二接触电极CNE2电连接至第二电极REL2。因此，可以将驱动电压线DVL的第二驱动电源VSS传输至第二发光元件LD2中的每个的第一端EP1。第二发光元件LD2中的每个的第二端EP2可以通过第一接触电极CNE1电连接至第1-2电极REL1_2。因此，施加至第一晶体管T1的漏电极DE的信号可以被传输至第二发光元件LD2中的每个的第二端EP2。
第一发光元件LD1和第二发光元件LD2可以构成第一子像素SP1的光源。例如，如果驱动电流在每个帧周期期间流过第一子像素SP1，则第一子像素SP1的连接至第一电极REL1和第二电极REL2的第一发光元件LD1和第二发光元件LD2可以发射具有与驱动电流对应的亮度的光。
第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端牢固地电连接和/或物理连接。
第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极REL1反射的光在前向方向上无损失地行进。例如，透明导电材料可以包括ITO、IZO、ITZO等。第一接触电极CNE1的材料不限于以上提及的材料。
在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1重叠。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分重叠。
在本公开的实施方式中，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
在平面图中，第1-1接触电极CNE1_1可以与第一发光元件LD1中的每个的第一端EP1和第1-1电极REL1_1重叠。在平面图中，第1-2接触电极CNE1_2可以与第二发光元件LD2的第二端EP2和第1-2电极REL1_2重叠。
在第一接触电极CNE1上可以设置有用于覆盖第一接触电极CNE1的第三绝缘层INS3。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层形成，或由包括有机材料的有机绝缘层形成。虽然第三绝缘层INS3可以具有如图中所示的单层结构，但是本公开不限于此。
第二接触电极CNE2可以设置在第二电极REL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并与第二电极REL2重叠。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1重叠。
第二接触电极CNE2可以由与第一接触电极CNE1的材料相同的材料制成，但是本公开不限于此。
在第二接触电极CNE2上可以设置有用于覆盖第二接触电极CNE2的第四绝缘层INS4。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。
在第四绝缘层INS4上可以设置有覆盖层OC。
覆盖层OC可以是用于减小由设置在覆盖层OC下方的分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的高度差的平坦化层。另外，覆盖层OC可以是用于防止氧气或水渗透至发光元件LD中的封装层。
在一些实施方式中，可以省略覆盖层OC。在省略覆盖层OC的情况下，第四绝缘层INS4可以用作用于防止氧气或水渗透至发光元件LD中的封装层。
如上所述，可以分别通过第1-1电极REL1_1和第二电极REL2向第一发光元件LD1中的每个的相对端EP1和EP2施加预定电压。因此，第一发光元件LD1中的每个可以通过在第一发光元件LD1中的每个的有源层12中结合电子-空穴对而发光。
此外，可以分别通过第二电极REL2和第1-2电极REL1_2向第二发光元件LD2中的每个的相对端EP1和EP2施加预定电压。因此，第二发光元件LD2中的每个可以通过在第二发光元件LD2中的每个的有源层12中结合电子-空穴对而发光。
第一封盖层CPL1和第二封盖层CPL2可以设置在第一子像素SP1的发射区域EMA中。
第一封盖层CPL1可以设置在第一电极REL1上。第二封盖层CPL2可以设置在第二电极REL2上。第一封盖层CPL1和第二封盖层CPL2可以防止由在制造显示装置的过程期间可能出现的缺陷等而损坏相应的电极，并且还可以提高相应电极和钝化层PSV之间的粘合力。
第一封盖层CPL1和第二封盖层CPL2可以由通过IZO制成的透明导电材料形成，以使从发光元件LD中的每个发射并由相应电极在前向方向上反射的光的损失最小化。
第一封盖层CPL1和第二封盖层CPL2中的每个可以具有在第二方向DR2上延伸的条形形状，并且在平面图中可以与相应的电极重叠。例如，第一封盖层CPL1可以与第一电极REL1重叠，并且第二封盖层CPL2可以与第二电极REL2重叠。
第二封盖层CPL2可以设置在与第一封盖层CPL1的层相同的层上，并且可以包括与第一封盖层CPL1的材料相同的材料。第二封盖层CPL2可以连接至在第一方向DR1上延伸的第2-2连接线CNL2_2。第二封盖层CPL2可以与第2-2连接线CNL2_2是一体的。
在本公开的实施方式中，第一封盖层CPL1可以包括第1-1封盖层CPL1_1和第1-2封盖层CPL1_2。第1-1封盖层CPL1_1可以设置在第1-1电极REL1_1上。第1-2封盖层CL1_2可以设置在第1-2电极REL1_2上。
第1-1封盖层CPL1_1和第1-2封盖层CPL1_2、第二封盖层CPL2、第1-2连接线CPL1_2以及第2-2连接线CPL2_2可以设置在相同层上并且可以包括相同的材料。
在平面图中，第1-1封盖层CPL1_1和第1-2封盖层CPL1_2可以在第一子像素SP1的发射区域EMA和外围区域PPA之间与第1-2连接线CNL1_2间隔开预定距离。因此，第1-1封盖层CPL1_1和第1-2封盖层CPL1_2可以与第1-2连接线CNL1_2电分离和/或物理分离。
在本公开的实施方式中，在将发光元件LD在第一子像素SP1中对准之前，在第一电极REL1和第1-1连接线CNL1_1上形成由IZO形成的透明金属层(未示出)。此外，可以在钝化层PSV上在区域FA(下文中，称为‘第一区域’)中形成由IZO形成的透明金属层，其中区域FA在第一子像素SP1中设置在发射区域EMA和外围区域PPA之间。
在本公开的实施方式中，在平面图和/或剖视图中，在第一子像素SP1中，第一区域FA可以表示第一电极REL1和第1-1连接线CNL1_1通过其彼此间隔开的区域。
设置在第一电极REL1上的透明金属层(下文中，称为‘第一透明金属层’)、设置在第1-1连接线CNL1_1上的透明金属层(下文中，称为‘第二透明金属层’)以及设置在第一区域FA中的透明金属层(下文中，称为‘第三透明金属层’)可以彼此是一体的并且彼此电连接和/或物理连接。
如果完成了发光元件LD在第一子像素SP1中的对准，则可以执行蚀刻工艺，以便可以去除透明金属层的设置在第一区域FA中的部分。因此，第一透明金属层和第二透明金属层可以彼此电分离和/或物理分离。彼此电分离和/或物理分离的第一透明金属层和第二透明金属层可以分别形成第一封盖层CPL1和第1-2连接线CNL1_2。
在本公开的实施方式中，通过去除透明金属层的一部分而形成的桥接图案BRP可以设置在第一子像素SP1的第一区域FA中。
桥接图案BRP可以与第1-2连接线CNL1_2是一体的，并且可以与第1-2连接线CNL1_2电连接和/或物理连接。可以通过将第1-2连接线CNL1_2与第1-1连接线CNL1_1重叠，而形成在第一方向DR1上延伸并且具有双层结构的第一连接线CNL1。
在平面图中，桥接图案BRP可以具有在第二方向DR2上从第1-2连接线CNL1_2朝向第一子像素SP1的发射区域EMA突出的形状。
桥接图案BRP可以在第一子像素SP1的第一区域FA中设置在与第一电极REL1间隔开预定距离的位置处。因此，桥接图案BRP和第一电极REL1可以彼此电分离和/或物理分离。因而，第一电极REL1可以与第一连接线CNL1电分离和/或物理分离。
虽然如上所述，第一连接线CNL1设置成在第一子像素SP1至第三子像素SP3中共用，但设置在第一子像素SP1至第三子像素SP3中的每个中的第一电极REL1与第一连接线CNL1电断开，且在相应子像素的发射区域EMA中与像素电路层PCL连接。因此，第一子像素SP1至第三子像素SP3中的每个可以独立地驱动。因此，显示装置可以实施为独立地驱动第一子像素SP1至第三子像素SP3中的每个的有源矩阵类型显示装置。
如果为了独立地驱动第一子像素SP1至第三子像素SP3中的每个，以与常规显示装置相同的方式在设置成彼此相邻的子像素之间将第1-1连接线CNL1_1划分多个部分，则第1-1连接线CNL1_1的一部分可能暴露于外部。具体地，在第1-1连接线CNL1_1具有包括第一导电层CL1、第二导电层CL2和第三导电层CL3的多层结构的情况下，如果第二导电层CL2暴露于外部，则可能由电化学现象导致Ag迁移现象。Ag迁移现象可能导致第1-1连接线CNL1_1的不期望的短路，从而使得常规显示装置可能发生故障。
鉴于此，在本公开的实施方式中，由IZO形成的第1-2连接线CNL1_2可以设置在第1-1连接线CNL1_1上，以覆盖第1-1连接线CNL1_1。因此，可以防止第1-1连接线CNL1_1的第二导电层CL2暴露，由此可以防止显示装置发生故障。
另外，包括在第1-1连接线CNL1_1中的第一导电层CL1和第三导电层CL3中的每个可能由于ITO的材料特性在高温过程期间形成结晶的ITO。换言之，在高温下执行的过程期间，可以使非结晶的ITO结晶，从而形成结晶的ITO。
如在常规显示装置中所示，如果第一导电层CL1和第三导电层CL3在从设置成彼此相邻的子像素去除第1-1连接线CNL1_1时形成结晶的ITO，则第一导电层CL1和第三导电层CL3可能残留在第一子像素SP1至第三子像素SP3中的每个的外围区域PPA中，而无法完全蚀刻。如果第一导电层CL1和第三导电层CL3有残留而没有被完全去除，则相邻的子像素可能无法彼此电断开，从而可能难以单独地驱动第一子像素SP1至第三子像素SP3中的每个。因此，常规显示装置可能无法实施为有源矩阵类型显示装置。
鉴于此，在本公开的实施方式中，使用IZO在高温过程期间不结晶的材料特性，仅在第一子像素SP1至第三子像素SP3中的每个的第一区域FA中设置由IZO形成的透明金属层，并且通过去除透明金属层的部分来形成第1-2连接线CNL1_2、第一封盖层CPL1和桥接图案BRP。
图7a至图7g是顺序示出制造显示装置的方法的与图4对应的示意性平面图。图8a至图8j是顺序示出制造显示装置的方法的与图5a对应的剖视图。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7a和图8a，在衬底SUB上形成第一子像素SP1至第三子像素SP3的相应像素电路层PCL。第一子像素SP1至第三子像素SP3中的每个可以包括发射区域EMA和外围区域PPA。
像素电路层PCL可以包括第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。
钝化层PSV可以包括第一晶体管T1的漏电极DE通过其暴露的第一接触孔CH1和第二接触孔CH2、以及驱动电压线DVL的一部分通过其暴露的第三接触孔CH3。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图8a和图8b，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中在钝化层PSV上形成分隔壁PW。
分隔壁PW可以在钝化层PSV上与设置成与其相邻的分隔壁PW间隔开预定距离。分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施方式中，分隔壁PW可以包括单个有机绝缘层和/或单个无机绝缘层，但是本公开不限于此。例如，分隔壁PW可以具有通过堆叠多个有机绝缘层和多个无机绝缘层而形成的多层结构。
分隔壁PW可以包括具有诸如半圆或半椭圆(其宽度从面向钝化层PSV的一个表面朝向其上端减小)的剖面形状的弯曲表面，但是本公开不限于此。在实施方式中，分隔壁PW中的每个可以在能够提高从发光元件LD中的每个发射的光的效率的范围内具有各种形状。例如，取决于实施方式，可以多种方式改变分隔壁PW的形状、尺寸和/或布置结构。
参照图1a、图2、图3a、图4、图5a、图5b、图6图7b以及图8a至图8c，在包括分隔壁PW的钝化层PSV上形成第1-1连接线CNL1-1和第2-1连接线CNL2-1以及第一电极REL1和第二电极REL2。
第1-1连接线CNL1_1和第2-1连接线CNL2-1以及第一电极REL1和第二电极REL2可以包括相同的材料并且可以具有多层结构。例如，第1-1连接线CNL1_1和第2-1连接线CNL2_1以及第一电极REL1和第二电极REL2可以各自具有通过顺序堆叠由ITO形成的第一导电层CL1、由Ag形成的第二导电层CL2和由ITO形成的第三导电层CL3形成的多层结构。
第一电极REL1和第二电极REL2设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中。第1-1连接线CNL1_1和第2-1连接线CNL2_1设置在第一子像素SP1至第三子像素SP3中的每个的外围区域PPA中。
第一电极REL1可以在第二方向DR2上延伸，并且与第1-1连接线CNL1_1电分离和/或物理分离。
第二电极REL2可以在第二方向DR2上从第2-1连接线CNL2延伸。第2-1连接线CNL2和第二电极REL2可以是彼此一体的并且彼此电连接和/或物理连接。
第一电极REL1和第二电极REL2中的每个可以形成在分隔壁PW上。
第一电极REL1可以包括第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1、第1-2电极REL1_2和第二电极REL2可以在相同平面上设置在彼此间隔开预定距离的位置处。
在本公开的实施方式中，第1-1连接线CNL1_1和第2-1连接线CNL2_1中的每个可以在与第二方向DR2相交的第一方向DR1上延伸，并且可以设置成在第一子像素SP1至第三子像素SP3中共用。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7c、以及图8a至图8d，在其上设置有第一电极REL1和第二电极REL2等的钝化层PSV上形成第二封盖层CPL2、金属层MTL和第2-2连接线CNL2_2。
第二封盖层CPL2、金属层MTL和第2-2连接线CNL2_2可以包括相同的材料。例如，第二封盖层CPL2、金属层MTL和第2-2连接线CNL2_2可以具有由IZO形成的透明导电材料。
第二封盖层CPL2可以在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中设置在第二电极REL2上，并且与第二电极REL2电连接。
在本公开的实施方式中，第二封盖层CPL2可以与第2-2连接线CNL2_2是一体的，并且与第2-2连接线CNL2_2电连接和物理连接。
第2-2连接线CNL2_2可以在第一子像素SP1至第三子像素SP3的相应的外围区域PPA中在第一方向DR1上延伸，可以形成在第2-1连接线CNL2_1上，并且可以与第2-1连接线CNL2_1重叠。在本公开的实施方式中，顺序堆叠的第2-1连接线CNL2_1和第2-2连接线CNL2_2可以形成具有双层结构的第二连接线CNL2。
金属层MTL可以在第一子像素SP1至第三子像素SP3的相应的发射区域EMA中设置在第一电极REL1上，并且可以在第一子像素SP1至第三子像素SP3的相应的外围区域PPA中设置在第1-1连接线CNL1_1上。此外，金属层MTL可以在第一子像素SP1至第三子像素SP3中的每个中设置在第一区域FA的钝化层PSV上，其中，第一区域FA设置在发射区域EMA和外围区域PPA之间。
在以下实施方式中，为了方便，设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中的金属层MTL将被称为第一金属层MTL，设置在第一子像素SP1至第三子像素SP3中的每个的外围区域PPA中的金属层MTL将被称为第二金属层MTL，以及设置在第一区域FA中的金属层MTL将被称为第三金属层MTL。
第一金属层MTL1可以设置在第一电极REL1上并且电连接至第一电极REL1。第二金属层MTL可以设置在第1-1连接线CNL1_1上并且电连接至第1-1连接线CNL1_1上。
在本公开的实施方式中，第一金属层MTL、第二金属层MTL和第三金属层MTL可以彼此是一体的，并且彼此电连接和/或物理连接。因此，第1-1连接线CNL1_1和第一电极REL1可以彼此电连接。
在完成发光元件LD在第一子像素SP1至第三子像素SP3中的对准之后，可以去除第三金属层MTL的一部分。将参照图7e对该过程进行详细描述。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7d以及图8a至图8e，在其上设置有第二封盖层CPL2等的钝化层PSV上形成第一绝缘材料层INSM1。第一绝缘材料层INSM1可以由包括无机材料的无机绝缘层形成，或由包括有机材料的有机绝缘层形成。
此后，通过经由第1-1连接线CNL1_1和第2-1连接线CNL2_1分别向第一电极REL1和第二电极REL2施加相应的对准电压，在第一电极REL1和第二电极REL2之间形成电场。
在通过第1-1连接线CNL1_1和第2-1连接线CNL2_1向第一电极REL1和第二电极REL2中的每个数次重复施加具有预定电压和周期的交流电力或直流电力的情况下，可以通过第一电极REL1和第二电极REL2之间的电势差，在第一电极REL1和第二电极REL2之间形成电场。
当在第一电极REL1和第二电极REL2之间形成电场时，通过喷墨印刷方法等将发光元件LD提供到钝化层PSV上。例如，可以通过在钝化层PSV之上设置喷嘴并经由喷嘴将包括发光元件LD的溶剂滴至钝化层PSV上，而将发光元件LD提供到第一子像素SP1至第三子像素SP3中的每个的位于发射区域EMA中的钝化层PSV上。溶剂可以是丙酮、水、乙醇和甲苯中的任何一种，但是本公开不限于此。例如，溶剂可以包括可以在室温下或通过加热蒸发的材料。此外，溶剂可以具有墨水或糊状物的形式。
提供发光元件LD的方法不限于上述方法。提供发光元件LD的方法可以改变。随后，可去除溶剂。
如果发光元件LD被提供至钝化层PSV上，则可以通过形成在第一电极REL1和第二电极REL2之间的电场来引导发光元件LD的自对准。因此，发光元件LD可以对准在第一电极REL1和第二电极REL2之间。
在本公开的实施方式中，发光元件LD中的每个可以在第一绝缘材料层INSM1上对准在第一电极REL1和第二电极REL2之间。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7e以及图8a至图8f，在完成发光元件LD的对准之后，通过在第一子像素SP1至第三子像素SP3中的每个中去除第三金属层MTL的一部分形成第一封盖层CPL1、第1-2连接线CNL1_2和桥接图案BRP。
第一封盖层CPL1可以设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中，第1-2连接线CNL1_2可以设置在第一子像素SP1至第三子像素SP3中的每个的外围区域PPA中，并且桥接图案BRP可以设置在第一子像素SP1至第三子像素SP3中的每个的第一区域FA中。
第一封盖层CPL1可以设置在第一电极REL1上，覆盖第一电极REL1，并且可以电连接至第一电极REL1。
第1-2连接线CNL1_2可以在第一方向DR1上延伸，并且设置成被第一子像素SP1至第三子像素SP3共用。第1-2连接线CNL1_2可以设置在第1-1连接线CNL1_1上，并可以与第1-1连接线CNL1_1重叠。结果，可以形成具有双层结构的第一连接线CNL1，在该双层结构中第1-1连接线CNL1_1和第1-2连接线CNL1_2顺序堆叠。第一连接线CNL1可以设置成被第一子像素SP1至第三子像素SP3共用。
桥接图案BRP可以通过从第一子像素SP1至第三子像素SP3中的每个的第一区域FA去除第三金属层MTL的一部分来形成。
桥接图案BRP可以与第1-2连接线CNL1_2是一体的，并且与第1-2连接线CNL1_2电连接和/或物理连接。在平面图中，桥接图案BRP可以在第二方向DR2上从第1-2连接线CNL1_2朝向第一子像素SP1至第三子像素SP3中的每个的发射区域EMA突出。
桥接图案BRP可以与第一子像素SP1至第三子像素SP3中的每个的第一电极REL1电分离和/或物理分离。因此，设置成在第一子像素SP1至第三子像素SP3中共用的第一连接线CNL1可以与设置在第一子像素SP1至第三子像素SP3中的每个中的第一电极REL1电断开。
因此，第一子像素SP1至第三子像素SP3中的每个可以彼此电分离和/或物理分离，并且因而可以被单独驱动。
当在其上设置有第一连接线CNL1等的钝化层PSV上形成第二绝缘材料层(未示出)之后，可以通过使用掩模对第二绝缘材料层进行图案化，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中形成第二绝缘层INS2。
第二绝缘层INS2可以允许发光元件LD的相对端EP1和EP2暴露在第一像素SP1至第三像素SP3中的每个的发射区域EMA中。
第二绝缘层INS2可以由包括无机材料的无机绝缘层形成，或由包括有机材料的有机绝缘层形成。此外，第二绝缘层INS2可以具有单层结构，并且也可以具有多层结构。在第二绝缘层INS2具有多层结构的情况下，第二绝缘层INS2可以具有多个无机绝缘层和多个有机绝缘层顺序堆叠的结构。
第一绝缘材料层INSM1也可以通过上述掩模工艺来图案化，从而可以在第一像素SP1至第三像素SP3中的每个的发射区域EMA中形成第一绝缘层INS1。
在实施方式中，第一绝缘层INS1和第二绝缘层INS2可以通过以下将描述的形成第三绝缘层INS3的掩模工艺同时图案化和形成。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7f以及图8a至图8g，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中在包括第二绝缘层INS2的钝化层PSV上形成第一接触电极CNE1。
第一接触电极CNE1可以形成在第一电极REL1上并且与第一电极REL1电连接。此外，第一接触电极CNE1可以形成在发光元件LD中的每个的相对端EP1和EP2中的一端上，并且与发光元件LD中的每个的所述一端电连接。
因此，发光元件LD中的每个的所述一端以及第一电极REL1可以通过第一接触电极CNE1彼此电连接。
参照图1a、图2、图3a、图4、图5a、图5b、图6以及图8a至图8h，在将第三绝缘材料层(未示出)沉积在其上设置有第一接触电极CNE1的钝化层PSV上之后，使用掩模工艺形成用于覆盖第一接触电极CNE1的第三绝缘层INS3。
这里，通过第三绝缘层INS3可以使第一接触电极CNE1不暴露于外部。发光元件LD中的每个的相对端EP1和EP2中的另一端以及第二电极REL2可以暴露于外部。
参照图1a、图2、图3a、图4、图5a、图5b、图6、图7g以及图8a至图8i，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中在其上形成第三绝缘层INS3的钝化层PSV上形成第二接触电极CNE2。
第二接触电极CNE2可以形成在暴露的第二电极REL2上并且与第二电极REL2电连接。此外，第二接触电极CNE2可以形成在发光元件LD中的每个的被暴露的另一端上并且与发光元件LD中的每个的所述另一端电连接。
因此，发光元件LD中的每个的所述另一端以及第二电极REL2可以通过第二接触电极CNE2彼此电连接。
参照图1a、图2、图3a、图4、图5a、图5b、图6以及图8a至图8j，在包括第二接触电极CNE2的钝化层PSV的整个表面上形成第四绝缘层INS4。
第四绝缘层INS4可以由包括无机材料的无机绝缘层形成，或由包括有机材料的有机绝缘层形成。虽然第四绝缘层INS4可以具有如图中所示的单层结构，但是本公开不限于此。例如，第四绝缘层INS4可以具有多层结构。
随后，在第四绝缘层INS4上形成覆盖层OC。
图9a和图9b是示出图4的第一子像素的另一实施方式的示意性平面图。图10是沿着图9a的线III-III'截取的剖视图。
除了第1-1电极和第1-2电极连接至辅助图案并且辅助图案通过第一接触孔与像素电路层电连接之外，图9a中所示的第一子像素可以具有与图4的第一子像素的配置基本上等同或类似的配置。
除了桥接电极的宽度大于设置在图9a的第一子像素中的桥接电极的宽度之外，图9b中所示的第一子像素可以具有与图9a的第一子像素的配置基本上等同或类似的配置。
因此，为了避免冗余说明，对图9a、图9b和图10的第一子像素的描述将侧重于与上述实施方式的第一子像素的不同之处。在以下对本实施方式的描述中未单独说明的部件与前述实施方式一致。将使用相同的附图标记来指定相同的部件，并且将使用类似的附图标记来指定类似的部件。
虽然为了方便，图9a和图9b示出的是设置在第一子像素中的多个发光元件在水平方向上对准，但发光元件的对准不限于此。例如，发光元件中的至少一些可以布置在与水平方向相交的方向上。
此外，为了进行说明，图9a和图9b中已省略了连接至发光元件的晶体管和连接至晶体管的信号线的图示。
此外，虽然图9a、图9b和图10示出了第一子像素的简化结构(例如，示出了每个电极仅具有单个电极层)，但是本公开不限于此。
参照图1a、图4、图9a、图9b和图10，第一子像素SP1可以包括衬底SUB、设置在衬底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
像素电路层PCL还可以包括设置在衬底SUB之上的第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。
显示元件层DPL可以包括设置在像素电路层PCL上的多个发光元件LD、第一连接线CNL1和第二连接线CNL2、分隔壁PW、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2、第一接触电极CNE1和第二接触电极CNE2以及桥接图案BRP。
在本公开的实施方式中，第一子像素SP1可以包括配置成发光的单位发射区域EMA(下文中，称为‘发射区域’)以及设置在发射区域EMA周围的外围区域PPA。发射区域EMA可以包括第一子像素SP1的像素区域。外围区域PPA可以包括非发射区域，其包围发射区域EMA的至少一侧并且不发光。
像素电路层PCL的一些部件和显示元件层DPL的一些部件可以形成和/或设置在第一子像素SP1的发射区域EMA中。例如，第一晶体管T1和第二晶体管T2可以设置在发射区域EMA中。此外，发光元件LD、第一电极REL1和第二电极REL2、第一封盖层CPL1和第二封盖层CPL2以及第一接触电极CNE1和第二接触电极CNE2可以设置在外围区域PPA中。然而，本公开不限于上述描述。在实施方式中，像素电路层PCL的其他部件和显示元件层DPL的其他部件可以形成和/或设置在发射区域EMA中。
像素电路层PCL的其他部件和显示元件层DPL的其他部件可以形成和/或设置在第一子像素SP1的外围区域PPA中。例如，驱动电压线DVL可以设置在外围区域PPA中。第一连接线CNL1和第二连接线CNL2可以设置在外围区域PPA中。然而，本公开不限于上述结构。在实施方式中，像素电路层PCL的除了驱动电压线DVL之外的部件以及显示元件层DPL的除了第一连接线CNL1和第二连接线CNL2之外的部件也可以形成和/或设置在外围区域PPA中。
第一连接线CNL1可以包括在外围区域PPA中在第一方向DR1上延伸的第1-1连接线CNL1_1、以及设置在第1-1连接线CNL1_1上的第1-2连接线CNL1_2。第1-1连接线CNL1_1和第1-2连接线CNL1_2可以设置成不仅在第一子像素SP1中而且在与第一子像素SP1相邻的子像素中(例如，在第二子像素SP2和第三子像素SP3中)共用。
第二连接线CNL2可以包括在外围区域中在第一方向DR1上延伸的第2-1连接线CNL2_1、以及设置在第2-1连接线CNL2_1上的第2-2连接线CNL2_2。第2-1连接线CNL2_1可以与第二电极REL1电连接和/或物理连接。
在本公开的实施方式中，第一电极REL1可以包括彼此间隔开预定距离的第1-1电极REL1_1和第1-2电极REL1_2，且第二电极REL2插置在第1-1电极REL1_1和第1-2电极REL1_2之间。第1-1电极REL1_1和第1-2电极REL1_2可以与第一连接线CNL1间隔开预定距离，并且与第一连接线CNL1电分离和/或物理分离。
第1-1电极REL1_1和第1-2电极REL1-2可以通过辅助图案AUP彼此电连接和/或物理连接。辅助图案AUP可以在发射区域EMA中在第一方向DR1上延伸。
辅助图案AUP可以连接至第1-1电极REL1_1的一端和第1-2电极REL1_2的一端中的每个，并且与第1-1电极REL1_1和第1-2电极REL1_2一体地形成和/或一体地设置。因此，辅助图案AUP以及第1-1电极REL1_1和第1-2电极REL1_2可以设置在相同平面上，并且可以包括相同的材料。
辅助图案AUP可以通过钝化层PSV的第一接触孔CH1电连接至像素电路层PCL的第一晶体管T1。第一接触孔CH1可以是穿过钝化层PSV以暴露第一晶体管T1的漏电极DE的通孔。由于辅助图案AUP连接至第一晶体管T1，因此施加至第一晶体管T1的信号可以被传输至第1-1电极REL1_1和第1-2电极REL1_2。
第二电极REL2可以通过钝化层PSV的第二接触孔CH2电连接至驱动电压线DVL。第二接触孔CH2可以是穿过钝化层PSV以暴露驱动电压线DVL的通孔。因此，施加至驱动电压线DVL的第二驱动电源(参照图3a的VSS)可以被传输至第二电极REL2。
相同的第一封盖层CPL1可以设置在第1-1电极REL1_1和第1-2电极REL1_2以及辅助图案AUP上。第二封盖层CPL2可以设置在第二电极REL2上。
第一封盖层CPL1、第二封盖层CPL2、第1-2连接线CNL1_2和第2-2连接线CNL2_2可以设置在相同平面上并且包括相同的材料。
第一子像素SP1可以包括设置在发射区域EMA和外围区域PPA之间的第一区域FA。在平面图和/或剖视图中，第一区域FA可以表示第一电极REL1和第1-1连接线CNL1_1通过其彼此间隔开的区域。可以在第一区域FA中设置桥接图案BRP。
桥接图案BRP可以与第1-2连接线CNL1_2是一体的，并且与第1-2连接线CNL1_2电连接和/或物理连接。桥接图案BRP与第1-2连接线CNL1_2可以设置在相同的平面上，并且可以包括相同的材料。
在平面图中，桥接图案BRP可以具有在第二方向DR2上从第1-2连接线CNL1_2朝向第一子像素SP1的发射区域EMA突出的形状。
如图9a中所示，桥接图案BRP相对于水平方向(例如，第一方向DR1)的宽度可以与设置在第1-1电极REL1_1或第1-2电极REL1_2上的第一封盖层CPL1的水平宽度相同，但是本公开不限于此。在实施方式中，如图9b中所示，桥接图案BRP可以具有与设置在第1-1电极REL1_1上的第一封盖层CPL1的水平宽度、设置在第1-2电极REL1_2上的第一封盖层CPL1的水平宽度以及设置在辅助图案AUP上的第一封盖层CPL1的水平宽度之和相同的宽度。在这种情况下，桥接图案BRP可以具有矩形形状，其包括在第一方向DR上的长的水平边以及在与第一方向DR1相交的第二方向DR2上的短的竖直边。
例如，取决于实施方式，可以以多种方式改变桥接图案BRP的形状、尺寸和/或布置结构。
桥接图案BRP可以在第一子像素SP1的第一区域FA中设置在与第一电极REL1间隔开预定距离的位置处。因此，桥接图案BRP和第一电极REL1可以彼此电分离和/或物理分离。因此，第一电极REL1可以与第一连接线CNL1电分离和/或物理分离。
虽然第一连接线CNL1设置成不仅在第一子像素SP1中而且在第二子像素SP2和第三子像素SP3中共用，但设置在第一子像素SP1中的第一电极REL1与第一连接线CNL1电断开。因此，第一子像素SP1可以独立于第二子像素SP2和第三子像素SP3被驱动。此外，由于设置在第一子像素SP1中的第一电极REL1通过第一子像素SP1的发射区域EMA中的第一接触孔CH1连接至相应的像素电路层PCL，因此第一子像素SP1可以独立于第二子像素SP2和第三子像素SP3被驱动，且与第二子像素SP2和第三子像素SP3分开驱动。
图11是示出图9a的第一子像素的另一实施方式的示意性平面图。图12是沿着图11的线IV-IV'截取的剖视图。
除了在第1-2连接线和桥接图案下方设置有导电图案之外，图11中示出的第一子像素可以具有与图9a的第一子像素的配置基本上等同或类似的配置。
因此，为了避免冗余说明，对图11和图12的第一子像素的描述将侧重于与上述实施方式的第一子像素的不同之处。在以下对本实施方式的描述中未单独说明的部件与前述实施方式一致。将使用相同的附图标记来指定相同的部件，并且将使用类似的附图标记来指定类似的部件。
在图11中，为了进行说明，设置在第一子像素中的多个发光元件被示出为水平地布置。然而，发光元件的布置不限于此。例如，发光元件中的至少一些可以在与水平方向相交的方向上布置。
此外，为了进行说明，图11中已省略了连接至发光元件的晶体管和连接至晶体管的信号线的图示。
此外，虽然图11和图12示出了第一子像素的简化结构(例如，示出了每个电极仅具有单个电极层)，但是本公开不限于此。
参照图1a、图9a、图11和图12，第一子像素SP1可以包括衬底SUB、设置在衬底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
在本公开的实施方式中，第一子像素SP1可以包括配置成发光的单位发射区域EMA(下文中，称为‘发射区域’)以及设置在发射区域EMA周围的外围区域PPA。发射区域EMA可以包括第一子像素SP1的像素区域。外围区域PPA可以是非发射区域，其包围发射区域EMA的至少一侧并且不发光。
设置在显示元件层DPL中的第一连接线CNL1和第二连接线CNL2可以设置在第一子像素SP1的外围区域PPA中。第一连接线CNL1可以包括第1-1连接线CNL1_1、以及设置在第1-1连接线CNL1_1上的第1-2连接线CNL1_2。
第一子像素SP1可以包括设置在发射区域EMA和外围区域PPA之间的第一区域FA。在平面图和/或剖视图中，第一区域FA可以表示设置在显示元件层DPL中的第一电极REL1和第1-1连接线CNL1_1通过其彼此间隔的区域。可以在第一区域FA中设置桥接图案BRP。
桥接图案BRP可以与第1-2连接线CNL1_2是一体的，并且可以与第1-2连接线CNL1_2电连接和/或物理连接。
在第一子像素SP1的外围区域PPA中可以进一步形成和/或设置导电图案CP。导电图案CP可以在外围区域PPA中设置在衬底SUB和第1-1连接线CNL1_1之间，并且在第一区域FA中设置在衬底SUB与桥接图案BRP之间。
导电图案CP可以与第一电极REL1间隔开并且可以与第一电极REL1电分离和/或物理分离。导电图案CP还可以与显示元件层DPL的第二电极REL2间隔开并且可以与第二电极REL2电分离和/或物理分离。
在平面图和剖视图中，导电图案CP可以与第一连接线CNL1和桥接图案BRP中的每个重叠。
在第一区域FA中，桥接图案BRP可以设置在导电图案CP上。在外围区域PPA的除了第一区域FA之外的其他区域(下文中，称为‘第二区域’)中，第1-1连接线CNL1_1可以设置在导电图案CP上，并且第1-2连接线可以设置在第1-1连接线CNL1_1上。
因此，桥接图案BRP和导电图案CP可以在第一区域FA中形成用于低电阻的双层结构。此外，第1-2连接线CNL1_2和导电图案CP可以在第二区域中形成用于低电阻的双层结构。
虽然以上已经描述了各种示例性实施方式，但本领域技术人员将理解的是，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施方式仅用于说明目的，而不限制本公开的技术精神。本公开的范围必须由所附权利要求限定。

Claims (20)

1.一种显示装置，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述衬底的所述显示区域中，所述多个像素中的每个包括多个子像素，
其中，所述子像素中的每个包括：像素电路层，包括至少一个晶体管；以及显示元件层，包括通过其发射光的单位发射区域和设置在所述单位发射区域周围的外围区域，
其中，所述显示元件层包括：
第一电极和第二电极，所述第一电极设置在所述单位发射区域中，所述第二电极与所述第一电极间隔开；
至少一个发光元件，设置在所述单位发射区域中，并且包括连接至所述第一电极的第一端和连接至所述第二电极的第二端；
第一连接线，设置在所述外围区域中，并且在一方向上延伸；以及
桥接图案，设置在所述外围区域中，并且在与所述一方向相交的方向上从所述第一连接线分支，以及
所述桥接图案与所述第一电极和所述第二电极中的每个电断开。
2.根据权利要求1所述的显示装置，其中，所述第一连接线包括：
第1-1连接线，所述第1-1连接线与所述第一电极设置在相同的层上；以及
第1-2连接线，设置在所述第1-1连接线上，以及
所述桥接图案与所述第1-2连接线是一体的。
3.根据权利要求2所述的显示装置，其中，在平面图中，所述桥接图案具有从所述第1-2连接线朝向所述单位发射区域突出的形状。
4.根据权利要求3所述的显示装置，其中，所述显示元件层包括：
第一封盖层，设置在所述第一电极上，并且与所述第一电极重叠；以及
其中，所述第一封盖层与所述第1-2连接线设置在相同的层上。
5.根据权利要求4所述的显示装置，其中，所述桥接图案与所述第一封盖层间隔开预定距离。
6.根据权利要求4所述的显示装置，其中
所述显示元件层还包括第二连接线，所述第二连接线在所述外围区域中平行于所述第一连接线的延伸方向延伸，并且与所述第二电极电连接，以及
所述第二连接线包括：
第2-1连接线，所述第2-1连接线与所述第1-1连接线设置在相同的层上；以及
第2-2连接线，所述第2-2连接线设置在所述第2-1连接线上。
7.根据权利要求6所述的显示装置，其中，所述桥接图案、所述第一封盖层和所述第二封盖层、所述第1-2连接线以及所述第2-2连接线设置在相同的层上，并且包括相同的材料。
8.根据权利要求4所述的显示装置，其中，所述像素电路层包括：
驱动电压线，设置在所述衬底上，并且传输驱动电压；以及
钝化层，设置在所述晶体管和所述驱动电压线上，并且包括暴露所述晶体管的一部分的第一接触孔和暴露所述驱动电压线的一部分的第二接触孔，
其中，所述第一接触孔设置在所述单位发射区域中，使得所述第一接触孔对应于所述第一电极的一部分。
9.根据权利要求8所述的显示装置，其中，所述第一电极通过所述第一接触孔电连接至所述晶体管，并且所述第二电极通过所述第二接触孔电连接至所述驱动电压线。
10.根据权利要求8所述的显示装置，其中，
所述第一电极包括彼此间隔开预定距离的第1-1电极和第1-2电极，且所述第二电极设置在所述第1-1电极和所述第1-2电极之间，以及
所述第1-1电极和所述第1-2电极中的每个电连接至设置在所述像素电路层中的相同的晶体管。
11.根据权利要求10所述的显示装置，其中，
所述显示元件层还包括辅助图案，所述辅助图案设置在所述单位发射区域中并且将所述第1-1电极的一端与所述第1-2电极的一端连接，以及
所述辅助图案与所述第1-1电极和所述第1-2电极是一体的。
12.根据权利要求11所述的显示装置，其中，所述接触孔设置在所述单位发射区域中，使得所述接触孔对应于所述辅助图案的一部分。
13.根据权利要求12所述的显示装置，其中，所述显示元件层在所述外围区域中还包括设置在所述钝化层和所述桥接图案之间的导电图案。
14.根据权利要求13所述的显示装置，其中，所述导电图案在所述平面图中与所述桥接图案重叠，并且与所述第一电极和所述第二电极中的每个电断开。
15.根据权利要求8所述的显示装置，其中，所述显示元件层包括：
第一接触电极，设置在所述第一电极上，并且电连接所述发光元件的所述第一端和所述第一电极；以及
第二接触电极，设置在所述第二电极上，并且电连接所述发光元件的所述第二端和所述第二电极。
16.根据权利要求15所述的显示装置，其中，所述发光元件包括发光二极管，所述发光二极管呈现具有微米级尺寸或纳米级尺寸的圆柱形状或多棱柱形状。
17.一种制造显示装置的方法，包括：
在衬底上形成包括至少一个晶体管的像素电路层；以及
在所述像素电路层上形成显示元件层，所述显示元件层包括发射光的多个单位发射区域和设置在所述单位发射区域中的每个周围的外围区域，
其中，形成所述显示元件层包括：
在所述单位发射区域中的每个中形成彼此间隔开预定距离的第一电极和第二电极，并且在所述外围区域中形成在一方向上延伸的第1-1连接线和设置成与所述第1-1连接线沿其延伸的所述一方向平行的第2-1连接线；
在所述第一电极、所述第二电极和所述第1-1连接线上形成金属层，并且在所述第2-1连接线上形成包括与所述金属层的材料相同的材料的第2-2连接线；
通过在所述第一电极和所述第二电极之间施加电场，在所述第一电极和所述第二电极之间对准多个发光元件；以及
通过去除所述金属层的一部分，在包括所述发光元件的所述衬底上形成与所述第一电极和所述第二电极中的每个重叠的封盖层、与所述第1-1连接线重叠的第1-2连接线以及与所述封盖层电断开的桥接图案，
将所述第1-2连接线和所述桥接图案形成为所述外围区域，并与所述第一电极和所述第二电极中的每个电断开。
18.根据权利要求17所述的方法，其中，所述第1-2连接线和所述桥接图案彼此是一体的。
19.根据权利要求18所述的方法，其中，
形成所述像素电路层包括：形成包括暴露所述晶体管的一部分的接触孔的钝化层，以及
所述接触孔设置在所述单位发射区域中的每个中，使得所述接触孔对应于所述第一电极的一部分。
20.根据权利要求19所述的方法，包括：
在所述第一电极上形成第一接触电极，所述第一接触电极电连接所述发光元件中的每个的相对端中的一端和所述第一电极；以及
在所述第二电极上形成第二接触电极，所述第二接触电极电连接所述发光元件中的每个的所述相对端中的另一端和所述第二电极。
CN201980052803.2A 2018-08-07 2019-02-07 显示装置及其制造方法 Pending CN112543999A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180091890A KR102574913B1 (ko) 2018-08-07 2018-08-07 표시 장치 및 그의 제조 방법
KR10-2018-0091890 2018-08-07
PCT/KR2019/001543 WO2020032335A1 (ko) 2018-08-07 2019-02-07 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN112543999A true CN112543999A (zh) 2021-03-23

Family

ID=69414226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980052803.2A Pending CN112543999A (zh) 2018-08-07 2019-02-07 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US11870024B2 (zh)
EP (1) EP3836217B1 (zh)
KR (1) KR102574913B1 (zh)
CN (1) CN112543999A (zh)
WO (1) WO2020032335A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210111918A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210112429A (ko) * 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20210132257A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR20210153174A (ko) 2020-06-09 2021-12-17 삼성디스플레이 주식회사 표시 장치
KR20240036781A (ko) * 2022-09-13 2024-03-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240072438A (ko) * 2022-11-16 2024-05-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
CN107731144A (zh) * 2016-08-12 2018-02-23 三星显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108242217A (zh) * 2016-12-26 2018-07-03 三星显示有限公司 显示装置
CN108269520A (zh) * 2016-12-30 2018-07-10 三星显示有限公司 显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932989B1 (ko) * 2008-08-20 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR20130080412A (ko) 2012-01-04 2013-07-12 박경섭 전격 살충 장치를 구비한 후레쉬
JP2014126753A (ja) 2012-12-27 2014-07-07 Seiko Epson Corp ヘッドマウントディスプレイ
KR102022394B1 (ko) 2013-02-12 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR102117614B1 (ko) 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
KR102238641B1 (ko) 2014-12-26 2021-04-09 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR101730929B1 (ko) 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
KR101770632B1 (ko) 2016-01-07 2017-08-24 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR101730977B1 (ko) 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR101814104B1 (ko) 2016-01-14 2018-01-04 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
US10811488B2 (en) * 2017-09-22 2020-10-20 Sharp Kabushiki Kaisha Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
CN107731144A (zh) * 2016-08-12 2018-02-23 三星显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108242217A (zh) * 2016-12-26 2018-07-03 三星显示有限公司 显示装置
CN108269520A (zh) * 2016-12-30 2018-07-10 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
KR102574913B1 (ko) 2023-09-07
WO2020032335A1 (ko) 2020-02-13
EP3836217A4 (en) 2022-05-11
EP3836217B1 (en) 2023-08-02
US11870024B2 (en) 2024-01-09
KR20200017013A (ko) 2020-02-18
EP3836217A1 (en) 2021-06-16
US20210296550A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US12021170B2 (en) Light-emitting device, manufacturing method therefor, and display device comprising same
US12033986B2 (en) Light-emitting device and display device including same
EP3836217B1 (en) Display device and method for manufacturing same
CN112470301B (zh) 发光装置、其制造方法和包括该发光装置的显示装置
EP3855495A1 (en) Display device and manufacturing method thereof
US12068356B2 (en) Light-emitting device with insulating layer between electrodes on different layers
EP3890020A1 (en) Display device
CN112041989A (zh) 发光器件、具有该发光器件的显示装置及制造其的方法
CN112740406A (zh) 显示设备及制造其的方法
KR102652769B1 (ko) 표시 장치 및 그의 제조 방법
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN112913021B (zh) 显示设备
EP3968383A1 (en) Pixel and display device comprising same
CN113228289A (zh) 显示装置及其修复方法
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP3958318A1 (en) Display device and method for manufacturing same
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
KR20210075291A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination